docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "bool", "DeadCodeElimination", "::", "isDead", "(", "unsigned", "R", ")", "const", "{", "for", "(", "auto", "I", "=", "MRI", ".", "use_begin", "(", "R", ")", ",", "E", "=", "MRI", ".", "use_end", "(", ")", ";", "I", "!=", "E", ";", "++", ...	[ "isDead", "-", "Returns", "true", "if", "this", "is", "a", "dead", "def", "kill", "slot", "." ]	[ "Hexagon", "0", "0" ]	HexagonBitSimplify (2)	isDead	Hexagon	DSP	LLVM	23,600	113	1	[]
[ "<s>", "static", "void", "maybe_clobber_cond", "(", "rtx_insn", "*", "insn", ",", "int", "clock_var", ")", "{", "int", "n", ",", "idx", ";", "idx", "=", "ss", ".", "jump_cycle_index", ";", "for", "(", "n", "=", "0", ";", "n", "<", "12", ";", "n", ...	[ "Examine", "INSN", ",", "and", "if", "it", "destroys", "the", "conditions", "have", "recorded", "for", "any", "of", "the", "jumps", "in", "flight", ",", "clear", "that", "condition", "so", "that", "we", "do", "n't", "predicate", "any", "more", "insns", "...	[ "c6x", "0", "12", "12", "12", "1", "0" ]	c6x	maybe_clobber_cond	c6x	VLIW	GCC	23,601	174	1	[]
[ "<s>", "static", "void", "rs6000_init_sched_context", "(", "void", "*", "_sc", ",", "bool", "clean_p", ")", "{", "rs6000_sched_context_t", "sc", "=", "(", "rs6000_sched_context_t", ")", "_sc", ";", "if", "(", "clean_p", ")", "{", "sc", "->", "cached_can_issue_...	[ "If", "CLEAN_P", "is", "true", "then", "initializes", "_SC", "with", "clean", "data", ",", "and", "from", "the", "global", "context", "otherwise", "." ]	[ "rs6000", "0", "0" ]	rs60004	rs6000_init_sched_context	rs6000	CPU	GCC	23,602	66	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"WebAssembly Instruction Selection\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "WebAssembly", "\"WebAssembly Instruction Selection\"" ]	WebAssemblyISelDAGToDAG (2)1	getPassName	WebAssembly	Virtual ISA	LLVM	23,603	11	1	[]
[ "<s>", "SDValue", "MipsSETargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDValue", "Val", ";", "switch", "(", "N", "->", ...	[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]	[ "Mips", "Mips", "ISD::AND", "ISD::OR", "ISD::MUL", "ISD::SHL", "ISD::SRA", "ISD::SRL", "ISD::VSELECT", "ISD::XOR", "ISD::SETCC", "\"\\nMipsSE DAG Combine:\\n\"", "\"\\n=> \\n\"", "\"\\n\"", "Mips" ]	MipsSEISelLowering15	PerformDAGCombine	Mips	CPU	LLVM	23,604	269	1	[]
[ "<s>", "const", "AVRSubtarget", "*", "AVRTargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", ")", "const", "{", "return", "&", "SubTarget", ";", "}", "</s>" ]	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "AVR", "AVR", "AVR" ]	AVRTargetMachine	getSubtargetImpl	AVR	MPU	LLVM	23,605	18	1	[]
[ "<s>", "bool", "ARMSubtarget", "::", "enableMachinePipeliner", "(", ")", "const", "{", "return", "getSchedModel", "(", ")", ".", "hasInstrSchedModel", "(", ")", "&&", "useMachinePipeliner", "(", ")", ";", "}", "</s>" ]	[ "True", "if", "the", "subtarget", "should", "run", "MachinePipeliner", "." ]	[ "ARM", "ARM" ]	ARMSubtarget45	enableMachinePipeliner	ARM	CPU	LLVM	23,606	22	1	[]
[ "<s>", "bool", "XCoreFrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "DisableFramePointerElim", "(", "MF", ")", "\|\|", "MF", ".", "getFrameInfo", ...	[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]	[ "XCore", "XCore" ]	XCoreFrameLowering12	hasFP	XCore	MPU	LLVM	23,607	37	1	[]
[ "<s>", "bool", "PPCRegisterInfo", "::", "trackLivenessAfterRegAlloc", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "requiresRegisterScavenging", "(", "MF", ")", ";", "}", "</s>" ]	[ "Returns", "true", "if", "the", "live-ins", "should", "be", "tracked", "after", "register", "allocation", "." ]	[ "PowerPC", "PPC" ]	PPCRegisterInfo14	trackLivenessAfterRegAlloc	PowerPC	CPU	LLVM	23,608	19	1	[]
[ "<s>", "void", "SITargetLowering", "::", "finalizeLowering", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "SIMachineFunctionInfo", "*", "Info", "=", "MF", ".", "getInfo", ...	[ "Execute", "target", "specific", "actions", "to", "finalize", "target", "lowering", "." ]	[ "AMDGPU", "SI", "SI", "SI", "SI", "SI", "SI", "AMDGPU::SP_REG", "AMDGPU::PRIVATE_RSRC_REG", "AMDGPU::FP_REG", "AMDGPU::SCRATCH_WAVE_OFFSET_REG" ]	SIISelLowering115	finalizeLowering	AMDGPU	GPU	LLVM	23,609	244	1	[]
[ "<s>", "static", "bool", "avr_use_by_pieces_infrastructure_p", "(", "unsigned", "HOST_WIDE_INT", "size", ",", "unsigned", "int", "align", "ATTRIBUTE_UNUSED", ",", "enum", "by_pieces_operation", "op", ",", "bool", "speed_p", ")", "{", "if", "(", "op", "!=", "MOVE_B...	[ "Prefer", "sequence", "of", "loads/stores", "for", "moves", "of", "size", "upto", "two", "-", "two", "pairs", "of", "load/store", "instructions", "are", "always", "better", "than", "the", "5", "instruction", "sequence", "for", "a", "loop", "(", "1", "instruc...	[ "avr" ]	avr5	avr_use_by_pieces_infrastructure_p	avr	MPU	GCC	23,610	59	1	[]
[ "<s>", "void", "X86InstrInfo", "::", "reMaterialize", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "unsigned", "SubIdx", ",", "const", "MachineInstr", "*", "Orig", ",", "const", "TargetRe...	[ "Re-issue", "the", "specified", "'original", "'", "instruction", "at", "the", "specific", "location", "targeting", "a", "new", "destination", "register", "." ]	[ "X86", "X86", "X86::MOV8r0", "X86::MOV16r0", "X86::MOV32r0", "X86::MOV64r0", "\"Unreachable!\"", "X86::MOV8r0", "X86::MOV8ri", "X86::MOV16r0", "X86::MOV16ri", "X86::MOV32r0", "X86::MOV32ri", "X86::MOV64r0", "X86::MOV64ri64i32", "0", "0", "0" ]	X86InstrInfo116	reMaterialize	X86	CPU	LLVM	23,611	264	1	[]
[ "<s>", "static", "void", "m68hc11_asm_out_constructor", "(", "rtx", "symbol", ",", "int", "priority", ")", "{", "default_ctor_section_asm_out_constructor", "(", "symbol", ",", "priority", ")", ";", "fprintf", "(", "asm_out_file", ",", "\"\\t.globl\\t__do_global_ctors\\n...	[ "Worker", "function", "for", "TARGET_ASM_CONSTRUCTOR", "." ]	[ "m68hc11", "\"\\t.globl\\t__do_global_ctors\\n\"" ]	m68hc111	m68hc11_asm_out_constructor	m68hc11	MPU	GCC	23,612	26	1	[]
[ "<s>", "bool", "X86TargetLowering", "::", "shouldExpandAtomicStoreInIR", "(", "StoreInst", "*", "SI", ")", "const", "{", "return", "needsCmpXchgNb", "(", "SI", "->", "getValueOperand", "(", ")", "->", "getType", "(", ")", ")", ";", "}", "</s>" ]	[ "Returns", "how", "the", "given", "(", "atomic", ")", "store", "should", "be", "expanded", "by", "the", "IR-level", "AtomicExpand", "pass", "into", "." ]	[ "X86", "X86" ]	X86ISelLowering (2)3	shouldExpandAtomicStoreInIR	X86	CPU	LLVM	23,613	26	1	[]
[ "<s>", "static", "void", "add_sched_insns_for_speculation", "(", "void", ")", "{", "rtx_insn", "*", "insn", ";", "if", "(", "!", "ENABLE_WA_SPECULATIVE_LOADS", "&&", "!", "ENABLE_WA_SPECULATIVE_SYNCS", "&&", "!", "ENABLE_WA_INDIRECT_CALLS", ")", "return", ";", "for"...	[ "Called", "just", "before", "the", "final", "scheduling", "pass", ".", "If", "we", "need", "to", "insert", "NOPs", "later", "on", "to", "work", "around", "speculative", "loads", ",", "insert", "special", "placeholder", "insns", "that", "cause", "loads", "to"...	[ "bfin", "0", "3", "1" ]	bfin4	add_sched_insns_for_speculation	bfin	DSP	GCC	23,614	251	1	[]
[ "<s>", "Function", "", "BlackfinIntrinsicInfo", "::", "getDeclaration", "(", "Module", "", "M", ",", "unsigned", "IntrID", ",", "const", "Type", "", "", "Tys", ",", "unsigned", "numTy", ")", "const", "{", "assert", "(", "!", "isOverloaded", "(", "IntrI...	[ "Create", "or", "insert", "an", "LLVM", "Function", "declaration", "for", "an", "intrinsic", ",", "and", "return", "it", "." ]	[ "Blackfin", "\"Blackfin intrinsics are not overloaded\"", "bfinIntrinsic::ID" ]	BlackfinIntrinsicInfo	getDeclaration	Blackfin	DSP	LLVM	23,615	79	1	[]
[ "<s>", "unsigned", "HexagonTTIImpl", "::", "getArithmeticInstrCost", "(", "unsigned", "Opcode", ",", "Type", "*", "Ty", ",", "TTI", "::", "TargetCostKind", "CostKind", ",", "TTI", "::", "OperandValueKind", "Opd1Info", ",", "TTI", "::", "OperandValueKind", "Opd2Inf...	[ "This", "is", "an", "approximation", "of", "reciprocal", "throughput", "of", "a", "math/logic", "op", "." ]	[ "Hexagon", "Hexagon" ]	HexagonTargetTransformInfo	getArithmeticInstrCost	Hexagon	DSP	LLVM	23,616	159	1	[]
[ "<s>", "void", "aarch64_expand_sve_vcond", "(", "machine_mode", "data_mode", ",", "machine_mode", "cmp_mode", ",", "rtx", "*", "ops", ")", "{", "machine_mode", "pred_mode", "=", "aarch64_get_mask_mode", "(", "GET_MODE_NUNITS", "(", "cmp_mode", ")", ",", "GET_MODE_SI...	[ "Expand", "an", "SVE", "vcond", "pattern", "with", "operands", "OPS", ".", "DATA_MODE", "is", "the", "mode", "of", "the", "data", "being", "selected", "and", "CMP_MODE", "is", "the", "mode", "of", "the", "values", "being", "compared", "." ]	[ "aarch64", "3", "4", "5", "1", "2", "3", "4", "5", "3", "1", "2", "0" ]	aarch645	aarch64_expand_sve_vcond	aarch64	CPU	GCC	23,617	155	1	[]
[ "<s>", "rtx_code", "m68k_output_compare_qi", "(", "rtx", "op0", ",", "rtx", "op1", ",", "rtx_code", "code", ")", "{", "rtx_code", "tmp", "=", "m68k_find_flags_value", "(", "op0", ",", "op1", ",", "code", ")", ";", "if", "(", "tmp", "!=", "UNKNOWN", ")", ...	[ "Emit", "a", "comparison", "between", "OP0", "and", "OP1", ".", "CODE", "is", "the", "code", "of", "the", "comparison", ".", "It", "is", "returned", ",", "potentially", "modified", "if", "necessary", "." ]	[ "m68k", "2", "0", "1", "\"tst%.b %d0\"", "\"cmpm%.b %1,%0\"", "\"cmp%.b %d0,%d1\"", "\"cmp%.b %d1,%d0\"" ]	m68k	m68k_output_compare_qi	m68k	MPU	GCC	23,618	157	1	[]
[ "<s>", "static", "bool", "fr30_must_pass_in_stack", "(", "enum", "machine_mode", "mode", ",", "tree", "type", ")", "{", "if", "(", "mode", "==", "BLKmode", ")", "return", "true", ";", "if", "(", "type", "==", "NULL", ")", "return", "false", ";", "return"...	[ "Return", "true", "if", "we", "should", "pass", "an", "argument", "on", "the", "stack", "rather", "than", "in", "registers", "." ]	[ "fr30" ]	fr303	fr30_must_pass_in_stack	fr30	DSP	GCC	23,619	37	1	[]
[ "<s>", "void", "s390_expand_vec_compare", "(", "rtx", "target", ",", "enum", "rtx_code", "cond", ",", "rtx", "cmp_op1", ",", "rtx", "cmp_op2", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "target", ")", ";", "bool", "neg_p", "=", "false", ",", ...	[ "Generate", "a", "vector", "comparison", "COND", "of", "CMP_OP1", "and", "CMP_OP2", "and", "store", "the", "result", "in", "TARGET", "." ]	[ "s390" ]	s3907	s390_expand_vec_compare	s390	MPU	GCC	23,620	397	1	[]
[ "<s>", "static", "HOST_WIDE_INT", "get_label_padding", "(", "rtx", "label", ")", "{", "HOST_WIDE_INT", "align", ",", "min_insn_size", ";", "align", "=", "1", "<<", "label_to_alignment", "(", "label", ")", ".", "levels", "[", "0", "]", ".", "log", ";", "min...	[ "Return", "the", "maximum", "amount", "of", "padding", "that", "will", "be", "inserted", "before", "label", "LABEL", "." ]	[ "arm", "1", "0", "2", "4", "0" ]	arm	get_label_padding	arm	CPU	GCC	23,621	49	1	[]
[ "<s>", "static", "inline", "HOST_WIDE_INT", "htm_spr_regno", "(", "enum", "rs6000_builtins", "code", ")", "{", "if", "(", "code", "==", "HTM_BUILTIN_GET_TFHAR", "\|\|", "code", "==", "HTM_BUILTIN_SET_TFHAR", ")", "return", "TFHAR_REGNO", ";", "else", "if", "(", "c...	[ "Return", "the", "appropriate", "SPR", "regno", "associated", "with", "the", "given", "builtin", "." ]	[ "rs6000" ]	rs60004	htm_spr_regno	rs6000	CPU	GCC	23,622	60	1	[]
[ "<s>", "void", "VEFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "assert", "(", "&", "MF", ".", "front", "(", ")", "==", "&", "MBB", "&&", "\"Shrink-wrapping not yet supported\"...	[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]	[ "VE", "VE", "\"Shrink-wrapping not yet supported\"", "VE", "VE", "\"Function \\\"\"", "\"\\\" required \"", "\"stack re-alignment, but LLVM couldn't handle it \"", "\"(probably because it has a dynamic alloca).\"", "VE::ORri", "VE::SX17", "VE::SX11", "0", "VE::SX9" ]	VEFrameLowering	emitPrologue	VE	CPU	LLVM	23,623	349	1	[]
[ "<s>", "static", "bool", "mem_locations_overlap", "(", "rtx", "mem1", ",", "rtx", "mem2", ")", "{", "rtx", "reg1", ",", "reg2", ";", "HOST_WIDE_INT", "off1", ",", "size1", ",", "off2", ",", "size2", ";", "if", "(", "get_memref_parts", "(", "mem1", ",", ...	[ "This", "function", "returns", "true", "if", "it", "can", "be", "determined", "that", "the", "two", "MEM", "locations", "overlap", "by", "at", "least", "1", "byte", "based", "on", "base", "reg/offset/size", "." ]	[ "powerpcspe" ]	powerpcspe	mem_locations_overlap	powerpcspe	CPU	GCC	23,624	108	1	[]
[ "<s>", "const", "Comet2Subtarget", "*", "getSubtargetImpl", "(", "const", "Function", "&", ")", "const", "override", "{", "return", "&", "Subtarget", ";", "}", "</s>" ]	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "Comet2", "Comet2" ]	Comet2TargetMachine	getSubtargetImpl	Comet2	CPU	LLVM	23,625	17	1	[]
[ "<s>", "SUnit", "*", "PPCPostRASchedStrategy", "::", "pickNode", "(", "bool", "&", "IsTopNode", ")", "{", "return", "PostGenericScheduler", "::", "pickNode", "(", "IsTopNode", ")", ";", "}", "</s>" ]	[ "Pick", "the", "next", "node", "to", "schedule", ",", "or", "return", "NULL", "." ]	[ "PowerPC", "PPC" ]	PPCMachineScheduler	pickNode	PowerPC	CPU	LLVM	23,626	20	1	[]
[ "<s>", "void", "X86FrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "bool", "reserveCallFrame", "=", "hasReservedCallFram...	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "X86", "X86", "0", "0", "1", "0", "X86", "0" ]	X86FrameLowering	eliminateCallFramePseudoInstr	X86	CPU	LLVM	23,627	325	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "AU", ".", "addRequired", "<", "LiveIntervals", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineBlock...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "WebAssembly" ]	WebAssemblyRegColoring (2)	getAnalysisUsage	WebAssembly	Virtual ISA	LLVM	23,628	58	1	[]
[ "<s>", "TargetLoweringObjectFile", "*", "getObjFileLowering", "(", ")", "const", "override", "{", "return", "TLOF", ".", "get", "(", ")", ";", "}", "</s>" ]	[ "Return", "information", "about", "object", "file", "lowering", "." ]	[ "Comet2" ]	Comet2TargetMachine	getObjFileLowering	Comet2	CPU	LLVM	23,629	16	1	[]
[ "<s>", "NVPTXTargetLowering", "::", "ConstraintType", "NVPTXTargetLowering", "::", "getConstraintType", "(", "const", "std", "::", "string", "&", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", ...	[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]	[ "NVPTX", "NVPTX", "NVPTX", "1", "0" ]	NVPTXISelLowering15	getConstraintType	NVPTX	GPU	LLVM	23,630	77	1	[]
[ "<s>", "LLVM_DUMP_METHOD", "void", "GCNRegPressure", "::", "print", "(", "raw_ostream", "&", "OS", ",", "const", "SISubtarget", "*", "ST", ")", "const", "{", "OS", "<<", "\"VGPRs: \"", "<<", "getVGRPNum", "(", ")", ";", "if", "(", "ST", ")", "OS", "<<", ...	[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]	[ "AMDGPU", "SI", "\"VGPRs: \"", "\"(O\"", "\", SGPRs: \"", "\"(O\"", "\", LVGPR WT: \"", "\", LSGPR WT: \"", "\" -> Occ: \"" ]	GCNRegPressure22	print	AMDGPU	GPU	LLVM	23,631	104	1	[]
[ "<s>", "static", "rtx", "m32c_all_frame_related", "(", "rtx", "par", ")", "{", "int", "len", "=", "XVECLEN", "(", "par", ",", "0", ")", ";", "int", "i", ";", "for", "(", "i", "=", "0", ";", "i", "<", "len", ";", "i", "++", ")", "F", "(", "XVE...	[ "Mark", "all", "the", "subexpressions", "of", "the", "PARALLEL", "rtx", "PAR", "as", "frame-related", ".", "Return", "PAR", ".", "dwarf2out.cc", ":", "dwarf2out_frame_debug_expr", "ignores", "sub-expressions", "of", "a", "PARALLEL", "rtx", "other", "than", "the", ...	[ "m32c", "0", "0", "0" ]	m32c	m32c_all_frame_related	m32c	MPU	GCC	23,632	50	1	[]
[ "<s>", "bool", "GCNPassConfig", "::", "addPreISel", "(", ")", "{", "AMDGPUPassConfig", "::", "addPreISel", "(", ")", ";", "if", "(", "EnableAtomicOptimizations", ")", "{", "addPass", "(", "createAMDGPUAtomicOptimizerPass", "(", ")", ")", ";", "}", "addPass", "...	[ "{", "{", "@", "For", "GlobalISel" ]	[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "SI" ]	AMDGPUTargetMachine106	addPreISel	AMDGPU	GPU	LLVM	23,633	106	1	[]
[ "<s>", "static", "void", "ix86_emit_save_regs", "(", "void", ")", "{", "unsigned", "int", "regno", ";", "rtx_insn", "*", "insn", ";", "for", "(", "regno", "=", "FIRST_PSEUDO_REGISTER", "-", "1", ";", "regno", "--", ">", "0", ";", ")", "if", "(", "GENER...	[ "Emit", "code", "to", "save", "registers", "in", "the", "prologue", "." ]	[ "i386", "1", "0", "1" ]	i3865	ix86_emit_save_regs	i386	CPU	GCC	23,634	68	1	[]
[ "<s>", "bool", "PPCPassConfig", "::", "addGlobalInstructionSelect", "(", ")", "{", "addPass", "(", "new", "InstructionSelect", "(", "getOptLevel", "(", ")", ")", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "This", "method", "should", "install", "a", "(", "global", ")", "instruction", "selector", "pass", ",", "which", "converts", "possibly", "generic", "instructions", "to", "fully", "target-specific", "instructions", ",", "thereby", "constraining", "all", "generic", ...	[ "PowerPC", "PPC" ]	PPCTargetMachine40	addGlobalInstructionSelect	PowerPC	CPU	LLVM	23,635	22	1	[]
[ "<s>", "bool", "Z80oldRegisterInfo", "::", "needsFrameBaseReg", "(", "MachineInstr", "", "MI", ",", "int64_t", "Offset", ")", "const", "{", "const", "MachineFunction", "&", "MF", "=", "", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";...	[ "Returns", "true", "if", "the", "instruction", "'s", "frame", "index", "reference", "would", "be", "better", "served", "by", "a", "base", "register", "other", "than", "FP", "or", "SP", "." ]	[ "Z80old", "Z80old" ]	Z80oldRegisterInfo	needsFrameBaseReg	Z80old	MPU	LLVM	23,636	45	1	[]
[ "<s>", "static", "int", "forward_branch_p", "(", "rtx", "insn", ")", "{", "rtx", "label", "=", "JUMP_LABEL", "(", "insn", ")", ";", "while", "(", "insn", ")", "{", "if", "(", "insn", "==", "label", ")", "break", ";", "else", "insn", "=", "NEXT_INSN",...	[ "Return", "1", "if", "INSN", "branches", "forward", ".", "Should", "be", "using", "insn_addresses", "to", "avoid", "walking", "through", "all", "the", "insns", "..." ]	[ "pa" ]	pa3	forward_branch_p	pa	CPU	GCC	23,637	46	1	[]
[ "<s>", "void", "AArch64AsmBackend", "::", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "MCInst", "&", "Res", ")", "const", "{", "llvm_unreachable", "(", "\"AArch64AsmBackend::relaxInstruction() unimplemented\"", ")", ";", "}", "</s>" ]	[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]	[ "AArch64", "AArch64", "\"AArch64AsmBackend::relaxInstruction() unimplemented\"" ]	AArch64AsmBackend (2)	relaxInstruction	AArch64	CPU	LLVM	23,638	22	1	[]
[ "<s>", "bool", "ARMTTIImpl", "::", "isLegalMaskedGather", "(", "Type", "*", "Ty", ",", "Align", "Alignment", ")", "{", "if", "(", "!", "EnableMaskedGatherScatters", "\|\|", "!", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "false", ";", "if", "("...	[ "Return", "true", "if", "the", "target", "supports", "masked", "gather", "." ]	[ "ARM", "ARM", "32", "4", "16", "2", "8" ]	ARMTargetTransformInfo14	isLegalMaskedGather	ARM	CPU	LLVM	23,639	78	1	[]
[ "<s>", "bool", "runOnModule", "(", "Module", "&", "M", ")", "override", "{", "UsedList", "=", "AMDGPU", "::", "getUsedList", "(", "M", ")", ";", "bool", "Changed", "=", "processUsedLDS", "(", "M", ")", ";", "for", "(", "Function", "&", "F", ":", "M",...	[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]	[ "AMDGPU", "AMDGPU::getUsedList", "AMDGPU::isKernel" ]	AMDGPULowerModuleLDSPass1	runOnModule	AMDGPU	GPU	LLVM	23,640	86	1	[]
[ "<s>", "bool", "evaluateBranch", "(", "const", "MCInst", "&", "Inst", ",", "uint64_t", "Addr", ",", "uint64_t", "Size", ",", "uint64_t", "&", "Target", ")", "const", "override", "{", "unsigned", "NumOps", "=", "Inst", ".", "getNumOperands", "(", ")", ";", ...	[ "Given", "a", "branch", "instruction", "try", "to", "get", "the", "address", "the", "branch", "targets", "." ]	[ "LoongArch", "LoongArch::BL", "1" ]	LoongArchMCTargetDesc	evaluateBranch	LoongArch	CPU	LLVM	23,641	73	1	[]
[ "<s>", "bool", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "char", "ConstraintCode", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "override", "{", "const", "TargetRegisterInfo", "*", "TRI", "=", "PPCSubTarge...	[ "SelectInlineAsmMemoryOperand", "-", "Select", "the", "specified", "address", "as", "a", "target", "addressing", "mode", ",", "according", "to", "the", "specified", "constraint", "." ]	[ "PowerPC", "PPC", "1", "MVT::i32", "0" ]	PPCISelDAGToDAG32	SelectInlineAsmMemoryOperand	PowerPC	CPU	LLVM	23,642	109	1	[]
[ "<s>", "const", "MCFixupKindInfo", "&", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "Videocore", "::", "NumTargetFixupKinds", "]", "=", "{", "{", "\"fixup_Videocore_16\"", ",", "0", ",", ...	[ "Get", "information", "on", "a", "fixup", "kind", "." ]	[ "Videocore", "Videocore::NumTargetFixupKinds", "\"fixup_Videocore_16\"", "0", "16", "0", "\"fixup_Videocore_32\"", "0", "32", "0", "\"fixup_Videocore_REL32\"", "0", "32", "0", "\"fixup_Videocore_24\"", "0", "24", "0", "\"fixup_Videocore_HI16\"", "0", "16", "0", "\"fixup_V...	VideocoreAsmBackend	getFixupKindInfo	Videocore	DSP	LLVM	23,643	305	1	[]
[ "<s>", "bool", "X86TargetLowering", "::", "isTypeDesirableForOp", "(", "unsigned", "Opc", ",", "EVT", "VT", ")", "const", "{", "if", "(", "!", "isTypeLegal", "(", "VT", ")", ")", "return", "false", ";", "if", "(", "Opc", "==", "ISD", "::", "SHL", "&&",...	[ "Return", "true", "if", "the", "target", "has", "native", "support", "for", "the", "specified", "value", "type", "and", "it", "is", "'desirable", "'", "to", "use", "the", "type", "for", "the", "given", "node", "type", "." ]	[ "X86", "X86", "ISD::SHL", "MVT::i8", "ISD::MUL", "ISD::SHL", "MVT::i8", "MVT::i16", "ISD::LOAD", "ISD::SIGN_EXTEND", "ISD::ZERO_EXTEND", "ISD::ANY_EXTEND", "ISD::SHL", "ISD::SRA", "ISD::SRL", "ISD::SUB", "ISD::ADD", "ISD::MUL", "ISD::AND", "ISD::OR", "ISD::XOR" ]	X86ISelLowering (2)5	isTypeDesirableForOp	X86	CPU	LLVM	23,644	168	1	[]
[ "<s>", "static", "bool", "arc_function_ok_for_sibcall", "(", "tree", "decl", ",", "tree", "exp", "ATTRIBUTE_UNUSED", ")", "{", "tree", "attrs", "=", "NULL_TREE", ";", "if", "(", "ARC_INTERRUPT_P", "(", "arc_compute_function_type", "(", "cfun", ")", ")", ")", "...	[ "Return", "true", "if", "it", "is", "ok", "to", "make", "a", "tail-call", "to", "DECL", "." ]	[ "arc", "\"jli_always\"", "\"jli_fixed\"", "\"secure_call\"" ]	arc	arc_function_ok_for_sibcall	arc	MPU	GCC	23,645	86	1	[]
[ "<s>", "const", "char", "", "lshrsi3_out", "(", "rtx_insn", "", "insn", ",", "rtx", "operands", "[", "]", ",", "int", "*", "len", ")", "{", "if", "(", "GET_CODE", "(", "operands", "[", "2", "]", ")", "==", "CONST_INT", ")", "{", "int", "k", ";"...	[ "32bit", "logic", "shift", "right", "(", "(", "unsigned", "int", ")", "x", ">", ">", "i", ")" ]	[ "avr", "2", "2", "2", "32", "3", "\"clr %D0\"", "\"clr %C0\"", "\"movw %A0,%C0\"", "4", "\"clr %D0\"", "\"clr %C0\"", "\"clr %B0\"", "\"clr %A0\"", "8", "0", "1", "4", "\"mov %A0,%B1\"", "\"mov %B0,%C1\"", "\"mov %C0,%D1\"", "\"clr %D0\"", "\"clr %D0\"", "\"mov %C0,%D1\...	avr4	lshrsi3_out	avr	MPU	GCC	23,646	326	1	[]
[ "<s>", "static", "rtx", "m32c_subreg", "(", "enum", "machine_mode", "outer", ",", "rtx", "x", ",", "enum", "machine_mode", "inner", ",", "int", "byte", ")", "{", "int", "r", ",", "nr", "=", "-", "1", ";", "if", "(", "GET_CODE", "(", "x", ")", "==",...	[ "Subregs", "are", "non-orthogonal", "for", "us", ",", "because", "our", "registers", "are", "all", "different", "sizes", "." ]	[ "m32c", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "2", "4", "6", "2", "2", "0", "4", "1", "\"m32c_subreg %s %s %d\\n\"" ]	m32c2	m32c_subreg	m32c	MPU	GCC	23,647	480	1	[]
[ "<s>", "void", "releaseBottomNode", "(", "SUnit", "*", "SU", ")", "override", "{", "}", "</s>" ]	[ "Currently", "only", "scheduling", "top-down", ",", "so", "this", "method", "is", "empty", "." ]	[ "AMDGPU" ]	GCNIterativeScheduler (2)	releaseBottomNode	AMDGPU	GPU	LLVM	23,648	10	1	[]
[ "<s>", "static", "void", "register_builtin_tuple_types", "(", "vector_type_index", "type", ")", "{", "const", "vector_type_info", "*", "info", "=", "&", "vector_types", "[", "type", "]", ";", "if", "(", "scalar_types", "[", "type", "]", "==", "boolean_type_node"...	[ "Register", "tuple", "type", "TYPE", "with", "NUM_VECTORS", "arity", "under", "its", "arm_mve_types.h", "name", "." ]	[ "arm", "\"float32x4x2_t\"", "2", "4", "2", "\"%.*sx%d_t\"", "2", "0", "\"val\"", "1", "1" ]	arm-mve-builtins	register_builtin_tuple_types	arm	CPU	GCC	23,649	203	1	[]
[ "<s>", "static", "pad_direction", "rs6000_function_arg_padding", "(", "machine_mode", "mode", ",", "const_tree", "type", ")", "{", "if", "(", "!", "AGGREGATE_PADDING_FIXED", ")", "{", "if", "(", "BYTES_BIG_ENDIAN", ")", "{", "HOST_WIDE_INT", "size", "=", "0", ";...	[ "Implement", "TARGET_FUNCTION_ARG_PADDING", ".", "For", "the", "AIX", "ABI", "structs", "are", "always", "stored", "left", "shifted", "in", "their", "argument", "slot", "." ]	[ "powerpcspe", "0", "1", "2", "4", "0" ]	powerpcspe	rs6000_function_arg_padding	powerpcspe	CPU	GCC	23,650	115	1	[]
[ "<s>", "bool", "quad_load_store_p", "(", "rtx", "op0", ",", "rtx", "op1", ")", "{", "bool", "ret", ";", "if", "(", "!", "TARGET_QUAD_MEMORY", ")", "ret", "=", "false", ";", "else", "if", "(", "REG_P", "(", "op0", ")", "&&", "MEM_P", "(", "op1", ")"...	[ "Return", "true", "if", "this", "is", "a", "load", "or", "store", "quad", "operation", ".", "This", "function", "does", "not", "handle", "the", "atomic", "quad", "memory", "instructions", "." ]	[ "powerpcspe", "\"\\n========== quad_load_store, return %s\\n\"", "\"true\"", "\"false\"" ]	powerpcspe	quad_load_store_p	powerpcspe	CPU	GCC	23,651	142	1	[]
[ "<s>", "unsigned", "getExceptionPointerRegister", "(", "const", "Constant", "*", "PersonalityFn", ")", "const", "override", "{", "return", "XCore", "::", "R0", ";", "}", "</s>" ]	[ "If", "a", "physical", "register", ",", "this", "returns", "the", "register", "that", "receives", "the", "exception", "address", "on", "entry", "to", "an", "EH", "pad", "." ]	[ "XCore", "XCore::R0" ]	XCoreISelLowering (2)1	getExceptionPointerRegister	XCore	MPU	LLVM	23,652	17	1	[]
[ "<s>", "bool", "MVEVPTOptimisations", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "const", "ARMSubtarget", "&", "STI", "=", "static_cast", "<", "const", "ARMSubtarget", "&", ">", "(", "Fn", ".", "getSubtarget", "(", ")", ")", "...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "ARM", "ARM", "ARM", "\"******** ARM MVE VPT Optimisations ******\\n\"", "\"****** Function: \"", "\"************************************\\n\"" ]	MVEVPTOptimisationsPass1	runOnMachineFunction	ARM	CPU	LLVM	23,653	134	1	[]
[ "<s>", "DecodeStatus", "PPCDisassembler", "::", "getInstruction", "(", "MCInst", "&", "MI", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "CS", ")", "const", "{", "Size", "...	[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]	[ "PowerPC", "PPC", "4", "4", "0", "support::endian", "support::endian", "PPC::FeatureQPX", "PPC::FeatureSPE" ]	PPCDisassembler26	getInstruction	PowerPC	CPU	LLVM	23,654	190	1	[]
[ "<s>", "bool", "SILowerControlFlowPass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "bool", "HaveKill", "=", "false", ";", "bool", "NeedWQM", "=", "false", ";", "unsigned", "Depth", "=", "0", ";", "for", "(", "MachineFunction", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "R600", "SI", "0", "SI", "SI", "SI", "SI", "SI", "SI", "SI", "0", "SI", "0", "SI", "SI", "SI", "SI", "SI" ]	SILowerControlFlow34	runOnMachineFunction	R600	GPU	LLVM	23,655	393	1	[]
[ "<s>", "void", "expand_epilogue", "(", "void", ")", "{", "int", "size", ";", "register", "int", "regno", ";", "int", "return_size", ";", "rtx", "scratch", ";", "gcc_assert", "(", "reload_completed", "==", "1", ")", ";", "size", "=", "get_frame_size", "(", ...	[ "Expand", "the", "epilogue", "into", "RTL", "." ]	[ "m68hc11", "1", "0", "0", "2", "4", "3", "8", "10", "2", "2", "2", "1", "0", "0", "0", "3", "0" ]	m68hc111	expand_epilogue	m68hc11	MPU	GCC	23,656	429	1	[]
[ "<s>", "bool", "function_checker", "::", "require_immediate", "(", "unsigned", "int", "argno", ",", "HOST_WIDE_INT", "min", ",", "HOST_WIDE_INT", "max", ")", "const", "{", "gcc_assert", "(", "argno", "<", "m_nargs", ")", ";", "tree", "arg", "=", "m_args", "[...	[ "Check", "that", "argument", "ARGNO", "is", "an", "integer", "constant", "expression", "and", "store", "its", "value", "in", "VALUE_OUT", "if", "so", ".", "The", "caller", "should", "first", "check", "that", "argument", "ARGNO", "exists", "." ]	[ "riscv" ]	riscv-vector-builtins	require_immediate	riscv	CPU	GCC	23,657	61	1	[]
[ "<s>", "bool", "RISCVTargetLowering", "::", "shouldProduceAndByConstByHoistingConstFromShiftsLHSOfAnd", "(", "SDValue", "X", ",", "ConstantSDNode", "", "XC", ",", "ConstantSDNode", "", "CC", ",", "SDValue", "Y", ",", "unsigned", "OldShiftOpcode", ",", "unsigned", "N...	[ "Given", "the", "pattern", "(", "X", "&", "(", "C", "l", ">", ">", "/", "<", "<", "Y", ")", ")", "==/", "!", "=", "0", "return", "true", "if", "it", "should", "be", "transformed", "into", ":", "(", "(", "X", "<", "<", "/l", ">", ">", "Y", ...	[ "RISCV", "RISCV", "ISD::SRL", "ISD::SRL" ]	RISCVISelLowering33	shouldProduceAndByConstByHoistingConstFromShiftsLHSOfAnd	RISCV	CPU	LLVM	23,658	72	1	[]
[ "<s>", "bool", "PPCSubtarget", "::", "enableMachinePipeliner", "(", ")", "const", "{", "return", "(", "CPUDirective", "==", "PPC", "::", "DIR_PWR9", ")", "&&", "EnableMachinePipeliner", ";", "}", "</s>" ]	[ "True", "if", "the", "subtarget", "should", "run", "MachinePipeliner", "." ]	[ "PowerPC", "PPC", "PPC::DIR_PWR9" ]	PPCSubtarget10	enableMachinePipeliner	PowerPC	CPU	LLVM	23,659	20	1	[]
[ "<s>", "bool", "ARMFrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegiste...	[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...	[ "ARM", "ARM", "ARM", "ARM", "ARM::t2STMDB_UPD", "ARM::STMDB_UPD", "ARM::t2STR_PRE", "ARM::STR_PRE", "ARM::VSTMDDB_UPD", "ARM", "ARM", "0", "ARM" ]	ARMFrameLowering25	spillCalleeSavedRegisters	ARM	CPU	LLVM	23,660	177	1	[]
[ "<s>", "static", "int", "frv_string_begins_with", "(", "tree", "name", ",", "const", "char", "*", "prefix", ")", "{", "int", "prefix_len", "=", "strlen", "(", "prefix", ")", ";", "return", "(", "TREE_STRING_LENGTH", "(", "name", ")", ">", "prefix_len", "&&...	[ "Return", "true", "if", "NAME", "(", "a", "STRING_CST", "node", ")", "begins", "with", "PREFIX", "." ]	[ "frv", "0" ]	frv2	frv_string_begins_with	frv	VLIW	GCC	23,661	46	1	[]
[ "<s>", "SDValue", "MipsTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVec...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "Mips", "Mips", "ISD::OutputArg", "16", "Mips", "Mips", "Mips", "4", "1", "0", "\"Can only return in registers!\"", "ISD::BITCAST", "1", "Mips", "Mips", "Mips", "Mips", "\"sret virtual register not created in the entry block\"", "Mips::V0_64", "Mips::V0", "1", "0", "MipsI...	MipsISelLowering120	LowerReturn	Mips	CPU	LLVM	23,662	451	1	[]
[ "<s>", "const", "MCFixupKindInfo", "&", "SystemZMCAsmBackend", "::", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "SystemZ", "::", "NumTargetFixupKinds", "]", "=", "{", "{", "\"FK_390_PC12DBL\...	[ "Get", "information", "on", "a", "fixup", "kind", "." ]	[ "SystemZ", "SystemZ", "SystemZ::NumTargetFixupKinds", "\"FK_390_PC12DBL\"", "4", "12", "\"FK_390_PC16DBL\"", "0", "16", "\"FK_390_PC24DBL\"", "0", "24", "\"FK_390_PC32DBL\"", "0", "32", "\"FK_390_TLS_CALL\"", "0", "0", "0", "\"Invalid kind!\"" ]	SystemZMCAsmBackend22	getFixupKindInfo	SystemZ	CPU	LLVM	23,663	135	1	[]
[ "<s>", "static", "void", "alpha_conditional_register_usage", "(", "void", ")", "{", "int", "i", ";", "if", "(", "!", "TARGET_FPREGS", ")", "for", "(", "i", "=", "32", ";", "i", "<", "63", ";", "i", "++", ")", "fixed_regs", "[", "i", "]", "=", "call...	[ "On", "the", "Alpha", ",", "we", "use", "this", "to", "disable", "the", "floating-point", "registers", "when", "they", "do", "n't", "exist", "." ]	[ "alpha", "32", "63", "1" ]	alpha	alpha_conditional_register_usage	alpha	MPU	GCC	23,664	41	1	[]
[ "<s>", "void", "alpha_split_tmode_pair", "(", "rtx", "operands", "[", "4", "]", ",", "machine_mode", "mode", ",", "bool", "fixup_overlap", ")", "{", "switch", "(", "GET_CODE", "(", "operands", "[", "1", "]", ")", ")", "{", "case", "REG", ":", "operands",...	[ "Split", "a", "TImode", "or", "TFmode", "move", "from", "OP", "[", "1", "]", "to", "OP", "[", "0", "]", "into", "a", "pair", "of", "DImode", "moves", "from", "OP", "[", "2,3", "]", "to", "OP", "[", "0,1", "]", ".", "If", "FIXUP_OVERLAP", "is", ...	[ "alpha", "4", "1", "3", "1", "1", "2", "1", "3", "1", "8", "2", "1", "0", "1", "2", "3", "0", "1", "0", "1", "0", "0", "1", "0", "8", "0", "0", "0", "0", "3", "0", "1", "2", "3" ]	alpha4	alpha_split_tmode_pair	alpha	MPU	GCC	23,665	299	1	[]
[ "<s>", "bool", "HexagonInstrInfo", "::", "isTailCall", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "if", "(", "!", "MI", "->", "isBranch", "(", ")", ")", "return", "false", ";", "for", "(", "auto", "&", "Op", ":", "MI", "->", "operand...	[ "Determines", "whether", "Inst", "is", "a", "tail", "call", "instruction", "." ]	[ "Hexagon", "Hexagon" ]	HexagonInstrInfo (2)	isTailCall	Hexagon	DSP	LLVM	23,666	57	1	[]
[ "<s>", "bool", "RISCVTargetLowering", "::", "allowsMisalignedMemoryAccesses", "(", "EVT", "VT", ",", "unsigned", "AddrSpace", ",", "Align", "Alignment", ",", "MachineMemOperand", "::", "Flags", "Flags", ",", "bool", "*", "Fast", ")", "const", "{", "if", "(", "...	[ "Returns", "true", "if", "the", "target", "allows", "unaligned", "memory", "accesses", "of", "the", "specified", "type", "." ]	[ "RISCV", "RISCV" ]	RISCVISelLowering1	allowsMisalignedMemoryAccesses	RISCV	CPU	LLVM	23,667	74	1	[]
[ "<s>", "MachineBasicBlock", "::", "iterator", "begin", "(", ")", "const", "{", "return", "getStart", "(", ")", ";", "}", "</s>" ]	[ "Recipe", "iterator", "methods", "." ]	[ "AArch64" ]	AArch64A57FPLoadBalancing11	begin	AArch64	CPU	LLVM	23,668	14	1	[]
[ "<s>", "bool", "isStackIdSafeForLocalArea", "(", "unsigned", "StackId", ")", "const", "override", "{", "return", "StackId", "!=", "TargetStackID", "::", "SVEVector", ";", "}", "</s>" ]	[ "This", "method", "returns", "whether", "or", "not", "it", "is", "safe", "for", "an", "object", "with", "the", "given", "stack", "id", "to", "be", "bundled", "into", "the", "local", "area", "." ]	[ "AArch64" ]	AArch64FrameLowering16	isStackIdSafeForLocalArea	AArch64	CPU	LLVM	23,669	17	1	[]
[ "<s>", "bool", "OR1KAsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ",", "MCStreamer", "&", "Out", ")", "{", "MCInst", "Inst", ";", "SMLoc", "ErrorLoc", ";", "uns...	[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]	[ "OR1K", "OR1K", "4", "\"Instruction use requires option to be enabled\"", "\"Unrecognized instruction mnemonic\"", "0U", "\"Too few operands for instruction\"", "OR1K", "\"Invalid operand for instruction\"", "\"Unknown match type detected!\"" ]	OR1KAsmParser	MatchAndEmitInstruction	OR1K	CPU	LLVM	23,670	185	1	[]
[ "<s>", "const", "TargetRegisterInfo", "*", "XtensaSubtarget", "::", "getRegisterInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "Xtensa", "Xtensa" ]	XtensaSubtarget1	getRegisterInfo	Xtensa	MPU	LLVM	23,671	19	1	[]
[ "<s>", "bool", "WaitcntBrackets", "::", "merge", "(", "const", "WaitcntBrackets", "&", "Other", ")", "{", "bool", "StrictDom", "=", "false", ";", "VgprUB", "=", "std", "::", "max", "(", "VgprUB", ",", "Other", ".", "VgprUB", ")", ";", "SgprUB", "=", "s...	[ "Merge", "target", "triples", "." ]	[ "AMDGPU", "\"waitcnt score overflow\"", "0", "0", "0" ]	SIInsertWaitcnts1	merge	AMDGPU	GPU	LLVM	23,672	398	1	[]
[ "<s>", "static", "void", "hwloop_fail", "(", "hwloop_info", "loop", ")", "{", "rtx", "insn", ",", "test", ",", "testreg", ";", "if", "(", "dump_file", ")", "fprintf", "(", "dump_file", ",", "\"splitting doloop insn %d\\n\"", ",", "INSN_UID", "(", "loop", "->...	[ "A", "callback", "for", "the", "hw-doloop", "pass", ".", "Called", "when", "a", "loop", "we", "have", "discovered", "turns", "out", "not", "to", "be", "optimizable", ";", "we", "have", "to", "split", "the", "doloop_end", "pattern", "into", "a", "subtract",...	[ "c6x", "\"splitting doloop insn %d\\n\"", "2", "0", "2" ]	c6x	hwloop_fail	c6x	VLIW	GCC	23,673	255	1	[]
[ "<s>", "unsigned", "getNumFixupKinds", "(", ")", "const", "override", "{", "return", "Z80", "::", "NumTargetFixupKinds", ";", "}", "</s>" ]	[ "Get", "the", "number", "of", "target", "specific", "fixup", "kinds", "." ]	[ "Z80", "Z80::NumTargetFixupKinds" ]	Z80AsmBackend1	getNumFixupKinds	Z80	MPU	LLVM	23,674	13	1	[]
[ "<s>", "void", "initialize", "(", "MCContext", "&", "Context", ")", "{", "Ctx", "=", "&", "Context", ";", "usesSgprAt", "(", "SgprIndexUnusedMin", "=", "-", "1", ")", ";", "usesVgprAt", "(", "VgprIndexUnusedMin", "=", "-", "1", ")", ";", "}", "</s>" ]	[ "Initialize", "the", "strategy", "after", "building", "the", "DAG", "for", "a", "new", "region", "." ]	[ "AMDGPU", "1", "1" ]	AMDGPUAsmParser1	initialize	AMDGPU	GPU	LLVM	23,675	30	1	[]
[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "", ">", "RISCVTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "TargetRegisterInfo", "", "TRI", ",", "StringRef", "Constraint", ",", "MVT", "VT", ")", "const",...	[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]	[ "RISCV", "RISCV", "1", "0", "0U", "RISCV::GPRRegClass" ]	RISCVISelLowering	getRegForInlineAsmConstraint	RISCV	CPU	LLVM	23,676	81	1	[]
[ "<s>", "bool", "GBZ80InstrInfo", "::", "isBranchOffsetInRange", "(", "unsigned", "BranchOp", ",", "int64_t", "BrOffset", ")", "const", "{", "switch", "(", "BranchOp", ")", "{", "default", ":", "llvm_unreachable", "(", "\"unexpected opcode!\"", ")", ";", "case", ...	[ "Determine", "if", "the", "branch", "target", "is", "in", "range", "." ]	[ "GBZ80", "GB", "\"unexpected opcode!\"", "GB::CALL_cc_nn", "GB::CALL_nn", "GB::JP_cc_nn", "GB::JP_nn", "GB::JR_cc_e", "GB::JR_e", "127", "129" ]	GBZ80InstrInfo	isBranchOffsetInRange	GBZ80	MPU	LLVM	23,677	70	1	[]
[ "<s>", "static", "tree", "arm_cxx_guard_type", "(", "void", ")", "{", "return", "TARGET_AAPCS_BASED", "?", "integer_type_node", ":", "long_long_integer_type_node", ";", "}", "</s>" ]	[ "The", "generic", "C++", "ABI", "says", "64-bit", "(", "long", "long", ")", ".", "The", "EABI", "says", "32-bit", "." ]	[ "arm" ]	arm	arm_cxx_guard_type	arm	CPU	GCC	23,678	15	1	[]
[ "<s>", "unsigned", "SystemZRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "assert", "(", "0", "&&", "\"What is the frame register\"", ")", ";", "return", "0", ";", "}", "</s>" ]	[ "Debug", "information", "queries", "." ]	[ "SystemZ", "SystemZ", "0", "\"What is the frame register\"", "0" ]	SystemZRegisterInfo13	getFrameRegister	SystemZ	CPU	LLVM	23,679	23	1	[]
[ "<s>", "void", "SIWholeQuadMode", "::", "processBlock", "(", "MachineBasicBlock", "&", "MBB", ",", "unsigned", "LiveMaskReg", ",", "bool", "isEntry", ")", "{", "auto", "BII", "=", "Blocks", ".", "find", "(", "&", "MBB", ")", ";", "if", "(", "BII", "==", ...	[ "processBlock", "-", "If", "there", "are", "any", "predecessors", "whose", "control", "can", "be", "threaded", "through", "to", "a", "successor", ",", "transform", "them", "now", "." ]	[ "AMDGPU", "SI", "0", "1", "0", "0", "0", "0", "AMDGPU::SReg_64RegClass", "0", "0", "0", "0" ]	SIWholeQuadMode22	processBlock	AMDGPU	GPU	LLVM	23,680	460	1	[]
[ "<s>", "SDValue", "WebAssemblyTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "SDLoc", "DL", "...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "WebAssembly", "WebAssembly", "ISD::InputArg", "\"WebAssembly doesn't support non-C calling conventions\"", "WebAssembly::ARGUMENTS", "ISD::InputArg", "\"WebAssembly hasn't implemented inalloca arguments\"", "\"WebAssembly hasn't implemented nest arguments\"", "\"WebAssembly hasn't implemented cons ...	WebAssemblyISelLowering44	LowerFormalArguments	WebAssembly	Virtual ISA	LLVM	23,681	240	1	[]
[ "<s>", "bool", "AArch64PassConfig", "::", "addPostRegAlloc", "(", ")", "{", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableDeadRegisterElimination", ")", "addPass", "(", "createAArch64DeadRegisterDefinitions", "(", "...	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "register", "allocation", "pass", "pipeline", "but", "before", "prolog-epilog", "insertion", "." ]	[ "AArch64", "AArch64", "AArch64" ]	AArch64TargetMachine3	addPostRegAlloc	AArch64	CPU	LLVM	23,682	32	1	[]
[ "<s>", "static", "bool", "mips_interrupt_extra_call_saved_reg_p", "(", "unsigned", "int", "regno", ")", "{", "if", "(", "(", "ISA_HAS_HILO", "\|\|", "TARGET_DSP", ")", "&&", "MD_REG_P", "(", "regno", ")", ")", "return", "true", ";", "if", "(", "TARGET_DSP", "&...	[ "Return", "true", "if", "REGNO", "is", "a", "register", "that", "is", "ordinarily", "call-clobbered", "but", "must", "nevertheless", "be", "preserved", "by", "an", "interrupt", "handler", "." ]	[ "mips" ]	mips	mips_interrupt_extra_call_saved_reg_p	mips	CPU	GCC	23,683	92	1	[]
[ "<s>", "bool", "AArch64PassConfig", "::", "addGlobalInstructionSelect", "(", ")", "{", "addPass", "(", "new", "InstructionSelect", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createAArch64Post...	[ "This", "method", "should", "install", "a", "(", "global", ")", "instruction", "selector", "pass", ",", "which", "converts", "possibly", "generic", "instructions", "to", "fully", "target-specific", "instructions", ",", "thereby", "constraining", "all", "generic", ...	[ "AArch64", "AArch64", "AArch64" ]	AArch64TargetMachine33	addGlobalInstructionSelect	AArch64	CPU	LLVM	23,684	36	1	[]
[ "<s>", "bool", "function_checker", "::", "require_immediate", "(", "unsigned", "int", "argno", ",", "HOST_WIDE_INT", "&", "value_out", ")", "{", "gcc_assert", "(", "argno", "<", "m_nargs", ")", ";", "tree", "arg", "=", "m_args", "[", "argno", "]", ";", "if...	[ "Check", "that", "argument", "ARGNO", "is", "an", "integer", "constant", "expression", "and", "store", "its", "value", "in", "VALUE_OUT", "if", "so", ".", "The", "caller", "should", "first", "check", "that", "argument", "ARGNO", "exists", "." ]	[ "aarch64" ]	aarch64-sve-builtins	require_immediate	aarch64	CPU	GCC	23,685	62	1	[]
[ "<s>", "void", "ix86_expand_copysign", "(", "rtx", "operands", "[", "]", ")", "{", "enum", "machine_mode", "mode", ",", "vmode", ";", "rtx", "dest", ",", "op0", ",", "op1", ",", "mask", ",", "nmask", ";", "dest", "=", "operands", "[", "0", "]", ";", ...	[ "Expand", "a", "copysign", "operation", ".", "Special", "case", "operand", "0", "being", "a", "constant", "." ]	[ "i386", "0", "1", "2", "4", "2", "0", "0", "0", "1", "0", "0" ]	i3863	ix86_expand_copysign	i386	CPU	GCC	23,686	294	1	[]
[ "<s>", "void", "X86PassConfig", "::", "addIRPasses", "(", ")", "{", "addPass", "(", "createAtomicExpandPass", "(", ")", ")", ";", "addPass", "(", "createX86LowerAMXIntrinsicsPass", "(", ")", ")", ";", "addPass", "(", "createX86LowerAMXTypePass", "(", ")", ")", ...	[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]	[ "X86", "X86", "X86", "X86", "X86", "X86" ]	X86TargetMachine61	addIRPasses	X86	CPU	LLVM	23,687	156	1	[]
[ "<s>", "static", "bool", "aarch64_sve_pred_valid_immediate", "(", "rtx", "x", ",", "simd_immediate_info", "*", "info", ")", "{", "if", "(", "aarch64_sve_ptrue_svpattern_p", "(", "x", ",", "info", ")", ")", "return", "true", ";", "if", "(", "x", "==", "CONST0...	[ "Return", "true", "if", "X", "is", "a", "valid", "SVE", "predicate", ".", "If", "INFO", "is", "nonnull", ",", "use", "it", "to", "describe", "valid", "immediates", "." ]	[ "aarch64", "0" ]	aarch64	aarch64_sve_pred_valid_immediate	aarch64	CPU	GCC	23,688	155	1	[]
[ "<s>", "bool", "SIInstrInfo", "::", "hasUnwantedEffectsWhenEXECEmpty", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "MI", ".", "mayStore", "(", ")", "&&", "isSMRD",...	[ "Whether", "we", "must", "prevent", "this", "instruction", "from", "executing", "with", "EXEC", "=", "0", "." ]	[ "AMDGPU", "SI", "AMDGPU::S_SENDMSG", "AMDGPU::S_SENDMSGHALT", "AMDGPU::EXP", "AMDGPU::EXP_DONE", "AMDGPU::DS_ORDERED_COUNT", "AMDGPU::V_READFIRSTLANE_B32", "AMDGPU::V_READLANE_B32" ]	SIInstrInfo1	hasUnwantedEffectsWhenEXECEmpty	AMDGPU	GPU	LLVM	23,689	104	1	[]
[ "<s>", "SDValue", "AMDGPUTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallV...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "AMDGPU", "AMDGPU", "ISD::OutputArg", "AMDGPUISD::ENDPGM", "MVT::Other" ]	AMDGPUISelLowering102	LowerReturn	AMDGPU	GPU	LLVM	23,690	64	1	[]
[ "<s>", "void", "MCS51InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "Register", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "MCS51", "MCS51", "MCS51", "MCS51", "0", "MVT::i8", "MCS51::STDPtrQRr", "MVT::i16", "MCS51::STDWPtrQRr", "\"Cannot store this register into a stack slot!\"", "0" ]	MCS51InstrInfo	storeRegToStackSlot	MCS51	MPU	LLVM	23,691	234	1	[]
[ "<s>", "static", "void", "mips_sim_wait_units", "(", "struct", "mips_sim", "*", "state", ",", "rtx", "insn", ")", "{", "state_t", "tmp_state", ";", "tmp_state", "=", "alloca", "(", "state_size", "(", ")", ")", ";", "while", "(", "state", "->", "insns_left"...	[ "Advance", "simulation", "state", "STATE", "until", "the", "units", "required", "by", "instruction", "INSN", "are", "available", "." ]	[ "mips", "0", "0" ]	mips3	mips_sim_wait_units	mips	CPU	GCC	23,692	63	1	[]
[ "<s>", "static", "HOST_WIDE_INT", "rs6000_disable_incompatible_switches", "(", "void", ")", "{", "HOST_WIDE_INT", "ignore_masks", "=", "rs6000_isa_flags_explicit", ";", "size_t", "i", ",", "j", ";", "static", "const", "struct", "{", "const", "HOST_WIDE_INT", "no_flag"...	[ "If", "the", "user", "used", "-mno-vsx", ",", "we", "need", "turn", "off", "all", "of", "the", "implicit", "ISA", "2.06", ",", "2.07", ",", "and", "3.0", "options", "that", "relate", "to", "the", "vector", "unit", "(", "-mdirect-move", ",", "-mupper-regs...	[ "rs6000", "\"power10\"", "\"power9-vector\"", "\"power8-vector\"", "\"vsx\"", "\"altivec\"", "0", "0", "0", "0", "0", "\"%<-mno-%s%> turns off %<-m%s%>\"" ]	rs60001	rs6000_disable_incompatible_switches	rs6000	CPU	GCC	23,693	241	1	[]
[ "<s>", "bool", "TL45TargetLowering", "::", "shouldReduceLoadWidth", "(", "SDNode", "*", "Load", ",", "ISD", "::", "LoadExtType", "ExtTy", ",", "EVT", "NewVT", ")", "const", "{", "return", "TargetLoweringBase", "::", "shouldReduceLoadWidth", "(", "Load", ",", "Ex...	[ "Return", "true", "if", "we", "believe", "it", "is", "correct", "and", "profitable", "to", "reduce", "the", "load", "node", "to", "a", "smaller", "type", "." ]	[ "TL45", "TL45", "ISD::LoadExtType" ]	TL45ISelLowering	shouldReduceLoadWidth	TL45	MPU	LLVM	23,694	32	1	[]
[ "<s>", "static", "void", "ia64_option_override", "(", "void", ")", "{", "unsigned", "int", "i", ";", "cl_deferred_option", "", "opt", ";", "vec", "<", "cl_deferred_option", ">", "", "v", "=", "(", "vec", "<", "cl_deferred_option", ">", "*", ")", "ia64_de...	[ "Implement", "TARGET_OPTION_OVERRIDE", "." ]	[ "ia64", "3", "1", "\"64\"", "\"32\"", "1" ]	ia64	ia64_option_override	ia64	CPU	GCC	23,695	142	1	[]
[ "<s>", "int", "ConvergingVLIWScheduler", "::", "SchedulingCost", "(", "ReadyQueue", "&", "Q", ",", "SUnit", "*", "SU", ",", "SchedCandidate", "&", "Candidate", ",", "RegPressureDelta", "&", "Delta", ",", "bool", "verbose", ")", "{", "int", "ResCount", "=", "...	[ "Single", "point", "to", "compute", "overall", "scheduling", "cost", "." ]	[ "Hexagon", "1", "0", "\" Total(\"", "\")\"" ]	HexagonMachineScheduler10	SchedulingCost	Hexagon	DSP	LLVM	23,696	290	1	[]
[ "<s>", "static", "void", "mips_sim_finish_insn", "(", "struct", "mips_sim", "", "state", ",", "rtx_insn", "", "insn", ")", "{", "if", "(", "JUMP_P", "(", "insn", ")", ")", "mips_sim_issue_nop", "(", "state", ")", ";", "switch", "(", "GET_CODE", "(", "S...	[ "Update", "simulation", "state", "STATE", "so", "that", "it", "'s", "ready", "to", "accept", "the", "instruction", "after", "INSN", ".", "INSN", "should", "be", "part", "of", "the", "main", "rtl", "chain", ",", "not", "a", "member", "of", "a", "SEQUENCE"...	[ "mips" ]	mips	mips_sim_finish_insn	mips	CPU	GCC	23,697	76	1	[]
[ "<s>", "static", "bool", "aarch64_gimple_fold_builtin", "(", "gimple_stmt_iterator", "", "gsi", ")", "{", "gcall", "", "stmt", "=", "as_a", "<", "gcall", "", ">", "(", "gsi_stmt", "(", "", "gsi", ")", ")", ";", "tree", "fndecl", "=", "gimple_call_fndec...	[ "Implement", "TARGET_GIMPLE_FOLD_BUILTIN", "." ]	[ "aarch64", "aarch64_sve::gimple_fold_builtin" ]	aarch64	aarch64_gimple_fold_builtin	aarch64	CPU	GCC	23,698	118	1	[]
[ "<s>", "void", "SIInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "Register", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*",...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "AMDGPU", "SI", "SI", "SI", "AMDGPU::M0", "\"m0 should not be spilled\"", "AMDGPU::EXEC_LO", "AMDGPU::EXEC_HI", "AMDGPU::EXEC", "\"exec should not be spilled\"", "4", "AMDGPU::SReg_32_XM0_XEXECRegClass", "0" ]	SIInstrInfo111	storeRegToStackSlot	AMDGPU	GPU	LLVM	23,699	395	1	[]

[ "<s>", "bool", "DeadCodeElimination", "::", "isDead", "(", "unsigned", "R", ")", "const", "{", "for", "(", "auto", "I", "=", "MRI", ".", "use_begin", "(", "R", ")", ",", "E", "=", "MRI", ".", "use_end", "(", ")", ";", "I", "!=", "E", ";", "++", ...

[ "isDead", "-", "Returns", "true", "if", "this", "is", "a", "dead", "def", "kill", "slot", "." ]

[ "Hexagon", "0", "0" ]

HexagonBitSimplify (2)

isDead

Hexagon

DSP

LLVM

23,600

113

1

[]

[ "<s>", "static", "void", "maybe_clobber_cond", "(", "rtx_insn", "*", "insn", ",", "int", "clock_var", ")", "{", "int", "n", ",", "idx", ";", "idx", "=", "ss", ".", "jump_cycle_index", ";", "for", "(", "n", "=", "0", ";", "n", "<", "12", ";", "n", ...

[ "Examine", "INSN", ",", "and", "if", "it", "destroys", "the", "conditions", "have", "recorded", "for", "any", "of", "the", "jumps", "in", "flight", ",", "clear", "that", "condition", "so", "that", "we", "do", "n't", "predicate", "any", "more", "insns", "...

[ "c6x", "0", "12", "12", "12", "1", "0" ]

c6x

maybe_clobber_cond

c6x

VLIW

GCC

23,601

174

1

[]

[ "<s>", "static", "void", "rs6000_init_sched_context", "(", "void", "*", "_sc", ",", "bool", "clean_p", ")", "{", "rs6000_sched_context_t", "sc", "=", "(", "rs6000_sched_context_t", ")", "_sc", ";", "if", "(", "clean_p", ")", "{", "sc", "->", "cached_can_issue_...

[ "If", "CLEAN_P", "is", "true", "then", "initializes", "_SC", "with", "clean", "data", ",", "and", "from", "the", "global", "context", "otherwise", "." ]

[ "rs6000", "0", "0" ]

rs60004

rs6000_init_sched_context

rs6000

CPU

GCC

23,602

66

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"WebAssembly Instruction Selection\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "WebAssembly", "\"WebAssembly Instruction Selection\"" ]

WebAssemblyISelDAGToDAG (2)1

getPassName

WebAssembly

Virtual ISA

LLVM

23,603

11

1

[]

[ "<s>", "SDValue", "MipsSETargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDValue", "Val", ";", "switch", "(", "N", "->", ...

[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]

[ "Mips", "Mips", "ISD::AND", "ISD::OR", "ISD::MUL", "ISD::SHL", "ISD::SRA", "ISD::SRL", "ISD::VSELECT", "ISD::XOR", "ISD::SETCC", "\"\\nMipsSE DAG Combine:\\n\"", "\"\\n=> \\n\"", "\"\\n\"", "Mips" ]

MipsSEISelLowering15

PerformDAGCombine

Mips

CPU

LLVM

23,604

269

1

[]

[ "<s>", "const", "AVRSubtarget", "*", "AVRTargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", ")", "const", "{", "return", "&", "SubTarget", ";", "}", "</s>" ]

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "AVR", "AVR", "AVR" ]

AVRTargetMachine

getSubtargetImpl

AVR

MPU

LLVM

23,605

18

1

[]

[ "<s>", "bool", "ARMSubtarget", "::", "enableMachinePipeliner", "(", ")", "const", "{", "return", "getSchedModel", "(", ")", ".", "hasInstrSchedModel", "(", ")", "&&", "useMachinePipeliner", "(", ")", ";", "}", "</s>" ]

[ "True", "if", "the", "subtarget", "should", "run", "MachinePipeliner", "." ]

[ "ARM", "ARM" ]

ARMSubtarget45

enableMachinePipeliner

ARM

CPU

LLVM

23,606

22

1

[]

[ "<s>", "bool", "XCoreFrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "DisableFramePointerElim", "(", "MF", ")", "||", "MF", ".", "getFrameInfo", ...

[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]

[ "XCore", "XCore" ]

XCoreFrameLowering12

hasFP

XCore

MPU

LLVM

23,607

37

1

[]

[ "<s>", "bool", "PPCRegisterInfo", "::", "trackLivenessAfterRegAlloc", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "requiresRegisterScavenging", "(", "MF", ")", ";", "}", "</s>" ]

[ "Returns", "true", "if", "the", "live-ins", "should", "be", "tracked", "after", "register", "allocation", "." ]

[ "PowerPC", "PPC" ]

PPCRegisterInfo14

trackLivenessAfterRegAlloc

PowerPC

CPU

LLVM

23,608

19

1

[]

[ "<s>", "void", "SITargetLowering", "::", "finalizeLowering", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "SIMachineFunctionInfo", "*", "Info", "=", "MF", ".", "getInfo", ...

[ "Execute", "target", "specific", "actions", "to", "finalize", "target", "lowering", "." ]

[ "AMDGPU", "SI", "SI", "SI", "SI", "SI", "SI", "AMDGPU::SP_REG", "AMDGPU::PRIVATE_RSRC_REG", "AMDGPU::FP_REG", "AMDGPU::SCRATCH_WAVE_OFFSET_REG" ]

SIISelLowering115

finalizeLowering

AMDGPU

GPU

LLVM

23,609

244

1

[]

[ "<s>", "static", "bool", "avr_use_by_pieces_infrastructure_p", "(", "unsigned", "HOST_WIDE_INT", "size", ",", "unsigned", "int", "align", "ATTRIBUTE_UNUSED", ",", "enum", "by_pieces_operation", "op", ",", "bool", "speed_p", ")", "{", "if", "(", "op", "!=", "MOVE_B...

[ "Prefer", "sequence", "of", "loads/stores", "for", "moves", "of", "size", "upto", "two", "-", "two", "pairs", "of", "load/store", "instructions", "are", "always", "better", "than", "the", "5", "instruction", "sequence", "for", "a", "loop", "(", "1", "instruc...

[ "avr" ]

avr5

avr_use_by_pieces_infrastructure_p

avr

MPU

GCC

23,610

59

1

[]

[ "<s>", "void", "X86InstrInfo", "::", "reMaterialize", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "unsigned", "SubIdx", ",", "const", "MachineInstr", "*", "Orig", ",", "const", "TargetRe...

[ "Re-issue", "the", "specified", "'original", "'", "instruction", "at", "the", "specific", "location", "targeting", "a", "new", "destination", "register", "." ]

[ "X86", "X86", "X86::MOV8r0", "X86::MOV16r0", "X86::MOV32r0", "X86::MOV64r0", "\"Unreachable!\"", "X86::MOV8r0", "X86::MOV8ri", "X86::MOV16r0", "X86::MOV16ri", "X86::MOV32r0", "X86::MOV32ri", "X86::MOV64r0", "X86::MOV64ri64i32", "0", "0", "0" ]

X86InstrInfo116

reMaterialize

X86

CPU

LLVM

23,611

264

1

[]

[ "<s>", "static", "void", "m68hc11_asm_out_constructor", "(", "rtx", "symbol", ",", "int", "priority", ")", "{", "default_ctor_section_asm_out_constructor", "(", "symbol", ",", "priority", ")", ";", "fprintf", "(", "asm_out_file", ",", "\"\\t.globl\\t__do_global_ctors\\n...

[ "Worker", "function", "for", "TARGET_ASM_CONSTRUCTOR", "." ]

[ "m68hc11", "\"\\t.globl\\t__do_global_ctors\\n\"" ]

m68hc111

m68hc11_asm_out_constructor

m68hc11

MPU

GCC

23,612

26

1

[]

[ "<s>", "bool", "X86TargetLowering", "::", "shouldExpandAtomicStoreInIR", "(", "StoreInst", "*", "SI", ")", "const", "{", "return", "needsCmpXchgNb", "(", "SI", "->", "getValueOperand", "(", ")", "->", "getType", "(", ")", ")", ";", "}", "</s>" ]

[ "Returns", "how", "the", "given", "(", "atomic", ")", "store", "should", "be", "expanded", "by", "the", "IR-level", "AtomicExpand", "pass", "into", "." ]

[ "X86", "X86" ]

X86ISelLowering (2)3

shouldExpandAtomicStoreInIR

X86

CPU

LLVM

23,613

26

1

[]

[ "<s>", "static", "void", "add_sched_insns_for_speculation", "(", "void", ")", "{", "rtx_insn", "*", "insn", ";", "if", "(", "!", "ENABLE_WA_SPECULATIVE_LOADS", "&&", "!", "ENABLE_WA_SPECULATIVE_SYNCS", "&&", "!", "ENABLE_WA_INDIRECT_CALLS", ")", "return", ";", "for"...

[ "Called", "just", "before", "the", "final", "scheduling", "pass", ".", "If", "we", "need", "to", "insert", "NOPs", "later", "on", "to", "work", "around", "speculative", "loads", ",", "insert", "special", "placeholder", "insns", "that", "cause", "loads", "to"...

[ "bfin", "0", "3", "1" ]

bfin4

add_sched_insns_for_speculation

bfin

DSP

GCC

23,614

251

1

[]

[ "<s>", "Function", "*", "BlackfinIntrinsicInfo", "::", "getDeclaration", "(", "Module", "*", "M", ",", "unsigned", "IntrID", ",", "const", "Type", "*", "*", "Tys", ",", "unsigned", "numTy", ")", "const", "{", "assert", "(", "!", "isOverloaded", "(", "IntrI...

[ "Create", "or", "insert", "an", "LLVM", "Function", "declaration", "for", "an", "intrinsic", ",", "and", "return", "it", "." ]

[ "Blackfin", "\"Blackfin intrinsics are not overloaded\"", "bfinIntrinsic::ID" ]

BlackfinIntrinsicInfo

getDeclaration

Blackfin

DSP

LLVM

23,615

79

1

[]

[ "<s>", "unsigned", "HexagonTTIImpl", "::", "getArithmeticInstrCost", "(", "unsigned", "Opcode", ",", "Type", "*", "Ty", ",", "TTI", "::", "TargetCostKind", "CostKind", ",", "TTI", "::", "OperandValueKind", "Opd1Info", ",", "TTI", "::", "OperandValueKind", "Opd2Inf...

[ "This", "is", "an", "approximation", "of", "reciprocal", "throughput", "of", "a", "math/logic", "op", "." ]

[ "Hexagon", "Hexagon" ]

HexagonTargetTransformInfo

getArithmeticInstrCost

Hexagon

DSP

LLVM

23,616

159

1

[]

[ "<s>", "void", "aarch64_expand_sve_vcond", "(", "machine_mode", "data_mode", ",", "machine_mode", "cmp_mode", ",", "rtx", "*", "ops", ")", "{", "machine_mode", "pred_mode", "=", "aarch64_get_mask_mode", "(", "GET_MODE_NUNITS", "(", "cmp_mode", ")", ",", "GET_MODE_SI...

[ "Expand", "an", "SVE", "vcond", "pattern", "with", "operands", "OPS", ".", "DATA_MODE", "is", "the", "mode", "of", "the", "data", "being", "selected", "and", "CMP_MODE", "is", "the", "mode", "of", "the", "values", "being", "compared", "." ]

[ "aarch64", "3", "4", "5", "1", "2", "3", "4", "5", "3", "1", "2", "0" ]

aarch645

aarch64_expand_sve_vcond

aarch64

CPU

GCC

23,617

155

1

[]

[ "<s>", "rtx_code", "m68k_output_compare_qi", "(", "rtx", "op0", ",", "rtx", "op1", ",", "rtx_code", "code", ")", "{", "rtx_code", "tmp", "=", "m68k_find_flags_value", "(", "op0", ",", "op1", ",", "code", ")", ";", "if", "(", "tmp", "!=", "UNKNOWN", ")", ...

[ "Emit", "a", "comparison", "between", "OP0", "and", "OP1", ".", "CODE", "is", "the", "code", "of", "the", "comparison", ".", "It", "is", "returned", ",", "potentially", "modified", "if", "necessary", "." ]

[ "m68k", "2", "0", "1", "\"tst%.b %d0\"", "\"cmpm%.b %1,%0\"", "\"cmp%.b %d0,%d1\"", "\"cmp%.b %d1,%d0\"" ]

m68k

m68k_output_compare_qi

m68k

MPU

GCC

23,618

157

1

[]

[ "<s>", "static", "bool", "fr30_must_pass_in_stack", "(", "enum", "machine_mode", "mode", ",", "tree", "type", ")", "{", "if", "(", "mode", "==", "BLKmode", ")", "return", "true", ";", "if", "(", "type", "==", "NULL", ")", "return", "false", ";", "return"...

[ "Return", "true", "if", "we", "should", "pass", "an", "argument", "on", "the", "stack", "rather", "than", "in", "registers", "." ]

[ "fr30" ]

fr303

fr30_must_pass_in_stack

fr30

DSP

GCC

23,619

37

1

[]

[ "<s>", "void", "s390_expand_vec_compare", "(", "rtx", "target", ",", "enum", "rtx_code", "cond", ",", "rtx", "cmp_op1", ",", "rtx", "cmp_op2", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "target", ")", ";", "bool", "neg_p", "=", "false", ",", ...

[ "Generate", "a", "vector", "comparison", "COND", "of", "CMP_OP1", "and", "CMP_OP2", "and", "store", "the", "result", "in", "TARGET", "." ]

[ "s390" ]

s3907

s390_expand_vec_compare

s390

MPU

GCC

23,620

397

1

[]

[ "<s>", "static", "HOST_WIDE_INT", "get_label_padding", "(", "rtx", "label", ")", "{", "HOST_WIDE_INT", "align", ",", "min_insn_size", ";", "align", "=", "1", "<<", "label_to_alignment", "(", "label", ")", ".", "levels", "[", "0", "]", ".", "log", ";", "min...

[ "Return", "the", "maximum", "amount", "of", "padding", "that", "will", "be", "inserted", "before", "label", "LABEL", "." ]

[ "arm", "1", "0", "2", "4", "0" ]

arm

get_label_padding

arm

CPU

GCC

23,621

49

1

[]

[ "<s>", "static", "inline", "HOST_WIDE_INT", "htm_spr_regno", "(", "enum", "rs6000_builtins", "code", ")", "{", "if", "(", "code", "==", "HTM_BUILTIN_GET_TFHAR", "||", "code", "==", "HTM_BUILTIN_SET_TFHAR", ")", "return", "TFHAR_REGNO", ";", "else", "if", "(", "c...

[ "Return", "the", "appropriate", "SPR", "regno", "associated", "with", "the", "given", "builtin", "." ]

[ "rs6000" ]

rs60004

htm_spr_regno

rs6000

CPU

GCC

23,622

60

1

[]

[ "<s>", "void", "VEFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "assert", "(", "&", "MF", ".", "front", "(", ")", "==", "&", "MBB", "&&", "\"Shrink-wrapping not yet supported\"...

[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]

[ "VE", "VE", "\"Shrink-wrapping not yet supported\"", "VE", "VE", "\"Function \\\"\"", "\"\\\" required \"", "\"stack re-alignment, but LLVM couldn't handle it \"", "\"(probably because it has a dynamic alloca).\"", "VE::ORri", "VE::SX17", "VE::SX11", "0", "VE::SX9" ]

VEFrameLowering

emitPrologue

VE

CPU

LLVM

23,623

349

1

[]

[ "<s>", "static", "bool", "mem_locations_overlap", "(", "rtx", "mem1", ",", "rtx", "mem2", ")", "{", "rtx", "reg1", ",", "reg2", ";", "HOST_WIDE_INT", "off1", ",", "size1", ",", "off2", ",", "size2", ";", "if", "(", "get_memref_parts", "(", "mem1", ",", ...

[ "This", "function", "returns", "true", "if", "it", "can", "be", "determined", "that", "the", "two", "MEM", "locations", "overlap", "by", "at", "least", "1", "byte", "based", "on", "base", "reg/offset/size", "." ]

[ "powerpcspe" ]

powerpcspe

mem_locations_overlap

powerpcspe

CPU

GCC

23,624

108

1

[]

[ "<s>", "const", "Comet2Subtarget", "*", "getSubtargetImpl", "(", "const", "Function", "&", ")", "const", "override", "{", "return", "&", "Subtarget", ";", "}", "</s>" ]

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "Comet2", "Comet2" ]

Comet2TargetMachine

getSubtargetImpl

Comet2

CPU

LLVM

23,625

17

1

[]

[ "<s>", "SUnit", "*", "PPCPostRASchedStrategy", "::", "pickNode", "(", "bool", "&", "IsTopNode", ")", "{", "return", "PostGenericScheduler", "::", "pickNode", "(", "IsTopNode", ")", ";", "}", "</s>" ]

[ "Pick", "the", "next", "node", "to", "schedule", ",", "or", "return", "NULL", "." ]

[ "PowerPC", "PPC" ]

PPCMachineScheduler

pickNode

PowerPC

CPU

LLVM

23,626

20

1

[]

[ "<s>", "void", "X86FrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "bool", "reserveCallFrame", "=", "hasReservedCallFram...

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "X86", "X86", "0", "0", "1", "0", "X86", "0" ]

X86FrameLowering

eliminateCallFramePseudoInstr

X86

CPU

LLVM

23,627

325

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "AU", ".", "addRequired", "<", "LiveIntervals", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineBlock...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "WebAssembly" ]

WebAssemblyRegColoring (2)

getAnalysisUsage

WebAssembly

Virtual ISA

LLVM

23,628

58

1

[]

[ "<s>", "TargetLoweringObjectFile", "*", "getObjFileLowering", "(", ")", "const", "override", "{", "return", "TLOF", ".", "get", "(", ")", ";", "}", "</s>" ]

[ "Return", "information", "about", "object", "file", "lowering", "." ]

[ "Comet2" ]

Comet2TargetMachine

getObjFileLowering

Comet2

CPU

LLVM

23,629

16

1

[]

[ "<s>", "NVPTXTargetLowering", "::", "ConstraintType", "NVPTXTargetLowering", "::", "getConstraintType", "(", "const", "std", "::", "string", "&", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", ...

[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]

[ "NVPTX", "NVPTX", "NVPTX", "1", "0" ]

NVPTXISelLowering15

getConstraintType

NVPTX

GPU

LLVM

23,630

77

1

[]

[ "<s>", "LLVM_DUMP_METHOD", "void", "GCNRegPressure", "::", "print", "(", "raw_ostream", "&", "OS", ",", "const", "SISubtarget", "*", "ST", ")", "const", "{", "OS", "<<", "\"VGPRs: \"", "<<", "getVGRPNum", "(", ")", ";", "if", "(", "ST", ")", "OS", "<<", ...

[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]

[ "AMDGPU", "SI", "\"VGPRs: \"", "\"(O\"", "\", SGPRs: \"", "\"(O\"", "\", LVGPR WT: \"", "\", LSGPR WT: \"", "\" -> Occ: \"" ]

GCNRegPressure22

print

AMDGPU

GPU

LLVM

23,631

104

1

[]

[ "<s>", "static", "rtx", "m32c_all_frame_related", "(", "rtx", "par", ")", "{", "int", "len", "=", "XVECLEN", "(", "par", ",", "0", ")", ";", "int", "i", ";", "for", "(", "i", "=", "0", ";", "i", "<", "len", ";", "i", "++", ")", "F", "(", "XVE...

[ "Mark", "all", "the", "subexpressions", "of", "the", "PARALLEL", "rtx", "PAR", "as", "frame-related", ".", "Return", "PAR", ".", "dwarf2out.cc", ":", "dwarf2out_frame_debug_expr", "ignores", "sub-expressions", "of", "a", "PARALLEL", "rtx", "other", "than", "the", ...

[ "m32c", "0", "0", "0" ]

m32c

m32c_all_frame_related

m32c

MPU

GCC

23,632

50

1

[]

[ "<s>", "bool", "GCNPassConfig", "::", "addPreISel", "(", ")", "{", "AMDGPUPassConfig", "::", "addPreISel", "(", ")", ";", "if", "(", "EnableAtomicOptimizations", ")", "{", "addPass", "(", "createAMDGPUAtomicOptimizerPass", "(", ")", ")", ";", "}", "addPass", "...

[ "{", "{", "@", "For", "GlobalISel" ]

[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "SI" ]

AMDGPUTargetMachine106

addPreISel

AMDGPU

GPU

LLVM

23,633

106

1

[]

[ "<s>", "static", "void", "ix86_emit_save_regs", "(", "void", ")", "{", "unsigned", "int", "regno", ";", "rtx_insn", "*", "insn", ";", "for", "(", "regno", "=", "FIRST_PSEUDO_REGISTER", "-", "1", ";", "regno", "--", ">", "0", ";", ")", "if", "(", "GENER...

[ "Emit", "code", "to", "save", "registers", "in", "the", "prologue", "." ]

[ "i386", "1", "0", "1" ]

i3865

ix86_emit_save_regs

i386

CPU

GCC

23,634

68

1

[]

[ "<s>", "bool", "PPCPassConfig", "::", "addGlobalInstructionSelect", "(", ")", "{", "addPass", "(", "new", "InstructionSelect", "(", "getOptLevel", "(", ")", ")", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "This", "method", "should", "install", "a", "(", "global", ")", "instruction", "selector", "pass", ",", "which", "converts", "possibly", "generic", "instructions", "to", "fully", "target-specific", "instructions", ",", "thereby", "constraining", "all", "generic", ...

[ "PowerPC", "PPC" ]

PPCTargetMachine40

addGlobalInstructionSelect

PowerPC

CPU

LLVM

23,635

22

1

[]

[ "<s>", "bool", "Z80oldRegisterInfo", "::", "needsFrameBaseReg", "(", "MachineInstr", "*", "MI", ",", "int64_t", "Offset", ")", "const", "{", "const", "MachineFunction", "&", "MF", "=", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";...

[ "Returns", "true", "if", "the", "instruction", "'s", "frame", "index", "reference", "would", "be", "better", "served", "by", "a", "base", "register", "other", "than", "FP", "or", "SP", "." ]

[ "Z80old", "Z80old" ]

Z80oldRegisterInfo

needsFrameBaseReg

Z80old

MPU

LLVM

23,636

45

1

[]

[ "<s>", "static", "int", "forward_branch_p", "(", "rtx", "insn", ")", "{", "rtx", "label", "=", "JUMP_LABEL", "(", "insn", ")", ";", "while", "(", "insn", ")", "{", "if", "(", "insn", "==", "label", ")", "break", ";", "else", "insn", "=", "NEXT_INSN",...

[ "Return", "1", "if", "INSN", "branches", "forward", ".", "Should", "be", "using", "insn_addresses", "to", "avoid", "walking", "through", "all", "the", "insns", "..." ]

[ "pa" ]

pa3

forward_branch_p

pa

CPU

GCC

23,637

46

1

[]

[ "<s>", "void", "AArch64AsmBackend", "::", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "MCInst", "&", "Res", ")", "const", "{", "llvm_unreachable", "(", "\"AArch64AsmBackend::relaxInstruction() unimplemented\"", ")", ";", "}", "</s>" ]

[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]

[ "AArch64", "AArch64", "\"AArch64AsmBackend::relaxInstruction() unimplemented\"" ]

AArch64AsmBackend (2)

relaxInstruction

AArch64

CPU

LLVM

23,638

22

1

[]

[ "<s>", "bool", "ARMTTIImpl", "::", "isLegalMaskedGather", "(", "Type", "*", "Ty", ",", "Align", "Alignment", ")", "{", "if", "(", "!", "EnableMaskedGatherScatters", "||", "!", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "false", ";", "if", "("...

[ "Return", "true", "if", "the", "target", "supports", "masked", "gather", "." ]

[ "ARM", "ARM", "32", "4", "16", "2", "8" ]

ARMTargetTransformInfo14

isLegalMaskedGather

ARM

CPU

LLVM

23,639

78

1

[]

[ "<s>", "bool", "runOnModule", "(", "Module", "&", "M", ")", "override", "{", "UsedList", "=", "AMDGPU", "::", "getUsedList", "(", "M", ")", ";", "bool", "Changed", "=", "processUsedLDS", "(", "M", ")", ";", "for", "(", "Function", "&", "F", ":", "M",...

[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]

[ "AMDGPU", "AMDGPU::getUsedList", "AMDGPU::isKernel" ]

AMDGPULowerModuleLDSPass1

runOnModule

AMDGPU

GPU

LLVM

23,640

86

1

[]

[ "<s>", "bool", "evaluateBranch", "(", "const", "MCInst", "&", "Inst", ",", "uint64_t", "Addr", ",", "uint64_t", "Size", ",", "uint64_t", "&", "Target", ")", "const", "override", "{", "unsigned", "NumOps", "=", "Inst", ".", "getNumOperands", "(", ")", ";", ...

[ "Given", "a", "branch", "instruction", "try", "to", "get", "the", "address", "the", "branch", "targets", "." ]

[ "LoongArch", "LoongArch::BL", "1" ]

LoongArchMCTargetDesc

evaluateBranch

LoongArch

CPU

LLVM

23,641

73

1

[]

[ "<s>", "bool", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "char", "ConstraintCode", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "override", "{", "const", "TargetRegisterInfo", "*", "TRI", "=", "PPCSubTarge...

[ "SelectInlineAsmMemoryOperand", "-", "Select", "the", "specified", "address", "as", "a", "target", "addressing", "mode", ",", "according", "to", "the", "specified", "constraint", "." ]

[ "PowerPC", "PPC", "1", "MVT::i32", "0" ]

PPCISelDAGToDAG32

SelectInlineAsmMemoryOperand

PowerPC

CPU

LLVM

23,642

109

1

[]

[ "<s>", "const", "MCFixupKindInfo", "&", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "Videocore", "::", "NumTargetFixupKinds", "]", "=", "{", "{", "\"fixup_Videocore_16\"", ",", "0", ",", ...

[ "Get", "information", "on", "a", "fixup", "kind", "." ]

[ "Videocore", "Videocore::NumTargetFixupKinds", "\"fixup_Videocore_16\"", "0", "16", "0", "\"fixup_Videocore_32\"", "0", "32", "0", "\"fixup_Videocore_REL32\"", "0", "32", "0", "\"fixup_Videocore_24\"", "0", "24", "0", "\"fixup_Videocore_HI16\"", "0", "16", "0", "\"fixup_V...

VideocoreAsmBackend

getFixupKindInfo

Videocore

DSP

LLVM

23,643

305

1

[]

[ "<s>", "bool", "X86TargetLowering", "::", "isTypeDesirableForOp", "(", "unsigned", "Opc", ",", "EVT", "VT", ")", "const", "{", "if", "(", "!", "isTypeLegal", "(", "VT", ")", ")", "return", "false", ";", "if", "(", "Opc", "==", "ISD", "::", "SHL", "&&",...

[ "Return", "true", "if", "the", "target", "has", "native", "support", "for", "the", "specified", "value", "type", "and", "it", "is", "'desirable", "'", "to", "use", "the", "type", "for", "the", "given", "node", "type", "." ]

[ "X86", "X86", "ISD::SHL", "MVT::i8", "ISD::MUL", "ISD::SHL", "MVT::i8", "MVT::i16", "ISD::LOAD", "ISD::SIGN_EXTEND", "ISD::ZERO_EXTEND", "ISD::ANY_EXTEND", "ISD::SHL", "ISD::SRA", "ISD::SRL", "ISD::SUB", "ISD::ADD", "ISD::MUL", "ISD::AND", "ISD::OR", "ISD::XOR" ]

X86ISelLowering (2)5

isTypeDesirableForOp

X86

CPU

LLVM

23,644

168

1

[]

[ "<s>", "static", "bool", "arc_function_ok_for_sibcall", "(", "tree", "decl", ",", "tree", "exp", "ATTRIBUTE_UNUSED", ")", "{", "tree", "attrs", "=", "NULL_TREE", ";", "if", "(", "ARC_INTERRUPT_P", "(", "arc_compute_function_type", "(", "cfun", ")", ")", ")", "...

[ "Return", "true", "if", "it", "is", "ok", "to", "make", "a", "tail-call", "to", "DECL", "." ]

[ "arc", "\"jli_always\"", "\"jli_fixed\"", "\"secure_call\"" ]

arc

arc_function_ok_for_sibcall

arc

MPU

GCC

23,645

86

1

[]

[ "<s>", "const", "char", "*", "lshrsi3_out", "(", "rtx_insn", "*", "insn", ",", "rtx", "operands", "[", "]", ",", "int", "*", "len", ")", "{", "if", "(", "GET_CODE", "(", "operands", "[", "2", "]", ")", "==", "CONST_INT", ")", "{", "int", "k", ";"...

[ "32bit", "logic", "shift", "right", "(", "(", "unsigned", "int", ")", "x", ">", ">", "i", ")" ]

[ "avr", "2", "2", "2", "32", "3", "\"clr %D0\"", "\"clr %C0\"", "\"movw %A0,%C0\"", "4", "\"clr %D0\"", "\"clr %C0\"", "\"clr %B0\"", "\"clr %A0\"", "8", "0", "1", "4", "\"mov %A0,%B1\"", "\"mov %B0,%C1\"", "\"mov %C0,%D1\"", "\"clr %D0\"", "\"clr %D0\"", "\"mov %C0,%D1\...

avr4

lshrsi3_out

avr

MPU

GCC

23,646

326

1

[]

[ "<s>", "static", "rtx", "m32c_subreg", "(", "enum", "machine_mode", "outer", ",", "rtx", "x", ",", "enum", "machine_mode", "inner", ",", "int", "byte", ")", "{", "int", "r", ",", "nr", "=", "-", "1", ";", "if", "(", "GET_CODE", "(", "x", ")", "==",...

[ "Subregs", "are", "non-orthogonal", "for", "us", ",", "because", "our", "registers", "are", "all", "different", "sizes", "." ]

[ "m32c", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "2", "4", "6", "2", "2", "0", "4", "1", "\"m32c_subreg %s %s %d\\n\"" ]

m32c2

m32c_subreg

m32c

MPU

GCC

23,647

480

1

[]

[ "<s>", "void", "releaseBottomNode", "(", "SUnit", "*", "SU", ")", "override", "{", "}", "</s>" ]

[ "Currently", "only", "scheduling", "top-down", ",", "so", "this", "method", "is", "empty", "." ]

[ "AMDGPU" ]

GCNIterativeScheduler (2)

releaseBottomNode

AMDGPU

GPU

LLVM

23,648

10

1

[]

[ "<s>", "static", "void", "register_builtin_tuple_types", "(", "vector_type_index", "type", ")", "{", "const", "vector_type_info", "*", "info", "=", "&", "vector_types", "[", "type", "]", ";", "if", "(", "scalar_types", "[", "type", "]", "==", "boolean_type_node"...

[ "Register", "tuple", "type", "TYPE", "with", "NUM_VECTORS", "arity", "under", "its", "arm_mve_types.h", "name", "." ]

[ "arm", "\"float32x4x2_t\"", "2", "4", "2", "\"%.*sx%d_t\"", "2", "0", "\"val\"", "1", "1" ]

arm-mve-builtins

register_builtin_tuple_types

arm

CPU

GCC

23,649

203

1

[]

[ "<s>", "static", "pad_direction", "rs6000_function_arg_padding", "(", "machine_mode", "mode", ",", "const_tree", "type", ")", "{", "if", "(", "!", "AGGREGATE_PADDING_FIXED", ")", "{", "if", "(", "BYTES_BIG_ENDIAN", ")", "{", "HOST_WIDE_INT", "size", "=", "0", ";...

[ "Implement", "TARGET_FUNCTION_ARG_PADDING", ".", "For", "the", "AIX", "ABI", "structs", "are", "always", "stored", "left", "shifted", "in", "their", "argument", "slot", "." ]

[ "powerpcspe", "0", "1", "2", "4", "0" ]

powerpcspe

rs6000_function_arg_padding

powerpcspe

CPU

GCC

23,650

115

1

[]

[ "<s>", "bool", "quad_load_store_p", "(", "rtx", "op0", ",", "rtx", "op1", ")", "{", "bool", "ret", ";", "if", "(", "!", "TARGET_QUAD_MEMORY", ")", "ret", "=", "false", ";", "else", "if", "(", "REG_P", "(", "op0", ")", "&&", "MEM_P", "(", "op1", ")"...

[ "Return", "true", "if", "this", "is", "a", "load", "or", "store", "quad", "operation", ".", "This", "function", "does", "not", "handle", "the", "atomic", "quad", "memory", "instructions", "." ]

[ "powerpcspe", "\"\\n========== quad_load_store, return %s\\n\"", "\"true\"", "\"false\"" ]

powerpcspe

quad_load_store_p

powerpcspe

CPU

GCC

23,651

142

1

[]

[ "<s>", "unsigned", "getExceptionPointerRegister", "(", "const", "Constant", "*", "PersonalityFn", ")", "const", "override", "{", "return", "XCore", "::", "R0", ";", "}", "</s>" ]

[ "If", "a", "physical", "register", ",", "this", "returns", "the", "register", "that", "receives", "the", "exception", "address", "on", "entry", "to", "an", "EH", "pad", "." ]

[ "XCore", "XCore::R0" ]

XCoreISelLowering (2)1

getExceptionPointerRegister

XCore

MPU

LLVM

23,652

17

1

[]

[ "<s>", "bool", "MVEVPTOptimisations", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "const", "ARMSubtarget", "&", "STI", "=", "static_cast", "<", "const", "ARMSubtarget", "&", ">", "(", "Fn", ".", "getSubtarget", "(", ")", ")", "...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "ARM", "ARM", "ARM", "\"********** ARM MVE VPT Optimisations **********\\n\"", "\"********** Function: \"", "\"**************************************\\n\"" ]

MVEVPTOptimisationsPass1

runOnMachineFunction

ARM

CPU

LLVM

23,653

134

1

[]

[ "<s>", "DecodeStatus", "PPCDisassembler", "::", "getInstruction", "(", "MCInst", "&", "MI", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "CS", ")", "const", "{", "Size", "...

[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]

[ "PowerPC", "PPC", "4", "4", "0", "support::endian", "support::endian", "PPC::FeatureQPX", "PPC::FeatureSPE" ]

PPCDisassembler26

getInstruction

PowerPC

CPU

LLVM

23,654

190

1

[]

[ "<s>", "bool", "SILowerControlFlowPass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "bool", "HaveKill", "=", "false", ";", "bool", "NeedWQM", "=", "false", ";", "unsigned", "Depth", "=", "0", ";", "for", "(", "MachineFunction", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "R600", "SI", "0", "SI", "SI", "SI", "SI", "SI", "SI", "SI", "0", "SI", "0", "SI", "SI", "SI", "SI", "SI" ]

SILowerControlFlow34

runOnMachineFunction

R600

GPU

LLVM

23,655

393

1

[]

[ "<s>", "void", "expand_epilogue", "(", "void", ")", "{", "int", "size", ";", "register", "int", "regno", ";", "int", "return_size", ";", "rtx", "scratch", ";", "gcc_assert", "(", "reload_completed", "==", "1", ")", ";", "size", "=", "get_frame_size", "(", ...

[ "Expand", "the", "epilogue", "into", "RTL", "." ]

[ "m68hc11", "1", "0", "0", "2", "4", "3", "8", "10", "2", "2", "2", "1", "0", "0", "0", "3", "0" ]

m68hc111

expand_epilogue

m68hc11

MPU

GCC

23,656

429

1

[]

[ "<s>", "bool", "function_checker", "::", "require_immediate", "(", "unsigned", "int", "argno", ",", "HOST_WIDE_INT", "min", ",", "HOST_WIDE_INT", "max", ")", "const", "{", "gcc_assert", "(", "argno", "<", "m_nargs", ")", ";", "tree", "arg", "=", "m_args", "[...

[ "Check", "that", "argument", "ARGNO", "is", "an", "integer", "constant", "expression", "and", "store", "its", "value", "in", "VALUE_OUT", "if", "so", ".", "The", "caller", "should", "first", "check", "that", "argument", "ARGNO", "exists", "." ]

[ "riscv" ]

riscv-vector-builtins

require_immediate

riscv

CPU

GCC

23,657

61

1

[]

[ "<s>", "bool", "RISCVTargetLowering", "::", "shouldProduceAndByConstByHoistingConstFromShiftsLHSOfAnd", "(", "SDValue", "X", ",", "ConstantSDNode", "*", "XC", ",", "ConstantSDNode", "*", "CC", ",", "SDValue", "Y", ",", "unsigned", "OldShiftOpcode", ",", "unsigned", "N...

[ "Given", "the", "pattern", "(", "X", "&", "(", "C", "l", ">", ">", "/", "<", "<", "Y", ")", ")", "==/", "!", "=", "0", "return", "true", "if", "it", "should", "be", "transformed", "into", ":", "(", "(", "X", "<", "<", "/l", ">", ">", "Y", ...

[ "RISCV", "RISCV", "ISD::SRL", "ISD::SRL" ]

RISCVISelLowering33

shouldProduceAndByConstByHoistingConstFromShiftsLHSOfAnd

RISCV

CPU

LLVM

23,658

72

1

[]

[ "<s>", "bool", "PPCSubtarget", "::", "enableMachinePipeliner", "(", ")", "const", "{", "return", "(", "CPUDirective", "==", "PPC", "::", "DIR_PWR9", ")", "&&", "EnableMachinePipeliner", ";", "}", "</s>" ]

[ "True", "if", "the", "subtarget", "should", "run", "MachinePipeliner", "." ]

[ "PowerPC", "PPC", "PPC::DIR_PWR9" ]

PPCSubtarget10

enableMachinePipeliner

PowerPC

CPU

LLVM

23,659

20

1

[]

[ "<s>", "bool", "ARMFrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegiste...

[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...

[ "ARM", "ARM", "ARM", "ARM", "ARM::t2STMDB_UPD", "ARM::STMDB_UPD", "ARM::t2STR_PRE", "ARM::STR_PRE", "ARM::VSTMDDB_UPD", "ARM", "ARM", "0", "ARM" ]

ARMFrameLowering25

spillCalleeSavedRegisters

ARM

CPU

LLVM

23,660

177

1

[]

[ "<s>", "static", "int", "frv_string_begins_with", "(", "tree", "name", ",", "const", "char", "*", "prefix", ")", "{", "int", "prefix_len", "=", "strlen", "(", "prefix", ")", ";", "return", "(", "TREE_STRING_LENGTH", "(", "name", ")", ">", "prefix_len", "&&...

[ "Return", "true", "if", "NAME", "(", "a", "STRING_CST", "node", ")", "begins", "with", "PREFIX", "." ]

[ "frv", "0" ]

frv2

frv_string_begins_with

frv

VLIW

GCC

23,661

46

1

[]

[ "<s>", "SDValue", "MipsTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVec...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "Mips", "Mips", "ISD::OutputArg", "16", "Mips", "Mips", "Mips", "4", "1", "0", "\"Can only return in registers!\"", "ISD::BITCAST", "1", "Mips", "Mips", "Mips", "Mips", "\"sret virtual register not created in the entry block\"", "Mips::V0_64", "Mips::V0", "1", "0", "MipsI...

MipsISelLowering120

LowerReturn

Mips

CPU

LLVM

23,662

451

1

[]

[ "<s>", "const", "MCFixupKindInfo", "&", "SystemZMCAsmBackend", "::", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "SystemZ", "::", "NumTargetFixupKinds", "]", "=", "{", "{", "\"FK_390_PC12DBL\...

[ "Get", "information", "on", "a", "fixup", "kind", "." ]

[ "SystemZ", "SystemZ", "SystemZ::NumTargetFixupKinds", "\"FK_390_PC12DBL\"", "4", "12", "\"FK_390_PC16DBL\"", "0", "16", "\"FK_390_PC24DBL\"", "0", "24", "\"FK_390_PC32DBL\"", "0", "32", "\"FK_390_TLS_CALL\"", "0", "0", "0", "\"Invalid kind!\"" ]

SystemZMCAsmBackend22

getFixupKindInfo

SystemZ

CPU

LLVM

23,663

135

1

[]

[ "<s>", "static", "void", "alpha_conditional_register_usage", "(", "void", ")", "{", "int", "i", ";", "if", "(", "!", "TARGET_FPREGS", ")", "for", "(", "i", "=", "32", ";", "i", "<", "63", ";", "i", "++", ")", "fixed_regs", "[", "i", "]", "=", "call...

[ "On", "the", "Alpha", ",", "we", "use", "this", "to", "disable", "the", "floating-point", "registers", "when", "they", "do", "n't", "exist", "." ]

[ "alpha", "32", "63", "1" ]

alpha

alpha_conditional_register_usage

alpha

MPU

GCC

23,664

41

1

[]

[ "<s>", "void", "alpha_split_tmode_pair", "(", "rtx", "operands", "[", "4", "]", ",", "machine_mode", "mode", ",", "bool", "fixup_overlap", ")", "{", "switch", "(", "GET_CODE", "(", "operands", "[", "1", "]", ")", ")", "{", "case", "REG", ":", "operands",...

[ "Split", "a", "TImode", "or", "TFmode", "move", "from", "OP", "[", "1", "]", "to", "OP", "[", "0", "]", "into", "a", "pair", "of", "DImode", "moves", "from", "OP", "[", "2,3", "]", "to", "OP", "[", "0,1", "]", ".", "If", "FIXUP_OVERLAP", "is", ...

[ "alpha", "4", "1", "3", "1", "1", "2", "1", "3", "1", "8", "2", "1", "0", "1", "2", "3", "0", "1", "0", "1", "0", "0", "1", "0", "8", "0", "0", "0", "0", "3", "0", "1", "2", "3" ]

alpha4

alpha_split_tmode_pair

alpha

MPU

GCC

23,665

299

1

[]

[ "<s>", "bool", "HexagonInstrInfo", "::", "isTailCall", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "if", "(", "!", "MI", "->", "isBranch", "(", ")", ")", "return", "false", ";", "for", "(", "auto", "&", "Op", ":", "MI", "->", "operand...

[ "Determines", "whether", "Inst", "is", "a", "tail", "call", "instruction", "." ]

[ "Hexagon", "Hexagon" ]

HexagonInstrInfo (2)

isTailCall

Hexagon

DSP

LLVM

23,666

57

1

[]

[ "<s>", "bool", "RISCVTargetLowering", "::", "allowsMisalignedMemoryAccesses", "(", "EVT", "VT", ",", "unsigned", "AddrSpace", ",", "Align", "Alignment", ",", "MachineMemOperand", "::", "Flags", "Flags", ",", "bool", "*", "Fast", ")", "const", "{", "if", "(", "...

[ "Returns", "true", "if", "the", "target", "allows", "unaligned", "memory", "accesses", "of", "the", "specified", "type", "." ]

[ "RISCV", "RISCV" ]

RISCVISelLowering1

allowsMisalignedMemoryAccesses

RISCV

CPU

LLVM

23,667

74

1

[]

[ "<s>", "MachineBasicBlock", "::", "iterator", "begin", "(", ")", "const", "{", "return", "getStart", "(", ")", ";", "}", "</s>" ]

[ "Recipe", "iterator", "methods", "." ]

[ "AArch64" ]

AArch64A57FPLoadBalancing11

begin

AArch64

CPU

LLVM

23,668

14

1

[]

[ "<s>", "bool", "isStackIdSafeForLocalArea", "(", "unsigned", "StackId", ")", "const", "override", "{", "return", "StackId", "!=", "TargetStackID", "::", "SVEVector", ";", "}", "</s>" ]

[ "This", "method", "returns", "whether", "or", "not", "it", "is", "safe", "for", "an", "object", "with", "the", "given", "stack", "id", "to", "be", "bundled", "into", "the", "local", "area", "." ]

[ "AArch64" ]

AArch64FrameLowering16

isStackIdSafeForLocalArea

AArch64

CPU

LLVM

23,669

17

1

[]

[ "<s>", "bool", "OR1KAsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ",", "MCStreamer", "&", "Out", ")", "{", "MCInst", "Inst", ";", "SMLoc", "ErrorLoc", ";", "uns...

[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]

[ "OR1K", "OR1K", "4", "\"Instruction use requires option to be enabled\"", "\"Unrecognized instruction mnemonic\"", "0U", "\"Too few operands for instruction\"", "OR1K", "\"Invalid operand for instruction\"", "\"Unknown match type detected!\"" ]

OR1KAsmParser

MatchAndEmitInstruction

OR1K

CPU

LLVM

23,670

185

1

[]

[ "<s>", "const", "TargetRegisterInfo", "*", "XtensaSubtarget", "::", "getRegisterInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "Xtensa", "Xtensa" ]

XtensaSubtarget1

getRegisterInfo

Xtensa

MPU

LLVM

23,671

19

1

[]

[ "<s>", "bool", "WaitcntBrackets", "::", "merge", "(", "const", "WaitcntBrackets", "&", "Other", ")", "{", "bool", "StrictDom", "=", "false", ";", "VgprUB", "=", "std", "::", "max", "(", "VgprUB", ",", "Other", ".", "VgprUB", ")", ";", "SgprUB", "=", "s...

[ "Merge", "target", "triples", "." ]

[ "AMDGPU", "\"waitcnt score overflow\"", "0", "0", "0" ]

SIInsertWaitcnts1

merge

AMDGPU

GPU

LLVM

23,672

398

1

[]

[ "<s>", "static", "void", "hwloop_fail", "(", "hwloop_info", "loop", ")", "{", "rtx", "insn", ",", "test", ",", "testreg", ";", "if", "(", "dump_file", ")", "fprintf", "(", "dump_file", ",", "\"splitting doloop insn %d\\n\"", ",", "INSN_UID", "(", "loop", "->...

[ "A", "callback", "for", "the", "hw-doloop", "pass", ".", "Called", "when", "a", "loop", "we", "have", "discovered", "turns", "out", "not", "to", "be", "optimizable", ";", "we", "have", "to", "split", "the", "doloop_end", "pattern", "into", "a", "subtract",...

[ "c6x", "\"splitting doloop insn %d\\n\"", "2", "0", "2" ]

c6x

hwloop_fail

c6x

VLIW

GCC

23,673

255

1

[]

[ "<s>", "unsigned", "getNumFixupKinds", "(", ")", "const", "override", "{", "return", "Z80", "::", "NumTargetFixupKinds", ";", "}", "</s>" ]

[ "Get", "the", "number", "of", "target", "specific", "fixup", "kinds", "." ]

[ "Z80", "Z80::NumTargetFixupKinds" ]

Z80AsmBackend1

getNumFixupKinds

Z80

MPU

LLVM

23,674

13

1

[]

[ "<s>", "void", "initialize", "(", "MCContext", "&", "Context", ")", "{", "Ctx", "=", "&", "Context", ";", "usesSgprAt", "(", "SgprIndexUnusedMin", "=", "-", "1", ")", ";", "usesVgprAt", "(", "VgprIndexUnusedMin", "=", "-", "1", ")", ";", "}", "</s>" ]

[ "Initialize", "the", "strategy", "after", "building", "the", "DAG", "for", "a", "new", "region", "." ]

[ "AMDGPU", "1", "1" ]

AMDGPUAsmParser1

initialize

AMDGPU

GPU

LLVM

23,675

30

1

[]

[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "RISCVTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "TargetRegisterInfo", "*", "TRI", ",", "StringRef", "Constraint", ",", "MVT", "VT", ")", "const",...

[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]

[ "RISCV", "RISCV", "1", "0", "0U", "RISCV::GPRRegClass" ]

RISCVISelLowering

getRegForInlineAsmConstraint

RISCV

CPU

LLVM

23,676

81

1

[]

[ "<s>", "bool", "GBZ80InstrInfo", "::", "isBranchOffsetInRange", "(", "unsigned", "BranchOp", ",", "int64_t", "BrOffset", ")", "const", "{", "switch", "(", "BranchOp", ")", "{", "default", ":", "llvm_unreachable", "(", "\"unexpected opcode!\"", ")", ";", "case", ...

[ "Determine", "if", "the", "branch", "target", "is", "in", "range", "." ]

[ "GBZ80", "GB", "\"unexpected opcode!\"", "GB::CALL_cc_nn", "GB::CALL_nn", "GB::JP_cc_nn", "GB::JP_nn", "GB::JR_cc_e", "GB::JR_e", "127", "129" ]

GBZ80InstrInfo

isBranchOffsetInRange

GBZ80

MPU

LLVM

23,677

70

1

[]

[ "<s>", "static", "tree", "arm_cxx_guard_type", "(", "void", ")", "{", "return", "TARGET_AAPCS_BASED", "?", "integer_type_node", ":", "long_long_integer_type_node", ";", "}", "</s>" ]

[ "The", "generic", "C++", "ABI", "says", "64-bit", "(", "long", "long", ")", ".", "The", "EABI", "says", "32-bit", "." ]

[ "arm" ]

arm

arm_cxx_guard_type

arm

CPU

GCC

23,678

15

1

[]

[ "<s>", "unsigned", "SystemZRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "assert", "(", "0", "&&", "\"What is the frame register\"", ")", ";", "return", "0", ";", "}", "</s>" ]

[ "Debug", "information", "queries", "." ]

[ "SystemZ", "SystemZ", "0", "\"What is the frame register\"", "0" ]

SystemZRegisterInfo13

getFrameRegister

SystemZ

CPU

LLVM

23,679

23

1

[]

[ "<s>", "void", "SIWholeQuadMode", "::", "processBlock", "(", "MachineBasicBlock", "&", "MBB", ",", "unsigned", "LiveMaskReg", ",", "bool", "isEntry", ")", "{", "auto", "BII", "=", "Blocks", ".", "find", "(", "&", "MBB", ")", ";", "if", "(", "BII", "==", ...

[ "processBlock", "-", "If", "there", "are", "any", "predecessors", "whose", "control", "can", "be", "threaded", "through", "to", "a", "successor", ",", "transform", "them", "now", "." ]

[ "AMDGPU", "SI", "0", "1", "0", "0", "0", "0", "AMDGPU::SReg_64RegClass", "0", "0", "0", "0" ]

SIWholeQuadMode22

processBlock

AMDGPU

GPU

LLVM

23,680

460

1

[]

[ "<s>", "SDValue", "WebAssemblyTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "SDLoc", "DL", "...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "WebAssembly", "WebAssembly", "ISD::InputArg", "\"WebAssembly doesn't support non-C calling conventions\"", "WebAssembly::ARGUMENTS", "ISD::InputArg", "\"WebAssembly hasn't implemented inalloca arguments\"", "\"WebAssembly hasn't implemented nest arguments\"", "\"WebAssembly hasn't implemented cons ...

WebAssemblyISelLowering44

LowerFormalArguments

WebAssembly

Virtual ISA

LLVM

23,681

240

1

[]

[ "<s>", "bool", "AArch64PassConfig", "::", "addPostRegAlloc", "(", ")", "{", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableDeadRegisterElimination", ")", "addPass", "(", "createAArch64DeadRegisterDefinitions", "(", "...

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "register", "allocation", "pass", "pipeline", "but", "before", "prolog-epilog", "insertion", "." ]

[ "AArch64", "AArch64", "AArch64" ]

AArch64TargetMachine3

addPostRegAlloc

AArch64

CPU

LLVM

23,682

32

1

[]

[ "<s>", "static", "bool", "mips_interrupt_extra_call_saved_reg_p", "(", "unsigned", "int", "regno", ")", "{", "if", "(", "(", "ISA_HAS_HILO", "||", "TARGET_DSP", ")", "&&", "MD_REG_P", "(", "regno", ")", ")", "return", "true", ";", "if", "(", "TARGET_DSP", "&...

[ "Return", "true", "if", "REGNO", "is", "a", "register", "that", "is", "ordinarily", "call-clobbered", "but", "must", "nevertheless", "be", "preserved", "by", "an", "interrupt", "handler", "." ]

[ "mips" ]

mips

mips_interrupt_extra_call_saved_reg_p

mips

CPU

GCC

23,683

92

1

[]

[ "<s>", "bool", "AArch64PassConfig", "::", "addGlobalInstructionSelect", "(", ")", "{", "addPass", "(", "new", "InstructionSelect", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createAArch64Post...

[ "This", "method", "should", "install", "a", "(", "global", ")", "instruction", "selector", "pass", ",", "which", "converts", "possibly", "generic", "instructions", "to", "fully", "target-specific", "instructions", ",", "thereby", "constraining", "all", "generic", ...

[ "AArch64", "AArch64", "AArch64" ]

AArch64TargetMachine33

addGlobalInstructionSelect

AArch64

CPU

LLVM

23,684

36

1

[]

[ "<s>", "bool", "function_checker", "::", "require_immediate", "(", "unsigned", "int", "argno", ",", "HOST_WIDE_INT", "&", "value_out", ")", "{", "gcc_assert", "(", "argno", "<", "m_nargs", ")", ";", "tree", "arg", "=", "m_args", "[", "argno", "]", ";", "if...

[ "Check", "that", "argument", "ARGNO", "is", "an", "integer", "constant", "expression", "and", "store", "its", "value", "in", "VALUE_OUT", "if", "so", ".", "The", "caller", "should", "first", "check", "that", "argument", "ARGNO", "exists", "." ]

[ "aarch64" ]

aarch64-sve-builtins

require_immediate

aarch64

CPU

GCC

23,685

62

1

[]

[ "<s>", "void", "ix86_expand_copysign", "(", "rtx", "operands", "[", "]", ")", "{", "enum", "machine_mode", "mode", ",", "vmode", ";", "rtx", "dest", ",", "op0", ",", "op1", ",", "mask", ",", "nmask", ";", "dest", "=", "operands", "[", "0", "]", ";", ...

[ "Expand", "a", "copysign", "operation", ".", "Special", "case", "operand", "0", "being", "a", "constant", "." ]

[ "i386", "0", "1", "2", "4", "2", "0", "0", "0", "1", "0", "0" ]

i3863

ix86_expand_copysign

i386

CPU

GCC

23,686

294

1

[]

[ "<s>", "void", "X86PassConfig", "::", "addIRPasses", "(", ")", "{", "addPass", "(", "createAtomicExpandPass", "(", ")", ")", ";", "addPass", "(", "createX86LowerAMXIntrinsicsPass", "(", ")", ")", ";", "addPass", "(", "createX86LowerAMXTypePass", "(", ")", ")", ...

[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]

[ "X86", "X86", "X86", "X86", "X86", "X86" ]

X86TargetMachine61

addIRPasses

X86

CPU

LLVM

23,687

156

1

[]

[ "<s>", "static", "bool", "aarch64_sve_pred_valid_immediate", "(", "rtx", "x", ",", "simd_immediate_info", "*", "info", ")", "{", "if", "(", "aarch64_sve_ptrue_svpattern_p", "(", "x", ",", "info", ")", ")", "return", "true", ";", "if", "(", "x", "==", "CONST0...

[ "Return", "true", "if", "X", "is", "a", "valid", "SVE", "predicate", ".", "If", "INFO", "is", "nonnull", ",", "use", "it", "to", "describe", "valid", "immediates", "." ]

[ "aarch64", "0" ]

aarch64

aarch64_sve_pred_valid_immediate

aarch64

CPU

GCC

23,688

155

1

[]

[ "<s>", "bool", "SIInstrInfo", "::", "hasUnwantedEffectsWhenEXECEmpty", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "MI", ".", "mayStore", "(", ")", "&&", "isSMRD",...

[ "Whether", "we", "must", "prevent", "this", "instruction", "from", "executing", "with", "EXEC", "=", "0", "." ]

[ "AMDGPU", "SI", "AMDGPU::S_SENDMSG", "AMDGPU::S_SENDMSGHALT", "AMDGPU::EXP", "AMDGPU::EXP_DONE", "AMDGPU::DS_ORDERED_COUNT", "AMDGPU::V_READFIRSTLANE_B32", "AMDGPU::V_READLANE_B32" ]

SIInstrInfo1

hasUnwantedEffectsWhenEXECEmpty

AMDGPU

GPU

LLVM

23,689

104

1

[]

[ "<s>", "SDValue", "AMDGPUTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallV...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "AMDGPU", "AMDGPU", "ISD::OutputArg", "AMDGPUISD::ENDPGM", "MVT::Other" ]

AMDGPUISelLowering102

LowerReturn

AMDGPU

GPU

LLVM

23,690

64

1

[]

[ "<s>", "void", "MCS51InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "Register", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "MCS51", "MCS51", "MCS51", "MCS51", "0", "MVT::i8", "MCS51::STDPtrQRr", "MVT::i16", "MCS51::STDWPtrQRr", "\"Cannot store this register into a stack slot!\"", "0" ]

MCS51InstrInfo

storeRegToStackSlot

MCS51

MPU

LLVM

23,691

234

1

[]

[ "<s>", "static", "void", "mips_sim_wait_units", "(", "struct", "mips_sim", "*", "state", ",", "rtx", "insn", ")", "{", "state_t", "tmp_state", ";", "tmp_state", "=", "alloca", "(", "state_size", "(", ")", ")", ";", "while", "(", "state", "->", "insns_left"...

[ "Advance", "simulation", "state", "STATE", "until", "the", "units", "required", "by", "instruction", "INSN", "are", "available", "." ]

[ "mips", "0", "0" ]

mips3

mips_sim_wait_units

mips

CPU

GCC

23,692

63

1

[]

[ "<s>", "static", "HOST_WIDE_INT", "rs6000_disable_incompatible_switches", "(", "void", ")", "{", "HOST_WIDE_INT", "ignore_masks", "=", "rs6000_isa_flags_explicit", ";", "size_t", "i", ",", "j", ";", "static", "const", "struct", "{", "const", "HOST_WIDE_INT", "no_flag"...

[ "If", "the", "user", "used", "-mno-vsx", ",", "we", "need", "turn", "off", "all", "of", "the", "implicit", "ISA", "2.06", ",", "2.07", ",", "and", "3.0", "options", "that", "relate", "to", "the", "vector", "unit", "(", "-mdirect-move", ",", "-mupper-regs...

[ "rs6000", "\"power10\"", "\"power9-vector\"", "\"power8-vector\"", "\"vsx\"", "\"altivec\"", "0", "0", "0", "0", "0", "\"%<-mno-%s%> turns off %<-m%s%>\"" ]

rs60001

rs6000_disable_incompatible_switches

rs6000

CPU

GCC

23,693

241

1

[]

[ "<s>", "bool", "TL45TargetLowering", "::", "shouldReduceLoadWidth", "(", "SDNode", "*", "Load", ",", "ISD", "::", "LoadExtType", "ExtTy", ",", "EVT", "NewVT", ")", "const", "{", "return", "TargetLoweringBase", "::", "shouldReduceLoadWidth", "(", "Load", ",", "Ex...

[ "Return", "true", "if", "we", "believe", "it", "is", "correct", "and", "profitable", "to", "reduce", "the", "load", "node", "to", "a", "smaller", "type", "." ]

[ "TL45", "TL45", "ISD::LoadExtType" ]

TL45ISelLowering

shouldReduceLoadWidth

TL45

MPU

LLVM

23,694

32

1

[]

[ "<s>", "static", "void", "ia64_option_override", "(", "void", ")", "{", "unsigned", "int", "i", ";", "cl_deferred_option", "*", "opt", ";", "vec", "<", "cl_deferred_option", ">", "*", "v", "=", "(", "vec", "<", "cl_deferred_option", ">", "*", ")", "ia64_de...

[ "Implement", "TARGET_OPTION_OVERRIDE", "." ]

[ "ia64", "3", "1", "\"64\"", "\"32\"", "1" ]

ia64

ia64_option_override

ia64

CPU

GCC

23,695

142

1

[]

[ "<s>", "int", "ConvergingVLIWScheduler", "::", "SchedulingCost", "(", "ReadyQueue", "&", "Q", ",", "SUnit", "*", "SU", ",", "SchedCandidate", "&", "Candidate", ",", "RegPressureDelta", "&", "Delta", ",", "bool", "verbose", ")", "{", "int", "ResCount", "=", "...

[ "Single", "point", "to", "compute", "overall", "scheduling", "cost", "." ]

[ "Hexagon", "1", "0", "\" Total(\"", "\")\"" ]

HexagonMachineScheduler10

SchedulingCost

Hexagon

DSP

LLVM

23,696

290

1

[]

[ "<s>", "static", "void", "mips_sim_finish_insn", "(", "struct", "mips_sim", "*", "state", ",", "rtx_insn", "*", "insn", ")", "{", "if", "(", "JUMP_P", "(", "insn", ")", ")", "mips_sim_issue_nop", "(", "state", ")", ";", "switch", "(", "GET_CODE", "(", "S...

[ "Update", "simulation", "state", "STATE", "so", "that", "it", "'s", "ready", "to", "accept", "the", "instruction", "after", "INSN", ".", "INSN", "should", "be", "part", "of", "the", "main", "rtl", "chain", ",", "not", "a", "member", "of", "a", "SEQUENCE"...

[ "mips" ]

mips

mips_sim_finish_insn

mips

CPU

GCC

23,697

76

1

[]

[ "<s>", "static", "bool", "aarch64_gimple_fold_builtin", "(", "gimple_stmt_iterator", "*", "gsi", ")", "{", "gcall", "*", "stmt", "=", "as_a", "<", "gcall", "*", ">", "(", "gsi_stmt", "(", "*", "gsi", ")", ")", ";", "tree", "fndecl", "=", "gimple_call_fndec...

[ "Implement", "TARGET_GIMPLE_FOLD_BUILTIN", "." ]

[ "aarch64", "aarch64_sve::gimple_fold_builtin" ]

aarch64

aarch64_gimple_fold_builtin

aarch64

CPU

GCC

23,698

118

1

[]

[ "<s>", "void", "SIInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "Register", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*",...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "AMDGPU", "SI", "SI", "SI", "AMDGPU::M0", "\"m0 should not be spilled\"", "AMDGPU::EXEC_LO", "AMDGPU::EXEC_HI", "AMDGPU::EXEC", "\"exec should not be spilled\"", "4", "AMDGPU::SReg_32_XM0_XEXECRegClass", "0" ]

SIInstrInfo111

storeRegToStackSlot

AMDGPU

GPU

LLVM

23,699

395

1

[]