docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "const", "char", "", "output_parallel_addb", "(", "rtx", "", "operands", ",", "int", "length", ")", "{", "if", "(", "operands", "[", "0", "]", "==", "operands", "[", "1", "]", ")", "operands", "[", "1", "]", "=", "operands", "[", "2", "]",...	[ "Output", "an", "unconditional", "add", "and", "branch", "insn", "." ]	[ "pa", "0", "1", "1", "2", "4", "\"add%I1b,tr %1,%0,%3\"", "0", "\"b %3\\n\\tadd%I1 %1,%0,%0\"", "\"add%I1 %1,%0,%0\\n\\tb %3\"" ]	pa3	output_parallel_addb	pa	CPU	GCC	3,700	64	1	[]
[ "<s>", "unsigned", "SIInstrInfo", "::", "getInstSizeInBytes", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "const", "MCInstrDesc", "&", "Desc", "=", "getMCOpcodeFromPseudo", "(", "...	[ "Returns", "the", "size", "in", "bytes", "of", "the", "specified", "MachineInstr", ",", "or", "~0U", "when", "this", "function", "is", "not", "implemented", "by", "a", "target", "." ]	[ "AMDGPU", "SI", "0", "4", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "1", "4", "8", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "1", "4", "8", "4", "4", "4", "0", "0", "\"unable to find instruction size\"" ]	SIInstrInfo18	getInstSizeInBytes	AMDGPU	GPU	LLVM	3,701	288	1	[]
[ "<s>", "const", "MCExpr", "", "X86LinuxTargetObjectFile", "::", "getDebugThreadLocalSymbol", "(", "const", "MCSymbol", "", "Sym", ")", "const", "{", "return", "MCSymbolRefExpr", "::", "Create", "(", "Sym", ",", "MCSymbolRefExpr", "::", "VK_DTPOFF", ",", "getCont...	[ "Describe", "a", "TLS", "variable", "address", "within", "debug", "info", "." ]	[ "X86", "X86" ]	X86TargetObjectFile	getDebugThreadLocalSymbol	X86	CPU	LLVM	3,702	31	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "AssumptionCacheTracker", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "DivergenceAnalysis", ">", "(", ")", ";", "AU", "...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "AMDGPU" ]	AMDGPUCodeGenPrepare24	getAnalysisUsage	AMDGPU	GPU	LLVM	3,703	35	1	[]
[ "<s>", "Register", "getStackAddress", "(", "uint64_t", "Size", ",", "int64_t", "Offset", ",", "MachinePointerInfo", "&", "MPO", ",", "ISD", "::", "ArgFlagsTy", "Flags", ")", "override", "{", "LLT", "p0", "=", "LLT", "::", "pointer", "(", "0", ",", "DL", ...	[ "Materialize", "a", "VReg", "containing", "the", "address", "of", "the", "specified", "stack-based", "object", "." ]	[ "M68k", "ISD::ArgFlagsTy", "0", "0", "0", "0", "0" ]	M68kCallLowering1	getStackAddress	M68k	MPU	LLVM	3,704	132	1	[]
[ "<s>", "void", "SystemZInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", "RC", ")", "const...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "SystemZ", "SystemZ", "0", "SystemZ::GR32RegClass", "SystemZ::ADDR32RegClass", "SystemZ::MOV32rm", "SystemZ::GR64RegClass", "SystemZ::ADDR64RegClass", "SystemZ::MOV64rm", "SystemZ::FP32RegClass", "SystemZ::FMOV32rm", "SystemZ::FP64RegClass", "SystemZ::FMOV64rm", "SystemZ::GR64PRegClass", ...	SystemZInstrInfo4	loadRegFromStackSlot	SystemZ	CPU	LLVM	3,705	200	1	[]
[ "<s>", "MVT", "X86TargetLowering", "::", "getRegisterTypeForCallingConv", "(", "LLVMContext", "&", "Context", ",", "CallingConv", "::", "ID", "CC", ",", "EVT", "VT", ")", "const", "{", "if", "(", "VT", ".", "isVector", "(", ")", "&&", "VT", ".", "getVector...	[ "Certain", "combinations", "of", "ABIs", ",", "Targets", "and", "features", "require", "that", "types", "are", "legal", "for", "some", "operations", "and", "not", "for", "other", "operations", "." ]	[ "X86", "X86", "MVT::i1", "MVT::INVALID_SIMPLE_VALUE_TYPE", "MVT::v3f16", "MVT::v8f16" ]	X86ISelLowering (2)5	getRegisterTypeForCallingConv	X86	CPU	LLVM	3,706	121	1	[]
[ "<s>", "void", "function_arg_advance", "(", "CUMULATIVE_ARGS", "*", "cum", ",", "enum", "machine_mode", "mode", ",", "tree", "type", ",", "int", "named", ")", "{", "if", "(", "TARGET_DEBUG_D_MODE", ")", "{", "fprintf", "(", "stderr", ",", "\"function_adv({gp r...	[ "Handle", "the", "FUNCTION_ARG_ADVANCE", "macro", ".", "Update", "the", "data", "in", "CUM", "to", "advance", "over", "an", "argument", "of", "mode", "MODE", "and", "data", "type", "TYPE", ".", "TYPE", "is", "null", "for", "libcalls", "where", "that", "inf...	[ "iq2000", "\"function_adv({gp reg found = %d, arg # = %2d, words = %2d}, %4s, \"", "\"%p\"", "\", %d )\\n\\n\"", "1", "1", "1", "1", "2", "1", "1", "2", "2", "2", "2", "1", "2", "1", "2", "1" ]	iq20002	function_arg_advance	iq2000	CPU	GCC	3,707	285	1	[]
[ "<s>", "static", "void", "register_builtin_types", "(", ")", "{", "scalar_types", "[", "VECTOR_TYPE_", "##", "ACLE_NAME", "]", "=", "SCALAR_TYPE", ";", "for", "(", "unsigned", "int", "i", "=", "0", ";", "i", "<", "NUM_VECTOR_TYPES", ";", "++", "i", ")", ...	[ "Register", "the", "built-in", "RVV", "ABI", "types", ",", "such", "as", "__rvv_int32m1_t", "." ]	[ "aarch64", "0", "0", "0", "16", "1", "128", "1", "1", "1" ]	aarch64-sve-builtins	register_builtin_types	aarch64	CPU	GCC	3,708	301	1	[]
[ "<s>", "void", "SPURegisterInfo", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "prior", "(", "MBB", ".", "end", "(", ")", ")", ";", "co...	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "CellSPU", "SPU", "SPU", "SPU::RET", "\"Can only insert epilog into returning blocks\"", "0xf", "0", "\"SPURegisterInfo::emitEpilogue: FrameSize not aligned\"", "16", "SPU", "10", "SPU::LQDr128", "SPU::R0", "SPU::R1", "SPU::AIr32", "SPU::R1", "SPU::R1", "1", "16", "1", "1", ...	SPURegisterInfo1	emitEpilogue	CellSPU	MPU	LLVM	3,709	442	1	[]
[ "<s>", "void", "SPIRVAsmPrinter", "::", "emitEndOfAsmFile", "(", "Module", "&", "M", ")", "{", "if", "(", "ModuleSectionsEmitted", "==", "false", ")", "{", "MAI", "=", "&", "SPIRVModuleAnalysis", "::", "MAI", ";", "outputModuleSections", "(", ")", ";", "Modu...	[ "This", "virtual", "method", "can", "be", "overridden", "by", "targets", "that", "want", "to", "emit", "something", "at", "the", "end", "of", "their", "file", "." ]	[ "SPIRV", "SPIRV", "SPIRV" ]	SPIRVAsmPrinter1	emitEndOfAsmFile	SPIRV	Virtual ISA	LLVM	3,710	34	1	[]
[ "<s>", "rtx", "xlogue_layout", "::", "get_stub_rtx", "(", "enum", "xlogue_stub", "stub", ")", "{", "const", "unsigned", "n_extra_regs", "=", "cfun", "->", "machine", "->", "call_ms2sysv_extra_regs", ";", "gcc_checking_assert", "(", "n_extra_regs", "<=", "MAX_EXTRA_R...	[ "Return", "rtx", "of", "a", "symbol", "ref", "for", "the", "entry", "point", "(", "based", "upon", "cfun-", ">", "machine-", ">", "call_ms2sysv_extra_regs", ")", "of", "the", "specified", "stub", "." ]	[ "i386" ]	i386-features	get_stub_rtx	i386	CPU	GCC	3,711	55	1	[]
[ "<s>", "Value", "", "PPCTargetLowering", "::", "emitMaskedAtomicRMWIntrinsic", "(", "IRBuilderBase", "&", "Builder", ",", "AtomicRMWInst", "", "AI", ",", "Value", "", "AlignedAddr", ",", "Value", "", "Incr", ",", "Value", "", "Mask", ",", "Value", "", ...	[ "Perform", "a", "masked", "atomicrmw", "using", "a", "target-specific", "intrinsic", "." ]	[ "PowerPC", "PPC", "\"Only support quadword now\"", "128", "Intrinsic::getDeclaration", "\"incr_lo\"", "64", "\"incr_hi\"", "0", "\"lo\"", "1", "\"hi\"", "\"lo64\"", "\"hi64\"", "64", "\"val64\"" ]	PPCISelLowering109	emitMaskedAtomicRMWIntrinsic	PowerPC	CPU	LLVM	3,712	293	1	[]
[ "<s>", "unsigned", "LanaiInstrInfo", "::", "isLoadFromStackSlotPostFE", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "Lanai", "::", "LDW_RI", ")", "{", "unsig...	[ "isLoadFromStackSlotPostFE", "-", "Check", "for", "post-frame", "ptr", "elimination", "stack", "locations", "as", "well", "." ]	[ "Lanai", "Lanai", "Lanai::LDW_RI", "0" ]	LanaiInstrInfo18	isLoadFromStackSlotPostFE	Lanai	CPU	LLVM	3,713	68	1	[]
[ "<s>", "unsigned", "epiphany_adjust_field_align", "(", "tree", "field", ",", "unsigned", "computed", ")", "{", "if", "(", "computed", "==", "32", "&&", "TREE_CODE", "(", "TREE_TYPE", "(", "field", ")", ")", "==", "ARRAY_TYPE", ")", "{", "tree", "elmsz", "=...	[ "Upping", "the", "alignment", "of", "arrays", "in", "structs", "is", "not", "only", "a", "performance", "enhancement", ",", "it", "also", "helps", "preserve", "assumptions", "about", "how", "arrays-at-the-end-of-structs", "work", ",", "like", "for", "struct", "g...	[ "epiphany", "32", "32", "64" ]	epiphany2	epiphany_adjust_field_align	epiphany	MPU	GCC	3,714	64	1	[]
[ "<s>", "static", "void", "spu_finish_cost", "(", "void", "", "data", ",", "unsigned", "", "prologue_cost", ",", "unsigned", "", "body_cost", ",", "unsigned", "", "epilogue_cost", ")", "{", "unsigned", "", "cost", "=", "(", "unsigned", "", ")", "data"...	[ "Implement", "targetm.vectorize.finish_cost", "." ]	[ "spu" ]	spu	spu_finish_cost	spu	MPU	GCC	3,715	56	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "AU", ".", "addPreserved", "<", "MachineBlockFrequencyInfo", ">", "(", ")", ";", "AU", ".", "addPreservedID", "(",...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "TVM" ]	TVMArgumentMove	getAnalysisUsage	TVM	Virtual ISA	LLVM	3,716	40	1	[]
[ "<s>", "bool", "PPCTargetLowering", "::", "allowsMisalignedMemoryAccesses", "(", "EVT", "VT", ",", "unsigned", ",", "Align", ",", "MachineMemOperand", "::", "Flags", ",", "bool", "*", "Fast", ")", "const", "{", "if", "(", "DisablePPCUnaligned", ")", "return", ...	[ "Returns", "true", "if", "the", "target", "allows", "unaligned", "memory", "accesses", "of", "the", "specified", "type", "." ]	[ "PowerPC", "PPC", "PPC", "MVT::v2f64", "MVT::v2i64", "MVT::v4f32", "MVT::v4i32", "MVT::ppcf128" ]	PPCISelLowering109	allowsMisalignedMemoryAccesses	PowerPC	CPU	LLVM	3,717	149	1	[]
[ "<s>", "void", "R600PassConfig", "::", "addPreSched2", "(", ")", "{", "addPass", "(", "createR600EmitClauseMarkers", "(", ")", ",", "false", ")", ";", "if", "(", "EnableR600IfConvert", ")", "addPass", "(", "&", "IfConverterID", ",", "false", ")", ";", "addPa...	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "prolog-epilog", "insertion", "and", "before", "the", "second", "instruction", "scheduling", "pass", "." ]	[ "AMDGPU", "R600", "R600", "R600", "R600" ]	AMDGPUTargetMachine10	addPreSched2	AMDGPU	GPU	LLVM	3,718	38	1	[]
[ "<s>", "void", "AVRTargetObjectFile", "::", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "Base", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";", "ProgmemDataSection", "=", "Ctx", ".", "getELFSection", ...	[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]	[ "AVR", "AVR", "\".progmem.data\"" ]	AVRTargetObjectFile	Initialize	AVR	MPU	LLVM	3,719	42	1	[]
[ "<s>", "bool", "AMDGPUTargetELFStreamer", "::", "EmitHSAMetadata", "(", "const", "AMDGPU", "::", "HSAMD", "::", "Metadata", "&", "HSAMetadata", ")", "{", "std", "::", "string", "HSAMetadataString", ";", "if", "(", "HSAMD", "::", "toString", "(", "HSAMetadata", ...	[ "Emit", "HSA", "Metadata", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU::HSAMD", "AMDGPU", "AMDGPU" ]	AMDGPUTargetStreamer31	EmitHSAMetadata	AMDGPU	GPU	LLVM	3,720	136	1	[]
[ "<s>", "const", "RegClassWeight", "&", "R600RegisterInfo", "::", "getRegClassWeight", "(", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{", "return", "RCW", ";", "}", "</s>" ]	[ "Get", "the", "weight", "in", "units", "of", "pressure", "for", "this", "register", "class", "." ]	[ "R600" ]	R600RegisterInfo	getRegClassWeight	R600	GPU	LLVM	3,721	18	1	[]
[ "<s>", "SDValue", "AArch64TargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Don't know how t...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "AArch64", "AArch64", "\"Don't know how to custom lower this!\"", "ISD::FADD", "ISD::FSUB", "ISD::FMUL", "ISD::FDIV", "ISD::FP_TO_SINT", "ISD::FP_TO_UINT", "ISD::SINT_TO_FP", "ISD::UINT_TO_FP", "ISD::FP_ROUND", "ISD::FP_EXTEND", "ISD::BlockAddress", "ISD::BRCOND", "ISD::BR_CC", "ISD:...	AArch64ISelLowering123	LowerOperation	AArch64	CPU	LLVM	3,722	334	1	[]
[ "<s>", "bool", "NVVMIntrRange", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "bool", "Changed", "=", "false", ";", "for", "(", "Instruction", "&", "I", ":", "instructions", "(", "F", ")", ")", "{", "CallInst", "*", "Call", "=", "dyn_cast...	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "NVPTX", "Intrinsic::ptx_read_tid_x", "Intrinsic::nvvm_read_ptx_sreg_tid_x", "0", "Intrinsic::ptx_read_tid_y", "Intrinsic::nvvm_read_ptx_sreg_tid_y", "0", "Intrinsic::ptx_read_tid_z", "Intrinsic::nvvm_read_ptx_sreg_tid_z", "0", "Intrinsic::ptx_read_ntid_x", "Intrinsic::nvvm_read_ptx_sreg_ntid_...	NVVMIntrRange8	runOnFunction	NVPTX	GPU	LLVM	3,723	430	1	[]
[ "<s>", "bool", "RISCVExpandAtomicPseudo", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "TII", "=", "static_cast", "<", "const", "RISCVInstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "RI5CY", "RISCV", "RISCV" ]	RISCVExpandAtomicPseudoInsts	runOnMachineFunction	RI5CY	CPU	LLVM	3,724	54	1	[]
[ "<s>", "void", "emit_safe_across_calls", "(", "void", ")", "{", "unsigned", "int", "rs", ",", "re", ";", "int", "out_state", ";", "rs", "=", "1", ";", "out_state", "=", "0", ";", "while", "(", "1", ")", "{", "while", "(", "rs", "<", "64", "&&", "...	[ "Begin", "the", "assembly", "file", "." ]	[ "ia64", "1", "0", "1", "64", "64", "1", "64", "0", "\"\\t.pred.safe_across_calls \"", "1", "1", "\"p%u\"", "\"p%u-p%u\"", "1", "1" ]	ia643	emit_safe_across_calls	ia64	CPU	GCC	3,725	156	1	[]
[ "<s>", "bool", "DCPU16PassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "createDCPU16ISelDag", "(", "getDCPU16TargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";", "addPass", "(", "createDCPU16Peephole", "(", ")", ")", ";", ...	[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]	[ "Dcpu16", "DCPU16", "DCPU16", "DCPU16", "DCPU16" ]	Dcpu16TargetMachine	addInstSelector	Dcpu16	CPU	LLVM	3,726	32	1	[]
[ "<s>", "static", "bool", "mmix_print_operand_punct_valid_p", "(", "unsigned", "char", "code", ")", "{", "return", "code", "==", "'+'", "\|\|", "code", "==", "'.'", "\|\|", "code", "==", "'!'", ";", "}", "</s>" ]	[ "PRINT_OPERAND_PUNCT_VALID_P", "." ]	[ "mmix" ]	mmix	mmix_print_operand_punct_valid_p	mmix	CPU	GCC	3,727	23	1	[]
[ "<s>", "static", "void", "ix86_conditional_register_usage", "(", "void", ")", "{", "int", "i", ",", "c_mask", ";", "if", "(", "cfun", "&&", "cfun", "->", "machine", "->", "no_caller_saved_registers", ")", "for", "(", "i", "=", "0", ";", "i", "<", "FIRST_...	[ "Update", "register", "usage", "after", "having", "seen", "the", "compiler", "flags", "." ]	[ "i386", "0", "0", "1", "\"\"", "1", "\"\"", "1", "\"\"", "0", "1", "0", "1", "\"\"", "0", "1", "\"\"", "0", "1", "\"\"", "1", "\"\"", "1", "\"\"" ]	i3868	ix86_conditional_register_usage	i386	CPU	GCC	3,728	482	1	[]
[ "<s>", "static", "HOST_WIDE_INT", "iq2000_constant_alignment", "(", "const_tree", "exp", ",", "HOST_WIDE_INT", "align", ")", "{", "if", "(", "TREE_CODE", "(", "exp", ")", "==", "STRING_CST", "\|\|", "TREE_CODE", "(", "exp", ")", "==", "CONSTRUCTOR", ")", "return...	[ "Implement", "TARGET_CONSTANT_ALIGNMENT", "." ]	[ "iq2000" ]	iq2000	iq2000_constant_alignment	iq2000	CPU	GCC	3,729	39	1	[]
[ "<s>", "const", "X86Subtarget", "*", "X86TargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "Attribute", "CPUAttr", "=", "F", ".", "getFnAttribute", "(", "\"target-cpu\"", ")", ";", "Attribute", "FSAttr", "=", "F",...	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "X86", "X86", "X86", "\"target-cpu\"", "\"target-features\"", "512", "0", "\"prefer-vector-width\"", "\"prefer-vector-width\"", "0", "\"prefer-vector-width=\"", "\"min-legal-vector-width\"", "\"min-legal-vector-width\"", "0", "\"min-legal-vector-width=\"", "\"use-soft-float\"", "\"tr...	X86TargetMachine72	getSubtargetImpl	X86	CPU	LLVM	3,730	323	1	[]
[ "<s>", "void", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ",", "bool", "IsPCRel", ")", "const", "override", "{", "Value", "=", "adjustFixupValue", "(", "Fixup", ".",...	[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]	[ "Sparc", "0", "4", "3", "8", "0xff" ]	SparcAsmBackend25	applyFixup	Sparc	CPU	LLVM	3,731	103	1	[]
[ "<s>", "SMLoc", "getStartLoc", "(", ")", "const", "override", "{", "return", "StartLoc", ";", "}", "</s>" ]	[ "getStartLoc", "-", "Get", "the", "location", "of", "the", "first", "token", "of", "this", "operand", "." ]	[ "RI5CY" ]	RISCVAsmParser	getStartLoc	RI5CY	CPU	LLVM	3,732	11	1	[]
[ "<s>", "static", "tree", "make_resolver_func", "(", "const", "tree", "default_decl", ",", "const", "tree", "ifunc_alias_decl", ",", "basic_block", "*", "empty_bb", ")", "{", "tree", "decl", ",", "type", ",", "t", ";", "tree", "decl_name", "=", "clone_function_...	[ "Make", "the", "resolver", "function", "decl", "to", "dispatch", "the", "versions", "of", "a", "multi-", "versioned", "function", ",", "DEFAULT_DECL", ".", "Create", "an", "empty", "basic", "block", "in", "the", "resolver", "and", "store", "the", "pointer", ...	[ "i386", "\"resolver\"", "1", "1", "1", "0", "1", "0", "0", "0", "1", "0", "1", "1", "\"ifunc\"" ]	i386-features	make_resolver_func	i386	CPU	GCC	3,733	320	1	[]
[ "<s>", "const", "TargetRegisterClass", "", "AVRRegisterInfo", "::", "getLargestLegalSuperClass", "(", "const", "TargetRegisterClass", "", "RC", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "RC", "->", "hasType", "(", "MVT", "::", ...	[ "Returns", "the", "largest", "super", "class", "of", "RC", "that", "is", "legal", "to", "use", "in", "the", "current", "sub-target", "and", "has", "the", "same", "spill", "size", "." ]	[ "AVR", "AVR", "MVT::i16", "AVR::DREGSRegClass", "MVT::i8", "AVR::GPR8RegClass", "\"Invalid register size\"" ]	AVRRegisterInfo	getLargestLegalSuperClass	AVR	MPU	LLVM	3,734	63	1	[]
[ "<s>", "Function", "", "BlackfinIntrinsicInfo", "::", "getDeclaration", "(", "Module", "", "M", ",", "unsigned", "IntrID", ",", "Type", "", "", "Tys", ",", "unsigned", "numTy", ")", "const", "{", "assert", "(", "!", "isOverloaded", "(", "IntrID", ")", ...	[ "Create", "or", "insert", "an", "LLVM", "Function", "declaration", "for", "an", "intrinsic", ",", "and", "return", "it", "." ]	[ "Blackfin", "\"Blackfin intrinsics are not overloaded\"", "bfinIntrinsic::ID" ]	BlackfinIntrinsicInfo2	getDeclaration	Blackfin	DSP	LLVM	3,735	78	1	[]
[ "<s>", "bool", "P2PassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "createP2ISelDag", "(", "getP2TargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]	[ "P2", "P2", "P2", "P2" ]	P2TargetMachine	addInstSelector	P2	MPU	LLVM	3,736	25	1	[]
[ "<s>", "bool", "M680x0InstrInfo", "::", "ExpandPUSH_POP", "(", "MachineInstrBuilder", "&", "MIB", ",", "const", "MCInstrDesc", "&", "Desc", ",", "bool", "isPush", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "I", "=", "MIB", ".", "getInstr", "(", ...	[ "Push/Pop", "to/from", "stack", "." ]	[ "M680x0", "M680x0", "0" ]	M680x0InstrInfo	ExpandPUSH_POP	M680x0	MPU	LLVM	3,737	133	1	[]
[ "<s>", "void", "ARMTargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDValue", "Res", ";", "switch", "(", "N", "->", "getO...	[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]	[ "ARM", "ARM", "\"Don't know how to custom expand this!\"", "ISD::READ_REGISTER", "ISD::BITCAST", "ISD::SRL", "ISD::SRA", "ISD::SHL", "ISD::SREM", "ISD::UREM", "ISD::SDIVREM", "ISD::UDIVREM", "0", "2", "\"DivRem needs two values\"", "0", "1", "ISD::SADDSAT", "ISD::SSUBSAT", "ISD...	ARMISelLowering12	ReplaceNodeResults	ARM	CPU	LLVM	3,738	422	1	[]
[ "<s>", "bool", "mprocTargetLowering", "::", "isZExtFree", "(", "EVT", "VT1", ",", "EVT", "VT2", ")", "const", "{", "return", "0", ";", "}", "</s>" ]	[ "Return", "true", "if", "zero-extending", "the", "specific", "node", "Val", "to", "type", "VT2", "is", "free", "(", "either", "because", "it", "'s", "implicitly", "zero-extended", "such", "as", "ARM", "ldrb", "/", "ldrh", "or", "because", "it", "'s", "fold...	[ "mproc", "mproc", "0" ]	mprocISelLowering	isZExtFree	mproc	Virtual ISA	LLVM	3,739	17	1	[]
[ "<s>", "enum", "reg_class", "c6x_regno_reg_class", "(", "int", "reg", ")", "{", "if", "(", "reg", ">=", "REG_A1", "&&", "reg", "<=", "REG_A2", ")", "return", "PREDICATE_A_REGS", ";", "if", "(", "reg", "==", "REG_A0", "&&", "TARGET_INSNS_64", ")", "return",...	[ "Implement", "REGNO_REG_CLASS", "." ]	[ "c6x" ]	c6x	c6x_regno_reg_class	c6x	VLIW	GCC	3,740	69	1	[]
[ "<s>", "void", "R600InstrInfo", "::", "reserveIndirectRegisters", "(", "BitVector", "&", "Reserved", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "R600Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "R600Subtarget", ">", ...	[ "Reserve", "the", "registers", "that", "may", "be", "accessed", "using", "indirect", "addressing", "." ]	[ "AMDGPU", "R600", "R600", "R600", "R600", "1", "AMDGPU::R600_Reg128RegClass", "0", "AMDGPU::R600_TReg32RegClass", "4" ]	R600InstrInfo10	reserveIndirectRegisters	AMDGPU	GPU	LLVM	3,741	148	1	[]
[ "<s>", "void", "releaseMemory", "(", ")", "override", "{", "ShapeBBs", ".", "clear", "(", ")", ";", "DefVisited", ".", "clear", "(", ")", ";", "BBVisitedInfo", ".", "clear", "(", ")", ";", "}", "</s>" ]	[ "releaseMemory", "(", ")", "-", "This", "member", "can", "be", "implemented", "by", "a", "pass", "if", "it", "wants", "to", "be", "able", "to", "release", "its", "memory", "when", "it", "is", "no", "longer", "needed", "." ]	[ "X86" ]	X86PreTileConfig	releaseMemory	X86	CPU	LLVM	3,742	25	1	[]
[ "<s>", "virtual", "bool", "isMem", "(", ")", "const", "LLVM_OVERRIDE", "{", "return", "Kind", "==", "KindMem", ";", "}", "</s>" ]	[ "isMem", "-", "Is", "this", "a", "memory", "operand", "?" ]	[ "Videocore" ]	VideocoreAsmParser	isMem	Videocore	DSP	LLVM	3,743	14	1	[]
[ "<s>", "int", "neon_immediate_valid_for_logic", "(", "rtx", "op", ",", "machine_mode", "mode", ",", "int", "inverse", ",", "rtx", "", "modconst", ",", "int", "", "elementwidth", ")", "{", "rtx", "tmpconst", ";", "int", "tmpwidth", ";", "int", "retval", "...	[ "Return", "TRUE", "if", "rtx", "X", "is", "legal", "for", "use", "in", "a", "VORR", "or", "VBIC", "instruction", ".", "If", "the", "immediate", "is", "valid", ",", "write", "a", "constant", "suitable", "for", "using", "as", "an", "operand", "to", "VORR...	[ "arm", "0", "5", "0", "1" ]	arm	neon_immediate_valid_for_logic	arm	CPU	GCC	3,744	80	1	[]
[ "<s>", "MSP430Subtarget", "::", "MSP430Subtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "TargetMachine", "&", "TM", ")", ":", "MSP...	[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]	[ "MSP430", "MSP430", "MSP430", "MSP430" ]	MSP430Subtarget10	MSP430Subtarget	MSP430	MPU	LLVM	3,745	70	1	[]
[ "<s>", "void", "mips_split_msa_copy_d", "(", "rtx", "dest", ",", "rtx", "src", ",", "rtx", "index", ",", "rtx", "(", "*", "gen_fn", ")", "(", "rtx", ",", "rtx", ",", "rtx", ")", ")", "{", "gcc_assert", "(", "(", "GET_MODE", "(", "src", ")", "==", ...	[ "Split", "a", "COPY_S.D", "with", "operands", "DEST", ",", "SRC", "and", "INDEX", ".", "GEN", "is", "a", "function", "used", "to", "generate", "subregs", "." ]	[ "mips", "0", "2", "2", "1" ]	mips	mips_split_msa_copy_d	mips	CPU	GCC	3,746	141	1	[]
[ "<s>", "static", "void", "riscv_print_operand", "(", "FILE", "*", "file", ",", "rtx", "op", ",", "int", "letter", ")", "{", "enum", "machine_mode", "mode", "=", "GET_MODE", "(", "op", ")", ";", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "op", ")...	[ "Implement", "TARGET_PRINT_OPERAND", ".", "The", "RISCV-specific", "operand", "codes", "are", ":", "'", "h'", "Print", "the", "high-part", "relocation", "associated", "with", "OP", ",", "after", "stripping", "any", "outermost", "HIGH", ".", "'", "R'", "Print", ...	[ "riscv", "0", "\".aq\"", "\"fence iorw,ow; \"", "\"invalid use of '%%%c'\"", "\"%s\"", "\"invalid use of '%%%c'\"", "0", "\"invalid use of '%%%c'\"" ]	riscv2	riscv_print_operand	riscv	CPU	GCC	3,747	283	1	[]
[ "<s>", "void", "RISCVPassConfig", "::", "addPreSched2", "(", ")", "{", "}", "</s>" ]	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "prolog-epilog", "insertion", "and", "before", "the", "second", "instruction", "scheduling", "pass", "." ]	[ "RISCV", "RISCV" ]	RISCVTargetMachine1	addPreSched2	RISCV	CPU	LLVM	3,748	8	1	[]
[ "<s>", "void", "ARMTargetLowering", "::", "computeKnownBitsForTargetNode", "(", "const", "SDValue", "Op", ",", "KnownBits", "&", "Known", ",", "const", "APInt", "&", "DemandedElts", ",", "const", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", ")", "const"...	[ "Determine", "which", "of", "the", "bits", "specified", "in", "Mask", "are", "known", "to", "be", "either", "zero", "or", "one", "and", "return", "them", "in", "the", "KnownZero/KnownOne", "bitsets", "." ]	[ "ARM", "ARM", "ARMISD::ADDC", "ARMISD::ADDE", "ARMISD::SUBC", "ARMISD::SUBE", "0", "1", "ARMISD::CMOV", "0", "1", "1", "1", "ISD::INTRINSIC_W_CHAIN", "1", "Intrinsic::ID", "Intrinsic::ID", "Intrinsic::arm_ldaex", "Intrinsic::arm_ldrex", "ARMISD::BFI", "0", "1", "2" ]	ARMISelLowering108	computeKnownBitsForTargetNode	ARM	CPU	LLVM	3,749	354	1	[]
[ "<s>", "static", "int", "arc_address_cost", "(", "rtx", "addr", ",", "machine_mode", ",", "addr_space_t", ",", "bool", "speed", ")", "{", "switch", "(", "GET_CODE", "(", "addr", ")", ")", "{", "case", "REG", ":", "return", "speed", "\|\|", "arc_check_short_r...	[ "Provide", "the", "costs", "of", "an", "addressing", "mode", "that", "contains", "ADDR", ".", "If", "ADDR", "is", "not", "a", "valid", "address", ",", "its", "cost", "is", "irrelevant", "." ]	[ "arc", "0", "1", "0", "1", "0", "1", "1", "1", "2", "1", "4", "1", "0", "0", "1", "1", "0", "0", "1", "1", "4" ]	arc1	arc_address_cost	arc	MPU	GCC	3,750	277	1	[]
[ "<s>", "static", "int", "ix86_avx_u128_mode_after", "(", "int", "mode", ",", "rtx_insn", "*", "insn", ")", "{", "rtx", "pat", "=", "PATTERN", "(", "insn", ")", ";", "if", "(", "vzeroupper_pattern", "(", "pat", ",", "VOIDmode", ")", "\|\|", "vzeroall_pattern"...	[ "Calculate", "mode", "of", "upper", "128bit", "AVX", "registers", "after", "the", "insn", "." ]	[ "i386" ]	i3868	ix86_avx_u128_mode_after	i386	CPU	GCC	3,751	74	1	[]
[ "<s>", "void", "FixupLEAPass", "::", "processInstruction", "(", "MachineBasicBlock", "::", "iterator", "&", "I", ",", "MachineBasicBlock", "&", "MBB", ")", "{", "MachineInstr", "&", "MI", "=", "*", "I", ";", "const", "MCInstrDesc", "&", "Desc", "=", "MI", ...	[ "Process", "a", "single", "instruction", "and", "collect", "debug", "info", "anchors", "." ]	[ "X86", "X86II::getMemoryOperandNo", "0", "X86II::getOperandBias", "X86::AddrBaseReg", "X86::ESP", "X86::AddrIndexReg", "X86::ESP" ]	X86FixupLEAs1	processInstruction	X86	CPU	LLVM	3,752	152	1	[]
[ "<s>", "MVT", "SITargetLowering", "::", "getScalarShiftAmountTy", "(", "EVT", "VT", ")", "const", "{", "return", "MVT", "::", "i32", ";", "}", "</s>" ]	[ "Return", "the", "type", "to", "use", "for", "a", "scalar", "shift", "opcode", ",", "given", "the", "shifted", "amount", "type", "." ]	[ "R600", "SI", "MVT::i32" ]	SIISelLowering102	getScalarShiftAmountTy	R600	GPU	LLVM	3,753	16	1	[]
[ "<s>", "void", "apply", "(", "ScheduleDAGInstrs", "", "DAGInstrs", ")", "override", "{", "ScheduleDAGMI", "", "DAG", "=", "static_cast", "<", "ScheduleDAGMI", "", ">", "(", "DAGInstrs", ")", ";", "SUnit", "", "SUa", "=", "nullptr", ";", "for", "(", "...	[ "Apply", "the", "profile", "inference", "algorithm", "for", "a", "given", "function", "." ]	[ "AMDGPU", "SI", "SI", "SI", "SI", "SI", "SI" ]	AMDGPUSubtarget	apply	AMDGPU	GPU	LLVM	3,754	277	1	[]
[ "<s>", "static", "unsigned", "int", "ix86_function_arg_boundary", "(", "machine_mode", "mode", ",", "const_tree", "type", ")", "{", "unsigned", "int", "align", ";", "if", "(", "type", ")", "{", "type", "=", "TYPE_MAIN_VARIANT", "(", "type", ")", ";", "align"...	[ "Gives", "the", "alignment", "boundary", ",", "in", "bits", ",", "of", "an", "argument", "with", "the", "specified", "mode", "and", "type", "." ]	[ "i386", "128", "\"The ABI for passing parameters with %d-byte\"", "\" alignment has changed in GCC 4.6\"" ]	i3864	ix86_function_arg_boundary	i386	CPU	GCC	3,755	158	1	[]
[ "<s>", "bool", "AMDGPULowerIntrinsics", "::", "makeLIDRangeMetadata", "(", "Function", "&", "F", ")", "const", "{", "if", "(", "!", "TM", ")", "return", "false", ";", "bool", "Changed", "=", "false", ";", "const", "AMDGPUSubtarget", "&", "ST", "=", "TM", ...	[ "Creates", "value", "range", "metadata", "on", "an", "workitemid", ".", "*", "intrinsic", "call", "or", "load", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU" ]	AMDGPULowerIntrinsics12	makeLIDRangeMetadata	AMDGPU	GPU	LLVM	3,756	85	1	[]
[ "<s>", "tree", "nds32_builtin_decl_impl", "(", "unsigned", "code", ",", "bool", "initialize_p", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "code", ">=", "NDS32_BUILTIN_COUNT", ")", "return", "error_mark_node", ";", "return", "nds32_builtin_decls", "[", "code", "]", ...	[ "Return", "the", "NDS32", "builtin", "for", "CODE", "." ]	[ "nds32" ]	nds32-intrinsic	nds32_builtin_decl_impl	nds32	CPU	GCC	3,757	27	1	[]
[ "<s>", "int", "direct_return", "(", ")", "{", "if", "(", "reload_completed", ")", "{", "d30v_stack_t", "*", "info", "=", "d30v_stack_info", "(", ")", ";", "if", "(", "info", "->", "total_size", "==", "0", ")", "return", "1", ";", "if", "(", "info", "...	[ "Return", "non-zero", "if", "this", "function", "is", "known", "to", "have", "a", "null", "epilogue", "." ]	[ "d30v", "0", "1", "1", "31", "1", "0" ]	d30v	direct_return	d30v	CPU	GCC	3,758	58	1	[]
[ "<s>", "int", "arc_get_unalign", "(", "void", ")", "{", "return", "cfun", "->", "machine", "->", "unalign", ";", "}", "</s>" ]	[ "Accessor", "functions", "for", "cfun-", ">", "machine-", ">", "unalign", "." ]	[ "arc" ]	arc4	arc_get_unalign	arc	MPU	GCC	3,759	14	1	[]
[ "<s>", "static", "int", "shcompact_byref", "(", "const", "CUMULATIVE_ARGS", "*", "cum", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", ")", "{", "unsigned", "HOST_WIDE_INT", "size", ";", "if", "(", "type", ")", "size", "=", "...	[ "Whether", "an", "argument", "must", "be", "passed", "by", "reference", ".", "On", "SHcompact", ",", "we", "pretend", "arguments", "wider", "than", "32-bits", "that", "would", "have", "been", "passed", "in", "registers", "are", "passed", "by", "reference", "...	[ "sh", "4", "0" ]	sh4	shcompact_byref	sh	CPU	GCC	3,760	122	1	[]
[ "<s>", "static", "void", "arm_pre_atomic_barrier", "(", "enum", "memmodel", "model", ")", "{", "if", "(", "need_atomic_barrier_p", "(", "model", ",", "true", ")", ")", "emit_insn", "(", "gen_memory_barrier", "(", ")", ")", ";", "}", "</s>" ]	[ "Emit", "a", "memory", "barrier", "around", "an", "atomic", "sequence", "according", "to", "MODEL", "." ]	[ "arm" ]	arm	arm_pre_atomic_barrier	arm	CPU	GCC	3,761	26	1	[]
[ "<s>", "bool", "Mips16FrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "ArrayRef", "<", "CalleeSavedInfo", ">", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI", ")",...	[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...	[ "Mips", "Mips", "0", "Mips::RA" ]	Mips16FrameLowering12	spillCalleeSavedRegisters	Mips	CPU	LLVM	3,762	110	1	[]
[ "<s>", "const", "char", "*", "HexagonTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "(", "HexagonISD", "::", "NodeType", ")", "Opcode", ")", "{", "case", "HexagonISD", "::", "ADDC", ":", "return", "\"...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "Hexagon", "Hexagon", "HexagonISD::NodeType", "HexagonISD::ADDC", "\"HexagonISD::ADDC\"", "HexagonISD::SUBC", "\"HexagonISD::SUBC\"", "HexagonISD::ALLOCA", "\"HexagonISD::ALLOCA\"", "HexagonISD::AT_GOT", "\"HexagonISD::AT_GOT\"", "HexagonISD::AT_PCREL", "\"HexagonISD::AT_PCREL\"", "Hexagon...	HexagonISelLowering1	getTargetNodeName	Hexagon	DSP	LLVM	3,763	362	1	[]
[ "<s>", "void", "CSKYInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "Register", "SrcReg", ",", "bool", "IsKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC"...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "CSKY", "CSKY", "CSKY", "CSKY", "0", "CSKY::GPRRegClass", "CSKY::ST32W", "CSKY::CARRYRegClass", "CSKY::SPILL_CARRY", "\"Unknown RegisterClass\"", "0" ]	CSKYInstrInfo4	storeRegToStackSlot	CSKY	CPU	LLVM	3,764	224	1	[]
[ "<s>", "bool", "mips_pad_reg_upward", "(", "machine_mode", "mode", ",", "tree", "type", ")", "{", "if", "(", "type", "!=", "0", "?", "FLOAT_TYPE_P", "(", "type", ")", ":", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_FLOAT", ")", "return", "!", "BYTES...	[ "Likewise", "BLOCK_REG_PADDING", "(", "MODE", ",", "TYPE", ",", "...", ")", ".", "Return", "!", "BYTES_BIG_ENDIAN", "if", "the", "least", "significant", "byte", "of", "the", "register", "has", "useful", "data", ".", "Return", "the", "opposite", "if", "the", ...	[ "mips", "0" ]	mips4	mips_pad_reg_upward	mips	CPU	GCC	3,765	41	1	[]
[ "<s>", "rtx", "frv_split_minmax", "(", "rtx", "operands", "[", "]", ")", "{", "rtx", "dest", "=", "operands", "[", "0", "]", ";", "rtx", "minmax", "=", "operands", "[", "1", "]", ";", "rtx", "src1", "=", "operands", "[", "2", "]", ";", "rtx", "sr...	[ "Split", "a", "min/max", "operation", "returning", "a", "SEQUENCE", "containing", "all", "of", "the", "insns", "." ]	[ "frv", "0", "1", "2", "3", "4", "5", "0" ]	frv	frv_split_minmax	frv	VLIW	GCC	3,766	314	1	[]
[ "<s>", "bool", "alpha_expand_mov", "(", "machine_mode", "mode", ",", "rtx", "*", "operands", ")", "{", "rtx", "tmp", ";", "if", "(", "MEM_P", "(", "operands", "[", "0", "]", ")", "&&", "!", "reg_or_0_operand", "(", "operands", "[", "1", "]", ",", "mo...	[ "Expand", "a", "move", "instruction", ";", "return", "true", "if", "all", "work", "is", "done", ".", "We", "do", "n't", "handle", "non-bwx", "subword", "loads", "here", "." ]	[ "alpha", "0", "1", "1", "1", "1", "1", "0", "0", "1", "1", "1", "1", "1", "1", "1", "0", "0", "1", "0", "1" ]	alpha4	alpha_expand_mov	alpha	MPU	GCC	3,767	253	1	[]
[ "<s>", "bool", "isReg", "(", ")", "const", "override", "{", "return", "Kind", "==", "k_Register", ";", "}", "</s>" ]	[ "isReg", "-", "Is", "this", "a", "register", "operand", "?" ]	[ "VE" ]	VEAsmParser (2)	isReg	VE	CPU	LLVM	3,768	13	1	[]
[ "<s>", "static", "bool", "classof", "(", "const", "MCExpr", "*", "E", ")", "{", "return", "E", "->", "getKind", "(", ")", "==", "MCExpr", "::", "Target", ";", "}", "</s>" ]	[ "Methods", "for", "support", "type", "inquiry", "through", "isa", ",", "cast", ",", "and", "dyn_cast", ":" ]	[ "TVM" ]	TVMMCExpr	classof	TVM	Virtual ISA	LLVM	3,769	22	1	[]
[ "<s>", "void", "VideoCore4AsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "", "MI", ")", "{", "VideoCore4MCInstLower", "MCInstLowering", "(", "OutContext", ",", "", "Mang", ",", "*", "this", ")", ";", "SmallString", "<", "256", ">", "Str"...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "VideoCore4", "VideoCore4", "VideoCore4", "256", "VideoCore4::BR_JT", "VideoCore4", "1", "0", "\"\\t# Inline jumptable on \"", "\"\\n\"", "0", "\"\\t# Jumptable entry \"", "\"\\n\"", "\"\\tcmp \"", "\", \"", "\"\\n\"", "\"\\tbeq \"", "\"\\n\"" ]	VideoCore4AsmPrinter	EmitInstruction	VideoCore4	DSP	LLVM	3,770	252	1	[]
[ "<s>", "void", "LEGRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "", "RS", ")", "const", "{", "MachineInstr", "&", "MI", "=", "", "II",...	[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]	[ "LEG", "LEG", "0", "LEG::LDR", "LEG::STR", "1", "LEG::SP" ]	LEGRegisterInfo1	eliminateFrameIndex	LEG	CPU	LLVM	3,771	165	1	[]
[ "<s>", "bool", "AVRTargetLowering", "::", "isLegalAddressingMode", "(", "const", "DataLayout", "&", "DL", ",", "const", "AddrMode", "&", "AM", ",", "Type", "", "Ty", ",", "unsigned", "AS", ",", "Instruction", "", "I", ")", "const", "{", "int64_t", "Offs"...	[ "isLegalAddressingMode", "-", "Return", "true", "if", "the", "addressing", "mode", "represented", "by", "AM", "is", "legal", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]	[ "AVR", "AVR", "0", "0", "AVR::ProgramMemory", "0", "0", "0", "6" ]	AVRISelLowering	isLegalAddressingMode	AVR	MPU	LLVM	3,772	128	1	[]
[ "<s>", "void", "arm_declare_function_name", "(", "FILE", "", "stream", ",", "const", "char", "", "name", ",", "tree", "decl", ")", "{", "fprintf", "(", "stream", ",", "\"\\t.syntax unified\\n\"", ")", ";", "if", "(", "TARGET_THUMB", ")", "{", "if", "(", ...	[ "Implement", "ASM_DECLARE_FUNCTION_NAME", ".", "Output", "the", "ISA", "features", "used", "by", "the", "function", "fndecl", "." ]	[ "arm", "\"\\t.syntax unified\\n\"", "\"\\t.code 32\\n\"", "\"\\t.code\\t16\\n\\t.thumb_func\\n\"", "\"\\t.thumb\\n\\t.thumb_func\\n\"", "\"\\t.arm\\n\"", "\"\\t.fpu %s\\n\"", "\"softvfp\"" ]	arm6	arm_declare_function_name	arm	CPU	GCC	3,773	119	1	[]
[ "<s>", "static", "void", "arm_unwind_emit_stm", "(", "FILE", "*", "asm_out_file", ",", "rtx", "p", ")", "{", "int", "i", ";", "HOST_WIDE_INT", "offset", ";", "HOST_WIDE_INT", "nregs", ";", "int", "reg_size", ";", "unsigned", "reg", ";", "unsigned", "lastreg"...	[ "Emit", "unwind", "directives", "for", "a", "store-multiple", "instruction", ".", "This", "should", "only", "ever", "be", "generated", "by", "the", "function", "prologue", "code", ",", "so", "we", "expect", "it", "to", "have", "a", "particular", "form", "." ...	[ "arm", "0", "0", "0", "0", "1", "1", "1", "0", "1", "0", "1", "1", "16", "4", "4", "\"\\t.pad #4\\n\"", "4", "4", "4", "8", "\"\\t.save %r, %wd\\n\"", "\"\\t.save {\"", "0", "0", "1", "0", "0", "1", "1", "1", "\", \"", "\"d%d\"", "2", "\"%r\"", "...	arm3	arm_unwind_emit_stm	arm	CPU	GCC	3,774	498	1	[]
[ "<s>", "static", "void", "mips_sim_issue_insn", "(", "struct", "mips_sim", "", "state", ",", "rtx_insn", "", "insn", ")", "{", "curr_state", "=", "state", "->", "dfa_state", ";", "state_transition", "(", "curr_state", ",", "insn", ")", ";", "state", "->", ...	[ "Issue", "instruction", "INSN", "in", "scheduler", "state", "STATE", ".", "Assume", "that", "INSN", "can", "issue", "immediately", "(", "i.e.", ",", "that", "mips_sim_wait_insn", "has", "already", "been", "called", ")", "." ]	[ "mips", "0" ]	mips4	mips_sim_issue_insn	mips	CPU	GCC	3,775	65	1	[]
[ "<s>", "ScheduleHazardRecognizer", "::", "HazardType", "GCNHazardRecognizer", "::", "getHazardType", "(", "SUnit", "", "SU", ",", "int", "Stalls", ")", "{", "MachineInstr", "", "MI", "=", "SU", "->", "getInstr", "(", ")", ";", "if", "(", "SIInstrInfo", "::...	[ "getHazardType", "-", "Return", "the", "hazard", "type", "of", "emitting", "this", "node", "." ]	[ "AMDGPU", "SI", "0", "SI", "SI", "0", "SI", "0", "SI", "0", "0", "0", "0", "0", "0", "0", "0", "0" ]	GCNHazardRecognizer27	getHazardType	AMDGPU	GPU	LLVM	3,776	297	1	[]
[ "<s>", "outliner", "::", "InstrType", "RISCVInstrInfo", "::", "getOutliningType", "(", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "unsigned", "Flags", ")", "const", "{", "MachineInstr", "&", "MI", "=", "", "MBBI", ";", "MachineBasicBlock", "", ...	[ "Returns", "how", "or", "if", "MIT", "should", "be", "outlined", "." ]	[ "RISCV", "RISCV", "RISCV::X5", "RISCV::X5" ]	RISCVInstrInfo (2)	getOutliningType	RISCV	CPU	LLVM	3,777	240	1	[]
[ "<s>", "unsigned", "getReg", "(", ")", "const", "override", "{", "assert", "(", "(", "Kind", "==", "k_Register", ")", "&&", "\"Invalid access!\"", ")", ";", "return", "Reg", ".", "RegNum", ";", "}", "</s>" ]	[ "Returns", "the", "register", "associated", "with", "this", "edge", "." ]	[ "Sparc", "\"Invalid access!\"" ]	SparcAsmParser	getReg	Sparc	CPU	LLVM	3,778	24	1	[]
[ "<s>", "char", "", "output_cbranch", "(", "rtx", "op", ",", "const", "char", "", "label", ",", "int", "reversed", ",", "rtx", "insn", ")", "{", "static", "char", "string", "[", "64", "]", ";", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "op",...	[ "Output", "a", "conditional", "branch", "to", "LABEL", ".", "CODE", "is", "the", "comparison", "code", ".", "CC_MODE", "is", "the", "mode", "of", "the", "CC", "register", ".", "REVERSED", "is", "non-zero", "if", "we", "should", "reverse", "the", "sense", ...	[ "rs6000", "64", "0", "8", "\"ne\"", "\"eq\"", "\"ge\"", "\"gt\"", "\"le\"", "\"lt\"", "\"un\"", "\"nu\"", "\"nl\"", "\"ng\"", "\"\"", "0", "2", "100", "48", "20", "0", "\"+\"", "\"-\"", "\"{b%sr\|b%slr%s} \"", "\"{b%s\|b%s%s} \"", "0", "\"%s\"", "\",$+8\\n\\tb %s\...	rs60003	output_cbranch	rs6000	CPU	GCC	3,779	510	1	[]
[ "<s>", "const", "MCFixupKindInfo", "&", "RISCVAsmBackend", "::", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "]", "=", "{", "{", "\"fixup_riscv_hi20\"", ",", "12", ",", "20", ",", "0", ...	[ "Get", "information", "on", "a", "fixup", "kind", "." ]	[ "RISCV", "RISCV", "\"fixup_riscv_hi20\"", "12", "20", "0", "\"fixup_riscv_lo12_i\"", "20", "12", "0", "\"fixup_riscv_lo12_s\"", "0", "32", "0", "\"fixup_riscv_pcrel_hi20\"", "12", "20", "\"fixup_riscv_pcrel_lo12_i\"", "20", "12", "\"fixup_riscv_pcrel_lo12_s\"", "0", "32",...	RISCVAsmBackend2	getFixupKindInfo	RISCV	CPU	LLVM	3,780	360	1	[]
[ "<s>", "TargetLoweringObjectFile", "*", "getObjFileLowering", "(", ")", "const", "override", "{", "return", "TLOF", ".", "get", "(", ")", ";", "}", "</s>" ]	[ "Return", "information", "about", "object", "file", "lowering", "." ]	[ "TL45" ]	TL45TargetMachine	getObjFileLowering	TL45	MPU	LLVM	3,781	16	1	[]
[ "<s>", "static", "bool", "riscv_pass_by_reference", "(", "cumulative_args_t", "cum_v", ",", "const", "function_arg_info", "&", "arg", ")", "{", "HOST_WIDE_INT", "size", "=", "arg", ".", "type_size_in_bytes", "(", ")", ".", "to_constant", "(", ")", ";", ";", "s...	[ "Implement", "TARGET_PASS_BY_REFERENCE", "." ]	[ "riscv", "0", "2" ]	riscv1	riscv_pass_by_reference	riscv	CPU	GCC	3,782	93	1	[]
[ "<s>", "rtx", "pa_get_deferred_plabel", "(", "rtx", "symbol", ")", "{", "const", "char", "*", "fname", "=", "XSTR", "(", "symbol", ",", "0", ")", ";", "size_t", "i", ";", "for", "(", "i", "=", "0", ";", "i", "<", "n_deferred_plabels", ";", "i", "++...	[ "Search", "the", "deferred", "plabel", "list", "for", "SYMBOL", "and", "return", "its", "internal", "label", ".", "If", "an", "entry", "for", "SYMBOL", "is", "not", "found", ",", "a", "new", "entry", "is", "created", "." ]	[ "pa", "0", "0", "0", "0", "0", "1" ]	pa	pa_get_deferred_plabel	pa	CPU	GCC	3,783	158	1	[]
[ "<s>", "DFAPacketizer", "", "HexagonInstrInfo", "::", "CreateTargetScheduleState", "(", "const", "TargetSubtargetInfo", "&", "STI", ")", "const", "{", "const", "InstrItineraryData", "", "II", "=", "STI", ".", "getInstrItineraryData", "(", ")", ";", "return", "st...	[ "Create", "machine", "specific", "model", "for", "scheduling", "." ]	[ "Hexagon", "Hexagon", "Hexagon" ]	HexagonInstrInfo (2)	CreateTargetScheduleState	Hexagon	DSP	LLVM	3,784	41	1	[]
[ "<s>", "static", "int", "tilegx_saved_regs_size", "(", "void", ")", "{", "int", "reg_save_size", "=", "0", ";", "int", "regno", ";", "int", "offset_to_frame", ";", "int", "align_mask", ";", "for", "(", "regno", "=", "0", ";", "regno", "<", "FIRST_PSEUDO_RE...	[ "Return", "the", "size", "of", "the", "register", "savev", "area", ".", "This", "function", "is", "only", "correct", "starting", "with", "local", "register", "allocation" ]	[ "tilegx", "0", "0", "1" ]	tilegx	tilegx_saved_regs_size	tilegx	VLIW	GCC	3,785	78	1	[]
[ "<s>", "bool", "HexagonMCChecker", "::", "check", "(", "bool", "FullCheck", ")", "{", "bool", "chkB", "=", "checkBranches", "(", ")", ";", "bool", "chkP", "=", "checkPredicates", "(", ")", ";", "bool", "chkNV", "=", "checkNewValues", "(", ")", ";", "bool...	[ "Check", "if", "the", "constraints", "are", "satisfiable", "." ]	[ "Hexagon", "Hexagon" ]	HexagonMCChecker17	check	Hexagon	DSP	LLVM	3,786	126	1	[]
[ "<s>", "bool", "AArch64AsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "const", "MCObjectFileInfo", "::", "Environment", "Format", "=", "getContext", "(", ")", ".", "getObjectFileInfo", "(", ")", "->", "getObjectFileType", "(", ")", ...	[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]	[ "AArch64", "AArch64", "\".arch\"", "\".cpu\"", "\".hword\"", "2", "\".word\"", "4", "\".xword\"", "8", "\".tlsdesccall\"", "\".ltorg\"", "\".pool\"", "\".unreq\"", "\".inst\"" ]	AArch64AsmParser5	ParseDirective	AArch64	CPU	LLVM	3,787	200	1	[]
[ "<s>", "const", "char", "*", "avr_out_sbxx_branch", "(", "rtx", "insn", ",", "rtx", "operands", "[", "]", ")", "{", "enum", "rtx_code", "comp", "=", "GET_CODE", "(", "operands", "[", "0", "]", ")", ";", "int", "long_jump", "=", "(", "get_attr_length", ...	[ "Output", "a", "branch", "that", "tests", "a", "single", "bit", "of", "a", "register", "(", "QI", ",", "HI", "or", "SImode", ")", "or", "memory", "location", "in", "the", "I/O", "space", "(", "QImode", "only", ")", ".", "Operand", "0", ":", "comparis...	[ "avr", "0", "4", "3", "1", "1", "0x40", "1", "0x20", "2", "1", "0x20", "2", "1", "0x20", "2", "2", "1", "1", "2", "1", "2", "\"sbrc %A1,0\"", "2", "1", "3", "6", "3", "9", "7", "4", "3", "3", "\"\"" ]	avr3	avr_out_sbxx_branch	avr	MPU	GCC	3,788	395	1	[]
[ "<s>", "void", "print", "(", "raw_ostream", "&", "O", ")", "const", "override", "{", "switch", "(", "Kind", ")", "{", "case", "k_Token", ":", "O", "<<", "\"Token: \\\"\"", "<<", "getToken", "(", ")", "<<", "\"\\\"\"", ";", "break", ";", "case", "k_Regi...	[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]	[ "AVR", "\"Token: \\\"\"", "\"\\\"\"", "\"Register: \"", "\"Immediate: \\\"\"", "\"\\\"\"", "\"Memri: \\\"\"", "\"\\\"\"", "\"\\n\"" ]	AVRAsmParser10	print	AVR	MPU	LLVM	3,789	89	1	[]
[ "<s>", "const", "uint16_t", "", "TOYRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "static", "const", "uint16_t", "CalleeSavedRegs", "[", "]", "=", "{", "TOY", "::", "LR", ",", "TOY", "::", "R2", ...	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "TOY", "TOY", "TOY::LR", "TOY::R2", "TOY::R3" ]	TOYRegisterInfo	getCalleeSavedRegs	TOY	CPU	LLVM	3,790	39	1	[]
[ "<s>", "static", "void", "pdp11_asm_print_operand", "(", "FILE", "*", "file", ",", "rtx", "x", ",", "int", "code", ")", "{", "long", "sval", "[", "2", "]", ";", "if", "(", "code", "==", "'#'", ")", "fprintf", "(", "file", ",", "\"#\"", ")", ";", ...	[ "Special", "format", "operators", "handled", "here", ":", "#", "--", "output", "the", "correct", "immediate", "operand", "marker", "for", "the", "assembler", "dialect", ".", "@", "--", "output", "the", "correct", "indirect", "marker", "for", "the", "assembler"...	[ "pdp11", "2", "\"#\"", "\"*\"", "\"@\"", "\"%s\"", "0", "\"$%#lo\"", "0", "16" ]	pdp115	pdp11_asm_print_operand	pdp11	MPU	GCC	3,791	174	1	[]
[ "<s>", "inline", "bool", "BitTracker", "::", "has", "(", "unsigned", "Reg", ")", "const", "{", "return", "Map", ".", "find", "(", "Reg", ")", "!=", "Map", ".", "end", "(", ")", ";", "}", "</s>" ]	[ "Tests", "whether", "a", "library", "function", "is", "available", "." ]	[ "Hexagon" ]	BitTracker	has	Hexagon	DSP	LLVM	3,792	26	1	[]
[ "<s>", "BitVector", "Cpu0RegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "static", "const", "uint16_t", "ReservedCPURegs", "[", "]", "=", "{", "Cpu0", "::", "ZERO", ",", "Cpu0", "::", "AT", ",", "Cpu0", ...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "Cpu0", "Cpu0", "Cpu0::ZERO", "Cpu0::AT", "Cpu0::SP", "Cpu0::LR", "Cpu0::PC", "0", "Cpu0", "Cpu0", "Cpu0", "Cpu0", "Cpu0::GP" ]	Cpu0RegisterInfo4	getReservedRegs	Cpu0	CPU	LLVM	3,793	111	1	[]
[ "<s>", "static", "void", "permute_load", "(", "rtx_insn", "*", "insn", ")", "{", "rtx", "body", "=", "PATTERN", "(", "insn", ")", ";", "rtx", "mem_op", "=", "SET_SRC", "(", "body", ")", ";", "rtx", "tgt_reg", "=", "SET_DEST", "(", "body", ")", ";", ...	[ "Convert", "the", "non-permuting", "load", "INSN", "to", "a", "permuting", "one", "." ]	[ "rs6000", "2", "0", "0", "0", "0", "1", "\"Replacing load %d with permuted load\\n\"" ]	rs6000-p8swap	permute_load	rs6000	CPU	GCC	3,794	191	1	[]
[ "<s>", "static", "int", "mn10300_arg_partial_bytes", "(", "CUMULATIVE_ARGS", "*", "cum", ",", "enum", "machine_mode", "mode", ",", "tree", "type", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "int", "size", ",", "align", ";", "int", "nregs", "=", "2",...	[ "Return", "the", "number", "of", "bytes", "of", "registers", "to", "use", "for", "an", "argument", "passed", "partially", "in", "registers", "and", "partially", "in", "memory", "." ]	[ "mn10300", "2", "3", "3", "0", "0", "0" ]	mn103003	mn10300_arg_partial_bytes	mn10300	MPU	GCC	3,795	127	1	[]
[ "<s>", "bool", "ARMTargetLowering", "::", "allowsMisalignedMemoryAccesses", "(", "EVT", "VT", ",", "unsigned", ",", "Align", "Alignment", ",", "MachineMemOperand", "::", "Flags", ",", "bool", "*", "Fast", ")", "const", "{", "if", "(", "!", "VT", ".", "isSimp...	[ "Returns", "true", "if", "the", "target", "allows", "unaligned", "memory", "accesses", "of", "the", "specified", "type", "." ]	[ "ARM", "ARM", "MVT::i8", "MVT::i16", "MVT::i32", "MVT::f64", "MVT::v2f64", "MVT::v16i1", "MVT::v8i1", "MVT::v4i1", "MVT::v2i1", "MVT::v4i8", "MVT::v8i8", "MVT::v4i16", "8", "MVT::v16i8", "MVT::v8i16", "MVT::v8f16", "MVT::v4i32", "MVT::v4f32", "MVT::v2i64", "MVT::v2f64" ]	ARMISelLowering12	allowsMisalignedMemoryAccesses	ARM	CPU	LLVM	3,796	309	1	[]
[ "<s>", "std", "::", "string", "getName", "(", ")", "{", "return", "Name", ";", "}", "</s>" ]	[ "Return", "a", "string", "with", "the", "name", "of", "the", "plan", "and", "the", "applicable", "VFs", "and", "UFs", "." ]	[ "BPF" ]	BTFDebug	getName	BPF	Virtual ISA	LLVM	3,797	11	1	[]
[ "<s>", "static", "bool", "classof", "(", "const", "MCStreamer", "*", "S", ")", "{", "return", "S", "->", "getKind", "(", ")", "==", "SK_ARMELFStreamer", ";", "}", "</s>" ]	[ "Methods", "for", "support", "type", "inquiry", "through", "isa", ",", "cast", ",", "and", "dyn_cast", ":" ]	[ "ARM", "ARM" ]	ARMELFStreamer1	classof	ARM	CPU	LLVM	3,798	20	1	[]
[ "<s>", "bool", "SystemZFrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "Targe...	[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...	[ "SystemZ", "SystemZ", "SystemZ", "SystemZ", "0", "SystemZ::FP64BitRegClass", "SystemZ::FP64BitRegClass", "\"Should be loading %r15 and something else\"", "SystemZ::LMG", "SystemZ::R11D", "SystemZ::R15D", "0", "SystemZ::GR64BitRegClass" ]	SystemZFrameLowering12	restoreCalleeSavedRegisters	SystemZ	CPU	LLVM	3,799	360	1	[]

[ "<s>", "const", "char", "*", "output_parallel_addb", "(", "rtx", "*", "operands", ",", "int", "length", ")", "{", "if", "(", "operands", "[", "0", "]", "==", "operands", "[", "1", "]", ")", "operands", "[", "1", "]", "=", "operands", "[", "2", "]",...

[ "Output", "an", "unconditional", "add", "and", "branch", "insn", "." ]

[ "pa", "0", "1", "1", "2", "4", "\"add%I1b,tr %1,%0,%3\"", "0", "\"b %3\\n\\tadd%I1 %1,%0,%0\"", "\"add%I1 %1,%0,%0\\n\\tb %3\"" ]

pa3

output_parallel_addb

pa

CPU

GCC

3,700

64

1

[]

[ "<s>", "unsigned", "SIInstrInfo", "::", "getInstSizeInBytes", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "const", "MCInstrDesc", "&", "Desc", "=", "getMCOpcodeFromPseudo", "(", "...

[ "Returns", "the", "size", "in", "bytes", "of", "the", "specified", "MachineInstr", ",", "or", "~0U", "when", "this", "function", "is", "not", "implemented", "by", "a", "target", "." ]

[ "AMDGPU", "SI", "0", "4", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "1", "4", "8", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "1", "4", "8", "4", "4", "4", "0", "0", "\"unable to find instruction size\"" ]

SIInstrInfo18

getInstSizeInBytes

AMDGPU

GPU

LLVM

3,701

288

1

[]

[ "<s>", "const", "MCExpr", "*", "X86LinuxTargetObjectFile", "::", "getDebugThreadLocalSymbol", "(", "const", "MCSymbol", "*", "Sym", ")", "const", "{", "return", "MCSymbolRefExpr", "::", "Create", "(", "Sym", ",", "MCSymbolRefExpr", "::", "VK_DTPOFF", ",", "getCont...

[ "Describe", "a", "TLS", "variable", "address", "within", "debug", "info", "." ]

[ "X86", "X86" ]

X86TargetObjectFile

getDebugThreadLocalSymbol

X86

CPU

LLVM

3,702

31

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "AssumptionCacheTracker", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "DivergenceAnalysis", ">", "(", ")", ";", "AU", "...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "AMDGPU" ]

AMDGPUCodeGenPrepare24

getAnalysisUsage

AMDGPU

GPU

LLVM

3,703

35

1

[]

[ "<s>", "Register", "getStackAddress", "(", "uint64_t", "Size", ",", "int64_t", "Offset", ",", "MachinePointerInfo", "&", "MPO", ",", "ISD", "::", "ArgFlagsTy", "Flags", ")", "override", "{", "LLT", "p0", "=", "LLT", "::", "pointer", "(", "0", ",", "DL", ...

[ "Materialize", "a", "VReg", "containing", "the", "address", "of", "the", "specified", "stack-based", "object", "." ]

[ "M68k", "ISD::ArgFlagsTy", "0", "0", "0", "0", "0" ]

M68kCallLowering1

getStackAddress

M68k

MPU

LLVM

3,704

132

1

[]

[ "<s>", "void", "SystemZInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", "RC", ")", "const...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "SystemZ", "SystemZ", "0", "SystemZ::GR32RegClass", "SystemZ::ADDR32RegClass", "SystemZ::MOV32rm", "SystemZ::GR64RegClass", "SystemZ::ADDR64RegClass", "SystemZ::MOV64rm", "SystemZ::FP32RegClass", "SystemZ::FMOV32rm", "SystemZ::FP64RegClass", "SystemZ::FMOV64rm", "SystemZ::GR64PRegClass", ...

SystemZInstrInfo4

loadRegFromStackSlot

SystemZ

CPU

LLVM

3,705

200

1

[]

[ "<s>", "MVT", "X86TargetLowering", "::", "getRegisterTypeForCallingConv", "(", "LLVMContext", "&", "Context", ",", "CallingConv", "::", "ID", "CC", ",", "EVT", "VT", ")", "const", "{", "if", "(", "VT", ".", "isVector", "(", ")", "&&", "VT", ".", "getVector...

[ "Certain", "combinations", "of", "ABIs", ",", "Targets", "and", "features", "require", "that", "types", "are", "legal", "for", "some", "operations", "and", "not", "for", "other", "operations", "." ]

[ "X86", "X86", "MVT::i1", "MVT::INVALID_SIMPLE_VALUE_TYPE", "MVT::v3f16", "MVT::v8f16" ]

X86ISelLowering (2)5

getRegisterTypeForCallingConv

X86

CPU

LLVM

3,706

121

1

[]

[ "<s>", "void", "function_arg_advance", "(", "CUMULATIVE_ARGS", "*", "cum", ",", "enum", "machine_mode", "mode", ",", "tree", "type", ",", "int", "named", ")", "{", "if", "(", "TARGET_DEBUG_D_MODE", ")", "{", "fprintf", "(", "stderr", ",", "\"function_adv({gp r...

[ "Handle", "the", "FUNCTION_ARG_ADVANCE", "macro", ".", "Update", "the", "data", "in", "CUM", "to", "advance", "over", "an", "argument", "of", "mode", "MODE", "and", "data", "type", "TYPE", ".", "TYPE", "is", "null", "for", "libcalls", "where", "that", "inf...

[ "iq2000", "\"function_adv({gp reg found = %d, arg # = %2d, words = %2d}, %4s, \"", "\"%p\"", "\", %d )\\n\\n\"", "1", "1", "1", "1", "2", "1", "1", "2", "2", "2", "2", "1", "2", "1", "2", "1" ]

iq20002

function_arg_advance

iq2000

CPU

GCC

3,707

285

1

[]

[ "<s>", "static", "void", "register_builtin_types", "(", ")", "{", "scalar_types", "[", "VECTOR_TYPE_", "##", "ACLE_NAME", "]", "=", "SCALAR_TYPE", ";", "for", "(", "unsigned", "int", "i", "=", "0", ";", "i", "<", "NUM_VECTOR_TYPES", ";", "++", "i", ")", ...

[ "Register", "the", "built-in", "RVV", "ABI", "types", ",", "such", "as", "__rvv_int32m1_t", "." ]

[ "aarch64", "0", "0", "0", "16", "1", "128", "1", "1", "1" ]

aarch64-sve-builtins

register_builtin_types

aarch64

CPU

GCC

3,708

301

1

[]

[ "<s>", "void", "SPURegisterInfo", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "prior", "(", "MBB", ".", "end", "(", ")", ")", ";", "co...

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "CellSPU", "SPU", "SPU", "SPU::RET", "\"Can only insert epilog into returning blocks\"", "0xf", "0", "\"SPURegisterInfo::emitEpilogue: FrameSize not aligned\"", "16", "SPU", "10", "SPU::LQDr128", "SPU::R0", "SPU::R1", "SPU::AIr32", "SPU::R1", "SPU::R1", "1", "16", "1", "1", ...

SPURegisterInfo1

emitEpilogue

CellSPU

MPU

LLVM

3,709

442

1

[]

[ "<s>", "void", "SPIRVAsmPrinter", "::", "emitEndOfAsmFile", "(", "Module", "&", "M", ")", "{", "if", "(", "ModuleSectionsEmitted", "==", "false", ")", "{", "MAI", "=", "&", "SPIRVModuleAnalysis", "::", "MAI", ";", "outputModuleSections", "(", ")", ";", "Modu...

[ "This", "virtual", "method", "can", "be", "overridden", "by", "targets", "that", "want", "to", "emit", "something", "at", "the", "end", "of", "their", "file", "." ]

[ "SPIRV", "SPIRV", "SPIRV" ]

SPIRVAsmPrinter1

emitEndOfAsmFile

SPIRV

Virtual ISA

LLVM

3,710

34

1

[]

[ "<s>", "rtx", "xlogue_layout", "::", "get_stub_rtx", "(", "enum", "xlogue_stub", "stub", ")", "{", "const", "unsigned", "n_extra_regs", "=", "cfun", "->", "machine", "->", "call_ms2sysv_extra_regs", ";", "gcc_checking_assert", "(", "n_extra_regs", "<=", "MAX_EXTRA_R...

[ "Return", "rtx", "of", "a", "symbol", "ref", "for", "the", "entry", "point", "(", "based", "upon", "cfun-", ">", "machine-", ">", "call_ms2sysv_extra_regs", ")", "of", "the", "specified", "stub", "." ]

[ "i386" ]

i386-features

get_stub_rtx

i386

CPU

GCC

3,711

55

1

[]

[ "<s>", "Value", "*", "PPCTargetLowering", "::", "emitMaskedAtomicRMWIntrinsic", "(", "IRBuilderBase", "&", "Builder", ",", "AtomicRMWInst", "*", "AI", ",", "Value", "*", "AlignedAddr", ",", "Value", "*", "Incr", ",", "Value", "*", "Mask", ",", "Value", "*", ...

[ "Perform", "a", "masked", "atomicrmw", "using", "a", "target-specific", "intrinsic", "." ]

[ "PowerPC", "PPC", "\"Only support quadword now\"", "128", "Intrinsic::getDeclaration", "\"incr_lo\"", "64", "\"incr_hi\"", "0", "\"lo\"", "1", "\"hi\"", "\"lo64\"", "\"hi64\"", "64", "\"val64\"" ]

PPCISelLowering109

emitMaskedAtomicRMWIntrinsic

PowerPC

CPU

LLVM

3,712

293

1

[]

[ "<s>", "unsigned", "LanaiInstrInfo", "::", "isLoadFromStackSlotPostFE", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "Lanai", "::", "LDW_RI", ")", "{", "unsig...

[ "isLoadFromStackSlotPostFE", "-", "Check", "for", "post-frame", "ptr", "elimination", "stack", "locations", "as", "well", "." ]

[ "Lanai", "Lanai", "Lanai::LDW_RI", "0" ]

LanaiInstrInfo18

isLoadFromStackSlotPostFE

Lanai

CPU

LLVM

3,713

68

1

[]

[ "<s>", "unsigned", "epiphany_adjust_field_align", "(", "tree", "field", ",", "unsigned", "computed", ")", "{", "if", "(", "computed", "==", "32", "&&", "TREE_CODE", "(", "TREE_TYPE", "(", "field", ")", ")", "==", "ARRAY_TYPE", ")", "{", "tree", "elmsz", "=...

[ "Upping", "the", "alignment", "of", "arrays", "in", "structs", "is", "not", "only", "a", "performance", "enhancement", ",", "it", "also", "helps", "preserve", "assumptions", "about", "how", "arrays-at-the-end-of-structs", "work", ",", "like", "for", "struct", "g...

[ "epiphany", "32", "32", "64" ]

epiphany2

epiphany_adjust_field_align

epiphany

MPU

GCC

3,714

64

1

[]

[ "<s>", "static", "void", "spu_finish_cost", "(", "void", "*", "data", ",", "unsigned", "*", "prologue_cost", ",", "unsigned", "*", "body_cost", ",", "unsigned", "*", "epilogue_cost", ")", "{", "unsigned", "*", "cost", "=", "(", "unsigned", "*", ")", "data"...

[ "Implement", "targetm.vectorize.finish_cost", "." ]

[ "spu" ]

spu

spu_finish_cost

spu

MPU

GCC

3,715

56

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "AU", ".", "addPreserved", "<", "MachineBlockFrequencyInfo", ">", "(", ")", ";", "AU", ".", "addPreservedID", "(",...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "TVM" ]

TVMArgumentMove

getAnalysisUsage

TVM

Virtual ISA

LLVM

3,716

40

1

[]

[ "<s>", "bool", "PPCTargetLowering", "::", "allowsMisalignedMemoryAccesses", "(", "EVT", "VT", ",", "unsigned", ",", "Align", ",", "MachineMemOperand", "::", "Flags", ",", "bool", "*", "Fast", ")", "const", "{", "if", "(", "DisablePPCUnaligned", ")", "return", ...

[ "Returns", "true", "if", "the", "target", "allows", "unaligned", "memory", "accesses", "of", "the", "specified", "type", "." ]

[ "PowerPC", "PPC", "PPC", "MVT::v2f64", "MVT::v2i64", "MVT::v4f32", "MVT::v4i32", "MVT::ppcf128" ]

PPCISelLowering109

allowsMisalignedMemoryAccesses

PowerPC

CPU

LLVM

3,717

149

1

[]

[ "<s>", "void", "R600PassConfig", "::", "addPreSched2", "(", ")", "{", "addPass", "(", "createR600EmitClauseMarkers", "(", ")", ",", "false", ")", ";", "if", "(", "EnableR600IfConvert", ")", "addPass", "(", "&", "IfConverterID", ",", "false", ")", ";", "addPa...

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "prolog-epilog", "insertion", "and", "before", "the", "second", "instruction", "scheduling", "pass", "." ]

[ "AMDGPU", "R600", "R600", "R600", "R600" ]

AMDGPUTargetMachine10

addPreSched2

AMDGPU

GPU

LLVM

3,718

38

1

[]

[ "<s>", "void", "AVRTargetObjectFile", "::", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "Base", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";", "ProgmemDataSection", "=", "Ctx", ".", "getELFSection", ...

[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]

[ "AVR", "AVR", "\".progmem.data\"" ]

AVRTargetObjectFile

Initialize

AVR

MPU

LLVM

3,719

42

1

[]

[ "<s>", "bool", "AMDGPUTargetELFStreamer", "::", "EmitHSAMetadata", "(", "const", "AMDGPU", "::", "HSAMD", "::", "Metadata", "&", "HSAMetadata", ")", "{", "std", "::", "string", "HSAMetadataString", ";", "if", "(", "HSAMD", "::", "toString", "(", "HSAMetadata", ...

[ "Emit", "HSA", "Metadata", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU::HSAMD", "AMDGPU", "AMDGPU" ]

AMDGPUTargetStreamer31

EmitHSAMetadata

AMDGPU

GPU

LLVM

3,720

136

1

[]

[ "<s>", "const", "RegClassWeight", "&", "R600RegisterInfo", "::", "getRegClassWeight", "(", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{", "return", "RCW", ";", "}", "</s>" ]

[ "Get", "the", "weight", "in", "units", "of", "pressure", "for", "this", "register", "class", "." ]

[ "R600" ]

R600RegisterInfo

getRegClassWeight

R600

GPU

LLVM

3,721

18

1

[]

[ "<s>", "SDValue", "AArch64TargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Don't know how t...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "AArch64", "AArch64", "\"Don't know how to custom lower this!\"", "ISD::FADD", "ISD::FSUB", "ISD::FMUL", "ISD::FDIV", "ISD::FP_TO_SINT", "ISD::FP_TO_UINT", "ISD::SINT_TO_FP", "ISD::UINT_TO_FP", "ISD::FP_ROUND", "ISD::FP_EXTEND", "ISD::BlockAddress", "ISD::BRCOND", "ISD::BR_CC", "ISD:...

AArch64ISelLowering123

LowerOperation

AArch64

CPU

LLVM

3,722

334

1

[]

[ "<s>", "bool", "NVVMIntrRange", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "bool", "Changed", "=", "false", ";", "for", "(", "Instruction", "&", "I", ":", "instructions", "(", "F", ")", ")", "{", "CallInst", "*", "Call", "=", "dyn_cast...

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "NVPTX", "Intrinsic::ptx_read_tid_x", "Intrinsic::nvvm_read_ptx_sreg_tid_x", "0", "Intrinsic::ptx_read_tid_y", "Intrinsic::nvvm_read_ptx_sreg_tid_y", "0", "Intrinsic::ptx_read_tid_z", "Intrinsic::nvvm_read_ptx_sreg_tid_z", "0", "Intrinsic::ptx_read_ntid_x", "Intrinsic::nvvm_read_ptx_sreg_ntid_...

NVVMIntrRange8

runOnFunction

NVPTX

GPU

LLVM

3,723

430

1

[]

[ "<s>", "bool", "RISCVExpandAtomicPseudo", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "TII", "=", "static_cast", "<", "const", "RISCVInstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "RI5CY", "RISCV", "RISCV" ]

RISCVExpandAtomicPseudoInsts

runOnMachineFunction

RI5CY

CPU

LLVM

3,724

54

1

[]

[ "<s>", "void", "emit_safe_across_calls", "(", "void", ")", "{", "unsigned", "int", "rs", ",", "re", ";", "int", "out_state", ";", "rs", "=", "1", ";", "out_state", "=", "0", ";", "while", "(", "1", ")", "{", "while", "(", "rs", "<", "64", "&&", "...

[ "Begin", "the", "assembly", "file", "." ]

[ "ia64", "1", "0", "1", "64", "64", "1", "64", "0", "\"\\t.pred.safe_across_calls \"", "1", "1", "\"p%u\"", "\"p%u-p%u\"", "1", "1" ]

ia643

emit_safe_across_calls

ia64

CPU

GCC

3,725

156

1

[]

[ "<s>", "bool", "DCPU16PassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "createDCPU16ISelDag", "(", "getDCPU16TargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";", "addPass", "(", "createDCPU16Peephole", "(", ")", ")", ";", ...

[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]

[ "Dcpu16", "DCPU16", "DCPU16", "DCPU16", "DCPU16" ]

Dcpu16TargetMachine

addInstSelector

Dcpu16

CPU

LLVM

3,726

32

1

[]

[ "<s>", "static", "bool", "mmix_print_operand_punct_valid_p", "(", "unsigned", "char", "code", ")", "{", "return", "code", "==", "'+'", "||", "code", "==", "'.'", "||", "code", "==", "'!'", ";", "}", "</s>" ]

[ "PRINT_OPERAND_PUNCT_VALID_P", "." ]

[ "mmix" ]

mmix

mmix_print_operand_punct_valid_p

mmix

CPU

GCC

3,727

23

1

[]

[ "<s>", "static", "void", "ix86_conditional_register_usage", "(", "void", ")", "{", "int", "i", ",", "c_mask", ";", "if", "(", "cfun", "&&", "cfun", "->", "machine", "->", "no_caller_saved_registers", ")", "for", "(", "i", "=", "0", ";", "i", "<", "FIRST_...

[ "Update", "register", "usage", "after", "having", "seen", "the", "compiler", "flags", "." ]

[ "i386", "0", "0", "1", "\"\"", "1", "\"\"", "1", "\"\"", "0", "1", "0", "1", "\"\"", "0", "1", "\"\"", "0", "1", "\"\"", "1", "\"\"", "1", "\"\"" ]

i3868

ix86_conditional_register_usage

i386

CPU

GCC

3,728

482

1

[]

[ "<s>", "static", "HOST_WIDE_INT", "iq2000_constant_alignment", "(", "const_tree", "exp", ",", "HOST_WIDE_INT", "align", ")", "{", "if", "(", "TREE_CODE", "(", "exp", ")", "==", "STRING_CST", "||", "TREE_CODE", "(", "exp", ")", "==", "CONSTRUCTOR", ")", "return...

[ "Implement", "TARGET_CONSTANT_ALIGNMENT", "." ]

[ "iq2000" ]

iq2000

iq2000_constant_alignment

iq2000

CPU

GCC

3,729

39

1

[]

[ "<s>", "const", "X86Subtarget", "*", "X86TargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "Attribute", "CPUAttr", "=", "F", ".", "getFnAttribute", "(", "\"target-cpu\"", ")", ";", "Attribute", "FSAttr", "=", "F",...

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "X86", "X86", "X86", "\"target-cpu\"", "\"target-features\"", "512", "0", "\"prefer-vector-width\"", "\"prefer-vector-width\"", "0", "\"prefer-vector-width=\"", "\"min-legal-vector-width\"", "\"min-legal-vector-width\"", "0", "\"min-legal-vector-width=\"", "\"use-soft-float\"", "\"tr...

X86TargetMachine72

getSubtargetImpl

X86

CPU

LLVM

3,730

323

1

[]

[ "<s>", "void", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ",", "bool", "IsPCRel", ")", "const", "override", "{", "Value", "=", "adjustFixupValue", "(", "Fixup", ".",...

[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]

[ "Sparc", "0", "4", "3", "8", "0xff" ]

SparcAsmBackend25

applyFixup

Sparc

CPU

LLVM

3,731

103

1

[]

[ "<s>", "SMLoc", "getStartLoc", "(", ")", "const", "override", "{", "return", "StartLoc", ";", "}", "</s>" ]

[ "getStartLoc", "-", "Get", "the", "location", "of", "the", "first", "token", "of", "this", "operand", "." ]

[ "RI5CY" ]

RISCVAsmParser

getStartLoc

RI5CY

CPU

LLVM

3,732

11

1

[]

[ "<s>", "static", "tree", "make_resolver_func", "(", "const", "tree", "default_decl", ",", "const", "tree", "ifunc_alias_decl", ",", "basic_block", "*", "empty_bb", ")", "{", "tree", "decl", ",", "type", ",", "t", ";", "tree", "decl_name", "=", "clone_function_...

[ "Make", "the", "resolver", "function", "decl", "to", "dispatch", "the", "versions", "of", "a", "multi-", "versioned", "function", ",", "DEFAULT_DECL", ".", "Create", "an", "empty", "basic", "block", "in", "the", "resolver", "and", "store", "the", "pointer", ...

[ "i386", "\"resolver\"", "1", "1", "1", "0", "1", "0", "0", "0", "1", "0", "1", "1", "\"ifunc\"" ]

i386-features

make_resolver_func

i386

CPU

GCC

3,733

320

1

[]

[ "<s>", "const", "TargetRegisterClass", "*", "AVRRegisterInfo", "::", "getLargestLegalSuperClass", "(", "const", "TargetRegisterClass", "*", "RC", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "RC", "->", "hasType", "(", "MVT", "::", ...

[ "Returns", "the", "largest", "super", "class", "of", "RC", "that", "is", "legal", "to", "use", "in", "the", "current", "sub-target", "and", "has", "the", "same", "spill", "size", "." ]

[ "AVR", "AVR", "MVT::i16", "AVR::DREGSRegClass", "MVT::i8", "AVR::GPR8RegClass", "\"Invalid register size\"" ]

AVRRegisterInfo

getLargestLegalSuperClass

AVR

MPU

LLVM

3,734

63

1

[]

[ "<s>", "Function", "*", "BlackfinIntrinsicInfo", "::", "getDeclaration", "(", "Module", "*", "M", ",", "unsigned", "IntrID", ",", "Type", "*", "*", "Tys", ",", "unsigned", "numTy", ")", "const", "{", "assert", "(", "!", "isOverloaded", "(", "IntrID", ")", ...

[ "Create", "or", "insert", "an", "LLVM", "Function", "declaration", "for", "an", "intrinsic", ",", "and", "return", "it", "." ]

[ "Blackfin", "\"Blackfin intrinsics are not overloaded\"", "bfinIntrinsic::ID" ]

BlackfinIntrinsicInfo2

getDeclaration

Blackfin

DSP

LLVM

3,735

78

1

[]

[ "<s>", "bool", "P2PassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "createP2ISelDag", "(", "getP2TargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]

[ "P2", "P2", "P2", "P2" ]

P2TargetMachine

addInstSelector

P2

MPU

LLVM

3,736

25

1

[]

[ "<s>", "bool", "M680x0InstrInfo", "::", "ExpandPUSH_POP", "(", "MachineInstrBuilder", "&", "MIB", ",", "const", "MCInstrDesc", "&", "Desc", ",", "bool", "isPush", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "I", "=", "MIB", ".", "getInstr", "(", ...

[ "Push/Pop", "to/from", "stack", "." ]

[ "M680x0", "M680x0", "0" ]

M680x0InstrInfo

ExpandPUSH_POP

M680x0

MPU

LLVM

3,737

133

1

[]

[ "<s>", "void", "ARMTargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDValue", "Res", ";", "switch", "(", "N", "->", "getO...

[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]

[ "ARM", "ARM", "\"Don't know how to custom expand this!\"", "ISD::READ_REGISTER", "ISD::BITCAST", "ISD::SRL", "ISD::SRA", "ISD::SHL", "ISD::SREM", "ISD::UREM", "ISD::SDIVREM", "ISD::UDIVREM", "0", "2", "\"DivRem needs two values\"", "0", "1", "ISD::SADDSAT", "ISD::SSUBSAT", "ISD...

ARMISelLowering12

ReplaceNodeResults

ARM

CPU

LLVM

3,738

422

1

[]

[ "<s>", "bool", "mprocTargetLowering", "::", "isZExtFree", "(", "EVT", "VT1", ",", "EVT", "VT2", ")", "const", "{", "return", "0", ";", "}", "</s>" ]

[ "Return", "true", "if", "zero-extending", "the", "specific", "node", "Val", "to", "type", "VT2", "is", "free", "(", "either", "because", "it", "'s", "implicitly", "zero-extended", "such", "as", "ARM", "ldrb", "/", "ldrh", "or", "because", "it", "'s", "fold...

[ "mproc", "mproc", "0" ]

mprocISelLowering

isZExtFree

mproc

Virtual ISA

LLVM

3,739

17

1

[]

[ "<s>", "enum", "reg_class", "c6x_regno_reg_class", "(", "int", "reg", ")", "{", "if", "(", "reg", ">=", "REG_A1", "&&", "reg", "<=", "REG_A2", ")", "return", "PREDICATE_A_REGS", ";", "if", "(", "reg", "==", "REG_A0", "&&", "TARGET_INSNS_64", ")", "return",...

[ "Implement", "REGNO_REG_CLASS", "." ]

[ "c6x" ]

c6x

c6x_regno_reg_class

c6x

VLIW

GCC

3,740

69

1

[]

[ "<s>", "void", "R600InstrInfo", "::", "reserveIndirectRegisters", "(", "BitVector", "&", "Reserved", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "R600Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "R600Subtarget", ">", ...

[ "Reserve", "the", "registers", "that", "may", "be", "accessed", "using", "indirect", "addressing", "." ]

[ "AMDGPU", "R600", "R600", "R600", "R600", "1", "AMDGPU::R600_Reg128RegClass", "0", "AMDGPU::R600_TReg32RegClass", "4" ]

R600InstrInfo10

reserveIndirectRegisters

AMDGPU

GPU

LLVM

3,741

148

1

[]

[ "<s>", "void", "releaseMemory", "(", ")", "override", "{", "ShapeBBs", ".", "clear", "(", ")", ";", "DefVisited", ".", "clear", "(", ")", ";", "BBVisitedInfo", ".", "clear", "(", ")", ";", "}", "</s>" ]

[ "releaseMemory", "(", ")", "-", "This", "member", "can", "be", "implemented", "by", "a", "pass", "if", "it", "wants", "to", "be", "able", "to", "release", "its", "memory", "when", "it", "is", "no", "longer", "needed", "." ]

[ "X86" ]

X86PreTileConfig

releaseMemory

X86

CPU

LLVM

3,742

25

1

[]

[ "<s>", "virtual", "bool", "isMem", "(", ")", "const", "LLVM_OVERRIDE", "{", "return", "Kind", "==", "KindMem", ";", "}", "</s>" ]

[ "isMem", "-", "Is", "this", "a", "memory", "operand", "?" ]

[ "Videocore" ]

VideocoreAsmParser

isMem

Videocore

DSP

LLVM

3,743

14

1

[]

[ "<s>", "int", "neon_immediate_valid_for_logic", "(", "rtx", "op", ",", "machine_mode", "mode", ",", "int", "inverse", ",", "rtx", "*", "modconst", ",", "int", "*", "elementwidth", ")", "{", "rtx", "tmpconst", ";", "int", "tmpwidth", ";", "int", "retval", "...

[ "Return", "TRUE", "if", "rtx", "X", "is", "legal", "for", "use", "in", "a", "VORR", "or", "VBIC", "instruction", ".", "If", "the", "immediate", "is", "valid", ",", "write", "a", "constant", "suitable", "for", "using", "as", "an", "operand", "to", "VORR...

[ "arm", "0", "5", "0", "1" ]

arm

neon_immediate_valid_for_logic

arm

CPU

GCC

3,744

80

1

[]

[ "<s>", "MSP430Subtarget", "::", "MSP430Subtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "TargetMachine", "&", "TM", ")", ":", "MSP...

[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]

[ "MSP430", "MSP430", "MSP430", "MSP430" ]

MSP430Subtarget10

MSP430Subtarget

MSP430

MPU

LLVM

3,745

70

1

[]

[ "<s>", "void", "mips_split_msa_copy_d", "(", "rtx", "dest", ",", "rtx", "src", ",", "rtx", "index", ",", "rtx", "(", "*", "gen_fn", ")", "(", "rtx", ",", "rtx", ",", "rtx", ")", ")", "{", "gcc_assert", "(", "(", "GET_MODE", "(", "src", ")", "==", ...

[ "Split", "a", "COPY_S.D", "with", "operands", "DEST", ",", "SRC", "and", "INDEX", ".", "GEN", "is", "a", "function", "used", "to", "generate", "subregs", "." ]

[ "mips", "0", "2", "2", "1" ]

mips

mips_split_msa_copy_d

mips

CPU

GCC

3,746

141

1

[]

[ "<s>", "static", "void", "riscv_print_operand", "(", "FILE", "*", "file", ",", "rtx", "op", ",", "int", "letter", ")", "{", "enum", "machine_mode", "mode", "=", "GET_MODE", "(", "op", ")", ";", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "op", ")...

[ "Implement", "TARGET_PRINT_OPERAND", ".", "The", "RISCV-specific", "operand", "codes", "are", ":", "'", "h'", "Print", "the", "high-part", "relocation", "associated", "with", "OP", ",", "after", "stripping", "any", "outermost", "HIGH", ".", "'", "R'", "Print", ...

[ "riscv", "0", "\".aq\"", "\"fence iorw,ow; \"", "\"invalid use of '%%%c'\"", "\"%s\"", "\"invalid use of '%%%c'\"", "0", "\"invalid use of '%%%c'\"" ]

riscv2

riscv_print_operand

riscv

CPU

GCC

3,747

283

1

[]

[ "<s>", "void", "RISCVPassConfig", "::", "addPreSched2", "(", ")", "{", "}", "</s>" ]

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "prolog-epilog", "insertion", "and", "before", "the", "second", "instruction", "scheduling", "pass", "." ]

[ "RISCV", "RISCV" ]

RISCVTargetMachine1

addPreSched2

RISCV

CPU

LLVM

3,748

8

1

[]

[ "<s>", "void", "ARMTargetLowering", "::", "computeKnownBitsForTargetNode", "(", "const", "SDValue", "Op", ",", "KnownBits", "&", "Known", ",", "const", "APInt", "&", "DemandedElts", ",", "const", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", ")", "const"...

[ "Determine", "which", "of", "the", "bits", "specified", "in", "Mask", "are", "known", "to", "be", "either", "zero", "or", "one", "and", "return", "them", "in", "the", "KnownZero/KnownOne", "bitsets", "." ]

[ "ARM", "ARM", "ARMISD::ADDC", "ARMISD::ADDE", "ARMISD::SUBC", "ARMISD::SUBE", "0", "1", "ARMISD::CMOV", "0", "1", "1", "1", "ISD::INTRINSIC_W_CHAIN", "1", "Intrinsic::ID", "Intrinsic::ID", "Intrinsic::arm_ldaex", "Intrinsic::arm_ldrex", "ARMISD::BFI", "0", "1", "2" ]

ARMISelLowering108

computeKnownBitsForTargetNode

ARM

CPU

LLVM

3,749

354

1

[]

[ "<s>", "static", "int", "arc_address_cost", "(", "rtx", "addr", ",", "machine_mode", ",", "addr_space_t", ",", "bool", "speed", ")", "{", "switch", "(", "GET_CODE", "(", "addr", ")", ")", "{", "case", "REG", ":", "return", "speed", "||", "arc_check_short_r...

[ "Provide", "the", "costs", "of", "an", "addressing", "mode", "that", "contains", "ADDR", ".", "If", "ADDR", "is", "not", "a", "valid", "address", ",", "its", "cost", "is", "irrelevant", "." ]

[ "arc", "0", "1", "0", "1", "0", "1", "1", "1", "2", "1", "4", "1", "0", "0", "1", "1", "0", "0", "1", "1", "4" ]

arc1

arc_address_cost

arc

MPU

GCC

3,750

277

1

[]

[ "<s>", "static", "int", "ix86_avx_u128_mode_after", "(", "int", "mode", ",", "rtx_insn", "*", "insn", ")", "{", "rtx", "pat", "=", "PATTERN", "(", "insn", ")", ";", "if", "(", "vzeroupper_pattern", "(", "pat", ",", "VOIDmode", ")", "||", "vzeroall_pattern"...

[ "Calculate", "mode", "of", "upper", "128bit", "AVX", "registers", "after", "the", "insn", "." ]

[ "i386" ]

i3868

ix86_avx_u128_mode_after

i386

CPU

GCC

3,751

74

1

[]

[ "<s>", "void", "FixupLEAPass", "::", "processInstruction", "(", "MachineBasicBlock", "::", "iterator", "&", "I", ",", "MachineBasicBlock", "&", "MBB", ")", "{", "MachineInstr", "&", "MI", "=", "*", "I", ";", "const", "MCInstrDesc", "&", "Desc", "=", "MI", ...

[ "Process", "a", "single", "instruction", "and", "collect", "debug", "info", "anchors", "." ]

[ "X86", "X86II::getMemoryOperandNo", "0", "X86II::getOperandBias", "X86::AddrBaseReg", "X86::ESP", "X86::AddrIndexReg", "X86::ESP" ]

X86FixupLEAs1

processInstruction

X86

CPU

LLVM

3,752

152

1

[]

[ "<s>", "MVT", "SITargetLowering", "::", "getScalarShiftAmountTy", "(", "EVT", "VT", ")", "const", "{", "return", "MVT", "::", "i32", ";", "}", "</s>" ]

[ "Return", "the", "type", "to", "use", "for", "a", "scalar", "shift", "opcode", ",", "given", "the", "shifted", "amount", "type", "." ]

[ "R600", "SI", "MVT::i32" ]

SIISelLowering102

getScalarShiftAmountTy

R600

GPU

LLVM

3,753

16

1

[]

[ "<s>", "void", "apply", "(", "ScheduleDAGInstrs", "*", "DAGInstrs", ")", "override", "{", "ScheduleDAGMI", "*", "DAG", "=", "static_cast", "<", "ScheduleDAGMI", "*", ">", "(", "DAGInstrs", ")", ";", "SUnit", "*", "SUa", "=", "nullptr", ";", "for", "(", "...

[ "Apply", "the", "profile", "inference", "algorithm", "for", "a", "given", "function", "." ]

[ "AMDGPU", "SI", "SI", "SI", "SI", "SI", "SI" ]

AMDGPUSubtarget

apply

AMDGPU

GPU

LLVM

3,754

277

1

[]

[ "<s>", "static", "unsigned", "int", "ix86_function_arg_boundary", "(", "machine_mode", "mode", ",", "const_tree", "type", ")", "{", "unsigned", "int", "align", ";", "if", "(", "type", ")", "{", "type", "=", "TYPE_MAIN_VARIANT", "(", "type", ")", ";", "align"...

[ "Gives", "the", "alignment", "boundary", ",", "in", "bits", ",", "of", "an", "argument", "with", "the", "specified", "mode", "and", "type", "." ]

[ "i386", "128", "\"The ABI for passing parameters with %d-byte\"", "\" alignment has changed in GCC 4.6\"" ]

i3864

ix86_function_arg_boundary

i386

CPU

GCC

3,755

158

1

[]

[ "<s>", "bool", "AMDGPULowerIntrinsics", "::", "makeLIDRangeMetadata", "(", "Function", "&", "F", ")", "const", "{", "if", "(", "!", "TM", ")", "return", "false", ";", "bool", "Changed", "=", "false", ";", "const", "AMDGPUSubtarget", "&", "ST", "=", "TM", ...

[ "Creates", "value", "range", "metadata", "on", "an", "workitemid", ".", "*", "intrinsic", "call", "or", "load", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU" ]

AMDGPULowerIntrinsics12

makeLIDRangeMetadata

AMDGPU

GPU

LLVM

3,756

85

1

[]

[ "<s>", "tree", "nds32_builtin_decl_impl", "(", "unsigned", "code", ",", "bool", "initialize_p", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "code", ">=", "NDS32_BUILTIN_COUNT", ")", "return", "error_mark_node", ";", "return", "nds32_builtin_decls", "[", "code", "]", ...

[ "Return", "the", "NDS32", "builtin", "for", "CODE", "." ]

[ "nds32" ]

nds32-intrinsic

nds32_builtin_decl_impl

nds32

CPU

GCC

3,757

27

1

[]

[ "<s>", "int", "direct_return", "(", ")", "{", "if", "(", "reload_completed", ")", "{", "d30v_stack_t", "*", "info", "=", "d30v_stack_info", "(", ")", ";", "if", "(", "info", "->", "total_size", "==", "0", ")", "return", "1", ";", "if", "(", "info", "...

[ "Return", "non-zero", "if", "this", "function", "is", "known", "to", "have", "a", "null", "epilogue", "." ]

[ "d30v", "0", "1", "1", "31", "1", "0" ]

d30v

direct_return

d30v

CPU

GCC

3,758

58

1

[]

[ "<s>", "int", "arc_get_unalign", "(", "void", ")", "{", "return", "cfun", "->", "machine", "->", "unalign", ";", "}", "</s>" ]

[ "Accessor", "functions", "for", "cfun-", ">", "machine-", ">", "unalign", "." ]

[ "arc" ]

arc4

arc_get_unalign

arc

MPU

GCC

3,759

14

1

[]

[ "<s>", "static", "int", "shcompact_byref", "(", "const", "CUMULATIVE_ARGS", "*", "cum", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", ")", "{", "unsigned", "HOST_WIDE_INT", "size", ";", "if", "(", "type", ")", "size", "=", "...

[ "Whether", "an", "argument", "must", "be", "passed", "by", "reference", ".", "On", "SHcompact", ",", "we", "pretend", "arguments", "wider", "than", "32-bits", "that", "would", "have", "been", "passed", "in", "registers", "are", "passed", "by", "reference", "...

[ "sh", "4", "0" ]

sh4

shcompact_byref

sh

CPU

GCC

3,760

122

1

[]

[ "<s>", "static", "void", "arm_pre_atomic_barrier", "(", "enum", "memmodel", "model", ")", "{", "if", "(", "need_atomic_barrier_p", "(", "model", ",", "true", ")", ")", "emit_insn", "(", "gen_memory_barrier", "(", ")", ")", ";", "}", "</s>" ]

[ "Emit", "a", "memory", "barrier", "around", "an", "atomic", "sequence", "according", "to", "MODEL", "." ]

[ "arm" ]

arm

arm_pre_atomic_barrier

arm

CPU

GCC

3,761

26

1

[]

[ "<s>", "bool", "Mips16FrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "ArrayRef", "<", "CalleeSavedInfo", ">", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI", ")",...

[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...

[ "Mips", "Mips", "0", "Mips::RA" ]

Mips16FrameLowering12

spillCalleeSavedRegisters

Mips

CPU

LLVM

3,762

110

1

[]

[ "<s>", "const", "char", "*", "HexagonTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "(", "HexagonISD", "::", "NodeType", ")", "Opcode", ")", "{", "case", "HexagonISD", "::", "ADDC", ":", "return", "\"...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "Hexagon", "Hexagon", "HexagonISD::NodeType", "HexagonISD::ADDC", "\"HexagonISD::ADDC\"", "HexagonISD::SUBC", "\"HexagonISD::SUBC\"", "HexagonISD::ALLOCA", "\"HexagonISD::ALLOCA\"", "HexagonISD::AT_GOT", "\"HexagonISD::AT_GOT\"", "HexagonISD::AT_PCREL", "\"HexagonISD::AT_PCREL\"", "Hexagon...

HexagonISelLowering1

getTargetNodeName

Hexagon

DSP

LLVM

3,763

362

1

[]

[ "<s>", "void", "CSKYInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "Register", "SrcReg", ",", "bool", "IsKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC"...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "CSKY", "CSKY", "CSKY", "CSKY", "0", "CSKY::GPRRegClass", "CSKY::ST32W", "CSKY::CARRYRegClass", "CSKY::SPILL_CARRY", "\"Unknown RegisterClass\"", "0" ]

CSKYInstrInfo4

storeRegToStackSlot

CSKY

CPU

LLVM

3,764

224

1

[]

[ "<s>", "bool", "mips_pad_reg_upward", "(", "machine_mode", "mode", ",", "tree", "type", ")", "{", "if", "(", "type", "!=", "0", "?", "FLOAT_TYPE_P", "(", "type", ")", ":", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_FLOAT", ")", "return", "!", "BYTES...

[ "Likewise", "BLOCK_REG_PADDING", "(", "MODE", ",", "TYPE", ",", "...", ")", ".", "Return", "!", "BYTES_BIG_ENDIAN", "if", "the", "least", "significant", "byte", "of", "the", "register", "has", "useful", "data", ".", "Return", "the", "opposite", "if", "the", ...

[ "mips", "0" ]

mips4

mips_pad_reg_upward

mips

CPU

GCC

3,765

41

1

[]

[ "<s>", "rtx", "frv_split_minmax", "(", "rtx", "operands", "[", "]", ")", "{", "rtx", "dest", "=", "operands", "[", "0", "]", ";", "rtx", "minmax", "=", "operands", "[", "1", "]", ";", "rtx", "src1", "=", "operands", "[", "2", "]", ";", "rtx", "sr...

[ "Split", "a", "min/max", "operation", "returning", "a", "SEQUENCE", "containing", "all", "of", "the", "insns", "." ]

[ "frv", "0", "1", "2", "3", "4", "5", "0" ]

frv

frv_split_minmax

frv

VLIW

GCC

3,766

314

1

[]

[ "<s>", "bool", "alpha_expand_mov", "(", "machine_mode", "mode", ",", "rtx", "*", "operands", ")", "{", "rtx", "tmp", ";", "if", "(", "MEM_P", "(", "operands", "[", "0", "]", ")", "&&", "!", "reg_or_0_operand", "(", "operands", "[", "1", "]", ",", "mo...

[ "Expand", "a", "move", "instruction", ";", "return", "true", "if", "all", "work", "is", "done", ".", "We", "do", "n't", "handle", "non-bwx", "subword", "loads", "here", "." ]

[ "alpha", "0", "1", "1", "1", "1", "1", "0", "0", "1", "1", "1", "1", "1", "1", "1", "0", "0", "1", "0", "1" ]

alpha4

alpha_expand_mov

alpha

MPU

GCC

3,767

253

1

[]

[ "<s>", "bool", "isReg", "(", ")", "const", "override", "{", "return", "Kind", "==", "k_Register", ";", "}", "</s>" ]

[ "isReg", "-", "Is", "this", "a", "register", "operand", "?" ]

[ "VE" ]

VEAsmParser (2)

isReg

VE

CPU

LLVM

3,768

13

1

[]

[ "<s>", "static", "bool", "classof", "(", "const", "MCExpr", "*", "E", ")", "{", "return", "E", "->", "getKind", "(", ")", "==", "MCExpr", "::", "Target", ";", "}", "</s>" ]

[ "Methods", "for", "support", "type", "inquiry", "through", "isa", ",", "cast", ",", "and", "dyn_cast", ":" ]

[ "TVM" ]

TVMMCExpr

classof

TVM

Virtual ISA

LLVM

3,769

22

1

[]

[ "<s>", "void", "VideoCore4AsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "VideoCore4MCInstLower", "MCInstLowering", "(", "OutContext", ",", "*", "Mang", ",", "*", "this", ")", ";", "SmallString", "<", "256", ">", "Str"...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "VideoCore4", "VideoCore4", "VideoCore4", "256", "VideoCore4::BR_JT", "VideoCore4", "1", "0", "\"\\t# Inline jumptable on \"", "\"\\n\"", "0", "\"\\t# Jumptable entry \"", "\"\\n\"", "\"\\tcmp \"", "\", \"", "\"\\n\"", "\"\\tbeq \"", "\"\\n\"" ]

VideoCore4AsmPrinter

EmitInstruction

VideoCore4

DSP

LLVM

3,770

252

1

[]

[ "<s>", "void", "LEGRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "MachineInstr", "&", "MI", "=", "*", "II",...

[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]

[ "LEG", "LEG", "0", "LEG::LDR", "LEG::STR", "1", "LEG::SP" ]

LEGRegisterInfo1

eliminateFrameIndex

LEG

CPU

LLVM

3,771

165

1

[]

[ "<s>", "bool", "AVRTargetLowering", "::", "isLegalAddressingMode", "(", "const", "DataLayout", "&", "DL", ",", "const", "AddrMode", "&", "AM", ",", "Type", "*", "Ty", ",", "unsigned", "AS", ",", "Instruction", "*", "I", ")", "const", "{", "int64_t", "Offs"...

[ "isLegalAddressingMode", "-", "Return", "true", "if", "the", "addressing", "mode", "represented", "by", "AM", "is", "legal", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]

[ "AVR", "AVR", "0", "0", "AVR::ProgramMemory", "0", "0", "0", "6" ]

AVRISelLowering

isLegalAddressingMode

AVR

MPU

LLVM

3,772

128

1

[]

[ "<s>", "void", "arm_declare_function_name", "(", "FILE", "*", "stream", ",", "const", "char", "*", "name", ",", "tree", "decl", ")", "{", "fprintf", "(", "stream", ",", "\"\\t.syntax unified\\n\"", ")", ";", "if", "(", "TARGET_THUMB", ")", "{", "if", "(", ...

[ "Implement", "ASM_DECLARE_FUNCTION_NAME", ".", "Output", "the", "ISA", "features", "used", "by", "the", "function", "fndecl", "." ]

[ "arm", "\"\\t.syntax unified\\n\"", "\"\\t.code 32\\n\"", "\"\\t.code\\t16\\n\\t.thumb_func\\n\"", "\"\\t.thumb\\n\\t.thumb_func\\n\"", "\"\\t.arm\\n\"", "\"\\t.fpu %s\\n\"", "\"softvfp\"" ]

arm6

arm_declare_function_name

arm

CPU

GCC

3,773

119

1

[]

[ "<s>", "static", "void", "arm_unwind_emit_stm", "(", "FILE", "*", "asm_out_file", ",", "rtx", "p", ")", "{", "int", "i", ";", "HOST_WIDE_INT", "offset", ";", "HOST_WIDE_INT", "nregs", ";", "int", "reg_size", ";", "unsigned", "reg", ";", "unsigned", "lastreg"...

[ "Emit", "unwind", "directives", "for", "a", "store-multiple", "instruction", ".", "This", "should", "only", "ever", "be", "generated", "by", "the", "function", "prologue", "code", ",", "so", "we", "expect", "it", "to", "have", "a", "particular", "form", "." ...

[ "arm", "0", "0", "0", "0", "1", "1", "1", "0", "1", "0", "1", "1", "16", "4", "4", "\"\\t.pad #4\\n\"", "4", "4", "4", "8", "\"\\t.save %r, %wd\\n\"", "\"\\t.save {\"", "0", "0", "1", "0", "0", "1", "1", "1", "\", \"", "\"d%d\"", "2", "\"%r\"", "...

arm3

arm_unwind_emit_stm

arm

CPU

GCC

3,774

498

1

[]

[ "<s>", "static", "void", "mips_sim_issue_insn", "(", "struct", "mips_sim", "*", "state", ",", "rtx_insn", "*", "insn", ")", "{", "curr_state", "=", "state", "->", "dfa_state", ";", "state_transition", "(", "curr_state", ",", "insn", ")", ";", "state", "->", ...

[ "Issue", "instruction", "INSN", "in", "scheduler", "state", "STATE", ".", "Assume", "that", "INSN", "can", "issue", "immediately", "(", "i.e.", ",", "that", "mips_sim_wait_insn", "has", "already", "been", "called", ")", "." ]

[ "mips", "0" ]

mips4

mips_sim_issue_insn

mips

CPU

GCC

3,775

65

1

[]

[ "<s>", "ScheduleHazardRecognizer", "::", "HazardType", "GCNHazardRecognizer", "::", "getHazardType", "(", "SUnit", "*", "SU", ",", "int", "Stalls", ")", "{", "MachineInstr", "*", "MI", "=", "SU", "->", "getInstr", "(", ")", ";", "if", "(", "SIInstrInfo", "::...

[ "getHazardType", "-", "Return", "the", "hazard", "type", "of", "emitting", "this", "node", "." ]

[ "AMDGPU", "SI", "0", "SI", "SI", "0", "SI", "0", "SI", "0", "0", "0", "0", "0", "0", "0", "0", "0" ]

GCNHazardRecognizer27

getHazardType

AMDGPU

GPU

LLVM

3,776

297

1

[]

[ "<s>", "outliner", "::", "InstrType", "RISCVInstrInfo", "::", "getOutliningType", "(", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "unsigned", "Flags", ")", "const", "{", "MachineInstr", "&", "MI", "=", "*", "MBBI", ";", "MachineBasicBlock", "*", ...

[ "Returns", "how", "or", "if", "MIT", "should", "be", "outlined", "." ]

[ "RISCV", "RISCV", "RISCV::X5", "RISCV::X5" ]

RISCVInstrInfo (2)

getOutliningType

RISCV

CPU

LLVM

3,777

240

1

[]

[ "<s>", "unsigned", "getReg", "(", ")", "const", "override", "{", "assert", "(", "(", "Kind", "==", "k_Register", ")", "&&", "\"Invalid access!\"", ")", ";", "return", "Reg", ".", "RegNum", ";", "}", "</s>" ]

[ "Returns", "the", "register", "associated", "with", "this", "edge", "." ]

[ "Sparc", "\"Invalid access!\"" ]

SparcAsmParser

getReg

Sparc

CPU

LLVM

3,778

24

1

[]

[ "<s>", "char", "*", "output_cbranch", "(", "rtx", "op", ",", "const", "char", "*", "label", ",", "int", "reversed", ",", "rtx", "insn", ")", "{", "static", "char", "string", "[", "64", "]", ";", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "op",...

[ "Output", "a", "conditional", "branch", "to", "LABEL", ".", "CODE", "is", "the", "comparison", "code", ".", "CC_MODE", "is", "the", "mode", "of", "the", "CC", "register", ".", "REVERSED", "is", "non-zero", "if", "we", "should", "reverse", "the", "sense", ...

[ "rs6000", "64", "0", "8", "\"ne\"", "\"eq\"", "\"ge\"", "\"gt\"", "\"le\"", "\"lt\"", "\"un\"", "\"nu\"", "\"nl\"", "\"ng\"", "\"\"", "0", "2", "100", "48", "20", "0", "\"+\"", "\"-\"", "\"{b%sr|b%slr%s} \"", "\"{b%s|b%s%s} \"", "0", "\"%s\"", "\",$+8\\n\\tb %s\...

rs60003

output_cbranch

rs6000

CPU

GCC

3,779

510

1

[]

[ "<s>", "const", "MCFixupKindInfo", "&", "RISCVAsmBackend", "::", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "]", "=", "{", "{", "\"fixup_riscv_hi20\"", ",", "12", ",", "20", ",", "0", ...

[ "Get", "information", "on", "a", "fixup", "kind", "." ]

[ "RISCV", "RISCV", "\"fixup_riscv_hi20\"", "12", "20", "0", "\"fixup_riscv_lo12_i\"", "20", "12", "0", "\"fixup_riscv_lo12_s\"", "0", "32", "0", "\"fixup_riscv_pcrel_hi20\"", "12", "20", "\"fixup_riscv_pcrel_lo12_i\"", "20", "12", "\"fixup_riscv_pcrel_lo12_s\"", "0", "32",...

RISCVAsmBackend2

getFixupKindInfo

RISCV

CPU

LLVM

3,780

360

1

[]

[ "<s>", "TargetLoweringObjectFile", "*", "getObjFileLowering", "(", ")", "const", "override", "{", "return", "TLOF", ".", "get", "(", ")", ";", "}", "</s>" ]

[ "Return", "information", "about", "object", "file", "lowering", "." ]

[ "TL45" ]

TL45TargetMachine

getObjFileLowering

TL45

MPU

LLVM

3,781

16

1

[]

[ "<s>", "static", "bool", "riscv_pass_by_reference", "(", "cumulative_args_t", "cum_v", ",", "const", "function_arg_info", "&", "arg", ")", "{", "HOST_WIDE_INT", "size", "=", "arg", ".", "type_size_in_bytes", "(", ")", ".", "to_constant", "(", ")", ";", ";", "s...

[ "Implement", "TARGET_PASS_BY_REFERENCE", "." ]

[ "riscv", "0", "2" ]

riscv1

riscv_pass_by_reference

riscv

CPU

GCC

3,782

93

1

[]

[ "<s>", "rtx", "pa_get_deferred_plabel", "(", "rtx", "symbol", ")", "{", "const", "char", "*", "fname", "=", "XSTR", "(", "symbol", ",", "0", ")", ";", "size_t", "i", ";", "for", "(", "i", "=", "0", ";", "i", "<", "n_deferred_plabels", ";", "i", "++...

[ "Search", "the", "deferred", "plabel", "list", "for", "SYMBOL", "and", "return", "its", "internal", "label", ".", "If", "an", "entry", "for", "SYMBOL", "is", "not", "found", ",", "a", "new", "entry", "is", "created", "." ]

[ "pa", "0", "0", "0", "0", "0", "1" ]

pa

pa_get_deferred_plabel

pa

CPU

GCC

3,783

158

1

[]

[ "<s>", "DFAPacketizer", "*", "HexagonInstrInfo", "::", "CreateTargetScheduleState", "(", "const", "TargetSubtargetInfo", "&", "STI", ")", "const", "{", "const", "InstrItineraryData", "*", "II", "=", "STI", ".", "getInstrItineraryData", "(", ")", ";", "return", "st...

[ "Create", "machine", "specific", "model", "for", "scheduling", "." ]

[ "Hexagon", "Hexagon", "Hexagon" ]

HexagonInstrInfo (2)

CreateTargetScheduleState

Hexagon

DSP

LLVM

3,784

41

1

[]

[ "<s>", "static", "int", "tilegx_saved_regs_size", "(", "void", ")", "{", "int", "reg_save_size", "=", "0", ";", "int", "regno", ";", "int", "offset_to_frame", ";", "int", "align_mask", ";", "for", "(", "regno", "=", "0", ";", "regno", "<", "FIRST_PSEUDO_RE...

[ "Return", "the", "size", "of", "the", "register", "savev", "area", ".", "This", "function", "is", "only", "correct", "starting", "with", "local", "register", "allocation" ]

[ "tilegx", "0", "0", "1" ]

tilegx

tilegx_saved_regs_size

tilegx

VLIW

GCC

3,785

78

1

[]

[ "<s>", "bool", "HexagonMCChecker", "::", "check", "(", "bool", "FullCheck", ")", "{", "bool", "chkB", "=", "checkBranches", "(", ")", ";", "bool", "chkP", "=", "checkPredicates", "(", ")", ";", "bool", "chkNV", "=", "checkNewValues", "(", ")", ";", "bool...

[ "Check", "if", "the", "constraints", "are", "satisfiable", "." ]

[ "Hexagon", "Hexagon" ]

HexagonMCChecker17

check

Hexagon

DSP

LLVM

3,786

126

1

[]

[ "<s>", "bool", "AArch64AsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "const", "MCObjectFileInfo", "::", "Environment", "Format", "=", "getContext", "(", ")", ".", "getObjectFileInfo", "(", ")", "->", "getObjectFileType", "(", ")", ...

[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]

[ "AArch64", "AArch64", "\".arch\"", "\".cpu\"", "\".hword\"", "2", "\".word\"", "4", "\".xword\"", "8", "\".tlsdesccall\"", "\".ltorg\"", "\".pool\"", "\".unreq\"", "\".inst\"" ]

AArch64AsmParser5

ParseDirective

AArch64

CPU

LLVM

3,787

200

1

[]

[ "<s>", "const", "char", "*", "avr_out_sbxx_branch", "(", "rtx", "insn", ",", "rtx", "operands", "[", "]", ")", "{", "enum", "rtx_code", "comp", "=", "GET_CODE", "(", "operands", "[", "0", "]", ")", ";", "int", "long_jump", "=", "(", "get_attr_length", ...

[ "Output", "a", "branch", "that", "tests", "a", "single", "bit", "of", "a", "register", "(", "QI", ",", "HI", "or", "SImode", ")", "or", "memory", "location", "in", "the", "I/O", "space", "(", "QImode", "only", ")", ".", "Operand", "0", ":", "comparis...

[ "avr", "0", "4", "3", "1", "1", "0x40", "1", "0x20", "2", "1", "0x20", "2", "1", "0x20", "2", "2", "1", "1", "2", "1", "2", "\"sbrc %A1,0\"", "2", "1", "3", "6", "3", "9", "7", "4", "3", "3", "\"\"" ]

avr3

avr_out_sbxx_branch

avr

MPU

GCC

3,788

395

1

[]

[ "<s>", "void", "print", "(", "raw_ostream", "&", "O", ")", "const", "override", "{", "switch", "(", "Kind", ")", "{", "case", "k_Token", ":", "O", "<<", "\"Token: \\\"\"", "<<", "getToken", "(", ")", "<<", "\"\\\"\"", ";", "break", ";", "case", "k_Regi...

[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]

[ "AVR", "\"Token: \\\"\"", "\"\\\"\"", "\"Register: \"", "\"Immediate: \\\"\"", "\"\\\"\"", "\"Memri: \\\"\"", "\"\\\"\"", "\"\\n\"" ]

AVRAsmParser10

print

AVR

MPU

LLVM

3,789

89

1

[]

[ "<s>", "const", "uint16_t", "*", "TOYRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "static", "const", "uint16_t", "CalleeSavedRegs", "[", "]", "=", "{", "TOY", "::", "LR", ",", "TOY", "::", "R2", ...

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "TOY", "TOY", "TOY::LR", "TOY::R2", "TOY::R3" ]

TOYRegisterInfo

getCalleeSavedRegs

TOY

CPU

LLVM

3,790

39

1

[]

[ "<s>", "static", "void", "pdp11_asm_print_operand", "(", "FILE", "*", "file", ",", "rtx", "x", ",", "int", "code", ")", "{", "long", "sval", "[", "2", "]", ";", "if", "(", "code", "==", "'#'", ")", "fprintf", "(", "file", ",", "\"#\"", ")", ";", ...

[ "Special", "format", "operators", "handled", "here", ":", "#", "--", "output", "the", "correct", "immediate", "operand", "marker", "for", "the", "assembler", "dialect", ".", "@", "--", "output", "the", "correct", "indirect", "marker", "for", "the", "assembler"...

[ "pdp11", "2", "\"#\"", "\"*\"", "\"@\"", "\"%s\"", "0", "\"$%#lo\"", "0", "16" ]

pdp115

pdp11_asm_print_operand

pdp11

MPU

GCC

3,791

174

1

[]

[ "<s>", "inline", "bool", "BitTracker", "::", "has", "(", "unsigned", "Reg", ")", "const", "{", "return", "Map", ".", "find", "(", "Reg", ")", "!=", "Map", ".", "end", "(", ")", ";", "}", "</s>" ]

[ "Tests", "whether", "a", "library", "function", "is", "available", "." ]

[ "Hexagon" ]

BitTracker

has

Hexagon

DSP

LLVM

3,792

26

1

[]

[ "<s>", "BitVector", "Cpu0RegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "static", "const", "uint16_t", "ReservedCPURegs", "[", "]", "=", "{", "Cpu0", "::", "ZERO", ",", "Cpu0", "::", "AT", ",", "Cpu0", ...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "Cpu0", "Cpu0", "Cpu0::ZERO", "Cpu0::AT", "Cpu0::SP", "Cpu0::LR", "Cpu0::PC", "0", "Cpu0", "Cpu0", "Cpu0", "Cpu0", "Cpu0::GP" ]

Cpu0RegisterInfo4

getReservedRegs

Cpu0

CPU

LLVM

3,793

111

1

[]

[ "<s>", "static", "void", "permute_load", "(", "rtx_insn", "*", "insn", ")", "{", "rtx", "body", "=", "PATTERN", "(", "insn", ")", ";", "rtx", "mem_op", "=", "SET_SRC", "(", "body", ")", ";", "rtx", "tgt_reg", "=", "SET_DEST", "(", "body", ")", ";", ...

[ "Convert", "the", "non-permuting", "load", "INSN", "to", "a", "permuting", "one", "." ]

[ "rs6000", "2", "0", "0", "0", "0", "1", "\"Replacing load %d with permuted load\\n\"" ]

rs6000-p8swap

permute_load

rs6000

CPU

GCC

3,794

191

1

[]

[ "<s>", "static", "int", "mn10300_arg_partial_bytes", "(", "CUMULATIVE_ARGS", "*", "cum", ",", "enum", "machine_mode", "mode", ",", "tree", "type", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "int", "size", ",", "align", ";", "int", "nregs", "=", "2",...

[ "Return", "the", "number", "of", "bytes", "of", "registers", "to", "use", "for", "an", "argument", "passed", "partially", "in", "registers", "and", "partially", "in", "memory", "." ]

[ "mn10300", "2", "3", "3", "0", "0", "0" ]

mn103003

mn10300_arg_partial_bytes

mn10300

MPU

GCC

3,795

127

1

[]

[ "<s>", "bool", "ARMTargetLowering", "::", "allowsMisalignedMemoryAccesses", "(", "EVT", "VT", ",", "unsigned", ",", "Align", "Alignment", ",", "MachineMemOperand", "::", "Flags", ",", "bool", "*", "Fast", ")", "const", "{", "if", "(", "!", "VT", ".", "isSimp...

[ "Returns", "true", "if", "the", "target", "allows", "unaligned", "memory", "accesses", "of", "the", "specified", "type", "." ]

[ "ARM", "ARM", "MVT::i8", "MVT::i16", "MVT::i32", "MVT::f64", "MVT::v2f64", "MVT::v16i1", "MVT::v8i1", "MVT::v4i1", "MVT::v2i1", "MVT::v4i8", "MVT::v8i8", "MVT::v4i16", "8", "MVT::v16i8", "MVT::v8i16", "MVT::v8f16", "MVT::v4i32", "MVT::v4f32", "MVT::v2i64", "MVT::v2f64" ]

ARMISelLowering12

allowsMisalignedMemoryAccesses

ARM

CPU

LLVM

3,796

309

1

[]

[ "<s>", "std", "::", "string", "getName", "(", ")", "{", "return", "Name", ";", "}", "</s>" ]

[ "Return", "a", "string", "with", "the", "name", "of", "the", "plan", "and", "the", "applicable", "VFs", "and", "UFs", "." ]

[ "BPF" ]

BTFDebug

getName

BPF

Virtual ISA

LLVM

3,797

11

1

[]

[ "<s>", "static", "bool", "classof", "(", "const", "MCStreamer", "*", "S", ")", "{", "return", "S", "->", "getKind", "(", ")", "==", "SK_ARMELFStreamer", ";", "}", "</s>" ]

[ "Methods", "for", "support", "type", "inquiry", "through", "isa", ",", "cast", ",", "and", "dyn_cast", ":" ]

[ "ARM", "ARM" ]

ARMELFStreamer1

classof

ARM

CPU

LLVM

3,798

20

1

[]

[ "<s>", "bool", "SystemZFrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "Targe...

[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...

[ "SystemZ", "SystemZ", "SystemZ", "SystemZ", "0", "SystemZ::FP64BitRegClass", "SystemZ::FP64BitRegClass", "\"Should be loading %r15 and something else\"", "SystemZ::LMG", "SystemZ::R11D", "SystemZ::R15D", "0", "SystemZ::GR64BitRegClass" ]

SystemZFrameLowering12

restoreCalleeSavedRegisters

SystemZ

CPU

LLVM

3,799

360

1

[]