docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "static", "void", "csky_conditional_register_usage", "(", "void", ")", "{", "if", "(", "TARGET_MINI_REGISTERS", ")", "{", "int", "i", ";", "for", "(", "i", "=", "(", "CSKY_LAST_MINI_REGNUM", "+", "1", ")", ";", "i", "<", "32", ";", "i", "++", ")...	[ "Implement", "TARGET_CONDITIONAL_REGISTER_USAGE", ".", "Conditionally", "modify", "five", "variables", "fixed_regs", ",", "call_used_regs", ",", "global_regs", ",", "reg_names", ",", "and", "reg_class_contents", ",", "to", "take", "into", "account", "any", "dependence",...	[ "csky", "1", "32", "1", "1", "1", "1", "1", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0" ]	csky	csky_conditional_register_usage	csky	CPU	GCC	5,600	261	1	[]
[ "<s>", "bool", "PPCLoopPreIncPrep", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "LI", "=", "&", "getAnalysis", "<", "LoopInfoWrapperPass", ">", "(", ")", ".", "getLoopInfo", "(", ")", ";", "SE", "=", "&", "getAnalysis", "<", "ScalarEvolutio...	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "PowerPC", "PPC", "0" ]	PPCLoopPreIncPrep3	runOnFunction	PowerPC	CPU	LLVM	5,601	111	1	[]
[ "<s>", "static", "rtx", "v850_function_value", "(", "const_tree", "valtype", ",", "const_tree", "fn_decl_or_type", "ATTRIBUTE_UNUSED", ",", "bool", "outgoing", "ATTRIBUTE_UNUSED", ")", "{", "return", "gen_rtx_REG", "(", "TYPE_MODE", "(", "valtype", ")", ",", "10", ...	[ "Worker", "function", "for", "TARGET_FUNCTION_VALUE", "." ]	[ "v850", "10" ]	v8504	v850_function_value	v850	MPU	GCC	5,602	28	1	[]
[ "<s>", "void", "AArch64CallLowering", "::", "splitToValueTypes", "(", "const", "ArgInfo", "&", "OrigArg", ",", "SmallVectorImpl", "<", "ArgInfo", ">", "&", "SplitArgs", ",", "const", "DataLayout", "&", "DL", ",", "MachineRegisterInfo", "&", "MRI", ",", "const", ...	[ "Break", "OrigArgInfo", "into", "one", "or", "more", "pieces", "the", "calling", "convention", "can", "process", ",", "returned", "in", "SplitArgs", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64", "4", "4", "0", "1", "0", "0", "8" ]	AArch64CallLowering18	splitToValueTypes	AArch64	CPU	LLVM	5,603	231	1	[]
[ "<s>", "unsigned", "R600RegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "AMDGPU", "::", "NoRegister", ";", "}", "</s>" ]	[ "Debug", "information", "queries", "." ]	[ "AMDGPU", "R600", "AMDGPU::NoRegister" ]	R600RegisterInfo10	getFrameRegister	AMDGPU	GPU	LLVM	5,604	18	1	[]
[ "<s>", "void", "addExpr", "(", "MCInst", "&", "Inst", ",", "const", "MCExpr", "", "Expr", ")", "const", "{", "if", "(", "const", "MCConstantExpr", "", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Expr", ")", ")", "Inst", ".", "addOperand"...	[ "Add", "a", "new", "MCExpr", "operand", "." ]	[ "ARM" ]	ARMAsmParser32	addExpr	ARM	CPU	LLVM	5,605	59	1	[]
[ "<s>", "Register", "getStackAddress", "(", "uint64_t", "Size", ",", "int64_t", "Offset", ",", "MachinePointerInfo", "&", "MPO", ")", "override", "{", "MachineFunction", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "LLT", "p0", "=", "LLT", "::...	[ "Materialize", "a", "VReg", "containing", "the", "address", "of", "the", "specified", "stack-based", "object", "." ]	[ "AArch64", "0", "64", "64", "AArch64::SP", "0" ]	AArch64CallLowering56	getStackAddress	AArch64	CPU	LLVM	5,606	189	1	[]
[ "<s>", "static", "void", "lm32_block_move_inline", "(", "rtx", "dest", ",", "rtx", "src", ",", "HOST_WIDE_INT", "length", ",", "HOST_WIDE_INT", "alignment", ")", "{", "HOST_WIDE_INT", "offset", ",", "delta", ";", "unsigned", "HOST_WIDE_INT", "bits", ";", "int", ...	[ "Emit", "straight-line", "code", "to", "move", "LENGTH", "bytes", "from", "SRC", "to", "DEST", ".", "Assume", "that", "the", "areas", "do", "not", "overlap", "." ]	[ "lm32", "1", "8", "2", "16", "32", "0", "0", "0", "0", "0", "0" ]	lm325	lm32_block_move_inline	lm32	MPU	GCC	5,607	247	1	[]
[ "<s>", "static", "int", "getRegClass", "(", "bool", "IsVgpr", ",", "unsigned", "RegWidth", ")", "{", "if", "(", "IsVgpr", ")", "{", "switch", "(", "RegWidth", ")", "{", "default", ":", "return", "-", "1", ";", "case", "1", ":", "return", "AMDGPU", ":...	[ "Given", "a", "machine", "instruction", "descriptor", ",", "returns", "the", "register", "class", "constraint", "for", "OpNum", ",", "or", "NULL", "." ]	[ "AMDGPU", "1", "1", "AMDGPU::VGPR_32RegClassID", "2", "AMDGPU::VReg_64RegClassID", "3", "AMDGPU::VReg_96RegClassID", "4", "AMDGPU::VReg_128RegClassID", "8", "AMDGPU::VReg_256RegClassID", "16", "AMDGPU::VReg_512RegClassID", "1", "1", "AMDGPU::SGPR_32RegClassID", "2", "AMDGPU::SGPR...	AMDGPUAsmParser (2)	getRegClass	AMDGPU	GPU	LLVM	5,608	130	1	[]
[ "<s>", "void", "dimode_scalar_chain", "::", "make_vector_copies", "(", "unsigned", "regno", ")", "{", "rtx", "reg", "=", "regno_reg_rtx", "[", "regno", "]", ";", "rtx", "vreg", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "df_ref", "ref", ";", "for", "(", ...	[ "Make", "vector", "copies", "for", "all", "register", "REGNO", "definitions", "and", "replace", "its", "uses", "in", "a", "chain", "." ]	[ "i386", "0", "0", "0", "0", "4", "2", "0", "0", "0", "4", "0", "0", "0", "0", "0", "4", "4", "\" Copied r%d to a vector register r%d for insn %d\\n\"", "\" Replaced r%d with r%d in insn %d\\n\"" ]	i3866	make_vector_copies	i386	CPU	GCC	5,609	425	1	[]
[ "<s>", "unsigned", "getReg", "(", ")", "const", "{", "assert", "(", "isRegNumber", "(", ")", "&&", "\"Invalid access!\"", ")", ";", "return", "(", "unsigned", ")", "Imm", ".", "Val", ";", "}", "</s>" ]	[ "Returns", "the", "register", "associated", "with", "this", "edge", "." ]	[ "PowerPC", "\"Invalid access!\"" ]	PPCAsmParser (2)	getReg	PowerPC	CPU	LLVM	5,610	24	1	[]
[ "<s>", "static", "void", "fold_compare_helper", "(", "gimple_stmt_iterator", "", "gsi", ",", "tree_code", "code", ",", "gimple", "", "stmt", ")", "{", "tree", "arg0", "=", "gimple_call_arg", "(", "stmt", ",", "0", ")", ";", "tree", "arg1", "=", "gimple_c...	[ "Helper", "function", "to", "handle", "the", "in-between", "steps", "for", "the", "vector", "compare", "built-ins", "." ]	[ "rs6000", "0", "1" ]	rs6000-builtin	fold_compare_helper	rs6000	CPU	GCC	5,611	94	1	[]
[ "<s>", "bool", "SystemZAsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpNo", ",", "const", "char", "", "ExtraCode", ",", "raw_ostream", "&", "OS", ")", "{", "if", "(", "ExtraCode", ")", "return", "AsmPrinter...	[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]	[ "SystemZ", "SystemZ", "SystemZ", "SystemZ" ]	SystemZAsmPrinter (2)1	PrintAsmOperand	SystemZ	CPU	LLVM	5,612	85	1	[]
[ "<s>", "void", "MSP430InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const"...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "MSP430", "MSP430", "MSP430::GR16RegClass", "MSP430::MOV16rm", "0", "MSP430::GR8RegClass", "MSP430::MOV8rm", "0", "\"Cannot store this register to stack slot!\"" ]	MSP430InstrInfo29	loadRegFromStackSlot	MSP430	MPU	LLVM	5,613	210	1	[]
[ "<s>", "int", "mmix_initial_elimination_offset", "(", "int", "fromreg", ",", "int", "toreg", ")", "{", "int", "regno", ";", "int", "fp_sp_offset", "=", "(", "get_frame_size", "(", ")", "+", "crtl", "->", "outgoing_args_size", "+", "7", ")", "&", "~", "7", ...	[ "The", "difference", "between", "the", "(", "imaginary", ")", "frame", "pointer", "and", "the", "stack", "pointer", ".", "Used", "to", "eliminate", "the", "frame", "pointer", "." ]	[ "mmix", "7", "7", "0", "255", "8", "16", "8", "0", "0", "8" ]	mmix4	mmix_initial_elimination_offset	mmix	CPU	GCC	5,614	109	1	[]
[ "<s>", "void", "split_addsi", "(", "rtx", "*", "operands", ")", "{", "int", "val", "=", "INTVAL", "(", "operands", "[", "2", "]", ")", ";", "if", "(", "val", ">", "127", "&&", "val", "<=", "255", "&&", "satisfies_constraint_Rcq", "(", "operands", "["...	[ "Operands", "0", "..", "2", "are", "the", "operands", "of", "a", "addsi", "which", "uses", "a", "12", "bit", "constant", "in", "operand", "2", ",", "but", "which", "would", "require", "a", "LIMM", "because", "of", "operand", "mismatch", ".", "operands", ...	[ "arc", "2", "127", "255", "0", "3", "2", "4", "0", "1", "3", "1", "4", "0", "2" ]	arc	split_addsi	arc	MPU	GCC	5,615	103	1	[]
[ "<s>", "static", "void", "ix86_dwarf_handle_frame_unspec", "(", "const", "char", "*", "label", ",", "rtx", "pattern", ",", "int", "index", ")", "{", "rtx", "unspec", "=", "SET_SRC", "(", "pattern", ")", ";", "gcc_assert", "(", "GET_CODE", "(", "unspec", ")...	[ "Handle", "the", "TARGET_DWARF_HANDLE_FRAME_UNSPEC", "hook", ".", "This", "is", "called", "from", "dwarf2out.c", "to", "emit", "call", "frame", "instructions", "for", "frame-related", "insns", "containing", "UNSPECs", "and", "UNSPEC_VOLATILEs", "." ]	[ "i386", "0", "0", "0", "0" ]	i3863	ix86_dwarf_handle_frame_unspec	i386	CPU	GCC	5,616	101	1	[]
[ "<s>", "void", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "MCInst", "&", "Res", ")", "const", "{", "assert", "(", "0", "&&", "\"relaxInstruction() unimplemented\"", ")", ";", "}", "</s>" ]	[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]	[ "PowerPC", "0", "\"relaxInstruction() unimplemented\"" ]	PPCAsmBackend38	relaxInstruction	PowerPC	CPU	LLVM	5,617	22	1	[]
[ "<s>", "bool", "ARMTTIImpl", "::", "isLegalMaskedLoad", "(", "Type", "*", "DataTy", ")", "{", "if", "(", "!", "EnableMaskedLoadStores", "\|\|", "!", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "false", ";", "if", "(", "DataTy", "->", "isVectorTy...	[ "Return", "true", "if", "the", "target", "supports", "masked", "load", "." ]	[ "ARM", "ARM", "128", "32", "16", "8" ]	ARMTargetTransformInfo25	isLegalMaskedLoad	ARM	CPU	LLVM	5,618	76	1	[]
[ "<s>", "X86TargetLowering", "::", "ConstraintType", "X86TargetLowering", "::", "getConstraintType", "(", "const", "std", "::", "string", "&", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", "(",...	[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]	[ "X86", "X86", "X86", "1", "0" ]	X86ISelLowering144	getConstraintType	X86	CPU	LLVM	5,619	95	1	[]
[ "<s>", "static", "rtx", "rs6000_emit_vector_compare_inner", "(", "enum", "rtx_code", "code", ",", "rtx", "op0", ",", "rtx", "op1", ")", "{", "rtx", "mask", ";", "machine_mode", "mode", "=", "GET_MODE", "(", "op0", ")", ";", "switch", "(", "code", ")", "{...	[ "Return", "insn", "for", "VSX", "or", "Altivec", "comparisons", "." ]	[ "powerpcspe" ]	powerpcspe	rs6000_emit_vector_compare_inner	powerpcspe	CPU	GCC	5,620	105	1	[]
[ "<s>", "DecodeStatus", "HexagonDisassembler", "::", "getInstruction", "(", "MCInst", "&", "MI", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "os", ",", "raw_ostream", "&", "...	[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]	[ "Hexagon", "Hexagon", "0", "Hexagon", "Hexagon" ]	HexagonDisassembler21	getInstruction	Hexagon	DSP	LLVM	5,621	213	1	[]
[ "<s>", "bool", "XCoreRegisterInfo", "::", "needsFrameMoves", "(", "const", "MachineFunction", "&", "MF", ")", "{", "return", "MF", ".", "getMMI", "(", ")", ".", "hasDebugInfo", "(", ")", "\|\|", "!", "MF", ".", "getFunction", "(", ")", "->", "doesNotThrow", ...	[ "Return", "whether", "to", "emit", "frame", "moves", "." ]	[ "XCore", "XCore" ]	XCoreRegisterInfo12	needsFrameMoves	XCore	MPU	LLVM	5,622	36	1	[]
[ "<s>", "const", "uint32_t", "*", "RISCVRegisterInfo", "::", "getNoPreservedMask", "(", ")", "const", "{", "return", "CSR_NoRegs_RegMask", ";", "}", "</s>" ]	[ "Return", "a", "register", "mask", "that", "clobbers", "everything", "." ]	[ "RI5CY", "RISCV" ]	RISCVRegisterInfo	getNoPreservedMask	RI5CY	CPU	LLVM	5,623	14	1	[]
[ "<s>", "VariantKind", "getKind", "(", ")", "const", "{", "return", "static_cast", "<", "VariantKind", ">", "(", "Kind", ")", ";", "}", "</s>" ]	[ "Returns", "the", "Kind", "of", "lane", "offset", "." ]	[ "AArch64" ]	AArch64MCExpr14	getKind	AArch64	CPU	LLVM	5,624	16	1	[]
[ "<s>", "const", "uint32_t", "*", "RISCVRegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", ")", "const", "{", "auto", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "RISCVSubtarget", ...	[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]	[ "RISCV", "RISCV", "RISCV", "\"interrupt\"", "RISCV", "RISCV", "\"Unrecognized ABI\"", "RISCVABI::ABI_ILP32", "RISCVABI::ABI_LP64", "RISCVABI::ABI_ILP32F", "RISCVABI::ABI_LP64F", "RISCVABI::ABI_ILP32D", "RISCVABI::ABI_LP64D" ]	RISCVRegisterInfo21	getCallPreservedMask	RISCV	CPU	LLVM	5,625	175	1	[]
[ "<s>", "static", "inline", "bool", "offset_9bit_signed_unscaled_p", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "poly_int64", "offset", ")", "{", "HOST_WIDE_INT", "const_offset", ";", "return", "(", "offset", ".", "is_constant", "(", "&", "const_offset", "...	[ "Return", "true", "if", "OFFSET", "is", "a", "signed", "9-bit", "value", "." ]	[ "aarch64", "256", "255" ]	aarch645	offset_9bit_signed_unscaled_p	aarch64	CPU	GCC	5,626	38	1	[]
[ "<s>", "void", "PPCAIXAsmPrinter", "::", "emitGlobalVariable", "(", "const", "GlobalVariable", "", "GV", ")", "{", "ValidateGV", "(", "GV", ")", ";", "if", "(", "isSpecialLLVMGlobalArrayForStaticInit", "(", "GV", ")", ")", "return", ";", "MCSymbolXCOFF", "", ...	[ "Emit", "the", "specified", "global", "variable", "to", "the", ".s", "file", "." ]	[ "PowerPC", "PPC", "\"Encountered a global variable kind that is \"", "\"not supported yet.\"" ]	PPCAsmPrinter112	emitGlobalVariable	PowerPC	CPU	LLVM	5,627	304	1	[]
[ "<s>", "static", "unsigned", "int", "mips_get_compress_mode", "(", "tree", "decl", ")", "{", "unsigned", "int", "flags", ",", "force_on", ";", "flags", "=", "mips_base_compression_flags", ";", "if", "(", "decl", ")", "{", "tree", "parent", "=", "decl_function_...	[ "Return", "the", "compression", "mode", "that", "should", "be", "used", "for", "function", "DECL", ".", "Return", "the", "ambient", "setting", "if", "DECL", "is", "null", "." ]	[ "mips" ]	mips	mips_get_compress_mode	mips	CPU	GCC	5,628	73	1	[]
[ "<s>", "const", "char", "*", "nvptx_output_mov_insn", "(", "rtx", "dst", ",", "rtx", "src", ")", "{", "machine_mode", "dst_mode", "=", "GET_MODE", "(", "dst", ")", ";", "machine_mode", "src_mode", "=", "GET_MODE", "(", "src", ")", ";", "machine_mode", "dst...	[ "Output", "a", "pattern", "for", "a", "move", "instruction", "." ]	[ "nvptx", "0", "0", "0", "0", "\"%.\\tcvta%D1%t0\\t%0, %1;\"", "\"%.\\tmov%t0\\t%0, %1;\"", "\"%.\\tmov%t0\\t%0, %1;\"", "\"%.\\tmov.b%T0\\t%0, %1;\"", "128", "128", "\"%.\\tmov.u64\\t%0.x, %L1;\\n\\t%.\\tmov.u64\\t%0.y, %H1;\"", "\"%.\\tmov.u64\\t%L0, %1.x;\\n\\t%.\\tmov.u64\\t%H0, %1.y;\"",...	nvptx	nvptx_output_mov_insn	nvptx	GPU	GCC	5,629	256	1	[]
[ "<s>", "static", "bool", "loongarch_can_change_mode_class", "(", "machine_mode", ",", "machine_mode", ",", "reg_class_t", "rclass", ")", "{", "return", "!", "reg_classes_intersect_p", "(", "FP_REGS", ",", "rclass", ")", ";", "}", "</s>" ]	[ "Implement", "TARGET_CAN_CHANGE_MODE_CLASS", "." ]	[ "loongarch" ]	loongarch	loongarch_can_change_mode_class	loongarch	CPU	GCC	5,630	22	1	[]
[ "<s>", "static", "machine_mode", "promote_arg", "(", "machine_mode", "mode", ",", "bool", "prototyped", ")", "{", "if", "(", "!", "prototyped", "&&", "mode", "==", "SFmode", ")", "mode", "=", "DFmode", ";", "else", "if", "(", "GET_MODE_SIZE", "(", "mode", ...	[ "A", "non-memory", "argument", "of", "mode", "MODE", "is", "being", "passed", ",", "determine", "the", "mode", "it", "should", "be", "promoted", "to", ".", "This", "is", "also", "used", "for", "determining", "return", "type", "promotion", "." ]	[ "nvptx" ]	nvptx	promote_arg	nvptx	GPU	GCC	5,631	45	1	[]
[ "<s>", "static", "unsigned", "int", "rest_of_insert_bti", "(", "void", ")", "{", "timevar_push", "(", "TV_MACH_DEP", ")", ";", "rtx", "bti_insn", ";", "rtx_insn", "*", "insn", ";", "basic_block", "bb", ";", "if", "(", "!", "cgraph_node", "::", "get", "(", ...	[ "This", "is", "implemented", "as", "a", "late", "RTL", "pass", "that", "runs", "before", "branch", "shortening", "and", "does", "the", "following", "." ]	[ "aarch64", "0", "1", "0", "0", "0" ]	aarch64-bti-insert2	rest_of_insert_bti	aarch64	CPU	GCC	5,632	316	1	[]
[ "<s>", "static", "void", "emitSPUpdate", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "unsigned", "StackPtr", ",", "int64_t", "NumBytes", ",", "bool", "Is64Bit", ",", "const", "TargetInstrInfo", "&", "TII", ...	[ "Emit", "a", "series", "of", "instructions", "to", "increment", "/", "decrement", "the", "stack", "pointer", "by", "a", "constant", "value", "." ]	[ "X86", "0", "1LL", "31", "1", "8", "4", "X86::RAX", "X86::EAX", "X86::PUSH64r", "X86::PUSH32r", "X86::POP64r", "X86::POP32r", "3" ]	X86FrameLowering45	emitSPUpdate	X86	CPU	LLVM	5,633	275	1	[]
[ "<s>", "const", "char", "*", "AMDGPUCFGPerform", "::", "getPassName", "(", ")", "const", "{", "return", "\"AMD IL Control Flow Graph structurizer Pass\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "R600", "\"AMD IL Control Flow Graph structurizer Pass\"" ]	AMDILCFGStructurizer16	getPassName	R600	GPU	LLVM	5,634	14	1	[]
[ "<s>", "static", "void", "def_builtin", "(", "const", "char", "*", "name", ",", "tree", "type", ",", "enum", "rs6000_builtins", "code", ")", "{", "tree", "t", ";", "unsigned", "classify", "=", "rs6000_builtin_info", "[", "(", "int", ")", "code", "]", "."...	[ "Add", "a", "SPARC", "builtin", "function", "with", "NAME", ",", "ICODE", ",", "CODE", "and", "TYPE", ".", "Return", "the", "function", "decl", "or", "NULL_TREE", "if", "the", "builtin", "was", "not", "added", "." ]	[ "rs6000", "\"\"", "0", "\"internal error: builtin function %qs already processed\"", "0", "1", "1", "\", const\"", "0", "1", "1", "\", pure\"", "0", "1", "1", "1", "\", fp, pure\"", "1", "\", fp, const\"", "0", "\"rs6000_builtin, code = %4d, %s%s\\n\"" ]	rs6000-call	def_builtin	rs6000	CPU	GCC	5,635	275	1	[]
[ "<s>", "void", "AMDGPUPassConfig", "::", "addIRPasses", "(", ")", "{", "const", "AMDGPUTargetMachine", "&", "TM", "=", "getAMDGPUTargetMachine", "(", ")", ";", "disablePass", "(", "&", "StackMapLivenessID", ")", ";", "disablePass", "(", "&", "FuncletLayoutID", "...	[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU" ]	AMDGPUTargetMachine30	addIRPasses	AMDGPU	GPU	LLVM	5,636	234	1	[]
[ "<s>", "void", "sparc_emit_fixunsdi", "(", "rtx", "*", "operands", ",", "machine_mode", "mode", ")", "{", "rtx", "i0", ",", "i1", ",", "f0", ",", "in", ",", "out", ",", "limit", ";", "out", "=", "operands", "[", "0", "]", ";", "in", "=", "force_reg...	[ "Generate", "an", "FP", "to", "unsigned", "DImode", "conversion", ".", "This", "is", "the", "same", "code", "optabs", "would", "emit", "if", "we", "did", "n't", "have", "TFmode", "patterns", "." ]	[ "sparc", "0", "1", "\"9223372036854775808.0\"", "0", "63" ]	sparc	sparc_emit_fixunsdi	sparc	CPU	GCC	5,637	238	1	[]
[ "<s>", "static", "int", "frv_compare_insns", "(", "const", "void", "", "first", ",", "const", "void", "", "second", ")", "{", "const", "rtx", "", "insn1", "=", "first", ",", "", "insn2", "=", "second", ";", "return", "frv_insn_unit", "(", "*", "ins...	[ "Compare", "two", "instructions", "by", "their", "frv_insn_unit", "." ]	[ "frv" ]	frv2	frv_compare_insns	frv	VLIW	GCC	5,638	41	1	[]
[ "<s>", "int", "ix86_use_fcomi_compare", "(", "enum", "rtx_code", "code", "ATTRIBUTE_UNUSED", ")", "{", "enum", "rtx_code", "swapped_code", "=", "swap_condition", "(", "code", ")", ";", "return", "(", "(", "ix86_fp_comparison_cost", "(", "code", ")", "==", "ix86_...	[ "Return", "true", "if", "we", "should", "use", "an", "FCOMI", "instruction", "for", "this", "fp", "comparison", "." ]	[ "i386" ]	i3863	ix86_use_fcomi_compare	i386	CPU	GCC	5,639	46	1	[]
[ "<s>", "static", "int", "mergeSPUpdates", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "unsigned", "StackPtr", ",", "bool", "doMergeWithPrevious", ")", "{", "if", "(", "(", "doMergeWithPrevious", "&&", "MBBI...	[ "Check", "the", "instruction", "before/after", "the", "passed", "instruction", "." ]	[ "X86", "0", "0", "0", "X86::ADD64ri32", "X86::ADD64ri8", "X86::ADD32ri", "X86::ADD32ri8", "0", "2", "X86::SUB64ri32", "X86::SUB64ri8", "X86::SUB32ri", "X86::SUB32ri8", "0", "2" ]	X86FrameInfo	mergeSPUpdates	X86	CPU	LLVM	5,640	244	1	[]
[ "<s>", "static", "tree", "v850_handle_data_area_attribute", "(", "tree", "", "node", ",", "tree", "name", ",", "tree", "args", "ATTRIBUTE_UNUSED", ",", "int", "flags", "ATTRIBUTE_UNUSED", ",", "bool", "", "no_add_attrs", ")", "{", "v850_data_area", "data_area", ...	[ "Handle", "a", "``", "sda", "''", ",", "``", "tda", "''", "or", "``", "zda", "''", "attribute", ";", "arguments", "as", "in", "struct", "attribute_spec.handler", "." ]	[ "v850", "\"sda\"", "\"tda\"", "\"zda\"", "\"%Jdata area attributes cannot be specified for \"", "\"local variables\"", "\"data area of %q+D conflicts with previous declaration\"" ]	v8503	v850_handle_data_area_attribute	v850	MPU	GCC	5,641	159	1	[]
[ "<s>", "int", "main", "(", "void", ")", "{", "enum", "avr_arch_id", "arch_id", "=", "ARCH_UNKNOWN", ";", "size_t", "i", ",", "n_mcus", "=", "0", ";", "const", "avr_mcu_t", "*", "mcu", ";", "printf", "(", "\"@c Copyright (C) 2012-2018 Free Software Foundation, In...	[ "Main", "program", "to", "convert", "flat", "files", "into", "built-in", "initialization", "code", "." ]	[ "avr", "0", "\"@c Copyright (C) 2012-2018 Free Software Foundation, Inc.\\n\"", "\"@c This is part of the GCC manual.\\n\"", "\"@c For copying conditions, see the file \"", "\"gcc/doc/include/fdl.texi.\\n\\n\"", "\"@c This file is generated automatically using\\n\"", "\"@c gcc/config/avr/gen-avr-mmcu-...	gen-avr-mmcu-texi5	main	avr	MPU	GCC	5,642	203	1	[]
[ "<s>", "bool", "RISCVTargetLowering", "::", "isDesirableToCommuteWithShift", "(", "const", "SDNode", "*", "N", ",", "CombineLevel", "Level", ")", "const", "{", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "0", ")", ";", "MVT", "Ty", "=", "N0", ".", ...	[ "Return", "true", "if", "it", "is", "profitable", "to", "move", "this", "shift", "by", "a", "constant", "amount", "through", "its", "operand", ",", "adjusting", "any", "immediate", "operands", "as", "necessary", "to", "preserve", "semantics", "." ]	[ "RISCV", "RISCV", "0", "ISD::ADD", "ISD::OR", "1", "1", "RISCVMatInt::getIntMatCost", "RISCVMatInt::getIntMatCost" ]	RISCVISelLowering36	isDesirableToCommuteWithShift	RISCV	CPU	LLVM	5,643	213	1	[]
[ "<s>", "unsigned", "stackAlignment", "(", ")", "const", "{", "return", "8", ";", "}", "</s>" ]	[ "The", "minimum", "alignment", "known", "to", "hold", "of", "the", "stack", "frame", "on", "entry", "to", "the", "function", "and", "which", "must", "be", "maintained", "by", "every", "function", "." ]	[ "Cpu0", "8" ]	Cpu0Subtarget	stackAlignment	Cpu0	CPU	LLVM	5,644	10	1	[]
[ "<s>", "CCAssignFn", "*", "MipsTargetLowering", "::", "CCAssignFnForCall", "(", ")", "const", "{", "return", "CC_Mips", ";", "}", "</s>" ]	[ "Selects", "the", "correct", "CCAssignFn", "for", "a", "given", "CallingConvention", "value", "." ]	[ "Mips", "Mips", "Mips" ]	MipsISelLowering10	CCAssignFnForCall	Mips	CPU	LLVM	5,645	13	1	[]
[ "<s>", "const", "LanaiRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "Lanai", "Lanai" ]	LanaiSubtarget	getRegisterInfo	Lanai	CPU	LLVM	5,646	18	1	[]
[ "<s>", "bool", "PPCAsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpNo", ",", "unsigned", "AsmVariant", ",", "const", "char", "", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "ExtraCode", ...	[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]	[ "PowerPC", "PPC", "0", "1", "0", "0", "1", "1", "\"i\"" ]	PPCAsmPrinter (2)	PrintAsmOperand	PowerPC	CPU	LLVM	5,647	166	1	[]
[ "<s>", "SDValue", "MipsSETargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDValue", "Val", ";", "switch", "(", "N", "->", ...	[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]	[ "Mips", "Mips", "ISD::ADDE", "ISD::AND", "ISD::SUBE", "ISD::MUL", "ISD::SHL", "ISD::SRA", "ISD::SRL", "ISD::VSELECT", "ISD::XOR", "ISD::SETCC", "Mips" ]	MipsSEISelLowering61	PerformDAGCombine	Mips	CPU	LLVM	5,648	227	1	[]
[ "<s>", "static", "bool", "microblaze_valid_base_register_p", "(", "rtx", "x", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "int", "strict", ")", "{", "if", "(", "!", "strict", "&&", "GET_CODE", "(", "x", ")", "==", "SUBREG", ")", "x", "=", "SUBREG...	[ "Return", "true", "if", "X", "is", "a", "valid", "base", "register", "for", "the", "given", "mode", ".", "Allow", "only", "hard", "registers", "if", "STRICT", "." ]	[ "microblaze" ]	microblaze	microblaze_valid_base_register_p	microblaze	MPU	GCC	5,649	55	1	[]
[ "<s>", "static", "void", "segv_crash_handler", "(", "int", "sig", "ATTRIBUTE_UNUSED", ")", "{", "internal_error", "(", "\"Segmentation Fault (code)\"", ")", ";", "}", "</s>" ]	[ "On", "Darwin/powerpc", ",", "hitting", "the", "stack", "limit", "turns", "into", "a", "SIGSEGV", ".", "This", "code", "detects", "the", "difference", "between", "hitting", "the", "stack", "limit", "and", "a", "true", "wild", "pointer", "dereference", "by", ...	[ "powerpcspe", "\"Segmentation Fault (code)\"" ]	host-darwin	segv_crash_handler	powerpcspe	CPU	GCC	5,650	15	1	[]
[ "<s>", "unsigned", "HexagonTTIImpl", "::", "getPrefetchDistance", "(", ")", "const", "{", "return", "ST", ".", "getL1PrefetchDistance", "(", ")", ";", "}", "</s>" ]	[ "Return", "the", "preferred", "prefetch", "distance", "in", "terms", "of", "instructions", "." ]	[ "Hexagon", "Hexagon" ]	HexagonTargetTransformInfo	getPrefetchDistance	Hexagon	DSP	LLVM	5,651	16	1	[]
[ "<s>", "unsigned", "getReg", "(", ")", "const", "override", "{", "assert", "(", "Kind", "==", "Register", "&&", "\"Invalid type access!\"", ")", ";", "return", "Reg", ".", "RegNum", ";", "}", "</s>" ]	[ "Returns", "the", "register", "associated", "with", "this", "edge", "." ]	[ "CSKY", "\"Invalid type access!\"" ]	CSKYAsmParser	getReg	CSKY	CPU	LLVM	5,652	22	1	[]
[ "<s>", "bool", "X86AsmBackend", "::", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ")", "const", "{", "if", "(", "getRelaxedOpcodeBranch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "!=", "Inst", ".", "getOpcode", "(", ")", ")", "return", ...	[ "Check", "whether", "the", "given", "instruction", "may", "need", "relaxation", "." ]	[ "X86", "X86", "1" ]	X86AsmBackend (2)3	mayNeedRelaxation	X86	CPU	LLVM	5,653	83	1	[]
[ "<s>", "void", "Z80oldRegisterInfo", "::", "materializeFrameBaseRegister", "(", "MachineBasicBlock", "", "MBB", ",", "unsigned", "BaseReg", ",", "int", "FrameIdx", ",", "int64_t", "Offset", ")", "const", "{", "MachineFunction", "&", "MF", "=", "", "MBB", "->",...	[ "Insert", "defining", "instruction", "(", "s", ")", "for", "a", "pointer", "to", "FrameIdx", "before", "insertion", "point", "I", "." ]	[ "Z80old", "Z80old", "Z80old::IR16RegClass", "Z80old::LD88ro", "Z80old::IR16RegClass", "Z80old::OR16RegClass", "Z80old::LD16ri", "Z80old::ADD16ao" ]	Z80oldRegisterInfo	materializeFrameBaseRegister	Z80old	MPU	LLVM	5,654	236	1	[]
[ "<s>", "bool", "AMDGPUInstructionSelector", "::", "select", "(", "MachineInstr", "&", "I", ",", "CodeGenCoverage", "&", "CoverageInfo", ")", "const", "{", "if", "(", "I", ".", "isPHI", "(", ")", ")", "return", "selectPHI", "(", "I", ")", ";", "if", "(", ...	[ "Select", "the", "(", "possibly", "generic", ")", "instruction", "I", "to", "only", "use", "target-specific", "opcodes", "." ]	[ "AMDGPU", "AMDGPU", "SI", "SI", "SI", "SI", "AMDGPU::ATOMIC_FENCE" ]	AMDGPUInstructionSelector3	select	AMDGPU	GPU	LLVM	5,655	434	1	[]
[ "<s>", "bool", "AArch64InstrInfo", "::", "isGPRZero", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "AArch64", "::", "MOVZWi", ":", "case", ...	[ "Does", "this", "instruction", "set", "its", "full", "destination", "register", "to", "zero", "?" ]	[ "AArch64", "AArch64", "AArch64::MOVZWi", "AArch64::MOVZXi", "1", "1", "0", "3", "2", "0", "\"invalid MOVZi operands\"", "AArch64::ANDWri", "1", "AArch64::WZR", "AArch64::ANDXri", "1", "AArch64::XZR", "1", "AArch64::WZR" ]	AArch64InstrInfo1	isGPRZero	AArch64	CPU	LLVM	5,656	166	1	[]
[ "<s>", "static", "bool", "alpha_secondary_memory_needed", "(", "machine_mode", ",", "reg_class_t", "class1", ",", "reg_class_t", "class2", ")", "{", "return", "(", "!", "TARGET_FIX", "&&", "(", "(", "class1", "==", "FLOAT_REGS", "&&", "class2", "!=", "FLOAT_REGS...	[ "Implement", "TARGET_SECONDARY_MEMORY_NEEDED", ".", "If", "we", "are", "copying", "between", "general", "and", "FP", "registers", ",", "we", "need", "a", "memory", "location", "unless", "the", "FIX", "extension", "is", "available", "." ]	[ "alpha" ]	alpha	alpha_secondary_memory_needed	alpha	MPU	GCC	5,657	42	1	[]
[ "<s>", "BitVector", "R600RegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "const", "R600InstrInfo", "*", "TII", "=", "static_cast", "<", "cons...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "AMDGPU", "R600", "R600", "R600", "AMDGPU::ZERO", "AMDGPU::HALF", "AMDGPU::ONE", "AMDGPU::ONE_INT", "AMDGPU::NEG_HALF", "AMDGPU::NEG_ONE", "AMDGPU::PV_X", "AMDGPU::ALU_LITERAL_X", "AMDGPU::ALU_CONST", "AMDGPU::PREDICATE_BIT", "AMDGPU::PRED_SEL_OFF", "AMDGPU::PRED_SEL_ZERO", "AMDGPU::...	R600RegisterInfo (2)	getReservedRegs	AMDGPU	GPU	LLVM	5,658	224	1	[]
[ "<s>", "bool", "AArch64TargetLowering", "::", "isExtractSubvectorCheap", "(", "EVT", "ResVT", ",", "EVT", "SrcVT", ",", "unsigned", "Index", ")", "const", "{", "if", "(", "!", "isOperationLegalOrCustom", "(", "ISD", "::", "EXTRACT_SUBVECTOR", ",", "ResVT", ")", ...	[ "Return", "true", "if", "EXTRACT_SUBVECTOR", "is", "cheap", "for", "this", "result", "type", "with", "this", "index", "." ]	[ "AArch64", "AArch64", "ISD::EXTRACT_SUBVECTOR", "0" ]	AArch64ISelLowering45	isExtractSubvectorCheap	AArch64	CPU	LLVM	5,659	47	1	[]
[ "<s>", "static", "HOST_WIDE_INT", "ix86_static_rtx_alignment", "(", "machine_mode", "mode", ")", "{", "if", "(", "mode", "==", "DFmode", ")", "return", "64", ";", "if", "(", "ALIGN_MODE_128", "(", "mode", ")", ")", "return", "MAX", "(", "128", ",", "GET_MO...	[ "Implement", "TARGET_STATIC_RTX_ALIGNMENT", "." ]	[ "i386", "64", "128" ]	i386	ix86_static_rtx_alignment	i386	CPU	GCC	5,660	42	1	[]
[ "<s>", "int", "sparc_flat_epilogue_delay_slots", "(", ")", "{", "if", "(", "!", "current_frame_info", ".", "initialized", ")", "(", "void", ")", "sparc_flat_compute_frame_size", "(", "get_frame_size", "(", ")", ")", ";", "if", "(", "current_frame_info", ".", "to...	[ "Define", "the", "number", "of", "delay", "slots", "needed", "for", "the", "function", "epilogue", ".", "On", "the", "sparc", ",", "we", "need", "a", "slot", "if", "either", "no", "stack", "has", "been", "allocated", ",", "or", "the", "only", "register",...	[ "sparc", "0", "1", "0" ]	sparc2	sparc_flat_epilogue_delay_slots	sparc	CPU	GCC	5,661	37	1	[]
[ "<s>", "std", "::", "unique_ptr", "<", "MCObjectWriter", ">", "createObjectWriter", "(", "raw_pwrite_stream", "&", "OS", ")", "const", "override", "{", "return", "createSystemZObjectWriter", "(", "OS", ",", "OSABI", ")", ";", "}", "</s>" ]	[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]	[ "SystemZ", "SystemZ" ]	SystemZMCAsmBackend1	createObjectWriter	SystemZ	CPU	LLVM	5,662	24	1	[]
[ "<s>", "bool", "AVRAsmBackend", "::", "shouldForceRelocation", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ")", "{", "switch", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "...	[ "Hook", "to", "check", "if", "a", "relocation", "is", "needed", "for", "some", "target", "specific", "reason", "." ]	[ "AVR", "AVR", "AVR::fixup_7_pcrel", "AVR::fixup_13_pcrel", "AVR::fixup_call" ]	AVRAsmBackend	shouldForceRelocation	AVR	MPU	LLVM	5,663	58	1	[]
[ "<s>", "static", "rtx", "nvptx_libcall_value", "(", "machine_mode", "mode", ",", "const_rtx", ")", "{", "if", "(", "!", "cfun", "->", "machine", "->", "doing_call", ")", "return", "gen_rtx_REG", "(", "mode", ",", "NVPTX_RETURN_REGNUM", ")", ";", "return", "g...	[ "Implement", "TARGET_LIBCALL_VALUE", "." ]	[ "nvptx" ]	nvptx3	nvptx_libcall_value	nvptx	GPU	GCC	5,664	34	1	[]
[ "<s>", "static", "rtx_insn", "", "nds32_md_asm_adjust", "(", "vec", "<", "rtx", ">", "&", "outputs", "ATTRIBUTE_UNUSED", ",", "vec", "<", "rtx", ">", "&", "inputs", "ATTRIBUTE_UNUSED", ",", "vec", "<", "const", "char", "", ">", "&", "constraints", "ATTRI...	[ "Miscellaneous", "Parameters", "." ]	[ "nds32" ]	nds325	nds32_md_asm_adjust	nds32	CPU	GCC	5,665	66	1	[]
[ "<s>", "bool", "AMDGPUAsmBackend", "::", "writeNopData", "(", "uint64_t", "Count", ",", "MCObjectWriter", "*", "OW", ")", "const", "{", "OW", "->", "WriteZeros", "(", "Count", "%", "4", ")", ";", "Count", "/=", "4", ";", "const", "uint32_t", "Encoded_S_NOP...	[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]	[ "AMDGPU", "AMDGPU", "4", "4", "0xbf800000", "0" ]	AMDGPUAsmBackend11	writeNopData	AMDGPU	GPU	LLVM	5,666	58	1	[]
[ "<s>", "bool", "PPCFrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegiste...	[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...	[ "PowerPC", "PPC", "PPC", "0", "PPC::VRSAVE", "PPC::CR2", "PPC::CR4", "PPC", "PPC", "PPC", "PPC::MFCR", "PPC::R12", "PPC::STW", "PPC::R12", "PPC::MTVSRD" ]	PPCFrameLowering33	spillCalleeSavedRegisters	PowerPC	CPU	LLVM	5,667	438	1	[]
[ "<s>", "void", "MipsInstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "OS", ",", "unsigned", "RegNo", ")", "const", "{", "OS", "<<", "'$'", "<<", "LowercaseString", "(", "getRegisterName", "(", "RegNo", ")", ")", ";", "}", "</s>" ]	[ "Print", "the", "assembler", "register", "name", "." ]	[ "Mips", "Mips" ]	MipsInstPrinter35	printRegName	Mips	CPU	LLVM	5,668	27	1	[]
[ "<s>", "void", "HexagonPassConfig", "::", "addPreEmitPass", "(", ")", "{", "bool", "NoOpt", "=", "(", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ")", ";", "if", "(", "!", "NoOpt", ")", "addPass", "(", "createHexagonNewValueJump", "(", ")", ...	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]	HexagonTargetMachine13	addPreEmitPass	Hexagon	DSP	LLVM	5,669	101	1	[]
[ "<s>", "SDValue", "NyuziTargetLowering", "::", "getAddr", "(", "const", "NodeTy", "*", "N", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "DL", "(", "N", ")", ";", "EVT", "Ty", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ...	[ "Return", "the", "address", "accessed", "by", "this", "recipe", "." ]	[ "Nyuzi", "Nyuzi", "Nyuzi::GP_REG", "MVT::i32", "NyuziISD::GOT_ADDR", "Nyuzi::MO_GOT", "Nyuzi::MO_ABS_HI", "Nyuzi::MO_ABS_LO", "NyuziISD::MOVEHI", "MVT::i32", "NyuziISD::ORLO", "MVT::i32" ]	NyuziISelLowering	getAddr	Nyuzi	GPU	LLVM	5,670	194	1	[]
[ "<s>", "SDValue", "LanaiTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "const", "...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "Lanai", "Lanai", "ISD::InputArg", "\"Unsupported calling convention\"" ]	LanaiISelLowering1	LowerFormalArguments	Lanai	CPU	LLVM	5,671	86	1	[]
[ "<s>", "SDValue", "MipsTargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "unsigned", "opc", "=", "N", "->", "getOpcode", "(",...	[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]	[ "Mips", "Mips", "ISD::ADDE", "ISD::SUBE", "ISD::SDIVREM", "ISD::UDIVREM" ]	MipsISelLowering36	PerformDAGCombine	Mips	CPU	LLVM	5,672	104	1	[]
[ "<s>", "void", "rs6000_emit_le_vsx_load", "(", "rtx", "dest", ",", "rtx", "source", ",", "machine_mode", "mode", ")", "{", "if", "(", "mode", "==", "TImode", "\|\|", "mode", "==", "V1TImode", ")", "{", "mode", "=", "V2DImode", ";", "dest", "=", "gen_lowpar...	[ "Emit", "a", "little-endian", "load", "from", "vector", "memory", "location", "SOURCE", "to", "VSX", "register", "DEST", "in", "mode", "MODE", ".", "The", "load", "is", "done", "with", "two", "permuting", "insn", "'s", "that", "represent", "an", "lxvd2x", ...	[ "rs6000", "0" ]	rs6000	rs6000_emit_le_vsx_load	rs6000	CPU	GCC	5,673	82	1	[]
[ "<s>", "bool", "AArch64InstrInfo", "::", "analyzeCompare", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "&", "SrcReg", ",", "unsigned", "&", "SrcReg2", ",", "int", "&", "CmpMask", ",", "int", "&", "CmpValue", ")", "const", "{", "switch", "(", ...	[ "analyzeCompare", "-", "For", "a", "comparison", "instruction", ",", "return", "the", "source", "registers", "in", "SrcReg", "and", "SrcReg2", "if", "having", "two", "register", "operands", ",", "and", "the", "value", "it", "compares", "against", "in", "CmpVal...	[ "AArch64", "AArch64", "AArch64::SUBSWrr", "AArch64::SUBSWrs", "AArch64::SUBSWrx", "AArch64::SUBSXrr", "AArch64::SUBSXrs", "AArch64::SUBSXrx", "AArch64::ADDSWrr", "AArch64::ADDSWrs", "AArch64::ADDSWrx", "AArch64::ADDSXrr", "AArch64::ADDSXrs", "AArch64::ADDSXrx", "1", "2", "0", "0", ...	AArch64InstrInfo1	analyzeCompare	AArch64	CPU	LLVM	5,674	277	1	[]
[ "<s>", "void", "LanaiFrameLowering", "::", "determineFrameLayout", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "LanaiRegisterInfo", "*", "LRI", "=", "STI", ".", ...	[ "Determine", "the", "frame", "layout", "but", "do", "not", "update", "the", "machine", "function", "." ]	[ "Lanai", "Lanai", "Lanai" ]	LanaiFrameLowering2	determineFrameLayout	Lanai	CPU	LLVM	5,675	131	1	[]
[ "<s>", "void", "VEAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "TargetOpcode", "::", "DBG_VALUE", ":", "return", ...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "VE", "VE", "VE" ]	VEAsmPrinter1	EmitInstruction	VE	CPU	LLVM	5,676	101	1	[]
[ "<s>", "unsigned", "PIC16InstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "PIC16", "::", "movf", "&&", "MI", "->", "get...	[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...	[ "PIC16", "PIC16", "PIC16::movf", "0", "1", "1", "0", "0" ]	PIC16InstrInfo	isLoadFromStackSlot	PIC16	MPU	LLVM	5,677	81	1	[]
[ "<s>", "static", "unsigned", "HOST_WIDE_INT", "compute_current_alignment", "(", "unsigned", "HOST_WIDE_INT", "base_align", ",", "unsigned", "HOST_WIDE_INT", "offset", ")", "{", "if", "(", "offset", "==", "0", ")", "return", "base_align", ";", "return", "MIN", "(",...	[ "Compute", "the", "alignment", "of", "pointer+OFFSET", "where", "the", "original", "alignment", "of", "pointer", "was", "BASE_ALIGN", "." ]	[ "rs6000", "0" ]	rs6000-string	compute_current_alignment	rs6000	CPU	GCC	5,678	35	1	[]
[ "<s>", "bool", "AArch64DAGToDAGISel", "::", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "unsigned", "ConstraintID", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "{", "switch", "(", "ConstraintID", ")", "{", ...	[ "SelectInlineAsmMemoryOperand", "-", "Select", "the", "specified", "address", "as", "a", "target", "addressing", "mode", ",", "according", "to", "the", "specified", "constraint", "." ]	[ "AArch64", "AArch64", "\"Unexpected asm memory constraint\"", "MVT::i64", "0" ]	AArch64ISelDAGToDAG1	SelectInlineAsmMemoryOperand	AArch64	CPU	LLVM	5,679	144	1	[]
[ "<s>", "void", "SITargetLowering", "::", "AdjustInstrPostInstrSelection", "(", "MachineInstr", "&", "MI", ",", "SDNode", "", "Node", ")", "const", "{", "const", "SIInstrInfo", "", "TII", "=", "getSubtarget", "(", ")", "->", "getInstrInfo", "(", ")", ";", "...	[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'hasPostISelHook", "'", "flag", "." ]	[ "AMDGPU", "SI", "SI", "SI", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "1", "AMDGPU::AV_64RegClassID", "AMDGPU::AV_32RegClassID", "1", "AMDGPU::getAtomicNoRetOp", "1", "0", "0", "1", "0", "AMDGPU::EXTRACT_SUBREG", "0", "0",...	SIISelLowering11	AdjustInstrPostInstrSelection	AMDGPU	GPU	LLVM	5,680	483	1	[]
[ "<s>", "static", "bool", "rs6000_slow_unaligned_access", "(", "machine_mode", "mode", ",", "unsigned", "int", "align", ")", "{", "return", "(", "STRICT_ALIGNMENT", "\|\|", "(", "!", "TARGET_EFFICIENT_UNALIGNED_VSX", "&&", "(", "(", "SCALAR_FLOAT_MODE_NOT_VECTOR_P", "(",...	[ "Implement", "TARGET_SLOW_UNALIGNED_ACCESS", ".", "Altivec", "vector", "memory", "instructions", "simply", "ignore", "the", "low", "bits", ";", "VSX", "memory", "instructions", "are", "aligned", "to", "4", "or", "8", "bytes", "." ]	[ "rs6000", "32" ]	rs6000	rs6000_slow_unaligned_access	rs6000	CPU	GCC	5,681	60	1	[]
[ "<s>", "bool", "PPCRegisterInfo", "::", "hasReservedSpillSlot", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Reg", ",", "int", "&", "FrameIdx", ")", "const", "{", "const", "PPCSubtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", ...	[ "Return", "true", "if", "target", "has", "reserved", "a", "spill", "slot", "in", "the", "stack", "frame", "of", "the", "given", "function", "for", "the", "specified", "register", "." ]	[ "PowerPC", "PPC", "PPC", "PPC", "PPC::CR2", "PPC::CR4", "PPC" ]	PPCRegisterInfo94	hasReservedSpillSlot	PowerPC	CPU	LLVM	5,682	77	1	[]
[ "<s>", "static", "rtx", "legitimize_pic_address", "(", "rtx", "orig", ",", "rtx", "reg", ",", "rtx", "picreg", ")", "{", "rtx", "addr", "=", "orig", ";", "rtx", "new_rtx", "=", "orig", ";", "if", "(", "GET_CODE", "(", "addr", ")", "==", "SYMBOL_REF", ...	[ "Legitimize", "PIC", "addresses", ".", "If", "the", "address", "is", "already", "position-independent", ",", "we", "return", "ORIG", ".", "Newly", "generated", "position-independent", "addresses", "go", "into", "a", "reg", ".", "This", "is", "REG", "if", "nonz...	[ "c6x", "0", "2", "1", "1", "0", "0", "0", "0", "1", "1", "0", "1" ]	c6x	legitimize_pic_address	c6x	VLIW	GCC	5,683	404	1	[]
[ "<s>", "bool", "arc_can_use_return_insn", "(", "void", ")", "{", "return", "(", "reload_completed", "&&", "cfun", "->", "machine", "->", "frame_info", ".", "total_size", "==", "0", "&&", "!", "ARC_INTERRUPT_P", "(", "arc_compute_function_type", "(", "cfun", ")",...	[ "Return", "nonzero", "if", "this", "function", "is", "known", "to", "have", "a", "null", "epilogue", ".", "This", "allows", "the", "optimizer", "to", "omit", "jumps", "to", "jumps", "if", "no", "stack", "was", "created", "." ]	[ "arc", "0" ]	arc	arc_can_use_return_insn	arc	MPU	GCC	5,684	31	1	[]
[ "<s>", "Value", "*", "AArch64TargetLowering", "::", "getSafeStackPointerLocation", "(", "IRBuilder", "<", ">", "&", "IRB", ")", "const", "{", "if", "(", "!", "Subtarget", "->", "isTargetAndroid", "(", ")", ")", "return", "TargetLowering", "::", "getSafeStackPoin...	[ "Return", "true", "if", "the", "target", "stores", "SafeStack", "pointer", "at", "a", "fixed", "offset", "in", "some", "non-standard", "address", "space", ",", "and", "populates", "the", "address", "space", "and", "offset", "as", "appropriate", "." ]	[ "AArch64", "AArch64", "0x48", "Intrinsic::getDeclaration", "Intrinsic::thread_pointer", "0" ]	AArch64ISelLowering (2)	getSafeStackPointerLocation	AArch64	CPU	LLVM	5,685	107	1	[]
[ "<s>", "static", "bool", "branch_needs_nop_p", "(", "rtx_insn", "", "insn", ")", "{", "rtx_insn", "", "jump_insn", ";", "if", "(", "dbr_sequence_length", "(", ")", ")", "return", "FALSE", ";", "jump_insn", "=", "next_active_insn", "(", "JUMP_LABEL_AS_INSN", ...	[ "Return", "TRUE", "if", "INSN", ",", "a", "forward", "jump", "insn", ",", "needs", "a", "nop", "in", "its", "delay", "slot", ".", "This", "occurs", "when", "INSN", "has", "an", "unfilled", "delay", "slot", "and", "is", "followed", "by", "an", "asm", ...	[ "pa", "0", "0" ]	pa	branch_needs_nop_p	pa	CPU	GCC	5,686	95	1	[]
[ "<s>", "EVT", "X86TargetLowering", "::", "getOptimalMemOpType", "(", "uint64_t", "Size", ",", "unsigned", "DstAlign", ",", "unsigned", "SrcAlign", ",", "bool", "IsMemset", ",", "bool", "ZeroMemset", ",", "bool", "MemcpyStrSrc", ",", "const", "AttributeList", "&", ...	[ "It", "returns", "EVT", ":", ":Other", "if", "the", "type", "should", "be", "determined", "using", "generic", "target-independent", "logic", "." ]	[ "X86", "X86", "16", "0", "16", "0", "16", "32", "256", "MVT::v32i8", "128", "MVT::v16i8", "128", "MVT::v4f32", "8", "MVT::f64", "8", "MVT::i64", "MVT::i32" ]	X86ISelLowering108	getOptimalMemOpType	X86	CPU	LLVM	5,687	232	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AsmPrinter", "::", "getAnalysisUsage", "(", "AU", ")", ";", "AU", ".", "setPreservesAll", "(", ")", ";", "}", "</s>" ]	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "ARM64" ]	ARM64AsmPrinter	getAnalysisUsage	ARM64	CPU	LLVM	5,688	23	1	[]
[ "<s>", "void", "AVRFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "const", "AVRMachineFunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "AVRMachineFunctionInfo", ">", "("...	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "AVR", "AVR", "AVR", "AVR", "\"Can only insert epilog into returning blocks\"", "AVR", "AVR", "AVR", "AVR::POPRd", "AVR::R0", "AVR::OUTARr", "0x3f", "AVR::R0", "AVR::POPWRd", "AVR::R1R0", "AVR::POPRd", "AVR::POPWRd", "6", "AVR::ADIWRdK", "AVR::SUBIWRdK", "AVR::R29R28", "AVR...	AVRFrameLowering	emitEpilogue	AVR	MPU	LLVM	5,689	413	1	[]
[ "<s>", "bool", "AMDGPUSymbolizer", "::", "tryAddingSymbolicOperand", "(", "MCInst", "&", "Inst", ",", "raw_ostream", "&", ",", "int64_t", "Value", ",", "uint64_t", ",", "bool", "IsBranch", ",", "uint64_t", ",", "uint64_t", ")", "{", "using", "SymbolInfoTy", "=...	[ "Try", "to", "add", "a", "symbolic", "operand", "instead", "of", "Value", "to", "the", "MCInst", "." ]	[ "AMDGPU", "AMDGPU", "0", "2", "1" ]	AMDGPUDisassembler11	tryAddingSymbolicOperand	AMDGPU	GPU	LLVM	5,690	202	1	[]
[ "<s>", "bool", "runOnModule", "(", "Module", "&", "M", ")", "override", "{", "SetVector", "<", "Function", "*", ">", "Functions", ";", "AnalysisGetter", "AG", ";", "for", "(", "Function", "&", "F", ":", "M", ")", "{", "if", "(", "!", "F", ".", "isI...	[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU::isEntryFunctionCC" ]	AMDGPUAttributor1	runOnModule	AMDGPU	GPU	LLVM	5,691	215	1	[]
[ "<s>", "bool", "quad_load_store_p", "(", "rtx", "op0", ",", "rtx", "op1", ")", "{", "bool", "ret", ";", "if", "(", "!", "TARGET_QUAD_MEMORY", ")", "ret", "=", "false", ";", "else", "if", "(", "REG_P", "(", "op0", ")", "&&", "MEM_P", "(", "op1", ")"...	[ "Return", "true", "if", "this", "is", "a", "load", "or", "store", "quad", "operation", ".", "This", "function", "does", "not", "handle", "the", "atomic", "quad", "memory", "instructions", "." ]	[ "rs6000", "\"\\n========== quad_load_store, return %s\\n\"", "\"true\"", "\"false\"" ]	rs60004	quad_load_store_p	rs6000	CPU	GCC	5,692	144	1	[]
[ "<s>", "const", "char", "*", "RISCVTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "(", "RISCVISD", "::", "NodeType", ")", "Opcode", ")", "{", "case", "RISCVISD", "::", "FIRST_NUMBER", ":", "break", ";...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "RISCV", "RISCV", "RISCVISD::NodeType", "RISCVISD::FIRST_NUMBER", "RISCVISD::RET_FLAG", "\"RISCVISD::RET_FLAG\"", "RISCVISD::URET_FLAG", "\"RISCVISD::URET_FLAG\"", "RISCVISD::SRET_FLAG", "\"RISCVISD::SRET_FLAG\"", "RISCVISD::MRET_FLAG", "\"RISCVISD::MRET_FLAG\"", "RISCVISD::CALL", "\"RISCV...	RISCVISelLowering11	getTargetNodeName	RISCV	CPU	LLVM	5,693	178	1	[]
[ "<s>", "void", "visium_split_cbranch", "(", "enum", "rtx_code", "code", ",", "rtx", "op0", ",", "rtx", "op1", ",", "rtx", "label", ")", "{", "machine_mode", "cc_mode", "=", "visium_select_cc_mode", "(", "code", ",", "op0", ",", "op1", ")", ";", "rtx", "f...	[ "Split", "a", "compare-and-branch", "with", "CODE", ",", "operands", "OP0", "and", "OP1", ",", "and", "LABEL", "." ]	[ "visium" ]	visium	visium_split_cbranch	visium	Virtual ISA	GCC	5,694	115	1	[]
[ "<s>", "static", "rtx", "aarch64_gen_load_pair", "(", "machine_mode", "mode", ",", "rtx", "reg1", ",", "rtx", "mem1", ",", "rtx", "reg2", ",", "rtx", "mem2", ")", "{", "switch", "(", "mode", ")", "{", "case", "E_DImode", ":", "return", "gen_load_pair_dw_di...	[ "Generate", "and", "regurn", "a", "load", "pair", "isntruction", "of", "mode", "MODE", "to", "load", "register", "REG1", "from", "MEM1", "and", "register", "REG2", "from", "MEM2", "." ]	[ "aarch64" ]	aarch641	aarch64_gen_load_pair	aarch64	CPU	GCC	5,695	93	1	[]
[ "<s>", "static", "rtx", "tilepro_tls_got", "(", "void", ")", "{", "rtx", "temp", ";", "if", "(", "flag_pic", ")", "{", "crtl", "->", "uses_pic_offset_table", "=", "1", ";", "return", "tilepro_got_rtx", "(", ")", ";", "}", "temp", "=", "gen_reg_rtx", "(",...	[ "Return", "a", "reference", "to", "the", "got", "to", "be", "used", "by", "tls", "references", "." ]	[ "tilepro", "1" ]	tilepro	tilepro_tls_got	tilepro	VLIW	GCC	5,696	47	1	[]
[ "<s>", "virtual", "const", "OR1KSubtarget", "*", "getSubtargetImpl", "(", ")", "const", "{", "return", "&", "Subtarget", ";", "}", "</s>" ]	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "OR1K", "OR1K" ]	OR1KTargetMachine	getSubtargetImpl	OR1K	CPU	LLVM	5,697	14	1	[]
[ "<s>", "static", "void", "swap_const_vector_halves", "(", "rtx", "", "op_ptr", ")", "{", "int", "i", ";", "rtx", "op", "=", "", "op_ptr", ";", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "op", ")", ";", "if", "(", "GET_CODE", "(", "op", ")", ...	[ "OP", "is", "either", "a", "CONST_VECTOR", "or", "an", "expression", "containing", "one", ".", "Swap", "the", "first", "half", "of", "the", "vector", "with", "the", "second", "in", "the", "first", "case", ".", "Recurse", "to", "find", "it", "in", "the", ...	[ "powerpcspe", "1", "0", "2", "2", "0", "2", "0", "0" ]	powerpcspe	swap_const_vector_halves	powerpcspe	CPU	GCC	5,698	230	1	[]
[ "<s>", "bool", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]	[ "Check", "whether", "the", "given", "instruction", "may", "need", "relaxation", "." ]	[ "AVR" ]	AVRAsmBackend1	mayNeedRelaxation	AVR	MPU	LLVM	5,699	15	1	[]

[ "<s>", "static", "void", "csky_conditional_register_usage", "(", "void", ")", "{", "if", "(", "TARGET_MINI_REGISTERS", ")", "{", "int", "i", ";", "for", "(", "i", "=", "(", "CSKY_LAST_MINI_REGNUM", "+", "1", ")", ";", "i", "<", "32", ";", "i", "++", ")...

[ "Implement", "TARGET_CONDITIONAL_REGISTER_USAGE", ".", "Conditionally", "modify", "five", "variables", "fixed_regs", ",", "call_used_regs", ",", "global_regs", ",", "reg_names", ",", "and", "reg_class_contents", ",", "to", "take", "into", "account", "any", "dependence",...

[ "csky", "1", "32", "1", "1", "1", "1", "1", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0" ]

csky

csky_conditional_register_usage

csky

CPU

GCC

5,600

261

1

[]

[ "<s>", "bool", "PPCLoopPreIncPrep", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "LI", "=", "&", "getAnalysis", "<", "LoopInfoWrapperPass", ">", "(", ")", ".", "getLoopInfo", "(", ")", ";", "SE", "=", "&", "getAnalysis", "<", "ScalarEvolutio...

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "PowerPC", "PPC", "0" ]

PPCLoopPreIncPrep3

runOnFunction

PowerPC

CPU

LLVM

5,601

111

1

[]

[ "<s>", "static", "rtx", "v850_function_value", "(", "const_tree", "valtype", ",", "const_tree", "fn_decl_or_type", "ATTRIBUTE_UNUSED", ",", "bool", "outgoing", "ATTRIBUTE_UNUSED", ")", "{", "return", "gen_rtx_REG", "(", "TYPE_MODE", "(", "valtype", ")", ",", "10", ...

[ "Worker", "function", "for", "TARGET_FUNCTION_VALUE", "." ]

[ "v850", "10" ]

v8504

v850_function_value

v850

MPU

GCC

5,602

28

1

[]

[ "<s>", "void", "AArch64CallLowering", "::", "splitToValueTypes", "(", "const", "ArgInfo", "&", "OrigArg", ",", "SmallVectorImpl", "<", "ArgInfo", ">", "&", "SplitArgs", ",", "const", "DataLayout", "&", "DL", ",", "MachineRegisterInfo", "&", "MRI", ",", "const", ...

[ "Break", "OrigArgInfo", "into", "one", "or", "more", "pieces", "the", "calling", "convention", "can", "process", ",", "returned", "in", "SplitArgs", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64", "4", "4", "0", "1", "0", "0", "8" ]

AArch64CallLowering18

splitToValueTypes

AArch64

CPU

LLVM

5,603

231

1

[]

[ "<s>", "unsigned", "R600RegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "AMDGPU", "::", "NoRegister", ";", "}", "</s>" ]

[ "Debug", "information", "queries", "." ]

[ "AMDGPU", "R600", "AMDGPU::NoRegister" ]

R600RegisterInfo10

getFrameRegister

AMDGPU

GPU

LLVM

5,604

18

1

[]

[ "<s>", "void", "addExpr", "(", "MCInst", "&", "Inst", ",", "const", "MCExpr", "*", "Expr", ")", "const", "{", "if", "(", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Expr", ")", ")", "Inst", ".", "addOperand"...

[ "Add", "a", "new", "MCExpr", "operand", "." ]

[ "ARM" ]

ARMAsmParser32

addExpr

ARM

CPU

LLVM

5,605

59

1

[]

[ "<s>", "Register", "getStackAddress", "(", "uint64_t", "Size", ",", "int64_t", "Offset", ",", "MachinePointerInfo", "&", "MPO", ")", "override", "{", "MachineFunction", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "LLT", "p0", "=", "LLT", "::...

[ "Materialize", "a", "VReg", "containing", "the", "address", "of", "the", "specified", "stack-based", "object", "." ]

[ "AArch64", "0", "64", "64", "AArch64::SP", "0" ]

AArch64CallLowering56

getStackAddress

AArch64

CPU

LLVM

5,606

189

1

[]

[ "<s>", "static", "void", "lm32_block_move_inline", "(", "rtx", "dest", ",", "rtx", "src", ",", "HOST_WIDE_INT", "length", ",", "HOST_WIDE_INT", "alignment", ")", "{", "HOST_WIDE_INT", "offset", ",", "delta", ";", "unsigned", "HOST_WIDE_INT", "bits", ";", "int", ...

[ "Emit", "straight-line", "code", "to", "move", "LENGTH", "bytes", "from", "SRC", "to", "DEST", ".", "Assume", "that", "the", "areas", "do", "not", "overlap", "." ]

[ "lm32", "1", "8", "2", "16", "32", "0", "0", "0", "0", "0", "0" ]

lm325

lm32_block_move_inline

lm32

MPU

GCC

5,607

247

1

[]

[ "<s>", "static", "int", "getRegClass", "(", "bool", "IsVgpr", ",", "unsigned", "RegWidth", ")", "{", "if", "(", "IsVgpr", ")", "{", "switch", "(", "RegWidth", ")", "{", "default", ":", "return", "-", "1", ";", "case", "1", ":", "return", "AMDGPU", ":...

[ "Given", "a", "machine", "instruction", "descriptor", ",", "returns", "the", "register", "class", "constraint", "for", "OpNum", ",", "or", "NULL", "." ]

[ "AMDGPU", "1", "1", "AMDGPU::VGPR_32RegClassID", "2", "AMDGPU::VReg_64RegClassID", "3", "AMDGPU::VReg_96RegClassID", "4", "AMDGPU::VReg_128RegClassID", "8", "AMDGPU::VReg_256RegClassID", "16", "AMDGPU::VReg_512RegClassID", "1", "1", "AMDGPU::SGPR_32RegClassID", "2", "AMDGPU::SGPR...

AMDGPUAsmParser (2)

getRegClass

AMDGPU

GPU

LLVM

5,608

130

1

[]

[ "<s>", "void", "dimode_scalar_chain", "::", "make_vector_copies", "(", "unsigned", "regno", ")", "{", "rtx", "reg", "=", "regno_reg_rtx", "[", "regno", "]", ";", "rtx", "vreg", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "df_ref", "ref", ";", "for", "(", ...

[ "Make", "vector", "copies", "for", "all", "register", "REGNO", "definitions", "and", "replace", "its", "uses", "in", "a", "chain", "." ]

[ "i386", "0", "0", "0", "0", "4", "2", "0", "0", "0", "4", "0", "0", "0", "0", "0", "4", "4", "\" Copied r%d to a vector register r%d for insn %d\\n\"", "\" Replaced r%d with r%d in insn %d\\n\"" ]

i3866

make_vector_copies

i386

CPU

GCC

5,609

425

1

[]

[ "<s>", "unsigned", "getReg", "(", ")", "const", "{", "assert", "(", "isRegNumber", "(", ")", "&&", "\"Invalid access!\"", ")", ";", "return", "(", "unsigned", ")", "Imm", ".", "Val", ";", "}", "</s>" ]

[ "Returns", "the", "register", "associated", "with", "this", "edge", "." ]

[ "PowerPC", "\"Invalid access!\"" ]

PPCAsmParser (2)

getReg

PowerPC

CPU

LLVM

5,610

24

1

[]

[ "<s>", "static", "void", "fold_compare_helper", "(", "gimple_stmt_iterator", "*", "gsi", ",", "tree_code", "code", ",", "gimple", "*", "stmt", ")", "{", "tree", "arg0", "=", "gimple_call_arg", "(", "stmt", ",", "0", ")", ";", "tree", "arg1", "=", "gimple_c...

[ "Helper", "function", "to", "handle", "the", "in-between", "steps", "for", "the", "vector", "compare", "built-ins", "." ]

[ "rs6000", "0", "1" ]

rs6000-builtin

fold_compare_helper

rs6000

CPU

GCC

5,611

94

1

[]

[ "<s>", "bool", "SystemZAsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "OS", ")", "{", "if", "(", "ExtraCode", ")", "return", "AsmPrinter...

[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]

[ "SystemZ", "SystemZ", "SystemZ", "SystemZ" ]

SystemZAsmPrinter (2)1

PrintAsmOperand

SystemZ

CPU

LLVM

5,612

85

1

[]

[ "<s>", "void", "MSP430InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const"...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "MSP430", "MSP430", "MSP430::GR16RegClass", "MSP430::MOV16rm", "0", "MSP430::GR8RegClass", "MSP430::MOV8rm", "0", "\"Cannot store this register to stack slot!\"" ]

MSP430InstrInfo29

loadRegFromStackSlot

MSP430

MPU

LLVM

5,613

210

1

[]

[ "<s>", "int", "mmix_initial_elimination_offset", "(", "int", "fromreg", ",", "int", "toreg", ")", "{", "int", "regno", ";", "int", "fp_sp_offset", "=", "(", "get_frame_size", "(", ")", "+", "crtl", "->", "outgoing_args_size", "+", "7", ")", "&", "~", "7", ...

[ "The", "difference", "between", "the", "(", "imaginary", ")", "frame", "pointer", "and", "the", "stack", "pointer", ".", "Used", "to", "eliminate", "the", "frame", "pointer", "." ]

[ "mmix", "7", "7", "0", "255", "8", "16", "8", "0", "0", "8" ]

mmix4

mmix_initial_elimination_offset

mmix

CPU

GCC

5,614

109

1

[]

[ "<s>", "void", "split_addsi", "(", "rtx", "*", "operands", ")", "{", "int", "val", "=", "INTVAL", "(", "operands", "[", "2", "]", ")", ";", "if", "(", "val", ">", "127", "&&", "val", "<=", "255", "&&", "satisfies_constraint_Rcq", "(", "operands", "["...

[ "Operands", "0", "..", "2", "are", "the", "operands", "of", "a", "addsi", "which", "uses", "a", "12", "bit", "constant", "in", "operand", "2", ",", "but", "which", "would", "require", "a", "LIMM", "because", "of", "operand", "mismatch", ".", "operands", ...

[ "arc", "2", "127", "255", "0", "3", "2", "4", "0", "1", "3", "1", "4", "0", "2" ]

arc

split_addsi

arc

MPU

GCC

5,615

103

1

[]

[ "<s>", "static", "void", "ix86_dwarf_handle_frame_unspec", "(", "const", "char", "*", "label", ",", "rtx", "pattern", ",", "int", "index", ")", "{", "rtx", "unspec", "=", "SET_SRC", "(", "pattern", ")", ";", "gcc_assert", "(", "GET_CODE", "(", "unspec", ")...

[ "Handle", "the", "TARGET_DWARF_HANDLE_FRAME_UNSPEC", "hook", ".", "This", "is", "called", "from", "dwarf2out.c", "to", "emit", "call", "frame", "instructions", "for", "frame-related", "insns", "containing", "UNSPECs", "and", "UNSPEC_VOLATILEs", "." ]

[ "i386", "0", "0", "0", "0" ]

i3863

ix86_dwarf_handle_frame_unspec

i386

CPU

GCC

5,616

101

1

[]

[ "<s>", "void", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "MCInst", "&", "Res", ")", "const", "{", "assert", "(", "0", "&&", "\"relaxInstruction() unimplemented\"", ")", ";", "}", "</s>" ]

[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]

[ "PowerPC", "0", "\"relaxInstruction() unimplemented\"" ]

PPCAsmBackend38

relaxInstruction

PowerPC

CPU

LLVM

5,617

22

1

[]

[ "<s>", "bool", "ARMTTIImpl", "::", "isLegalMaskedLoad", "(", "Type", "*", "DataTy", ")", "{", "if", "(", "!", "EnableMaskedLoadStores", "||", "!", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "false", ";", "if", "(", "DataTy", "->", "isVectorTy...

[ "Return", "true", "if", "the", "target", "supports", "masked", "load", "." ]

[ "ARM", "ARM", "128", "32", "16", "8" ]

ARMTargetTransformInfo25

isLegalMaskedLoad

ARM

CPU

LLVM

5,618

76

1

[]

[ "<s>", "X86TargetLowering", "::", "ConstraintType", "X86TargetLowering", "::", "getConstraintType", "(", "const", "std", "::", "string", "&", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", "(",...

[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]

[ "X86", "X86", "X86", "1", "0" ]

X86ISelLowering144

getConstraintType

X86

CPU

LLVM

5,619

95

1

[]

[ "<s>", "static", "rtx", "rs6000_emit_vector_compare_inner", "(", "enum", "rtx_code", "code", ",", "rtx", "op0", ",", "rtx", "op1", ")", "{", "rtx", "mask", ";", "machine_mode", "mode", "=", "GET_MODE", "(", "op0", ")", ";", "switch", "(", "code", ")", "{...

[ "Return", "insn", "for", "VSX", "or", "Altivec", "comparisons", "." ]

[ "powerpcspe" ]

powerpcspe

rs6000_emit_vector_compare_inner

powerpcspe

CPU

GCC

5,620

105

1

[]

[ "<s>", "DecodeStatus", "HexagonDisassembler", "::", "getInstruction", "(", "MCInst", "&", "MI", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "os", ",", "raw_ostream", "&", "...

[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]

[ "Hexagon", "Hexagon", "0", "Hexagon", "Hexagon" ]

HexagonDisassembler21

getInstruction

Hexagon

DSP

LLVM

5,621

213

1

[]

[ "<s>", "bool", "XCoreRegisterInfo", "::", "needsFrameMoves", "(", "const", "MachineFunction", "&", "MF", ")", "{", "return", "MF", ".", "getMMI", "(", ")", ".", "hasDebugInfo", "(", ")", "||", "!", "MF", ".", "getFunction", "(", ")", "->", "doesNotThrow", ...

[ "Return", "whether", "to", "emit", "frame", "moves", "." ]

[ "XCore", "XCore" ]

XCoreRegisterInfo12

needsFrameMoves

XCore

MPU

LLVM

5,622

36

1

[]

[ "<s>", "const", "uint32_t", "*", "RISCVRegisterInfo", "::", "getNoPreservedMask", "(", ")", "const", "{", "return", "CSR_NoRegs_RegMask", ";", "}", "</s>" ]

[ "Return", "a", "register", "mask", "that", "clobbers", "everything", "." ]

[ "RI5CY", "RISCV" ]

RISCVRegisterInfo

getNoPreservedMask

RI5CY

CPU

LLVM

5,623

14

1

[]

[ "<s>", "VariantKind", "getKind", "(", ")", "const", "{", "return", "static_cast", "<", "VariantKind", ">", "(", "Kind", ")", ";", "}", "</s>" ]

[ "Returns", "the", "Kind", "of", "lane", "offset", "." ]

[ "AArch64" ]

AArch64MCExpr14

getKind

AArch64

CPU

LLVM

5,624

16

1

[]

[ "<s>", "const", "uint32_t", "*", "RISCVRegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", ")", "const", "{", "auto", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "RISCVSubtarget", ...

[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]

[ "RISCV", "RISCV", "RISCV", "\"interrupt\"", "RISCV", "RISCV", "\"Unrecognized ABI\"", "RISCVABI::ABI_ILP32", "RISCVABI::ABI_LP64", "RISCVABI::ABI_ILP32F", "RISCVABI::ABI_LP64F", "RISCVABI::ABI_ILP32D", "RISCVABI::ABI_LP64D" ]

RISCVRegisterInfo21

getCallPreservedMask

RISCV

CPU

LLVM

5,625

175

1

[]

[ "<s>", "static", "inline", "bool", "offset_9bit_signed_unscaled_p", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "poly_int64", "offset", ")", "{", "HOST_WIDE_INT", "const_offset", ";", "return", "(", "offset", ".", "is_constant", "(", "&", "const_offset", "...

[ "Return", "true", "if", "OFFSET", "is", "a", "signed", "9-bit", "value", "." ]

[ "aarch64", "256", "255" ]

aarch645

offset_9bit_signed_unscaled_p

aarch64

CPU

GCC

5,626

38

1

[]

[ "<s>", "void", "PPCAIXAsmPrinter", "::", "emitGlobalVariable", "(", "const", "GlobalVariable", "*", "GV", ")", "{", "ValidateGV", "(", "GV", ")", ";", "if", "(", "isSpecialLLVMGlobalArrayForStaticInit", "(", "GV", ")", ")", "return", ";", "MCSymbolXCOFF", "*", ...

[ "Emit", "the", "specified", "global", "variable", "to", "the", ".s", "file", "." ]

[ "PowerPC", "PPC", "\"Encountered a global variable kind that is \"", "\"not supported yet.\"" ]

PPCAsmPrinter112

emitGlobalVariable

PowerPC

CPU

LLVM

5,627

304

1

[]

[ "<s>", "static", "unsigned", "int", "mips_get_compress_mode", "(", "tree", "decl", ")", "{", "unsigned", "int", "flags", ",", "force_on", ";", "flags", "=", "mips_base_compression_flags", ";", "if", "(", "decl", ")", "{", "tree", "parent", "=", "decl_function_...

[ "Return", "the", "compression", "mode", "that", "should", "be", "used", "for", "function", "DECL", ".", "Return", "the", "ambient", "setting", "if", "DECL", "is", "null", "." ]

[ "mips" ]

mips

mips_get_compress_mode

mips

CPU

GCC

5,628

73

1

[]

[ "<s>", "const", "char", "*", "nvptx_output_mov_insn", "(", "rtx", "dst", ",", "rtx", "src", ")", "{", "machine_mode", "dst_mode", "=", "GET_MODE", "(", "dst", ")", ";", "machine_mode", "src_mode", "=", "GET_MODE", "(", "src", ")", ";", "machine_mode", "dst...

[ "Output", "a", "pattern", "for", "a", "move", "instruction", "." ]

[ "nvptx", "0", "0", "0", "0", "\"%.\\tcvta%D1%t0\\t%0, %1;\"", "\"%.\\tmov%t0\\t%0, %1;\"", "\"%.\\tmov%t0\\t%0, %1;\"", "\"%.\\tmov.b%T0\\t%0, %1;\"", "128", "128", "\"%.\\tmov.u64\\t%0.x, %L1;\\n\\t%.\\tmov.u64\\t%0.y, %H1;\"", "\"%.\\tmov.u64\\t%L0, %1.x;\\n\\t%.\\tmov.u64\\t%H0, %1.y;\"",...

nvptx

nvptx_output_mov_insn

nvptx

GPU

GCC

5,629

256

1

[]

[ "<s>", "static", "bool", "loongarch_can_change_mode_class", "(", "machine_mode", ",", "machine_mode", ",", "reg_class_t", "rclass", ")", "{", "return", "!", "reg_classes_intersect_p", "(", "FP_REGS", ",", "rclass", ")", ";", "}", "</s>" ]

[ "Implement", "TARGET_CAN_CHANGE_MODE_CLASS", "." ]

[ "loongarch" ]

loongarch

loongarch_can_change_mode_class

loongarch

CPU

GCC

5,630

22

1

[]

[ "<s>", "static", "machine_mode", "promote_arg", "(", "machine_mode", "mode", ",", "bool", "prototyped", ")", "{", "if", "(", "!", "prototyped", "&&", "mode", "==", "SFmode", ")", "mode", "=", "DFmode", ";", "else", "if", "(", "GET_MODE_SIZE", "(", "mode", ...

[ "A", "non-memory", "argument", "of", "mode", "MODE", "is", "being", "passed", ",", "determine", "the", "mode", "it", "should", "be", "promoted", "to", ".", "This", "is", "also", "used", "for", "determining", "return", "type", "promotion", "." ]

[ "nvptx" ]

nvptx

promote_arg

nvptx

GPU

GCC

5,631

45

1

[]

[ "<s>", "static", "unsigned", "int", "rest_of_insert_bti", "(", "void", ")", "{", "timevar_push", "(", "TV_MACH_DEP", ")", ";", "rtx", "bti_insn", ";", "rtx_insn", "*", "insn", ";", "basic_block", "bb", ";", "if", "(", "!", "cgraph_node", "::", "get", "(", ...

[ "This", "is", "implemented", "as", "a", "late", "RTL", "pass", "that", "runs", "before", "branch", "shortening", "and", "does", "the", "following", "." ]

[ "aarch64", "0", "1", "0", "0", "0" ]

aarch64-bti-insert2

rest_of_insert_bti

aarch64

CPU

GCC

5,632

316

1

[]

[ "<s>", "static", "void", "emitSPUpdate", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "unsigned", "StackPtr", ",", "int64_t", "NumBytes", ",", "bool", "Is64Bit", ",", "const", "TargetInstrInfo", "&", "TII", ...

[ "Emit", "a", "series", "of", "instructions", "to", "increment", "/", "decrement", "the", "stack", "pointer", "by", "a", "constant", "value", "." ]

[ "X86", "0", "1LL", "31", "1", "8", "4", "X86::RAX", "X86::EAX", "X86::PUSH64r", "X86::PUSH32r", "X86::POP64r", "X86::POP32r", "3" ]

X86FrameLowering45

emitSPUpdate

X86

CPU

LLVM

5,633

275

1

[]

[ "<s>", "const", "char", "*", "AMDGPUCFGPerform", "::", "getPassName", "(", ")", "const", "{", "return", "\"AMD IL Control Flow Graph structurizer Pass\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "R600", "\"AMD IL Control Flow Graph structurizer Pass\"" ]

AMDILCFGStructurizer16

getPassName

R600

GPU

LLVM

5,634

14

1

[]

[ "<s>", "static", "void", "def_builtin", "(", "const", "char", "*", "name", ",", "tree", "type", ",", "enum", "rs6000_builtins", "code", ")", "{", "tree", "t", ";", "unsigned", "classify", "=", "rs6000_builtin_info", "[", "(", "int", ")", "code", "]", "."...

[ "Add", "a", "SPARC", "builtin", "function", "with", "NAME", ",", "ICODE", ",", "CODE", "and", "TYPE", ".", "Return", "the", "function", "decl", "or", "NULL_TREE", "if", "the", "builtin", "was", "not", "added", "." ]

[ "rs6000", "\"\"", "0", "\"internal error: builtin function %qs already processed\"", "0", "1", "1", "\", const\"", "0", "1", "1", "\", pure\"", "0", "1", "1", "1", "\", fp, pure\"", "1", "\", fp, const\"", "0", "\"rs6000_builtin, code = %4d, %s%s\\n\"" ]

rs6000-call

def_builtin

rs6000

CPU

GCC

5,635

275

1

[]

[ "<s>", "void", "AMDGPUPassConfig", "::", "addIRPasses", "(", ")", "{", "const", "AMDGPUTargetMachine", "&", "TM", "=", "getAMDGPUTargetMachine", "(", ")", ";", "disablePass", "(", "&", "StackMapLivenessID", ")", ";", "disablePass", "(", "&", "FuncletLayoutID", "...

[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU" ]

AMDGPUTargetMachine30

addIRPasses

AMDGPU

GPU

LLVM

5,636

234

1

[]

[ "<s>", "void", "sparc_emit_fixunsdi", "(", "rtx", "*", "operands", ",", "machine_mode", "mode", ")", "{", "rtx", "i0", ",", "i1", ",", "f0", ",", "in", ",", "out", ",", "limit", ";", "out", "=", "operands", "[", "0", "]", ";", "in", "=", "force_reg...

[ "Generate", "an", "FP", "to", "unsigned", "DImode", "conversion", ".", "This", "is", "the", "same", "code", "optabs", "would", "emit", "if", "we", "did", "n't", "have", "TFmode", "patterns", "." ]

[ "sparc", "0", "1", "\"9223372036854775808.0\"", "0", "63" ]

sparc

sparc_emit_fixunsdi

sparc

CPU

GCC

5,637

238

1

[]

[ "<s>", "static", "int", "frv_compare_insns", "(", "const", "void", "*", "first", ",", "const", "void", "*", "second", ")", "{", "const", "rtx", "*", "insn1", "=", "first", ",", "*", "insn2", "=", "second", ";", "return", "frv_insn_unit", "(", "*", "ins...

[ "Compare", "two", "instructions", "by", "their", "frv_insn_unit", "." ]

[ "frv" ]

frv2

frv_compare_insns

frv

VLIW

GCC

5,638

41

1

[]

[ "<s>", "int", "ix86_use_fcomi_compare", "(", "enum", "rtx_code", "code", "ATTRIBUTE_UNUSED", ")", "{", "enum", "rtx_code", "swapped_code", "=", "swap_condition", "(", "code", ")", ";", "return", "(", "(", "ix86_fp_comparison_cost", "(", "code", ")", "==", "ix86_...

[ "Return", "true", "if", "we", "should", "use", "an", "FCOMI", "instruction", "for", "this", "fp", "comparison", "." ]

[ "i386" ]

i3863

ix86_use_fcomi_compare

i386

CPU

GCC

5,639

46

1

[]

[ "<s>", "static", "int", "mergeSPUpdates", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "unsigned", "StackPtr", ",", "bool", "doMergeWithPrevious", ")", "{", "if", "(", "(", "doMergeWithPrevious", "&&", "MBBI...

[ "Check", "the", "instruction", "before/after", "the", "passed", "instruction", "." ]

[ "X86", "0", "0", "0", "X86::ADD64ri32", "X86::ADD64ri8", "X86::ADD32ri", "X86::ADD32ri8", "0", "2", "X86::SUB64ri32", "X86::SUB64ri8", "X86::SUB32ri", "X86::SUB32ri8", "0", "2" ]

X86FrameInfo

mergeSPUpdates

X86

CPU

LLVM

5,640

244

1

[]

[ "<s>", "static", "tree", "v850_handle_data_area_attribute", "(", "tree", "*", "node", ",", "tree", "name", ",", "tree", "args", "ATTRIBUTE_UNUSED", ",", "int", "flags", "ATTRIBUTE_UNUSED", ",", "bool", "*", "no_add_attrs", ")", "{", "v850_data_area", "data_area", ...

[ "Handle", "a", "``", "sda", "''", ",", "``", "tda", "''", "or", "``", "zda", "''", "attribute", ";", "arguments", "as", "in", "struct", "attribute_spec.handler", "." ]

[ "v850", "\"sda\"", "\"tda\"", "\"zda\"", "\"%Jdata area attributes cannot be specified for \"", "\"local variables\"", "\"data area of %q+D conflicts with previous declaration\"" ]

v8503

v850_handle_data_area_attribute

v850

MPU

GCC

5,641

159

1

[]

[ "<s>", "int", "main", "(", "void", ")", "{", "enum", "avr_arch_id", "arch_id", "=", "ARCH_UNKNOWN", ";", "size_t", "i", ",", "n_mcus", "=", "0", ";", "const", "avr_mcu_t", "*", "mcu", ";", "printf", "(", "\"@c Copyright (C) 2012-2018 Free Software Foundation, In...

[ "Main", "program", "to", "convert", "flat", "files", "into", "built-in", "initialization", "code", "." ]

[ "avr", "0", "\"@c Copyright (C) 2012-2018 Free Software Foundation, Inc.\\n\"", "\"@c This is part of the GCC manual.\\n\"", "\"@c For copying conditions, see the file \"", "\"gcc/doc/include/fdl.texi.\\n\\n\"", "\"@c This file is generated automatically using\\n\"", "\"@c gcc/config/avr/gen-avr-mmcu-...

gen-avr-mmcu-texi5

main

avr

MPU

GCC

5,642

203

1

[]

[ "<s>", "bool", "RISCVTargetLowering", "::", "isDesirableToCommuteWithShift", "(", "const", "SDNode", "*", "N", ",", "CombineLevel", "Level", ")", "const", "{", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "0", ")", ";", "MVT", "Ty", "=", "N0", ".", ...

[ "Return", "true", "if", "it", "is", "profitable", "to", "move", "this", "shift", "by", "a", "constant", "amount", "through", "its", "operand", ",", "adjusting", "any", "immediate", "operands", "as", "necessary", "to", "preserve", "semantics", "." ]

[ "RISCV", "RISCV", "0", "ISD::ADD", "ISD::OR", "1", "1", "RISCVMatInt::getIntMatCost", "RISCVMatInt::getIntMatCost" ]

RISCVISelLowering36

isDesirableToCommuteWithShift

RISCV

CPU

LLVM

5,643

213

1

[]

[ "<s>", "unsigned", "stackAlignment", "(", ")", "const", "{", "return", "8", ";", "}", "</s>" ]

[ "The", "minimum", "alignment", "known", "to", "hold", "of", "the", "stack", "frame", "on", "entry", "to", "the", "function", "and", "which", "must", "be", "maintained", "by", "every", "function", "." ]

[ "Cpu0", "8" ]

Cpu0Subtarget

stackAlignment

Cpu0

CPU

LLVM

5,644

10

1

[]

[ "<s>", "CCAssignFn", "*", "MipsTargetLowering", "::", "CCAssignFnForCall", "(", ")", "const", "{", "return", "CC_Mips", ";", "}", "</s>" ]

[ "Selects", "the", "correct", "CCAssignFn", "for", "a", "given", "CallingConvention", "value", "." ]

[ "Mips", "Mips", "Mips" ]

MipsISelLowering10

CCAssignFnForCall

Mips

CPU

LLVM

5,645

13

1

[]

[ "<s>", "const", "LanaiRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "Lanai", "Lanai" ]

LanaiSubtarget

getRegisterInfo

Lanai

CPU

LLVM

5,646

18

1

[]

[ "<s>", "bool", "PPCAsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "unsigned", "AsmVariant", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "ExtraCode", ...

[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]

[ "PowerPC", "PPC", "0", "1", "0", "0", "1", "1", "\"i\"" ]

PPCAsmPrinter (2)

PrintAsmOperand

PowerPC

CPU

LLVM

5,647

166

1

[]

[ "<s>", "SDValue", "MipsSETargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDValue", "Val", ";", "switch", "(", "N", "->", ...

[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]

[ "Mips", "Mips", "ISD::ADDE", "ISD::AND", "ISD::SUBE", "ISD::MUL", "ISD::SHL", "ISD::SRA", "ISD::SRL", "ISD::VSELECT", "ISD::XOR", "ISD::SETCC", "Mips" ]

MipsSEISelLowering61

PerformDAGCombine

Mips

CPU

LLVM

5,648

227

1

[]

[ "<s>", "static", "bool", "microblaze_valid_base_register_p", "(", "rtx", "x", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "int", "strict", ")", "{", "if", "(", "!", "strict", "&&", "GET_CODE", "(", "x", ")", "==", "SUBREG", ")", "x", "=", "SUBREG...

[ "Return", "true", "if", "X", "is", "a", "valid", "base", "register", "for", "the", "given", "mode", ".", "Allow", "only", "hard", "registers", "if", "STRICT", "." ]

[ "microblaze" ]

microblaze

microblaze_valid_base_register_p

microblaze

MPU

GCC

5,649

55

1

[]

[ "<s>", "static", "void", "segv_crash_handler", "(", "int", "sig", "ATTRIBUTE_UNUSED", ")", "{", "internal_error", "(", "\"Segmentation Fault (code)\"", ")", ";", "}", "</s>" ]

[ "On", "Darwin/powerpc", ",", "hitting", "the", "stack", "limit", "turns", "into", "a", "SIGSEGV", ".", "This", "code", "detects", "the", "difference", "between", "hitting", "the", "stack", "limit", "and", "a", "true", "wild", "pointer", "dereference", "by", ...

[ "powerpcspe", "\"Segmentation Fault (code)\"" ]

host-darwin

segv_crash_handler

powerpcspe

CPU

GCC

5,650

15

1

[]

[ "<s>", "unsigned", "HexagonTTIImpl", "::", "getPrefetchDistance", "(", ")", "const", "{", "return", "ST", ".", "getL1PrefetchDistance", "(", ")", ";", "}", "</s>" ]

[ "Return", "the", "preferred", "prefetch", "distance", "in", "terms", "of", "instructions", "." ]

[ "Hexagon", "Hexagon" ]

HexagonTargetTransformInfo

getPrefetchDistance

Hexagon

DSP

LLVM

5,651

16

1

[]

[ "<s>", "unsigned", "getReg", "(", ")", "const", "override", "{", "assert", "(", "Kind", "==", "Register", "&&", "\"Invalid type access!\"", ")", ";", "return", "Reg", ".", "RegNum", ";", "}", "</s>" ]

[ "Returns", "the", "register", "associated", "with", "this", "edge", "." ]

[ "CSKY", "\"Invalid type access!\"" ]

CSKYAsmParser

getReg

CSKY

CPU

LLVM

5,652

22

1

[]

[ "<s>", "bool", "X86AsmBackend", "::", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ")", "const", "{", "if", "(", "getRelaxedOpcodeBranch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "!=", "Inst", ".", "getOpcode", "(", ")", ")", "return", ...

[ "Check", "whether", "the", "given", "instruction", "may", "need", "relaxation", "." ]

[ "X86", "X86", "1" ]

X86AsmBackend (2)3

mayNeedRelaxation

X86

CPU

LLVM

5,653

83

1

[]

[ "<s>", "void", "Z80oldRegisterInfo", "::", "materializeFrameBaseRegister", "(", "MachineBasicBlock", "*", "MBB", ",", "unsigned", "BaseReg", ",", "int", "FrameIdx", ",", "int64_t", "Offset", ")", "const", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", "->",...

[ "Insert", "defining", "instruction", "(", "s", ")", "for", "a", "pointer", "to", "FrameIdx", "before", "insertion", "point", "I", "." ]

[ "Z80old", "Z80old", "Z80old::IR16RegClass", "Z80old::LD88ro", "Z80old::IR16RegClass", "Z80old::OR16RegClass", "Z80old::LD16ri", "Z80old::ADD16ao" ]

Z80oldRegisterInfo

materializeFrameBaseRegister

Z80old

MPU

LLVM

5,654

236

1

[]

[ "<s>", "bool", "AMDGPUInstructionSelector", "::", "select", "(", "MachineInstr", "&", "I", ",", "CodeGenCoverage", "&", "CoverageInfo", ")", "const", "{", "if", "(", "I", ".", "isPHI", "(", ")", ")", "return", "selectPHI", "(", "I", ")", ";", "if", "(", ...

[ "Select", "the", "(", "possibly", "generic", ")", "instruction", "I", "to", "only", "use", "target-specific", "opcodes", "." ]

[ "AMDGPU", "AMDGPU", "SI", "SI", "SI", "SI", "AMDGPU::ATOMIC_FENCE" ]

AMDGPUInstructionSelector3

select

AMDGPU

GPU

LLVM

5,655

434

1

[]

[ "<s>", "bool", "AArch64InstrInfo", "::", "isGPRZero", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "AArch64", "::", "MOVZWi", ":", "case", ...

[ "Does", "this", "instruction", "set", "its", "full", "destination", "register", "to", "zero", "?" ]

[ "AArch64", "AArch64", "AArch64::MOVZWi", "AArch64::MOVZXi", "1", "1", "0", "3", "2", "0", "\"invalid MOVZi operands\"", "AArch64::ANDWri", "1", "AArch64::WZR", "AArch64::ANDXri", "1", "AArch64::XZR", "1", "AArch64::WZR" ]

AArch64InstrInfo1

isGPRZero

AArch64

CPU

LLVM

5,656

166

1

[]

[ "<s>", "static", "bool", "alpha_secondary_memory_needed", "(", "machine_mode", ",", "reg_class_t", "class1", ",", "reg_class_t", "class2", ")", "{", "return", "(", "!", "TARGET_FIX", "&&", "(", "(", "class1", "==", "FLOAT_REGS", "&&", "class2", "!=", "FLOAT_REGS...

[ "Implement", "TARGET_SECONDARY_MEMORY_NEEDED", ".", "If", "we", "are", "copying", "between", "general", "and", "FP", "registers", ",", "we", "need", "a", "memory", "location", "unless", "the", "FIX", "extension", "is", "available", "." ]

[ "alpha" ]

alpha

alpha_secondary_memory_needed

alpha

MPU

GCC

5,657

42

1

[]

[ "<s>", "BitVector", "R600RegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "const", "R600InstrInfo", "*", "TII", "=", "static_cast", "<", "cons...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "AMDGPU", "R600", "R600", "R600", "AMDGPU::ZERO", "AMDGPU::HALF", "AMDGPU::ONE", "AMDGPU::ONE_INT", "AMDGPU::NEG_HALF", "AMDGPU::NEG_ONE", "AMDGPU::PV_X", "AMDGPU::ALU_LITERAL_X", "AMDGPU::ALU_CONST", "AMDGPU::PREDICATE_BIT", "AMDGPU::PRED_SEL_OFF", "AMDGPU::PRED_SEL_ZERO", "AMDGPU::...

R600RegisterInfo (2)

getReservedRegs

AMDGPU

GPU

LLVM

5,658

224

1

[]

[ "<s>", "bool", "AArch64TargetLowering", "::", "isExtractSubvectorCheap", "(", "EVT", "ResVT", ",", "EVT", "SrcVT", ",", "unsigned", "Index", ")", "const", "{", "if", "(", "!", "isOperationLegalOrCustom", "(", "ISD", "::", "EXTRACT_SUBVECTOR", ",", "ResVT", ")", ...

[ "Return", "true", "if", "EXTRACT_SUBVECTOR", "is", "cheap", "for", "this", "result", "type", "with", "this", "index", "." ]

[ "AArch64", "AArch64", "ISD::EXTRACT_SUBVECTOR", "0" ]

AArch64ISelLowering45

isExtractSubvectorCheap

AArch64

CPU

LLVM

5,659

47

1

[]

[ "<s>", "static", "HOST_WIDE_INT", "ix86_static_rtx_alignment", "(", "machine_mode", "mode", ")", "{", "if", "(", "mode", "==", "DFmode", ")", "return", "64", ";", "if", "(", "ALIGN_MODE_128", "(", "mode", ")", ")", "return", "MAX", "(", "128", ",", "GET_MO...

[ "Implement", "TARGET_STATIC_RTX_ALIGNMENT", "." ]

[ "i386", "64", "128" ]

i386

ix86_static_rtx_alignment

i386

CPU

GCC

5,660

42

1

[]

[ "<s>", "int", "sparc_flat_epilogue_delay_slots", "(", ")", "{", "if", "(", "!", "current_frame_info", ".", "initialized", ")", "(", "void", ")", "sparc_flat_compute_frame_size", "(", "get_frame_size", "(", ")", ")", ";", "if", "(", "current_frame_info", ".", "to...

[ "Define", "the", "number", "of", "delay", "slots", "needed", "for", "the", "function", "epilogue", ".", "On", "the", "sparc", ",", "we", "need", "a", "slot", "if", "either", "no", "stack", "has", "been", "allocated", ",", "or", "the", "only", "register",...

[ "sparc", "0", "1", "0" ]

sparc2

sparc_flat_epilogue_delay_slots

sparc

CPU

GCC

5,661

37

1

[]

[ "<s>", "std", "::", "unique_ptr", "<", "MCObjectWriter", ">", "createObjectWriter", "(", "raw_pwrite_stream", "&", "OS", ")", "const", "override", "{", "return", "createSystemZObjectWriter", "(", "OS", ",", "OSABI", ")", ";", "}", "</s>" ]

[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]

[ "SystemZ", "SystemZ" ]

SystemZMCAsmBackend1

createObjectWriter

SystemZ

CPU

LLVM

5,662

24

1

[]

[ "<s>", "bool", "AVRAsmBackend", "::", "shouldForceRelocation", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ")", "{", "switch", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "...

[ "Hook", "to", "check", "if", "a", "relocation", "is", "needed", "for", "some", "target", "specific", "reason", "." ]

[ "AVR", "AVR", "AVR::fixup_7_pcrel", "AVR::fixup_13_pcrel", "AVR::fixup_call" ]

AVRAsmBackend

shouldForceRelocation

AVR

MPU

LLVM

5,663

58

1

[]

[ "<s>", "static", "rtx", "nvptx_libcall_value", "(", "machine_mode", "mode", ",", "const_rtx", ")", "{", "if", "(", "!", "cfun", "->", "machine", "->", "doing_call", ")", "return", "gen_rtx_REG", "(", "mode", ",", "NVPTX_RETURN_REGNUM", ")", ";", "return", "g...

[ "Implement", "TARGET_LIBCALL_VALUE", "." ]

[ "nvptx" ]

nvptx3

nvptx_libcall_value

nvptx

GPU

GCC

5,664

34

1

[]

[ "<s>", "static", "rtx_insn", "*", "nds32_md_asm_adjust", "(", "vec", "<", "rtx", ">", "&", "outputs", "ATTRIBUTE_UNUSED", ",", "vec", "<", "rtx", ">", "&", "inputs", "ATTRIBUTE_UNUSED", ",", "vec", "<", "const", "char", "*", ">", "&", "constraints", "ATTRI...

[ "Miscellaneous", "Parameters", "." ]

[ "nds32" ]

nds325

nds32_md_asm_adjust

nds32

CPU

GCC

5,665

66

1

[]

[ "<s>", "bool", "AMDGPUAsmBackend", "::", "writeNopData", "(", "uint64_t", "Count", ",", "MCObjectWriter", "*", "OW", ")", "const", "{", "OW", "->", "WriteZeros", "(", "Count", "%", "4", ")", ";", "Count", "/=", "4", ";", "const", "uint32_t", "Encoded_S_NOP...

[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]

[ "AMDGPU", "AMDGPU", "4", "4", "0xbf800000", "0" ]

AMDGPUAsmBackend11

writeNopData

AMDGPU

GPU

LLVM

5,666

58

1

[]

[ "<s>", "bool", "PPCFrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegiste...

[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...

[ "PowerPC", "PPC", "PPC", "0", "PPC::VRSAVE", "PPC::CR2", "PPC::CR4", "PPC", "PPC", "PPC", "PPC::MFCR", "PPC::R12", "PPC::STW", "PPC::R12", "PPC::MTVSRD" ]

PPCFrameLowering33

spillCalleeSavedRegisters

PowerPC

CPU

LLVM

5,667

438

1

[]

[ "<s>", "void", "MipsInstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "OS", ",", "unsigned", "RegNo", ")", "const", "{", "OS", "<<", "'$'", "<<", "LowercaseString", "(", "getRegisterName", "(", "RegNo", ")", ")", ";", "}", "</s>" ]

[ "Print", "the", "assembler", "register", "name", "." ]

[ "Mips", "Mips" ]

MipsInstPrinter35

printRegName

Mips

CPU

LLVM

5,668

27

1

[]

[ "<s>", "void", "HexagonPassConfig", "::", "addPreEmitPass", "(", ")", "{", "bool", "NoOpt", "=", "(", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ")", ";", "if", "(", "!", "NoOpt", ")", "addPass", "(", "createHexagonNewValueJump", "(", ")", ...

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]

HexagonTargetMachine13

addPreEmitPass

Hexagon

DSP

LLVM

5,669

101

1

[]

[ "<s>", "SDValue", "NyuziTargetLowering", "::", "getAddr", "(", "const", "NodeTy", "*", "N", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "DL", "(", "N", ")", ";", "EVT", "Ty", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ...

[ "Return", "the", "address", "accessed", "by", "this", "recipe", "." ]

[ "Nyuzi", "Nyuzi", "Nyuzi::GP_REG", "MVT::i32", "NyuziISD::GOT_ADDR", "Nyuzi::MO_GOT", "Nyuzi::MO_ABS_HI", "Nyuzi::MO_ABS_LO", "NyuziISD::MOVEHI", "MVT::i32", "NyuziISD::ORLO", "MVT::i32" ]

NyuziISelLowering

getAddr

Nyuzi

GPU

LLVM

5,670

194

1

[]

[ "<s>", "SDValue", "LanaiTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "const", "...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "Lanai", "Lanai", "ISD::InputArg", "\"Unsupported calling convention\"" ]

LanaiISelLowering1

LowerFormalArguments

Lanai

CPU

LLVM

5,671

86

1

[]

[ "<s>", "SDValue", "MipsTargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "unsigned", "opc", "=", "N", "->", "getOpcode", "(",...

[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]

[ "Mips", "Mips", "ISD::ADDE", "ISD::SUBE", "ISD::SDIVREM", "ISD::UDIVREM" ]

MipsISelLowering36

PerformDAGCombine

Mips

CPU

LLVM

5,672

104

1

[]

[ "<s>", "void", "rs6000_emit_le_vsx_load", "(", "rtx", "dest", ",", "rtx", "source", ",", "machine_mode", "mode", ")", "{", "if", "(", "mode", "==", "TImode", "||", "mode", "==", "V1TImode", ")", "{", "mode", "=", "V2DImode", ";", "dest", "=", "gen_lowpar...

[ "Emit", "a", "little-endian", "load", "from", "vector", "memory", "location", "SOURCE", "to", "VSX", "register", "DEST", "in", "mode", "MODE", ".", "The", "load", "is", "done", "with", "two", "permuting", "insn", "'s", "that", "represent", "an", "lxvd2x", ...

[ "rs6000", "0" ]

rs6000

rs6000_emit_le_vsx_load

rs6000

CPU

GCC

5,673

82

1

[]

[ "<s>", "bool", "AArch64InstrInfo", "::", "analyzeCompare", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "&", "SrcReg", ",", "unsigned", "&", "SrcReg2", ",", "int", "&", "CmpMask", ",", "int", "&", "CmpValue", ")", "const", "{", "switch", "(", ...

[ "analyzeCompare", "-", "For", "a", "comparison", "instruction", ",", "return", "the", "source", "registers", "in", "SrcReg", "and", "SrcReg2", "if", "having", "two", "register", "operands", ",", "and", "the", "value", "it", "compares", "against", "in", "CmpVal...

[ "AArch64", "AArch64", "AArch64::SUBSWrr", "AArch64::SUBSWrs", "AArch64::SUBSWrx", "AArch64::SUBSXrr", "AArch64::SUBSXrs", "AArch64::SUBSXrx", "AArch64::ADDSWrr", "AArch64::ADDSWrs", "AArch64::ADDSWrx", "AArch64::ADDSXrr", "AArch64::ADDSXrs", "AArch64::ADDSXrx", "1", "2", "0", "0", ...

AArch64InstrInfo1

analyzeCompare

AArch64

CPU

LLVM

5,674

277

1

[]

[ "<s>", "void", "LanaiFrameLowering", "::", "determineFrameLayout", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "LanaiRegisterInfo", "*", "LRI", "=", "STI", ".", ...

[ "Determine", "the", "frame", "layout", "but", "do", "not", "update", "the", "machine", "function", "." ]

[ "Lanai", "Lanai", "Lanai" ]

LanaiFrameLowering2

determineFrameLayout

Lanai

CPU

LLVM

5,675

131

1

[]

[ "<s>", "void", "VEAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "TargetOpcode", "::", "DBG_VALUE", ":", "return", ...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "VE", "VE", "VE" ]

VEAsmPrinter1

EmitInstruction

VE

CPU

LLVM

5,676

101

1

[]

[ "<s>", "unsigned", "PIC16InstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "PIC16", "::", "movf", "&&", "MI", "->", "get...

[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...

[ "PIC16", "PIC16", "PIC16::movf", "0", "1", "1", "0", "0" ]

PIC16InstrInfo

isLoadFromStackSlot

PIC16

MPU

LLVM

5,677

81

1

[]

[ "<s>", "static", "unsigned", "HOST_WIDE_INT", "compute_current_alignment", "(", "unsigned", "HOST_WIDE_INT", "base_align", ",", "unsigned", "HOST_WIDE_INT", "offset", ")", "{", "if", "(", "offset", "==", "0", ")", "return", "base_align", ";", "return", "MIN", "(",...

[ "Compute", "the", "alignment", "of", "pointer+OFFSET", "where", "the", "original", "alignment", "of", "pointer", "was", "BASE_ALIGN", "." ]

[ "rs6000", "0" ]

rs6000-string

compute_current_alignment

rs6000

CPU

GCC

5,678

35

1

[]

[ "<s>", "bool", "AArch64DAGToDAGISel", "::", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "unsigned", "ConstraintID", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "{", "switch", "(", "ConstraintID", ")", "{", ...

[ "SelectInlineAsmMemoryOperand", "-", "Select", "the", "specified", "address", "as", "a", "target", "addressing", "mode", ",", "according", "to", "the", "specified", "constraint", "." ]

[ "AArch64", "AArch64", "\"Unexpected asm memory constraint\"", "MVT::i64", "0" ]

AArch64ISelDAGToDAG1

SelectInlineAsmMemoryOperand

AArch64

CPU

LLVM

5,679

144

1

[]

[ "<s>", "void", "SITargetLowering", "::", "AdjustInstrPostInstrSelection", "(", "MachineInstr", "&", "MI", ",", "SDNode", "*", "Node", ")", "const", "{", "const", "SIInstrInfo", "*", "TII", "=", "getSubtarget", "(", ")", "->", "getInstrInfo", "(", ")", ";", "...

[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'hasPostISelHook", "'", "flag", "." ]

[ "AMDGPU", "SI", "SI", "SI", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "1", "AMDGPU::AV_64RegClassID", "AMDGPU::AV_32RegClassID", "1", "AMDGPU::getAtomicNoRetOp", "1", "0", "0", "1", "0", "AMDGPU::EXTRACT_SUBREG", "0", "0",...

SIISelLowering11

AdjustInstrPostInstrSelection

AMDGPU

GPU

LLVM

5,680

483

1

[]

[ "<s>", "static", "bool", "rs6000_slow_unaligned_access", "(", "machine_mode", "mode", ",", "unsigned", "int", "align", ")", "{", "return", "(", "STRICT_ALIGNMENT", "||", "(", "!", "TARGET_EFFICIENT_UNALIGNED_VSX", "&&", "(", "(", "SCALAR_FLOAT_MODE_NOT_VECTOR_P", "(",...

[ "Implement", "TARGET_SLOW_UNALIGNED_ACCESS", ".", "Altivec", "vector", "memory", "instructions", "simply", "ignore", "the", "low", "bits", ";", "VSX", "memory", "instructions", "are", "aligned", "to", "4", "or", "8", "bytes", "." ]

[ "rs6000", "32" ]

rs6000

rs6000_slow_unaligned_access

rs6000

CPU

GCC

5,681

60

1

[]

[ "<s>", "bool", "PPCRegisterInfo", "::", "hasReservedSpillSlot", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Reg", ",", "int", "&", "FrameIdx", ")", "const", "{", "const", "PPCSubtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", ...

[ "Return", "true", "if", "target", "has", "reserved", "a", "spill", "slot", "in", "the", "stack", "frame", "of", "the", "given", "function", "for", "the", "specified", "register", "." ]

[ "PowerPC", "PPC", "PPC", "PPC", "PPC::CR2", "PPC::CR4", "PPC" ]

PPCRegisterInfo94

hasReservedSpillSlot

PowerPC

CPU

LLVM

5,682

77

1

[]

[ "<s>", "static", "rtx", "legitimize_pic_address", "(", "rtx", "orig", ",", "rtx", "reg", ",", "rtx", "picreg", ")", "{", "rtx", "addr", "=", "orig", ";", "rtx", "new_rtx", "=", "orig", ";", "if", "(", "GET_CODE", "(", "addr", ")", "==", "SYMBOL_REF", ...

[ "Legitimize", "PIC", "addresses", ".", "If", "the", "address", "is", "already", "position-independent", ",", "we", "return", "ORIG", ".", "Newly", "generated", "position-independent", "addresses", "go", "into", "a", "reg", ".", "This", "is", "REG", "if", "nonz...

[ "c6x", "0", "2", "1", "1", "0", "0", "0", "0", "1", "1", "0", "1" ]

c6x

legitimize_pic_address

c6x

VLIW

GCC

5,683

404

1

[]

[ "<s>", "bool", "arc_can_use_return_insn", "(", "void", ")", "{", "return", "(", "reload_completed", "&&", "cfun", "->", "machine", "->", "frame_info", ".", "total_size", "==", "0", "&&", "!", "ARC_INTERRUPT_P", "(", "arc_compute_function_type", "(", "cfun", ")",...

[ "Return", "nonzero", "if", "this", "function", "is", "known", "to", "have", "a", "null", "epilogue", ".", "This", "allows", "the", "optimizer", "to", "omit", "jumps", "to", "jumps", "if", "no", "stack", "was", "created", "." ]

[ "arc", "0" ]

arc

arc_can_use_return_insn

arc

MPU

GCC

5,684

31

1

[]

[ "<s>", "Value", "*", "AArch64TargetLowering", "::", "getSafeStackPointerLocation", "(", "IRBuilder", "<", ">", "&", "IRB", ")", "const", "{", "if", "(", "!", "Subtarget", "->", "isTargetAndroid", "(", ")", ")", "return", "TargetLowering", "::", "getSafeStackPoin...

[ "Return", "true", "if", "the", "target", "stores", "SafeStack", "pointer", "at", "a", "fixed", "offset", "in", "some", "non-standard", "address", "space", ",", "and", "populates", "the", "address", "space", "and", "offset", "as", "appropriate", "." ]

[ "AArch64", "AArch64", "0x48", "Intrinsic::getDeclaration", "Intrinsic::thread_pointer", "0" ]

AArch64ISelLowering (2)

getSafeStackPointerLocation

AArch64

CPU

LLVM

5,685

107

1

[]

[ "<s>", "static", "bool", "branch_needs_nop_p", "(", "rtx_insn", "*", "insn", ")", "{", "rtx_insn", "*", "jump_insn", ";", "if", "(", "dbr_sequence_length", "(", ")", ")", "return", "FALSE", ";", "jump_insn", "=", "next_active_insn", "(", "JUMP_LABEL_AS_INSN", ...

[ "Return", "TRUE", "if", "INSN", ",", "a", "forward", "jump", "insn", ",", "needs", "a", "nop", "in", "its", "delay", "slot", ".", "This", "occurs", "when", "INSN", "has", "an", "unfilled", "delay", "slot", "and", "is", "followed", "by", "an", "asm", ...

[ "pa", "0", "0" ]

pa

branch_needs_nop_p

pa

CPU

GCC

5,686

95

1

[]

[ "<s>", "EVT", "X86TargetLowering", "::", "getOptimalMemOpType", "(", "uint64_t", "Size", ",", "unsigned", "DstAlign", ",", "unsigned", "SrcAlign", ",", "bool", "IsMemset", ",", "bool", "ZeroMemset", ",", "bool", "MemcpyStrSrc", ",", "const", "AttributeList", "&", ...

[ "It", "returns", "EVT", ":", ":Other", "if", "the", "type", "should", "be", "determined", "using", "generic", "target-independent", "logic", "." ]

[ "X86", "X86", "16", "0", "16", "0", "16", "32", "256", "MVT::v32i8", "128", "MVT::v16i8", "128", "MVT::v4f32", "8", "MVT::f64", "8", "MVT::i64", "MVT::i32" ]

X86ISelLowering108

getOptimalMemOpType

X86

CPU

LLVM

5,687

232

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AsmPrinter", "::", "getAnalysisUsage", "(", "AU", ")", ";", "AU", ".", "setPreservesAll", "(", ")", ";", "}", "</s>" ]

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "ARM64" ]

ARM64AsmPrinter

getAnalysisUsage

ARM64

CPU

LLVM

5,688

23

1

[]

[ "<s>", "void", "AVRFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "const", "AVRMachineFunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "AVRMachineFunctionInfo", ">", "("...

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "AVR", "AVR", "AVR", "AVR", "\"Can only insert epilog into returning blocks\"", "AVR", "AVR", "AVR", "AVR::POPRd", "AVR::R0", "AVR::OUTARr", "0x3f", "AVR::R0", "AVR::POPWRd", "AVR::R1R0", "AVR::POPRd", "AVR::POPWRd", "6", "AVR::ADIWRdK", "AVR::SUBIWRdK", "AVR::R29R28", "AVR...

AVRFrameLowering

emitEpilogue

AVR

MPU

LLVM

5,689

413

1

[]

[ "<s>", "bool", "AMDGPUSymbolizer", "::", "tryAddingSymbolicOperand", "(", "MCInst", "&", "Inst", ",", "raw_ostream", "&", ",", "int64_t", "Value", ",", "uint64_t", ",", "bool", "IsBranch", ",", "uint64_t", ",", "uint64_t", ")", "{", "using", "SymbolInfoTy", "=...

[ "Try", "to", "add", "a", "symbolic", "operand", "instead", "of", "Value", "to", "the", "MCInst", "." ]

[ "AMDGPU", "AMDGPU", "0", "2", "1" ]

AMDGPUDisassembler11

tryAddingSymbolicOperand

AMDGPU

GPU

LLVM

5,690

202

1

[]

[ "<s>", "bool", "runOnModule", "(", "Module", "&", "M", ")", "override", "{", "SetVector", "<", "Function", "*", ">", "Functions", ";", "AnalysisGetter", "AG", ";", "for", "(", "Function", "&", "F", ":", "M", ")", "{", "if", "(", "!", "F", ".", "isI...

[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU::isEntryFunctionCC" ]

AMDGPUAttributor1

runOnModule

AMDGPU

GPU

LLVM

5,691

215

1

[]

[ "<s>", "bool", "quad_load_store_p", "(", "rtx", "op0", ",", "rtx", "op1", ")", "{", "bool", "ret", ";", "if", "(", "!", "TARGET_QUAD_MEMORY", ")", "ret", "=", "false", ";", "else", "if", "(", "REG_P", "(", "op0", ")", "&&", "MEM_P", "(", "op1", ")"...

[ "Return", "true", "if", "this", "is", "a", "load", "or", "store", "quad", "operation", ".", "This", "function", "does", "not", "handle", "the", "atomic", "quad", "memory", "instructions", "." ]

[ "rs6000", "\"\\n========== quad_load_store, return %s\\n\"", "\"true\"", "\"false\"" ]

rs60004

quad_load_store_p

rs6000

CPU

GCC

5,692

144

1

[]

[ "<s>", "const", "char", "*", "RISCVTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "(", "RISCVISD", "::", "NodeType", ")", "Opcode", ")", "{", "case", "RISCVISD", "::", "FIRST_NUMBER", ":", "break", ";...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "RISCV", "RISCV", "RISCVISD::NodeType", "RISCVISD::FIRST_NUMBER", "RISCVISD::RET_FLAG", "\"RISCVISD::RET_FLAG\"", "RISCVISD::URET_FLAG", "\"RISCVISD::URET_FLAG\"", "RISCVISD::SRET_FLAG", "\"RISCVISD::SRET_FLAG\"", "RISCVISD::MRET_FLAG", "\"RISCVISD::MRET_FLAG\"", "RISCVISD::CALL", "\"RISCV...

RISCVISelLowering11

getTargetNodeName

RISCV

CPU

LLVM

5,693

178

1

[]

[ "<s>", "void", "visium_split_cbranch", "(", "enum", "rtx_code", "code", ",", "rtx", "op0", ",", "rtx", "op1", ",", "rtx", "label", ")", "{", "machine_mode", "cc_mode", "=", "visium_select_cc_mode", "(", "code", ",", "op0", ",", "op1", ")", ";", "rtx", "f...

[ "Split", "a", "compare-and-branch", "with", "CODE", ",", "operands", "OP0", "and", "OP1", ",", "and", "LABEL", "." ]

[ "visium" ]

visium

visium_split_cbranch

visium

Virtual ISA

GCC

5,694

115

1

[]

[ "<s>", "static", "rtx", "aarch64_gen_load_pair", "(", "machine_mode", "mode", ",", "rtx", "reg1", ",", "rtx", "mem1", ",", "rtx", "reg2", ",", "rtx", "mem2", ")", "{", "switch", "(", "mode", ")", "{", "case", "E_DImode", ":", "return", "gen_load_pair_dw_di...

[ "Generate", "and", "regurn", "a", "load", "pair", "isntruction", "of", "mode", "MODE", "to", "load", "register", "REG1", "from", "MEM1", "and", "register", "REG2", "from", "MEM2", "." ]

[ "aarch64" ]

aarch641

aarch64_gen_load_pair

aarch64

CPU

GCC

5,695

93

1

[]

[ "<s>", "static", "rtx", "tilepro_tls_got", "(", "void", ")", "{", "rtx", "temp", ";", "if", "(", "flag_pic", ")", "{", "crtl", "->", "uses_pic_offset_table", "=", "1", ";", "return", "tilepro_got_rtx", "(", ")", ";", "}", "temp", "=", "gen_reg_rtx", "(",...

[ "Return", "a", "reference", "to", "the", "got", "to", "be", "used", "by", "tls", "references", "." ]

[ "tilepro", "1" ]

tilepro

tilepro_tls_got

tilepro

VLIW

GCC

5,696

47

1

[]

[ "<s>", "virtual", "const", "OR1KSubtarget", "*", "getSubtargetImpl", "(", ")", "const", "{", "return", "&", "Subtarget", ";", "}", "</s>" ]

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "OR1K", "OR1K" ]

OR1KTargetMachine

getSubtargetImpl

OR1K

CPU

LLVM

5,697

14

1

[]

[ "<s>", "static", "void", "swap_const_vector_halves", "(", "rtx", "*", "op_ptr", ")", "{", "int", "i", ";", "rtx", "op", "=", "*", "op_ptr", ";", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "op", ")", ";", "if", "(", "GET_CODE", "(", "op", ")", ...

[ "OP", "is", "either", "a", "CONST_VECTOR", "or", "an", "expression", "containing", "one", ".", "Swap", "the", "first", "half", "of", "the", "vector", "with", "the", "second", "in", "the", "first", "case", ".", "Recurse", "to", "find", "it", "in", "the", ...

[ "powerpcspe", "1", "0", "2", "2", "0", "2", "0", "0" ]

powerpcspe

swap_const_vector_halves

powerpcspe

CPU

GCC

5,698

230

1

[]

[ "<s>", "bool", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]

[ "Check", "whether", "the", "given", "instruction", "may", "need", "relaxation", "." ]

[ "AVR" ]

AVRAsmBackend1

mayNeedRelaxation

AVR

MPU

LLVM

5,699

15

1

[]