docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "static", "poly_uint16", "riscv_convert_vector_bits", "(", "void", ")", "{", "if", "(", "TARGET_MIN_VLEN", ">", "32", ")", "{", "riscv_bytes_per_vector_chunk", "=", "8", ";", "}", "else", "{", "riscv_bytes_per_vector_chunk", "=", "4", ";", "}", "return", ...	[ "Return", "the", "VLEN", "value", "associated", "with", "-march", ".", "TODO", ":", "So", "far", "we", "only", "support", "length-agnostic", "value", "." ]	[ "riscv", "32", "8", "4", "1", "1", "1" ]	riscv1	riscv_convert_vector_bits	riscv	CPU	GCC	6,400	39	1	[]
[ "<s>", "void", "MipsTargetObjectFile", "::", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "TargetLoweringObjectFileELF", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";", "InitializeELF", "(", "TM", ".", ...	[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]	[ "Mips", "Mips", "\".sdata\"", "\".sbss\"", "Mips" ]	MipsTargetObjectFile	Initialize	Mips	CPU	LLVM	6,401	95	1	[]
[ "<s>", "bool", "NVPTXAsmPrinter", "::", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpNo", ",", "unsigned", "AsmVariant", ",", "const", "char", "", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "Extr...	[ "Print", "the", "specified", "operand", "of", "MI", ",", "an", "INLINEASM", "instruction", ",", "using", "the", "specified", "assembler", "variant", "as", "an", "address", "." ]	[ "NVPTX", "NVPTX", "0" ]	NVPTXAsmPrinter	PrintAsmMemoryOperand	NVPTX	GPU	LLVM	6,402	59	1	[]
[ "<s>", "void", "GCNPassConfig", "::", "addPostRegAlloc", "(", ")", "{", "addPass", "(", "createSIPrepareScratchRegs", "(", ")", ",", "false", ")", ";", "addPass", "(", "createSIShrinkInstructionsPass", "(", ")", ",", "false", ")", ";", "}", "</s>" ]	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "register", "allocation", "pass", "pipeline", "but", "before", "prolog-epilog", "insertion", "." ]	[ "AMDGPU", "SI", "SI" ]	AMDGPUTargetMachine	addPostRegAlloc	AMDGPU	GPU	LLVM	6,403	26	1	[]
[ "<s>", "Register", "MipsFunctionInfo", "::", "getGlobalBaseReg", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "!", "GlobalBaseReg", ")", "GlobalBaseReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "&", "getGlobalBaseReg...	[ "getGlobalBaseReg", "-", "Return", "a", "virtual", "register", "initialized", "with", "the", "the", "global", "base", "register", "value", "." ]	[ "Mips", "Mips" ]	MipsMachineFunction16	getGlobalBaseReg	Mips	CPU	LLVM	6,404	36	1	[]
[ "<s>", "void", "Thumb2HazardRecognizer", "::", "EmitInstruction", "(", "SUnit", "", "SU", ")", "{", "MachineInstr", "", "MI", "=", "SU", "->", "getInstr", "(", ")", ";", "unsigned", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "I...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "ARM", "ARM::t2IT", "1", "3", "\"Invalid IT mask!\"", "4", "0", "1" ]	Thumb2HazardRecognizer	EmitInstruction	ARM	CPU	LLVM	6,405	145	1	[]
[ "<s>", "bool", "M680x0PassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "createM680x0ISelDag", "(", "getM680x0TargetMachine", "(", ")", ")", ")", ";", "addPass", "(", "createM680x0GlobalBaseRegPass", "(", ")", ")", ";", "return", "false", ";",...	[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]	[ "M680x0", "M680x0", "M680x0", "M680x0", "M680x0" ]	M680x0TargetMachine	addInstSelector	M680x0	MPU	LLVM	6,406	28	1	[]
[ "<s>", "static", "int", "arc_attr_type", "(", "rtx_insn", "*", "insn", ")", "{", "if", "(", "NONJUMP_INSN_P", "(", "insn", ")", "?", "(", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "==", "USE", "\|\|", "GET_CODE", "(", "PATTERN", "(", "insn", "...	[ "Return", "the", "integer", "value", "of", "the", "``", "type", "''", "attribute", "for", "INSN", ",", "or", "-1", "if", "INSN", "ca", "n't", "have", "attributes", "." ]	[ "arc", "1" ]	arc	arc_attr_type	arc	MPU	GCC	6,407	82	1	[]
[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "", ">", "RISCVTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "TargetRegisterInfo", "", "TRI", ",", "StringRef", "Constraint", ",", "MVT", "VT", ")", "const",...	[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]	[ "RISCV", "RISCV", "1", "0", "0U", "RISCV::GR64BitRegClass", "0U", "RISCV::GR32BitRegClass", "0U", "RISCV::FP64BitRegClass", "0U", "RISCV::FP32BitRegClass", "0U", "RISCV::GR64BitRegClass", "0U", "RISCV::GR32BitRegClass" ]	RISCVISelLowering (2)2	getRegForInlineAsmConstraint	RISCV	CPU	LLVM	6,408	186	1	[]
[ "<s>", "void", "RV16KFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "const",...	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "RV16K", "RV16K", "RV16K", "\"frame pointer should not have been eliminated\"" ]	RV16KFrameLowering	emitEpilogue	RV16K	Virtual ISA	LLVM	6,409	171	1	[]
[ "<s>", "void", "SIMCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "uint64...	[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]	[ "AMDGPU", "SI", "0", "8", "0xff", "4", "0", "255", "0", "\"Must be immediate or expr\"", "0", "4", "8", "0xff" ]	SIMCCodeEmitter34	encodeInstruction	AMDGPU	GPU	LLVM	6,410	315	1	[]
[ "<s>", "bool", "ix86_gpr_tls_address_pattern_p", "(", "rtx", "mem", ")", "{", "gcc_assert", "(", "MEM_P", "(", "mem", ")", ")", ";", "rtx", "addr", "=", "XEXP", "(", "mem", ",", "0", ")", ";", "subrtx_var_iterator", "::", "array_type", "array", ";", "FOR...	[ "Return", "true", "if", "the", "TLS", "address", "requires", "insn", "using", "integer", "registers", ".", "It", "'s", "used", "to", "prevent", "KMOV/VMOV", "in", "TLS", "code", "sequences", "which", "require", "integer", "MOV", "instructions", ",", "refer", ...	[ "i386", "0", "1" ]	i386	ix86_gpr_tls_address_pattern_p	i386	CPU	GCC	6,411	95	1	[]
[ "<s>", "void", "PPCRegisterInfo", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "if", "(", "GuaranteedTailCallOpt", "&&", "I", "->...	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "PowerPC", "PPC", "PPC::ADJCALLSTACKUP", "1", "PPC", "1", "PPC::X1", "PPC::R1", "PPC::X0", "PPC::R0", "PPC::ADDI8", "PPC::ADDI", "PPC::ADD8", "PPC::ADD4", "PPC::LIS8", "PPC::LIS", "PPC::ORI8", "PPC::ORI", "16", "16", "0xFFFF" ]	PPCRegisterInfo21	eliminateCallFramePseudoInstr	PowerPC	CPU	LLVM	6,412	309	1	[]
[ "<s>", "const", "TargetRegisterClass", "", "X86RegisterInfo", "::", "getLargestLegalSuperClass", "(", "const", "TargetRegisterClass", "", "RC", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "RC", "==", "&", "X86", "::", "GR8_NOREXRe...	[ "Returns", "the", "largest", "super", "class", "of", "RC", "that", "is", "legal", "to", "use", "in", "the", "current", "sub-target", "and", "has", "the", "same", "spill", "size", "." ]	[ "X86", "X86", "X86::GR8_NOREXRegClass", "X86", "X86", "X86::FR32RegClassID", "X86::FR64RegClassID", "X86::VR128RegClassID", "X86::VR256RegClassID", "X86::VR128XRegClassID", "X86::VR256XRegClassID", "X86::FR32XRegClassID", "X86::FR64XRegClassID", "X86::GR8RegClassID", "X86::GR16RegClassID...	X86RegisterInfo (2)2	getLargestLegalSuperClass	X86	CPU	LLVM	6,413	290	1	[]
[ "<s>", "static", "tree", "ix86_handle_cconv_attribute", "(", "tree", "", "node", ",", "tree", "name", ",", "tree", "args", ",", "int", "flags", "ATTRIBUTE_UNUSED", ",", "bool", "", "no_add_attrs", ")", "{", "if", "(", "TREE_CODE", "(", "*", "node", ")", ...	[ "Handle", "``", "cdecl", "''", ",", "``", "stdcall", "''", ",", "``", "fastcall", "''", ",", "``", "regparm", "''", "and", "``", "sseregparm", "''", "calling", "convention", "attributes", ";", "arguments", "as", "in", "struct", "attribute_spec.handler", "." ...	[ "i386", "\"%qs attribute only applies to functions\"", "\"regparm\"", "\"fastcall\"", "\"fastcall and regparm attributes are not compatible\"", "\"%qs attribute requires an integer constant argument\"", "0", "\"argument to %qs attribute larger than %d\"", "\"%qs attribute ignored\"", "\"fastcall\"...	i3863	ix86_handle_cconv_attribute	i386	CPU	GCC	6,414	389	1	[]
[ "<s>", "void", "split_double_mode", "(", "machine_mode", "mode", ",", "rtx", "operands", "[", "]", ",", "int", "num", ",", "rtx", "lo_half", "[", "]", ",", "rtx", "hi_half", "[", "]", ")", "{", "machine_mode", "half_mode", ";", "unsigned", "int", "byte",...	[ "Split", "one", "or", "more", "double-mode", "RTL", "references", "into", "pairs", "of", "half-mode", "references", ".", "The", "RTL", "can", "be", "REG", ",", "offsettable", "MEM", ",", "integer", "constant", ",", "or", "CONST_DOUBLE", ".", "``", "operands"...	[ "i386", "0", "0", "0" ]	i386-expand1	split_double_mode	i386	CPU	GCC	6,415	253	1	[]
[ "<s>", "bool", "isToken", "(", ")", "const", "override", "{", "return", "is", "(", "k_Token", ")", ";", "}", "</s>" ]	[ "isToken", "-", "Is", "this", "a", "token", "operand", "?" ]	[ "MOS" ]	MOSAsmParser	isToken	MOS	MPU	LLVM	6,416	14	1	[]
[ "<s>", "bool", "avoid_collisions_1", "(", "const", "rtx", "&", "t", ",", "insn_info_list_t", "", "v", ",", "tag_map_t", "", "tag_map", ")", "{", "if", "(", "v", "->", "length", "(", ")", "<", "2", ")", "return", "true", ";", "tag_insn_info", "*", "...	[ "The", "actual", "reallocation", "logic", ".", "For", "each", "vector", "of", "collisions", "V", ",", "try", "to", "resolve", "the", "collision", "by", "attempting", "to", "rename", "the", "destination", "register", "of", "all", "but", "one", "of", "the", ...	[ "aarch64", "2", "1", "0", "\"\\t>> Failed to rename destination in insn %d\\n\\t>>\"" ]	falkor-tag-collision-avoidance	avoid_collisions_1	aarch64	CPU	GCC	6,417	162	1	[]
[ "<s>", "virtual", "bool", "doInitialization", "(", "Module", "&", "M", ")", "{", "return", "false", ";", "}", "</s>" ]	[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]	[ "Patmos" ]	PatmosSPBundling	doInitialization	Patmos	VLIW	LLVM	6,418	13	1	[]
[ "<s>", "static", "int", "mips_sched_reassociation_width", "(", "unsigned", "int", "opc", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", ")", "{", "if", "(", "MSA_SUPPORTED_MODE_P", "(", "mode", ")", ")", "return", "2", ";", "return", "1", ";", "}", "</s>" ]	[ "Implement", "TARGET_SCHED_REASSOCIATION_WIDTH", "." ]	[ "mips", "2", "1" ]	mips	mips_sched_reassociation_width	mips	CPU	GCC	6,419	27	1	[]
[ "<s>", "bool", "MipsPassConfig", "::", "addPreEmitPass", "(", ")", "{", "MipsTargetMachine", "&", "TM", "=", "getMipsTargetMachine", "(", ")", ";", "const", "MipsSubtarget", "&", "Subtarget", "=", "TM", ".", "getSubtarget", "<", "MipsSubtarget", ">", "(", ")",...	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips" ]	MipsTargetMachine73	addPreEmitPass	Mips	CPU	LLVM	6,420	98	1	[]
[ "<s>", "void", "aarch64_split_simd_combine", "(", "rtx", "dst", ",", "rtx", "src1", ",", "rtx", "src2", ")", "{", "machine_mode", "src_mode", "=", "GET_MODE", "(", "src1", ")", ";", "machine_mode", "dst_mode", "=", "GET_MODE", "(", "dst", ")", ";", "gcc_as...	[ "Split", "a", "complex", "SIMD", "combine", "." ]	[ "aarch64" ]	aarch645	aarch64_split_simd_combine	aarch64	CPU	GCC	6,421	164	1	[]
[ "<s>", "static", "bool", "s390_pass_by_reference", "(", "cumulative_args_t", "ca", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "int", "size", "=", "s390_function_arg_size", "(", "mod...	[ "Return", "1", "if", "a", "function", "argument", "of", "type", "TYPE", "and", "mode", "MODE", "is", "to", "be", "passed", "by", "reference", ".", "The", "ABI", "specifies", "that", "only", "structures", "of", "size", "1", ",", "2", ",", "4", ",", "o...	[ "s390", "8", "0", "1", "1", "0" ]	s3904	s390_pass_by_reference	s390	MPU	GCC	6,422	84	1	[]
[ "<s>", "static", "void", "push_minipool_barrier", "(", "rtx_insn", "", "insn", ",", "HOST_WIDE_INT", "address", ")", "{", "Mfix", "", "fix", "=", "(", "Mfix", "", ")", "obstack_alloc", "(", "&", "minipool_obstack", ",", "sizeof", "(", "", "fix", ")", ...	[ "Record", "that", "there", "is", "a", "natural", "barrier", "in", "the", "insn", "stream", "at", "ADDRESS", "." ]	[ "arm" ]	arm	push_minipool_barrier	arm	CPU	GCC	6,423	72	1	[]
[ "<s>", "const", "MCS51RegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "MCS51", "MCS51" ]	MCS51Subtarget	getRegisterInfo	MCS51	MPU	LLVM	6,424	18	1	[]
[ "<s>", "bool", "AVRFrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegis...	[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...	[ "AVR", "AVR", "AVR", "AVR", "1", "\"Invalid register size\"", "AVR::POPRd" ]	AVRFrameLowering12	restoreCalleeSavedRegisters	AVR	MPU	LLVM	6,425	154	1	[]
[ "<s>", "void", "SITargetLowering", "::", "finalizeLowering", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "SIMachineFunctionInfo", "*", "Info", "=", "MF", ".", "getInfo", ...	[ "Execute", "target", "specific", "actions", "to", "finalize", "target", "lowering", "." ]	[ "AMDGPU", "SI", "SI", "SI", "SI", "AMDGPU::SP_REG", "AMDGPU::SP_REG", "AMDGPU::PRIVATE_RSRC_REG", "AMDGPU::PRIVATE_RSRC_REG", "AMDGPU::FP_REG", "AMDGPU::FP_REG", "AMDGPU::SCRATCH_WAVE_OFFSET_REG", "AMDGPU::SCRATCH_WAVE_OFFSET_REG", "SI", "AMDGPU::VCC_HI" ]	SIISelLowering106	finalizeLowering	AMDGPU	GPU	LLVM	6,426	331	1	[]
[ "<s>", "void", "pdp10_init_builtins", "(", ")", "{", "builtin_function", "(", "\"__builtin_fsc\"", ",", "FUNTYPE2", "(", "FLOAT", ",", "FLOAT", ",", "INT", ")", ",", "PDP10_BUILTIN_FSC", ",", "BUILT_IN_MD", ",", "0", ")", ";", "builtin_function", "(", "\"__bui...	[ "Called", "by", "the", "MD_INIT_BUILTINS", "macro", ".", "Performs", "the", "necessary", "setup", "for", "machine-specific", "builtin", "functions", "." ]	[ "pdp10", "\"__builtin_fsc\"", "0", "\"__builtin_dfsc\"", "0", "\"__builtin_jffo\"", "0" ]	pdp10	pdp10_init_builtins	pdp10	MPU	GCC	6,427	72	1	[]
[ "<s>", "void", "XCoreFrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ",", "Saved...	[ "This", "method", "determines", "which", "of", "the", "registers", "reported", "by", "TargetRegisterInfo", ":", ":getCalleeSavedRegs", "(", ")", "should", "actually", "get", "saved", "." ]	[ "XCore", "XCore", "XCore", "XCore", "XCore::LR", "XCore::LR" ]	XCoreFrameLowering (2)	determineCalleeSaves	XCore	MPU	LLVM	6,428	169	1	[]
[ "<s>", "void", "SICFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "assert", "(", "&", "MF", ".", "front", "(", ")", "==", "&", "MBB", "&&", "\"Shrink-wrapping not yet supported\...	[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]	[ "SIC", "SIC", "\"Shrink-wrapping not yet supported\"", "SIC", "SIC", "SIC", "SIC", "SIC", "SIC", "SIC", "SIC", "SIC::X", "SIC::GPROutRegClass", "0" ]	SICFrameLowering	emitPrologue	SIC	CPU	LLVM	6,429	220	1	[]
[ "<s>", "TargetLowering", "::", "ConstraintType", "AAPTargetLowering", "::", "getConstraintType", "(", "StringRef", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", "(", "Constraint", "[", "0", "]...	[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]	[ "AAP", "AAP", "1", "0" ]	AAPISelLowering	getConstraintType	AAP	MPU	LLVM	6,430	52	1	[]
[ "<s>", "static", "int", "ia64_adjust_cost_2", "(", "rtx_insn", "", "insn", ",", "int", "dep_type1", ",", "rtx_insn", "", "dep_insn", ",", "int", "cost", ",", "dw_t", "dw", ")", "{", "enum", "reg_note", "dep_type", "=", "(", "enum", "reg_note", ")", "de...	[ "Adjust", "the", "cost", "of", "a", "scheduling", "dependency", ".", "Return", "the", "new", "cost", "of", "a", "dependency", "of", "type", "DEP_TYPE", "or", "INSN", "on", "DEP_INSN", ".", "COST", "is", "the", "current", "cost", ",", "DW", "is", "depende...	[ "ia64", "0", "0", "0" ]	ia644	ia64_adjust_cost_2	ia64	CPU	GCC	6,431	153	1	[]
[ "<s>", "bool", "ARMLowOverheadLoops", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "mf", ")", "{", "const", "ARMSubtarget", "&", "ST", "=", "mf", ".", "getSubtarget", "<", "ARMSubtarget", ">", "(", ")", ";", "if", "(", "!", "ST", ".", "hasLOB...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "ARM", "ARM", "ARM", "ARM", "\"ARM Loops on \"", "\" ------------- \\n\"", "ARM", "ARM", "ARM" ]	ARMLowOverheadLoops18	runOnMachineFunction	ARM	CPU	LLVM	6,432	201	1	[]
[ "<s>", "int64_t", "SIRegisterInfo", "::", "getFrameIndexInstrOffset", "(", "const", "MachineInstr", "", "MI", ",", "int", "Idx", ")", "const", "{", "if", "(", "!", "SIInstrInfo", "::", "isMUBUF", "(", "", "MI", ")", ")", "return", "0", ";", "assert", "...	[ "Get", "the", "offset", "from", "the", "referenced", "frame", "index", "in", "the", "instruction", ",", "if", "there", "is", "one", "." ]	[ "AMDGPU", "SI", "SI", "0", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "\"Should never see frame index on non-address operand\"" ]	SIRegisterInfo10	getFrameIndexInstrOffset	AMDGPU	GPU	LLVM	6,433	60	1	[]
[ "<s>", "bool", "VLIWResourceModel", "::", "reserveResources", "(", "SUnit", "*", "SU", ",", "bool", "IsTop", ")", "{", "bool", "startNewCycle", "=", "false", ";", "if", "(", "!", "SU", ")", "{", "ResourcesModel", "->", "clearResources", "(", ")", ";", "P...	[ "Keep", "track", "of", "available", "resources", "." ]	[ "Hexagon", "\"Packet[\"", "\"]:\\n\"", "0", "\"\\t[\"", "\"] SU(\"", "\")\\t\"" ]	HexagonMachineScheduler16	reserveResources	Hexagon	DSP	LLVM	6,434	261	1	[]
[ "<s>", "bool", "MSP430FrameInfo", "::", "hasReservedCallFrame", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "!", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "(", ")", ";", "}", "</s>" ]	[ "hasReservedCallFrame", "-", "Under", "normal", "circumstances", ",", "when", "a", "frame", "pointer", "is", "not", "required", ",", "we", "reserve", "argument", "space", "for", "call", "sites", "in", "the", "function", "immediately", "on", "entry", "to", "the...	[ "MSP430", "MSP430" ]	MSP430FrameInfo	hasReservedCallFrame	MSP430	MPU	LLVM	6,435	25	1	[]
[ "<s>", "SDValue", "SITargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "AMDGPUTargetLowering", "::", "LowerO...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "R600", "SI", "ISD::FrameIndex", "ISD::BRCOND", "ISD::LOAD", "2", "\"Load should return a value and a chain\"", "ISD::FSIN", "ISD::FCOS", "ISD::SELECT", "ISD::FDIV", "ISD::STORE", "ISD::GlobalAddress", "SI", "SI", "ISD::INTRINSIC_WO_CHAIN", "SI", "ISD::INTRINSIC_VOID", "SI" ]	SIISelLowering111	LowerOperation	R600	GPU	LLVM	6,436	237	1	[]
[ "<s>", "llvm", "::", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"microMIPS instruction size reduction pass\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "Mips", "\"microMIPS instruction size reduction pass\"" ]	MicroMipsSizeReduction	getPassName	Mips	CPU	LLVM	6,437	13	1	[]
[ "<s>", "bool", "AArch64TargetLowering", "::", "isTruncateFree", "(", "EVT", "VT1", ",", "EVT", "VT2", ")", "const", "{", "if", "(", "VT1", ".", "isVector", "(", ")", "\|\|", "VT2", ".", "isVector", "(", ")", "\|\|", "!", "VT1", ".", "isInteger", "(", ")"...	[ "Return", "true", "if", "it", "'s", "free", "to", "truncate", "a", "value", "of", "type", "Ty1", "to", "type", "Ty2", "." ]	[ "AArch64", "AArch64" ]	AArch64ISelLowering (2)2	isTruncateFree	AArch64	CPU	LLVM	6,438	68	1	[]
[ "<s>", "bool", "X86RetpolineThunks", "::", "doInitialization", "(", "Module", "&", "M", ")", "{", "InsertedThunks", "=", "false", ";", "return", "false", ";", "}", "</s>" ]	[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]	[ "X86", "X86" ]	X86RetpolineThunks	doInitialization	X86	CPU	LLVM	6,439	18	1	[]
[ "<s>", "void", "NVPTXTargetStreamer", "::", "closeLastSection", "(", ")", "{", "if", "(", "HasSections", ")", "getStreamer", "(", ")", ".", "EmitRawText", "(", "\"\\t}\"", ")", ";", "}", "</s>" ]	[ "Close", "last", "section", "." ]	[ "NVPTX", "NVPTX", "\"\\t}\"" ]	NVPTXTargetStreamer12	closeLastSection	NVPTX	GPU	LLVM	6,440	21	1	[]
[ "<s>", "DecodeStatus", "PPCDisassembler", "::", "getInstruction", "(", "MCInst", "&", "MI", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "OS", ",", "raw_ostream", "&", "CS",...	[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]	[ "PowerPC", "PPC", "4", "4", "0", "support::endian", "support::endian", "PPC::FeatureQPX" ]	PPCDisassembler22	getInstruction	PowerPC	CPU	LLVM	6,441	149	1	[]
[ "<s>", "const", "MCFixupKindInfo", "&", "SICAsmBackend", "::", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "SIC", "::", "NumTargetFixupKinds", "]", "=", "{", "{", "\"fixup_SIC_32\"", ",", ...	[ "Get", "information", "on", "a", "fixup", "kind", "." ]	[ "SIC", "SIC", "SIC::NumTargetFixupKinds", "\"fixup_SIC_32\"", "0", "32", "0", "\"fixup_SIC_HI16\"", "0", "16", "0", "\"fixup_SIC_LO16\"", "0", "16", "0", "\"fixup_SIC_GPREL16\"", "0", "16", "0", "\"fixup_SIC_GOT\"", "0", "16", "0", "\"fixup_SIC_PC16\"", "0", "16", ...	SICAsmBackend	getFixupKindInfo	SIC	CPU	LLVM	6,442	167	1	[]
[ "<s>", "static", "bool", "isF128SoftLibCall", "(", "const", "char", "", "CallSym", ")", "{", "const", "char", "", "const", "LibCalls", "[", "]", "=", "{", "\"__addtf3\"", ",", "\"__divtf3\"", ",", "\"__eqtf2\"", ",", "\"__extenddftf2\"", ",", "\"__extendsftf...	[ "This", "function", "returns", "true", "if", "CallSym", "is", "a", "long", "double", "emulation", "routine", "." ]	[ "Mips", "\"__addtf3\"", "\"__divtf3\"", "\"__eqtf2\"", "\"__extenddftf2\"", "\"__extendsftf2\"", "\"__fixtfdi\"", "\"__fixtfsi\"", "\"__fixtfti\"", "\"__fixunstfdi\"", "\"__fixunstfsi\"", "\"__fixunstfti\"", "\"__floatditf\"", "\"__floatsitf\"", "\"__floattitf\"", "\"__floatunditf\"", ...	MipsCCState14	isF128SoftLibCall	Mips	CPU	LLVM	6,443	180	1	[]
[ "<s>", "static", "bool", "ck803_rtx_costs", "(", "rtx", "x", ",", "int", "code", ",", "int", "outer_code", "ATTRIBUTE_UNUSED", ",", "int", "*", "total", ",", "bool", "speed", "ATTRIBUTE_UNUSED", ")", "{", "switch", "(", "code", ")", "{", "case", "SET", "...	[ "TARGET_RTX_COSTS", "helper", "for", "ck803", "." ]	[ "csky", "1", "1", "0", "3", "1", "0", "1", "1", "0", "1", "1", "0", "1", "1", "2", "0", "0xffffffff", "0", "1", "3" ]	csky	ck803_rtx_costs	csky	CPU	GCC	6,444	282	1	[]
[ "<s>", "static", "int", "rs6000_register_move_cost", "(", "machine_mode", "mode", ",", "reg_class_t", "from", ",", "reg_class_t", "to", ")", "{", "int", "ret", ";", "if", "(", "TARGET_DEBUG_COST", ")", "dbg_cost_ctrl", "++", ";", "if", "(", "reg_classes_intersec...	[ "A", "C", "expression", "returning", "the", "cost", "of", "moving", "data", "from", "a", "register", "of", "class", "CLASS1", "to", "one", "of", "CLASS2", "." ]	[ "powerpcspe", "4", "6", "0", "2", "0", "2", "4", "2", "1", "\"rs6000_register_move_cost:, ret=%d, mode=%s, from=%s, to=%s\\n\"" ]	powerpcspe	rs6000_register_move_cost	powerpcspe	CPU	GCC	6,445	281	1	[]
[ "<s>", "void", "VLIWMachineScheduler", "::", "schedule", "(", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"********** MI Converging Scheduling VLIW BB#\"", "<<", "BB", "->", "getNumber", "(", ")", "<<", "\" \"", "<<", "BB", "->", "getName", "(", ")", "...	[ "Schedule", "-", "This", "is", "called", "back", "from", "ScheduleDAGInstrs", ":", ":Run", "(", ")", "when", "it", "'s", "time", "to", "do", "some", "work", "." ]	[ "Hexagon", "\"********** MI Converging Scheduling VLIW BB#\"", "\" \"", "\" in_func \"", "\" at loop depth \"", "\" \\n\"", "8", "0", "0", "\"Max Height \"", "\"\\n\"", "0", "0", "\"Max Depth \"", "\"\\n\"", "0", "\"Nonempty unscheduled zone.\"" ]	HexagonMachineScheduler28	schedule	Hexagon	DSP	LLVM	6,446	328	1	[]
[ "<s>", "uint64_t", "SystemZMCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const"...	[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]	[ "SystemZ", "SystemZ", "\"Unexpected operand type!\"" ]	SystemZMCCodeEmitter1	getMachineOpValue	SystemZ	CPU	LLVM	6,447	80	1	[]
[ "<s>", "static", "rtx_insn", "", "bb_first_real_insn", "(", "basic_block", "bb", ")", "{", "rtx_insn", "", "insn", ";", "FOR_BB_INSNS", "(", "bb", ",", "insn", ")", "if", "(", "INSN_P", "(", "insn", ")", ")", "return", "insn", ";", "return", "0", ";"...	[ "Return", "first", "real", "insn", "in", "BB", ",", "or", "return", "NULL_RTX", "if", "BB", "does", "not", "contain", "real", "insns", "." ]	[ "nvptx", "0" ]	nvptx	bb_first_real_insn	nvptx	GPU	GCC	6,448	33	1	[]
[ "<s>", "bool", "isAtomic", "(", ")", "const", "{", "return", "Ordering", "!=", "AtomicOrdering", "::", "NotAtomic", ";", "}", "</s>" ]	[ "Returns", "true", "if", "this", "operation", "has", "an", "atomic", "ordering", "requirement", "of", "unordered", "or", "higher", ",", "false", "otherwise", "." ]	[ "AMDGPU" ]	SIMemoryLegalizer	isAtomic	AMDGPU	GPU	LLVM	6,449	14	1	[]
[ "<s>", "BitVector", "SPIRVRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "BitVector", "(", "getNumRegs", "(", ")", ")", ";", "}", "</s>" ]	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "SPIRV", "SPIRV" ]	SPIRVRegisterInfo	getReservedRegs	SPIRV	Virtual ISA	LLVM	6,450	21	1	[]
[ "<s>", "const", "char", "*", "nds32_output_stack_pop", "(", "rtx", "par_rtx", "ATTRIBUTE_UNUSED", ")", "{", "char", "pattern", "[", "100", "]", ";", "rtx", "operands", "[", "3", "]", ";", "int", "rb_eh_data", "=", "cfun", "->", "machine", "->", "eh_return_...	[ "Function", "to", "output", "stack", "pop", "operation", ".", "We", "need", "to", "deal", "with", "normal", "stack", "pop", "multiple", "or", "stack", "v3pop", "." ]	[ "nds32", "100", "3", "0", "0", "1", "\"pop.s\\t%s\"", "\"%0, %1, { }\"", "\"\"", "0", "1", "1", "1", "0", "\"pop25\\t%%0, %%1\"", "0", "0", "1", "0", "1", "\"\"", "0", "1", "1", "\"pop.s\\t%s{%s%s%s }\"", "\"\"", "\"%0, %1, \"", "\" $fp\"", "\"\"", "\" $gp\"...	nds32-md-auxiliary	nds32_output_stack_pop	nds32	CPU	GCC	6,451	439	1	[]
[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"BPF Assembly Printer\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "BPF", "\"BPF Assembly Printer\"" ]	BPFAsmPrinter16	getPassName	BPF	Virtual ISA	LLVM	6,452	13	1	[]
[ "<s>", "void", "SparcFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{", "SparcMachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "SparcMachineFunctionInfo", ">", "(", ")", ";", "MachineBasicBlock", "&", ...	[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]	[ "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "SP::SAVEri", "SP::SAVErr", "0", "SP::ADDri", "SP::ADDrr", "SP", "SP::I6", "SP::CFI_INSTRUCTION", "SP::CFI_INSTRUCTION", "SP::I7", "SP::O7", "SP::CFI_INSTRUCTION" ]	SparcFrameLowering26	emitPrologue	Sparc	CPU	LLVM	6,453	367	1	[]
[ "<s>", "bool", "doInitialization", "(", "Module", "&", "M", ")", "override", "{", "Result", ".", "reset", "(", "new", "AMDGPUAAResult", "(", "M", ".", "getDataLayout", "(", ")", ")", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]	[ "AMDGPU", "AMDGPU" ]	AMDGPUAliasAnalysis (2)	doInitialization	AMDGPU	GPU	LLVM	6,454	28	1	[]
[ "<s>", "unsigned", "PPCTTIImpl", "::", "getNumberOfRegisters", "(", "unsigned", "ClassID", ")", "const", "{", "assert", "(", "ClassID", "==", "GPRRC", "\|\|", "ClassID", "==", "FPRRC", "\|\|", "ClassID", "==", "VRRC", "\|\|", "ClassID", "==", "VSXRC", ")", ";", ...	[ "�", "?", "Vector", "TTI", "begin", "�", "?" ]	[ "PowerPC", "PPC", "64", "32", "32" ]	PPCTargetTransformInfo1	getNumberOfRegisters	PowerPC	CPU	LLVM	6,455	82	1	[]
[ "<s>", "bool", "AMDGPUPassConfig", "::", "addPreEmitPass", "(", ")", "{", "const", "AMDGPUSubtarget", "&", "ST", "=", "TM", "->", "getSubtarget", "<", "AMDGPUSubtarget", ">", "(", ")", ";", "if", "(", "ST", ".", "getGeneration", "(", ")", "<=", "AMDGPUSubt...	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "R600", "SI" ]	AMDGPUTargetMachine100	addPreEmitPass	R600	GPU	LLVM	6,456	91	1	[]
[ "<s>", "void", "AArch64PostLegalizerCombiner", "::", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "addRequired", "<", "TargetPassConfig", ">", "(", ")", ";", "AU", ".", "setPreservesCFG", "(", ")", ";", "getSelectionDAGFallb...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "AArch64", "AArch64" ]	AArch64PostLegalizerCombiner (2)	getAnalysisUsage	AArch64	CPU	LLVM	6,457	100	1	[]
[ "<s>", "static", "rtx", "frv_expand_voidaccop_builtin", "(", "enum", "insn_code", "icode", ",", "tree", "arglist", ")", "{", "rtx", "pat", ";", "rtx", "op0", "=", "frv_read_argument", "(", "&", "arglist", ")", ";", "rtx", "op1", "=", "frv_read_argument", "("...	[ "Expand", "builtins", "that", "perform", "accumulator-to-accumulator", "operations", ".", "These", "builtins", "take", "two", "accumulator", "numbers", "as", "argument", "and", "return", "void", "." ]	[ "frv", "0", "1" ]	frv2	frv_expand_voidaccop_builtin	frv	VLIW	GCC	6,458	124	1	[]
[ "<s>", "void", "HexagonInstrInfo", "::", "insertNoop", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "DebugLoc", "DL", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Hexagon"...	[ "Insert", "a", "noop", "into", "the", "instruction", "stream", "at", "the", "specified", "point", "." ]	[ "Hexagon", "Hexagon", "Hexagon::A2_nop" ]	HexagonInstrInfo (2)	insertNoop	Hexagon	DSP	LLVM	6,459	36	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"Hexagon Assembly Printer\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "Hexagon", "\"Hexagon Assembly Printer\"" ]	HexagonAsmPrinter	getPassName	Hexagon	DSP	LLVM	6,460	13	1	[]
[ "<s>", "unsigned", "HexagonTTIImpl", "::", "getPrefetchDistance", "(", ")", "const", "{", "return", "getST", "(", ")", "->", "getL1PrefetchDistance", "(", ")", ";", "}", "</s>" ]	[ "Return", "the", "preferred", "prefetch", "distance", "in", "terms", "of", "instructions", "." ]	[ "Hexagon", "Hexagon" ]	HexagonTargetTransformInfo1	getPrefetchDistance	Hexagon	DSP	LLVM	6,461	18	1	[]
[ "<s>", "machine_mode", "s390_tm_ccmode", "(", "rtx", "op1", ",", "rtx", "op2", ",", "bool", "mixed", ")", "{", "int", "bit0", ",", "bit1", ";", "if", "(", "GET_CODE", "(", "op1", ")", "!=", "CONST_INT", "\|\|", "GET_CODE", "(", "op2", ")", "!=", "CONST...	[ "If", "a", "test-under-mask", "instruction", "can", "be", "used", "to", "implement", "(", "compare", "(", "and", "...", "OP1", ")", "OP2", ")", ",", "return", "the", "CC", "mode", "required", "to", "do", "that", ".", "Otherwise", ",", "return", "VOIDmode...	[ "s390", "0", "1", "1" ]	s390	s390_tm_ccmode	s390	MPU	GCC	6,462	120	1	[]
[ "<s>", "bool", "isOffsetFoldingLegal", "(", "const", "GlobalAddressSDNode", "*", "GA", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]	[ "Return", "true", "if", "folding", "a", "constant", "offset", "with", "the", "given", "GlobalAddress", "is", "legal", "." ]	[ "P2" ]	P2ISelLowering	isOffsetFoldingLegal	P2	MPU	LLVM	6,463	15	1	[]
[ "<s>", "const", "Z80RegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "&", "RI", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "Z80", "Z80" ]	Z80Subtarget (2)	getRegisterInfo	Z80	MPU	LLVM	6,464	14	1	[]
[ "<s>", "bool", "ARM64PassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "createARM64BranchRelaxation", "(", ")", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableCollectLOH", "&&", "TM"...	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "ARM64", "ARM64", "ARM64", "ARM64", "ARM64" ]	ARM64TargetMachine	addPreEmitPass	ARM64	CPU	LLVM	6,465	52	1	[]
[ "<s>", "static", "int", "rs6000_variable_issue_1", "(", "rtx_insn", "*", "insn", ",", "int", "more", ")", "{", "last_scheduled_insn", "=", "insn", ";", "if", "(", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "==", "USE", "\|\|", "GET_CODE", "(", "PAT...	[ "Power4", "load", "update", "and", "store", "update", "instructions", "are", "cracked", "into", "a", "load", "or", "store", "and", "an", "integer", "insn", "which", "are", "executed", "in", "the", "same", "cycle", ".", "Branches", "have", "their", "own", "...	[ "powerpcspe", "0", "0", "0", "2", "2", "0", "1", "0", "1" ]	powerpcspe	rs6000_variable_issue_1	powerpcspe	CPU	GCC	6,466	148	1	[]
[ "<s>", "unsigned", "ARMBaseInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", ...	[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...	[ "ARM", "ARM", "ARM::STR", "ARM::t2STRs", "1", "2", "3", "2", "0", "3", "0", "1", "0", "ARM::t2STRi12", "ARM::tSpill", "1", "2", "2", "0", "1", "0", "ARM::VSTRD", "ARM::VSTRS", "1", "2", "2", "0", "1", "0", "0" ]	ARMBaseInstrInfo114	isStoreToStackSlot	ARM	CPU	LLVM	6,467	286	1	[]
[ "<s>", "MCObjectWriter", "*", "SNESAsmBackend", "::", "createObjectWriter", "(", "raw_pwrite_stream", "&", "OS", ")", "const", "{", "return", "createSNESELFObjectWriter", "(", "OS", ",", "MCELFObjectTargetWriter", "::", "getOSABI", "(", "OSType", ")", ")", ";", "}...	[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]	[ "SNES", "SNES", "SNES" ]	SNESAsmBackend	createObjectWriter	SNES	DSP	LLVM	6,468	26	1	[]
[ "<s>", "static", "MachineInstr", "", "findLoopInstr", "(", "MachineBasicBlock", "", "BB", ",", "int", "EndLoopOp", ",", "SmallPtrSet", "<", "MachineBasicBlock", "*", ",", "8", ">", "&", "Visited", ")", "{", "int", "LOOPi", ";", "int", "LOOPr", ";", "if",...	[ "Find", "the", "hardware", "loop", "instruction", "used", "to", "set-up", "the", "specified", "loop", "." ]	[ "Hexagon", "8", "Hexagon::ENDLOOP0", "Hexagon::J2_loop0i", "Hexagon::J2_loop0r", "Hexagon::J2_loop1i", "Hexagon::J2_loop1r", "0", "0" ]	HexagonInstrInfo (2)	findLoopInstr	Hexagon	DSP	LLVM	6,469	214	1	[]
[ "<s>", "int", "main", "(", "void", ")", "{", "enum", "avr_arch_id", "arch_id", "=", "ARCH_UNKNOWN", ";", "size_t", "i", ",", "n_mcus", "=", "0", ";", "const", "avr_mcu_t", "*", "mcu", ";", "printf", "(", "\"@c Copyright (C) 2012-2022 Free Software Foundation, In...	[ "Main", "program", "to", "convert", "flat", "files", "into", "built-in", "initialization", "code", "." ]	[ "avr", "0", "\"@c Copyright (C) 2012-2022 Free Software Foundation, Inc.\\n\"", "\"@c This is part of the GCC manual.\\n\"", "\"@c For copying conditions, see the file \"", "\"gcc/doc/include/fdl.texi.\\n\\n\"", "\"@c This file is generated automatically using\\n\"", "\"@c gcc/config/avr/gen-avr-mmcu-...	gen-avr-mmcu-texi	main	avr	MPU	GCC	6,470	201	1	[]
[ "<s>", "void", "SystemZFrameInfo", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "TargetFrameIn...	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ::RET", "0", "\"Can only insert epilog into returning blocks\"", "SystemZ", "SystemZ::MOV64rmm", "SystemZ::MOV64rm", "\"Expected to see callee-save register restore code\"", "SystemZ::R15D", "\"Invalid...	SystemZFrameInfo	emitEpilogue	SystemZ	CPU	LLVM	6,471	349	1	[]
[ "<s>", "unsigned", "LanaiInstrInfo", "::", "isLoadFromStackSlotPostFE", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "Lanai", "::", "LDW_RI", ")", "{", "unsign...	[ "isLoadFromStackSlotPostFE", "-", "Check", "for", "post-frame", "ptr", "elimination", "stack", "locations", "as", "well", "." ]	[ "Lanai", "Lanai", "Lanai::LDW_RI", "0" ]	LanaiInstrInfo	isLoadFromStackSlotPostFE	Lanai	CPU	LLVM	6,472	68	1	[]
[ "<s>", "void", "SITargetLowering", "::", "AdjustInstrPostInstrSelection", "(", "MachineInstr", "", "MI", ",", "SDNode", "", "Node", ")", "const", "{", "const", "SIInstrInfo", "", "TII", "=", "static_cast", "<", "const", "SIInstrInfo", "", ">", "(", "getTar...	[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'hasPostISelHook", "'", "flag", "." ]	[ "R600", "SI", "SI", "SI", "0", "1", "0", "0", "4", "1", "1", "0", "1", "2", "3", "1", "0", "0" ]	SIISelLowering148	AdjustInstrPostInstrSelection	R600	GPU	LLVM	6,473	288	1	[]
[ "<s>", "unsigned", "Cpu0MCCodeEmitter", "::", "getJumpTargetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "unsig...	[ "getJumpTargetOpValue", "-", "Return", "binary", "encoding", "of", "the", "jump", "target", "operand", "." ]	[ "Cpu0", "Cpu0", "\"getJumpTargetOpValue expects only expressions\"", "Cpu0::JSUB", "Cpu0::JMP", "Cpu0::BAL", "0", "Cpu0::fixup_Cpu0_PC24", "\"unexpect opcode in getJumpAbsoluteTargetOpValue()\"", "0" ]	Cpu0MCCodeEmitter	getJumpTargetOpValue	Cpu0	CPU	LLVM	6,474	136	1	[]
[ "<s>", "BitVector", "AlphaRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "Alpha", "::", "R15", ")", ";", "R...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "Alpha", "Alpha", "Alpha::R15", "Alpha::R29", "Alpha::R30", "Alpha::R31" ]	AlphaRegisterInfo8	getReservedRegs	Alpha	MPU	LLVM	6,475	60	1	[]
[ "<s>", "SDNode", "", "WebAssemblyDAGToDAGISel", "::", "Select", "(", "SDNode", "", "Node", ")", "{", "llvm_unreachable", "(", "\"TODO: implement Select\"", ")", ";", "}", "</s>" ]	[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]	[ "WebAssembly", "WebAssembly", "\"TODO: implement Select\"" ]	WebAssemblyISelDAGToDAG21	Select	WebAssembly	Virtual ISA	LLVM	6,476	17	1	[]
[ "<s>", "void", "c6x_expand_call", "(", "rtx", "retval", ",", "rtx", "address", ",", "bool", "sibcall", ")", "{", "rtx", "callee", "=", "XEXP", "(", "address", ",", "0", ")", ";", "rtx", "call_insn", ";", "if", "(", "!", "c6x_call_operand", "(", "callee...	[ "Emit", "the", "sequence", "for", "a", "call", "." ]	[ "c6x", "0" ]	c6x	c6x_expand_call	c6x	VLIW	GCC	6,477	143	1	[]
[ "<s>", "void", "SIInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", ...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "R600", "SI", "SI", "SI", "\"SIInstrInfo::loadRegToStackSlot - Can't retrieve spilled VGPR!\"", "0", "8", "32", "SI", "64", "SI", "128", "SI", "256", "SI", "512", "SI", "\"Cannot spill register class\"", "SI", "\"VGPR spilling not supported\"" ]	SIInstrInfo22	loadRegFromStackSlot	R600	GPU	LLVM	6,478	260	1	[]
[ "<s>", "static", "bool", "loop_basic_block_p", "(", "const", "basic_block", "cfg_bb", ")", "{", "if", "(", "JUMP_P", "(", "BB_END", "(", "cfg_bb", ")", ")", "&&", "any_condjump_p", "(", "BB_END", "(", "cfg_bb", ")", ")", ")", "{", "edge", "e", ";", "ed...	[ "Return", "true", "if", "the", "block", "is", "a", "loop", "itself", ":", "local_dem", "__________", "____\|____", "\|", "\|", "\|", "\|", "\|________\|", "\|", "\|_________\|", "reaching_out" ]	[ "riscv" ]	riscv-vsetvl	loop_basic_block_p	riscv	CPU	GCC	6,479	64	1	[]
[ "<s>", "static", "bool", "sparc_strict_argument_naming", "(", "cumulative_args_t", "ca", "ATTRIBUTE_UNUSED", ")", "{", "return", "TARGET_ARCH64", "?", "true", ":", "false", ";", "}", "</s>" ]	[ "Handle", "the", "TARGET_STRICT_ARGUMENT_NAMING", "target", "hook", "." ]	[ "sparc" ]	sparc	sparc_strict_argument_naming	sparc	CPU	GCC	6,480	17	1	[]
[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "WebAssemblySubtarget", ">", "(", ")", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "M...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "WebAssembly", "WebAssembly", "WebAssembly" ]	WebAssemblyAsmPrinter	runOnMachineFunction	WebAssembly	Virtual ISA	LLVM	6,481	50	1	[]
[ "<s>", "unsigned", "NVPTXInstrInfo", "::", "insertBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "", "TBB", ",", "MachineBasicBlock", "", "FBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "const", "DebugLoc", "&", "DL",...	[ "Insert", "branch", "code", "into", "the", "end", "of", "the", "specified", "MachineBasicBlock", "." ]	[ "NVPTX", "NVPTX", "\"code size not handled\"", "\"insertBranch must not be told to insert a fallthrough\"", "1", "0", "\"NVPTX branch conditions have two components!\"", "NVPTX::GOTO", "NVPTX::CBranch", "0", "1", "NVPTX::CBranch", "0", "NVPTX::GOTO", "2" ]	NVPTXInstrInfo1	insertBranch	NVPTX	GPU	LLVM	6,482	199	1	[]
[ "<s>", "int", "nds32_can_use_btgl_p", "(", "int", "ival", ")", "{", "int", "one_bit_count", ";", "one_bit_count", "=", "popcount_hwi", "(", "(", "unsigned", "HOST_WIDE_INT", ")", "(", "ival", ")", ")", ";", "return", "(", "TARGET_PERF_EXT", "&&", "(", "one_b...	[ "Function", "to", "check", "if", "'btgl", "'", "instruction", "can", "be", "used", "with", "IVAL", "." ]	[ "nds32", "1" ]	nds32-predicates2	nds32_can_use_btgl_p	nds32	CPU	GCC	6,483	35	1	[]
[ "<s>", "void", "SPUInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", "RC", ")", "const", ...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "CellSPU", "SPU", "SPU", "SPU::GPRCRegisterClass", "SPU::LQDr128", "SPU::LQXr128", "SPU::R64CRegisterClass", "SPU::LQDr64", "SPU::LQXr64", "SPU::R64FPRegisterClass", "SPU::LQDr64", "SPU::LQXr64", "SPU::R32CRegisterClass", "SPU::LQDr32", "SPU::LQXr32", "SPU::R32FPRegisterClass", "SPU:...	SPUInstrInfo	loadRegFromStackSlot	CellSPU	MPU	LLVM	6,484	293	1	[]
[ "<s>", "static", "char", "*", "detect_caches_freebsd", "(", "void", ")", "{", "unsigned", "l1_sizekb", ",", "l1_line", ",", "l1_assoc", ",", "l2_sizekb", ";", "size_t", "len", "=", "4", ";", "sysctlbyname", "(", "\"machdep.cacheline_size\"", ",", "&", "l1_line...	[ "Returns", "the", "description", "of", "caches", "on", "FreeBSD", "PPC", "." ]	[ "powerpcspe", "4", "\"machdep.cacheline_size\"", "0", "32", "0", "512" ]	driver-powerpcspe	detect_caches_freebsd	powerpcspe	CPU	GCC	6,485	62	1	[]
[ "<s>", "static", "bool", "arm_evpc_neon_vrev", "(", "struct", "expand_vec_perm_d", "", "d", ")", "{", "unsigned", "int", "i", ",", "j", ",", "diff", ",", "nelt", "=", "d", "->", "perm", ".", "length", "(", ")", ";", "rtx", "(", "", "gen", ")", "(...	[ "Recognize", "patterns", "for", "the", "VREV", "insns", "." ]	[ "arm", "0", "7", "3", "1", "0", "1", "0", "1" ]	arm	arm_evpc_neon_vrev	arm	CPU	GCC	6,486	301	1	[]
[ "<s>", "bool", "mem_operand_ds_form", "(", "rtx", "op", ",", "machine_mode", "mode", ")", "{", "unsigned", "HOST_WIDE_INT", "offset", ";", "int", "extra", ";", "rtx", "addr", "=", "XEXP", "(", "op", ",", "0", ")", ";", "if", "(", "!", "offsettable_addres...	[ "As", "above", ",", "but", "for", "DS-FORM", "VSX", "insns", ".", "Unlike", "mem_operand_gpr", ",", "enforce", "an", "offset", "divisible", "by", "4", "even", "for", "32-bit", "." ]	[ "powerpcspe", "0", "3", "0", "0", "0", "0xffff", "0x8000", "0x8000", "0x8000", "0x10000u" ]	powerpcspe	mem_operand_ds_form	powerpcspe	CPU	GCC	6,487	130	1	[]
[ "<s>", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_ostream", "&", "OS", ")", "const", "{", "return", "createMipsELFObjectWriter", "(", "OS", ",", "OSType", ",", "IsLittle", ")", ";", "}", "</s>" ]	[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]	[ "Mips", "Mips" ]	MipsAsmBackend66	createObjectWriter	Mips	CPU	LLVM	6,488	21	1	[]
[ "<s>", "bool", "PatmosBypassFromPML", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "!", "EnableBypassFromPML", ")", "return", "false", ";", "PMLImport", "&", "PI", "=", "getAnalysis", "<", "PMLImport", ">", "(", ")", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Patmos", "Patmos", "\"[BypassFromPML] \"", "\"\\n\"", "\" MBB#\"", "\"\\n\"" ]	PatmosBypassFromPML	runOnMachineFunction	Patmos	VLIW	LLVM	6,489	182	1	[]
[ "<s>", "X86TargetMachine", "::", "X86TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ","...	[ "Create", "an", "X86", "target", "." ]	[ "X86", "X86", "X86", "\"sqrtf\"", "1", "\"divf\"", "1", "\"vec-sqrtf\"", "1", "\"vec-divf\"", "1" ]	X86TargetMachine10	X86TargetMachine	X86	CPU	LLVM	6,490	172	1	[]
[ "<s>", "static", "rtx", "arm_expand_builtin_1", "(", "int", "fcode", ",", "tree", "exp", ",", "rtx", "target", ",", "arm_builtin_datum", "*", "d", ")", "{", "enum", "insn_code", "icode", "=", "d", "->", "code", ";", "builtin_arg", "args", "[", "SIMD_MAX_BU...	[ "Expand", "a", "builtin", ".", "These", "builtins", "are", "``", "special", "''", "because", "they", "do", "n't", "have", "symbolic", "constants", "defined", "per-instruction", "or", "per", "instruction-variant", ".", "Instead", ",", "the", "required", "info", ...	[ "arm", "1", "0", "1", "0", "1", "1", "1" ]	arm-builtins6	arm_expand_builtin_1	arm	CPU	GCC	6,491	358	1	[]
[ "<s>", "const", "char", "*", "LM32TargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "case", "LM32ISD", "::", "JmpLink", ":", "return", "\"LM32ISD::JmpLink\"", ";", "case", "LM32ISD", ":...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "LM32", "LM32", "LM32ISD::JmpLink", "\"LM32ISD::JmpLink\"", "LM32ISD::GPRel", "\"LM32ISD::GPRel\"", "LM32ISD::ICmp", "\"LM32ISD::ICmp\"", "LM32ISD::RetFlag", "\"LM32ISD::RetFlag\"", "LM32ISD::LM32Select_CC", "\"LM32ISD::LM32Select_CC\"", "LM32ISD::Hi", "\"LM32ISD::Hi\"", "LM32ISD::Lo", ...	LM32ISelLowering	getTargetNodeName	LM32	MPU	LLVM	6,492	80	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"SystemZ DAG->DAG Pattern Instruction Selection\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "SystemZ", "\"SystemZ DAG->DAG Pattern Instruction Selection\"" ]	SystemZISelDAGToDAG (2)1	getPassName	SystemZ	CPU	LLVM	6,493	11	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"SPARC Delay Slot Filler\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "Sparc", "\"SPARC Delay Slot Filler\"" ]	DelaySlotFiller (2)	getPassName	Sparc	CPU	LLVM	6,494	13	1	[]
[ "<s>", "bool", "HexagonBitSimplify", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "*", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "auto", "&", "HST", "=", "MF", ".",...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]	HexagonBitSimplify2	runOnMachineFunction	Hexagon	DSP	LLVM	6,495	365	1	[]
[ "<s>", "unsigned", "SIRegisterInfo", "::", "getRegPressureLimit", "(", "const", "TargetRegisterClass", "*", "RC", ",", "MachineFunction", "&", "MF", ")", "const", "{", "return", "RC", "->", "getNumRegs", "(", ")", ";", "}", "</s>" ]	[ "Return", "the", "register", "pressure", "``", "high", "water", "mark", "''", "for", "the", "specific", "register", "class", "." ]	[ "R600", "SI" ]	SIRegisterInfo102	getRegPressureLimit	R600	GPU	LLVM	6,496	24	1	[]
[ "<s>", "rtx", "riscv_unspec_address", "(", "rtx", "address", ",", "enum", "riscv_symbol_type", "symbol_type", ")", "{", "rtx", "base", ",", "offset", ";", "split_const", "(", "address", ",", "&", "base", ",", "&", "offset", ")", ";", "return", "riscv_unspec_...	[ "Return", "an", "UNSPEC", "address", "with", "underlying", "address", "ADDRESS", "and", "symbol", "type", "SYMBOL_TYPE", "." ]	[ "riscv" ]	riscv	riscv_unspec_address	riscv	CPU	GCC	6,497	38	1	[]
[ "<s>", "bool", "AMDGPUPerfHintAnalysis", "::", "runOnSCC", "(", "CallGraphSCC", "&", "SCC", ")", "{", "auto", "*", "TPC", "=", "getAnalysisIfAvailable", "<", "TargetPassConfig", ">", "(", ")", ";", "if", "(", "!", "TPC", ")", "return", "false", ";", "const...	[ "runOnSCC", "-", "This", "method", "should", "be", "implemented", "by", "the", "subclass", "to", "perform", "whatever", "action", "is", "necessary", "for", "the", "specified", "SCC", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU" ]	AMDGPUPerfHintAnalysis (2)	runOnSCC	AMDGPU	GPU	LLVM	6,498	124	1	[]
[ "<s>", "SDValue", "SystemZTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "Small...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "SystemZ", "SystemZ", "ISD::OutputArg", "16", "SystemZ", "SystemZISD::RET_FLAG", "MVT::Other", "4", "0", "\"Can only return in registers!\"", "1", "0", "SystemZISD::RET_FLAG", "MVT::Other" ]	SystemZISelLowering (2)	LowerReturn	SystemZ	CPU	LLVM	6,499	304	1	[]

[ "<s>", "static", "poly_uint16", "riscv_convert_vector_bits", "(", "void", ")", "{", "if", "(", "TARGET_MIN_VLEN", ">", "32", ")", "{", "riscv_bytes_per_vector_chunk", "=", "8", ";", "}", "else", "{", "riscv_bytes_per_vector_chunk", "=", "4", ";", "}", "return", ...

[ "Return", "the", "VLEN", "value", "associated", "with", "-march", ".", "TODO", ":", "So", "far", "we", "only", "support", "length-agnostic", "value", "." ]

[ "riscv", "32", "8", "4", "1", "1", "1" ]

riscv1

riscv_convert_vector_bits

riscv

CPU

GCC

6,400

39

1

[]

[ "<s>", "void", "MipsTargetObjectFile", "::", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "TargetLoweringObjectFileELF", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";", "InitializeELF", "(", "TM", ".", ...

[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]

[ "Mips", "Mips", "\".sdata\"", "\".sbss\"", "Mips" ]

MipsTargetObjectFile

Initialize

Mips

CPU

LLVM

6,401

95

1

[]

[ "<s>", "bool", "NVPTXAsmPrinter", "::", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "unsigned", "AsmVariant", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "Extr...

[ "Print", "the", "specified", "operand", "of", "MI", ",", "an", "INLINEASM", "instruction", ",", "using", "the", "specified", "assembler", "variant", "as", "an", "address", "." ]

[ "NVPTX", "NVPTX", "0" ]

NVPTXAsmPrinter

PrintAsmMemoryOperand

NVPTX

GPU

LLVM

6,402

59

1

[]

[ "<s>", "void", "GCNPassConfig", "::", "addPostRegAlloc", "(", ")", "{", "addPass", "(", "createSIPrepareScratchRegs", "(", ")", ",", "false", ")", ";", "addPass", "(", "createSIShrinkInstructionsPass", "(", ")", ",", "false", ")", ";", "}", "</s>" ]

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "register", "allocation", "pass", "pipeline", "but", "before", "prolog-epilog", "insertion", "." ]

[ "AMDGPU", "SI", "SI" ]

AMDGPUTargetMachine

addPostRegAlloc

AMDGPU

GPU

LLVM

6,403

26

1

[]

[ "<s>", "Register", "MipsFunctionInfo", "::", "getGlobalBaseReg", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "!", "GlobalBaseReg", ")", "GlobalBaseReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "&", "getGlobalBaseReg...

[ "getGlobalBaseReg", "-", "Return", "a", "virtual", "register", "initialized", "with", "the", "the", "global", "base", "register", "value", "." ]

[ "Mips", "Mips" ]

MipsMachineFunction16

getGlobalBaseReg

Mips

CPU

LLVM

6,404

36

1

[]

[ "<s>", "void", "Thumb2HazardRecognizer", "::", "EmitInstruction", "(", "SUnit", "*", "SU", ")", "{", "MachineInstr", "*", "MI", "=", "SU", "->", "getInstr", "(", ")", ";", "unsigned", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "I...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "ARM", "ARM::t2IT", "1", "3", "\"Invalid IT mask!\"", "4", "0", "1" ]

Thumb2HazardRecognizer

EmitInstruction

ARM

CPU

LLVM

6,405

145

1

[]

[ "<s>", "bool", "M680x0PassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "createM680x0ISelDag", "(", "getM680x0TargetMachine", "(", ")", ")", ")", ";", "addPass", "(", "createM680x0GlobalBaseRegPass", "(", ")", ")", ";", "return", "false", ";",...

[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]

[ "M680x0", "M680x0", "M680x0", "M680x0", "M680x0" ]

M680x0TargetMachine

addInstSelector

M680x0

MPU

LLVM

6,406

28

1

[]

[ "<s>", "static", "int", "arc_attr_type", "(", "rtx_insn", "*", "insn", ")", "{", "if", "(", "NONJUMP_INSN_P", "(", "insn", ")", "?", "(", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "==", "USE", "||", "GET_CODE", "(", "PATTERN", "(", "insn", "...

[ "Return", "the", "integer", "value", "of", "the", "``", "type", "''", "attribute", "for", "INSN", ",", "or", "-1", "if", "INSN", "ca", "n't", "have", "attributes", "." ]

[ "arc", "1" ]

arc

arc_attr_type

arc

MPU

GCC

6,407

82

1

[]

[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "RISCVTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "TargetRegisterInfo", "*", "TRI", ",", "StringRef", "Constraint", ",", "MVT", "VT", ")", "const",...

[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]

[ "RISCV", "RISCV", "1", "0", "0U", "RISCV::GR64BitRegClass", "0U", "RISCV::GR32BitRegClass", "0U", "RISCV::FP64BitRegClass", "0U", "RISCV::FP32BitRegClass", "0U", "RISCV::GR64BitRegClass", "0U", "RISCV::GR32BitRegClass" ]

RISCVISelLowering (2)2

getRegForInlineAsmConstraint

RISCV

CPU

LLVM

6,408

186

1

[]

[ "<s>", "void", "RV16KFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "const",...

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "RV16K", "RV16K", "RV16K", "\"frame pointer should not have been eliminated\"" ]

RV16KFrameLowering

emitEpilogue

RV16K

Virtual ISA

LLVM

6,409

171

1

[]

[ "<s>", "void", "SIMCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "uint64...

[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]

[ "AMDGPU", "SI", "0", "8", "0xff", "4", "0", "255", "0", "\"Must be immediate or expr\"", "0", "4", "8", "0xff" ]

SIMCCodeEmitter34

encodeInstruction

AMDGPU

GPU

LLVM

6,410

315

1

[]

[ "<s>", "bool", "ix86_gpr_tls_address_pattern_p", "(", "rtx", "mem", ")", "{", "gcc_assert", "(", "MEM_P", "(", "mem", ")", ")", ";", "rtx", "addr", "=", "XEXP", "(", "mem", ",", "0", ")", ";", "subrtx_var_iterator", "::", "array_type", "array", ";", "FOR...

[ "Return", "true", "if", "the", "TLS", "address", "requires", "insn", "using", "integer", "registers", ".", "It", "'s", "used", "to", "prevent", "KMOV/VMOV", "in", "TLS", "code", "sequences", "which", "require", "integer", "MOV", "instructions", ",", "refer", ...

[ "i386", "0", "1" ]

i386

ix86_gpr_tls_address_pattern_p

i386

CPU

GCC

6,411

95

1

[]

[ "<s>", "void", "PPCRegisterInfo", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "if", "(", "GuaranteedTailCallOpt", "&&", "I", "->...

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "PowerPC", "PPC", "PPC::ADJCALLSTACKUP", "1", "PPC", "1", "PPC::X1", "PPC::R1", "PPC::X0", "PPC::R0", "PPC::ADDI8", "PPC::ADDI", "PPC::ADD8", "PPC::ADD4", "PPC::LIS8", "PPC::LIS", "PPC::ORI8", "PPC::ORI", "16", "16", "0xFFFF" ]

PPCRegisterInfo21

eliminateCallFramePseudoInstr

PowerPC

CPU

LLVM

6,412

309

1

[]

[ "<s>", "const", "TargetRegisterClass", "*", "X86RegisterInfo", "::", "getLargestLegalSuperClass", "(", "const", "TargetRegisterClass", "*", "RC", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "RC", "==", "&", "X86", "::", "GR8_NOREXRe...

[ "Returns", "the", "largest", "super", "class", "of", "RC", "that", "is", "legal", "to", "use", "in", "the", "current", "sub-target", "and", "has", "the", "same", "spill", "size", "." ]

[ "X86", "X86", "X86::GR8_NOREXRegClass", "X86", "X86", "X86::FR32RegClassID", "X86::FR64RegClassID", "X86::VR128RegClassID", "X86::VR256RegClassID", "X86::VR128XRegClassID", "X86::VR256XRegClassID", "X86::FR32XRegClassID", "X86::FR64XRegClassID", "X86::GR8RegClassID", "X86::GR16RegClassID...

X86RegisterInfo (2)2

getLargestLegalSuperClass

X86

CPU

LLVM

6,413

290

1

[]

[ "<s>", "static", "tree", "ix86_handle_cconv_attribute", "(", "tree", "*", "node", ",", "tree", "name", ",", "tree", "args", ",", "int", "flags", "ATTRIBUTE_UNUSED", ",", "bool", "*", "no_add_attrs", ")", "{", "if", "(", "TREE_CODE", "(", "*", "node", ")", ...

[ "Handle", "``", "cdecl", "''", ",", "``", "stdcall", "''", ",", "``", "fastcall", "''", ",", "``", "regparm", "''", "and", "``", "sseregparm", "''", "calling", "convention", "attributes", ";", "arguments", "as", "in", "struct", "attribute_spec.handler", "." ...

[ "i386", "\"%qs attribute only applies to functions\"", "\"regparm\"", "\"fastcall\"", "\"fastcall and regparm attributes are not compatible\"", "\"%qs attribute requires an integer constant argument\"", "0", "\"argument to %qs attribute larger than %d\"", "\"%qs attribute ignored\"", "\"fastcall\"...

i3863

ix86_handle_cconv_attribute

i386

CPU

GCC

6,414

389

1

[]

[ "<s>", "void", "split_double_mode", "(", "machine_mode", "mode", ",", "rtx", "operands", "[", "]", ",", "int", "num", ",", "rtx", "lo_half", "[", "]", ",", "rtx", "hi_half", "[", "]", ")", "{", "machine_mode", "half_mode", ";", "unsigned", "int", "byte",...

[ "Split", "one", "or", "more", "double-mode", "RTL", "references", "into", "pairs", "of", "half-mode", "references", ".", "The", "RTL", "can", "be", "REG", ",", "offsettable", "MEM", ",", "integer", "constant", ",", "or", "CONST_DOUBLE", ".", "``", "operands"...

[ "i386", "0", "0", "0" ]

i386-expand1

split_double_mode

i386

CPU

GCC

6,415

253

1

[]

[ "<s>", "bool", "isToken", "(", ")", "const", "override", "{", "return", "is", "(", "k_Token", ")", ";", "}", "</s>" ]

[ "isToken", "-", "Is", "this", "a", "token", "operand", "?" ]

[ "MOS" ]

MOSAsmParser

isToken

MOS

MPU

LLVM

6,416

14

1

[]

[ "<s>", "bool", "avoid_collisions_1", "(", "const", "rtx", "&", "t", ",", "insn_info_list_t", "*", "v", ",", "tag_map_t", "*", "tag_map", ")", "{", "if", "(", "v", "->", "length", "(", ")", "<", "2", ")", "return", "true", ";", "tag_insn_info", "*", "...

[ "The", "actual", "reallocation", "logic", ".", "For", "each", "vector", "of", "collisions", "V", ",", "try", "to", "resolve", "the", "collision", "by", "attempting", "to", "rename", "the", "destination", "register", "of", "all", "but", "one", "of", "the", ...

[ "aarch64", "2", "1", "0", "\"\\t>> Failed to rename destination in insn %d\\n\\t>>\"" ]

falkor-tag-collision-avoidance

avoid_collisions_1

aarch64

CPU

GCC

6,417

162

1

[]

[ "<s>", "virtual", "bool", "doInitialization", "(", "Module", "&", "M", ")", "{", "return", "false", ";", "}", "</s>" ]

[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]

[ "Patmos" ]

PatmosSPBundling

doInitialization

Patmos

VLIW

LLVM

6,418

13

1

[]

[ "<s>", "static", "int", "mips_sched_reassociation_width", "(", "unsigned", "int", "opc", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", ")", "{", "if", "(", "MSA_SUPPORTED_MODE_P", "(", "mode", ")", ")", "return", "2", ";", "return", "1", ";", "}", "</s>" ]

[ "Implement", "TARGET_SCHED_REASSOCIATION_WIDTH", "." ]

[ "mips", "2", "1" ]

mips

mips_sched_reassociation_width

mips

CPU

GCC

6,419

27

1

[]

[ "<s>", "bool", "MipsPassConfig", "::", "addPreEmitPass", "(", ")", "{", "MipsTargetMachine", "&", "TM", "=", "getMipsTargetMachine", "(", ")", ";", "const", "MipsSubtarget", "&", "Subtarget", "=", "TM", ".", "getSubtarget", "<", "MipsSubtarget", ">", "(", ")",...

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips" ]

MipsTargetMachine73

addPreEmitPass

Mips

CPU

LLVM

6,420

98

1

[]

[ "<s>", "void", "aarch64_split_simd_combine", "(", "rtx", "dst", ",", "rtx", "src1", ",", "rtx", "src2", ")", "{", "machine_mode", "src_mode", "=", "GET_MODE", "(", "src1", ")", ";", "machine_mode", "dst_mode", "=", "GET_MODE", "(", "dst", ")", ";", "gcc_as...

[ "Split", "a", "complex", "SIMD", "combine", "." ]

[ "aarch64" ]

aarch645

aarch64_split_simd_combine

aarch64

CPU

GCC

6,421

164

1

[]

[ "<s>", "static", "bool", "s390_pass_by_reference", "(", "cumulative_args_t", "ca", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "int", "size", "=", "s390_function_arg_size", "(", "mod...

[ "Return", "1", "if", "a", "function", "argument", "of", "type", "TYPE", "and", "mode", "MODE", "is", "to", "be", "passed", "by", "reference", ".", "The", "ABI", "specifies", "that", "only", "structures", "of", "size", "1", ",", "2", ",", "4", ",", "o...

[ "s390", "8", "0", "1", "1", "0" ]

s3904

s390_pass_by_reference

s390

MPU

GCC

6,422

84

1

[]

[ "<s>", "static", "void", "push_minipool_barrier", "(", "rtx_insn", "*", "insn", ",", "HOST_WIDE_INT", "address", ")", "{", "Mfix", "*", "fix", "=", "(", "Mfix", "*", ")", "obstack_alloc", "(", "&", "minipool_obstack", ",", "sizeof", "(", "*", "fix", ")", ...

[ "Record", "that", "there", "is", "a", "natural", "barrier", "in", "the", "insn", "stream", "at", "ADDRESS", "." ]

[ "arm" ]

arm

push_minipool_barrier

arm

CPU

GCC

6,423

72

1

[]

[ "<s>", "const", "MCS51RegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "MCS51", "MCS51" ]

MCS51Subtarget

getRegisterInfo

MCS51

MPU

LLVM

6,424

18

1

[]

[ "<s>", "bool", "AVRFrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegis...

[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...

[ "AVR", "AVR", "AVR", "AVR", "1", "\"Invalid register size\"", "AVR::POPRd" ]

AVRFrameLowering12

restoreCalleeSavedRegisters

AVR

MPU

LLVM

6,425

154

1

[]

[ "<s>", "void", "SITargetLowering", "::", "finalizeLowering", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "SIMachineFunctionInfo", "*", "Info", "=", "MF", ".", "getInfo", ...

[ "Execute", "target", "specific", "actions", "to", "finalize", "target", "lowering", "." ]

[ "AMDGPU", "SI", "SI", "SI", "SI", "AMDGPU::SP_REG", "AMDGPU::SP_REG", "AMDGPU::PRIVATE_RSRC_REG", "AMDGPU::PRIVATE_RSRC_REG", "AMDGPU::FP_REG", "AMDGPU::FP_REG", "AMDGPU::SCRATCH_WAVE_OFFSET_REG", "AMDGPU::SCRATCH_WAVE_OFFSET_REG", "SI", "AMDGPU::VCC_HI" ]

SIISelLowering106

finalizeLowering

AMDGPU

GPU

LLVM

6,426

331

1

[]

[ "<s>", "void", "pdp10_init_builtins", "(", ")", "{", "builtin_function", "(", "\"__builtin_fsc\"", ",", "FUNTYPE2", "(", "FLOAT", ",", "FLOAT", ",", "INT", ")", ",", "PDP10_BUILTIN_FSC", ",", "BUILT_IN_MD", ",", "0", ")", ";", "builtin_function", "(", "\"__bui...

[ "Called", "by", "the", "MD_INIT_BUILTINS", "macro", ".", "Performs", "the", "necessary", "setup", "for", "machine-specific", "builtin", "functions", "." ]

[ "pdp10", "\"__builtin_fsc\"", "0", "\"__builtin_dfsc\"", "0", "\"__builtin_jffo\"", "0" ]

pdp10

pdp10_init_builtins

pdp10

MPU

GCC

6,427

72

1

[]

[ "<s>", "void", "XCoreFrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ",", "Saved...

[ "This", "method", "determines", "which", "of", "the", "registers", "reported", "by", "TargetRegisterInfo", ":", ":getCalleeSavedRegs", "(", ")", "should", "actually", "get", "saved", "." ]

[ "XCore", "XCore", "XCore", "XCore", "XCore::LR", "XCore::LR" ]

XCoreFrameLowering (2)

determineCalleeSaves

XCore

MPU

LLVM

6,428

169

1

[]

[ "<s>", "void", "SICFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "assert", "(", "&", "MF", ".", "front", "(", ")", "==", "&", "MBB", "&&", "\"Shrink-wrapping not yet supported\...

[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]

[ "SIC", "SIC", "\"Shrink-wrapping not yet supported\"", "SIC", "SIC", "SIC", "SIC", "SIC", "SIC", "SIC", "SIC", "SIC::X", "SIC::GPROutRegClass", "0" ]

SICFrameLowering

emitPrologue

SIC

CPU

LLVM

6,429

220

1

[]

[ "<s>", "TargetLowering", "::", "ConstraintType", "AAPTargetLowering", "::", "getConstraintType", "(", "StringRef", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", "(", "Constraint", "[", "0", "]...

[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]

[ "AAP", "AAP", "1", "0" ]

AAPISelLowering

getConstraintType

AAP

MPU

LLVM

6,430

52

1

[]

[ "<s>", "static", "int", "ia64_adjust_cost_2", "(", "rtx_insn", "*", "insn", ",", "int", "dep_type1", ",", "rtx_insn", "*", "dep_insn", ",", "int", "cost", ",", "dw_t", "dw", ")", "{", "enum", "reg_note", "dep_type", "=", "(", "enum", "reg_note", ")", "de...

[ "Adjust", "the", "cost", "of", "a", "scheduling", "dependency", ".", "Return", "the", "new", "cost", "of", "a", "dependency", "of", "type", "DEP_TYPE", "or", "INSN", "on", "DEP_INSN", ".", "COST", "is", "the", "current", "cost", ",", "DW", "is", "depende...

[ "ia64", "0", "0", "0" ]

ia644

ia64_adjust_cost_2

ia64

CPU

GCC

6,431

153

1

[]

[ "<s>", "bool", "ARMLowOverheadLoops", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "mf", ")", "{", "const", "ARMSubtarget", "&", "ST", "=", "mf", ".", "getSubtarget", "<", "ARMSubtarget", ">", "(", ")", ";", "if", "(", "!", "ST", ".", "hasLOB...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "ARM", "ARM", "ARM", "ARM", "\"ARM Loops on \"", "\" ------------- \\n\"", "ARM", "ARM", "ARM" ]

ARMLowOverheadLoops18

runOnMachineFunction

ARM

CPU

LLVM

6,432

201

1

[]

[ "<s>", "int64_t", "SIRegisterInfo", "::", "getFrameIndexInstrOffset", "(", "const", "MachineInstr", "*", "MI", ",", "int", "Idx", ")", "const", "{", "if", "(", "!", "SIInstrInfo", "::", "isMUBUF", "(", "*", "MI", ")", ")", "return", "0", ";", "assert", "...

[ "Get", "the", "offset", "from", "the", "referenced", "frame", "index", "in", "the", "instruction", ",", "if", "there", "is", "one", "." ]

[ "AMDGPU", "SI", "SI", "0", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "\"Should never see frame index on non-address operand\"" ]

SIRegisterInfo10

getFrameIndexInstrOffset

AMDGPU

GPU

LLVM

6,433

60

1

[]

[ "<s>", "bool", "VLIWResourceModel", "::", "reserveResources", "(", "SUnit", "*", "SU", ",", "bool", "IsTop", ")", "{", "bool", "startNewCycle", "=", "false", ";", "if", "(", "!", "SU", ")", "{", "ResourcesModel", "->", "clearResources", "(", ")", ";", "P...

[ "Keep", "track", "of", "available", "resources", "." ]

[ "Hexagon", "\"Packet[\"", "\"]:\\n\"", "0", "\"\\t[\"", "\"] SU(\"", "\")\\t\"" ]

HexagonMachineScheduler16

reserveResources

Hexagon

DSP

LLVM

6,434

261

1

[]

[ "<s>", "bool", "MSP430FrameInfo", "::", "hasReservedCallFrame", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "!", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "(", ")", ";", "}", "</s>" ]

[ "hasReservedCallFrame", "-", "Under", "normal", "circumstances", ",", "when", "a", "frame", "pointer", "is", "not", "required", ",", "we", "reserve", "argument", "space", "for", "call", "sites", "in", "the", "function", "immediately", "on", "entry", "to", "the...

[ "MSP430", "MSP430" ]

MSP430FrameInfo

hasReservedCallFrame

MSP430

MPU

LLVM

6,435

25

1

[]

[ "<s>", "SDValue", "SITargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "AMDGPUTargetLowering", "::", "LowerO...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "R600", "SI", "ISD::FrameIndex", "ISD::BRCOND", "ISD::LOAD", "2", "\"Load should return a value and a chain\"", "ISD::FSIN", "ISD::FCOS", "ISD::SELECT", "ISD::FDIV", "ISD::STORE", "ISD::GlobalAddress", "SI", "SI", "ISD::INTRINSIC_WO_CHAIN", "SI", "ISD::INTRINSIC_VOID", "SI" ]

SIISelLowering111

LowerOperation

R600

GPU

LLVM

6,436

237

1

[]

[ "<s>", "llvm", "::", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"microMIPS instruction size reduction pass\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "Mips", "\"microMIPS instruction size reduction pass\"" ]

MicroMipsSizeReduction

getPassName

Mips

CPU

LLVM

6,437

13

1

[]

[ "<s>", "bool", "AArch64TargetLowering", "::", "isTruncateFree", "(", "EVT", "VT1", ",", "EVT", "VT2", ")", "const", "{", "if", "(", "VT1", ".", "isVector", "(", ")", "||", "VT2", ".", "isVector", "(", ")", "||", "!", "VT1", ".", "isInteger", "(", ")"...

[ "Return", "true", "if", "it", "'s", "free", "to", "truncate", "a", "value", "of", "type", "Ty1", "to", "type", "Ty2", "." ]

[ "AArch64", "AArch64" ]

AArch64ISelLowering (2)2

isTruncateFree

AArch64

CPU

LLVM

6,438

68

1

[]

[ "<s>", "bool", "X86RetpolineThunks", "::", "doInitialization", "(", "Module", "&", "M", ")", "{", "InsertedThunks", "=", "false", ";", "return", "false", ";", "}", "</s>" ]

[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]

[ "X86", "X86" ]

X86RetpolineThunks

doInitialization

X86

CPU

LLVM

6,439

18

1

[]

[ "<s>", "void", "NVPTXTargetStreamer", "::", "closeLastSection", "(", ")", "{", "if", "(", "HasSections", ")", "getStreamer", "(", ")", ".", "EmitRawText", "(", "\"\\t}\"", ")", ";", "}", "</s>" ]

[ "Close", "last", "section", "." ]

[ "NVPTX", "NVPTX", "\"\\t}\"" ]

NVPTXTargetStreamer12

closeLastSection

NVPTX

GPU

LLVM

6,440

21

1

[]

[ "<s>", "DecodeStatus", "PPCDisassembler", "::", "getInstruction", "(", "MCInst", "&", "MI", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "OS", ",", "raw_ostream", "&", "CS",...

[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]

[ "PowerPC", "PPC", "4", "4", "0", "support::endian", "support::endian", "PPC::FeatureQPX" ]

PPCDisassembler22

getInstruction

PowerPC

CPU

LLVM

6,441

149

1

[]

[ "<s>", "const", "MCFixupKindInfo", "&", "SICAsmBackend", "::", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "SIC", "::", "NumTargetFixupKinds", "]", "=", "{", "{", "\"fixup_SIC_32\"", ",", ...

[ "Get", "information", "on", "a", "fixup", "kind", "." ]

[ "SIC", "SIC", "SIC::NumTargetFixupKinds", "\"fixup_SIC_32\"", "0", "32", "0", "\"fixup_SIC_HI16\"", "0", "16", "0", "\"fixup_SIC_LO16\"", "0", "16", "0", "\"fixup_SIC_GPREL16\"", "0", "16", "0", "\"fixup_SIC_GOT\"", "0", "16", "0", "\"fixup_SIC_PC16\"", "0", "16", ...

SICAsmBackend

getFixupKindInfo

SIC

CPU

LLVM

6,442

167

1

[]

[ "<s>", "static", "bool", "isF128SoftLibCall", "(", "const", "char", "*", "CallSym", ")", "{", "const", "char", "*", "const", "LibCalls", "[", "]", "=", "{", "\"__addtf3\"", ",", "\"__divtf3\"", ",", "\"__eqtf2\"", ",", "\"__extenddftf2\"", ",", "\"__extendsftf...

[ "This", "function", "returns", "true", "if", "CallSym", "is", "a", "long", "double", "emulation", "routine", "." ]

[ "Mips", "\"__addtf3\"", "\"__divtf3\"", "\"__eqtf2\"", "\"__extenddftf2\"", "\"__extendsftf2\"", "\"__fixtfdi\"", "\"__fixtfsi\"", "\"__fixtfti\"", "\"__fixunstfdi\"", "\"__fixunstfsi\"", "\"__fixunstfti\"", "\"__floatditf\"", "\"__floatsitf\"", "\"__floattitf\"", "\"__floatunditf\"", ...

MipsCCState14

isF128SoftLibCall

Mips

CPU

LLVM

6,443

180

1

[]

[ "<s>", "static", "bool", "ck803_rtx_costs", "(", "rtx", "x", ",", "int", "code", ",", "int", "outer_code", "ATTRIBUTE_UNUSED", ",", "int", "*", "total", ",", "bool", "speed", "ATTRIBUTE_UNUSED", ")", "{", "switch", "(", "code", ")", "{", "case", "SET", "...

[ "TARGET_RTX_COSTS", "helper", "for", "ck803", "." ]

[ "csky", "1", "1", "0", "3", "1", "0", "1", "1", "0", "1", "1", "0", "1", "1", "2", "0", "0xffffffff", "0", "1", "3" ]

csky

ck803_rtx_costs

csky

CPU

GCC

6,444

282

1

[]

[ "<s>", "static", "int", "rs6000_register_move_cost", "(", "machine_mode", "mode", ",", "reg_class_t", "from", ",", "reg_class_t", "to", ")", "{", "int", "ret", ";", "if", "(", "TARGET_DEBUG_COST", ")", "dbg_cost_ctrl", "++", ";", "if", "(", "reg_classes_intersec...

[ "A", "C", "expression", "returning", "the", "cost", "of", "moving", "data", "from", "a", "register", "of", "class", "CLASS1", "to", "one", "of", "CLASS2", "." ]

[ "powerpcspe", "4", "6", "0", "2", "0", "2", "4", "2", "1", "\"rs6000_register_move_cost:, ret=%d, mode=%s, from=%s, to=%s\\n\"" ]

powerpcspe

rs6000_register_move_cost

powerpcspe

CPU

GCC

6,445

281

1

[]

[ "<s>", "void", "VLIWMachineScheduler", "::", "schedule", "(", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"********** MI Converging Scheduling VLIW BB#\"", "<<", "BB", "->", "getNumber", "(", ")", "<<", "\" \"", "<<", "BB", "->", "getName", "(", ")", "...

[ "Schedule", "-", "This", "is", "called", "back", "from", "ScheduleDAGInstrs", ":", ":Run", "(", ")", "when", "it", "'s", "time", "to", "do", "some", "work", "." ]

[ "Hexagon", "\"********** MI Converging Scheduling VLIW BB#\"", "\" \"", "\" in_func \"", "\" at loop depth \"", "\" \\n\"", "8", "0", "0", "\"Max Height \"", "\"\\n\"", "0", "0", "\"Max Depth \"", "\"\\n\"", "0", "\"Nonempty unscheduled zone.\"" ]

HexagonMachineScheduler28

schedule

Hexagon

DSP

LLVM

6,446

328

1

[]

[ "<s>", "uint64_t", "SystemZMCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const"...

[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]

[ "SystemZ", "SystemZ", "\"Unexpected operand type!\"" ]

SystemZMCCodeEmitter1

getMachineOpValue

SystemZ

CPU

LLVM

6,447

80

1

[]

[ "<s>", "static", "rtx_insn", "*", "bb_first_real_insn", "(", "basic_block", "bb", ")", "{", "rtx_insn", "*", "insn", ";", "FOR_BB_INSNS", "(", "bb", ",", "insn", ")", "if", "(", "INSN_P", "(", "insn", ")", ")", "return", "insn", ";", "return", "0", ";"...

[ "Return", "first", "real", "insn", "in", "BB", ",", "or", "return", "NULL_RTX", "if", "BB", "does", "not", "contain", "real", "insns", "." ]

[ "nvptx", "0" ]

nvptx

bb_first_real_insn

nvptx

GPU

GCC

6,448

33

1

[]

[ "<s>", "bool", "isAtomic", "(", ")", "const", "{", "return", "Ordering", "!=", "AtomicOrdering", "::", "NotAtomic", ";", "}", "</s>" ]

[ "Returns", "true", "if", "this", "operation", "has", "an", "atomic", "ordering", "requirement", "of", "unordered", "or", "higher", ",", "false", "otherwise", "." ]

[ "AMDGPU" ]

SIMemoryLegalizer

isAtomic

AMDGPU

GPU

LLVM

6,449

14

1

[]

[ "<s>", "BitVector", "SPIRVRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "BitVector", "(", "getNumRegs", "(", ")", ")", ";", "}", "</s>" ]

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "SPIRV", "SPIRV" ]

SPIRVRegisterInfo

getReservedRegs

SPIRV

Virtual ISA

LLVM

6,450

21

1

[]

[ "<s>", "const", "char", "*", "nds32_output_stack_pop", "(", "rtx", "par_rtx", "ATTRIBUTE_UNUSED", ")", "{", "char", "pattern", "[", "100", "]", ";", "rtx", "operands", "[", "3", "]", ";", "int", "rb_eh_data", "=", "cfun", "->", "machine", "->", "eh_return_...

[ "Function", "to", "output", "stack", "pop", "operation", ".", "We", "need", "to", "deal", "with", "normal", "stack", "pop", "multiple", "or", "stack", "v3pop", "." ]

[ "nds32", "100", "3", "0", "0", "1", "\"pop.s\\t%s\"", "\"%0, %1, { }\"", "\"\"", "0", "1", "1", "1", "0", "\"pop25\\t%%0, %%1\"", "0", "0", "1", "0", "1", "\"\"", "0", "1", "1", "\"pop.s\\t%s{%s%s%s }\"", "\"\"", "\"%0, %1, \"", "\" $fp\"", "\"\"", "\" $gp\"...

nds32-md-auxiliary

nds32_output_stack_pop

nds32

CPU

GCC

6,451

439

1

[]

[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"BPF Assembly Printer\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "BPF", "\"BPF Assembly Printer\"" ]

BPFAsmPrinter16

getPassName

BPF

Virtual ISA

LLVM

6,452

13

1

[]

[ "<s>", "void", "SparcFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{", "SparcMachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "SparcMachineFunctionInfo", ">", "(", ")", ";", "MachineBasicBlock", "&", ...

[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]

[ "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "SP::SAVEri", "SP::SAVErr", "0", "SP::ADDri", "SP::ADDrr", "SP", "SP::I6", "SP::CFI_INSTRUCTION", "SP::CFI_INSTRUCTION", "SP::I7", "SP::O7", "SP::CFI_INSTRUCTION" ]

SparcFrameLowering26

emitPrologue

Sparc

CPU

LLVM

6,453

367

1

[]

[ "<s>", "bool", "doInitialization", "(", "Module", "&", "M", ")", "override", "{", "Result", ".", "reset", "(", "new", "AMDGPUAAResult", "(", "M", ".", "getDataLayout", "(", ")", ")", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]

[ "AMDGPU", "AMDGPU" ]

AMDGPUAliasAnalysis (2)

doInitialization

AMDGPU

GPU

LLVM

6,454

28

1

[]

[ "<s>", "unsigned", "PPCTTIImpl", "::", "getNumberOfRegisters", "(", "unsigned", "ClassID", ")", "const", "{", "assert", "(", "ClassID", "==", "GPRRC", "||", "ClassID", "==", "FPRRC", "||", "ClassID", "==", "VRRC", "||", "ClassID", "==", "VSXRC", ")", ";", ...

[ "�", "?", "Vector", "TTI", "begin", "�", "?" ]

[ "PowerPC", "PPC", "64", "32", "32" ]

PPCTargetTransformInfo1

getNumberOfRegisters

PowerPC

CPU

LLVM

6,455

82

1

[]

[ "<s>", "bool", "AMDGPUPassConfig", "::", "addPreEmitPass", "(", ")", "{", "const", "AMDGPUSubtarget", "&", "ST", "=", "TM", "->", "getSubtarget", "<", "AMDGPUSubtarget", ">", "(", ")", ";", "if", "(", "ST", ".", "getGeneration", "(", ")", "<=", "AMDGPUSubt...

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "R600", "SI" ]

AMDGPUTargetMachine100

addPreEmitPass

R600

GPU

LLVM

6,456

91

1

[]

[ "<s>", "void", "AArch64PostLegalizerCombiner", "::", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "addRequired", "<", "TargetPassConfig", ">", "(", ")", ";", "AU", ".", "setPreservesCFG", "(", ")", ";", "getSelectionDAGFallb...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "AArch64", "AArch64" ]

AArch64PostLegalizerCombiner (2)

getAnalysisUsage

AArch64

CPU

LLVM

6,457

100

1

[]

[ "<s>", "static", "rtx", "frv_expand_voidaccop_builtin", "(", "enum", "insn_code", "icode", ",", "tree", "arglist", ")", "{", "rtx", "pat", ";", "rtx", "op0", "=", "frv_read_argument", "(", "&", "arglist", ")", ";", "rtx", "op1", "=", "frv_read_argument", "("...

[ "Expand", "builtins", "that", "perform", "accumulator-to-accumulator", "operations", ".", "These", "builtins", "take", "two", "accumulator", "numbers", "as", "argument", "and", "return", "void", "." ]

[ "frv", "0", "1" ]

frv2

frv_expand_voidaccop_builtin

frv

VLIW

GCC

6,458

124

1

[]

[ "<s>", "void", "HexagonInstrInfo", "::", "insertNoop", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "DebugLoc", "DL", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Hexagon"...

[ "Insert", "a", "noop", "into", "the", "instruction", "stream", "at", "the", "specified", "point", "." ]

[ "Hexagon", "Hexagon", "Hexagon::A2_nop" ]

HexagonInstrInfo (2)

insertNoop

Hexagon

DSP

LLVM

6,459

36

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"Hexagon Assembly Printer\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "Hexagon", "\"Hexagon Assembly Printer\"" ]

HexagonAsmPrinter

getPassName

Hexagon

DSP

LLVM

6,460

13

1

[]

[ "<s>", "unsigned", "HexagonTTIImpl", "::", "getPrefetchDistance", "(", ")", "const", "{", "return", "getST", "(", ")", "->", "getL1PrefetchDistance", "(", ")", ";", "}", "</s>" ]

[ "Return", "the", "preferred", "prefetch", "distance", "in", "terms", "of", "instructions", "." ]

[ "Hexagon", "Hexagon" ]

HexagonTargetTransformInfo1

getPrefetchDistance

Hexagon

DSP

LLVM

6,461

18

1

[]

[ "<s>", "machine_mode", "s390_tm_ccmode", "(", "rtx", "op1", ",", "rtx", "op2", ",", "bool", "mixed", ")", "{", "int", "bit0", ",", "bit1", ";", "if", "(", "GET_CODE", "(", "op1", ")", "!=", "CONST_INT", "||", "GET_CODE", "(", "op2", ")", "!=", "CONST...

[ "If", "a", "test-under-mask", "instruction", "can", "be", "used", "to", "implement", "(", "compare", "(", "and", "...", "OP1", ")", "OP2", ")", ",", "return", "the", "CC", "mode", "required", "to", "do", "that", ".", "Otherwise", ",", "return", "VOIDmode...

[ "s390", "0", "1", "1" ]

s390

s390_tm_ccmode

s390

MPU

GCC

6,462

120

1

[]

[ "<s>", "bool", "isOffsetFoldingLegal", "(", "const", "GlobalAddressSDNode", "*", "GA", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]

[ "Return", "true", "if", "folding", "a", "constant", "offset", "with", "the", "given", "GlobalAddress", "is", "legal", "." ]

[ "P2" ]

P2ISelLowering

isOffsetFoldingLegal

P2

MPU

LLVM

6,463

15

1

[]

[ "<s>", "const", "Z80RegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "&", "RI", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "Z80", "Z80" ]

Z80Subtarget (2)

getRegisterInfo

Z80

MPU

LLVM

6,464

14

1

[]

[ "<s>", "bool", "ARM64PassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "createARM64BranchRelaxation", "(", ")", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableCollectLOH", "&&", "TM"...

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "ARM64", "ARM64", "ARM64", "ARM64", "ARM64" ]

ARM64TargetMachine

addPreEmitPass

ARM64

CPU

LLVM

6,465

52

1

[]

[ "<s>", "static", "int", "rs6000_variable_issue_1", "(", "rtx_insn", "*", "insn", ",", "int", "more", ")", "{", "last_scheduled_insn", "=", "insn", ";", "if", "(", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "==", "USE", "||", "GET_CODE", "(", "PAT...

[ "Power4", "load", "update", "and", "store", "update", "instructions", "are", "cracked", "into", "a", "load", "or", "store", "and", "an", "integer", "insn", "which", "are", "executed", "in", "the", "same", "cycle", ".", "Branches", "have", "their", "own", "...

[ "powerpcspe", "0", "0", "0", "2", "2", "0", "1", "0", "1" ]

powerpcspe

rs6000_variable_issue_1

powerpcspe

CPU

GCC

6,466

148

1

[]

[ "<s>", "unsigned", "ARMBaseInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", ...

[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...

[ "ARM", "ARM", "ARM::STR", "ARM::t2STRs", "1", "2", "3", "2", "0", "3", "0", "1", "0", "ARM::t2STRi12", "ARM::tSpill", "1", "2", "2", "0", "1", "0", "ARM::VSTRD", "ARM::VSTRS", "1", "2", "2", "0", "1", "0", "0" ]

ARMBaseInstrInfo114

isStoreToStackSlot

ARM

CPU

LLVM

6,467

286

1

[]

[ "<s>", "MCObjectWriter", "*", "SNESAsmBackend", "::", "createObjectWriter", "(", "raw_pwrite_stream", "&", "OS", ")", "const", "{", "return", "createSNESELFObjectWriter", "(", "OS", ",", "MCELFObjectTargetWriter", "::", "getOSABI", "(", "OSType", ")", ")", ";", "}...

[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]

[ "SNES", "SNES", "SNES" ]

SNESAsmBackend

createObjectWriter

SNES

DSP

LLVM

6,468

26

1

[]

[ "<s>", "static", "MachineInstr", "*", "findLoopInstr", "(", "MachineBasicBlock", "*", "BB", ",", "int", "EndLoopOp", ",", "SmallPtrSet", "<", "MachineBasicBlock", "*", ",", "8", ">", "&", "Visited", ")", "{", "int", "LOOPi", ";", "int", "LOOPr", ";", "if",...

[ "Find", "the", "hardware", "loop", "instruction", "used", "to", "set-up", "the", "specified", "loop", "." ]

[ "Hexagon", "8", "Hexagon::ENDLOOP0", "Hexagon::J2_loop0i", "Hexagon::J2_loop0r", "Hexagon::J2_loop1i", "Hexagon::J2_loop1r", "0", "0" ]

HexagonInstrInfo (2)

findLoopInstr

Hexagon

DSP

LLVM

6,469

214

1

[]

[ "<s>", "int", "main", "(", "void", ")", "{", "enum", "avr_arch_id", "arch_id", "=", "ARCH_UNKNOWN", ";", "size_t", "i", ",", "n_mcus", "=", "0", ";", "const", "avr_mcu_t", "*", "mcu", ";", "printf", "(", "\"@c Copyright (C) 2012-2022 Free Software Foundation, In...

[ "Main", "program", "to", "convert", "flat", "files", "into", "built-in", "initialization", "code", "." ]

[ "avr", "0", "\"@c Copyright (C) 2012-2022 Free Software Foundation, Inc.\\n\"", "\"@c This is part of the GCC manual.\\n\"", "\"@c For copying conditions, see the file \"", "\"gcc/doc/include/fdl.texi.\\n\\n\"", "\"@c This file is generated automatically using\\n\"", "\"@c gcc/config/avr/gen-avr-mmcu-...

gen-avr-mmcu-texi

main

avr

MPU

GCC

6,470

201

1

[]

[ "<s>", "void", "SystemZFrameInfo", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "TargetFrameIn...

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ::RET", "0", "\"Can only insert epilog into returning blocks\"", "SystemZ", "SystemZ::MOV64rmm", "SystemZ::MOV64rm", "\"Expected to see callee-save register restore code\"", "SystemZ::R15D", "\"Invalid...

SystemZFrameInfo

emitEpilogue

SystemZ

CPU

LLVM

6,471

349

1

[]

[ "<s>", "unsigned", "LanaiInstrInfo", "::", "isLoadFromStackSlotPostFE", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "Lanai", "::", "LDW_RI", ")", "{", "unsign...

[ "isLoadFromStackSlotPostFE", "-", "Check", "for", "post-frame", "ptr", "elimination", "stack", "locations", "as", "well", "." ]

[ "Lanai", "Lanai", "Lanai::LDW_RI", "0" ]

LanaiInstrInfo

isLoadFromStackSlotPostFE

Lanai

CPU

LLVM

6,472

68

1

[]

[ "<s>", "void", "SITargetLowering", "::", "AdjustInstrPostInstrSelection", "(", "MachineInstr", "*", "MI", ",", "SDNode", "*", "Node", ")", "const", "{", "const", "SIInstrInfo", "*", "TII", "=", "static_cast", "<", "const", "SIInstrInfo", "*", ">", "(", "getTar...

[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'hasPostISelHook", "'", "flag", "." ]

[ "R600", "SI", "SI", "SI", "0", "1", "0", "0", "4", "1", "1", "0", "1", "2", "3", "1", "0", "0" ]

SIISelLowering148

AdjustInstrPostInstrSelection

R600

GPU

LLVM

6,473

288

1

[]

[ "<s>", "unsigned", "Cpu0MCCodeEmitter", "::", "getJumpTargetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "unsig...

[ "getJumpTargetOpValue", "-", "Return", "binary", "encoding", "of", "the", "jump", "target", "operand", "." ]

[ "Cpu0", "Cpu0", "\"getJumpTargetOpValue expects only expressions\"", "Cpu0::JSUB", "Cpu0::JMP", "Cpu0::BAL", "0", "Cpu0::fixup_Cpu0_PC24", "\"unexpect opcode in getJumpAbsoluteTargetOpValue()\"", "0" ]

Cpu0MCCodeEmitter

getJumpTargetOpValue

Cpu0

CPU

LLVM

6,474

136

1

[]

[ "<s>", "BitVector", "AlphaRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "Alpha", "::", "R15", ")", ";", "R...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "Alpha", "Alpha", "Alpha::R15", "Alpha::R29", "Alpha::R30", "Alpha::R31" ]

AlphaRegisterInfo8

getReservedRegs

Alpha

MPU

LLVM

6,475

60

1

[]

[ "<s>", "SDNode", "*", "WebAssemblyDAGToDAGISel", "::", "Select", "(", "SDNode", "*", "Node", ")", "{", "llvm_unreachable", "(", "\"TODO: implement Select\"", ")", ";", "}", "</s>" ]

[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]

[ "WebAssembly", "WebAssembly", "\"TODO: implement Select\"" ]

WebAssemblyISelDAGToDAG21

Select

WebAssembly

Virtual ISA

LLVM

6,476

17

1

[]

[ "<s>", "void", "c6x_expand_call", "(", "rtx", "retval", ",", "rtx", "address", ",", "bool", "sibcall", ")", "{", "rtx", "callee", "=", "XEXP", "(", "address", ",", "0", ")", ";", "rtx", "call_insn", ";", "if", "(", "!", "c6x_call_operand", "(", "callee...

[ "Emit", "the", "sequence", "for", "a", "call", "." ]

[ "c6x", "0" ]

c6x

c6x_expand_call

c6x

VLIW

GCC

6,477

143

1

[]

[ "<s>", "void", "SIInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", ...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "R600", "SI", "SI", "SI", "\"SIInstrInfo::loadRegToStackSlot - Can't retrieve spilled VGPR!\"", "0", "8", "32", "SI", "64", "SI", "128", "SI", "256", "SI", "512", "SI", "\"Cannot spill register class\"", "SI", "\"VGPR spilling not supported\"" ]

SIInstrInfo22

loadRegFromStackSlot

R600

GPU

LLVM

6,478

260

1

[]

[ "<s>", "static", "bool", "loop_basic_block_p", "(", "const", "basic_block", "cfg_bb", ")", "{", "if", "(", "JUMP_P", "(", "BB_END", "(", "cfg_bb", ")", ")", "&&", "any_condjump_p", "(", "BB_END", "(", "cfg_bb", ")", ")", ")", "{", "edge", "e", ";", "ed...

[ "Return", "true", "if", "the", "block", "is", "a", "loop", "itself", ":", "local_dem", "__________", "____|____", "|", "|", "|", "|", "|________|", "|", "|_________|", "reaching_out" ]

[ "riscv" ]

riscv-vsetvl

loop_basic_block_p

riscv

CPU

GCC

6,479

64

1

[]

[ "<s>", "static", "bool", "sparc_strict_argument_naming", "(", "cumulative_args_t", "ca", "ATTRIBUTE_UNUSED", ")", "{", "return", "TARGET_ARCH64", "?", "true", ":", "false", ";", "}", "</s>" ]

[ "Handle", "the", "TARGET_STRICT_ARGUMENT_NAMING", "target", "hook", "." ]

[ "sparc" ]

sparc

sparc_strict_argument_naming

sparc

CPU

GCC

6,480

17

1

[]

[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "WebAssemblySubtarget", ">", "(", ")", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "M...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "WebAssembly", "WebAssembly", "WebAssembly" ]

WebAssemblyAsmPrinter

runOnMachineFunction

WebAssembly

Virtual ISA

LLVM

6,481

50

1

[]

[ "<s>", "unsigned", "NVPTXInstrInfo", "::", "insertBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "TBB", ",", "MachineBasicBlock", "*", "FBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "const", "DebugLoc", "&", "DL",...

[ "Insert", "branch", "code", "into", "the", "end", "of", "the", "specified", "MachineBasicBlock", "." ]

[ "NVPTX", "NVPTX", "\"code size not handled\"", "\"insertBranch must not be told to insert a fallthrough\"", "1", "0", "\"NVPTX branch conditions have two components!\"", "NVPTX::GOTO", "NVPTX::CBranch", "0", "1", "NVPTX::CBranch", "0", "NVPTX::GOTO", "2" ]

NVPTXInstrInfo1

insertBranch

NVPTX

GPU

LLVM

6,482

199

1

[]

[ "<s>", "int", "nds32_can_use_btgl_p", "(", "int", "ival", ")", "{", "int", "one_bit_count", ";", "one_bit_count", "=", "popcount_hwi", "(", "(", "unsigned", "HOST_WIDE_INT", ")", "(", "ival", ")", ")", ";", "return", "(", "TARGET_PERF_EXT", "&&", "(", "one_b...

[ "Function", "to", "check", "if", "'btgl", "'", "instruction", "can", "be", "used", "with", "IVAL", "." ]

[ "nds32", "1" ]

nds32-predicates2

nds32_can_use_btgl_p

nds32

CPU

GCC

6,483

35

1

[]

[ "<s>", "void", "SPUInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", "RC", ")", "const", ...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "CellSPU", "SPU", "SPU", "SPU::GPRCRegisterClass", "SPU::LQDr128", "SPU::LQXr128", "SPU::R64CRegisterClass", "SPU::LQDr64", "SPU::LQXr64", "SPU::R64FPRegisterClass", "SPU::LQDr64", "SPU::LQXr64", "SPU::R32CRegisterClass", "SPU::LQDr32", "SPU::LQXr32", "SPU::R32FPRegisterClass", "SPU:...

SPUInstrInfo

loadRegFromStackSlot

CellSPU

MPU

LLVM

6,484

293

1

[]

[ "<s>", "static", "char", "*", "detect_caches_freebsd", "(", "void", ")", "{", "unsigned", "l1_sizekb", ",", "l1_line", ",", "l1_assoc", ",", "l2_sizekb", ";", "size_t", "len", "=", "4", ";", "sysctlbyname", "(", "\"machdep.cacheline_size\"", ",", "&", "l1_line...

[ "Returns", "the", "description", "of", "caches", "on", "FreeBSD", "PPC", "." ]

[ "powerpcspe", "4", "\"machdep.cacheline_size\"", "0", "32", "0", "512" ]

driver-powerpcspe

detect_caches_freebsd

powerpcspe

CPU

GCC

6,485

62

1

[]

[ "<s>", "static", "bool", "arm_evpc_neon_vrev", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "unsigned", "int", "i", ",", "j", ",", "diff", ",", "nelt", "=", "d", "->", "perm", ".", "length", "(", ")", ";", "rtx", "(", "*", "gen", ")", "(...

[ "Recognize", "patterns", "for", "the", "VREV", "insns", "." ]

[ "arm", "0", "7", "3", "1", "0", "1", "0", "1" ]

arm

arm_evpc_neon_vrev

arm

CPU

GCC

6,486

301

1

[]

[ "<s>", "bool", "mem_operand_ds_form", "(", "rtx", "op", ",", "machine_mode", "mode", ")", "{", "unsigned", "HOST_WIDE_INT", "offset", ";", "int", "extra", ";", "rtx", "addr", "=", "XEXP", "(", "op", ",", "0", ")", ";", "if", "(", "!", "offsettable_addres...

[ "As", "above", ",", "but", "for", "DS-FORM", "VSX", "insns", ".", "Unlike", "mem_operand_gpr", ",", "enforce", "an", "offset", "divisible", "by", "4", "even", "for", "32-bit", "." ]

[ "powerpcspe", "0", "3", "0", "0", "0", "0xffff", "0x8000", "0x8000", "0x8000", "0x10000u" ]

powerpcspe

mem_operand_ds_form

powerpcspe

CPU

GCC

6,487

130

1

[]

[ "<s>", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_ostream", "&", "OS", ")", "const", "{", "return", "createMipsELFObjectWriter", "(", "OS", ",", "OSType", ",", "IsLittle", ")", ";", "}", "</s>" ]

[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]

[ "Mips", "Mips" ]

MipsAsmBackend66

createObjectWriter

Mips

CPU

LLVM

6,488

21

1

[]

[ "<s>", "bool", "PatmosBypassFromPML", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "!", "EnableBypassFromPML", ")", "return", "false", ";", "PMLImport", "&", "PI", "=", "getAnalysis", "<", "PMLImport", ">", "(", ")", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Patmos", "Patmos", "\"[BypassFromPML] \"", "\"\\n\"", "\" MBB#\"", "\"\\n\"" ]

PatmosBypassFromPML

runOnMachineFunction

Patmos

VLIW

LLVM

6,489

182

1

[]

[ "<s>", "X86TargetMachine", "::", "X86TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ","...

[ "Create", "an", "X86", "target", "." ]

[ "X86", "X86", "X86", "\"sqrtf\"", "1", "\"divf\"", "1", "\"vec-sqrtf\"", "1", "\"vec-divf\"", "1" ]

X86TargetMachine10

X86TargetMachine

X86

CPU

LLVM

6,490

172

1

[]

[ "<s>", "static", "rtx", "arm_expand_builtin_1", "(", "int", "fcode", ",", "tree", "exp", ",", "rtx", "target", ",", "arm_builtin_datum", "*", "d", ")", "{", "enum", "insn_code", "icode", "=", "d", "->", "code", ";", "builtin_arg", "args", "[", "SIMD_MAX_BU...

[ "Expand", "a", "builtin", ".", "These", "builtins", "are", "``", "special", "''", "because", "they", "do", "n't", "have", "symbolic", "constants", "defined", "per-instruction", "or", "per", "instruction-variant", ".", "Instead", ",", "the", "required", "info", ...

[ "arm", "1", "0", "1", "0", "1", "1", "1" ]

arm-builtins6

arm_expand_builtin_1

arm

CPU

GCC

6,491

358

1

[]

[ "<s>", "const", "char", "*", "LM32TargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "case", "LM32ISD", "::", "JmpLink", ":", "return", "\"LM32ISD::JmpLink\"", ";", "case", "LM32ISD", ":...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "LM32", "LM32", "LM32ISD::JmpLink", "\"LM32ISD::JmpLink\"", "LM32ISD::GPRel", "\"LM32ISD::GPRel\"", "LM32ISD::ICmp", "\"LM32ISD::ICmp\"", "LM32ISD::RetFlag", "\"LM32ISD::RetFlag\"", "LM32ISD::LM32Select_CC", "\"LM32ISD::LM32Select_CC\"", "LM32ISD::Hi", "\"LM32ISD::Hi\"", "LM32ISD::Lo", ...

LM32ISelLowering

getTargetNodeName

LM32

MPU

LLVM

6,492

80

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"SystemZ DAG->DAG Pattern Instruction Selection\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "SystemZ", "\"SystemZ DAG->DAG Pattern Instruction Selection\"" ]

SystemZISelDAGToDAG (2)1

getPassName

SystemZ

CPU

LLVM

6,493

11

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"SPARC Delay Slot Filler\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "Sparc", "\"SPARC Delay Slot Filler\"" ]

DelaySlotFiller (2)

getPassName

Sparc

CPU

LLVM

6,494

13

1

[]

[ "<s>", "bool", "HexagonBitSimplify", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "*", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "auto", "&", "HST", "=", "MF", ".",...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]

HexagonBitSimplify2

runOnMachineFunction

Hexagon

DSP

LLVM

6,495

365

1

[]

[ "<s>", "unsigned", "SIRegisterInfo", "::", "getRegPressureLimit", "(", "const", "TargetRegisterClass", "*", "RC", ",", "MachineFunction", "&", "MF", ")", "const", "{", "return", "RC", "->", "getNumRegs", "(", ")", ";", "}", "</s>" ]

[ "Return", "the", "register", "pressure", "``", "high", "water", "mark", "''", "for", "the", "specific", "register", "class", "." ]

[ "R600", "SI" ]

SIRegisterInfo102

getRegPressureLimit

R600

GPU

LLVM

6,496

24

1

[]

[ "<s>", "rtx", "riscv_unspec_address", "(", "rtx", "address", ",", "enum", "riscv_symbol_type", "symbol_type", ")", "{", "rtx", "base", ",", "offset", ";", "split_const", "(", "address", ",", "&", "base", ",", "&", "offset", ")", ";", "return", "riscv_unspec_...

[ "Return", "an", "UNSPEC", "address", "with", "underlying", "address", "ADDRESS", "and", "symbol", "type", "SYMBOL_TYPE", "." ]

[ "riscv" ]

riscv

riscv_unspec_address

riscv

CPU

GCC

6,497

38

1

[]

[ "<s>", "bool", "AMDGPUPerfHintAnalysis", "::", "runOnSCC", "(", "CallGraphSCC", "&", "SCC", ")", "{", "auto", "*", "TPC", "=", "getAnalysisIfAvailable", "<", "TargetPassConfig", ">", "(", ")", ";", "if", "(", "!", "TPC", ")", "return", "false", ";", "const...

[ "runOnSCC", "-", "This", "method", "should", "be", "implemented", "by", "the", "subclass", "to", "perform", "whatever", "action", "is", "necessary", "for", "the", "specified", "SCC", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU" ]

AMDGPUPerfHintAnalysis (2)

runOnSCC

AMDGPU

GPU

LLVM

6,498

124

1

[]

[ "<s>", "SDValue", "SystemZTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "Small...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "SystemZ", "SystemZ", "ISD::OutputArg", "16", "SystemZ", "SystemZISD::RET_FLAG", "MVT::Other", "4", "0", "\"Can only return in registers!\"", "1", "0", "SystemZISD::RET_FLAG", "MVT::Other" ]

SystemZISelLowering (2)

LowerReturn

SystemZ

CPU

LLVM

6,499

304

1

[]