docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "static", "rtx", "frv_expand_voidtriop_builtin", "(", "enum", "insn_code", "icode", ",", "tree", "call", ")", "{", "rtx", "pat", ";", "rtx", "op0", "=", "frv_read_argument", "(", "call", ",", "0", ")", ";", "rtx", "op1", "=", "frv_read_argument", "(...	[ "Expand", "builtins", "that", "take", "three", "operands", "and", "return", "void", ".", "The", "first", "argument", "must", "be", "a", "constant", "that", "describes", "a", "pair", "or", "quad", "accumulators", ".", "A", "fourth", "argument", "is", "created...	[ "frv", "0", "1", "2", "0", "1", "2" ]	frv	frv_expand_voidtriop_builtin	frv	VLIW	GCC	8,900	129	1	[]
[ "<s>", "int", "PPCTTIImpl", "::", "getIntImmCost", "(", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ",", "TTI", "::", "TargetCostKind", "CostKind", ")", "{", "if", "(", "DisablePPCConstHoist", ")", "return", "BaseT", "::", "getIntImmCost", "(", "...	[ "Calculate", "the", "cost", "of", "materializing", "a", "64-bit", "value", "." ]	[ "PowerPC", "PPC", "PPC", "0", "0U", "0", "64", "16", "32", "0xFFFF", "0", "2", "4" ]	PPCTargetTransformInfo12	getIntImmCost	PowerPC	CPU	LLVM	8,901	156	1	[]
[ "<s>", "bool", "SystemZInstrInfo", "::", "isProfitableToDupForIfCvt", "(", "MachineBasicBlock", "&", "MBB", ",", "unsigned", "NumCycles", ",", "BranchProbability", "Probability", ")", "const", "{", "return", "NumCycles", "==", "1", ";", "}", "</s>" ]	[ "Return", "true", "if", "it", "'s", "profitable", "for", "if-converter", "to", "duplicate", "instructions", "of", "specified", "accumulated", "instruction", "latencies", "in", "the", "specified", "MBB", "to", "enable", "if-conversion", "." ]	[ "SystemZ", "SystemZ", "1" ]	SystemZInstrInfo (2)2	isProfitableToDupForIfCvt	SystemZ	CPU	LLVM	8,902	23	1	[]
[ "<s>", "void", "emitInstruction", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "override", "{", "if", "(", "isIndirectJump", "(", "Inst", ")", ")", "{", "if", "(", "PendingCall", ")", "report_fatal_error", "(", "\"...	[ "Targets", "should", "implement", "this", "to", "emit", "instructions", "." ]	[ "Mips", "\"Dangerous instruction in branch delay slot!\"", "0", "\"Dangerous instruction in branch delay slot!\"", "\"Dangerous instruction in branch delay slot!\"", "1", "Mips", "Mips", "Mips" ]	MipsNaClELFStreamer13	emitInstruction	Mips	CPU	LLVM	8,903	255	1	[]
[ "<s>", "bool", "MipsPassConfig", "::", "addPreRegAlloc", "(", ")", "{", "if", "(", "!", "getMipsSubtarget", "(", ")", ".", "hasMips64", "(", ")", ")", "PM", ".", "add", "(", "createMipsEmitGPRestorePass", "(", "getMipsTargetMachine", "(", ")", ")", ")", ";...	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips" ]	MipsTargetMachine86	addPreRegAlloc	Mips	CPU	LLVM	8,904	34	1	[]
[ "<s>", "bool", "AArch64RedundantCopyElimination", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "TRI", "=", "MF", ".", "getSubt...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AArch64", "AArch64" ]	AArch64RedundantCopyElimination10	runOnMachineFunction	AArch64	CPU	LLVM	8,905	102	1	[]
[ "<s>", "SDNode", "", "SparcDAGToDAGISel", "::", "Select", "(", "SDNode", "", "N", ")", "{", "SDLoc", "dl", "(", "N", ")", ";", "if", "(", "N", "->", "isMachineOpcode", "(", ")", ")", "{", "N", "->", "setNodeId", "(", "-", "1", ")", ";", "return...	[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]	[ "Sparc", "Sparc", "1", "ISD::INLINEASM", "SPISD::GLOBAL_BASE_REG", "ISD::SDIV", "ISD::UDIV", "0", "MVT::i64", "0", "1", "ISD::SDIV", "SP::SRAri", "MVT::i32", "31", "MVT::i32", "0", "SP::G0", "MVT::i32", "SP::Y", "1", "ISD::SDIV", "SP::SDIVrr", "SP::UDIVrr", "MVT::i32"...	SparcISelDAGToDAG (2)	Select	Sparc	CPU	LLVM	8,906	387	1	[]
[ "<s>", "InstructionCost", "ARMTTIImpl", "::", "getIntImmCostInst", "(", "unsigned", "Opcode", ",", "unsigned", "Idx", ",", "const", "APInt", "&", "Imm", ",", "Type", "", "Ty", ",", "TTI", "::", "TargetCostKind", "CostKind", ",", "Instruction", "", "Inst", ...	[ "Return", "the", "expected", "cost", "of", "materialization", "for", "the", "given", "integer", "immediate", "of", "the", "specified", "type", "for", "a", "given", "instruction", "." ]	[ "ARM", "ARM", "1", "0", "0", "0", "255", "65535", "0", "32", "1", "12", "0", "1", "8", "0", "0", "32", "0", "0", "1", "1" ]	ARMTargetTransformInfo17	getIntImmCostInst	ARM	CPU	LLVM	8,907	439	1	[]
[ "<s>", "bool", "ARMConstantIslands", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "MachineConstantPool", "&", "MCP", "=", "*", "MF", ".", "getConstantPool", "(", ")", ";", "TII", "=", "MF", ".", "getTarget", "(", ")", ".", "ge...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "ARM", "ARM", "ARM", "ARM", "1U", "2U", "2U", "0", "0", "0", "30", "\"Constant Island pass failed to converge!\"", "0", "30", "\"Branch Fix Up pass failed to converge!\"" ]	ARMConstantIslandPass11	runOnMachineFunction	ARM	CPU	LLVM	8,908	409	1	[]
[ "<s>", "static", "void", "init_alignment_context", "(", "struct", "alignment_context", "*", "ac", ",", "rtx", "mem", ",", "machine_mode", "mode", ")", "{", "ac", "->", "shift", "=", "GEN_INT", "(", "GET_MODE_SIZE", "(", "SImode", ")", "-", "GET_MODE_SIZE", "...	[ "Initialize", "structure", "AC", "for", "word", "access", "to", "HI", "and", "QI", "mode", "memory", "." ]	[ "s390", "0", "0", "1", "1", "1", "1", "3", "1", "1", "1" ]	s390	init_alignment_context	s390	MPU	GCC	8,909	287	1	[]
[ "<s>", "unsigned", "AMDGPUCommonSubtarget", "::", "getMaxLocalMemSizeWithWaveCount", "(", "unsigned", "NWaves", ",", "const", "Function", "&", "F", ")", "const", "{", "if", "(", "NWaves", "==", "1", ")", "return", "getLocalMemorySize", "(", ")", ";", "unsigned",...	[ "Return", "the", "amount", "of", "LDS", "that", "can", "be", "used", "that", "will", "not", "restrict", "the", "occupancy", "lower", "than", "WaveCount", "." ]	[ "AMDGPU", "AMDGPU", "1" ]	AMDGPUSubtarget76	getMaxLocalMemSizeWithWaveCount	AMDGPU	GPU	LLVM	8,910	63	1	[]
[ "<s>", "unsigned", "getReg", "(", ")", "const", "override", "{", "return", "Reg", ".", "RegNo", ";", "}", "</s>" ]	[ "Returns", "the", "register", "associated", "with", "this", "edge", "." ]	[ "AMDGPU" ]	AMDGPUAsmParser (2)	getReg	AMDGPU	GPU	LLVM	8,911	13	1	[]
[ "<s>", "static", "void", "s390_reorg", "(", "void", ")", "{", "bool", "pool_overflow", "=", "false", ";", "int", "hw_before", ",", "hw_after", ";", "if", "(", "s390_tune", "==", "PROCESSOR_2964_Z13", ")", "s390_adjust_loops", "(", ")", ";", "split_all_insns_no...	[ "Perform", "machine-dependent", "processing", "." ]	[ "s390", "0", "1", "1", "0", "0", "0", "3", "3", "2", "2", "1" ]	s3906	s390_reorg	s390	MPU	GCC	8,912	479	1	[]
[ "<s>", "const", "X86Subtarget", "*", "X86TargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "Attribute", "CPUAttr", "=", "F", ".", "getFnAttribute", "(", "\"target-cpu\"", ")", ";", "Attribute", "FSAttr", "=", "F",...	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "X86", "X86", "X86", "\"target-cpu\"", "\"target-features\"", "512", "\"use-soft-float\"", "\"true\"", "\"+soft-float\"", "\",+soft-float\"", "X86", "X86", "X86", "X86", "X86", "X86" ]	X86TargetMachine133	getSubtargetImpl	X86	CPU	LLVM	8,913	292	1	[]
[ "<s>", "unsigned", "SICRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "return...	[ "Debug", "information", "queries", "." ]	[ "SIC", "SIC", "SIC::X", "SIC::X" ]	SICRegisterInfo	getFrameRegister	SIC	CPU	LLVM	8,914	48	1	[]
[ "<s>", "SDNode", "", "MipsTargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallSDNode", "", "TheCall", ",", "unsigned", "CallingConv", ",", "SelectionDAG", "&", "DAG", ")", "{", "bool", "isVarArg", "=", "TheC...	[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]	[ "Mips", "Mips", "16", "Mips", "8", "0", "1", "2", "0", "ISD::MERGE_VALUES", "0" ]	MipsISelLowering35	LowerCallResult	Mips	CPU	LLVM	8,915	200	1	[]
[ "<s>", "void", "MipsELFStreamer", "::", "EmitMipsOptionRecords", "(", ")", "{", "for", "(", "const", "auto", "&", "I", ":", "MipsOptionRecords", ")", "I", "->", "EmitMipsOptionRecord", "(", ")", ";", "}", "</s>" ]	[ "Emits", "all", "the", "option", "records", "stored", "up", "until", "the", "point", "it", "'s", "called", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips" ]	MipsELFStreamer1	EmitMipsOptionRecords	Mips	CPU	LLVM	8,916	23	1	[]
[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"AArch64 Assembly Printer\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "AArch64", "\"AArch64 Assembly Printer\"" ]	AArch64AsmPrinter	getPassName	AArch64	CPU	LLVM	8,917	13	1	[]
[ "<s>", "static", "int", "s390_builtin_vectorization_cost", "(", "enum", "vect_cost_for_stmt", "type_of_cost", ",", "tree", "vectype", ",", "int", "misalign", "ATTRIBUTE_UNUSED", ")", "{", "switch", "(", "type_of_cost", ")", "{", "case", "scalar_stmt", ":", "case", ...	[ "Implement", "targetm.vectorize.builtin_vectorization_cost", "." ]	[ "s390", "1", "3", "1" ]	s3906	s390_builtin_vectorization_cost	s390	MPU	GCC	8,918	88	1	[]
[ "<s>", "bool", "PPCTargetLowering", "::", "isProfitableToHoist", "(", "Instruction", "*", "I", ")", "const", "{", "if", "(", "I", "->", "getOpcode", "(", ")", "!=", "Instruction", "::", "FMul", ")", "return", "true", ";", "if", "(", "!", "I", "->", "ha...	[ "Return", "true", "if", "it", "is", "profitable", "to", "hoist", "instruction", "in", "the", "then/else", "to", "before", "if", "." ]	[ "PowerPC", "PPC", "\"A single use instruction with no uses.\"", "0", "ISD::FMA" ]	PPCISelLowering101	isProfitableToHoist	PowerPC	CPU	LLVM	8,919	173	1	[]
[ "<s>", "bool", "SNESInstrumentFunctions", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "ShouldInstrument", "(", "F", ")", ")", "{", "BuildEntryBlock", "(", "F", ")", ";", "BuildExitHooks", "(", "F", ")", ";", "}", "return", "tru...	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "SNES", "SNES" ]	SNESInstrumentFunctions	runOnFunction	SNES	DSP	LLVM	8,920	33	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"WebAssembly Optimize Live Intervals\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "WebAssembly", "\"WebAssembly Optimize Live Intervals\"" ]	WebAssemblyOptimizeLiveIntervals18	getPassName	WebAssembly	Virtual ISA	LLVM	8,921	13	1	[]
[ "<s>", "void", "init_68881_table", "(", "void", ")", "{", "int", "i", ";", "REAL_VALUE_TYPE", "r", ";", "enum", "machine_mode", "mode", ";", "mode", "=", "SFmode", ";", "for", "(", "i", "=", "0", ";", "i", "<", "7", ";", "i", "++", ")", "{", "if"...	[ "Set", "up", "values_68881", "array", "by", "converting", "the", "decimal", "values", "strings_68881", "to", "binary", "." ]	[ "m68k", "0", "7", "6", "1" ]	m68k3	init_68881_table	m68k	MPU	GCC	8,922	69	1	[]
[ "<s>", "void", "mips_output_ascii", "(", "FILE", "", "stream", ",", "const", "char", "", "string_param", ",", "size_t", "len", ",", "const", "char", "*", "prefix", ")", "{", "size_t", "i", ";", "int", "cur_pos", "=", "17", ";", "register", "const", "...	[ "Output", "an", "ASCII", "string", ",", "in", "a", "space-saving", "way", ".", "PREFIX", "is", "the", "string", "that", "should", "be", "written", "before", "the", "opening", "quote", ",", "such", "as", "``", "\\t.ascii\\t", "''", "for", "real", "string", ...	[ "mips", "17", "\"%s\\\"\"", "0", "\"\\\\%03o\"", "4", "72", "1", "17", "\"\\\"\\n%s\\\"\"", "\"\\\"\\n\"" ]	mips3	mips_output_ascii	mips	CPU	GCC	8,923	169	1	[]
[ "<s>", "SDValue", "LanaiTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "const", "...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "Lanai", "Lanai", "ISD::InputArg", "\"Unsupported calling convention\"" ]	LanaiISelLowering	LowerFormalArguments	Lanai	CPU	LLVM	8,924	86	1	[]
[ "<s>", "bool", "MBlazeAsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", "Opcode", ",", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "unsigned", "&", "ErrorInf...	[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]	[ "MBlaze", "MBlaze", "\"instruction use requires an option to be enabled\"", "\"unrecognized instruction mnemonic\"", "0U", "\"too few operands for instruction\"", "MBlaze", "\"invalid operand for instruction\"", "\"Implement any new match types added!\"" ]	MBlazeAsmParser1	MatchAndEmitInstruction	MBlaze	MPU	LLVM	8,925	169	1	[]
[ "<s>", "bool", "VLIWResourceModel", "::", "reserveResources", "(", "SUnit", "*", "SU", ",", "bool", "IsTop", ")", "{", "bool", "startNewCycle", "=", "false", ";", "if", "(", "!", "SU", ")", "{", "ResourcesModel", "->", "clearResources", "(", ")", ";", "P...	[ "Keep", "track", "of", "available", "resources", "." ]	[ "Hexagon", "\"Packet[\"", "\"]:\\n\"", "0", "\"\\t[\"", "\"] SU(\"", "\")\\t\"" ]	HexagonMachineScheduler31	reserveResources	Hexagon	DSP	LLVM	8,926	261	1	[]
[ "<s>", "static", "bool", "arc_return_in_memory", "(", "const_tree", "type", ",", "const_tree", "fntype", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "AGGREGATE_TYPE_P", "(", "type", ")", "\|\|", "TREE_ADDRESSABLE", "(", "type", ")", ")", "return", "true", ";", "els...	[ "Worker", "function", "for", "TARGET_RETURN_IN_MEMORY", "." ]	[ "arc", "1", "16", "8" ]	arc	arc_return_in_memory	arc	MPU	GCC	8,927	57	1	[]
[ "<s>", "static", "void", "ix86_emit_restore_sse_regs_using_mov", "(", "HOST_WIDE_INT", "cfa_offset", ",", "bool", "maybe_eh_return", ")", "{", "unsigned", "int", "regno", ";", "for", "(", "regno", "=", "0", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ";", "regno",...	[ "Emit", "code", "to", "restore", "saved", "registers", "using", "MOV", "insns", ".", "First", "register", "is", "restored", "from", "CFA", "-", "CFA_OFFSET", "." ]	[ "i386", "0", "128", "1" ]	i3865	ix86_emit_restore_sse_regs_using_mov	i386	CPU	GCC	8,928	159	1	[]
[ "<s>", "bool", "RISCVTargetLowering", "::", "shouldExtendTypeInLibCall", "(", "EVT", "Type", ")", "const", "{", "RISCVABI", "::", "ABI", "ABI", "=", "Subtarget", ".", "getTargetABI", "(", ")", ";", "if", "(", "(", "ABI", "==", "RISCVABI", "::", "ABI_LP64", ...	[ "Returns", "true", "if", "arguments", "should", "be", "extended", "in", "lib", "calls", "." ]	[ "RISCV", "RISCV", "RISCVABI::ABI", "RISCVABI::ABI_LP64", "RISCVABI::ABI_L64PC128", "MVT::f32" ]	RISCVISelLowering42	shouldExtendTypeInLibCall	RISCV	CPU	LLVM	8,929	52	1	[]
[ "<s>", "void", "RISCVAsmPrinter", "::", "emitBasicBlockStart", "(", "const", "MachineBasicBlock", "&", "MBB", ")", "{", "AsmPrinter", "::", "emitBasicBlockStart", "(", "MBB", ")", ";", "auto", "*", "RVFI", "=", "MF", "->", "getInfo", "<", "RISCVMachineFunctionIn...	[ "Targets", "can", "override", "this", "to", "emit", "stuff", "at", "the", "start", "of", "a", "basic", "block", "." ]	[ "RISCV", "RISCV", "RISCV", "RISCV", "RISCV" ]	RISCVAsmPrinter1	emitBasicBlockStart	RISCV	CPU	LLVM	8,930	74	1	[]
[ "<s>", "bool", "X86TargetLowering", "::", "shouldScalarizeBinop", "(", "SDValue", "VecOp", ")", "const", "{", "unsigned", "Opc", "=", "VecOp", ".", "getOpcode", "(", ")", ";", "if", "(", "Opc", ">=", "ISD", "::", "BUILTIN_OP_END", ")", "return", "false", "...	[ "Scalar", "ops", "always", "have", "equal", "or", "better", "analysis/performance/power", "than", "the", "vector", "equivalent", ",", "so", "this", "always", "makes", "sense", "if", "the", "scalar", "op", "is", "supported", "." ]	[ "X86", "X86", "ISD::BUILTIN_OP_END" ]	X86ISelLowering (2)5	shouldScalarizeBinop	X86	CPU	LLVM	8,931	70	1	[]
[ "<s>", "static", "bool", "arm_block_set_vect_profit_p", "(", "unsigned", "HOST_WIDE_INT", "length", ",", "unsigned", "HOST_WIDE_INT", "align", ",", "machine_mode", "mode", ")", "{", "int", "num", ";", "bool", "unaligned_p", "=", "(", "(", "align", "&", "3", ")...	[ "Return", "TRUE", "if", "it", "'s", "profitable", "to", "set", "block", "of", "memory", "for", "vectorized", "case", ".", "LENGTH", "is", "the", "number", "of", "bytes", "to", "set", ".", "ALIGN", "is", "the", "alignment", "of", "destination", "memory", ...	[ "arm", "3", "0", "1", "1", "3", "0" ]	arm	arm_block_set_vect_profit_p	arm	CPU	GCC	8,932	95	1	[]
[ "<s>", "static", "void", "expand_block_set_4", "(", "rtx", "dst", ",", "rtx", "dst_reg", ",", "rtx", "value_rtx", ",", "rtx", "bytes_rtx", ")", "{", "unsigned", "HOST_WIDE_INT", "bytes", "=", "UINTVAL", "(", "bytes_rtx", ")", ";", "unsigned", "int", "rem", ...	[ "Generate", "a", "call", "to", "a", "library", "function", "to", "set", "BYTES_RTX", "bytes", "of", "DST", "with", "address", "DST_REG", "to", "VALUE_RTX", "in", "4-byte", "chunks", "." ]	[ "visium", "4", "1", "2", "0", "1", "0xff", "8", "1", "1", "2", "2", "0", "1" ]	visium	expand_block_set_4	visium	Virtual ISA	GCC	8,933	243	1	[]
[ "<s>", "bool", "DirectXTargetMachine", "::", "addPassesToEmitFile", "(", "PassManagerBase", "&", "PM", ",", "raw_pwrite_stream", "&", "Out", ",", "raw_pwrite_stream", "*", "DwoOut", ",", "CodeGenFileType", "FileType", ",", "bool", "DisableVerify", ",", "MachineModuleI...	[ "Add", "passes", "to", "the", "specified", "pass", "manager", "to", "get", "the", "specified", "file", "emitted", "." ]	[ "DirectX", "\"\"" ]	DirectXTargetMachine	addPassesToEmitFile	DirectX	Virtual ISA	LLVM	8,934	83	1	[]
[ "<s>", "BitVector", "HexagonRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "Hexagon", "::", "R29", ")", ";", ...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "Hexagon", "Hexagon", "Hexagon::R29", "Hexagon::R30", "Hexagon::R31", "Hexagon::SA0", "Hexagon::LC0", "Hexagon::SA1", "Hexagon::LC1", "Hexagon::P3_0", "Hexagon::USR", "Hexagon::PC", "Hexagon::UGP", "Hexagon::GP", "Hexagon::CS0", "Hexagon::CS1", "Hexagon::UPCYCLELO", "Hexagon::UPCYC...	HexagonRegisterInfo12	getReservedRegs	Hexagon	DSP	LLVM	8,935	271	1	[]
[ "<s>", "bool", "supportSplitCSR", "(", "MachineFunction", "*", "MF", ")", "const", "override", "{", "return", "MF", "->", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "CXX_FAST_TLS", "&&", "MF", "->", "getFunction", "(...	[ "Return", "true", "if", "the", "target", "supports", "that", "a", "subset", "of", "CSRs", "for", "the", "given", "machine", "function", "is", "handled", "explicitly", "via", "copies", "." ]	[ "X86" ]	X86ISelLowering	supportSplitCSR	X86	CPU	LLVM	8,936	39	1	[]
[ "<s>", "void", "P2FrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"Emit Epilogue: \"", "<<", "MF", ".", "getName", "(", ")", "<<", ...	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "P2", "P2", "\"Emit Epilogue: \"", "\"\\n\"", "P2", "P2", "P2", "P2", "P2", "4", "P2", "0", "\"No need to de-allocate stack space\\n\"", "P2::PTRA" ]	P2FrameLowering	emitEpilogue	P2	MPU	LLVM	8,937	138	1	[]
[ "<s>", "EVT", "X86TargetLowering", "::", "getSetCCResultType", "(", "LLVMContext", "&", ",", "EVT", "VT", ")", "const", "{", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "return", "MVT", "::", "i8", ";", "return", "VT", ".", "changeVectorElement...	[ "Return", "the", "value", "type", "to", "use", "for", "ISD", ":", ":SETCC", "." ]	[ "X86", "X86", "MVT::i8" ]	X86ISelLowering (2)2	getSetCCResultType	X86	CPU	LLVM	8,938	35	1	[]
[ "<s>", "unsigned", "int", "call_properties", "(", "const", "function_instance", "&", ")", "const", "override", "{", "return", "CP_READ_MEMORY", "\|", "CP_WRITE_CSR", ";", "}", "</s>" ]	[ "Default", "implementation", "of", "function_base", ":", ":call_properties", ",", "with", "conservatively", "correct", "behavior", "for", "floating-point", "instructions", "." ]	[ "riscv" ]	riscv-vector-builtins-bases	call_properties	riscv	CPU	GCC	8,939	17	1	[]
[ "<s>", "static", "void", "mn10300_insert_setlb_lcc", "(", "rtx", "label", ",", "rtx", "branch", ")", "{", "rtx", "lcc", ",", "comparison", ",", "cmp_reg", ";", "if", "(", "LABEL_NUSES", "(", "label", ")", ">", "1", ")", "{", "rtx_insn", "*", "insn", ";...	[ "Replace", "the", "BRANCH", "insn", "with", "a", "Lcc", "insn", "that", "goes", "to", "LABEL", ".", "Insert", "a", "SETLB", "insn", "just", "before", "LABEL", "." ]	[ "mn10300", "1", "\"Inserting SETLB insn after:\"", "\"Created new loop-back label:\"", "\"Inserting SETLB insn before:\"", "0", "0", "0", "0", "0", "\"Replacing branch insn...\"", "\"... with Lcc insn:\"" ]	mn103004	mn10300_insert_setlb_lcc	mn10300	MPU	GCC	8,940	214	1	[]
[ "<s>", "bool", "GCNTTIImpl", "::", "isSourceOfDivergence", "(", "const", "Value", "", "V", ")", "const", "{", "if", "(", "const", "Argument", "", "A", "=", "dyn_cast", "<", "Argument", ">", "(", "V", ")", ")", "return", "!", "AMDGPU", "::", "isArgPas...	[ "Returns", "whether", "V", "is", "a", "source", "of", "divergence", "." ]	[ "AMDGPU", "AMDGPU::isArgPassedInSGPR", "AMDGPU", "AMDGPU", "AMDGPU::isIntrinsicSourceOfDivergence" ]	AMDGPUTargetTransformInfo (2)1	isSourceOfDivergence	AMDGPU	GPU	LLVM	8,941	171	1	[]
[ "<s>", "bool", "MVEGatherScatterLowering", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "!", "EnableMaskedGatherScatters", ")", "return", "false", ";", "auto", "&", "TPC", "=", "getAnalysis", "<", "TargetPassConfig", ">", "(", ")", ...	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "ARM", "ARM", "4", "4", "Intrinsic::masked_gather", "0", "Intrinsic::masked_scatter", "0", "1", "0", "0" ]	MVEGatherScatterLowering10	runOnFunction	ARM	CPU	LLVM	8,942	385	1	[]
[ "<s>", "SparcTargetMachine", "::", "SparcTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::",...	[ "Create", "an", "ILP32", "architecture", "model", "." ]	[ "Sparc", "Sparc", "Sparc", "Sparc", "Sparc" ]	SparcTargetMachine53	SparcTargetMachine	Sparc	CPU	LLVM	8,943	130	1	[]
[ "<s>", "static", "void", "arc_init_reg_tables", "(", ")", "{", "int", "i", ";", "for", "(", "i", "=", "0", ";", "i", "<", "NUM_MACHINE_MODES", ";", "i", "++", ")", "{", "switch", "(", "GET_MODE_CLASS", "(", "i", ")", ")", "{", "case", "MODE_INT", "...	[ "Initialize", "the", "arc_mode_class", "array", "." ]	[ "arc", "0", "4", "1", "8", "1", "16", "1", "32", "1", "0", "4", "1", "8", "1", "16", "1", "32", "1", "0", "1", "0", "0", "60", "60", "61" ]	arc2	arc_init_reg_tables	arc	MPU	GCC	8,944	357	1	[]
[ "<s>", "bool", "ARMPassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "createARMISelDag", "(", "getARMTargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";", "if", "(", "Triple", "(", "TM", "->", "getTargetTriple", "(", ")"...	[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]	[ "ARM", "ARM", "ARM", "ARM", "ARM" ]	ARMTargetMachine29	addInstSelector	ARM	CPU	LLVM	8,945	53	1	[]
[ "<s>", "bool", "MMIXAsmBackend", "::", "writeNopData", "(", "raw_ostream", "&", "OS", ",", "uint64_t", "Count", ")", "const", "{", "if", "(", "(", "Count", "%", "4", ")", "!=", "0", ")", "return", "false", ";", "for", "(", "uint64_t", "i", "=", "0", ...	[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]	[ "MMIX", "MMIX", "4", "0", "0", "4", "\"\\xfd\\0\\0\\0\"", "4" ]	MMIXAsmBackend	writeNopData	MMIX	CPU	LLVM	8,946	55	1	[]
[ "<s>", "enum", "reg_class", "mt_secondary_reload_class", "(", "enum", "reg_class", "class", "ATTRIBUTE_UNUSED", ",", "enum", "machine_mode", "mode", ",", "rtx", "x", ")", "{", "if", "(", "(", "mode", "==", "QImode", "&&", "(", "!", "TARGET_BYTE_ACCESS", ")", ...	[ "Implement", "SECONDARY_RELOAD_CLASS", "." ]	[ "mt", "1", "1" ]	mt	mt_secondary_reload_class	mt	CPU	GCC	8,947	113	1	[]
[ "<s>", "bool", "SIRegisterInfo", "::", "requiresVirtualBaseRegisters", "(", "const", "MachineFunction", "&", ")", "const", "{", "return", "true", ";", "}", "</s>" ]	[ "Returns", "true", "if", "the", "target", "wants", "the", "LocalStackAllocation", "pass", "to", "be", "run", "and", "virtual", "base", "registers", "used", "for", "more", "efficient", "stack", "access", "." ]	[ "AMDGPU", "SI" ]	SIRegisterInfo (3)	requiresVirtualBaseRegisters	AMDGPU	GPU	LLVM	8,948	15	1	[]
[ "<s>", "bool", "SIInstrInfo", "::", "usesConstantBus", "(", "const", "MachineRegisterInfo", "&", "MRI", ",", "const", "MachineOperand", "&", "MO", ",", "const", "MCOperandInfo", "&", "OpInfo", ")", "const", "{", "if", "(", "MO", ".", "isImm", "(", ")", ")"...	[ "Returns", "true", "if", "this", "operand", "uses", "the", "constant", "bus", "." ]	[ "AMDGPU", "SI", "AMDGPU::SGPR_NULL", "AMDGPU::M0", "AMDGPU::VCC", "AMDGPU::VCC_LO", "AMDGPU::SReg_32RegClass", "AMDGPU::SReg_64RegClass" ]	SIInstrInfo118	usesConstantBus	AMDGPU	GPU	LLVM	8,949	180	1	[]
[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "F", ")", "{", "bool", "Changed", "=", "false", ";", "if", "(", "EnableDelJmp", ")", "{", "MachineFunction", "::", "iterator", "FJ", "=", "F", ".", "begin", "(", ")", ";", "if", "(", "...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "P2" ]	P2DelUselessJMP	runOnMachineFunction	P2	MPU	LLVM	8,950	102	1	[]
[ "<s>", "ArrayRef", "<", "std", "::", "pair", "<", "unsigned", ",", "const", "char", "*", ">>", "ARMBaseInstrInfo", "::", "getSerializableBitmaskMachineOperandTargetFlags", "(", ")", "const", "{", "using", "namespace", "ARMII", ";", "static", "const", "std", "::"...	[ "Return", "an", "array", "that", "contains", "the", "bitmask", "target", "flag", "values", "and", "their", "names", "." ]	[ "ARM", "ARM", "ARM", "\"arm-coffstub\"", "\"arm-got\"", "\"arm-sbrel\"", "\"arm-dllimport\"", "\"arm-secrel\"", "\"arm-nonlazy\"" ]	ARMBaseInstrInfo1	getSerializableBitmaskMachineOperandTargetFlags	ARM	CPU	LLVM	8,951	84	1	[]
[ "<s>", "static", "bool", "ia64_function_ok_for_sibcall", "(", "tree", "decl", ",", "tree", "exp", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "lookup_attribute", "(", "\"syscall_linkage\"", ",", "TYPE_ATTRIBUTES", "(", "TREE_TYPE", "(", "current_function_decl", ")", ")...	[ "True", "if", "it", "is", "OK", "to", "do", "sibling", "call", "optimization", "for", "the", "specified", "call", "expression", "EXP", ".", "DECL", "will", "be", "the", "called", "function", ",", "or", "NULL", "if", "this", "is", "an", "indirect", "call"...	[ "ia64", "\"syscall_linkage\"" ]	ia643	ia64_function_ok_for_sibcall	ia64	CPU	GCC	8,952	44	1	[]
[ "<s>", "ArrayRef", "<", "MachineBasicBlock", "*", ">", "getBlocks", "(", ")", "const", "{", "return", "Blocks", ";", "}", "</s>" ]	[ "Get", "a", "list", "of", "the", "basic", "blocks", "which", "make", "up", "this", "loop", "." ]	[ "WebAssembly" ]	WebAssemblyExceptionInfo	getBlocks	WebAssembly	Virtual ISA	LLVM	8,953	14	1	[]
[ "<s>", "static", "void", "s390_encode_section_info", "(", "tree", "decl", ",", "rtx", "rtl", ",", "int", "first", ")", "{", "default_encode_section_info", "(", "decl", ",", "rtl", ",", "first", ")", ";", "if", "(", "TREE_CODE", "(", "decl", ")", "==", "V...	[ "Encode", "symbol", "attributes", "(", "local", "vs.", "global", ",", "tls", "model", ")", "of", "a", "SYMBOL_REF", "into", "its", "SYMBOL_REF_FLAGS", "." ]	[ "s390", "0", "16", "0", "32", "0", "64", "0", "0", "0", "0", "16", "0", "32", "0", "64", "0" ]	s390	s390_encode_section_info	s390	MPU	GCC	8,954	198	1	[]
[ "<s>", "bool", "ARMIndirectThunks", "::", "doInitialization", "(", "Module", "&", "M", ")", "{", "initTIs", "(", "M", ",", "TIs", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]	[ "ARM", "ARM" ]	ARMSLSHardening	doInitialization	ARM	CPU	LLVM	8,955	21	1	[]
[ "<s>", "MCSymbol", "", "WebAssemblyMCInstLower", "::", "GetExternalSymbolSymbol", "(", "const", "MachineOperand", "&", "MO", ")", "const", "{", "const", "char", "", "Name", "=", "MO", ".", "getSymbolName", "(", ")", ";", "MCSymbolWasm", "*", "WasmSym", "=", ...	[ "Return", "the", "MCSymbol", "for", "the", "specified", "ExternalSymbol", "." ]	[ "WebAssembly", "WebAssembly", "WebAssembly", "\"__stack_pointer\"", "0", "wasm::WASM_SYMBOL_TYPE_GLOBAL", "wasm::WasmGlobalType", "wasm::WASM_TYPE_I64", "wasm::WASM_TYPE_I32", "wasm::ValType", "4", "wasm::ValType", "4", "wasm::WasmSignature", "wasm::WASM_SYMBOL_TYPE_FUNCTION" ]	WebAssemblyMCInstLower42	GetExternalSymbolSymbol	WebAssembly	Virtual ISA	LLVM	8,956	198	1	[]
[ "<s>", "bool", "isLegalMaskedGather", "(", "Type", "*", "DataType", ")", "{", "return", "ST", "->", "hasSVE", "(", ")", ";", "}", "</s>" ]	[ "Return", "true", "if", "the", "target", "supports", "masked", "gather", "." ]	[ "AArch64" ]	AArch64TargetTransformInfo31	isLegalMaskedGather	AArch64	CPU	LLVM	8,957	16	1	[]
[ "<s>", "static", "bool", "rs6000_function_parms_need_stack", "(", "tree", "fun", ",", "bool", "incoming", ")", "{", "tree", "fntype", ",", "result", ";", "CUMULATIVE_ARGS", "args_so_far_v", ";", "cumulative_args_t", "args_so_far", ";", "if", "(", "!", "fun", ")"...	[ "Return", "true", "if", "FUN", "has", "no", "prototype", ",", "has", "a", "variable", "argument", "list", ",", "or", "passes", "any", "parameter", "in", "memory", "." ]	[ "rs6000" ]	rs6000-call	rs6000_function_parms_need_stack	rs6000	CPU	GCC	8,958	237	1	[]
[ "<s>", "static", "void", "mips_init_builtins", "(", "void", ")", "{", "const", "struct", "mips_builtin_description", "*", "d", ";", "unsigned", "int", "i", ";", "for", "(", "i", "=", "0", ";", "i", "<", "ARRAY_SIZE", "(", "mips_builtins", ")", ";", "i", ...	[ "Init", "builtin", "functions", ".", "This", "is", "called", "from", "TARGET_INIT_BUILTIN", "." ]	[ "mips", "0", "1" ]	mips	mips_init_builtins	mips	CPU	GCC	8,959	111	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"SystemZ Local Dynamic TLS Access Clean-up\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "SystemZ", "\"SystemZ Local Dynamic TLS Access Clean-up\"" ]	SystemZLDCleanup11	getPassName	SystemZ	CPU	LLVM	8,960	13	1	[]
[ "<s>", "bool", "RISCVAsmBackend", "::", "shouldInsertFixupForCodeAlign", "(", "MCAssembler", "&", "Asm", ",", "const", "MCAsmLayout", "&", "Layout", ",", "MCAlignFragment", "&", "AF", ")", "{", "if", "(", "!", "STI", ".", "getFeatureBits", "(", ")", "[", "RI...	[ "Hook", "which", "indicates", "if", "the", "target", "requires", "a", "fixup", "to", "be", "generated", "when", "handling", "an", "align", "directive", "in", "an", "executable", "section", "." ]	[ "RISCV", "RISCV", "RISCV::FeatureRelax", "0", "0", "0", "RISCV::fixup_riscv_align", "0" ]	RISCVAsmBackend14	shouldInsertFixupForCodeAlign	RISCV	CPU	LLVM	8,961	146	1	[]
[ "<s>", "static", "rtx", "move_to_hl", "(", "int", "opno", ",", "rtx_insn", "*", "before", ")", "{", "rtx", "src", "=", "OP", "(", "opno", ")", ";", "machine_mode", "mode", "=", "GET_MODE", "(", "src", ")", ";", "rtx", "reg", ";", "if", "(", "mode",...	[ "Copy", "OP", "(", "opno", ")", "to", "H", "or", "HL", ",", "placing", "any", "generated", "insns", "before", "BEFORE", ".", "Returns", "H/HL", "RTX", "." ]	[ "rl78" ]	rl78	move_to_hl	rl78	MPU	GCC	8,962	120	1	[]
[ "<s>", "bool", "PPCRegisterInfo", "::", "hasReservedSpillSlot", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Reg", ",", "int", "&", "FrameIdx", ")", "const", "{", "if", "(", "Subtarget", ".", "isSVR4ABI", "(", ")", "&&", "PPC", "::", "CR2"...	[ "Return", "true", "if", "target", "has", "reserved", "a", "spill", "slot", "in", "the", "stack", "frame", "of", "the", "given", "function", "for", "the", "specified", "register", "." ]	[ "PowerPC", "PPC", "PPC::CR2", "PPC::CR4", "PPC", "0", "PPC", "PPC" ]	PPCRegisterInfo (2)	hasReservedSpillSlot	PowerPC	CPU	LLVM	8,963	85	1	[]
[ "<s>", "bool", "WinEHStatePass", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "F", ".", "hasAvailableExternallyLinkage", "(", ")", ")", "return", "false", ";", "if", "(", "!", "F", ".", "hasPersonalityFn", "(", ")", ")", "return...	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "X86", "\"_setjmp3\"", "\"no-frame-pointer-elim\"", "\"true\"" ]	X86WinEHState2	runOnFunction	X86	CPU	LLVM	8,964	224	1	[]
[ "<s>", "bool", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const...	[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...	[ "Hexagon" ]	HexagonFrameLowering10	restoreCalleeSavedRegisters	Hexagon	DSP	LLVM	8,965	33	1	[]
[ "<s>", "void", "LanaiInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "Position", ",", "DebugLoc", "DL", ",", "unsigned", "DestinationRegister", ",", "unsigned", "SourceRegister", ",", "bool", "KillSo...	[ "}", "Branch", "Analysis", "&", "Modification" ]	[ "Lanai", "Lanai", "Lanai::GPRRegClass", "\"Impossible reg-to-reg copy\"", "Lanai::OR_I_LO", "0" ]	LanaiInstrInfo18	copyPhysReg	Lanai	CPU	LLVM	8,966	83	1	[]
[ "<s>", "unsigned", "ARMBaseInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case",...	[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...	[ "ARM", "ARM", "ARM::LDRrs", "ARM::t2LDRs", "1", "2", "3", "2", "0", "3", "0", "1", "0", "ARM::LDRi12", "ARM::t2LDRi12", "ARM::tRestore", "ARM::VLDRD", "ARM::VLDRS", "1", "2", "2", "0", "1", "0", "ARM::VLD1q64Pseudo", "1", "0", "0", "1", "0", "ARM::VLDMQIA"...	ARMBaseInstrInfo11	isLoadFromStackSlot	ARM	CPU	LLVM	8,967	345	1	[]
[ "<s>", "static", "bool", "mips_interrupt_extra_call_saved_reg_p", "(", "unsigned", "int", "regno", ")", "{", "if", "(", "(", "ISA_HAS_HILO", "\|\|", "TARGET_DSP", ")", "&&", "MD_REG_P", "(", "regno", ")", ")", "return", "true", ";", "if", "(", "TARGET_DSP", "&...	[ "Return", "true", "if", "REGNO", "is", "a", "register", "that", "is", "ordinarily", "call-clobbered", "but", "must", "nevertheless", "be", "preserved", "by", "an", "interrupt", "handler", "." ]	[ "mips" ]	mips4	mips_interrupt_extra_call_saved_reg_p	mips	CPU	GCC	8,968	91	1	[]
[ "<s>", "int", "arm_return_in_memory", "(", "tree", "type", ")", "{", "HOST_WIDE_INT", "size", ";", "if", "(", "!", "AGGREGATE_TYPE_P", "(", "type", ")", "&&", "(", "TREE_CODE", "(", "type", ")", "!=", "VECTOR_TYPE", ")", "&&", "!", "(", "TARGET_AAPCS_BASED...	[ "Decide", "whether", "a", "type", "should", "be", "returned", "in", "memory", "(", "true", ")", "or", "in", "a", "register", "(", "false", ")", ".", "This", "is", "called", "by", "the", "macro", "RETURN_IN_MEMORY", "." ]	[ "arm", "0", "0", "0", "4", "0", "1", "0", "1", "1", "1", "0", "1", "1", "0", "1" ]	arm3	arm_return_in_memory	arm	CPU	GCC	8,969	304	1	[]
[ "<s>", "static", "void", "thumb1_reorg", "(", "void", ")", "{", "basic_block", "bb", ";", "FOR_EACH_BB_FN", "(", "bb", ",", "cfun", ")", "{", "rtx", "dest", ",", "src", ";", "rtx", "pat", ",", "op0", ",", "set", "=", "NULL", ";", "rtx_insn", "*", "...	[ "Rewrite", "move", "insn", "into", "subtract", "of", "0", "if", "the", "condition", "codes", "will", "be", "useful", "in", "next", "conditional", "jump", "insn", "." ]	[ "arm", "0", "0", "1", "0", "0", "1" ]	arm4	thumb1_reorg	arm	CPU	GCC	8,970	345	1	[]
[ "<s>", "static", "void", "riscv_setup_incoming_varargs", "(", "cumulative_args_t", "cum", ",", "const", "function_arg_info", "&", "arg", ",", "int", "*", "pretend_size", "ATTRIBUTE_UNUSED", ",", "int", "no_rtl", ")", "{", "CUMULATIVE_ARGS", "local_cum", ";", "int", ...	[ "Implement", "TARGET_SETUP_INCOMING_VARARGS", "." ]	[ "riscv", "0", "0" ]	riscv1	riscv_setup_incoming_varargs	riscv	CPU	GCC	8,971	151	1	[]
[ "<s>", "void", "SPUHazardRecognizer", "::", "AdvanceCycle", "(", ")", "{", "DOUT", "(", "llvm", "::", "dbgs", "(", ")", "<<", "\"SPUHazardRecognizer::AdvanceCycle\\n\"", ";", "}", "</s>" ]	[ "AdvanceCycle", "-", "This", "callback", "is", "invoked", "whenever", "the", "next", "top-down", "instruction", "to", "be", "scheduled", "can", "not", "issue", "in", "the", "current", "cycle", ",", "either", "because", "of", "latency", "or", "resource", "confl...	[ "CellSPU", "SPU", "\"SPUHazardRecognizer::AdvanceCycle\\n\"" ]	SPUHazardRecognizers3	AdvanceCycle	CellSPU	MPU	LLVM	8,972	18	1	[]
[ "<s>", "unsigned", "long", "arm_current_func_type", "(", ")", "{", "if", "(", "ARM_FUNC_TYPE", "(", "cfun", "->", "machine", "->", "func_type", ")", "==", "ARM_FT_UNKNOWN", ")", "cfun", "->", "machine", "->", "func_type", "=", "arm_compute_func_type", "(", ")"...	[ "Returns", "the", "type", "of", "the", "current", "function", "." ]	[ "arm" ]	arm2	arm_current_func_type	arm	CPU	GCC	8,973	37	1	[]
[ "<s>", "BitVector", "RISCVRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "BitVector", "Reserved", "(", "getNumRegs", ...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "RISCV", "RISCV", "0", "RISCV", "RISCV::X0", "RISCV::X2", "RISCV::X3", "RISCV::X4", "RISCV::X8" ]	RISCVRegisterInfo4	getReservedRegs	RISCV	CPU	LLVM	8,974	137	1	[]
[ "<s>", "bool", "AArch64FrameLowering", "::", "canUseAsPrologue", "(", "const", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "const", "MachineFunction", "", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "MachineBasicBlock", "", "TmpMBB", "=", "con...	[ "Check", "whether", "or", "not", "the", "given", "MBB", "can", "be", "used", "as", "a", "prologue", "for", "the", "target", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64::NoRegister" ]	AArch64FrameLowering10	canUseAsPrologue	AArch64	CPU	LLVM	8,975	87	1	[]
[ "<s>", "bool", "nds32_expand_movmemsi", "(", "rtx", "dstmem", ",", "rtx", "srcmem", ",", "rtx", "total_bytes", ",", "rtx", "alignment", ")", "{", "if", "(", "nds32_expand_movmemsi_unroll", "(", "dstmem", ",", "srcmem", ",", "total_bytes", ",", "alignment", ")"...	[ "Function", "to", "move", "block", "memory", "content", "by", "using", "load_multiple", "and", "store_multiple", ".", "This", "is", "auxiliary", "extern", "function", "to", "help", "create", "rtx", "template", ".", "Check", "nds32-multiple.md", "file", "for", "t...	[ "nds32", "2" ]	nds32-memory-manipulation5	nds32_expand_movmemsi	nds32	CPU	GCC	8,976	57	1	[]
[ "<s>", "SDValue", "AMDGPUTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "Op", "->", "print", "(", "errs", "(", ...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "AMDGPU", "AMDGPU", "\"Custom lowering code for this \"", "\"instruction is not implemented yet!\"", "ISD::SIGN_EXTEND_INREG", "SI", "ISD::CONCAT_VECTORS", "ISD::EXTRACT_SUBVECTOR", "ISD::UDIVREM", "ISD::SDIVREM", "ISD::FREM", "ISD::FCEIL", "ISD::FTRUNC", "ISD::FRINT", "ISD::FNEARBYINT",...	AMDGPUISelLowering11	LowerOperation	AMDGPU	GPU	LLVM	8,977	363	1	[]
[ "<s>", "void", "X86InstrInfo", "::", "replaceBranchWithTailCall", "(", "MachineBasicBlock", "&", "MBB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "BranchCond", ",", "const", "MachineInstr", "&", "TailCall", ")", "const", "{", "assert", "(", "canMake...	[ "Replace", "the", "conditional", "branch", "in", "MBB", "with", "a", "conditional", "tail", "call", "." ]	[ "X86", "X86", "0", "\"Can't find the branch to replace!\"", "X86::CondCode", "X86::getCondFromBranchOpc", "1", "0", "X86::TCRETURNdi", "X86::TCRETURNdicc", "X86::TCRETURNdi64cc", "0", "0", "0", "8" ]	X86InstrInfo	replaceBranchWithTailCall	X86	CPU	LLVM	8,978	298	1	[]
[ "<s>", "static", "bool", "rs6000_cannot_change_mode_class", "(", "machine_mode", "from", ",", "machine_mode", "to", ",", "enum", "reg_class", "rclass", ")", "{", "unsigned", "from_size", "=", "GET_MODE_SIZE", "(", "from", ")", ";", "unsigned", "to_size", "=", "G...	[ "Return", "nonzero", "if", "for", "CLASS", "a", "mode", "change", "from", "FROM", "to", "TO", "is", "invalid", "." ]	[ "rs6000", "8", "8", "8", "8", "8", "8", "1", "1", "1", "1", "1", "15", "16", "8", "16", "1", "1" ]	rs60004	rs6000_cannot_change_mode_class	rs6000	CPU	GCC	8,979	397	1	[]
[ "<s>", "void", "AMDGPUInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "OS", ",", "StringRef", "Annot", ")", "{", "printInstruction", "(", "MI", ",", "OS", ")", ";", "printAnnotation", "(", "OS", ",", "Annot", ...	[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]	[ "R600" ]	AMDGPUInstPrinter27	printInst	R600	GPU	LLVM	8,980	33	1	[]
[ "<s>", "void", "MINA32FrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "}", "</s>" ]	[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]	[ "MINA32", "MINA32" ]	MINA32FrameLowering	emitPrologue	MINA32	CPU	LLVM	8,981	16	1	[]
[ "<s>", "static", "int", "ix86_function_sseregparm", "(", "const_tree", "type", ",", "const_tree", "decl", ",", "bool", "warn", ")", "{", "gcc_assert", "(", "!", "TARGET_64BIT", ")", ";", "if", "(", "TARGET_SSEREGPARM", "\|\|", "(", "type", "&&", "lookup_attribut...	[ "Return", "1", "or", "2", ",", "if", "we", "can", "pass", "up", "to", "SSE_REGPARM_MAX", "SFmode", "(", "1", ")", "and", "DFmode", "(", "2", ")", "arguments", "in", "SSE", "registers", "for", "a", "function", "with", "the", "indicated", "TYPE", "and", ...	[ "i386", "\"sseregparm\"", "\"calling %qD with attribute sseregparm without \"", "\"SSE/SSE2 enabled\"", "\"calling %qT with attribute sseregparm without \"", "\"SSE/SSE2 enabled\"", "0", "2", "0", "1", "2", "1", "0" ]	i386	ix86_function_sseregparm	i386	CPU	GCC	8,982	191	1	[]
[ "<s>", "const", "Comet2RegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "&", "RegInfo", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "Comet2", "Comet2" ]	Comet2Subtarget	getRegisterInfo	Comet2	CPU	LLVM	8,983	14	1	[]
[ "<s>", "bool", "RISCVTargetLowering", "::", "mayBeEmittedAsTailCall", "(", "const", "CallInst", "*", "CI", ")", "const", "{", "return", "CI", "->", "isTailCall", "(", ")", ";", "}", "</s>" ]	[ "Return", "true", "if", "the", "target", "may", "be", "able", "emit", "the", "call", "instruction", "as", "a", "tail", "call", "." ]	[ "RI5CY", "RISCV" ]	RISCVISelLowering	mayBeEmittedAsTailCall	RI5CY	CPU	LLVM	8,984	20	1	[]
[ "<s>", "VariantKind", "getKind", "(", ")", "const", "{", "return", "Kind", ";", "}", "</s>" ]	[ "Returns", "the", "Kind", "of", "lane", "offset", "." ]	[ "AVR" ]	AVRMCExpr	getKind	AVR	MPU	LLVM	8,985	10	1	[]
[ "<s>", "char", "", "csky_output_call", "(", "rtx", "", "operands", ",", "int", "index", ")", "{", "static", "char", "buffer", "[", "20", "]", ";", "rtx", "addr", "=", "operands", "[", "index", "]", ";", "if", "(", "REG_P", "(", "addr", ")", ")", ...	[ "Functions", "to", "output", "assembly", "code", "for", "a", "function", "call", "." ]	[ "csky", "20", "\"jsr\\t%%%d\"", "\"bsr\\t%%%d\"", "\"jbsr\\t%%%d\"" ]	csky	csky_output_call	csky	CPU	GCC	8,986	80	1	[]
[ "<s>", "void", "BlackfinDAGToDAGISel", "::", "PostprocessISelDAG", "(", ")", "{", "FixRegisterClasses", "(", "*", "CurDAG", ")", ";", "}", "</s>" ]	[ "PostprocessISelDAG", "(", ")", "-", "This", "hook", "allows", "the", "target", "to", "hack", "on", "the", "graph", "right", "after", "selection", "." ]	[ "Blackfin" ]	BlackfinISelDAGToDAG	PostprocessISelDAG	Blackfin	DSP	LLVM	8,987	14	1	[]
[ "<s>", "bool", "ARMBaseInstrInfo", "::", "isPredicable", "(", "MachineInstr", "", "MI", ")", "const", "{", "if", "(", "!", "MI", "->", "isPredicable", "(", ")", ")", "return", "false", ";", "ARMFunctionInfo", "", "AFI", "=", "MI", "->", "getParent", "(...	[ "Return", "true", "if", "the", "specified", "instruction", "can", "be", "predicated", "." ]	[ "ARM", "ARM", "ARM", "ARM", "ARMII::DomainMask", "ARMII::DomainNEON" ]	ARMBaseInstrInfo107	isPredicable	ARM	CPU	LLVM	8,988	100	1	[]
[ "<s>", "static", "inline", "enum", "insn_code", "rs6000_htm_spr_icode", "(", "bool", "nonvoid", ")", "{", "if", "(", "nonvoid", ")", "return", "(", "TARGET_64BIT", ")", "?", "CODE_FOR_htm_mfspr_di", ":", "CODE_FOR_htm_mfspr_si", ";", "else", "return", "(", "TARG...	[ "Return", "the", "correct", "ICODE", "value", "depending", "on", "whether", "we", "are", "setting", "or", "reading", "the", "HTM", "SPRs", "." ]	[ "rs6000" ]	rs60004	rs6000_htm_spr_icode	rs6000	CPU	GCC	8,989	34	1	[]
[ "<s>", "static", "rtx", "nvptx_gen_pack", "(", "rtx", "dst", ",", "rtx", "src0", ",", "rtx", "src1", ")", "{", "rtx", "res", ";", "switch", "(", "GET_MODE", "(", "dst", ")", ")", "{", "case", "DImode", ":", "res", "=", "gen_packsidi2", "(", "dst", ...	[ "Generate", "instruction", "(", "s", ")", "to", "pack", "2", "32", "bit", "objects", "into", "a", "64", "bit", "object", "." ]	[ "nvptx" ]	nvptx3	nvptx_gen_pack	nvptx	GPU	GCC	8,990	68	1	[]
[ "<s>", "void", "HexagonInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "T...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "Hexagon", "Hexagon", "Hexagon::IntRegsRegClass", "Hexagon::L2_loadri_io", "0", "Hexagon::DoubleRegsRegClass", "Hexagon::L2_loadrd_io", "0", "Hexagon::PredRegsRegClass", "Hexagon::LDriw_pred", "0", "Hexagon::ModRegsRegClass", "Hexagon::LDriw_mod", "0", "\"Can't store this register to sta...	HexagonInstrInfo56	loadRegFromStackSlot	Hexagon	DSP	LLVM	8,991	301	1	[]
[ "<s>", "static", "rtx", "get_mask_policy_for_pred", "(", "enum", "predication_type_index", "pred", ")", "{", "if", "(", "pred", "==", "PRED_TYPE_tumu", "\|\|", "pred", "==", "PRED_TYPE_mu", ")", "return", "gen_int_mode", "(", "MASK_UNDISTURBED", ",", "Pmode", ")", ...	[ "Get", "MASK", "policy", "for", "predication", ".", "If", "predication", "indicates", "MU", ",", "return", "the", "MU", ".", "Otherwise", ",", "return", "the", "prefer", "default", "configuration", "." ]	[ "riscv" ]	riscv-vector-builtins	get_mask_policy_for_pred	riscv	CPU	GCC	8,992	38	1	[]
[ "<s>", "unsigned", "GCNHazardRecognizer", "::", "PreEmitNoops", "(", "MachineInstr", "", "MI", ")", "{", "if", "(", "SIInstrInfo", "::", "isSMRD", "(", "", "MI", ")", ")", "return", "std", "::", "max", "(", "0", ",", "checkSMRDHazards", "(", "MI", ")",...	[ "PreEmitNoops", "-", "This", "callback", "is", "invoked", "prior", "to", "emitting", "an", "instruction", "." ]	[ "AMDGPU", "SI", "0", "SI", "0", "SI", "0", "0" ]	GCNHazardRecognizer30	PreEmitNoops	AMDGPU	GPU	LLVM	8,993	83	1	[]
[ "<s>", "void", "VideoCore4FrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "MachineInstr", "&", "MI", "=", "*", "I", ...	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "VideoCore4", "VideoCore4", "VideoCore4::ADJCALLSTACKDOWN", "VideoCore4::ADJCALLSTACKUP", "\"Cannot handle this call frame pseudo instruction\"" ]	VideoCore4FrameLowering	eliminateCallFramePseudoInstr	VideoCore4	DSP	LLVM	8,994	72	1	[]
[ "<s>", "void", "SparcInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "Sparc", "Sparc", "SP::IntRegsRegisterClass", "SP::STri", "0", "SP::FPRegsRegisterClass", "SP::STFri", "0", "SP::DFPRegsRegisterClass", "SP::STDFri", "0", "\"Can't store this register to stack slot\"" ]	SparcInstrInfo22	storeRegToStackSlot	Sparc	CPU	LLVM	8,995	198	1	[]
[ "<s>", "rtx", "gen_easy_altivec_constant", "(", "rtx", "op", ")", "{", "enum", "machine_mode", "mode", "=", "GET_MODE", "(", "op", ")", ";", "int", "nunits", "=", "GET_MODE_NUNITS", "(", "mode", ")", ";", "rtx", "last", "=", "CONST_VECTOR_ELT", "(", "op", ...	[ "Generate", "a", "VEC_DUPLICATE", "representing", "a", "vspltis", "[", "bhw", "]", "instruction", "whose", "result", "is", "OP", ".", "Abort", "if", "it", "is", "not", "possible", "." ]	[ "rs6000", "1", "4", "1", "1", "1", "1", "1", "1", "1" ]	rs60003	gen_easy_altivec_constant	rs6000	CPU	GCC	8,996	155	1	[]
[ "<s>", "int64_t", "ARMBaseRegisterInfo", "::", "getFrameIndexInstrOffset", "(", "const", "MachineInstr", "*", "MI", ",", "int", "Idx", ")", "const", "{", "const", "MCInstrDesc", "&", "Desc", "=", "MI", "->", "getDesc", "(", ")", ";", "unsigned", "AddrMode", ...	[ "Get", "the", "offset", "from", "the", "referenced", "frame", "index", "in", "the", "instruction", ",", "if", "there", "is", "one", "." ]	[ "ARM", "ARM", "ARMII::AddrModeMask", "0", "1", "0", "ARMII::AddrModeT2_i8", "ARMII::AddrModeT2_i8neg", "ARMII::AddrModeT2_i8pos", "ARMII::AddrModeT2_i12", "ARMII::AddrMode_i12", "1", "1", "ARMII::AddrMode5", "1", "ARM_AM::getAM5Offset", "ARM_AM::getAM5Op", "ARM_AM::sub", "4", "...	ARMBaseRegisterInfo66	getFrameIndexInstrOffset	ARM	CPU	LLVM	8,997	327	1	[]
[ "<s>", "static", "void", "process_args", "(", "int", "", "p_argc", ",", "char", "", "", "argv", ")", "{", "int", "i", ";", "for", "(", "i", "=", "1", ";", "i", "<", "", "p_argc", ";", "i", "++", ")", "{", "if", "(", "strlen", "(", "argv",...	[ "Preprocess", "the", "number", "of", "args", "ARGC", "in", "ARGV", ".", "Look", "for", "special", "flags", ",", "etc", ".", "that", "must", "be", "handled", "for", "the", "VMS", "linker", "." ]	[ "alpha", "1", "2", "\"-L\"", "2", "0", "2", "1", "1", "1", "1", "0", "2", "0", "\"-v\"", "0", "1", "\"-g0\"", "0", "\"/notraceback\"", "\"-g\"", "2", "0", "\"/debug\"", "1", "\"-static\"", "0", "1", "\"-map\"", "0", "5", "0", "\".map\"", "\"/map=\"",...	vms-ld1	process_args	alpha	MPU	GCC	8,998	393	1	[]
[ "<s>", "void", "AArch64Subtarget", "::", "overrideSchedPolicy", "(", "MachineSchedPolicy", "&", "Policy", ",", "MachineInstr", "", "begin", ",", "MachineInstr", "", "end", ",", "unsigned", "NumRegionInstrs", ")", "const", "{", "Policy", ".", "OnlyTopDown", "=", ...	[ "Override", "generic", "scheduling", "policy", "within", "a", "region", "." ]	[ "AArch64", "AArch64" ]	AArch64Subtarget2	overrideSchedPolicy	AArch64	CPU	LLVM	8,999	35	1	[]

[ "<s>", "static", "rtx", "frv_expand_voidtriop_builtin", "(", "enum", "insn_code", "icode", ",", "tree", "call", ")", "{", "rtx", "pat", ";", "rtx", "op0", "=", "frv_read_argument", "(", "call", ",", "0", ")", ";", "rtx", "op1", "=", "frv_read_argument", "(...

[ "Expand", "builtins", "that", "take", "three", "operands", "and", "return", "void", ".", "The", "first", "argument", "must", "be", "a", "constant", "that", "describes", "a", "pair", "or", "quad", "accumulators", ".", "A", "fourth", "argument", "is", "created...

[ "frv", "0", "1", "2", "0", "1", "2" ]

frv

frv_expand_voidtriop_builtin

frv

VLIW

GCC

8,900

129

1

[]

[ "<s>", "int", "PPCTTIImpl", "::", "getIntImmCost", "(", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ",", "TTI", "::", "TargetCostKind", "CostKind", ")", "{", "if", "(", "DisablePPCConstHoist", ")", "return", "BaseT", "::", "getIntImmCost", "(", "...

[ "Calculate", "the", "cost", "of", "materializing", "a", "64-bit", "value", "." ]

[ "PowerPC", "PPC", "PPC", "0", "0U", "0", "64", "16", "32", "0xFFFF", "0", "2", "4" ]

PPCTargetTransformInfo12

getIntImmCost

PowerPC

CPU

LLVM

8,901

156

1

[]

[ "<s>", "bool", "SystemZInstrInfo", "::", "isProfitableToDupForIfCvt", "(", "MachineBasicBlock", "&", "MBB", ",", "unsigned", "NumCycles", ",", "BranchProbability", "Probability", ")", "const", "{", "return", "NumCycles", "==", "1", ";", "}", "</s>" ]

[ "Return", "true", "if", "it", "'s", "profitable", "for", "if-converter", "to", "duplicate", "instructions", "of", "specified", "accumulated", "instruction", "latencies", "in", "the", "specified", "MBB", "to", "enable", "if-conversion", "." ]

[ "SystemZ", "SystemZ", "1" ]

SystemZInstrInfo (2)2

isProfitableToDupForIfCvt

SystemZ

CPU

LLVM

8,902

23

1

[]

[ "<s>", "void", "emitInstruction", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "override", "{", "if", "(", "isIndirectJump", "(", "Inst", ")", ")", "{", "if", "(", "PendingCall", ")", "report_fatal_error", "(", "\"...

[ "Targets", "should", "implement", "this", "to", "emit", "instructions", "." ]

[ "Mips", "\"Dangerous instruction in branch delay slot!\"", "0", "\"Dangerous instruction in branch delay slot!\"", "\"Dangerous instruction in branch delay slot!\"", "1", "Mips", "Mips", "Mips" ]

MipsNaClELFStreamer13

emitInstruction

Mips

CPU

LLVM

8,903

255

1

[]

[ "<s>", "bool", "MipsPassConfig", "::", "addPreRegAlloc", "(", ")", "{", "if", "(", "!", "getMipsSubtarget", "(", ")", ".", "hasMips64", "(", ")", ")", "PM", ".", "add", "(", "createMipsEmitGPRestorePass", "(", "getMipsTargetMachine", "(", ")", ")", ")", ";...

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips" ]

MipsTargetMachine86

addPreRegAlloc

Mips

CPU

LLVM

8,904

34

1

[]

[ "<s>", "bool", "AArch64RedundantCopyElimination", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "TRI", "=", "MF", ".", "getSubt...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AArch64", "AArch64" ]

AArch64RedundantCopyElimination10

runOnMachineFunction

AArch64

CPU

LLVM

8,905

102

1

[]

[ "<s>", "SDNode", "*", "SparcDAGToDAGISel", "::", "Select", "(", "SDNode", "*", "N", ")", "{", "SDLoc", "dl", "(", "N", ")", ";", "if", "(", "N", "->", "isMachineOpcode", "(", ")", ")", "{", "N", "->", "setNodeId", "(", "-", "1", ")", ";", "return...

[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]

[ "Sparc", "Sparc", "1", "ISD::INLINEASM", "SPISD::GLOBAL_BASE_REG", "ISD::SDIV", "ISD::UDIV", "0", "MVT::i64", "0", "1", "ISD::SDIV", "SP::SRAri", "MVT::i32", "31", "MVT::i32", "0", "SP::G0", "MVT::i32", "SP::Y", "1", "ISD::SDIV", "SP::SDIVrr", "SP::UDIVrr", "MVT::i32"...

SparcISelDAGToDAG (2)

Select

Sparc

CPU

LLVM

8,906

387

1

[]

[ "<s>", "InstructionCost", "ARMTTIImpl", "::", "getIntImmCostInst", "(", "unsigned", "Opcode", ",", "unsigned", "Idx", ",", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ",", "TTI", "::", "TargetCostKind", "CostKind", ",", "Instruction", "*", "Inst", ...

[ "Return", "the", "expected", "cost", "of", "materialization", "for", "the", "given", "integer", "immediate", "of", "the", "specified", "type", "for", "a", "given", "instruction", "." ]

[ "ARM", "ARM", "1", "0", "0", "0", "255", "65535", "0", "32", "1", "12", "0", "1", "8", "0", "0", "32", "0", "0", "1", "1" ]

ARMTargetTransformInfo17

getIntImmCostInst

ARM

CPU

LLVM

8,907

439

1

[]

[ "<s>", "bool", "ARMConstantIslands", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "MachineConstantPool", "&", "MCP", "=", "*", "MF", ".", "getConstantPool", "(", ")", ";", "TII", "=", "MF", ".", "getTarget", "(", ")", ".", "ge...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "ARM", "ARM", "ARM", "ARM", "1U", "2U", "2U", "0", "0", "0", "30", "\"Constant Island pass failed to converge!\"", "0", "30", "\"Branch Fix Up pass failed to converge!\"" ]

ARMConstantIslandPass11

runOnMachineFunction

ARM

CPU

LLVM

8,908

409

1

[]

[ "<s>", "static", "void", "init_alignment_context", "(", "struct", "alignment_context", "*", "ac", ",", "rtx", "mem", ",", "machine_mode", "mode", ")", "{", "ac", "->", "shift", "=", "GEN_INT", "(", "GET_MODE_SIZE", "(", "SImode", ")", "-", "GET_MODE_SIZE", "...

[ "Initialize", "structure", "AC", "for", "word", "access", "to", "HI", "and", "QI", "mode", "memory", "." ]

[ "s390", "0", "0", "1", "1", "1", "1", "3", "1", "1", "1" ]

s390

init_alignment_context

s390

MPU

GCC

8,909

287

1

[]

[ "<s>", "unsigned", "AMDGPUCommonSubtarget", "::", "getMaxLocalMemSizeWithWaveCount", "(", "unsigned", "NWaves", ",", "const", "Function", "&", "F", ")", "const", "{", "if", "(", "NWaves", "==", "1", ")", "return", "getLocalMemorySize", "(", ")", ";", "unsigned",...

[ "Return", "the", "amount", "of", "LDS", "that", "can", "be", "used", "that", "will", "not", "restrict", "the", "occupancy", "lower", "than", "WaveCount", "." ]

[ "AMDGPU", "AMDGPU", "1" ]

AMDGPUSubtarget76

getMaxLocalMemSizeWithWaveCount

AMDGPU

GPU

LLVM

8,910

63

1

[]

[ "<s>", "unsigned", "getReg", "(", ")", "const", "override", "{", "return", "Reg", ".", "RegNo", ";", "}", "</s>" ]

[ "Returns", "the", "register", "associated", "with", "this", "edge", "." ]

[ "AMDGPU" ]

AMDGPUAsmParser (2)

getReg

AMDGPU

GPU

LLVM

8,911

13

1

[]

[ "<s>", "static", "void", "s390_reorg", "(", "void", ")", "{", "bool", "pool_overflow", "=", "false", ";", "int", "hw_before", ",", "hw_after", ";", "if", "(", "s390_tune", "==", "PROCESSOR_2964_Z13", ")", "s390_adjust_loops", "(", ")", ";", "split_all_insns_no...

[ "Perform", "machine-dependent", "processing", "." ]

[ "s390", "0", "1", "1", "0", "0", "0", "3", "3", "2", "2", "1" ]

s3906

s390_reorg

s390

MPU

GCC

8,912

479

1

[]

[ "<s>", "const", "X86Subtarget", "*", "X86TargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "Attribute", "CPUAttr", "=", "F", ".", "getFnAttribute", "(", "\"target-cpu\"", ")", ";", "Attribute", "FSAttr", "=", "F",...

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "X86", "X86", "X86", "\"target-cpu\"", "\"target-features\"", "512", "\"use-soft-float\"", "\"true\"", "\"+soft-float\"", "\",+soft-float\"", "X86", "X86", "X86", "X86", "X86", "X86" ]

X86TargetMachine133

getSubtargetImpl

X86

CPU

LLVM

8,913

292

1

[]

[ "<s>", "unsigned", "SICRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "return...

[ "Debug", "information", "queries", "." ]

[ "SIC", "SIC", "SIC::X", "SIC::X" ]

SICRegisterInfo

getFrameRegister

SIC

CPU

LLVM

8,914

48

1

[]

[ "<s>", "SDNode", "*", "MipsTargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallSDNode", "*", "TheCall", ",", "unsigned", "CallingConv", ",", "SelectionDAG", "&", "DAG", ")", "{", "bool", "isVarArg", "=", "TheC...

[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]

[ "Mips", "Mips", "16", "Mips", "8", "0", "1", "2", "0", "ISD::MERGE_VALUES", "0" ]

MipsISelLowering35

LowerCallResult

Mips

CPU

LLVM

8,915

200

1

[]

[ "<s>", "void", "MipsELFStreamer", "::", "EmitMipsOptionRecords", "(", ")", "{", "for", "(", "const", "auto", "&", "I", ":", "MipsOptionRecords", ")", "I", "->", "EmitMipsOptionRecord", "(", ")", ";", "}", "</s>" ]

[ "Emits", "all", "the", "option", "records", "stored", "up", "until", "the", "point", "it", "'s", "called", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips" ]

MipsELFStreamer1

EmitMipsOptionRecords

Mips

CPU

LLVM

8,916

23

1

[]

[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"AArch64 Assembly Printer\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "AArch64", "\"AArch64 Assembly Printer\"" ]

AArch64AsmPrinter

getPassName

AArch64

CPU

LLVM

8,917

13

1

[]

[ "<s>", "static", "int", "s390_builtin_vectorization_cost", "(", "enum", "vect_cost_for_stmt", "type_of_cost", ",", "tree", "vectype", ",", "int", "misalign", "ATTRIBUTE_UNUSED", ")", "{", "switch", "(", "type_of_cost", ")", "{", "case", "scalar_stmt", ":", "case", ...

[ "Implement", "targetm.vectorize.builtin_vectorization_cost", "." ]

[ "s390", "1", "3", "1" ]

s3906

s390_builtin_vectorization_cost

s390

MPU

GCC

8,918

88

1

[]

[ "<s>", "bool", "PPCTargetLowering", "::", "isProfitableToHoist", "(", "Instruction", "*", "I", ")", "const", "{", "if", "(", "I", "->", "getOpcode", "(", ")", "!=", "Instruction", "::", "FMul", ")", "return", "true", ";", "if", "(", "!", "I", "->", "ha...

[ "Return", "true", "if", "it", "is", "profitable", "to", "hoist", "instruction", "in", "the", "then/else", "to", "before", "if", "." ]

[ "PowerPC", "PPC", "\"A single use instruction with no uses.\"", "0", "ISD::FMA" ]

PPCISelLowering101

isProfitableToHoist

PowerPC

CPU

LLVM

8,919

173

1

[]

[ "<s>", "bool", "SNESInstrumentFunctions", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "ShouldInstrument", "(", "F", ")", ")", "{", "BuildEntryBlock", "(", "F", ")", ";", "BuildExitHooks", "(", "F", ")", ";", "}", "return", "tru...

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "SNES", "SNES" ]

SNESInstrumentFunctions

runOnFunction

SNES

DSP

LLVM

8,920

33

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"WebAssembly Optimize Live Intervals\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "WebAssembly", "\"WebAssembly Optimize Live Intervals\"" ]

WebAssemblyOptimizeLiveIntervals18

getPassName

WebAssembly

Virtual ISA

LLVM

8,921

13

1

[]

[ "<s>", "void", "init_68881_table", "(", "void", ")", "{", "int", "i", ";", "REAL_VALUE_TYPE", "r", ";", "enum", "machine_mode", "mode", ";", "mode", "=", "SFmode", ";", "for", "(", "i", "=", "0", ";", "i", "<", "7", ";", "i", "++", ")", "{", "if"...

[ "Set", "up", "values_68881", "array", "by", "converting", "the", "decimal", "values", "strings_68881", "to", "binary", "." ]

[ "m68k", "0", "7", "6", "1" ]

m68k3

init_68881_table

m68k

MPU

GCC

8,922

69

1

[]

[ "<s>", "void", "mips_output_ascii", "(", "FILE", "*", "stream", ",", "const", "char", "*", "string_param", ",", "size_t", "len", ",", "const", "char", "*", "prefix", ")", "{", "size_t", "i", ";", "int", "cur_pos", "=", "17", ";", "register", "const", "...

[ "Output", "an", "ASCII", "string", ",", "in", "a", "space-saving", "way", ".", "PREFIX", "is", "the", "string", "that", "should", "be", "written", "before", "the", "opening", "quote", ",", "such", "as", "``", "\\t.ascii\\t", "''", "for", "real", "string", ...

[ "mips", "17", "\"%s\\\"\"", "0", "\"\\\\%03o\"", "4", "72", "1", "17", "\"\\\"\\n%s\\\"\"", "\"\\\"\\n\"" ]

mips3

mips_output_ascii

mips

CPU

GCC

8,923

169

1

[]

[ "<s>", "SDValue", "LanaiTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "const", "...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "Lanai", "Lanai", "ISD::InputArg", "\"Unsupported calling convention\"" ]

LanaiISelLowering

LowerFormalArguments

Lanai

CPU

LLVM

8,924

86

1

[]

[ "<s>", "bool", "MBlazeAsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", "Opcode", ",", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "unsigned", "&", "ErrorInf...

[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]

[ "MBlaze", "MBlaze", "\"instruction use requires an option to be enabled\"", "\"unrecognized instruction mnemonic\"", "0U", "\"too few operands for instruction\"", "MBlaze", "\"invalid operand for instruction\"", "\"Implement any new match types added!\"" ]

MBlazeAsmParser1

MatchAndEmitInstruction

MBlaze

MPU

LLVM

8,925

169

1

[]

[ "<s>", "bool", "VLIWResourceModel", "::", "reserveResources", "(", "SUnit", "*", "SU", ",", "bool", "IsTop", ")", "{", "bool", "startNewCycle", "=", "false", ";", "if", "(", "!", "SU", ")", "{", "ResourcesModel", "->", "clearResources", "(", ")", ";", "P...

[ "Keep", "track", "of", "available", "resources", "." ]

[ "Hexagon", "\"Packet[\"", "\"]:\\n\"", "0", "\"\\t[\"", "\"] SU(\"", "\")\\t\"" ]

HexagonMachineScheduler31

reserveResources

Hexagon

DSP

LLVM

8,926

261

1

[]

[ "<s>", "static", "bool", "arc_return_in_memory", "(", "const_tree", "type", ",", "const_tree", "fntype", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "AGGREGATE_TYPE_P", "(", "type", ")", "||", "TREE_ADDRESSABLE", "(", "type", ")", ")", "return", "true", ";", "els...

[ "Worker", "function", "for", "TARGET_RETURN_IN_MEMORY", "." ]

[ "arc", "1", "16", "8" ]

arc

arc_return_in_memory

arc

MPU

GCC

8,927

57

1

[]

[ "<s>", "static", "void", "ix86_emit_restore_sse_regs_using_mov", "(", "HOST_WIDE_INT", "cfa_offset", ",", "bool", "maybe_eh_return", ")", "{", "unsigned", "int", "regno", ";", "for", "(", "regno", "=", "0", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ";", "regno",...

[ "Emit", "code", "to", "restore", "saved", "registers", "using", "MOV", "insns", ".", "First", "register", "is", "restored", "from", "CFA", "-", "CFA_OFFSET", "." ]

[ "i386", "0", "128", "1" ]

i3865

ix86_emit_restore_sse_regs_using_mov

i386

CPU

GCC

8,928

159

1

[]

[ "<s>", "bool", "RISCVTargetLowering", "::", "shouldExtendTypeInLibCall", "(", "EVT", "Type", ")", "const", "{", "RISCVABI", "::", "ABI", "ABI", "=", "Subtarget", ".", "getTargetABI", "(", ")", ";", "if", "(", "(", "ABI", "==", "RISCVABI", "::", "ABI_LP64", ...

[ "Returns", "true", "if", "arguments", "should", "be", "extended", "in", "lib", "calls", "." ]

[ "RISCV", "RISCV", "RISCVABI::ABI", "RISCVABI::ABI_LP64", "RISCVABI::ABI_L64PC128", "MVT::f32" ]

RISCVISelLowering42

shouldExtendTypeInLibCall

RISCV

CPU

LLVM

8,929

52

1

[]

[ "<s>", "void", "RISCVAsmPrinter", "::", "emitBasicBlockStart", "(", "const", "MachineBasicBlock", "&", "MBB", ")", "{", "AsmPrinter", "::", "emitBasicBlockStart", "(", "MBB", ")", ";", "auto", "*", "RVFI", "=", "MF", "->", "getInfo", "<", "RISCVMachineFunctionIn...

[ "Targets", "can", "override", "this", "to", "emit", "stuff", "at", "the", "start", "of", "a", "basic", "block", "." ]

[ "RISCV", "RISCV", "RISCV", "RISCV", "RISCV" ]

RISCVAsmPrinter1

emitBasicBlockStart

RISCV

CPU

LLVM

8,930

74

1

[]

[ "<s>", "bool", "X86TargetLowering", "::", "shouldScalarizeBinop", "(", "SDValue", "VecOp", ")", "const", "{", "unsigned", "Opc", "=", "VecOp", ".", "getOpcode", "(", ")", ";", "if", "(", "Opc", ">=", "ISD", "::", "BUILTIN_OP_END", ")", "return", "false", "...

[ "Scalar", "ops", "always", "have", "equal", "or", "better", "analysis/performance/power", "than", "the", "vector", "equivalent", ",", "so", "this", "always", "makes", "sense", "if", "the", "scalar", "op", "is", "supported", "." ]

[ "X86", "X86", "ISD::BUILTIN_OP_END" ]

X86ISelLowering (2)5

shouldScalarizeBinop

X86

CPU

LLVM

8,931

70

1

[]

[ "<s>", "static", "bool", "arm_block_set_vect_profit_p", "(", "unsigned", "HOST_WIDE_INT", "length", ",", "unsigned", "HOST_WIDE_INT", "align", ",", "machine_mode", "mode", ")", "{", "int", "num", ";", "bool", "unaligned_p", "=", "(", "(", "align", "&", "3", ")...

[ "Return", "TRUE", "if", "it", "'s", "profitable", "to", "set", "block", "of", "memory", "for", "vectorized", "case", ".", "LENGTH", "is", "the", "number", "of", "bytes", "to", "set", ".", "ALIGN", "is", "the", "alignment", "of", "destination", "memory", ...

[ "arm", "3", "0", "1", "1", "3", "0" ]

arm

arm_block_set_vect_profit_p

arm

CPU

GCC

8,932

95

1

[]

[ "<s>", "static", "void", "expand_block_set_4", "(", "rtx", "dst", ",", "rtx", "dst_reg", ",", "rtx", "value_rtx", ",", "rtx", "bytes_rtx", ")", "{", "unsigned", "HOST_WIDE_INT", "bytes", "=", "UINTVAL", "(", "bytes_rtx", ")", ";", "unsigned", "int", "rem", ...

[ "Generate", "a", "call", "to", "a", "library", "function", "to", "set", "BYTES_RTX", "bytes", "of", "DST", "with", "address", "DST_REG", "to", "VALUE_RTX", "in", "4-byte", "chunks", "." ]

[ "visium", "4", "1", "2", "0", "1", "0xff", "8", "1", "1", "2", "2", "0", "1" ]

visium

expand_block_set_4

visium

Virtual ISA

GCC

8,933

243

1

[]

[ "<s>", "bool", "DirectXTargetMachine", "::", "addPassesToEmitFile", "(", "PassManagerBase", "&", "PM", ",", "raw_pwrite_stream", "&", "Out", ",", "raw_pwrite_stream", "*", "DwoOut", ",", "CodeGenFileType", "FileType", ",", "bool", "DisableVerify", ",", "MachineModuleI...

[ "Add", "passes", "to", "the", "specified", "pass", "manager", "to", "get", "the", "specified", "file", "emitted", "." ]

[ "DirectX", "\"\"" ]

DirectXTargetMachine

addPassesToEmitFile

DirectX

Virtual ISA

LLVM

8,934

83

1

[]

[ "<s>", "BitVector", "HexagonRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "Hexagon", "::", "R29", ")", ";", ...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "Hexagon", "Hexagon", "Hexagon::R29", "Hexagon::R30", "Hexagon::R31", "Hexagon::SA0", "Hexagon::LC0", "Hexagon::SA1", "Hexagon::LC1", "Hexagon::P3_0", "Hexagon::USR", "Hexagon::PC", "Hexagon::UGP", "Hexagon::GP", "Hexagon::CS0", "Hexagon::CS1", "Hexagon::UPCYCLELO", "Hexagon::UPCYC...

HexagonRegisterInfo12

getReservedRegs

Hexagon

DSP

LLVM

8,935

271

1

[]

[ "<s>", "bool", "supportSplitCSR", "(", "MachineFunction", "*", "MF", ")", "const", "override", "{", "return", "MF", "->", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "CXX_FAST_TLS", "&&", "MF", "->", "getFunction", "(...

[ "Return", "true", "if", "the", "target", "supports", "that", "a", "subset", "of", "CSRs", "for", "the", "given", "machine", "function", "is", "handled", "explicitly", "via", "copies", "." ]

[ "X86" ]

X86ISelLowering

supportSplitCSR

X86

CPU

LLVM

8,936

39

1

[]

[ "<s>", "void", "P2FrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"Emit Epilogue: \"", "<<", "MF", ".", "getName", "(", ")", "<<", ...

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "P2", "P2", "\"Emit Epilogue: \"", "\"\\n\"", "P2", "P2", "P2", "P2", "P2", "4", "P2", "0", "\"No need to de-allocate stack space\\n\"", "P2::PTRA" ]

P2FrameLowering

emitEpilogue

P2

MPU

LLVM

8,937

138

1

[]

[ "<s>", "EVT", "X86TargetLowering", "::", "getSetCCResultType", "(", "LLVMContext", "&", ",", "EVT", "VT", ")", "const", "{", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "return", "MVT", "::", "i8", ";", "return", "VT", ".", "changeVectorElement...

[ "Return", "the", "value", "type", "to", "use", "for", "ISD", ":", ":SETCC", "." ]

[ "X86", "X86", "MVT::i8" ]

X86ISelLowering (2)2

getSetCCResultType

X86

CPU

LLVM

8,938

35

1

[]

[ "<s>", "unsigned", "int", "call_properties", "(", "const", "function_instance", "&", ")", "const", "override", "{", "return", "CP_READ_MEMORY", "|", "CP_WRITE_CSR", ";", "}", "</s>" ]

[ "Default", "implementation", "of", "function_base", ":", ":call_properties", ",", "with", "conservatively", "correct", "behavior", "for", "floating-point", "instructions", "." ]

[ "riscv" ]

riscv-vector-builtins-bases

call_properties

riscv

CPU

GCC

8,939

17

1

[]

[ "<s>", "static", "void", "mn10300_insert_setlb_lcc", "(", "rtx", "label", ",", "rtx", "branch", ")", "{", "rtx", "lcc", ",", "comparison", ",", "cmp_reg", ";", "if", "(", "LABEL_NUSES", "(", "label", ")", ">", "1", ")", "{", "rtx_insn", "*", "insn", ";...

[ "Replace", "the", "BRANCH", "insn", "with", "a", "Lcc", "insn", "that", "goes", "to", "LABEL", ".", "Insert", "a", "SETLB", "insn", "just", "before", "LABEL", "." ]

[ "mn10300", "1", "\"Inserting SETLB insn after:\"", "\"Created new loop-back label:\"", "\"Inserting SETLB insn before:\"", "0", "0", "0", "0", "0", "\"Replacing branch insn...\"", "\"... with Lcc insn:\"" ]

mn103004

mn10300_insert_setlb_lcc

mn10300

MPU

GCC

8,940

214

1

[]

[ "<s>", "bool", "GCNTTIImpl", "::", "isSourceOfDivergence", "(", "const", "Value", "*", "V", ")", "const", "{", "if", "(", "const", "Argument", "*", "A", "=", "dyn_cast", "<", "Argument", ">", "(", "V", ")", ")", "return", "!", "AMDGPU", "::", "isArgPas...

[ "Returns", "whether", "V", "is", "a", "source", "of", "divergence", "." ]

[ "AMDGPU", "AMDGPU::isArgPassedInSGPR", "AMDGPU", "AMDGPU", "AMDGPU::isIntrinsicSourceOfDivergence" ]

AMDGPUTargetTransformInfo (2)1

isSourceOfDivergence

AMDGPU

GPU

LLVM

8,941

171

1

[]

[ "<s>", "bool", "MVEGatherScatterLowering", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "!", "EnableMaskedGatherScatters", ")", "return", "false", ";", "auto", "&", "TPC", "=", "getAnalysis", "<", "TargetPassConfig", ">", "(", ")", ...

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "ARM", "ARM", "4", "4", "Intrinsic::masked_gather", "0", "Intrinsic::masked_scatter", "0", "1", "0", "0" ]

MVEGatherScatterLowering10

runOnFunction

ARM

CPU

LLVM

8,942

385

1

[]

[ "<s>", "SparcTargetMachine", "::", "SparcTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::",...

[ "Create", "an", "ILP32", "architecture", "model", "." ]

[ "Sparc", "Sparc", "Sparc", "Sparc", "Sparc" ]

SparcTargetMachine53

SparcTargetMachine

Sparc

CPU

LLVM

8,943

130

1

[]

[ "<s>", "static", "void", "arc_init_reg_tables", "(", ")", "{", "int", "i", ";", "for", "(", "i", "=", "0", ";", "i", "<", "NUM_MACHINE_MODES", ";", "i", "++", ")", "{", "switch", "(", "GET_MODE_CLASS", "(", "i", ")", ")", "{", "case", "MODE_INT", "...

[ "Initialize", "the", "arc_mode_class", "array", "." ]

[ "arc", "0", "4", "1", "8", "1", "16", "1", "32", "1", "0", "4", "1", "8", "1", "16", "1", "32", "1", "0", "1", "0", "0", "60", "60", "61" ]

arc2

arc_init_reg_tables

arc

MPU

GCC

8,944

357

1

[]

[ "<s>", "bool", "ARMPassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "createARMISelDag", "(", "getARMTargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";", "if", "(", "Triple", "(", "TM", "->", "getTargetTriple", "(", ")"...

[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]

[ "ARM", "ARM", "ARM", "ARM", "ARM" ]

ARMTargetMachine29

addInstSelector

ARM

CPU

LLVM

8,945

53

1

[]

[ "<s>", "bool", "MMIXAsmBackend", "::", "writeNopData", "(", "raw_ostream", "&", "OS", ",", "uint64_t", "Count", ")", "const", "{", "if", "(", "(", "Count", "%", "4", ")", "!=", "0", ")", "return", "false", ";", "for", "(", "uint64_t", "i", "=", "0", ...

[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]

[ "MMIX", "MMIX", "4", "0", "0", "4", "\"\\xfd\\0\\0\\0\"", "4" ]

MMIXAsmBackend

writeNopData

MMIX

CPU

LLVM

8,946

55

1

[]

[ "<s>", "enum", "reg_class", "mt_secondary_reload_class", "(", "enum", "reg_class", "class", "ATTRIBUTE_UNUSED", ",", "enum", "machine_mode", "mode", ",", "rtx", "x", ")", "{", "if", "(", "(", "mode", "==", "QImode", "&&", "(", "!", "TARGET_BYTE_ACCESS", ")", ...

[ "Implement", "SECONDARY_RELOAD_CLASS", "." ]

[ "mt", "1", "1" ]

mt

mt_secondary_reload_class

mt

CPU

GCC

8,947

113

1

[]

[ "<s>", "bool", "SIRegisterInfo", "::", "requiresVirtualBaseRegisters", "(", "const", "MachineFunction", "&", ")", "const", "{", "return", "true", ";", "}", "</s>" ]

[ "Returns", "true", "if", "the", "target", "wants", "the", "LocalStackAllocation", "pass", "to", "be", "run", "and", "virtual", "base", "registers", "used", "for", "more", "efficient", "stack", "access", "." ]

[ "AMDGPU", "SI" ]

SIRegisterInfo (3)

requiresVirtualBaseRegisters

AMDGPU

GPU

LLVM

8,948

15

1

[]

[ "<s>", "bool", "SIInstrInfo", "::", "usesConstantBus", "(", "const", "MachineRegisterInfo", "&", "MRI", ",", "const", "MachineOperand", "&", "MO", ",", "const", "MCOperandInfo", "&", "OpInfo", ")", "const", "{", "if", "(", "MO", ".", "isImm", "(", ")", ")"...

[ "Returns", "true", "if", "this", "operand", "uses", "the", "constant", "bus", "." ]

[ "AMDGPU", "SI", "AMDGPU::SGPR_NULL", "AMDGPU::M0", "AMDGPU::VCC", "AMDGPU::VCC_LO", "AMDGPU::SReg_32RegClass", "AMDGPU::SReg_64RegClass" ]

SIInstrInfo118

usesConstantBus

AMDGPU

GPU

LLVM

8,949

180

1

[]

[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "F", ")", "{", "bool", "Changed", "=", "false", ";", "if", "(", "EnableDelJmp", ")", "{", "MachineFunction", "::", "iterator", "FJ", "=", "F", ".", "begin", "(", ")", ";", "if", "(", "...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "P2" ]

P2DelUselessJMP

runOnMachineFunction

P2

MPU

LLVM

8,950

102

1

[]

[ "<s>", "ArrayRef", "<", "std", "::", "pair", "<", "unsigned", ",", "const", "char", "*", ">>", "ARMBaseInstrInfo", "::", "getSerializableBitmaskMachineOperandTargetFlags", "(", ")", "const", "{", "using", "namespace", "ARMII", ";", "static", "const", "std", "::"...

[ "Return", "an", "array", "that", "contains", "the", "bitmask", "target", "flag", "values", "and", "their", "names", "." ]

[ "ARM", "ARM", "ARM", "\"arm-coffstub\"", "\"arm-got\"", "\"arm-sbrel\"", "\"arm-dllimport\"", "\"arm-secrel\"", "\"arm-nonlazy\"" ]

ARMBaseInstrInfo1

getSerializableBitmaskMachineOperandTargetFlags

ARM

CPU

LLVM

8,951

84

1

[]

[ "<s>", "static", "bool", "ia64_function_ok_for_sibcall", "(", "tree", "decl", ",", "tree", "exp", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "lookup_attribute", "(", "\"syscall_linkage\"", ",", "TYPE_ATTRIBUTES", "(", "TREE_TYPE", "(", "current_function_decl", ")", ")...

[ "True", "if", "it", "is", "OK", "to", "do", "sibling", "call", "optimization", "for", "the", "specified", "call", "expression", "EXP", ".", "DECL", "will", "be", "the", "called", "function", ",", "or", "NULL", "if", "this", "is", "an", "indirect", "call"...

[ "ia64", "\"syscall_linkage\"" ]

ia643

ia64_function_ok_for_sibcall

ia64

CPU

GCC

8,952

44

1

[]

[ "<s>", "ArrayRef", "<", "MachineBasicBlock", "*", ">", "getBlocks", "(", ")", "const", "{", "return", "Blocks", ";", "}", "</s>" ]

[ "Get", "a", "list", "of", "the", "basic", "blocks", "which", "make", "up", "this", "loop", "." ]

[ "WebAssembly" ]

WebAssemblyExceptionInfo

getBlocks

WebAssembly

Virtual ISA

LLVM

8,953

14

1

[]

[ "<s>", "static", "void", "s390_encode_section_info", "(", "tree", "decl", ",", "rtx", "rtl", ",", "int", "first", ")", "{", "default_encode_section_info", "(", "decl", ",", "rtl", ",", "first", ")", ";", "if", "(", "TREE_CODE", "(", "decl", ")", "==", "V...

[ "Encode", "symbol", "attributes", "(", "local", "vs.", "global", ",", "tls", "model", ")", "of", "a", "SYMBOL_REF", "into", "its", "SYMBOL_REF_FLAGS", "." ]

[ "s390", "0", "16", "0", "32", "0", "64", "0", "0", "0", "0", "16", "0", "32", "0", "64", "0" ]

s390

s390_encode_section_info

s390

MPU

GCC

8,954

198

1

[]

[ "<s>", "bool", "ARMIndirectThunks", "::", "doInitialization", "(", "Module", "&", "M", ")", "{", "initTIs", "(", "M", ",", "TIs", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]

[ "ARM", "ARM" ]

ARMSLSHardening

doInitialization

ARM

CPU

LLVM

8,955

21

1

[]

[ "<s>", "MCSymbol", "*", "WebAssemblyMCInstLower", "::", "GetExternalSymbolSymbol", "(", "const", "MachineOperand", "&", "MO", ")", "const", "{", "const", "char", "*", "Name", "=", "MO", ".", "getSymbolName", "(", ")", ";", "MCSymbolWasm", "*", "WasmSym", "=", ...

[ "Return", "the", "MCSymbol", "for", "the", "specified", "ExternalSymbol", "." ]

[ "WebAssembly", "WebAssembly", "WebAssembly", "\"__stack_pointer\"", "0", "wasm::WASM_SYMBOL_TYPE_GLOBAL", "wasm::WasmGlobalType", "wasm::WASM_TYPE_I64", "wasm::WASM_TYPE_I32", "wasm::ValType", "4", "wasm::ValType", "4", "wasm::WasmSignature", "wasm::WASM_SYMBOL_TYPE_FUNCTION" ]

WebAssemblyMCInstLower42

GetExternalSymbolSymbol

WebAssembly

Virtual ISA

LLVM

8,956

198

1

[]

[ "<s>", "bool", "isLegalMaskedGather", "(", "Type", "*", "DataType", ")", "{", "return", "ST", "->", "hasSVE", "(", ")", ";", "}", "</s>" ]

[ "Return", "true", "if", "the", "target", "supports", "masked", "gather", "." ]

[ "AArch64" ]

AArch64TargetTransformInfo31

isLegalMaskedGather

AArch64

CPU

LLVM

8,957

16

1

[]

[ "<s>", "static", "bool", "rs6000_function_parms_need_stack", "(", "tree", "fun", ",", "bool", "incoming", ")", "{", "tree", "fntype", ",", "result", ";", "CUMULATIVE_ARGS", "args_so_far_v", ";", "cumulative_args_t", "args_so_far", ";", "if", "(", "!", "fun", ")"...

[ "Return", "true", "if", "FUN", "has", "no", "prototype", ",", "has", "a", "variable", "argument", "list", ",", "or", "passes", "any", "parameter", "in", "memory", "." ]

[ "rs6000" ]

rs6000-call

rs6000_function_parms_need_stack

rs6000

CPU

GCC

8,958

237

1

[]

[ "<s>", "static", "void", "mips_init_builtins", "(", "void", ")", "{", "const", "struct", "mips_builtin_description", "*", "d", ";", "unsigned", "int", "i", ";", "for", "(", "i", "=", "0", ";", "i", "<", "ARRAY_SIZE", "(", "mips_builtins", ")", ";", "i", ...

[ "Init", "builtin", "functions", ".", "This", "is", "called", "from", "TARGET_INIT_BUILTIN", "." ]

[ "mips", "0", "1" ]

mips

mips_init_builtins

mips

CPU

GCC

8,959

111

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"SystemZ Local Dynamic TLS Access Clean-up\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "SystemZ", "\"SystemZ Local Dynamic TLS Access Clean-up\"" ]

SystemZLDCleanup11

getPassName

SystemZ

CPU

LLVM

8,960

13

1

[]

[ "<s>", "bool", "RISCVAsmBackend", "::", "shouldInsertFixupForCodeAlign", "(", "MCAssembler", "&", "Asm", ",", "const", "MCAsmLayout", "&", "Layout", ",", "MCAlignFragment", "&", "AF", ")", "{", "if", "(", "!", "STI", ".", "getFeatureBits", "(", ")", "[", "RI...

[ "Hook", "which", "indicates", "if", "the", "target", "requires", "a", "fixup", "to", "be", "generated", "when", "handling", "an", "align", "directive", "in", "an", "executable", "section", "." ]

[ "RISCV", "RISCV", "RISCV::FeatureRelax", "0", "0", "0", "RISCV::fixup_riscv_align", "0" ]

RISCVAsmBackend14

shouldInsertFixupForCodeAlign

RISCV

CPU

LLVM

8,961

146

1

[]

[ "<s>", "static", "rtx", "move_to_hl", "(", "int", "opno", ",", "rtx_insn", "*", "before", ")", "{", "rtx", "src", "=", "OP", "(", "opno", ")", ";", "machine_mode", "mode", "=", "GET_MODE", "(", "src", ")", ";", "rtx", "reg", ";", "if", "(", "mode",...

[ "Copy", "OP", "(", "opno", ")", "to", "H", "or", "HL", ",", "placing", "any", "generated", "insns", "before", "BEFORE", ".", "Returns", "H/HL", "RTX", "." ]

[ "rl78" ]

rl78

move_to_hl

rl78

MPU

GCC

8,962

120

1

[]

[ "<s>", "bool", "PPCRegisterInfo", "::", "hasReservedSpillSlot", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Reg", ",", "int", "&", "FrameIdx", ")", "const", "{", "if", "(", "Subtarget", ".", "isSVR4ABI", "(", ")", "&&", "PPC", "::", "CR2"...

[ "Return", "true", "if", "target", "has", "reserved", "a", "spill", "slot", "in", "the", "stack", "frame", "of", "the", "given", "function", "for", "the", "specified", "register", "." ]

[ "PowerPC", "PPC", "PPC::CR2", "PPC::CR4", "PPC", "0", "PPC", "PPC" ]

PPCRegisterInfo (2)

hasReservedSpillSlot

PowerPC

CPU

LLVM

8,963

85

1

[]

[ "<s>", "bool", "WinEHStatePass", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "F", ".", "hasAvailableExternallyLinkage", "(", ")", ")", "return", "false", ";", "if", "(", "!", "F", ".", "hasPersonalityFn", "(", ")", ")", "return...

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "X86", "\"_setjmp3\"", "\"no-frame-pointer-elim\"", "\"true\"" ]

X86WinEHState2

runOnFunction

X86

CPU

LLVM

8,964

224

1

[]

[ "<s>", "bool", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const...

[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...

[ "Hexagon" ]

HexagonFrameLowering10

restoreCalleeSavedRegisters

Hexagon

DSP

LLVM

8,965

33

1

[]

[ "<s>", "void", "LanaiInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "Position", ",", "DebugLoc", "DL", ",", "unsigned", "DestinationRegister", ",", "unsigned", "SourceRegister", ",", "bool", "KillSo...

[ "}", "Branch", "Analysis", "&", "Modification" ]

[ "Lanai", "Lanai", "Lanai::GPRRegClass", "\"Impossible reg-to-reg copy\"", "Lanai::OR_I_LO", "0" ]

LanaiInstrInfo18

copyPhysReg

Lanai

CPU

LLVM

8,966

83

1

[]

[ "<s>", "unsigned", "ARMBaseInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case",...

[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...

[ "ARM", "ARM", "ARM::LDRrs", "ARM::t2LDRs", "1", "2", "3", "2", "0", "3", "0", "1", "0", "ARM::LDRi12", "ARM::t2LDRi12", "ARM::tRestore", "ARM::VLDRD", "ARM::VLDRS", "1", "2", "2", "0", "1", "0", "ARM::VLD1q64Pseudo", "1", "0", "0", "1", "0", "ARM::VLDMQIA"...

ARMBaseInstrInfo11

isLoadFromStackSlot

ARM

CPU

LLVM

8,967

345

1

[]

[ "<s>", "static", "bool", "mips_interrupt_extra_call_saved_reg_p", "(", "unsigned", "int", "regno", ")", "{", "if", "(", "(", "ISA_HAS_HILO", "||", "TARGET_DSP", ")", "&&", "MD_REG_P", "(", "regno", ")", ")", "return", "true", ";", "if", "(", "TARGET_DSP", "&...

[ "Return", "true", "if", "REGNO", "is", "a", "register", "that", "is", "ordinarily", "call-clobbered", "but", "must", "nevertheless", "be", "preserved", "by", "an", "interrupt", "handler", "." ]

[ "mips" ]

mips4

mips_interrupt_extra_call_saved_reg_p

mips

CPU

GCC

8,968

91

1

[]

[ "<s>", "int", "arm_return_in_memory", "(", "tree", "type", ")", "{", "HOST_WIDE_INT", "size", ";", "if", "(", "!", "AGGREGATE_TYPE_P", "(", "type", ")", "&&", "(", "TREE_CODE", "(", "type", ")", "!=", "VECTOR_TYPE", ")", "&&", "!", "(", "TARGET_AAPCS_BASED...

[ "Decide", "whether", "a", "type", "should", "be", "returned", "in", "memory", "(", "true", ")", "or", "in", "a", "register", "(", "false", ")", ".", "This", "is", "called", "by", "the", "macro", "RETURN_IN_MEMORY", "." ]

[ "arm", "0", "0", "0", "4", "0", "1", "0", "1", "1", "1", "0", "1", "1", "0", "1" ]

arm3

arm_return_in_memory

arm

CPU

GCC

8,969

304

1

[]

[ "<s>", "static", "void", "thumb1_reorg", "(", "void", ")", "{", "basic_block", "bb", ";", "FOR_EACH_BB_FN", "(", "bb", ",", "cfun", ")", "{", "rtx", "dest", ",", "src", ";", "rtx", "pat", ",", "op0", ",", "set", "=", "NULL", ";", "rtx_insn", "*", "...

[ "Rewrite", "move", "insn", "into", "subtract", "of", "0", "if", "the", "condition", "codes", "will", "be", "useful", "in", "next", "conditional", "jump", "insn", "." ]

[ "arm", "0", "0", "1", "0", "0", "1" ]

arm4

thumb1_reorg

arm

CPU

GCC

8,970

345

1

[]

[ "<s>", "static", "void", "riscv_setup_incoming_varargs", "(", "cumulative_args_t", "cum", ",", "const", "function_arg_info", "&", "arg", ",", "int", "*", "pretend_size", "ATTRIBUTE_UNUSED", ",", "int", "no_rtl", ")", "{", "CUMULATIVE_ARGS", "local_cum", ";", "int", ...

[ "Implement", "TARGET_SETUP_INCOMING_VARARGS", "." ]

[ "riscv", "0", "0" ]

riscv1

riscv_setup_incoming_varargs

riscv

CPU

GCC

8,971

151

1

[]

[ "<s>", "void", "SPUHazardRecognizer", "::", "AdvanceCycle", "(", ")", "{", "DOUT", "(", "llvm", "::", "dbgs", "(", ")", "<<", "\"SPUHazardRecognizer::AdvanceCycle\\n\"", ";", "}", "</s>" ]

[ "AdvanceCycle", "-", "This", "callback", "is", "invoked", "whenever", "the", "next", "top-down", "instruction", "to", "be", "scheduled", "can", "not", "issue", "in", "the", "current", "cycle", ",", "either", "because", "of", "latency", "or", "resource", "confl...

[ "CellSPU", "SPU", "\"SPUHazardRecognizer::AdvanceCycle\\n\"" ]

SPUHazardRecognizers3

AdvanceCycle

CellSPU

MPU

LLVM

8,972

18

1

[]

[ "<s>", "unsigned", "long", "arm_current_func_type", "(", ")", "{", "if", "(", "ARM_FUNC_TYPE", "(", "cfun", "->", "machine", "->", "func_type", ")", "==", "ARM_FT_UNKNOWN", ")", "cfun", "->", "machine", "->", "func_type", "=", "arm_compute_func_type", "(", ")"...

[ "Returns", "the", "type", "of", "the", "current", "function", "." ]

[ "arm" ]

arm2

arm_current_func_type

arm

CPU

GCC

8,973

37

1

[]

[ "<s>", "BitVector", "RISCVRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "BitVector", "Reserved", "(", "getNumRegs", ...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "RISCV", "RISCV", "0", "RISCV", "RISCV::X0", "RISCV::X2", "RISCV::X3", "RISCV::X4", "RISCV::X8" ]

RISCVRegisterInfo4

getReservedRegs

RISCV

CPU

LLVM

8,974

137

1

[]

[ "<s>", "bool", "AArch64FrameLowering", "::", "canUseAsPrologue", "(", "const", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "const", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "TmpMBB", "=", "con...

[ "Check", "whether", "or", "not", "the", "given", "MBB", "can", "be", "used", "as", "a", "prologue", "for", "the", "target", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64::NoRegister" ]

AArch64FrameLowering10

canUseAsPrologue

AArch64

CPU

LLVM

8,975

87

1

[]

[ "<s>", "bool", "nds32_expand_movmemsi", "(", "rtx", "dstmem", ",", "rtx", "srcmem", ",", "rtx", "total_bytes", ",", "rtx", "alignment", ")", "{", "if", "(", "nds32_expand_movmemsi_unroll", "(", "dstmem", ",", "srcmem", ",", "total_bytes", ",", "alignment", ")"...

[ "Function", "to", "move", "block", "memory", "content", "by", "using", "load_multiple", "and", "store_multiple", ".", "This", "is", "auxiliary", "extern", "function", "to", "help", "create", "rtx", "template", ".", "Check", "nds32-multiple.md", "file", "for", "t...

[ "nds32", "2" ]

nds32-memory-manipulation5

nds32_expand_movmemsi

nds32

CPU

GCC

8,976

57

1

[]

[ "<s>", "SDValue", "AMDGPUTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "Op", "->", "print", "(", "errs", "(", ...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "AMDGPU", "AMDGPU", "\"Custom lowering code for this \"", "\"instruction is not implemented yet!\"", "ISD::SIGN_EXTEND_INREG", "SI", "ISD::CONCAT_VECTORS", "ISD::EXTRACT_SUBVECTOR", "ISD::UDIVREM", "ISD::SDIVREM", "ISD::FREM", "ISD::FCEIL", "ISD::FTRUNC", "ISD::FRINT", "ISD::FNEARBYINT",...

AMDGPUISelLowering11

LowerOperation

AMDGPU

GPU

LLVM

8,977

363

1

[]

[ "<s>", "void", "X86InstrInfo", "::", "replaceBranchWithTailCall", "(", "MachineBasicBlock", "&", "MBB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "BranchCond", ",", "const", "MachineInstr", "&", "TailCall", ")", "const", "{", "assert", "(", "canMake...

[ "Replace", "the", "conditional", "branch", "in", "MBB", "with", "a", "conditional", "tail", "call", "." ]

[ "X86", "X86", "0", "\"Can't find the branch to replace!\"", "X86::CondCode", "X86::getCondFromBranchOpc", "1", "0", "X86::TCRETURNdi", "X86::TCRETURNdicc", "X86::TCRETURNdi64cc", "0", "0", "0", "8" ]

X86InstrInfo

replaceBranchWithTailCall

X86

CPU

LLVM

8,978

298

1

[]

[ "<s>", "static", "bool", "rs6000_cannot_change_mode_class", "(", "machine_mode", "from", ",", "machine_mode", "to", ",", "enum", "reg_class", "rclass", ")", "{", "unsigned", "from_size", "=", "GET_MODE_SIZE", "(", "from", ")", ";", "unsigned", "to_size", "=", "G...

[ "Return", "nonzero", "if", "for", "CLASS", "a", "mode", "change", "from", "FROM", "to", "TO", "is", "invalid", "." ]

[ "rs6000", "8", "8", "8", "8", "8", "8", "1", "1", "1", "1", "1", "15", "16", "8", "16", "1", "1" ]

rs60004

rs6000_cannot_change_mode_class

rs6000

CPU

GCC

8,979

397

1

[]

[ "<s>", "void", "AMDGPUInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "OS", ",", "StringRef", "Annot", ")", "{", "printInstruction", "(", "MI", ",", "OS", ")", ";", "printAnnotation", "(", "OS", ",", "Annot", ...

[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]

[ "R600" ]

AMDGPUInstPrinter27

printInst

R600

GPU

LLVM

8,980

33

1

[]

[ "<s>", "void", "MINA32FrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "}", "</s>" ]

[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]

[ "MINA32", "MINA32" ]

MINA32FrameLowering

emitPrologue

MINA32

CPU

LLVM

8,981

16

1

[]

[ "<s>", "static", "int", "ix86_function_sseregparm", "(", "const_tree", "type", ",", "const_tree", "decl", ",", "bool", "warn", ")", "{", "gcc_assert", "(", "!", "TARGET_64BIT", ")", ";", "if", "(", "TARGET_SSEREGPARM", "||", "(", "type", "&&", "lookup_attribut...

[ "Return", "1", "or", "2", ",", "if", "we", "can", "pass", "up", "to", "SSE_REGPARM_MAX", "SFmode", "(", "1", ")", "and", "DFmode", "(", "2", ")", "arguments", "in", "SSE", "registers", "for", "a", "function", "with", "the", "indicated", "TYPE", "and", ...

[ "i386", "\"sseregparm\"", "\"calling %qD with attribute sseregparm without \"", "\"SSE/SSE2 enabled\"", "\"calling %qT with attribute sseregparm without \"", "\"SSE/SSE2 enabled\"", "0", "2", "0", "1", "2", "1", "0" ]

i386

ix86_function_sseregparm

i386

CPU

GCC

8,982

191

1

[]

[ "<s>", "const", "Comet2RegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "&", "RegInfo", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "Comet2", "Comet2" ]

Comet2Subtarget

getRegisterInfo

Comet2

CPU

LLVM

8,983

14

1

[]

[ "<s>", "bool", "RISCVTargetLowering", "::", "mayBeEmittedAsTailCall", "(", "const", "CallInst", "*", "CI", ")", "const", "{", "return", "CI", "->", "isTailCall", "(", ")", ";", "}", "</s>" ]

[ "Return", "true", "if", "the", "target", "may", "be", "able", "emit", "the", "call", "instruction", "as", "a", "tail", "call", "." ]

[ "RI5CY", "RISCV" ]

RISCVISelLowering

mayBeEmittedAsTailCall

RI5CY

CPU

LLVM

8,984

20

1

[]

[ "<s>", "VariantKind", "getKind", "(", ")", "const", "{", "return", "Kind", ";", "}", "</s>" ]

[ "Returns", "the", "Kind", "of", "lane", "offset", "." ]

[ "AVR" ]

AVRMCExpr

getKind

AVR

MPU

LLVM

8,985

10

1

[]

[ "<s>", "char", "*", "csky_output_call", "(", "rtx", "*", "operands", ",", "int", "index", ")", "{", "static", "char", "buffer", "[", "20", "]", ";", "rtx", "addr", "=", "operands", "[", "index", "]", ";", "if", "(", "REG_P", "(", "addr", ")", ")", ...

[ "Functions", "to", "output", "assembly", "code", "for", "a", "function", "call", "." ]

[ "csky", "20", "\"jsr\\t%%%d\"", "\"bsr\\t%%%d\"", "\"jbsr\\t%%%d\"" ]

csky

csky_output_call

csky

CPU

GCC

8,986

80

1

[]

[ "<s>", "void", "BlackfinDAGToDAGISel", "::", "PostprocessISelDAG", "(", ")", "{", "FixRegisterClasses", "(", "*", "CurDAG", ")", ";", "}", "</s>" ]

[ "PostprocessISelDAG", "(", ")", "-", "This", "hook", "allows", "the", "target", "to", "hack", "on", "the", "graph", "right", "after", "selection", "." ]

[ "Blackfin" ]

BlackfinISelDAGToDAG

PostprocessISelDAG

Blackfin

DSP

LLVM

8,987

14

1

[]

[ "<s>", "bool", "ARMBaseInstrInfo", "::", "isPredicable", "(", "MachineInstr", "*", "MI", ")", "const", "{", "if", "(", "!", "MI", "->", "isPredicable", "(", ")", ")", "return", "false", ";", "ARMFunctionInfo", "*", "AFI", "=", "MI", "->", "getParent", "(...

[ "Return", "true", "if", "the", "specified", "instruction", "can", "be", "predicated", "." ]

[ "ARM", "ARM", "ARM", "ARM", "ARMII::DomainMask", "ARMII::DomainNEON" ]

ARMBaseInstrInfo107

isPredicable

ARM

CPU

LLVM

8,988

100

1

[]

[ "<s>", "static", "inline", "enum", "insn_code", "rs6000_htm_spr_icode", "(", "bool", "nonvoid", ")", "{", "if", "(", "nonvoid", ")", "return", "(", "TARGET_64BIT", ")", "?", "CODE_FOR_htm_mfspr_di", ":", "CODE_FOR_htm_mfspr_si", ";", "else", "return", "(", "TARG...

[ "Return", "the", "correct", "ICODE", "value", "depending", "on", "whether", "we", "are", "setting", "or", "reading", "the", "HTM", "SPRs", "." ]

[ "rs6000" ]

rs60004

rs6000_htm_spr_icode

rs6000

CPU

GCC

8,989

34

1

[]

[ "<s>", "static", "rtx", "nvptx_gen_pack", "(", "rtx", "dst", ",", "rtx", "src0", ",", "rtx", "src1", ")", "{", "rtx", "res", ";", "switch", "(", "GET_MODE", "(", "dst", ")", ")", "{", "case", "DImode", ":", "res", "=", "gen_packsidi2", "(", "dst", ...

[ "Generate", "instruction", "(", "s", ")", "to", "pack", "2", "32", "bit", "objects", "into", "a", "64", "bit", "object", "." ]

[ "nvptx" ]

nvptx3

nvptx_gen_pack

nvptx

GPU

GCC

8,990

68

1

[]

[ "<s>", "void", "HexagonInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "T...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "Hexagon", "Hexagon", "Hexagon::IntRegsRegClass", "Hexagon::L2_loadri_io", "0", "Hexagon::DoubleRegsRegClass", "Hexagon::L2_loadrd_io", "0", "Hexagon::PredRegsRegClass", "Hexagon::LDriw_pred", "0", "Hexagon::ModRegsRegClass", "Hexagon::LDriw_mod", "0", "\"Can't store this register to sta...

HexagonInstrInfo56

loadRegFromStackSlot

Hexagon

DSP

LLVM

8,991

301

1

[]

[ "<s>", "static", "rtx", "get_mask_policy_for_pred", "(", "enum", "predication_type_index", "pred", ")", "{", "if", "(", "pred", "==", "PRED_TYPE_tumu", "||", "pred", "==", "PRED_TYPE_mu", ")", "return", "gen_int_mode", "(", "MASK_UNDISTURBED", ",", "Pmode", ")", ...

[ "Get", "MASK", "policy", "for", "predication", ".", "If", "predication", "indicates", "MU", ",", "return", "the", "MU", ".", "Otherwise", ",", "return", "the", "prefer", "default", "configuration", "." ]

[ "riscv" ]

riscv-vector-builtins

get_mask_policy_for_pred

riscv

CPU

GCC

8,992

38

1

[]

[ "<s>", "unsigned", "GCNHazardRecognizer", "::", "PreEmitNoops", "(", "MachineInstr", "*", "MI", ")", "{", "if", "(", "SIInstrInfo", "::", "isSMRD", "(", "*", "MI", ")", ")", "return", "std", "::", "max", "(", "0", ",", "checkSMRDHazards", "(", "MI", ")",...

[ "PreEmitNoops", "-", "This", "callback", "is", "invoked", "prior", "to", "emitting", "an", "instruction", "." ]

[ "AMDGPU", "SI", "0", "SI", "0", "SI", "0", "0" ]

GCNHazardRecognizer30

PreEmitNoops

AMDGPU

GPU

LLVM

8,993

83

1

[]

[ "<s>", "void", "VideoCore4FrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "MachineInstr", "&", "MI", "=", "*", "I", ...

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "VideoCore4", "VideoCore4", "VideoCore4::ADJCALLSTACKDOWN", "VideoCore4::ADJCALLSTACKUP", "\"Cannot handle this call frame pseudo instruction\"" ]

VideoCore4FrameLowering

eliminateCallFramePseudoInstr

VideoCore4

DSP

LLVM

8,994

72

1

[]

[ "<s>", "void", "SparcInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "Sparc", "Sparc", "SP::IntRegsRegisterClass", "SP::STri", "0", "SP::FPRegsRegisterClass", "SP::STFri", "0", "SP::DFPRegsRegisterClass", "SP::STDFri", "0", "\"Can't store this register to stack slot\"" ]

SparcInstrInfo22

storeRegToStackSlot

Sparc

CPU

LLVM

8,995

198

1

[]

[ "<s>", "rtx", "gen_easy_altivec_constant", "(", "rtx", "op", ")", "{", "enum", "machine_mode", "mode", "=", "GET_MODE", "(", "op", ")", ";", "int", "nunits", "=", "GET_MODE_NUNITS", "(", "mode", ")", ";", "rtx", "last", "=", "CONST_VECTOR_ELT", "(", "op", ...

[ "Generate", "a", "VEC_DUPLICATE", "representing", "a", "vspltis", "[", "bhw", "]", "instruction", "whose", "result", "is", "OP", ".", "Abort", "if", "it", "is", "not", "possible", "." ]

[ "rs6000", "1", "4", "1", "1", "1", "1", "1", "1", "1" ]

rs60003

gen_easy_altivec_constant

rs6000

CPU

GCC

8,996

155

1

[]

[ "<s>", "int64_t", "ARMBaseRegisterInfo", "::", "getFrameIndexInstrOffset", "(", "const", "MachineInstr", "*", "MI", ",", "int", "Idx", ")", "const", "{", "const", "MCInstrDesc", "&", "Desc", "=", "MI", "->", "getDesc", "(", ")", ";", "unsigned", "AddrMode", ...

[ "Get", "the", "offset", "from", "the", "referenced", "frame", "index", "in", "the", "instruction", ",", "if", "there", "is", "one", "." ]

[ "ARM", "ARM", "ARMII::AddrModeMask", "0", "1", "0", "ARMII::AddrModeT2_i8", "ARMII::AddrModeT2_i8neg", "ARMII::AddrModeT2_i8pos", "ARMII::AddrModeT2_i12", "ARMII::AddrMode_i12", "1", "1", "ARMII::AddrMode5", "1", "ARM_AM::getAM5Offset", "ARM_AM::getAM5Op", "ARM_AM::sub", "4", "...

ARMBaseRegisterInfo66

getFrameIndexInstrOffset

ARM

CPU

LLVM

8,997

327

1

[]

[ "<s>", "static", "void", "process_args", "(", "int", "*", "p_argc", ",", "char", "*", "*", "argv", ")", "{", "int", "i", ";", "for", "(", "i", "=", "1", ";", "i", "<", "*", "p_argc", ";", "i", "++", ")", "{", "if", "(", "strlen", "(", "argv",...

[ "Preprocess", "the", "number", "of", "args", "ARGC", "in", "ARGV", ".", "Look", "for", "special", "flags", ",", "etc", ".", "that", "must", "be", "handled", "for", "the", "VMS", "linker", "." ]

[ "alpha", "1", "2", "\"-L\"", "2", "0", "2", "1", "1", "1", "1", "0", "2", "0", "\"-v\"", "0", "1", "\"-g0\"", "0", "\"/notraceback\"", "\"-g\"", "2", "0", "\"/debug\"", "1", "\"-static\"", "0", "1", "\"-map\"", "0", "5", "0", "\".map\"", "\"/map=\"",...

vms-ld1

process_args

alpha

MPU

GCC

8,998

393

1

[]

[ "<s>", "void", "AArch64Subtarget", "::", "overrideSchedPolicy", "(", "MachineSchedPolicy", "&", "Policy", ",", "MachineInstr", "*", "begin", ",", "MachineInstr", "*", "end", ",", "unsigned", "NumRegionInstrs", ")", "const", "{", "Policy", ".", "OnlyTopDown", "=", ...

[ "Override", "generic", "scheduling", "policy", "within", "a", "region", "." ]

[ "AArch64", "AArch64" ]

AArch64Subtarget2

overrideSchedPolicy

AArch64

CPU

LLVM

8,999

35

1

[]