docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth listlengths 0 2.32k	Input listlengths 1 1.02k
LLVM	AArch64	CPP	stmt_completion	CPU	400	[ "AArch64", "<STR_LIT>", ")", ";" ]	[ "RegisterTarget", "<", "Triple", "::", "aarch64", ">", "X", "(", "TheAArch64Target", ",", "<STR_LIT>", "aarch64", "<STR_LIT>", ",", "<STR_LIT>" ]
LLVM	Mips	CPP	stmt_completion	CPU	401	[ "MI", ")", "{" ]	[ "static", "bool", "IsStackMask", "(", "const", "MachineInstr", "&" ]
LLVM	Hexagon	TD	next_suggestion	DSP	402	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	ARM	TD	next_suggestion	CPU	403	[ "}" ]	[ "class", "MVEVectorVTInfo", "<", "ValueType", "vec", ",", "ValueType", "dblvec", ",", "ValueType", "pred", ",", "ValueType", "dblpred", ",", "bits", "<", "<NUM_LIT>", ">", "size", ",", "string", "suffixletter", ",", "bit", "unsigned", ">", "{", "ValueType", ...
LLVM	AMDGPU	CPP	next_suggestion	GPU	404	[ "MIB", ".", "addReg", "(", "WaveBase", ")", ";" ]	[ "}", "}", "}", ";", "}", "int64_t", "Offset", "=", "<NUM_LIT>", ";", "Register", "BasePtr", ";", "if", "(", "mi_match", "(", "Reg", ",", "*", "MRI", ",", "m_GPtrAdd", "(", "m_Reg", "(", "BasePtr", ")", ",", "m_Copy", "(", "m_ICst", "(", "Offset", "...
LLVM	ARM	TD	stmt_completion	CPU	405	[ "<STR_LIT>", ";" ]	[ "let", "Name", "=", "<STR_LIT>", ";", "let", "ParserMethod", "=", "<STR_LIT>", ";", "let", "RenderMethod", "=" ]
LLVM	ARM	CPP	next_suggestion	CPU	406	[ "return", "Log2_32", "(", "Align", ")", ";" ]	[ "unsigned", "CPI", "=", "CPEMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "assert", "(", "CPI", "<", "MCP", "->", "getConstants", "(", ")", ".", "size", "(", ")", "&&", "<STR_LIT>", "Invalid constant pool index.", "<STR_LI...
LLVM	AArch64	TD	next_suggestion	CPU	407	[ "return", "CurDAG", "-", ">", "getTargetConstant", "(", "!", "ShiftImm", ",", "MVT", ":", ":", "i32", ")", ";" ]	[ "uint64_t", "OpCmode", "=", "N", "-", ">", "getZExtValue", "(", ")", ";", "unsigned", "ShiftImm", ";", "unsigned", "ShiftOnesIn", ";", "(", "void", ")", "A64Imms", ":", ":", "decodeNeonModShiftImm", "(", "OpCmode", ",", "ShiftImm", ",", "ShiftOnesIn", ")", ...
GCC	sparc	CPP	code_generation	CPU	408	[ "static", "rtx", "emit_adjust_base_to_offset", "(", "rtx", "base", ",", "int", "offset", ")", "{", "rtx", "new", "_", "base", "=", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "new", "_", "base", ",", "GEN_INT", "(", "o...	[ "Emit", "code", "to", "adjust", "BASE", "to", "OFFSET", ".", "Return", "the", "new", "base", "." ]
LLVM	AArch64	CPP	stmt_completion	CPU	409	[ "Nand", ")", "return", "AtomicExpansionKind", "::", "LLSC", ";" ]	[ "if", "(", "AI", "->", "isFloatingPointOperation", "(", ")", ")", "return", "AtomicExpansionKind", "::", "CmpXChg", ";", "unsigned", "Size", "=", "AI", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ";", "if", "(", "Size", ">", "<NUM_...
LLVM	AArch64	TD	stmt_completion	CPU	410	[ "Vt", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "Xm", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Q", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", ...
LLVM	Hexagon	TD	stmt_completion	DSP	411	[ "}", "=", "<NUM_LIT>", ";" ]	[ "def", "A2_minp", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rtt32", ",", "DoubleRegs", ":", "$", "Rss32", ")", ",", "<STR_LIT>", ",", "tc_779080bf", ",", "TypeALU64", ">", ",", "En...
LLVM	AArch64	TD	next_suggestion	CPU	412	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "isUnsigned", ";", "let", "Inst", "{", "<NUM_LIT>", ...
LLVM	AArch64	CPP	stmt_completion	CPU	413	[ "(", ")", ")", ";" ]	[ "MachineInstr", "*", "AArch64CondBrTuning", "::", "getOperandDef", "(", "const", "MachineOperand", "&", "MO", ")", "{", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "MO", ".", "getReg", "(", ")", ")", ")", "return", "nullptr", ";", "...
GCC	lm32	MD	stmt_completion	MPU	414	[ "<STR_LIT>", ")", "]", ")" ]	[ "(", "pc", ")", ")", ")", "]", "<STR_LIT>", "{", "return", "get_attr_length", "(", "insn", ")", "=", "=", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", "}", "[", "(", "set_attr", "<STR_LIT>" ]
GCC	rs6000	MD	stmt_completion	CPU	415	[ ")", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM	X86	CPP	program_repair	CPU	416	[ "<FIXS>", "static", "bool", "getTargetShuffleInputs", "(", "SDValue", "Op", ",", "SmallVectorImpl", "SDValue", ">", "&", "Inputs", ",", "SmallVectorImpl", "int", ">", "&", "Mask", ",", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", "=", "<NUM_LIT>", ","...	[ "ResolveZero", ")", ";", "}", "<BUGS>", "static", "bool", "resolveTargetShuffleInputs", "(", "SDValue", "Op", ",", "const", "APInt", "&", "DemandedElts", ",", "SmallVectorImpl", "SDValue", ">", "&", "Inputs", ",", "SmallVectorImpl", "int", ">", "&", "Mask", ",...
GCC	rs6000	MD	program_repair	CPU	417	[ "<FIXS>", "[", "(", "call", "(", "mem", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "use", "(", "match_operand", ":", "SI", "<NUM_L...	[ "(", "define_insn", "<STR_LIT>", "<BUGS>", "[", "(", "call", "(", "mem", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "use", "(", "m...
LLVM	SPIRV	CPP	stmt_completion	Virtual ISA	418	[ "==", "Type", "::", "TypedPointerTyID", ";" ]	[ "return", "T", "&&", "T", "->", "getTypeID", "(", ")" ]
LLVM	SPIRV	CPP	stmt_completion	Virtual ISA	419	[ ")", ",", "ResVReg", ")", ";" ]	[ "if", "(", "auto", "*", "Res", "=", "checkSpecialInstr", "(", "TD", ",", "MIRBuilder", ")", ")", "return", "Res", ";", "Register", "ResVReg", "=", "createTypeVReg", "(", "MIRBuilder", ")", ";", "auto", "MIB", "=", "MIRBuilder", ".", "buildInstr", "(", "<...
LLVM	AArch64	TD	stmt_completion	CPU	420	[ ";" ]	[ "def", "v1i32_indexed", ":", "BaseSIMDIndexed", "<", "<NUM_LIT>", ",", "U", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "opc", ",", "FPR32Op", ",", "FPR32Op", ",", "V128", ",", "VectorIndexS", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ...
GCC	cris	MD	next_suggestion	MPU	421	[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "call", "(", "mem", ":", "QI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM	Hexagon	TD	next_suggestion	DSP	422	[ "let", "InputType", "=", "<STR_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewVal...
LLVM	AMDGPU	CPP	stmt_completion	GPU	423	[ "Features", ")", "/", "WavesPerEU", ";" ]	[ "IsaVersion", "Version", "=", "getIsaVersion", "(", "Features", ")", ";", "unsigned", "AddressableNumSGPRs", "=", "getAddressableNumSGPRs", "(", "Features", ")", ";", "if", "(", "Version", ".", "Major", ">=", "<NUM_LIT>", "&&", "!", "Addressable", ")", "Addressa...
LLVM	AArch64	TD	next_suggestion	CPU	424	[ "}" ]	[ "bits", "<", "<NUM_LIT>", ">", "Pg", ";", "bits", "<", "<NUM_LIT>", ">", "Zd", ";", "bits", "<", "<NUM_LIT>", ">", "Zn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_L...
GCC	sparc	MD	next_suggestion	CPU	425	[ "<STR_LIT>" ]	[ "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "unspec_volatile", ":", "I48MODE", "[", "(", "match_operand", ":", "I48MODE", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "I48MODE", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", ...
GCC	powerpcspe	MD	stmt_completion	CPU	426	[ "<STR_LIT>", ")", "]", ")" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "DF", "[", "(", "match_operand", ":", "V4SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_VSX_CVUXWD...
LLVM	Hexagon	TD	stmt_completion	DSP	427	[ ">", "Vdd32", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Rtt32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rtt32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	428	[ "else", "if", "(", "S", "==", "<NUM_LIT>", "&&", "Signed", ")", "BuildMI", "(", "B", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "A2_asrh", ")", ",", "TmpR", ")", ".", "addReg", "(", "Op1", ".", "getReg", "(", ")", ",", "RS", "&", "~"...	[ "int64_t", "Sh64", "=", "Op2", ".", "getImm", "(", ")", ";", "assert", "(", "Sh64", ">=", "<NUM_LIT>", "&&", "Sh64", "<", "<NUM_LIT>", ")", ";", "unsigned", "S", "=", "Sh64", ";", "UUPairMap", "::", "const_iterator", "F", "=", "PairMap", ".", "find", ...
LLVM	AArch64	TD	next_suggestion	CPU	429	[ "let", "ElementSize", "=", "zprty", ".", "ElementSize", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pg", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Vn", ";", "let", "Inst", "{", "<NUM_L...
LLVM	AArch64	TD	next_suggestion	CPU	430	[ "let", "PrintMethod", "=", "<STR_LIT>", ";" ]	[ "return", "(", "(", "uint32_t", ")", "Imm", ")", "<", "<NUM_LIT>", ";", "}", "]", ">", "{", "let", "ParserMatchClass", "=", "Imm0_255Operand", ";" ]
LLVM	AArch64	TD	stmt_completion	CPU	431	[ "<STR_LIT>", ",", "SDT_AArch64Zip", ">", ";" ]	[ "def", "AArch64trn1", ":", "SDNode", "<" ]
LLVM	R600	CPP	next_suggestion	GPU	432	[ "}" ]	[ "unsigned", "Idx", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "NewBldVec", "[", "i", "]", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "!", "isUnmovable", "[", "Idx", "]", ")", "{", "std", "::"...
LLVM	Hexagon	CPP	stmt_completion	DSP	433	[ "i64", ")", ";" ]	[ "unsigned", "SplatBitSize", ";", "bool", "HasAnyUndefs", ";", "unsigned", "NElts", "=", "BVN", "->", "getNumOperands", "(", ")", ";", "if", "(", "(", "VT", ".", "getSimpleVT", "(", ")", "==", "MVT", "::", "v4i8", "\|\|", "VT", ".", "getSimpleVT", "(", ")...
LLVM	X86	TD	program_repair	CPU	434	[ "<FIXS>", "def", "SDTX86cas8pair", ":", "SDTypeProfile", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "[", "SDTCisPtrTy", "<NUM_LIT>", ">", "]", ">", ";", "def", "SDTX86cas16pair", ":", "SDTypeProfile", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "[", "SDTCisPtrTy", "<NUM_LIT>", ...	[ "def", "SDTX86cas", ":", "SDTypeProfile", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "[", "SDTCisPtrTy", "<NUM_LIT>", ">", ",", "SDTCisInt", "<NUM_LIT>", ">", ",", "SDTCisVT", "<NUM_LIT>", ",", "i8", ">", "]", ">", ";", "<BUGS>", "def", "SDTX86caspair", ":", "SDTyp...
LLVM	R600	CPP	code_generation	GPU	435	[ "bool", "SIInstrInfo", "::", "verifyInstruction", "(", "const", "MachineInstr", "*", "MI", ",", "StringRef", "&", "ErrInfo", ")", "const", "{", "uint16_t", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "const", "MachineRegisterInfo", "&", "MRI", "="...	[ "Perform", "target-specific", "instruction", "verification", "." ]
GCC	alpha	MD	stmt_completion	MPU	436	[ ")", ")" ]	[ "(", "define_attr", "<STR_LIT>", "<STR_LIT>", "(", "const_string", "<STR_LIT>" ]
LLVM	M68k	CPP	stmt_completion	MPU	437	[ ";" ]	[ "FBB", "=", "nullptr", ";", "if", "(", "MBB", ".", "isLayoutSuccessor", "(", "UncondBranch", ".", "second", ")", ")", "{", "TBB", "=", "nullptr", ";", "EraseList", ".", "push_back", "(", "*", "iter", ")", ";", "UncondBranch", "=", "{", "MBB", ".", "r...
LLVM	Hexagon	TD	next_suggestion	DSP	438	[ "}" ]	[ "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", ...
LLVM	Hexagon	CPP	code_generation	DSP	439	[ "bool", "HexagonRegisterInfo", "::", "shouldCoalesce", "(", "MachineInstr", "", "MI", ",", "const", "TargetRegisterClass", "", "SrcRC", ",", "unsigned", "SubReg", ",", "const", "TargetRegisterClass", "*", "DstRC", ",", "unsigned", "DstSubReg", ",", "const", "Tar...	[ "Subtarget", "Hooks", "." ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	440	[ "}", "}", ";" ]	[ "unsigned", "Mods", ";", "std", "::", "tie", "(", "Src", ",", "Mods", ")", "=", "selectVOP3ModsImpl", "(", "Root", ")", ";", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "Src", ")",...
GCC	i386	CPP	code_generation	CPU	441	[ "void", "x86_order_regs_for_local_alloc", "(", "void", ")", "{", "int", "pos", "=", "<NUM_LIT>", ";", "int", "i", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "FIRST_PSEUDO_REGISTER", ";", "i", "++", ")", "if", "(", "GENERAL_REGNO_P", "(", "i",...	[ "Order", "the", "registers", "for", "register", "allocator", "." ]
LLVM	PowerPC	CPP	stmt_completion	CPU	442	[ "(", "OpNo", ")", ";" ]	[ "assert", "(", "MI", ".", "getOperand", "(", "OpNo", "+", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "<STR_LIT>", "Expecting an immediate.", "<STR_LIT>", ")", ";", "uint64_t", "RegBits", "=", "getMachineOpValue", "(", "MI", ",", "MI", ".", "getOperand",...
LLVM	PIC16	CPP	next_suggestion	MPU	443	[ "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "opcode", ")", ",", "DestReg", ")", ".", "addImm", "(", "PTLI", "->", "GetTmpOffsetForFI", "(", "FI", ",", "<NUM_LIT>", ",", "*", "MBB", ".", "getParent", "(", ")", ")", ")", ".", "addE...	[ "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "const", "Function", "*", "Func", "=", "MBB", ".", "getParent", "(", ")", "->", "getFunction", "(", ")", ";", "const", "std", "::", "str...
GCC	msp430	CPP	stmt_completion	MPU	444	[ ";" ]	[ "if", "(", "ca", "->", "reg_count", "&&", "ca", "->", "mem_count", ")", "return", "ca", "->", "reg_count", "*", "UNITS_PER_WORD", ";", "return", "<NUM_LIT>" ]
LLVM	WebAssembly	CPP	stmt_completion	Virtual ISA	445	[ "getScalarType", "(", ")", ";" ]	[ "if", "(", "!", "isOperationLegalOrCustomOrPromote", "(", "Opc", ",", "VecVT", ")", ")", "return", "true", ";", "EVT", "ScalarVT", "=", "VecVT", "." ]
GCC	i386	MD	stmt_completion	CPU	446	[ "<STR_LIT>", ")", ")", "]" ]	[ "(", "unspec", ":", "XF", "[", "(", "match_operand", ":", "XF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "FRNDINT_ROUNDING", ")", ")", "(", "use", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "use", "(", ...
GCC	i386	MD	stmt_completion	CPU	447	[ "SI", "SP_REG", ")" ]	[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "]", ")", "]", "<STR_LIT>", "[", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "call", "(", "mem", ":", "QI", "(", "match_dup", "<NUM_LIT>", ")", "...
LLVM	PowerPC	TD	program_repair	CPU	448	[ "<FIXS>", "bit", "RC", "=", "<NUM_LIT>", ";", "<FIXE>" ]	[ "let", "Pattern", "=", "pattern", ";", "<BUGS>", "bit", "RC", "=", "<NUM_LIT>", ";", "<BUGE>", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "RT", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "RA", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	449	[ "<NUM_LIT>", ";" ]	[ "let", "isCompare", "=", "<NUM_LIT>", ";", "let", "isPseudo", "=", "<NUM_LIT>", ";", "let", "isCodeGenOnly", "=" ]
LLVM	Hexagon	TD	next_suggestion	DSP	450	[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]	[ "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExt...
GCC	eco32	CPP	next_suggestion	MPU	451	[ "insn", "=", "gen_movsi", "(", "reg", ",", "gen_rtx_MEM", "(", "SImode", ",", "slot", ")", ")", ";" ]	[ "if", "(", "cfun", "->", "machine", "->", "save_ret", ")", "{", "temp", "-=", "<NUM_LIT>", ";", "reg", "=", "gen_rtx_REG", "(", "SImode", ",", "RETURN_ADDRESS_REGNUM", ")", ";", "slot", "=", "gen_rtx_PLUS", "(", "SImode", ",", "stack_pointer_rtx", ",", "GE...
LLVM	PowerPC	CPP	next_suggestion	CPU	452	[ "SymToPrint", "=", "getSymbol", "(", "GV", ")", ";" ]	[ "const", "GlobalValue", "", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";", "MCSymbol", "", "SymToPrint", ";", "if", "(", "TM", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "Static", "&&", "!", "GV", "->", "isStrongDefinitionForLinker", ...
LLVM	PowerPC	CPP	program_repair	CPU	453	[ "<FIXS>", "switch", "(", "IntrinsicID", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unknown comparison intrinsic.", "<STR_LIT>", ")", ";", "case", "Intrinsic", "::", "ppc_altivec_vcmpneb_p", ":", "CompareOpc", "=", "<NUM_LIT>", ";", "break", ";"...	[ "case", "Intrinsic", "::", "ppc_altivec_vcmpnezh_p", ":", "case", "Intrinsic", "::", "ppc_altivec_vcmpnezw_p", ":", "if", "(", "Subtarget", ".", "hasP9Altivec", "(", ")", ")", "{", "<BUGS>", "switch", "(", "IntrinsicID", ")", "{", "default", ":", "llvm_unreachab...
LLVM	X86	CPP	stmt_completion	CPU	454	[ "DAG", ")", ";" ]	[ "if", "(", "SDValue", "Blend", "=", "lowerShuffleAsBlend", "(", "DL", ",", "MVT", "::", "v4f64", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Blend", ";", "if", "(", "SDValue", "Op", "=", "l...
GCC	bpf	CPP	stmt_completion	Virtual ISA	455	[ ")", ";" ]	[ "tree", "expr", "=", "MEM_EXPR", "(", "mem", ")", ";", "if", "(", "!", "expr", ")", "continue", ";", "if", "(", "TREE_CODE", "(", "expr", ")", "==", "MEM_REF", "&&", "TREE_CODE", "(", "TREE_OPERAND", "(", "expr", ",", "<NUM_LIT>", ")", ")", "==", "...
LLVM	AArch64	TD	next_suggestion	CPU	456	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "class", "SignAuthOneData", "<", "bits", "<", "<NUM_LIT>", ">", "opcode_prefix", ",", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "string", "asm", ">", ":", "I", "<", "(", "outs", "GPR64", ":", "$", "Rd", ")", ",", "(", "ins", "GPR64", ":", "$", ...
LLVM	X86	CPP	stmt_completion	CPU	457	[ ")", ";" ]	[ "static", "SDValue", "getZeroVector", "(", "EVT", "VT", ",", "bool", "HasSSE2", ",", "bool", "HasAVX2", ",", "SelectionDAG", "&", "DAG", ",", "DebugLoc", "dl", ")", "{", "assert", "(", "VT", ".", "isVector", "(", ")", "&&", "<STR_LIT>", "Expected a vector ...
LLVM	PowerPC	CPP	code_generation	CPU	458	[ "ScheduleHazardRecognizer", "::", "HazardType", "PPCHazardRecognizer970", "::", "getHazardType", "(", "SUnit", "*", "SU", ",", "int", "Stalls", ")", "{", "assert", "(", "Stalls", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "PPC hazards don't support scoreboard lookahead", "<S...	[ "getHazardType", "-", "Return", "the", "hazard", "type", "of", "emitting", "this", "node", "." ]
GCC	i386	CPP	next_suggestion	CPU	459	[ "}" ]	[ "extern", "_", "_", "inline", "_", "_", "mmask16", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_cmpge_epi8_mask", "(", "_", "_", "m128i", "_", "_", "X...
GCC	i386	MD	stmt_completion	CPU	460	[ "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr" ]
LLVM	Hexagon	TD	stmt_completion	DSP	461	[ "-", "<NUM_LIT>", "}", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Rt32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Vdd32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>...
GCC	arm	CPP	program_repair	CPU	462	[ "<FIXS>", "rtx", "operands", "[", "<NUM_LIT>", "]", ";", "rtx", "old_value_lo", ",", "required_value_lo", ",", "new", "_", "value_lo", ",", "t1_lo", ";", "rtx", "old_value_hi", ",", "required_value_hi", ",", "new", "_", "value_hi", ",", "t1_hi", ";", "bool",...	[ "enum", "attr_sync_op", "sync_op", ",", "int", "early_barrier_required", ")", "{", "<BUGS>", "rtx", "operands", "[", "<NUM_LIT>", "]", ";", "<BUGE>", "gcc_assert", "(", "t1", "!=", "t2", ")", ";" ]
LLVM	Mips	CPP	next_suggestion	CPU	463	[ "return", "Addr", ";" ]	[ "JCE", ".", "emitWordLE", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", "\|", "<NUM_LIT>", "<<", "<NUM_LIT>", "\|", "<NUM_LIT>", "<<", "<NUM_LIT>", "\|", "Lo", ")", ";", "JCE", ".", "emitWordLE", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", "\|", "<NUM_LIT>", "<<", "<NUM_LIT>", ...
LLVM	TLCS900	CPP	next_suggestion	MPU	464	[ "O", "<<", "'", "(", "'", ";" ]	[ "const", "MachineOperand", "&", "Base", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "const", "MachineOperand", "&", "Disp", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "<NUM_LIT>", ")", ";", "if", "(", "Disp", ".", "isImm", "(", ")", ...
LLVM	X86	CPP	stmt_completion	CPU	465	[ ";" ]	[ "void", "*", "Result", "=", "SemaCallback", "->", "LookupInlineAsmIdentifier", "(", "LineBuf", ",", "Info", ",", "IsUnevaluatedOperand", ")", ";", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "SMLoc", "Loc", "=", "Tok", "."...
LLVM	ARM	CPP	code_generation	CPU	466	[ "void", "ARMFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "ARMFunctionInfo", "*", "AFI", "=", "...	[ "Insert", "epilog", "code", "into", "the", "function", "." ]
GCC	sh	CPP	next_suggestion	CPU	467	[ "trace_reg_uses_1", "(", "reg", ",", "start_insn", ",", "BLOCK_FOR_INSN", "(", "start_insn", ")", ",", "count", ",", "visited_bb", ",", "abort_at_insn", ")", ";" ]	[ "int", "count", "=", "<NUM_LIT>", ";", "std", "::", "vector", "<", "basic_block", ">", "visited_bb", ";", "visited_bb", ".", "reserve", "(", "<NUM_LIT>", ")", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	468	[ "<STR_LIT>", "X86ISD::VZEXT_MOVL", "<STR_LIT>", ";" ]	[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::FP_TO_INT16_IN_MEM", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::FP_TO_INT32_IN_MEM", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>"...
GCC	pa	MD	program_repair	CPU	469	[ "<FIXS>", "(", "match_test", "<STR_LIT>", ")", ")", ")", ")", "<FIXE>" ]	[ "(", "define_predicate", "<STR_LIT>", "(", "ior", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "and", "(", "match_code", "<STR_LIT>", ")", "<BUGS>", "(", "match_test", "<STR_LIT>", ")", ")", ")", ")", "<BUGE>" ]
LLVM	Mips	CPP	next_suggestion	CPU	470	[ "return", "ELF", "::", "R_MICROMIPS_TLS_DTPREL_HI16", ";" ]	[ "case", "FK_Data_8", ":", "return", "ELF", "::", "R_MIPS_64", ";", "case", "FK_GPRel_4", ":", "if", "(", "isN64", "(", ")", ")", "{", "unsigned", "Type", "=", "(", "unsigned", ")", "ELF", "::", "R_MIPS_NONE", ";", "Type", "=", "setRType", "(", "(", "...
GCC	i386	CPP	stmt_completion	CPU	471	[ "long", "_", "_", "B", ",", "const", "int", "_", "_", "R", ")", "{" ]	[ "extern", "_", "_", "inline", "_", "_", "m128d", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_cvt_roundsi64_sd", "(", "_", "_", "m128d", "_", "_", "A"...
LLVM	X86	TD	program_repair	CPU	472	[ "<FIXS>", "def", "SKLWriteResGroup179", ":", "SchedWriteRes", "[", "SKLPort0", ",", "SKLPort23", ",", "SKLFPDivider", "]", ">", "{", "<FIXE>", "<FIXS>", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ";", "<FIXE>", "<F...	[ "}", "def", ":", "InstRW", "[", "SKLWriteResGroup178", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<BUGS>", "def", "SKLWriteResGroup179", ":", "SchedWriteRes", "[", "SKLPort0", ",", "SKLPort23", "]", ">", "{", "<BUGE>", "let", "Latency", "=", ...
GCC	aarch64	MD	stmt_completion	CPU	473	[ "," ]	[ "(", "ANY_PLUS", ":", "VNx4SI", "(", "vec_duplicate", ":", "VNx4SI", "(", "unspec", ":", "SI", "[", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "...
GCC	i386	MD	next_suggestion	CPU	474	[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	aarch64	CPP	code_generation	CPU	475	[ "bool", "aarch64_simd_valid_immediate", "(", "rtx", "op", ",", "simd_immediate_info", "*", "info", ",", "enum", "simd_immediate_check", "which", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "op", ")", ";", "unsigned", "int", "vec_flags", "=", "aarch64...	[ "Return", "true", "for", "valid", "and", "false", "for", "invalid", "." ]
GCC	mep	MD	program_repair	CPU	476	[ "<FIXS>", "(", "unspec_volatile", ":", "SI", "[", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "(", "unspec_volatile", ":", "SI", "[", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "(", "unspec_volatile", ":", "SI", "[", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "(", "un...	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "<BUGS>", "(", "unspec", ":", "SI", "[", "<BUGE>", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<...
LLVM	Hexagon	TD	stmt_completion	DSP	477	[ "<STR_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=" ]
GCC	aarch64	CPP	stmt_completion	CPU	478	[ "(", "regno", ")", "?", "FP_LO_REGS", ":", "FP_REGS", ";" ]	[ "if", "(", "GP_REGNUM_P", "(", "regno", ")", ")", "return", "GENERAL_REGS", ";", "if", "(", "regno", "==", "SP_REGNUM", ")", "return", "STACK_REG", ";", "if", "(", "regno", "==", "FRAME_POINTER_REGNUM", "\|\|", "regno", "==", "ARG_POINTER_REGNUM", ")", "return...
GCC	i386	CPP	stmt_completion	CPU	479	[ "mmask8", ")", "-", "<NUM_LIT>", ")", ";" ]	[ "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_ia32_pmovqb512_mask", "(", "(", "_", "_", "v8di", ")", "_", "_", "A", ",", "(", "_", "_", "v16qi", ")", "_", "mm_undefined_si128", "(", ")", ",", "(", "_", "_" ]
LLVM	SystemZ	TD	stmt_completion	CPU	480	[ ":", "$", "R2", ",", "cls", ":", "$", "R3", ")", ",", "[", "]", ">", ";" ]	[ "class", "BinaryAliasVRRf", "<", "RegisterOperand", "cls", ">", ":", "Alias", "<", "<NUM_LIT>", ",", "(", "outs", "VR128", ":", "$", "V1", ")", ",", "(", "ins", "cls" ]
GCC	rs6000	MD	stmt_completion	CPU	481	[ "<STR_LIT>", ")", "]", ")" ]	[ "[", "(", "compare", ":", "CCFP", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", ...
LLVM	AArch64	TD	next_suggestion	CPU	482	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";" ]	[ "class", "SIMDBF16MLALIndex", "<", "bit", "Q", ",", "string", "asm", ",", "SDPatternOperator", "OpNode", ">", ":", "I", "<", "(", "outs", "V128", ":", "$", "dst", ")", ",", "(", "ins", "V128", ":", "$", "Rd", ",", "V128", ":", "$", "Rn", ",", "V1...
LLVM	X86	CPP	next_suggestion	CPU	483	[ "addRegOffset", "(", "BuildMI", "(", "stackCheckMBB", ",", "DL", ",", "TII", ".", "get", "(", "CMPop", ")", ")", ".", "addReg", "(", "ScratchReg", ")", ",", "PReg", ",", "false", ",", "SPLimitOffset", ")", ";" ]	[ "unsigned", "MoreStackForCalls", "=", "<NUM_LIT>", ";", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "{", "for", "(", "auto", "&", "MI", ":", "MBB", ")", "{", "if", "(", "!", "MI", ".", "isCall", "(", ")", ")", "continue", ";", "const", "Machi...
LLVM	WebAssembly	CPP	next_suggestion	Virtual ISA	484	[ "return", "false", ";" ]	[ "if", "(", "Offset", ".", "is", "(", "AsmToken", "::", "Integer", ")", ")", "{", "parseSingleInteger", "(", "false", ",", "Operands", ")", ";", "}", "else", "{", "Operands", ".", "push_back", "(", "make_unique", "<", "WebAssemblyOperand", ">", "(", "<STR...
LLVM	AMDGPU	CPP	stmt_completion	GPU	485	[ ")", ";" ]	[ "AU", ".", "addPreserved", "<", "MachineDominatorTreeWrapperPass", ">", "(", ")", ";", "AU", ".", "setPreservesCFG", "(" ]
LLVM	AArch64	CPP	stmt_completion	CPU	486	[ "getSExtValue", "(", ")", ";" ]	[ "const", "DataLayout", "&", "DL", "=", "CurDAG", "->", "getDataLayout", "(", ")", ";", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", "->", "getFrameInfo", "(", ")", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "ISD", "::", "FrameIndex",...
GCC	mips	MD	stmt_completion	CPU	487	[ "uneq", "unle", "unlt", "]", ")" ]	[ "(", "define_code_iterator", "FCC", "[", "unordered", "ordered", "eq", "ne", "le", "lt" ]
LLVM	rvex	CPP	next_suggestion	VLIW	488	[ "}" ]	[ "case", "ISD", "::", "SDIVREM", ":", "case", "ISD", "::", "UDIVREM", ":", "return", "PerformDivRemCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "}", "return", "SDValue", "(", ")", ";" ]
LLVM	Xtensa	CPP	code_generation	MPU	489	[ "SDValue", "XtensaTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVectorImpl...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]
GCC	mips	MD	stmt_completion	CPU	490	[ ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	AArch64	CPP	stmt_completion	CPU	491	[ ":", "nullptr", ";" ]	[ "return", "balanceFPOps", "(", ")", "?", "llvm", "::", "make_unique", "<", "A57ChainingConstraint", ">", "(", ")" ]
LLVM	Mips	CPP	stmt_completion	CPU	492	[ "i", "]", ")", ")", ";" ]	[ "unsigned", "RegLst", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "RegLst", "==", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "RegNum", "=", "RegLst", "&", "<NUM_LIT>", ";", "for", ...
GCC	m68k	CPP	code_generation	MPU	493	[ "void", "m68k_expand_epilogue", "(", "bool", "sibcall_p", ")", "{", "HOST_WIDE_INT", "fsize", ",", "fsize_with_regs", ";", "bool", "big", ",", "restore_from_sp", ";", "m68k_compute_frame_layout", "(", ")", ";", "fsize", "=", "current_frame", ".", "size", ";", "b...	[ "Emit", "RTL", "for", "the", "``", "epilogue", "''", "or", "``", "sibcall_epilogue", "''", "define_expand", ";", "SIBCALL_P", "says", "which", ".", "The", "function", "epilogue", "should", "not", "depend", "on", "the", "current", "stack", "pointer", "!", "It...
GCC	mips	MD	program_repair	CPU	494	[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]	[ "(", "clobber", "(", "reg", ":", "SI", "<NUM_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<BUGE>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "define_expand", "<STR_LIT>" ]
GCC	i386	MD	next_suggestion	CPU	495	[ "(", "V16HF", "<STR_LIT>", ")", "(", "V8HF", "<STR_LIT>", ")", "]", ")" ]	[ "(", "define_mode_attr", "sseintvecmode2", "[", "(", "V8DF", "<STR_LIT>", ")", "(", "V4DF", "<STR_LIT>", ")", "(", "V2DF", "<STR_LIT>", ")", "(", "V8SF", "<STR_LIT>", ")", "(", "V4SF", "<STR_LIT>", ")" ]
LLVM	X86	CPP	next_suggestion	CPU	496	[ "EltNo", "-=", "NumElems", "/", "<NUM_LIT>", ";" ]	[ "SDLoc", "dl", "(", "V", ")", ";", "while", "(", "NumElems", ">", "<NUM_LIT>", ")", "{", "if", "(", "EltNo", "<", "NumElems", "/", "<NUM_LIT>", ")", "{", "V", "=", "getUnpackl", "(", "DAG", ",", "dl", ",", "VT", ",", "V", ",", "V", ")", ";", ...
LLVM	Teak	CPP	stmt_completion	DSP	497	[ ":", "return", "<NUM_LIT>", ";" ]	[ "static", "unsigned", "encodeAbeOp", "(", "unsigned", "reg", ")", "{", "switch", "(", "reg", ")", "{", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", ...
LLVM	WebAssembly	CPP	code_generation	Virtual ISA	498	[ "static", "std", "::", "string", "toString", "(", "const", "APFloat", "&", "FP", ")", "{", "if", "(", "FP", ".", "isNaN", "(", ")", "&&", "!", "FP", ".", "bitwiseIsEqual", "(", "APFloat", "::", "getQNaN", "(", "FP", ".", "getSemantics", "(", ")", "...	[ "Convert", "to", "a", "decimal", "representation", "in", "a", "string", "." ]
LLVM	X86	TD	next_suggestion	CPU	499	[ "}" ]	[ "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", "]", ";" ]

LLVM

AArch64

CPP

stmt_completion

CPU

400

[ "AArch64", "<STR_LIT>", ")", ";" ]

[ "RegisterTarget", "<", "Triple", "::", "aarch64", ">", "X", "(", "TheAArch64Target", ",", "<STR_LIT>", "aarch64", "<STR_LIT>", ",", "<STR_LIT>" ]

LLVM

Mips

CPP

stmt_completion

CPU

401

[ "MI", ")", "{" ]

[ "static", "bool", "IsStackMask", "(", "const", "MachineInstr", "&" ]

LLVM

Hexagon

TD

next_suggestion

DSP

402

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

ARM

TD

next_suggestion

CPU

403

[ "}" ]

[ "class", "MVEVectorVTInfo", "<", "ValueType", "vec", ",", "ValueType", "dblvec", ",", "ValueType", "pred", ",", "ValueType", "dblpred", ",", "bits", "<", "<NUM_LIT>", ">", "size", ",", "string", "suffixletter", ",", "bit", "unsigned", ">", "{", "ValueType", ...

LLVM

AMDGPU

CPP

next_suggestion

GPU

404

[ "MIB", ".", "addReg", "(", "WaveBase", ")", ";" ]

[ "}", "}", "}", ";", "}", "int64_t", "Offset", "=", "<NUM_LIT>", ";", "Register", "BasePtr", ";", "if", "(", "mi_match", "(", "Reg", ",", "*", "MRI", ",", "m_GPtrAdd", "(", "m_Reg", "(", "BasePtr", ")", ",", "m_Copy", "(", "m_ICst", "(", "Offset", "...

LLVM

ARM

TD

stmt_completion

CPU

405

[ "<STR_LIT>", ";" ]

[ "let", "Name", "=", "<STR_LIT>", ";", "let", "ParserMethod", "=", "<STR_LIT>", ";", "let", "RenderMethod", "=" ]

LLVM

ARM

CPP

next_suggestion

CPU

406

[ "return", "Log2_32", "(", "Align", ")", ";" ]

[ "unsigned", "CPI", "=", "CPEMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "assert", "(", "CPI", "<", "MCP", "->", "getConstants", "(", ")", ".", "size", "(", ")", "&&", "<STR_LIT>", "Invalid constant pool index.", "<STR_LI...

LLVM

AArch64

TD

next_suggestion

CPU

407

[ "return", "CurDAG", "-", ">", "getTargetConstant", "(", "!", "ShiftImm", ",", "MVT", ":", ":", "i32", ")", ";" ]

[ "uint64_t", "OpCmode", "=", "N", "-", ">", "getZExtValue", "(", ")", ";", "unsigned", "ShiftImm", ";", "unsigned", "ShiftOnesIn", ";", "(", "void", ")", "A64Imms", ":", ":", "decodeNeonModShiftImm", "(", "OpCmode", ",", "ShiftImm", ",", "ShiftOnesIn", ")", ...

GCC

sparc

CPP

code_generation

CPU

408

[ "static", "rtx", "emit_adjust_base_to_offset", "(", "rtx", "base", ",", "int", "offset", ")", "{", "rtx", "new", "_", "base", "=", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "new", "_", "base", ",", "GEN_INT", "(", "o...

[ "Emit", "code", "to", "adjust", "BASE", "to", "OFFSET", ".", "Return", "the", "new", "base", "." ]

LLVM

AArch64

CPP

stmt_completion

CPU

409

[ "Nand", ")", "return", "AtomicExpansionKind", "::", "LLSC", ";" ]

[ "if", "(", "AI", "->", "isFloatingPointOperation", "(", ")", ")", "return", "AtomicExpansionKind", "::", "CmpXChg", ";", "unsigned", "Size", "=", "AI", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ";", "if", "(", "Size", ">", "<NUM_...

LLVM

AArch64

TD

stmt_completion

CPU

410

[ "Vt", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "Xm", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Q", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", ...

LLVM

Hexagon

TD

stmt_completion

DSP

411

[ "}", "=", "<NUM_LIT>", ";" ]

[ "def", "A2_minp", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rtt32", ",", "DoubleRegs", ":", "$", "Rss32", ")", ",", "<STR_LIT>", ",", "tc_779080bf", ",", "TypeALU64", ">", ",", "En...

LLVM

AArch64

TD

next_suggestion

CPU

412

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "isUnsigned", ";", "let", "Inst", "{", "<NUM_LIT>", ...

LLVM

AArch64

CPP

stmt_completion

CPU

413

[ "(", ")", ")", ";" ]

[ "MachineInstr", "*", "AArch64CondBrTuning", "::", "getOperandDef", "(", "const", "MachineOperand", "&", "MO", ")", "{", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "MO", ".", "getReg", "(", ")", ")", ")", "return", "nullptr", ";", "...

GCC

lm32

MD

stmt_completion

MPU

414

[ "<STR_LIT>", ")", "]", ")" ]

[ "(", "pc", ")", ")", ")", "]", "<STR_LIT>", "{", "return", "get_attr_length", "(", "insn", ")", "=", "=", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", "}", "[", "(", "set_attr", "<STR_LIT>" ]

GCC

rs6000

MD

stmt_completion

CPU

415

[ ")", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]

LLVM

X86

CPP

program_repair

CPU

416

[ "<FIXS>", "static", "bool", "getTargetShuffleInputs", "(", "SDValue", "Op", ",", "SmallVectorImpl", "SDValue", ">", "&", "Inputs", ",", "SmallVectorImpl", "int", ">", "&", "Mask", ",", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", "=", "<NUM_LIT>", ","...

[ "ResolveZero", ")", ";", "}", "<BUGS>", "static", "bool", "resolveTargetShuffleInputs", "(", "SDValue", "Op", ",", "const", "APInt", "&", "DemandedElts", ",", "SmallVectorImpl", "SDValue", ">", "&", "Inputs", ",", "SmallVectorImpl", "int", ">", "&", "Mask", ",...

GCC

rs6000

MD

program_repair

CPU

417

[ "<FIXS>", "[", "(", "call", "(", "mem", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "use", "(", "match_operand", ":", "SI", "<NUM_L...

[ "(", "define_insn", "<STR_LIT>", "<BUGS>", "[", "(", "call", "(", "mem", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "use", "(", "m...

LLVM

SPIRV

CPP

stmt_completion

Virtual ISA

418

[ "==", "Type", "::", "TypedPointerTyID", ";" ]

[ "return", "T", "&&", "T", "->", "getTypeID", "(", ")" ]

LLVM

SPIRV

CPP

stmt_completion

Virtual ISA

419

[ ")", ",", "ResVReg", ")", ";" ]

[ "if", "(", "auto", "*", "Res", "=", "checkSpecialInstr", "(", "TD", ",", "MIRBuilder", ")", ")", "return", "Res", ";", "Register", "ResVReg", "=", "createTypeVReg", "(", "MIRBuilder", ")", ";", "auto", "MIB", "=", "MIRBuilder", ".", "buildInstr", "(", "<...

LLVM

AArch64

TD

stmt_completion

CPU

420

[ ";" ]

[ "def", "v1i32_indexed", ":", "BaseSIMDIndexed", "<", "<NUM_LIT>", ",", "U", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "opc", ",", "FPR32Op", ",", "FPR32Op", ",", "V128", ",", "VectorIndexS", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ...

GCC

cris

MD

next_suggestion

MPU

421

[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "call", "(", "mem", ":", "QI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

LLVM

Hexagon

TD

next_suggestion

DSP

422

[ "let", "InputType", "=", "<STR_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewVal...

LLVM

AMDGPU

CPP

stmt_completion

GPU

423

[ "Features", ")", "/", "WavesPerEU", ";" ]

[ "IsaVersion", "Version", "=", "getIsaVersion", "(", "Features", ")", ";", "unsigned", "AddressableNumSGPRs", "=", "getAddressableNumSGPRs", "(", "Features", ")", ";", "if", "(", "Version", ".", "Major", ">=", "<NUM_LIT>", "&&", "!", "Addressable", ")", "Addressa...

LLVM

AArch64

TD

next_suggestion

CPU

424

[ "}" ]

[ "bits", "<", "<NUM_LIT>", ">", "Pg", ";", "bits", "<", "<NUM_LIT>", ">", "Zd", ";", "bits", "<", "<NUM_LIT>", ">", "Zn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_L...

GCC

sparc

MD

next_suggestion

CPU

425

[ "<STR_LIT>" ]

[ "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "unspec_volatile", ":", "I48MODE", "[", "(", "match_operand", ":", "I48MODE", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "I48MODE", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", ...

GCC

powerpcspe

MD

stmt_completion

CPU

426

[ "<STR_LIT>", ")", "]", ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "DF", "[", "(", "match_operand", ":", "V4SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_VSX_CVUXWD...

LLVM

Hexagon

TD

stmt_completion

DSP

427

[ ">", "Vdd32", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Rtt32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rtt32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

428

[ "else", "if", "(", "S", "==", "<NUM_LIT>", "&&", "Signed", ")", "BuildMI", "(", "B", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "A2_asrh", ")", ",", "TmpR", ")", ".", "addReg", "(", "Op1", ".", "getReg", "(", ")", ",", "RS", "&", "~"...

[ "int64_t", "Sh64", "=", "Op2", ".", "getImm", "(", ")", ";", "assert", "(", "Sh64", ">=", "<NUM_LIT>", "&&", "Sh64", "<", "<NUM_LIT>", ")", ";", "unsigned", "S", "=", "Sh64", ";", "UUPairMap", "::", "const_iterator", "F", "=", "PairMap", ".", "find", ...

LLVM

AArch64

TD

next_suggestion

CPU

429

[ "let", "ElementSize", "=", "zprty", ".", "ElementSize", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pg", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Vn", ";", "let", "Inst", "{", "<NUM_L...

LLVM

AArch64

TD

next_suggestion

CPU

430

[ "let", "PrintMethod", "=", "<STR_LIT>", ";" ]

[ "return", "(", "(", "uint32_t", ")", "Imm", ")", "<", "<NUM_LIT>", ";", "}", "]", ">", "{", "let", "ParserMatchClass", "=", "Imm0_255Operand", ";" ]

LLVM

AArch64

TD

stmt_completion

CPU

431

[ "<STR_LIT>", ",", "SDT_AArch64Zip", ">", ";" ]

[ "def", "AArch64trn1", ":", "SDNode", "<" ]

LLVM

R600

CPP

next_suggestion

GPU

432

[ "}" ]

[ "unsigned", "Idx", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "NewBldVec", "[", "i", "]", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "!", "isUnmovable", "[", "Idx", "]", ")", "{", "std", "::"...

LLVM

Hexagon

CPP

stmt_completion

DSP

433

[ "i64", ")", ";" ]

[ "unsigned", "SplatBitSize", ";", "bool", "HasAnyUndefs", ";", "unsigned", "NElts", "=", "BVN", "->", "getNumOperands", "(", ")", ";", "if", "(", "(", "VT", ".", "getSimpleVT", "(", ")", "==", "MVT", "::", "v4i8", "||", "VT", ".", "getSimpleVT", "(", ")...

LLVM

X86

TD

program_repair

CPU

434

[ "<FIXS>", "def", "SDTX86cas8pair", ":", "SDTypeProfile", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "[", "SDTCisPtrTy", "<NUM_LIT>", ">", "]", ">", ";", "def", "SDTX86cas16pair", ":", "SDTypeProfile", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "[", "SDTCisPtrTy", "<NUM_LIT>", ...

[ "def", "SDTX86cas", ":", "SDTypeProfile", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "[", "SDTCisPtrTy", "<NUM_LIT>", ">", ",", "SDTCisInt", "<NUM_LIT>", ">", ",", "SDTCisVT", "<NUM_LIT>", ",", "i8", ">", "]", ">", ";", "<BUGS>", "def", "SDTX86caspair", ":", "SDTyp...

LLVM

R600

CPP

code_generation

GPU

435

[ "bool", "SIInstrInfo", "::", "verifyInstruction", "(", "const", "MachineInstr", "*", "MI", ",", "StringRef", "&", "ErrInfo", ")", "const", "{", "uint16_t", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "const", "MachineRegisterInfo", "&", "MRI", "="...

[ "Perform", "target-specific", "instruction", "verification", "." ]

GCC

alpha

MD

stmt_completion

MPU

436

[ ")", ")" ]

[ "(", "define_attr", "<STR_LIT>", "<STR_LIT>", "(", "const_string", "<STR_LIT>" ]

LLVM

M68k

CPP

stmt_completion

MPU

437

[ ";" ]

[ "FBB", "=", "nullptr", ";", "if", "(", "MBB", ".", "isLayoutSuccessor", "(", "UncondBranch", ".", "second", ")", ")", "{", "TBB", "=", "nullptr", ";", "EraseList", ".", "push_back", "(", "*", "iter", ")", ";", "UncondBranch", "=", "{", "MBB", ".", "r...

LLVM

Hexagon

TD

next_suggestion

DSP

438

[ "}" ]

[ "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", ...

LLVM

Hexagon

CPP

code_generation

DSP

439

[ "bool", "HexagonRegisterInfo", "::", "shouldCoalesce", "(", "MachineInstr", "*", "MI", ",", "const", "TargetRegisterClass", "*", "SrcRC", ",", "unsigned", "SubReg", ",", "const", "TargetRegisterClass", "*", "DstRC", ",", "unsigned", "DstSubReg", ",", "const", "Tar...

[ "Subtarget", "Hooks", "." ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

440

[ "}", "}", ";" ]

[ "unsigned", "Mods", ";", "std", "::", "tie", "(", "Src", ",", "Mods", ")", "=", "selectVOP3ModsImpl", "(", "Root", ")", ";", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "Src", ")",...

GCC

i386

CPP

code_generation

CPU

441

[ "void", "x86_order_regs_for_local_alloc", "(", "void", ")", "{", "int", "pos", "=", "<NUM_LIT>", ";", "int", "i", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "FIRST_PSEUDO_REGISTER", ";", "i", "++", ")", "if", "(", "GENERAL_REGNO_P", "(", "i",...

[ "Order", "the", "registers", "for", "register", "allocator", "." ]

LLVM

PowerPC

CPP

stmt_completion

CPU

442

[ "(", "OpNo", ")", ";" ]

[ "assert", "(", "MI", ".", "getOperand", "(", "OpNo", "+", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "<STR_LIT>", "Expecting an immediate.", "<STR_LIT>", ")", ";", "uint64_t", "RegBits", "=", "getMachineOpValue", "(", "MI", ",", "MI", ".", "getOperand",...

LLVM

PIC16

CPP

next_suggestion

MPU

443

[ "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "opcode", ")", ",", "DestReg", ")", ".", "addImm", "(", "PTLI", "->", "GetTmpOffsetForFI", "(", "FI", ",", "<NUM_LIT>", ",", "*", "MBB", ".", "getParent", "(", ")", ")", ")", ".", "addE...

[ "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "const", "Function", "*", "Func", "=", "MBB", ".", "getParent", "(", ")", "->", "getFunction", "(", ")", ";", "const", "std", "::", "str...

GCC

msp430

CPP

stmt_completion

MPU

444

[ ";" ]

[ "if", "(", "ca", "->", "reg_count", "&&", "ca", "->", "mem_count", ")", "return", "ca", "->", "reg_count", "*", "UNITS_PER_WORD", ";", "return", "<NUM_LIT>" ]

LLVM

WebAssembly

CPP

stmt_completion

Virtual ISA

445

[ "getScalarType", "(", ")", ";" ]

[ "if", "(", "!", "isOperationLegalOrCustomOrPromote", "(", "Opc", ",", "VecVT", ")", ")", "return", "true", ";", "EVT", "ScalarVT", "=", "VecVT", "." ]

GCC

i386

MD

stmt_completion

CPU

446

[ "<STR_LIT>", ")", ")", "]" ]

[ "(", "unspec", ":", "XF", "[", "(", "match_operand", ":", "XF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "FRNDINT_ROUNDING", ")", ")", "(", "use", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "use", "(", ...

GCC

i386

MD

stmt_completion

CPU

447

[ "SI", "SP_REG", ")" ]

[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "]", ")", "]", "<STR_LIT>", "[", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "call", "(", "mem", ":", "QI", "(", "match_dup", "<NUM_LIT>", ")", "...

LLVM

PowerPC

TD

program_repair

CPU

448

[ "<FIXS>", "bit", "RC", "=", "<NUM_LIT>", ";", "<FIXE>" ]

[ "let", "Pattern", "=", "pattern", ";", "<BUGS>", "bit", "RC", "=", "<NUM_LIT>", ";", "<BUGE>", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "RT", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "RA", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

449

[ "<NUM_LIT>", ";" ]

[ "let", "isCompare", "=", "<NUM_LIT>", ";", "let", "isPseudo", "=", "<NUM_LIT>", ";", "let", "isCodeGenOnly", "=" ]

LLVM

Hexagon

TD

next_suggestion

DSP

450

[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]

[ "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExt...

GCC

eco32

CPP

next_suggestion

MPU

451

[ "insn", "=", "gen_movsi", "(", "reg", ",", "gen_rtx_MEM", "(", "SImode", ",", "slot", ")", ")", ";" ]

[ "if", "(", "cfun", "->", "machine", "->", "save_ret", ")", "{", "temp", "-=", "<NUM_LIT>", ";", "reg", "=", "gen_rtx_REG", "(", "SImode", ",", "RETURN_ADDRESS_REGNUM", ")", ";", "slot", "=", "gen_rtx_PLUS", "(", "SImode", ",", "stack_pointer_rtx", ",", "GE...

LLVM

PowerPC

CPP

next_suggestion

CPU

452

[ "SymToPrint", "=", "getSymbol", "(", "GV", ")", ";" ]

[ "const", "GlobalValue", "*", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";", "MCSymbol", "*", "SymToPrint", ";", "if", "(", "TM", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "Static", "&&", "!", "GV", "->", "isStrongDefinitionForLinker", ...

LLVM

PowerPC

CPP

program_repair

CPU

453

[ "<FIXS>", "switch", "(", "IntrinsicID", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unknown comparison intrinsic.", "<STR_LIT>", ")", ";", "case", "Intrinsic", "::", "ppc_altivec_vcmpneb_p", ":", "CompareOpc", "=", "<NUM_LIT>", ";", "break", ";"...

[ "case", "Intrinsic", "::", "ppc_altivec_vcmpnezh_p", ":", "case", "Intrinsic", "::", "ppc_altivec_vcmpnezw_p", ":", "if", "(", "Subtarget", ".", "hasP9Altivec", "(", ")", ")", "{", "<BUGS>", "switch", "(", "IntrinsicID", ")", "{", "default", ":", "llvm_unreachab...

LLVM

X86

CPP

stmt_completion

CPU

454

[ "DAG", ")", ";" ]

[ "if", "(", "SDValue", "Blend", "=", "lowerShuffleAsBlend", "(", "DL", ",", "MVT", "::", "v4f64", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Blend", ";", "if", "(", "SDValue", "Op", "=", "l...

GCC

bpf

CPP

stmt_completion

Virtual ISA

455

[ ")", ";" ]

[ "tree", "expr", "=", "MEM_EXPR", "(", "mem", ")", ";", "if", "(", "!", "expr", ")", "continue", ";", "if", "(", "TREE_CODE", "(", "expr", ")", "==", "MEM_REF", "&&", "TREE_CODE", "(", "TREE_OPERAND", "(", "expr", ",", "<NUM_LIT>", ")", ")", "==", "...

LLVM

AArch64

TD

next_suggestion

CPU

456

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "class", "SignAuthOneData", "<", "bits", "<", "<NUM_LIT>", ">", "opcode_prefix", ",", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "string", "asm", ">", ":", "I", "<", "(", "outs", "GPR64", ":", "$", "Rd", ")", ",", "(", "ins", "GPR64", ":", "$", ...

LLVM

X86

CPP

stmt_completion

CPU

457

[ ")", ";" ]

[ "static", "SDValue", "getZeroVector", "(", "EVT", "VT", ",", "bool", "HasSSE2", ",", "bool", "HasAVX2", ",", "SelectionDAG", "&", "DAG", ",", "DebugLoc", "dl", ")", "{", "assert", "(", "VT", ".", "isVector", "(", ")", "&&", "<STR_LIT>", "Expected a vector ...

LLVM

PowerPC

CPP

code_generation

CPU

458

[ "ScheduleHazardRecognizer", "::", "HazardType", "PPCHazardRecognizer970", "::", "getHazardType", "(", "SUnit", "*", "SU", ",", "int", "Stalls", ")", "{", "assert", "(", "Stalls", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "PPC hazards don't support scoreboard lookahead", "<S...

[ "getHazardType", "-", "Return", "the", "hazard", "type", "of", "emitting", "this", "node", "." ]

GCC

i386

CPP

next_suggestion

CPU

459

[ "}" ]

[ "extern", "_", "_", "inline", "_", "_", "mmask16", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_cmpge_epi8_mask", "(", "_", "_", "m128i", "_", "_", "X...

GCC

i386

MD

stmt_completion

CPU

460

[ "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr" ]

LLVM

Hexagon

TD

stmt_completion

DSP

461

[ "-", "<NUM_LIT>", "}", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Rt32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Vdd32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>...

GCC

arm

CPP

program_repair

CPU

462

[ "<FIXS>", "rtx", "operands", "[", "<NUM_LIT>", "]", ";", "rtx", "old_value_lo", ",", "required_value_lo", ",", "new", "_", "value_lo", ",", "t1_lo", ";", "rtx", "old_value_hi", ",", "required_value_hi", ",", "new", "_", "value_hi", ",", "t1_hi", ";", "bool",...

[ "enum", "attr_sync_op", "sync_op", ",", "int", "early_barrier_required", ")", "{", "<BUGS>", "rtx", "operands", "[", "<NUM_LIT>", "]", ";", "<BUGE>", "gcc_assert", "(", "t1", "!=", "t2", ")", ";" ]

LLVM

Mips

CPP

next_suggestion

CPU

463

[ "return", "Addr", ";" ]

[ "JCE", ".", "emitWordLE", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", "|", "<NUM_LIT>", "<<", "<NUM_LIT>", "|", "<NUM_LIT>", "<<", "<NUM_LIT>", "|", "Lo", ")", ";", "JCE", ".", "emitWordLE", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", "|", "<NUM_LIT>", "<<", "<NUM_LIT>", ...

LLVM

TLCS900

CPP

next_suggestion

MPU

464

[ "O", "<<", "'", "(", "'", ";" ]

[ "const", "MachineOperand", "&", "Base", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "const", "MachineOperand", "&", "Disp", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "<NUM_LIT>", ")", ";", "if", "(", "Disp", ".", "isImm", "(", ")", ...

LLVM

X86

CPP

stmt_completion

CPU

465

[ ";" ]

[ "void", "*", "Result", "=", "SemaCallback", "->", "LookupInlineAsmIdentifier", "(", "LineBuf", ",", "Info", ",", "IsUnevaluatedOperand", ")", ";", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "SMLoc", "Loc", "=", "Tok", "."...

LLVM

ARM

CPP

code_generation

CPU

466

[ "void", "ARMFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "ARMFunctionInfo", "*", "AFI", "=", "...

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

GCC

sh

CPP

next_suggestion

CPU

467

[ "trace_reg_uses_1", "(", "reg", ",", "start_insn", ",", "BLOCK_FOR_INSN", "(", "start_insn", ")", ",", "count", ",", "visited_bb", ",", "abort_at_insn", ")", ";" ]

[ "int", "count", "=", "<NUM_LIT>", ";", "std", "::", "vector", "<", "basic_block", ">", "visited_bb", ";", "visited_bb", ".", "reserve", "(", "<NUM_LIT>", ")", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

468

[ "<STR_LIT>", "X86ISD::VZEXT_MOVL", "<STR_LIT>", ";" ]

[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::FP_TO_INT16_IN_MEM", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::FP_TO_INT32_IN_MEM", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>"...

GCC

pa

MD

program_repair

CPU

469

[ "<FIXS>", "(", "match_test", "<STR_LIT>", ")", ")", ")", ")", "<FIXE>" ]

[ "(", "define_predicate", "<STR_LIT>", "(", "ior", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "and", "(", "match_code", "<STR_LIT>", ")", "<BUGS>", "(", "match_test", "<STR_LIT>", ")", ")", ")", ")", "<BUGE>" ]

LLVM

Mips

CPP

next_suggestion

CPU

470

[ "return", "ELF", "::", "R_MICROMIPS_TLS_DTPREL_HI16", ";" ]

[ "case", "FK_Data_8", ":", "return", "ELF", "::", "R_MIPS_64", ";", "case", "FK_GPRel_4", ":", "if", "(", "isN64", "(", ")", ")", "{", "unsigned", "Type", "=", "(", "unsigned", ")", "ELF", "::", "R_MIPS_NONE", ";", "Type", "=", "setRType", "(", "(", "...

GCC

i386

CPP

stmt_completion

CPU

471

[ "long", "_", "_", "B", ",", "const", "int", "_", "_", "R", ")", "{" ]

[ "extern", "_", "_", "inline", "_", "_", "m128d", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_cvt_roundsi64_sd", "(", "_", "_", "m128d", "_", "_", "A"...

LLVM

X86

TD

program_repair

CPU

472

[ "<FIXS>", "def", "SKLWriteResGroup179", ":", "SchedWriteRes", "[", "SKLPort0", ",", "SKLPort23", ",", "SKLFPDivider", "]", ">", "{", "<FIXE>", "<FIXS>", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ";", "<FIXE>", "<F...

[ "}", "def", ":", "InstRW", "[", "SKLWriteResGroup178", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<BUGS>", "def", "SKLWriteResGroup179", ":", "SchedWriteRes", "[", "SKLPort0", ",", "SKLPort23", "]", ">", "{", "<BUGE>", "let", "Latency", "=", ...

GCC

aarch64

MD

stmt_completion

CPU

473

[ "," ]

[ "(", "ANY_PLUS", ":", "VNx4SI", "(", "vec_duplicate", ":", "VNx4SI", "(", "unspec", ":", "SI", "[", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "...

GCC

i386

MD

next_suggestion

CPU

474

[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

aarch64

CPP

code_generation

CPU

475

[ "bool", "aarch64_simd_valid_immediate", "(", "rtx", "op", ",", "simd_immediate_info", "*", "info", ",", "enum", "simd_immediate_check", "which", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "op", ")", ";", "unsigned", "int", "vec_flags", "=", "aarch64...

[ "Return", "true", "for", "valid", "and", "false", "for", "invalid", "." ]

GCC

mep

MD

program_repair

CPU

476

[ "<FIXS>", "(", "unspec_volatile", ":", "SI", "[", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "(", "unspec_volatile", ":", "SI", "[", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "(", "unspec_volatile", ":", "SI", "[", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "(", "un...

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "<BUGS>", "(", "unspec", ":", "SI", "[", "<BUGE>", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<...

LLVM

Hexagon

TD

stmt_completion

DSP

477

[ "<STR_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=" ]

GCC

aarch64

CPP

stmt_completion

CPU

478

[ "(", "regno", ")", "?", "FP_LO_REGS", ":", "FP_REGS", ";" ]

[ "if", "(", "GP_REGNUM_P", "(", "regno", ")", ")", "return", "GENERAL_REGS", ";", "if", "(", "regno", "==", "SP_REGNUM", ")", "return", "STACK_REG", ";", "if", "(", "regno", "==", "FRAME_POINTER_REGNUM", "||", "regno", "==", "ARG_POINTER_REGNUM", ")", "return...

GCC

i386

CPP

stmt_completion

CPU

479

[ "mmask8", ")", "-", "<NUM_LIT>", ")", ";" ]

[ "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_ia32_pmovqb512_mask", "(", "(", "_", "_", "v8di", ")", "_", "_", "A", ",", "(", "_", "_", "v16qi", ")", "_", "mm_undefined_si128", "(", ")", ",", "(", "_", "_" ]

LLVM

SystemZ

TD

stmt_completion

CPU

480

[ ":", "$", "R2", ",", "cls", ":", "$", "R3", ")", ",", "[", "]", ">", ";" ]

[ "class", "BinaryAliasVRRf", "<", "RegisterOperand", "cls", ">", ":", "Alias", "<", "<NUM_LIT>", ",", "(", "outs", "VR128", ":", "$", "V1", ")", ",", "(", "ins", "cls" ]

GCC

rs6000

MD

stmt_completion

CPU

481

[ "<STR_LIT>", ")", "]", ")" ]

[ "[", "(", "compare", ":", "CCFP", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", ...

LLVM

AArch64

TD

next_suggestion

CPU

482

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";" ]

[ "class", "SIMDBF16MLALIndex", "<", "bit", "Q", ",", "string", "asm", ",", "SDPatternOperator", "OpNode", ">", ":", "I", "<", "(", "outs", "V128", ":", "$", "dst", ")", ",", "(", "ins", "V128", ":", "$", "Rd", ",", "V128", ":", "$", "Rn", ",", "V1...

LLVM

X86

CPP

next_suggestion

CPU

483

[ "addRegOffset", "(", "BuildMI", "(", "stackCheckMBB", ",", "DL", ",", "TII", ".", "get", "(", "CMPop", ")", ")", ".", "addReg", "(", "ScratchReg", ")", ",", "PReg", ",", "false", ",", "SPLimitOffset", ")", ";" ]

[ "unsigned", "MoreStackForCalls", "=", "<NUM_LIT>", ";", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "{", "for", "(", "auto", "&", "MI", ":", "MBB", ")", "{", "if", "(", "!", "MI", ".", "isCall", "(", ")", ")", "continue", ";", "const", "Machi...

LLVM

WebAssembly

CPP

next_suggestion

Virtual ISA

484

[ "return", "false", ";" ]

[ "if", "(", "Offset", ".", "is", "(", "AsmToken", "::", "Integer", ")", ")", "{", "parseSingleInteger", "(", "false", ",", "Operands", ")", ";", "}", "else", "{", "Operands", ".", "push_back", "(", "make_unique", "<", "WebAssemblyOperand", ">", "(", "<STR...

LLVM

AMDGPU

CPP

stmt_completion

GPU

485

[ ")", ";" ]

[ "AU", ".", "addPreserved", "<", "MachineDominatorTreeWrapperPass", ">", "(", ")", ";", "AU", ".", "setPreservesCFG", "(" ]

LLVM

AArch64

CPP

stmt_completion

CPU

486

[ "getSExtValue", "(", ")", ";" ]

[ "const", "DataLayout", "&", "DL", "=", "CurDAG", "->", "getDataLayout", "(", ")", ";", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", "->", "getFrameInfo", "(", ")", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "ISD", "::", "FrameIndex",...

GCC

mips

MD

stmt_completion

CPU

487

[ "uneq", "unle", "unlt", "]", ")" ]

[ "(", "define_code_iterator", "FCC", "[", "unordered", "ordered", "eq", "ne", "le", "lt" ]

LLVM

rvex

CPP

next_suggestion

VLIW

488

[ "}" ]

[ "case", "ISD", "::", "SDIVREM", ":", "case", "ISD", "::", "UDIVREM", ":", "return", "PerformDivRemCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "}", "return", "SDValue", "(", ")", ";" ]

LLVM

Xtensa

CPP

code_generation

MPU

489

[ "SDValue", "XtensaTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVectorImpl...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]

GCC

mips

MD

stmt_completion

CPU

490

[ ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

AArch64

CPP

stmt_completion

CPU

491

[ ":", "nullptr", ";" ]

[ "return", "balanceFPOps", "(", ")", "?", "llvm", "::", "make_unique", "<", "A57ChainingConstraint", ">", "(", ")" ]

LLVM

Mips

CPP

stmt_completion

CPU

492

[ "i", "]", ")", ")", ";" ]

[ "unsigned", "RegLst", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "RegLst", "==", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "RegNum", "=", "RegLst", "&", "<NUM_LIT>", ";", "for", ...

GCC

m68k

CPP

code_generation

MPU

493

[ "void", "m68k_expand_epilogue", "(", "bool", "sibcall_p", ")", "{", "HOST_WIDE_INT", "fsize", ",", "fsize_with_regs", ";", "bool", "big", ",", "restore_from_sp", ";", "m68k_compute_frame_layout", "(", ")", ";", "fsize", "=", "current_frame", ".", "size", ";", "b...

[ "Emit", "RTL", "for", "the", "``", "epilogue", "''", "or", "``", "sibcall_epilogue", "''", "define_expand", ";", "SIBCALL_P", "says", "which", ".", "The", "function", "epilogue", "should", "not", "depend", "on", "the", "current", "stack", "pointer", "!", "It...

GCC

mips

MD

program_repair

CPU

494

[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]

[ "(", "clobber", "(", "reg", ":", "SI", "<NUM_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<BUGE>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "define_expand", "<STR_LIT>" ]

GCC

i386

MD

next_suggestion

CPU

495

[ "(", "V16HF", "<STR_LIT>", ")", "(", "V8HF", "<STR_LIT>", ")", "]", ")" ]

[ "(", "define_mode_attr", "sseintvecmode2", "[", "(", "V8DF", "<STR_LIT>", ")", "(", "V4DF", "<STR_LIT>", ")", "(", "V2DF", "<STR_LIT>", ")", "(", "V8SF", "<STR_LIT>", ")", "(", "V4SF", "<STR_LIT>", ")" ]

LLVM

X86

CPP

next_suggestion

CPU

496

[ "EltNo", "-=", "NumElems", "/", "<NUM_LIT>", ";" ]

[ "SDLoc", "dl", "(", "V", ")", ";", "while", "(", "NumElems", ">", "<NUM_LIT>", ")", "{", "if", "(", "EltNo", "<", "NumElems", "/", "<NUM_LIT>", ")", "{", "V", "=", "getUnpackl", "(", "DAG", ",", "dl", ",", "VT", ",", "V", ",", "V", ")", ";", ...

LLVM

Teak

CPP

stmt_completion

DSP

497

[ ":", "return", "<NUM_LIT>", ";" ]

[ "static", "unsigned", "encodeAbeOp", "(", "unsigned", "reg", ")", "{", "switch", "(", "reg", ")", "{", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", ...

LLVM

WebAssembly

CPP

code_generation

Virtual ISA

498

[ "static", "std", "::", "string", "toString", "(", "const", "APFloat", "&", "FP", ")", "{", "if", "(", "FP", ".", "isNaN", "(", ")", "&&", "!", "FP", ".", "bitwiseIsEqual", "(", "APFloat", "::", "getQNaN", "(", "FP", ".", "getSemantics", "(", ")", "...

[ "Convert", "to", "a", "decimal", "representation", "in", "a", "string", "." ]

LLVM

X86

TD

next_suggestion

CPU

499

[ "}" ]

[ "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", "]", ";" ]