Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
xet
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
listlengths
0
2.32k
Input
listlengths
1
1.02k
LLVM
ARM
CPP
stmt_completion
CPU
633,800
[ "OffImm", ";" ]
[ "const", "MCOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "{", "O", "<<", "*", "MO", ".", "getExpr", "(", ")", ";", "return", ";", "}", "int32_t", "OffImm", "=", "(", ...
GCC
sparc
CPP
stmt_completion
CPU
633,801
[ ")", "return", "<NUM_LIT>", ";" ]
[ "int", "sparc_absnegfloat_split_legitimate", "(", "rtx", "x", ",", "rtx", "y", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "!=", "REG" ]
LLVM
X86
CPP
program_repair
CPU
633,802
[ "<FIXS>", "return", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ";", "<FIXE>", "<FIXS>", "return", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ";", "<FIXE>" ]
[ "assert", "(", "VT", "==", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "&&", "<STR_LIT>", "Uexpected operand type", "<STR_LIT>", ")", ";", "if", "(", "CC", "==", "ISD", "::", "SETGT", ")", "<BUGS>", "return", "DAG", "....
LLVM
AArch64
TD
stmt_completion
CPU
633,803
[ ",", "<STR_LIT>", ">", ";" ]
[ "def", "LDPXpre", ":", "LoadPairPreIdx", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "GPR64z", ",", "simm7s8" ]
GCC
mips
CPP
code_generation
CPU
633,804
[ "static", "struct", "mips_multi_member", "*", "mips_multi_add", "(", "void", ")", "{", "mips_multi_member", "empty", ";", "memset", "(", "&", "empty", ",", "<NUM_LIT>", ",", "sizeof", "(", "empty", ")", ")", ";", "return", "mips_multi_members", ".", "safe_push...
[ "Add", "a", "new", ",", "uninitialized", "member", "to", "the", "current", "multi-insn", "sequence", "." ]
LLVM
Hexagon
TD
next_suggestion
DSP
633,805
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]
GCC
i386
CPP
stmt_completion
CPU
633,806
[ "(", "_", "_", "v2di", ")", "_", "_", "mask", ",", "_", "_", "scale", ")", ";" ]
[ "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_ia32_gathersiv2di", "(", "(", "_", "_", "v2di", ")", "_", "_", "src", ",", "_", "_", "base", ",", "(", "_", "_", "v4si", ")", "_", "_", "index", "," ]
LLVM
PowerPC
CPP
next_suggestion
CPU
633,807
[ "int", "TCSPDelta", "=", "<NUM_LIT>", ";" ]
[ "int", "FPSI", "=", "FI", "->", "getFramePointerSaveIndex", "(", ")", ";", "const", "bool", "isPPC64", "=", "Subtarget", ".", "isPPC64", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "if", "(", "!", "FPSI...
LLVM
ARM
CPP
code_generation
CPU
633,808
[ "void", "ARMBaseInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegi...
[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]
LLVM
SystemZ
CPP
next_suggestion
CPU
633,809
[ "}" ]
[ "SystemZTDCPass", "(", ")", ":", "FunctionPass", "(", "ID", ")", "{", "initializeSystemZTDCPassPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";" ]
GCC
rs6000
MD
program_repair
CPU
633,810
[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>" ]
[ "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "define_insn", "<STR_LIT>" ]
LLVM
ARM
CPP
next_suggestion
CPU
633,811
[ "}" ]
[ "ConstantPoolSDNode", "*", "CP", "=", "cast", "<", "ConstantPoolSDNode", ">", "(", "Op", ")", ";", "SDValue", "Res", ";", "if", "(", "CP", "->", "isMachineConstantPoolEntry", "(", ")", ")", "Res", "=", "DAG", ".", "getTargetConstantPool", "(", "CP", "->", ...
LLVM
PowerPC
TD
stmt_completion
CPU
633,812
[ ":", "$", "XB", ")", ")", "]", ">", ";" ]
[ "def", "XSCVDPUXWSs", ":", "XX2Form", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", "vssrc", ":", "$", "XT", ")", ",", "(", "ins", "vssrc", ":", "$", "XB", ")", ",", "<STR_LIT>", ",", "IIC_VecFP", ",", "[", "(", "set", "f32", ":", "$", "X...
LLVM
Mips
CPP
program_repair
CPU
633,813
[ "<FIXS>", "bool", "isEligibleForTailCallOptimization", "(", "const", "MipsCC", "&", "MipsCCInfo", ",", "unsigned", "NextStackOffset", ",", "const", "MipsFunctionInfo", "&", "FI", ")", "const", "override", ";", "<FIXE>" ]
[ "MachineBasicBlock", "*", "MBB", ")", "const", "override", ";", "private", ":", "<BUGS>", "bool", "isEligibleForTailCallOptimization", "(", "const", "CCState", "&", "CCInfo", ",", "unsigned", "NextStackOffset", ",", "const", "MipsFunctionInfo", "&", "FI", ")", "co...
LLVM
Mips
TD
stmt_completion
CPU
633,814
[ ";" ]
[ "def", "FADD_W", ":", "FADD_W_ENC", ",", "FADD_W_DESC" ]
LLVM
AArch64
TD
next_suggestion
CPU
633,815
[ "}" ]
[ "def", "uimm6s16", ":", "Operand", "<", "i64", ">", ",", "ImmLeaf", "<", "i64", ",", "[", "{", "return", "Imm", ">", "=", "<NUM_LIT>", "&", "&", "Imm", "<", "(", "<NUM_LIT>", "*", "<NUM_LIT>", ")", "&", "&", "(", "(", "Imm", "%", "<NUM_LIT>", ")"...
LLVM
WebAssembly
CPP
next_suggestion
Virtual ISA
633,816
[ "}" ]
[ "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "WebAssembly", "::", "COPY_I32", ":", "case", "WebAssembly", "::", "COPY_I64", ":", "case", "WebAssembly", "::", "COPY_F32", ":", "case", "WebAssembly", "::", "COPY_F64", ":", "return", "tr...
LLVM
ARM
TD
stmt_completion
CPU
633,817
[ ",", "fadd", ",", "<NUM_LIT>", ">", ";" ]
[ "def", "VADDfd", ":", "N3VD", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "IIC_VBIND", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "v2f32", ",", "v2f32" ]
LLVM
ARM64
TD
stmt_completion
CPU
633,818
[ "<NUM_LIT>", ";" ]
[ "def", "XDr", ":", "BaseUnscaledConversion", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "GPR64", ",", "FPR64", ",", "asm", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=" ]
LLVM
X86
CPP
next_suggestion
CPU
633,819
[ "if", "(", "TRI", "->", "hasBasePointer", "(", "MF", ")", ")", "SavedRegs", ".", "set", "(", "TRI", "->", "getBaseRegister", "(", ")", ")", ";" ]
[ "int64_t", "TailCallReturnAddrDelta", "=", "X86FI", "->", "getTCReturnAddrDelta", "(", ")", ";", "if", "(", "TailCallReturnAddrDelta", "<", "<NUM_LIT>", ")", "{", "MFI", "->", "CreateFixedObject", "(", "-", "TailCallReturnAddrDelta", ",", "TailCallReturnAddrDelta", "-...
LLVM
ARM
CPP
next_suggestion
CPU
633,820
[ "}" ]
[ "Instruction", "*", "Acc", "=", "R", ".", "AccIntAdd", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "\\n- Analysing:\\t", "<STR_LIT>", "<<", "*", "Acc", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "std", "::", "function", "<", "bool", ...
GCC
sparc
CPP
code_generation
CPU
633,821
[ "static", "int", "emit_save_or_restore_regs", "(", "unsigned", "int", "low", ",", "unsigned", "int", "high", ",", "rtx", "base", ",", "int", "offset", ",", "int", "leaf_function", ",", "sorr_pred_t", "save_p", ",", "sorr_act_t", "action_true", ",", "sorr_act_t",...
[ "Emit", "code", "to", "save", "call-saved", "registers", "." ]
LLVM
ARM
CPP
next_suggestion
CPU
633,822
[ "Binary", "|=", "(", "RegT", "<<", "<STR_LIT>", "::", "<STR_LIT>", ")", ";" ]
[ "Binary", "|=", "(", "IsThumb", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "II", "->", "getPredicate", "(", "&", "MI", ")", ")", "<<", "<STR_LIT>", "::", "<STR_LIT>", ";", "unsigned", "RegT", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "ge...
LLVM
X86
CPP
program_repair
CPU
633,823
[ "<FIXS>", "void", "addPostRegAlloc", "(", ")", "override", ";", "void", "addPreEmitPass", "(", ")", "override", ";", "<FIXE>" ]
[ "void", "addIRPasses", "(", ")", "override", ";", "bool", "addInstSelector", "(", ")", "override", ";", "bool", "addILPOpts", "(", ")", "override", ";", "<BUGS>", "bool", "addPreRegAlloc", "(", ")", "override", ";", "bool", "addPostRegAlloc", "(", ")", "over...
LLVM
ARM
CPP
stmt_completion
CPU
633,824
[ ")", "{" ]
[ "static", "inline", "unsigned", "getT1Cond", "(", "uint32_t", "insn" ]
GCC
nds32
MD
stmt_completion
CPU
633,825
[ "<STR_LIT>", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>" ]
LLVM
X86
CPP
code_generation
CPU
633,826
[ "bool", "FPS", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "bool", "FPIsUsed", "=", "false", ";", "static_assert", "(", "X86", "::", "FP6", "==", "X86", "::", "FP0", "+", "<NUM_LIT>", ",", "<STR_LIT>", "Register enums aren't sort...
[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
LLVM
ARM
TD
next_suggestion
CPU
633,827
[ "}" ]
[ "let", "Name", "=", "<STR_LIT>", "#", "shift", "#", "<STR_LIT>", ";", "let", "PredicateMethod", "=", "<STR_LIT>", "#", "shift", "#", "<STR_LIT>", ";", "let", "RenderMethod", "=", "<STR_LIT>", ";" ]
LLVM
Hexagon
TD
stmt_completion
DSP
633,828
[ "USR_OVF", "]", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", ...
LLVM
M88k
CPP
stmt_completion
MPU
633,829
[ "<STR_LIT>", "M88k", "<STR_LIT>", ")", ";" ]
[ "RegisterTarget", "<", "Triple", "::", "m88k", ",", "false", ">", "X", "(", "getTheM88kTarget", "(", ")", ",", "<STR_LIT>", "m88k", "<STR_LIT>", ",", "<STR_LIT>", "M88k", "<STR_LIT>", "," ]
LLVM
XCore
CPP
stmt_completion
MPU
633,830
[ "Op3", ")", ")", ";" ]
[ "DecodeGRRegsRegisterClass", "(", "Inst", ",", "Op1", ",", "Address", ",", "Decoder", ")", ";", "DecodeGRRegsRegisterClass", "(", "Inst", ",", "Op2", ",", "Address", ",", "Decoder", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(...
LLVM
PowerPC
TD
stmt_completion
CPU
633,831
[ ",", "[", "]", ">", ";" ]
[ "def", "PPClo", ":", "SDNode", "<", "<STR_LIT>", ",", "SDTIntBinOp" ]
LLVM
X86
TD
stmt_completion
CPU
633,832
[ ")", ",", "<NUM_LIT>", ",", "<STR_LIT>", ">", ";" ]
[ "def", ":", "InstAlias", "<", "<STR_LIT>", ",", "(", "VCVTTPD2DQrm", "VR128", ":", "$", "dst", ",", "f128mem", ":", "$", "src" ]
LLVM
WebAssembly
CPP
stmt_completion
Virtual ISA
633,833
[ "&", "WebAssembly", "::", "I32RegClass", ")", ";" ]
[ "case", "EQ_I64", ":", "Def", "->", "setDesc", "(", "TII", ".", "get", "(", "NE_I64", ")", ")", ";", "Inverted", "=", "true", ";", "break", ";", "case", "NE_I64", ":", "Def", "->", "setDesc", "(", "TII", ".", "get", "(", "EQ_I64", ")", ")", ";", ...
GCC
microblaze
CPP
code_generation
MPU
633,834
[ "int", "simple_memory_operand", "(", "rtx", "op", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{", "rtx", "addr", ",", "plus0", ",", "plus1", ";", "if", "(", "GET_CODE", "(", "op", ")", "!=", "MEM", ")", "return", "<NUM_LIT>", ";", "if", "(", ...
[ "Return", "truth", "value", "if", "a", "memory", "operand", "fits", "in", "a", "single", "instruction", "(", "ie", ",", "register", "+", "small", "offset", ")", "." ]
GCC
i386
CPP
stmt_completion
CPU
633,835
[ ")", "_", "_", "B", ")", ";" ]
[ "return", "(", "_", "_", "m128i", ")", "(", "(", "_", "_", "v16qi", ")", "_", "_", "A", ">", "(", "_", "_", "v16qi" ]
LLVM
SPIRV
CPP
program_repair
Virtual ISA
633,836
[ "<FIXS>", "Register", "getFuncReg", "(", "const", "Function", "*", "F", ")", "{", "assert", "(", "F", "&&", "<STR_LIT>", "Function is null", "<STR_LIT>", ")", ";", "auto", "FuncReg", "=", "FuncNameMap", ".", "find", "(", "getFunctionGlobalIdentifier", "(", "F"...
[ "DenseMap", "int", ",", "Register", ">", "BBNumToRegMap", ";", "<BUGS>", "Register", "getFuncReg", "(", "std", "::", "string", "FuncName", ")", "{", "auto", "FuncReg", "=", "FuncNameMap", ".", "find", "(", "FuncName", ")", ";", "<BUGE>", "assert", "(", "Fu...
LLVM
Hexagon
TD
next_suggestion
DSP
633,837
[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]
[ "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Ins...
LLVM
VE
TD
stmt_completion
CPU
633,838
[ ",", "v256f64", ":", "$", "vz", ",", "i32", ":", "$", "vl", ",", "v256f64", ":", "$", "pt", ")", ">", ";" ]
[ "def", ":", "Pat", "<", "(", "int_ve_vl_vsubswsx_vvvvl", "v256f64", ":", "$", "vy", ",", "v256f64", ":", "$", "vz", ",", "v256f64", ":", "$", "pt", ",", "i32", ":", "$", "vl", ")", ",", "(", "VSUBSWSXvvl_v", "v256f64", ":", "$", "vy" ]
LLVM
AArch64
CPP
next_suggestion
CPU
633,839
[ "}" ]
[ "assert", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "MVT", "::", "i128", "&&", "<STR_LIT>", "AtomicCmpSwap on types less than 128 should be legal", "<STR_LIT>", ")", ";", "if", "(", "Subtarget", "->", "hasLSE", "(", ")", "||", "Subtarget", "->...
GCC
powerpcspe
MD
stmt_completion
CPU
633,840
[ "SF", "DF", "]", ")" ]
[ "(", "define_mode_iterator", "FP_ISA3", "[" ]
LLVM
Cpu0
CPP
next_suggestion
CPU
633,841
[ "OutStreamer", ".", "EmitInstruction", "(", "TmpInst0", ")", ";" ]
[ "return", ";", "}", "MCInst", "TmpInst0", ";", "MCInstLowering", ".", "Lower", "(", "MI", ",", "TmpInst0", ")", ";" ]
LLVM
HSAIL
TD
stmt_completion
Virtual ISA
633,842
[ "}", "=", "HasDefaultSegment", ";" ]
[ "bit", "InstLane", "=", "<NUM_LIT>", ";", "bit", "InstMem", "=", "<NUM_LIT>", ";", "bit", "InstMemFence", "=", "<NUM_LIT>", ";", "bit", "InstMod", "=", "<NUM_LIT>", ";", "bit", "InstQueryImage", "=", "<NUM_LIT>", ";", "bit", "InstQuerySampler", "=", "<NUM_LIT>...
GCC
sh
MD
next_suggestion
CPU
633,843
[ "<STR_LIT>" ]
[ "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "ior", ":", "SI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", "(", "plus"...
GCC
sparc
MD
next_suggestion
CPU
633,844
[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "zero_extend", ":", "SI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "se...
LLVM
AArch64
CPP
code_generation
CPU
633,845
[ "unsigned", "AArch64InstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "<STR_...
[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...
LLVM
X86
CPP
code_generation
CPU
633,846
[ "static", "unsigned", "getOpcode_EXTEND_VECTOR_INREG", "(", "unsigned", "Opcode", ")", "{", "switch", "(", "Opcode", ")", "{", "case", "ISD", "::", "ANY_EXTEND", ":", "case", "ISD", "::", "ANY_EXTEND_VECTOR_INREG", ":", "return", "ISD", "::", "ANY_EXTEND_VECTOR_IN...
[ "Convert", "*", "_EXTEND", "to", "*", "_EXTEND_VECTOR_INREG", "opcode", "." ]
LLVM
PowerPC
CPP
stmt_completion
CPU
633,847
[ "(", ")", ";" ]
[ "bool", "PPCTTIImpl", "::", "shouldBuildRelLookupTables", "(", ")", "const", "{", "const", "PPCTargetMachine", "&", "TM", "=", "ST", "->", "getTargetMachine" ]
GCC
nds32
CPP
stmt_completion
CPU
633,848
[ "return", "false", ";" ]
[ "if", "(", "(", "GET_MODE_CLASS", "(", "mode1", ")", "==", "MODE_INT", "&&", "GET_MODE_CLASS", "(", "mode2", ")", "==", "MODE_INT", ")", "&&", "GET_MODE_SIZE", "(", "mode1", ")", "<=", "UNITS_PER_WORD", "&&", "GET_MODE_SIZE", "(", "mode2", ")", "<=", "UNIT...
LLVM
AArch64
TD
next_suggestion
CPU
633,849
[ "}" ]
[ "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "immr", ";", "bits", "<", "<NUM_LIT>", ">", "imms", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "le...
LLVM
SystemZ
TD
next_suggestion
CPU
633,850
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "enc", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
[ "class", "DirectiveInsnSIY", "<", "dag", "outs", ",", "dag", "ins", ",", "string", "asmstr", ",", "list", "<", "dag", ">", "pattern", ">", ":", "InstSIY", "<", "<NUM_LIT>", ",", "outs", ",", "ins", ",", "asmstr", ",", "pattern", ">", "{", "bits", "<"...
LLVM
WebAssembly
CPP
program_repair
Virtual ISA
633,851
[ "<FIXS>", "if", "(", "WebAssembly", "::", "canLowerMultivalueReturn", "(", "&", "Subtarget", ")", ")", "{", "<FIXE>" ]
[ "Params", ".", "push_back", "(", "<STR_LIT>", "::", "<STR_LIT>", "::", "I64", ")", ";", "break", ";", "case", "i64_i64_func_i64_i64_i64_i64_i64_i64", ":", "<BUGS>", "if", "(", "Subtarget", ".", "hasMultivalue", "(", ")", ")", "{", "<BUGE>", "Rets", ".", "pus...
LLVM
ARM
CPP
next_suggestion
CPU
633,852
[ "else", "if", "(", "ACPV", "->", "isBlockAddress", "(", ")", ")", "NewCPV", "=", "ARMConstantPoolConstant", "::" ]
[ "unsigned", "PCLabelId", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "ARMConstantPoolValue", "*", "NewCPV", "=", "nullptr", ";", "if", "(", "ACPV", "->", "isGlobalValue", "(", ")", ")", "NewCPV", "=", "ARMConstantPoolConstant", "::", "Create", "(", ...
LLVM
X86
CPP
program_repair
CPU
633,853
[ "<FIXS>", "SDValue", "FSetCC", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "i1", ",", "CMP00", ",", "<FIXE>" ]
[ "unsigned", "x86cc", "=", "(", "cc0", "==", "X86", "::", "COND_E", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "if", "(", "Subtarget", ".", "hasAVX512", "(", ")", ")", "{", "<BUGS>", "SDValue", "FSetCC", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ...
GCC
tilegx
MD
stmt_completion
VLIW
633,854
[ ")", ")", "]" ]
[ "(", "vec_select", ":", "V4HI", "(", "vec_concat", ":", "V8HI", "(", "match_operand", ":", "V4HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V4HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "parallel", "[", "(", "con...
LLVM
Hexagon
TD
stmt_completion
DSP
633,855
[ "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "def", "A2_paddif", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rs32", ",", "s32_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_4c5ba658", ",", ...
GCC
aarch64
CPP
stmt_completion
CPU
633,856
[ "_", "_", "b", ")", ";" ]
[ "vcvth_n_u32_f16", "(", "float16_t", "_", "_", "a", ",", "const", "int", "_", "_", "b", ")", "{", "return", "_", "_", "builtin_aarch64_fcvtzuhfsi_uss", "(", "_", "_", "a", "," ]
LLVM
PowerPC
TD
stmt_completion
CPU
633,857
[ "<STR_LIT>", ";" ]
[ "let", "DecoderMethod", "=", "<STR_LIT>", ";", "let", "OperandType", "=" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
633,858
[ "const", "{" ]
[ "bool", "isVOP2", "(", "uint16_t", "Opcode", ")" ]
LLVM
ARM64
TD
stmt_completion
CPU
633,859
[ "GPR64", ":", "$", "Xm", ")", ">", ";" ]
[ "def", ":", "Pat", "<", "(", "not", "GPR64", ":", "$", "Xm", ")", ",", "(", "ORNXrr", "XZR", "," ]
LLVM
Hexagon
TD
next_suggestion
DSP
633,860
[ "let", "opExtendable", "=", "<NUM_LIT>", ";" ]
[ "let", "accessSize", "=", "DoubleWordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "GP", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isPredicable", "=", "<NUM_LIT>", ";" ]
LLVM
SPIRV
CPP
stmt_completion
Virtual ISA
633,861
[ ")", ";" ]
[ "BBCases", ".", "push_back", "(", "BB", ")", ";", "Args", ".", "push_back", "(", "BlockAddress", "::", "get", "(", "BB", "->", "getParent", "(", ")", ",", "BB", ")", ")", ";", "}", "else", "{", "report_fatal_error", "(", "<STR_LIT>", "Unexpected switch o...
GCC
pdp10
MD
stmt_completion
MPU
633,862
[ ")", "(", "const_int", "<NUM_LIT>", ")", ")" ]
[ "{", "pdp10_remove_unnecessary_label", "(", "insn", ",", "operands", "[", "<NUM_LIT>", "]", ")", "if", "(", "get_attr_length", "(", "insn", ")", "=", "=", "<NUM_LIT>", ")", "return", "<STR_LIT>", "else", "{", "output_asm_insn", "(", "<STR_LIT>", ",", "operands...
GCC
arm
CPP
stmt_completion
CPU
633,863
[ "a", ",", "_", "_", "b", ")", ";" ]
[ "return", "_", "_", "builtin_mve_vrshlq_n_sv16qi", "(", "_", "_" ]
LLVM
X86
CPP
stmt_completion
CPU
633,864
[ "Imm", ")", ";" ]
[ "case", "X86", "::", "VBLENDPSrri", ":", "case", "X86", "::", "VBLENDPDYrri", ":", "case", "X86", "::", "VBLENDPSYrri", ":", "case", "X86", "::", "VPBLENDDrri", ":", "case", "X86", "::", "VPBLENDWrri", ":", "case", "X86", "::", "VPBLENDDYrri", ":", "case",...
LLVM
Mips
CPP
next_suggestion
CPU
633,865
[ "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ";" ]
[ "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FIN", "->", "getIndex", "(", ")", ",", "MVT", "::", "i32", ")", ";", "}", "else", "{", "Base", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "Offset", "=", "CurDAG", "->", ...
GCC
aarch64
MD
stmt_completion
CPU
633,866
[ "(", "V16QI", "<STR_LIT>", ")" ]
[ "(", "define_mode_attr", "Vwtype", "[", "(", "V8QI", "<STR_LIT>", ")", "(", "V4HI", "<STR_LIT>", ")", "(", "V2SI", "<STR_LIT>", ")" ]
LLVM
PowerPC
CPP
next_suggestion
CPU
633,867
[ "const", "TargetMachine", "&", "TM", "=", "DAG", ".", "getTarget", "(", ")", ";" ]
[ "SDValue", "PPCTargetLowering", "::", "LowerConstantPool", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "EVT", "PtrVT", "=", "Op", ".", "getValueType", "(", ")", ";", "ConstantPoolSDNode", "*", "CP", "=", "cast", "<", "ConstantPoolSDNode", ...
GCC
arm
CPP
code_generation
CPU
633,868
[ "tree", "function_resolver", "::", "resolve_uniform_opt_n", "(", "unsigned", "int", "nops", ")", "{", "unsigned", "int", "i", ",", "nargs", ";", "type_suffix_index", "type", ";", "if", "(", "!", "check_gp_argument", "(", "nops", ",", "i", ",", "nargs", ")", ...
[ "Resolve", "a", "(", "possibly", "predicated", ")", "function", "that", "offers", "a", "choice", "between", "taking", ":", "-", "NOPS", "like-typed", "vector", "arguments", "or", "-", "NOPS", "-", "1", "like-typed", "vector", "arguments", "followed", "by", "...
LLVM
Dcpu16
CPP
next_suggestion
CPU
633,869
[ "return", "DAG", ".", "getMergeValues", "(", "Ops2", ",", "<NUM_LIT>", ",", "dl", ")", ";" ]
[ "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "LHS", ",", "RHS", "}", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "Signed", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VTs", ",", "Ops"...
LLVM
M88k
TD
program_repair
MPU
633,870
[ "<FIXS>", "class", "F_IRCD", "bits", "<NUM_LIT>", ">", "func", ",", "RegisterOperand", "cls", ",", "string", "asm", ",", "list", "dag", ">", "pattern", "=", "[", "]", ">", ":", "F_I", "(", "outs", "GPR64", ":", "$", "rd", ")", ",", "(", "ins", "GPR...
[ "}", "<BUGS>", "class", "F_IRCD", "bits", "<NUM_LIT>", ">", "func", ",", "string", "asm", ",", "list", "dag", ">", "pattern", "=", "[", "]", ">", ":", "F_I", "(", "outs", "GPR64", ":", "$", "rd", ")", ",", "(", "ins", "GPR", ":", "$", "rs1", ",...
LLVM
ARM
CPP
stmt_completion
CPU
633,871
[ "ResultPtr", ";" ]
[ "case", "ARM", "::", "reloc_arm_vfp_cp_entry", ":", "case", "ARM", "::", "reloc_arm_relative", ":", "{", "ResultPtr", "=", "ResultPtr", "-", "(", "intptr_t", ")", "RelocPos", "-", "<NUM_LIT>", ";", "if", "(", "ResultPtr", ">=", "<NUM_LIT>", ")", "*", "(", ...
GCC
sh
MD
next_suggestion
CPU
633,872
[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC
arm
CPP
stmt_completion
CPU
633,873
[ "_", "_", "b", ",", "_", "_", "p", ")", ";" ]
[ "_", "_", "arm_vcaddq_rot270_x_f32", "(", "float32x4_t", "_", "_", "a", ",", "float32x4_t", "_", "_", "b", ",", "mve_pred16_t", "_", "_", "p", ")", "{", "return", "_", "_", "builtin_mve_vcaddq_rot270_m_fv4sf", "(", "_", "_", "arm_vuninitializedq_f32", "(", "...
LLVM
ARM64
CPP
stmt_completion
CPU
633,874
[ "getImm", "(", ")", ";" ]
[ "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "assert", "(", "MO", ".", "isImm", "(", ")", "&&", "<STR_LIT>", "Expected an immediate value for the scale amount!", "<STR_LIT>", ")", ";", "return", "<NUM_LIT>", "-", "MO",...
GCC
sh
CPP
next_suggestion
CPU
633,875
[ "}" ]
[ "rtx", "target", "=", "operands", "[", "<NUM_LIT>", "]", ";", "rtx", "op0", "=", "operands", "[", "<NUM_LIT>", "]", ";", "rtx", "op1", "=", "operands", "[", "<NUM_LIT>", "]", ";", "rtx", "result", "=", "target", ";", "HOST_WIDE_INT", "val", ";", "if", ...
LLVM
Hexagon
CPP
stmt_completion
DSP
633,876
[ ";" ]
[ "unsigned", "getInlineAsmMemConstraint", "(", "StringRef", "ConstraintCode", ")", "const", "override", "{", "if", "(", "ConstraintCode", "==", "<STR_LIT>", "o", "<STR_LIT>", ")", "return", "InlineAsm", "::", "Constraint_o", ";", "return", "TargetLowering", "::", "ge...
LLVM
BPF
CPP
next_suggestion
Virtual ISA
633,877
[ "return", "dyn_cast", "<", "DICompositeType", ">", "(", "stripQualifiers", "(", "Ty", ")", ")", "==", "CTy", ";" ]
[ "uint32_t", "PTyTag", "=", "PTy", "->", "getTag", "(", ")", ";", "assert", "(", "PTyTag", "==", "dwarf", "::", "DW_TAG_array_type", "||", "PTyTag", "==", "dwarf", "::", "DW_TAG_structure_type", "||", "PTyTag", "==", "dwarf", "::", "DW_TAG_union_type", ")", "...
GCC
i386
CPP
code_generation
CPU
633,878
[ "static", "void", "i386_pe_seh_fini", "(", "FILE", "*", "f", ")", "{", "if", "(", "!", "TARGET_SEH", ")", "return", ";", "if", "(", "cfun", "->", "is_thunk", ")", "return", ";", "fputs", "(", "<STR_LIT>", "\\t.seh_endproc\\n", "<STR_LIT>", ",", "f", ")",...
[ "Emit", "an", "assembler", "directive", "for", "the", "end", "of", "the", "function", "." ]
GCC
i386
CPP
program_repair
CPU
633,879
[ "<FIXS>", "gcc_unreachable", "(", ")", ";", "<FIXE>" ]
[ "emit_insn", "(", "gen_subdi3_carry_rex64", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "val", ",", "compare_op", ")", ")", ";", "break", ";", "default", ":", "<BUGS>", "abort", "(", ")", ";", "<BUGE>", "}", "}", ...
LLVM
WebAssembly
CPP
program_repair
Virtual ISA
633,880
[ "<FIXS>", "bool", "error", "(", "const", "Twine", "&", "Msg", ",", "SMLoc", "Loc", "=", "SMLoc", "(", ")", ")", "{", "return", "Parser", ".", "Error", "(", "Loc", ".", "isValid", "(", ")", "?", "Loc", ":", "Lexer", ".", "getTok", "(", ")", ".", ...
[ "return", "Parser", ".", "Error", "(", "Tok", ".", "getLoc", "(", ")", ",", "Msg", "+", "Tok", ".", "getString", "(", ")", ")", ";", "}", "<BUGS>", "bool", "error", "(", "const", "Twine", "&", "Msg", ")", "{", "return", "Parser", ".", "Error", "(...
LLVM
rvex
CPP
next_suggestion
VLIW
633,881
[ "}" ]
[ "const", "char", "*", "rvexTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "rvexISD::JmpLink", "<STR_LIT>", ";", "cas...
LLVM
AArch64
TD
next_suggestion
CPU
633,882
[ "}", "]", ",", "fpimm16XForm", ">", "{", "let", "ParserMatchClass", "=", "FPImmOperand", ";" ]
[ "APFloat", "InVal", "=", "N", "-", ">", "getValueAPF", "(", ")", ";", "uint32_t", "enc", "=", "AArch64_AM", ":", ":", "getFP64Imm", "(", "InVal", ")", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "enc", ",", "SDLoc", "(", "N", ")", ",...
GCC
aarch64
MD
next_suggestion
CPU
633,883
[ "}" ]
[ "(", "minus", ":", "VDQHS", "(", "match_operand", ":", "VDQHS", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mult", ":", "VDQHS", "(", "vec_duplicate", ":", "VDQHS", "(", "vec_select", ":", "<", "VEL", ">", "(", "match_operand", ":", "<", "VSWAP_WIDTH...
GCC
loongarch
CPP
stmt_completion
CPU
633,884
[ "_", "m128i", "_", "_", "lsx_vclo_h", "(", "_", "_", "m128i", "_", "<NUM_LIT>", ")", "{" ]
[ "extern", "_", "_", "inline", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_" ]
LLVM
SystemZ
TD
stmt_completion
CPU
633,885
[ "(", "operator", "(", "tr2", ".", "vt", "tr2", ".", "op", ":", "$", "V2", ")", ",", "(", "tr3", ".", "vt", "tr3", ".", "op", ":", "$", "V3", ")", ",", "(", "tr4", ".", "vt", "tr4", ".", "op", ":", "$", "V4", ")", ",", "m6mask", ":", "$"...
[ "class", "QuaternaryVRRd", "<", "string", "mnemonic", ",", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "SDPatternOperator", "operator", ",", "TypedReg", "tr1", ",", "TypedReg", "tr2", ",", "TypedReg", "tr3", ",", "TypedReg", "tr4", ",", "bits", "<", "<NUM_...
LLVM
X86
TD
program_repair
CPU
633,886
[ "<FIXS>", "defm", ":", "SKLWriteResPair", "WriteALU", ",", "[", "SKLPort0156", "]", ",", "<NUM_LIT>", ">", ";", "defm", ":", "SKLWriteResPair", "WriteIMul", ",", "[", "SKLPort1", "]", ",", "<NUM_LIT>", ">", ";", "defm", ":", "SKLWriteResPair", "WriteIMul64", ...
[ "def", ":", "WriteRes", "WriteRMW", ",", "[", "SKLPort237", ",", "SKLPort4", "]", ">", ";", "<BUGS>", "defm", ":", "SKLWriteResPair", "WriteALU", ",", "[", "SKLPort0156", "]", ",", "<NUM_LIT>", ">", ";", "defm", ":", "SKLWriteResPair", "WriteIMul", ",", "[...
GCC
i386
MD
program_repair
CPU
633,887
[ "<FIXS>", "if", "(", "MODE", ">", "mode", "=", "=", "V16SFmode", ")", "emit_insn", "(", "gen_ufloatv16siv16sf2", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "elseix86_expand_vector_convert_uns_vsivsf", "(", "operands...
[ "(", "match_operand", ":", "sseintvecmode", ">", "<NUM_LIT>", "<STR_LIT>", ")", "]", "<STR_LIT>", "{", "<BUGS>", "ix86_expand_vector_convert_uns_vsivsf", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", "<BUGE>", "DONE", "}", ...
LLVM
X86
TD
program_repair
CPU
633,888
[ "<FIXS>", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<FIXE>", "<FIXS>", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<FIXE>", "<FIXS>", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ...
[ "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<BUGS>", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<BUGE>", "<STR_LIT>", ",", "<BUGS>", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "...
LLVM
TMS320C64X
CPP
next_suggestion
VLIW
633,889
[ "}" ]
[ "if", "(", "MI", "->", "getDesc", "(", ")", ".", "TSFlags", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "if", "(", "ST", ".", "enablePostRAScheduler", "(", ")", ")", "{", "if", "(", "fuOp", "&", "<NUM_LIT>", ")", "OS", "<<", "<STR_LIT>", "T2", "...
LLVM
SNES
CPP
stmt_completion
DSP
633,890
[ "*", "RetVal", ")", ",", "FnType", ")", ";" ]
[ "FunctionType", "*", "FnType", "=", "FunctionType", "::", "get", "(", "Type", "::", "getVoidTy", "(", "Ctx", ")", ",", "{", "RetVal", "->", "getType", "(", ")", "}", ",", "false", ")", ";", "Constant", "*", "Fn", "=", "F", ".", "getParent", "(", ")...
LLVM
X86
CPP
next_suggestion
CPU
633,891
[ "}" ]
[ "Type", "*", "MaskTy", "=", "C", "->", "getType", "(", ")", ";", "unsigned", "MaskTySize", "=", "MaskTy", "->", "getPrimitiveSizeInBits", "(", ")", ";", "(", "void", ")", "MaskTySize", ";", "assert", "(", "(", "MaskTySize", "==", "<NUM_LIT>", "||", "Mask...
LLVM
ARM
TD
next_suggestion
CPU
633,892
[ "}" ]
[ "let", "DecoderMethod", "=", "<STR_LIT>", ";", "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "PostIdxRegAsmOperand", ";", "let", "MIOperandInfo", "=", "(", "ops", "GPRnopc", ",", "i32imm", ")", ";" ]
LLVM
Lanai
CPP
code_generation
CPU
633,893
[ "SDValue", "LanaiTargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InGlue", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", "...
[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]
LLVM
AArch64
TD
next_suggestion
CPU
633,894
[ "}" ]
[ "class", "SIMDDupFromElement", "<", "bit", "Q", ",", "string", "dstkind", ",", "string", "srckind", ",", "ValueType", "vectype", ",", "ValueType", "insreg", ",", "RegisterOperand", "vecreg", ",", "Operand", "idxtype", ",", "SDNode", "OpNode", ">", ":", "BaseSI...
GCC
rs6000
CPP
code_generation
CPU
633,895
[ "static", "void", "def_builtin", "(", "const", "char", "*", "name", ",", "tree", "type", ",", "enum", "rs6000_builtins", "code", ")", "{", "tree", "t", ";", "unsigned", "classify", "=", "rs6000_builtin_info", "[", "(", "int", ")", "code", "]", ".", "attr...
[ "Add", "a", "SPARC", "builtin", "function", "with", "NAME", ",", "ICODE", ",", "CODE", "and", "TYPE", ".", "Return", "the", "function", "decl", "or", "NULL_TREE", "if", "the", "builtin", "was", "not", "added", "." ]
LLVM
ARM64
TD
next_suggestion
CPU
633,896
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "offset", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<...
GCC
cris
CPP
stmt_completion
MPU
633,897
[ ")", ";" ]
[ "return", "cris_function_arg_1", "(", "ca", ",", "arg", ",", "true" ]
LLVM
Hexagon
TD
next_suggestion
DSP
633,898
[ "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ...
GCC
mips
MD
program_repair
CPU
633,899
[ "<FIXS>", "}", ")", "<FIXE>" ]
[ "emit_insn", "(", "gen_mfhisi_di", "(", "operands", "[", "<NUM_LIT>", "]", ",", "hilo", ")", ")", "}", "DONE", "<BUGS>", "}", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", ...