audio audioduration (s) 30 30 | text stringlengths 23 470 |
|---|---|
<|0.00|>製造電晶體的最初目標<|2.36|><|2.36|>威廉·蕭克利於 1963 年<|5.16|><|5.16|>離開了他幫助創建的半導體產業<|8.04|><|8.04|>成為史丹佛大學的電機工程教授<|11.24|><|11.24|>之後，因為他所散佈的人類智力遺傳理論<|15.04|><|15.04|>引發了許多爭議<|16.72|><|16.72|>許多人認為這是種族偏見主義<|19.72|> | |
<|0.00|>1.1.4 特徵尺寸和晶圓尺寸<|4.40|><|4.80|>西元兩千年之前<|6.60|><|6.80|>半導體產業的特徵尺寸<|9.00|><|9.10|>feature size<|10.10|><|10.30|>通常以微米為單位<|12.20|><|12.40|>等於一米的百萬分之一<|14.40|><|14.50|>是十億分之<|15.80|><|16.00|>以μm表示<|17.40|><|17.70|>舉例<|18.40|><|18.50|>人類頭髮的直徑<|20.10|><|20.10|>約爲五十至一百微米<|22.30|><|22.70|>西元兩千年後<|24.30|><|24.50|>半導體技術推... | |
<|0.00|>ULSI 成為 LSI 的最後一個也是整合度最高的層次<|5.60|> | |
<|0.00|>1.2 概述 IC 晶片製造是一種非常複雜的技術<|5.30|><|5.70|>包含材料製造、晶圓製造、電路設計<|9.90|><|10.00|>無塵室技術、製程設備、檢測機臺<|13.70|><|13.90|>晶圓製程、晶粒測試<|16.30|><|16.50|>晶片封裝和最後的晶片測試<|19.90|><|20.30|>1.2.1 材料製備<|22.70|><|23.30|>製造晶圓需投入許多“原”材料<|26.10|><|26.50|>晶圓製造過程中，如化學氣相沉積<|29.90|> | |
<|0.00|>另一類為“無晶圓廠”的半導體公司<|3.00|><|3.00|>這種公司只有自己的設計團隊和測試中心<|8.00|><|8.00|>接受以電子產業為主的客戶訂單<|11.00|><|11.00|>並根據顧客的規格設計晶片<|13.00|><|13.00|>然後與晶圓代工公司簽約<|16.00|><|16.00|>並依照他們的設計生產晶圓<|19.00|><|19.00|>有些設計公司用自己的測試中心<|22.00|><|22.00|>去測試晶圓代工廠生產且交付的晶片<|26.00|><|26.00|>有些無晶圓廠公司甚至完全依賴其供應商<|30.00|> | |
<|0.00|>又由於晶圓尺寸的增加，每片晶圓能生產出更多的晶片<|5.50|><|6.00|>這兩種方式可以使得 IC 晶片製造商獲得更多利潤<|11.00|><|11.50|>6) 技術節點過去被定義為最小圖案間距的一部分<|16.50|><|17.00|>現在奈米的數字或多或少只是代號<|20.50|> | |
<|0.00|>才能為研發提供資金<|1.90|><|2.20|>並繼續最先進的 IC 技術競賽<|4.80|><|5.70|>在可預見的未來<|7.00|><|7.30|>摩爾定律將逐漸成為歷史<|9.70|><|10.30|>IC 技術的進步<|11.60|><|11.80|>將由追求更高利潤法則決定<|14.30|><|15.00|>半導體產業最終會成為一個成熟的產業<|18.50|><|18.90|>就像許多傳統製造業一樣<|21.00|><|21.60|>技術將以更溫和的速度繼續前進<|24.90|> | |
<|0.00|>光學和電子顯微鏡被廣泛用於檢查圖案、輪廓和對準<|5.80|><|6.10|>一些檢測機臺使用紅外線和 X 射線來測量和分析化學成分及其濃度<|13.60|><|14.00|>保持測試和量測機臺於正常的工作狀態非常重要<|19.20|><|19.50|>否則有時會導致誤判，誤以為機臺故障而停機，反而影響了整體的生產效率<|27.10|> | |
<|0.00|>威廉·蕭克利 (William Shockley<|2.60|><|2.60|>1910年2月13日<|4.88|><|4.88|>1989年8月12日<|7.32|><|7.32|>不甘心被排除在如此重要的發明之外<|10.72|><|10.72|>決心在這一項發現中留下自己的印記<|14.44|><|14.44|>蕭克利在聖誕假期非常努力地研究<|17.76|><|17.76|>雙載子電晶體的工作原理<|20.36|><|20.36|>他解決了這個問題<|21.96|><|21.96|>並於 1949 年發表了他的理論<|25.44|><|25.44|>他還預測了另一種電晶體<|27.72|> | |
<|0.00|>1.3 本章總結<|3.00|><|3.50|>1) 第一個電晶體由威廉·蕭克利、約翰·巴丁和華特·布拉頓發明<|10.20|><|10.70|>2) 傑克·基爾比和羅伯特·諾伊斯共同發明瞭 IC<|16.00|><|16.50|>3) 離散式元件是單一的電子元件，如電阻、電容、二極體和電晶體<|24.50|> | |
<|0.00|>在後段 (BEoL) 製程中，所有的微影製程都會緊接著進行蝕刻製程<|6.50|><|7.10|>銅金屬化製程中，金屬層的數目決定了多次重複雙鑲嵌製程<|12.80|><|13.10|>介電質化學氣相沉積、微影、介電質蝕刻、去光阻和清洗<|18.70|><|18.90|>微影、介電質蝕刻、去光阻和清洗、金屬層沉積、金屬退火和 CMP<|26.00|> | |
<|0.00|>因此<|0.50|><|0.80|>22.5奈米四分之一的電晶體閘級間距<|4.50|><|4.80|>在22奈米節點仍然適用<|7.30|><|7.80|>普1.10說明瞭技術節點N7到N1<|11.80|><|12.10|>及其最小圖案間距<|13.80|><|14.10|>堅屬間距<|15.00|><|15.40|>資料來自<|16.70|><|16.90|>Luke Vandenhove博士<|18.90|><|19.20|>在2022 SPIE<|21.60|><|21.90|>Plenary Presentation發表的<|24.10|><|24.40|>The Endless Progression ... | |
<|0.00|>12英寸<|0.90|><|1.40|>由於晶圓尺寸的增大<|3.20|><|3.50|>使單一晶圓上<|4.80|><|5.00|>可以放置更多的晶片<|6.70|><|7.20|>從200mm<|8.20|><|8.40|>到300mm<|9.40|><|9.70|>晶圓的面積<|10.70|><|10.90|>增加了<|11.50|><|11.70|>三分二乘二爲<|13.20|><|13.40|>2.25倍<|14.50|><|15.00|>這表示在每個300mm<|17.00|><|17.20|>晶圓上的晶片數目<|18.70|><|18.90|>可以增加一倍多<|20.30|><|20.90|>圖1.11... | |
<|0.00|>稱為整合元件製造商 (IDM<|4.00|><|4.00|>進入 1990 年代之後<|6.00|><|6.00|>IC 產業中產生了兩種半導體公司<|10.00|><|10.00|>一種為“晶圓代工”公司<|12.00|><|12.00|>其擁有晶圓製程工廠<|14.00|><|14.00|>但卻沒有自己的設計部門<|17.00|><|17.00|>他們接受其他公司的訂單<|19.00|><|19.00|>製造光罩 / 倍縮光罩<|21.00|><|21.00|>或從光罩商手中取得光罩 / 倍縮微影光<|26.00|><|26.00|>為客戶處理晶圓及晶片製造<|29.00|> | |
<|0.00|>半導體產業提供運用在製造收音機、電腦<|4.24|><|4.24|>和其它民生及軍用產品等電子產業所需的離散式元件<|9.64|><|9.64|>離散元件是如電阻、電容、二極體<|13.36|><|13.36|>和電晶體等獨立的單顆電子元件<|16.52|><|16.52|>離散式元件現在仍廣泛應用在電子產品上<|20.68|><|20.68|>技術人員可以很容易在許多先進電子系統的<|24.40|><|24.40|>印刷電路板 (PCB) 上看到這種離散式元件<|28.88|> | |
<|0.00|>減少機臺停機時間以提高生產率和增加產能<|4.60|><|4.84|>以提高利潤率非常重要<|7.12|><|7.64|>訓練有素、經驗豐富的工程師和技術人員<|11.68|><|11.96|>在這方面發揮著至關重要的作用<|14.84|><|15.44|>在 1970 年代之前<|17.24|><|17.52|>大多數 IC 製造商都製造自己的製程設備<|21.16|><|21.72|>現在半導體設備公司<|23.56|><|23.80|>為 IC 製造商提供大部分製造設備<|26.92|><|27.48|>他們提供的不僅是複雜的設備<|29.80|> | |
<|0.00|>精確印在一片鍍鉻的玻璃板上<|3.00|><|3.00|>製造出光罩或倍縮光罩<|6.00|><|6.00|>微影製程中，光罩 / 倍縮光罩透<|9.00|><|9.00|>過曝光過程使得光阻產生生化學反應，可<|13.00|><|13.00|>將設計圖案暫時轉印到半導體晶圓表面所<|17.00|><|17.00|>覆蓋的光阻上。 1<|19.00|><|19.00|>980 年代以前，大<|21.00|><|21.00|>多數半導體公司都自行設計、製造及<|24.00|><|24.00|>測試 IC 晶片。這<|26.00|><|26.00|>些傳統的半導體公司被<|28.00|> | |
<|0.00|>構成最小特徵尺寸<|1.70|><|2.10|>IC晶片<|3.10|><|3.30|>可實現的最小特徵尺寸<|5.30|><|5.60|>可能約50AM<|7.00|><|7.30|>或5奈米<|8.20|><|8.80|>圖案化<|9.50|><|9.70|>是特徵尺寸微縮化的<|11.50|><|11.70|>主要技術挑戰之一<|13.30|><|13.90|>將設計好的圖案<|15.30|><|15.50|>轉移到晶圓表面<|16.90|><|17.20|>形成IC元件<|18.60|><|18.90|>是IC製造的一個基本步驟<|21.10|><|21.70|>13.5奈米<|23.00|><|23.20|... | |
<|0.00|>和 P 型 MOS (PMOS) 的元件截面在同一平面<|5.00|><|5.00|>如圖 1.14(c) 截面圖所示<|8.00|><|8.00|>對於實際的 IC 設計，CMOS 反相器佈局通常更緊湊<|14.00|><|14.00|>如圖 1.15 所示<|16.00|><|16.00|>它基本上是在圖 1.14(b) 基礎上將 PMOS 旋轉 180°<|22.00|><|22.00|>放在 NMOS 上方<|24.00|><|24.00|>這樣，NMOS 和 PMOS 的共享閘極被縮短並拉直<|29.00|> | |
<|0.00|>如加法器、邏輯閘、反相器和暫存器<|4.00|><|4.00|>放置於每個模組中並執行副程式<|7.00|><|7.00|>電晶體層級設計<|9.00|><|9.00|>是將個別的電晶體放置在每個邏輯單元中<|13.00|><|13.00|>二進位指令（0 和 1）用於測試邏輯單元的電路設計<|18.00|><|18.00|>測試程序中將設計錯誤消除後<|21.00|><|21.00|>還要確認沒有違反設計規範<|24.00|><|24.00|>與驗證設計符合良率規則的要求<|27.00|><|27.00|>方可將設計的佈局圖<|29.00|> | |
<|0.00|>與N後面的數字無關<|1.80|><|2.20|>N可以代表奈米<|3.50|><|4.00|>此外<|4.50|><|4.80|>您可能會注意到<|6.00|><|6.30|>N7基礎間距<|7.80|><|8.00|>40奈米<|8.80|><|9.10|>大於Intel<|10.00|><|10.20|>10奈米基礎間距<|11.70|><|12.00|>36奈米<|13.00|><|13.50|>意味這些技術來源不同<|15.80|><|16.30|>問題<|16.80|><|17.10|>最小特徵尺寸<|18.40|><|18.60|>是否有其極限<|19.90|><|20.40|>解答<|21.00|><... | |
<|0.00|>1.1 簡史 1.1.1 世界上第一顆電晶體<|6.04|><|6.04|>半導體時代開始於 1947 年聖誕節前夕<|10.32|><|10.32|>AT&T 貝爾 (Bell) 實驗室的兩位科學<|13.56|><|13.56|>約翰·巴丁 (John Bardeen<|15.76|><|15.76|>1908年5月23日-1991年1月30日<|20.32|><|20.32|>和華特·布拉頓 (Walter Br<|23.36|><|23.36|>1902年2月10日-1987年10月13日<|27.96|> | |
<|0.00|>為了提高電子束寫入的生產速度，開發了多束寫入系統<|5.00|><|5.00|>可以投射多束電子束<|7.00|><|7.00|>這些電子束可以獨立控制並同時寫入光罩<|11.00|><|11.00|>一般而言，當鉻膜玻璃上的影像能覆蓋整個晶圓時，稱為光罩<|18.00|><|18.00|>光罩通常以 1 : 1 的比例將圖案轉印到晶圓表面。投<|23.00|><|23.00|>接式曝光和接觸式印像機等曝光系統都使用<|28.00|> | |
<|0.00|>14nm、10nm、N7、N5、N3、N2、A14、A10、A7、A5、A3、A2<|8.80|><|9.30|>這裡 N 代表奈米，A 代表埃 (1埃 =<|13.80|> | |
<|0.00|>在舊金山灣以南的山谷中<|2.32|><|2.32|>創辦了蕭克利半導體實驗室<|5.24|><|5.24|>kman) 儀器公司的資助下<|8.04|><|8.04|>蕭克利的實驗室將充滿果園的山谷<|11.40|><|11.40|>轉變為世界高科技中心<|13.76|><|13.76|>現稱為矽谷<|15.44|><|15.44|>蕭克利吸引了羅伯特·諾伊斯<|18.52|><|18.52|>Robert Noyce) 和高登·摩爾 (Gordon Moor<|21.84|><|21.84|>等才華橫溢的科學家和工程師<|24.72|><|24.72|>到他的實驗室工作<|26.72|><|26.72|>儘管蕭克... | |
<|0.00|>問題<|0.50|><|0.80|>晶圓最大尺寸可以達到多少<|3.10|><|3.70|>解答<|4.10|><|4.40|>由於平板顯示器<|5.90|><|6.10|>FPD製造設備<|7.50|><|7.80|>已經開始處理<|8.90|><|9.10|>尺寸爲2910納米<|10.90|><|11.20|>乘3370納米<|13.00|><|13.30|>的第10.5代<|14.80|><|15.00|>玻璃基底<|15.70|><|16.20|>機械處理<|17.00|><|17.30|>1000毫米<|18.10|><|18.50|>直徑的細晶圓<|19.90|><|20.20|>應該沒有什麼大問題<|... | |
<|0.00|>1.2.5 電路設計<|3.00|><|3.00|>當傑克·基爾比用五個元件含一個電晶<|7.00|><|7.00|>一個電容和三個電阻製作出第一個 IC 時<|11.00|><|11.00|>他以手繪方式設計了電路，如圖 1.13 所示<|16.00|><|16.00|>一個 5nm 晶片 (Apple 的 M1 Ultra) 有 1140 億個電晶體<|23.00|><|23.00|>若沒有強大的電腦設計工具的幫助<|26.00|><|26.00|>設計這些晶片是不可能的<|29.00|> | |
<|0.00|>當然，從表 1.2 和圖 1.10 我們知道<|3.90|><|4.20|>在 FinFET 取代了平面 MOSFET 之後，就不再是這樣了<|8.60|><|9.10|>目前以奈米為單位的數字<|11.30|><|11.60|>或技術節點中 N 之後或 Å (埃) 之後的數字<|15.50|><|15.80|>或多或少只是一個代號<|17.90|><|18.50|>其中一份邏輯 IC 技術路線圖列出的技術節點為<|22.60|> | |
<|0.00|>二氧化矽的優點<|1.40|><|1.90|>在高溫氧化爐中，矽晶圓表面很容易生長出高穩定性的二氧化矽層<|8.80|><|9.10|>作為電隔離和擴散阻擋層<|11.80|><|12.30|>快捷半導體於 1961 年製作出第一批可用於商業化的 IC<|18.20|><|18.70|>這些 IC 僅由四個電晶體組成<|21.60|><|21.90|>每個售價為 150 美元<|24.20|><|24.70|>然而這樣的價格要比購買四個電晶體<|27.90|> | |
<|0.00|>腰叉以0.1T<|2.10|><|2.30|>奈米<|2.80|><|3.00|>以腰叉<|3.80|><|4.00|>乘20的次每刀<|5.60|><|6.20|>問題<|6.70|><|7.00|>IC晶片<|7.90|><|8.10|>可實現的最小特徵尺寸爲多少<|10.60|><|11.10|>解答<|11.60|><|12.00|>IC發展過程中<|13.40|><|13.60|>已經證明<|14.50|><|14.70|>許多關於最小特徵尺寸的預測是錯的<|17.80|><|18.30|>作者不排除以下的預言<|20.30|><|20.40|>是錯誤的<|21.20|><|21.80|>單一矽原子<|22... | |
<|0.00|>1.2.7 晶圓製造<|2.74|><|3.00|>第一個IC 設計人員利用 EDA 工具輔助進行電路設計<|8.10|><|8.80|>光罩製造廠使用設計師提供的光罩佈局檔將設計的圖案轉印到覆蓋有鉻玻璃的光阻上，這<|16.80|><|17.20|>個過程使用雷射或電子束直寫的方式，然後蝕刻鉻玻璃形成光罩；製<|23.90|><|24.20|>成的光罩將送至晶圓廠的黃光區。晶<|27.60|> | |
<|0.00|>1.1 .5 IC 技術節點的定義<|4.10|><|4.60|>很久以前，當技術節點還是以微米 (μm) 來衡量<|9.60|><|9.90|>技術節點，如 3 μm、2 μm、1 μm 等<|14.00|><|14.30|>被定義為最小關鍵尺寸 (CD<|17.50|><|17.80|>通常就是元件中閘極的 CD<|20.70|><|21.10|>在次微米技術時期<|22.90|><|23.10|>閘極 CD 開始出現小於技術節點的數字<|27.00|> | |
<|0.00|>機都可以大大減小在晶圓上產生致命缺陷的機<|6.00|><|6.00|>在相鄰的線性圖案上使用相位移覆蓋技術產生破壞性干涉<|12.00|><|12.00|>可以增強次微米圖案的曝光解析度<|16.00|><|16.00|>這部分內容將在本書第六章討論<|19.00|><|19.00|>製造最簡單的 MOS 電晶體至少需要五道微影<|24.00|><|24.00|>領先先進 IC 晶片甚至需要超過 70 道微影<|29.00|> | |
<|0.00|>即接面型雙載子電晶體<|2.56|><|2.56|>事實證明<|3.64|><|3.64|>這種電晶體更容易大量生產<|6.80|><|6.80|>威廉·蕭克利<|8.04|><|8.04|>約翰·巴丁和華特·布拉頓<|10.40|><|10.40|>因電晶體的發明<|12.04|><|12.04|>而共同分享了 1956 年<|14.56|><|14.56|>獲得諾貝爾物理學獎<|16.72|><|16.72|>電晶體的三位共同發明者<|18.96|><|18.96|>如圖 1.2 所示<|21.12|><|21.12|>由於軍事和民生電子元件的大量需求<|24.76|><|24.76|>半導體產業在 1950 年... | |
<|0.00|>最後產生出超純淨的單晶矽晶柱<|4.00|><|4.00|>單晶矽晶圓就是將圓形晶柱鋸成片狀<|8.00|><|8.00|>就製造方式而言<|10.00|><|10.00|>單晶矽晶片始終呈現圓形<|13.00|><|13.00|>接著將晶圓粗磨、洗淨、蝕刻、研磨、打上編號<|19.00|><|19.00|>最後運送到 IC 晶片製造廠<|22.00|><|22.00|>許多晶圓製造廠甚至為 IC 晶片製造廠<|26.00|><|26.00|>在晶圓表面沉澱一層單晶矽薄膜<|29.50|> | |
<|0.00|>做了一些非常好的研究和開發<|2.68|><|2.68|>但它從未成為一個成功的企業<|5.44|><|5.44|>很大的原因在於其領導者的個性和管理風格<|10.00|><|10.00|>羅伯特·諾伊斯、高登·摩爾等人<|12.88|><|12.88|>離開蕭克利半導體實驗室<|15.28|><|15.28|>並於 1957 年<|16.92|><|16.92|>在快捷 (Fairchild) 相機公司注資下<|20.36|><|20.36|>創辦了快捷半導體公司<|22.68|><|22.68|>Fairchild Semiconductor<|24.68|><|24.68|>這些科學家和工程師<|26.72|>... | |
<|0.00|>所有的金屬層形成後，沉積 CVD 氧化矽和氮化矽作為鈍化層<|6.10|><|6.60|>最後的微影製程定義出打線和形成凸塊的墊片<|10.80|><|11.40|>最後進行晶片測試、晶粒切割、分類、封裝並運送給客戶<|17.20|><|17.60|>IC 廠商需要經過數百道製造步驟和數周時間<|22.20|><|22.40|>才能在晶圓表面做出積體電路的微電子元件<|26.30|> | |
<|0.00|>更重要的是，這樣可以確保落在光罩上的微粒不會在晶圓表面造成缺陷<|7.00|><|7.00|>圖 1.16(a) 為光罩的基本結構<|11.00|><|11.00|>圖 1.16(b) 顯示了衰減相位移光罩的基本結構<|16.00|><|16.00|>圖 1.17 互補式 MOS 電晶體 (CMOS) 反相器中的 IC 佈局和光罩之間的關係<|24.00|> | |
<|0.00|>為了提高和保持製造良率，缺陷檢驗和監控技術也得到迅速發展<|6.40|><|6.90|>光學檢驗系統使用光子來檢測出空白晶圓和圖案化晶圓上的物理缺陷<|13.90|><|14.50|>電子束檢測系統使用電子來捕獲微小的物理缺陷和一些電氣缺陷，例如開路或短路<|23.50|><|24.00|>通常，需要有技術節點最小間距一半長度的缺陷辨識能力<|29.30|> | |
<|0.00|>展示了一種半導體材料<|2.44|><|2.44|>為鍺所製成的固態電子元件<|5.44|><|5.44|>他們觀察到<|6.68|><|6.68|>當電信號施加到鍺晶體上的接點時<|9.96|><|9.96|>輸出功率大於輸入功率<|12.60|><|12.60|>這項研究成果發表於 1948 年<|15.88|><|15.88|>第一個點接觸型電晶體，如圖 1.1 所示<|20.28|><|20.28|>電晶體 (transistor<|22.24|><|22.24|>一詞來自於 "轉換 (transfer<|24.96|><|24.96|>與 "電阻 (resistor)" 的組合<|27.64|><|27.6... | |
<|0.00|>圖案化蝕刻製程去除光阻已被顯影劑溶液溶解的位置的鉻<|6.00|><|6.00|>因此，它將 IC 佈局的圖像轉移到石英玻璃上的鉻上<|11.00|><|11.00|>為了保持光罩表面的潔淨，將一片稱為光罩護膜的塑膠薄膜片覆蓋在接近鉻玻璃表面的位置<|20.00|><|20.00|>這樣可以避免直接接觸金屬層和玻璃表面以保持光罩乾淨<|26.00|> | |
<|0.00|>所謂的電晶體製造前段製程 (FEoL) 晶圓處理過程中，晶<|5.50|><|5.70|>圓將經過多次微影，其<|7.60|><|8.10|>中大部分需要不同的離子注入形成井區、源<|12.00|><|12.20|>汲延伸接面、多晶矽閘極摻雜和源極 / 汲極接面<|17.00|><|17.60|>前段 FEoL 微影製程只包括兩個圖案化蝕刻過程<|22.80|><|23.10|>一個是形成淺溝槽隔離，另一個是形成閘極電極<|27.70|> | |
<|0.00|>克·基爾比和羅伯特·諾伊斯共享 IC 共同發明人的頭銜。 傑<|5.20|><|5.80|>克·基爾比在 1983 年正式退休後繼續在德州儀器工作。他<|11.70|><|12.30|>因發明 IC 獲得 2000 年諾貝爾物理學獎。圖<|16.80|><|17.40|>1.5 是傑克·基爾比的照片<|20.30|><|20.80|>羅伯特·諾伊斯於 1968 年離開快捷半導體後<|25.30|> | |
<|0.00|>光罩的最高解析度大約為 1<|4.00|><|4.00|>m。 當鉻膜玻璃上的圖案只能覆蓋晶圓的部分區域時，稱為倍縮光<|11.00|><|11.00|>倍縮光罩上的圖案和特徵尺寸均比投射在晶圓表面上的圖案大<|17.00|><|17.00|>通常以 4 : 1 (4×) 的比例縮小<|20.00|><|20.00|>使用倍縮光罩的曝光系統必須曝光許多次才能覆蓋整個晶圓<|26.00|><|26.00|>這個過程稱為步進重複或步進掃描<|30.00|> | |
<|0.00|>他們使用 1 x、1y、1z、1α、1β 和 1γ 來代替<|6.50|><|6.90|>對於閘極之間沒有接觸的平面 NAND 快閃元件<|10.60|><|11.10|>技術節點定義為閘極圖案的半間距<|14.30|><|14.80|>因此，15nm 2D-NAND 快閃記憶體晶片<|18.50|><|18.70|>具有 15nm 半間距的閘極圖案<|21.60|><|22.10|>不過，在 3D-NAND 成為 NAND 快閃記憶體產品的主流之後<|26.60|><|27.10|>其技術節點不再以奈米數來衡量<|29.80|> | |
<|0.00|>設計出具有高可製造性的 IC 晶片<|4.00|><|4.00|>並在第一批矽製程上實現高產品良率<|8.00|> | |
<|0.00|>奈米是十億分之一<|1.70|><|2.00|>十到九倍米<|3.30|><|3.80|>在不到六十年的時間裏<|5.60|><|5.90|>IC晶片<|6.90|><|7.00|>由最小特徵尺寸<|8.50|><|8.60|>急劇縮小<|9.60|><|9.90|>從1960年代的<|11.50|><|11.60|>約五十微米<|12.80|><|13.00|>縮小到2020年的<|14.90|><|15.00|>不到十奈米<|16.10|><|16.60|>透過降低最小的特徵尺寸<|18.90|><|19.20|>可以製造更小的元件<|20.90|><|21.30|>允許每片晶圓<|22.70|><|22.90|... | |
<|0.00|>測試和時間規劃的成本<|3.00|><|3.00|>IC 設計總是在這些因素中評估取捨<|7.00|><|7.00|>以獲取最佳的功能和利潤<|10.00|><|10.00|>圖 1.14(a) 顯示了互補式金屬氧化物半導體<|15.00|><|15.00|>CMOS) 反相器電路<|17.00|><|17.00|>圖 1.14(b) 是一個 CMOS 反相器光罩佈局<|22.00|><|22.00|>這種佈局的優點是可以使 N 型 MOS(NMOS<|26.00|> | |
<|0.00|>驚人的是在 60 多年中只進行了很小的修正<|4.50|><|4.50|>當然，人們可能沒有注意到摩爾定律的一個重要部分<|8.90|><|8.90|>其已經悄然發生變化<|11.10|><|11.10|>那就是“價格保持不變”在今天已不再適用<|15.60|><|15.60|>表 1.1 列出半導體工業中的 IC 晶片整合水準的規模<|21.30|><|21.30|>ULSI 之後，英語詞彙似乎用盡了形容詞來超越“Ultra<|27.10|> | |
<|0.00|>晶圓處理過程包括：濕式清洗、氧化、微影、離子佈植<|5.50|><|5.70|>快速熱退火、蝕刻、去光阻、CVD、PVD 和 CMP 等<|11.40|><|12.00|>圖 1.19 顯示了一個先進半導體生產線上的 IC 晶片流程圖<|18.10|><|18.50|>後續的章節中，將以最少的數學、化學和物理知識<|23.00|><|23.20|>對晶圓廠的這些製程技術進行詳細探討<|26.80|> | |
<|0.00|>這層薄膜稱為磊晶矽<|3.00|><|3.00|>晶圓的製造和磊晶矽的沉積製程將在第四章詳細介紹<|9.00|> | |
<|0.00|>傑克·基爾比製造出世界第一個 IC 元<|3.70|><|4.10|>如圖 1.3 所示<|5.70|><|6.20|>因為在傑克·基爾比在德州儀器製造的第一個 IC 元件的形狀是鍺條 (ba<|13.00|><|13.40|>所以 IC 元件長期以來一直被稱為“條<|17.30|><|17.50|>而不是“晶片 (chip)”或“晶粒<|20.60|><|21.20|>同個時期，任職快捷相機公司的羅伯特·諾伊<|25.30|><|25.60|>正致力於實現“低成本、高量產”的晶片<|29.20|> | |
<|0.00|>或者在一個晶片中放置更多的元件<|3.50|><|4.20|>在所謂的“美好過往”中<|6.50|><|6.70|>透過縮小元件尺寸<|8.50|><|8.80|>可以提高元件速度<|10.50|><|10.80|>降低功耗<|11.80|><|12.10|>提升元件整體性能<|14.00|><|14.60|>因此，透過微縮最小特徵尺寸<|17.50|><|17.70|>可以降低製造成本<|19.30|><|19.60|>提高利潤率<|20.70|><|20.80|>並加強競爭地位<|22.40|><|23.00|>當特徵尺寸縮小的好處<|25.20|><|25.40|>可以合理化研發的成本時<|27.70|> | |
<|0.00|>1.2.2 半導體製程設備<|3.00|><|3.40|>半導體製程<|4.52|><|4.68|>藉由各種高度專業化的工具來處理各種製程<|8.68|><|9.04|>沉積反應爐、CVD 和蝕刻設備<|13.16|><|13.52|>離子佈植機、爐管和快速加熱製程系統<|17.36|><|17.72|>金屬沉積反應爐<|19.32|><|19.60|>化學機械研磨機和微影工具<|22.52|><|23.08|>這些製程機臺非常精密、複雜且昂貴<|27.00|> | |
<|0.00|>1.2.3 量測與檢驗<|3.10|><|3.60|>每個半導體製造步驟都需要專門的機臺來測量、監控、維護與控制製程<|10.70|><|11.10|>有一些機臺可以測量薄膜特性，例如厚度、均勻性、應力、折射率、反射率和片電阻<|19.50|><|19.90|>有測量元件特性的機臺，例如 I-V 曲線、C-V 曲線和崩潰電壓<|26.40|> | |
<|0.00|>John Robert Schrieffer) 合作提出一種超導理<|3.92|><|3.92|>後來被稱為 BCS 理論<|6.52|><|6.52|>BCS 分別取自他們三位的姓氏首字母<|10.28|><|10.28|>他們因發展 BCS 理論<|12.68|><|12.68|>而於 1972 年共同獲得諾貝爾物理學獎<|16.88|><|16.88|>巴丁成為第一位獲得兩次諾貝爾物理學獎的人<|21.04|><|21.04|>1956 年<|22.52|><|22.52|>威廉·蕭克利離開紐澤西州的貝爾實驗室<|26.24|><|26.24|>回到家鄉加利福尼亞州<|28.60|> | |
<|0.00|>因此在使用檢測機臺時，瞭解機臺操作基本原理、保持系統正確校準<|6.90|><|7.20|>對於盡可能減少不必要的停機時間是很有幫助的<|11.80|><|12.30|>半導體製程的發展對量測機臺的發展提出了最大的挑戰<|17.30|><|17.80|>了製程更好的監控，就需要更快、更準確的極薄膜<|24.50|><|24.80|>非破壞性圖案與輪廓量測，即時、臨場的量測等<|29.70|> | |
<|0.00|>然而<|0.50|><|0.70|>大多數半導體製造商<|2.50|><|2.80|>和大多數半導體設備製造商<|5.10|><|5.40|>並沒有積極投入<|6.70|><|7.00|>450mm<|8.10|><|8.30|>晶圓加工<|9.20|><|9.40|>所需的鉅額資金<|10.90|><|11.50|>300mm<|12.30|><|12.60|>很可能會是最大的晶圓尺寸<|15.10|> | |
<|0.00|>必須密切配合，以避免或解決這類問題<|4.00|><|4.00|>當 IC 技術發展到奈米技術時代後<|7.00|><|7.00|>由於晶圓上的圖案比曝光的光波長小<|11.00|><|11.00|>光學鄰近修正 (OPC) 和設計相關的製程問題<|15.00|><|15.00|>顯得十分重要<|17.00|><|17.00|>提供電子設計自動化 (EDA) 軟體的設計公司<|21.00|><|21.00|>與晶圓廠聯繫更加緊密<|24.00|><|24.00|>以確保他們的產品可以幫助設計師<|27.00|> | |
<|0.00|>不同於基爾比的 IC 晶片是用真正的金屬線連接不同元件<|5.10|><|5.60|>諾伊斯的晶片是利用圖案蝕刻在晶圓表面的鋁薄膜所形成的鋁線<|12.00|><|12.20|>連接各個不同的元件<|13.90|><|14.40|>由矽材料取代鍺<|16.00|><|16.40|>同時應用他的同事珍.赫尼.金.赫尼開發的平面技術<|21.70|><|22.10|>諾伊斯製作出了雙極式電晶體<|25.00|><|25.40|>這個電晶體充分利用了矽材料和它的天然氧化層<|29.70|> | |
<|0.00|>而是以總堆疊數來衡量<|2.20|><|2.70|>最早發表的研發階段元件在 2007 年有 4 層<|7.40|><|7.70|>2022 年達到 232 層堆疊的產品<|11.50|><|12.00|>對於平面邏輯 IC 元件<|14.10|><|14.40|>接觸閘極圖案通常會有最小圖案間距<|18.10|><|18.60|>技術節點定義為接觸閘極間距的<|22.70|><|23.20|>例如，一個 20 奈米的邏輯元件應該有 80 奈米的接觸閘極間距<|29.10|> | |
<|0.00|>1.2.6 光罩製作<|3.00|><|3.00|>在 IC 設計完成後，EDA 軟體生成的佈局圖像將印在一塊鍍有鉻層的石英玻璃上<|11.00|><|11.00|>電腦控制的雷射束將佈局圖像投射到光阻塗層的鉻玻璃表面上<|17.00|><|17.00|>光子通過光化學反應改變曝光的光阻的化學性質，然後將其溶解在顯影劑溶液中<|26.00|> | |
<|0.00|>它的純度可高達 99.99999<|5.00|><|5.00|>然後再將 TCS 與氫在高溫狀態下反應出高純度的多晶矽<|11.00|><|11.00|>稱為電子級矽材料 (EGS<|14.00|><|14.00|>將 EGS 放入旋轉石英坩堝內加熱到 1415°C 熔化<|21.50|><|21.50|>然後慢慢將一個旋轉晶種推進熔融的矽中<|25.50|><|26.00|>再慢慢將其提拉出來<|28.00|> | |
<|0.00|>幾乎可以增加一倍<|1.50|><|1.90|>但由於矽晶圓是圓形的<|4.20|><|4.50|>邊緣效應只能使晶片數目<|6.90|><|7.10|>增加約50%左右<|9.00|><|9.60|>同理<|10.10|><|10.30|>如果再將特徵尺寸<|11.90|><|12.00|>進一步縮小到14奈米<|14.20|><|14.60|>相對於28奈米制造技術<|16.90|><|17.20|>晶片數目幾乎可達4倍<|19.60|><|19.90|>圖一研究所示<|21.20|><|21.70|>當然<|22.20|><|22.50|>自16奈米<|23.60|><|23.80|>14奈米節點以來<|25.... | |
<|0.00|>製程設備開發<|1.30|><|1.60|>以及最重要的<|2.80|><|3.00|>是IC製造的需求<|4.70|><|5.30|>由於增加晶圓尺寸的研發<|7.50|><|7.70|>需要大量的前期資本投資<|9.90|><|10.40|>所以<|10.80|><|11.00|>每家IC製造商<|12.50|><|12.70|>都不想先行投入<|14.20|><|14.90|>目前用於IC生產的最大晶圓<|17.50|><|17.70|>是300mm晶圓<|19.30|><|19.80|>是IC晶圓廠的主流<|21.60|><|22.20|>當初在2012年<|23.80|><|24.10|>曾出現<|24.8... | |
<|0.00|>而且還是可量產就緒的製程<|2.40|><|2.84|>同時處理多片晶圓的批次處理系統仍在廣泛使用<|7.56|><|8.12|>然而單晶圓、多腔室串集式製程機臺<|11.56|><|11.80|>越來越受到關注和應用<|13.72|><|14.24|>具有多重製程整合能力的串集式機臺<|17.76|><|18.04|>有助於提高製程產能和製程良率<|21.20|><|21.72|>另一個趨勢是在垂直方向上堆疊製程腔體<|25.80|><|26.00|>或製程站臺<|27.08|><|27.40|>以減少機臺的佔地面積<|29.32|> | |
<|0.00|>即使使用電腦設計工具，像高端微處理器晶片這樣複雜的 IC<|6.00|><|6.00|>也需要數十名工程師<|8.00|><|8.00|>有時甚至上百名工程師和設計人員<|12.00|><|12.00|>花費數月的時間進行設計、測試和佈局<|16.00|><|16.00|>設計時的主要考慮因素包括<|19.00|><|19.00|>晶片功能、晶粒尺寸（晶片製造的成本<|23.00|><|23.00|>設計時間（IC 設計和時間規劃的成本）和可測試性<|29.00|> | |
<|0.00|>這種對準 / 曝光系統稱為光<|5.00|><|5.00|>先進的半導體廠商在微影製程中都使用光罩步進機曝光<|11.00|><|11.00|>使用帶有倍縮光罩步進機的最大優點是具有更高的解析度<|16.00|><|16.00|>圖 1.18 為光罩和倍縮光罩的示意圖<|21.00|><|21.00|>由於倍縮光罩上的任何缺陷圖案投影到晶圓表面後都將縮<|27.00|><|27.00|>所以即使在倍縮光罩上有一<|30.00|> | |
<|0.00|>IC 元件是在同一塊基板上形成設計的功能電路，包含許多電子元件<|7.50|><|8.00|>4) 摩爾定律預測晶片上的元件數目每 12 個月到 24 個月增長一倍，但價格不變<|17.00|><|17.50|>當縮小特徵尺寸時，晶粒尺寸會相對縮小<|22.00|><|22.50|>這使得每個晶圓上可容納更多的晶粒<|26.00|> | |
<|0.00|>否則不應打開氣體或液體管線<|3.30|><|3.60|>也不應更換氣瓶<|5.20|><|5.50|>這是常識<|6.50|> | |
<|0.00|>IC 製造商就有強烈的動機<|2.70|><|2.90|>大力投資新技術<|4.40|><|4.70|>並推動元件微縮<|6.30|><|7.10|>在過去的 60 年裡<|8.50|><|8.90|>摩爾定律與“追求更高利潤法則<|11.90|><|12.10|>結合得很好<|13.10|><|13.60|>給人一種<|14.40|><|14.60|>IC 技術是由摩爾定律驅動的錯覺<|17.80|><|18.50|>然而，當 IC 技術節點達到奈米的範圍時<|22.20|><|22.60|>由於漏電問題<|23.90|><|24.20|>簡單地微縮最小特徵尺寸<|26.50|><|26.70|>已無法再提高元件性... | |
<|0.00|>基於尺寸小、耗電量低、工作溫度低<|3.52|><|3.52|>和反應速度快等優點<|5.60|><|5.60|>以鍺為主要成分的電晶體<|7.88|><|7.88|>很快取代多數電子產品中的真空管<|11.32|><|11.32|>高純度單晶半導體材料的生產技術出現以後<|15.24|><|15.24|>加速電晶體的生產<|17.32|><|17.32|>第一個單晶鍺於 1950 年出現<|20.64|><|20.64|>第一個單晶矽在 1952 年相繼問世<|24.76|><|24.76|>整個 1950 年代期間<|27.00|> | |
<|0.00|>/ 倍縮微影製<|2.00|> | |
<|0.00|>1.1.2 第一個積體電路 1957 年，在貝爾實驗室電晶體發明十週年紀念研討會上<|9.80|><|10.00|>與會的傑克·基爾比 (Jack Kilby) 注意<|13.60|><|13.90|>大多數的離散元件，例如電阻、電容、二極體和電晶體<|19.80|><|20.00|>都可以如矽的半導體材料所製成<|23.20|><|23.50|>因此，可以將它們製作在同一塊半導體基板上<|27.80|> | |
<|0.00|>可以看出，製造一個 CMOS 反相器需要至少 10 個光罩<|6.00|><|6.00|>電腦控制的電子束也用於光阻曝光以達到圖案轉移<|11.00|><|11.00|>由於高能電子束的波長比紫外光短，因此它具有更高的解析度<|17.00|><|17.00|>並且可以在鍍鉻玻璃上的光阻中生成更清晰的圖像<|22.00|><|22.00|>隨著特徵尺寸的縮小，需要越來越多的光罩來使用電子束寫入進行圖案化<|30.00|> | |
<|0.00|>以在相同的圖形解析率下提高元件性能<|3.80|><|4.40|>技術節點的定義因應此趨勢<|7.10|><|7.20|>也開始與閘極圖案間距相關，如圖 1.12(a) 所示<|12.80|><|13.30|>雖然通過光阻修減等技術<|15.70|><|15.90|>可以相對容易地降低圖案 CD<|18.80|><|19.10|>如圖 1.12(b) 所示，但不會改變圖案間距<|23.30|><|23.70|>要降低圖形間距，需要升級圖案技術<|27.10|> | |
<|0.00|>圖 1.7 顯示了 1965 年摩爾的預測<|4.40|><|4.40|>圖 1.8 是 1971 年到 2022 年微處理器的摩爾定律<|10.70|><|10.70|>我們可以看到，自 1971 年以來<|13.80|><|13.80|>微處理器的電晶體數量 (N) 每 2 年就增加一倍<|18.50|><|18.50|>確切地說，N 於每 2 年又 2.5 天會增加一倍<|23.60|><|23.60|>2.007 年)。對於一個只有 5 個觀測數據點的預測<|28.60|> | |
<|0.00|>這個 IC 晶片由一個 2/5 英吋 (約 10 mm) 的矽晶圓製成。諾<|5.90|><|6.40|>伊斯的晶片使用了現代 IC 晶片的基本製造技術，同<|11.20|><|11.70|>時也成為所有後繼 IC 的原型。 經<|14.90|><|15.50|>過幾年的法律訴訟，德<|17.30|><|17.70|>州儀器 (TI) 和快捷半導體透過相互授權他們的技術來解決糾紛，解<|24.20|><|24.50|>決了他們的案件。傑<|25.80|> | |
<|0.00|>或最小圖案間距<|1.50|><|1.70|>脫鉤<|2.20|><|2.70|>現在<|3.20|><|3.40|>它變成了技術節點的代號<|5.30|><|5.70|>與技術節點晶片中的特徵尺寸無關<|8.60|><|9.20|>m(12<|10.00|><|10.30|>列出了Intel晶片<|11.80|><|12.10|>22奈米<|13.00|><|13.30|>14奈米<|14.10|><|14.40|>和10奈米<|15.20|><|15.50|>三個技術節點的特徵尺寸<|17.60|><|18.10|>我們可以看到<|19.10|><|19.40|>沒有一個特徵尺寸<|20.80|><|21.10|... | |
<|0.00|>才能控制缺陷密度並保持生產的良率<|3.50|><|4.00|>缺陷檢驗是 IC 晶圓廠良率管理的重要環節<|8.40|><|8.90|>一般會用控片檢驗儀定期檢測微粒和其它污染物，以快速確認製程設備品質完善<|16.90|><|17.40|>還使用光學檢驗器對晶圓圖案進行檢驗，以監控製程以防止良率偏差<|24.50|> | |
<|0.00|>1.1.6 “摩爾定律<|2.70|><|2.80|>自從 IC 發明以來<|4.70|><|4.90|>IC 製造技術發展迅速<|7.40|><|7.50|>與摩爾定律非常吻合<|9.80|><|10.10|>如圖 1.8 所示<|12.00|><|12.40|>然而，半導體技術進步的真正推動力<|15.90|><|16.00|>並不是所謂的“摩爾定律<|18.20|><|18.50|>而是“追求更高利潤法則<|21.10|><|21.30|>Law of More(Profit<|22.70|><|23.30|>透過縮小最小特徵尺寸<|25.60|><|25.80|>可以在晶圓上放置更多的晶片<|28.80|> | |
<|0.00|>ve) 和戈登·摩爾共同創立了英特爾公司 (Intel<|5.90|><|6.40|>後來，他於 1988 年在美國德州奧斯汀市擔任國際半導體製造商聯盟 Sematech 的執行長<|14.80|><|15.40|>圖 1.6 是羅伯特·諾伊斯的照片<|18.50|> | |
<|0.00|>CVD)、蝕刻、物理氣相沉積<|3.40|><|3.50|>PVD) 和化學機械研磨 (CMP<|7.10|><|7.40|>都需要使用超高純度以及極低微粒密度的氣體<|11.80|><|12.00|>以確保生產的良率<|13.70|><|14.20|>許多半導體製作的原料有毒<|17.10|><|17.20|>易燃、易爆、有腐蝕性<|19.70|><|19.90|>有些是強氧化劑<|21.50|><|22.00|>這些化學品需要專業人員才能處理<|25.20|><|25.70|>除非受過良好訓練且百分百確定<|28.90|> | |
<|0.00|>當別人暑假回來時，他提出自己的想法，並付諸行動<|4.90|><|5.50|>由於沒有現成的矽基板<|7.40|><|7.80|>他只好改用任何能取得的材料<|10.70|><|11.20|>一條已經帶有一個電晶體的鍺條<|14.20|><|14.70|>他利用鍺條組成三個電阻，並加入一個電容<|18.90|><|19.40|>通過用細金屬線將那個 1.5 英吋長的鍺晶條中的電晶體<|25.20|><|25.50|>電容器和三個電阻器連接在一起<|28.50|> | |
<|0.00|>並將它們連接在一起形成電路<|2.80|><|3.20|>如此就可以製造更小的電路並降低電子電路的成本<|8.40|><|8.90|>傑克·基爾比於 1958 年加入德州儀器 (TI) 以實現他的新想<|15.60|><|16.10|>由於新進員工還沒有假可休<|19.00|><|19.40|>所以當大部分同事都利用暑期放假的時候<|23.30|><|23.70|>他不得不在冷清的研發實驗室工作<|26.70|><|27.10|>將自己的 IC 構想整合強化<|30.00|> | |
<|0.00|>1.2.4 晶圓生產<|2.76|><|2.76|>晶圓製造從普通的石英砂開始<|6.20|><|6.20|>首先利用碳和石英砂在高溫狀態下反應產生純度為 98% 的<|12.70|><|12.70|>未經加工的矽或冶金級矽 (MGS<|16.70|><|16.70|>GS 磨成粉狀與氯化氫反應產生液態三氯矽<|23.00|><|23.00|>SiHCl_3$, TC<|26.00|> | |
<|0.00|>由最小特徵尺寸定義<|1.80|><|2.30|>通常是MOSFET閘級的關鍵尺寸<|5.20|><|5.50|>CD<|6.00|><|6.60|>然後<|7.10|><|7.30|>人們開始耍花招<|8.60|><|8.90|>通過修剪<|9.80|><|10.00|>MOSFET閘級CD<|11.40|><|11.80|>來獲得更短的通道長度<|13.80|><|14.10|>和更快的元件性能<|15.70|><|16.30|>邏輯IC技術節點<|17.90|><|18.10|>是幾微米或幾奈米<|19.90|><|20.40|>是由MOSFET閘級間距四分之一<|22.90|><|23.30|>或稱爲接觸閘級... | |
<|0.00|>具有高靈敏度的電子束檢驗儀廣泛用於研發和良率的提升<|5.40|><|5.90|>以監測出光學檢驗儀因靈敏度不足，而未檢出的微小缺陷<|11.40|> | |
<|0.00|>與圖 1.14(b) 所示的 U 形閘極相比<|4.00|><|4.00|>這種佈局的優點顯而易見<|7.00|><|7.00|>當然，這種佈局將使得 NMOS 和 PMOS 截面<|11.00|><|11.00|>不在同一平面上<|13.00|><|13.00|>IC 設計包含架構設計、邏輯設計<|17.00|><|17.00|>及電晶體級的設計<|19.00|><|19.00|>架構設計決定了應用操作系統<|22.00|><|22.00|>且將系統分成數個模組<|24.00|><|24.00|>邏輯設計是將邏輯單元<|27.00|> | |
<|0.00|>華特·布拉頓在發明第一個電晶體後<|3.56|><|3.56|>轉職到另一個研究團隊<|5.96|><|5.96|>之後他一直在貝爾實驗室從事表面態研究和管理工作<|11.12|><|11.12|>直到 1967 年退休<|13.64|><|13.64|>約翰·巴丁於 1951 年離開貝爾實驗室<|17.52|><|17.52|>成為伊利諾大學香檳分校的教授<|20.68|><|20.68|>從事超導性質研究<|23.00|><|23.00|>1957 年，他與里昂庫柏 (L<|25.80|><|25.92|>per) 和約翰羅伯特施裏弗<|28.88|> |
README.md exists but content is empty.
- Downloads last month
- 45