docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "bool", "HexagonCopyToCombine", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "IsCombinesDisabled", ")", "return", "false", ";", "bool", "HasChanged", "=", "false", ";", "TRI", "=", "MF", ".", "getSubtarget", "(",...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Hexagon", "Hexagon", "Hexagon" ]	HexagonCopyToCombine15	runOnMachineFunction	Hexagon	DSP	LLVM	1,100	256	1	[]
[ "<s>", "bool", "M68kInstrInfo", "::", "ExpandMOVSZX_RR", "(", "MachineInstrBuilder", "&", "MIB", ",", "bool", "IsSigned", ",", "MVT", "MVTDst", ",", "MVT", "MVTSrc", ")", "const", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"Expand \"", "<<", "*", "M...	[ "Move", "from", "register", "and", "extend", "." ]	[ "M68k", "M68k", "\"Expand \"", "\" to \"", "MVT::i16", "M68k::MOV16rr", "M68k::MOV32rr", "0", "1", "\"You cannot use the same Regs with MOVSX_RR\"", "\"Wrong use of MOVSX_RR\"", "\"You cannot use the same Reg Classes with MOVSX_RR\"", "\"No viable MEGA register available\"", "\"Move and \"...	M68kInstrInfo (2)	ExpandMOVSZX_RR	M68k	MPU	LLVM	1,101	316	1	[]
[ "<s>", "static", "enum", "loongarch_symbol_type", "loongarch_classify_symbol", "(", "const_rtx", "x", ")", "{", "if", "(", "LABEL_REF_P", "(", "x", ")", ")", "return", "SYMBOL_GOT_DISP", ";", "gcc_assert", "(", "SYMBOL_REF_P", "(", "x", ")", ")", ";", "if", ...	[ "Return", "the", "method", "that", "should", "be", "used", "to", "access", "SYMBOL_REF", "or", "LABEL_REF", "X", "." ]	[ "loongarch" ]	loongarch	loongarch_classify_symbol	loongarch	CPU	GCC	1,102	51	1	[]
[ "<s>", "bool", "isSubregFoldable", "(", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]	[ "Check", "whether", "the", "target", "can", "fold", "a", "load", "that", "feeds", "a", "subreg", "operand", "(", "or", "a", "subreg", "operand", "that", "feeds", "a", "store", ")", "." ]	[ "AArch64" ]	AArch64InstrInfo (2)	isSubregFoldable	AArch64	CPU	LLVM	1,103	11	1	[]
[ "<s>", "bool", "aarch64_sve_dup_immediate_p", "(", "rtx", "x", ")", "{", "rtx", "elt", ";", "if", "(", "!", "const_vec_duplicate_p", "(", "x", ",", "&", "elt", ")", "\|\|", "!", "CONST_INT_P", "(", "elt", ")", ")", "return", "false", ";", "HOST_WIDE_INT", ...	[ "Return", "true", "if", "X", "is", "a", "valid", "immediate", "for", "the", "SVE", "DUP", "and", "CPY", "instructions", "." ]	[ "aarch64", "0xff", "0x80", "0x7f", "0x8000", "0x7f00" ]	aarch645	aarch64_sve_dup_immediate_p	aarch64	CPU	GCC	1,104	67	1	[]
[ "<s>", "static", "rtx", "gen_load_pcrel_sym", "(", "rtx", "op0", ",", "rtx", "op1", ",", "rtx", "op2", ")", "{", "int", "orig_flag_pic", "=", "flag_pic", ";", "rtx", "insn", ";", "flag_pic", "=", "0", ";", "if", "(", "TARGET_ARCH64", ")", "insn", "=", ...	[ "Wrapper", "around", "the", "load_pcrel_sym", "{", "si", ",", "di", "}", "patterns", "." ]	[ "sparc", "0" ]	sparc	gen_load_pcrel_sym	sparc	CPU	GCC	1,105	77	1	[]
[ "<s>", "void", "SystemZAsmPrinter", "::", "emitEndOfAsmFile", "(", "Module", "&", "M", ")", "{", "emitStackMaps", "(", "SM", ")", ";", "}", "</s>" ]	[ "This", "virtual", "method", "can", "be", "overridden", "by", "targets", "that", "want", "to", "emit", "something", "at", "the", "end", "of", "their", "file", "." ]	[ "SystemZ", "SystemZ" ]	SystemZAsmPrinter11	emitEndOfAsmFile	SystemZ	CPU	LLVM	1,106	16	1	[]
[ "<s>", "const", "SPIRVSubtarget", "*", "getSubtargetImpl", "(", "const", "Function", "&", ")", "const", "override", "{", "return", "&", "Subtarget", ";", "}", "</s>" ]	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "SPIRV", "SPIRV" ]	SPIRVTargetMachine	getSubtargetImpl	SPIRV	Virtual ISA	LLVM	1,107	17	1	[]
[ "<s>", "const", "char", "*", "rvexAsmPrinter", "::", "getCurrentABIString", "(", ")", "const", "{", "switch", "(", "Subtarget", "->", "getTargetABI", "(", ")", ")", "{", "case", "rvexSubtarget", "::", "O32", ":", "return", "\"abi32\"", ";", "default", ":", ...	[ "Emit", "Set", "directives", "." ]	[ "rvex", "rvex", "rvex", "\"abi32\"", "\"Unknown rvex ABI\"" ]	rvexAsmPrinter	getCurrentABIString	rvex	VLIW	LLVM	1,108	37	1	[]
[ "<s>", "static", "void", "output_short_suffix", "(", "FILE", "", "file", ")", "{", "rtx_insn", "", "insn", "=", "current_output_insn", ";", "if", "(", "!", "insn", ")", "return", ";", "if", "(", "arc_verify_short", "(", "insn", ",", "cfun", "->", "mach...	[ "When", "outputting", "an", "instruction", "(", "alternative", ")", "that", "can", "potentially", "be", "short", ",", "output", "the", "short", "suffix", "if", "the", "insn", "is", "in", "fact", "short", ",", "and", "update", "cfun-", ">", "machine-", ">",...	[ "arc", "1", "\"_s\"", "2" ]	arc	output_short_suffix	arc	MPU	GCC	1,109	60	1	[]
[ "<s>", "unsigned", "HexagonInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", ...	[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...	[ "Hexagon", "Hexagon", "Hexagon::L2_loadri_io", "Hexagon::L2_loadrd_io", "Hexagon::V6_vL32b_ai", "Hexagon::V6_vL32b_nt_ai", "Hexagon::V6_vL32b_ai_128B", "Hexagon::V6_vL32b_nt_ai_128B", "Hexagon::V6_vL32Ub_ai", "Hexagon::V6_vL32Ub_ai_128B", "Hexagon::LDriw_pred", "Hexagon::LDriw_mod", "Hexagon...	HexagonInstrInfo54	isLoadFromStackSlot	Hexagon	DSP	LLVM	1,110	286	1	[]
[ "<s>", "bool", "arc_legitimate_pic_operand_p", "(", "rtx", "x", ")", "{", "return", "!", "arc_raw_symbolic_reference_mentioned_p", "(", "x", ",", "true", ")", ";", "}", "</s>" ]	[ "Nonzero", "if", "the", "constant", "value", "X", "is", "a", "legitimate", "general", "operand", "when", "generating", "PIC", "code", ".", "It", "is", "given", "that", "flag_pic", "is", "on", "and", "that", "X", "satisfies", "CONSTANT_P", "or", "is", "a", ...	[ "arc" ]	arc4	arc_legitimate_pic_operand_p	arc	MPU	GCC	1,111	17	1	[]
[ "<s>", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_ostream", "&", "OS", ")", "const", "{", "bool", "is64", "=", "getPointerSize", "(", ")", "==", "8", ";", "return", "createMachObjectWriter", "(", "OS", ",", "is64", ",", "(", "is64", "?", "objec...	[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]	[ "PowerPC", "8", "PPC" ]	PPCAsmBackend26	createObjectWriter	PowerPC	CPU	LLVM	1,112	52	1	[]
[ "<s>", "rtx", "nds32_expand_load_multiple", "(", "int", "base_regno", ",", "int", "count", ",", "rtx", "base_addr", ",", "rtx", "basemem", ")", "{", "int", "par_index", ";", "int", "offset", ";", "rtx", "result", ";", "rtx", "new_addr", ",", "mem", ",", ...	[ "Functions", "to", "expand", "load_multiple", "and", "store_multiple", ".", "They", "are", "auxiliary", "extern", "functions", "to", "help", "create", "rtx", "template", ".", "Check", "nds32-multiple.md", "file", "for", "the", "patterns", "." ]	[ "nds32", "0", "4", "0" ]	nds32-memory-manipulation3	nds32_expand_load_multiple	nds32	CPU	GCC	1,113	120	1	[]
[ "<s>", "bool", "RISCVFrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "ArrayRef", "<", "CalleeSavedInfo", ">", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", ...	[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...	[ "RISCV", "RISCV", "RISCV::PseudoCALLReg", "RISCV::X5", "RISCVII::MO_CALL" ]	RISCVFrameLowering	spillCalleeSavedRegisters	RISCV	CPU	LLVM	1,114	236	1	[]
[ "<s>", "static", "void", "arc_init", "(", "void", ")", "{", "if", "(", "TARGET_V2", ")", "{", "if", "(", "TARGET_MPYW", "\|\|", "TARGET_MULTI", ")", "arc_multcost", "=", "COSTS_N_INSNS", "(", "1", ")", ";", "}", "if", "(", "arc_multcost", "<", "0", ")", ...	[ "Called", "by", "OVERRIDE_OPTIONS", "to", "initialize", "various", "things", "." ]	[ "arc", "1", "0", "4", "30", "3", "30", "4", "30", "\"%<-mno-mpy%> supported only for ARC700 or ARCv2\"", "\"%<-mno-dpfp-lrsr%> supported only with %<-mdpfp%>\"", "\"FPX fast and compact options cannot be specified together\"", "\"%<-mspfp_fast%> not available on ARC600 or ARC601\"", "\"no ...	arc	arc_init	arc	MPU	GCC	1,115	277	1	[]
[ "<s>", "bool", "Tile64InstrInfo", "::", "isSchedulingBoundary", "(", "const", "MachineInstr", "", "MI", ",", "const", "MachineBasicBlock", "", "MBB", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "MI", "->", "isDebugValue", "(", ...	[ "isSchedulingBoundary", "-", "Overrides", "the", "isSchedulingBoundary", "from", "Codegen/TargetInstrInfo.cpp", "to", "make", "it", "capable", "of", "identifying", "ENDBR", "intructions", "and", "prevent", "it", "from", "being", "re-scheduled", "." ]	[ "Tile64" ]	Tile64InstrInfo	isSchedulingBoundary	Tile64	VLIW	LLVM	1,116	66	1	[]
[ "<s>", "bool", "SITargetLowering", "::", "getTgtMemIntrinsic", "(", "IntrinsicInfo", "&", "Info", ",", "const", "CallInst", "&", "CI", ",", "MachineFunction", "&", "MF", ",", "unsigned", "IntrID", ")", "const", "{", "if", "(", "const", "AMDGPU", "::", "RsrcI...	[ "Given", "an", "intrinsic", ",", "checks", "if", "on", "the", "target", "the", "intrinsic", "will", "need", "to", "map", "to", "a", "MemIntrinsicNode", "(", "touches", "memory", ")", "." ]	[ "AMDGPU", "SI", "AMDGPU::RsrcIntrinsic", "AMDGPU::lookupRsrcIntrinsic", "Intrinsic::getAttributes", "Intrinsic::ID", "SI", "SI", "SI", "0", "SI", "ISD::INTRINSIC_W_CHAIN", "MVT::getVT", "ISD::INTRINSIC_VOID", "MVT::getVT", "0", "ISD::INTRINSIC_W_CHAIN", "MVT::getVT", "Intrinsic::...	SIISelLowering108	getTgtMemIntrinsic	AMDGPU	GPU	LLVM	1,117	457	1	[]
[ "<s>", "std", "::", "unique_ptr", "<", "SICacheControl", ">", "SICacheControl", "::", "create", "(", "const", "GCNSubtarget", "&", "ST", ")", "{", "GCNSubtarget", "::", "Generation", "Generation", "=", "ST", ".", "getGeneration", "(", ")", ";", "if", "(", ...	[ "This", "creates", "an", "identified", "struct", "." ]	[ "AMDGPU", "SI", "SI", "AMDGPU", "SI", "SI" ]	SIMemoryLegalizer1	create	AMDGPU	GPU	LLVM	1,118	54	1	[]
[ "<s>", "static", "bool", "allocate_stack_space", "(", "rtx", "size", ",", "HOST_WIDE_INT", "last_probe_offset", ",", "rtx", "temp_reg", ")", "{", "bool", "temp_reg_clobbered_p", "=", "false", ";", "HOST_WIDE_INT", "probe_interval", "=", "1", "<<", "param_stack_clash...	[ "Allocate", "SIZE", "bytes", "of", "stack", "space", ",", "using", "TEMP_REG", "as", "a", "temporary", "if", "necessary", ".", "LAST_PROBE_OFFSET", "contains", "the", "offset", "of", "the", "closest", "probe", "relative", "to", "the", "stack", "pointer", ".", ...	[ "s390", "1", "1", "0", "0", "0", "1", "1", "0" ]	s390	allocate_stack_space	s390	MPU	GCC	1,119	357	1	[]
[ "<s>", "SDValue", "BlackfinTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "DebugLoc...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "Blackfin", "ISD::InputArg", "16", "12", "4", "0", "BF::P0", "BF::PRegisterClass", "BF::DRegisterClass", "\"Unexpected regclass in CCState\"", "\"Unexpected regclass in CCState\"", "ISD::AssertSext", "ISD::AssertZext", "ISD::TRUNCATE", "\"CCValAssign must be RegLoc or MemLoc\"", "MVT::...	BlackfinISelLowering2	LowerFormalArguments	Blackfin	DSP	LLVM	1,120	475	1	[]
[ "<s>", "rtx", "spu_legitimize_reload_address", "(", "rtx", "ad", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "int", "opnum", ",", "int", "type", ")", "{", "bool", "removed_and", "=", "false", ";", "if", "(", "GET_CODE", "(", "ad", ")", "==", "AND...	[ "Reload", "reg", "+", "const_int", "for", "out-of-range", "displacements", "." ]	[ "spu", "1", "1", "16", "0", "0", "1", "1", "0x2000", "1", "0x1fff", "1", "1", "0", "0", "16" ]	spu	spu_legitimize_reload_address	spu	MPU	GCC	1,121	210	1	[]
[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "PPCTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "std", "::", "string", "&", "Constraint", ",", "EVT", "VT", ")", "const", "{", "if", "(", "Co...	[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]	[ "PowerPC", "PPC", "1", "0", "MVT::i64", "PPC", "PPC", "0U", "PPC::G8RCRegClass", "0U", "PPC::GPRCRegClass", "MVT::f32", "0U", "PPC::F4RCRegClass", "MVT::f64", "0U", "PPC::F8RCRegClass", "0U", "PPC::VRRCRegClass", "0U", "PPC::CRRCRegClass" ]	PPCISelLowering15	getRegForInlineAsmConstraint	PowerPC	CPU	LLVM	1,122	183	1	[]
[ "<s>", "static", "void", "aarch64_override_options", "(", "void", ")", "{", "unsigned", "long", "cpu_isa", "=", "0", ";", "unsigned", "long", "arch_isa", "=", "0", ";", "aarch64_isa_flags", "=", "0", ";", "bool", "valid_cpu", "=", "true", ";", "bool", "val...	[ "Implement", "TARGET_OPTION_OVERRIDE", "." ]	[ "aarch64", "0", "0", "0", "6", "0", "\"switch -mcpu=%s conflicts with -march=%s switch\"", "\"Assembler does not support -mabi=ilp32\"", "\"Return address signing is only supported for -mabi=lp64\"" ]	aarch644	aarch64_override_options	aarch64	CPU	GCC	1,123	370	1	[]
[ "<s>", "bool", "GCNPassConfig", "::", "addRegAssignAndRewriteFast", "(", ")", "{", "if", "(", "!", "usingDefaultRegAlloc", "(", ")", ")", "report_fatal_error", "(", "RegAllocOptNotSupportedMessage", ")", ";", "addPass", "(", "createSGPRAllocPass", "(", "false", ")",...	[ "Add", "core", "register", "allocator", "passes", "which", "do", "the", "actual", "register", "assignment", "and", "rewriting", "." ]	[ "AMDGPU", "SI" ]	AMDGPUTargetMachine (2)1	addRegAssignAndRewriteFast	AMDGPU	GPU	LLVM	1,124	45	1	[]
[ "<s>", "SDValue", "ARMSelectionDAGInfo", "::", "EmitTargetCodeForMemset", "(", "SelectionDAG", "&", "DAG", ",", "SDLoc", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "unsigned", "Align", ",", "bool",...	[ "Emit", "target-specific", "code", "that", "performs", "a", "memset", "." ]	[ "ARM", "ARM", "ARM", "ARM", "MVT::i32", "ISD::TRUNCATE", "MVT::i32", "ISD::ZERO_EXTEND", "MVT::i32", "0" ]	ARMSelectionDAGInfo30	EmitTargetCodeForMemset	ARM	CPU	LLVM	1,125	342	1	[]
[ "<s>", "bool", "LC2200AsmBackend", "::", "writeNopData", "(", "raw_ostream", "&", "OS", ",", "uint64_t", "Count", ")", "const", "{", "if", "(", "Count", "==", "0", ")", "{", "return", "true", ";", "}", "return", "false", ";", "}", "</s>" ]	[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]	[ "LC2200", "LC2200", "0" ]	LC2200AsmBackend	writeNopData	LC2200	CPU	LLVM	1,126	29	1	[]
[ "<s>", "bool", "TL45PassConfig", "::", "addGlobalInstructionSelect", "(", ")", "{", "addPass", "(", "new", "InstructionSelect", "(", ")", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "This", "method", "should", "install", "a", "(", "global", ")", "instruction", "selector", "pass", ",", "which", "converts", "possibly", "generic", "instructions", "to", "fully", "target-specific", "instructions", ",", "thereby", "constraining", "all", "generic", ...	[ "TL45", "TL45" ]	TL45TargetMachine	addGlobalInstructionSelect	TL45	MPU	LLVM	1,127	19	1	[]
[ "<s>", "void", "ia64_emit_cond_move", "(", "rtx", "op0", ",", "rtx", "op1", ",", "rtx", "cond", ")", "{", "rtx_insn", "", "insn", ",", "", "first", "=", "get_last_insn", "(", ")", ";", "emit_move_insn", "(", "op0", ",", "op1", ")", ";", "for", "(",...	[ "Split", "a", "move", "from", "OP1", "to", "OP0", "conditional", "on", "COND", "." ]	[ "ia64" ]	ia64	ia64_emit_cond_move	ia64	CPU	GCC	1,128	78	1	[]
[ "<s>", "static", "bool", "rs6000_save_toc_in_prologue_p", "(", "void", ")", "{", "return", "(", "cfun", "&&", "cfun", "->", "machine", "&&", "cfun", "->", "machine", "->", "save_toc_in_prologue", ")", ";", "}", "</s>" ]	[ "Return", "whether", "we", "need", "to", "always", "update", "the", "saved", "TOC", "pointer", "when", "we", "update", "the", "stack", "pointer", "." ]	[ "rs6000" ]	rs6000-logue	rs6000_save_toc_in_prologue_p	rs6000	CPU	GCC	1,129	23	1	[]
[ "<s>", "void", "AMDGPUPassConfig", "::", "addCodeGenPrepare", "(", ")", "{", "if", "(", "TM", "->", "getTargetTriple", "(", ")", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", ")", "{", "addPass", "(", "createAMDGPUAttributorPass", "(", ")", ")"...	[ "Add", "pass", "to", "prepare", "the", "LLVM", "IR", "for", "code", "generation", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU" ]	AMDGPUTargetMachine (2)1	addCodeGenPrepare	AMDGPU	GPU	LLVM	1,130	92	1	[]
[ "<s>", "bool", "SystemZFrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "ArrayRef", "<", "CalleeSavedInfo", ">", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI", "...	[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...	[ "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ::GPRRegs", "\"Should be saving %r15 and something else\"", "SystemZ::STMG", "SystemZ::R15D", "0", "SystemZ::GR64BitRegClass", "SystemZ::NumArgGPRs", "SystemZ::ArgGPRs", "0", "SystemZ::FP64BitRegClass", "SystemZ::FP64BitRegClass", "Sy...	SystemZFrameLowering1	spillCalleeSavedRegisters	SystemZ	CPU	LLVM	1,131	424	1	[]
[ "<s>", "bool", "HexagonEvaluator", "::", "evaluate", "(", "const", "MachineInstr", "*", "BI", ",", "const", "CellMapType", "&", "Inputs", ",", "BranchTargetList", "&", "Targets", ",", "bool", "&", "FallsThru", ")", "const", "{", "unsigned", "Opc", "=", "BI",...	[ "evaluate", "-", "Evaluate", "Expr", "and", "append", "the", "resulting", "set", "to", "Elts", "." ]	[ "Hexagon", "Hexagon", "Hexagon::J2_jumpf", "Hexagon::J2_jumpfnew", "Hexagon::J2_jumpfnewpt", "Hexagon::J2_jumpt", "Hexagon::J2_jumptnew", "Hexagon::J2_jumptnewpt", "Hexagon::J2_jump", "0", "0", "0", "0", "1", "1" ]	HexagonBitTracker (2)	evaluate	Hexagon	DSP	LLVM	1,132	228	1	[]
[ "<s>", "bool", "SPUAsmPrinter", "::", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpNo", ",", "unsigned", "AsmVariant", ",", "const", "char", "", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "ExtraC...	[ "Print", "the", "specified", "operand", "of", "MI", ",", "an", "INLINEASM", "instruction", ",", "using", "the", "specified", "assembler", "variant", "as", "an", "address", "." ]	[ "CellSPU", "SPU", "0" ]	SPUAsmPrinter	PrintAsmMemoryOperand	CellSPU	MPU	LLVM	1,133	51	1	[]
[ "<s>", "SUnit", "", "R600SchedStrategy", "::", "pickNode", "(", "bool", "&", "IsTopNode", ")", "{", "SUnit", "", "SU", "=", "nullptr", ";", "NextInstKind", "=", "IDOther", ";", "IsTopNode", "=", "false", ";", "bool", "AllowSwitchToAlu", "=", "(", "CurEmi...	[ "Pick", "the", "next", "node", "to", "schedule", ",", "or", "return", "NULL", "." ]	[ "AMDGPU", "R600", "0", "62.5f", "\" approx. Wavefronts Required\\n\"", "2", "0", "\" Pick node \\n\"", "\"NO NODE \\n\"", "0" ]	R600MachineScheduler (2)	pickNode	AMDGPU	GPU	LLVM	1,134	403	1	[]
[ "<s>", "char", "", "xstormy16_output_cbranch_si", "(", "rtx", "op", ",", "const", "char", "", "label", ",", "int", "reversed", ",", "rtx_insn", "*", "insn", ")", "{", "static", "char", "string", "[", "64", "]", ";", "int", "need_longbranch", "=", "get_...	[ "Return", "the", "string", "to", "output", "a", "conditional", "branch", "to", "LABEL", ",", "which", "is", "the", "operand", "number", "of", "the", "label", ",", "but", "suitable", "for", "the", "tail", "of", "a", "SImode", "branch", ".", "OP", "is", ...	[ "stormy16", "64", "8", "16", "\"z\"", "\"nz\"", "\"ge\"", "\"lt\"", "\"nc\"", "\"c\"", "0", "0", "\"or %s,%s\"", "1", "\"sbc %2,%3\"", "\"%s \| b%s .+6 \| jmpf %s\"", "\"%s \| b%s %s\"" ]	stormy16	xstormy16_output_cbranch_si	stormy16	CPU	GCC	1,135	268	1	[]
[ "<s>", "rtx", "sh_extending_set_of_reg", "::", "use_as_extended_reg", "(", "rtx_insn", "*", "use_at_insn", ")", "const", "{", "gcc_assert", "(", "insn", "!=", "NULL", "&&", "set_src", "!=", "NULL", "&&", "set_rtx", "!=", "NULL", ")", ";", "gcc_assert", "(", ...	[ "Given", "a", "reg", "that", "is", "known", "to", "be", "sign", "or", "zero", "extended", "at", "some", "insn", ",", "take", "the", "appropriate", "measures", "so", "that", "the", "extended", "value", "can", "be", "used", "as", "a", "reg", "at", "the",...	[ "sh", "\"use_as_extended_reg: converting non-extending mem load in \"", "\"insn %d into sign-extending load\\n\"", "0", "0", "0", "\"use_as_extended_reg: dest reg %d of extending insn %d is \"", "\"modified, inserting a reg-reg copy\\n\"" ]	sh5	use_as_extended_reg	sh	CPU	GCC	1,136	282	1	[]
[ "<s>", "StringRef", "getName", "(", ")", "const", "{", "return", "StringRef", "(", "reinterpret_cast", "<", "const", "char", "", ">", "(", "this", ")", "+", "sizeof", "(", "", "this", ")", ",", "namesz", ")", ";", "}", "</s>" ]	[ "Return", "a", "string", "with", "the", "name", "of", "the", "plan", "and", "the", "applicable", "VFs", "and", "UFs", "." ]	[ "AMDGPU" ]	CodeObject	getName	AMDGPU	GPU	LLVM	1,137	29	1	[]
[ "<s>", "X86TargetMachine", "::", "X86TargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel"...	[ "Create", "an", "X86", "target", "." ]	[ "X86", "X86", "X86" ]	X86TargetMachine111	X86TargetMachine	X86	CPU	LLVM	1,138	115	1	[]
[ "<s>", "bool", "HexagonFrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "auto", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "auto", "&", "HRI", "=", "*", "MF", ".", "getSubtarget", "<", "Hexag...	[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "0", "Hexagon" ]	HexagonFrameLowering11	hasFP	Hexagon	DSP	LLVM	1,139	169	1	[]
[ "<s>", "void", "MSP430RegisterInfo", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MSP430MachineFunctionI...	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "MSP430", "MSP430", "MSP430", "MSP430", "MSP430", "MSP430::RET", "MSP430::RETI", "\"Can only insert epilog into returning blocks\"", "MSP430", "0", "2", "MSP430::POP16r", "MSP430::FPW", "MSP430::POP16r", "MSP430::MOV16rr", "MSP430::SPW", "MSP430::FPW", "MSP430::SUB16ri", "MSP430:...	MSP430RegisterInfo10	emitEpilogue	MSP430	MPU	LLVM	1,140	386	1	[]
[ "<s>", "bool", "CAHPAsmPrinter", "::", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpNo", ",", "const", "char", "", "ExtraCode", ",", "raw_ostream", "&", "OS", ")", "{", "if", "(", "!", "ExtraCode", ")", "{", "const...	[ "Print", "the", "specified", "operand", "of", "MI", ",", "an", "INLINEASM", "instruction", ",", "using", "the", "specified", "assembler", "variant", "as", "an", "address", "." ]	[ "CAHP", "CAHP", "\"0(\"", "CAHP", "\")\"" ]	CAHPAsmPrinter	PrintAsmMemoryOperand	CAHP	CPU	LLVM	1,141	89	1	[]
[ "<s>", "EVT", "SITargetLowering", "::", "getOptimalMemOpType", "(", "const", "MemOp", "&", "Op", ",", "const", "AttributeList", "&", "FuncAttributes", ")", "const", "{", "if", "(", "Op", ".", "size", "(", ")", ">=", "16", "&&", "Op", ".", "isDstAligned", ...	[ "It", "returns", "EVT", ":", ":Other", "if", "the", "type", "should", "be", "determined", "using", "generic", "target-independent", "logic", "." ]	[ "AMDGPU", "SI", "16", "4", "MVT::v4i32", "8", "4", "MVT::v2i32", "MVT::Other" ]	SIISelLowering10	getOptimalMemOpType	AMDGPU	GPU	LLVM	1,142	73	1	[]
[ "<s>", "void", "OpenRISCAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "", "MI", ")", "{", "OpenRISCMCInstLower", "MCInstLowering", "(", "OutContext", ",", "", "Mang", ",", "*", "this", ")", ";", "MCInst", "TmpInst", ";", "MCInstLowering",...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "OpenRISC", "OpenRISC", "OpenRISC" ]	OpenRISCAsmPrinter	EmitInstruction	OpenRISC	CPU	LLVM	1,143	43	1	[]
[ "<s>", "SMLoc", "getEndLoc", "(", ")", "const", "override", "{", "return", "EndLoc", ";", "}", "</s>" ]	[ "getEndLoc", "-", "Get", "the", "location", "of", "the", "last", "token", "of", "this", "operand", "." ]	[ "RV16K" ]	RV16KAsmParser	getEndLoc	RV16K	Virtual ISA	LLVM	1,144	11	1	[]
[ "<s>", "MCRegister", "SIRegisterInfo", "::", "findUnusedRegister", "(", "const", "MachineRegisterInfo", "&", "MRI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "MachineFunction", "&", "MF", ",", "bool", "ReserveHighestVGPR", ")", "const", "{", "i...	[ "Returns", "a", "lowest", "register", "that", "is", "not", "used", "at", "any", "point", "in", "the", "function", "." ]	[ "AMDGPU", "SI" ]	SIRegisterInfo (3)	findUnusedRegister	AMDGPU	GPU	LLVM	1,145	99	1	[]
[ "<s>", "bool", "FixupBWInstPass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "!", "FixupBWInsts", "\|\|", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "this", "->", "MF"...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "X86", "X86", "\"Start X86FixupBWInsts\\n\"", "\"End X86FixupBWInsts\\n\"" ]	X86FixupBWInsts20	runOnMachineFunction	X86	CPU	LLVM	1,146	121	1	[]
[ "<s>", "static", "int", "thumb_find_work_register", "(", "unsigned", "long", "pushed_regs_mask", ")", "{", "int", "reg", ";", "for", "(", "reg", "=", "LAST_ARG_REGNUM", ";", "reg", ">=", "0", ";", "reg", "--", ")", "if", "(", "!", "regs_ever_live", "[", ...	[ "Find", "a", "spare", "low", "register", "to", "use", "during", "the", "prolog", "of", "a", "function", "." ]	[ "arm", "0", "0", "0", "4", "1" ]	arm3	thumb_find_work_register	arm	CPU	GCC	1,147	114	1	[]
[ "<s>", "unsigned", "getCSRFirstUseCost", "(", ")", "const", "override", "{", "return", "100", ";", "}", "</s>" ]	[ "Allow", "the", "target", "to", "override", "the", "cost", "of", "using", "a", "callee-saved", "register", "for", "the", "first", "time", "." ]	[ "AMDGPU", "100" ]	SIRegisterInfo1	getCSRFirstUseCost	AMDGPU	GPU	LLVM	1,148	11	1	[]
[ "<s>", "machine_mode", "select_cc_mode", "(", "enum", "rtx_code", "op", ",", "rtx", "x", ",", "rtx", "y", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "GET_MODE_CLASS", "(", "GET_MODE", "(", "x", ")", ")", "==", "MODE_FLOAT", ")", "{", "switch", "(", "op", ...	[ "Given", "a", "comparison", "code", "(", "EQ", ",", "NE", ",", "etc", ".", ")", "and", "the", "first", "operand", "of", "a", "COMPARE", ",", "return", "the", "mode", "to", "be", "used", "for", "the", "comparison", ".", "For", "floating-point", ",", "...	[ "sparc" ]	sparc4	select_cc_mode	sparc	CPU	GCC	1,149	162	1	[]
[ "<s>", "static", "bool", "m32c_hard_regno_mode_ok", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "return", "m32c_hard_regno_nregs_1", "(", "regno", ",", "mode", ")", "!=", "0", ";", "}", "</s>" ]	[ "Implement", "TARGET_HARD_REGNO_MODE_OK", ".", "The", "above", "function", "does", "the", "work", "already", ";", "just", "test", "its", "return", "value", "." ]	[ "m32c", "0" ]	m32c	m32c_hard_regno_mode_ok	m32c	MPU	GCC	1,150	23	1	[]
[ "<s>", "static", "tree", "msp430_attr", "(", "tree", "", "node", ",", "tree", "name", ",", "tree", "args", ",", "int", "flags", "ATTRIBUTE_UNUSED", ",", "bool", "", "no_add_attrs", ")", "{", "gcc_assert", "(", "DECL_P", "(", "*", "node", ")", ")", ";...	[ "Verify", "MSP430", "specific", "attributes", "." ]	[ "msp430", "\"reset\"", "\"nmi\"", "\"watchdog\"", "\"unrecognised interrupt vector argument of %qE attribute\"", "63", "\"numeric argument of %qE attribute must be in range 0..63\"", "\"argument of %qE attribute is not a string constant or number\"", "\"%qE attribute only applies to functions\"", ...	msp4303	msp430_attr	msp430	MPU	GCC	1,151	356	1	[]
[ "<s>", "int", "simple_memory_operand", "(", "rtx", "op", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{", "rtx", "addr", ";", "if", "(", "GET_CODE", "(", "op", ")", "!=", "MEM", ")", "return", "FALSE", ";", "indirection", ":", "addr", "=", "XEX...	[ "Return", "truth", "value", "if", "a", "memory", "operand", "fits", "in", "a", "single", "instruction", "(", "ie", ",", "register", "+", "small", "offset", ")", "." ]	[ "pdp11", "0", "1", "1", "0", "0", "0", "0" ]	pdp11	simple_memory_operand	pdp11	MPU	GCC	1,152	123	1	[]
[ "<s>", "static", "void", "emit_push_byte", "(", "unsigned", "regno", ",", "bool", "frame_related_p", ")", "{", "rtx", "mem", ",", "reg", ";", "rtx_insn", "*", "insn", ";", "mem", "=", "gen_rtx_POST_DEC", "(", "HImode", ",", "stack_pointer_rtx", ")", ";", "...	[ "Helper", "for", "expand_prologue", ".", "Emit", "a", "push", "of", "a", "byte", "register", "." ]	[ "avr", "1" ]	avr4	emit_push_byte	avr	MPU	GCC	1,153	80	1	[]
[ "<s>", "void", "MipsAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "MipsTargetStreamer", "&", "TS", "=", "getTargetStreamer", "(", ")", ";", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "TS", "."...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "Mips", "Mips", "Mips", "128", "Mips::CONSTPOOL_ENTRY", "Mips::CONSTPOOL_ENTRY", "0", "1", "Mips::PATCHABLE_FUNCTION_ENTER", "Mips::PATCHABLE_FUNCTION_EXIT", "Mips::PATCHABLE_TAIL_CALL", "Mips::PseudoReturn", "Mips::PseudoReturn64", "Mips::PseudoIndirectBranch", "Mips::PseudoIndirectBran...	MipsAsmPrinter17	EmitInstruction	Mips	CPU	LLVM	1,154	442	1	[]
[ "<s>", "void", "ARMInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC",...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "ARM", "ARM", "ARM::GPRRegisterClass", "ARM", "ARM", "ARM::STR", "0", "0", "ARM::tGPRRegisterClass", "ARM", "ARM", "ARM::tSpill", "0", "ARM::DPRRegisterClass", "ARM::FSTD", "0", "ARM::SPRRegisterClass", "\"Unknown regclass!\"", "ARM::FSTS", "0" ]	ARMInstrInfo14	storeRegToStackSlot	ARM	CPU	LLVM	1,155	329	1	[]
[ "<s>", "static", "const", "char", "*", "ia64_invalid_binary_op", "(", "int", "op", "ATTRIBUTE_UNUSED", ",", "const_tree", "type1", ",", "const_tree", "type2", ")", "{", "if", "(", "TYPE_MODE", "(", "type1", ")", "==", "RFmode", "\|\|", "TYPE_MODE", "(", "type2...	[ "Return", "the", "diagnostic", "message", "string", "if", "the", "binary", "operation", "OP", "is", "not", "permitted", "on", "TYPE1", "and", "TYPE2", ",", "NULL", "otherwise", "." ]	[ "ia64", "\"invalid operation on %<__fpreg%>\"" ]	ia64	ia64_invalid_binary_op	ia64	CPU	GCC	1,156	43	1	[]
[ "<s>", "void", "MSP430InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "Register", "DestReg", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const"...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "MSP430", "MSP430", "MSP430::GR16RegClass", "MSP430::MOV16rm", "0", "MSP430::GR8RegClass", "MSP430::MOV8rm", "0", "\"Cannot store this register to stack slot!\"" ]	MSP430InstrInfo45	loadRegFromStackSlot	MSP430	MPU	LLVM	1,157	218	1	[]
[ "<s>", "void", "MCS51FrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ",", "Saved...	[ "This", "method", "determines", "which", "of", "the", "registers", "reported", "by", "TargetRegisterInfo", ":", ":getCalleeSavedRegs", "(", ")", "should", "actually", "get", "saved", "." ]	[ "MCS51", "MCS51", "MCS51::R29", "MCS51::R28" ]	MCS51FrameLowering	determineCalleeSaves	MCS51	MPU	LLVM	1,158	58	1	[]
[ "<s>", "static", "int", "ix86_mode_needed", "(", "int", "entity", ",", "rtx_insn", "*", "insn", ")", "{", "switch", "(", "entity", ")", "{", "case", "X86_DIRFLAG", ":", "return", "ix86_dirflag_mode_needed", "(", "insn", ")", ";", "case", "AVX_U128", ":", "...	[ "Return", "needed", "mode", "for", "entity", "in", "optimize_mode_switching", "pass", "." ]	[ "i386", "0" ]	i386	ix86_mode_needed	i386	CPU	GCC	1,159	66	1	[]
[ "<s>", "bool", "SIFrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "if", "(", "MFI", ".", "hasCalls", "(", ")", ")", "{...	[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]	[ "AMDGPU", "SI", "0", "SI" ]	SIFrameLowering20	hasFP	AMDGPU	GPU	LLVM	1,160	121	1	[]
[ "<s>", "bool", "XtensaPassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "createXtensaISelDag", "(", "getXtensaTargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]	[ "Xtensa", "Xtensa", "Xtensa", "Xtensa" ]	XtensaTargetMachine	addInstSelector	Xtensa	MPU	LLVM	1,161	25	1	[]
[ "<s>", "const", "RegisterBank", "&", "SPIRVRegisterBankInfo", "::", "getRegBankFromRegClass", "(", "const", "TargetRegisterClass", "&", "RC", ",", "LLT", "Ty", ")", "const", "{", "switch", "(", "RC", ".", "getID", "(", ")", ")", "{", "case", "SPIRV", "::", ...	[ "Get", "a", "register", "bank", "that", "covers", "RC", "." ]	[ "SPIRV", "SPIRV", "SPIRV::TYPERegClassID", "SPIRV::TYPERegBank", "SPIRV::pIDRegClassID", "SPIRV::IDRegClassID", "SPIRV::IDRegBank", "SPIRV::fIDRegClassID", "SPIRV::fIDRegBank", "SPIRV::vIDRegClassID", "SPIRV::vIDRegBank", "SPIRV::vfIDRegClassID", "SPIRV::vfIDRegBank", "SPIRV::ANYIDRegClass...	SPIRVRegisterBankInfo	getRegBankFromRegClass	SPIRV	Virtual ISA	LLVM	1,162	103	1	[]
[ "<s>", "int", "RISCVFrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "Register", "&", "FrameReg", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(",...	[ "getFrameIndexReference", "-", "This", "method", "should", "return", "the", "base", "register", "and", "offset", "used", "to", "reference", "a", "frame", "index", "location", "." ]	[ "RISCV", "RISCV", "RISCV", "RISCV", "0", "1", "0", "1", "RISCV::X2", "RISCVABI::getBPReg", "RISCV::X2", "0", "0", "0" ]	RISCVFrameLowering20	getFrameIndexReference	RISCV	CPU	LLVM	1,163	330	1	[]
[ "<s>", "bool", "RISCVFrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegisterInfo",...	[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...	[ "RISCV", "RISCV", "\"loadRegFromStackSlot didn't insert any code!\"", "RISCV::PseudoTAIL", "RISCVII::MO_CALL", "RISCV::PseudoRET" ]	RISCVFrameLowering29	restoreCalleeSavedRegisters	RISCV	CPU	LLVM	1,164	274	1	[]
[ "<s>", "static", "bool", "aarch64_evpc_sve_tbl", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "unsigned", "HOST_WIDE_INT", "nelt", ";", "if", "(", "!", "d", "->", "one_vector_p", "&&", "!", "d", "->", "perm", ".", "length", "(", ")", ".", "is_...	[ "Try", "to", "implement", "D", "using", "an", "SVE", "TBL", "instruction", "." ]	[ "aarch64" ]	aarch646	aarch64_evpc_sve_tbl	aarch64	CPU	GCC	1,165	122	1	[]
[ "<s>", "const", "char", "", "output_move_vfp", "(", "rtx", "", "operands", ")", "{", "rtx", "reg", ",", "mem", ",", "addr", ",", "ops", "[", "2", "]", ";", "int", "load", "=", "REG_P", "(", "operands", "[", "0", "]", ")", ";", "int", "dp", "=...	[ "Output", "a", "VFP", "load", "or", "store", "instruction", "." ]	[ "arm", "2", "0", "0", "8", "0", "4", "0", "50", "0", "\"v%smdb%%?.%s\\t%%0!, {%%%s1}%s\"", "0", "0", "1", "\"v%smia%%?.%s\\t%%0!, {%%%s1}%s\"", "0", "0", "1", "\"v%sr%%?.%s\\t%%%s0, %%1%s\"", "0", "1", "\"ld\"", "\"st\"", "\"64\"", "\"32\"", "\"16\"", "\"P\"", "...	arm	output_move_vfp	arm	CPU	GCC	1,166	331	1	[]
[ "<s>", "bool", "isLegalMaskedStore", "(", "Type", "*", "DataType", ",", "MaybeAlign", "Alignment", ")", "{", "return", "isLegalMaskedLoadStore", "(", "DataType", ",", "Alignment", ")", ";", "}", "</s>" ]	[ "Return", "true", "if", "the", "target", "supports", "masked", "store", "." ]	[ "AArch64" ]	AArch64TargetTransformInfo1	isLegalMaskedStore	AArch64	CPU	LLVM	1,167	20	1	[]
[ "<s>", "bool", "WebAssemblyEHRestoreStackPointer", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"******** EH Restore Stack Pointer ******\\n\"", "\"******** Function: \"", "<<", "MF", ".", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "WebAssembly", "WebAssembly", "\"******** EH Restore Stack Pointer ******\\n\"", "\"******** Function: \"", "WebAssembly", "WebAssembly::isCatch", "WebAssembly::SP32" ]	WebAssemblyEHRestoreStackPointer1	runOnMachineFunction	WebAssembly	Virtual ISA	LLVM	1,168	149	1	[]
[ "<s>", "void", "rs6000_output_function_entry", "(", "FILE", "", "file", ",", "const", "char", "", "fname", ")", "{", "if", "(", "fname", "[", "0", "]", "!=", "'.'", ")", "{", "switch", "(", "DEFAULT_ABI", ")", "{", "default", ":", "gcc_unreachable", ...	[ "Write", "out", "a", "function", "code", "label", "." ]	[ "rs6000", "0", "\"L.\"" ]	rs6000	rs6000_output_function_entry	rs6000	CPU	GCC	1,169	79	1	[]
[ "<s>", "bool", "SystemZTDCPass", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "auto", "&", "TPC", "=", "getAnalysis", "<", "TargetPassConfig", ">", "(", ")", ";", "if", "(", "TPC", ".", "getTM", "<", "TargetMachine", ">", "(", ")", ".", ...	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "SystemZ", "SystemZ", "SystemZ", "0", "1", "0", "Intrinsic::getDeclaration", "Intrinsic::s390_tdc" ]	SystemZTDC6	runOnFunction	SystemZ	CPU	LLVM	1,170	456	1	[]
[ "<s>", "bool", "AMDGPUCodeGenPrepare", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "!", "TM", "\|\|", "skipFunction", "(", "F", ")", ")", "return", "false", ";", "DA", "=", "&", "getAnalysis", "<", "DivergenceAnalysis", ">", "(",...	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "AMDGPU", "AMDGPU" ]	AMDGPUCodeGenPrepare6	runOnFunction	AMDGPU	GPU	LLVM	1,171	42	1	[]
[ "<s>", "MachineBasicBlock", "", "XCoreTargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "", "MI", ",", "MachineBasicBlock", "", "BB", ")", "const", "{", "const", "TargetInstrInfo", "&", "TII", "=", "", "getTargetMachine", "(", ")", "."...	[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]	[ "XCore", "XCore", "XCore::SELECT_CC", "\"Unexpected instr type to insert\"", "XCore::BRFT_lru6", "1", "XCore::PHI", "0", "3", "2" ]	XCoreISelLowering (2)	EmitInstrWithCustomInserter	XCore	MPU	LLVM	1,172	317	1	[]
[ "<s>", "static", "rtx", "ix86_expand_sse_cmp", "(", "rtx", "dest", ",", "enum", "rtx_code", "code", ",", "rtx", "cmp_op0", ",", "rtx", "cmp_op1", ",", "rtx", "op_true", ",", "rtx", "op_false", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "dest",...	[ "Expand", "an", "sse", "vector", "comparison", ".", "Return", "the", "register", "with", "the", "result", "." ]	[ "i386", "64", "0" ]	i3866	ix86_expand_sse_cmp	i386	CPU	GCC	1,173	354	1	[]
[ "<s>", "bool", "nvptx_libc_has_function", "(", "enum", "function_class", "fn_class", ",", "tree", "type", ")", "{", "if", "(", "fn_class", "==", "function_sincos", ")", "{", "if", "(", "type", "!=", "NULL_TREE", ")", "return", "type", "==", "float_type_node", ...	[ "Implement", "TARGET_LIBC_HAS_FUNCTION", "." ]	[ "nvptx" ]	nvptx	nvptx_libc_has_function	nvptx	GPU	GCC	1,174	47	1	[]
[ "<s>", "SMLoc", "getLoc", "(", ")", "const", "{", "return", "getParser", "(", ")", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "}", "</s>" ]	[ "Get", "the", "source", "location", "of", "the", "point", "where", "the", "field", "was", "defined", "." ]	[ "CSKY" ]	CSKYAsmParser	getLoc	CSKY	CPU	LLVM	1,175	20	1	[]
[ "<s>", "void", "LM32InstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "O", ",", "unsigned", "RegNo", ")", "const", "{", "O", "<<", "'%'", "<<", "getRegisterName", "(", "RegNo", ")", ";", "}", "</s>" ]	[ "Print", "the", "assembler", "register", "name", "." ]	[ "LM32", "LM32" ]	LM32InstPrinter	printRegName	LM32	MPU	LLVM	1,176	24	1	[]
[ "<s>", "static", "bool", "fusion_load_store", "(", "rtx_insn", "", "insn", ",", "rtx", "", "base", ",", "rtx", "", "offset", ",", "bool", "", "is_load", ")", "{", "rtx", "x", ",", "dest", ",", "src", ";", "gcc_assert", "(", "INSN_P", "(", "insn",...	[ "If", "INSN", "is", "a", "load", "or", "store", "of", "address", "in", "the", "form", "of", "[", "base+offset", "]", ",", "extract", "the", "two", "parts", "and", "set", "to", "BASE", "and", "OFFSET", ".", "IS_LOAD", "is", "set", "to", "TRUE", "if", ...	[ "arm" ]	arm	fusion_load_store	arm	CPU	GCC	1,177	144	1	[]
[ "<s>", "static", "int", "get_vec_cmp_insn", "(", "enum", "rtx_code", "code", ",", "enum", "machine_mode", "dest_mode", ",", "enum", "machine_mode", "op_mode", ")", "{", "if", "(", "!", "TARGET_ALTIVEC", ")", "return", "INSN_NOT_AVAILABLE", ";", "switch", "(", ...	[ "Return", "insn", "index", "for", "the", "vector", "compare", "instruction", "for", "given", "CODE", ",", "and", "DEST_MODE", ",", "OP_MODE", ".", "Return", "-1", "if", "valid", "insn", "is", "not", "available", "." ]	[ "rs6000" ]	rs60003	get_vec_cmp_insn	rs6000	CPU	GCC	1,178	213	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"Mips Delay Slot Filler\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "Mips", "\"Mips Delay Slot Filler\"" ]	MipsDelaySlotFiller	getPassName	Mips	CPU	LLVM	1,179	13	1	[]
[ "<s>", "static", "bool", "pru_addr_space_legitimate_address_p", "(", "machine_mode", "mode", ",", "rtx", "operand", ",", "bool", "strict_p", ",", "addr_space_t", "as", ")", "{", "if", "(", "as", "==", "ADDR_SPACE_REGIO", ")", "{", "return", "true", ";", "}", ...	[ "Implement", "TARGET_ADDR_SPACE_LEGITIMATE_ADDRESS_P", "." ]	[ "pru", "0", "1" ]	pru	pru_addr_space_legitimate_address_p	pru	CPU	GCC	1,180	135	1	[]
[ "<s>", "unsigned", "X86FrameLowering", "::", "getWinEHFuncletFrameSize", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "unsigned", "CSSize", "=", "MF", ".", "getInfo", "<", "X86MachineFunctionInfo", ">", "(", ")", "->", "getCalleeSavedFrameSize", ...	[ "Funclets", "only", "need", "to", "account", "for", "space", "for", "the", "callee", "saved", "registers", ",", "as", "the", "locals", "are", "accounted", "for", "in", "the", "parent", "'s", "stack", "frame", "." ]	[ "X86", "X86", "X86" ]	X86FrameLowering112	getWinEHFuncletFrameSize	X86	CPU	LLVM	1,181	101	1	[]
[ "<s>", "bool", "mips_use_pic_fn_addr_reg_p", "(", "const_rtx", "x", ")", "{", "if", "(", "!", "TARGET_USE_PIC_FN_ADDR_REG", ")", "return", "false", ";", "if", "(", "mips16_stub_function_p", "(", "x", ")", ")", "return", "false", ";", "if", "(", "GET_CODE", "...	[ "Return", "true", "if", "calls", "to", "X", "might", "need", "$", "25", "to", "be", "valid", "on", "entry", "." ]	[ "mips" ]	mips	mips_use_pic_fn_addr_reg_p	mips	CPU	GCC	1,182	65	1	[]
[ "<s>", "bool", "PPCInstrInfo", "::", "isAssociativeAndCommutative", "(", "const", "MachineInstr", "&", "Inst", ")", "const", "{", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "PPC", "::", "FADD", ":", "case", "PPC", "::", "FADDS", ...	[ "Return", "true", "when", "\\P", "Inst", "is", "both", "associative", "and", "commutative", "." ]	[ "PowerPC", "PPC", "PPC::FADD", "PPC::FADDS", "PPC::FMUL", "PPC::FMULS", "PPC::VADDFP", "PPC::XSADDDP", "PPC::XVADDDP", "PPC::XVADDSP", "PPC::XSADDSP", "PPC::XSMULDP", "PPC::XVMULDP", "PPC::XVMULSP", "PPC::XSMULSP", "PPC::MULHD", "PPC::MULLD", "PPC::MULHW", "PPC::MULLW" ]	PPCInstrInfo	isAssociativeAndCommutative	PowerPC	CPU	LLVM	1,183	139	1	[]
[ "<s>", "const", "char", "*", "VETargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "case", "VEISD", "::", "NAME", ":", "\\", "return", "\"VEISD::\"", "#", "NAME", ";", "switch", "(", "(", "VEISD", "::", "NodeType", ")...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "VE", "VE", "VEISD::NAME", "\"VEISD::\"", "VEISD::NodeType", "VEISD::FIRST_NUMBER" ]	VEISelLowering17	getTargetNodeName	VE	CPU	LLVM	1,184	69	1	[]
[ "<s>", "int", "pa_adjust_insn_length", "(", "rtx_insn", "*", "insn", ",", "int", "length", ")", "{", "rtx", "pat", "=", "PATTERN", "(", "insn", ")", ";", "if", "(", "(", "unsigned", "int", ")", "length", ">=", "INT_MAX", ")", "{", "if", "(", "GET_COD...	[ "Return", "any", "length", "adjustment", "needed", "by", "INSN", "which", "already", "has", "its", "length", "computed", "as", "LENGTH", ".", "Return", "zero", "if", "no", "adjustment", "is", "necessary", ".", "For", "the", "PA", ":", "function", "calls", ...	[ "pa", "0", "0", "0", "1", "20", "0", "0", "0", "0", "0", "0", "0", "1", "0", "0", "0", "0", "0", "1", "4", "0", "0", "0", "0", "0", "0", "0", "1", "0", "0", "0", "4", "4", "4", "4", "4", "0", "1", "0", "1", "0", "0", "1", "0", ...	pa4	pa_adjust_insn_length	pa	CPU	GCC	1,185	494	1	[]
[ "<s>", "static", "void", "assign_int_registers", "(", "HOST_WIDE_INT", "bitpos", ",", "assign_data_t", "*", "data", ")", "{", "int", "intoffset", "=", "data", "->", "intoffset", ";", "machine_mode", "mode", ";", "int", "nregs", ";", "if", "(", "!", "compute_...	[ "A", "subroutine", "of", "function_arg_record_value", ".", "Assign", "the", "bits", "of", "the", "structure", "between", "PARMS-", ">", "intoffset", "and", "BITPOS", "to", "integer", "registers", "." ]	[ "sparc", "0", "0", "1", "1", "1", "1", "0" ]	sparc5	assign_int_registers	sparc	CPU	GCC	1,186	171	1	[]
[ "<s>", "static", "void", "ix86_emit_mode_set", "(", "int", "entity", ",", "int", "mode", ",", "int", "prev_mode", "ATTRIBUTE_UNUSED", ",", "HARD_REG_SET", "regs_live", "ATTRIBUTE_UNUSED", ")", "{", "switch", "(", "entity", ")", "{", "case", "X86_DIRFLAG", ":", ...	[ "Generate", "one", "or", "more", "insns", "to", "set", "ENTITY", "to", "MODE", ".", "HARD_REG_LIVE", "is", "the", "set", "of", "hard", "registers", "live", "at", "the", "point", "where", "the", "insn", "(", "s", ")", "are", "to", "be", "inserted", "." ...	[ "i386" ]	i386	ix86_emit_mode_set	i386	CPU	GCC	1,187	94	1	[]
[ "<s>", "static", "rtx", "moxie_function_arg", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "const_tree", "type", "ATTRIBUTE_UNUSED", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", ...	[ "Return", "the", "next", "register", "to", "be", "used", "to", "hold", "a", "function", "argument", "or", "NULL_RTX", "if", "there", "'s", "no", "more", "space", "." ]	[ "moxie", "8" ]	moxie2	moxie_function_arg	moxie	CPU	GCC	1,188	49	1	[]
[ "<s>", "void", "GCNScheduleDAGMILive", "::", "finalizeSchedule", "(", ")", "{", "GCNMaxOccupancySchedStrategy", "&", "S", "=", "(", "GCNMaxOccupancySchedStrategy", "&", ")", "*", "SchedImpl", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"All regions recorded, s...	[ "After", "the", "schedule", "has", "been", "formed", ",", "call", "this", "function", "to", "combine", "the", "instructions", "from", "the", "different", "stages/cycles", "." ]	[ "AMDGPU", "\"All regions recorded, starting actual scheduling.\\n\"", "0", "1", "\"Retrying function scheduling with lowest recorded occupancy \"", "\".\\n\"", "1", "\"******** MI Scheduling ********\\n\"", "\":\"", "\" \"", "\"\\n From: \"", "\" To: \"", "\"End\"", "\" RegionInstr...	GCNSchedStrategy1	finalizeSchedule	AMDGPU	GPU	LLVM	1,189	335	1	[]
[ "<s>", "const", "MOSInstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]	[ "TargetInstrInfo", "getter", "." ]	[ "MOS", "MOS" ]	MOSSubtarget	getInstrInfo	MOS	MPU	LLVM	1,190	14	1	[]
[ "<s>", "MipsSubtarget", "::", "MipsSubtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "bool", "little", ",", "Reloc", "::", "Model", "_RM", ...	[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "\"mips32\"", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "\"Invalid Arch & ABI pair.\"", "\"MSA requires a 64-bit FPU register file (FR=1 mode)....	MipsSubtarget62	MipsSubtarget	Mips	CPU	LLVM	1,191	329	1	[]
[ "<s>", "void", "s390_expand_vcond", "(", "rtx", "target", ",", "rtx", "then", ",", "rtx", "els", ",", "enum", "rtx_code", "cond", ",", "rtx", "cmp_op1", ",", "rtx", "cmp_op2", ")", "{", "rtx", "tmp", ";", "machine_mode", "result_mode", ";", "rtx", "resul...	[ "Generate", "a", "vector", "comparison", "expression", "loading", "either", "elements", "of", "THEN", "or", "ELS", "into", "TARGET", "depending", "on", "the", "comparison", "COND", "of", "CMP_OP1", "and", "CMP_OP2", "." ]	[ "s390", "1", "1", "0", "0" ]	s3906	s390_expand_vcond	s390	MPU	GCC	1,192	430	1	[]
[ "<s>", "static", "bool", "quad_aligned_store_p", "(", "swap_web_entry", "", "insn_entry", ",", "rtx_insn", "", "insn", ")", "{", "unsigned", "uid", "=", "INSN_UID", "(", "insn", ")", ";", "if", "(", "!", "insn_entry", "[", "uid", "]", ".", "is_swap", "...	[ "Return", "TRUE", "if", "INSN", "represents", "a", "store-with-swap", "of", "a", "swapped", "value", "and", "the", "memory", "address", "is", "quad-word", "aligned", "." ]	[ "rs6000", "0", "0", "128" ]	rs6000-p8swap	quad_aligned_store_p	rs6000	CPU	GCC	1,193	253	1	[]
[ "<s>", "static", "rtx", "frame_subreg_note", "(", "rtx", "set", ",", "int", "offset", ")", "{", "rtx", "src", "=", "simplify_gen_subreg", "(", "SImode", ",", "SET_SRC", "(", "set", ")", ",", "DImode", ",", "offset", ")", ";", "rtx", "dst", "=", "simpli...	[ "For", "a", "DImode", "load", "/", "store", "SET", ",", "make", "a", "SImode", "set", "for", "a", "REG_FRAME_RELATED_EXPR", "note", ",", "using", "OFFSET", "to", "create", "a", "high", "or", "lowpart", "subreg", "." ]	[ "epiphany", "1" ]	epiphany2	frame_subreg_note	epiphany	MPU	GCC	1,194	67	1	[]
[ "<s>", "static", "rtx_insn", "*", "frame_emit_load", "(", "int", "regno", ",", "rtx", "addr", ",", "HOST_WIDE_INT", "offset", ")", "{", "rtx", "reg", "=", "gen_rtx_REG", "(", "V4SImode", ",", "regno", ")", ";", "rtx", "mem", "=", "gen_frame_mem", "(", "V...	[ "Emit", "a", "load", "in", "the", "stack", "frame", "to", "load", "REGNO", "from", "address", "ADDR", ".", "Add", "a", "REG_CFA_RESTORE", "note", "to", "CFA_RESTORES", "if", "CFA_RESTORES", "is", "non-null", ".", "Return", "the", "emitted", "insn", "." ]	[ "spu" ]	spu	frame_emit_load	spu	MPU	GCC	1,195	57	1	[]
[ "<s>", "static", "rtx", "ix86_expand_sse_cmp", "(", "rtx", "dest", ",", "enum", "rtx_code", "code", ",", "rtx", "cmp_op0", ",", "rtx", "cmp_op1", ",", "rtx", "op_true", ",", "rtx", "op_false", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "dest",...	[ "Expand", "an", "sse", "vector", "comparison", ".", "Return", "the", "register", "with", "the", "result", "." ]	[ "i386", "64", "0" ]	i3864	ix86_expand_sse_cmp	i386	CPU	GCC	1,196	340	1	[]
[ "<s>", "static", "cpp_hashnode", "", "s390_macro_to_expand", "(", "cpp_reader", "", "pfile", ",", "const", "cpp_token", "", "tok", ")", "{", "cpp_hashnode", "", "expand_this", "=", "tok", "->", "val", ".", "node", ".", "node", ";", "cpp_hashnode", "*", ...	[ "Called", "to", "decide", "whether", "a", "conditional", "macro", "should", "be", "expanded", ".", "Since", "we", "have", "exactly", "one", "such", "macro", "(", "i.e", ",", "'vector", "'", ")", ",", "we", "do", "not", "need", "to", "examine", "the", "...	[ "s390", "0", "0" ]	s390-c	s390_macro_to_expand	s390	MPU	GCC	1,197	408	1	[]
[ "<s>", "bool", "AArch64FrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetR...	[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...	[ "AArch64", "AArch64", "8", "AArch64::LDPXi", "AArch64::LDRXui", "AArch64::LDPDi", "AArch64::LDRDui", "\"CSR restore: (\"", "\", \"", "\") -> fi#(\"", "\", \"", "1", "\")\\n\"", "1", "8", "8", "AArch64::SP", "8", "8" ]	AArch64FrameLowering19	restoreCalleeSavedRegisters	AArch64	CPU	LLVM	1,198	399	1	[]
[ "<s>", "void", "alpha_split_tfmode_frobsign", "(", "rtx", "operands", "[", "3", "]", ",", "rtx", "(", "*", "operation", ")", "(", "rtx", ",", "rtx", ",", "rtx", ")", ")", "{", "rtx", "high_bit", "=", "operands", "[", "2", "]", ";", "rtx", "scratch", ...	[ "Implement", "negtf2", "or", "abstf2", ".", "Op0", "is", "destination", ",", "op1", "is", "source", ",", "op2", "is", "a", "register", "containing", "the", "sign", "bit", ",", "operation", "is", "the", "logical", "operation", "to", "be", "performed", "." ]	[ "alpha", "3", "2", "1", "0", "2", "0", "1", "2", "0", "2", "1", "0", "0", "2", "2", "1", "3", "3", "0", "0", "2", "1", "1" ]	alpha	alpha_split_tfmode_frobsign	alpha	MPU	GCC	1,199	197	1	[]

[ "<s>", "bool", "HexagonCopyToCombine", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "IsCombinesDisabled", ")", "return", "false", ";", "bool", "HasChanged", "=", "false", ";", "TRI", "=", "MF", ".", "getSubtarget", "(",...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Hexagon", "Hexagon", "Hexagon" ]

HexagonCopyToCombine15

runOnMachineFunction

Hexagon

DSP

LLVM

1,100

256

1

[]

[ "<s>", "bool", "M68kInstrInfo", "::", "ExpandMOVSZX_RR", "(", "MachineInstrBuilder", "&", "MIB", ",", "bool", "IsSigned", ",", "MVT", "MVTDst", ",", "MVT", "MVTSrc", ")", "const", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"Expand \"", "<<", "*", "M...

[ "Move", "from", "register", "and", "extend", "." ]

[ "M68k", "M68k", "\"Expand \"", "\" to \"", "MVT::i16", "M68k::MOV16rr", "M68k::MOV32rr", "0", "1", "\"You cannot use the same Regs with MOVSX_RR\"", "\"Wrong use of MOVSX_RR\"", "\"You cannot use the same Reg Classes with MOVSX_RR\"", "\"No viable MEGA register available\"", "\"Move and \"...

M68kInstrInfo (2)

ExpandMOVSZX_RR

M68k

MPU

LLVM

1,101

316

1

[]

[ "<s>", "static", "enum", "loongarch_symbol_type", "loongarch_classify_symbol", "(", "const_rtx", "x", ")", "{", "if", "(", "LABEL_REF_P", "(", "x", ")", ")", "return", "SYMBOL_GOT_DISP", ";", "gcc_assert", "(", "SYMBOL_REF_P", "(", "x", ")", ")", ";", "if", ...

[ "Return", "the", "method", "that", "should", "be", "used", "to", "access", "SYMBOL_REF", "or", "LABEL_REF", "X", "." ]

[ "loongarch" ]

loongarch

loongarch_classify_symbol

loongarch

CPU

GCC

1,102

51

1

[]

[ "<s>", "bool", "isSubregFoldable", "(", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]

[ "Check", "whether", "the", "target", "can", "fold", "a", "load", "that", "feeds", "a", "subreg", "operand", "(", "or", "a", "subreg", "operand", "that", "feeds", "a", "store", ")", "." ]

[ "AArch64" ]

AArch64InstrInfo (2)

isSubregFoldable

AArch64

CPU

LLVM

1,103

11

1

[]

[ "<s>", "bool", "aarch64_sve_dup_immediate_p", "(", "rtx", "x", ")", "{", "rtx", "elt", ";", "if", "(", "!", "const_vec_duplicate_p", "(", "x", ",", "&", "elt", ")", "||", "!", "CONST_INT_P", "(", "elt", ")", ")", "return", "false", ";", "HOST_WIDE_INT", ...

[ "Return", "true", "if", "X", "is", "a", "valid", "immediate", "for", "the", "SVE", "DUP", "and", "CPY", "instructions", "." ]

[ "aarch64", "0xff", "0x80", "0x7f", "0x8000", "0x7f00" ]

aarch645

aarch64_sve_dup_immediate_p

aarch64

CPU

GCC

1,104

67

1

[]

[ "<s>", "static", "rtx", "gen_load_pcrel_sym", "(", "rtx", "op0", ",", "rtx", "op1", ",", "rtx", "op2", ")", "{", "int", "orig_flag_pic", "=", "flag_pic", ";", "rtx", "insn", ";", "flag_pic", "=", "0", ";", "if", "(", "TARGET_ARCH64", ")", "insn", "=", ...

[ "Wrapper", "around", "the", "load_pcrel_sym", "{", "si", ",", "di", "}", "patterns", "." ]

[ "sparc", "0" ]

sparc

gen_load_pcrel_sym

sparc

CPU

GCC

1,105

77

1

[]

[ "<s>", "void", "SystemZAsmPrinter", "::", "emitEndOfAsmFile", "(", "Module", "&", "M", ")", "{", "emitStackMaps", "(", "SM", ")", ";", "}", "</s>" ]

[ "This", "virtual", "method", "can", "be", "overridden", "by", "targets", "that", "want", "to", "emit", "something", "at", "the", "end", "of", "their", "file", "." ]

[ "SystemZ", "SystemZ" ]

SystemZAsmPrinter11

emitEndOfAsmFile

SystemZ

CPU

LLVM

1,106

16

1

[]

[ "<s>", "const", "SPIRVSubtarget", "*", "getSubtargetImpl", "(", "const", "Function", "&", ")", "const", "override", "{", "return", "&", "Subtarget", ";", "}", "</s>" ]

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "SPIRV", "SPIRV" ]

SPIRVTargetMachine

getSubtargetImpl

SPIRV

Virtual ISA

LLVM

1,107

17

1

[]

[ "<s>", "const", "char", "*", "rvexAsmPrinter", "::", "getCurrentABIString", "(", ")", "const", "{", "switch", "(", "Subtarget", "->", "getTargetABI", "(", ")", ")", "{", "case", "rvexSubtarget", "::", "O32", ":", "return", "\"abi32\"", ";", "default", ":", ...

[ "Emit", "Set", "directives", "." ]

[ "rvex", "rvex", "rvex", "\"abi32\"", "\"Unknown rvex ABI\"" ]

rvexAsmPrinter

getCurrentABIString

rvex

VLIW

LLVM

1,108

37

1

[]

[ "<s>", "static", "void", "output_short_suffix", "(", "FILE", "*", "file", ")", "{", "rtx_insn", "*", "insn", "=", "current_output_insn", ";", "if", "(", "!", "insn", ")", "return", ";", "if", "(", "arc_verify_short", "(", "insn", ",", "cfun", "->", "mach...

[ "When", "outputting", "an", "instruction", "(", "alternative", ")", "that", "can", "potentially", "be", "short", ",", "output", "the", "short", "suffix", "if", "the", "insn", "is", "in", "fact", "short", ",", "and", "update", "cfun-", ">", "machine-", ">",...

[ "arc", "1", "\"_s\"", "2" ]

arc

output_short_suffix

arc

MPU

GCC

1,109

60

1

[]

[ "<s>", "unsigned", "HexagonInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", ...

[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...

[ "Hexagon", "Hexagon", "Hexagon::L2_loadri_io", "Hexagon::L2_loadrd_io", "Hexagon::V6_vL32b_ai", "Hexagon::V6_vL32b_nt_ai", "Hexagon::V6_vL32b_ai_128B", "Hexagon::V6_vL32b_nt_ai_128B", "Hexagon::V6_vL32Ub_ai", "Hexagon::V6_vL32Ub_ai_128B", "Hexagon::LDriw_pred", "Hexagon::LDriw_mod", "Hexagon...

HexagonInstrInfo54

isLoadFromStackSlot

Hexagon

DSP

LLVM

1,110

286

1

[]

[ "<s>", "bool", "arc_legitimate_pic_operand_p", "(", "rtx", "x", ")", "{", "return", "!", "arc_raw_symbolic_reference_mentioned_p", "(", "x", ",", "true", ")", ";", "}", "</s>" ]

[ "Nonzero", "if", "the", "constant", "value", "X", "is", "a", "legitimate", "general", "operand", "when", "generating", "PIC", "code", ".", "It", "is", "given", "that", "flag_pic", "is", "on", "and", "that", "X", "satisfies", "CONSTANT_P", "or", "is", "a", ...

[ "arc" ]

arc4

arc_legitimate_pic_operand_p

arc

MPU

GCC

1,111

17

1

[]

[ "<s>", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_ostream", "&", "OS", ")", "const", "{", "bool", "is64", "=", "getPointerSize", "(", ")", "==", "8", ";", "return", "createMachObjectWriter", "(", "OS", ",", "is64", ",", "(", "is64", "?", "objec...

[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]

[ "PowerPC", "8", "PPC" ]

PPCAsmBackend26

createObjectWriter

PowerPC

CPU

LLVM

1,112

52

1

[]

[ "<s>", "rtx", "nds32_expand_load_multiple", "(", "int", "base_regno", ",", "int", "count", ",", "rtx", "base_addr", ",", "rtx", "basemem", ")", "{", "int", "par_index", ";", "int", "offset", ";", "rtx", "result", ";", "rtx", "new_addr", ",", "mem", ",", ...

[ "Functions", "to", "expand", "load_multiple", "and", "store_multiple", ".", "They", "are", "auxiliary", "extern", "functions", "to", "help", "create", "rtx", "template", ".", "Check", "nds32-multiple.md", "file", "for", "the", "patterns", "." ]

[ "nds32", "0", "4", "0" ]

nds32-memory-manipulation3

nds32_expand_load_multiple

nds32

CPU

GCC

1,113

120

1

[]

[ "<s>", "bool", "RISCVFrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "ArrayRef", "<", "CalleeSavedInfo", ">", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", ...

[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...

[ "RISCV", "RISCV", "RISCV::PseudoCALLReg", "RISCV::X5", "RISCVII::MO_CALL" ]

RISCVFrameLowering

spillCalleeSavedRegisters

RISCV

CPU

LLVM

1,114

236

1

[]

[ "<s>", "static", "void", "arc_init", "(", "void", ")", "{", "if", "(", "TARGET_V2", ")", "{", "if", "(", "TARGET_MPYW", "||", "TARGET_MULTI", ")", "arc_multcost", "=", "COSTS_N_INSNS", "(", "1", ")", ";", "}", "if", "(", "arc_multcost", "<", "0", ")", ...

[ "Called", "by", "OVERRIDE_OPTIONS", "to", "initialize", "various", "things", "." ]

[ "arc", "1", "0", "4", "30", "3", "30", "4", "30", "\"%<-mno-mpy%> supported only for ARC700 or ARCv2\"", "\"%<-mno-dpfp-lrsr%> supported only with %<-mdpfp%>\"", "\"FPX fast and compact options cannot be specified together\"", "\"%<-mspfp_fast%> not available on ARC600 or ARC601\"", "\"no ...

arc

arc_init

arc

MPU

GCC

1,115

277

1

[]

[ "<s>", "bool", "Tile64InstrInfo", "::", "isSchedulingBoundary", "(", "const", "MachineInstr", "*", "MI", ",", "const", "MachineBasicBlock", "*", "MBB", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "MI", "->", "isDebugValue", "(", ...

[ "isSchedulingBoundary", "-", "Overrides", "the", "isSchedulingBoundary", "from", "Codegen/TargetInstrInfo.cpp", "to", "make", "it", "capable", "of", "identifying", "ENDBR", "intructions", "and", "prevent", "it", "from", "being", "re-scheduled", "." ]

[ "Tile64" ]

Tile64InstrInfo

isSchedulingBoundary

Tile64

VLIW

LLVM

1,116

66

1

[]

[ "<s>", "bool", "SITargetLowering", "::", "getTgtMemIntrinsic", "(", "IntrinsicInfo", "&", "Info", ",", "const", "CallInst", "&", "CI", ",", "MachineFunction", "&", "MF", ",", "unsigned", "IntrID", ")", "const", "{", "if", "(", "const", "AMDGPU", "::", "RsrcI...

[ "Given", "an", "intrinsic", ",", "checks", "if", "on", "the", "target", "the", "intrinsic", "will", "need", "to", "map", "to", "a", "MemIntrinsicNode", "(", "touches", "memory", ")", "." ]

[ "AMDGPU", "SI", "AMDGPU::RsrcIntrinsic", "AMDGPU::lookupRsrcIntrinsic", "Intrinsic::getAttributes", "Intrinsic::ID", "SI", "SI", "SI", "0", "SI", "ISD::INTRINSIC_W_CHAIN", "MVT::getVT", "ISD::INTRINSIC_VOID", "MVT::getVT", "0", "ISD::INTRINSIC_W_CHAIN", "MVT::getVT", "Intrinsic::...

SIISelLowering108

getTgtMemIntrinsic

AMDGPU

GPU

LLVM

1,117

457

1

[]

[ "<s>", "std", "::", "unique_ptr", "<", "SICacheControl", ">", "SICacheControl", "::", "create", "(", "const", "GCNSubtarget", "&", "ST", ")", "{", "GCNSubtarget", "::", "Generation", "Generation", "=", "ST", ".", "getGeneration", "(", ")", ";", "if", "(", ...

[ "This", "creates", "an", "identified", "struct", "." ]

[ "AMDGPU", "SI", "SI", "AMDGPU", "SI", "SI" ]

SIMemoryLegalizer1

create

AMDGPU

GPU

LLVM

1,118

54

1

[]

[ "<s>", "static", "bool", "allocate_stack_space", "(", "rtx", "size", ",", "HOST_WIDE_INT", "last_probe_offset", ",", "rtx", "temp_reg", ")", "{", "bool", "temp_reg_clobbered_p", "=", "false", ";", "HOST_WIDE_INT", "probe_interval", "=", "1", "<<", "param_stack_clash...

[ "Allocate", "SIZE", "bytes", "of", "stack", "space", ",", "using", "TEMP_REG", "as", "a", "temporary", "if", "necessary", ".", "LAST_PROBE_OFFSET", "contains", "the", "offset", "of", "the", "closest", "probe", "relative", "to", "the", "stack", "pointer", ".", ...

[ "s390", "1", "1", "0", "0", "0", "1", "1", "0" ]

s390

allocate_stack_space

s390

MPU

GCC

1,119

357

1

[]

[ "<s>", "SDValue", "BlackfinTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "DebugLoc...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "Blackfin", "ISD::InputArg", "16", "12", "4", "0", "BF::P0", "BF::PRegisterClass", "BF::DRegisterClass", "\"Unexpected regclass in CCState\"", "\"Unexpected regclass in CCState\"", "ISD::AssertSext", "ISD::AssertZext", "ISD::TRUNCATE", "\"CCValAssign must be RegLoc or MemLoc\"", "MVT::...

BlackfinISelLowering2

LowerFormalArguments

Blackfin

DSP

LLVM

1,120

475

1

[]

[ "<s>", "rtx", "spu_legitimize_reload_address", "(", "rtx", "ad", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "int", "opnum", ",", "int", "type", ")", "{", "bool", "removed_and", "=", "false", ";", "if", "(", "GET_CODE", "(", "ad", ")", "==", "AND...

[ "Reload", "reg", "+", "const_int", "for", "out-of-range", "displacements", "." ]

[ "spu", "1", "1", "16", "0", "0", "1", "1", "0x2000", "1", "0x1fff", "1", "1", "0", "0", "16" ]

spu

spu_legitimize_reload_address

spu

MPU

GCC

1,121

210

1

[]

[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "PPCTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "std", "::", "string", "&", "Constraint", ",", "EVT", "VT", ")", "const", "{", "if", "(", "Co...

[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]

[ "PowerPC", "PPC", "1", "0", "MVT::i64", "PPC", "PPC", "0U", "PPC::G8RCRegClass", "0U", "PPC::GPRCRegClass", "MVT::f32", "0U", "PPC::F4RCRegClass", "MVT::f64", "0U", "PPC::F8RCRegClass", "0U", "PPC::VRRCRegClass", "0U", "PPC::CRRCRegClass" ]

PPCISelLowering15

getRegForInlineAsmConstraint

PowerPC

CPU

LLVM

1,122

183

1

[]

[ "<s>", "static", "void", "aarch64_override_options", "(", "void", ")", "{", "unsigned", "long", "cpu_isa", "=", "0", ";", "unsigned", "long", "arch_isa", "=", "0", ";", "aarch64_isa_flags", "=", "0", ";", "bool", "valid_cpu", "=", "true", ";", "bool", "val...

[ "Implement", "TARGET_OPTION_OVERRIDE", "." ]

[ "aarch64", "0", "0", "0", "6", "0", "\"switch -mcpu=%s conflicts with -march=%s switch\"", "\"Assembler does not support -mabi=ilp32\"", "\"Return address signing is only supported for -mabi=lp64\"" ]

aarch644

aarch64_override_options

aarch64

CPU

GCC

1,123

370

1

[]

[ "<s>", "bool", "GCNPassConfig", "::", "addRegAssignAndRewriteFast", "(", ")", "{", "if", "(", "!", "usingDefaultRegAlloc", "(", ")", ")", "report_fatal_error", "(", "RegAllocOptNotSupportedMessage", ")", ";", "addPass", "(", "createSGPRAllocPass", "(", "false", ")",...

[ "Add", "core", "register", "allocator", "passes", "which", "do", "the", "actual", "register", "assignment", "and", "rewriting", "." ]

[ "AMDGPU", "SI" ]

AMDGPUTargetMachine (2)1

addRegAssignAndRewriteFast

AMDGPU

GPU

LLVM

1,124

45

1

[]

[ "<s>", "SDValue", "ARMSelectionDAGInfo", "::", "EmitTargetCodeForMemset", "(", "SelectionDAG", "&", "DAG", ",", "SDLoc", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "unsigned", "Align", ",", "bool",...

[ "Emit", "target-specific", "code", "that", "performs", "a", "memset", "." ]

[ "ARM", "ARM", "ARM", "ARM", "MVT::i32", "ISD::TRUNCATE", "MVT::i32", "ISD::ZERO_EXTEND", "MVT::i32", "0" ]

ARMSelectionDAGInfo30

EmitTargetCodeForMemset

ARM

CPU

LLVM

1,125

342

1

[]

[ "<s>", "bool", "LC2200AsmBackend", "::", "writeNopData", "(", "raw_ostream", "&", "OS", ",", "uint64_t", "Count", ")", "const", "{", "if", "(", "Count", "==", "0", ")", "{", "return", "true", ";", "}", "return", "false", ";", "}", "</s>" ]

[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]

[ "LC2200", "LC2200", "0" ]

LC2200AsmBackend

writeNopData

LC2200

CPU

LLVM

1,126

29

1

[]

[ "<s>", "bool", "TL45PassConfig", "::", "addGlobalInstructionSelect", "(", ")", "{", "addPass", "(", "new", "InstructionSelect", "(", ")", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "This", "method", "should", "install", "a", "(", "global", ")", "instruction", "selector", "pass", ",", "which", "converts", "possibly", "generic", "instructions", "to", "fully", "target-specific", "instructions", ",", "thereby", "constraining", "all", "generic", ...

[ "TL45", "TL45" ]

TL45TargetMachine

addGlobalInstructionSelect

TL45

MPU

LLVM

1,127

19

1

[]

[ "<s>", "void", "ia64_emit_cond_move", "(", "rtx", "op0", ",", "rtx", "op1", ",", "rtx", "cond", ")", "{", "rtx_insn", "*", "insn", ",", "*", "first", "=", "get_last_insn", "(", ")", ";", "emit_move_insn", "(", "op0", ",", "op1", ")", ";", "for", "(",...

[ "Split", "a", "move", "from", "OP1", "to", "OP0", "conditional", "on", "COND", "." ]

[ "ia64" ]

ia64

ia64_emit_cond_move

ia64

CPU

GCC

1,128

78

1

[]

[ "<s>", "static", "bool", "rs6000_save_toc_in_prologue_p", "(", "void", ")", "{", "return", "(", "cfun", "&&", "cfun", "->", "machine", "&&", "cfun", "->", "machine", "->", "save_toc_in_prologue", ")", ";", "}", "</s>" ]

[ "Return", "whether", "we", "need", "to", "always", "update", "the", "saved", "TOC", "pointer", "when", "we", "update", "the", "stack", "pointer", "." ]

[ "rs6000" ]

rs6000-logue

rs6000_save_toc_in_prologue_p

rs6000

CPU

GCC

1,129

23

1

[]

[ "<s>", "void", "AMDGPUPassConfig", "::", "addCodeGenPrepare", "(", ")", "{", "if", "(", "TM", "->", "getTargetTriple", "(", ")", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", ")", "{", "addPass", "(", "createAMDGPUAttributorPass", "(", ")", ")"...

[ "Add", "pass", "to", "prepare", "the", "LLVM", "IR", "for", "code", "generation", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU" ]

AMDGPUTargetMachine (2)1

addCodeGenPrepare

AMDGPU

GPU

LLVM

1,130

92

1

[]

[ "<s>", "bool", "SystemZFrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "ArrayRef", "<", "CalleeSavedInfo", ">", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI", "...

[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...

[ "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ::GPRRegs", "\"Should be saving %r15 and something else\"", "SystemZ::STMG", "SystemZ::R15D", "0", "SystemZ::GR64BitRegClass", "SystemZ::NumArgGPRs", "SystemZ::ArgGPRs", "0", "SystemZ::FP64BitRegClass", "SystemZ::FP64BitRegClass", "Sy...

SystemZFrameLowering1

spillCalleeSavedRegisters

SystemZ

CPU

LLVM

1,131

424

1

[]

[ "<s>", "bool", "HexagonEvaluator", "::", "evaluate", "(", "const", "MachineInstr", "*", "BI", ",", "const", "CellMapType", "&", "Inputs", ",", "BranchTargetList", "&", "Targets", ",", "bool", "&", "FallsThru", ")", "const", "{", "unsigned", "Opc", "=", "BI",...

[ "evaluate", "-", "Evaluate", "Expr", "and", "append", "the", "resulting", "set", "to", "Elts", "." ]

[ "Hexagon", "Hexagon", "Hexagon::J2_jumpf", "Hexagon::J2_jumpfnew", "Hexagon::J2_jumpfnewpt", "Hexagon::J2_jumpt", "Hexagon::J2_jumptnew", "Hexagon::J2_jumptnewpt", "Hexagon::J2_jump", "0", "0", "0", "0", "1", "1" ]

HexagonBitTracker (2)

evaluate

Hexagon

DSP

LLVM

1,132

228

1

[]

[ "<s>", "bool", "SPUAsmPrinter", "::", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "unsigned", "AsmVariant", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "ExtraC...

[ "Print", "the", "specified", "operand", "of", "MI", ",", "an", "INLINEASM", "instruction", ",", "using", "the", "specified", "assembler", "variant", "as", "an", "address", "." ]

[ "CellSPU", "SPU", "0" ]

SPUAsmPrinter

PrintAsmMemoryOperand

CellSPU

MPU

LLVM

1,133

51

1

[]

[ "<s>", "SUnit", "*", "R600SchedStrategy", "::", "pickNode", "(", "bool", "&", "IsTopNode", ")", "{", "SUnit", "*", "SU", "=", "nullptr", ";", "NextInstKind", "=", "IDOther", ";", "IsTopNode", "=", "false", ";", "bool", "AllowSwitchToAlu", "=", "(", "CurEmi...

[ "Pick", "the", "next", "node", "to", "schedule", ",", "or", "return", "NULL", "." ]

[ "AMDGPU", "R600", "0", "62.5f", "\" approx. Wavefronts Required\\n\"", "2", "0", "\" ** Pick node **\\n\"", "\"NO NODE \\n\"", "0" ]

R600MachineScheduler (2)

pickNode

AMDGPU

GPU

LLVM

1,134

403

1

[]

[ "<s>", "char", "*", "xstormy16_output_cbranch_si", "(", "rtx", "op", ",", "const", "char", "*", "label", ",", "int", "reversed", ",", "rtx_insn", "*", "insn", ")", "{", "static", "char", "string", "[", "64", "]", ";", "int", "need_longbranch", "=", "get_...

[ "Return", "the", "string", "to", "output", "a", "conditional", "branch", "to", "LABEL", ",", "which", "is", "the", "operand", "number", "of", "the", "label", ",", "but", "suitable", "for", "the", "tail", "of", "a", "SImode", "branch", ".", "OP", "is", ...

[ "stormy16", "64", "8", "16", "\"z\"", "\"nz\"", "\"ge\"", "\"lt\"", "\"nc\"", "\"c\"", "0", "0", "\"or %s,%s\"", "1", "\"sbc %2,%3\"", "\"%s | b%s .+6 | jmpf %s\"", "\"%s | b%s %s\"" ]

stormy16

xstormy16_output_cbranch_si

stormy16

CPU

GCC

1,135

268

1

[]

[ "<s>", "rtx", "sh_extending_set_of_reg", "::", "use_as_extended_reg", "(", "rtx_insn", "*", "use_at_insn", ")", "const", "{", "gcc_assert", "(", "insn", "!=", "NULL", "&&", "set_src", "!=", "NULL", "&&", "set_rtx", "!=", "NULL", ")", ";", "gcc_assert", "(", ...

[ "Given", "a", "reg", "that", "is", "known", "to", "be", "sign", "or", "zero", "extended", "at", "some", "insn", ",", "take", "the", "appropriate", "measures", "so", "that", "the", "extended", "value", "can", "be", "used", "as", "a", "reg", "at", "the",...

[ "sh", "\"use_as_extended_reg: converting non-extending mem load in \"", "\"insn %d into sign-extending load\\n\"", "0", "0", "0", "\"use_as_extended_reg: dest reg %d of extending insn %d is \"", "\"modified, inserting a reg-reg copy\\n\"" ]

sh5

use_as_extended_reg

sh

CPU

GCC

1,136

282

1

[]

[ "<s>", "StringRef", "getName", "(", ")", "const", "{", "return", "StringRef", "(", "reinterpret_cast", "<", "const", "char", "*", ">", "(", "this", ")", "+", "sizeof", "(", "*", "this", ")", ",", "namesz", ")", ";", "}", "</s>" ]

[ "Return", "a", "string", "with", "the", "name", "of", "the", "plan", "and", "the", "applicable", "VFs", "and", "UFs", "." ]

[ "AMDGPU" ]

CodeObject

getName

AMDGPU

GPU

LLVM

1,137

29

1

[]

[ "<s>", "X86TargetMachine", "::", "X86TargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel"...

[ "Create", "an", "X86", "target", "." ]

[ "X86", "X86", "X86" ]

X86TargetMachine111

X86TargetMachine

X86

CPU

LLVM

1,138

115

1

[]

[ "<s>", "bool", "HexagonFrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "auto", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "auto", "&", "HRI", "=", "*", "MF", ".", "getSubtarget", "<", "Hexag...

[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "0", "Hexagon" ]

HexagonFrameLowering11

hasFP

Hexagon

DSP

LLVM

1,139

169

1

[]

[ "<s>", "void", "MSP430RegisterInfo", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MSP430MachineFunctionI...

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "MSP430", "MSP430", "MSP430", "MSP430", "MSP430", "MSP430::RET", "MSP430::RETI", "\"Can only insert epilog into returning blocks\"", "MSP430", "0", "2", "MSP430::POP16r", "MSP430::FPW", "MSP430::POP16r", "MSP430::MOV16rr", "MSP430::SPW", "MSP430::FPW", "MSP430::SUB16ri", "MSP430:...

MSP430RegisterInfo10

emitEpilogue

MSP430

MPU

LLVM

1,140

386

1

[]

[ "<s>", "bool", "CAHPAsmPrinter", "::", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "OS", ")", "{", "if", "(", "!", "ExtraCode", ")", "{", "const...

[ "Print", "the", "specified", "operand", "of", "MI", ",", "an", "INLINEASM", "instruction", ",", "using", "the", "specified", "assembler", "variant", "as", "an", "address", "." ]

[ "CAHP", "CAHP", "\"0(\"", "CAHP", "\")\"" ]

CAHPAsmPrinter

PrintAsmMemoryOperand

CAHP

CPU

LLVM

1,141

89

1

[]

[ "<s>", "EVT", "SITargetLowering", "::", "getOptimalMemOpType", "(", "const", "MemOp", "&", "Op", ",", "const", "AttributeList", "&", "FuncAttributes", ")", "const", "{", "if", "(", "Op", ".", "size", "(", ")", ">=", "16", "&&", "Op", ".", "isDstAligned", ...

[ "It", "returns", "EVT", ":", ":Other", "if", "the", "type", "should", "be", "determined", "using", "generic", "target-independent", "logic", "." ]

[ "AMDGPU", "SI", "16", "4", "MVT::v4i32", "8", "4", "MVT::v2i32", "MVT::Other" ]

SIISelLowering10

getOptimalMemOpType

AMDGPU

GPU

LLVM

1,142

73

1

[]

[ "<s>", "void", "OpenRISCAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "OpenRISCMCInstLower", "MCInstLowering", "(", "OutContext", ",", "*", "Mang", ",", "*", "this", ")", ";", "MCInst", "TmpInst", ";", "MCInstLowering",...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "OpenRISC", "OpenRISC", "OpenRISC" ]

OpenRISCAsmPrinter

EmitInstruction

OpenRISC

CPU

LLVM

1,143

43

1

[]

[ "<s>", "SMLoc", "getEndLoc", "(", ")", "const", "override", "{", "return", "EndLoc", ";", "}", "</s>" ]

[ "getEndLoc", "-", "Get", "the", "location", "of", "the", "last", "token", "of", "this", "operand", "." ]

[ "RV16K" ]

RV16KAsmParser

getEndLoc

RV16K

Virtual ISA

LLVM

1,144

11

1

[]

[ "<s>", "MCRegister", "SIRegisterInfo", "::", "findUnusedRegister", "(", "const", "MachineRegisterInfo", "&", "MRI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "MachineFunction", "&", "MF", ",", "bool", "ReserveHighestVGPR", ")", "const", "{", "i...

[ "Returns", "a", "lowest", "register", "that", "is", "not", "used", "at", "any", "point", "in", "the", "function", "." ]

[ "AMDGPU", "SI" ]

SIRegisterInfo (3)

findUnusedRegister

AMDGPU

GPU

LLVM

1,145

99

1

[]

[ "<s>", "bool", "FixupBWInstPass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "!", "FixupBWInsts", "||", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "this", "->", "MF"...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "X86", "X86", "\"Start X86FixupBWInsts\\n\"", "\"End X86FixupBWInsts\\n\"" ]

X86FixupBWInsts20

runOnMachineFunction

X86

CPU

LLVM

1,146

121

1

[]

[ "<s>", "static", "int", "thumb_find_work_register", "(", "unsigned", "long", "pushed_regs_mask", ")", "{", "int", "reg", ";", "for", "(", "reg", "=", "LAST_ARG_REGNUM", ";", "reg", ">=", "0", ";", "reg", "--", ")", "if", "(", "!", "regs_ever_live", "[", ...

[ "Find", "a", "spare", "low", "register", "to", "use", "during", "the", "prolog", "of", "a", "function", "." ]

[ "arm", "0", "0", "0", "4", "1" ]

arm3

thumb_find_work_register

arm

CPU

GCC

1,147

114

1

[]

[ "<s>", "unsigned", "getCSRFirstUseCost", "(", ")", "const", "override", "{", "return", "100", ";", "}", "</s>" ]

[ "Allow", "the", "target", "to", "override", "the", "cost", "of", "using", "a", "callee-saved", "register", "for", "the", "first", "time", "." ]

[ "AMDGPU", "100" ]

SIRegisterInfo1

getCSRFirstUseCost

AMDGPU

GPU

LLVM

1,148

11

1

[]

[ "<s>", "machine_mode", "select_cc_mode", "(", "enum", "rtx_code", "op", ",", "rtx", "x", ",", "rtx", "y", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "GET_MODE_CLASS", "(", "GET_MODE", "(", "x", ")", ")", "==", "MODE_FLOAT", ")", "{", "switch", "(", "op", ...

[ "Given", "a", "comparison", "code", "(", "EQ", ",", "NE", ",", "etc", ".", ")", "and", "the", "first", "operand", "of", "a", "COMPARE", ",", "return", "the", "mode", "to", "be", "used", "for", "the", "comparison", ".", "For", "floating-point", ",", "...

[ "sparc" ]

sparc4

select_cc_mode

sparc

CPU

GCC

1,149

162

1

[]

[ "<s>", "static", "bool", "m32c_hard_regno_mode_ok", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "return", "m32c_hard_regno_nregs_1", "(", "regno", ",", "mode", ")", "!=", "0", ";", "}", "</s>" ]

[ "Implement", "TARGET_HARD_REGNO_MODE_OK", ".", "The", "above", "function", "does", "the", "work", "already", ";", "just", "test", "its", "return", "value", "." ]

[ "m32c", "0" ]

m32c

m32c_hard_regno_mode_ok

m32c

MPU

GCC

1,150

23

1

[]

[ "<s>", "static", "tree", "msp430_attr", "(", "tree", "*", "node", ",", "tree", "name", ",", "tree", "args", ",", "int", "flags", "ATTRIBUTE_UNUSED", ",", "bool", "*", "no_add_attrs", ")", "{", "gcc_assert", "(", "DECL_P", "(", "*", "node", ")", ")", ";...

[ "Verify", "MSP430", "specific", "attributes", "." ]

[ "msp430", "\"reset\"", "\"nmi\"", "\"watchdog\"", "\"unrecognised interrupt vector argument of %qE attribute\"", "63", "\"numeric argument of %qE attribute must be in range 0..63\"", "\"argument of %qE attribute is not a string constant or number\"", "\"%qE attribute only applies to functions\"", ...

msp4303

msp430_attr

msp430

MPU

GCC

1,151

356

1

[]

[ "<s>", "int", "simple_memory_operand", "(", "rtx", "op", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{", "rtx", "addr", ";", "if", "(", "GET_CODE", "(", "op", ")", "!=", "MEM", ")", "return", "FALSE", ";", "indirection", ":", "addr", "=", "XEX...

[ "Return", "truth", "value", "if", "a", "memory", "operand", "fits", "in", "a", "single", "instruction", "(", "ie", ",", "register", "+", "small", "offset", ")", "." ]

[ "pdp11", "0", "1", "1", "0", "0", "0", "0" ]

pdp11

simple_memory_operand

pdp11

MPU

GCC

1,152

123

1

[]

[ "<s>", "static", "void", "emit_push_byte", "(", "unsigned", "regno", ",", "bool", "frame_related_p", ")", "{", "rtx", "mem", ",", "reg", ";", "rtx_insn", "*", "insn", ";", "mem", "=", "gen_rtx_POST_DEC", "(", "HImode", ",", "stack_pointer_rtx", ")", ";", "...

[ "Helper", "for", "expand_prologue", ".", "Emit", "a", "push", "of", "a", "byte", "register", "." ]

[ "avr", "1" ]

avr4

emit_push_byte

avr

MPU

GCC

1,153

80

1

[]

[ "<s>", "void", "MipsAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "MipsTargetStreamer", "&", "TS", "=", "getTargetStreamer", "(", ")", ";", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "TS", "."...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "Mips", "Mips", "Mips", "128", "Mips::CONSTPOOL_ENTRY", "Mips::CONSTPOOL_ENTRY", "0", "1", "Mips::PATCHABLE_FUNCTION_ENTER", "Mips::PATCHABLE_FUNCTION_EXIT", "Mips::PATCHABLE_TAIL_CALL", "Mips::PseudoReturn", "Mips::PseudoReturn64", "Mips::PseudoIndirectBranch", "Mips::PseudoIndirectBran...

MipsAsmPrinter17

EmitInstruction

Mips

CPU

LLVM

1,154

442

1

[]

[ "<s>", "void", "ARMInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC",...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "ARM", "ARM", "ARM::GPRRegisterClass", "ARM", "ARM", "ARM::STR", "0", "0", "ARM::tGPRRegisterClass", "ARM", "ARM", "ARM::tSpill", "0", "ARM::DPRRegisterClass", "ARM::FSTD", "0", "ARM::SPRRegisterClass", "\"Unknown regclass!\"", "ARM::FSTS", "0" ]

ARMInstrInfo14

storeRegToStackSlot

ARM

CPU

LLVM

1,155

329

1

[]

[ "<s>", "static", "const", "char", "*", "ia64_invalid_binary_op", "(", "int", "op", "ATTRIBUTE_UNUSED", ",", "const_tree", "type1", ",", "const_tree", "type2", ")", "{", "if", "(", "TYPE_MODE", "(", "type1", ")", "==", "RFmode", "||", "TYPE_MODE", "(", "type2...

[ "Return", "the", "diagnostic", "message", "string", "if", "the", "binary", "operation", "OP", "is", "not", "permitted", "on", "TYPE1", "and", "TYPE2", ",", "NULL", "otherwise", "." ]

[ "ia64", "\"invalid operation on %<__fpreg%>\"" ]

ia64

ia64_invalid_binary_op

ia64

CPU

GCC

1,156

43

1

[]

[ "<s>", "void", "MSP430InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "Register", "DestReg", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const"...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "MSP430", "MSP430", "MSP430::GR16RegClass", "MSP430::MOV16rm", "0", "MSP430::GR8RegClass", "MSP430::MOV8rm", "0", "\"Cannot store this register to stack slot!\"" ]

MSP430InstrInfo45

loadRegFromStackSlot

MSP430

MPU

LLVM

1,157

218

1

[]

[ "<s>", "void", "MCS51FrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ",", "Saved...

[ "This", "method", "determines", "which", "of", "the", "registers", "reported", "by", "TargetRegisterInfo", ":", ":getCalleeSavedRegs", "(", ")", "should", "actually", "get", "saved", "." ]

[ "MCS51", "MCS51", "MCS51::R29", "MCS51::R28" ]

MCS51FrameLowering

determineCalleeSaves

MCS51

MPU

LLVM

1,158

58

1

[]

[ "<s>", "static", "int", "ix86_mode_needed", "(", "int", "entity", ",", "rtx_insn", "*", "insn", ")", "{", "switch", "(", "entity", ")", "{", "case", "X86_DIRFLAG", ":", "return", "ix86_dirflag_mode_needed", "(", "insn", ")", ";", "case", "AVX_U128", ":", "...

[ "Return", "needed", "mode", "for", "entity", "in", "optimize_mode_switching", "pass", "." ]

[ "i386", "0" ]

i386

ix86_mode_needed

i386

CPU

GCC

1,159

66

1

[]

[ "<s>", "bool", "SIFrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "if", "(", "MFI", ".", "hasCalls", "(", ")", ")", "{...

[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]

[ "AMDGPU", "SI", "0", "SI" ]

SIFrameLowering20

hasFP

AMDGPU

GPU

LLVM

1,160

121

1

[]

[ "<s>", "bool", "XtensaPassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "createXtensaISelDag", "(", "getXtensaTargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]

[ "Xtensa", "Xtensa", "Xtensa", "Xtensa" ]

XtensaTargetMachine

addInstSelector

Xtensa

MPU

LLVM

1,161

25

1

[]

[ "<s>", "const", "RegisterBank", "&", "SPIRVRegisterBankInfo", "::", "getRegBankFromRegClass", "(", "const", "TargetRegisterClass", "&", "RC", ",", "LLT", "Ty", ")", "const", "{", "switch", "(", "RC", ".", "getID", "(", ")", ")", "{", "case", "SPIRV", "::", ...

[ "Get", "a", "register", "bank", "that", "covers", "RC", "." ]

[ "SPIRV", "SPIRV", "SPIRV::TYPERegClassID", "SPIRV::TYPERegBank", "SPIRV::pIDRegClassID", "SPIRV::IDRegClassID", "SPIRV::IDRegBank", "SPIRV::fIDRegClassID", "SPIRV::fIDRegBank", "SPIRV::vIDRegClassID", "SPIRV::vIDRegBank", "SPIRV::vfIDRegClassID", "SPIRV::vfIDRegBank", "SPIRV::ANYIDRegClass...

SPIRVRegisterBankInfo

getRegBankFromRegClass

SPIRV

Virtual ISA

LLVM

1,162

103

1

[]

[ "<s>", "int", "RISCVFrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "Register", "&", "FrameReg", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(",...

[ "getFrameIndexReference", "-", "This", "method", "should", "return", "the", "base", "register", "and", "offset", "used", "to", "reference", "a", "frame", "index", "location", "." ]

[ "RISCV", "RISCV", "RISCV", "RISCV", "0", "1", "0", "1", "RISCV::X2", "RISCVABI::getBPReg", "RISCV::X2", "0", "0", "0" ]

RISCVFrameLowering20

getFrameIndexReference

RISCV

CPU

LLVM

1,163

330

1

[]

[ "<s>", "bool", "RISCVFrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegisterInfo",...

[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...

[ "RISCV", "RISCV", "\"loadRegFromStackSlot didn't insert any code!\"", "RISCV::PseudoTAIL", "RISCVII::MO_CALL", "RISCV::PseudoRET" ]

RISCVFrameLowering29

restoreCalleeSavedRegisters

RISCV

CPU

LLVM

1,164

274

1

[]

[ "<s>", "static", "bool", "aarch64_evpc_sve_tbl", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "unsigned", "HOST_WIDE_INT", "nelt", ";", "if", "(", "!", "d", "->", "one_vector_p", "&&", "!", "d", "->", "perm", ".", "length", "(", ")", ".", "is_...

[ "Try", "to", "implement", "D", "using", "an", "SVE", "TBL", "instruction", "." ]

[ "aarch64" ]

aarch646

aarch64_evpc_sve_tbl

aarch64

CPU

GCC

1,165

122

1

[]

[ "<s>", "const", "char", "*", "output_move_vfp", "(", "rtx", "*", "operands", ")", "{", "rtx", "reg", ",", "mem", ",", "addr", ",", "ops", "[", "2", "]", ";", "int", "load", "=", "REG_P", "(", "operands", "[", "0", "]", ")", ";", "int", "dp", "=...

[ "Output", "a", "VFP", "load", "or", "store", "instruction", "." ]

[ "arm", "2", "0", "0", "8", "0", "4", "0", "50", "0", "\"v%smdb%%?.%s\\t%%0!, {%%%s1}%s\"", "0", "0", "1", "\"v%smia%%?.%s\\t%%0!, {%%%s1}%s\"", "0", "0", "1", "\"v%sr%%?.%s\\t%%%s0, %%1%s\"", "0", "1", "\"ld\"", "\"st\"", "\"64\"", "\"32\"", "\"16\"", "\"P\"", "...

arm

output_move_vfp

arm

CPU

GCC

1,166

331

1

[]

[ "<s>", "bool", "isLegalMaskedStore", "(", "Type", "*", "DataType", ",", "MaybeAlign", "Alignment", ")", "{", "return", "isLegalMaskedLoadStore", "(", "DataType", ",", "Alignment", ")", ";", "}", "</s>" ]

[ "Return", "true", "if", "the", "target", "supports", "masked", "store", "." ]

[ "AArch64" ]

AArch64TargetTransformInfo1

isLegalMaskedStore

AArch64

CPU

LLVM

1,167

20

1

[]

[ "<s>", "bool", "WebAssemblyEHRestoreStackPointer", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"********** EH Restore Stack Pointer **********\\n\"", "\"********** Function: \"", "<<", "MF", ".", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "WebAssembly", "WebAssembly", "\"********** EH Restore Stack Pointer **********\\n\"", "\"********** Function: \"", "WebAssembly", "WebAssembly::isCatch", "WebAssembly::SP32" ]

WebAssemblyEHRestoreStackPointer1

runOnMachineFunction

WebAssembly

Virtual ISA

LLVM

1,168

149

1

[]

[ "<s>", "void", "rs6000_output_function_entry", "(", "FILE", "*", "file", ",", "const", "char", "*", "fname", ")", "{", "if", "(", "fname", "[", "0", "]", "!=", "'.'", ")", "{", "switch", "(", "DEFAULT_ABI", ")", "{", "default", ":", "gcc_unreachable", ...

[ "Write", "out", "a", "function", "code", "label", "." ]

[ "rs6000", "0", "\"L.\"" ]

rs6000

rs6000_output_function_entry

rs6000

CPU

GCC

1,169

79

1

[]

[ "<s>", "bool", "SystemZTDCPass", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "auto", "&", "TPC", "=", "getAnalysis", "<", "TargetPassConfig", ">", "(", ")", ";", "if", "(", "TPC", ".", "getTM", "<", "TargetMachine", ">", "(", ")", ".", ...

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "SystemZ", "SystemZ", "SystemZ", "0", "1", "0", "Intrinsic::getDeclaration", "Intrinsic::s390_tdc" ]

SystemZTDC6

runOnFunction

SystemZ

CPU

LLVM

1,170

456

1

[]

[ "<s>", "bool", "AMDGPUCodeGenPrepare", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "!", "TM", "||", "skipFunction", "(", "F", ")", ")", "return", "false", ";", "DA", "=", "&", "getAnalysis", "<", "DivergenceAnalysis", ">", "(",...

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "AMDGPU", "AMDGPU" ]

AMDGPUCodeGenPrepare6

runOnFunction

AMDGPU

GPU

LLVM

1,171

42

1

[]

[ "<s>", "MachineBasicBlock", "*", "XCoreTargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "*", "MI", ",", "MachineBasicBlock", "*", "BB", ")", "const", "{", "const", "TargetInstrInfo", "&", "TII", "=", "*", "getTargetMachine", "(", ")", "."...

[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]

[ "XCore", "XCore", "XCore::SELECT_CC", "\"Unexpected instr type to insert\"", "XCore::BRFT_lru6", "1", "XCore::PHI", "0", "3", "2" ]

XCoreISelLowering (2)

EmitInstrWithCustomInserter

XCore

MPU

LLVM

1,172

317

1

[]

[ "<s>", "static", "rtx", "ix86_expand_sse_cmp", "(", "rtx", "dest", ",", "enum", "rtx_code", "code", ",", "rtx", "cmp_op0", ",", "rtx", "cmp_op1", ",", "rtx", "op_true", ",", "rtx", "op_false", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "dest",...

[ "Expand", "an", "sse", "vector", "comparison", ".", "Return", "the", "register", "with", "the", "result", "." ]

[ "i386", "64", "0" ]

i3866

ix86_expand_sse_cmp

i386

CPU

GCC

1,173

354

1

[]

[ "<s>", "bool", "nvptx_libc_has_function", "(", "enum", "function_class", "fn_class", ",", "tree", "type", ")", "{", "if", "(", "fn_class", "==", "function_sincos", ")", "{", "if", "(", "type", "!=", "NULL_TREE", ")", "return", "type", "==", "float_type_node", ...

[ "Implement", "TARGET_LIBC_HAS_FUNCTION", "." ]

[ "nvptx" ]

nvptx

nvptx_libc_has_function

nvptx

GPU

GCC

1,174

47

1

[]

[ "<s>", "SMLoc", "getLoc", "(", ")", "const", "{", "return", "getParser", "(", ")", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "}", "</s>" ]

[ "Get", "the", "source", "location", "of", "the", "point", "where", "the", "field", "was", "defined", "." ]

[ "CSKY" ]

CSKYAsmParser

getLoc

CSKY

CPU

LLVM

1,175

20

1

[]

[ "<s>", "void", "LM32InstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "O", ",", "unsigned", "RegNo", ")", "const", "{", "O", "<<", "'%'", "<<", "getRegisterName", "(", "RegNo", ")", ";", "}", "</s>" ]

[ "Print", "the", "assembler", "register", "name", "." ]

[ "LM32", "LM32" ]

LM32InstPrinter

printRegName

LM32

MPU

LLVM

1,176

24

1

[]

[ "<s>", "static", "bool", "fusion_load_store", "(", "rtx_insn", "*", "insn", ",", "rtx", "*", "base", ",", "rtx", "*", "offset", ",", "bool", "*", "is_load", ")", "{", "rtx", "x", ",", "dest", ",", "src", ";", "gcc_assert", "(", "INSN_P", "(", "insn",...

[ "If", "INSN", "is", "a", "load", "or", "store", "of", "address", "in", "the", "form", "of", "[", "base+offset", "]", ",", "extract", "the", "two", "parts", "and", "set", "to", "BASE", "and", "OFFSET", ".", "IS_LOAD", "is", "set", "to", "TRUE", "if", ...

[ "arm" ]

arm

fusion_load_store

arm

CPU

GCC

1,177

144

1

[]

[ "<s>", "static", "int", "get_vec_cmp_insn", "(", "enum", "rtx_code", "code", ",", "enum", "machine_mode", "dest_mode", ",", "enum", "machine_mode", "op_mode", ")", "{", "if", "(", "!", "TARGET_ALTIVEC", ")", "return", "INSN_NOT_AVAILABLE", ";", "switch", "(", ...

[ "Return", "insn", "index", "for", "the", "vector", "compare", "instruction", "for", "given", "CODE", ",", "and", "DEST_MODE", ",", "OP_MODE", ".", "Return", "-1", "if", "valid", "insn", "is", "not", "available", "." ]

[ "rs6000" ]

rs60003

get_vec_cmp_insn

rs6000

CPU

GCC

1,178

213

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"Mips Delay Slot Filler\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "Mips", "\"Mips Delay Slot Filler\"" ]

MipsDelaySlotFiller

getPassName

Mips

CPU

LLVM

1,179

13

1

[]

[ "<s>", "static", "bool", "pru_addr_space_legitimate_address_p", "(", "machine_mode", "mode", ",", "rtx", "operand", ",", "bool", "strict_p", ",", "addr_space_t", "as", ")", "{", "if", "(", "as", "==", "ADDR_SPACE_REGIO", ")", "{", "return", "true", ";", "}", ...

[ "Implement", "TARGET_ADDR_SPACE_LEGITIMATE_ADDRESS_P", "." ]

[ "pru", "0", "1" ]

pru

pru_addr_space_legitimate_address_p

pru

CPU

GCC

1,180

135

1

[]

[ "<s>", "unsigned", "X86FrameLowering", "::", "getWinEHFuncletFrameSize", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "unsigned", "CSSize", "=", "MF", ".", "getInfo", "<", "X86MachineFunctionInfo", ">", "(", ")", "->", "getCalleeSavedFrameSize", ...

[ "Funclets", "only", "need", "to", "account", "for", "space", "for", "the", "callee", "saved", "registers", ",", "as", "the", "locals", "are", "accounted", "for", "in", "the", "parent", "'s", "stack", "frame", "." ]

[ "X86", "X86", "X86" ]

X86FrameLowering112

getWinEHFuncletFrameSize

X86

CPU

LLVM

1,181

101

1

[]

[ "<s>", "bool", "mips_use_pic_fn_addr_reg_p", "(", "const_rtx", "x", ")", "{", "if", "(", "!", "TARGET_USE_PIC_FN_ADDR_REG", ")", "return", "false", ";", "if", "(", "mips16_stub_function_p", "(", "x", ")", ")", "return", "false", ";", "if", "(", "GET_CODE", "...

[ "Return", "true", "if", "calls", "to", "X", "might", "need", "$", "25", "to", "be", "valid", "on", "entry", "." ]

[ "mips" ]

mips

mips_use_pic_fn_addr_reg_p

mips

CPU

GCC

1,182

65

1

[]

[ "<s>", "bool", "PPCInstrInfo", "::", "isAssociativeAndCommutative", "(", "const", "MachineInstr", "&", "Inst", ")", "const", "{", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "PPC", "::", "FADD", ":", "case", "PPC", "::", "FADDS", ...

[ "Return", "true", "when", "\\P", "Inst", "is", "both", "associative", "and", "commutative", "." ]

[ "PowerPC", "PPC", "PPC::FADD", "PPC::FADDS", "PPC::FMUL", "PPC::FMULS", "PPC::VADDFP", "PPC::XSADDDP", "PPC::XVADDDP", "PPC::XVADDSP", "PPC::XSADDSP", "PPC::XSMULDP", "PPC::XVMULDP", "PPC::XVMULSP", "PPC::XSMULSP", "PPC::MULHD", "PPC::MULLD", "PPC::MULHW", "PPC::MULLW" ]

PPCInstrInfo

isAssociativeAndCommutative

PowerPC

CPU

LLVM

1,183

139

1

[]

[ "<s>", "const", "char", "*", "VETargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "case", "VEISD", "::", "NAME", ":", "\\", "return", "\"VEISD::\"", "#", "NAME", ";", "switch", "(", "(", "VEISD", "::", "NodeType", ")...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "VE", "VE", "VEISD::NAME", "\"VEISD::\"", "VEISD::NodeType", "VEISD::FIRST_NUMBER" ]

VEISelLowering17

getTargetNodeName

VE

CPU

LLVM

1,184

69

1

[]

[ "<s>", "int", "pa_adjust_insn_length", "(", "rtx_insn", "*", "insn", ",", "int", "length", ")", "{", "rtx", "pat", "=", "PATTERN", "(", "insn", ")", ";", "if", "(", "(", "unsigned", "int", ")", "length", ">=", "INT_MAX", ")", "{", "if", "(", "GET_COD...

[ "Return", "any", "length", "adjustment", "needed", "by", "INSN", "which", "already", "has", "its", "length", "computed", "as", "LENGTH", ".", "Return", "zero", "if", "no", "adjustment", "is", "necessary", ".", "For", "the", "PA", ":", "function", "calls", ...

[ "pa", "0", "0", "0", "1", "20", "0", "0", "0", "0", "0", "0", "0", "1", "0", "0", "0", "0", "0", "1", "4", "0", "0", "0", "0", "0", "0", "0", "1", "0", "0", "0", "4", "4", "4", "4", "4", "0", "1", "0", "1", "0", "0", "1", "0", ...

pa4

pa_adjust_insn_length

pa

CPU

GCC

1,185

494

1

[]

[ "<s>", "static", "void", "assign_int_registers", "(", "HOST_WIDE_INT", "bitpos", ",", "assign_data_t", "*", "data", ")", "{", "int", "intoffset", "=", "data", "->", "intoffset", ";", "machine_mode", "mode", ";", "int", "nregs", ";", "if", "(", "!", "compute_...

[ "A", "subroutine", "of", "function_arg_record_value", ".", "Assign", "the", "bits", "of", "the", "structure", "between", "PARMS-", ">", "intoffset", "and", "BITPOS", "to", "integer", "registers", "." ]

[ "sparc", "0", "0", "1", "1", "1", "1", "0" ]

sparc5

assign_int_registers

sparc

CPU

GCC

1,186

171

1

[]

[ "<s>", "static", "void", "ix86_emit_mode_set", "(", "int", "entity", ",", "int", "mode", ",", "int", "prev_mode", "ATTRIBUTE_UNUSED", ",", "HARD_REG_SET", "regs_live", "ATTRIBUTE_UNUSED", ")", "{", "switch", "(", "entity", ")", "{", "case", "X86_DIRFLAG", ":", ...

[ "Generate", "one", "or", "more", "insns", "to", "set", "ENTITY", "to", "MODE", ".", "HARD_REG_LIVE", "is", "the", "set", "of", "hard", "registers", "live", "at", "the", "point", "where", "the", "insn", "(", "s", ")", "are", "to", "be", "inserted", "." ...

[ "i386" ]

i386

ix86_emit_mode_set

i386

CPU

GCC

1,187

94

1

[]

[ "<s>", "static", "rtx", "moxie_function_arg", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "const_tree", "type", "ATTRIBUTE_UNUSED", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", ...

[ "Return", "the", "next", "register", "to", "be", "used", "to", "hold", "a", "function", "argument", "or", "NULL_RTX", "if", "there", "'s", "no", "more", "space", "." ]

[ "moxie", "8" ]

moxie2

moxie_function_arg

moxie

CPU

GCC

1,188

49

1

[]

[ "<s>", "void", "GCNScheduleDAGMILive", "::", "finalizeSchedule", "(", ")", "{", "GCNMaxOccupancySchedStrategy", "&", "S", "=", "(", "GCNMaxOccupancySchedStrategy", "&", ")", "*", "SchedImpl", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"All regions recorded, s...

[ "After", "the", "schedule", "has", "been", "formed", ",", "call", "this", "function", "to", "combine", "the", "instructions", "from", "the", "different", "stages/cycles", "." ]

[ "AMDGPU", "\"All regions recorded, starting actual scheduling.\\n\"", "0", "1", "\"Retrying function scheduling with lowest recorded occupancy \"", "\".\\n\"", "1", "\"********** MI Scheduling **********\\n\"", "\":\"", "\" \"", "\"\\n From: \"", "\" To: \"", "\"End\"", "\" RegionInstr...

GCNSchedStrategy1

finalizeSchedule

AMDGPU

GPU

LLVM

1,189

335

1

[]

[ "<s>", "const", "MOSInstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]

[ "TargetInstrInfo", "getter", "." ]

[ "MOS", "MOS" ]

MOSSubtarget

getInstrInfo

MOS

MPU

LLVM

1,190

14

1

[]

[ "<s>", "MipsSubtarget", "::", "MipsSubtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "bool", "little", ",", "Reloc", "::", "Model", "_RM", ...

[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "\"mips32\"", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "\"Invalid Arch & ABI pair.\"", "\"MSA requires a 64-bit FPU register file (FR=1 mode)....

MipsSubtarget62

MipsSubtarget

Mips

CPU

LLVM

1,191

329

1

[]

[ "<s>", "void", "s390_expand_vcond", "(", "rtx", "target", ",", "rtx", "then", ",", "rtx", "els", ",", "enum", "rtx_code", "cond", ",", "rtx", "cmp_op1", ",", "rtx", "cmp_op2", ")", "{", "rtx", "tmp", ";", "machine_mode", "result_mode", ";", "rtx", "resul...

[ "Generate", "a", "vector", "comparison", "expression", "loading", "either", "elements", "of", "THEN", "or", "ELS", "into", "TARGET", "depending", "on", "the", "comparison", "COND", "of", "CMP_OP1", "and", "CMP_OP2", "." ]

[ "s390", "1", "1", "0", "0" ]

s3906

s390_expand_vcond

s390

MPU

GCC

1,192

430

1

[]

[ "<s>", "static", "bool", "quad_aligned_store_p", "(", "swap_web_entry", "*", "insn_entry", ",", "rtx_insn", "*", "insn", ")", "{", "unsigned", "uid", "=", "INSN_UID", "(", "insn", ")", ";", "if", "(", "!", "insn_entry", "[", "uid", "]", ".", "is_swap", "...

[ "Return", "TRUE", "if", "INSN", "represents", "a", "store-with-swap", "of", "a", "swapped", "value", "and", "the", "memory", "address", "is", "quad-word", "aligned", "." ]

[ "rs6000", "0", "0", "128" ]

rs6000-p8swap

quad_aligned_store_p

rs6000

CPU

GCC

1,193

253

1

[]

[ "<s>", "static", "rtx", "frame_subreg_note", "(", "rtx", "set", ",", "int", "offset", ")", "{", "rtx", "src", "=", "simplify_gen_subreg", "(", "SImode", ",", "SET_SRC", "(", "set", ")", ",", "DImode", ",", "offset", ")", ";", "rtx", "dst", "=", "simpli...

[ "For", "a", "DImode", "load", "/", "store", "SET", ",", "make", "a", "SImode", "set", "for", "a", "REG_FRAME_RELATED_EXPR", "note", ",", "using", "OFFSET", "to", "create", "a", "high", "or", "lowpart", "subreg", "." ]

[ "epiphany", "1" ]

epiphany2

frame_subreg_note

epiphany

MPU

GCC

1,194

67

1

[]

[ "<s>", "static", "rtx_insn", "*", "frame_emit_load", "(", "int", "regno", ",", "rtx", "addr", ",", "HOST_WIDE_INT", "offset", ")", "{", "rtx", "reg", "=", "gen_rtx_REG", "(", "V4SImode", ",", "regno", ")", ";", "rtx", "mem", "=", "gen_frame_mem", "(", "V...

[ "Emit", "a", "load", "in", "the", "stack", "frame", "to", "load", "REGNO", "from", "address", "ADDR", ".", "Add", "a", "REG_CFA_RESTORE", "note", "to", "CFA_RESTORES", "if", "CFA_RESTORES", "is", "non-null", ".", "Return", "the", "emitted", "insn", "." ]

[ "spu" ]

spu

frame_emit_load

spu

MPU

GCC

1,195

57

1

[]

[ "<s>", "static", "rtx", "ix86_expand_sse_cmp", "(", "rtx", "dest", ",", "enum", "rtx_code", "code", ",", "rtx", "cmp_op0", ",", "rtx", "cmp_op1", ",", "rtx", "op_true", ",", "rtx", "op_false", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "dest",...

[ "Expand", "an", "sse", "vector", "comparison", ".", "Return", "the", "register", "with", "the", "result", "." ]

[ "i386", "64", "0" ]

i3864

ix86_expand_sse_cmp

i386

CPU

GCC

1,196

340

1

[]

[ "<s>", "static", "cpp_hashnode", "*", "s390_macro_to_expand", "(", "cpp_reader", "*", "pfile", ",", "const", "cpp_token", "*", "tok", ")", "{", "cpp_hashnode", "*", "expand_this", "=", "tok", "->", "val", ".", "node", ".", "node", ";", "cpp_hashnode", "*", ...

[ "Called", "to", "decide", "whether", "a", "conditional", "macro", "should", "be", "expanded", ".", "Since", "we", "have", "exactly", "one", "such", "macro", "(", "i.e", ",", "'vector", "'", ")", ",", "we", "do", "not", "need", "to", "examine", "the", "...

[ "s390", "0", "0" ]

s390-c

s390_macro_to_expand

s390

MPU

GCC

1,197

408

1

[]

[ "<s>", "bool", "AArch64FrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetR...

[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...

[ "AArch64", "AArch64", "8", "AArch64::LDPXi", "AArch64::LDRXui", "AArch64::LDPDi", "AArch64::LDRDui", "\"CSR restore: (\"", "\", \"", "\") -> fi#(\"", "\", \"", "1", "\")\\n\"", "1", "8", "8", "AArch64::SP", "8", "8" ]

AArch64FrameLowering19

restoreCalleeSavedRegisters

AArch64

CPU

LLVM

1,198

399

1

[]

[ "<s>", "void", "alpha_split_tfmode_frobsign", "(", "rtx", "operands", "[", "3", "]", ",", "rtx", "(", "*", "operation", ")", "(", "rtx", ",", "rtx", ",", "rtx", ")", ")", "{", "rtx", "high_bit", "=", "operands", "[", "2", "]", ";", "rtx", "scratch", ...

[ "Implement", "negtf2", "or", "abstf2", ".", "Op0", "is", "destination", ",", "op1", "is", "source", ",", "op2", "is", "a", "register", "containing", "the", "sign", "bit", ",", "operation", "is", "the", "logical", "operation", "to", "be", "performed", "." ]

[ "alpha", "3", "2", "1", "0", "2", "0", "1", "2", "0", "2", "1", "0", "0", "2", "2", "1", "3", "3", "0", "0", "2", "1", "1" ]

alpha

alpha_split_tfmode_frobsign

alpha

MPU

GCC

1,199

197

1

[]