docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "bool", "isBlockAddress", "(", ")", "const", "{", "return", "Kind", "==", "CSKYCP", "::", "CPBlockAddress", ";", "}", "</s>" ]	[ "isBlockAddress", "-", "Tests", "if", "this", "is", "a", "MO_BlockAddress", "operand", "." ]	[ "CSKY", "CSKYCP::CPBlockAddress" ]	CSKYConstantPoolValue	isBlockAddress	CSKY	CPU	LLVM	11,800	14	1	[]
[ "<s>", "const", "char", "", "output_ubranch", "(", "rtx", "dest", ",", "rtx_insn", "", "insn", ")", "{", "static", "char", "string", "[", "64", "]", ";", "bool", "v9_form", "=", "false", ";", "int", "delta", ";", "char", "*", "p", ";", "delta", "...	[ "Output", "an", "unconditional", "branch", "to", "LABEL", ".", "INSN", "is", "the", "instruction", "." ]	[ "sparc", "64", "5000000", "260000", "260000", "500", "500", "\"ba,a,pt\\t%%xcc, %l0\"", "\"b,a\\t%l0\"", "\"cwbe\\t%%g0, %%g0, %l0\\n\\tnop\"", "\"cwbe\\t%%g0, %%g0, %l0\"", "\"ba%,pt\\t%%xcc, \"", "\"b%\\t\"" ]	sparc	output_ubranch	sparc	CPU	GCC	11,801	229	1	[]
[ "<s>", "static", "int", "compute_movmem_length", "(", "rtx_insn", "*", "insn", ")", "{", "rtx", "pat", "=", "PATTERN", "(", "insn", ")", ";", "unsigned", "int", "align", "=", "INTVAL", "(", "XEXP", "(", "XVECEXP", "(", "pat", ",", "0", ",", "7", ")",...	[ "Count", "the", "number", "of", "insns", "necessary", "to", "handle", "this", "block", "move", ".", "Basic", "structure", "is", "the", "same", "as", "emit_block_move", ",", "except", "that", "we", "count", "insns", "rather", "than", "emit", "them", "." ]	[ "pa", "0", "7", "0", "0", "6", "0", "0", "8", "4", "8", "4", "6", "2", "0", "2", "2", "0", "2", "4" ]	pa4	compute_movmem_length	pa	CPU	GCC	11,802	143	1	[]
[ "<s>", "void", "XtensaFrameLowering", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "false", "&&", "\"XtensaFrameLowering::processFunctionBeforeFrameFinalized\"", "\" not imp...	[ "processFunctionBeforeFrameFinalized", "-", "This", "method", "is", "called", "immediately", "before", "the", "specified", "function", "'s", "frame", "layout", "(", "MF.getFrameInfo", "(", ")", ")", "is", "finalized", "." ]	[ "Xtensa", "Xtensa", "\"XtensaFrameLowering::processFunctionBeforeFrameFinalized\"", "\" not implemented\"" ]	XtensaFrameLowering1	processFunctionBeforeFrameFinalized	Xtensa	MPU	LLVM	11,803	24	1	[]
[ "<s>", "static", "bool", "IsDef", "(", "const", "NodeAddr", "<", "NodeBase", "*", ">", "BA", ")", "{", "return", "BA", ".", "Addr", "->", "getType", "(", ")", "==", "NodeAttrs", "::", "Ref", "&&", "BA", ".", "Addr", "->", "getKind", "(", ")", "==",...	[ "Tests", "if", "this", "MemDepResult", "represents", "a", "query", "that", "is", "an", "instruction", "definition", "dependency", "." ]	[ "Hexagon" ]	RDFGraph	isDef	Hexagon	DSP	LLVM	11,804	39	1	[]
[ "<s>", "bool", "MachineConstPropagator", "::", "run", "(", "MachineFunction", "&", "MF", ")", "{", "DEBUG", "(", "MF", ".", "print", "(", "dbgs", "(", ")", "<<", "\"Starting MachineConstPropagator\\n\"", ",", "0", ")", ")", ";", "MRI", "=", "&", "MF", "....	[ "Run", "the", "analysis", "pass", "over", "a", "function", "and", "produce", "a", "dominator", "tree", "." ]	[ "Hexagon", "\"Starting MachineConstPropagator\\n\"", "0", "\"End of MachineConstPropagator (Changed=\"", "\")\\n\"", "0" ]	HexagonConstPropagation	run	Hexagon	DSP	LLVM	11,805	110	1	[]
[ "<s>", "unsigned", "char", "M68kSubtarget", "::", "classifyBlockAddressReference", "(", ")", "const", "{", "return", "M68kII", "::", "MO_PC_RELATIVE_ADDRESS", ";", "}", "</s>" ]	[ "Classify", "a", "blockaddress", "reference", "for", "the", "current", "subtarget", "according", "to", "how", "we", "should", "reference", "it", "in", "a", "non-pcrel", "context", "." ]	[ "M68k", "M68k", "M68kII::MO_PC_RELATIVE_ADDRESS" ]	M68kSubtarget	classifyBlockAddressReference	M68k	MPU	LLVM	11,806	15	1	[]
[ "<s>", "bool", "AMDGPUPropagateAttributesEarly", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "!", "TM", ")", "{", "auto", "*", "TPC", "=", "getAnalysisIfAvailable", "<", "TargetPassConfig", ">", "(", ")", ";", "if", "(", "!", "...	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU::isEntryFunctionCC", "AMDGPU" ]	AMDGPUPropagateAttributes	runOnFunction	AMDGPU	GPU	LLVM	11,807	79	1	[]
[ "<s>", "SDValue", "SHUXITargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "const", "...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "SHUXI", "SHUXI", "ISD::InputArg", "\"Unsupported calling convention\"", "\"VarArg not supported\"", "16", "SHUXI", "MVT::i32", "SHUXI::GPRegsRegClass", "\"LowerFormalArguments Unhandled argument type: \"", "\"\\n\"", "\"unhandled argument type\"", "\"Defined with too many args\"" ]	SHUXIISelLowering	LowerFormalArguments	SHUXI	CPU	LLVM	11,808	267	1	[]
[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"X86 DAG->DAG Instruction Selection\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "X86", "\"X86 DAG->DAG Instruction Selection\"" ]	X86ISelDAGToDAG103	getPassName	X86	CPU	LLVM	11,809	13	1	[]
[ "<s>", "const", "char", "*", "AMDGPUTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "(", "AMDGPUISD", "::", "NodeType", ")", "Opcode", ")", "{", "case", "AMDGPUISD", "::", "FIRST_NUMBER", ":", "break", ...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "AMDGPU", "AMDGPU", "AMDGPUISD::NodeType", "AMDGPUISD::FIRST_NUMBER", "SI", "R600", "AMDGPUISD::FIRST_MEM_OPCODE_NUMBER", "AMDGPUISD::LAST_AMDGPU_ISD_NUMBER" ]	AMDGPUISelLowering38	getTargetNodeName	AMDGPU	GPU	LLVM	11,810	438	1	[]
[ "<s>", "unsigned", "NyuziRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "retu...	[ "Debug", "information", "queries", "." ]	[ "Nyuzi", "Nyuzi", "Nyuzi::FP_REG", "Nyuzi::SP_REG" ]	NyuziRegisterInfo	getFrameRegister	Nyuzi	GPU	LLVM	11,811	44	1	[]
[ "<s>", "unsigned", "AllocateStack", "(", "unsigned", "Size", ",", "unsigned", "Align", ")", "{", "assert", "(", "Align", "&&", "(", "(", "Align", "-", "1", ")", "&", "Align", ")", "==", "0", ")", ";", "StackOffset", "=", "(", "(", "StackOffset", "+",...	[ "Version", "of", "AllocateStack", "with", "list", "of", "extra", "registers", "to", "be", "shadowed", "." ]	[ "Hexagon", "1", "0", "1", "1" ]	HexagonCallingConvLower	AllocateStack	Hexagon	DSP	LLVM	11,812	59	1	[]
[ "<s>", "bool", "X86PassConfig", "::", "addPreEmitPass", "(", ")", "{", "bool", "ShouldPrint", "=", "false", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "getX86Subtarget", "(", ")", ".", "hasSSE2", "(", ")", ")", "{", ...	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "X86", "X86", "X86", "X86::VR128RegClass", "X86", "X86" ]	X86TargetMachine87	addPreEmitPass	X86	CPU	LLVM	11,813	80	1	[]
[ "<s>", "static", "void", "pru_insert_attributes", "(", "tree", "node", ",", "tree", "", "attributes", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "VAR_P", "(", "node", ")", ")", "{", "const", "char", "", "name", "=", "DECL_NAME", "(", "node", ")", "?", ...	[ "Implement", "`", "TARGET_INSERT_ATTRIBUTES", "'", ".", "For", "PRU", "it", "'s", "used", "as", "a", "hook", "to", "provide", "better", "diagnostics", "for", "some", "invalid", "usages", "of", "the", "__regio_symbol", "address", "space", ".", "Any", "escapes",...	[ "pru", "\"<unknown>\"", "\"aggregate types are prohibited in \"", "\"%<__regio_symbol%> address space\"", "\"variables in %<__regio_symbol%> address space \"", "\"cannot have initial value\"", "\"variables in %<__regio_symbol%> address space \"", "\"cannot be declared %<register%>\"", "\"variables i...	pru	pru_insert_attributes	pru	CPU	GCC	11,814	265	1	[]
[ "<s>", "static", "int", "rs6000_cpu_name_lookup", "(", "const", "char", "*", "name", ")", "{", "size_t", "i", ";", "if", "(", "name", "!=", "NULL", ")", "{", "for", "(", "i", "=", "0", ";", "i", "<", "ARRAY_SIZE", "(", "processor_target_table", ")", ...	[ "Look", "up", "a", "processor", "name", "for", "-mcpu=xxx", "and", "-mtune=xxx", ".", "Return", "-1", "if", "the", "name", "is", "invalid", "." ]	[ "powerpcspe", "0", "1" ]	powerpcspe	rs6000_cpu_name_lookup	powerpcspe	CPU	GCC	11,815	63	1	[]
[ "<s>", "bool", "AMDGPUInstructionSelector", "::", "select", "(", "MachineInstr", "&", "I", ")", "{", "if", "(", "I", ".", "isPHI", "(", ")", ")", "return", "selectPHI", "(", "I", ")", ";", "if", "(", "!", "I", ".", "isPreISelOpcode", "(", ")", ")", ...	[ "Select", "the", "(", "possibly", "generic", ")", "instruction", "I", "to", "only", "use", "target-specific", "opcodes", "." ]	[ "AMDGPU", "AMDGPU", "SI", "SI", "SI", "SI", "AMDGPU::ATOMIC_FENCE" ]	AMDGPUInstructionSelector25	select	AMDGPU	GPU	LLVM	11,816	495	1	[]
[ "<s>", "SDNode", "", "PatmosDAGToDAGISel", "::", "Select", "(", "SDNode", "", "Node", ")", "{", "if", "(", "Node", "->", "isMachineOpcode", "(", ")", ")", "return", "NULL", ";", "switch", "(", "Node", "->", "getOpcode", "(", ")", ")", "{", "default",...	[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]	[ "Patmos", "Patmos" ]	PatmosISelDAGToDAG	Select	Patmos	VLIW	LLVM	11,817	43	1	[]
[ "<s>", "static", "void", "function_arg_record_value_3", "(", "HOST_WIDE_INT", "bitpos", ",", "struct", "function_arg_record_value_parms", "*", "parms", ")", "{", "enum", "machine_mode", "mode", ";", "unsigned", "int", "regno", ";", "unsigned", "int", "startbit", ","...	[ "A", "subroutine", "of", "function_arg_record_value", ".", "Assign", "the", "bits", "of", "the", "structure", "between", "parms-", ">", "intoffset", "and", "bitpos", "to", "integer", "registers", "." ]	[ "sparc", "1", "1", "1", "0", "0", "0", "1", "1", "1", "1", "1", "0" ]	sparc3	function_arg_record_value_3	sparc	CPU	GCC	11,818	239	1	[]
[ "<s>", "bool", "aarch64_float_const_rtx_p", "(", "rtx", "x", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "x", ")", ";", "if", "(", "mode", "==", "VOIDmode", ")", "return", "false", ";", "unsigned", "HOST_WIDE_INT", "ival", ";", "if", "(", "GE...	[ "Return", "TRUE", "if", "rtx", "X", "is", "an", "immediate", "constant", "that", "can", "be", "moved", "using", "a", "single", "MOV", "(", "+MOVK", ")", "followed", "by", "an", "FMOV", "." ]	[ "aarch64", "3" ]	aarch64	aarch64_float_const_rtx_p	aarch64	CPU	GCC	11,819	100	1	[]
[ "<s>", "PPCSubtarget", "::", "PPCSubtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "bool", "is64Bit", ",", "CodeGenOpt", "::", "Level", "Opt...	[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]	[ "PowerPC", "PPC", "PPC", "PPC", "PPC" ]	PPCSubtarget33	PPCSubtarget	PowerPC	CPU	LLVM	11,820	70	1	[]
[ "<s>", "static", "bool", "ia64_skip_rtx_p", "(", "const_rtx", "x", ")", "{", "return", "get_spec_unspec_code", "(", "x", ")", "!=", "-", "1", ";", "}", "</s>" ]	[ "Implement", "skip_rtx_p", "hook", "." ]	[ "ia64", "1" ]	ia64	ia64_skip_rtx_p	ia64	CPU	GCC	11,821	18	1	[]
[ "<s>", "void", "reset", "(", ")", "{", "loc", "=", "RC", "->", "begin", "(", ")", ";", "}", "</s>" ]	[ "Reset", "an", "existing", "scalar", "value", "for", "Def", "and", "a", "given", "Instance", "." ]	[ "PTX" ]	PTXISelLowering1	reset	PTX	GPU	LLVM	11,822	14	1	[]
[ "<s>", "const", "char", "*", "AArch64TargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "case", "AArch64ISD", "::", "BR_CC", ":", "return", "\"AArch64ISD::BR_CC\"", ";", "case", "AArch64IS...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "AArch64", "AArch64", "AArch64ISD::BR_CC", "\"AArch64ISD::BR_CC\"", "AArch64ISD::Call", "\"AArch64ISD::Call\"", "AArch64ISD::FPMOV", "\"AArch64ISD::FPMOV\"", "AArch64ISD::GOTLoad", "\"AArch64ISD::GOTLoad\"", "AArch64ISD::BFI", "\"AArch64ISD::BFI\"", "AArch64ISD::EXTR", "\"AArch64ISD::EXTR\...	AArch64ISelLowering123	getTargetNodeName	AArch64	CPU	LLVM	11,823	144	1	[]
[ "<s>", "const", "TargetRegisterClass", "", "ARMBaseRegisterInfo", "::", "getCrossCopyRegClass", "(", "const", "TargetRegisterClass", "", "RC", ")", "const", "{", "if", "(", "RC", "==", "&", "ARM", "::", "CCRRegClass", ")", "return", "&", "ARM", "::", "rGPRRe...	[ "getCrossCopyRegClass", "-", "Returns", "a", "legal", "register", "class", "to", "copy", "a", "register", "in", "the", "specified", "class", "to", "or", "from", "." ]	[ "ARM", "ARM", "ARM::CCRRegClass", "ARM::rGPRRegClass" ]	ARMBaseRegisterInfo	getCrossCopyRegClass	ARM	CPU	LLVM	11,824	33	1	[]
[ "<s>", "void", "ix86_d_target_versions", "(", "void", ")", "{", "if", "(", "TARGET_64BIT", ")", "{", "d_add_builtin_version", "(", "\"X86_64\"", ")", ";", "if", "(", "TARGET_X32", ")", "d_add_builtin_version", "(", "\"D_X32\"", ")", ";", "}", "else", "d_add_bu...	[ "Implement", "TARGET_D_CPU_VERSIONS", "for", "x86", "targets", "." ]	[ "i386", "\"X86_64\"", "\"D_X32\"", "\"X86\"", "\"D_HardFloat\"", "\"D_SoftFloat\"" ]	i386-d	ix86_d_target_versions	i386	CPU	GCC	11,825	48	1	[]
[ "<s>", "int", "X86TTIImpl", "::", "getIntImmCost", "(", "unsigned", "Opcode", ",", "unsigned", "Idx", ",", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ")", "{", "assert", "(", "Ty", "->", "isIntegerTy", "(", ")", ")", ";", "unsigned", "BitSiz...	[ "Calculate", "the", "cost", "of", "materializing", "a", "64-bit", "value", "." ]	[ "X86", "X86", "0", "0U", "0", "2", "0", "1", "1", "63", "64", "X86", "X86" ]	X86TargetTransformInfo96	getIntImmCost	X86	CPU	LLVM	11,826	314	1	[]
[ "<s>", "MCSection", "", "getSectionForConstant", "(", "const", "DataLayout", "&", "DL", ",", "SectionKind", "Kind", ",", "const", "Constant", "", "C", ",", "Align", "&", "Alignment", ")", "const", "override", "{", "return", "ReadOnlySection", ";", "}", "</...	[ "Given", "a", "constant", "with", "the", "SectionKind", ",", "return", "a", "section", "that", "it", "should", "be", "placed", "in", "." ]	[ "NVPTX" ]	NVPTXTargetObjectFile11	getSectionForConstant	NVPTX	GPU	LLVM	11,827	28	1	[]
[ "<s>", "static", "void", "mips_output_function_prologue", "(", "FILE", "", "file", ",", "HOST_WIDE_INT", "size", "ATTRIBUTE_UNUSED", ")", "{", "const", "char", "", "fnname", ";", "if", "(", "TARGET_MIPS16", "&&", "TARGET_HARD_FLOAT_ABI", "&&", "crtl", "->", "a...	[ "Set", "up", "the", "stack", "and", "frame", "(", "if", "desired", ")", "for", "the", "function", "." ]	[ "mips", "0", "0", "0", "\"\\t.frame\\t%s,\"", "\",%s\\t\\t\"", "\"# vars= \"", "\", regs= %d/%d\"", "\", args= \"", "\", gp= \"", "\"\\n\"", "\"\\t.mask\\t0x%08x,\"", "\"\\n\"", "\"\\t.fmask\\t0x%08x,\"", "\"\\n\"", "\"li\\t$2,%%hi(_gp_disp)\"", "0", "\"addiu\\t$3,$pc,%%lo(_gp_disp...	mips4	mips_output_function_prologue	mips	CPU	GCC	11,828	299	1	[]
[ "<s>", "static", "void", "aarch64_update_cpp_builtins", "(", "cpp_reader", "*", "pfile", ")", "{", "aarch64_def_or_undef", "(", "flag_unsafe_math_optimizations", ",", "\"__ARM_FP_FAST\"", ",", "pfile", ")", ";", "builtin_define_with_int_value", "(", "\"__ARM_ARCH\"", ",",...	[ "Undefine/redefine", "macros", "that", "depend", "on", "the", "current", "backend", "state", "and", "may", "need", "to", "change", "when", "a", "target", "pragma", "modifies", "the", "backend", "state", "." ]	[ "aarch64", "\"__ARM_FP_FAST\"", "\"__ARM_ARCH\"", "\"__ARM_SIZEOF_MINIMAL_ENUM\"", "1", "4", "\"__AARCH64EB__\"", "\"__ARM_BIG_ENDIAN\"", "\"__AARCH64EL__\"", "\"__ARM_FEATURE_FMA\"", "\"__ARM_FP\"", "0x0E", "\"__ARM_FP16_FORMAT_IEEE\"", "\"__ARM_FP16_ARGS\"", "\"__ARM_FP\"", "\"__ARM_...	aarch64-c3	aarch64_update_cpp_builtins	aarch64	CPU	GCC	11,829	289	1	[]
[ "<s>", "static", "void", "sh_emit_storehi", "(", "rtx", "addr", ",", "HOST_WIDE_INT", "offset", ",", "uint16_t", "w0", ",", "uint16_t", "w1", ")", "{", "sh_emit_storesi", "(", "addr", ",", "offset", ",", "gen_int_mode", "(", "TARGET_LITTLE_ENDIAN", "?", "(", ...	[ "Emit", "insns", "to", "store", "w0", "at", "addr", "+", "offset", "and", "w1", "at", "addr", "+", "offset", "+", "2", "." ]	[ "sh", "16", "16" ]	sh	sh_emit_storehi	sh	CPU	GCC	11,830	52	1	[]
[ "<s>", "void", "PatmosSinglePathInfo", "::", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "addRequired", "<", "MachineLoopInfo", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", "...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "Patmos", "Patmos" ]	PatmosSinglePathInfo	getAnalysisUsage	Patmos	VLIW	LLVM	11,831	43	1	[]
[ "<s>", "unsigned", "epiphany_adjust_field_align", "(", "tree", "type", ",", "unsigned", "computed", ")", "{", "if", "(", "computed", "==", "32", "&&", "TREE_CODE", "(", "type", ")", "==", "ARRAY_TYPE", ")", "{", "tree", "elmsz", "=", "TYPE_SIZE", "(", "TRE...	[ "Upping", "the", "alignment", "of", "arrays", "in", "structs", "is", "not", "only", "a", "performance", "enhancement", ",", "it", "also", "helps", "preserve", "assumptions", "about", "how", "arrays-at-the-end-of-structs", "work", ",", "like", "for", "struct", "g...	[ "epiphany", "32", "32", "64" ]	epiphany	epiphany_adjust_field_align	epiphany	MPU	GCC	11,832	58	1	[]
[ "<s>", "static", "tree", "parse_type", "(", "const", "function_instance", "&", "instance", ",", "const", "char", "", "&", "format", ")", "{", "int", "ch", "=", "", "format", "++", ";", "if", "(", "ch", "==", "'_'", ")", "return", "void_type_node", ";...	[ "Read", "and", "return", "a", "type", "from", "FORMAT", "for", "function", "INSTANCE", ".", "Advance", "FORMAT", "beyond", "the", "type", "string", ".", "The", "format", "is", ":", "_", "-", "void", "al", "-", "array", "pointer", "for", "loads", "ap", ...	[ "aarch64", "\"pattern\"", "7", "0", "7", "\"prfop\"", "5", "0", "5", "1", "0" ]	aarch64-sve-builtins-shapes	parse_type	aarch64	CPU	GCC	11,833	288	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"AVR DAG->DAG Instruction Selection\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "AVR", "\"AVR DAG->DAG Instruction Selection\"" ]	AVRISelDAGToDAG	getPassName	AVR	MPU	LLVM	11,834	11	1	[]
[ "<s>", "static", "rtx", "neon_vdup_constant", "(", "rtx", "vals", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "vals", ")", ";", "machine_mode", "inner_mode", "=", "GET_MODE_INNER", "(", "mode", ")", ";", "int", "n_elts", "=", "GET_MODE_NUNITS", "...	[ "Return", "a", "non-NULL", "RTX", "iff", "VALS", "is", "a", "vector", "constant", "that", "can", "be", "loaded", "into", "a", "register", "using", "VDUP", ".", "If", "this", "is", "the", "case", ",", "and", "GENERATE", "is", "set", ",", "we", "also", ...	[ "arm", "4", "0", "0", "0", "0", "0", "0", "0" ]	arm4	neon_vdup_constant	arm	CPU	GCC	11,835	146	1	[]
[ "<s>", "rtx", "mmix_eh_return_handler_rtx", "(", "void", ")", "{", "return", "gen_rtx_REG", "(", "Pmode", ",", "MMIX_INCOMING_RETURN_ADDRESS_REGNUM", ")", ";", "}", "</s>" ]	[ "EH_RETURN_HANDLER_RTX", "." ]	[ "mmix" ]	mmix	mmix_eh_return_handler_rtx	mmix	CPU	GCC	11,836	15	1	[]
[ "<s>", "unsigned", "char", "M680x0Subtarget", "::", "classifyGlobalFunctionReference", "(", "const", "GlobalValue", "*", "GV", ",", "const", "Module", "&", "M", ")", "const", "{", "if", "(", "TM", ".", "shouldAssumeDSOLocal", "(", "M", ",", "GV", ")", ")", ...	[ "Classify", "a", "global", "function", "reference", "for", "the", "current", "subtarget", "." ]	[ "M680x0", "M680x0", "M680x0II::MO_NO_FLAG", "M680x0II::MO_GOTPCREL", "M680x0II::MO_PLT" ]	M680x0Subtarget	classifyGlobalFunctionReference	M680x0	MPU	LLVM	11,837	72	1	[]
[ "<s>", "void", "Cpu0AsmBackend", "::", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", "b...	[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]	[ "Cpu0", "Cpu0", "7", "8", "4", "0", "0", "support::little", "1", "8", "1", "64", "0", "support::little", "1", "8", "0xff" ]	Cpu0AsmBackend3	applyFixup	Cpu0	CPU	LLVM	11,838	262	1	[]
[ "<s>", "static", "bool", "mips_pass_by_reference", "(", "cumulative_args_t", "cum", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "mips_abi", "==", "ABI_EABI", ")", "{", ...	[ "Return", "nonzero", "when", "an", "argument", "must", "be", "passed", "by", "reference", "." ]	[ "mips", "0", "1" ]	mips4	mips_pass_by_reference	mips	CPU	GCC	11,839	99	1	[]
[ "<s>", "bool", "AArch64InstrInfo", "::", "isGPRZero", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "AArch64", "::", "MOVZWi", ":", "case", "...	[ "Does", "this", "instruction", "set", "its", "full", "destination", "register", "to", "zero", "?" ]	[ "AArch64", "AArch64", "AArch64::MOVZWi", "AArch64::MOVZXi", "1", "1", "0", "3", "2", "0", "\"invalid MOVZi operands\"", "AArch64::ANDWri", "1", "AArch64::WZR", "AArch64::ANDXri", "1", "AArch64::XZR", "1", "AArch64::WZR" ]	AArch64InstrInfo (2)	isGPRZero	AArch64	CPU	LLVM	11,840	166	1	[]
[ "<s>", "bool", "mep_use_post_modify_p", "(", "rtx_insn", "*", "insn", ",", "rtx", "reg", ",", "rtx", "offset", ")", "{", "bool", "result", "=", "mep_use_post_modify_p_1", "(", "insn", ",", "reg", ",", "offset", ")", ";", "extract_insn", "(", "insn", ")", ...	[ "A", "wrapper", "around", "mep_use_post_modify_p_1", "that", "preserves", "recog_data", "." ]	[ "mep" ]	mep	mep_use_post_modify_p	mep	CPU	GCC	11,841	35	1	[]
[ "<s>", "void", "WebAssemblyPassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "createWebAssemblyCFGStackify", "(", ")", ")", ";", "}", "</s>" ]	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "WebAssembly", "WebAssembly", "WebAssembly" ]	WebAssemblyTargetMachine36	addPreEmitPass	WebAssembly	Virtual ISA	LLVM	11,842	15	1	[]
[ "<s>", "bool", "SIInsertSkips", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "TII", "=", "ST", ".", "getInstrInfo", "...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AMDGPU", "SI", "4", "AMDGPU::SI_MASK_BRANCH", "AMDGPU::S_BRANCH", "0", "AMDGPU::SI_KILL_F32_COND_IMM_TERMINATOR", "AMDGPU::SI_KILL_I1_TERMINATOR", "AMDGPU", "AMDGPU::SI_RETURN_TO_EPILOG", "SI", "AMDGPU::S_BRANCH" ]	SIInsertSkips1	runOnMachineFunction	AMDGPU	GPU	LLVM	11,843	464	1	[]
[ "<s>", "bool", "aarch64_simd_shift_imm_p", "(", "rtx", "x", ",", "machine_mode", "mode", ",", "bool", "left", ")", "{", "int", "bit_width", "=", "GET_MODE_UNIT_SIZE", "(", "mode", ")", "*", "BITS_PER_UNIT", ";", "if", "(", "left", ")", "return", "aarch64_con...	[ "Check", "of", "immediate", "shift", "constants", "are", "within", "range", "." ]	[ "aarch64", "0", "1", "1" ]	aarch642	aarch64_simd_shift_imm_p	aarch64	CPU	GCC	11,844	51	1	[]
[ "<s>", "MachineBasicBlock", "::", "iterator", "X86FrameLowering", "::", "restoreWin32EHStackPointers", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "const", "DebugLoc", "&", "DL", ",", "bool", "RestoreSP", ")", "cons...	[ "Sets", "up", "EBP", "and", "optionally", "ESI", "based", "on", "the", "incoming", "EBP", "value", "." ]	[ "X86", "X86", "\"funclets only supported in MSVC env\"", "\"EBP/ESI restoration only required on win32\"", "\"restoring EBP/ESI on non-32-bit target\"", "X86", "X86", "X86", "X86::MOV32rm", "X86::ESP", "X86::EBP", "3", "0", "\"end of registration object above normal EBP position!\"", "X8...	X86FrameLowering (2)3	restoreWin32EHStackPointers	X86	CPU	LLVM	11,845	423	1	[]
[ "<s>", "void", "GCNPassConfig", "::", "addFastRegAlloc", "(", "FunctionPass", "*", "RegAllocPass", ")", "{", "insertPass", "(", "&", "TwoAddressInstructionPassID", ",", "&", "SILowerControlFlowID", ",", "false", ")", ";", "TargetPassConfig", "::", "addFastRegAlloc", ...	[ "addFastRegAlloc", "-", "Add", "the", "minimum", "set", "of", "target-independent", "passes", "that", "are", "required", "for", "fast", "register", "allocation", "." ]	[ "AMDGPU", "SI" ]	AMDGPUTargetMachine84	addFastRegAlloc	AMDGPU	GPU	LLVM	11,846	29	1	[]
[ "<s>", "SDValue", "MipsTargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "unsigned", "opc", "=", "N", "->", "getOpcode", "(",...	[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]	[ "Mips", "Mips", "ISD::ADDE", "ISD::SUBE", "ISD::SDIVREM", "ISD::UDIVREM", "ISD::SELECT", "ISD::AND", "ISD::OR" ]	MipsISelLowering (2)3	PerformDAGCombine	Mips	CPU	LLVM	11,847	155	1	[]
[ "<s>", "static", "rtx", "ix86_expand_sse_cmp", "(", "rtx", "dest", ",", "enum", "rtx_code", "code", ",", "rtx", "cmp_op0", ",", "rtx", "cmp_op1", ",", "rtx", "op_true", ",", "rtx", "op_false", ")", "{", "enum", "machine_mode", "mode", "=", "GET_MODE", "(",...	[ "Expand", "an", "sse", "vector", "comparison", ".", "Return", "the", "register", "with", "the", "result", "." ]	[ "i386" ]	i3863	ix86_expand_sse_cmp	i386	CPU	GCC	11,848	118	1	[]
[ "<s>", "unsigned", "WebAssemblyInstrInfo", "::", "insertBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "", "TBB", ",", "MachineBasicBlock", "", "FBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "const", "DebugLoc", "&", ...	[ "Insert", "branch", "code", "into", "the", "end", "of", "the", "specified", "MachineBasicBlock", "." ]	[ "WebAssembly", "WebAssembly", "\"code size not handled\"", "0", "WebAssembly::BR", "1", "2", "\"Expected a flag and a successor block\"", "1", "1", "WebAssembly::EXCEPT_REFRegClass", "0", "\"__cpp_exception\"", "WebAssembly::BR_ON_EXN", "WebAssemblyII::MO_SYMBOL_EVENT", "1", "WebAsse...	WebAssemblyInstrInfo17	insertBranch	WebAssembly	Virtual ISA	LLVM	11,849	316	1	[]
[ "<s>", "void", "write", "(", "unsigned", "int", "i", ")", "{", "std", "::", "stringstream", "s", ";", "s", "<<", "MF", "->", "getFunction", "(", ")", ".", "getName", "(", ")", ".", "str", "(", ")", "<<", "\"-\"", "<<", "i", "<<", "\".dot\"", ";",...	[ "Write", "the", "profile", "to", "a", "string", "output", "stream", "OS", "." ]	[ "Patmos", "\"-\"", "\".dot\"" ]	PatmosFunctionSplitter1	write	Patmos	VLIW	LLVM	11,850	71	1	[]
[ "<s>", "static", "int", "riscv_issue_rate", "(", "void", ")", "{", "return", "tune_param", "->", "issue_rate", ";", "}", "</s>" ]	[ "Return", "the", "number", "of", "instructions", "that", "can", "be", "issued", "per", "cycle", "." ]	[ "riscv" ]	riscv	riscv_issue_rate	riscv	CPU	GCC	11,851	13	1	[]
[ "<s>", "static", "void", "setup_incoming_varargs_64", "(", "CUMULATIVE_ARGS", "*", "cum", ")", "{", "rtx", "save_area", ",", "mem", ";", "alias_set_type", "set", ";", "int", "i", ",", "max", ";", "if", "(", "cfun", "->", "va_list_gpr_size", ")", "ix86_vararg...	[ "Worker", "function", "for", "TARGET_SETUP_INCOMING_VARARGS", "." ]	[ "i386", "0", "16", "0", "1", "0", "1", "16", "16", "1" ]	i3864	setup_incoming_varargs_64	i386	CPU	GCC	11,852	358	1	[]
[ "<s>", "static", "rtx", "arm_expand_acle_builtin", "(", "int", "fcode", ",", "tree", "exp", ",", "rtx", "target", ")", "{", "arm_builtin_datum", "*", "d", "=", "&", "acle_builtin_data", "[", "fcode", "-", "ARM_BUILTIN_ACLE_PATTERN_START", "]", ";", "return", "...	[ "Expand", "an", "ACLE", "builtin", ",", "i.e", ".", "those", "registered", "only", "if", "their", "respective", "target", "constraints", "are", "met", ".", "This", "check", "happens", "within", "arm_expand_builtin_args", "." ]	[ "arm" ]	arm-builtins4	arm_expand_acle_builtin	arm	CPU	GCC	11,853	39	1	[]
[ "<s>", "SDValue", "AArch64TargetLowering", "::", "BuildSDIVPow2", "(", "SDNode", "", "N", ",", "const", "APInt", "&", "Divisor", ",", "SelectionDAG", "&", "DAG", ",", "std", "::", "vector", "<", "SDNode", "", ">", "*", "Created", ")", "const", "{", "At...	[ "Targets", "may", "override", "this", "function", "to", "provide", "custom", "SDIV", "lowering", "for", "power-of-2", "denominators", "." ]	[ "AArch64", "AArch64", "0", "0", "0", "MVT::i32", "MVT::i64", "0", "0", "1ULL", "1", "AArch64", "ISD::SETLT", "ISD::ADD", "AArch64ISD::CSEL", "ISD::SRA", "MVT::i64", "ISD::SUB", "0" ]	AArch64ISelLowering106	BuildSDIVPow2	AArch64	CPU	LLVM	11,854	368	1	[]
[ "<s>", "bool", "X86TargetLowering", "::", "isVectorClearMaskLegal", "(", "const", "SmallVectorImpl", "<", "int", ">", "&", "Mask", ",", "EVT", "VT", ")", "const", "{", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", ...	[ "Similar", "to", "isShuffleMaskLegal", "." ]	[ "X86", "X86", "2", "4" ]	X86ISelLowering117	isVectorClearMaskLegal	X86	CPU	LLVM	11,855	101	1	[]
[ "<s>", "SDValue", "BPFTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "BR_CC", ":", "return", "LowerBR_CC", ...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "BPF", "BPF", "ISD::BR_CC", "ISD::GlobalAddress", "ISD::SELECT_CC", "\"unimplemented operand\"" ]	BPFISelLowering (2)	LowerOperation	BPF	Virtual ISA	LLVM	11,856	71	1	[]
[ "<s>", "unsigned", "SparcInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "SP", "::", "LDri", "\|\|", "MI", ".", "getOpcod...	[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...	[ "Sparc", "Sparc", "SP::LDri", "SP::LDXri", "SP::LDFri", "SP::LDDFri", "SP::LDQFri", "1", "2", "2", "0", "1", "0", "0" ]	SparcInstrInfo1	isLoadFromStackSlot	Sparc	CPU	LLVM	11,857	138	1	[]
[ "<s>", "static", "bool", "mips_legitimate_constant_p", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "rtx", "x", ")", "{", "return", "mips_const_insns", "(", "x", ")", ">", "0", ";", "}", "</s>" ]	[ "Implement", "TARGET_LEGITIMATE_CONSTANT_P", "." ]	[ "mips", "0" ]	mips	mips_legitimate_constant_p	mips	CPU	GCC	11,858	21	1	[]
[ "<s>", "static", "int", "rs6000_issue_rate", "(", "void", ")", "{", "if", "(", "!", "reload_completed", "&&", "!", "flag_sched_pressure", ")", "return", "1", ";", "switch", "(", "rs6000_cpu_attr", ")", "{", "case", "CPU_RS64A", ":", "case", "CPU_PPC601", ":"...	[ "Return", "how", "many", "instructions", "the", "machine", "can", "issue", "per", "cycle", "." ]	[ "rs6000", "1", "3", "2", "4", "5", "7", "1" ]	rs60004	rs6000_issue_rate	rs6000	CPU	GCC	11,859	126	1	[]
[ "<s>", "static", "SDValue", "WidenVector", "(", "SDValue", "V64Reg", ",", "SelectionDAG", "&", "DAG", ")", "{", "EVT", "VT", "=", "V64Reg", ".", "getValueType", "(", ")", ";", "unsigned", "NarrowSize", "=", "VT", ".", "getVectorNumElements", "(", ")", ";",...	[ "Widen", "the", "vector", "up", "to", "the", "next", "power", "of", "two", "using", "INSERT_SUBVECTOR", "." ]	[ "AArch64", "MVT::getVectorVT", "2", "ISD::INSERT_SUBVECTOR", "0", "MVT::i32" ]	AArch64ISelLowering117	WidenVector	AArch64	CPU	LLVM	11,860	98	1	[]
[ "<s>", "bool", "MipsAsmParser", "::", "processInstruction", "(", "MCInst", "&", "Inst", ",", "SMLoc", "IDLoc", ",", "SmallVectorImpl", "<", "MCInst", ">", "&", "Instructions", ")", "{", "const", "MCInstrDesc", "&", "MCID", "=", "getInstDesc", "(", "Inst", "....	[ "Process", "a", "single", "instruction", "and", "collect", "debug", "info", "anchors", "." ]	[ "Mips", "Mips", "Mips::SLL", "Mips::ZERO", "Mips::ZERO", "0", "0", "32768", "32767" ]	MipsAsmParser102	processInstruction	Mips	CPU	LLVM	11,861	405	1	[]
[ "<s>", "bool", "ARMBaseRegisterInfo", "::", "canSimplifyCallFramePseudos", "(", "MachineFunction", "&", "MF", ")", "const", "{", "return", "hasReservedCallFrame", "(", "MF", ")", "\|\|", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "(", ")", ";...	[ "canSimplifyCallFramePseudos", "-", "If", "there", "is", "a", "reserved", "call", "frame", ",", "the", "call", "frame", "pseudos", "can", "be", "simplified", "." ]	[ "ARM", "ARM" ]	ARMBaseRegisterInfo12	canSimplifyCallFramePseudos	ARM	CPU	LLVM	11,862	28	1	[]
[ "<s>", "void", "ARMBaseInstrInfo", "::", "breakPartialRegDependency", "(", "MachineInstr", "&", "MI", ",", "unsigned", "OpNum", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "assert", "(", "OpNum", "<", "MI", ".", "getDesc", "(", ")", "....	[ "Insert", "a", "dependency-breaking", "instruction", "before", "MI", "to", "eliminate", "an", "unwanted", "dependency", "on", "OpNum", "." ]	[ "ARM", "ARM", "\"OpNum is not a def\"", "\"Need TRI instance\"", "\"Can't break virtual register dependencies.\"", "ARM::SPRRegClass", "ARM::D0", "ARM::S0", "2", "\"Register enums broken\"", "ARM::DPRRegClass", "\"Can only break D-reg deps\"", "\"MI doesn't clobber full D-reg\"", "ARM::FCO...	ARMBaseInstrInfo110	breakPartialRegDependency	ARM	CPU	LLVM	11,863	206	1	[]
[ "<s>", "SDValue", "BlackfinTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "Op", ".", "getNode", "(", ")", "->", "dump", ...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "Blackfin", "\"Should not custom lower this!\"", "ISD::GlobalAddress", "ISD::GlobalTLSAddress", "\"TLS not implemented for Blackfin.\"", "ISD::JumpTable", "ISD::FRAMEADDR", "ISD::RETURNADDR", "ISD::ADDE", "ISD::SUBE" ]	BlackfinISelLowering2	LowerOperation	Blackfin	DSP	LLVM	11,864	115	1	[]
[ "<s>", "StackOffset", "HexagonFrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "Register", "&", "FrameReg", ")", "const", "{", "auto", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";"...	[ "getFrameIndexReference", "-", "This", "method", "should", "return", "the", "base", "register", "and", "offset", "used", "to", "reference", "a", "frame", "index", "location", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "0", "\"This function must have frame pointer\"", "0", "8" ]	HexagonFrameLowering3	getFrameIndexReference	Hexagon	DSP	LLVM	11,865	304	1	[]
[ "<s>", "bool", "aarch64_is_extend_from_extract", "(", "scalar_int_mode", "mode", ",", "rtx", "mult_imm", ",", "rtx", "extract_imm", ")", "{", "HOST_WIDE_INT", "mult_val", ",", "extract_val", ";", "if", "(", "!", "CONST_INT_P", "(", "mult_imm", ")", "\|\|", "!", ...	[ "Return", "true", "if", "the", "offsets", "to", "a", "zero/sign-extract", "operation", "represent", "an", "expression", "that", "matches", "an", "extend", "operation", ".", "The", "operands", "represent", "the", "paramters", "from", "(", "extract", ":", "MODE", ...	[ "aarch64", "8", "7", "0", "7", "4", "1", "7" ]	aarch64	aarch64_is_extend_from_extract	aarch64	CPU	GCC	11,866	99	1	[]
[ "<s>", "bool", "SparcTargetMachine", "::", "addPreEmitPass", "(", "PassManagerBase", "&", "PM", ",", "bool", "Fast", ")", "{", "PM", ".", "add", "(", "createSparcFPMoverPass", "(", "*", "this", ")", ")", ";", "PM", ".", "add", "(", "createSparcDelaySlotFille...	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "Sparc", "Sparc", "Sparc", "Sparc" ]	SparcTargetMachine37	addPreEmitPass	Sparc	CPU	LLVM	11,867	39	1	[]
[ "<s>", "void", "emitFill", "(", "const", "MCExpr", "&", "NumBytes", ",", "uint64_t", "FillValue", ",", "SMLoc", "Loc", ")", "override", "{", "emitDataMappingSymbol", "(", ")", ";", "MCObjectStreamer", "::", "emitFill", "(", "NumBytes", ",", "FillValue", ",", ...	[ "Emit", "Size", "bytes", "worth", "of", "the", "value", "specified", "by", "FillValue", "." ]	[ "ARM" ]	ARMELFStreamer22	emitFill	ARM	CPU	LLVM	11,868	32	1	[]
[ "<s>", "void", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "override", "{", "}", "</s>" ]	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "AMDGPU" ]	R600FrameLowering	emitEpilogue	AMDGPU	GPU	LLVM	11,869	15	1	[]
[ "<s>", "bool", "csky_split_xor", "(", "rtx", "*", "operands", ")", "{", "HOST_WIDE_INT", "mask", "=", "INTVAL", "(", "operands", "[", "2", "]", ")", ";", "if", "(", "mask", "==", "0", ")", "{", "emit_move_insn", "(", "operands", "[", "0", "]", ",", ...	[ "Split", "operands", "for", "an", "XOR", "expression", "when", "OPERANDS", "[", "2", "]", "is", "a", "constant", ".", "Note", "operands", "[", "0", "]", "is", "marked", "earlyclobber", "in", "this", "case", "and", "can", "be", "overwritten", ".", "Return...	[ "csky", "2", "0", "0", "1", "1", "0", "1", "0", "1", "0", "0", "2", "0", "2", "2", "1", "1", "0", "2", "2" ]	csky	csky_split_xor	csky	CPU	GCC	11,870	189	1	[]
[ "<s>", "unsigned", "getMaxSupportedInterleaveFactor", "(", ")", "const", "override", "{", "return", "6", ";", "}", "</s>" ]	[ "Get", "the", "maximum", "supported", "factor", "for", "interleaved", "memory", "accesses", "." ]	[ "AArch64", "6" ]	AArch64ISelLowering71	getMaxSupportedInterleaveFactor	AArch64	CPU	LLVM	11,871	11	1	[]
[ "<s>", "static", "unsigned", "int", "c6x_function_arg_boundary", "(", "machine_mode", "mode", ",", "const_tree", "type", ")", "{", "unsigned", "int", "boundary", "=", "type", "?", "TYPE_ALIGN", "(", "type", ")", ":", "GET_MODE_BITSIZE", "(", "mode", ")", ";", ...	[ "Implement", "TARGET_FUNCTION_ARG_BOUNDARY", "." ]	[ "c6x", "2", "4", "2", "3", "2", "2" ]	c6x	c6x_function_arg_boundary	c6x	VLIW	GCC	11,872	98	1	[]
[ "<s>", "static", "bool", "arm_default_short_enums", "(", "void", ")", "{", "return", "ARM_DEFAULT_SHORT_ENUMS", ";", "}", "</s>" ]	[ "AAPCS", "based", "ABIs", "use", "short", "enums", "by", "default", "." ]	[ "arm" ]	arm	arm_default_short_enums	arm	CPU	GCC	11,873	11	1	[]
[ "<s>", "void", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ")", "const", "{", "unsigned", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";", "MCFixupKind", "K...	[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]	[ "TOY", "7", "8", "0", "8", "0xff" ]	TOYAsmBackend	applyFixup	TOY	CPU	LLVM	11,874	95	1	[]
[ "<s>", "void", "AArch64PassConfig", "::", "addIRPasses", "(", ")", "{", "addPass", "(", "createAtomicExpandPass", "(", ")", ")", ";", "if", "(", "EnableSVEIntrinsicOpts", "&&", "TM", "->", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "Aggressive", ")", ...	[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]	[ "AArch64", "AArch64", "AArch64" ]	AArch64TargetMachine69	addIRPasses	AArch64	CPU	LLVM	11,875	233	1	[]
[ "<s>", "void", "VideoCore4InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", ...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "VideoCore4", "VideoCore4", "VideoCore4::MEM32_LD_LI", "0" ]	VideoCore4InstrInfo	loadRegFromStackSlot	VideoCore4	DSP	LLVM	11,876	143	1	[]
[ "<s>", "SDValue", "ARMTargetLowering", "::", "PerformCMOVCombine", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDValue", "Cmp", "=", "N", "->", "getOperand", "(", "4", ")", ";", "if", "(", "Cmp", ".", "getOpcode", "(", ...	[ "PerformCMOVCombine", "-", "Target-specific", "DAG", "combining", "for", "ARMISD", ":", ":CMOV", "." ]	[ "ARM", "ARM", "4", "ARMISD::CMPZ", "0", "0", "1", "0", "1", "ARM", "2", "ARMCC::CondCodes", "ARMCC::CondCodes", "ARM", "ARMCC::NE", "ARMISD::CMOV", "ARM", "3", "ARMCC::EQ", "ARM", "ARM", "ISD::SETNE", "ARM", "ARMISD::CMOV", "ARM", "3", "0", "0xfffffffe", "ISD:...	ARMISelLowering107	PerformCMOVCombine	ARM	CPU	LLVM	11,877	391	1	[]
[ "<s>", "bool", "AArch64InstrInfo", "::", "isLdStPairSuppressed", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "static_assert", "(", "MOSuppressPair", "<", "(", "1", "<<", "MachineMemOperand", "::", "MOTargetNumBits", ")", ",", "\"Too many target MO fl...	[ "Return", "true", "if", "pairing", "the", "given", "load", "or", "store", "is", "hinted", "to", "be", "unprofitable", "." ]	[ "AArch64", "AArch64", "1", "\"Too many target MO flags\"" ]	AArch64InstrInfo110	isLdStPairSuppressed	AArch64	CPU	LLVM	11,878	66	1	[]
[ "<s>", "static", "void", "ix86_option_override", "(", "void", ")", "{", "ix86_option_override_internal", "(", "true", ",", "&", "global_options", ",", "&", "global_options_set", ")", ";", "}", "</s>" ]	[ "Implement", "the", "TARGET_OPTION_OVERRIDE", "hook", "." ]	[ "i386" ]	i3866	ix86_option_override	i386	CPU	GCC	11,879	19	1	[]
[ "<s>", "bool", "AAPRegisterInfo", "::", "trackLivenessAfterRegAlloc", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "true", ";", "}", "</s>" ]	[ "Returns", "true", "if", "the", "live-ins", "should", "be", "tracked", "after", "register", "allocation", "." ]	[ "AAP", "AAP" ]	AAPRegisterInfo	trackLivenessAfterRegAlloc	AAP	MPU	LLVM	11,880	16	1	[]
[ "<s>", "void", "VEInstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "OS", ",", "unsigned", "RegNo", ")", "const", "{", "unsigned", "AltIdx", "=", "VE", "::", "AsmName", ";", "OS", "<<", "'%'", "<<", "getRegisterName", "(", "RegNo", ",", "AltIdx"...	[ "Print", "the", "assembler", "register", "name", "." ]	[ "VE", "VE", "VE::AsmName" ]	VEInstPrinter4	printRegName	VE	CPU	LLVM	11,881	33	1	[]
[ "<s>", "bool", "fixupNeedsRelaxation", "(", "MCFixup", "const", "&", ",", "uint64_t", ",", "MCRelaxableFragment", "const", "*", ",", "MCAsmLayout", "const", "&", ")", "const", "override", "{", "llvm_unreachable", "(", "\"fixupNeedsRelaxation() unimplemented\"", ")", ...	[ "Simple", "predicate", "for", "targets", "where", "!", "Resolved", "implies", "requiring", "relaxation", "." ]	[ "Hexagon", "\"fixupNeedsRelaxation() unimplemented\"" ]	HexagonAsmBackend13	fixupNeedsRelaxation	Hexagon	DSP	LLVM	11,882	26	1	[]
[ "<s>", "unsigned", "char", "AArch64Subtarget", "::", "ClassifyGlobalReference", "(", "const", "GlobalValue", "*", "GV", ",", "const", "TargetMachine", "&", "TM", ")", "const", "{", "bool", "isDecl", "=", "GV", "->", "hasAvailableExternallyLinkage", "(", ")", ";"...	[ "ClassifyGlobalReference", "-", "Find", "the", "target", "operand", "flags", "that", "describe", "how", "a", "global", "value", "should", "be", "referenced", "for", "the", "current", "subtarget", "." ]	[ "AArch64", "AArch64", "AArch64II::MO_GOT", "AArch64II::MO_CONSTPOOL", "AArch64II::MO_GOT", "AArch64II::MO_GOT", "AArch64II::MO_NO_FLAG", "AArch64II::MO_NO_FLAG", "AArch64II::MO_GOT", "AArch64II::MO_NO_FLAG" ]	AArch64Subtarget35	ClassifyGlobalReference	AArch64	CPU	LLVM	11,883	179	1	[]
[ "<s>", "unsigned", "HexagonTTIImpl", "::", "getCacheLineSize", "(", ")", "const", "{", "return", "getST", "(", ")", "->", "getL1CacheLineSize", "(", ")", ";", "}", "</s>" ]	[ "Return", "the", "target", "cache", "line", "size", "in", "bytes", "." ]	[ "Hexagon", "Hexagon" ]	HexagonTargetTransformInfo1	getCacheLineSize	Hexagon	DSP	LLVM	11,884	18	1	[]
[ "<s>", "static", "HOST_WIDE_INT", "spu_function_arg_offset", "(", "machine_mode", "mode", ",", "const_tree", "type", ")", "{", "if", "(", "type", "&&", "INTEGRAL_TYPE_P", "(", "type", ")", "&&", "GET_MODE_SIZE", "(", "mode", ")", "<", "4", ")", "return", "4"...	[ "Implement", "TARGET_FUNCTION_ARG_OFFSET", ".", "The", "SPU", "ABI", "wants", "32/64-bit", "types", "at", "offset", "0", "in", "the", "quad-word", "on", "the", "stack", ".", "8/16-bit", "types", "should", "be", "at", "offsets", "3/2", "respectively", "." ]	[ "spu", "4", "4", "0" ]	spu3	spu_function_arg_offset	spu	MPU	GCC	11,885	39	1	[]
[ "<s>", "bool", "RISCVInstrInfo", "::", "isAsCheapAsAMove", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "const", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "break", ...	[ "Return", "true", "if", "the", "instruction", "is", "as", "cheap", "as", "a", "move", "instruction", "." ]	[ "RISCV", "RISCV", "RISCV::ADDI", "RISCV::ORI", "RISCV::XORI", "1", "1", "RISCV::X0" ]	RISCVInstrInfo11	isAsCheapAsAMove	RISCV	CPU	LLVM	11,886	84	1	[]
[ "<s>", "unsigned", "AArch64TTI", "::", "getArithmeticInstrCost", "(", "unsigned", "Opcode", ",", "Type", "*", "Ty", ",", "OperandValueKind", "Opd1Info", ",", "OperandValueKind", "Opd2Info", ",", "OperandValueProperties", "Opd1PropInfo", ",", "OperandValueProperties", "O...	[ "This", "is", "an", "approximation", "of", "reciprocal", "throughput", "of", "a", "math/logic", "op", "." ]	[ "AArch64", "AArch64", "ISD::SDIV", "ISD::ADD", "ISD::MUL", "ISD::XOR", "ISD::OR", "ISD::AND", "1" ]	AArch64TargetTransformInfo68	getArithmeticInstrCost	AArch64	CPU	LLVM	11,887	230	1	[]
[ "<s>", "static", "unsigned", "int", "h8300_asm_insn_count", "(", "const", "char", "", "template", ")", "{", "unsigned", "int", "count", "=", "1", ";", "for", "(", ";", "", "template", ";", "template", "++", ")", "if", "(", "*", "template", "==", "'\\...	[ "Count", "the", "number", "of", "assembly", "instructions", "in", "a", "string", "TEMPLATE", "." ]	[ "h8300", "1" ]	h83003	h8300_asm_insn_count	h8300	MPU	GCC	11,888	40	1	[]
[ "<s>", "Register", "MipsOutgoingValueHandler", "::", "getStackAddress", "(", "const", "CCValAssign", "&", "VA", ",", "MachineMemOperand", "*", "&", "MMO", ")", "{", "MachineFunction", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "const", "TargetF...	[ "Materialize", "a", "VReg", "containing", "the", "address", "of", "the", "specified", "stack-based", "object", "." ]	[ "Mips", "Mips", "0", "32", "32", "Mips::SP", "8", "8", "0" ]	MipsCallLowering16	getStackAddress	Mips	CPU	LLVM	11,889	191	1	[]
[ "<s>", "bool", "HexagonPacketizer", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "const", "TargetInstrInfo", "*", "TII", "=", "Fn", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "MachineLoopInfo", "&", "MLI", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "\"Empty DFA table!\"" ]	HexagonVLIWPacketizer37	runOnMachineFunction	Hexagon	DSP	LLVM	11,890	356	1	[]
[ "<s>", "void", "assignValueToAddress", "(", "Register", "ValVReg", ",", "Register", "Addr", ",", "uint64_t", "Size", ",", "MachinePointerInfo", "&", "MPO", ",", "CCValAssign", "&", "VA", ")", "override", "{", "assert", "(", "(", "Size", "==", "1", "\|\|", "S...	[ "An", "overload", "which", "takes", "an", "ArgInfo", "if", "additional", "information", "about", "the", "arg", "is", "needed", "." ]	[ "ARM", "1", "2", "4", "8", "\"Unsupported size\"", "4", "\"Only scalars supported atm\"", "32", "1", "1" ]	ARMCallLowering22	assignValueToAddress	ARM	CPU	LLVM	11,891	136	1	[]
[ "<s>", "static", "bool", "bfin_assemble_integer", "(", "rtx", "value", ",", "unsigned", "int", "size", ",", "int", "aligned_p", ")", "{", "if", "(", "TARGET_FDPIC", "&&", "size", "==", "UNITS_PER_WORD", ")", "{", "if", "(", "GET_CODE", "(", "value", ")", ...	[ "Implementation", "of", "TARGET_ASM_INTEGER", ".", "When", "using", "FD-PIC", ",", "we", "need", "to", "tell", "the", "assembler", "to", "generate", "pointers", "to", "function", "descriptors", "in", "some", "cases", "." ]	[ "bfin", "\"\\t.picptr\\tfuncdesc(\"", "\")\\n\"", "\"\\t.4byte\\t\"" ]	bfin	bfin_assemble_integer	bfin	DSP	GCC	11,892	93	1	[]
[ "<s>", "const", "char", "*", "output_move64", "(", "rtx", "dst", ",", "rtx", "src", ")", "{", "if", "(", "push_operand", "(", "dst", ",", "GET_MODE", "(", "dst", ")", ")", ")", "{", "if", "(", "reg_overlap_mentioned_p", "(", "stack_pointer_rtx", ",", "...	[ "Return", "string", "to", "move", "64", "bit", "operand", "without", "trampling", "arguments", "." ]	[ "z8k", "\"pushl\t@%H0,%T1\\n\\tpushl\t@%H0,%T1\"", "\"pushl\t@%H0,%T1\\n\\tpushl\t@%H0,%S1\"", "0", "\"$ldl\t%T0,%T1\\n\\t$ldl\t%S0,%S1 ! di a\"", "\"$ldl\t%S0,%S1\\n\\t$ldl\t%T0,%T1 ! di b\"" ]	z8k	output_move64	z8k	MPU	GCC	11,893	62	1	[]
[ "<s>", "void", "ARCTargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"[ARC-ISEL]...	[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]	[ "ARC", "ARC", "\"[ARC-ISEL] ReplaceNodeResults \"", "\"; use_count=\"", "\"\\n\"", "ISD::READCYCLECOUNTER", "0", "MVT::i64", "ISD::READCYCLECOUNTER", "MVT::i32", "MVT::Other", "0", "ISD::ZERO_EXTEND", "MVT::i64", "1" ]	ARCISelLowering3	ReplaceNodeResults	ARC	MPU	LLVM	11,894	175	1	[]
[ "<s>", "bool", "PPCCallLowering", "::", "lowerReturn", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Value", "*", "Val", ",", "ArrayRef", "<", "Register", ">", "VRegs", ",", "FunctionLoweringInfo", "&", "FLI", ",", "Register", "SwiftErrorVReg", ")",...	[ "This", "hook", "behaves", "as", "the", "extended", "lowerReturn", "function", ",", "but", "for", "targets", "that", "do", "not", "support", "swifterror", "value", "promotion", "." ]	[ "PowerPC", "PPC", "\"Return value without a vreg\"", "0", "PPC::BLR8" ]	PPCCallLowering	lowerReturn	PowerPC	CPU	LLVM	11,895	84	1	[]
[ "<s>", "MachineInstr", "*", "front", "(", ")", "const", "{", "return", "Uses", ".", "top", "(", ")", ";", "}", "</s>" ]	[ "front", "-", "Get", "the", "first", "character", "in", "the", "string", "." ]	[ "Hexagon" ]	BitTracker17	front	Hexagon	DSP	LLVM	11,896	15	1	[]
[ "<s>", "bool", "SystemZInstrInfo", "::", "analyzeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "", "&", "TBB", ",", "MachineBasicBlock", "", "&", "FBB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "bool", ...	[ "analyzeBranch", "-", "Analyze", "the", "branching", "code", "at", "the", "end", "of", "MBB", ",", "returning", "true", "if", "it", "can", "not", "be", "understood", "(", "e.g", "." ]	[ "SystemZ", "SystemZ", "SystemZII::Branch", "SystemZII::BranchNormal", "SystemZ::CCMASK_ANY", "2", "\"Should have seen a conditional branch\"", "0", "1" ]	SystemZInstrInfo16	analyzeBranch	SystemZ	CPU	LLVM	11,897	364	1	[]
[ "<s>", "unsigned", "MipsMCCodeEmitter", "::", "getBranchTargetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", "."...	[ "getBranchTargetOpValue", "-", "Return", "binary", "encoding", "of", "the", "branch", "target", "operand", "." ]	[ "Mips", "Mips", "2", "\"getBranchTargetOpValue expects only expressions or immediates\"", "0", "Mips::fixup_Mips_PC16", "0" ]	MipsMCCodeEmitter12	getBranchTargetOpValue	Mips	CPU	LLVM	11,898	98	1	[]
[ "<s>", "bool", "MipsSubtarget", "::", "enablePostRAScheduler", "(", "CodeGenOpt", "::", "Level", "OptLevel", ",", "TargetSubtargetInfo", "::", "AntiDepBreakMode", "&", "Mode", ",", "RegClassVector", "&", "CriticalPathRCs", ")", "const", "{", "Mode", "=", "TargetSubt...	[ "True", "if", "the", "subtarget", "should", "run", "a", "scheduler", "after", "register", "allocation", "." ]	[ "Mips", "Mips", "Mips", "Mips::GPR64RegClass", "Mips::GPR32RegClass" ]	MipsSubtarget16	enablePostRAScheduler	Mips	CPU	LLVM	11,899	61	1	[]

[ "<s>", "bool", "isBlockAddress", "(", ")", "const", "{", "return", "Kind", "==", "CSKYCP", "::", "CPBlockAddress", ";", "}", "</s>" ]

[ "isBlockAddress", "-", "Tests", "if", "this", "is", "a", "MO_BlockAddress", "operand", "." ]

[ "CSKY", "CSKYCP::CPBlockAddress" ]

CSKYConstantPoolValue

isBlockAddress

CSKY

CPU

LLVM

11,800

14

1

[]

[ "<s>", "const", "char", "*", "output_ubranch", "(", "rtx", "dest", ",", "rtx_insn", "*", "insn", ")", "{", "static", "char", "string", "[", "64", "]", ";", "bool", "v9_form", "=", "false", ";", "int", "delta", ";", "char", "*", "p", ";", "delta", "...

[ "Output", "an", "unconditional", "branch", "to", "LABEL", ".", "INSN", "is", "the", "instruction", "." ]

[ "sparc", "64", "5000000", "260000", "260000", "500", "500", "\"ba,a,pt\\t%%xcc, %l0\"", "\"b,a\\t%l0\"", "\"cwbe\\t%%g0, %%g0, %l0\\n\\tnop\"", "\"cwbe\\t%%g0, %%g0, %l0\"", "\"ba%*,pt\\t%%xcc, \"", "\"b%*\\t\"" ]

sparc

output_ubranch

sparc

CPU

GCC

11,801

229

1

[]

[ "<s>", "static", "int", "compute_movmem_length", "(", "rtx_insn", "*", "insn", ")", "{", "rtx", "pat", "=", "PATTERN", "(", "insn", ")", ";", "unsigned", "int", "align", "=", "INTVAL", "(", "XEXP", "(", "XVECEXP", "(", "pat", ",", "0", ",", "7", ")",...

[ "Count", "the", "number", "of", "insns", "necessary", "to", "handle", "this", "block", "move", ".", "Basic", "structure", "is", "the", "same", "as", "emit_block_move", ",", "except", "that", "we", "count", "insns", "rather", "than", "emit", "them", "." ]

[ "pa", "0", "7", "0", "0", "6", "0", "0", "8", "4", "8", "4", "6", "2", "0", "2", "2", "0", "2", "4" ]

pa4

compute_movmem_length

pa

CPU

GCC

11,802

143

1

[]

[ "<s>", "void", "XtensaFrameLowering", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "false", "&&", "\"XtensaFrameLowering::processFunctionBeforeFrameFinalized\"", "\" not imp...

[ "processFunctionBeforeFrameFinalized", "-", "This", "method", "is", "called", "immediately", "before", "the", "specified", "function", "'s", "frame", "layout", "(", "MF.getFrameInfo", "(", ")", ")", "is", "finalized", "." ]

[ "Xtensa", "Xtensa", "\"XtensaFrameLowering::processFunctionBeforeFrameFinalized\"", "\" not implemented\"" ]

XtensaFrameLowering1

processFunctionBeforeFrameFinalized

Xtensa

MPU

LLVM

11,803

24

1

[]

[ "<s>", "static", "bool", "IsDef", "(", "const", "NodeAddr", "<", "NodeBase", "*", ">", "BA", ")", "{", "return", "BA", ".", "Addr", "->", "getType", "(", ")", "==", "NodeAttrs", "::", "Ref", "&&", "BA", ".", "Addr", "->", "getKind", "(", ")", "==",...

[ "Tests", "if", "this", "MemDepResult", "represents", "a", "query", "that", "is", "an", "instruction", "definition", "dependency", "." ]

[ "Hexagon" ]

RDFGraph

isDef

Hexagon

DSP

LLVM

11,804

39

1

[]

[ "<s>", "bool", "MachineConstPropagator", "::", "run", "(", "MachineFunction", "&", "MF", ")", "{", "DEBUG", "(", "MF", ".", "print", "(", "dbgs", "(", ")", "<<", "\"Starting MachineConstPropagator\\n\"", ",", "0", ")", ")", ";", "MRI", "=", "&", "MF", "....

[ "Run", "the", "analysis", "pass", "over", "a", "function", "and", "produce", "a", "dominator", "tree", "." ]

[ "Hexagon", "\"Starting MachineConstPropagator\\n\"", "0", "\"End of MachineConstPropagator (Changed=\"", "\")\\n\"", "0" ]

HexagonConstPropagation

run

Hexagon

DSP

LLVM

11,805

110

1

[]

[ "<s>", "unsigned", "char", "M68kSubtarget", "::", "classifyBlockAddressReference", "(", ")", "const", "{", "return", "M68kII", "::", "MO_PC_RELATIVE_ADDRESS", ";", "}", "</s>" ]

[ "Classify", "a", "blockaddress", "reference", "for", "the", "current", "subtarget", "according", "to", "how", "we", "should", "reference", "it", "in", "a", "non-pcrel", "context", "." ]

[ "M68k", "M68k", "M68kII::MO_PC_RELATIVE_ADDRESS" ]

M68kSubtarget

classifyBlockAddressReference

M68k

MPU

LLVM

11,806

15

1

[]

[ "<s>", "bool", "AMDGPUPropagateAttributesEarly", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "!", "TM", ")", "{", "auto", "*", "TPC", "=", "getAnalysisIfAvailable", "<", "TargetPassConfig", ">", "(", ")", ";", "if", "(", "!", "...

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU::isEntryFunctionCC", "AMDGPU" ]

AMDGPUPropagateAttributes

runOnFunction

AMDGPU

GPU

LLVM

11,807

79

1

[]

[ "<s>", "SDValue", "SHUXITargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "const", "...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "SHUXI", "SHUXI", "ISD::InputArg", "\"Unsupported calling convention\"", "\"VarArg not supported\"", "16", "SHUXI", "MVT::i32", "SHUXI::GPRegsRegClass", "\"LowerFormalArguments Unhandled argument type: \"", "\"\\n\"", "\"unhandled argument type\"", "\"Defined with too many args\"" ]

SHUXIISelLowering

LowerFormalArguments

SHUXI

CPU

LLVM

11,808

267

1

[]

[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"X86 DAG->DAG Instruction Selection\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "X86", "\"X86 DAG->DAG Instruction Selection\"" ]

X86ISelDAGToDAG103

getPassName

X86

CPU

LLVM

11,809

13

1

[]

[ "<s>", "const", "char", "*", "AMDGPUTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "(", "AMDGPUISD", "::", "NodeType", ")", "Opcode", ")", "{", "case", "AMDGPUISD", "::", "FIRST_NUMBER", ":", "break", ...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "AMDGPU", "AMDGPU", "AMDGPUISD::NodeType", "AMDGPUISD::FIRST_NUMBER", "SI", "R600", "AMDGPUISD::FIRST_MEM_OPCODE_NUMBER", "AMDGPUISD::LAST_AMDGPU_ISD_NUMBER" ]

AMDGPUISelLowering38

getTargetNodeName

AMDGPU

GPU

LLVM

11,810

438

1

[]

[ "<s>", "unsigned", "NyuziRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "retu...

[ "Debug", "information", "queries", "." ]

[ "Nyuzi", "Nyuzi", "Nyuzi::FP_REG", "Nyuzi::SP_REG" ]

NyuziRegisterInfo

getFrameRegister

Nyuzi

GPU

LLVM

11,811

44

1

[]

[ "<s>", "unsigned", "AllocateStack", "(", "unsigned", "Size", ",", "unsigned", "Align", ")", "{", "assert", "(", "Align", "&&", "(", "(", "Align", "-", "1", ")", "&", "Align", ")", "==", "0", ")", ";", "StackOffset", "=", "(", "(", "StackOffset", "+",...

[ "Version", "of", "AllocateStack", "with", "list", "of", "extra", "registers", "to", "be", "shadowed", "." ]

[ "Hexagon", "1", "0", "1", "1" ]

HexagonCallingConvLower

AllocateStack

Hexagon

DSP

LLVM

11,812

59

1

[]

[ "<s>", "bool", "X86PassConfig", "::", "addPreEmitPass", "(", ")", "{", "bool", "ShouldPrint", "=", "false", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "getX86Subtarget", "(", ")", ".", "hasSSE2", "(", ")", ")", "{", ...

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "X86", "X86", "X86", "X86::VR128RegClass", "X86", "X86" ]

X86TargetMachine87

addPreEmitPass

X86

CPU

LLVM

11,813

80

1

[]

[ "<s>", "static", "void", "pru_insert_attributes", "(", "tree", "node", ",", "tree", "*", "attributes", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "VAR_P", "(", "node", ")", ")", "{", "const", "char", "*", "name", "=", "DECL_NAME", "(", "node", ")", "?", ...

[ "Implement", "`", "TARGET_INSERT_ATTRIBUTES", "'", ".", "For", "PRU", "it", "'s", "used", "as", "a", "hook", "to", "provide", "better", "diagnostics", "for", "some", "invalid", "usages", "of", "the", "__regio_symbol", "address", "space", ".", "Any", "escapes",...

[ "pru", "\"<unknown>\"", "\"aggregate types are prohibited in \"", "\"%<__regio_symbol%> address space\"", "\"variables in %<__regio_symbol%> address space \"", "\"cannot have initial value\"", "\"variables in %<__regio_symbol%> address space \"", "\"cannot be declared %<register%>\"", "\"variables i...

pru

pru_insert_attributes

pru

CPU

GCC

11,814

265

1

[]

[ "<s>", "static", "int", "rs6000_cpu_name_lookup", "(", "const", "char", "*", "name", ")", "{", "size_t", "i", ";", "if", "(", "name", "!=", "NULL", ")", "{", "for", "(", "i", "=", "0", ";", "i", "<", "ARRAY_SIZE", "(", "processor_target_table", ")", ...

[ "Look", "up", "a", "processor", "name", "for", "-mcpu=xxx", "and", "-mtune=xxx", ".", "Return", "-1", "if", "the", "name", "is", "invalid", "." ]

[ "powerpcspe", "0", "1" ]

powerpcspe

rs6000_cpu_name_lookup

powerpcspe

CPU

GCC

11,815

63

1

[]

[ "<s>", "bool", "AMDGPUInstructionSelector", "::", "select", "(", "MachineInstr", "&", "I", ")", "{", "if", "(", "I", ".", "isPHI", "(", ")", ")", "return", "selectPHI", "(", "I", ")", ";", "if", "(", "!", "I", ".", "isPreISelOpcode", "(", ")", ")", ...

[ "Select", "the", "(", "possibly", "generic", ")", "instruction", "I", "to", "only", "use", "target-specific", "opcodes", "." ]

[ "AMDGPU", "AMDGPU", "SI", "SI", "SI", "SI", "AMDGPU::ATOMIC_FENCE" ]

AMDGPUInstructionSelector25

select

AMDGPU

GPU

LLVM

11,816

495

1

[]

[ "<s>", "SDNode", "*", "PatmosDAGToDAGISel", "::", "Select", "(", "SDNode", "*", "Node", ")", "{", "if", "(", "Node", "->", "isMachineOpcode", "(", ")", ")", "return", "NULL", ";", "switch", "(", "Node", "->", "getOpcode", "(", ")", ")", "{", "default",...

[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]

[ "Patmos", "Patmos" ]

PatmosISelDAGToDAG

Select

Patmos

VLIW

LLVM

11,817

43

1

[]

[ "<s>", "static", "void", "function_arg_record_value_3", "(", "HOST_WIDE_INT", "bitpos", ",", "struct", "function_arg_record_value_parms", "*", "parms", ")", "{", "enum", "machine_mode", "mode", ";", "unsigned", "int", "regno", ";", "unsigned", "int", "startbit", ","...

[ "A", "subroutine", "of", "function_arg_record_value", ".", "Assign", "the", "bits", "of", "the", "structure", "between", "parms-", ">", "intoffset", "and", "bitpos", "to", "integer", "registers", "." ]

[ "sparc", "1", "1", "1", "0", "0", "0", "1", "1", "1", "1", "1", "0" ]

sparc3

function_arg_record_value_3

sparc

CPU

GCC

11,818

239

1

[]

[ "<s>", "bool", "aarch64_float_const_rtx_p", "(", "rtx", "x", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "x", ")", ";", "if", "(", "mode", "==", "VOIDmode", ")", "return", "false", ";", "unsigned", "HOST_WIDE_INT", "ival", ";", "if", "(", "GE...

[ "Return", "TRUE", "if", "rtx", "X", "is", "an", "immediate", "constant", "that", "can", "be", "moved", "using", "a", "single", "MOV", "(", "+MOVK", ")", "followed", "by", "an", "FMOV", "." ]

[ "aarch64", "3" ]

aarch64

aarch64_float_const_rtx_p

aarch64

CPU

GCC

11,819

100

1

[]

[ "<s>", "PPCSubtarget", "::", "PPCSubtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "bool", "is64Bit", ",", "CodeGenOpt", "::", "Level", "Opt...

[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]

[ "PowerPC", "PPC", "PPC", "PPC", "PPC" ]

PPCSubtarget33

PPCSubtarget

PowerPC

CPU

LLVM

11,820

70

1

[]

[ "<s>", "static", "bool", "ia64_skip_rtx_p", "(", "const_rtx", "x", ")", "{", "return", "get_spec_unspec_code", "(", "x", ")", "!=", "-", "1", ";", "}", "</s>" ]

[ "Implement", "skip_rtx_p", "hook", "." ]

[ "ia64", "1" ]

ia64

ia64_skip_rtx_p

ia64

CPU

GCC

11,821

18

1

[]

[ "<s>", "void", "reset", "(", ")", "{", "loc", "=", "RC", "->", "begin", "(", ")", ";", "}", "</s>" ]

[ "Reset", "an", "existing", "scalar", "value", "for", "Def", "and", "a", "given", "Instance", "." ]

[ "PTX" ]

PTXISelLowering1

reset

PTX

GPU

LLVM

11,822

14

1

[]

[ "<s>", "const", "char", "*", "AArch64TargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "case", "AArch64ISD", "::", "BR_CC", ":", "return", "\"AArch64ISD::BR_CC\"", ";", "case", "AArch64IS...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "AArch64", "AArch64", "AArch64ISD::BR_CC", "\"AArch64ISD::BR_CC\"", "AArch64ISD::Call", "\"AArch64ISD::Call\"", "AArch64ISD::FPMOV", "\"AArch64ISD::FPMOV\"", "AArch64ISD::GOTLoad", "\"AArch64ISD::GOTLoad\"", "AArch64ISD::BFI", "\"AArch64ISD::BFI\"", "AArch64ISD::EXTR", "\"AArch64ISD::EXTR\...

AArch64ISelLowering123

getTargetNodeName

AArch64

CPU

LLVM

11,823

144

1

[]

[ "<s>", "const", "TargetRegisterClass", "*", "ARMBaseRegisterInfo", "::", "getCrossCopyRegClass", "(", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{", "if", "(", "RC", "==", "&", "ARM", "::", "CCRRegClass", ")", "return", "&", "ARM", "::", "rGPRRe...

[ "getCrossCopyRegClass", "-", "Returns", "a", "legal", "register", "class", "to", "copy", "a", "register", "in", "the", "specified", "class", "to", "or", "from", "." ]

[ "ARM", "ARM", "ARM::CCRRegClass", "ARM::rGPRRegClass" ]

ARMBaseRegisterInfo

getCrossCopyRegClass

ARM

CPU

LLVM

11,824

33

1

[]

[ "<s>", "void", "ix86_d_target_versions", "(", "void", ")", "{", "if", "(", "TARGET_64BIT", ")", "{", "d_add_builtin_version", "(", "\"X86_64\"", ")", ";", "if", "(", "TARGET_X32", ")", "d_add_builtin_version", "(", "\"D_X32\"", ")", ";", "}", "else", "d_add_bu...

[ "Implement", "TARGET_D_CPU_VERSIONS", "for", "x86", "targets", "." ]

[ "i386", "\"X86_64\"", "\"D_X32\"", "\"X86\"", "\"D_HardFloat\"", "\"D_SoftFloat\"" ]

i386-d

ix86_d_target_versions

i386

CPU

GCC

11,825

48

1

[]

[ "<s>", "int", "X86TTIImpl", "::", "getIntImmCost", "(", "unsigned", "Opcode", ",", "unsigned", "Idx", ",", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ")", "{", "assert", "(", "Ty", "->", "isIntegerTy", "(", ")", ")", ";", "unsigned", "BitSiz...

[ "Calculate", "the", "cost", "of", "materializing", "a", "64-bit", "value", "." ]

[ "X86", "X86", "0", "0U", "0", "2", "0", "1", "1", "63", "64", "X86", "X86" ]

X86TargetTransformInfo96

getIntImmCost

X86

CPU

LLVM

11,826

314

1

[]

[ "<s>", "MCSection", "*", "getSectionForConstant", "(", "const", "DataLayout", "&", "DL", ",", "SectionKind", "Kind", ",", "const", "Constant", "*", "C", ",", "Align", "&", "Alignment", ")", "const", "override", "{", "return", "ReadOnlySection", ";", "}", "</...

[ "Given", "a", "constant", "with", "the", "SectionKind", ",", "return", "a", "section", "that", "it", "should", "be", "placed", "in", "." ]

[ "NVPTX" ]

NVPTXTargetObjectFile11

getSectionForConstant

NVPTX

GPU

LLVM

11,827

28

1

[]

[ "<s>", "static", "void", "mips_output_function_prologue", "(", "FILE", "*", "file", ",", "HOST_WIDE_INT", "size", "ATTRIBUTE_UNUSED", ")", "{", "const", "char", "*", "fnname", ";", "if", "(", "TARGET_MIPS16", "&&", "TARGET_HARD_FLOAT_ABI", "&&", "crtl", "->", "a...

[ "Set", "up", "the", "stack", "and", "frame", "(", "if", "desired", ")", "for", "the", "function", "." ]

[ "mips", "0", "0", "0", "\"\\t.frame\\t%s,\"", "\",%s\\t\\t\"", "\"# vars= \"", "\", regs= %d/%d\"", "\", args= \"", "\", gp= \"", "\"\\n\"", "\"\\t.mask\\t0x%08x,\"", "\"\\n\"", "\"\\t.fmask\\t0x%08x,\"", "\"\\n\"", "\"li\\t$2,%%hi(_gp_disp)\"", "0", "\"addiu\\t$3,$pc,%%lo(_gp_disp...

mips4

mips_output_function_prologue

mips

CPU

GCC

11,828

299

1

[]

[ "<s>", "static", "void", "aarch64_update_cpp_builtins", "(", "cpp_reader", "*", "pfile", ")", "{", "aarch64_def_or_undef", "(", "flag_unsafe_math_optimizations", ",", "\"__ARM_FP_FAST\"", ",", "pfile", ")", ";", "builtin_define_with_int_value", "(", "\"__ARM_ARCH\"", ",",...

[ "Undefine/redefine", "macros", "that", "depend", "on", "the", "current", "backend", "state", "and", "may", "need", "to", "change", "when", "a", "target", "pragma", "modifies", "the", "backend", "state", "." ]

[ "aarch64", "\"__ARM_FP_FAST\"", "\"__ARM_ARCH\"", "\"__ARM_SIZEOF_MINIMAL_ENUM\"", "1", "4", "\"__AARCH64EB__\"", "\"__ARM_BIG_ENDIAN\"", "\"__AARCH64EL__\"", "\"__ARM_FEATURE_FMA\"", "\"__ARM_FP\"", "0x0E", "\"__ARM_FP16_FORMAT_IEEE\"", "\"__ARM_FP16_ARGS\"", "\"__ARM_FP\"", "\"__ARM_...

aarch64-c3

aarch64_update_cpp_builtins

aarch64

CPU

GCC

11,829

289

1

[]

[ "<s>", "static", "void", "sh_emit_storehi", "(", "rtx", "addr", ",", "HOST_WIDE_INT", "offset", ",", "uint16_t", "w0", ",", "uint16_t", "w1", ")", "{", "sh_emit_storesi", "(", "addr", ",", "offset", ",", "gen_int_mode", "(", "TARGET_LITTLE_ENDIAN", "?", "(", ...

[ "Emit", "insns", "to", "store", "w0", "at", "addr", "+", "offset", "and", "w1", "at", "addr", "+", "offset", "+", "2", "." ]

[ "sh", "16", "16" ]

sh

sh_emit_storehi

sh

CPU

GCC

11,830

52

1

[]

[ "<s>", "void", "PatmosSinglePathInfo", "::", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "addRequired", "<", "MachineLoopInfo", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", "...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "Patmos", "Patmos" ]

PatmosSinglePathInfo

getAnalysisUsage

Patmos

VLIW

LLVM

11,831

43

1

[]

[ "<s>", "unsigned", "epiphany_adjust_field_align", "(", "tree", "type", ",", "unsigned", "computed", ")", "{", "if", "(", "computed", "==", "32", "&&", "TREE_CODE", "(", "type", ")", "==", "ARRAY_TYPE", ")", "{", "tree", "elmsz", "=", "TYPE_SIZE", "(", "TRE...

[ "Upping", "the", "alignment", "of", "arrays", "in", "structs", "is", "not", "only", "a", "performance", "enhancement", ",", "it", "also", "helps", "preserve", "assumptions", "about", "how", "arrays-at-the-end-of-structs", "work", ",", "like", "for", "struct", "g...

[ "epiphany", "32", "32", "64" ]

epiphany

epiphany_adjust_field_align

epiphany

MPU

GCC

11,832

58

1

[]

[ "<s>", "static", "tree", "parse_type", "(", "const", "function_instance", "&", "instance", ",", "const", "char", "*", "&", "format", ")", "{", "int", "ch", "=", "*", "format", "++", ";", "if", "(", "ch", "==", "'_'", ")", "return", "void_type_node", ";...

[ "Read", "and", "return", "a", "type", "from", "FORMAT", "for", "function", "INSTANCE", ".", "Advance", "FORMAT", "beyond", "the", "type", "string", ".", "The", "format", "is", ":", "_", "-", "void", "al", "-", "array", "pointer", "for", "loads", "ap", ...

[ "aarch64", "\"pattern\"", "7", "0", "7", "\"prfop\"", "5", "0", "5", "1", "0" ]

aarch64-sve-builtins-shapes

parse_type

aarch64

CPU

GCC

11,833

288

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"AVR DAG->DAG Instruction Selection\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "AVR", "\"AVR DAG->DAG Instruction Selection\"" ]

AVRISelDAGToDAG

getPassName

AVR

MPU

LLVM

11,834

11

1

[]

[ "<s>", "static", "rtx", "neon_vdup_constant", "(", "rtx", "vals", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "vals", ")", ";", "machine_mode", "inner_mode", "=", "GET_MODE_INNER", "(", "mode", ")", ";", "int", "n_elts", "=", "GET_MODE_NUNITS", "...

[ "Return", "a", "non-NULL", "RTX", "iff", "VALS", "is", "a", "vector", "constant", "that", "can", "be", "loaded", "into", "a", "register", "using", "VDUP", ".", "If", "this", "is", "the", "case", ",", "and", "GENERATE", "is", "set", ",", "we", "also", ...

[ "arm", "4", "0", "0", "0", "0", "0", "0", "0" ]

arm4

neon_vdup_constant

arm

CPU

GCC

11,835

146

1

[]

[ "<s>", "rtx", "mmix_eh_return_handler_rtx", "(", "void", ")", "{", "return", "gen_rtx_REG", "(", "Pmode", ",", "MMIX_INCOMING_RETURN_ADDRESS_REGNUM", ")", ";", "}", "</s>" ]

[ "EH_RETURN_HANDLER_RTX", "." ]

[ "mmix" ]

mmix

mmix_eh_return_handler_rtx

mmix

CPU

GCC

11,836

15

1

[]

[ "<s>", "unsigned", "char", "M680x0Subtarget", "::", "classifyGlobalFunctionReference", "(", "const", "GlobalValue", "*", "GV", ",", "const", "Module", "&", "M", ")", "const", "{", "if", "(", "TM", ".", "shouldAssumeDSOLocal", "(", "M", ",", "GV", ")", ")", ...

[ "Classify", "a", "global", "function", "reference", "for", "the", "current", "subtarget", "." ]

[ "M680x0", "M680x0", "M680x0II::MO_NO_FLAG", "M680x0II::MO_GOTPCREL", "M680x0II::MO_PLT" ]

M680x0Subtarget

classifyGlobalFunctionReference

M680x0

MPU

LLVM

11,837

72

1

[]

[ "<s>", "void", "Cpu0AsmBackend", "::", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", "b...

[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]

[ "Cpu0", "Cpu0", "7", "8", "4", "0", "0", "support::little", "1", "8", "1", "64", "0", "support::little", "1", "8", "0xff" ]

Cpu0AsmBackend3

applyFixup

Cpu0

CPU

LLVM

11,838

262

1

[]

[ "<s>", "static", "bool", "mips_pass_by_reference", "(", "cumulative_args_t", "cum", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "mips_abi", "==", "ABI_EABI", ")", "{", ...

[ "Return", "nonzero", "when", "an", "argument", "must", "be", "passed", "by", "reference", "." ]

[ "mips", "0", "1" ]

mips4

mips_pass_by_reference

mips

CPU

GCC

11,839

99

1

[]

[ "<s>", "bool", "AArch64InstrInfo", "::", "isGPRZero", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "AArch64", "::", "MOVZWi", ":", "case", "...

[ "Does", "this", "instruction", "set", "its", "full", "destination", "register", "to", "zero", "?" ]

[ "AArch64", "AArch64", "AArch64::MOVZWi", "AArch64::MOVZXi", "1", "1", "0", "3", "2", "0", "\"invalid MOVZi operands\"", "AArch64::ANDWri", "1", "AArch64::WZR", "AArch64::ANDXri", "1", "AArch64::XZR", "1", "AArch64::WZR" ]

AArch64InstrInfo (2)

isGPRZero

AArch64

CPU

LLVM

11,840

166

1

[]

[ "<s>", "bool", "mep_use_post_modify_p", "(", "rtx_insn", "*", "insn", ",", "rtx", "reg", ",", "rtx", "offset", ")", "{", "bool", "result", "=", "mep_use_post_modify_p_1", "(", "insn", ",", "reg", ",", "offset", ")", ";", "extract_insn", "(", "insn", ")", ...

[ "A", "wrapper", "around", "mep_use_post_modify_p_1", "that", "preserves", "recog_data", "." ]

[ "mep" ]

mep

mep_use_post_modify_p

mep

CPU

GCC

11,841

35

1

[]

[ "<s>", "void", "WebAssemblyPassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "createWebAssemblyCFGStackify", "(", ")", ")", ";", "}", "</s>" ]

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "WebAssembly", "WebAssembly", "WebAssembly" ]

WebAssemblyTargetMachine36

addPreEmitPass

WebAssembly

Virtual ISA

LLVM

11,842

15

1

[]

[ "<s>", "bool", "SIInsertSkips", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "TII", "=", "ST", ".", "getInstrInfo", "...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AMDGPU", "SI", "4", "AMDGPU::SI_MASK_BRANCH", "AMDGPU::S_BRANCH", "0", "AMDGPU::SI_KILL_F32_COND_IMM_TERMINATOR", "AMDGPU::SI_KILL_I1_TERMINATOR", "AMDGPU", "AMDGPU::SI_RETURN_TO_EPILOG", "SI", "AMDGPU::S_BRANCH" ]

SIInsertSkips1

runOnMachineFunction

AMDGPU

GPU

LLVM

11,843

464

1

[]

[ "<s>", "bool", "aarch64_simd_shift_imm_p", "(", "rtx", "x", ",", "machine_mode", "mode", ",", "bool", "left", ")", "{", "int", "bit_width", "=", "GET_MODE_UNIT_SIZE", "(", "mode", ")", "*", "BITS_PER_UNIT", ";", "if", "(", "left", ")", "return", "aarch64_con...

[ "Check", "of", "immediate", "shift", "constants", "are", "within", "range", "." ]

[ "aarch64", "0", "1", "1" ]

aarch642

aarch64_simd_shift_imm_p

aarch64

CPU

GCC

11,844

51

1

[]

[ "<s>", "MachineBasicBlock", "::", "iterator", "X86FrameLowering", "::", "restoreWin32EHStackPointers", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "const", "DebugLoc", "&", "DL", ",", "bool", "RestoreSP", ")", "cons...

[ "Sets", "up", "EBP", "and", "optionally", "ESI", "based", "on", "the", "incoming", "EBP", "value", "." ]

[ "X86", "X86", "\"funclets only supported in MSVC env\"", "\"EBP/ESI restoration only required on win32\"", "\"restoring EBP/ESI on non-32-bit target\"", "X86", "X86", "X86", "X86::MOV32rm", "X86::ESP", "X86::EBP", "3", "0", "\"end of registration object above normal EBP position!\"", "X8...

X86FrameLowering (2)3

restoreWin32EHStackPointers

X86

CPU

LLVM

11,845

423

1

[]

[ "<s>", "void", "GCNPassConfig", "::", "addFastRegAlloc", "(", "FunctionPass", "*", "RegAllocPass", ")", "{", "insertPass", "(", "&", "TwoAddressInstructionPassID", ",", "&", "SILowerControlFlowID", ",", "false", ")", ";", "TargetPassConfig", "::", "addFastRegAlloc", ...

[ "addFastRegAlloc", "-", "Add", "the", "minimum", "set", "of", "target-independent", "passes", "that", "are", "required", "for", "fast", "register", "allocation", "." ]

[ "AMDGPU", "SI" ]

AMDGPUTargetMachine84

addFastRegAlloc

AMDGPU

GPU

LLVM

11,846

29

1

[]

[ "<s>", "SDValue", "MipsTargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "unsigned", "opc", "=", "N", "->", "getOpcode", "(",...

[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]

[ "Mips", "Mips", "ISD::ADDE", "ISD::SUBE", "ISD::SDIVREM", "ISD::UDIVREM", "ISD::SELECT", "ISD::AND", "ISD::OR" ]

MipsISelLowering (2)3

PerformDAGCombine

Mips

CPU

LLVM

11,847

155

1

[]

[ "<s>", "static", "rtx", "ix86_expand_sse_cmp", "(", "rtx", "dest", ",", "enum", "rtx_code", "code", ",", "rtx", "cmp_op0", ",", "rtx", "cmp_op1", ",", "rtx", "op_true", ",", "rtx", "op_false", ")", "{", "enum", "machine_mode", "mode", "=", "GET_MODE", "(",...

[ "Expand", "an", "sse", "vector", "comparison", ".", "Return", "the", "register", "with", "the", "result", "." ]

[ "i386" ]

i3863

ix86_expand_sse_cmp

i386

CPU

GCC

11,848

118

1

[]

[ "<s>", "unsigned", "WebAssemblyInstrInfo", "::", "insertBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "TBB", ",", "MachineBasicBlock", "*", "FBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "const", "DebugLoc", "&", ...

[ "Insert", "branch", "code", "into", "the", "end", "of", "the", "specified", "MachineBasicBlock", "." ]

[ "WebAssembly", "WebAssembly", "\"code size not handled\"", "0", "WebAssembly::BR", "1", "2", "\"Expected a flag and a successor block\"", "1", "1", "WebAssembly::EXCEPT_REFRegClass", "0", "\"__cpp_exception\"", "WebAssembly::BR_ON_EXN", "WebAssemblyII::MO_SYMBOL_EVENT", "1", "WebAsse...

WebAssemblyInstrInfo17

insertBranch

WebAssembly

Virtual ISA

LLVM

11,849

316

1

[]

[ "<s>", "void", "write", "(", "unsigned", "int", "i", ")", "{", "std", "::", "stringstream", "s", ";", "s", "<<", "MF", "->", "getFunction", "(", ")", ".", "getName", "(", ")", ".", "str", "(", ")", "<<", "\"-\"", "<<", "i", "<<", "\".dot\"", ";",...

[ "Write", "the", "profile", "to", "a", "string", "output", "stream", "OS", "." ]

[ "Patmos", "\"-\"", "\".dot\"" ]

PatmosFunctionSplitter1

write

Patmos

VLIW

LLVM

11,850

71

1

[]

[ "<s>", "static", "int", "riscv_issue_rate", "(", "void", ")", "{", "return", "tune_param", "->", "issue_rate", ";", "}", "</s>" ]

[ "Return", "the", "number", "of", "instructions", "that", "can", "be", "issued", "per", "cycle", "." ]

[ "riscv" ]

riscv

riscv_issue_rate

riscv

CPU

GCC

11,851

13

1

[]

[ "<s>", "static", "void", "setup_incoming_varargs_64", "(", "CUMULATIVE_ARGS", "*", "cum", ")", "{", "rtx", "save_area", ",", "mem", ";", "alias_set_type", "set", ";", "int", "i", ",", "max", ";", "if", "(", "cfun", "->", "va_list_gpr_size", ")", "ix86_vararg...

[ "Worker", "function", "for", "TARGET_SETUP_INCOMING_VARARGS", "." ]

[ "i386", "0", "16", "0", "1", "0", "1", "16", "16", "1" ]

i3864

setup_incoming_varargs_64

i386

CPU

GCC

11,852

358

1

[]

[ "<s>", "static", "rtx", "arm_expand_acle_builtin", "(", "int", "fcode", ",", "tree", "exp", ",", "rtx", "target", ")", "{", "arm_builtin_datum", "*", "d", "=", "&", "acle_builtin_data", "[", "fcode", "-", "ARM_BUILTIN_ACLE_PATTERN_START", "]", ";", "return", "...

[ "Expand", "an", "ACLE", "builtin", ",", "i.e", ".", "those", "registered", "only", "if", "their", "respective", "target", "constraints", "are", "met", ".", "This", "check", "happens", "within", "arm_expand_builtin_args", "." ]

[ "arm" ]

arm-builtins4

arm_expand_acle_builtin

arm

CPU

GCC

11,853

39

1

[]

[ "<s>", "SDValue", "AArch64TargetLowering", "::", "BuildSDIVPow2", "(", "SDNode", "*", "N", ",", "const", "APInt", "&", "Divisor", ",", "SelectionDAG", "&", "DAG", ",", "std", "::", "vector", "<", "SDNode", "*", ">", "*", "Created", ")", "const", "{", "At...

[ "Targets", "may", "override", "this", "function", "to", "provide", "custom", "SDIV", "lowering", "for", "power-of-2", "denominators", "." ]

[ "AArch64", "AArch64", "0", "0", "0", "MVT::i32", "MVT::i64", "0", "0", "1ULL", "1", "AArch64", "ISD::SETLT", "ISD::ADD", "AArch64ISD::CSEL", "ISD::SRA", "MVT::i64", "ISD::SUB", "0" ]

AArch64ISelLowering106

BuildSDIVPow2

AArch64

CPU

LLVM

11,854

368

1

[]

[ "<s>", "bool", "X86TargetLowering", "::", "isVectorClearMaskLegal", "(", "const", "SmallVectorImpl", "<", "int", ">", "&", "Mask", ",", "EVT", "VT", ")", "const", "{", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", ...

[ "Similar", "to", "isShuffleMaskLegal", "." ]

[ "X86", "X86", "2", "4" ]

X86ISelLowering117

isVectorClearMaskLegal

X86

CPU

LLVM

11,855

101

1

[]

[ "<s>", "SDValue", "BPFTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "BR_CC", ":", "return", "LowerBR_CC", ...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "BPF", "BPF", "ISD::BR_CC", "ISD::GlobalAddress", "ISD::SELECT_CC", "\"unimplemented operand\"" ]

BPFISelLowering (2)

LowerOperation

BPF

Virtual ISA

LLVM

11,856

71

1

[]

[ "<s>", "unsigned", "SparcInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "SP", "::", "LDri", "||", "MI", ".", "getOpcod...

[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...

[ "Sparc", "Sparc", "SP::LDri", "SP::LDXri", "SP::LDFri", "SP::LDDFri", "SP::LDQFri", "1", "2", "2", "0", "1", "0", "0" ]

SparcInstrInfo1

isLoadFromStackSlot

Sparc

CPU

LLVM

11,857

138

1

[]

[ "<s>", "static", "bool", "mips_legitimate_constant_p", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "rtx", "x", ")", "{", "return", "mips_const_insns", "(", "x", ")", ">", "0", ";", "}", "</s>" ]

[ "Implement", "TARGET_LEGITIMATE_CONSTANT_P", "." ]

[ "mips", "0" ]

mips

mips_legitimate_constant_p

mips

CPU

GCC

11,858

21

1

[]

[ "<s>", "static", "int", "rs6000_issue_rate", "(", "void", ")", "{", "if", "(", "!", "reload_completed", "&&", "!", "flag_sched_pressure", ")", "return", "1", ";", "switch", "(", "rs6000_cpu_attr", ")", "{", "case", "CPU_RS64A", ":", "case", "CPU_PPC601", ":"...

[ "Return", "how", "many", "instructions", "the", "machine", "can", "issue", "per", "cycle", "." ]

[ "rs6000", "1", "3", "2", "4", "5", "7", "1" ]

rs60004

rs6000_issue_rate

rs6000

CPU

GCC

11,859

126

1

[]

[ "<s>", "static", "SDValue", "WidenVector", "(", "SDValue", "V64Reg", ",", "SelectionDAG", "&", "DAG", ")", "{", "EVT", "VT", "=", "V64Reg", ".", "getValueType", "(", ")", ";", "unsigned", "NarrowSize", "=", "VT", ".", "getVectorNumElements", "(", ")", ";",...

[ "Widen", "the", "vector", "up", "to", "the", "next", "power", "of", "two", "using", "INSERT_SUBVECTOR", "." ]

[ "AArch64", "MVT::getVectorVT", "2", "ISD::INSERT_SUBVECTOR", "0", "MVT::i32" ]

AArch64ISelLowering117

WidenVector

AArch64

CPU

LLVM

11,860

98

1

[]

[ "<s>", "bool", "MipsAsmParser", "::", "processInstruction", "(", "MCInst", "&", "Inst", ",", "SMLoc", "IDLoc", ",", "SmallVectorImpl", "<", "MCInst", ">", "&", "Instructions", ")", "{", "const", "MCInstrDesc", "&", "MCID", "=", "getInstDesc", "(", "Inst", "....

[ "Process", "a", "single", "instruction", "and", "collect", "debug", "info", "anchors", "." ]

[ "Mips", "Mips", "Mips::SLL", "Mips::ZERO", "Mips::ZERO", "0", "0", "32768", "32767" ]

MipsAsmParser102

processInstruction

Mips

CPU

LLVM

11,861

405

1

[]

[ "<s>", "bool", "ARMBaseRegisterInfo", "::", "canSimplifyCallFramePseudos", "(", "MachineFunction", "&", "MF", ")", "const", "{", "return", "hasReservedCallFrame", "(", "MF", ")", "||", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "(", ")", ";...

[ "canSimplifyCallFramePseudos", "-", "If", "there", "is", "a", "reserved", "call", "frame", ",", "the", "call", "frame", "pseudos", "can", "be", "simplified", "." ]

[ "ARM", "ARM" ]

ARMBaseRegisterInfo12

canSimplifyCallFramePseudos

ARM

CPU

LLVM

11,862

28

1

[]

[ "<s>", "void", "ARMBaseInstrInfo", "::", "breakPartialRegDependency", "(", "MachineInstr", "&", "MI", ",", "unsigned", "OpNum", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "assert", "(", "OpNum", "<", "MI", ".", "getDesc", "(", ")", "....

[ "Insert", "a", "dependency-breaking", "instruction", "before", "MI", "to", "eliminate", "an", "unwanted", "dependency", "on", "OpNum", "." ]

[ "ARM", "ARM", "\"OpNum is not a def\"", "\"Need TRI instance\"", "\"Can't break virtual register dependencies.\"", "ARM::SPRRegClass", "ARM::D0", "ARM::S0", "2", "\"Register enums broken\"", "ARM::DPRRegClass", "\"Can only break D-reg deps\"", "\"MI doesn't clobber full D-reg\"", "ARM::FCO...

ARMBaseInstrInfo110

breakPartialRegDependency

ARM

CPU

LLVM

11,863

206

1

[]

[ "<s>", "SDValue", "BlackfinTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "Op", ".", "getNode", "(", ")", "->", "dump", ...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "Blackfin", "\"Should not custom lower this!\"", "ISD::GlobalAddress", "ISD::GlobalTLSAddress", "\"TLS not implemented for Blackfin.\"", "ISD::JumpTable", "ISD::FRAMEADDR", "ISD::RETURNADDR", "ISD::ADDE", "ISD::SUBE" ]

BlackfinISelLowering2

LowerOperation

Blackfin

DSP

LLVM

11,864

115

1

[]

[ "<s>", "StackOffset", "HexagonFrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "Register", "&", "FrameReg", ")", "const", "{", "auto", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";"...

[ "getFrameIndexReference", "-", "This", "method", "should", "return", "the", "base", "register", "and", "offset", "used", "to", "reference", "a", "frame", "index", "location", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "0", "\"This function must have frame pointer\"", "0", "8" ]

HexagonFrameLowering3

getFrameIndexReference

Hexagon

DSP

LLVM

11,865

304

1

[]

[ "<s>", "bool", "aarch64_is_extend_from_extract", "(", "scalar_int_mode", "mode", ",", "rtx", "mult_imm", ",", "rtx", "extract_imm", ")", "{", "HOST_WIDE_INT", "mult_val", ",", "extract_val", ";", "if", "(", "!", "CONST_INT_P", "(", "mult_imm", ")", "||", "!", ...

[ "Return", "true", "if", "the", "offsets", "to", "a", "zero/sign-extract", "operation", "represent", "an", "expression", "that", "matches", "an", "extend", "operation", ".", "The", "operands", "represent", "the", "paramters", "from", "(", "extract", ":", "MODE", ...

[ "aarch64", "8", "7", "0", "7", "4", "1", "7" ]

aarch64

aarch64_is_extend_from_extract

aarch64

CPU

GCC

11,866

99

1

[]

[ "<s>", "bool", "SparcTargetMachine", "::", "addPreEmitPass", "(", "PassManagerBase", "&", "PM", ",", "bool", "Fast", ")", "{", "PM", ".", "add", "(", "createSparcFPMoverPass", "(", "*", "this", ")", ")", ";", "PM", ".", "add", "(", "createSparcDelaySlotFille...

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "Sparc", "Sparc", "Sparc", "Sparc" ]

SparcTargetMachine37

addPreEmitPass

Sparc

CPU

LLVM

11,867

39

1

[]

[ "<s>", "void", "emitFill", "(", "const", "MCExpr", "&", "NumBytes", ",", "uint64_t", "FillValue", ",", "SMLoc", "Loc", ")", "override", "{", "emitDataMappingSymbol", "(", ")", ";", "MCObjectStreamer", "::", "emitFill", "(", "NumBytes", ",", "FillValue", ",", ...

[ "Emit", "Size", "bytes", "worth", "of", "the", "value", "specified", "by", "FillValue", "." ]

[ "ARM" ]

ARMELFStreamer22

emitFill

ARM

CPU

LLVM

11,868

32

1

[]

[ "<s>", "void", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "override", "{", "}", "</s>" ]

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "AMDGPU" ]

R600FrameLowering

emitEpilogue

AMDGPU

GPU

LLVM

11,869

15

1

[]

[ "<s>", "bool", "csky_split_xor", "(", "rtx", "*", "operands", ")", "{", "HOST_WIDE_INT", "mask", "=", "INTVAL", "(", "operands", "[", "2", "]", ")", ";", "if", "(", "mask", "==", "0", ")", "{", "emit_move_insn", "(", "operands", "[", "0", "]", ",", ...

[ "Split", "operands", "for", "an", "XOR", "expression", "when", "OPERANDS", "[", "2", "]", "is", "a", "constant", ".", "Note", "operands", "[", "0", "]", "is", "marked", "earlyclobber", "in", "this", "case", "and", "can", "be", "overwritten", ".", "Return...

[ "csky", "2", "0", "0", "1", "1", "0", "1", "0", "1", "0", "0", "2", "0", "2", "2", "1", "1", "0", "2", "2" ]

csky

csky_split_xor

csky

CPU

GCC

11,870

189

1

[]

[ "<s>", "unsigned", "getMaxSupportedInterleaveFactor", "(", ")", "const", "override", "{", "return", "6", ";", "}", "</s>" ]

[ "Get", "the", "maximum", "supported", "factor", "for", "interleaved", "memory", "accesses", "." ]

[ "AArch64", "6" ]

AArch64ISelLowering71

getMaxSupportedInterleaveFactor

AArch64

CPU

LLVM

11,871

11

1

[]

[ "<s>", "static", "unsigned", "int", "c6x_function_arg_boundary", "(", "machine_mode", "mode", ",", "const_tree", "type", ")", "{", "unsigned", "int", "boundary", "=", "type", "?", "TYPE_ALIGN", "(", "type", ")", ":", "GET_MODE_BITSIZE", "(", "mode", ")", ";", ...

[ "Implement", "TARGET_FUNCTION_ARG_BOUNDARY", "." ]

[ "c6x", "2", "4", "2", "3", "2", "2" ]

c6x

c6x_function_arg_boundary

c6x

VLIW

GCC

11,872

98

1

[]

[ "<s>", "static", "bool", "arm_default_short_enums", "(", "void", ")", "{", "return", "ARM_DEFAULT_SHORT_ENUMS", ";", "}", "</s>" ]

[ "AAPCS", "based", "ABIs", "use", "short", "enums", "by", "default", "." ]

[ "arm" ]

arm

arm_default_short_enums

arm

CPU

GCC

11,873

11

1

[]

[ "<s>", "void", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ")", "const", "{", "unsigned", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";", "MCFixupKind", "K...

[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]

[ "TOY", "7", "8", "0", "8", "0xff" ]

TOYAsmBackend

applyFixup

TOY

CPU

LLVM

11,874

95

1

[]

[ "<s>", "void", "AArch64PassConfig", "::", "addIRPasses", "(", ")", "{", "addPass", "(", "createAtomicExpandPass", "(", ")", ")", ";", "if", "(", "EnableSVEIntrinsicOpts", "&&", "TM", "->", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "Aggressive", ")", ...

[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]

[ "AArch64", "AArch64", "AArch64" ]

AArch64TargetMachine69

addIRPasses

AArch64

CPU

LLVM

11,875

233

1

[]

[ "<s>", "void", "VideoCore4InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", ...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "VideoCore4", "VideoCore4", "VideoCore4::MEM32_LD_LI", "0" ]

VideoCore4InstrInfo

loadRegFromStackSlot

VideoCore4

DSP

LLVM

11,876

143

1

[]

[ "<s>", "SDValue", "ARMTargetLowering", "::", "PerformCMOVCombine", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDValue", "Cmp", "=", "N", "->", "getOperand", "(", "4", ")", ";", "if", "(", "Cmp", ".", "getOpcode", "(", ...

[ "PerformCMOVCombine", "-", "Target-specific", "DAG", "combining", "for", "ARMISD", ":", ":CMOV", "." ]

[ "ARM", "ARM", "4", "ARMISD::CMPZ", "0", "0", "1", "0", "1", "ARM", "2", "ARMCC::CondCodes", "ARMCC::CondCodes", "ARM", "ARMCC::NE", "ARMISD::CMOV", "ARM", "3", "ARMCC::EQ", "ARM", "ARM", "ISD::SETNE", "ARM", "ARMISD::CMOV", "ARM", "3", "0", "0xfffffffe", "ISD:...

ARMISelLowering107

PerformCMOVCombine

ARM

CPU

LLVM

11,877

391

1

[]

[ "<s>", "bool", "AArch64InstrInfo", "::", "isLdStPairSuppressed", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "static_assert", "(", "MOSuppressPair", "<", "(", "1", "<<", "MachineMemOperand", "::", "MOTargetNumBits", ")", ",", "\"Too many target MO fl...

[ "Return", "true", "if", "pairing", "the", "given", "load", "or", "store", "is", "hinted", "to", "be", "unprofitable", "." ]

[ "AArch64", "AArch64", "1", "\"Too many target MO flags\"" ]

AArch64InstrInfo110

isLdStPairSuppressed

AArch64

CPU

LLVM

11,878

66

1

[]

[ "<s>", "static", "void", "ix86_option_override", "(", "void", ")", "{", "ix86_option_override_internal", "(", "true", ",", "&", "global_options", ",", "&", "global_options_set", ")", ";", "}", "</s>" ]

[ "Implement", "the", "TARGET_OPTION_OVERRIDE", "hook", "." ]

[ "i386" ]

i3866

ix86_option_override

i386

CPU

GCC

11,879

19

1

[]

[ "<s>", "bool", "AAPRegisterInfo", "::", "trackLivenessAfterRegAlloc", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "true", ";", "}", "</s>" ]

[ "Returns", "true", "if", "the", "live-ins", "should", "be", "tracked", "after", "register", "allocation", "." ]

[ "AAP", "AAP" ]

AAPRegisterInfo

trackLivenessAfterRegAlloc

AAP

MPU

LLVM

11,880

16

1

[]

[ "<s>", "void", "VEInstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "OS", ",", "unsigned", "RegNo", ")", "const", "{", "unsigned", "AltIdx", "=", "VE", "::", "AsmName", ";", "OS", "<<", "'%'", "<<", "getRegisterName", "(", "RegNo", ",", "AltIdx"...

[ "Print", "the", "assembler", "register", "name", "." ]

[ "VE", "VE", "VE::AsmName" ]

VEInstPrinter4

printRegName

VE

CPU

LLVM

11,881

33

1

[]

[ "<s>", "bool", "fixupNeedsRelaxation", "(", "MCFixup", "const", "&", ",", "uint64_t", ",", "MCRelaxableFragment", "const", "*", ",", "MCAsmLayout", "const", "&", ")", "const", "override", "{", "llvm_unreachable", "(", "\"fixupNeedsRelaxation() unimplemented\"", ")", ...

[ "Simple", "predicate", "for", "targets", "where", "!", "Resolved", "implies", "requiring", "relaxation", "." ]

[ "Hexagon", "\"fixupNeedsRelaxation() unimplemented\"" ]

HexagonAsmBackend13

fixupNeedsRelaxation

Hexagon

DSP

LLVM

11,882

26

1

[]

[ "<s>", "unsigned", "char", "AArch64Subtarget", "::", "ClassifyGlobalReference", "(", "const", "GlobalValue", "*", "GV", ",", "const", "TargetMachine", "&", "TM", ")", "const", "{", "bool", "isDecl", "=", "GV", "->", "hasAvailableExternallyLinkage", "(", ")", ";"...

[ "ClassifyGlobalReference", "-", "Find", "the", "target", "operand", "flags", "that", "describe", "how", "a", "global", "value", "should", "be", "referenced", "for", "the", "current", "subtarget", "." ]

[ "AArch64", "AArch64", "AArch64II::MO_GOT", "AArch64II::MO_CONSTPOOL", "AArch64II::MO_GOT", "AArch64II::MO_GOT", "AArch64II::MO_NO_FLAG", "AArch64II::MO_NO_FLAG", "AArch64II::MO_GOT", "AArch64II::MO_NO_FLAG" ]

AArch64Subtarget35

ClassifyGlobalReference

AArch64

CPU

LLVM

11,883

179

1

[]

[ "<s>", "unsigned", "HexagonTTIImpl", "::", "getCacheLineSize", "(", ")", "const", "{", "return", "getST", "(", ")", "->", "getL1CacheLineSize", "(", ")", ";", "}", "</s>" ]

[ "Return", "the", "target", "cache", "line", "size", "in", "bytes", "." ]

[ "Hexagon", "Hexagon" ]

HexagonTargetTransformInfo1

getCacheLineSize

Hexagon

DSP

LLVM

11,884

18

1

[]

[ "<s>", "static", "HOST_WIDE_INT", "spu_function_arg_offset", "(", "machine_mode", "mode", ",", "const_tree", "type", ")", "{", "if", "(", "type", "&&", "INTEGRAL_TYPE_P", "(", "type", ")", "&&", "GET_MODE_SIZE", "(", "mode", ")", "<", "4", ")", "return", "4"...

[ "Implement", "TARGET_FUNCTION_ARG_OFFSET", ".", "The", "SPU", "ABI", "wants", "32/64-bit", "types", "at", "offset", "0", "in", "the", "quad-word", "on", "the", "stack", ".", "8/16-bit", "types", "should", "be", "at", "offsets", "3/2", "respectively", "." ]

[ "spu", "4", "4", "0" ]

spu3

spu_function_arg_offset

spu

MPU

GCC

11,885

39

1

[]

[ "<s>", "bool", "RISCVInstrInfo", "::", "isAsCheapAsAMove", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "const", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "break", ...

[ "Return", "true", "if", "the", "instruction", "is", "as", "cheap", "as", "a", "move", "instruction", "." ]

[ "RISCV", "RISCV", "RISCV::ADDI", "RISCV::ORI", "RISCV::XORI", "1", "1", "RISCV::X0" ]

RISCVInstrInfo11

isAsCheapAsAMove

RISCV

CPU

LLVM

11,886

84

1

[]

[ "<s>", "unsigned", "AArch64TTI", "::", "getArithmeticInstrCost", "(", "unsigned", "Opcode", ",", "Type", "*", "Ty", ",", "OperandValueKind", "Opd1Info", ",", "OperandValueKind", "Opd2Info", ",", "OperandValueProperties", "Opd1PropInfo", ",", "OperandValueProperties", "O...

[ "This", "is", "an", "approximation", "of", "reciprocal", "throughput", "of", "a", "math/logic", "op", "." ]

[ "AArch64", "AArch64", "ISD::SDIV", "ISD::ADD", "ISD::MUL", "ISD::XOR", "ISD::OR", "ISD::AND", "1" ]

AArch64TargetTransformInfo68

getArithmeticInstrCost

AArch64

CPU

LLVM

11,887

230

1

[]

[ "<s>", "static", "unsigned", "int", "h8300_asm_insn_count", "(", "const", "char", "*", "template", ")", "{", "unsigned", "int", "count", "=", "1", ";", "for", "(", ";", "*", "template", ";", "template", "++", ")", "if", "(", "*", "template", "==", "'\\...

[ "Count", "the", "number", "of", "assembly", "instructions", "in", "a", "string", "TEMPLATE", "." ]

[ "h8300", "1" ]

h83003

h8300_asm_insn_count

h8300

MPU

GCC

11,888

40

1

[]

[ "<s>", "Register", "MipsOutgoingValueHandler", "::", "getStackAddress", "(", "const", "CCValAssign", "&", "VA", ",", "MachineMemOperand", "*", "&", "MMO", ")", "{", "MachineFunction", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "const", "TargetF...

[ "Materialize", "a", "VReg", "containing", "the", "address", "of", "the", "specified", "stack-based", "object", "." ]

[ "Mips", "Mips", "0", "32", "32", "Mips::SP", "8", "8", "0" ]

MipsCallLowering16

getStackAddress

Mips

CPU

LLVM

11,889

191

1

[]

[ "<s>", "bool", "HexagonPacketizer", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "const", "TargetInstrInfo", "*", "TII", "=", "Fn", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "MachineLoopInfo", "&", "MLI", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "\"Empty DFA table!\"" ]

HexagonVLIWPacketizer37

runOnMachineFunction

Hexagon

DSP

LLVM

11,890

356

1

[]

[ "<s>", "void", "assignValueToAddress", "(", "Register", "ValVReg", ",", "Register", "Addr", ",", "uint64_t", "Size", ",", "MachinePointerInfo", "&", "MPO", ",", "CCValAssign", "&", "VA", ")", "override", "{", "assert", "(", "(", "Size", "==", "1", "||", "S...

[ "An", "overload", "which", "takes", "an", "ArgInfo", "if", "additional", "information", "about", "the", "arg", "is", "needed", "." ]

[ "ARM", "1", "2", "4", "8", "\"Unsupported size\"", "4", "\"Only scalars supported atm\"", "32", "1", "1" ]

ARMCallLowering22

assignValueToAddress

ARM

CPU

LLVM

11,891

136

1

[]

[ "<s>", "static", "bool", "bfin_assemble_integer", "(", "rtx", "value", ",", "unsigned", "int", "size", ",", "int", "aligned_p", ")", "{", "if", "(", "TARGET_FDPIC", "&&", "size", "==", "UNITS_PER_WORD", ")", "{", "if", "(", "GET_CODE", "(", "value", ")", ...

[ "Implementation", "of", "TARGET_ASM_INTEGER", ".", "When", "using", "FD-PIC", ",", "we", "need", "to", "tell", "the", "assembler", "to", "generate", "pointers", "to", "function", "descriptors", "in", "some", "cases", "." ]

[ "bfin", "\"\\t.picptr\\tfuncdesc(\"", "\")\\n\"", "\"\\t.4byte\\t\"" ]

bfin

bfin_assemble_integer

bfin

DSP

GCC

11,892

93

1

[]

[ "<s>", "const", "char", "*", "output_move64", "(", "rtx", "dst", ",", "rtx", "src", ")", "{", "if", "(", "push_operand", "(", "dst", ",", "GET_MODE", "(", "dst", ")", ")", ")", "{", "if", "(", "reg_overlap_mentioned_p", "(", "stack_pointer_rtx", ",", "...

[ "Return", "string", "to", "move", "64", "bit", "operand", "without", "trampling", "arguments", "." ]

[ "z8k", "\"pushl\t@%H0,%T1\\n\\tpushl\t@%H0,%T1\"", "\"pushl\t@%H0,%T1\\n\\tpushl\t@%H0,%S1\"", "0", "\"$ldl\t%T0,%T1\\n\\t$ldl\t%S0,%S1 ! di a\"", "\"$ldl\t%S0,%S1\\n\\t$ldl\t%T0,%T1 ! di b\"" ]

z8k

output_move64

z8k

MPU

GCC

11,893

62

1

[]

[ "<s>", "void", "ARCTargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"[ARC-ISEL]...

[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]

[ "ARC", "ARC", "\"[ARC-ISEL] ReplaceNodeResults \"", "\"; use_count=\"", "\"\\n\"", "ISD::READCYCLECOUNTER", "0", "MVT::i64", "ISD::READCYCLECOUNTER", "MVT::i32", "MVT::Other", "0", "ISD::ZERO_EXTEND", "MVT::i64", "1" ]

ARCISelLowering3

ReplaceNodeResults

ARC

MPU

LLVM

11,894

175

1

[]

[ "<s>", "bool", "PPCCallLowering", "::", "lowerReturn", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Value", "*", "Val", ",", "ArrayRef", "<", "Register", ">", "VRegs", ",", "FunctionLoweringInfo", "&", "FLI", ",", "Register", "SwiftErrorVReg", ")",...

[ "This", "hook", "behaves", "as", "the", "extended", "lowerReturn", "function", ",", "but", "for", "targets", "that", "do", "not", "support", "swifterror", "value", "promotion", "." ]

[ "PowerPC", "PPC", "\"Return value without a vreg\"", "0", "PPC::BLR8" ]

PPCCallLowering

lowerReturn

PowerPC

CPU

LLVM

11,895

84

1

[]

[ "<s>", "MachineInstr", "*", "front", "(", ")", "const", "{", "return", "Uses", ".", "top", "(", ")", ";", "}", "</s>" ]

[ "front", "-", "Get", "the", "first", "character", "in", "the", "string", "." ]

[ "Hexagon" ]

BitTracker17

front

Hexagon

DSP

LLVM

11,896

15

1

[]

[ "<s>", "bool", "SystemZInstrInfo", "::", "analyzeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "&", "TBB", ",", "MachineBasicBlock", "*", "&", "FBB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "bool", ...

[ "analyzeBranch", "-", "Analyze", "the", "branching", "code", "at", "the", "end", "of", "MBB", ",", "returning", "true", "if", "it", "can", "not", "be", "understood", "(", "e.g", "." ]

[ "SystemZ", "SystemZ", "SystemZII::Branch", "SystemZII::BranchNormal", "SystemZ::CCMASK_ANY", "2", "\"Should have seen a conditional branch\"", "0", "1" ]

SystemZInstrInfo16

analyzeBranch

SystemZ

CPU

LLVM

11,897

364

1

[]

[ "<s>", "unsigned", "MipsMCCodeEmitter", "::", "getBranchTargetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", "."...

[ "getBranchTargetOpValue", "-", "Return", "binary", "encoding", "of", "the", "branch", "target", "operand", "." ]

[ "Mips", "Mips", "2", "\"getBranchTargetOpValue expects only expressions or immediates\"", "0", "Mips::fixup_Mips_PC16", "0" ]

MipsMCCodeEmitter12

getBranchTargetOpValue

Mips

CPU

LLVM

11,898

98

1

[]

[ "<s>", "bool", "MipsSubtarget", "::", "enablePostRAScheduler", "(", "CodeGenOpt", "::", "Level", "OptLevel", ",", "TargetSubtargetInfo", "::", "AntiDepBreakMode", "&", "Mode", ",", "RegClassVector", "&", "CriticalPathRCs", ")", "const", "{", "Mode", "=", "TargetSubt...

[ "True", "if", "the", "subtarget", "should", "run", "a", "scheduler", "after", "register", "allocation", "." ]

[ "Mips", "Mips", "Mips", "Mips::GPR64RegClass", "Mips::GPR32RegClass" ]

MipsSubtarget16

enablePostRAScheduler

Mips

CPU

LLVM

11,899

61

1

[]