docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "bool", "R600AsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "MF", ".", "ensureLogAlignment", "(", "8", ")", ";", "SetupMachineFunction", "(", "MF", ")", ";", "MCContext", "&", "Context", "=", "getObjFileLowering", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AMDGPU", "R600", "8", "\".AMDGPU.config\"", "0", "R600", "\".AMDGPU.csdata\"", "0", "R600", "R600", "\"SQ_PGM_RESOURCES:STACK_SIZE = \"" ]	R600AsmPrinter2	runOnMachineFunction	AMDGPU	GPU	LLVM	19,200	133	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "addRequired", "<", "TargetData", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "MachineFunctionAnalysis", ">", "(", ")", ";", "}", "</s>" ]	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "NVPTX" ]	NVPTXAllocaHoisting8	getAnalysisUsage	NVPTX	GPU	LLVM	19,201	28	1	[]
[ "<s>", "unsigned", "HexagonInstrInfo", "::", "getSize", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "MI", ".", "isDebugValue", "(", ")", "\|\|", "MI", ".", "isPosition", "(", ")", ")", "return", "0", ";", "unsigned", "Size", "=...	[ "Return", "the", "number", "of", "bytes", "in", "the", "encoding", "of", "this", "instruction", ",", "or", "zero", "if", "the", "encoding", "size", "can", "not", "be", "known", "from", "the", "opcode", "." ]	[ "Hexagon", "Hexagon", "0", "Hexagon::INLINEASM", "0", "2", "\"No asm string?\"", "\"No asm string?\"" ]	HexagonInstrInfo10	getSize	Hexagon	DSP	LLVM	19,202	215	1	[]
[ "<s>", "const", "MCExpr", "", "AArch64TargetStreamer", "::", "addConstantPoolEntry", "(", "const", "MCExpr", "", "Expr", ",", "unsigned", "Size", ",", "SMLoc", "Loc", ")", "{", "return", "ConstantPools", "->", "addEntry", "(", "Streamer", ",", "Expr", ",", ...	[ "Add", "a", "new", "entry", "to", "the", "constant", "pool", "for", "the", "current", "section", "and", "return", "an", "MCExpr", "that", "can", "be", "used", "to", "refer", "to", "the", "constant", "pool", "location", "." ]	[ "AArch64", "AArch64" ]	AArch64TargetStreamer10	addConstantPoolEntry	AArch64	CPU	LLVM	19,203	34	1	[]
[ "<s>", "void", "MipsInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")",...	[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]	[ "Mips", "Mips", "Mips::RDHWR", "Mips::RDHWR64", "\"\\t.set\\tpush\\n\"", "\"\\t.set\\tmips32r2\\n\"", "Mips::Save16", "\"\\tsave\\t\"", "\" # 16 bit inst\\n\"", "Mips::SaveX16", "\"\\tsave\\t\"", "\"\\n\"", "Mips::Restore16", "\"\\trestore\\t\"", "\" # 16 bit inst\\n\"", "Mips::Restore...	MipsInstPrinter12	printInst	Mips	CPU	LLVM	19,204	207	1	[]
[ "<s>", "unsigned", "getReg", "(", ")", "const", "{", "assert", "(", "isRegBase", "(", ")", "&&", "\"Invalid base register access!\"", ")", ";", "return", "Base", ".", "Reg", ";", "}", "</s>" ]	[ "Returns", "the", "register", "associated", "with", "this", "edge", "." ]	[ "AArch64", "\"Invalid base register access!\"" ]	AArch64FastISel (2)	getReg	AArch64	CPU	LLVM	19,205	21	1	[]
[ "<s>", "bool", "SystemZMCAsmInfoGOFF", "::", "isAcceptableChar", "(", "char", "C", ")", "const", "{", "return", "MCAsmInfo", "::", "isAcceptableChar", "(", "C", ")", "\|\|", "C", "==", "'#'", ";", "}", "</s>" ]	[ "Return", "true", "if", "C", "is", "an", "acceptable", "character", "inside", "a", "symbol", "name", "." ]	[ "SystemZ", "SystemZ" ]	SystemZMCAsmInfo6	isAcceptableChar	SystemZ	CPU	LLVM	19,206	23	1	[]
[ "<s>", "bool", "M88kMCAsmBackend", "::", "shouldForceRelocation", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ")", "{", "return", "Fixup", ".", "getKind", "(", ")", "==", "M88k", "...	[ "Hook", "to", "check", "if", "a", "relocation", "is", "needed", "for", "some", "target", "specific", "reason", "." ]	[ "M88k", "M88k", "M88k::FK_88K_DISP16", "M88k::FK_88K_DISP26" ]	M88kMCAsmBackend	shouldForceRelocation	M88k	MPU	LLVM	19,207	43	1	[]
[ "<s>", "void", "function_checker", "::", "report_non_ice", "(", "unsigned", "int", "argno", ")", "const", "{", "error_at", "(", "location", ",", "\"argument %d of %qE must be an integer constant\"", "\" expression\"", ",", "argno", "+", "1", ",", "fndecl", ")", ";",...	[ "Report", "that", "LOCATION", "has", "a", "call", "to", "FNDECL", "in", "which", "argument", "ARGNO", "was", "not", "an", "integer", "constant", "expression", ".", "ARGNO", "counts", "from", "zero", "." ]	[ "riscv", "\"argument %d of %qE must be an integer constant\"", "\" expression\"", "1" ]	riscv-vector-builtins	report_non_ice	riscv	CPU	GCC	19,208	26	1	[]
[ "<s>", "const", "TargetRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "{", "return", "&", "Subtarget", ".", "getInstrInfo", "(", ")", "->", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "Patmos" ]	PatmosTargetMachine1	getRegisterInfo	Patmos	VLIW	LLVM	19,209	21	1	[]
[ "<s>", "bool", "DLXAsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpNo", ",", "unsigned", ",", "const", "char", "", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "ExtraCode", "&&", "Extra...	[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]	[ "DLX", "DLX", "0", "1", "0", "0", "1", "2", "1", "DLX" ]	DLXAsmPrinter	PrintAsmOperand	DLX	CPU	LLVM	19,210	206	1	[]
[ "<s>", "void", "mt_expand_epilogue", "(", "enum", "epilogue_type", "eh_mode", ")", "{", "rtx", "size_rtx", ",", "insn", ";", "unsigned", "frame_size", ";", "mt_compute_frame_size", "(", "get_frame_size", "(", ")", ")", ";", "if", "(", "TARGET_DEBUG_STACK", ")", ...	[ "Generate", "epilogue", ".", "EH_MODE", "is", "NORMAL_EPILOGUE", "when", "generating", "a", "function", "epilogue", ",", "or", "EH_EPILOGUE", "when", "generating", "an", "EH", "epilogue", "." ]	[ "mt", "0xffff0000", "0x0000ffff", "0" ]	mt	mt_expand_epilogue	mt	CPU	GCC	19,211	315	1	[]
[ "<s>", "static", "void", "arc_pre_atomic_barrier", "(", "enum", "memmodel", "model", ")", "{", "if", "(", "need_atomic_barrier_p", "(", "model", ",", "true", ")", ")", "emit_insn", "(", "gen_memory_barrier", "(", ")", ")", ";", "}", "</s>" ]	[ "Emit", "a", "(", "pre", ")", "memory", "barrier", "around", "an", "atomic", "sequence", "according", "to", "MODEL", "." ]	[ "arc" ]	arc	arc_pre_atomic_barrier	arc	MPU	GCC	19,212	26	1	[]
[ "<s>", "unsigned", "ARMTTIImpl", "::", "getIntImmCost", "(", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ")", "{", "assert", "(", "Ty", "->", "isIntegerTy", "(", ")", ")", ";", "unsigned", "Bits", "=", "Ty", "->", "getPrimitiveSizeInBits", "(",...	[ "Calculate", "the", "cost", "of", "materializing", "a", "64-bit", "value", "." ]	[ "ARM", "ARM", "0", "32", "4", "0", "65536", "ARM_AM::getSOImmVal", "1", "ARM_AM::getSOImmVal", "1", "1", "2", "3", "0", "65536", "ARM_AM::getT2SOImmVal", "1", "ARM_AM::getT2SOImmVal", "1", "1", "2", "3", "0", "256", "1", "256", "ARM_AM::isThumbImmShiftedVal", ...	ARMTargetTransformInfo23	getIntImmCost	ARM	CPU	LLVM	19,213	223	1	[]
[ "<s>", "bool", "WebAssemblyAsmPrinter", "::", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpNo", ",", "unsigned", "AsmVariant", ",", "const", "char", "", "ExtraCode", ",", "raw_ostream", "&", "OS", ")", "{", "if", "(", ...	[ "Print", "the", "specified", "operand", "of", "MI", ",", "an", "INLINEASM", "instruction", ",", "using", "the", "specified", "assembler", "variant", "as", "an", "address", "." ]	[ "WebAssembly", "WebAssembly", "0", "\"There are no defined alternate asm variants\"", "\"0(\"" ]	WebAssemblyAsmPrinter (2)	PrintAsmMemoryOperand	WebAssembly	Virtual ISA	LLVM	19,214	80	1	[]
[ "<s>", "const", "uint32_t", "*", "Z80RegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "id", ")", "const", "{", "return", "CC_Save_RegMask", ";", "}", "</s>" ]	[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]	[ "Z80", "Z80" ]	Z80RegisterInfo (2)	getCallPreservedMask	Z80	MPU	LLVM	19,215	23	1	[]
[ "<s>", "void", "MMIXInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "printInstruction", "(", "MI", ",", "O", ")", ";", "pr...	[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]	[ "MMIX", "MMIX" ]	MMIXInstPrinter	printInst	MMIX	CPU	LLVM	19,216	38	1	[]
[ "<s>", "static", "int", "mips_fp_div_cost", "(", "machine_mode", "mode", ")", "{", "return", "mode", "==", "DFmode", "?", "mips_cost", "->", "fp_div_df", ":", "mips_cost", "->", "fp_div_sf", ";", "}", "</s>" ]	[ "Return", "the", "cost", "of", "floating-point", "divisions", "of", "mode", "MODE", "." ]	[ "mips" ]	mips	mips_fp_div_cost	mips	CPU	GCC	19,217	22	1	[]
[ "<s>", "static", "void", "csky_output_mi_thunk", "(", "FILE", "", "file", ",", "tree", "thunk", "ATTRIBUTE_UNUSED", ",", "HOST_WIDE_INT", "delta", ",", "HOST_WIDE_INT", "vcall_offset", ",", "tree", "function", ")", "{", "const", "char", "", "thiz", "=", "\"a...	[ "Implement", "TARGET_ASM_OUTPUT_MI_THUNK", ".", "Output", "code", "to", "add", "DELTA", "to", "the", "first", "argument", ",", "and", "then", "jump", "to", "FUNCTION", ".", "Used", "for", "C++", "multiple", "inheritance", "." ]	[ "csky", "\"a0\"", "\"t0\"", "\"t1\"", "4096", "1", "0", "\"l0\"", "\"l1\"", "256", "\"\\tpush\\tl0, l1\\n\"", "\"\\tpush\\tl0\\n\"", "\"a1\"", "0", "\"\\tlrw\\t%s, %ld\\n\"", "\"\\taddu\\t%s, %s, %s\\n\"", "\"\\t%s\\t%s, %s, %ld\\n\"", "0", "\"addi\"", "\"subi\"", "0", "0",...	csky2	csky_output_mi_thunk	csky	CPU	GCC	19,218	449	1	[]
[ "<s>", "static", "bool", "rs6000_return_in_msb", "(", "const_tree", "valtype", ")", "{", "return", "(", "DEFAULT_ABI", "==", "ABI_ELFv2", "&&", "BYTES_BIG_ENDIAN", "&&", "AGGREGATE_TYPE_P", "(", "valtype", ")", "&&", "(", "rs6000_function_arg_padding", "(", "TYPE_MO...	[ "Specify", "whether", "values", "returned", "in", "registers", "should", "be", "at", "the", "most", "significant", "end", "of", "a", "register", ".", "We", "want", "aggregates", "returned", "by", "value", "to", "match", "the", "way", "aggregates", "are", "pa...	[ "rs6000" ]	rs60007	rs6000_return_in_msb	rs6000	CPU	GCC	19,219	37	1	[]
[ "<s>", "static", "tree", "avr_handle_fndecl_attribute", "(", "tree", "", "node", ",", "tree", "name", ",", "tree", "args", "ATTRIBUTE_UNUSED", ",", "int", "flags", "ATTRIBUTE_UNUSED", ",", "bool", "", "no_add_attrs", ")", "{", "if", "(", "TREE_CODE", "(", ...	[ "Handle", "an", "attribute", "requiring", "a", "FUNCTION_DECL", ";", "arguments", "as", "in", "struct", "attribute_spec.handler", "." ]	[ "avr", "\"%qs attribute only applies to functions\"", "\"interrupt\"", "\"interrupt\"", "0", "\"__vector\"", "\"__vector\"", "0", "0", "\"%qs appears to be a misspelled interrupt handler\"", "\"signal\"", "\"signal\"", "0", "\"__vector\"", "\"__vector\"", "0", "0", "\"%qs appears t...	avr3	avr_handle_fndecl_attribute	avr	MPU	GCC	19,220	175	1	[]
[ "<s>", "std", "::", "unique_ptr", "<", "SICacheControl", ">", "SICacheControl", "::", "create", "(", "const", "GCNSubtarget", "&", "ST", ")", "{", "GCNSubtarget", "::", "Generation", "Generation", "=", "ST", ".", "getGeneration", "(", ")", ";", "if", "(", ...	[ "This", "creates", "an", "identified", "struct", "." ]	[ "AMDGPU", "SI", "SI", "AMDGPU", "SI", "AMDGPU", "SI", "SI" ]	SIMemoryLegalizer10	create	AMDGPU	GPU	LLVM	19,221	77	1	[]
[ "<s>", "bool", "ARMBaseInstrInfo", "::", "analyzeSelect", "(", "const", "MachineInstr", "&", "MI", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "unsigned", "&", "TrueOp", ",", "unsigned", "&", "FalseOp", ",", "bool", "&", "Optimizable"...	[ "Analyze", "the", "given", "select", "instruction", ",", "returning", "true", "if", "it", "can", "not", "be", "understood", "." ]	[ "ARM", "ARM", "ARM::MOVCCr", "ARM::t2MOVCCr", "\"Unknown select instruction\"", "1", "2", "3", "4" ]	ARMBaseInstrInfo (2)2	analyzeSelect	ARM	CPU	LLVM	19,222	98	1	[]
[ "<s>", "bool", "ARMBaseInstrInfo", "::", "isAddImmediate", "(", "const", "MachineInstr", "&", "MI", ",", "const", "MachineOperand", "", "&", "Destination", ",", "const", "MachineOperand", "", "&", "Source", ",", "int64_t", "&", "Offset", ")", "const", "{", ...	[ "If", "the", "specific", "machine", "instruction", "is", "an", "instruction", "that", "adds", "an", "immediate", "value", "and", "a", "register", ",", "and", "stores", "the", "result", "in", "the", "given", "register", "Reg", ",", "return", "a", "pair", "o...	[ "ARM", "ARM", "1", "ARM::SUBri", "1", "ARM::ADDri", "0", "1", "2", "0", "1", "2" ]	ARMBaseInstrInfo25	isAddImmediate	ARM	CPU	LLVM	19,223	147	1	[]
[ "<s>", "bool", "SparcPassConfig", "::", "addInstSelector", "(", ")", "{", "PM", "->", "add", "(", "createSparcISelDag", "(", "getSparcTargetMachine", "(", ")", ")", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]	[ "Sparc", "Sparc", "Sparc", "Sparc" ]	SparcTargetMachine58	addInstSelector	Sparc	CPU	LLVM	19,224	23	1	[]
[ "<s>", "void", "AArch64PassConfig", "::", "addPreLegalizeMachineIR", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createAArch64O0PreLegalizerCombiner", "(", ")", ")", ";", "else", "addPass", "(", "c...	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "legalization", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64" ]	AArch64TargetMachine1	addPreLegalizeMachineIR	AArch64	CPU	LLVM	19,225	33	1	[]
[ "<s>", "bool", "requiresFrameIndexScavenging", "(", "const", "MachineFunction", "&", "MF", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]	[ "Returns", "true", "if", "the", "target", "requires", "post", "PEI", "scavenging", "of", "registers", "for", "materializing", "frame", "index", "constants", "." ]	[ "CAHP" ]	CAHPRegisterInfo	requiresFrameIndexScavenging	CAHP	CPU	LLVM	19,226	15	1	[]
[ "<s>", "static", "void", "bfin_gen_bundles", "(", "void", ")", "{", "basic_block", "bb", ";", "FOR_EACH_BB_FN", "(", "bb", ",", "cfun", ")", "{", "rtx_insn", "", "insn", ",", "", "next", ";", "rtx_insn", "*", "slot", "[", "3", "]", ";", "int", "n_f...	[ "Go", "through", "all", "insns", ",", "and", "use", "the", "information", "generated", "during", "scheduling", "to", "generate", "SEQUENCEs", "to", "represent", "bundles", "of", "instructions", "issued", "simultaneously", "." ]	[ "bfin", "3", "0", "0", "1", "2", "0", "0", "1", "1", "2", "2", "0", "0", "1", "0", "0", "0", "1", "0", "0", "0", "1", "2" ]	bfin	bfin_gen_bundles	bfin	DSP	GCC	19,227	393	1	[]
[ "<s>", "TargetPassConfig", "", "Nios2TargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "Nios2PassConfig", "(", "", "this", ",", "&", "PM", ")", ";", "}", "</s>" ]	[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]	[ "Nios2", "Nios2", "Nios2" ]	Nios2TargetMachine1	createPassConfig	Nios2	MPU	LLVM	19,228	23	1	[]
[ "<s>", "virtual", "const", "TargetRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "XNCM" ]	XNCMTargetMachine	getRegisterInfo	XNCM	CPU	LLVM	19,229	18	1	[]
[ "<s>", "const", "MCFixupKindInfo", "&", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "override", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "AArch64", "::", "NumTargetFixupKinds", "]", "=", "{", "{", "\"fixup_aarch64_pcrel_adr_imm21\"", ...	[ "Get", "information", "on", "a", "fixup", "kind", "." ]	[ "AArch64", "AArch64::NumTargetFixupKinds", "\"fixup_aarch64_pcrel_adr_imm21\"", "0", "32", "\"fixup_aarch64_pcrel_adrp_imm21\"", "0", "32", "\"fixup_aarch64_add_imm12\"", "10", "12", "0", "\"fixup_aarch64_ldst_imm12_scale1\"", "10", "12", "0", "\"fixup_aarch64_ldst_imm12_scale2\"", ...	AArch64AsmBackend17	getFixupKindInfo	AArch64	CPU	LLVM	19,230	226	1	[]
[ "<s>", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "SystemZSelectionDAGInfo", "::", "EmitTargetCodeForMemchr", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "DL", ",", "SDValue", "Chain", ",", "SDValue", "Src", ",", "SDValue", "C...	[ "Emit", "target-specific", "code", "that", "performs", "a", "memchr", ",", "in", "cases", "where", "that", "is", "faster", "than", "a", "libcall", "." ]	[ "SystemZ", "SystemZ", "MVT::i32", "MVT::Other", "MVT::i32", "ISD::AND", "MVT::i32", "255", "MVT::i32", "ISD::ADD", "SystemZISD::SEARCH_STRING", "1", "2", "0", "SystemZ::CCMASK_SRST", "MVT::i32", "SystemZ::CCMASK_SRST_FOUND", "MVT::i32", "SystemZISD::SELECT_CCMASK" ]	SystemZSelectionDAGInfo	EmitTargetCodeForMemchr	SystemZ	CPU	LLVM	19,231	268	1	[]
[ "<s>", "void", "ARMTargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDValue", "Res", ";", "switch", "(", "N", "->", "getO...	[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]	[ "ARM", "ARM", "\"Don't know how to custom expand this!\"", "ISD::READ_REGISTER", "ISD::BITCAST", "ISD::SRL", "ISD::SRA", "ISD::SREM", "ISD::UREM", "ISD::SDIVREM", "ISD::UDIVREM", "0", "2", "\"DivRem needs two values\"", "0", "1", "ISD::READCYCLECOUNTER", "ISD::UDIV", "ISD::SDIV",...	ARMISelLowering108	ReplaceNodeResults	ARM	CPU	LLVM	19,232	292	1	[]
[ "<s>", "const", "InstrItineraryData", "*", "getInstrItineraryData", "(", ")", "const", "override", "{", "return", "&", "getSubtargetImpl", "(", ")", "->", "getInstrItineraryData", "(", ")", ";", "}", "</s>" ]	[ "getInstrItineraryData", "-", "Returns", "instruction", "itinerary", "data", "for", "the", "target", "or", "specific", "subtarget", "." ]	[ "X86" ]	X86TargetMachine	getInstrItineraryData	X86	CPU	LLVM	19,233	20	1	[]
[ "<s>", "bool", "Error", "(", "SMLoc", "L", ",", "const", "Twine", "&", "Msg", ",", "ArrayRef", "<", "SMRange", ">", "Ranges", "=", "None", ",", "bool", "MatchingInlineAsm", "=", "false", ")", "{", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")...	[ "Return", "an", "error", "at", "the", "location", "L", ",", "with", "the", "message", "Msg", "." ]	[ "X86" ]	X86AsmParser (2)3	Error	X86	CPU	LLVM	19,234	53	1	[]
[ "<s>", "static", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "splitVector", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "dl", ")", "{", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", ...	[ "Split", "a", "vector", "value", "into", "two", "parts", "of", "types", "LoVT", "and", "HiVT", "." ]	[ "X86", "2", "0", "2", "0", "\"Can't split odd sized vector\"", "0", "2", "2", "2" ]	X86ISelLowering (2)5	splitVector	X86	CPU	LLVM	19,235	121	1	[]
[ "<s>", "static", "void", "reset", "(", ")", "{", "Blocks", ".", "clear", "(", ")", ";", "PredicatedInsts", ".", "clear", "(", ")", ";", "CurrentPredicates", ".", "clear", "(", ")", ";", "}", "</s>" ]	[ "Reset", "an", "existing", "scalar", "value", "for", "Def", "and", "a", "given", "Instance", "." ]	[ "ARM" ]	ARMLowOverheadLoops	reset	ARM	CPU	LLVM	19,236	25	1	[]
[ "<s>", "static", "void", "riscv_adjust_block_mem", "(", "rtx", "mem", ",", "unsigned", "HOST_WIDE_INT", "length", ",", "rtx", "", "loop_reg", ",", "rtx", "", "loop_mem", ")", "{", "*", "loop_reg", "=", "copy_addr_to_reg", "(", "XEXP", "(", "mem", ",", "0...	[ "Helper", "function", "for", "doing", "a", "loop-based", "block", "operation", "on", "memory", "reference", "MEM", ".", "Each", "iteration", "of", "the", "loop", "will", "operate", "on", "LENGTH", "bytes", "of", "MEM", ".", "Create", "a", "new", "base", "r...	[ "riscv", "0" ]	riscv	riscv_adjust_block_mem	riscv	CPU	GCC	19,237	65	1	[]
[ "<s>", "void", "HexagonRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOp", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "&&", "\"...	[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]	[ "Hexagon", "Hexagon", "0", "\"Unexpected\"", "Hexagon", "0", "1", "Hexagon::PS_fia", "Hexagon::A2_addi", "1", "Hexagon::PS_fi", "Hexagon::A2_addi", "Hexagon::IntRegsRegClass", "Hexagon::A2_addi", "0", "1" ]	HexagonRegisterInfo12	eliminateFrameIndex	Hexagon	DSP	LLVM	19,238	352	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"AArch64 Collect Linker Optimization Hint (LOH)\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "AArch64", "\"AArch64 Collect Linker Optimization Hint (LOH)\"" ]	AArch64CollectLOH10	getPassName	AArch64	CPU	LLVM	19,239	13	1	[]
[ "<s>", "bool", "SITargetLowering", "::", "requiresUniformRegister", "(", "MachineFunction", "&", "MF", ",", "const", "Value", "", "V", ")", "const", "{", "if", "(", "const", "IntrinsicInst", "", "Intrinsic", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", ...	[ "Allows", "target", "to", "decide", "about", "the", "register", "class", "of", "the", "specific", "value", "that", "is", "live", "outside", "the", "defining", "block", "." ]	[ "AMDGPU", "SI", "Intrinsic::amdgcn_if_break", "0", "Intrinsic::amdgcn_if", "Intrinsic::amdgcn_else", "1", "0", "1", "SI", "SI", "SI", "0", "SI", "SI", "16" ]	SIISelLowering106	requiresUniformRegister	AMDGPU	GPU	LLVM	19,240	355	1	[]
[ "<s>", "void", "m32r_expand_prologue", "(", "void", ")", "{", "int", "regno", ";", "int", "frame_size", ";", "unsigned", "int", "gmask", ";", "int", "pic_reg_used", "=", "flag_pic", "&&", "(", "crtl", "->", "uses_pic_offset_table", "\|", "crtl", "->", "profil...	[ "Expand", "the", "m32r", "prologue", "as", "a", "series", "of", "insns", "." ]	[ "m32r", "0", "0", "1", "0", "0", "32768", "0" ]	m32r4	m32r_expand_prologue	m32r	MPU	GCC	19,241	347	1	[]
[ "<s>", "bool", "fusion_p9_p", "(", "rtx", "addis_reg", ",", "rtx", "addis_value", ",", "rtx", "dest", ",", "rtx", "src", ")", "{", "rtx", "addr", ",", "mem", ",", "offset", ";", "enum", "machine_mode", "mode", "=", "GET_MODE", "(", "src", ")", ";", "...	[ "Return", "true", "if", "the", "peephole2", "can", "combine", "a", "load/store", "involving", "a", "combination", "of", "an", "addis", "instruction", "and", "the", "memory", "operation", ".", "This", "was", "added", "to", "the", "ISA", "3.0", "(", "power9", ...	[ "rs6000", "0", "0", "0", "1", "0", "1" ]	rs60005	fusion_p9_p	rs6000	CPU	GCC	19,242	288	1	[]
[ "<s>", "void", "init_68881_table", "(", "void", ")", "{", "int", "i", ";", "REAL_VALUE_TYPE", "r", ";", "machine_mode", "mode", ";", "mode", "=", "SFmode", ";", "for", "(", "i", "=", "0", ";", "i", "<", "7", ";", "i", "++", ")", "{", "if", "(", ...	[ "Set", "up", "values_68881", "array", "by", "converting", "the", "decimal", "values", "strings_68881", "to", "binary", "." ]	[ "m68k", "0", "7", "6", "1" ]	m68k	init_68881_table	m68k	MPU	GCC	19,243	68	1	[]
[ "<s>", "bool", "WebAssemblyTTIImpl", "::", "haveFastSqrt", "(", "Type", "*", "Ty", ")", "const", "{", "assert", "(", "Ty", "->", "isFPOrFPVectorTy", "(", ")", "&&", "\"Ty must be floating point\"", ")", ";", "return", "true", ";", "}", "</s>" ]	[ "Return", "true", "if", "the", "hardware", "has", "a", "fast", "square-root", "instruction", "." ]	[ "WebAssembly", "WebAssembly", "\"Ty must be floating point\"" ]	WebAssemblyTargetTransformInfo10	haveFastSqrt	WebAssembly	Virtual ISA	LLVM	19,244	26	1	[]
[ "<s>", "static", "int", "aarch64_sched_issue_rate", "(", "void", ")", "{", "return", "aarch64_tune_params", "->", "issue_rate", ";", "}", "</s>" ]	[ "Return", "the", "number", "of", "instructions", "that", "can", "be", "issued", "per", "cycle", "." ]	[ "aarch64" ]	aarch642	aarch64_sched_issue_rate	aarch64	CPU	GCC	19,245	13	1	[]
[ "<s>", "void", "output_ascii", "(", "FILE", "", "file", ",", "const", "char", "", "p", ",", "int", "n", ")", "{", "char", "c", ";", "int", "i", ",", "count_string", ";", "const", "char", "*", "for_string", "=", "\"\\t.byte \\\"\"", ";", "const", "c...	[ "Output", "an", "assembler", "pseudo-op", "to", "write", "an", "ASCII", "string", "of", "N", "characters", "starting", "at", "P", "to", "FILE", ".", "On", "the", "RS/6000", ",", "we", "have", "to", "do", "this", "using", "the", ".byte", "operation", "and...	[ "rs6000", "\"\\t.byte \\\"\"", "\"\\t.byte \"", "0", "0", "0177", "\"\\\"\\n\\t.byte \"", "\"\\\"\\n\"", "512", "\"\\t.byte \\\"\"", "\"\\t.byte \"", "0", "\"%d\"", "\"\\n\\t.byte \\\"\"", "\", \"", "\"\\n\"", "0" ]	rs6000	output_ascii	rs6000	CPU	GCC	19,246	215	1	[]
[ "<s>", "SDNode", "", "SITargetLowering", "::", "legalizeTargetIndependentNode", "(", "SDNode", "", "Node", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "Node", "->", "getOpcode", "(", ")", "==", "ISD", "::", "CopyToReg", ")", "{", "Regi...	[ "Legalize", "target", "independent", "instructions", "(", "e.g", "." ]	[ "AMDGPU", "SI", "ISD::CopyToReg", "1", "2", "MVT::i1", "AMDGPU::VReg_1RegClass", "MVT::i1", "0", "1", "0", "0", "1", "8", "0", "AMDGPU::S_MOV_B32", "0" ]	SIISelLowering106	legalizeTargetIndependentNode	AMDGPU	GPU	LLVM	19,247	340	1	[]
[ "<s>", "static", "void", "s390_regs_ever_clobbered", "(", "int", "", "regs_ever_clobbered", ")", "{", "basic_block", "cur_bb", ";", "rtx", "cur_insn", ";", "unsigned", "int", "i", ";", "memset", "(", "regs_ever_clobbered", ",", "0", ",", "16", "", "sizeof", ...	[ "Walks", "through", "all", "basic", "blocks", "of", "the", "current", "function", "looking", "for", "clobbered", "hard", "regs", "using", "s390_reg_clobbered_rtx", ".", "The", "fields", "of", "the", "passed", "integer", "array", "REGS_EVER_CLOBBERED", "are", "set"...	[ "s390", "0", "16", "0", "16", "0", "1", "0", "16", "1" ]	s3903	s390_regs_ever_clobbered	s390	MPU	GCC	19,248	185	1	[]
[ "<s>", "bool", "SIRegisterInfo", "::", "isFrameOffsetLegal", "(", "const", "MachineInstr", "", "MI", ",", "Register", "BaseReg", ",", "int64_t", "Offset", ")", "const", "{", "if", "(", "!", "SIInstrInfo", "::", "isMUBUF", "(", "", "MI", ")", "&&", "!", ...	[ "Determine", "whether", "a", "given", "base", "register", "plus", "offset", "immediate", "is", "encodable", "to", "resolve", "a", "frame", "index", "." ]	[ "AMDGPU", "SI", "SI", "SI", "SI", "SI", "SI", "AMDGPU" ]	SIRegisterInfo113	isFrameOffsetLegal	AMDGPU	GPU	LLVM	19,249	96	1	[]
[ "<s>", "static", "int", "thumb2_legitimate_index_p", "(", "machine_mode", "mode", ",", "rtx", "index", ",", "int", "strict_p", ")", "{", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "index", ")", ";", "if", "(", "TARGET_HARD_FLOAT", "&&", "(", "mode", ...	[ "Return", "nonzero", "if", "INDEX", "is", "a", "valid", "Thumb-2", "address", "index", "operand", "." ]	[ "arm", "1024", "256", "3", "0", "1024", "1024", "3", "0", "1016", "1024", "3", "0", "1024", "1024", "3", "0", "4", "1", "256", "256", "3", "0", "0", "0", "1", "1", "0", "0", "3", "4096", "256" ]	arm6	thumb2_legitimate_index_p	arm	CPU	GCC	19,250	413	1	[]
[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "ARMFunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "ARMFunctionInfo", ">", "(", ")", ";", "if", "(", "AFI", "->", "getGlobalBaseReg", "(", ")", "=="...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "ARM", "ARM", "ARM", "0", "ARM", "ARM", "ARM", "4", "8", "ARM", "ARM", "\"_GLOBAL_OFFSET_TABLE_\"", "ARM", "ARM::rGPRRegClass", "ARM::t2LDRpci", "ARM::LDRcp", "ARM::LDRcp", "0", "ARM::tPICADD", "ARM::PICADD", "ARM", "ARM::PICADD" ]	ARMInstrInfo30	runOnMachineFunction	ARM	CPU	LLVM	19,251	377	1	[]
[ "<s>", "static", "bool", "csky_return_in_memory", "(", "const_tree", "type", ",", "const_tree", "fntype", "ATTRIBUTE_UNUSED", ")", "{", "const", "HOST_WIDE_INT", "size", "=", "int_size_in_bytes", "(", "type", ")", ";", "return", "(", "size", "==", "-", "1", "\|...	[ "Implement", "TARGET_RETURN_IN_MEMORY", "to", "decide", "whether", "TYPE", "should", "be", "returned", "in", "memory", "(", "true", ")", "or", "in", "a", "register", "(", "false", ")", ".", "FNTYPE", "is", "the", "type", "of", "the", "function", "making", ...	[ "csky", "1", "2" ]	csky	csky_return_in_memory	csky	CPU	GCC	19,252	36	1	[]
[ "<s>", "TargetLowering", "::", "ConstraintType", "mprocTargetLowering", "::", "getConstraintType", "(", "const", "std", "::", "string", "&", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", "(", ...	[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]	[ "mproc", "mproc", "1", "0" ]	mprocISelLowering	getConstraintType	mproc	Virtual ISA	LLVM	19,253	56	1	[]
[ "<s>", "void", "F2003fMCAsmStreamer", "::", "emitRawComment", "(", "const", "Twine", "&", "T", ",", "bool", "TabPrefix", ")", "{", "OS", "<<", "MAI", "->", "getCommentString", "(", ")", "<<", "T", ";", "EmitEOL", "(", ")", ";", "}", "</s>" ]	[ "Print", "T", "and", "prefix", "it", "with", "the", "comment", "string", "(", "normally", "#", ")", "and", "optionally", "a", "tab", "." ]	[ "F2003f", "F2003f" ]	F2003fMCAsmStreamer	emitRawComment	F2003f	CPU	LLVM	19,254	29	1	[]
[ "<s>", "const", "TargetRegisterClass", "*", "SIInstrInfo", "::", "getOpRegClass", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpNo", ")", "const", "{", "const", "MachineRegisterInfo", "&", "MRI", "=", "MI", ".", "getParent", "(", ")", "->", "g...	[ "Return", "the", "correct", "register", "class", "for", "OpNo", "." ]	[ "AMDGPU", "SI", "1" ]	SIInstrInfo11	getOpRegClass	AMDGPU	GPU	LLVM	19,255	147	1	[]
[ "<s>", "std", "::", "pair", "<", "const", "TargetRegisterClass", "", ",", "uint8_t", ">", "HexagonTargetLowering", "::", "findRepresentativeClass", "(", "const", "TargetRegisterInfo", "", "TRI", ",", "MVT", "VT", ")", "const", "{", "const", "TargetRegisterClass"...	[ "Return", "the", "largest", "legal", "super-reg", "register", "class", "of", "the", "register", "class", "for", "the", "specified", "type", "and", "its", "associated", "``", "cost", "''", "." ]	[ "Hexagon", "Hexagon", "1", "MVT::v64i8", "MVT::v32i16", "MVT::v16i32", "Hexagon::HvxVRRegClass", "MVT::v128i8", "MVT::v64i16", "MVT::v32i32", "Hexagon::HvxVRRegClass", "Hexagon::HvxWRRegClass", "MVT::v256i8", "MVT::v128i16", "MVT::v64i32", "Hexagon::HvxWRRegClass" ]	HexagonISelLowering (2)1	findRepresentativeClass	Hexagon	DSP	LLVM	19,256	167	1	[]
[ "<s>", "bool", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "unsigned", "ConstraintID", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "override", "{", "switch", "(", "ConstraintID", ")", "{", "default", ":",...	[ "SelectInlineAsmMemoryOperand", "-", "Select", "the", "specified", "address", "as", "a", "target", "addressing", "mode", ",", "according", "to", "the", "specified", "constraint", "." ]	[ "PowerPC", "\"ConstraintID: \"", "\"\\n\"", "\"Unexpected asm memory constraint\"", "1", "MVT::i32", "0" ]	PPCISelDAGToDAG1	SelectInlineAsmMemoryOperand	PowerPC	CPU	LLVM	19,257	170	1	[]
[ "<s>", "static", "rtx_insn", "", "alphaev5_next_group", "(", "rtx_insn", "", "insn", ",", "int", "", "pin_use", ",", "int", "", "plen", ")", "{", "int", "len", ",", "in_use", ";", "len", "=", "in_use", "=", "0", ";", "if", "(", "!", "INSN_P", "...	[ "IN_USE", "is", "a", "mask", "of", "the", "slots", "currently", "filled", "within", "the", "insn", "group", ".", "The", "mask", "bits", "come", "from", "alphaev5_pipe", "above", ".", "If", "EV5_E01", "is", "set", ",", "then", "the", "insn", "in", "EV5_E0...	[ "alpha", "0", "1", "0", "1", "4" ]	alpha	alphaev5_next_group	alpha	MPU	GCC	19,258	381	1	[]
[ "<s>", "int", "cris_cfun_uses_pic_table", "(", ")", "{", "return", "current_function_uses_pic_offset_table", ";", "}", "</s>" ]	[ "Return", "current_function_uses_pic_offset_table", ".", "For", "use", "in", "cris.md", ",", "since", "some", "generated", "files", "do", "not", "include", "function.h", "." ]	[ "cris" ]	cris2	cris_cfun_uses_pic_table	cris	MPU	GCC	19,259	9	1	[]
[ "<s>", "bool", "TPCIndexMap", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "p_func", "=", "&", "F", ";", "p_SE", "=", "&", "getAnalysis", "<", "ScalarEvolutionWrapperPass", ">", "(", ")", ".", "getSE", "(", ")", ";", "p_LI", "=", "&", ...	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "TPC", "TPC" ]	TPCIndexSpace	runOnFunction	TPC	Virtual ISA	LLVM	19,260	64	1	[]
[ "<s>", "virtual", "MVT", "getScalarShiftAmountTy", "(", "EVT", "LHSTy", ")", "const", "{", "return", "MVT", "::", "i8", ";", "}", "</s>" ]	[ "Return", "the", "type", "to", "use", "for", "a", "scalar", "shift", "opcode", ",", "given", "the", "shifted", "amount", "type", "." ]	[ "GBZ80", "MVT::i8" ]	GBZ80ISelLowering (2)	getScalarShiftAmountTy	GBZ80	MPU	LLVM	19,261	15	1	[]
[ "<s>", "void", "NyuziInstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "OS", ",", "unsigned", "RegNo", ")", "const", "{", "OS", "<<", "StringRef", "(", "getRegisterName", "(", "RegNo", ")", ")", ".", "lower", "(", ")", ";", "}", "</s>" ]	[ "Print", "the", "assembler", "register", "name", "." ]	[ "Nyuzi", "Nyuzi" ]	NyuziInstPrinter	printRegName	Nyuzi	GPU	LLVM	19,262	29	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"SI Type Rewriter\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "AMDGPU", "\"SI Type Rewriter\"" ]	SITypeRewriter4	getPassName	AMDGPU	GPU	LLVM	19,263	11	1	[]
[ "<s>", "MachineBasicBlock", "", "PIC16TargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "", "MI", ",", "MachineBasicBlock", "", "BB", ")", "const", "{", "const", "TargetInstrInfo", "&", "TII", "=", "", "getTargetMachine", "(", ")", "."...	[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]	[ "PIC16", "PIC16", "PIC16CC::CondCodes", "3", "PIC16::pic16brcond", "PIC16::PHI", "0", "2", "1" ]	PIC16ISelLowering2	EmitInstrWithCustomInserter	PIC16	MPU	LLVM	19,264	273	1	[]
[ "<s>", "static", "enum", "machine_mode", "rs6000_eh_return_filter_mode", "(", "void", ")", "{", "return", "TARGET_32BIT", "?", "SImode", ":", "word_mode", ";", "}", "</s>" ]	[ "target", "hook", "eh_return_filter_mode" ]	[ "rs6000" ]	rs60003	rs6000_eh_return_filter_mode	rs6000	CPU	GCC	19,265	16	1	[]
[ "<s>", "static", "machine_mode", "type_natural_mode", "(", "const_tree", "type", ",", "const", "CUMULATIVE_ARGS", "*", "cum", ",", "bool", "in_return", ")", "{", "machine_mode", "mode", "=", "TYPE_MODE", "(", "type", ")", ";", "if", "(", "TREE_CODE", "(", "t...	[ "Return", "the", "``", "natural", "''", "mode", "for", "TYPE", ".", "In", "most", "cases", ",", "this", "is", "just", "TYPE_MODE", ".", "But", "in", "the", "case", "of", "vector", "types", ",", "it", "is", "some", "vector", "mode", ".", "When", "we",...	[ "i386", "8", "16", "32", "64", "1", "64", "\"AVX512F vector argument \"", "\"without AVX512F enabled changes the ABI\"", "\"AVX512F vector return \"", "\"without AVX512F enabled changes the ABI\"", "32", "\"AVX vector argument \"", "\"without AVX enabled changes the ABI\"", "\"AVX vector...	i3866	type_natural_mode	i386	CPU	GCC	19,266	503	1	[]
[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"Equivalent instruction substitution pass\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "X86", "\"Equivalent instruction substitution pass\"" ]	EquivSubst	getPassName	X86	CPU	LLVM	19,267	13	1	[]
[ "<s>", "bool", "SITargetLowering", "::", "allowsMisalignedMemoryAccesses", "(", "EVT", "VT", ",", "unsigned", "AddrSpace", ",", "unsigned", "Align", ",", "bool", "", "IsFast", ")", "const", "{", "if", "(", "IsFast", ")", "", "IsFast", "=", "false", ";", ...	[ "Returns", "true", "if", "the", "target", "allows", "unaligned", "memory", "accesses", "of", "the", "specified", "type", "." ]	[ "AMDGPU", "SI", "MVT::Other", "AMDGPU", "4", "0", "MVT::i32", "MVT::i32", "4", "0" ]	SIISelLowering100	allowsMisalignedMemoryAccesses	AMDGPU	GPU	LLVM	19,268	104	1	[]
[ "<s>", "virtual", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "TII", "=", "static_cast", "<", "const", "R600InstrInfo", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "for", "(",...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "R600" ]	R600EmitClauseMarkers1	runOnMachineFunction	R600	GPU	LLVM	19,269	135	1	[]
[ "<s>", "bool", "LatticeCell", "::", "add", "(", "uint32_t", "Property", ")", "{", "bool", "Changed", "=", "convertToProperty", "(", ")", ";", "uint32_t", "Ps", "=", "properties", "(", ")", ";", "if", "(", "Ps", "==", "(", "Ps", "&", "Property", ")", ...	[ "Add", "a", "string", "to", "the", "builder", "." ]	[ "Hexagon" ]	HexagonConstPropagation	add	Hexagon	DSP	LLVM	19,270	46	1	[]
[ "<s>", "bool", "AVRInstrInfo", "::", "reverseBranchCondition", "(", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ")", "const", "{", "assert", "(", "Cond", ".", "size", "(", ")", "==", "1", "&&", "\"Invalid AVR branch condition!\"", ")", ";", "AV...	[ "Reverses", "the", "branch", "condition", "of", "the", "specified", "condition", "list", ",", "returning", "false", "on", "success", "and", "true", "if", "it", "can", "not", "be", "reversed", "." ]	[ "AVR", "AVR", "1", "\"Invalid AVR branch condition!\"", "AVRCC::CondCodes", "AVRCC::CondCodes", "0", "0" ]	AVRInstrInfo	reverseBranchCondition	AVR	MPU	LLVM	19,271	66	1	[]
[ "<s>", "static", "rtx", "m68k_delegitimize_address", "(", "rtx", "orig_x", ")", "{", "rtx", "x", ";", "struct", "m68k_address", "addr", ";", "rtx", "unspec", ";", "orig_x", "=", "delegitimize_mem_from_attrs", "(", "orig_x", ")", ";", "x", "=", "orig_x", ";",...	[ "In", "the", "name", "of", "slightly", "smaller", "debug", "output", ",", "and", "to", "cater", "to", "general", "assembler", "lossage", ",", "recognize", "various", "UNSPEC", "sequences", "and", "turn", "them", "back", "into", "a", "direct", "symbol", "refe...	[ "m68k", "0", "0", "1", "0", "1", "1", "0", "0", "0", "0", "1", "1" ]	m68k	m68k_delegitimize_address	m68k	MPU	GCC	19,272	324	1	[]
[ "<s>", "int", "m32c_cannot_change_mode_class", "(", "enum", "machine_mode", "from", ",", "enum", "machine_mode", "to", ",", "int", "rclass", ")", "{", "fprintf", "(", "stderr", ",", "\"cannot change from %s to %s in %s\\n\"", ",", "mode_name", "[", "from", "]", ",...	[ "Implements", "CANNOT_CHANGE_MODE_CLASS", ".", "Only", "r0", "and", "r1", "can", "change", "to", "QI", "(", "r0l", ",", "r1l", ")", "because", "the", "chip", "does", "n't", "support", "QI", "ops", "on", "other", "registers", "(", "well", ",", "it", "does...	[ "m32c", "\"cannot change from %s to %s in %s\\n\"", "0", "0x1ffa", "0", "0x0005", "1", "0", "2", "0", "1" ]	m32c2	m32c_cannot_change_mode_class	m32c	MPU	GCC	19,273	94	1	[]
[ "<s>", "bool", "AArch64TargetLowering", "::", "isFPImmLegal", "(", "const", "APFloat", "&", "Imm", ",", "EVT", "VT", ")", "const", "{", "if", "(", "Imm", ".", "isPosZero", "(", ")", "&&", "(", "VT", "==", "MVT", "::", "f16", "\|\|", "VT", "==", "MVT", ...	[ "Returns", "true", "if", "the", "target", "can", "instruction", "select", "the", "specified", "FP", "immediate", "natively", "." ]	[ "AArch64", "AArch64", "MVT::f16", "MVT::f64", "MVT::f32", "\"Legal fp imm: materialize 0 using the zero register\\n\"", "128", "MVT::f64", "\"f64\"", "AArch64_AM::getFP64Imm", "1", "MVT::f32", "\"f32\"", "AArch64_AM::getFP32Imm", "1", "MVT::f16", "\"f16\"", "AArch64_AM::getFP16Imm"...	AArch64ISelLowering18	isFPImmLegal	AArch64	CPU	LLVM	19,274	234	1	[]
[ "<s>", "bool", "loongarch_split_symbol", "(", "rtx", "temp", ",", "rtx", "addr", ",", "machine_mode", "mode", ",", "rtx", "*", "low_out", ")", "{", "enum", "loongarch_symbol_type", "symbol_type", ";", "if", "(", "!", "TARGET_EXPLICIT_RELOCS", ")", "return", "f...	[ "If", "MODE", "is", "MAX_MACHINE_MODE", ",", "ADDR", "appears", "as", "a", "move", "operand", ",", "otherwise", "it", "appears", "in", "a", "MEM", "of", "that", "mode", ".", "Return", "true", "if", "ADDR", "is", "a", "legitimate", "constant", "in", "that...	[ "loongarch", "0", "0", "1" ]	loongarch1	loongarch_split_symbol	loongarch	CPU	GCC	19,275	316	1	[]
[ "<s>", "StackOffset", "AArch64FrameLowering", "::", "getNonLocalFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ")", "const", "{", "return", "StackOffset", "::", "getFixed", "(", "getSEHFrameIndexOffset", "(", "MF", ",", "FI", "...	[ "getNonLocalFrameIndexReference", "-", "This", "method", "returns", "the", "offset", "used", "to", "reference", "a", "frame", "index", "location", "." ]	[ "AArch64", "AArch64" ]	AArch64FrameLowering (2)1	getNonLocalFrameIndexReference	AArch64	CPU	LLVM	19,276	29	1	[]
[ "<s>", "void", "print", "(", "raw_ostream", "&", "OS", ",", "const", "TargetMachine", "", "TM", "=", "nullptr", ")", "const", "{", "const", "TargetRegisterInfo", "", "TRI", "=", "TM", "?", "TM", "->", "getRegisterInfo", "(", ")", ":", "nullptr", ";", ...	[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]	[ "Hexagon" ]	HexagonHardwareLoops	print	Hexagon	DSP	LLVM	19,277	73	1	[]
[ "<s>", "bool", "X86TargetLowering", "::", "isCommutativeBinOp", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "case", "X86ISD", "::", "PCMPEQ", ":", "case", "X86ISD", "::", "PMULDQ", ":", "case", "X86ISD", "::", "PMULUDQ", ...	[ "Returns", "true", "if", "the", "opcode", "is", "a", "commutative", "binary", "operation", "." ]	[ "X86", "X86", "X86ISD::PCMPEQ", "X86ISD::PMULDQ", "X86ISD::PMULUDQ", "X86ISD::FMAXC", "X86ISD::FMINC", "X86ISD::FAND", "X86ISD::FOR", "X86ISD::FXOR" ]	X86ISelLowering (2)6	isCommutativeBinOp	X86	CPU	LLVM	19,278	68	1	[]
[ "<s>", "bool", "BPFCheckAndAdjustIR", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "checkIR", "(", "M", ")", ";", "return", "adjustIR", "(", "M", ")", ";", "}", "</s>" ]	[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]	[ "BPF", "BPF" ]	BPFCheckAndAdjustIR	runOnModule	BPF	Virtual ISA	LLVM	19,279	22	1	[]
[ "<s>", "TargetLowering", "::", "AtomicExpansionKind", "RISCVTargetLowering", "::", "shouldExpandAtomicRMWInIR", "(", "AtomicRMWInst", "*", "AI", ")", "const", "{", "if", "(", "AI", "->", "isFloatingPointOperation", "(", ")", ")", "return", "AtomicExpansionKind", "::",...	[ "Returns", "how", "the", "IR-level", "AtomicExpand", "pass", "should", "expand", "the", "given", "AtomicRMW", ",", "if", "at", "all", "." ]	[ "RISCV", "RISCV", "8", "16" ]	RISCVISelLowering	shouldExpandAtomicRMWInIR	RISCV	CPU	LLVM	19,280	60	1	[]
[ "<s>", "bool", "FPGATTIImpl", "::", "isLegalAddImmediate", "(", "int64_t", "Imm", ")", "{", "return", "true", ";", "}", "</s>" ]	[ "Return", "true", "if", "the", "specified", "immediate", "is", "legal", "add", "immediate", ",", "that", "is", "the", "target", "has", "add", "instructions", "which", "can", "add", "a", "register", "and", "the", "immediate", "without", "having", "to", "mater...	[ "FPGA", "FPGA" ]	FPGATargetTransformInfo	isLegalAddImmediate	FPGA	CPU	LLVM	19,281	13	1	[]
[ "<s>", "bool", "HexagonInstrInfo", "::", "hasLoadFromStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "SmallVectorImpl", "<", "const", "MachineMemOperand", "*", ">", "&", "Accesses", ")", "const", "{", "if", "(", "MI", ".", "isBundle", "(", ")", ")"...	[ "If", "the", "specified", "machine", "instruction", "has", "a", "load", "from", "a", "stack", "slot", ",", "return", "true", "along", "with", "the", "FrameIndices", "of", "the", "loaded", "stack", "slot", "and", "the", "machine", "mem", "operands", "containi...	[ "Hexagon", "Hexagon" ]	HexagonInstrInfo (2)2	hasLoadFromStackSlot	Hexagon	DSP	LLVM	19,282	104	1	[]
[ "<s>", "bool", "DLXAsmPrinter", "::", "isBlockOnlyReachableByFallthrough", "(", "const", "MachineBasicBlock", "", "MBB", ")", "const", "{", "const", "MachineBasicBlock", "", "Pred", "=", "*", "MBB", "->", "pred_begin", "(", ")", ";", "if", "(", "const", "Bas...	[ "isBlockOnlyReachableByFallthough", "-", "Return", "true", "if", "the", "basic", "block", "has", "exactly", "one", "predecessor", "and", "the", "control", "transfer", "mechanism", "between", "the", "predecessor", "and", "this", "block", "is", "a", "fall-through", ...	[ "DLX", "DLX" ]	DLXAsmPrinter	isBlockOnlyReachableByFallthrough	DLX	CPU	LLVM	19,283	109	1	[]
[ "<s>", "std", "::", "string", "AMDGPUIntrinsicInfo", "::", "getName", "(", "unsigned", "int", "IntrID", ",", "Type", "", "", "Tys", ",", "unsigned", "int", "numTys", ")", "const", "{", "static", "const", "char", "*", "const", "names", "[", "]", "=", ...	[ "Return", "a", "string", "with", "the", "name", "of", "the", "plan", "and", "the", "applicable", "VFs", "and", "UFs", "." ]	[ "R600", "Intrinsic::num_intrinsics", "0", "AMDGPUIntrinsic::num_AMDGPU_intrinsics", "\"Invalid intrinsic ID\"", "Intrinsic::num_intrinsics" ]	AMDILIntrinsicInfo	getName	R600	GPU	LLVM	19,284	77	1	[]
[ "<s>", "bool", "writeNopData", "(", "uint64_t", "Count", ",", "MCObjectWriter", "*", "OW", ")", "const", "{", "return", "true", ";", "}", "</s>" ]	[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]	[ "TOY" ]	TOYAsmBackend	writeNopData	TOY	CPU	LLVM	19,285	16	1	[]
[ "<s>", "static", "bool", "sparc_modes_tieable_p", "(", "machine_mode", "mode1", ",", "machine_mode", "mode2", ")", "{", "enum", "mode_class", "mclass1", ",", "mclass2", ";", "unsigned", "short", "size1", ",", "size2", ";", "if", "(", "mode1", "==", "mode2", ...	[ "Return", "TRUE", "if", "it", "is", "a", "good", "idea", "to", "tie", "two", "pseudo", "registers", "when", "one", "has", "mode", "MODE1", "and", "one", "has", "mode", "MODE2", ".", "If", "HARD_REGNO_MODE_OK", "could", "produce", "different", "values", "fo...	[ "sparc", "4", "4", "4", "4" ]	sparc	sparc_modes_tieable_p	sparc	CPU	GCC	19,286	119	1	[]
[ "<s>", "bool", "mep_ipipe_ldc_p", "(", "rtx_insn", "*", "insn", ")", "{", "rtx", "pat", ",", "src", ";", "pat", "=", "PATTERN", "(", "insn", ")", ";", "if", "(", "GET_CODE", "(", "pat", ")", "==", "PARALLEL", ")", "pat", "=", "XVECEXP", "(", "pat",...	[ "Return", "true", "if", "INSN", "is", "an", "ldc", "instruction", "that", "issues", "to", "the", "MeP-h1", "integer", "pipeline", ".", "This", "is", "true", "for", "instructions", "that", "read", "from", "PSW", ",", "LP", ",", "SAR", ",", "HI", "and", ...	[ "mep", "0", "0", "0", "0" ]	mep	mep_ipipe_ldc_p	mep	CPU	GCC	19,287	123	1	[]
[ "<s>", "void", "AArch64FrameLowering", "::", "resetCFIToInitialState", "(", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "auto", "&", "Subtarget", "=", "MF", ".",...	[ "Emit", "CFI", "instructions", "that", "recreate", "the", "state", "of", "the", "unwind", "information", "upon", "fucntion", "entry", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64::SP", "0", "AArch64::X18" ]	AArch64FrameLowering38	resetCFIToInitialState	AArch64	CPU	LLVM	19,288	299	1	[]
[ "<s>", "bool", "ARMAsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "AFI", "=", "MF", ".", "getInfo", "<", "ARMFunctionInfo", ">", "(", ")", ";", "MCP", "=", "MF", ".", "getConstantPool", "(", ")", ";", "Subtarget", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "ARM", "ARM", "ARM", "ARM", "6", "4", "3", "2", "1", "5", "1", "0", "1", "ARM::tBX", "ARMCC::AL", "0" ]	ARMAsmPrinter103	runOnMachineFunction	ARM	CPU	LLVM	19,289	367	1	[]
[ "<s>", "SDValue", "AArch64TargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", ...	[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]	[ "AArch64", "AArch64", "ISD::InputArg", "16", "0", "\"Memory locations not expected for call return\"", "1", "2", "\"Unknown loc info!\"", "ISD::BITCAST", "ISD::TRUNCATE" ]	AArch64ISelLowering109	LowerCallResult	AArch64	CPU	LLVM	19,290	276	1	[]
[ "<s>", "static", "void", "nvptx_output_softstack_switch", "(", "FILE", "*", "file", ",", "bool", "entering", ",", "rtx", "ptr", ",", "rtx", "size", ",", "rtx", "align", ")", "{", "gcc_assert", "(", "REG_P", "(", "ptr", ")", "&&", "!", "HARD_REGISTER_P", ...	[ "Output", "code", "for", "allocating", "per-lane", "storage", "and", "switching", "soft-stack", "pointer", ".", "ENTERING", "indicates", "whether", "we", "are", "entering", "or", "leaving", "non-uniform", "execution", ".", "PTR", "is", "the", "register", "pointing...	[ "nvptx", "\"\\t{\\n\"", "\"\\t\\tcvta.local.u%d %%r%d, %%simtstack_ar + \"", "\";\\n\"", "\"\\t\\tsub.u%d %%r%d, %%r%d, \"", "\";\\n\"", "\"\\t\\tand.b%d %%r%d, %%r%d, -\"", "\";\\n\"", "\"\\t\\tst.u%d [%%r%d + -%d], %s;\\n\"", "8", "\"\\t\\tsub.u%d %s, %%r%d, %d;\\n\"", "8", "\"\\t\\tld.u%d...	nvptx	nvptx_output_softstack_switch	nvptx	GPU	GCC	19,291	288	1	[]
[ "<s>", "void", "X86PassConfig", "::", "addPreRegAlloc", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "&", "LiveRangeShrinkID", ")", ";", "addPass", "(", "createX86FixupSetCC", "(", ")", ")",...	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]	[ "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86" ]	X86TargetMachine120	addPreRegAlloc	X86	CPU	LLVM	19,292	79	1	[]
[ "<s>", "static", "int", "ix86_multiplication_cost", "(", "const", "struct", "processor_costs", "*", "cost", ",", "enum", "machine_mode", "mode", ")", "{", "machine_mode", "inner_mode", "=", "mode", ";", "if", "(", "VECTOR_MODE_P", "(", "mode", ")", ")", "inner...	[ "Return", "cost", "of", "multiplication", "in", "MODE", "." ]	[ "i386", "11", "5", "6", "2", "2", "3", "3", "5", "2", "5", "7" ]	i3867	ix86_multiplication_cost	i386	CPU	GCC	19,293	313	1	[]
[ "<s>", "void", "ARMCallLowering", "::", "splitToValueTypes", "(", "const", "ArgInfo", "&", "OrigArg", ",", "SmallVectorImpl", "<", "ArgInfo", ">", "&", "SplitArgs", ",", "MachineFunction", "&", "MF", ",", "const", "SplitArgTy", "&", "PerformArgSplit", ")", "cons...	[ "Break", "OrigArgInfo", "into", "one", "or", "more", "pieces", "the", "calling", "convention", "can", "process", ",", "returned", "in", "SplitArgs", "." ]	[ "ARM", "ARM", "ARM", "ARM", "4", "0", "1", "0", "0", "1" ]	ARMCallLowering33	splitToValueTypes	ARM	CPU	LLVM	19,294	332	1	[]
[ "<s>", "void", "rs6000_split_signbit", "(", "rtx", "dest", ",", "rtx", "src", ")", "{", "machine_mode", "d_mode", "=", "GET_MODE", "(", "dest", ")", ";", "machine_mode", "s_mode", "=", "GET_MODE", "(", "src", ")", ";", "rtx", "dest_di", "=", "(", "d_mode...	[ "Split", "a", "signbit", "operation", "on", "64-bit", "machines", "with", "direct", "move", ".", "Also", "allow", "for", "the", "value", "to", "come", "from", "memory", "or", "if", "it", "is", "already", "loaded", "into", "a", "GPR", "." ]	[ "rs6000", "0", "8", "0", "63" ]	rs60006	rs6000_split_signbit	rs6000	CPU	GCC	19,295	193	1	[]
[ "<s>", "bool", "empty", "(", ")", "const", "{", "return", "Edges", ".", "empty", "(", ")", ";", "}", "</s>" ]	[ "Determine", "whether", "this", "version", "information", "is", "empty", "(", "e.g.", ",", "all", "version", "components", "are", "zero", ")", "." ]	[ "X86" ]	X86DomainReassignment	empty	X86	CPU	LLVM	19,296	14	1	[]
[ "<s>", "unsigned", "SIInstrInfo", "::", "getNumWaitStates", "(", "const", "MachineInstr", "&", "MI", ")", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "if", "(", "MI", ".", "isMetaInstruction", "(", ")", ")", "return", ...	[ "Return", "the", "number", "of", "wait", "states", "that", "result", "from", "executing", "this", "instruction", "." ]	[ "AMDGPU", "SI", "0", "1", "AMDGPU::S_NOP", "0", "1", "AMDGPU::SI_MASKED_UNREACHABLE", "AMDGPU::WAVE_BARRIER", "0" ]	SIInstrInfo11	getNumWaitStates	AMDGPU	GPU	LLVM	19,297	70	1	[]
[ "<s>", "unsigned", "XCoreTargetLowering", "::", "getJumpTableEncoding", "(", ")", "const", "{", "return", "MachineJumpTableInfo", "::", "EK_Inline", ";", "}", "</s>" ]	[ "Return", "the", "entry", "encoding", "for", "a", "jump", "table", "in", "the", "current", "function", "." ]	[ "XCore", "XCore" ]	XCoreISelLowering (2)	getJumpTableEncoding	XCore	MPU	LLVM	19,298	14	1	[]
[ "<s>", "virtual", "const", "SparcRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "Sparc", "Sparc" ]	SparcTargetMachine	getRegisterInfo	Sparc	CPU	LLVM	19,299	18	1	[]

[ "<s>", "bool", "R600AsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "MF", ".", "ensureLogAlignment", "(", "8", ")", ";", "SetupMachineFunction", "(", "MF", ")", ";", "MCContext", "&", "Context", "=", "getObjFileLowering", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AMDGPU", "R600", "8", "\".AMDGPU.config\"", "0", "R600", "\".AMDGPU.csdata\"", "0", "R600", "R600", "\"SQ_PGM_RESOURCES:STACK_SIZE = \"" ]

R600AsmPrinter2

runOnMachineFunction

AMDGPU

GPU

LLVM

19,200

133

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "addRequired", "<", "TargetData", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "MachineFunctionAnalysis", ">", "(", ")", ";", "}", "</s>" ]

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "NVPTX" ]

NVPTXAllocaHoisting8

getAnalysisUsage

NVPTX

GPU

LLVM

19,201

28

1

[]

[ "<s>", "unsigned", "HexagonInstrInfo", "::", "getSize", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "MI", ".", "isDebugValue", "(", ")", "||", "MI", ".", "isPosition", "(", ")", ")", "return", "0", ";", "unsigned", "Size", "=...

[ "Return", "the", "number", "of", "bytes", "in", "the", "encoding", "of", "this", "instruction", ",", "or", "zero", "if", "the", "encoding", "size", "can", "not", "be", "known", "from", "the", "opcode", "." ]

[ "Hexagon", "Hexagon", "0", "Hexagon::INLINEASM", "0", "2", "\"No asm string?\"", "\"No asm string?\"" ]

HexagonInstrInfo10

getSize

Hexagon

DSP

LLVM

19,202

215

1

[]

[ "<s>", "const", "MCExpr", "*", "AArch64TargetStreamer", "::", "addConstantPoolEntry", "(", "const", "MCExpr", "*", "Expr", ",", "unsigned", "Size", ",", "SMLoc", "Loc", ")", "{", "return", "ConstantPools", "->", "addEntry", "(", "Streamer", ",", "Expr", ",", ...

[ "Add", "a", "new", "entry", "to", "the", "constant", "pool", "for", "the", "current", "section", "and", "return", "an", "MCExpr", "that", "can", "be", "used", "to", "refer", "to", "the", "constant", "pool", "location", "." ]

[ "AArch64", "AArch64" ]

AArch64TargetStreamer10

addConstantPoolEntry

AArch64

CPU

LLVM

19,203

34

1

[]

[ "<s>", "void", "MipsInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")",...

[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]

[ "Mips", "Mips", "Mips::RDHWR", "Mips::RDHWR64", "\"\\t.set\\tpush\\n\"", "\"\\t.set\\tmips32r2\\n\"", "Mips::Save16", "\"\\tsave\\t\"", "\" # 16 bit inst\\n\"", "Mips::SaveX16", "\"\\tsave\\t\"", "\"\\n\"", "Mips::Restore16", "\"\\trestore\\t\"", "\" # 16 bit inst\\n\"", "Mips::Restore...

MipsInstPrinter12

printInst

Mips

CPU

LLVM

19,204

207

1

[]

[ "<s>", "unsigned", "getReg", "(", ")", "const", "{", "assert", "(", "isRegBase", "(", ")", "&&", "\"Invalid base register access!\"", ")", ";", "return", "Base", ".", "Reg", ";", "}", "</s>" ]

[ "Returns", "the", "register", "associated", "with", "this", "edge", "." ]

[ "AArch64", "\"Invalid base register access!\"" ]

AArch64FastISel (2)

getReg

AArch64

CPU

LLVM

19,205

21

1

[]

[ "<s>", "bool", "SystemZMCAsmInfoGOFF", "::", "isAcceptableChar", "(", "char", "C", ")", "const", "{", "return", "MCAsmInfo", "::", "isAcceptableChar", "(", "C", ")", "||", "C", "==", "'#'", ";", "}", "</s>" ]

[ "Return", "true", "if", "C", "is", "an", "acceptable", "character", "inside", "a", "symbol", "name", "." ]

[ "SystemZ", "SystemZ" ]

SystemZMCAsmInfo6

isAcceptableChar

SystemZ

CPU

LLVM

19,206

23

1

[]

[ "<s>", "bool", "M88kMCAsmBackend", "::", "shouldForceRelocation", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ")", "{", "return", "Fixup", ".", "getKind", "(", ")", "==", "M88k", "...

[ "Hook", "to", "check", "if", "a", "relocation", "is", "needed", "for", "some", "target", "specific", "reason", "." ]

[ "M88k", "M88k", "M88k::FK_88K_DISP16", "M88k::FK_88K_DISP26" ]

M88kMCAsmBackend

shouldForceRelocation

M88k

MPU

LLVM

19,207

43

1

[]

[ "<s>", "void", "function_checker", "::", "report_non_ice", "(", "unsigned", "int", "argno", ")", "const", "{", "error_at", "(", "location", ",", "\"argument %d of %qE must be an integer constant\"", "\" expression\"", ",", "argno", "+", "1", ",", "fndecl", ")", ";",...

[ "Report", "that", "LOCATION", "has", "a", "call", "to", "FNDECL", "in", "which", "argument", "ARGNO", "was", "not", "an", "integer", "constant", "expression", ".", "ARGNO", "counts", "from", "zero", "." ]

[ "riscv", "\"argument %d of %qE must be an integer constant\"", "\" expression\"", "1" ]

riscv-vector-builtins

report_non_ice

riscv

CPU

GCC

19,208

26

1

[]

[ "<s>", "const", "TargetRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "{", "return", "&", "Subtarget", ".", "getInstrInfo", "(", ")", "->", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "Patmos" ]

PatmosTargetMachine1

getRegisterInfo

Patmos

VLIW

LLVM

19,209

21

1

[]

[ "<s>", "bool", "DLXAsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "unsigned", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "ExtraCode", "&&", "Extra...

[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]

[ "DLX", "DLX", "0", "1", "0", "0", "1", "2", "1", "DLX" ]

DLXAsmPrinter

PrintAsmOperand

DLX

CPU

LLVM

19,210

206

1

[]

[ "<s>", "void", "mt_expand_epilogue", "(", "enum", "epilogue_type", "eh_mode", ")", "{", "rtx", "size_rtx", ",", "insn", ";", "unsigned", "frame_size", ";", "mt_compute_frame_size", "(", "get_frame_size", "(", ")", ")", ";", "if", "(", "TARGET_DEBUG_STACK", ")", ...

[ "Generate", "epilogue", ".", "EH_MODE", "is", "NORMAL_EPILOGUE", "when", "generating", "a", "function", "epilogue", ",", "or", "EH_EPILOGUE", "when", "generating", "an", "EH", "epilogue", "." ]

[ "mt", "0xffff0000", "0x0000ffff", "0" ]

mt

mt_expand_epilogue

mt

CPU

GCC

19,211

315

1

[]

[ "<s>", "static", "void", "arc_pre_atomic_barrier", "(", "enum", "memmodel", "model", ")", "{", "if", "(", "need_atomic_barrier_p", "(", "model", ",", "true", ")", ")", "emit_insn", "(", "gen_memory_barrier", "(", ")", ")", ";", "}", "</s>" ]

[ "Emit", "a", "(", "pre", ")", "memory", "barrier", "around", "an", "atomic", "sequence", "according", "to", "MODEL", "." ]

[ "arc" ]

arc

arc_pre_atomic_barrier

arc

MPU

GCC

19,212

26

1

[]

[ "<s>", "unsigned", "ARMTTIImpl", "::", "getIntImmCost", "(", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ")", "{", "assert", "(", "Ty", "->", "isIntegerTy", "(", ")", ")", ";", "unsigned", "Bits", "=", "Ty", "->", "getPrimitiveSizeInBits", "(",...

[ "Calculate", "the", "cost", "of", "materializing", "a", "64-bit", "value", "." ]

[ "ARM", "ARM", "0", "32", "4", "0", "65536", "ARM_AM::getSOImmVal", "1", "ARM_AM::getSOImmVal", "1", "1", "2", "3", "0", "65536", "ARM_AM::getT2SOImmVal", "1", "ARM_AM::getT2SOImmVal", "1", "1", "2", "3", "0", "256", "1", "256", "ARM_AM::isThumbImmShiftedVal", ...

ARMTargetTransformInfo23

getIntImmCost

ARM

CPU

LLVM

19,213

223

1

[]

[ "<s>", "bool", "WebAssemblyAsmPrinter", "::", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "unsigned", "AsmVariant", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "OS", ")", "{", "if", "(", ...

[ "Print", "the", "specified", "operand", "of", "MI", ",", "an", "INLINEASM", "instruction", ",", "using", "the", "specified", "assembler", "variant", "as", "an", "address", "." ]

[ "WebAssembly", "WebAssembly", "0", "\"There are no defined alternate asm variants\"", "\"0(\"" ]

WebAssemblyAsmPrinter (2)

PrintAsmMemoryOperand

WebAssembly

Virtual ISA

LLVM

19,214

80

1

[]

[ "<s>", "const", "uint32_t", "*", "Z80RegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "id", ")", "const", "{", "return", "CC_Save_RegMask", ";", "}", "</s>" ]

[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]

[ "Z80", "Z80" ]

Z80RegisterInfo (2)

getCallPreservedMask

Z80

MPU

LLVM

19,215

23

1

[]

[ "<s>", "void", "MMIXInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "printInstruction", "(", "MI", ",", "O", ")", ";", "pr...

[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]

[ "MMIX", "MMIX" ]

MMIXInstPrinter

printInst

MMIX

CPU

LLVM

19,216

38

1

[]

[ "<s>", "static", "int", "mips_fp_div_cost", "(", "machine_mode", "mode", ")", "{", "return", "mode", "==", "DFmode", "?", "mips_cost", "->", "fp_div_df", ":", "mips_cost", "->", "fp_div_sf", ";", "}", "</s>" ]

[ "Return", "the", "cost", "of", "floating-point", "divisions", "of", "mode", "MODE", "." ]

[ "mips" ]

mips

mips_fp_div_cost

mips

CPU

GCC

19,217

22

1

[]

[ "<s>", "static", "void", "csky_output_mi_thunk", "(", "FILE", "*", "file", ",", "tree", "thunk", "ATTRIBUTE_UNUSED", ",", "HOST_WIDE_INT", "delta", ",", "HOST_WIDE_INT", "vcall_offset", ",", "tree", "function", ")", "{", "const", "char", "*", "thiz", "=", "\"a...

[ "Implement", "TARGET_ASM_OUTPUT_MI_THUNK", ".", "Output", "code", "to", "add", "DELTA", "to", "the", "first", "argument", ",", "and", "then", "jump", "to", "FUNCTION", ".", "Used", "for", "C++", "multiple", "inheritance", "." ]

[ "csky", "\"a0\"", "\"t0\"", "\"t1\"", "4096", "1", "0", "\"l0\"", "\"l1\"", "256", "\"\\tpush\\tl0, l1\\n\"", "\"\\tpush\\tl0\\n\"", "\"a1\"", "0", "\"\\tlrw\\t%s, %ld\\n\"", "\"\\taddu\\t%s, %s, %s\\n\"", "\"\\t%s\\t%s, %s, %ld\\n\"", "0", "\"addi\"", "\"subi\"", "0", "0",...

csky2

csky_output_mi_thunk

csky

CPU

GCC

19,218

449

1

[]

[ "<s>", "static", "bool", "rs6000_return_in_msb", "(", "const_tree", "valtype", ")", "{", "return", "(", "DEFAULT_ABI", "==", "ABI_ELFv2", "&&", "BYTES_BIG_ENDIAN", "&&", "AGGREGATE_TYPE_P", "(", "valtype", ")", "&&", "(", "rs6000_function_arg_padding", "(", "TYPE_MO...

[ "Specify", "whether", "values", "returned", "in", "registers", "should", "be", "at", "the", "most", "significant", "end", "of", "a", "register", ".", "We", "want", "aggregates", "returned", "by", "value", "to", "match", "the", "way", "aggregates", "are", "pa...

[ "rs6000" ]

rs60007

rs6000_return_in_msb

rs6000

CPU

GCC

19,219

37

1

[]

[ "<s>", "static", "tree", "avr_handle_fndecl_attribute", "(", "tree", "*", "node", ",", "tree", "name", ",", "tree", "args", "ATTRIBUTE_UNUSED", ",", "int", "flags", "ATTRIBUTE_UNUSED", ",", "bool", "*", "no_add_attrs", ")", "{", "if", "(", "TREE_CODE", "(", ...

[ "Handle", "an", "attribute", "requiring", "a", "FUNCTION_DECL", ";", "arguments", "as", "in", "struct", "attribute_spec.handler", "." ]

[ "avr", "\"%qs attribute only applies to functions\"", "\"interrupt\"", "\"interrupt\"", "0", "\"__vector\"", "\"__vector\"", "0", "0", "\"%qs appears to be a misspelled interrupt handler\"", "\"signal\"", "\"signal\"", "0", "\"__vector\"", "\"__vector\"", "0", "0", "\"%qs appears t...

avr3

avr_handle_fndecl_attribute

avr

MPU

GCC

19,220

175

1

[]

[ "<s>", "std", "::", "unique_ptr", "<", "SICacheControl", ">", "SICacheControl", "::", "create", "(", "const", "GCNSubtarget", "&", "ST", ")", "{", "GCNSubtarget", "::", "Generation", "Generation", "=", "ST", ".", "getGeneration", "(", ")", ";", "if", "(", ...

[ "This", "creates", "an", "identified", "struct", "." ]

[ "AMDGPU", "SI", "SI", "AMDGPU", "SI", "AMDGPU", "SI", "SI" ]

SIMemoryLegalizer10

create

AMDGPU

GPU

LLVM

19,221

77

1

[]

[ "<s>", "bool", "ARMBaseInstrInfo", "::", "analyzeSelect", "(", "const", "MachineInstr", "&", "MI", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "unsigned", "&", "TrueOp", ",", "unsigned", "&", "FalseOp", ",", "bool", "&", "Optimizable"...

[ "Analyze", "the", "given", "select", "instruction", ",", "returning", "true", "if", "it", "can", "not", "be", "understood", "." ]

[ "ARM", "ARM", "ARM::MOVCCr", "ARM::t2MOVCCr", "\"Unknown select instruction\"", "1", "2", "3", "4" ]

ARMBaseInstrInfo (2)2

analyzeSelect

ARM

CPU

LLVM

19,222

98

1

[]

[ "<s>", "bool", "ARMBaseInstrInfo", "::", "isAddImmediate", "(", "const", "MachineInstr", "&", "MI", ",", "const", "MachineOperand", "*", "&", "Destination", ",", "const", "MachineOperand", "*", "&", "Source", ",", "int64_t", "&", "Offset", ")", "const", "{", ...

[ "If", "the", "specific", "machine", "instruction", "is", "an", "instruction", "that", "adds", "an", "immediate", "value", "and", "a", "register", ",", "and", "stores", "the", "result", "in", "the", "given", "register", "Reg", ",", "return", "a", "pair", "o...

[ "ARM", "ARM", "1", "ARM::SUBri", "1", "ARM::ADDri", "0", "1", "2", "0", "1", "2" ]

ARMBaseInstrInfo25

isAddImmediate

ARM

CPU

LLVM

19,223

147

1

[]

[ "<s>", "bool", "SparcPassConfig", "::", "addInstSelector", "(", ")", "{", "PM", "->", "add", "(", "createSparcISelDag", "(", "getSparcTargetMachine", "(", ")", ")", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]

[ "Sparc", "Sparc", "Sparc", "Sparc" ]

SparcTargetMachine58

addInstSelector

Sparc

CPU

LLVM

19,224

23

1

[]

[ "<s>", "void", "AArch64PassConfig", "::", "addPreLegalizeMachineIR", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createAArch64O0PreLegalizerCombiner", "(", ")", ")", ";", "else", "addPass", "(", "c...

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "legalization", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64" ]

AArch64TargetMachine1

addPreLegalizeMachineIR

AArch64

CPU

LLVM

19,225

33

1

[]

[ "<s>", "bool", "requiresFrameIndexScavenging", "(", "const", "MachineFunction", "&", "MF", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]

[ "Returns", "true", "if", "the", "target", "requires", "post", "PEI", "scavenging", "of", "registers", "for", "materializing", "frame", "index", "constants", "." ]

[ "CAHP" ]

CAHPRegisterInfo

requiresFrameIndexScavenging

CAHP

CPU

LLVM

19,226

15

1

[]

[ "<s>", "static", "void", "bfin_gen_bundles", "(", "void", ")", "{", "basic_block", "bb", ";", "FOR_EACH_BB_FN", "(", "bb", ",", "cfun", ")", "{", "rtx_insn", "*", "insn", ",", "*", "next", ";", "rtx_insn", "*", "slot", "[", "3", "]", ";", "int", "n_f...

[ "Go", "through", "all", "insns", ",", "and", "use", "the", "information", "generated", "during", "scheduling", "to", "generate", "SEQUENCEs", "to", "represent", "bundles", "of", "instructions", "issued", "simultaneously", "." ]

[ "bfin", "3", "0", "0", "1", "2", "0", "0", "1", "1", "2", "2", "0", "0", "1", "0", "0", "0", "1", "0", "0", "0", "1", "2" ]

bfin

bfin_gen_bundles

bfin

DSP

GCC

19,227

393

1

[]

[ "<s>", "TargetPassConfig", "*", "Nios2TargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "Nios2PassConfig", "(", "*", "this", ",", "&", "PM", ")", ";", "}", "</s>" ]

[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]

[ "Nios2", "Nios2", "Nios2" ]

Nios2TargetMachine1

createPassConfig

Nios2

MPU

LLVM

19,228

23

1

[]

[ "<s>", "virtual", "const", "TargetRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "XNCM" ]

XNCMTargetMachine

getRegisterInfo

XNCM

CPU

LLVM

19,229

18

1

[]

[ "<s>", "const", "MCFixupKindInfo", "&", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "override", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "AArch64", "::", "NumTargetFixupKinds", "]", "=", "{", "{", "\"fixup_aarch64_pcrel_adr_imm21\"", ...

[ "Get", "information", "on", "a", "fixup", "kind", "." ]

[ "AArch64", "AArch64::NumTargetFixupKinds", "\"fixup_aarch64_pcrel_adr_imm21\"", "0", "32", "\"fixup_aarch64_pcrel_adrp_imm21\"", "0", "32", "\"fixup_aarch64_add_imm12\"", "10", "12", "0", "\"fixup_aarch64_ldst_imm12_scale1\"", "10", "12", "0", "\"fixup_aarch64_ldst_imm12_scale2\"", ...

AArch64AsmBackend17

getFixupKindInfo

AArch64

CPU

LLVM

19,230

226

1

[]

[ "<s>", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "SystemZSelectionDAGInfo", "::", "EmitTargetCodeForMemchr", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "DL", ",", "SDValue", "Chain", ",", "SDValue", "Src", ",", "SDValue", "C...

[ "Emit", "target-specific", "code", "that", "performs", "a", "memchr", ",", "in", "cases", "where", "that", "is", "faster", "than", "a", "libcall", "." ]

[ "SystemZ", "SystemZ", "MVT::i32", "MVT::Other", "MVT::i32", "ISD::AND", "MVT::i32", "255", "MVT::i32", "ISD::ADD", "SystemZISD::SEARCH_STRING", "1", "2", "0", "SystemZ::CCMASK_SRST", "MVT::i32", "SystemZ::CCMASK_SRST_FOUND", "MVT::i32", "SystemZISD::SELECT_CCMASK" ]

SystemZSelectionDAGInfo

EmitTargetCodeForMemchr

SystemZ

CPU

LLVM

19,231

268

1

[]

[ "<s>", "void", "ARMTargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDValue", "Res", ";", "switch", "(", "N", "->", "getO...

[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]

[ "ARM", "ARM", "\"Don't know how to custom expand this!\"", "ISD::READ_REGISTER", "ISD::BITCAST", "ISD::SRL", "ISD::SRA", "ISD::SREM", "ISD::UREM", "ISD::SDIVREM", "ISD::UDIVREM", "0", "2", "\"DivRem needs two values\"", "0", "1", "ISD::READCYCLECOUNTER", "ISD::UDIV", "ISD::SDIV",...

ARMISelLowering108

ReplaceNodeResults

ARM

CPU

LLVM

19,232

292

1

[]

[ "<s>", "const", "InstrItineraryData", "*", "getInstrItineraryData", "(", ")", "const", "override", "{", "return", "&", "getSubtargetImpl", "(", ")", "->", "getInstrItineraryData", "(", ")", ";", "}", "</s>" ]

[ "getInstrItineraryData", "-", "Returns", "instruction", "itinerary", "data", "for", "the", "target", "or", "specific", "subtarget", "." ]

[ "X86" ]

X86TargetMachine

getInstrItineraryData

X86

CPU

LLVM

19,233

20

1

[]

[ "<s>", "bool", "Error", "(", "SMLoc", "L", ",", "const", "Twine", "&", "Msg", ",", "ArrayRef", "<", "SMRange", ">", "Ranges", "=", "None", ",", "bool", "MatchingInlineAsm", "=", "false", ")", "{", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")...

[ "Return", "an", "error", "at", "the", "location", "L", ",", "with", "the", "message", "Msg", "." ]

[ "X86" ]

X86AsmParser (2)3

Error

X86

CPU

LLVM

19,234

53

1

[]

[ "<s>", "static", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "splitVector", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "dl", ")", "{", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", ...

[ "Split", "a", "vector", "value", "into", "two", "parts", "of", "types", "LoVT", "and", "HiVT", "." ]

[ "X86", "2", "0", "2", "0", "\"Can't split odd sized vector\"", "0", "2", "2", "2" ]

X86ISelLowering (2)5

splitVector

X86

CPU

LLVM

19,235

121

1

[]

[ "<s>", "static", "void", "reset", "(", ")", "{", "Blocks", ".", "clear", "(", ")", ";", "PredicatedInsts", ".", "clear", "(", ")", ";", "CurrentPredicates", ".", "clear", "(", ")", ";", "}", "</s>" ]

[ "Reset", "an", "existing", "scalar", "value", "for", "Def", "and", "a", "given", "Instance", "." ]

[ "ARM" ]

ARMLowOverheadLoops

reset

ARM

CPU

LLVM

19,236

25

1

[]

[ "<s>", "static", "void", "riscv_adjust_block_mem", "(", "rtx", "mem", ",", "unsigned", "HOST_WIDE_INT", "length", ",", "rtx", "*", "loop_reg", ",", "rtx", "*", "loop_mem", ")", "{", "*", "loop_reg", "=", "copy_addr_to_reg", "(", "XEXP", "(", "mem", ",", "0...

[ "Helper", "function", "for", "doing", "a", "loop-based", "block", "operation", "on", "memory", "reference", "MEM", ".", "Each", "iteration", "of", "the", "loop", "will", "operate", "on", "LENGTH", "bytes", "of", "MEM", ".", "Create", "a", "new", "base", "r...

[ "riscv", "0" ]

riscv

riscv_adjust_block_mem

riscv

CPU

GCC

19,237

65

1

[]

[ "<s>", "void", "HexagonRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOp", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "&&", "\"...

[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]

[ "Hexagon", "Hexagon", "0", "\"Unexpected\"", "Hexagon", "0", "1", "Hexagon::PS_fia", "Hexagon::A2_addi", "1", "Hexagon::PS_fi", "Hexagon::A2_addi", "Hexagon::IntRegsRegClass", "Hexagon::A2_addi", "0", "1" ]

HexagonRegisterInfo12

eliminateFrameIndex

Hexagon

DSP

LLVM

19,238

352

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"AArch64 Collect Linker Optimization Hint (LOH)\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "AArch64", "\"AArch64 Collect Linker Optimization Hint (LOH)\"" ]

AArch64CollectLOH10

getPassName

AArch64

CPU

LLVM

19,239

13

1

[]

[ "<s>", "bool", "SITargetLowering", "::", "requiresUniformRegister", "(", "MachineFunction", "&", "MF", ",", "const", "Value", "*", "V", ")", "const", "{", "if", "(", "const", "IntrinsicInst", "*", "Intrinsic", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", ...

[ "Allows", "target", "to", "decide", "about", "the", "register", "class", "of", "the", "specific", "value", "that", "is", "live", "outside", "the", "defining", "block", "." ]

[ "AMDGPU", "SI", "Intrinsic::amdgcn_if_break", "0", "Intrinsic::amdgcn_if", "Intrinsic::amdgcn_else", "1", "0", "1", "SI", "SI", "SI", "0", "SI", "SI", "16" ]

SIISelLowering106

requiresUniformRegister

AMDGPU

GPU

LLVM

19,240

355

1

[]

[ "<s>", "void", "m32r_expand_prologue", "(", "void", ")", "{", "int", "regno", ";", "int", "frame_size", ";", "unsigned", "int", "gmask", ";", "int", "pic_reg_used", "=", "flag_pic", "&&", "(", "crtl", "->", "uses_pic_offset_table", "|", "crtl", "->", "profil...

[ "Expand", "the", "m32r", "prologue", "as", "a", "series", "of", "insns", "." ]

[ "m32r", "0", "0", "1", "0", "0", "32768", "0" ]

m32r4

m32r_expand_prologue

m32r

MPU

GCC

19,241

347

1

[]

[ "<s>", "bool", "fusion_p9_p", "(", "rtx", "addis_reg", ",", "rtx", "addis_value", ",", "rtx", "dest", ",", "rtx", "src", ")", "{", "rtx", "addr", ",", "mem", ",", "offset", ";", "enum", "machine_mode", "mode", "=", "GET_MODE", "(", "src", ")", ";", "...

[ "Return", "true", "if", "the", "peephole2", "can", "combine", "a", "load/store", "involving", "a", "combination", "of", "an", "addis", "instruction", "and", "the", "memory", "operation", ".", "This", "was", "added", "to", "the", "ISA", "3.0", "(", "power9", ...

[ "rs6000", "0", "0", "0", "1", "0", "1" ]

rs60005

fusion_p9_p

rs6000

CPU

GCC

19,242

288

1

[]

[ "<s>", "void", "init_68881_table", "(", "void", ")", "{", "int", "i", ";", "REAL_VALUE_TYPE", "r", ";", "machine_mode", "mode", ";", "mode", "=", "SFmode", ";", "for", "(", "i", "=", "0", ";", "i", "<", "7", ";", "i", "++", ")", "{", "if", "(", ...

[ "Set", "up", "values_68881", "array", "by", "converting", "the", "decimal", "values", "strings_68881", "to", "binary", "." ]

[ "m68k", "0", "7", "6", "1" ]

m68k

init_68881_table

m68k

MPU

GCC

19,243

68

1

[]

[ "<s>", "bool", "WebAssemblyTTIImpl", "::", "haveFastSqrt", "(", "Type", "*", "Ty", ")", "const", "{", "assert", "(", "Ty", "->", "isFPOrFPVectorTy", "(", ")", "&&", "\"Ty must be floating point\"", ")", ";", "return", "true", ";", "}", "</s>" ]

[ "Return", "true", "if", "the", "hardware", "has", "a", "fast", "square-root", "instruction", "." ]

[ "WebAssembly", "WebAssembly", "\"Ty must be floating point\"" ]

WebAssemblyTargetTransformInfo10

haveFastSqrt

WebAssembly

Virtual ISA

LLVM

19,244

26

1

[]

[ "<s>", "static", "int", "aarch64_sched_issue_rate", "(", "void", ")", "{", "return", "aarch64_tune_params", "->", "issue_rate", ";", "}", "</s>" ]

[ "Return", "the", "number", "of", "instructions", "that", "can", "be", "issued", "per", "cycle", "." ]

[ "aarch64" ]

aarch642

aarch64_sched_issue_rate

aarch64

CPU

GCC

19,245

13

1

[]

[ "<s>", "void", "output_ascii", "(", "FILE", "*", "file", ",", "const", "char", "*", "p", ",", "int", "n", ")", "{", "char", "c", ";", "int", "i", ",", "count_string", ";", "const", "char", "*", "for_string", "=", "\"\\t.byte \\\"\"", ";", "const", "c...

[ "Output", "an", "assembler", "pseudo-op", "to", "write", "an", "ASCII", "string", "of", "N", "characters", "starting", "at", "P", "to", "FILE", ".", "On", "the", "RS/6000", ",", "we", "have", "to", "do", "this", "using", "the", ".byte", "operation", "and...

[ "rs6000", "\"\\t.byte \\\"\"", "\"\\t.byte \"", "0", "0", "0177", "\"\\\"\\n\\t.byte \"", "\"\\\"\\n\"", "512", "\"\\t.byte \\\"\"", "\"\\t.byte \"", "0", "\"%d\"", "\"\\n\\t.byte \\\"\"", "\", \"", "\"\\n\"", "0" ]

rs6000

output_ascii

rs6000

CPU

GCC

19,246

215

1

[]

[ "<s>", "SDNode", "*", "SITargetLowering", "::", "legalizeTargetIndependentNode", "(", "SDNode", "*", "Node", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "Node", "->", "getOpcode", "(", ")", "==", "ISD", "::", "CopyToReg", ")", "{", "Regi...

[ "Legalize", "target", "independent", "instructions", "(", "e.g", "." ]

[ "AMDGPU", "SI", "ISD::CopyToReg", "1", "2", "MVT::i1", "AMDGPU::VReg_1RegClass", "MVT::i1", "0", "1", "0", "0", "1", "8", "0", "AMDGPU::S_MOV_B32", "0" ]

SIISelLowering106

legalizeTargetIndependentNode

AMDGPU

GPU

LLVM

19,247

340

1

[]

[ "<s>", "static", "void", "s390_regs_ever_clobbered", "(", "int", "*", "regs_ever_clobbered", ")", "{", "basic_block", "cur_bb", ";", "rtx", "cur_insn", ";", "unsigned", "int", "i", ";", "memset", "(", "regs_ever_clobbered", ",", "0", ",", "16", "*", "sizeof", ...

[ "Walks", "through", "all", "basic", "blocks", "of", "the", "current", "function", "looking", "for", "clobbered", "hard", "regs", "using", "s390_reg_clobbered_rtx", ".", "The", "fields", "of", "the", "passed", "integer", "array", "REGS_EVER_CLOBBERED", "are", "set"...

[ "s390", "0", "16", "0", "16", "0", "1", "0", "16", "1" ]

s3903

s390_regs_ever_clobbered

s390

MPU

GCC

19,248

185

1

[]

[ "<s>", "bool", "SIRegisterInfo", "::", "isFrameOffsetLegal", "(", "const", "MachineInstr", "*", "MI", ",", "Register", "BaseReg", ",", "int64_t", "Offset", ")", "const", "{", "if", "(", "!", "SIInstrInfo", "::", "isMUBUF", "(", "*", "MI", ")", "&&", "!", ...

[ "Determine", "whether", "a", "given", "base", "register", "plus", "offset", "immediate", "is", "encodable", "to", "resolve", "a", "frame", "index", "." ]

[ "AMDGPU", "SI", "SI", "SI", "SI", "SI", "SI", "AMDGPU" ]

SIRegisterInfo113

isFrameOffsetLegal

AMDGPU

GPU

LLVM

19,249

96

1

[]

[ "<s>", "static", "int", "thumb2_legitimate_index_p", "(", "machine_mode", "mode", ",", "rtx", "index", ",", "int", "strict_p", ")", "{", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "index", ")", ";", "if", "(", "TARGET_HARD_FLOAT", "&&", "(", "mode", ...

[ "Return", "nonzero", "if", "INDEX", "is", "a", "valid", "Thumb-2", "address", "index", "operand", "." ]

[ "arm", "1024", "256", "3", "0", "1024", "1024", "3", "0", "1016", "1024", "3", "0", "1024", "1024", "3", "0", "4", "1", "256", "256", "3", "0", "0", "0", "1", "1", "0", "0", "3", "4096", "256" ]

arm6

thumb2_legitimate_index_p

arm

CPU

GCC

19,250

413

1

[]

[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "ARMFunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "ARMFunctionInfo", ">", "(", ")", ";", "if", "(", "AFI", "->", "getGlobalBaseReg", "(", ")", "=="...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "ARM", "ARM", "ARM", "0", "ARM", "ARM", "ARM", "4", "8", "ARM", "ARM", "\"_GLOBAL_OFFSET_TABLE_\"", "ARM", "ARM::rGPRRegClass", "ARM::t2LDRpci", "ARM::LDRcp", "ARM::LDRcp", "0", "ARM::tPICADD", "ARM::PICADD", "ARM", "ARM::PICADD" ]

ARMInstrInfo30

runOnMachineFunction

ARM

CPU

LLVM

19,251

377

1

[]

[ "<s>", "static", "bool", "csky_return_in_memory", "(", "const_tree", "type", ",", "const_tree", "fntype", "ATTRIBUTE_UNUSED", ")", "{", "const", "HOST_WIDE_INT", "size", "=", "int_size_in_bytes", "(", "type", ")", ";", "return", "(", "size", "==", "-", "1", "|...

[ "Implement", "TARGET_RETURN_IN_MEMORY", "to", "decide", "whether", "TYPE", "should", "be", "returned", "in", "memory", "(", "true", ")", "or", "in", "a", "register", "(", "false", ")", ".", "FNTYPE", "is", "the", "type", "of", "the", "function", "making", ...

[ "csky", "1", "2" ]

csky

csky_return_in_memory

csky

CPU

GCC

19,252

36

1

[]

[ "<s>", "TargetLowering", "::", "ConstraintType", "mprocTargetLowering", "::", "getConstraintType", "(", "const", "std", "::", "string", "&", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", "(", ...

[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]

[ "mproc", "mproc", "1", "0" ]

mprocISelLowering

getConstraintType

mproc

Virtual ISA

LLVM

19,253

56

1

[]

[ "<s>", "void", "F2003fMCAsmStreamer", "::", "emitRawComment", "(", "const", "Twine", "&", "T", ",", "bool", "TabPrefix", ")", "{", "OS", "<<", "MAI", "->", "getCommentString", "(", ")", "<<", "T", ";", "EmitEOL", "(", ")", ";", "}", "</s>" ]

[ "Print", "T", "and", "prefix", "it", "with", "the", "comment", "string", "(", "normally", "#", ")", "and", "optionally", "a", "tab", "." ]

[ "F2003f", "F2003f" ]

F2003fMCAsmStreamer

emitRawComment

F2003f

CPU

LLVM

19,254

29

1

[]

[ "<s>", "const", "TargetRegisterClass", "*", "SIInstrInfo", "::", "getOpRegClass", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpNo", ")", "const", "{", "const", "MachineRegisterInfo", "&", "MRI", "=", "MI", ".", "getParent", "(", ")", "->", "g...

[ "Return", "the", "correct", "register", "class", "for", "OpNo", "." ]

[ "AMDGPU", "SI", "1" ]

SIInstrInfo11

getOpRegClass

AMDGPU

GPU

LLVM

19,255

147

1

[]

[ "<s>", "std", "::", "pair", "<", "const", "TargetRegisterClass", "*", ",", "uint8_t", ">", "HexagonTargetLowering", "::", "findRepresentativeClass", "(", "const", "TargetRegisterInfo", "*", "TRI", ",", "MVT", "VT", ")", "const", "{", "const", "TargetRegisterClass"...

[ "Return", "the", "largest", "legal", "super-reg", "register", "class", "of", "the", "register", "class", "for", "the", "specified", "type", "and", "its", "associated", "``", "cost", "''", "." ]

[ "Hexagon", "Hexagon", "1", "MVT::v64i8", "MVT::v32i16", "MVT::v16i32", "Hexagon::HvxVRRegClass", "MVT::v128i8", "MVT::v64i16", "MVT::v32i32", "Hexagon::HvxVRRegClass", "Hexagon::HvxWRRegClass", "MVT::v256i8", "MVT::v128i16", "MVT::v64i32", "Hexagon::HvxWRRegClass" ]

HexagonISelLowering (2)1

findRepresentativeClass

Hexagon

DSP

LLVM

19,256

167

1

[]

[ "<s>", "bool", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "unsigned", "ConstraintID", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "override", "{", "switch", "(", "ConstraintID", ")", "{", "default", ":",...

[ "SelectInlineAsmMemoryOperand", "-", "Select", "the", "specified", "address", "as", "a", "target", "addressing", "mode", ",", "according", "to", "the", "specified", "constraint", "." ]

[ "PowerPC", "\"ConstraintID: \"", "\"\\n\"", "\"Unexpected asm memory constraint\"", "1", "MVT::i32", "0" ]

PPCISelDAGToDAG1

SelectInlineAsmMemoryOperand

PowerPC

CPU

LLVM

19,257

170

1

[]

[ "<s>", "static", "rtx_insn", "*", "alphaev5_next_group", "(", "rtx_insn", "*", "insn", ",", "int", "*", "pin_use", ",", "int", "*", "plen", ")", "{", "int", "len", ",", "in_use", ";", "len", "=", "in_use", "=", "0", ";", "if", "(", "!", "INSN_P", "...

[ "IN_USE", "is", "a", "mask", "of", "the", "slots", "currently", "filled", "within", "the", "insn", "group", ".", "The", "mask", "bits", "come", "from", "alphaev5_pipe", "above", ".", "If", "EV5_E01", "is", "set", ",", "then", "the", "insn", "in", "EV5_E0...

[ "alpha", "0", "1", "0", "1", "4" ]

alpha

alphaev5_next_group

alpha

MPU

GCC

19,258

381

1

[]

[ "<s>", "int", "cris_cfun_uses_pic_table", "(", ")", "{", "return", "current_function_uses_pic_offset_table", ";", "}", "</s>" ]

[ "Return", "current_function_uses_pic_offset_table", ".", "For", "use", "in", "cris.md", ",", "since", "some", "generated", "files", "do", "not", "include", "function.h", "." ]

[ "cris" ]

cris2

cris_cfun_uses_pic_table

cris

MPU

GCC

19,259

9

1

[]

[ "<s>", "bool", "TPCIndexMap", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "p_func", "=", "&", "F", ";", "p_SE", "=", "&", "getAnalysis", "<", "ScalarEvolutionWrapperPass", ">", "(", ")", ".", "getSE", "(", ")", ";", "p_LI", "=", "&", ...

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "TPC", "TPC" ]

TPCIndexSpace

runOnFunction

TPC

Virtual ISA

LLVM

19,260

64

1

[]

[ "<s>", "virtual", "MVT", "getScalarShiftAmountTy", "(", "EVT", "LHSTy", ")", "const", "{", "return", "MVT", "::", "i8", ";", "}", "</s>" ]

[ "Return", "the", "type", "to", "use", "for", "a", "scalar", "shift", "opcode", ",", "given", "the", "shifted", "amount", "type", "." ]

[ "GBZ80", "MVT::i8" ]

GBZ80ISelLowering (2)

getScalarShiftAmountTy

GBZ80

MPU

LLVM

19,261

15

1

[]

[ "<s>", "void", "NyuziInstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "OS", ",", "unsigned", "RegNo", ")", "const", "{", "OS", "<<", "StringRef", "(", "getRegisterName", "(", "RegNo", ")", ")", ".", "lower", "(", ")", ";", "}", "</s>" ]

[ "Print", "the", "assembler", "register", "name", "." ]

[ "Nyuzi", "Nyuzi" ]

NyuziInstPrinter

printRegName

Nyuzi

GPU

LLVM

19,262

29

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"SI Type Rewriter\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "AMDGPU", "\"SI Type Rewriter\"" ]

SITypeRewriter4

getPassName

AMDGPU

GPU

LLVM

19,263

11

1

[]

[ "<s>", "MachineBasicBlock", "*", "PIC16TargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "*", "MI", ",", "MachineBasicBlock", "*", "BB", ")", "const", "{", "const", "TargetInstrInfo", "&", "TII", "=", "*", "getTargetMachine", "(", ")", "."...

[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]

[ "PIC16", "PIC16", "PIC16CC::CondCodes", "3", "PIC16::pic16brcond", "PIC16::PHI", "0", "2", "1" ]

PIC16ISelLowering2

EmitInstrWithCustomInserter

PIC16

MPU

LLVM

19,264

273

1

[]

[ "<s>", "static", "enum", "machine_mode", "rs6000_eh_return_filter_mode", "(", "void", ")", "{", "return", "TARGET_32BIT", "?", "SImode", ":", "word_mode", ";", "}", "</s>" ]

[ "target", "hook", "eh_return_filter_mode" ]

[ "rs6000" ]

rs60003

rs6000_eh_return_filter_mode

rs6000

CPU

GCC

19,265

16

1

[]

[ "<s>", "static", "machine_mode", "type_natural_mode", "(", "const_tree", "type", ",", "const", "CUMULATIVE_ARGS", "*", "cum", ",", "bool", "in_return", ")", "{", "machine_mode", "mode", "=", "TYPE_MODE", "(", "type", ")", ";", "if", "(", "TREE_CODE", "(", "t...

[ "Return", "the", "``", "natural", "''", "mode", "for", "TYPE", ".", "In", "most", "cases", ",", "this", "is", "just", "TYPE_MODE", ".", "But", "in", "the", "case", "of", "vector", "types", ",", "it", "is", "some", "vector", "mode", ".", "When", "we",...

[ "i386", "8", "16", "32", "64", "1", "64", "\"AVX512F vector argument \"", "\"without AVX512F enabled changes the ABI\"", "\"AVX512F vector return \"", "\"without AVX512F enabled changes the ABI\"", "32", "\"AVX vector argument \"", "\"without AVX enabled changes the ABI\"", "\"AVX vector...

i3866

type_natural_mode

i386

CPU

GCC

19,266

503

1

[]

[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"Equivalent instruction substitution pass\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "X86", "\"Equivalent instruction substitution pass\"" ]

EquivSubst

getPassName

X86

CPU

LLVM

19,267

13

1

[]

[ "<s>", "bool", "SITargetLowering", "::", "allowsMisalignedMemoryAccesses", "(", "EVT", "VT", ",", "unsigned", "AddrSpace", ",", "unsigned", "Align", ",", "bool", "*", "IsFast", ")", "const", "{", "if", "(", "IsFast", ")", "*", "IsFast", "=", "false", ";", ...

[ "Returns", "true", "if", "the", "target", "allows", "unaligned", "memory", "accesses", "of", "the", "specified", "type", "." ]

[ "AMDGPU", "SI", "MVT::Other", "AMDGPU", "4", "0", "MVT::i32", "MVT::i32", "4", "0" ]

SIISelLowering100

allowsMisalignedMemoryAccesses

AMDGPU

GPU

LLVM

19,268

104

1

[]

[ "<s>", "virtual", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "TII", "=", "static_cast", "<", "const", "R600InstrInfo", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "for", "(",...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "R600" ]

R600EmitClauseMarkers1

runOnMachineFunction

R600

GPU

LLVM

19,269

135

1

[]

[ "<s>", "bool", "LatticeCell", "::", "add", "(", "uint32_t", "Property", ")", "{", "bool", "Changed", "=", "convertToProperty", "(", ")", ";", "uint32_t", "Ps", "=", "properties", "(", ")", ";", "if", "(", "Ps", "==", "(", "Ps", "&", "Property", ")", ...

[ "Add", "a", "string", "to", "the", "builder", "." ]

[ "Hexagon" ]

HexagonConstPropagation

add

Hexagon

DSP

LLVM

19,270

46

1

[]

[ "<s>", "bool", "AVRInstrInfo", "::", "reverseBranchCondition", "(", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ")", "const", "{", "assert", "(", "Cond", ".", "size", "(", ")", "==", "1", "&&", "\"Invalid AVR branch condition!\"", ")", ";", "AV...

[ "Reverses", "the", "branch", "condition", "of", "the", "specified", "condition", "list", ",", "returning", "false", "on", "success", "and", "true", "if", "it", "can", "not", "be", "reversed", "." ]

[ "AVR", "AVR", "1", "\"Invalid AVR branch condition!\"", "AVRCC::CondCodes", "AVRCC::CondCodes", "0", "0" ]

AVRInstrInfo

reverseBranchCondition

AVR

MPU

LLVM

19,271

66

1

[]

[ "<s>", "static", "rtx", "m68k_delegitimize_address", "(", "rtx", "orig_x", ")", "{", "rtx", "x", ";", "struct", "m68k_address", "addr", ";", "rtx", "unspec", ";", "orig_x", "=", "delegitimize_mem_from_attrs", "(", "orig_x", ")", ";", "x", "=", "orig_x", ";",...

[ "In", "the", "name", "of", "slightly", "smaller", "debug", "output", ",", "and", "to", "cater", "to", "general", "assembler", "lossage", ",", "recognize", "various", "UNSPEC", "sequences", "and", "turn", "them", "back", "into", "a", "direct", "symbol", "refe...

[ "m68k", "0", "0", "1", "0", "1", "1", "0", "0", "0", "0", "1", "1" ]

m68k

m68k_delegitimize_address

m68k

MPU

GCC

19,272

324

1

[]

[ "<s>", "int", "m32c_cannot_change_mode_class", "(", "enum", "machine_mode", "from", ",", "enum", "machine_mode", "to", ",", "int", "rclass", ")", "{", "fprintf", "(", "stderr", ",", "\"cannot change from %s to %s in %s\\n\"", ",", "mode_name", "[", "from", "]", ",...

[ "Implements", "CANNOT_CHANGE_MODE_CLASS", ".", "Only", "r0", "and", "r1", "can", "change", "to", "QI", "(", "r0l", ",", "r1l", ")", "because", "the", "chip", "does", "n't", "support", "QI", "ops", "on", "other", "registers", "(", "well", ",", "it", "does...

[ "m32c", "\"cannot change from %s to %s in %s\\n\"", "0", "0x1ffa", "0", "0x0005", "1", "0", "2", "0", "1" ]

m32c2

m32c_cannot_change_mode_class

m32c

MPU

GCC

19,273

94

1

[]

[ "<s>", "bool", "AArch64TargetLowering", "::", "isFPImmLegal", "(", "const", "APFloat", "&", "Imm", ",", "EVT", "VT", ")", "const", "{", "if", "(", "Imm", ".", "isPosZero", "(", ")", "&&", "(", "VT", "==", "MVT", "::", "f16", "||", "VT", "==", "MVT", ...

[ "Returns", "true", "if", "the", "target", "can", "instruction", "select", "the", "specified", "FP", "immediate", "natively", "." ]

[ "AArch64", "AArch64", "MVT::f16", "MVT::f64", "MVT::f32", "\"Legal fp imm: materialize 0 using the zero register\\n\"", "128", "MVT::f64", "\"f64\"", "AArch64_AM::getFP64Imm", "1", "MVT::f32", "\"f32\"", "AArch64_AM::getFP32Imm", "1", "MVT::f16", "\"f16\"", "AArch64_AM::getFP16Imm"...

AArch64ISelLowering18

isFPImmLegal

AArch64

CPU

LLVM

19,274

234

1

[]

[ "<s>", "bool", "loongarch_split_symbol", "(", "rtx", "temp", ",", "rtx", "addr", ",", "machine_mode", "mode", ",", "rtx", "*", "low_out", ")", "{", "enum", "loongarch_symbol_type", "symbol_type", ";", "if", "(", "!", "TARGET_EXPLICIT_RELOCS", ")", "return", "f...

[ "If", "MODE", "is", "MAX_MACHINE_MODE", ",", "ADDR", "appears", "as", "a", "move", "operand", ",", "otherwise", "it", "appears", "in", "a", "MEM", "of", "that", "mode", ".", "Return", "true", "if", "ADDR", "is", "a", "legitimate", "constant", "in", "that...

[ "loongarch", "0", "0", "1" ]

loongarch1

loongarch_split_symbol

loongarch

CPU

GCC

19,275

316

1

[]

[ "<s>", "StackOffset", "AArch64FrameLowering", "::", "getNonLocalFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ")", "const", "{", "return", "StackOffset", "::", "getFixed", "(", "getSEHFrameIndexOffset", "(", "MF", ",", "FI", "...

[ "getNonLocalFrameIndexReference", "-", "This", "method", "returns", "the", "offset", "used", "to", "reference", "a", "frame", "index", "location", "." ]

[ "AArch64", "AArch64" ]

AArch64FrameLowering (2)1

getNonLocalFrameIndexReference

AArch64

CPU

LLVM

19,276

29

1

[]

[ "<s>", "void", "print", "(", "raw_ostream", "&", "OS", ",", "const", "TargetMachine", "*", "TM", "=", "nullptr", ")", "const", "{", "const", "TargetRegisterInfo", "*", "TRI", "=", "TM", "?", "TM", "->", "getRegisterInfo", "(", ")", ":", "nullptr", ";", ...

[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]

[ "Hexagon" ]

HexagonHardwareLoops

print

Hexagon

DSP

LLVM

19,277

73

1

[]

[ "<s>", "bool", "X86TargetLowering", "::", "isCommutativeBinOp", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "case", "X86ISD", "::", "PCMPEQ", ":", "case", "X86ISD", "::", "PMULDQ", ":", "case", "X86ISD", "::", "PMULUDQ", ...

[ "Returns", "true", "if", "the", "opcode", "is", "a", "commutative", "binary", "operation", "." ]

[ "X86", "X86", "X86ISD::PCMPEQ", "X86ISD::PMULDQ", "X86ISD::PMULUDQ", "X86ISD::FMAXC", "X86ISD::FMINC", "X86ISD::FAND", "X86ISD::FOR", "X86ISD::FXOR" ]

X86ISelLowering (2)6

isCommutativeBinOp

X86

CPU

LLVM

19,278

68

1

[]

[ "<s>", "bool", "BPFCheckAndAdjustIR", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "checkIR", "(", "M", ")", ";", "return", "adjustIR", "(", "M", ")", ";", "}", "</s>" ]

[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]

[ "BPF", "BPF" ]

BPFCheckAndAdjustIR

runOnModule

BPF

Virtual ISA

LLVM

19,279

22

1

[]

[ "<s>", "TargetLowering", "::", "AtomicExpansionKind", "RISCVTargetLowering", "::", "shouldExpandAtomicRMWInIR", "(", "AtomicRMWInst", "*", "AI", ")", "const", "{", "if", "(", "AI", "->", "isFloatingPointOperation", "(", ")", ")", "return", "AtomicExpansionKind", "::",...

[ "Returns", "how", "the", "IR-level", "AtomicExpand", "pass", "should", "expand", "the", "given", "AtomicRMW", ",", "if", "at", "all", "." ]

[ "RISCV", "RISCV", "8", "16" ]

RISCVISelLowering

shouldExpandAtomicRMWInIR

RISCV

CPU

LLVM

19,280

60

1

[]

[ "<s>", "bool", "FPGATTIImpl", "::", "isLegalAddImmediate", "(", "int64_t", "Imm", ")", "{", "return", "true", ";", "}", "</s>" ]

[ "Return", "true", "if", "the", "specified", "immediate", "is", "legal", "add", "immediate", ",", "that", "is", "the", "target", "has", "add", "instructions", "which", "can", "add", "a", "register", "and", "the", "immediate", "without", "having", "to", "mater...

[ "FPGA", "FPGA" ]

FPGATargetTransformInfo

isLegalAddImmediate

FPGA

CPU

LLVM

19,281

13

1

[]

[ "<s>", "bool", "HexagonInstrInfo", "::", "hasLoadFromStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "SmallVectorImpl", "<", "const", "MachineMemOperand", "*", ">", "&", "Accesses", ")", "const", "{", "if", "(", "MI", ".", "isBundle", "(", ")", ")"...

[ "If", "the", "specified", "machine", "instruction", "has", "a", "load", "from", "a", "stack", "slot", ",", "return", "true", "along", "with", "the", "FrameIndices", "of", "the", "loaded", "stack", "slot", "and", "the", "machine", "mem", "operands", "containi...

[ "Hexagon", "Hexagon" ]

HexagonInstrInfo (2)2

hasLoadFromStackSlot

Hexagon

DSP

LLVM

19,282

104

1

[]

[ "<s>", "bool", "DLXAsmPrinter", "::", "isBlockOnlyReachableByFallthrough", "(", "const", "MachineBasicBlock", "*", "MBB", ")", "const", "{", "const", "MachineBasicBlock", "*", "Pred", "=", "*", "MBB", "->", "pred_begin", "(", ")", ";", "if", "(", "const", "Bas...

[ "isBlockOnlyReachableByFallthough", "-", "Return", "true", "if", "the", "basic", "block", "has", "exactly", "one", "predecessor", "and", "the", "control", "transfer", "mechanism", "between", "the", "predecessor", "and", "this", "block", "is", "a", "fall-through", ...

[ "DLX", "DLX" ]

DLXAsmPrinter

isBlockOnlyReachableByFallthrough

DLX

CPU

LLVM

19,283

109

1

[]

[ "<s>", "std", "::", "string", "AMDGPUIntrinsicInfo", "::", "getName", "(", "unsigned", "int", "IntrID", ",", "Type", "*", "*", "Tys", ",", "unsigned", "int", "numTys", ")", "const", "{", "static", "const", "char", "*", "const", "names", "[", "]", "=", ...

[ "Return", "a", "string", "with", "the", "name", "of", "the", "plan", "and", "the", "applicable", "VFs", "and", "UFs", "." ]

[ "R600", "Intrinsic::num_intrinsics", "0", "AMDGPUIntrinsic::num_AMDGPU_intrinsics", "\"Invalid intrinsic ID\"", "Intrinsic::num_intrinsics" ]

AMDILIntrinsicInfo

getName

R600

GPU

LLVM

19,284

77

1

[]

[ "<s>", "bool", "writeNopData", "(", "uint64_t", "Count", ",", "MCObjectWriter", "*", "OW", ")", "const", "{", "return", "true", ";", "}", "</s>" ]

[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]

[ "TOY" ]

TOYAsmBackend

writeNopData

TOY

CPU

LLVM

19,285

16

1

[]

[ "<s>", "static", "bool", "sparc_modes_tieable_p", "(", "machine_mode", "mode1", ",", "machine_mode", "mode2", ")", "{", "enum", "mode_class", "mclass1", ",", "mclass2", ";", "unsigned", "short", "size1", ",", "size2", ";", "if", "(", "mode1", "==", "mode2", ...

[ "Return", "TRUE", "if", "it", "is", "a", "good", "idea", "to", "tie", "two", "pseudo", "registers", "when", "one", "has", "mode", "MODE1", "and", "one", "has", "mode", "MODE2", ".", "If", "HARD_REGNO_MODE_OK", "could", "produce", "different", "values", "fo...

[ "sparc", "4", "4", "4", "4" ]

sparc

sparc_modes_tieable_p

sparc

CPU

GCC

19,286

119

1

[]

[ "<s>", "bool", "mep_ipipe_ldc_p", "(", "rtx_insn", "*", "insn", ")", "{", "rtx", "pat", ",", "src", ";", "pat", "=", "PATTERN", "(", "insn", ")", ";", "if", "(", "GET_CODE", "(", "pat", ")", "==", "PARALLEL", ")", "pat", "=", "XVECEXP", "(", "pat",...

[ "Return", "true", "if", "INSN", "is", "an", "ldc", "instruction", "that", "issues", "to", "the", "MeP-h1", "integer", "pipeline", ".", "This", "is", "true", "for", "instructions", "that", "read", "from", "PSW", ",", "LP", ",", "SAR", ",", "HI", "and", ...

[ "mep", "0", "0", "0", "0" ]

mep

mep_ipipe_ldc_p

mep

CPU

GCC

19,287

123

1

[]

[ "<s>", "void", "AArch64FrameLowering", "::", "resetCFIToInitialState", "(", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "auto", "&", "Subtarget", "=", "MF", ".",...

[ "Emit", "CFI", "instructions", "that", "recreate", "the", "state", "of", "the", "unwind", "information", "upon", "fucntion", "entry", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64::SP", "0", "AArch64::X18" ]

AArch64FrameLowering38

resetCFIToInitialState

AArch64

CPU

LLVM

19,288

299

1

[]

[ "<s>", "bool", "ARMAsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "AFI", "=", "MF", ".", "getInfo", "<", "ARMFunctionInfo", ">", "(", ")", ";", "MCP", "=", "MF", ".", "getConstantPool", "(", ")", ";", "Subtarget", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "ARM", "ARM", "ARM", "ARM", "6", "4", "3", "2", "1", "5", "1", "0", "1", "ARM::tBX", "ARMCC::AL", "0" ]

ARMAsmPrinter103

runOnMachineFunction

ARM

CPU

LLVM

19,289

367

1

[]

[ "<s>", "SDValue", "AArch64TargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", ...

[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]

[ "AArch64", "AArch64", "ISD::InputArg", "16", "0", "\"Memory locations not expected for call return\"", "1", "2", "\"Unknown loc info!\"", "ISD::BITCAST", "ISD::TRUNCATE" ]

AArch64ISelLowering109

LowerCallResult

AArch64

CPU

LLVM

19,290

276

1

[]

[ "<s>", "static", "void", "nvptx_output_softstack_switch", "(", "FILE", "*", "file", ",", "bool", "entering", ",", "rtx", "ptr", ",", "rtx", "size", ",", "rtx", "align", ")", "{", "gcc_assert", "(", "REG_P", "(", "ptr", ")", "&&", "!", "HARD_REGISTER_P", ...

[ "Output", "code", "for", "allocating", "per-lane", "storage", "and", "switching", "soft-stack", "pointer", ".", "ENTERING", "indicates", "whether", "we", "are", "entering", "or", "leaving", "non-uniform", "execution", ".", "PTR", "is", "the", "register", "pointing...

[ "nvptx", "\"\\t{\\n\"", "\"\\t\\tcvta.local.u%d %%r%d, %%simtstack_ar + \"", "\";\\n\"", "\"\\t\\tsub.u%d %%r%d, %%r%d, \"", "\";\\n\"", "\"\\t\\tand.b%d %%r%d, %%r%d, -\"", "\";\\n\"", "\"\\t\\tst.u%d [%%r%d + -%d], %s;\\n\"", "8", "\"\\t\\tsub.u%d %s, %%r%d, %d;\\n\"", "8", "\"\\t\\tld.u%d...

nvptx

nvptx_output_softstack_switch

nvptx

GPU

GCC

19,291

288

1

[]

[ "<s>", "void", "X86PassConfig", "::", "addPreRegAlloc", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "&", "LiveRangeShrinkID", ")", ";", "addPass", "(", "createX86FixupSetCC", "(", ")", ")",...

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]

[ "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86" ]

X86TargetMachine120

addPreRegAlloc

X86

CPU

LLVM

19,292

79

1

[]

[ "<s>", "static", "int", "ix86_multiplication_cost", "(", "const", "struct", "processor_costs", "*", "cost", ",", "enum", "machine_mode", "mode", ")", "{", "machine_mode", "inner_mode", "=", "mode", ";", "if", "(", "VECTOR_MODE_P", "(", "mode", ")", ")", "inner...

[ "Return", "cost", "of", "multiplication", "in", "MODE", "." ]

[ "i386", "11", "5", "6", "2", "2", "3", "3", "5", "2", "5", "7" ]

i3867

ix86_multiplication_cost

i386

CPU

GCC

19,293

313

1

[]

[ "<s>", "void", "ARMCallLowering", "::", "splitToValueTypes", "(", "const", "ArgInfo", "&", "OrigArg", ",", "SmallVectorImpl", "<", "ArgInfo", ">", "&", "SplitArgs", ",", "MachineFunction", "&", "MF", ",", "const", "SplitArgTy", "&", "PerformArgSplit", ")", "cons...

[ "Break", "OrigArgInfo", "into", "one", "or", "more", "pieces", "the", "calling", "convention", "can", "process", ",", "returned", "in", "SplitArgs", "." ]

[ "ARM", "ARM", "ARM", "ARM", "4", "0", "1", "0", "0", "1" ]

ARMCallLowering33

splitToValueTypes

ARM

CPU

LLVM

19,294

332

1

[]

[ "<s>", "void", "rs6000_split_signbit", "(", "rtx", "dest", ",", "rtx", "src", ")", "{", "machine_mode", "d_mode", "=", "GET_MODE", "(", "dest", ")", ";", "machine_mode", "s_mode", "=", "GET_MODE", "(", "src", ")", ";", "rtx", "dest_di", "=", "(", "d_mode...

[ "Split", "a", "signbit", "operation", "on", "64-bit", "machines", "with", "direct", "move", ".", "Also", "allow", "for", "the", "value", "to", "come", "from", "memory", "or", "if", "it", "is", "already", "loaded", "into", "a", "GPR", "." ]

[ "rs6000", "0", "8", "0", "63" ]

rs60006

rs6000_split_signbit

rs6000

CPU

GCC

19,295

193

1

[]

[ "<s>", "bool", "empty", "(", ")", "const", "{", "return", "Edges", ".", "empty", "(", ")", ";", "}", "</s>" ]

[ "Determine", "whether", "this", "version", "information", "is", "empty", "(", "e.g.", ",", "all", "version", "components", "are", "zero", ")", "." ]

[ "X86" ]

X86DomainReassignment

empty

X86

CPU

LLVM

19,296

14

1

[]

[ "<s>", "unsigned", "SIInstrInfo", "::", "getNumWaitStates", "(", "const", "MachineInstr", "&", "MI", ")", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "if", "(", "MI", ".", "isMetaInstruction", "(", ")", ")", "return", ...

[ "Return", "the", "number", "of", "wait", "states", "that", "result", "from", "executing", "this", "instruction", "." ]

[ "AMDGPU", "SI", "0", "1", "AMDGPU::S_NOP", "0", "1", "AMDGPU::SI_MASKED_UNREACHABLE", "AMDGPU::WAVE_BARRIER", "0" ]

SIInstrInfo11

getNumWaitStates

AMDGPU

GPU

LLVM

19,297

70

1

[]

[ "<s>", "unsigned", "XCoreTargetLowering", "::", "getJumpTableEncoding", "(", ")", "const", "{", "return", "MachineJumpTableInfo", "::", "EK_Inline", ";", "}", "</s>" ]

[ "Return", "the", "entry", "encoding", "for", "a", "jump", "table", "in", "the", "current", "function", "." ]

[ "XCore", "XCore" ]

XCoreISelLowering (2)

getJumpTableEncoding

XCore

MPU

LLVM

19,298

14

1

[]

[ "<s>", "virtual", "const", "SparcRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "Sparc", "Sparc" ]

SparcTargetMachine

getRegisterInfo

Sparc

CPU

LLVM

19,299

18

1

[]