docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "bool", "WebAssemblyPeephole", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "DEBUG", "(", "{", "dbgs", "(", ")", "<<", "\"******** Store Results ******\\n\"", "<<", "\"******** Function: \"", "<<", "MF", ".", "getName", "...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "WebAssembly", "WebAssembly", "\"******** Store Results ******\\n\"", "\"******** Function: \"", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly::STORE8_I32", "WebAssembly::STORE16_I32", "WebAssembly::STORE8_I64", "WebAssembly::STORE16_I64", "WebAssembly::STO...	WebAssemblyPeephole1	runOnMachineFunction	WebAssembly	Virtual ISA	LLVM	19,500	420	1	[]
[ "<s>", "bool", "MipsSEInstrInfo", "::", "expandPostRAPseudo", "(", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", "->", "getParent", "(", ")", ";", "switch", "(", "MI", "->", "getDesc", "(", ...	[ "This", "function", "is", "called", "for", "all", "pseudo", "instructions", "that", "remain", "after", "register", "allocation", "." ]	[ "Mips", "Mips", "Mips::RetRA", "Mips::RET", "Mips::PseudoCVT_S_W", "Mips::CVT_S_W", "Mips::MTC1", "Mips::PseudoCVT_D32_W", "Mips::CVT_D32_W", "Mips::MTC1", "Mips::PseudoCVT_S_L", "Mips::CVT_S_L", "Mips::DMTC1", "Mips::PseudoCVT_D64_W", "Mips::CVT_D64_W", "Mips::MTC1", "Mips::PseudoCV...	MipsSEInstrInfo8	expandPostRAPseudo	Mips	CPU	LLVM	19,501	274	1	[]
[ "<s>", "BitVector", "AArch64RegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "AArch64FrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "BitVector", "Reserved", "(", "getNumRegs"...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "AArch64", "AArch64", "AArch64", "AArch64::WSP", "AArch64::WZR", "AArch64::W29", "AArch64", "AArch64::W18", "AArch64", "AArch64::W20", "AArch64::W19" ]	AArch64RegisterInfo37	getReservedRegs	AArch64	CPU	LLVM	19,502	148	1	[]
[ "<s>", "void", "rs6000_emit_le_vsx_store", "(", "rtx", "dest", ",", "rtx", "source", ",", "machine_mode", "mode", ")", "{", "rtx", "tmp", ",", "permute_src", ",", "permute_tmp", ";", "gcc_assert", "(", "!", "reload_in_progress", "&&", "!", "lra_in_progress", "...	[ "Emit", "a", "little-endian", "store", "to", "vector", "memory", "location", "DEST", "from", "VSX", "register", "SOURCE", "in", "mode", "MODE", ".", "The", "store", "is", "done", "with", "two", "permuting", "insn", "'s", "that", "represent", "an", "xxpermdi"...	[ "powerpcspe", "0" ]	powerpcspe	rs6000_emit_le_vsx_store	powerpcspe	CPU	GCC	19,503	120	1	[]
[ "<s>", "MipsSubtarget", "::", "MipsSubtarget", "(", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "bool", "little", ",", "const", "MipsTargetMachine", "&", "TM", ",", "unsigned", "StackAlignOverride", ")", ":", "MipsGenSub...	[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "\"Code generation for MIPS-I is not...	MipsSubtarget44	MipsSubtarget	Mips	CPU	LLVM	19,504	508	1	[]
[ "<s>", "static", "bool", "arm_r3_live_at_start_p", "(", "void", ")", "{", "return", "REGNO_REG_SET_P", "(", "df_get_live_out", "(", "ENTRY_BLOCK_PTR_FOR_FN", "(", "cfun", ")", ")", ",", "3", ")", ";", "}", "</s>" ]	[ "Return", "true", "if", "r3", "is", "live", "at", "the", "start", "of", "the", "function", "." ]	[ "arm", "3" ]	arm	arm_r3_live_at_start_p	arm	CPU	GCC	19,505	22	1	[]
[ "<s>", "void", "setKind", "(", "BaseKind", "K", ")", "{", "Kind", "=", "K", ";", "}", "</s>" ]	[ "Setter", "for", "the", "kind", "of", "this", "node", "." ]	[ "Mips" ]	MipsFastISel	setKind	Mips	CPU	LLVM	19,506	12	1	[]
[ "<s>", "int", "getOperandLatency", "(", "const", "InstrItineraryData", "", "ItinData", ",", "SDNode", "", "DefNode", ",", "unsigned", "DefIdx", ",", "SDNode", "*", "UseNode", ",", "unsigned", "UseIdx", ")", "const", "override", "{", "return", "PPCGenInstrInfo"...	[ "Compute", "and", "return", "the", "use", "operand", "latency", "of", "a", "given", "pair", "of", "def", "and", "use", "." ]	[ "PowerPC", "PPC" ]	PPCInstrInfo (2)2	getOperandLatency	PowerPC	CPU	LLVM	19,507	42	1	[]
[ "<s>", "void", "MipsInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "Targ...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "Mips", "Mips", "0", "Mips::CPURegsRegisterClass", "Mips::LW_P8", "Mips::LW", "Mips::CPU64RegsRegisterClass", "Mips::LD_P8", "Mips::LD", "Mips::FGR32RegisterClass", "Mips::LWC1_P8", "Mips::LWC1", "Mips::AFGR64RegisterClass", "Mips::LDC1", "Mips::FGR64RegisterClass", "Mips::LDC164_P8", ...	MipsInstrInfo11	loadRegFromStackSlot	Mips	CPU	LLVM	19,508	190	1	[]
[ "<s>", "static", "void", "mips_expand_vi_constant", "(", "machine_mode", "vmode", ",", "unsigned", "nelt", ",", "rtx", "target", ",", "rtx", "vals", ")", "{", "rtvec", "vec", "=", "shallow_copy_rtvec", "(", "XVEC", "(", "vals", ",", "0", ")", ")", ";", "...	[ "A", "subroutine", "of", "mips_expand_vec_init", ",", "replacing", "all", "of", "the", "non-constant", "elements", "of", "VALS", "with", "zeros", ",", "copy", "the", "constant", "vector", "to", "TARGET", "." ]	[ "mips", "0", "0" ]	mips	mips_expand_vi_constant	mips	CPU	GCC	19,509	94	1	[]
[ "<s>", "int", "ix86_attr_length_vex_default", "(", "rtx_insn", "*", "insn", ",", "bool", "has_0f_opcode", ",", "bool", "has_vex_w", ")", "{", "int", "i", ",", "reg_only", "=", "2", "+", "1", ";", "bool", "has_mem", "=", "false", ";", "if", "(", "!", "h...	[ "Compute", "default", "value", "for", "``", "length_vex", "''", "attribute", ".", "It", "includes", "2", "or", "3", "byte", "VEX", "prefix", "and", "1", "opcode", "byte", "." ]	[ "i386", "2", "1", "3", "1", "2", "1", "1", "0", "3", "1", "3", "1", "3", "1", "2", "1" ]	i3861	ix86_attr_length_vex_default	i386	CPU	GCC	19,510	189	1	[]
[ "<s>", "void", "erase", "(", "iterator", "it", ")", "{", "m_SectToExData", ".", "erase", "(", "it", ")", ";", "}", "</s>" ]	[ "erase", "-", "Erases", "an", "element", "identified", "by", "Key", ",", "if", "it", "exists", "." ]	[ "ARM" ]	ARMException	erase	ARM	CPU	LLVM	19,511	15	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "DominatorTreeWrapperPass", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "DominatorTreeWrapperPass", ">", "(", ")", ";", ...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "R600" ]	SIAnnotateControlFlow	getAnalysisUsage	R600	GPU	LLVM	19,512	36	1	[]
[ "<s>", "unsigned", "getMask", "(", ")", "const", "{", "return", "Mask", ";", "}", "</s>" ]	[ "Return", "the", "mask", "used", "by", "this", "recipe", "." ]	[ "M68k" ]	M68kCollapseMOVEMPass	getMask	M68k	MPU	LLVM	19,513	10	1	[]
[ "<s>", "void", "visium_expand_int_cstore", "(", "rtx", "*", "operands", ",", "enum", "machine_mode", "mode", ")", "{", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "operands", "[", "1", "]", ")", ";", "rtx", "op0", "=", "operands", "[", "0", "]", ...	[ "Expand", "a", "cstore", "of", "OPERANDS", "in", "MODE", "for", "EQ/NE/LTU/GTU/GEU/LEU", ".", "We", "generate", "the", "result", "in", "the", "C", "flag", "and", "use", "the", "ADC/SUBC", "instructions", "to", "write", "it", "into", "the", "destination", "re...	[ "visium", "1", "0", "2", "3" ]	visium2	visium_expand_int_cstore	visium	Virtual ISA	GCC	19,514	222	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "MachineLoopInfo", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "MachineLoopInfo", ">", "(", ")", ";", "MachineFunctionPa...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "Hexagon" ]	HexagonSplitDouble	getAnalysisUsage	Hexagon	DSP	LLVM	19,515	36	1	[]
[ "<s>", "param_iterator", "arg_begin", "(", ")", "const", "{", "return", "ArgumentParams", ".", "begin", "(", ")", ";", "}", "</s>" ]	[ "Return", "the", "iterator", "pointing", "to", "the", "beginning", "of", "the", "argument", "list", "." ]	[ "PTX" ]	PTXParamManager	arg_begin	PTX	GPU	LLVM	19,516	14	1	[]
[ "<s>", "bool", "s390_const_operand_ok", "(", "tree", "arg", ",", "int", "argnum", ",", "int", "op_flags", ",", "tree", "decl", ")", "{", "if", "(", "O_UIMM_P", "(", "op_flags", ")", ")", "{", "unsigned", "HOST_WIDE_INT", "bitwidths", "[", "]", "=", "{", ...	[ "Return", "true", "if", "ARG", "is", "appropriate", "as", "argument", "number", "ARGNUM", "of", "builtin", "DECL", ".", "The", "operand", "flags", "from", "s390-builtins.def", "have", "to", "passed", "as", "OP_FLAGS", "." ]	[ "s390", "1", "2", "3", "4", "5", "8", "12", "16", "32", "4", "0", "0", "0", "0", "0", "0", "0", "0", "0", "12", "1", "1", "1", "16", "120", "\"\"", "0", "5", "5", "5", "\", \"", "\"constant argument %d for builtin %qF is invalid (%s)\"", "\"constant ...	s390	s390_const_operand_ok	s390	MPU	GCC	19,517	425	1	[]
[ "<s>", "static", "int", "s390_sched_score", "(", "rtx_insn", "*", "insn", ")", "{", "unsigned", "int", "mask", "=", "s390_get_sched_attrmask", "(", "insn", ")", ";", "int", "score", "=", "0", ";", "switch", "(", "s390_sched_state", ")", "{", "case", "0", ...	[ "Return", "the", "scheduling", "score", "for", "INSN", ".", "The", "higher", "the", "score", "the", "better", ".", "The", "score", "is", "calculated", "from", "the", "OOO", "scheduling", "attributes", "of", "INSN", "and", "the", "scheduling", "state", "s390_...	[ "s390", "0", "0", "0", "0", "5", "0", "10", "1", "0", "0", "0", "10", "0", "5", "2", "0", "0", "0", "10", "0", "10", "0", "0", "5", "0", "10", "0", "0", "5" ]	s3904	s390_sched_score	s390	MPU	GCC	19,518	238	1	[]
[ "<s>", "static", "void", "aarch64_update_cpp_builtins", "(", "cpp_reader", "*", "pfile", ")", "{", "aarch64_def_or_undef", "(", "flag_unsafe_math_optimizations", ",", "\"__ARM_FP_FAST\"", ",", "pfile", ")", ";", "builtin_define_with_int_value", "(", "\"__ARM_ARCH\"", ",",...	[ "Undefine/redefine", "macros", "that", "depend", "on", "the", "current", "backend", "state", "and", "may", "need", "to", "change", "when", "a", "target", "pragma", "modifies", "the", "backend", "state", "." ]	[ "aarch64", "\"__ARM_FP_FAST\"", "\"__ARM_ARCH\"", "\"__ARM_SIZEOF_MINIMAL_ENUM\"", "1", "4", "\"__AARCH64EB__\"", "\"__ARM_BIG_ENDIAN\"", "\"__AARCH64EL__\"", "\"__ARM_FEATURE_FMA\"", "\"__ARM_FP\"", "0x0E", "\"__ARM_FP16_FORMAT_IEEE\"", "\"__ARM_FP16_ARGS\"", "\"__ARM_FP\"", "\"__ARM_...	aarch64-c2	aarch64_update_cpp_builtins	aarch64	CPU	GCC	19,519	237	1	[]
[ "<s>", "const", "uint32_t", "", "AVRRegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "const", "AVRMachineFunctionInfo", "", "AFI", "=", "MF", ".", "getInfo", "<"...	[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]	[ "AVR", "AVR", "AVR", "AVR" ]	AVRRegisterInfo10	getCallPreservedMask	AVR	MPU	LLVM	19,520	45	1	[]
[ "<s>", "bool", "RV16KAsmBackend", "::", "writeNopData", "(", "raw_ostream", "&", "OS", ",", "uint64_t", "Count", ")", "const", "{", "if", "(", "(", "Count", "%", "2", ")", "!=", "0", ")", "return", "false", ";", "Count", "/=", "2", ";", "for", "(", ...	[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]	[ "RV16K", "RV16K", "2", "0", "2", "0", "\"\\0\\0\"", "2" ]	RV16KAsmBackend	writeNopData	RV16K	Virtual ISA	LLVM	19,521	58	1	[]
[ "<s>", "void", "LC3bAsmPrinter", "::", "emitFrameDirective", "(", ")", "{", "}", "</s>" ]	[ "Frame", "Directive", "." ]	[ "LC3b", "LC3b" ]	LC3bAsmPrinter	emitFrameDirective	LC3b	CPU	LLVM	19,522	8	1	[]
[ "<s>", "bool", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "{", "assert", "(", "0", "&&", "\"RelaxInstruction...	[ "Simple", "predicate", "for", "targets", "where", "!", "Resolved", "implies", "requiring", "relaxation", "." ]	[ "Mips", "0", "\"RelaxInstruction() unimplemented\"" ]	MipsAsmBackend11	fixupNeedsRelaxation	Mips	CPU	LLVM	19,523	34	1	[]
[ "<s>", "static", "bool", "mips_scalar_mode_supported_p", "(", "scalar_mode", "mode", ")", "{", "if", "(", "ALL_FIXED_POINT_MODE_P", "(", "mode", ")", "&&", "GET_MODE_PRECISION", "(", "mode", ")", "<=", "2", "*", "BITS_PER_WORD", ")", "return", "true", ";", "re...	[ "Implement", "TARGET_SCALAR_MODE_SUPPORTED_P", "." ]	[ "mips", "2" ]	mips	mips_scalar_mode_supported_p	mips	CPU	GCC	19,524	34	1	[]
[ "<s>", "unsigned", "int", "TMS320C64XRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "llvm_unreachable", "(", "\"Unimplemented function getFrameRegister\\n\"", ")", ";", "}", "</s>" ]	[ "Debug", "information", "queries", "." ]	[ "TMS320C64X", "TMS320C64X", "\"Unimplemented function getFrameRegister\\n\"" ]	TMS320C64XRegisterInfo	getFrameRegister	TMS320C64X	VLIW	LLVM	19,525	19	1	[]
[ "<s>", "bool", "RISCVInstrInfo", "::", "reverseBranchCondition", "(", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ")", "const", "{", "assert", "(", "(", "Cond", ".", "size", "(", ")", "==", "3", ")", "&&", "\"Invalid branch condition!\"", ")", ...	[ "Reverses", "the", "branch", "condition", "of", "the", "specified", "condition", "list", ",", "returning", "false", "on", "success", "and", "true", "if", "it", "can", "not", "be", "reversed", "." ]	[ "RISCV", "RISCV", "3", "\"Invalid branch condition!\"", "RISCVCC::CondCode", "0", "0" ]	RISCVInstrInfo (2)	reverseBranchCondition	RISCV	CPU	LLVM	19,526	66	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"Hexagon Split TFRCondSets\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "Hexagon", "\"Hexagon Split TFRCondSets\"" ]	HexagonSplitTFRCondSets	getPassName	Hexagon	DSP	LLVM	19,527	13	1	[]
[ "<s>", "void", "SIWholeQuadMode", "::", "processBlock", "(", "MachineBasicBlock", "&", "MBB", ",", "unsigned", "LiveMaskReg", ",", "bool", "isEntry", ")", "{", "auto", "BII", "=", "Blocks", ".", "find", "(", "&", "MBB", ")", ";", "if", "(", "BII", "==", ...	[ "processBlock", "-", "If", "there", "are", "any", "predecessors", "whose", "control", "can", "be", "threaded", "through", "to", "a", "successor", ",", "transform", "them", "now", "." ]	[ "AMDGPU", "SI", "\"\\nProcessing block BB#\"", "\":\\n\"", "0", "0", "0", "AMDGPU::SI_ELSE", "3", "1", "AMDGPU::SReg_64RegClass", "0", "0" ]	SIWholeQuadMode29	processBlock	AMDGPU	GPU	LLVM	19,528	468	1	[]
[ "<s>", "static", "int", "n_regs_saved_by_prologue", "(", "void", ")", "{", "e_funkind", "fkind", "=", "funkind", "(", "TREE_TYPE", "(", "current_function_decl", ")", ")", ";", "bool", "is_inthandler", "=", "fkind", "!=", "SUBROUTINE", ";", "tree", "attrs", "="...	[ "Return", "the", "number", "of", "registers", "pushed", "during", "the", "prologue", "." ]	[ "bfin", "\"saveall\"", "8", "6", "2", "\"nesting\"", "1", "2", "1" ]	bfin2	n_regs_saved_by_prologue	bfin	DSP	GCC	19,529	200	1	[]
[ "<s>", "int", "alpha_store_data_bypass_p", "(", "rtx_insn", "", "out_insn", ",", "rtx_insn", "", "in_insn", ")", "{", "rtx", "in_set", "=", "single_set", "(", "in_insn", ")", ";", "if", "(", "in_set", ")", "return", "alpha_store_data_bypass_p_1", "(", "out_i...	[ "True", "if", "the", "dependency", "between", "OUT_INSN", "and", "IN_INSN", "is", "on", "the", "store", "data", "not", "the", "address", "operand", "(", "s", ")", "of", "the", "store", ".", "IN_INSN", "and", "OUT_INSN", "must", "be", "either", "a", "sing...	[ "alpha", "0", "0", "0" ]	alpha1	alpha_store_data_bypass_p	alpha	MPU	GCC	19,530	137	1	[]
[ "<s>", "static", "bool", "rs6000_vectorize_vec_perm_const_ok", "(", "machine_mode", "vmode", ",", "const", "unsigned", "char", "*", "sel", ")", "{", "if", "(", "TARGET_ALTIVEC", ")", "return", "true", ";", "if", "(", "(", "TARGET_PAIRED_FLOAT", "&&", "vmode", ...	[ "Test", "whether", "a", "constant", "permutation", "is", "supported", "." ]	[ "rs6000", "1", "2", "0", "1" ]	rs60004	rs6000_vectorize_vec_perm_const_ok	rs6000	CPU	GCC	19,531	89	1	[]
[ "<s>", "static", "void", "cris_print_operand_address", "(", "FILE", "*", "file", ",", "machine_mode", ",", "rtx", "x", ")", "{", "putc", "(", "'['", ",", "file", ")", ";", "if", "(", "CONSTANT_ADDRESS_P", "(", "x", ")", ")", "cris_output_addr_const", "(", ...	[ "The", "PRINT_OPERAND_ADDRESS", "worker", "." ]	[ "cris", "0", "1", "\"unrecognized address\"", "0", "\"unrecognized address\"" ]	cris	cris_print_operand_address	cris	MPU	GCC	19,532	198	1	[]
[ "<s>", "const", "Triple", "&", "getTargetTriple", "(", ")", "const", "{", "return", "TargetTriple", ";", "}", "</s>" ]	[ "Get", "the", "target", "triple", "which", "is", "a", "string", "describing", "the", "target", "host", "." ]	[ "M68k" ]	M68kSubtarget	getTargetTriple	M68k	MPU	LLVM	19,533	12	1	[]
[ "<s>", "void", "altivec_expand_stvex_be", "(", "rtx", "op0", ",", "rtx", "op1", ",", "machine_mode", "mode", ",", "unsigned", "unspec", ")", "{", "machine_mode", "inner_mode", "=", "GET_MODE_INNER", "(", "mode", ")", ";", "rtx", "tmp", "=", "gen_reg_rtx", "(...	[ "Generate", "code", "for", "a", "``", "stve", "*", "x", "''", "built-in", "for", "a", "little", "endian", "target", "with", "-maltivec=be", "specified", ".", "Issue", "the", "store", "preceded", "by", "an", "element-reversing", "permute", "." ]	[ "rs6000", "1", "3" ]	rs60005	altivec_expand_stvex_be	rs6000	CPU	GCC	19,534	109	1	[]
[ "<s>", "bool", "MipsTargetLowering", "::", "shouldFoldConstantShiftPairToMask", "(", "const", "SDNode", "*", "N", ",", "CombineLevel", "Level", ")", "const", "{", "if", "(", "N", "->", "getOperand", "(", "0", ")", ".", "getValueType", "(", ")", ".", "isVecto...	[ "Return", "true", "if", "it", "is", "profitable", "to", "fold", "a", "pair", "of", "shifts", "into", "a", "mask", "." ]	[ "Mips", "Mips", "0" ]	MipsISelLowering (2)4	shouldFoldConstantShiftPairToMask	Mips	CPU	LLVM	19,535	39	1	[]
[ "<s>", "void", "", "getAdjustedAnalysisPointer", "(", "const", "void", "", "ID", ")", "override", "{", "if", "(", "ID", "==", "&", "TargetTransformInfo", "::", "ID", ")", "return", "(", "TargetTransformInfo", "*", ")", "this", ";", "return", "this", ";",...	[ "getAdjustedAnalysisPointer", "-", "This", "method", "is", "used", "when", "a", "pass", "implements", "an", "analysis", "interface", "through", "multiple", "inheritance", "." ]	[ "AArch64" ]	AArch64TargetTransformInfo1	getAdjustedAnalysisPointer	AArch64	CPU	LLVM	19,536	31	1	[]
[ "<s>", "void", "maybe_unlink", "(", "const", "char", "*", "file", ")", "{", "if", "(", "!", "debug", ")", "{", "if", "(", "unlink_if_ordinary", "(", "file", ")", "&&", "errno", "!=", "ENOENT", ")", "fatal_error", "(", "input_location", ",", "\"deleting f...	[ "Unlink", "a", "temporary", "file", "unless", "requested", "otherwise", "." ]	[ "nvptx", "\"deleting file %s: %m\"", "\"[Leaving %s]\\n\"" ]	mkoffload2	maybe_unlink	nvptx	GPU	GCC	19,537	47	1	[]
[ "<s>", "AArch64TargetMachine", "::", "AArch64TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "...	[ "Create", "an", "AArch64", "architecture", "model", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64", "0", "24", "32", "32", "24", "24" ]	AArch64TargetMachine46	AArch64TargetMachine	AArch64	CPU	LLVM	19,538	301	1	[]
[ "<s>", "void", "PPCPassConfig", "::", "addIRPasses", "(", ")", "{", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createPPCBoolRetToIntPass", "(", ")", ")", ";", "addPass", "(", "createAtomicExpandPas...	[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]	[ "PowerPC", "PPC", "PPC", "PPC", "0" ]	PPCTargetMachine28	addIRPasses	PowerPC	CPU	LLVM	19,539	134	1	[]
[ "<s>", "static", "bool", "mips_expand_vselect", "(", "rtx", "target", ",", "rtx", "op0", ",", "const", "unsigned", "char", "", "perm", ",", "unsigned", "nelt", ")", "{", "rtx", "rperm", "[", "MAX_VECT_LEN", "]", ",", "x", ";", "rtx_insn", "", "insn", ...	[ "Construct", "(", "set", "target", "(", "vec_select", "op0", "(", "parallel", "perm", ")", ")", ")", "and", "return", "true", "if", "that", "'s", "a", "valid", "instruction", "in", "the", "active", "ISA", "." ]	[ "mips", "0", "0" ]	mips4	mips_expand_vselect	mips	CPU	GCC	19,540	130	1	[]
[ "<s>", "extern", "machine_mode", "vax_select_cc_mode", "(", "enum", "rtx_code", "op", ",", "rtx", "x", "ATTRIBUTE_UNUSED", ",", "rtx", "y", "ATTRIBUTE_UNUSED", ")", "{", "switch", "(", "op", ")", "{", "default", ":", "gcc_unreachable", "(", ")", ";", "case",...	[ "Given", "a", "comparison", "code", "(", "NE", ",", "EQ", ",", "etc", ".", ")", "and", "the", "operands", "of", "a", "COMPARE", ",", "return", "the", "mode", "to", "be", "used", "for", "the", "comparison", ".", "As", "we", "have", "the", "same", "i...	[ "vax" ]	vax	vax_select_cc_mode	vax	CPU	GCC	19,541	72	1	[]
[ "<s>", "bool", "MCS51InstrInfo", "::", "reverseBranchCondition", "(", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ")", "const", "{", "assert", "(", "Cond", ".", "size", "(", ")", "==", "1", "&&", "\"Invalid MCS51 branch condition!\"", ")", ";", ...	[ "Reverses", "the", "branch", "condition", "of", "the", "specified", "condition", "list", ",", "returning", "false", "on", "success", "and", "true", "if", "it", "can", "not", "be", "reversed", "." ]	[ "MCS51", "MCS51", "1", "\"Invalid MCS51 branch condition!\"", "MCS51CC::CondCodes", "MCS51CC::CondCodes", "0", "0" ]	MCS51InstrInfo	reverseBranchCondition	MCS51	MPU	LLVM	19,542	66	1	[]
[ "<s>", "bool", "ARMTargetLowering", "::", "isLegalAddressingMode", "(", "const", "AddrMode", "&", "AM", ",", "const", "Type", "*", "Ty", ")", "const", "{", "if", "(", "!", "isLegalAddressImmediate", "(", "AM", ".", "BaseOffs", ",", "getValueType", "(", "Ty",...	[ "isLegalAddressingMode", "-", "Return", "true", "if", "the", "addressing", "mode", "represented", "by", "AM", "is", "legal", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]	[ "ARM", "ARM", "0", "1", "MVT::i1", "MVT::i8", "MVT::i32", "MVT::i64", "0", "1", "1", "MVT::i16", "2", "MVT::isVoid", "1" ]	ARMISelLowering124	isLegalAddressingMode	ARM	CPU	LLVM	19,543	216	1	[]
[ "<s>", "static", "const", "struct", "riscv_tune_info", "", "riscv_parse_tune", "(", "const", "char", "", "tune_string", ")", "{", "const", "riscv_cpu_info", "*", "cpu", "=", "riscv_find_cpu", "(", "tune_string", ")", ";", "if", "(", "cpu", ")", "tune_string"...	[ "Return", "the", "riscv_tune_info", "entry", "for", "the", "given", "name", "string", "." ]	[ "riscv", "0", "0", "\"unknown cpu %qs for %<-mtune%>\"" ]	riscv	riscv_parse_tune	riscv	CPU	GCC	19,544	82	1	[]
[ "<s>", "bool", "X86InstrInfo", "::", "classifyLEAReg", "(", "MachineInstr", "&", "MI", ",", "const", "MachineOperand", "&", "Src", ",", "unsigned", "Opc", ",", "bool", "AllowSP", ",", "Register", "&", "NewSrc", ",", "bool", "&", "isKill", ",", "MachineOperan...	[ "Given", "an", "operand", "within", "a", "MachineInstr", ",", "insert", "preceding", "code", "to", "put", "it", "into", "the", "right", "format", "for", "a", "particular", "kind", "of", "LEA", "instruction", "." ]	[ "X86", "X86", "X86::LEA32r", "X86::GR64RegClass", "X86::GR32RegClass", "X86::LEA32r", "X86::GR64_NOSPRegClass", "X86::GR32_NOSPRegClass", "X86::LEA64_32r", "\"Undef op doesn't need optimization\"", "X86", "64", "\"Undef op doesn't need optimization\"", "X86::sub_32bit" ]	X86InstrInfo106	classifyLEAReg	X86	CPU	LLVM	19,545	320	1	[]
[ "<s>", "InstructionCost", "RISCVTTIImpl", "::", "getIntImmCostInst", "(", "unsigned", "Opcode", ",", "unsigned", "Idx", ",", "const", "APInt", "&", "Imm", ",", "Type", "", "Ty", ",", "TTI", "::", "TargetCostKind", "CostKind", ",", "Instruction", "", "Inst", ...	[ "Return", "the", "expected", "cost", "of", "materialization", "for", "the", "given", "integer", "immediate", "of", "the", "specified", "type", "for", "a", "given", "instruction", "." ]	[ "RISCV", "RISCV", "\"getIntImmCost can only estimate cost of materialising integers\"", "0", "0U", "1", "64" ]	RISCVTargetTransformInfo	getIntImmCostInst	RISCV	CPU	LLVM	19,546	211	1	[]
[ "<s>", "int", "X86TTIImpl", "::", "getGatherScatterOpCost", "(", "unsigned", "Opcode", ",", "Type", "", "SrcVTy", ",", "Value", "", "Ptr", ",", "bool", "VariableMask", ",", "unsigned", "Alignment", ",", "TTI", "::", "TargetCostKind", "CostKind", ",", "const"...	[ "Calculate", "the", "cost", "of", "Gather", "/", "Scatter", "operation", "." ]	[ "X86", "X86", "1", "\"Unexpected data type for Gather/Scatter\"", "\"Unexpected type for Ptr argument\"", "2", "4" ]	X86TargetTransformInfo38	getGatherScatterOpCost	X86	CPU	LLVM	19,547	256	1	[]
[ "<s>", "bool", "PPCFrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegis...	[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...	[ "PowerPC", "PPC", "PPC", "PPC", "0", "0", "PPC::CR2", "PPC::CR3", "PPC::CR4", "PPC::CR2", "PPC::CR4", "PPC", "\"loadRegFromStackSlot didn't insert any code!\"", "PPC" ]	PPCFrameLowering1	restoreCalleeSavedRegisters	PowerPC	CPU	LLVM	19,548	408	1	[]
[ "<s>", "void", "ARMCallLowering", "::", "splitToValueTypes", "(", "const", "ArgInfo", "&", "OrigArg", ",", "SmallVectorImpl", "<", "ArgInfo", ">", "&", "SplitArgs", ",", "MachineFunction", "&", "MF", ")", "const", "{", "const", "ARMTargetLowering", "&", "TLI", ...	[ "Break", "OrigArgInfo", "into", "one", "or", "more", "pieces", "the", "calling", "convention", "can", "process", ",", "returned", "in", "SplitArgs", "." ]	[ "ARM", "ARM", "ARM", "ARM", "4", "0", "\"Regs / types mismatch\"", "1", "0", "0", "0", "0", "0", "1" ]	ARMCallLowering	splitToValueTypes	ARM	CPU	LLVM	19,549	327	1	[]
[ "<s>", "LoadInst", "", "X86TargetLowering", "::", "lowerIdempotentRMWIntoFencedLoad", "(", "AtomicRMWInst", "", "AI", ")", "const", "{", "unsigned", "NativeWidth", "=", "Subtarget", ".", "is64Bit", "(", ")", "?", "64", ":", "32", ";", "Type", "*", "MemType",...	[ "On", "some", "platforms", ",", "an", "AtomicRMW", "that", "never", "actually", "modifies", "the", "value", "(", "such", "as", "fetch_add", "of", "0", ")", "can", "be", "turned", "into", "a", "fence", "followed", "by", "an", "atomic", "load", "." ]	[ "X86", "X86", "64", "32", "Intrinsic::getDeclaration", "Intrinsic::x86_sse2_mfence" ]	X86ISelLowering149	lowerIdempotentRMWIntoFencedLoad	X86	CPU	LLVM	19,550	202	1	[]
[ "<s>", "static", "void", "init_vselect_insn", "(", "void", ")", "{", "unsigned", "i", ";", "rtx", "x", ";", "x", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "rtvec_alloc", "(", "MAX_VECT_LEN", ")", ")", ";", "for", "(", "i", "=", "0", ";", "i", "<...	[ "Initialize", "vselect_insn", "." ]	[ "i386", "0", "0" ]	i386-expand	init_vselect_insn	i386	CPU	GCC	19,551	92	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "RISCV_EXPAND_PSEUDO_NAME", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "RISCV", "RISCV" ]	RISCVExpandPseudoInsts	getPassName	RISCV	CPU	LLVM	19,552	11	1	[]
[ "<s>", "static", "bool", "mips_hard_regno_call_part_clobbered", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "if", "(", "TARGET_FLOATXX", "&&", "hard_regno_nregs", "(", "regno", ",", "mode", ")", "==", "1", "&&", "FP_REG_P", "(", "re...	[ "Implement", "TARGET_HARD_REGNO_CALL_PART_CLOBBERED", ".", "Odd-numbered", "single-precision", "registers", "are", "not", "considered", "callee-saved", "for", "o32", "FPXX", "as", "they", "will", "be", "clobbered", "when", "run", "on", "an", "FR=1", "FPU", ".", "MSA...	[ "mips", "1", "1", "0", "8" ]	mips7	mips_hard_regno_call_part_clobbered	mips	CPU	GCC	19,553	64	1	[]
[ "<s>", "bool", "PPCTargetLowering", "::", "IsEligibleForTailCallOptimization", "(", "SDValue", "Callee", ",", "CallingConv", "::", "ID", "CalleeCC", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "Se...	[ "IsEligibleForTailCallOptimization", "-", "Check", "whether", "the", "call", "is", "eligible", "for", "tail", "call", "optimization", "." ]	[ "PowerPC", "PPC", "ISD::InputArg", "0", "ISD::ArgFlagsTy" ]	PPCISelLowering (2)7	IsEligibleForTailCallOptimization	PowerPC	CPU	LLVM	19,554	191	1	[]
[ "<s>", "void", "visium_expand_fp_cstore", "(", "rtx", "*", "operands", ",", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "operands", "[", "1", "]", ")", ";", "rtx", "op0", "=", "operands", ...	[ "Expand", "a", "cstore", "of", "OPERANDS", "in", "MODE", "for", "LT/GT/UNGE/UNLE", ".", "We", "generate", "the", "result", "in", "the", "C", "flag", "and", "use", "the", "ADC/SUBC", "instructions", "to", "write", "it", "into", "the", "destination", "register...	[ "visium", "1", "0", "2", "3" ]	visium2	visium_expand_fp_cstore	visium	Virtual ISA	GCC	19,555	170	1	[]
[ "<s>", "static", "int", "bb_earliest_end_cycle", "(", "basic_block", "bb", ",", "rtx", "ignore", ")", "{", "int", "earliest", "=", "0", ";", "rtx_insn", "*", "insn", ";", "FOR_BB_INSNS", "(", "bb", ",", "insn", ")", "{", "int", "cycles", ",", "this_clock...	[ "Return", "the", "number", "of", "cycles", "taken", "by", "BB", ",", "as", "computed", "by", "scheduling", ",", "including", "the", "latencies", "of", "all", "insns", "with", "delay", "slots", ".", "IGNORE", "is", "an", "insn", "we", "should", "ignore", ...	[ "c6x", "0" ]	c6x	bb_earliest_end_cycle	c6x	VLIW	GCC	19,556	108	1	[]
[ "<s>", "TargetLowering", "::", "ConstraintType", "SystemZTargetLowering", "::", "getConstraintType", "(", "StringRef", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", "(", "Constraint", "[", "0", ...	[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]	[ "SystemZ", "SystemZ", "1", "0", "2", "0", "1" ]	SystemZISelLowering57	getConstraintType	SystemZ	CPU	LLVM	19,557	151	1	[]
[ "<s>", "bool", "WebAssemblyFixIrreducibleControlFlow", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"******** Fixing Irreducible Control Flow ******\\n\"", "\"******** Function: \"", "<<", "MF"...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "WebAssembly", "WebAssembly", "\"******** Fixing Irreducible Control Flow ******\\n\"", "\"******** Function: \"" ]	WebAssemblyFixIrreducibleControlFlow1	runOnMachineFunction	WebAssembly	Virtual ISA	LLVM	19,558	94	1	[]
[ "<s>", "int", "PPCInstrInfo", "::", "getOperandLatency", "(", "const", "InstrItineraryData", "", "ItinData", ",", "const", "MachineInstr", "", "DefMI", ",", "unsigned", "DefIdx", ",", "const", "MachineInstr", "*", "UseMI", ",", "unsigned", "UseIdx", ")", "cons...	[ "Compute", "and", "return", "the", "use", "operand", "latency", "of", "a", "given", "pair", "of", "def", "and", "use", "." ]	[ "PowerPC", "PPC", "PPC", "PPC::CRRCRegClass", "PPC::CRBITRCRegClass", "PPC::CRRCRegClass", "PPC::CRBITRCRegClass", "0", "PPC::DIR_7400", "PPC::DIR_750", "PPC::DIR_970", "PPC::DIR_E5500", "PPC::DIR_PWR4", "PPC::DIR_PWR5", "PPC::DIR_PWR5X", "PPC::DIR_PWR6", "PPC::DIR_PWR6X", "PPC::DI...	PPCInstrInfo (3)	getOperandLatency	PowerPC	CPU	LLVM	19,559	279	1	[]
[ "<s>", "static", "void", "rs6000_elf_asm_out_constructor", "(", "rtx", "symbol", ",", "int", "priority", ")", "{", "const", "char", "*", "section", "=", "\".ctors\"", ";", "char", "buf", "[", "16", "]", ";", "if", "(", "priority", "!=", "DEFAULT_INIT_PRIORIT...	[ "Record", "an", "element", "in", "the", "table", "of", "global", "constructors", ".", "SYMBOL", "is", "a", "SYMBOL_REF", "of", "the", "function", "to", "be", "called", ";", "PRIORITY", "is", "a", "number", "between", "0", "and", "MAX_INIT_PRIORITY", ".", "...	[ "rs6000", "\".ctors\"", "16", "\".ctors.%.5u\"", "\"\\t.long (\"", "\")@fixup\\n\"", "1" ]	rs60003	rs6000_elf_asm_out_constructor	rs6000	CPU	GCC	19,560	101	1	[]
[ "<s>", "unsigned", "TPCTTIImpl", "::", "getNumberOfRegisters", "(", "bool", "Vector", ")", "const", "{", "if", "(", "Vector", ")", "return", "40", ";", "return", "32", ";", "}", "</s>" ]	[ "�", "?", "Vector", "TTI", "begin", "�", "?" ]	[ "TPC", "TPC", "40", "32" ]	TPCTargetTransformInfo	getNumberOfRegisters	TPC	Virtual ISA	LLVM	19,561	21	1	[]
[ "<s>", "static", "bool", "legitimate_scaled_address_p", "(", "machine_mode", "mode", ",", "rtx", "op", ",", "bool", "strict", ")", "{", "if", "(", "GET_CODE", "(", "op", ")", "!=", "PLUS", ")", "return", "false", ";", "if", "(", "GET_CODE", "(", "XEXP", ...	[ "TRUE", "if", "op", "is", "an", "scaled", "address", "." ]	[ "arc", "0", "0", "0", "0", "1", "2", "0", "1", "2", "8", "4", "0", "1", "4", "1", "1", "1" ]	arc	legitimate_scaled_address_p	arc	MPU	GCC	19,562	238	1	[]
[ "<s>", "unsigned", "AArch64InstrInfo", "::", "insertBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "", "TBB", ",", "MachineBasicBlock", "", "FBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "const", "DebugLoc", "&", "DL...	[ "Insert", "branch", "code", "into", "the", "end", "of", "the", "specified", "MachineBasicBlock", "." ]	[ "AArch64", "AArch64", "\"insertBranch must not be told to insert a fallthrough\"", "AArch64::B", "4", "1", "AArch64::B", "8", "2" ]	AArch64InstrInfo109	insertBranch	AArch64	CPU	LLVM	19,563	144	1	[]
[ "<s>", "enum", "rtx_code", "ix86_reverse_condition", "(", "enum", "rtx_code", "code", ",", "enum", "machine_mode", "mode", ")", "{", "return", "(", "mode", "!=", "CCFPmode", "&&", "mode", "!=", "CCFPUmode", "?", "reverse_condition", "(", "code", ")", ":", "r...	[ "Worker", "function", "for", "REVERSE_CONDITION", "." ]	[ "i386" ]	i3863	ix86_reverse_condition	i386	CPU	GCC	19,564	35	1	[]
[ "<s>", "static", "const", "char", "*", "aarch64_invalid_conversion", "(", "const_tree", "fromtype", ",", "const_tree", "totype", ")", "{", "if", "(", "element_mode", "(", "fromtype", ")", "!=", "element_mode", "(", "totype", ")", ")", "{", "if", "(", "TYPE_M...	[ "Return", "the", "diagnostic", "message", "string", "if", "conversion", "from", "FROMTYPE", "to", "TOTYPE", "is", "not", "allowed", ",", "NULL", "otherwise", "." ]	[ "aarch64", "\"invalid conversion from type %<bfloat16_t%>\"", "\"invalid conversion to type %<bfloat16_t%>\"" ]	aarch64	aarch64_invalid_conversion	aarch64	CPU	GCC	19,565	61	1	[]
[ "<s>", "static", "void", "rx_get_stack_layout", "(", "unsigned", "int", "", "lowest", ",", "unsigned", "int", "", "highest", ",", "unsigned", "int", "", "register_mask", ",", "unsigned", "int", "", "frame_size", ",", "unsigned", "int", "*", "stack_size", ...	[ "Returns", "either", "the", "lowest", "numbered", "and", "highest", "numbered", "registers", "that", "occupy", "the", "call-saved", "area", "of", "the", "stack", "frame", ",", "if", "the", "registers", "are", "stored", "as", "a", "contiguous", "block", ",", ...	[ "rx", "0", "0", "0", "0", "0", "0", "0", "1", "10", "13", "0", "1", "0", "0", "2", "1", "13", "1", "14", "0", "13", "0", "1", "1", "0", "0", "0", "0" ]	rx3	rx_get_stack_layout	rx	CPU	GCC	19,566	418	1	[]
[ "<s>", "bool", "SIFoldOperands", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "const", "SIInstrInfo", "*", "TII", "=", "static_cast", "<", "const", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AMDGPU", "SI", "SI", "SI", "SI", "1", "1", "0", "0", "\"Folded source from \"", "\" into OpNo \"", "\" of \"" ]	SIFoldOperands62	runOnMachineFunction	AMDGPU	GPU	LLVM	19,567	426	1	[]
[ "<s>", "bool", "X86TTIImpl", "::", "isLegalMaskedLoad", "(", "Type", "*", "DataTy", ",", "int", "Consecutive", ")", "{", "int", "DataWidth", "=", "DataTy", "->", "getPrimitiveSizeInBits", "(", ")", ";", "if", "(", "(", "DataWidth", "<", "32", ")", "\|\|", ...	[ "Return", "true", "if", "the", "target", "supports", "masked", "load", "." ]	[ "X86", "X86", "32", "0" ]	X86TargetTransformInfo	isLegalMaskedLoad	X86	CPU	LLVM	19,568	60	1	[]
[ "<s>", "bool", "SystemZFrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegisterIn...	[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...	[ "SystemZ", "SystemZ", "SystemZ", "SystemZ", "0", "SystemZ::FP64BitRegClass", "SystemZ::FP64BitRegClass", "\"Should be loading %r15 and something else\"", "SystemZ::LMG", "SystemZ::R11D", "SystemZ::R15D", "0", "SystemZ::GR64BitRegClass" ]	SystemZFrameLowering31	restoreCalleeSavedRegisters	SystemZ	CPU	LLVM	19,569	359	1	[]
[ "<s>", "static", "rtx_insn", "", "frame_emit_add_imm", "(", "rtx", "dst", ",", "rtx", "src", ",", "HOST_WIDE_INT", "imm", ",", "rtx", "scratch", ")", "{", "rtx_insn", "", "insn", ";", "if", "(", "satisfies_constraint_K", "(", "GEN_INT", "(", "imm", ")", ...	[ "This", "happens", "after", "reload", ",", "so", "we", "need", "to", "expand", "it", "." ]	[ "spu" ]	spu	frame_emit_add_imm	spu	MPU	GCC	19,570	103	1	[]
[ "<s>", "const", "AArch64Subtarget", "*", "AArch64TargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "Attribute", "CPUAttr", "=", "F", ".", "getFnAttribute", "(", "\"target-cpu\"", ")", ";", "Attribute", "FSAttr", "="...	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "AArch64", "AArch64", "AArch64", "\"target-cpu\"", "\"target-features\"", "AArch64" ]	AArch64TargetMachine33	getSubtargetImpl	AArch64	CPU	LLVM	19,571	132	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesAll", "(", ")", ";", "CallGraphSCCPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "AMDGPU" ]	AMDGPUAnnotateKernelFeatures	getAnalysisUsage	AMDGPU	GPU	LLVM	19,572	24	1	[]
[ "<s>", "int", "pa_shadd_constant_p", "(", "int", "val", ")", "{", "if", "(", "val", "==", "1", "\|\|", "val", "==", "2", "\|\|", "val", "==", "3", ")", "return", "1", ";", "else", "return", "0", ";", "}", "</s>" ]	[ "Return", "1", "if", "the", "given", "constant", "is", "2", ",", "4", ",", "or", "8", ".", "These", "are", "the", "valid", "constants", "for", "shadd", "instructions", "." ]	[ "pa", "1", "2", "3", "1", "0" ]	pa	pa_shadd_constant_p	pa	CPU	GCC	19,573	29	1	[]
[ "<s>", "machine_mode", "s390_dwarf_frame_reg_mode", "(", "int", "regno", ")", "{", "machine_mode", "save_mode", "=", "default_dwarf_frame_reg_mode", "(", "regno", ")", ";", "if", "(", "GENERAL_REGNO_P", "(", "regno", ")", ")", "save_mode", "=", "Pmode", ";", "if...	[ "Return", "the", "proper", "mode", "for", "REGNO", "being", "represented", "in", "the", "dwarf", "unwind", "table", "." ]	[ "s390", "8" ]	s390	s390_dwarf_frame_reg_mode	s390	MPU	GCC	19,574	43	1	[]
[ "<s>", "void", "ARMAsmPrinter", "::", "emitXXStructor", "(", "const", "DataLayout", "&", "DL", ",", "const", "Constant", "*", "CV", ")", "{", "uint64_t", "Size", "=", "getDataLayout", "(", ")", ".", "getTypeAllocSize", "(", "CV", "->", "getType", "(", ")",...	[ "Targets", "can", "override", "this", "to", "change", "how", "global", "constants", "that", "are", "part", "of", "a", "C++", "static/global", "constructor", "list", "are", "emitted", "." ]	[ "ARM", "ARM", "\"C++ constructor pointer had zero size!\"", "\"C++ constructor pointer was not a GlobalValue!\"", "ARM", "ARMII::MO_NO_FLAG", "ARM" ]	ARMAsmPrinter	emitXXStructor	ARM	CPU	LLVM	19,575	110	1	[]
[ "<s>", "void", "rs6000_xcoff_asm_output_aligned_decl_common", "(", "FILE", "", "stream", ",", "tree", "decl", "ATTRIBUTE_UNUSED", ",", "const", "char", "", "name", ",", "unsigned", "HOST_WIDE_INT", "size", ",", "unsigned", "HOST_WIDE_INT", "align", ")", "{", "un...	[ "Output", "assembly", "language", "to", "define", "a", "symbol", "as", "COMMON", "from", "a", "DECL", ",", "possibly", "with", "visibility", "." ]	[ "powerpcspe", "2", "32", "4", "3", "\",\"", "\",\"" ]	powerpcspe	rs6000_xcoff_asm_output_aligned_decl_common	powerpcspe	CPU	GCC	19,576	103	1	[]
[ "<s>", "static", "void", "rs6000_emit_stack_tie", "(", "rtx", "fp", ",", "bool", "hard_frame_needed", ")", "{", "rtvec", "p", ";", "int", "i", ";", "rtx", "regs", "[", "3", "]", ";", "i", "=", "0", ";", "regs", "[", "i", "++", "]", "=", "gen_rtx_RE...	[ "This", "ties", "together", "stack", "memory", "(", "MEM", "with", "an", "alias", "set", "of", "rs6000_sr_alias_set", ")", "and", "the", "change", "to", "the", "stack", "pointer", "." ]	[ "rs6000", "3", "0", "0" ]	rs60004	rs6000_emit_stack_tie	rs6000	CPU	GCC	19,577	147	1	[]
[ "<s>", "static", "void", "alpha_reorg", "(", "void", ")", "{", "if", "(", "current_function_has_exception_handlers", "(", ")", ")", "alpha_pad_function_end", "(", ")", ";", "rtx_insn", "*", "insn", "=", "prev_active_insn", "(", "get_last_insn", "(", ")", ")", ...	[ "Machine", "dependent", "reorg", "pass", "." ]	[ "alpha", "0", "0", "0" ]	alpha	alpha_reorg	alpha	MPU	GCC	19,578	98	1	[]
[ "<s>", "bool", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", ",", "uint64_t", ",", "const", "MCRelaxableFragment", "*", ",", "const", "MCAsmLayout", "&", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]	[ "Simple", "predicate", "for", "targets", "where", "!", "Resolved", "implies", "requiring", "relaxation", "." ]	[ "DLX" ]	DLXAsmBackend	fixupNeedsRelaxation	DLX	CPU	LLVM	19,579	24	1	[]
[ "<s>", "bool", "AArch64CollectLOH", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "const", "MachineDominatorT...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "\"No MachineFunctionInfo for this function!\"", "\"Looking for LOH in \"", "AArch64::COPY", "\"ADRP reaching defs\\n\"", "AArch64", "\"All reaching defs\\n\"", "AArch64" ]	AArch64CollectLOH10	runOnMachineFunction	AArch64	CPU	LLVM	19,580	331	1	[]
[ "<s>", "static", "void", "apply_predication", "(", "const", "function_instance", "&", "instance", ",", "tree", "return_type", ",", "vec", "<", "tree", ">", "&", "argument_types", ")", "{", "if", "(", "instance", ".", "pred", "!=", "PRED_none", ")", "{", "a...	[ "Apply", "predication", "into", "argument_types", "." ]	[ "aarch64", "0", "2", "0" ]	aarch64-sve-builtins-shapes	apply_predication	aarch64	CPU	GCC	19,581	77	1	[]
[ "<s>", "int", "RISCVFrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "unsigned", "&", "FrameReg", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(",...	[ "getFrameIndexReference", "-", "This", "method", "should", "return", "the", "base", "register", "and", "offset", "used", "to", "reference", "a", "frame", "index", "location", "." ]	[ "RISCV", "RISCV", "RISCV", "0", "1", "0", "1", "RISCV::X2", "\"Unexpected combination of stack realignment and varsized objects\"", "RISCV::X2" ]	RISCVFrameLowering26	getFrameIndexReference	RISCV	CPU	LLVM	19,582	260	1	[]
[ "<s>", "bool", "X86TTIImpl", "::", "isLegalNTStore", "(", "Type", "*", "DataType", ",", "Align", "Alignment", ")", "{", "unsigned", "DataSize", "=", "DL", ".", "getTypeStoreSize", "(", "DataType", ")", ";", "if", "(", "ST", "->", "hasSSE4A", "(", ")", "&...	[ "Return", "true", "if", "the", "target", "supports", "nontemporal", "store", "." ]	[ "X86", "X86", "4", "32", "32", "16" ]	X86TargetTransformInfo (2)1	isLegalNTStore	X86	CPU	LLVM	19,583	101	1	[]
[ "<s>", "bool", "AArch64TargetLowering", "::", "useLoadStackGuardNode", "(", ")", "const", "{", "return", "true", ";", "}", "</s>" ]	[ "If", "this", "function", "returns", "true", ",", "SelectionDAGBuilder", "emits", "a", "LOAD_STACK_GUARD", "node", "when", "it", "is", "lowering", "Intrinsic", ":", ":stackprotector", "." ]	[ "AArch64", "AArch64" ]	AArch64ISelLowering (2)1	useLoadStackGuardNode	AArch64	CPU	LLVM	19,584	12	1	[]
[ "<s>", "static", "bool", "trapping_loads_p", "(", "rtx_insn", "*", "insn", ",", "int", "np_reg", ",", "bool", "after_np_branch", ")", "{", "rtx", "mem", "=", "SET_SRC", "(", "single_set", "(", "insn", ")", ")", ";", "if", "(", "!", "after_np_branch", ")"...	[ "Return", "nonzero", "if", "INSN", "contains", "any", "loads", "that", "may", "trap", "." ]	[ "bfin", "1", "1" ]	bfin	trapping_loads_p	bfin	DSP	GCC	19,585	60	1	[]
[ "<s>", "size_t", "HSAILPrintfInfo", "::", "getNumOperands", "(", ")", "{", "return", "mOperands", ".", "size", "(", ")", ";", "}", "</s>" ]	[ "Return", "the", "number", "of", "declared", "MachineOperands", "for", "this", "MachineInstruction", "." ]	[ "HSAIL", "HSAIL" ]	HSAILMachineFunctionInfo	getNumOperands	HSAIL	Virtual ISA	LLVM	19,586	15	1	[]
[ "<s>", "SparcTargetMachine", "::", "SparcTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeMo...	[ "Create", "an", "ILP32", "architecture", "model", "." ]	[ "Sparc", "Sparc", "Sparc", "Sparc" ]	SparcTargetMachine39	SparcTargetMachine	Sparc	CPU	LLVM	19,587	100	1	[]
[ "<s>", "bool", "ARMBaseInstrInfo", "::", "PredicateInstruction", "(", "MachineInstr", "*", "MI", ",", "ArrayRef", "<", "MachineOperand", ">", "Pred", ")", "const", "{", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "isUncondBranc...	[ "Convert", "the", "instruction", "into", "a", "predicated", "instruction", "." ]	[ "ARM", "ARM", "0", "1", "1", "0", "1", "1" ]	ARMBaseInstrInfo (2)3	PredicateInstruction	ARM	CPU	LLVM	19,588	162	1	[]
[ "<s>", "void", "GCNHazardRecognizer", "::", "AdvanceCycle", "(", ")", "{", "if", "(", "!", "CurrCycleInstr", ")", "return", ";", "const", "SIInstrInfo", "", "TII", "=", "static_cast", "<", "const", "SIInstrInfo", "", ">", "(", "MF", ".", "getSubtarget", ...	[ "AdvanceCycle", "-", "This", "callback", "is", "invoked", "whenever", "the", "next", "top-down", "instruction", "to", "be", "scheduled", "can", "not", "issue", "in", "the", "current", "cycle", ",", "either", "because", "of", "latency", "or", "resource", "confl...	[ "AMDGPU", "SI", "SI", "1" ]	GCNHazardRecognizer30	AdvanceCycle	AMDGPU	GPU	LLVM	19,589	105	1	[]
[ "<s>", "bool", "MipsExpandPseudo", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "STI", "=", "&", "static_cast", "<", "const", "MipsSubtarget", "&", ">", "(", "MF", ".", "getSubtarget", "(", ")", ")", ";", "TII", "=", "STI", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Mips", "Mips", "Mips" ]	MipsExpandPseudo12	runOnMachineFunction	Mips	CPU	LLVM	19,590	90	1	[]
[ "<s>", "bool", "SystemZInstrInfo", "::", "PredicateInstruction", "(", "MachineInstr", "&", "MI", ",", "ArrayRef", "<", "MachineOperand", ">", "Pred", ")", "const", "{", "assert", "(", "Pred", ".", "size", "(", ")", "==", "2", "&&", "\"Invalid condition\"", "...	[ "Convert", "the", "instruction", "into", "a", "predicated", "instruction", "." ]	[ "SystemZ", "SystemZ", "2", "\"Invalid condition\"", "0", "1", "0", "15", "\"Invalid predicate\"", "SystemZ::CC", "SystemZ::Trap", "SystemZ::CondTrap", "SystemZ::CC", "SystemZ::Return", "SystemZ::CondReturn", "SystemZ::CC", "SystemZ::CallJG", "0", "1", "1", "0", "SystemZ::Ca...	SystemZInstrInfo77	PredicateInstruction	SystemZ	CPU	LLVM	19,591	478	1	[]
[ "<s>", "int", "X86FrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "unsigned", "&", "FrameReg", ")", "const", "{", "const", "X86RegisterInfo", "*", "RegInfo", "=", "static_cast", "<", "const", "...	[ "getFrameIndexReference", "-", "This", "method", "should", "return", "the", "base", "register", "and", "offset", "used", "to", "reference", "a", "frame", "index", "location", "." ]	[ "X86", "X86", "X86", "X86" ]	X86FrameLowering47	getFrameIndexReference	X86	CPU	LLVM	19,592	75	1	[]
[ "<s>", "void", "addOptimizedRegAlloc", "(", ")", "override", "{", "}", "</s>" ]	[ "addOptimizedRegAlloc", "-", "Add", "passes", "related", "to", "register", "allocation", "." ]	[ "SPIRV" ]	SPIRVTargetMachine	addOptimizedRegAlloc	SPIRV	Virtual ISA	LLVM	19,593	7	1	[]
[ "<s>", "SMLoc", "getEndLoc", "(", ")", "const", "{", "return", "End", ";", "}", "</s>" ]	[ "getEndLoc", "-", "Get", "the", "location", "of", "the", "last", "token", "of", "this", "operand", "." ]	[ "AVR" ]	AVRAsmParser	getEndLoc	AVR	MPU	LLVM	19,594	10	1	[]
[ "<s>", "TargetLowering", "::", "ConstraintWeight", "SystemZTargetLowering", "::", "getSingleConstraintMatchWeight", "(", "AsmOperandInfo", "&", "info", ",", "const", "char", "*", "constraint", ")", "const", "{", "ConstraintWeight", "weight", "=", "CW_Invalid", ";", "V...	[ "Examine", "constraint", "string", "and", "operand", "type", "and", "determine", "a", "weight", "value", "." ]	[ "SystemZ", "SystemZ", "8", "12", "16", "20", "0x7fffffff" ]	SystemZISelLowering (2)	getSingleConstraintMatchWeight	SystemZ	CPU	LLVM	19,595	301	1	[]
[ "<s>", "void", "Tile64FrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "const"...	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "Tile64", "T64::JRP", "\"Can only put epilog before 'jrp' instruction!\"", "T64::LW", "T64::LinkRegister", "T64::FramePointer", "T64::MOVE", "T64::StackPointer", "T64::FramePointer", "T64::ADDI", "T64::FramePointer", "T64::FramePointer", "4", "T64::LW", "T64::FramePointer", "T64::Frame...	Tile64FrameLowering	emitEpilogue	Tile64	VLIW	LLVM	19,596	202	1	[]
[ "<s>", "bool", "MipsConstantIslands", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "mf", ")", "{", "MF", "=", "&", "mf", ";", "MCP", "=", "mf", ".", "getConstantPool", "(", ")", ";", "STI", "=", "&", "mf", ".", "getTarget", "(", ")", ".",...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Mips", "Mips", "Mips", "\"constant island machine function \"", "\"\\n\"", "Mips", "Mips", "Mips", "Mips", "\"constant island processing \"", "\"\\n\"", "0", "0", "\"Beginning CP iteration #\"", "0", "30", "\"Constant Island pass failed to converge!\"", "\"Beginning BR iteration #...	MipsConstantIslandPass1	runOnMachineFunction	Mips	CPU	LLVM	19,597	426	1	[]
[ "<s>", "static", "void", "permute_store", "(", "rtx_insn", "*", "insn", ")", "{", "rtx", "body", "=", "PATTERN", "(", "insn", ")", ";", "rtx", "src_reg", "=", "SET_SRC", "(", "body", ")", ";", "machine_mode", "mode", "=", "GET_MODE", "(", "src_reg", ")...	[ "Convert", "the", "non-permuting", "store", "INSN", "to", "a", "permuting", "one", "." ]	[ "rs6000", "2", "0", "0", "0", "0", "1", "\"Replacing store %d with permuted store\\n\"" ]	rs6000-p8swap	permute_store	rs6000	CPU	GCC	19,598	183	1	[]
[ "<s>", "SUnit", "*", "ConvergingVLIWScheduler", "::", "pickNode", "(", "bool", "&", "IsTopNode", ")", "{", "if", "(", "DAG", "->", "top", "(", ")", "==", "DAG", "->", "bottom", "(", ")", ")", "{", "assert", "(", "Top", ".", "Available", ".", "empty",...	[ "Pick", "the", "next", "node", "to", "schedule", ",", "or", "return", "NULL", "." ]	[ "Hexagon", "\"ReadyQ garbage\"", "\"failed to find the first candidate\"", "\"failed to find the first candidate\"", "\"*** \"", "\"Top\"", "\"Bottom\"", "\" Scheduling instruction in cycle \"", "\" (\"", "\")\\n\"" ]	HexagonMachineScheduler8	pickNode	Hexagon	DSP	LLVM	19,599	290	1	[]

[ "<s>", "bool", "WebAssemblyPeephole", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "DEBUG", "(", "{", "dbgs", "(", ")", "<<", "\"********** Store Results **********\\n\"", "<<", "\"********** Function: \"", "<<", "MF", ".", "getName", "...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "WebAssembly", "WebAssembly", "\"********** Store Results **********\\n\"", "\"********** Function: \"", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly::STORE8_I32", "WebAssembly::STORE16_I32", "WebAssembly::STORE8_I64", "WebAssembly::STORE16_I64", "WebAssembly::STO...

WebAssemblyPeephole1

runOnMachineFunction

WebAssembly

Virtual ISA

LLVM

19,500

420

1

[]

[ "<s>", "bool", "MipsSEInstrInfo", "::", "expandPostRAPseudo", "(", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", "->", "getParent", "(", ")", ";", "switch", "(", "MI", "->", "getDesc", "(", ...

[ "This", "function", "is", "called", "for", "all", "pseudo", "instructions", "that", "remain", "after", "register", "allocation", "." ]

[ "Mips", "Mips", "Mips::RetRA", "Mips::RET", "Mips::PseudoCVT_S_W", "Mips::CVT_S_W", "Mips::MTC1", "Mips::PseudoCVT_D32_W", "Mips::CVT_D32_W", "Mips::MTC1", "Mips::PseudoCVT_S_L", "Mips::CVT_S_L", "Mips::DMTC1", "Mips::PseudoCVT_D64_W", "Mips::CVT_D64_W", "Mips::MTC1", "Mips::PseudoCV...

MipsSEInstrInfo8

expandPostRAPseudo

Mips

CPU

LLVM

19,501

274

1

[]

[ "<s>", "BitVector", "AArch64RegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "AArch64FrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "BitVector", "Reserved", "(", "getNumRegs"...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "AArch64", "AArch64", "AArch64", "AArch64::WSP", "AArch64::WZR", "AArch64::W29", "AArch64", "AArch64::W18", "AArch64", "AArch64::W20", "AArch64::W19" ]

AArch64RegisterInfo37

getReservedRegs

AArch64

CPU

LLVM

19,502

148

1

[]

[ "<s>", "void", "rs6000_emit_le_vsx_store", "(", "rtx", "dest", ",", "rtx", "source", ",", "machine_mode", "mode", ")", "{", "rtx", "tmp", ",", "permute_src", ",", "permute_tmp", ";", "gcc_assert", "(", "!", "reload_in_progress", "&&", "!", "lra_in_progress", "...

[ "Emit", "a", "little-endian", "store", "to", "vector", "memory", "location", "DEST", "from", "VSX", "register", "SOURCE", "in", "mode", "MODE", ".", "The", "store", "is", "done", "with", "two", "permuting", "insn", "'s", "that", "represent", "an", "xxpermdi"...

[ "powerpcspe", "0" ]

powerpcspe

rs6000_emit_le_vsx_store

powerpcspe

CPU

GCC

19,503

120

1

[]

[ "<s>", "MipsSubtarget", "::", "MipsSubtarget", "(", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "bool", "little", ",", "const", "MipsTargetMachine", "&", "TM", ",", "unsigned", "StackAlignOverride", ")", ":", "MipsGenSub...

[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "\"Code generation for MIPS-I is not...

MipsSubtarget44

MipsSubtarget

Mips

CPU

LLVM

19,504

508

1

[]

[ "<s>", "static", "bool", "arm_r3_live_at_start_p", "(", "void", ")", "{", "return", "REGNO_REG_SET_P", "(", "df_get_live_out", "(", "ENTRY_BLOCK_PTR_FOR_FN", "(", "cfun", ")", ")", ",", "3", ")", ";", "}", "</s>" ]

[ "Return", "true", "if", "r3", "is", "live", "at", "the", "start", "of", "the", "function", "." ]

[ "arm", "3" ]

arm

arm_r3_live_at_start_p

arm

CPU

GCC

19,505

22

1

[]

[ "<s>", "void", "setKind", "(", "BaseKind", "K", ")", "{", "Kind", "=", "K", ";", "}", "</s>" ]

[ "Setter", "for", "the", "kind", "of", "this", "node", "." ]

[ "Mips" ]

MipsFastISel

setKind

Mips

CPU

LLVM

19,506

12

1

[]

[ "<s>", "int", "getOperandLatency", "(", "const", "InstrItineraryData", "*", "ItinData", ",", "SDNode", "*", "DefNode", ",", "unsigned", "DefIdx", ",", "SDNode", "*", "UseNode", ",", "unsigned", "UseIdx", ")", "const", "override", "{", "return", "PPCGenInstrInfo"...

[ "Compute", "and", "return", "the", "use", "operand", "latency", "of", "a", "given", "pair", "of", "def", "and", "use", "." ]

[ "PowerPC", "PPC" ]

PPCInstrInfo (2)2

getOperandLatency

PowerPC

CPU

LLVM

19,507

42

1

[]

[ "<s>", "void", "MipsInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "Targ...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "Mips", "Mips", "0", "Mips::CPURegsRegisterClass", "Mips::LW_P8", "Mips::LW", "Mips::CPU64RegsRegisterClass", "Mips::LD_P8", "Mips::LD", "Mips::FGR32RegisterClass", "Mips::LWC1_P8", "Mips::LWC1", "Mips::AFGR64RegisterClass", "Mips::LDC1", "Mips::FGR64RegisterClass", "Mips::LDC164_P8", ...

MipsInstrInfo11

loadRegFromStackSlot

Mips

CPU

LLVM

19,508

190

1

[]

[ "<s>", "static", "void", "mips_expand_vi_constant", "(", "machine_mode", "vmode", ",", "unsigned", "nelt", ",", "rtx", "target", ",", "rtx", "vals", ")", "{", "rtvec", "vec", "=", "shallow_copy_rtvec", "(", "XVEC", "(", "vals", ",", "0", ")", ")", ";", "...

[ "A", "subroutine", "of", "mips_expand_vec_init", ",", "replacing", "all", "of", "the", "non-constant", "elements", "of", "VALS", "with", "zeros", ",", "copy", "the", "constant", "vector", "to", "TARGET", "." ]

[ "mips", "0", "0" ]

mips

mips_expand_vi_constant

mips

CPU

GCC

19,509

94

1

[]

[ "<s>", "int", "ix86_attr_length_vex_default", "(", "rtx_insn", "*", "insn", ",", "bool", "has_0f_opcode", ",", "bool", "has_vex_w", ")", "{", "int", "i", ",", "reg_only", "=", "2", "+", "1", ";", "bool", "has_mem", "=", "false", ";", "if", "(", "!", "h...

[ "Compute", "default", "value", "for", "``", "length_vex", "''", "attribute", ".", "It", "includes", "2", "or", "3", "byte", "VEX", "prefix", "and", "1", "opcode", "byte", "." ]

[ "i386", "2", "1", "3", "1", "2", "1", "1", "0", "3", "1", "3", "1", "3", "1", "2", "1" ]

i3861

ix86_attr_length_vex_default

i386

CPU

GCC

19,510

189

1

[]

[ "<s>", "void", "erase", "(", "iterator", "it", ")", "{", "m_SectToExData", ".", "erase", "(", "it", ")", ";", "}", "</s>" ]

[ "erase", "-", "Erases", "an", "element", "identified", "by", "Key", ",", "if", "it", "exists", "." ]

[ "ARM" ]

ARMException

erase

ARM

CPU

LLVM

19,511

15

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "DominatorTreeWrapperPass", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "DominatorTreeWrapperPass", ">", "(", ")", ";", ...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "R600" ]

SIAnnotateControlFlow

getAnalysisUsage

R600

GPU

LLVM

19,512

36

1

[]

[ "<s>", "unsigned", "getMask", "(", ")", "const", "{", "return", "Mask", ";", "}", "</s>" ]

[ "Return", "the", "mask", "used", "by", "this", "recipe", "." ]

[ "M68k" ]

M68kCollapseMOVEMPass

getMask

M68k

MPU

LLVM

19,513

10

1

[]

[ "<s>", "void", "visium_expand_int_cstore", "(", "rtx", "*", "operands", ",", "enum", "machine_mode", "mode", ")", "{", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "operands", "[", "1", "]", ")", ";", "rtx", "op0", "=", "operands", "[", "0", "]", ...

[ "Expand", "a", "cstore", "of", "OPERANDS", "in", "MODE", "for", "EQ/NE/LTU/GTU/GEU/LEU", ".", "We", "generate", "the", "result", "in", "the", "C", "flag", "and", "use", "the", "ADC/SUBC", "instructions", "to", "write", "it", "into", "the", "destination", "re...

[ "visium", "1", "0", "2", "3" ]

visium2

visium_expand_int_cstore

visium

Virtual ISA

GCC

19,514

222

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "MachineLoopInfo", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "MachineLoopInfo", ">", "(", ")", ";", "MachineFunctionPa...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "Hexagon" ]

HexagonSplitDouble

getAnalysisUsage

Hexagon

DSP

LLVM

19,515

36

1

[]

[ "<s>", "param_iterator", "arg_begin", "(", ")", "const", "{", "return", "ArgumentParams", ".", "begin", "(", ")", ";", "}", "</s>" ]

[ "Return", "the", "iterator", "pointing", "to", "the", "beginning", "of", "the", "argument", "list", "." ]

[ "PTX" ]

PTXParamManager

arg_begin

PTX

GPU

LLVM

19,516

14

1

[]

[ "<s>", "bool", "s390_const_operand_ok", "(", "tree", "arg", ",", "int", "argnum", ",", "int", "op_flags", ",", "tree", "decl", ")", "{", "if", "(", "O_UIMM_P", "(", "op_flags", ")", ")", "{", "unsigned", "HOST_WIDE_INT", "bitwidths", "[", "]", "=", "{", ...

[ "Return", "true", "if", "ARG", "is", "appropriate", "as", "argument", "number", "ARGNUM", "of", "builtin", "DECL", ".", "The", "operand", "flags", "from", "s390-builtins.def", "have", "to", "passed", "as", "OP_FLAGS", "." ]

[ "s390", "1", "2", "3", "4", "5", "8", "12", "16", "32", "4", "0", "0", "0", "0", "0", "0", "0", "0", "0", "12", "1", "1", "1", "16", "120", "\"\"", "0", "5", "5", "5", "\", \"", "\"constant argument %d for builtin %qF is invalid (%s)\"", "\"constant ...

s390

s390_const_operand_ok

s390

MPU

GCC

19,517

425

1

[]

[ "<s>", "static", "int", "s390_sched_score", "(", "rtx_insn", "*", "insn", ")", "{", "unsigned", "int", "mask", "=", "s390_get_sched_attrmask", "(", "insn", ")", ";", "int", "score", "=", "0", ";", "switch", "(", "s390_sched_state", ")", "{", "case", "0", ...

[ "Return", "the", "scheduling", "score", "for", "INSN", ".", "The", "higher", "the", "score", "the", "better", ".", "The", "score", "is", "calculated", "from", "the", "OOO", "scheduling", "attributes", "of", "INSN", "and", "the", "scheduling", "state", "s390_...

[ "s390", "0", "0", "0", "0", "5", "0", "10", "1", "0", "0", "0", "10", "0", "5", "2", "0", "0", "0", "10", "0", "10", "0", "0", "5", "0", "10", "0", "0", "5" ]

s3904

s390_sched_score

s390

MPU

GCC

19,518

238

1

[]

[ "<s>", "static", "void", "aarch64_update_cpp_builtins", "(", "cpp_reader", "*", "pfile", ")", "{", "aarch64_def_or_undef", "(", "flag_unsafe_math_optimizations", ",", "\"__ARM_FP_FAST\"", ",", "pfile", ")", ";", "builtin_define_with_int_value", "(", "\"__ARM_ARCH\"", ",",...

[ "Undefine/redefine", "macros", "that", "depend", "on", "the", "current", "backend", "state", "and", "may", "need", "to", "change", "when", "a", "target", "pragma", "modifies", "the", "backend", "state", "." ]

[ "aarch64", "\"__ARM_FP_FAST\"", "\"__ARM_ARCH\"", "\"__ARM_SIZEOF_MINIMAL_ENUM\"", "1", "4", "\"__AARCH64EB__\"", "\"__ARM_BIG_ENDIAN\"", "\"__AARCH64EL__\"", "\"__ARM_FEATURE_FMA\"", "\"__ARM_FP\"", "0x0E", "\"__ARM_FP16_FORMAT_IEEE\"", "\"__ARM_FP16_ARGS\"", "\"__ARM_FP\"", "\"__ARM_...

aarch64-c2

aarch64_update_cpp_builtins

aarch64

CPU

GCC

19,519

237

1

[]

[ "<s>", "const", "uint32_t", "*", "AVRRegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "const", "AVRMachineFunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<"...

[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]

[ "AVR", "AVR", "AVR", "AVR" ]

AVRRegisterInfo10

getCallPreservedMask

AVR

MPU

LLVM

19,520

45

1

[]

[ "<s>", "bool", "RV16KAsmBackend", "::", "writeNopData", "(", "raw_ostream", "&", "OS", ",", "uint64_t", "Count", ")", "const", "{", "if", "(", "(", "Count", "%", "2", ")", "!=", "0", ")", "return", "false", ";", "Count", "/=", "2", ";", "for", "(", ...

[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]

[ "RV16K", "RV16K", "2", "0", "2", "0", "\"\\0\\0\"", "2" ]

RV16KAsmBackend

writeNopData

RV16K

Virtual ISA

LLVM

19,521

58

1

[]

[ "<s>", "void", "LC3bAsmPrinter", "::", "emitFrameDirective", "(", ")", "{", "}", "</s>" ]

[ "Frame", "Directive", "." ]

[ "LC3b", "LC3b" ]

LC3bAsmPrinter

emitFrameDirective

LC3b

CPU

LLVM

19,522

8

1

[]

[ "<s>", "bool", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "{", "assert", "(", "0", "&&", "\"RelaxInstruction...

[ "Simple", "predicate", "for", "targets", "where", "!", "Resolved", "implies", "requiring", "relaxation", "." ]

[ "Mips", "0", "\"RelaxInstruction() unimplemented\"" ]

MipsAsmBackend11

fixupNeedsRelaxation

Mips

CPU

LLVM

19,523

34

1

[]

[ "<s>", "static", "bool", "mips_scalar_mode_supported_p", "(", "scalar_mode", "mode", ")", "{", "if", "(", "ALL_FIXED_POINT_MODE_P", "(", "mode", ")", "&&", "GET_MODE_PRECISION", "(", "mode", ")", "<=", "2", "*", "BITS_PER_WORD", ")", "return", "true", ";", "re...

[ "Implement", "TARGET_SCALAR_MODE_SUPPORTED_P", "." ]

[ "mips", "2" ]

mips

mips_scalar_mode_supported_p

mips

CPU

GCC

19,524

34

1

[]

[ "<s>", "unsigned", "int", "TMS320C64XRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "llvm_unreachable", "(", "\"Unimplemented function getFrameRegister\\n\"", ")", ";", "}", "</s>" ]

[ "Debug", "information", "queries", "." ]

[ "TMS320C64X", "TMS320C64X", "\"Unimplemented function getFrameRegister\\n\"" ]

TMS320C64XRegisterInfo

getFrameRegister

TMS320C64X

VLIW

LLVM

19,525

19

1

[]

[ "<s>", "bool", "RISCVInstrInfo", "::", "reverseBranchCondition", "(", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ")", "const", "{", "assert", "(", "(", "Cond", ".", "size", "(", ")", "==", "3", ")", "&&", "\"Invalid branch condition!\"", ")", ...

[ "Reverses", "the", "branch", "condition", "of", "the", "specified", "condition", "list", ",", "returning", "false", "on", "success", "and", "true", "if", "it", "can", "not", "be", "reversed", "." ]

[ "RISCV", "RISCV", "3", "\"Invalid branch condition!\"", "RISCVCC::CondCode", "0", "0" ]

RISCVInstrInfo (2)

reverseBranchCondition

RISCV

CPU

LLVM

19,526

66

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"Hexagon Split TFRCondSets\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "Hexagon", "\"Hexagon Split TFRCondSets\"" ]

HexagonSplitTFRCondSets

getPassName

Hexagon

DSP

LLVM

19,527

13

1

[]

[ "<s>", "void", "SIWholeQuadMode", "::", "processBlock", "(", "MachineBasicBlock", "&", "MBB", ",", "unsigned", "LiveMaskReg", ",", "bool", "isEntry", ")", "{", "auto", "BII", "=", "Blocks", ".", "find", "(", "&", "MBB", ")", ";", "if", "(", "BII", "==", ...

[ "processBlock", "-", "If", "there", "are", "any", "predecessors", "whose", "control", "can", "be", "threaded", "through", "to", "a", "successor", ",", "transform", "them", "now", "." ]

[ "AMDGPU", "SI", "\"\\nProcessing block BB#\"", "\":\\n\"", "0", "0", "0", "AMDGPU::SI_ELSE", "3", "1", "AMDGPU::SReg_64RegClass", "0", "0" ]

SIWholeQuadMode29

processBlock

AMDGPU

GPU

LLVM

19,528

468

1

[]

[ "<s>", "static", "int", "n_regs_saved_by_prologue", "(", "void", ")", "{", "e_funkind", "fkind", "=", "funkind", "(", "TREE_TYPE", "(", "current_function_decl", ")", ")", ";", "bool", "is_inthandler", "=", "fkind", "!=", "SUBROUTINE", ";", "tree", "attrs", "="...

[ "Return", "the", "number", "of", "registers", "pushed", "during", "the", "prologue", "." ]

[ "bfin", "\"saveall\"", "8", "6", "2", "\"nesting\"", "1", "2", "1" ]

bfin2

n_regs_saved_by_prologue

bfin

DSP

GCC

19,529

200

1

[]

[ "<s>", "int", "alpha_store_data_bypass_p", "(", "rtx_insn", "*", "out_insn", ",", "rtx_insn", "*", "in_insn", ")", "{", "rtx", "in_set", "=", "single_set", "(", "in_insn", ")", ";", "if", "(", "in_set", ")", "return", "alpha_store_data_bypass_p_1", "(", "out_i...

[ "True", "if", "the", "dependency", "between", "OUT_INSN", "and", "IN_INSN", "is", "on", "the", "store", "data", "not", "the", "address", "operand", "(", "s", ")", "of", "the", "store", ".", "IN_INSN", "and", "OUT_INSN", "must", "be", "either", "a", "sing...

[ "alpha", "0", "0", "0" ]

alpha1

alpha_store_data_bypass_p

alpha

MPU

GCC

19,530

137

1

[]

[ "<s>", "static", "bool", "rs6000_vectorize_vec_perm_const_ok", "(", "machine_mode", "vmode", ",", "const", "unsigned", "char", "*", "sel", ")", "{", "if", "(", "TARGET_ALTIVEC", ")", "return", "true", ";", "if", "(", "(", "TARGET_PAIRED_FLOAT", "&&", "vmode", ...

[ "Test", "whether", "a", "constant", "permutation", "is", "supported", "." ]

[ "rs6000", "1", "2", "0", "1" ]

rs60004

rs6000_vectorize_vec_perm_const_ok

rs6000

CPU

GCC

19,531

89

1

[]

[ "<s>", "static", "void", "cris_print_operand_address", "(", "FILE", "*", "file", ",", "machine_mode", ",", "rtx", "x", ")", "{", "putc", "(", "'['", ",", "file", ")", ";", "if", "(", "CONSTANT_ADDRESS_P", "(", "x", ")", ")", "cris_output_addr_const", "(", ...

[ "The", "PRINT_OPERAND_ADDRESS", "worker", "." ]

[ "cris", "0", "1", "\"unrecognized address\"", "0", "\"unrecognized address\"" ]

cris

cris_print_operand_address

cris

MPU

GCC

19,532

198

1

[]

[ "<s>", "const", "Triple", "&", "getTargetTriple", "(", ")", "const", "{", "return", "TargetTriple", ";", "}", "</s>" ]

[ "Get", "the", "target", "triple", "which", "is", "a", "string", "describing", "the", "target", "host", "." ]

[ "M68k" ]

M68kSubtarget

getTargetTriple

M68k

MPU

LLVM

19,533

12

1

[]

[ "<s>", "void", "altivec_expand_stvex_be", "(", "rtx", "op0", ",", "rtx", "op1", ",", "machine_mode", "mode", ",", "unsigned", "unspec", ")", "{", "machine_mode", "inner_mode", "=", "GET_MODE_INNER", "(", "mode", ")", ";", "rtx", "tmp", "=", "gen_reg_rtx", "(...

[ "Generate", "code", "for", "a", "``", "stve", "*", "x", "''", "built-in", "for", "a", "little", "endian", "target", "with", "-maltivec=be", "specified", ".", "Issue", "the", "store", "preceded", "by", "an", "element-reversing", "permute", "." ]

[ "rs6000", "1", "3" ]

rs60005

altivec_expand_stvex_be

rs6000

CPU

GCC

19,534

109

1

[]

[ "<s>", "bool", "MipsTargetLowering", "::", "shouldFoldConstantShiftPairToMask", "(", "const", "SDNode", "*", "N", ",", "CombineLevel", "Level", ")", "const", "{", "if", "(", "N", "->", "getOperand", "(", "0", ")", ".", "getValueType", "(", ")", ".", "isVecto...

[ "Return", "true", "if", "it", "is", "profitable", "to", "fold", "a", "pair", "of", "shifts", "into", "a", "mask", "." ]

[ "Mips", "Mips", "0" ]

MipsISelLowering (2)4

shouldFoldConstantShiftPairToMask

Mips

CPU

LLVM

19,535

39

1

[]

[ "<s>", "void", "*", "getAdjustedAnalysisPointer", "(", "const", "void", "*", "ID", ")", "override", "{", "if", "(", "ID", "==", "&", "TargetTransformInfo", "::", "ID", ")", "return", "(", "TargetTransformInfo", "*", ")", "this", ";", "return", "this", ";",...

[ "getAdjustedAnalysisPointer", "-", "This", "method", "is", "used", "when", "a", "pass", "implements", "an", "analysis", "interface", "through", "multiple", "inheritance", "." ]

[ "AArch64" ]

AArch64TargetTransformInfo1

getAdjustedAnalysisPointer

AArch64

CPU

LLVM

19,536

31

1

[]

[ "<s>", "void", "maybe_unlink", "(", "const", "char", "*", "file", ")", "{", "if", "(", "!", "debug", ")", "{", "if", "(", "unlink_if_ordinary", "(", "file", ")", "&&", "errno", "!=", "ENOENT", ")", "fatal_error", "(", "input_location", ",", "\"deleting f...

[ "Unlink", "a", "temporary", "file", "unless", "requested", "otherwise", "." ]

[ "nvptx", "\"deleting file %s: %m\"", "\"[Leaving %s]\\n\"" ]

mkoffload2

maybe_unlink

nvptx

GPU

GCC

19,537

47

1

[]

[ "<s>", "AArch64TargetMachine", "::", "AArch64TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "...

[ "Create", "an", "AArch64", "architecture", "model", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64", "0", "24", "32", "32", "24", "24" ]

AArch64TargetMachine46

AArch64TargetMachine

AArch64

CPU

LLVM

19,538

301

1

[]

[ "<s>", "void", "PPCPassConfig", "::", "addIRPasses", "(", ")", "{", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createPPCBoolRetToIntPass", "(", ")", ")", ";", "addPass", "(", "createAtomicExpandPas...

[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]

[ "PowerPC", "PPC", "PPC", "PPC", "0" ]

PPCTargetMachine28

addIRPasses

PowerPC

CPU

LLVM

19,539

134

1

[]

[ "<s>", "static", "bool", "mips_expand_vselect", "(", "rtx", "target", ",", "rtx", "op0", ",", "const", "unsigned", "char", "*", "perm", ",", "unsigned", "nelt", ")", "{", "rtx", "rperm", "[", "MAX_VECT_LEN", "]", ",", "x", ";", "rtx_insn", "*", "insn", ...

[ "Construct", "(", "set", "target", "(", "vec_select", "op0", "(", "parallel", "perm", ")", ")", ")", "and", "return", "true", "if", "that", "'s", "a", "valid", "instruction", "in", "the", "active", "ISA", "." ]

[ "mips", "0", "0" ]

mips4

mips_expand_vselect

mips

CPU

GCC

19,540

130

1

[]

[ "<s>", "extern", "machine_mode", "vax_select_cc_mode", "(", "enum", "rtx_code", "op", ",", "rtx", "x", "ATTRIBUTE_UNUSED", ",", "rtx", "y", "ATTRIBUTE_UNUSED", ")", "{", "switch", "(", "op", ")", "{", "default", ":", "gcc_unreachable", "(", ")", ";", "case",...

[ "Given", "a", "comparison", "code", "(", "NE", ",", "EQ", ",", "etc", ".", ")", "and", "the", "operands", "of", "a", "COMPARE", ",", "return", "the", "mode", "to", "be", "used", "for", "the", "comparison", ".", "As", "we", "have", "the", "same", "i...

[ "vax" ]

vax

vax_select_cc_mode

vax

CPU

GCC

19,541

72

1

[]

[ "<s>", "bool", "MCS51InstrInfo", "::", "reverseBranchCondition", "(", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ")", "const", "{", "assert", "(", "Cond", ".", "size", "(", ")", "==", "1", "&&", "\"Invalid MCS51 branch condition!\"", ")", ";", ...

[ "Reverses", "the", "branch", "condition", "of", "the", "specified", "condition", "list", ",", "returning", "false", "on", "success", "and", "true", "if", "it", "can", "not", "be", "reversed", "." ]

[ "MCS51", "MCS51", "1", "\"Invalid MCS51 branch condition!\"", "MCS51CC::CondCodes", "MCS51CC::CondCodes", "0", "0" ]

MCS51InstrInfo

reverseBranchCondition

MCS51

MPU

LLVM

19,542

66

1

[]

[ "<s>", "bool", "ARMTargetLowering", "::", "isLegalAddressingMode", "(", "const", "AddrMode", "&", "AM", ",", "const", "Type", "*", "Ty", ")", "const", "{", "if", "(", "!", "isLegalAddressImmediate", "(", "AM", ".", "BaseOffs", ",", "getValueType", "(", "Ty",...

[ "isLegalAddressingMode", "-", "Return", "true", "if", "the", "addressing", "mode", "represented", "by", "AM", "is", "legal", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]

[ "ARM", "ARM", "0", "1", "MVT::i1", "MVT::i8", "MVT::i32", "MVT::i64", "0", "1", "1", "MVT::i16", "2", "MVT::isVoid", "1" ]

ARMISelLowering124

isLegalAddressingMode

ARM

CPU

LLVM

19,543

216

1

[]

[ "<s>", "static", "const", "struct", "riscv_tune_info", "*", "riscv_parse_tune", "(", "const", "char", "*", "tune_string", ")", "{", "const", "riscv_cpu_info", "*", "cpu", "=", "riscv_find_cpu", "(", "tune_string", ")", ";", "if", "(", "cpu", ")", "tune_string"...

[ "Return", "the", "riscv_tune_info", "entry", "for", "the", "given", "name", "string", "." ]

[ "riscv", "0", "0", "\"unknown cpu %qs for %<-mtune%>\"" ]

riscv

riscv_parse_tune

riscv

CPU

GCC

19,544

82

1

[]

[ "<s>", "bool", "X86InstrInfo", "::", "classifyLEAReg", "(", "MachineInstr", "&", "MI", ",", "const", "MachineOperand", "&", "Src", ",", "unsigned", "Opc", ",", "bool", "AllowSP", ",", "Register", "&", "NewSrc", ",", "bool", "&", "isKill", ",", "MachineOperan...

[ "Given", "an", "operand", "within", "a", "MachineInstr", ",", "insert", "preceding", "code", "to", "put", "it", "into", "the", "right", "format", "for", "a", "particular", "kind", "of", "LEA", "instruction", "." ]

[ "X86", "X86", "X86::LEA32r", "X86::GR64RegClass", "X86::GR32RegClass", "X86::LEA32r", "X86::GR64_NOSPRegClass", "X86::GR32_NOSPRegClass", "X86::LEA64_32r", "\"Undef op doesn't need optimization\"", "X86", "64", "\"Undef op doesn't need optimization\"", "X86::sub_32bit" ]

X86InstrInfo106

classifyLEAReg

X86

CPU

LLVM

19,545

320

1

[]

[ "<s>", "InstructionCost", "RISCVTTIImpl", "::", "getIntImmCostInst", "(", "unsigned", "Opcode", ",", "unsigned", "Idx", ",", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ",", "TTI", "::", "TargetCostKind", "CostKind", ",", "Instruction", "*", "Inst", ...

[ "Return", "the", "expected", "cost", "of", "materialization", "for", "the", "given", "integer", "immediate", "of", "the", "specified", "type", "for", "a", "given", "instruction", "." ]

[ "RISCV", "RISCV", "\"getIntImmCost can only estimate cost of materialising integers\"", "0", "0U", "1", "64" ]

RISCVTargetTransformInfo

getIntImmCostInst

RISCV

CPU

LLVM

19,546

211

1

[]

[ "<s>", "int", "X86TTIImpl", "::", "getGatherScatterOpCost", "(", "unsigned", "Opcode", ",", "Type", "*", "SrcVTy", ",", "Value", "*", "Ptr", ",", "bool", "VariableMask", ",", "unsigned", "Alignment", ",", "TTI", "::", "TargetCostKind", "CostKind", ",", "const"...

[ "Calculate", "the", "cost", "of", "Gather", "/", "Scatter", "operation", "." ]

[ "X86", "X86", "1", "\"Unexpected data type for Gather/Scatter\"", "\"Unexpected type for Ptr argument\"", "2", "4" ]

X86TargetTransformInfo38

getGatherScatterOpCost

X86

CPU

LLVM

19,547

256

1

[]

[ "<s>", "bool", "PPCFrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegis...

[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...

[ "PowerPC", "PPC", "PPC", "PPC", "0", "0", "PPC::CR2", "PPC::CR3", "PPC::CR4", "PPC::CR2", "PPC::CR4", "PPC", "\"loadRegFromStackSlot didn't insert any code!\"", "PPC" ]

PPCFrameLowering1

restoreCalleeSavedRegisters

PowerPC

CPU

LLVM

19,548

408

1

[]

[ "<s>", "void", "ARMCallLowering", "::", "splitToValueTypes", "(", "const", "ArgInfo", "&", "OrigArg", ",", "SmallVectorImpl", "<", "ArgInfo", ">", "&", "SplitArgs", ",", "MachineFunction", "&", "MF", ")", "const", "{", "const", "ARMTargetLowering", "&", "TLI", ...

[ "Break", "OrigArgInfo", "into", "one", "or", "more", "pieces", "the", "calling", "convention", "can", "process", ",", "returned", "in", "SplitArgs", "." ]

[ "ARM", "ARM", "ARM", "ARM", "4", "0", "\"Regs / types mismatch\"", "1", "0", "0", "0", "0", "0", "1" ]

ARMCallLowering

splitToValueTypes

ARM

CPU

LLVM

19,549

327

1

[]

[ "<s>", "LoadInst", "*", "X86TargetLowering", "::", "lowerIdempotentRMWIntoFencedLoad", "(", "AtomicRMWInst", "*", "AI", ")", "const", "{", "unsigned", "NativeWidth", "=", "Subtarget", ".", "is64Bit", "(", ")", "?", "64", ":", "32", ";", "Type", "*", "MemType",...

[ "On", "some", "platforms", ",", "an", "AtomicRMW", "that", "never", "actually", "modifies", "the", "value", "(", "such", "as", "fetch_add", "of", "0", ")", "can", "be", "turned", "into", "a", "fence", "followed", "by", "an", "atomic", "load", "." ]

[ "X86", "X86", "64", "32", "Intrinsic::getDeclaration", "Intrinsic::x86_sse2_mfence" ]

X86ISelLowering149

lowerIdempotentRMWIntoFencedLoad

X86

CPU

LLVM

19,550

202

1

[]

[ "<s>", "static", "void", "init_vselect_insn", "(", "void", ")", "{", "unsigned", "i", ";", "rtx", "x", ";", "x", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "rtvec_alloc", "(", "MAX_VECT_LEN", ")", ")", ";", "for", "(", "i", "=", "0", ";", "i", "<...

[ "Initialize", "vselect_insn", "." ]

[ "i386", "0", "0" ]

i386-expand

init_vselect_insn

i386

CPU

GCC

19,551

92

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "RISCV_EXPAND_PSEUDO_NAME", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "RISCV", "RISCV" ]

RISCVExpandPseudoInsts

getPassName

RISCV

CPU

LLVM

19,552

11

1

[]

[ "<s>", "static", "bool", "mips_hard_regno_call_part_clobbered", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "if", "(", "TARGET_FLOATXX", "&&", "hard_regno_nregs", "(", "regno", ",", "mode", ")", "==", "1", "&&", "FP_REG_P", "(", "re...

[ "Implement", "TARGET_HARD_REGNO_CALL_PART_CLOBBERED", ".", "Odd-numbered", "single-precision", "registers", "are", "not", "considered", "callee-saved", "for", "o32", "FPXX", "as", "they", "will", "be", "clobbered", "when", "run", "on", "an", "FR=1", "FPU", ".", "MSA...

[ "mips", "1", "1", "0", "8" ]

mips7

mips_hard_regno_call_part_clobbered

mips

CPU

GCC

19,553

64

1

[]

[ "<s>", "bool", "PPCTargetLowering", "::", "IsEligibleForTailCallOptimization", "(", "SDValue", "Callee", ",", "CallingConv", "::", "ID", "CalleeCC", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "Se...

[ "IsEligibleForTailCallOptimization", "-", "Check", "whether", "the", "call", "is", "eligible", "for", "tail", "call", "optimization", "." ]

[ "PowerPC", "PPC", "ISD::InputArg", "0", "ISD::ArgFlagsTy" ]

PPCISelLowering (2)7

IsEligibleForTailCallOptimization

PowerPC

CPU

LLVM

19,554

191

1

[]

[ "<s>", "void", "visium_expand_fp_cstore", "(", "rtx", "*", "operands", ",", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "operands", "[", "1", "]", ")", ";", "rtx", "op0", "=", "operands", ...

[ "Expand", "a", "cstore", "of", "OPERANDS", "in", "MODE", "for", "LT/GT/UNGE/UNLE", ".", "We", "generate", "the", "result", "in", "the", "C", "flag", "and", "use", "the", "ADC/SUBC", "instructions", "to", "write", "it", "into", "the", "destination", "register...

[ "visium", "1", "0", "2", "3" ]

visium2

visium_expand_fp_cstore

visium

Virtual ISA

GCC

19,555

170

1

[]

[ "<s>", "static", "int", "bb_earliest_end_cycle", "(", "basic_block", "bb", ",", "rtx", "ignore", ")", "{", "int", "earliest", "=", "0", ";", "rtx_insn", "*", "insn", ";", "FOR_BB_INSNS", "(", "bb", ",", "insn", ")", "{", "int", "cycles", ",", "this_clock...

[ "Return", "the", "number", "of", "cycles", "taken", "by", "BB", ",", "as", "computed", "by", "scheduling", ",", "including", "the", "latencies", "of", "all", "insns", "with", "delay", "slots", ".", "IGNORE", "is", "an", "insn", "we", "should", "ignore", ...

[ "c6x", "0" ]

c6x

bb_earliest_end_cycle

c6x

VLIW

GCC

19,556

108

1

[]

[ "<s>", "TargetLowering", "::", "ConstraintType", "SystemZTargetLowering", "::", "getConstraintType", "(", "StringRef", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", "(", "Constraint", "[", "0", ...

[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]

[ "SystemZ", "SystemZ", "1", "0", "2", "0", "1" ]

SystemZISelLowering57

getConstraintType

SystemZ

CPU

LLVM

19,557

151

1

[]

[ "<s>", "bool", "WebAssemblyFixIrreducibleControlFlow", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"********** Fixing Irreducible Control Flow **********\\n\"", "\"********** Function: \"", "<<", "MF"...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "WebAssembly", "WebAssembly", "\"********** Fixing Irreducible Control Flow **********\\n\"", "\"********** Function: \"" ]

WebAssemblyFixIrreducibleControlFlow1

runOnMachineFunction

WebAssembly

Virtual ISA

LLVM

19,558

94

1

[]

[ "<s>", "int", "PPCInstrInfo", "::", "getOperandLatency", "(", "const", "InstrItineraryData", "*", "ItinData", ",", "const", "MachineInstr", "*", "DefMI", ",", "unsigned", "DefIdx", ",", "const", "MachineInstr", "*", "UseMI", ",", "unsigned", "UseIdx", ")", "cons...

[ "Compute", "and", "return", "the", "use", "operand", "latency", "of", "a", "given", "pair", "of", "def", "and", "use", "." ]

[ "PowerPC", "PPC", "PPC", "PPC::CRRCRegClass", "PPC::CRBITRCRegClass", "PPC::CRRCRegClass", "PPC::CRBITRCRegClass", "0", "PPC::DIR_7400", "PPC::DIR_750", "PPC::DIR_970", "PPC::DIR_E5500", "PPC::DIR_PWR4", "PPC::DIR_PWR5", "PPC::DIR_PWR5X", "PPC::DIR_PWR6", "PPC::DIR_PWR6X", "PPC::DI...

PPCInstrInfo (3)

getOperandLatency

PowerPC

CPU

LLVM

19,559

279

1

[]

[ "<s>", "static", "void", "rs6000_elf_asm_out_constructor", "(", "rtx", "symbol", ",", "int", "priority", ")", "{", "const", "char", "*", "section", "=", "\".ctors\"", ";", "char", "buf", "[", "16", "]", ";", "if", "(", "priority", "!=", "DEFAULT_INIT_PRIORIT...

[ "Record", "an", "element", "in", "the", "table", "of", "global", "constructors", ".", "SYMBOL", "is", "a", "SYMBOL_REF", "of", "the", "function", "to", "be", "called", ";", "PRIORITY", "is", "a", "number", "between", "0", "and", "MAX_INIT_PRIORITY", ".", "...

[ "rs6000", "\".ctors\"", "16", "\".ctors.%.5u\"", "\"\\t.long (\"", "\")@fixup\\n\"", "1" ]

rs60003

rs6000_elf_asm_out_constructor

rs6000

CPU

GCC

19,560

101

1

[]

[ "<s>", "unsigned", "TPCTTIImpl", "::", "getNumberOfRegisters", "(", "bool", "Vector", ")", "const", "{", "if", "(", "Vector", ")", "return", "40", ";", "return", "32", ";", "}", "</s>" ]

[ "�", "?", "Vector", "TTI", "begin", "�", "?" ]

[ "TPC", "TPC", "40", "32" ]

TPCTargetTransformInfo

getNumberOfRegisters

TPC

Virtual ISA

LLVM

19,561

21

1

[]

[ "<s>", "static", "bool", "legitimate_scaled_address_p", "(", "machine_mode", "mode", ",", "rtx", "op", ",", "bool", "strict", ")", "{", "if", "(", "GET_CODE", "(", "op", ")", "!=", "PLUS", ")", "return", "false", ";", "if", "(", "GET_CODE", "(", "XEXP", ...

[ "TRUE", "if", "op", "is", "an", "scaled", "address", "." ]

[ "arc", "0", "0", "0", "0", "1", "2", "0", "1", "2", "8", "4", "0", "1", "4", "1", "1", "1" ]

arc

legitimate_scaled_address_p

arc

MPU

GCC

19,562

238

1

[]

[ "<s>", "unsigned", "AArch64InstrInfo", "::", "insertBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "TBB", ",", "MachineBasicBlock", "*", "FBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "const", "DebugLoc", "&", "DL...

[ "Insert", "branch", "code", "into", "the", "end", "of", "the", "specified", "MachineBasicBlock", "." ]

[ "AArch64", "AArch64", "\"insertBranch must not be told to insert a fallthrough\"", "AArch64::B", "4", "1", "AArch64::B", "8", "2" ]

AArch64InstrInfo109

insertBranch

AArch64

CPU

LLVM

19,563

144

1

[]

[ "<s>", "enum", "rtx_code", "ix86_reverse_condition", "(", "enum", "rtx_code", "code", ",", "enum", "machine_mode", "mode", ")", "{", "return", "(", "mode", "!=", "CCFPmode", "&&", "mode", "!=", "CCFPUmode", "?", "reverse_condition", "(", "code", ")", ":", "r...

[ "Worker", "function", "for", "REVERSE_CONDITION", "." ]

[ "i386" ]

i3863

ix86_reverse_condition

i386

CPU

GCC

19,564

35

1

[]

[ "<s>", "static", "const", "char", "*", "aarch64_invalid_conversion", "(", "const_tree", "fromtype", ",", "const_tree", "totype", ")", "{", "if", "(", "element_mode", "(", "fromtype", ")", "!=", "element_mode", "(", "totype", ")", ")", "{", "if", "(", "TYPE_M...

[ "Return", "the", "diagnostic", "message", "string", "if", "conversion", "from", "FROMTYPE", "to", "TOTYPE", "is", "not", "allowed", ",", "NULL", "otherwise", "." ]

[ "aarch64", "\"invalid conversion from type %<bfloat16_t%>\"", "\"invalid conversion to type %<bfloat16_t%>\"" ]

aarch64

aarch64_invalid_conversion

aarch64

CPU

GCC

19,565

61

1

[]

[ "<s>", "static", "void", "rx_get_stack_layout", "(", "unsigned", "int", "*", "lowest", ",", "unsigned", "int", "*", "highest", ",", "unsigned", "int", "*", "register_mask", ",", "unsigned", "int", "*", "frame_size", ",", "unsigned", "int", "*", "stack_size", ...

[ "Returns", "either", "the", "lowest", "numbered", "and", "highest", "numbered", "registers", "that", "occupy", "the", "call-saved", "area", "of", "the", "stack", "frame", ",", "if", "the", "registers", "are", "stored", "as", "a", "contiguous", "block", ",", ...

[ "rx", "0", "0", "0", "0", "0", "0", "0", "1", "10", "13", "0", "1", "0", "0", "2", "1", "13", "1", "14", "0", "13", "0", "1", "1", "0", "0", "0", "0" ]

rx3

rx_get_stack_layout

rx

CPU

GCC

19,566

418

1

[]

[ "<s>", "bool", "SIFoldOperands", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "const", "SIInstrInfo", "*", "TII", "=", "static_cast", "<", "const", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AMDGPU", "SI", "SI", "SI", "SI", "1", "1", "0", "0", "\"Folded source from \"", "\" into OpNo \"", "\" of \"" ]

SIFoldOperands62

runOnMachineFunction

AMDGPU

GPU

LLVM

19,567

426

1

[]

[ "<s>", "bool", "X86TTIImpl", "::", "isLegalMaskedLoad", "(", "Type", "*", "DataTy", ",", "int", "Consecutive", ")", "{", "int", "DataWidth", "=", "DataTy", "->", "getPrimitiveSizeInBits", "(", ")", ";", "if", "(", "(", "DataWidth", "<", "32", ")", "||", ...

[ "Return", "true", "if", "the", "target", "supports", "masked", "load", "." ]

[ "X86", "X86", "32", "0" ]

X86TargetTransformInfo

isLegalMaskedLoad

X86

CPU

LLVM

19,568

60

1

[]

[ "<s>", "bool", "SystemZFrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegisterIn...

[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...

[ "SystemZ", "SystemZ", "SystemZ", "SystemZ", "0", "SystemZ::FP64BitRegClass", "SystemZ::FP64BitRegClass", "\"Should be loading %r15 and something else\"", "SystemZ::LMG", "SystemZ::R11D", "SystemZ::R15D", "0", "SystemZ::GR64BitRegClass" ]

SystemZFrameLowering31

restoreCalleeSavedRegisters

SystemZ

CPU

LLVM

19,569

359

1

[]

[ "<s>", "static", "rtx_insn", "*", "frame_emit_add_imm", "(", "rtx", "dst", ",", "rtx", "src", ",", "HOST_WIDE_INT", "imm", ",", "rtx", "scratch", ")", "{", "rtx_insn", "*", "insn", ";", "if", "(", "satisfies_constraint_K", "(", "GEN_INT", "(", "imm", ")", ...

[ "This", "happens", "after", "reload", ",", "so", "we", "need", "to", "expand", "it", "." ]

[ "spu" ]

spu

frame_emit_add_imm

spu

MPU

GCC

19,570

103

1

[]

[ "<s>", "const", "AArch64Subtarget", "*", "AArch64TargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "Attribute", "CPUAttr", "=", "F", ".", "getFnAttribute", "(", "\"target-cpu\"", ")", ";", "Attribute", "FSAttr", "="...

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "AArch64", "AArch64", "AArch64", "\"target-cpu\"", "\"target-features\"", "AArch64" ]

AArch64TargetMachine33

getSubtargetImpl

AArch64

CPU

LLVM

19,571

132

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesAll", "(", ")", ";", "CallGraphSCCPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "AMDGPU" ]

AMDGPUAnnotateKernelFeatures

getAnalysisUsage

AMDGPU

GPU

LLVM

19,572

24

1

[]

[ "<s>", "int", "pa_shadd_constant_p", "(", "int", "val", ")", "{", "if", "(", "val", "==", "1", "||", "val", "==", "2", "||", "val", "==", "3", ")", "return", "1", ";", "else", "return", "0", ";", "}", "</s>" ]

[ "Return", "1", "if", "the", "given", "constant", "is", "2", ",", "4", ",", "or", "8", ".", "These", "are", "the", "valid", "constants", "for", "shadd", "instructions", "." ]

[ "pa", "1", "2", "3", "1", "0" ]

pa

pa_shadd_constant_p

pa

CPU

GCC

19,573

29

1

[]

[ "<s>", "machine_mode", "s390_dwarf_frame_reg_mode", "(", "int", "regno", ")", "{", "machine_mode", "save_mode", "=", "default_dwarf_frame_reg_mode", "(", "regno", ")", ";", "if", "(", "GENERAL_REGNO_P", "(", "regno", ")", ")", "save_mode", "=", "Pmode", ";", "if...

[ "Return", "the", "proper", "mode", "for", "REGNO", "being", "represented", "in", "the", "dwarf", "unwind", "table", "." ]

[ "s390", "8" ]

s390

s390_dwarf_frame_reg_mode

s390

MPU

GCC

19,574

43

1

[]

[ "<s>", "void", "ARMAsmPrinter", "::", "emitXXStructor", "(", "const", "DataLayout", "&", "DL", ",", "const", "Constant", "*", "CV", ")", "{", "uint64_t", "Size", "=", "getDataLayout", "(", ")", ".", "getTypeAllocSize", "(", "CV", "->", "getType", "(", ")",...

[ "Targets", "can", "override", "this", "to", "change", "how", "global", "constants", "that", "are", "part", "of", "a", "C++", "static/global", "constructor", "list", "are", "emitted", "." ]

[ "ARM", "ARM", "\"C++ constructor pointer had zero size!\"", "\"C++ constructor pointer was not a GlobalValue!\"", "ARM", "ARMII::MO_NO_FLAG", "ARM" ]

ARMAsmPrinter

emitXXStructor

ARM

CPU

LLVM

19,575

110

1

[]

[ "<s>", "void", "rs6000_xcoff_asm_output_aligned_decl_common", "(", "FILE", "*", "stream", ",", "tree", "decl", "ATTRIBUTE_UNUSED", ",", "const", "char", "*", "name", ",", "unsigned", "HOST_WIDE_INT", "size", ",", "unsigned", "HOST_WIDE_INT", "align", ")", "{", "un...

[ "Output", "assembly", "language", "to", "define", "a", "symbol", "as", "COMMON", "from", "a", "DECL", ",", "possibly", "with", "visibility", "." ]

[ "powerpcspe", "2", "32", "4", "3", "\",\"", "\",\"" ]

powerpcspe

rs6000_xcoff_asm_output_aligned_decl_common

powerpcspe

CPU

GCC

19,576

103

1

[]

[ "<s>", "static", "void", "rs6000_emit_stack_tie", "(", "rtx", "fp", ",", "bool", "hard_frame_needed", ")", "{", "rtvec", "p", ";", "int", "i", ";", "rtx", "regs", "[", "3", "]", ";", "i", "=", "0", ";", "regs", "[", "i", "++", "]", "=", "gen_rtx_RE...

[ "This", "ties", "together", "stack", "memory", "(", "MEM", "with", "an", "alias", "set", "of", "rs6000_sr_alias_set", ")", "and", "the", "change", "to", "the", "stack", "pointer", "." ]

[ "rs6000", "3", "0", "0" ]

rs60004

rs6000_emit_stack_tie

rs6000

CPU

GCC

19,577

147

1

[]

[ "<s>", "static", "void", "alpha_reorg", "(", "void", ")", "{", "if", "(", "current_function_has_exception_handlers", "(", ")", ")", "alpha_pad_function_end", "(", ")", ";", "rtx_insn", "*", "insn", "=", "prev_active_insn", "(", "get_last_insn", "(", ")", ")", ...

[ "Machine", "dependent", "reorg", "pass", "." ]

[ "alpha", "0", "0", "0" ]

alpha

alpha_reorg

alpha

MPU

GCC

19,578

98

1

[]

[ "<s>", "bool", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", ",", "uint64_t", ",", "const", "MCRelaxableFragment", "*", ",", "const", "MCAsmLayout", "&", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]

[ "Simple", "predicate", "for", "targets", "where", "!", "Resolved", "implies", "requiring", "relaxation", "." ]

[ "DLX" ]

DLXAsmBackend

fixupNeedsRelaxation

DLX

CPU

LLVM

19,579

24

1

[]

[ "<s>", "bool", "AArch64CollectLOH", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "const", "MachineDominatorT...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "\"No MachineFunctionInfo for this function!\"", "\"Looking for LOH in \"", "AArch64::COPY", "\"ADRP reaching defs\\n\"", "AArch64", "\"All reaching defs\\n\"", "AArch64" ]

AArch64CollectLOH10

runOnMachineFunction

AArch64

CPU

LLVM

19,580

331

1

[]

[ "<s>", "static", "void", "apply_predication", "(", "const", "function_instance", "&", "instance", ",", "tree", "return_type", ",", "vec", "<", "tree", ">", "&", "argument_types", ")", "{", "if", "(", "instance", ".", "pred", "!=", "PRED_none", ")", "{", "a...

[ "Apply", "predication", "into", "argument_types", "." ]

[ "aarch64", "0", "2", "0" ]

aarch64-sve-builtins-shapes

apply_predication

aarch64

CPU

GCC

19,581

77

1

[]

[ "<s>", "int", "RISCVFrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "unsigned", "&", "FrameReg", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(",...

[ "getFrameIndexReference", "-", "This", "method", "should", "return", "the", "base", "register", "and", "offset", "used", "to", "reference", "a", "frame", "index", "location", "." ]

[ "RISCV", "RISCV", "RISCV", "0", "1", "0", "1", "RISCV::X2", "\"Unexpected combination of stack realignment and varsized objects\"", "RISCV::X2" ]

RISCVFrameLowering26

getFrameIndexReference

RISCV

CPU

LLVM

19,582

260

1

[]

[ "<s>", "bool", "X86TTIImpl", "::", "isLegalNTStore", "(", "Type", "*", "DataType", ",", "Align", "Alignment", ")", "{", "unsigned", "DataSize", "=", "DL", ".", "getTypeStoreSize", "(", "DataType", ")", ";", "if", "(", "ST", "->", "hasSSE4A", "(", ")", "&...

[ "Return", "true", "if", "the", "target", "supports", "nontemporal", "store", "." ]

[ "X86", "X86", "4", "32", "32", "16" ]

X86TargetTransformInfo (2)1

isLegalNTStore

X86

CPU

LLVM

19,583

101

1

[]

[ "<s>", "bool", "AArch64TargetLowering", "::", "useLoadStackGuardNode", "(", ")", "const", "{", "return", "true", ";", "}", "</s>" ]

[ "If", "this", "function", "returns", "true", ",", "SelectionDAGBuilder", "emits", "a", "LOAD_STACK_GUARD", "node", "when", "it", "is", "lowering", "Intrinsic", ":", ":stackprotector", "." ]

[ "AArch64", "AArch64" ]

AArch64ISelLowering (2)1

useLoadStackGuardNode

AArch64

CPU

LLVM

19,584

12

1

[]

[ "<s>", "static", "bool", "trapping_loads_p", "(", "rtx_insn", "*", "insn", ",", "int", "np_reg", ",", "bool", "after_np_branch", ")", "{", "rtx", "mem", "=", "SET_SRC", "(", "single_set", "(", "insn", ")", ")", ";", "if", "(", "!", "after_np_branch", ")"...

[ "Return", "nonzero", "if", "INSN", "contains", "any", "loads", "that", "may", "trap", "." ]

[ "bfin", "1", "1" ]

bfin

trapping_loads_p

bfin

DSP

GCC

19,585

60

1

[]

[ "<s>", "size_t", "HSAILPrintfInfo", "::", "getNumOperands", "(", ")", "{", "return", "mOperands", ".", "size", "(", ")", ";", "}", "</s>" ]

[ "Return", "the", "number", "of", "declared", "MachineOperands", "for", "this", "MachineInstruction", "." ]

[ "HSAIL", "HSAIL" ]

HSAILMachineFunctionInfo

getNumOperands

HSAIL

Virtual ISA

LLVM

19,586

15

1

[]

[ "<s>", "SparcTargetMachine", "::", "SparcTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeMo...

[ "Create", "an", "ILP32", "architecture", "model", "." ]

[ "Sparc", "Sparc", "Sparc", "Sparc" ]

SparcTargetMachine39

SparcTargetMachine

Sparc

CPU

LLVM

19,587

100

1

[]

[ "<s>", "bool", "ARMBaseInstrInfo", "::", "PredicateInstruction", "(", "MachineInstr", "*", "MI", ",", "ArrayRef", "<", "MachineOperand", ">", "Pred", ")", "const", "{", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "isUncondBranc...

[ "Convert", "the", "instruction", "into", "a", "predicated", "instruction", "." ]

[ "ARM", "ARM", "0", "1", "1", "0", "1", "1" ]

ARMBaseInstrInfo (2)3

PredicateInstruction

ARM

CPU

LLVM

19,588

162

1

[]

[ "<s>", "void", "GCNHazardRecognizer", "::", "AdvanceCycle", "(", ")", "{", "if", "(", "!", "CurrCycleInstr", ")", "return", ";", "const", "SIInstrInfo", "*", "TII", "=", "static_cast", "<", "const", "SIInstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", ...

[ "AdvanceCycle", "-", "This", "callback", "is", "invoked", "whenever", "the", "next", "top-down", "instruction", "to", "be", "scheduled", "can", "not", "issue", "in", "the", "current", "cycle", ",", "either", "because", "of", "latency", "or", "resource", "confl...

[ "AMDGPU", "SI", "SI", "1" ]

GCNHazardRecognizer30

AdvanceCycle

AMDGPU

GPU

LLVM

19,589

105

1

[]

[ "<s>", "bool", "MipsExpandPseudo", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "STI", "=", "&", "static_cast", "<", "const", "MipsSubtarget", "&", ">", "(", "MF", ".", "getSubtarget", "(", ")", ")", ";", "TII", "=", "STI", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Mips", "Mips", "Mips" ]

MipsExpandPseudo12

runOnMachineFunction

Mips

CPU

LLVM

19,590

90

1

[]

[ "<s>", "bool", "SystemZInstrInfo", "::", "PredicateInstruction", "(", "MachineInstr", "&", "MI", ",", "ArrayRef", "<", "MachineOperand", ">", "Pred", ")", "const", "{", "assert", "(", "Pred", ".", "size", "(", ")", "==", "2", "&&", "\"Invalid condition\"", "...

[ "Convert", "the", "instruction", "into", "a", "predicated", "instruction", "." ]

[ "SystemZ", "SystemZ", "2", "\"Invalid condition\"", "0", "1", "0", "15", "\"Invalid predicate\"", "SystemZ::CC", "SystemZ::Trap", "SystemZ::CondTrap", "SystemZ::CC", "SystemZ::Return", "SystemZ::CondReturn", "SystemZ::CC", "SystemZ::CallJG", "0", "1", "1", "0", "SystemZ::Ca...

SystemZInstrInfo77

PredicateInstruction

SystemZ

CPU

LLVM

19,591

478

1

[]

[ "<s>", "int", "X86FrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "unsigned", "&", "FrameReg", ")", "const", "{", "const", "X86RegisterInfo", "*", "RegInfo", "=", "static_cast", "<", "const", "...

[ "getFrameIndexReference", "-", "This", "method", "should", "return", "the", "base", "register", "and", "offset", "used", "to", "reference", "a", "frame", "index", "location", "." ]

[ "X86", "X86", "X86", "X86" ]

X86FrameLowering47

getFrameIndexReference

X86

CPU

LLVM

19,592

75

1

[]

[ "<s>", "void", "addOptimizedRegAlloc", "(", ")", "override", "{", "}", "</s>" ]

[ "addOptimizedRegAlloc", "-", "Add", "passes", "related", "to", "register", "allocation", "." ]

[ "SPIRV" ]

SPIRVTargetMachine

addOptimizedRegAlloc

SPIRV

Virtual ISA

LLVM

19,593

7

1

[]

[ "<s>", "SMLoc", "getEndLoc", "(", ")", "const", "{", "return", "End", ";", "}", "</s>" ]

[ "getEndLoc", "-", "Get", "the", "location", "of", "the", "last", "token", "of", "this", "operand", "." ]

[ "AVR" ]

AVRAsmParser

getEndLoc

AVR

MPU

LLVM

19,594

10

1

[]

[ "<s>", "TargetLowering", "::", "ConstraintWeight", "SystemZTargetLowering", "::", "getSingleConstraintMatchWeight", "(", "AsmOperandInfo", "&", "info", ",", "const", "char", "*", "constraint", ")", "const", "{", "ConstraintWeight", "weight", "=", "CW_Invalid", ";", "V...

[ "Examine", "constraint", "string", "and", "operand", "type", "and", "determine", "a", "weight", "value", "." ]

[ "SystemZ", "SystemZ", "8", "12", "16", "20", "0x7fffffff" ]

SystemZISelLowering (2)

getSingleConstraintMatchWeight

SystemZ

CPU

LLVM

19,595

301

1

[]

[ "<s>", "void", "Tile64FrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "const"...

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "Tile64", "T64::JRP", "\"Can only put epilog before 'jrp' instruction!\"", "T64::LW", "T64::LinkRegister", "T64::FramePointer", "T64::MOVE", "T64::StackPointer", "T64::FramePointer", "T64::ADDI", "T64::FramePointer", "T64::FramePointer", "4", "T64::LW", "T64::FramePointer", "T64::Frame...

Tile64FrameLowering

emitEpilogue

Tile64

VLIW

LLVM

19,596

202

1

[]

[ "<s>", "bool", "MipsConstantIslands", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "mf", ")", "{", "MF", "=", "&", "mf", ";", "MCP", "=", "mf", ".", "getConstantPool", "(", ")", ";", "STI", "=", "&", "mf", ".", "getTarget", "(", ")", ".",...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Mips", "Mips", "Mips", "\"constant island machine function \"", "\"\\n\"", "Mips", "Mips", "Mips", "Mips", "\"constant island processing \"", "\"\\n\"", "0", "0", "\"Beginning CP iteration #\"", "0", "30", "\"Constant Island pass failed to converge!\"", "\"Beginning BR iteration #...

MipsConstantIslandPass1

runOnMachineFunction

Mips

CPU

LLVM

19,597

426

1

[]

[ "<s>", "static", "void", "permute_store", "(", "rtx_insn", "*", "insn", ")", "{", "rtx", "body", "=", "PATTERN", "(", "insn", ")", ";", "rtx", "src_reg", "=", "SET_SRC", "(", "body", ")", ";", "machine_mode", "mode", "=", "GET_MODE", "(", "src_reg", ")...

[ "Convert", "the", "non-permuting", "store", "INSN", "to", "a", "permuting", "one", "." ]

[ "rs6000", "2", "0", "0", "0", "0", "1", "\"Replacing store %d with permuted store\\n\"" ]

rs6000-p8swap

permute_store

rs6000

CPU

GCC

19,598

183

1

[]

[ "<s>", "SUnit", "*", "ConvergingVLIWScheduler", "::", "pickNode", "(", "bool", "&", "IsTopNode", ")", "{", "if", "(", "DAG", "->", "top", "(", ")", "==", "DAG", "->", "bottom", "(", ")", ")", "{", "assert", "(", "Top", ".", "Available", ".", "empty",...

[ "Pick", "the", "next", "node", "to", "schedule", ",", "or", "return", "NULL", "." ]

[ "Hexagon", "\"ReadyQ garbage\"", "\"failed to find the first candidate\"", "\"failed to find the first candidate\"", "\"*** \"", "\"Top\"", "\"Bottom\"", "\" Scheduling instruction in cycle \"", "\" (\"", "\")\\n\"" ]

HexagonMachineScheduler8

pickNode

Hexagon

DSP

LLVM

19,599

290

1

[]