docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "unsigned", "getNumFixupKinds", "(", ")", "const", "{", "return", "1", ";", "}", "</s>" ]	[ "Get", "the", "number", "of", "target", "specific", "fixup", "kinds", "." ]	[ "Mips", "1" ]	MipsAsmBackend60	getNumFixupKinds	Mips	CPU	LLVM	25,200	10	1	[]
[ "<s>", "bool", "WasmPEI", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "const", "Function", "", "F", "=", "Fn", ".", "getFunction", "(", ")", ";", "const", "TargetRegisterInfo", "", "TRI", "=", "Fn", ".", "getSubtarget", "("...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "WebAssembly", "0" ]	WebAssemblyPEI	runOnMachineFunction	WebAssembly	Virtual ISA	LLVM	25,201	262	1	[]
[ "<s>", "void", "emitTableType", "(", "const", "MCSymbolWasm", "*", ")", "override", "{", "}", "</s>" ]	[ ".tabletype" ]	[ "WebAssembly" ]	WebAssemblyTargetStreamer (2)1	emitTableType	WebAssembly	Virtual ISA	LLVM	25,202	10	1	[]
[ "<s>", "int", "SIFrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "unsigned", "&", "FrameReg", ")", "const", "{", "const", "SIRegisterInfo", "*", "RI", "=", "MF", ".", "getSubtarget", "<", "GC...	[ "getFrameIndexReference", "-", "This", "method", "should", "return", "the", "base", "register", "and", "offset", "used", "to", "reference", "a", "frame", "index", "location", "." ]	[ "AMDGPU", "SI", "SI" ]	SIFrameLowering16	getFrameIndexReference	AMDGPU	GPU	LLVM	25,203	59	1	[]
[ "<s>", "int", "HexagonMCInst", "::", "getMinValue", "(", "void", ")", "const", "{", "const", "uint64_t", "F", "=", "getDesc", "(", ")", ".", "TSFlags", ";", "unsigned", "isSigned", "=", "(", "F", ">>", "HexagonII", "::", "ExtentSignedPos", ")", "&", "Hex...	[ "Return", "the", "minimal", "unsigned", "value", "possible", "given", "these", "KnownBits", "." ]	[ "Hexagon", "Hexagon", "HexagonII::ExtentSignedPos", "HexagonII::ExtentSignedMask", "HexagonII::ExtentBitsPos", "HexagonII::ExtentBitsMask", "1U", "1", "0" ]	HexagonMCInst	getMinValue	Hexagon	DSP	LLVM	25,204	68	1	[]
[ "<s>", "static", "int", "avr_signal_function_p", "(", "tree", "func", ")", "{", "return", "avr_lookup_function_attribute1", "(", "func", ",", "\"signal\"", ")", ";", "}", "</s>" ]	[ "Return", "nonzero", "if", "FUNC", "is", "a", "signal", "function", "as", "specified", "by", "the", "``", "signal", "''", "attribute", "." ]	[ "avr", "\"signal\"" ]	avr	avr_signal_function_p	avr	MPU	GCC	25,205	17	1	[]
[ "<s>", "InstructionCost", "getIntImmCost", "(", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ",", "TTI", "::", "TargetCostKind", "CostKind", ")", "{", "assert", "(", "Ty", "->", "isIntegerTy", "(", ")", ")", ";", "if", "(", "Imm", "==", "0", ...	[ "Calculate", "the", "cost", "of", "materializing", "a", "64-bit", "value", "." ]	[ "Lanai", "0", "16", "21", "32", "0xFFFF", "0", "2", "4" ]	LanaiTargetTransformInfo11	getIntImmCost	Lanai	CPU	LLVM	25,206	126	1	[]
[ "<s>", "void", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "MCInst", "&", "Res", ")", "const", "override", "{", "}", "</s>" ]	[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]	[ "BPF" ]	BPFAsmBackend	relaxInstruction	BPF	Virtual ISA	LLVM	25,207	16	1	[]
[ "<s>", "MachineBasicBlock", "::", "iterator", "VEFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "if", "(", "!", "ha...	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "VE", "VE", "0", "VE::ADJCALLSTACKDOWN" ]	VEFrameLowering1	eliminateCallFramePseudoInstr	VE	CPU	LLVM	25,208	94	1	[]
[ "<s>", "static", "void", "nios2_load_pic_register", "(", "void", ")", "{", "rtx", "tmp", "=", "gen_rtx_REG", "(", "Pmode", ",", "TEMP_REG_NUM", ")", ";", "emit_insn", "(", "gen_load_got_register", "(", "pic_offset_table_rtx", ",", "tmp", ")", ")", ";", "emit_i...	[ "Emit", "code", "to", "load", "the", "PIC", "register", "." ]	[ "nios2" ]	nios2	nios2_load_pic_register	nios2	MPU	GCC	25,209	40	1	[]
[ "<s>", "static", "void", "ia64_free_sched_context", "(", "void", "*", "_sc", ")", "{", "gcc_assert", "(", "_sc", "!=", "NULL", ")", ";", "free", "(", "_sc", ")", ";", "}", "</s>" ]	[ "Frees", "the", "_SC", "scheduling", "context", "." ]	[ "ia64" ]	ia64	ia64_free_sched_context	ia64	CPU	GCC	25,210	22	1	[]
[ "<s>", "void", "unicosmk_add_extern", "(", "const", "char", "", "name", ")", "{", "struct", "unicosmk_extern_list", "", "p", ";", "p", "=", "(", "struct", "unicosmk_extern_list", "*", ")", "xmalloc", "(", "sizeof", "(", "struct", "unicosmk_extern_list", ")",...	[ "Record", "an", "extern", "." ]	[ "alpha" ]	alpha3	unicosmk_add_extern	alpha	MPU	GCC	25,211	47	1	[]
[ "<s>", "bool", "X86CallFrameOptimization", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "STI", "=", "&", "MF", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ";", "TII", "=", "STI", "->", "getInstrInfo", "(", ")", ";...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "X86", "X86", "X86", "X86", "X86", "\"Expect power of 2 stack slot size\"" ]	X86CallFrameOptimization12	runOnMachineFunction	X86	CPU	LLVM	25,212	224	1	[]
[ "<s>", "bool", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "override", "{", "return", "false", ";", "}", "<...	[ "Simple", "predicate", "for", "targets", "where", "!", "Resolved", "implies", "requiring", "relaxation", "." ]	[ "MMIX" ]	MMIXAsmBackend	fixupNeedsRelaxation	MMIX	CPU	LLVM	25,213	28	1	[]
[ "<s>", "virtual", "bool", "check", "(", "function_checker", "&", ")", "const", "{", "return", "true", ";", "}", "</s>" ]	[ "Perform", "semantic", "checks", "on", "the", "call", ".", "Return", "true", "if", "the", "call", "is", "valid", ",", "otherwise", "report", "a", "suitable", "error", "." ]	[ "riscv" ]	riscv-vector-builtins	check	riscv	CPU	GCC	25,214	13	1	[]
[ "<s>", "static", "void", "seh_cfa_adjust_cfa", "(", "FILE", "", "f", ",", "struct", "seh_frame_state", "", "seh", ",", "rtx", "pat", ")", "{", "rtx", "dest", ",", "src", ";", "HOST_WIDE_INT", "reg_offset", "=", "0", ";", "unsigned", "int", "dest_regno", ...	[ "Process", "REG_CFA_ADJUST_CFA", "for", "SEH", "." ]	[ "i386", "0", "1", "0", "1", "0", "15", "0", "0", "240", "\"\\t.seh_setframe\\t\"", "0", "\", \"", "\"\\n\"" ]	winnt	seh_cfa_adjust_cfa	i386	CPU	GCC	25,215	241	1	[]
[ "<s>", "static", "void", "moxie_compute_frame", "(", "void", ")", "{", "int", "stack_alignment", "=", "STACK_BOUNDARY", "/", "BITS_PER_UNIT", ";", "int", "padding_locals", ";", "int", "regno", ";", "cfun", "->", "machine", "->", "local_vars_size", "=", "get_fram...	[ "Compute", "the", "size", "of", "the", "local", "area", "and", "the", "size", "to", "be", "adjusted", "by", "the", "*", "prologue", "and", "epilogue", "." ]	[ "moxie", "0", "0", "4", "0" ]	moxie5	moxie_compute_frame	moxie	CPU	GCC	25,216	134	1	[]
[ "<s>", "BitVector", "MipsRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "static", "const", "uint16_t", "ReservedGPR32", "[", "]", "=", "{", "Mips", "::", "ZERO", ",", "Mips", "::", "K0", ",", "Mips", ...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "Mips", "Mips", "Mips::ZERO", "Mips::K0", "Mips::K1", "Mips::SP", "Mips::ZERO_64", "Mips::K0_64", "Mips::K1_64", "Mips::SP_64", "0", "0", "Mips", "Mips::AFGR64RegClass", "Mips::AFGR64RegClass", "Mips::FGR64RegClass", "Mips::FGR64RegClass", "Mips", "Mips::S0", "Mips::FP", "Mip...	MipsRegisterInfo6	getReservedRegs	Mips	CPU	LLVM	25,217	417	1	[]
[ "<s>", "static", "int", "ix86_reassociation_width", "(", "unsigned", "int", ",", "machine_mode", "mode", ")", "{", "if", "(", "VECTOR_MODE_P", "(", "mode", ")", ")", "{", "if", "(", "TARGET_VECTOR_PARALLEL_EXECUTION", ")", "return", "2", ";", "else", "return",...	[ "Implementation", "of", "reassociation_width", "target", "hook", "used", "by", "reassoc", "phase", "to", "identify", "parallelism", "level", "in", "reassociated", "tree", ".", "Statements", "tree_code", "is", "passed", "in", "OPC", ".", "Arguments", "type", "is", ...	[ "i386", "2", "1", "2", "2", "1" ]	i3864	ix86_reassociation_width	i386	CPU	GCC	25,218	61	1	[]
[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "AVRMachineFunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "AVR...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AVR", "AVR", "AVR", "0", "0", "AVR::LDDRdPtrQ", "AVR::LDDWRdPtrQ", "AVR::STDPtrQRr", "AVR::STDWPtrQRr" ]	AVRFrameLowering (2)	runOnMachineFunction	AVR	MPU	LLVM	25,219	234	1	[]
[ "<s>", "bool", "BTFDebug", "::", "InstLower", "(", "const", "MachineInstr", "*", "MI", ",", "MCInst", "&", "OutMI", ")", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "BPF", "::", "LD_imm64", ")", "{", "const", "MachineOperand", "&", "MO", ...	[ "Emit", "proper", "patchable", "instructions", "." ]	[ "BPF", "BPF::LD_imm64", "1", "BPFCoreSharedInfo::AmaAttr", "BPF::MOV_ri", "0", "BPFCoreSharedInfo::PatchableExtSecName", "64", "BPF::LD_imm64", "BPF::MOV_ri", "0", "0" ]	BTFDebug11	InstLower	BPF	Virtual ISA	LLVM	25,220	271	1	[]
[ "<s>", "unsigned", "getExceptionPointerRegister", "(", "const", "Constant", "*", "PersonalityFn", ")", "const", "override", "{", "return", "SystemZ", "::", "R6D", ";", "}", "</s>" ]	[ "If", "a", "physical", "register", ",", "this", "returns", "the", "register", "that", "receives", "the", "exception", "address", "on", "entry", "to", "an", "EH", "pad", "." ]	[ "SystemZ", "SystemZ::R6D" ]	SystemZISelLowering (2)	getExceptionPointerRegister	SystemZ	CPU	LLVM	25,221	17	1	[]
[ "<s>", "void", "HexagonSubtarget", "::", "adjustSchedDependency", "(", "SUnit", "", "Src", ",", "SUnit", "", "Dst", ",", "SDep", "&", "Dep", ")", "const", "{", "MachineInstr", "*", "SrcInst", "=", "Src", "->", "getInstr", "(", ")", ";", "MachineInstr", ...	[ "Perform", "target", "specific", "adjustments", "to", "the", "latency", "of", "a", "schedule", "dependency", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "0", "0", "0", "1", "1", "0", "0" ]	HexagonSubtarget48	adjustSchedDependency	Hexagon	DSP	LLVM	25,222	377	1	[]
[ "<s>", "void", "PPCTargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "dl", "(", "N", ")", ";", "switch", "(", "N...	[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]	[ "PowerPC", "PPC", "\"Do not know how to custom type legalize this operation!\"", "ISD::READCYCLECOUNTER", "MVT::i32", "MVT::i32", "MVT::Other", "PPCISD::READ_TIME_BASE", "0", "1", "2", "ISD::INTRINSIC_W_CHAIN", "1", "Intrinsic::ppc_is_decremented_ctr_nonzero", "0", "MVT::i1", "\"Unex...	PPCISelLowering (2)7	ReplaceNodeResults	PowerPC	CPU	LLVM	25,223	422	1	[]
[ "<s>", "static", "void", "h8300_print_operand_address", "(", "FILE", "*", "file", ",", "machine_mode", "mode", ",", "rtx", "addr", ")", "{", "rtx", "index", ";", "int", "size", ";", "switch", "(", "GET_CODE", "(", "addr", ")", ")", "{", "case", "REG", ...	[ "Output", "assembly", "language", "output", "for", "the", "address", "ADDR", "to", "FILE", "." ]	[ "h8300", "\"%s\"", "\"-%s\"", "0", "\"%s+\"", "0", "\"+%s\"", "0", "\"%s-\"", "0", "\"(\"", "0", "1", "\",\"", "0", "1", "\".b\"", "2", "\".w\"", "4", "\".l\"", "0", "\"+\"", "1", "\")\"", "\"%d\"" ]	h8300	h8300_print_operand_address	h8300	MPU	GCC	25,224	375	1	[]
[ "<s>", "bool", "ShouldShrinkFPConstant", "(", "EVT", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]	[ "If", "true", ",", "then", "instruction", "selection", "should", "seek", "to", "shrink", "the", "FP", "constant", "of", "the", "specified", "type", "to", "a", "smaller", "type", "in", "order", "to", "save", "space", "and", "/", "or", "reduce", "runtime", ...	[ "TPC" ]	TPCISelLowering	ShouldShrinkFPConstant	TPC	Virtual ISA	LLVM	25,225	12	1	[]
[ "<s>", "int", "cris_side_effect_mode_ok", "(", "enum", "rtx_code", "code", ",", "rtx", "*", "ops", ",", "int", "lreg", ",", "int", "rreg", ",", "int", "rval", ",", "int", "multop", ",", "int", "other_op", ")", "{", "int", "mult", "=", "multop", "<", ...	[ "Check", "various", "objections", "to", "the", "side-effect", ".", "Used", "in", "the", "test-part", "of", "an", "anonymous", "insn", "describing", "an", "insn", "with", "a", "possible", "side-effect", ".", "Returns", "nonzero", "if", "the", "implied", "side-e...	[ "cris", "0", "1", "0", "0", "1", "0", "0", "0", "0", "0", "0", "63", "63", "0", "1", "0", "1", "0", "0", "0", "1", "0", "1", "0", "1", "2", "4", "0", "0", "1", "\"internal error: %<cris_side_effect_mode_ok%> with bad operands\"" ]	cris	cris_side_effect_mode_ok	cris	MPU	GCC	25,226	496	1	[]
[ "<s>", "SDValue", "AArch64TargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ...	[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]	[ "AArch64", "AArch64", "ISD::ADD", "ISD::SUB", "ISD::XOR", "ISD::MUL", "ISD::SINT_TO_FP", "ISD::UINT_TO_FP", "ISD::OR", "ISD::INTRINSIC_WO_CHAIN", "ISD::ANY_EXTEND", "ISD::ZERO_EXTEND", "ISD::SIGN_EXTEND", "ISD::BITCAST", "ISD::CONCAT_VECTORS", "ISD::SELECT", "ISD::VSELECT", "ISD::S...	AArch64ISelLowering122	PerformDAGCombine	AArch64	CPU	LLVM	25,227	487	1	[]
[ "<s>", "int", "use_return_insn", "(", "int", "iscond", ",", "rtx", "sibling", ")", "{", "int", "regno", ";", "unsigned", "int", "func_type", ";", "unsigned", "long", "saved_int_regs", ";", "unsigned", "HOST_WIDE_INT", "stack_adjust", ";", "arm_stack_offsets", "*...	[ "Return", "true", "if", "this", "function", "'s", "epilogue", "can", "be", "output", "as", "RTL", "." ]	[ "arm", "0", "0", "0", "0", "0", "4", "0", "4", "3", "0", "4", "0", "3", "0", "0x7", "0", "0", "0", "0", "1", "0", "0", "1", "0", "0", "0", "1" ]	arm4	use_return_insn	arm	CPU	GCC	25,228	379	1	[]
[ "<s>", "static", "void", "adjust_xxpermdi", "(", "rtx_insn", "*", "insn", ")", "{", "rtx", "set", "=", "PATTERN", "(", "insn", ")", ";", "rtx", "select", "=", "XEXP", "(", "set", ",", "1", ")", ";", "rtx", "concat", "=", "XEXP", "(", "select", ",",...	[ "Given", "OP", "that", "contains", "an", "XXPERMDI", "operation", "(", "that", "is", "not", "a", "doubleword", "swap", ")", ",", "reverse", "the", "order", "of", "the", "source", "operands", "and", "adjust", "the", "indices", "of", "the", "source", "lanes"...	[ "powerpcspe", "1", "0", "0", "0", "1", "1", "1", "0", "0", "0", "1", "3", "3", "0", "0", "0", "1", "1", "\"Changing lanes for xxpermdi %d\\n\"" ]	powerpcspe	adjust_xxpermdi	powerpcspe	CPU	GCC	25,229	182	1	[]
[ "<s>", "const", "char", "*", "LC3bAsmPrinter", "::", "getCurrentABIString", "(", ")", "const", "{", "llvm_unreachable", "(", "\"Unknown LC3b ABI\"", ")", ";", ";", "}", "</s>" ]	[ "Emit", "Set", "directives", "." ]	[ "LC3b", "LC3b", "\"Unknown LC3b ABI\"" ]	LC3bAsmPrinter	getCurrentABIString	LC3b	CPU	LLVM	25,230	17	1	[]
[ "<s>", "static", "bool", "legitimate_scaled_address_p", "(", "machine_mode", "mode", ",", "rtx", "op", ",", "bool", "strict", ")", "{", "if", "(", "GET_CODE", "(", "op", ")", "!=", "PLUS", ")", "return", "false", ";", "if", "(", "GET_CODE", "(", "XEXP", ...	[ "TRUE", "if", "op", "is", "an", "scaled", "address", "." ]	[ "arc", "0", "0", "0", "0", "1", "2", "0", "1", "2", "8", "4", "0", "1", "4", "1", "1", "1" ]	arc8	legitimate_scaled_address_p	arc	MPU	GCC	25,231	236	1	[]
[ "<s>", "MachineBasicBlock", "", "RISCVTargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "", "BB", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llv...	[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]	[ "RISCV", "RISCV", "\"Unexpected instr type to insert\"", "RISCV::ReadCycleWide", "\"ReadCycleWrite is only to be used on riscv32\"", "RISCV::Select_GPR_Using_CC_GPR", "RISCV::Select_GPCR_Using_CC_GPR", "RISCV::Select_FPR16_Using_CC_GPR", "RISCV::Select_FPR32_Using_CC_GPR", "RISCV::Select_FPR64_Usi...	RISCVISelLowering42	EmitInstrWithCustomInserter	RISCV	CPU	LLVM	25,232	118	1	[]
[ "<s>", "void", "addBlock", "(", "MachineBasicBlock", "*", "MBB", ")", "{", "Blocks", ".", "push_back", "(", "MBB", ")", ";", "BlockSet", ".", "insert", "(", "MBB", ")", ";", "}", "</s>" ]	[ "Add", "block", "data", "." ]	[ "WebAssembly" ]	WebAssemblyExceptionInfo	addBlock	WebAssembly	Virtual ISA	LLVM	25,233	23	1	[]
[ "<s>", "const", "SparcSubtarget", "*", "SparcTargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "Attribute", "CPUAttr", "=", "F", ".", "getFnAttribute", "(", "\"target-cpu\"", ")", ";", "Attribute", "FSAttr", "=", ...	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "Sparc", "Sparc", "Sparc", "\"target-cpu\"", "\"target-features\"", "\"use-soft-float\"", "\"+soft-float\"", "\",+soft-float\"", "Sparc" ]	SparcTargetMachine (2)1	getSubtargetImpl	Sparc	CPU	LLVM	25,234	164	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"AGC Assembly Printer\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "AGC", "\"AGC Assembly Printer\"" ]	AGCAsmPrinter	getPassName	AGC	MPU	LLVM	25,235	11	1	[]
[ "<s>", "bool", "M68kOperand", "::", "isImm", "(", ")", "const", "{", "return", "Kind", "==", "Kind", "::", "Imm", ";", "}", "</s>" ]	[ "isImm", "-", "Is", "this", "an", "immediate", "operand", "?" ]	[ "M68k", "M68k" ]	M68kAsmParser3	isImm	M68k	MPU	LLVM	25,236	16	1	[]
[ "<s>", "int", "standard_sse_constant_p", "(", "rtx", "x", ",", "machine_mode", "pred_mode", ")", "{", "machine_mode", "mode", ";", "if", "(", "!", "TARGET_SSE", ")", "return", "0", ";", "mode", "=", "GET_MODE", "(", "x", ")", ";", "if", "(", "x", "==",...	[ "Return", "1", "if", "X", "is", "all", "0s", "and", "2", "if", "x", "is", "all", "1s", "in", "supported", "SSE/AVX", "vector", "mode", "." ]	[ "i386", "0", "1", "64", "2", "32", "2", "16", "2", "0", "3", "0" ]	i3861	standard_sse_constant_p	i386	CPU	GCC	25,237	173	1	[]
[ "<s>", "bool", "BlackfinIntrinsicInfo", "::", "isOverloaded", "(", "unsigned", "IntrID", ")", "const", "{", "const", "bool", "OTable", "[", "]", "=", "{", "}", ";", "if", "(", "IntrID", "==", "0", ")", "return", "false", ";", "else", "return", "OTable", ...	[ "Returns", "true", "if", "the", "intrinsic", "can", "be", "overloaded", "." ]	[ "Blackfin", "0", "Intrinsic::num_intrinsics" ]	BlackfinIntrinsicInfo	isOverloaded	Blackfin	DSP	LLVM	25,238	40	1	[]
[ "<s>", "SDValue", "AMDGPUTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "Op", "->", "dump", "(", "&", "DAG", ...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "AMDGPU", "AMDGPU", "\"Custom lowering code for this\"", "\"instruction is not implemented yet!\"", "ISD::SIGN_EXTEND_INREG", "SI", "ISD::CONCAT_VECTORS", "ISD::EXTRACT_SUBVECTOR", "ISD::INTRINSIC_WO_CHAIN", "SI", "ISD::UDIVREM", "ISD::SDIVREM", "ISD::FREM", "ISD::FCEIL", "ISD::FTRUNC", ...	AMDGPUISelLowering102	LowerOperation	AMDGPU	GPU	LLVM	25,239	298	1	[]
[ "<s>", "static", "bool", "r10k_protected_bb_p", "(", "basic_block", "bb", ",", "sbitmap", "protected_bbs", ")", "{", "edge_iterator", "ei", ";", "edge", "e", ";", "FOR_EACH_EDGE", "(", "e", ",", "ei", ",", "bb", "->", "preds", ")", "if", "(", "!", "singl...	[ "Return", "true", "if", "BB", "is", "only", "reached", "by", "blocks", "in", "PROTECTED_BBS", "and", "if", "every", "edge", "is", "unconditional", "." ]	[ "mips", "0" ]	mips	r10k_protected_bb_p	mips	CPU	GCC	25,240	66	1	[]
[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"SPARC DAG->DAG Pattern Instruction Selection\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "Sparc", "\"SPARC DAG->DAG Pattern Instruction Selection\"" ]	SparcISelDAGToDAG15	getPassName	Sparc	CPU	LLVM	25,241	13	1	[]
[ "<s>", "bool", "convertSelectOfConstantsToMath", "(", "EVT", "VT", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]	[ "Return", "true", "if", "a", "select", "of", "constants", "(", "select", "Cond", ",", "C1", ",", "C2", ")", "should", "be", "transformed", "into", "simple", "math", "ops", "with", "the", "condition", "value", "." ]	[ "RI5CY" ]	RISCVISelLowering	convertSelectOfConstantsToMath	RI5CY	CPU	LLVM	25,242	13	1	[]
[ "<s>", "bool", "runOnFunction", "(", "Function", "&", "F", ")", "override", "{", "if", "(", "skipFunction", "(", "F", ")", ")", "return", "false", ";", "bool", "Changed", "=", "false", ";", "std", "::", "set", "<", "Instruction", "*", ">", "WorkList", ...	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "TPC" ]	NodePreLegalizer	runOnFunction	TPC	Virtual ISA	LLVM	25,243	101	1	[]
[ "<s>", "virtual", "const", "X86Subtarget", "*", "getSubtarget", "(", ")", "{", "return", "Subtarget", ";", "}", "</s>" ]	[ "getSubtarget", "-", "Return", "the", "subtarget", "for", "which", "this", "machine", "code", "is", "being", "compiled", "." ]	[ "X86", "X86" ]	X86ISelLowering112	getSubtarget	X86	CPU	LLVM	25,244	12	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"Patmos Single-Path Bundling (machine code)\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "Patmos", "\"Patmos Single-Path Bundling (machine code)\"" ]	PatmosSPBundling1	getPassName	Patmos	VLIW	LLVM	25,245	11	1	[]
[ "<s>", "void", "ARMTargetLowering", "::", "computeKnownBitsForTargetNode", "(", "const", "SDValue", "Op", ",", "APInt", "&", "KnownZero", ",", "APInt", "&", "KnownOne", ",", "const", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", ")", "const", "{", "uns...	[ "Determine", "which", "of", "the", "bits", "specified", "in", "Mask", "are", "known", "to", "be", "either", "zero", "or", "one", "and", "return", "them", "in", "the", "KnownZero/KnownOne", "bitsets", "." ]	[ "ARM", "ARM", "0", "ARMISD::ADDC", "ARMISD::ADDE", "ARMISD::SUBC", "ARMISD::SUBE", "0", "1", "ARMISD::CMOV", "0", "1", "0", "0", "1", "1", "ISD::INTRINSIC_W_CHAIN", "1", "Intrinsic::ID", "Intrinsic::ID", "Intrinsic::arm_ldaex", "Intrinsic::arm_ldrex" ]	ARMISelLowering (2)	computeKnownBitsForTargetNode	ARM	CPU	LLVM	25,246	291	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"Hexagon Split Const32s and Const64s\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "Hexagon", "\"Hexagon Split Const32s and Const64s\"" ]	HexagonSplitConst32AndConst641	getPassName	Hexagon	DSP	LLVM	25,247	12	1	[]
[ "<s>", "bool", "PPCRegisterInfo", "::", "getRegAllocationHints", "(", "Register", "VirtReg", ",", "ArrayRef", "<", "MCPhysReg", ">", "Order", ",", "SmallVectorImpl", "<", "MCPhysReg", ">", "&", "Hints", ",", "const", "MachineFunction", "&", "MF", ",", "const", ...	[ "Get", "a", "list", "of", "'hint", "'", "registers", "that", "the", "register", "allocator", "should", "try", "first", "when", "allocating", "a", "physical", "register", "for", "the", "virtual", "register", "VirtReg", "." ]	[ "PowerPC", "PPC", "0", "PPC::UACC0", "PPC::VSRp0", "PPC::VSRp31", "PPC::BUILD_UACC", "0", "PPC::ACC0", "PPC::ACC0", "PPC::ACC7", "\"Expecting an ACC register for BUILD_UACC.\"", "PPC::UACC0", "PPC::ACC0" ]	PPCRegisterInfo (2)3	getRegAllocationHints	PowerPC	CPU	LLVM	25,248	316	1	[]
[ "<s>", "SDValue", "BPFTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "SDLoc", "DL...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "BPF", "BPF", "ISD::InputArg", "\"Unsupported calling convention\"", "16", "BPF", "\"LowerFormalArguments Unhandled argument type: \"", "0", "MVT::i64", "BPF::GPRRegClass", "ISD::AssertSext", "ISD::AssertZext", "ISD::TRUNCATE", "\"defined with too many args\"", "0", "\"functions with V...	BPFISelLowering29	LowerFormalArguments	BPF	Virtual ISA	LLVM	25,249	416	1	[]
[ "<s>", "static", "int", "arc_sched_adjust_priority", "(", "rtx_insn", "*", "insn", ",", "int", "priority", ")", "{", "rtx", "set", "=", "single_set", "(", "insn", ")", ";", "if", "(", "set", "&&", "GET_MODE", "(", "SET_SRC", "(", "set", ")", ")", "==",...	[ "Try", "to", "keep", "the", "(", "mov", ":", "DF", "_", ",", "reg", ")", "as", "early", "as", "possible", "so", "that", "the", "d", "<", "add/sub/mul", ">", "h-lr", "insns", "appear", "together", "and", "can", "use", "the", "peephole2", "pattern", "....	[ "arc", "20" ]	arc	arc_sched_adjust_priority	arc	MPU	GCC	25,250	55	1	[]
[ "<s>", "const", "MCPhysReg", "", "X86RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "assert", "(", "MF", "&&", "\"MachineFunction required\"", ")", ";", "const", "X86Subtarget", "&", "Subtarget", "=", "...	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "X86", "X86", "\"MachineFunction required\"", "X86", "X86", "\"no_caller_saved_registers\"", "X86", "X86", "X86", "X86", "X86" ]	X86RegisterInfo62	getCalleeSavedRegs	X86	CPU	LLVM	25,251	494	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"Thumb IT blocks insertion pass\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "ARM", "\"Thumb IT blocks insertion pass\"" ]	Thumb2ITBlockPass31	getPassName	ARM	CPU	LLVM	25,252	11	1	[]
[ "<s>", "SDValue", "RISCVTargetLowering", "::", "BuildSDIVPow2", "(", "SDNode", "", "N", ",", "const", "APInt", "&", "Divisor", ",", "SelectionDAG", "&", "DAG", ",", "SmallVectorImpl", "<", "SDNode", "", ">", "&", "Created", ")", "const", "{", "AttributeLis...	[ "Targets", "may", "override", "this", "function", "to", "provide", "custom", "SDIV", "lowering", "for", "power-of-2", "denominators", "." ]	[ "RISCV", "RISCV", "0", "0", "\"Unexpected divisor!\"", "1", "12", "0", "MVT::i32", "MVT::i64", "0", "0", "1ULL", "1", "ISD::SETLT", "ISD::ADD", "ISD::SELECT", "ISD::SRA", "ISD::SUB", "0" ]	RISCVISelLowering20	BuildSDIVPow2	RISCV	CPU	LLVM	25,253	386	1	[]
[ "<s>", "SMLoc", "getEndLoc", "(", ")", "const", "override", "{", "return", "SMLoc", "(", ")", ";", "}", "</s>" ]	[ "getEndLoc", "-", "Get", "the", "location", "of", "the", "last", "token", "of", "this", "operand", "." ]	[ "R600" ]	AMDGPUAsmParser43	getEndLoc	R600	GPU	LLVM	25,254	13	1	[]
[ "<s>", "bool", "FPS", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "bool", "FPIsUsed", "=", "false", ";", "assert", "(", "X86", "::", "FP6", "==", "X86", "::", "FP0", "+", "6", "&&", "\"Register enums aren't sorted right!\"", ")...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "X86", "X86::FP6", "X86::FP0", "6", "\"Register enums aren't sorted right!\"", "0", "6", "X86::FP0", "0", "8", "8" ]	X86FloatingPoint1	runOnMachineFunction	X86	CPU	LLVM	25,255	254	1	[]
[ "<s>", "FastISel", "", "ARM", "::", "createFastISel", "(", "FunctionLoweringInfo", "&", "funcInfo", ",", "const", "TargetLibraryInfo", "", "libInfo", ")", "{", "const", "TargetMachine", "&", "TM", "=", "funcInfo", ".", "MF", "->", "getTarget", "(", ")", ";...	[ "This", "method", "returns", "a", "target", "specific", "FastISel", "object", ",", "or", "null", "if", "the", "target", "does", "not", "support", "``", "fast", "''", "ISel", "." ]	[ "ARM", "ARM::createFastISel", "ARM", "ARM", "ARM", "0" ]	ARMFastISel15	createFastISel	ARM	CPU	LLVM	25,256	72	1	[]
[ "<s>", "bool", "aarch64_emit_approx_div", "(", "rtx", "quo", ",", "rtx", "num", ",", "rtx", "den", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "quo", ")", ";", "if", "(", "GET_MODE_INNER", "(", "mode", ")", "==", "HFmode", ")", "return", "f...	[ "Emit", "the", "instruction", "sequence", "to", "compute", "the", "approximation", "for", "the", "division", "of", "NUM", "by", "DEN", "in", "QUO", "and", "return", "whether", "the", "sequence", "was", "emitted", "or", "not", "." ]	[ "aarch64", "3", "2", "0" ]	aarch645	aarch64_emit_approx_div	aarch64	CPU	GCC	25,257	240	1	[]
[ "<s>", "SDValue", "TGSITargetLowering", "::", "LowerOperation", "(", "SDValue", "op", ",", "SelectionDAG", "&", "dag", ")", "const", "{", "switch", "(", "op", ".", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "INTRINSIC_WO_CHAIN", ":", "{", "unsig...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "TGSI", "TGSI", "ISD::INTRINSIC_WO_CHAIN", "0", "Intrinsic::tgsi_read_blockid_x", "TGSI::IRegsRegClass", "TGSI", "Intrinsic::tgsi_read_blockid_y", "TGSI::IRegsRegClass", "TGSI", "Intrinsic::tgsi_read_blockid_z", "TGSI::IRegsRegClass", "TGSI", "Intrinsic::tgsi_read_blocksize_x", "TGSI::IR...	TGSIISelLowering	LowerOperation	TGSI	Virtual ISA	LLVM	25,258	379	1	[]
[ "<s>", "void", "s390_expand_vec_compare_cc", "(", "rtx", "target", ",", "enum", "rtx_code", "code", ",", "rtx", "cmp1", ",", "rtx", "cmp2", ",", "bool", "all_p", ")", "{", "machine_mode", "cc_producer_mode", ",", "cc_consumer_mode", ",", "scratch_mode", ";", "...	[ "Expand", "the", "comparison", "CODE", "of", "CMP1", "and", "CMP2", "and", "copy", "1", "or", "0", "into", "TARGET", "if", "either", "all", "(", "ALL_P", "is", "true", ")", "or", "any", "(", "ALL_P", "is", "false", ")", "of", "the", "elements", "in",...	[ "s390", "2" ]	s3906	s390_expand_vec_compare_cc	s390	MPU	GCC	25,259	461	1	[]
[ "<s>", "bool", "arm_pad_reg_upward", "(", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "tree", "type", ",", "int", "first", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "TARGET_AAPCS_BASED", "&&", "BYTES_BIG_ENDIAN", "&&", "(", "AGGREGATE_TYPE_P", "(", "ty...	[ "Similarly", ",", "for", "use", "by", "BLOCK_REG_PADDING", "(", "MODE", ",", "TYPE", ",", "FIRST", ")", ".", "For", "non-AAPCS", ",", "return", "!", "BYTES_BIG_ENDIAN", "if", "the", "least", "significant", "byte", "of", "the", "register", "has", "useful", ...	[ "arm", "4" ]	arm3	arm_pad_reg_upward	arm	CPU	GCC	25,260	51	1	[]
[ "<s>", "static", "int", "ia64_mode_to_int", "(", "machine_mode", "mode", ")", "{", "switch", "(", "mode", ")", "{", "case", "BImode", ":", "return", "0", ";", "case", "QImode", ":", "return", "1", ";", "case", "HImode", ":", "return", "2", ";", "case",...	[ "Return", "index", "of", "the", "MODE", "." ]	[ "ia64", "0", "1", "2", "3", "4", "5", "6", "7" ]	ia644	ia64_mode_to_int	ia64	CPU	GCC	25,261	74	1	[]
[ "<s>", "ScheduleDAGInstrs", "", "createPostMachineScheduler", "(", "MachineSchedContext", "", "C", ")", "const", "override", "{", "const", "AArch64Subtarget", "&", "ST", "=", "C", "->", "MF", "->", "getSubtarget", "<", "AArch64Subtarget", ">", "(", ")", ";", ...	[ "Similar", "to", "createMachineScheduler", "but", "used", "when", "postRA", "machine", "scheduling", "is", "enabled", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64" ]	AArch64TargetMachine20	createPostMachineScheduler	AArch64	CPU	LLVM	25,262	68	1	[]
[ "<s>", "int", "nds32_can_use_return_insn", "(", "void", ")", "{", "int", "sp_adjust", ";", "if", "(", "!", "reload_completed", ")", "return", "0", ";", "if", "(", "cfun", "->", "machine", "->", "attr_naked_p", "&&", "!", "flag_ret_in_naked_func", ")", "retur...	[ "Return", "nonzero", "if", "this", "function", "is", "known", "to", "have", "a", "null", "epilogue", ".", "This", "allows", "the", "optimizer", "to", "omit", "jumps", "to", "jumps", "if", "no", "stack", "was", "created", "." ]	[ "nds32", "0", "0", "1", "0" ]	nds32	nds32_can_use_return_insn	nds32	CPU	GCC	25,263	124	1	[]
[ "<s>", "Optional", "<", "Instruction", "*", ">", "AArch64TTIImpl", "::", "instCombineIntrinsic", "(", "InstCombiner", "&", "IC", ",", "IntrinsicInst", "&", "II", ")", "const", "{", "Intrinsic", "::", "ID", "IID", "=", "II", ".", "getIntrinsicID", "(", ")", ...	[ "Targets", "can", "implement", "their", "own", "combinations", "for", "target-specific", "intrinsics", "." ]	[ "AArch64", "AArch64", "Intrinsic::ID", "Intrinsic::aarch64_sve_convert_from_svbool", "Intrinsic::aarch64_sve_dup", "Intrinsic::aarch64_sve_dup_x", "Intrinsic::aarch64_sve_cmpne", "Intrinsic::aarch64_sve_cmpne_wide", "Intrinsic::aarch64_sve_rdffr", "Intrinsic::aarch64_sve_lasta", "Intrinsic::aarc...	AArch64TargetTransformInfo13	instCombineIntrinsic	AArch64	CPU	LLVM	25,264	387	1	[]
[ "<s>", "bool", "ARMBaseInstrInfo", "::", "expandPostRAPseudo", "(", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "LOAD_STACK_GUARD", ")", "{", "assert", "(", "getSubtarget", "(", ")", ...	[ "This", "function", "is", "called", "for", "all", "pseudo", "instructions", "that", "remain", "after", "register", "allocation", "." ]	[ "ARM", "ARM", "\"LOAD_STACK_GUARD currently supported only for MachO.\"", "ARM::MEMCPY", "0", "1", "ARM::SPRRegClass", "ARM::ssub_0", "ARM::DPRRegClass", "ARM::ssub_0", "ARM::DPRRegClass", "0", "\"widening: \"", "1", "ARM::VMOVD", "0", "1", "ARMCC::AL", "1", "1", "1", "\...	ARMBaseInstrInfo1	expandPostRAPseudo	ARM	CPU	LLVM	25,265	426	1	[]
[ "<s>", "TargetIRAnalysis", "XCoreTargetMachine", "::", "getTargetIRAnalysis", "(", ")", "{", "return", "TargetIRAnalysis", "(", "[", "this", "]", "(", "Function", "&", ")", "{", "return", "TargetTransformInfo", "(", "XCoreTTIImpl", "(", "this", ")", ")", ";", ...	[ "Get", "a", "TargetIRAnalysis", "appropriate", "for", "the", "target", "." ]	[ "XCore", "XCore", "XCore" ]	XCoreTargetMachine26	getTargetIRAnalysis	XCore	MPU	LLVM	25,266	31	1	[]
[ "<s>", "TargetLoweringObjectFile", "*", "getObjFileLowering", "(", ")", "const", "override", "{", "return", "TLOF", ".", "get", "(", ")", ";", "}", "</s>" ]	[ "Return", "information", "about", "object", "file", "lowering", "." ]	[ "RI5CY" ]	RISCVTargetMachine	getObjFileLowering	RI5CY	CPU	LLVM	25,267	16	1	[]
[ "<s>", "void", "WebAssemblyAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "", "MI", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"EmitInstruction: \"", "<<", "", "MI", "<<", "'\\n'", ")", ";", "switch", "(", "MI", "->", "getOpco...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "WebAssembly", "WebAssembly", "\"EmitInstruction: \"", "WebAssembly::ARGUMENT_I32", "WebAssembly::ARGUMENT_I64", "WebAssembly::ARGUMENT_F32", "WebAssembly::ARGUMENT_F64", "WebAssembly::LOOP_END", "WebAssembly" ]	WebAssemblyAsmPrinter (2)	EmitInstruction	WebAssembly	Virtual ISA	LLVM	25,268	100	1	[]
[ "<s>", "virtual", "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "{", "return", "&", "DL", ";", "}", "</s>" ]	[ "Return", "the", "DataLayout", "associated", "with", "the", "module", "this", "SCEV", "instance", "is", "operating", "on", "." ]	[ "Hexagon" ]	HexagonTargetMachine10	getDataLayout	Hexagon	DSP	LLVM	25,269	14	1	[]
[ "<s>", "static", "bool", "arm_can_inline_p", "(", "tree", "caller", ",", "tree", "callee", ")", "{", "tree", "caller_tree", "=", "DECL_FUNCTION_SPECIFIC_TARGET", "(", "caller", ")", ";", "tree", "callee_tree", "=", "DECL_FUNCTION_SPECIFIC_TARGET", "(", "callee", "...	[ "Hook", "to", "determine", "if", "one", "function", "can", "safely", "inline", "another", "." ]	[ "arm" ]	arm	arm_can_inline_p	arm	CPU	GCC	25,270	151	1	[]
[ "<s>", "static", "int", "const_costs", "(", "rtx", "r", ",", "enum", "rtx_code", "c", ")", "{", "HOST_WIDE_INT", "high", ",", "low", ";", "switch", "(", "c", ")", "{", "case", "CONST_INT", ":", "return", "const_costs_int", "(", "INTVAL", "(", "r", ")",...	[ "Return", "the", "cost", "of", "the", "rtx", "R", "with", "code", "CODE", "." ]	[ "v850", "0", "1", "1", "1", "2", "1", "4" ]	v850	const_costs	v850	MPU	GCC	25,271	108	1	[]
[ "<s>", "static", "void", "rs6000_conditional_register_usage", "(", "void", ")", "{", "int", "i", ";", "if", "(", "TARGET_DEBUG_TARGET", ")", "fprintf", "(", "stderr", ",", "\"rs6000_conditional_register_usage called\\n\"", ")", ";", "fixed_regs", "[", "64", "]", "...	[ "Change", "register", "usage", "conditional", "on", "target", "flags", "." ]	[ "rs6000", "\"rs6000_conditional_register_usage called\\n\"", "64", "1", "13", "13", "13", "1", "32", "64", "1", "2", "0", "2", "1", "1", "1", "1", "1", "1", "14", "14", "14", "1", "1", "1", "1", "20", "1", "20", "32", "1" ]	rs60006	rs6000_conditional_register_usage	rs6000	CPU	GCC	25,272	352	1	[]
[ "<s>", "bool", "RISCVAsmBackend", "::", "shouldInsertExtraNopBytesForCodeAlign", "(", "const", "MCAlignFragment", "&", "AF", ",", "unsigned", "&", "Size", ")", "{", "if", "(", "!", "STI", ".", "getFeatureBits", "(", ")", "[", "RISCV", "::", "FeatureRelax", "]"...	[ "Hook", "to", "check", "if", "extra", "nop", "bytes", "must", "be", "inserted", "for", "alignment", "directive", "." ]	[ "RISCV", "RISCV", "RISCV::FeatureRelax", "RISCV::FeatureStdExtC", "2", "4" ]	RISCVAsmBackend16	shouldInsertExtraNopBytesForCodeAlign	RISCV	CPU	LLVM	25,273	69	1	[]
[ "<s>", "static", "rtx", "rs6000_mask_atomic_subword", "(", "rtx", "oldval", ",", "rtx", "newval", ",", "rtx", "mask", ")", "{", "rtx", "x", ";", "x", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "x",...	[ "A", "subroutine", "of", "the", "various", "atomic", "expanders", ".", "For", "sub-word", "operands", ",", "combine", "OLDVAL", "and", "NEWVAL", "via", "MASK", ".", "Returns", "a", "new", "pseduo", "." ]	[ "rs6000", "1" ]	rs60004	rs6000_mask_atomic_subword	rs6000	CPU	GCC	25,274	71	1	[]
[ "<s>", "void", "NVPTXPassConfig", "::", "addIRPasses", "(", ")", "{", "disablePass", "(", "&", "PrologEpilogCodeInserterID", ")", ";", "disablePass", "(", "&", "MachineCopyPropagationID", ")", ";", "disablePass", "(", "&", "BranchFolderPassID", ")", ";", "TargetPa...	[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]	[ "NVPTX", "NVPTX" ]	NVPTXTargetMachine3	addIRPasses	NVPTX	GPU	LLVM	25,275	39	1	[]
[ "<s>", "bool", "WebAssemblyLateEHPrepare", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"******** Late EH Prepare ******\\n\"", "\"******** Function: \"", "<<", "MF", ".", "getName", "(",...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "WebAssembly", "WebAssembly", "\"******** Late EH Prepare ******\\n\"", "\"******** Function: \"" ]	WebAssemblyLateEHPrepare1	runOnMachineFunction	WebAssembly	Virtual ISA	LLVM	25,276	128	1	[]
[ "<s>", "char", "", "aarch64_output_sve_vector_inc_dec", "(", "const", "char", "", "operands", ",", "rtx", "x", ")", "{", "int", "factor", ";", "unsigned", "int", "nelts_per_vq", ";", "if", "(", "!", "aarch64_sve_vector_inc_dec_immediate_p", "(", "x", ",", "&...	[ "Return", "the", "asm", "template", "for", "an", "SVE", "vector", "INC", "or", "DEC", "instruction", ".", "OPERANDS", "gives", "the", "operands", "before", "the", "vector", "count", "and", "X", "is", "the", "value", "of", "the", "vector", "count", "operand...	[ "aarch64", "0", "\"dec\"", "\"inc\"" ]	aarch64	aarch64_output_sve_vector_inc_dec	aarch64	CPU	GCC	25,277	75	1	[]
[ "<s>", "EVT", "R600TargetLowering", "::", "getSetCCResultType", "(", "EVT", "VT", ")", "const", "{", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "return", "MVT", "::", "i32", ";", "return", "VT", ".", "changeVectorElementTypeToInteger", "(", ")",...	[ "Return", "the", "value", "type", "to", "use", "for", "ISD", ":", ":SETCC", "." ]	[ "R600", "MVT::i32" ]	R600ISelLowering15	getSetCCResultType	R600	GPU	LLVM	25,278	32	1	[]
[ "<s>", "void", "MipsPassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "createMipsExpandPseudoPass", "(", ")", ")", ";", "addPass", "(", "createMicroMipsSizeReducePass", "(", ")", ")", ";", "if", "(", "EnableMulMulFix", ")", "addPass", "(", "c...	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips" ]	MipsTargetMachine (2)1	addPreEmitPass	Mips	CPU	LLVM	25,279	54	1	[]
[ "<s>", "void", "TPCAsmInstCompress", "::", "EmitInstruction", "(", "MCInst", "&", "Inst", ",", "MCStreamer", "&", "Out", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "Out", ".", "EmitInstruction", "(", "Inst", ",", "STI", ")", ";", "}", "</s>" ]	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "TPC", "TPC" ]	TPCAsmInstCompress	EmitInstruction	TPC	Virtual ISA	LLVM	25,280	29	1	[]
[ "<s>", "void", "OR1KRegisterInfo", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ")", "const", "{", "}", "</s>" ]	[ "processFunctionBeforeFrameFinalized", "-", "This", "method", "is", "called", "immediately", "before", "the", "specified", "function", "'s", "frame", "layout", "(", "MF.getFrameInfo", "(", ")", ")", "is", "finalized", "." ]	[ "OR1K", "OR1K" ]	OR1KRegisterInfo	processFunctionBeforeFrameFinalized	OR1K	CPU	LLVM	25,281	12	1	[]
[ "<s>", "static", "bool", "isEqual", "(", "SPIRV", "::", "SpecialTypeDescriptor", "LHS", ",", "SPIRV", "::", "SpecialTypeDescriptor", "RHS", ")", "{", "return", "getHashValue", "(", "LHS", ")", "==", "getHashValue", "(", "RHS", ")", ";", "}", "</s>" ]	[ "isEqual", "-", "Compares", "two", "trees", "for", "structural", "equality", "and", "returns", "true", "if", "they", "are", "equal", "." ]	[ "SPIRV", "SPIRV::SpecialTypeDescriptor", "SPIRV::SpecialTypeDescriptor" ]	SPIRVDuplicatesTracker	isEqual	SPIRV	Virtual ISA	LLVM	25,282	27	1	[]
[ "<s>", "bool", "ARMCodeGenPrepare", "::", "doFinalization", "(", "Module", "&", "M", ")", "{", "delete", "Promoter", ";", "return", "false", ";", "}", "</s>" ]	[ "doFinalization", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "any", "necessary", "clean", "up", "after", "all", "passes", "have", "run", "." ]	[ "ARM", "ARM" ]	ARMCodeGenPrepare	doFinalization	ARM	CPU	LLVM	25,283	17	1	[]
[ "<s>", "static", "tree", "xstormy16_build_builtin_va_list", "(", "void", ")", "{", "tree", "f_1", ",", "f_2", ",", "record", ",", "type_decl", ";", "record", "=", "(", "*", "lang_hooks", ".", "types", ".", "make_type", ")", "(", "RECORD_TYPE", ")", ";", ...	[ "Build", "the", "va_list", "type", ".", "For", "this", "chip", ",", "va_list", "is", "a", "record", "containing", "a", "counter", "and", "a", "pointer", ".", "The", "counter", "is", "of", "type", "'int", "'", "and", "indicates", "how", "many", "bytes", ...	[ "stormy16", "\"__va_list_tag\"", "\"base\"", "\"count\"" ]	stormy163	xstormy16_build_builtin_va_list	stormy16	CPU	GCC	25,284	123	1	[]
[ "<s>", "const", "uint32_t", "*", "Z80oldRegisterInfo", "::", "getNoPreservedMask", "(", ")", "const", "{", "return", "CSR_NoRegs_RegMask", ";", "}", "</s>" ]	[ "Return", "a", "register", "mask", "that", "clobbers", "everything", "." ]	[ "Z80old", "Z80old" ]	Z80oldRegisterInfo	getNoPreservedMask	Z80old	MPU	LLVM	25,285	14	1	[]
[ "<s>", "virtual", "const", "GBZ80RegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "{", "return", "&", "getInstrInfo", "(", ")", "->", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "GBZ80", "GB" ]	GBZ80TargetMachine (2)	getRegisterInfo	GBZ80	MPU	LLVM	25,286	20	1	[]
[ "<s>", "bool", "forceScalarizeMaskedScatter", "(", "VectorType", "*", "VTy", ",", "Align", "Alignment", ")", "{", "return", "forceScalarizeMaskedGather", "(", "VTy", ",", "Alignment", ")", ";", "}", "</s>" ]	[ "Return", "true", "if", "the", "target", "forces", "scalarizing", "of", "llvm.masked.scatter", "intrinsics", "." ]	[ "X86" ]	X86TargetTransformInfo21	forceScalarizeMaskedScatter	X86	CPU	LLVM	25,287	20	1	[]
[ "<s>", "BitVector", "ARMBaseRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "ARMSubtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "ARMSubtarget", ">", "(", ")", ";", "const", "ARMFrameL...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "ARM", "ARM", "ARM", "ARM", "ARM", "ARM::SP", "ARM::PC", "ARM::FPSCR", "ARM::APSR_NZCV", "ARM::R9", "ARM::R8", "ARM::D31", "ARM::D16", "15", "\"Register list not consecutive!\"", "0", "16", "ARM::D16", "ARM::GPRPairRegClass" ]	ARMBaseRegisterInfo23	getReservedRegs	ARM	CPU	LLVM	25,288	283	1	[]
[ "<s>", "void", "AMDGPUMCInstLower", "::", "lower", "(", "const", "MachineInstr", "*", "MI", ",", "MCInst", "&", "OutMI", ")", "const", "{", "OutMI", ".", "setOpcode", "(", "getMCOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ";", "for", "("...	[ "The", "instruction", "is", "lowered", "." ]	[ "R600", "\"unknown operand type\"", "\"Only floating point immediates are supported at the moment.\"" ]	AMDGPUMCInstLower17	lower	R600	GPU	LLVM	25,289	311	1	[]
[ "<s>", "bool", "isImm", "(", ")", "const", "{", "return", "Kind", "==", "k_Immediate", ";", "}", "</s>" ]	[ "isImm", "-", "Is", "this", "an", "immediate", "operand", "?" ]	[ "Sparc" ]	SparcAsmParser11	isImm	Sparc	CPU	LLVM	25,290	12	1	[]
[ "<s>", "BitVector", "SIRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "AMDGPU", "::", "INDIRECT_BASE_ADDR", ")"...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "AMDGPU", "SI", "AMDGPU::INDIRECT_BASE_ADDR", "AMDGPU::EXEC", "AMDGPU::FLAT_SCR", "AMDGPU::SRC_SHARED_BASE", "AMDGPU::SRC_SHARED_LIMIT", "AMDGPU::SRC_PRIVATE_BASE", "AMDGPU::SRC_PRIVATE_LIMIT", "AMDGPU::TBA", "AMDGPU::TMA", "AMDGPU::TTMP0_TTMP1", "AMDGPU::TTMP2_TTMP3", "AMDGPU::TTMP4_TTMP5...	SIRegisterInfo53	getReservedRegs	AMDGPU	GPU	LLVM	25,291	362	1	[]
[ "<s>", "MachineInstr", "*", "SIInstrInfo", "::", "createPHISourceCopy", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "InsPt", ",", "const", "DebugLoc", "&", "DL", ",", "Register", "Src", ",", "unsigned", "SrcSubReg", ",", "Re...	[ "During", "PHI", "eleimination", "lets", "target", "to", "make", "necessary", "checks", "and", "insert", "the", "copy", "to", "the", "PHI", "destination", "register", "in", "a", "target", "specific", "manner", "." ]	[ "AMDGPU", "SI", "AMDGPU::SI_IF", "AMDGPU::SI_ELSE", "AMDGPU::SI_IF_BREAK", "AMDGPU::S_MOV_B32_term", "AMDGPU::S_MOV_B64_term", "0", "AMDGPU::EXEC" ]	SIInstrInfo11	createPHISourceCopy	AMDGPU	GPU	LLVM	25,292	153	1	[]
[ "<s>", "uint8_t", "get_sew", "(", ")", "const", "{", "return", "m_sew", ";", "}", "</s>" ]	[ "Helper", "function", "to", "get", "SEW", "operand", ".", "We", "always", "have", "SEW", "value", "for", "all", "RVV", "instructions", "that", "have", "VTYPE", "OP", "." ]	[ "riscv" ]	riscv-vsetvl	get_sew	riscv	CPU	GCC	25,293	10	1	[]
[ "<s>", "void", "WebAssemblyAsmPrinter", "::", "emitInstruction", "(", "const", "MachineInstr", "", "MI", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"EmitInstruction: \"", "<<", "", "MI", "<<", "'\\n'", ")", ";", "switch", "(", "MI", "->", "ge...	[ "Targets", "should", "implement", "this", "to", "emit", "instructions", "." ]	[ "WebAssembly", "WebAssembly", "\"EmitInstruction: \"", "WebAssembly::ARGUMENT_i32", "WebAssembly::ARGUMENT_i32_S", "WebAssembly::ARGUMENT_i64", "WebAssembly::ARGUMENT_i64_S", "WebAssembly::ARGUMENT_f32", "WebAssembly::ARGUMENT_f32_S", "WebAssembly::ARGUMENT_f64", "WebAssembly::ARGUMENT_f64_S", ...	WebAssemblyAsmPrinter (2)1	emitInstruction	WebAssembly	Virtual ISA	LLVM	25,294	210	1	[]
[ "<s>", "static", "machine_mode", "select_block_compare_mode", "(", "unsigned", "HOST_WIDE_INT", "offset", ",", "unsigned", "HOST_WIDE_INT", "bytes", ",", "unsigned", "HOST_WIDE_INT", "align", ")", "{", "unsigned", "HOST_WIDE_INT", "maxread", "=", "ROUND_UP", "(", "byt...	[ "Select", "the", "mode", "to", "be", "used", "for", "reading", "the", "next", "chunk", "of", "bytes", "in", "the", "compare", ".", "OFFSET", "is", "the", "current", "read", "offset", "from", "the", "beginning", "of", "the", "block", ".", "BYTES", "is", ...	[ "rs6000" ]	rs6000-string	select_block_compare_mode	rs6000	CPU	GCC	25,295	193	1	[]
[ "<s>", "void", "ARMBaseRegisterInfo", "::", "getRegAllocationHints", "(", "unsigned", "VirtReg", ",", "ArrayRef", "<", "MCPhysReg", ">", "Order", ",", "SmallVectorImpl", "<", "MCPhysReg", ">", "&", "Hints", ",", "const", "MachineFunction", "&", "MF", ",", "const...	[ "Get", "a", "list", "of", "'hint", "'", "registers", "that", "the", "register", "allocator", "should", "try", "first", "when", "allocating", "a", "physical", "register", "for", "the", "virtual", "register", "VirtReg", "." ]	[ "ARM", "ARM", "ARMRI::RegPairEven", "0", "ARMRI::RegPairOdd", "1", "0", "0", "0", "1" ]	ARMBaseRegisterInfo15	getRegAllocationHints	ARM	CPU	LLVM	25,296	288	1	[]
[ "<s>", "static", "bool", "arc_handle_option", "(", "size_t", "code", ",", "const", "char", "*", "arg", ",", "int", "value", "ATTRIBUTE_UNUSED", ")", "{", "switch", "(", "code", ")", "{", "case", "OPT_mcpu_", ":", "return", "strcmp", "(", "arg", ",", "\"b...	[ "Implement", "TARGET_HANDLE_OPTION", "." ]	[ "arc", "\"base\"", "0" ]	arc3	arc_handle_option	arc	MPU	GCC	25,297	47	1	[]
[ "<s>", "static", "bool", "ix86_pic_register_p", "(", "rtx", "x", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "VALUE", "&&", "CSELIB_VAL_PTR", "(", "x", ")", ")", "return", "(", "pic_offset_table_rtx", "&&", "rtx_equal_for_cselib_p", "(", "x", ","...	[ "Return", "true", "if", "X", "is", "a", "representation", "of", "the", "PIC", "register", ".", "This", "copes", "with", "calls", "from", "ix86_find_base_term", ",", "where", "the", "register", "might", "have", "been", "replaced", "by", "a", "cselib", "value"...	[ "i386", "1" ]	i386	ix86_pic_register_p	i386	CPU	GCC	25,298	129	1	[]
[ "<s>", "const", "AMDGPUInstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "getSubtargetImpl", "(", ")", "->", "getInstrInfo", "(", ")", ";", "}", "</s>" ]	[ "TargetInstrInfo", "getter", "." ]	[ "R600" ]	AMDGPUTargetMachine	getInstrInfo	R600	GPU	LLVM	25,299	19	1	[]

[ "<s>", "unsigned", "getNumFixupKinds", "(", ")", "const", "{", "return", "1", ";", "}", "</s>" ]

[ "Get", "the", "number", "of", "target", "specific", "fixup", "kinds", "." ]

[ "Mips", "1" ]

MipsAsmBackend60

getNumFixupKinds

Mips

CPU

LLVM

25,200

10

1

[]

[ "<s>", "bool", "WasmPEI", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "const", "Function", "*", "F", "=", "Fn", ".", "getFunction", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "Fn", ".", "getSubtarget", "("...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "WebAssembly", "0" ]

WebAssemblyPEI

runOnMachineFunction

WebAssembly

Virtual ISA

LLVM

25,201

262

1

[]

[ "<s>", "void", "emitTableType", "(", "const", "MCSymbolWasm", "*", ")", "override", "{", "}", "</s>" ]

[ ".tabletype" ]

[ "WebAssembly" ]

WebAssemblyTargetStreamer (2)1

emitTableType

WebAssembly

Virtual ISA

LLVM

25,202

10

1

[]

[ "<s>", "int", "SIFrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "unsigned", "&", "FrameReg", ")", "const", "{", "const", "SIRegisterInfo", "*", "RI", "=", "MF", ".", "getSubtarget", "<", "GC...

[ "getFrameIndexReference", "-", "This", "method", "should", "return", "the", "base", "register", "and", "offset", "used", "to", "reference", "a", "frame", "index", "location", "." ]

[ "AMDGPU", "SI", "SI" ]

SIFrameLowering16

getFrameIndexReference

AMDGPU

GPU

LLVM

25,203

59

1

[]

[ "<s>", "int", "HexagonMCInst", "::", "getMinValue", "(", "void", ")", "const", "{", "const", "uint64_t", "F", "=", "getDesc", "(", ")", ".", "TSFlags", ";", "unsigned", "isSigned", "=", "(", "F", ">>", "HexagonII", "::", "ExtentSignedPos", ")", "&", "Hex...

[ "Return", "the", "minimal", "unsigned", "value", "possible", "given", "these", "KnownBits", "." ]

[ "Hexagon", "Hexagon", "HexagonII::ExtentSignedPos", "HexagonII::ExtentSignedMask", "HexagonII::ExtentBitsPos", "HexagonII::ExtentBitsMask", "1U", "1", "0" ]

HexagonMCInst

getMinValue

Hexagon

DSP

LLVM

25,204

68

1

[]

[ "<s>", "static", "int", "avr_signal_function_p", "(", "tree", "func", ")", "{", "return", "avr_lookup_function_attribute1", "(", "func", ",", "\"signal\"", ")", ";", "}", "</s>" ]

[ "Return", "nonzero", "if", "FUNC", "is", "a", "signal", "function", "as", "specified", "by", "the", "``", "signal", "''", "attribute", "." ]

[ "avr", "\"signal\"" ]

avr

avr_signal_function_p

avr

MPU

GCC

25,205

17

1

[]

[ "<s>", "InstructionCost", "getIntImmCost", "(", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ",", "TTI", "::", "TargetCostKind", "CostKind", ")", "{", "assert", "(", "Ty", "->", "isIntegerTy", "(", ")", ")", ";", "if", "(", "Imm", "==", "0", ...

[ "Calculate", "the", "cost", "of", "materializing", "a", "64-bit", "value", "." ]

[ "Lanai", "0", "16", "21", "32", "0xFFFF", "0", "2", "4" ]

LanaiTargetTransformInfo11

getIntImmCost

Lanai

CPU

LLVM

25,206

126

1

[]

[ "<s>", "void", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "MCInst", "&", "Res", ")", "const", "override", "{", "}", "</s>" ]

[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]

[ "BPF" ]

BPFAsmBackend

relaxInstruction

BPF

Virtual ISA

LLVM

25,207

16

1

[]

[ "<s>", "MachineBasicBlock", "::", "iterator", "VEFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "if", "(", "!", "ha...

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "VE", "VE", "0", "VE::ADJCALLSTACKDOWN" ]

VEFrameLowering1

eliminateCallFramePseudoInstr

VE

CPU

LLVM

25,208

94

1

[]

[ "<s>", "static", "void", "nios2_load_pic_register", "(", "void", ")", "{", "rtx", "tmp", "=", "gen_rtx_REG", "(", "Pmode", ",", "TEMP_REG_NUM", ")", ";", "emit_insn", "(", "gen_load_got_register", "(", "pic_offset_table_rtx", ",", "tmp", ")", ")", ";", "emit_i...

[ "Emit", "code", "to", "load", "the", "PIC", "register", "." ]

[ "nios2" ]

nios2

nios2_load_pic_register

nios2

MPU

GCC

25,209

40

1

[]

[ "<s>", "static", "void", "ia64_free_sched_context", "(", "void", "*", "_sc", ")", "{", "gcc_assert", "(", "_sc", "!=", "NULL", ")", ";", "free", "(", "_sc", ")", ";", "}", "</s>" ]

[ "Frees", "the", "_SC", "scheduling", "context", "." ]

[ "ia64" ]

ia64

ia64_free_sched_context

ia64

CPU

GCC

25,210

22

1

[]

[ "<s>", "void", "unicosmk_add_extern", "(", "const", "char", "*", "name", ")", "{", "struct", "unicosmk_extern_list", "*", "p", ";", "p", "=", "(", "struct", "unicosmk_extern_list", "*", ")", "xmalloc", "(", "sizeof", "(", "struct", "unicosmk_extern_list", ")",...

[ "Record", "an", "extern", "." ]

[ "alpha" ]

alpha3

unicosmk_add_extern

alpha

MPU

GCC

25,211

47

1

[]

[ "<s>", "bool", "X86CallFrameOptimization", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "STI", "=", "&", "MF", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ";", "TII", "=", "STI", "->", "getInstrInfo", "(", ")", ";...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "X86", "X86", "X86", "X86", "X86", "\"Expect power of 2 stack slot size\"" ]

X86CallFrameOptimization12

runOnMachineFunction

X86

CPU

LLVM

25,212

224

1

[]

[ "<s>", "bool", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "override", "{", "return", "false", ";", "}", "<...

[ "Simple", "predicate", "for", "targets", "where", "!", "Resolved", "implies", "requiring", "relaxation", "." ]

[ "MMIX" ]

MMIXAsmBackend

fixupNeedsRelaxation

MMIX

CPU

LLVM

25,213

28

1

[]

[ "<s>", "virtual", "bool", "check", "(", "function_checker", "&", ")", "const", "{", "return", "true", ";", "}", "</s>" ]

[ "Perform", "semantic", "checks", "on", "the", "call", ".", "Return", "true", "if", "the", "call", "is", "valid", ",", "otherwise", "report", "a", "suitable", "error", "." ]

[ "riscv" ]

riscv-vector-builtins

check

riscv

CPU

GCC

25,214

13

1

[]

[ "<s>", "static", "void", "seh_cfa_adjust_cfa", "(", "FILE", "*", "f", ",", "struct", "seh_frame_state", "*", "seh", ",", "rtx", "pat", ")", "{", "rtx", "dest", ",", "src", ";", "HOST_WIDE_INT", "reg_offset", "=", "0", ";", "unsigned", "int", "dest_regno", ...

[ "Process", "REG_CFA_ADJUST_CFA", "for", "SEH", "." ]

[ "i386", "0", "1", "0", "1", "0", "15", "0", "0", "240", "\"\\t.seh_setframe\\t\"", "0", "\", \"", "\"\\n\"" ]

winnt

seh_cfa_adjust_cfa

i386

CPU

GCC

25,215

241

1

[]

[ "<s>", "static", "void", "moxie_compute_frame", "(", "void", ")", "{", "int", "stack_alignment", "=", "STACK_BOUNDARY", "/", "BITS_PER_UNIT", ";", "int", "padding_locals", ";", "int", "regno", ";", "cfun", "->", "machine", "->", "local_vars_size", "=", "get_fram...

[ "Compute", "the", "size", "of", "the", "local", "area", "and", "the", "size", "to", "be", "adjusted", "by", "the", "*", "prologue", "and", "epilogue", "." ]

[ "moxie", "0", "0", "4", "0" ]

moxie5

moxie_compute_frame

moxie

CPU

GCC

25,216

134

1

[]

[ "<s>", "BitVector", "MipsRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "static", "const", "uint16_t", "ReservedGPR32", "[", "]", "=", "{", "Mips", "::", "ZERO", ",", "Mips", "::", "K0", ",", "Mips", ...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "Mips", "Mips", "Mips::ZERO", "Mips::K0", "Mips::K1", "Mips::SP", "Mips::ZERO_64", "Mips::K0_64", "Mips::K1_64", "Mips::SP_64", "0", "0", "Mips", "Mips::AFGR64RegClass", "Mips::AFGR64RegClass", "Mips::FGR64RegClass", "Mips::FGR64RegClass", "Mips", "Mips::S0", "Mips::FP", "Mip...

MipsRegisterInfo6

getReservedRegs

Mips

CPU

LLVM

25,217

417

1

[]

[ "<s>", "static", "int", "ix86_reassociation_width", "(", "unsigned", "int", ",", "machine_mode", "mode", ")", "{", "if", "(", "VECTOR_MODE_P", "(", "mode", ")", ")", "{", "if", "(", "TARGET_VECTOR_PARALLEL_EXECUTION", ")", "return", "2", ";", "else", "return",...

[ "Implementation", "of", "reassociation_width", "target", "hook", "used", "by", "reassoc", "phase", "to", "identify", "parallelism", "level", "in", "reassociated", "tree", ".", "Statements", "tree_code", "is", "passed", "in", "OPC", ".", "Arguments", "type", "is", ...

[ "i386", "2", "1", "2", "2", "1" ]

i3864

ix86_reassociation_width

i386

CPU

GCC

25,218

61

1

[]

[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "AVRMachineFunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "AVR...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AVR", "AVR", "AVR", "0", "0", "AVR::LDDRdPtrQ", "AVR::LDDWRdPtrQ", "AVR::STDPtrQRr", "AVR::STDWPtrQRr" ]

AVRFrameLowering (2)

runOnMachineFunction

AVR

MPU

LLVM

25,219

234

1

[]

[ "<s>", "bool", "BTFDebug", "::", "InstLower", "(", "const", "MachineInstr", "*", "MI", ",", "MCInst", "&", "OutMI", ")", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "BPF", "::", "LD_imm64", ")", "{", "const", "MachineOperand", "&", "MO", ...

[ "Emit", "proper", "patchable", "instructions", "." ]

[ "BPF", "BPF::LD_imm64", "1", "BPFCoreSharedInfo::AmaAttr", "BPF::MOV_ri", "0", "BPFCoreSharedInfo::PatchableExtSecName", "64", "BPF::LD_imm64", "BPF::MOV_ri", "0", "0" ]

BTFDebug11

InstLower

BPF

Virtual ISA

LLVM

25,220

271

1

[]

[ "<s>", "unsigned", "getExceptionPointerRegister", "(", "const", "Constant", "*", "PersonalityFn", ")", "const", "override", "{", "return", "SystemZ", "::", "R6D", ";", "}", "</s>" ]

[ "If", "a", "physical", "register", ",", "this", "returns", "the", "register", "that", "receives", "the", "exception", "address", "on", "entry", "to", "an", "EH", "pad", "." ]

[ "SystemZ", "SystemZ::R6D" ]

SystemZISelLowering (2)

getExceptionPointerRegister

SystemZ

CPU

LLVM

25,221

17

1

[]

[ "<s>", "void", "HexagonSubtarget", "::", "adjustSchedDependency", "(", "SUnit", "*", "Src", ",", "SUnit", "*", "Dst", ",", "SDep", "&", "Dep", ")", "const", "{", "MachineInstr", "*", "SrcInst", "=", "Src", "->", "getInstr", "(", ")", ";", "MachineInstr", ...

[ "Perform", "target", "specific", "adjustments", "to", "the", "latency", "of", "a", "schedule", "dependency", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "0", "0", "0", "1", "1", "0", "0" ]

HexagonSubtarget48

adjustSchedDependency

Hexagon

DSP

LLVM

25,222

377

1

[]

[ "<s>", "void", "PPCTargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "dl", "(", "N", ")", ";", "switch", "(", "N...

[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]

[ "PowerPC", "PPC", "\"Do not know how to custom type legalize this operation!\"", "ISD::READCYCLECOUNTER", "MVT::i32", "MVT::i32", "MVT::Other", "PPCISD::READ_TIME_BASE", "0", "1", "2", "ISD::INTRINSIC_W_CHAIN", "1", "Intrinsic::ppc_is_decremented_ctr_nonzero", "0", "MVT::i1", "\"Unex...

PPCISelLowering (2)7

ReplaceNodeResults

PowerPC

CPU

LLVM

25,223

422

1

[]

[ "<s>", "static", "void", "h8300_print_operand_address", "(", "FILE", "*", "file", ",", "machine_mode", "mode", ",", "rtx", "addr", ")", "{", "rtx", "index", ";", "int", "size", ";", "switch", "(", "GET_CODE", "(", "addr", ")", ")", "{", "case", "REG", ...

[ "Output", "assembly", "language", "output", "for", "the", "address", "ADDR", "to", "FILE", "." ]

[ "h8300", "\"%s\"", "\"-%s\"", "0", "\"%s+\"", "0", "\"+%s\"", "0", "\"%s-\"", "0", "\"(\"", "0", "1", "\",\"", "0", "1", "\".b\"", "2", "\".w\"", "4", "\".l\"", "0", "\"+\"", "1", "\")\"", "\"%d\"" ]

h8300

h8300_print_operand_address

h8300

MPU

GCC

25,224

375

1

[]

[ "<s>", "bool", "ShouldShrinkFPConstant", "(", "EVT", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]

[ "If", "true", ",", "then", "instruction", "selection", "should", "seek", "to", "shrink", "the", "FP", "constant", "of", "the", "specified", "type", "to", "a", "smaller", "type", "in", "order", "to", "save", "space", "and", "/", "or", "reduce", "runtime", ...

[ "TPC" ]

TPCISelLowering

ShouldShrinkFPConstant

TPC

Virtual ISA

LLVM

25,225

12

1

[]

[ "<s>", "int", "cris_side_effect_mode_ok", "(", "enum", "rtx_code", "code", ",", "rtx", "*", "ops", ",", "int", "lreg", ",", "int", "rreg", ",", "int", "rval", ",", "int", "multop", ",", "int", "other_op", ")", "{", "int", "mult", "=", "multop", "<", ...

[ "Check", "various", "objections", "to", "the", "side-effect", ".", "Used", "in", "the", "test-part", "of", "an", "anonymous", "insn", "describing", "an", "insn", "with", "a", "possible", "side-effect", ".", "Returns", "nonzero", "if", "the", "implied", "side-e...

[ "cris", "0", "1", "0", "0", "1", "0", "0", "0", "0", "0", "0", "63", "63", "0", "1", "0", "1", "0", "0", "0", "1", "0", "1", "0", "1", "2", "4", "0", "0", "1", "\"internal error: %<cris_side_effect_mode_ok%> with bad operands\"" ]

cris

cris_side_effect_mode_ok

cris

MPU

GCC

25,226

496

1

[]

[ "<s>", "SDValue", "AArch64TargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ...

[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]

[ "AArch64", "AArch64", "ISD::ADD", "ISD::SUB", "ISD::XOR", "ISD::MUL", "ISD::SINT_TO_FP", "ISD::UINT_TO_FP", "ISD::OR", "ISD::INTRINSIC_WO_CHAIN", "ISD::ANY_EXTEND", "ISD::ZERO_EXTEND", "ISD::SIGN_EXTEND", "ISD::BITCAST", "ISD::CONCAT_VECTORS", "ISD::SELECT", "ISD::VSELECT", "ISD::S...

AArch64ISelLowering122

PerformDAGCombine

AArch64

CPU

LLVM

25,227

487

1

[]

[ "<s>", "int", "use_return_insn", "(", "int", "iscond", ",", "rtx", "sibling", ")", "{", "int", "regno", ";", "unsigned", "int", "func_type", ";", "unsigned", "long", "saved_int_regs", ";", "unsigned", "HOST_WIDE_INT", "stack_adjust", ";", "arm_stack_offsets", "*...

[ "Return", "true", "if", "this", "function", "'s", "epilogue", "can", "be", "output", "as", "RTL", "." ]

[ "arm", "0", "0", "0", "0", "0", "4", "0", "4", "3", "0", "4", "0", "3", "0", "0x7", "0", "0", "0", "0", "1", "0", "0", "1", "0", "0", "0", "1" ]

arm4

use_return_insn

arm

CPU

GCC

25,228

379

1

[]

[ "<s>", "static", "void", "adjust_xxpermdi", "(", "rtx_insn", "*", "insn", ")", "{", "rtx", "set", "=", "PATTERN", "(", "insn", ")", ";", "rtx", "select", "=", "XEXP", "(", "set", ",", "1", ")", ";", "rtx", "concat", "=", "XEXP", "(", "select", ",",...

[ "Given", "OP", "that", "contains", "an", "XXPERMDI", "operation", "(", "that", "is", "not", "a", "doubleword", "swap", ")", ",", "reverse", "the", "order", "of", "the", "source", "operands", "and", "adjust", "the", "indices", "of", "the", "source", "lanes"...

[ "powerpcspe", "1", "0", "0", "0", "1", "1", "1", "0", "0", "0", "1", "3", "3", "0", "0", "0", "1", "1", "\"Changing lanes for xxpermdi %d\\n\"" ]

powerpcspe

adjust_xxpermdi

powerpcspe

CPU

GCC

25,229

182

1

[]

[ "<s>", "const", "char", "*", "LC3bAsmPrinter", "::", "getCurrentABIString", "(", ")", "const", "{", "llvm_unreachable", "(", "\"Unknown LC3b ABI\"", ")", ";", ";", "}", "</s>" ]

[ "Emit", "Set", "directives", "." ]

[ "LC3b", "LC3b", "\"Unknown LC3b ABI\"" ]

LC3bAsmPrinter

getCurrentABIString

LC3b

CPU

LLVM

25,230

17

1

[]

[ "<s>", "static", "bool", "legitimate_scaled_address_p", "(", "machine_mode", "mode", ",", "rtx", "op", ",", "bool", "strict", ")", "{", "if", "(", "GET_CODE", "(", "op", ")", "!=", "PLUS", ")", "return", "false", ";", "if", "(", "GET_CODE", "(", "XEXP", ...

[ "TRUE", "if", "op", "is", "an", "scaled", "address", "." ]

[ "arc", "0", "0", "0", "0", "1", "2", "0", "1", "2", "8", "4", "0", "1", "4", "1", "1", "1" ]

arc8

legitimate_scaled_address_p

arc

MPU

GCC

25,231

236

1

[]

[ "<s>", "MachineBasicBlock", "*", "RISCVTargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "*", "BB", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llv...

[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]

[ "RISCV", "RISCV", "\"Unexpected instr type to insert\"", "RISCV::ReadCycleWide", "\"ReadCycleWrite is only to be used on riscv32\"", "RISCV::Select_GPR_Using_CC_GPR", "RISCV::Select_GPCR_Using_CC_GPR", "RISCV::Select_FPR16_Using_CC_GPR", "RISCV::Select_FPR32_Using_CC_GPR", "RISCV::Select_FPR64_Usi...

RISCVISelLowering42

EmitInstrWithCustomInserter

RISCV

CPU

LLVM

25,232

118

1

[]

[ "<s>", "void", "addBlock", "(", "MachineBasicBlock", "*", "MBB", ")", "{", "Blocks", ".", "push_back", "(", "MBB", ")", ";", "BlockSet", ".", "insert", "(", "MBB", ")", ";", "}", "</s>" ]

[ "Add", "block", "data", "." ]

[ "WebAssembly" ]

WebAssemblyExceptionInfo

addBlock

WebAssembly

Virtual ISA

LLVM

25,233

23

1

[]

[ "<s>", "const", "SparcSubtarget", "*", "SparcTargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "Attribute", "CPUAttr", "=", "F", ".", "getFnAttribute", "(", "\"target-cpu\"", ")", ";", "Attribute", "FSAttr", "=", ...

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "Sparc", "Sparc", "Sparc", "\"target-cpu\"", "\"target-features\"", "\"use-soft-float\"", "\"+soft-float\"", "\",+soft-float\"", "Sparc" ]

SparcTargetMachine (2)1

getSubtargetImpl

Sparc

CPU

LLVM

25,234

164

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"AGC Assembly Printer\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "AGC", "\"AGC Assembly Printer\"" ]

AGCAsmPrinter

getPassName

AGC

MPU

LLVM

25,235

11

1

[]

[ "<s>", "bool", "M68kOperand", "::", "isImm", "(", ")", "const", "{", "return", "Kind", "==", "Kind", "::", "Imm", ";", "}", "</s>" ]

[ "isImm", "-", "Is", "this", "an", "immediate", "operand", "?" ]

[ "M68k", "M68k" ]

M68kAsmParser3

isImm

M68k

MPU

LLVM

25,236

16

1

[]

[ "<s>", "int", "standard_sse_constant_p", "(", "rtx", "x", ",", "machine_mode", "pred_mode", ")", "{", "machine_mode", "mode", ";", "if", "(", "!", "TARGET_SSE", ")", "return", "0", ";", "mode", "=", "GET_MODE", "(", "x", ")", ";", "if", "(", "x", "==",...

[ "Return", "1", "if", "X", "is", "all", "0s", "and", "2", "if", "x", "is", "all", "1s", "in", "supported", "SSE/AVX", "vector", "mode", "." ]

[ "i386", "0", "1", "64", "2", "32", "2", "16", "2", "0", "3", "0" ]

i3861

standard_sse_constant_p

i386

CPU

GCC

25,237

173

1

[]

[ "<s>", "bool", "BlackfinIntrinsicInfo", "::", "isOverloaded", "(", "unsigned", "IntrID", ")", "const", "{", "const", "bool", "OTable", "[", "]", "=", "{", "}", ";", "if", "(", "IntrID", "==", "0", ")", "return", "false", ";", "else", "return", "OTable", ...

[ "Returns", "true", "if", "the", "intrinsic", "can", "be", "overloaded", "." ]

[ "Blackfin", "0", "Intrinsic::num_intrinsics" ]

BlackfinIntrinsicInfo

isOverloaded

Blackfin

DSP

LLVM

25,238

40

1

[]

[ "<s>", "SDValue", "AMDGPUTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "Op", "->", "dump", "(", "&", "DAG", ...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "AMDGPU", "AMDGPU", "\"Custom lowering code for this\"", "\"instruction is not implemented yet!\"", "ISD::SIGN_EXTEND_INREG", "SI", "ISD::CONCAT_VECTORS", "ISD::EXTRACT_SUBVECTOR", "ISD::INTRINSIC_WO_CHAIN", "SI", "ISD::UDIVREM", "ISD::SDIVREM", "ISD::FREM", "ISD::FCEIL", "ISD::FTRUNC", ...

AMDGPUISelLowering102

LowerOperation

AMDGPU

GPU

LLVM

25,239

298

1

[]

[ "<s>", "static", "bool", "r10k_protected_bb_p", "(", "basic_block", "bb", ",", "sbitmap", "protected_bbs", ")", "{", "edge_iterator", "ei", ";", "edge", "e", ";", "FOR_EACH_EDGE", "(", "e", ",", "ei", ",", "bb", "->", "preds", ")", "if", "(", "!", "singl...

[ "Return", "true", "if", "BB", "is", "only", "reached", "by", "blocks", "in", "PROTECTED_BBS", "and", "if", "every", "edge", "is", "unconditional", "." ]

[ "mips", "0" ]

mips

r10k_protected_bb_p

mips

CPU

GCC

25,240

66

1

[]

[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"SPARC DAG->DAG Pattern Instruction Selection\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "Sparc", "\"SPARC DAG->DAG Pattern Instruction Selection\"" ]

SparcISelDAGToDAG15

getPassName

Sparc

CPU

LLVM

25,241

13

1

[]

[ "<s>", "bool", "convertSelectOfConstantsToMath", "(", "EVT", "VT", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]

[ "Return", "true", "if", "a", "select", "of", "constants", "(", "select", "Cond", ",", "C1", ",", "C2", ")", "should", "be", "transformed", "into", "simple", "math", "ops", "with", "the", "condition", "value", "." ]

[ "RI5CY" ]

RISCVISelLowering

convertSelectOfConstantsToMath

RI5CY

CPU

LLVM

25,242

13

1

[]

[ "<s>", "bool", "runOnFunction", "(", "Function", "&", "F", ")", "override", "{", "if", "(", "skipFunction", "(", "F", ")", ")", "return", "false", ";", "bool", "Changed", "=", "false", ";", "std", "::", "set", "<", "Instruction", "*", ">", "WorkList", ...

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "TPC" ]

NodePreLegalizer

runOnFunction

TPC

Virtual ISA

LLVM

25,243

101

1

[]

[ "<s>", "virtual", "const", "X86Subtarget", "*", "getSubtarget", "(", ")", "{", "return", "Subtarget", ";", "}", "</s>" ]

[ "getSubtarget", "-", "Return", "the", "subtarget", "for", "which", "this", "machine", "code", "is", "being", "compiled", "." ]

[ "X86", "X86" ]

X86ISelLowering112

getSubtarget

X86

CPU

LLVM

25,244

12

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"Patmos Single-Path Bundling (machine code)\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "Patmos", "\"Patmos Single-Path Bundling (machine code)\"" ]

PatmosSPBundling1

getPassName

Patmos

VLIW

LLVM

25,245

11

1

[]

[ "<s>", "void", "ARMTargetLowering", "::", "computeKnownBitsForTargetNode", "(", "const", "SDValue", "Op", ",", "APInt", "&", "KnownZero", ",", "APInt", "&", "KnownOne", ",", "const", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", ")", "const", "{", "uns...

[ "Determine", "which", "of", "the", "bits", "specified", "in", "Mask", "are", "known", "to", "be", "either", "zero", "or", "one", "and", "return", "them", "in", "the", "KnownZero/KnownOne", "bitsets", "." ]

[ "ARM", "ARM", "0", "ARMISD::ADDC", "ARMISD::ADDE", "ARMISD::SUBC", "ARMISD::SUBE", "0", "1", "ARMISD::CMOV", "0", "1", "0", "0", "1", "1", "ISD::INTRINSIC_W_CHAIN", "1", "Intrinsic::ID", "Intrinsic::ID", "Intrinsic::arm_ldaex", "Intrinsic::arm_ldrex" ]

ARMISelLowering (2)

computeKnownBitsForTargetNode

ARM

CPU

LLVM

25,246

291

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"Hexagon Split Const32s and Const64s\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "Hexagon", "\"Hexagon Split Const32s and Const64s\"" ]

HexagonSplitConst32AndConst641

getPassName

Hexagon

DSP

LLVM

25,247

12

1

[]

[ "<s>", "bool", "PPCRegisterInfo", "::", "getRegAllocationHints", "(", "Register", "VirtReg", ",", "ArrayRef", "<", "MCPhysReg", ">", "Order", ",", "SmallVectorImpl", "<", "MCPhysReg", ">", "&", "Hints", ",", "const", "MachineFunction", "&", "MF", ",", "const", ...

[ "Get", "a", "list", "of", "'hint", "'", "registers", "that", "the", "register", "allocator", "should", "try", "first", "when", "allocating", "a", "physical", "register", "for", "the", "virtual", "register", "VirtReg", "." ]

[ "PowerPC", "PPC", "0", "PPC::UACC0", "PPC::VSRp0", "PPC::VSRp31", "PPC::BUILD_UACC", "0", "PPC::ACC0", "PPC::ACC0", "PPC::ACC7", "\"Expecting an ACC register for BUILD_UACC.\"", "PPC::UACC0", "PPC::ACC0" ]

PPCRegisterInfo (2)3

getRegAllocationHints

PowerPC

CPU

LLVM

25,248

316

1

[]

[ "<s>", "SDValue", "BPFTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "SDLoc", "DL...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "BPF", "BPF", "ISD::InputArg", "\"Unsupported calling convention\"", "16", "BPF", "\"LowerFormalArguments Unhandled argument type: \"", "0", "MVT::i64", "BPF::GPRRegClass", "ISD::AssertSext", "ISD::AssertZext", "ISD::TRUNCATE", "\"defined with too many args\"", "0", "\"functions with V...

BPFISelLowering29

LowerFormalArguments

BPF

Virtual ISA

LLVM

25,249

416

1

[]

[ "<s>", "static", "int", "arc_sched_adjust_priority", "(", "rtx_insn", "*", "insn", ",", "int", "priority", ")", "{", "rtx", "set", "=", "single_set", "(", "insn", ")", ";", "if", "(", "set", "&&", "GET_MODE", "(", "SET_SRC", "(", "set", ")", ")", "==",...

[ "Try", "to", "keep", "the", "(", "mov", ":", "DF", "_", ",", "reg", ")", "as", "early", "as", "possible", "so", "that", "the", "d", "<", "add/sub/mul", ">", "h-lr", "insns", "appear", "together", "and", "can", "use", "the", "peephole2", "pattern", "....

[ "arc", "20" ]

arc

arc_sched_adjust_priority

arc

MPU

GCC

25,250

55

1

[]

[ "<s>", "const", "MCPhysReg", "*", "X86RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "assert", "(", "MF", "&&", "\"MachineFunction required\"", ")", ";", "const", "X86Subtarget", "&", "Subtarget", "=", "...

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "X86", "X86", "\"MachineFunction required\"", "X86", "X86", "\"no_caller_saved_registers\"", "X86", "X86", "X86", "X86", "X86" ]

X86RegisterInfo62

getCalleeSavedRegs

X86

CPU

LLVM

25,251

494

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"Thumb IT blocks insertion pass\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "ARM", "\"Thumb IT blocks insertion pass\"" ]

Thumb2ITBlockPass31

getPassName

ARM

CPU

LLVM

25,252

11

1

[]

[ "<s>", "SDValue", "RISCVTargetLowering", "::", "BuildSDIVPow2", "(", "SDNode", "*", "N", ",", "const", "APInt", "&", "Divisor", ",", "SelectionDAG", "&", "DAG", ",", "SmallVectorImpl", "<", "SDNode", "*", ">", "&", "Created", ")", "const", "{", "AttributeLis...

[ "Targets", "may", "override", "this", "function", "to", "provide", "custom", "SDIV", "lowering", "for", "power-of-2", "denominators", "." ]

[ "RISCV", "RISCV", "0", "0", "\"Unexpected divisor!\"", "1", "12", "0", "MVT::i32", "MVT::i64", "0", "0", "1ULL", "1", "ISD::SETLT", "ISD::ADD", "ISD::SELECT", "ISD::SRA", "ISD::SUB", "0" ]

RISCVISelLowering20

BuildSDIVPow2

RISCV

CPU

LLVM

25,253

386

1

[]

[ "<s>", "SMLoc", "getEndLoc", "(", ")", "const", "override", "{", "return", "SMLoc", "(", ")", ";", "}", "</s>" ]

[ "getEndLoc", "-", "Get", "the", "location", "of", "the", "last", "token", "of", "this", "operand", "." ]

[ "R600" ]

AMDGPUAsmParser43

getEndLoc

R600

GPU

LLVM

25,254

13

1

[]

[ "<s>", "bool", "FPS", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "bool", "FPIsUsed", "=", "false", ";", "assert", "(", "X86", "::", "FP6", "==", "X86", "::", "FP0", "+", "6", "&&", "\"Register enums aren't sorted right!\"", ")...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "X86", "X86::FP6", "X86::FP0", "6", "\"Register enums aren't sorted right!\"", "0", "6", "X86::FP0", "0", "8", "8" ]

X86FloatingPoint1

runOnMachineFunction

X86

CPU

LLVM

25,255

254

1

[]

[ "<s>", "FastISel", "*", "ARM", "::", "createFastISel", "(", "FunctionLoweringInfo", "&", "funcInfo", ",", "const", "TargetLibraryInfo", "*", "libInfo", ")", "{", "const", "TargetMachine", "&", "TM", "=", "funcInfo", ".", "MF", "->", "getTarget", "(", ")", ";...

[ "This", "method", "returns", "a", "target", "specific", "FastISel", "object", ",", "or", "null", "if", "the", "target", "does", "not", "support", "``", "fast", "''", "ISel", "." ]

[ "ARM", "ARM::createFastISel", "ARM", "ARM", "ARM", "0" ]

ARMFastISel15

createFastISel

ARM

CPU

LLVM

25,256

72

1

[]

[ "<s>", "bool", "aarch64_emit_approx_div", "(", "rtx", "quo", ",", "rtx", "num", ",", "rtx", "den", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "quo", ")", ";", "if", "(", "GET_MODE_INNER", "(", "mode", ")", "==", "HFmode", ")", "return", "f...

[ "Emit", "the", "instruction", "sequence", "to", "compute", "the", "approximation", "for", "the", "division", "of", "NUM", "by", "DEN", "in", "QUO", "and", "return", "whether", "the", "sequence", "was", "emitted", "or", "not", "." ]

[ "aarch64", "3", "2", "0" ]

aarch645

aarch64_emit_approx_div

aarch64

CPU

GCC

25,257

240

1

[]

[ "<s>", "SDValue", "TGSITargetLowering", "::", "LowerOperation", "(", "SDValue", "op", ",", "SelectionDAG", "&", "dag", ")", "const", "{", "switch", "(", "op", ".", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "INTRINSIC_WO_CHAIN", ":", "{", "unsig...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "TGSI", "TGSI", "ISD::INTRINSIC_WO_CHAIN", "0", "Intrinsic::tgsi_read_blockid_x", "TGSI::IRegsRegClass", "TGSI", "Intrinsic::tgsi_read_blockid_y", "TGSI::IRegsRegClass", "TGSI", "Intrinsic::tgsi_read_blockid_z", "TGSI::IRegsRegClass", "TGSI", "Intrinsic::tgsi_read_blocksize_x", "TGSI::IR...

TGSIISelLowering

LowerOperation

TGSI

Virtual ISA

LLVM

25,258

379

1

[]

[ "<s>", "void", "s390_expand_vec_compare_cc", "(", "rtx", "target", ",", "enum", "rtx_code", "code", ",", "rtx", "cmp1", ",", "rtx", "cmp2", ",", "bool", "all_p", ")", "{", "machine_mode", "cc_producer_mode", ",", "cc_consumer_mode", ",", "scratch_mode", ";", "...

[ "Expand", "the", "comparison", "CODE", "of", "CMP1", "and", "CMP2", "and", "copy", "1", "or", "0", "into", "TARGET", "if", "either", "all", "(", "ALL_P", "is", "true", ")", "or", "any", "(", "ALL_P", "is", "false", ")", "of", "the", "elements", "in",...

[ "s390", "2" ]

s3906

s390_expand_vec_compare_cc

s390

MPU

GCC

25,259

461

1

[]

[ "<s>", "bool", "arm_pad_reg_upward", "(", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "tree", "type", ",", "int", "first", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "TARGET_AAPCS_BASED", "&&", "BYTES_BIG_ENDIAN", "&&", "(", "AGGREGATE_TYPE_P", "(", "ty...

[ "Similarly", ",", "for", "use", "by", "BLOCK_REG_PADDING", "(", "MODE", ",", "TYPE", ",", "FIRST", ")", ".", "For", "non-AAPCS", ",", "return", "!", "BYTES_BIG_ENDIAN", "if", "the", "least", "significant", "byte", "of", "the", "register", "has", "useful", ...

[ "arm", "4" ]

arm3

arm_pad_reg_upward

arm

CPU

GCC

25,260

51

1

[]

[ "<s>", "static", "int", "ia64_mode_to_int", "(", "machine_mode", "mode", ")", "{", "switch", "(", "mode", ")", "{", "case", "BImode", ":", "return", "0", ";", "case", "QImode", ":", "return", "1", ";", "case", "HImode", ":", "return", "2", ";", "case",...

[ "Return", "index", "of", "the", "MODE", "." ]

[ "ia64", "0", "1", "2", "3", "4", "5", "6", "7" ]

ia644

ia64_mode_to_int

ia64

CPU

GCC

25,261

74

1

[]

[ "<s>", "ScheduleDAGInstrs", "*", "createPostMachineScheduler", "(", "MachineSchedContext", "*", "C", ")", "const", "override", "{", "const", "AArch64Subtarget", "&", "ST", "=", "C", "->", "MF", "->", "getSubtarget", "<", "AArch64Subtarget", ">", "(", ")", ";", ...

[ "Similar", "to", "createMachineScheduler", "but", "used", "when", "postRA", "machine", "scheduling", "is", "enabled", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64" ]

AArch64TargetMachine20

createPostMachineScheduler

AArch64

CPU

LLVM

25,262

68

1

[]

[ "<s>", "int", "nds32_can_use_return_insn", "(", "void", ")", "{", "int", "sp_adjust", ";", "if", "(", "!", "reload_completed", ")", "return", "0", ";", "if", "(", "cfun", "->", "machine", "->", "attr_naked_p", "&&", "!", "flag_ret_in_naked_func", ")", "retur...

[ "Return", "nonzero", "if", "this", "function", "is", "known", "to", "have", "a", "null", "epilogue", ".", "This", "allows", "the", "optimizer", "to", "omit", "jumps", "to", "jumps", "if", "no", "stack", "was", "created", "." ]

[ "nds32", "0", "0", "1", "0" ]

nds32

nds32_can_use_return_insn

nds32

CPU

GCC

25,263

124

1

[]

[ "<s>", "Optional", "<", "Instruction", "*", ">", "AArch64TTIImpl", "::", "instCombineIntrinsic", "(", "InstCombiner", "&", "IC", ",", "IntrinsicInst", "&", "II", ")", "const", "{", "Intrinsic", "::", "ID", "IID", "=", "II", ".", "getIntrinsicID", "(", ")", ...

[ "Targets", "can", "implement", "their", "own", "combinations", "for", "target-specific", "intrinsics", "." ]

[ "AArch64", "AArch64", "Intrinsic::ID", "Intrinsic::aarch64_sve_convert_from_svbool", "Intrinsic::aarch64_sve_dup", "Intrinsic::aarch64_sve_dup_x", "Intrinsic::aarch64_sve_cmpne", "Intrinsic::aarch64_sve_cmpne_wide", "Intrinsic::aarch64_sve_rdffr", "Intrinsic::aarch64_sve_lasta", "Intrinsic::aarc...

AArch64TargetTransformInfo13

instCombineIntrinsic

AArch64

CPU

LLVM

25,264

387

1

[]

[ "<s>", "bool", "ARMBaseInstrInfo", "::", "expandPostRAPseudo", "(", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "LOAD_STACK_GUARD", ")", "{", "assert", "(", "getSubtarget", "(", ")", ...

[ "This", "function", "is", "called", "for", "all", "pseudo", "instructions", "that", "remain", "after", "register", "allocation", "." ]

[ "ARM", "ARM", "\"LOAD_STACK_GUARD currently supported only for MachO.\"", "ARM::MEMCPY", "0", "1", "ARM::SPRRegClass", "ARM::ssub_0", "ARM::DPRRegClass", "ARM::ssub_0", "ARM::DPRRegClass", "0", "\"widening: \"", "1", "ARM::VMOVD", "0", "1", "ARMCC::AL", "1", "1", "1", "\...

ARMBaseInstrInfo1

expandPostRAPseudo

ARM

CPU

LLVM

25,265

426

1

[]

[ "<s>", "TargetIRAnalysis", "XCoreTargetMachine", "::", "getTargetIRAnalysis", "(", ")", "{", "return", "TargetIRAnalysis", "(", "[", "this", "]", "(", "Function", "&", ")", "{", "return", "TargetTransformInfo", "(", "XCoreTTIImpl", "(", "this", ")", ")", ";", ...

[ "Get", "a", "TargetIRAnalysis", "appropriate", "for", "the", "target", "." ]

[ "XCore", "XCore", "XCore" ]

XCoreTargetMachine26

getTargetIRAnalysis

XCore

MPU

LLVM

25,266

31

1

[]

[ "<s>", "TargetLoweringObjectFile", "*", "getObjFileLowering", "(", ")", "const", "override", "{", "return", "TLOF", ".", "get", "(", ")", ";", "}", "</s>" ]

[ "Return", "information", "about", "object", "file", "lowering", "." ]

[ "RI5CY" ]

RISCVTargetMachine

getObjFileLowering

RI5CY

CPU

LLVM

25,267

16

1

[]

[ "<s>", "void", "WebAssemblyAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"EmitInstruction: \"", "<<", "*", "MI", "<<", "'\\n'", ")", ";", "switch", "(", "MI", "->", "getOpco...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "WebAssembly", "WebAssembly", "\"EmitInstruction: \"", "WebAssembly::ARGUMENT_I32", "WebAssembly::ARGUMENT_I64", "WebAssembly::ARGUMENT_F32", "WebAssembly::ARGUMENT_F64", "WebAssembly::LOOP_END", "WebAssembly" ]

WebAssemblyAsmPrinter (2)

EmitInstruction

WebAssembly

Virtual ISA

LLVM

25,268

100

1

[]

[ "<s>", "virtual", "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "{", "return", "&", "DL", ";", "}", "</s>" ]

[ "Return", "the", "DataLayout", "associated", "with", "the", "module", "this", "SCEV", "instance", "is", "operating", "on", "." ]

[ "Hexagon" ]

HexagonTargetMachine10

getDataLayout

Hexagon

DSP

LLVM

25,269

14

1

[]

[ "<s>", "static", "bool", "arm_can_inline_p", "(", "tree", "caller", ",", "tree", "callee", ")", "{", "tree", "caller_tree", "=", "DECL_FUNCTION_SPECIFIC_TARGET", "(", "caller", ")", ";", "tree", "callee_tree", "=", "DECL_FUNCTION_SPECIFIC_TARGET", "(", "callee", "...

[ "Hook", "to", "determine", "if", "one", "function", "can", "safely", "inline", "another", "." ]

[ "arm" ]

arm

arm_can_inline_p

arm

CPU

GCC

25,270

151

1

[]

[ "<s>", "static", "int", "const_costs", "(", "rtx", "r", ",", "enum", "rtx_code", "c", ")", "{", "HOST_WIDE_INT", "high", ",", "low", ";", "switch", "(", "c", ")", "{", "case", "CONST_INT", ":", "return", "const_costs_int", "(", "INTVAL", "(", "r", ")",...

[ "Return", "the", "cost", "of", "the", "rtx", "R", "with", "code", "CODE", "." ]

[ "v850", "0", "1", "1", "1", "2", "1", "4" ]

v850

const_costs

v850

MPU

GCC

25,271

108

1

[]

[ "<s>", "static", "void", "rs6000_conditional_register_usage", "(", "void", ")", "{", "int", "i", ";", "if", "(", "TARGET_DEBUG_TARGET", ")", "fprintf", "(", "stderr", ",", "\"rs6000_conditional_register_usage called\\n\"", ")", ";", "fixed_regs", "[", "64", "]", "...

[ "Change", "register", "usage", "conditional", "on", "target", "flags", "." ]

[ "rs6000", "\"rs6000_conditional_register_usage called\\n\"", "64", "1", "13", "13", "13", "1", "32", "64", "1", "2", "0", "2", "1", "1", "1", "1", "1", "1", "14", "14", "14", "1", "1", "1", "1", "20", "1", "20", "32", "1" ]

rs60006

rs6000_conditional_register_usage

rs6000

CPU

GCC

25,272

352

1

[]

[ "<s>", "bool", "RISCVAsmBackend", "::", "shouldInsertExtraNopBytesForCodeAlign", "(", "const", "MCAlignFragment", "&", "AF", ",", "unsigned", "&", "Size", ")", "{", "if", "(", "!", "STI", ".", "getFeatureBits", "(", ")", "[", "RISCV", "::", "FeatureRelax", "]"...

[ "Hook", "to", "check", "if", "extra", "nop", "bytes", "must", "be", "inserted", "for", "alignment", "directive", "." ]

[ "RISCV", "RISCV", "RISCV::FeatureRelax", "RISCV::FeatureStdExtC", "2", "4" ]

RISCVAsmBackend16

shouldInsertExtraNopBytesForCodeAlign

RISCV

CPU

LLVM

25,273

69

1

[]

[ "<s>", "static", "rtx", "rs6000_mask_atomic_subword", "(", "rtx", "oldval", ",", "rtx", "newval", ",", "rtx", "mask", ")", "{", "rtx", "x", ";", "x", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "x",...

[ "A", "subroutine", "of", "the", "various", "atomic", "expanders", ".", "For", "sub-word", "operands", ",", "combine", "OLDVAL", "and", "NEWVAL", "via", "MASK", ".", "Returns", "a", "new", "pseduo", "." ]

[ "rs6000", "1" ]

rs60004

rs6000_mask_atomic_subword

rs6000

CPU

GCC

25,274

71

1

[]

[ "<s>", "void", "NVPTXPassConfig", "::", "addIRPasses", "(", ")", "{", "disablePass", "(", "&", "PrologEpilogCodeInserterID", ")", ";", "disablePass", "(", "&", "MachineCopyPropagationID", ")", ";", "disablePass", "(", "&", "BranchFolderPassID", ")", ";", "TargetPa...

[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]

[ "NVPTX", "NVPTX" ]

NVPTXTargetMachine3

addIRPasses

NVPTX

GPU

LLVM

25,275

39

1

[]

[ "<s>", "bool", "WebAssemblyLateEHPrepare", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"********** Late EH Prepare **********\\n\"", "\"********** Function: \"", "<<", "MF", ".", "getName", "(",...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "WebAssembly", "WebAssembly", "\"********** Late EH Prepare **********\\n\"", "\"********** Function: \"" ]

WebAssemblyLateEHPrepare1

runOnMachineFunction

WebAssembly

Virtual ISA

LLVM

25,276

128

1

[]

[ "<s>", "char", "*", "aarch64_output_sve_vector_inc_dec", "(", "const", "char", "*", "operands", ",", "rtx", "x", ")", "{", "int", "factor", ";", "unsigned", "int", "nelts_per_vq", ";", "if", "(", "!", "aarch64_sve_vector_inc_dec_immediate_p", "(", "x", ",", "&...

[ "Return", "the", "asm", "template", "for", "an", "SVE", "vector", "INC", "or", "DEC", "instruction", ".", "OPERANDS", "gives", "the", "operands", "before", "the", "vector", "count", "and", "X", "is", "the", "value", "of", "the", "vector", "count", "operand...

[ "aarch64", "0", "\"dec\"", "\"inc\"" ]

aarch64

aarch64_output_sve_vector_inc_dec

aarch64

CPU

GCC

25,277

75

1

[]

[ "<s>", "EVT", "R600TargetLowering", "::", "getSetCCResultType", "(", "EVT", "VT", ")", "const", "{", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "return", "MVT", "::", "i32", ";", "return", "VT", ".", "changeVectorElementTypeToInteger", "(", ")",...

[ "Return", "the", "value", "type", "to", "use", "for", "ISD", ":", ":SETCC", "." ]

[ "R600", "MVT::i32" ]

R600ISelLowering15

getSetCCResultType

R600

GPU

LLVM

25,278

32

1

[]

[ "<s>", "void", "MipsPassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "createMipsExpandPseudoPass", "(", ")", ")", ";", "addPass", "(", "createMicroMipsSizeReducePass", "(", ")", ")", ";", "if", "(", "EnableMulMulFix", ")", "addPass", "(", "c...

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips" ]

MipsTargetMachine (2)1

addPreEmitPass

Mips

CPU

LLVM

25,279

54

1

[]

[ "<s>", "void", "TPCAsmInstCompress", "::", "EmitInstruction", "(", "MCInst", "&", "Inst", ",", "MCStreamer", "&", "Out", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "Out", ".", "EmitInstruction", "(", "Inst", ",", "STI", ")", ";", "}", "</s>" ]

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "TPC", "TPC" ]

TPCAsmInstCompress

EmitInstruction

TPC

Virtual ISA

LLVM

25,280

29

1

[]

[ "<s>", "void", "OR1KRegisterInfo", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ")", "const", "{", "}", "</s>" ]

[ "processFunctionBeforeFrameFinalized", "-", "This", "method", "is", "called", "immediately", "before", "the", "specified", "function", "'s", "frame", "layout", "(", "MF.getFrameInfo", "(", ")", ")", "is", "finalized", "." ]

[ "OR1K", "OR1K" ]

OR1KRegisterInfo

processFunctionBeforeFrameFinalized

OR1K

CPU

LLVM

25,281

12

1

[]

[ "<s>", "static", "bool", "isEqual", "(", "SPIRV", "::", "SpecialTypeDescriptor", "LHS", ",", "SPIRV", "::", "SpecialTypeDescriptor", "RHS", ")", "{", "return", "getHashValue", "(", "LHS", ")", "==", "getHashValue", "(", "RHS", ")", ";", "}", "</s>" ]

[ "isEqual", "-", "Compares", "two", "trees", "for", "structural", "equality", "and", "returns", "true", "if", "they", "are", "equal", "." ]

[ "SPIRV", "SPIRV::SpecialTypeDescriptor", "SPIRV::SpecialTypeDescriptor" ]

SPIRVDuplicatesTracker

isEqual

SPIRV

Virtual ISA

LLVM

25,282

27

1

[]

[ "<s>", "bool", "ARMCodeGenPrepare", "::", "doFinalization", "(", "Module", "&", "M", ")", "{", "delete", "Promoter", ";", "return", "false", ";", "}", "</s>" ]

[ "doFinalization", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "any", "necessary", "clean", "up", "after", "all", "passes", "have", "run", "." ]

[ "ARM", "ARM" ]

ARMCodeGenPrepare

doFinalization

ARM

CPU

LLVM

25,283

17

1

[]

[ "<s>", "static", "tree", "xstormy16_build_builtin_va_list", "(", "void", ")", "{", "tree", "f_1", ",", "f_2", ",", "record", ",", "type_decl", ";", "record", "=", "(", "*", "lang_hooks", ".", "types", ".", "make_type", ")", "(", "RECORD_TYPE", ")", ";", ...

[ "Build", "the", "va_list", "type", ".", "For", "this", "chip", ",", "va_list", "is", "a", "record", "containing", "a", "counter", "and", "a", "pointer", ".", "The", "counter", "is", "of", "type", "'int", "'", "and", "indicates", "how", "many", "bytes", ...

[ "stormy16", "\"__va_list_tag\"", "\"base\"", "\"count\"" ]

stormy163

xstormy16_build_builtin_va_list

stormy16

CPU

GCC

25,284

123

1

[]

[ "<s>", "const", "uint32_t", "*", "Z80oldRegisterInfo", "::", "getNoPreservedMask", "(", ")", "const", "{", "return", "CSR_NoRegs_RegMask", ";", "}", "</s>" ]

[ "Return", "a", "register", "mask", "that", "clobbers", "everything", "." ]

[ "Z80old", "Z80old" ]

Z80oldRegisterInfo

getNoPreservedMask

Z80old

MPU

LLVM

25,285

14

1

[]

[ "<s>", "virtual", "const", "GBZ80RegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "{", "return", "&", "getInstrInfo", "(", ")", "->", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "GBZ80", "GB" ]

GBZ80TargetMachine (2)

getRegisterInfo

GBZ80

MPU

LLVM

25,286

20

1

[]

[ "<s>", "bool", "forceScalarizeMaskedScatter", "(", "VectorType", "*", "VTy", ",", "Align", "Alignment", ")", "{", "return", "forceScalarizeMaskedGather", "(", "VTy", ",", "Alignment", ")", ";", "}", "</s>" ]

[ "Return", "true", "if", "the", "target", "forces", "scalarizing", "of", "llvm.masked.scatter", "intrinsics", "." ]

[ "X86" ]

X86TargetTransformInfo21

forceScalarizeMaskedScatter

X86

CPU

LLVM

25,287

20

1

[]

[ "<s>", "BitVector", "ARMBaseRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "ARMSubtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "ARMSubtarget", ">", "(", ")", ";", "const", "ARMFrameL...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "ARM", "ARM", "ARM", "ARM", "ARM", "ARM::SP", "ARM::PC", "ARM::FPSCR", "ARM::APSR_NZCV", "ARM::R9", "ARM::R8", "ARM::D31", "ARM::D16", "15", "\"Register list not consecutive!\"", "0", "16", "ARM::D16", "ARM::GPRPairRegClass" ]

ARMBaseRegisterInfo23

getReservedRegs

ARM

CPU

LLVM

25,288

283

1

[]

[ "<s>", "void", "AMDGPUMCInstLower", "::", "lower", "(", "const", "MachineInstr", "*", "MI", ",", "MCInst", "&", "OutMI", ")", "const", "{", "OutMI", ".", "setOpcode", "(", "getMCOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ";", "for", "("...

[ "The", "instruction", "is", "lowered", "." ]

[ "R600", "\"unknown operand type\"", "\"Only floating point immediates are supported at the moment.\"" ]

AMDGPUMCInstLower17

lower

R600

GPU

LLVM

25,289

311

1

[]

[ "<s>", "bool", "isImm", "(", ")", "const", "{", "return", "Kind", "==", "k_Immediate", ";", "}", "</s>" ]

[ "isImm", "-", "Is", "this", "an", "immediate", "operand", "?" ]

[ "Sparc" ]

SparcAsmParser11

isImm

Sparc

CPU

LLVM

25,290

12

1

[]

[ "<s>", "BitVector", "SIRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "AMDGPU", "::", "INDIRECT_BASE_ADDR", ")"...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "AMDGPU", "SI", "AMDGPU::INDIRECT_BASE_ADDR", "AMDGPU::EXEC", "AMDGPU::FLAT_SCR", "AMDGPU::SRC_SHARED_BASE", "AMDGPU::SRC_SHARED_LIMIT", "AMDGPU::SRC_PRIVATE_BASE", "AMDGPU::SRC_PRIVATE_LIMIT", "AMDGPU::TBA", "AMDGPU::TMA", "AMDGPU::TTMP0_TTMP1", "AMDGPU::TTMP2_TTMP3", "AMDGPU::TTMP4_TTMP5...

SIRegisterInfo53

getReservedRegs

AMDGPU

GPU

LLVM

25,291

362

1

[]

[ "<s>", "MachineInstr", "*", "SIInstrInfo", "::", "createPHISourceCopy", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "InsPt", ",", "const", "DebugLoc", "&", "DL", ",", "Register", "Src", ",", "unsigned", "SrcSubReg", ",", "Re...

[ "During", "PHI", "eleimination", "lets", "target", "to", "make", "necessary", "checks", "and", "insert", "the", "copy", "to", "the", "PHI", "destination", "register", "in", "a", "target", "specific", "manner", "." ]

[ "AMDGPU", "SI", "AMDGPU::SI_IF", "AMDGPU::SI_ELSE", "AMDGPU::SI_IF_BREAK", "AMDGPU::S_MOV_B32_term", "AMDGPU::S_MOV_B64_term", "0", "AMDGPU::EXEC" ]

SIInstrInfo11

createPHISourceCopy

AMDGPU

GPU

LLVM

25,292

153

1

[]

[ "<s>", "uint8_t", "get_sew", "(", ")", "const", "{", "return", "m_sew", ";", "}", "</s>" ]

[ "Helper", "function", "to", "get", "SEW", "operand", ".", "We", "always", "have", "SEW", "value", "for", "all", "RVV", "instructions", "that", "have", "VTYPE", "OP", "." ]

[ "riscv" ]

riscv-vsetvl

get_sew

riscv

CPU

GCC

25,293

10

1

[]

[ "<s>", "void", "WebAssemblyAsmPrinter", "::", "emitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"EmitInstruction: \"", "<<", "*", "MI", "<<", "'\\n'", ")", ";", "switch", "(", "MI", "->", "ge...

[ "Targets", "should", "implement", "this", "to", "emit", "instructions", "." ]

[ "WebAssembly", "WebAssembly", "\"EmitInstruction: \"", "WebAssembly::ARGUMENT_i32", "WebAssembly::ARGUMENT_i32_S", "WebAssembly::ARGUMENT_i64", "WebAssembly::ARGUMENT_i64_S", "WebAssembly::ARGUMENT_f32", "WebAssembly::ARGUMENT_f32_S", "WebAssembly::ARGUMENT_f64", "WebAssembly::ARGUMENT_f64_S", ...

WebAssemblyAsmPrinter (2)1

emitInstruction

WebAssembly

Virtual ISA

LLVM

25,294

210

1

[]

[ "<s>", "static", "machine_mode", "select_block_compare_mode", "(", "unsigned", "HOST_WIDE_INT", "offset", ",", "unsigned", "HOST_WIDE_INT", "bytes", ",", "unsigned", "HOST_WIDE_INT", "align", ")", "{", "unsigned", "HOST_WIDE_INT", "maxread", "=", "ROUND_UP", "(", "byt...

[ "Select", "the", "mode", "to", "be", "used", "for", "reading", "the", "next", "chunk", "of", "bytes", "in", "the", "compare", ".", "OFFSET", "is", "the", "current", "read", "offset", "from", "the", "beginning", "of", "the", "block", ".", "BYTES", "is", ...

[ "rs6000" ]

rs6000-string

select_block_compare_mode

rs6000

CPU

GCC

25,295

193

1

[]

[ "<s>", "void", "ARMBaseRegisterInfo", "::", "getRegAllocationHints", "(", "unsigned", "VirtReg", ",", "ArrayRef", "<", "MCPhysReg", ">", "Order", ",", "SmallVectorImpl", "<", "MCPhysReg", ">", "&", "Hints", ",", "const", "MachineFunction", "&", "MF", ",", "const...

[ "Get", "a", "list", "of", "'hint", "'", "registers", "that", "the", "register", "allocator", "should", "try", "first", "when", "allocating", "a", "physical", "register", "for", "the", "virtual", "register", "VirtReg", "." ]

[ "ARM", "ARM", "ARMRI::RegPairEven", "0", "ARMRI::RegPairOdd", "1", "0", "0", "0", "1" ]

ARMBaseRegisterInfo15

getRegAllocationHints

ARM

CPU

LLVM

25,296

288

1

[]

[ "<s>", "static", "bool", "arc_handle_option", "(", "size_t", "code", ",", "const", "char", "*", "arg", ",", "int", "value", "ATTRIBUTE_UNUSED", ")", "{", "switch", "(", "code", ")", "{", "case", "OPT_mcpu_", ":", "return", "strcmp", "(", "arg", ",", "\"b...

[ "Implement", "TARGET_HANDLE_OPTION", "." ]

[ "arc", "\"base\"", "0" ]

arc3

arc_handle_option

arc

MPU

GCC

25,297

47

1

[]

[ "<s>", "static", "bool", "ix86_pic_register_p", "(", "rtx", "x", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "VALUE", "&&", "CSELIB_VAL_PTR", "(", "x", ")", ")", "return", "(", "pic_offset_table_rtx", "&&", "rtx_equal_for_cselib_p", "(", "x", ","...

[ "Return", "true", "if", "X", "is", "a", "representation", "of", "the", "PIC", "register", ".", "This", "copes", "with", "calls", "from", "ix86_find_base_term", ",", "where", "the", "register", "might", "have", "been", "replaced", "by", "a", "cselib", "value"...

[ "i386", "1" ]

i386

ix86_pic_register_p

i386

CPU

GCC

25,298

129

1

[]

[ "<s>", "const", "AMDGPUInstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "getSubtargetImpl", "(", ")", "->", "getInstrInfo", "(", ")", ";", "}", "</s>" ]

[ "TargetInstrInfo", "getter", "." ]

[ "R600" ]

AMDGPUTargetMachine

getInstrInfo

R600

GPU

LLVM

25,299

19

1

[]