docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "void", "toc_section", "(", "void", ")", "{", "}", "</s>" ]	[ "This", "is", "just", "a", "placeholder", "to", "make", "linking", "work", "without", "having", "to", "add", "this", "to", "the", "generic", "Darwin", "EXTRA_SECTIONS", ".", "If", "-mcall-aix", "is", "ever", "needed", "for", "Darwin", "(", "not", "too", "l...	[ "rs6000" ]	rs60003	toc_section	rs6000	CPU	GCC	2,900	7	1	[]
[ "<s>", "static", "void", "alpha_elf_select_rtx_section", "(", "enum", "machine_mode", "mode", ",", "rtx", "x", ",", "unsigned", "HOST_WIDE_INT", "align", ")", "{", "if", "(", "TARGET_SMALL_DATA", "&&", "GET_MODE_SIZE", "(", "mode", ")", "<=", "g_switch_value", "...	[ "Switch", "to", "the", "section", "to", "which", "we", "should", "output", "X", ".", "The", "only", "thing", "special", "we", "do", "here", "is", "to", "honor", "small", "data", "." ]	[ "alpha" ]	alpha3	alpha_elf_select_rtx_section	alpha	MPU	GCC	2,901	42	1	[]
[ "<s>", "bool", "AVRAsmParser", "::", "ParseDirective", "(", "llvm", "::", "AsmToken", "DirectiveID", ")", "{", "return", "true", ";", "}", "</s>" ]	[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]	[ "AVR", "AVR" ]	AVRAsmParser1	ParseDirective	AVR	MPU	LLVM	2,902	15	1	[]
[ "<s>", "MachineBasicBlock", "", "XCoreTargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "", "BB", ")", "const", "{", "const", "TargetInstrInfo", "&", "TII", "=", "*", "Subtarget", ".", "getInstrInfo", ...	[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]	[ "XCore", "XCore", "XCore::SELECT_CC", "\"Unexpected instr type to insert\"", "XCore::BRFT_lru6", "1", "XCore::PHI", "0", "3", "2" ]	XCoreISelLowering (2)1	EmitInstrWithCustomInserter	XCore	MPU	LLVM	2,903	317	1	[]
[ "<s>", "void", "PPCInstrInfo", "::", "insertNoop", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "DebugLoc", "DL", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "PPC", "::"...	[ "Insert", "a", "noop", "into", "the", "instruction", "stream", "at", "the", "specified", "point", "." ]	[ "PowerPC", "PPC", "PPC::NOP" ]	PPCInstrInfo107	insertNoop	PowerPC	CPU	LLVM	2,904	36	1	[]
[ "<s>", "const", "MCFixupKindInfo", "&", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "override", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "ARM64", "::", "NumTargetFixupKinds", "]", "=", "{", "{", "\"fixup_arm64_pcrel_adr_imm21\"", ",...	[ "Get", "information", "on", "a", "fixup", "kind", "." ]	[ "ARM64", "ARM64::NumTargetFixupKinds", "\"fixup_arm64_pcrel_adr_imm21\"", "0", "32", "\"fixup_arm64_pcrel_adrp_imm21\"", "0", "32", "\"fixup_arm64_add_imm12\"", "10", "12", "0", "\"fixup_arm64_ldst_imm12_scale1\"", "10", "12", "0", "\"fixup_arm64_ldst_imm12_scale2\"", "10", "12",...	ARM64AsmBackend1	getFixupKindInfo	ARM64	CPU	LLVM	2,905	212	1	[]
[ "<s>", "bool", "SystemZRegisterInfo", "::", "getRegAllocationHints", "(", "unsigned", "VirtReg", ",", "ArrayRef", "<", "MCPhysReg", ">", "Order", ",", "SmallVectorImpl", "<", "MCPhysReg", ">", "&", "Hints", ",", "const", "MachineFunction", "&", "MF", ",", "const...	[ "Get", "a", "list", "of", "'hint", "'", "registers", "that", "the", "register", "allocator", "should", "try", "first", "when", "allocating", "a", "physical", "register", "for", "the", "virtual", "register", "VirtReg", "." ]	[ "SystemZ", "SystemZ", "SystemZ::GRX32BitRegClass", "8", "4", "SystemZ::LOCRMux", "1", "2", "SystemZ::GRX32BitRegClass", "SystemZ::GRX32BitRegClass" ]	SystemZRegisterInfo22	getRegAllocationHints	SystemZ	CPU	LLVM	2,906	326	1	[]
[ "<s>", "static", "unsigned", "long", "thumb1_compute_save_core_reg_mask", "(", "void", ")", "{", "unsigned", "long", "mask", ";", "unsigned", "reg", ";", "mask", "=", "0", ";", "for", "(", "reg", "=", "0", ";", "reg", "<", "12", ";", "reg", "++", ")", ...	[ "Compute", "a", "bit", "mask", "of", "which", "core", "registers", "need", "to", "be", "saved", "on", "the", "stack", "for", "the", "current", "function", "." ]	[ "arm", "0", "0", "12", "1", "1", "1", "0", "1", "0xff", "1", "0xff", "0", "0x0f00", "1", "1", "504", "1", "1", "1" ]	arm	thumb1_compute_save_core_reg_mask	arm	CPU	GCC	2,907	257	1	[]
[ "<s>", "int", "m32c_const_ok_for_constraint_p", "(", "HOST_WIDE_INT", "value", ",", "char", "c", "ATTRIBUTE_UNUSED", ",", "const", "char", "*", "str", ")", "{", "if", "(", "memcmp", "(", "str", ",", "\"Is3\"", ",", "3", ")", "==", "0", ")", "{", "return"...	[ "Implements", "CONST_OK_FOR_CONSTRAINT_P", ".", "Currently", ",", "all", "constant", "constraints", "start", "with", "'", "I", "'", ",", "with", "the", "next", "two", "characters", "indicating", "the", "type", "and", "size", "of", "the", "range", "allowed", "....	[ "m32c", "\"Is3\"", "3", "0", "8", "7", "\"IS1\"", "3", "0", "128", "127", "\"IS2\"", "3", "0", "32768", "32767", "\"IU2\"", "3", "0", "0", "65535", "\"IU3\"", "3", "0", "0", "0x00ffffff", "\"In4\"", "3", "0", "8", "8", "\"In5\"", "3", "0", "16", ...	m32c2	m32c_const_ok_for_constraint_p	m32c	MPU	GCC	2,908	309	1	[]
[ "<s>", "bool", "X86FrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegis...	[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...	[ "X86", "X86", "X86::CATCHRET", "0", "X86::GR64RegClass", "X86::GR32RegClass", "X86::POP64r", "X86::POP32r", "0", "X86::GR64RegClass", "X86::GR32RegClass" ]	X86FrameLowering (2)4	restoreCalleeSavedRegisters	X86	CPU	LLVM	2,909	329	1	[]
[ "<s>", "bool", "ARMCallLowering", "::", "lowerFormalArguments", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Function", "&", "F", ",", "ArrayRef", "<", "unsigned", ">", "VRegs", ")", "const", "{", "if", "(", "F", ".", "arg_empty", "(", ")", "...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "VRegs", ",", "for", "GlobalISel", "." ]	[ "ARM", "ARM", "ARM", "8", "0", "1" ]	ARMCallLowering34	lowerFormalArguments	ARM	CPU	LLVM	2,910	249	1	[]
[ "<s>", "void", "MipsMCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "MCIn...	[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]	[ "Mips", "Mips", "Mips::DSLL", "Mips::DSRL", "Mips::DSRA", "Mips::DROTR", "Mips::DINS", "Mips::NOP", "Mips::SLL", "Mips::SLL_MM", "\"unimplemented opcode in encodeInstruction()\"", "1", "Mips", "Mips", "Mips::MipsR62MicroMipsR6", "Mips::Arch_micromipsr6", "1", "Mips::Std2MicroMipsR6...	MipsMCCodeEmitter8	encodeInstruction	Mips	CPU	LLVM	2,911	330	1	[]
[ "<s>", "void", "RISCVTargetLowering", "::", "LowerOperationWrapper", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDValue", "Res", "=", "LowerOperation", "(", "SDValu...	[ "This", "callback", "is", "invoked", "by", "the", "type", "legalizer", "to", "legalize", "nodes", "with", "an", "illegal", "operand", "type", "but", "legal", "result", "types", "." ]	[ "RISCV", "RISCV", "0", "1", "\"Lowering returned the wrong number of results!\"", "0" ]	RISCVISelLowering62	LowerOperationWrapper	RISCV	CPU	LLVM	2,912	123	1	[]
[ "<s>", "bool", "isReg", "(", ")", "const", "override", "{", "return", "Kind", "==", "Register", ";", "}", "</s>" ]	[ "isReg", "-", "Is", "this", "a", "register", "operand", "?" ]	[ "MMIX" ]	MMIXAsmParser	isReg	MMIX	CPU	LLVM	2,913	13	1	[]
[ "<s>", "ARMSubtarget", "::", "ARMSubtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "ARMBaseTargetMachine", "&", "TM", ",", "bool", ...	[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]	[ "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "4", "ARM", "ARM", "ARM", "ARM" ]	ARMSubtarget23	ARMSubtarget	ARM	CPU	LLVM	2,914	159	1	[]
[ "<s>", "bool", "M680x0FrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "STI",...	[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]	[ "M680x0", "M680x0" ]	M680x0FrameLowering	hasFP	M680x0	MPU	LLVM	2,915	68	1	[]
[ "<s>", "unsigned", "WebAssemblyInstrInfo", "::", "insertBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "", "TBB", ",", "MachineBasicBlock", "", "FBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "const", "DebugLoc", "&", ...	[ "Insert", "branch", "code", "into", "the", "end", "of", "the", "specified", "MachineBasicBlock", "." ]	[ "WebAssembly", "WebAssembly", "\"code size not handled\"", "0", "WebAssembly::BR", "1", "2", "\"Expected a flag and a successor block\"", "0", "WebAssembly::BR_IF", "1", "WebAssembly::BR_UNLESS", "1", "1", "WebAssembly::BR", "2" ]	WebAssemblyInstrInfo1	insertBranch	WebAssembly	Virtual ISA	LLVM	2,916	200	1	[]
[ "<s>", "MachineInstr", "", "X86InstrInfo", "::", "optimizeLoadInstr", "(", "MachineInstr", "&", "MI", ",", "const", "MachineRegisterInfo", "", "MRI", ",", "unsigned", "&", "FoldAsLoadDefReg", ",", "MachineInstr", "*", "&", "DefMI", ")", "const", "{", "DefMI", ...	[ "optimizeLoadInstr", "-", "Try", "to", "remove", "the", "load", "by", "folding", "it", "to", "a", "register", "operand", "at", "the", "use", "." ]	[ "X86", "X86", "1", "0", "0" ]	X86InstrInfo	optimizeLoadInstr	X86	CPU	LLVM	2,917	195	1	[]
[ "<s>", "static", "bool", "s390_call_saved_register_used", "(", "tree", "call_expr", ")", "{", "CUMULATIVE_ARGS", "cum_v", ";", "cumulative_args_t", "cum", ";", "tree", "parameter", ";", "machine_mode", "mode", ";", "tree", "type", ";", "rtx", "parm_rtx", ";", "i...	[ "Checks", "whether", "the", "given", "ARGUMENT_LIST", "would", "use", "a", "caller", "saved", "register", ".", "This", "is", "used", "to", "decide", "whether", "sibling", "call", "optimization", "could", "be", "performed", "on", "the", "respective", "function", ...	[ "s390", "0", "0", "0", "0", "0", "0", "0", "0", "0" ]	s3907	s390_call_saved_register_used	s390	MPU	GCC	2,918	314	1	[]
[ "<s>", "static", "void", "rl78_note_reg_set", "(", "char", "*", "dead", ",", "rtx", "d", ",", "rtx", "insn", ")", "{", "int", "r", ",", "i", ";", "if", "(", "GET_CODE", "(", "d", ")", "==", "MEM", ")", "rl78_note_reg_uses", "(", "dead", ",", "XEXP"...	[ "Like", "the", "previous", "function", ",", "but", "scan", "for", "SETs", "instead", "." ]	[ "rl78", "0", "\"note set reg %d size %d\\n\"", "0", "1" ]	rl782	rl78_note_reg_set	rl78	MPU	GCC	2,919	135	1	[]
[ "<s>", "bool", "isToken", "(", ")", "const", "override", "{", "return", "Kind", "==", "Token", ";", "}", "</s>" ]	[ "isToken", "-", "Is", "this", "a", "token", "operand", "?" ]	[ "RISCV" ]	RISCVAsmParser	isToken	RISCV	CPU	LLVM	2,920	13	1	[]
[ "<s>", "bool", "LC3bAsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LC3bFI", "=", "MF", ".", "getInfo", "<", "LC3bFunctionInfo", ">", "(", ")", ";", "AsmPrinter", "::", "runOnMachineFunction", "(", "MF", ")", ";", "re...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "LC3b", "LC3b", "LC3b", "LC3b" ]	LC3bAsmPrinter	runOnMachineFunction	LC3b	CPU	LLVM	2,921	32	1	[]
[ "<s>", "bool", "Mips16InstrInfo", "::", "expandPostRAPseudo", "(", "MachineInstr", "&", "MI", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "switch", "(", "MI", ".", "getDesc", "(", ")", ".", "getOpc...	[ "This", "function", "is", "called", "for", "all", "pseudo", "instructions", "that", "remain", "after", "register", "allocation", "." ]	[ "Mips", "Mips", "Mips::RetRA16", "Mips::JrcRa16" ]	Mips16InstrInfo10	expandPostRAPseudo	Mips	CPU	LLVM	2,922	74	1	[]
[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "const", "auto", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "WebAssemblySubtarget", ">", "(", ")", ";", "hasAddr64", "=", "Subtarget", ".", "hasAddr64",...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "WebAssembly", "WebAssembly" ]	WebAssemblyAsmPrinter44	runOnMachineFunction	WebAssembly	Virtual ISA	LLVM	2,923	48	1	[]
[ "<s>", "bool", "PPCRegisterInfo", "::", "isFrameOffsetLegal", "(", "const", "MachineInstr", "*", "MI", ",", "int64_t", "Offset", ")", "const", "{", "unsigned", "FIOperandNum", "=", "0", ";", "while", "(", "!", "MI", "->", "getOperand", "(", "FIOperandNum", "...	[ "Determine", "whether", "a", "given", "base", "register", "plus", "offset", "immediate", "is", "encodable", "to", "resolve", "a", "frame", "index", "." ]	[ "PowerPC", "PPC", "0", "\"Instr doesn't have FrameIndex operand!\"", "PPC::DBG_VALUE", "16", "3", "0" ]	PPCRegisterInfo32	isFrameOffsetLegal	PowerPC	CPU	LLVM	2,924	115	1	[]
[ "<s>", "bool", "SITargetLowering", "::", "isTypeDesirableForOp", "(", "unsigned", "Op", ",", "EVT", "VT", ")", "const", "{", "if", "(", "VT", "==", "MVT", "::", "i1", "&&", "Op", "==", "ISD", "::", "SETCC", ")", "return", "false", ";", "return", "Targe...	[ "Return", "true", "if", "the", "target", "has", "native", "support", "for", "the", "specified", "value", "type", "and", "it", "is", "'desirable", "'", "to", "use", "the", "type", "for", "the", "given", "node", "type", "." ]	[ "AMDGPU", "SI", "MVT::i1", "ISD::SETCC" ]	SIISelLowering101	isTypeDesirableForOp	AMDGPU	GPU	LLVM	2,925	41	1	[]
[ "<s>", "const", "uint32_t", "*", "ARMBaseRegisterInfo", "::", "getCallPreservedMask", "(", "CallingConv", "::", "ID", "CC", ")", "const", "{", "if", "(", "CC", "==", "CallingConv", "::", "GHC", ")", "return", "CSR_NoRegs_RegMask", ";", "return", "(", "STI", ...	[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]	[ "ARM", "ARM" ]	ARMBaseRegisterInfo15	getCallPreservedMask	ARM	CPU	LLVM	2,926	46	1	[]
[ "<s>", "SDValue", "HexagonTargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", ...	[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]	[ "Hexagon", "Hexagon", "ISD::InputArg", "16", "Hexagon", "0", "MVT::i1", "MVT::i32", "Hexagon::PredRegsRegClass", "1", "0", "2", "0", "MVT::i1", "1", "0", "1", "2" ]	HexagonISelLowering (2)	LowerCallResult	Hexagon	DSP	LLVM	2,927	322	1	[]
[ "<s>", "void", "GBZ80InstPrinter", "::", "printPCRelImm", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";", "if", "...	[ "value", "(", "e.g", "." ]	[ "GBZ80", "GB", "0", "\"Unknown pcrel immediate operand\"" ]	GBZ80InstPrinter	printPCRelImm	GBZ80	MPU	LLVM	2,928	87	1	[]
[ "<s>", "int", "RISCVFrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "unsigned", "&", "FrameReg", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(",...	[ "getFrameIndexReference", "-", "This", "method", "should", "return", "the", "base", "register", "and", "offset", "used", "to", "reference", "a", "frame", "index", "location", "." ]	[ "RISCV", "RISCV", "RISCV", "0", "1", "0", "1", "RISCV::X2", "RISCVABI::getBPReg", "RISCV::X2", "0", "0", "0" ]	RISCVFrameLowering22	getFrameIndexReference	RISCV	CPU	LLVM	2,929	321	1	[]
[ "<s>", "static", "bool", "classof", "(", "const", "MCExpr", "*", "E", ")", "{", "return", "E", "->", "getKind", "(", ")", "==", "MCExpr", "::", "Target", ";", "}", "</s>" ]	[ "Methods", "for", "support", "type", "inquiry", "through", "isa", ",", "cast", ",", "and", "dyn_cast", ":" ]	[ "NVPTX" ]	NVPTXMCExpr (2)	classof	NVPTX	GPU	LLVM	2,930	22	1	[]
[ "<s>", "Optional", "<", "MCFixupKind", ">", "X86AsmBackend", "::", "getFixupKind", "(", "StringRef", "Name", ")", "const", "{", "if", "(", "STI", ".", "getTargetTriple", "(", ")", ".", "isOSBinFormatELF", "(", ")", ")", "{", "unsigned", "Type", ";", "if", ...	[ "getFixupKind", "-", "Get", "the", "fixup", "kind", "of", "this", "expression", "." ]	[ "X86", "X86", "1u", "1u", "1u" ]	X86AsmBackend14	getFixupKind	X86	CPU	LLVM	2,931	117	1	[]
[ "<s>", "static", "void", "timode_check_non_convertible_regs", "(", "bitmap", "candidates", ",", "bitmap", "regs", ",", "unsigned", "int", "regno", ")", "{", "for", "(", "df_ref", "def", "=", "DF_REG_DEF_CHAIN", "(", "regno", ")", ";", "def", ";", "def", "=",...	[ "For", "a", "register", "REGNO", ",", "scan", "instructions", "for", "its", "defs", "and", "uses", ".", "Put", "REGNO", "in", "REGS", "if", "a", "def", "or", "use", "is", "n't", "in", "CANDIDATES", "." ]	[ "i386", "\"r%d has non convertible def in insn %d\\n\"", "\"r%d has non convertible use in insn %d\\n\"" ]	i386-features	timode_check_non_convertible_regs	i386	CPU	GCC	2,932	150	1	[]
[ "<s>", "bool", "nios2_emit_move_sequence", "(", "rtx", "*", "operands", ",", "machine_mode", "mode", ")", "{", "rtx", "to", "=", "operands", "[", "0", "]", ";", "rtx", "from", "=", "operands", "[", "1", "]", ";", "if", "(", "!", "register_operand", "("...	[ "Main", "expander", "function", "for", "RTL", "moves", "." ]	[ "nios2", "0", "1", "0x8000", "0xffff", "0xffff", "1", "0", "1" ]	nios23	nios2_emit_move_sequence	nios2	MPU	GCC	2,933	286	1	[]
[ "<s>", "void", "HexagonInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "T...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "Hexagon", "Hexagon", "Hexagon::IntRegsRegisterClass", "Hexagon::LDriw", "0", "Hexagon::DoubleRegsRegisterClass", "Hexagon::LDrid", "0", "Hexagon::PredRegsRegisterClass", "Hexagon::LDriw_pred", "0", "0", "\"Can't store this register to stack slot\"" ]	HexagonInstrInfo57	loadRegFromStackSlot	Hexagon	DSP	LLVM	2,934	248	1	[]
[ "<s>", "static", "void", "ix86_check_avx256_stores", "(", "rtx", "dest", ",", "const_rtx", ",", "void", "", "data", ")", "{", "if", "(", "ix86_check_avx256_register", "(", "dest", ")", ")", "{", "bool", "", "used", "=", "(", "bool", "*", ")", "data", ...	[ "Check", "if", "a", "256bit", "AVX", "register", "is", "referenced", "in", "stores", "." ]	[ "i386" ]	i3864	ix86_check_avx256_stores	i386	CPU	GCC	2,935	39	1	[]
[ "<s>", "void", "s390_expand_split_stack_prologue", "(", "void", ")", "{", "rtx", "r1", ",", "guard", ",", "cc", "=", "NULL", ";", "rtx_insn", "*", "insn", ";", "int", "psso", "=", "TARGET_64BIT", "?", "0x38", ":", "0x20", ";", "HOST_WIDE_INT", "frame_size"...	[ "Emit", "-fsplit-stack", "prologue", ",", "which", "goes", "before", "the", "regular", "function", "prologue", "." ]	[ "s390", "0x38", "0x20", "0", "7", "7", "0", "1", "\"__morestack\"" ]	s390	s390_expand_split_stack_prologue	s390	MPU	GCC	2,936	466	1	[]
[ "<s>", "static", "bool", "m32c_function_needs_enter", "(", "void", ")", "{", "rtx_insn", "*", "insn", ";", "rtx", "sp", "=", "gen_rtx_REG", "(", "Pmode", ",", "SP_REGNO", ")", ";", "rtx", "fb", "=", "gen_rtx_REG", "(", "Pmode", ",", "FB_REGNO", ")", ";",...	[ "Returns", "TRUE", "if", "the", "current", "function", "needs", "to", "use", "the", "ENTER/EXIT", "opcodes", ".", "If", "the", "function", "does", "n't", "need", "the", "frame", "base", "or", "stack", "pointer", ",", "it", "can", "use", "the", "simpler", ...	[ "m32c" ]	m32c	m32c_function_needs_enter	m32c	MPU	GCC	2,937	87	1	[]
[ "<s>", "void", "CFGStructurizer", "<", "PassT", ">", "::", "removeSuccessor", "(", "BlockT", "", "srcBlk", ")", "{", "while", "(", "srcBlk", "->", "succ_size", "(", ")", ")", "{", "srcBlk", "->", "removeSuccessor", "(", "", "srcBlk", "->", "succ_begin", ...	[ "Remove", "specified", "successor", "from", "the", "successors", "list", "of", "this", "MachineBasicBlock", "." ]	[ "R600" ]	AMDILCFGStructurizer16	removeSuccessor	R600	GPU	LLVM	2,938	36	1	[]
[ "<s>", "Function", "*", "X86TargetLowering", "::", "getSSPStackGuardCheck", "(", "const", "Module", "&", "M", ")", "const", "{", "if", "(", "Subtarget", ".", "getTargetTriple", "(", ")", ".", "isWindowsMSVCEnvironment", "(", ")", "\|\|", "Subtarget", ".", "getTa...	[ "If", "the", "target", "has", "a", "standard", "stack", "protection", "check", "function", "that", "performs", "validation", "and", "error", "handling", ",", "returns", "the", "function", "." ]	[ "X86", "X86", "\"__security_check_cookie\"" ]	X86ISelLowering (2)5	getSSPStackGuardCheck	X86	CPU	LLVM	2,939	54	1	[]
[ "<s>", "static", "HOST_WIDE_INT", "mips_constant_alignment", "(", "const_tree", "exp", ",", "HOST_WIDE_INT", "align", ")", "{", "if", "(", "TREE_CODE", "(", "exp", ")", "==", "STRING_CST", "\|\|", "TREE_CODE", "(", "exp", ")", "==", "CONSTRUCTOR", ")", "return",...	[ "Implement", "TARGET_CONSTANT_ALIGNMENT", "." ]	[ "mips" ]	mips	mips_constant_alignment	mips	CPU	GCC	2,940	39	1	[]
[ "<s>", "const", "MipsSubtarget", "*", "getSubtargetImpl", "(", ")", "const", "{", "if", "(", "Subtarget", ")", "return", "Subtarget", ";", "return", "&", "DefaultSubtarget", ";", "}", "</s>" ]	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "Mips", "Mips" ]	MipsTargetMachine (2)1	getSubtargetImpl	Mips	CPU	LLVM	2,941	20	1	[]
[ "<s>", "MCFragment", "*", "AArch64MCExpr", "::", "findAssociatedFragment", "(", ")", "const", "{", "llvm_unreachable", "(", "\"FIXME: what goes here?\"", ")", ";", "}", "</s>" ]	[ "Find", "the", "``", "associated", "section", "''", "for", "this", "expression", ",", "which", "is", "currently", "defined", "as", "the", "absolute", "section", "for", "constants", ",", "or", "otherwise", "the", "section", "associated", "with", "the", "first",...	[ "AArch64", "AArch64", "\"FIXME: what goes here?\"" ]	AArch64MCExpr (2)1	findAssociatedFragment	AArch64	CPU	LLVM	2,942	15	1	[]
[ "<s>", "unsigned", "X86InstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "if", "(", "isFrameLoadOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "if", "(", "isFrame...	[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...	[ "X86", "X86", "1", "0", "0" ]	X86InstrInfo134	isLoadFromStackSlot	X86	CPU	LLVM	2,943	54	1	[]
[ "<s>", "void", "AMDGPUMCInstLower", "::", "lower", "(", "const", "MachineInstr", "*", "MI", ",", "MCInst", "&", "OutMI", ")", "const", "{", "OutMI", ".", "setOpcode", "(", "getMCOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ";", "for", "("...	[ "The", "instruction", "is", "lowered", "." ]	[ "R600", "\"unknown operand type\"", "\"Only floating point immediates are supported at the moment.\"" ]	AMDGPUMCInstLower2	lower	R600	GPU	LLVM	2,944	196	1	[]
[ "<s>", "static", "void", "riscv_file_start", "(", "void", ")", "{", "default_file_start", "(", ")", ";", "fprintf", "(", "asm_out_file", ",", "\"\\t.option %spic\\n\"", ",", "(", "flag_pic", "?", "\"\"", ":", "\"no\"", ")", ")", ";", "if", "(", "!", "riscv...	[ "Implement", "TARGET_ASM_FILE_START", "." ]	[ "riscv", "\"\\t.option %spic\\n\"", "\"\"", "\"no\"", "\"\\t.option norelax\\n\"", "\"\\t.option csr-check\\n\"" ]	riscv1	riscv_file_start	riscv	CPU	GCC	2,945	58	1	[]
[ "<s>", "virtual", "bool", "isProfitableToIfCvt", "(", "MachineBasicBlock", "&", "MBB", ",", "unsigned", "NumCycles", ",", "unsigned", "ExtraPredCycles", ",", "const", "BranchProbability", "&", "Probability", ")", "const", "{", "return", "true", ";", "}", "</s>" ]	[ "Second", "variant", "of", "isProfitableToIfCvt", "." ]	[ "PowerPC" ]	PPCInstrInfo15	isProfitableToIfCvt	PowerPC	CPU	LLVM	2,946	25	1	[]
[ "<s>", "static", "HOST_WIDE_INT", "aarch64_estimated_poly_value", "(", "poly_int64", "val", ")", "{", "enum", "aarch64_sve_vector_bits_enum", "width_source", "=", "aarch64_tune_params", ".", "sve_width", ";", "if", "(", "width_source", "==", "SVE_SCALABLE", ")", "return...	[ "Implement", "TARGET_ESTIMATED_POLY_VALUE", ".", "Look", "into", "the", "tuning", "structure", "for", "an", "estimate", ".", "KIND", "specifies", "the", "type", "of", "requested", "estimate", ":", "min", ",", "max", "or", "likely", ".", "For", "cores", "with",...	[ "aarch64", "128", "0", "1", "128" ]	aarch64	aarch64_estimated_poly_value	aarch64	CPU	GCC	2,947	55	1	[]
[ "<s>", "bool", "AArch64TargetLowering", "::", "lowerInterleavedStore", "(", "StoreInst", "", "SI", ",", "ShuffleVectorInst", "", "SVI", ",", "unsigned", "Factor", ")", "const", "{", "assert", "(", "Factor", ">=", "2", "&&", "Factor", "<=", "getMaxSupportedInte...	[ "Lower", "interleaved", "store", "(", "s", ")", "into", "target", "specific", "instructions/intrinsics", "." ]	[ "AArch64", "AArch64", "2", "\"Invalid interleave factor\"", "0", "\"Invalid interleaved store\"", "64", "128", "0", "1", "2", "Intrinsic::ID", "3", "Intrinsic::aarch64_neon_st2", "Intrinsic::aarch64_neon_st3", "Intrinsic::aarch64_neon_st4", "Intrinsic::getDeclaration", "2", "5", ...	AArch64ISelLowering119	lowerInterleavedStore	AArch64	CPU	LLVM	2,948	510	1	[]
[ "<s>", "bool", "AArch64TargetLowering", "::", "isLegalAddImmediate", "(", "int64_t", "Immed", ")", "const", "{", "return", "(", "(", "Immed", ">>", "12", ")", "==", "0", "\|\|", "(", "(", "Immed", "&", "0xfff", ")", "==", "0", "&&", "Immed", ">>", "24", ...	[ "Return", "true", "if", "the", "specified", "immediate", "is", "legal", "add", "immediate", ",", "that", "is", "the", "target", "has", "add", "instructions", "which", "can", "add", "a", "register", "and", "the", "immediate", "without", "having", "to", "mater...	[ "AArch64", "AArch64", "12", "0", "0xfff", "0", "24", "0" ]	AArch64ISelLowering102	isLegalAddImmediate	AArch64	CPU	LLVM	2,949	38	1	[]
[ "<s>", "const", "uint32_t", "*", "RISCVRegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", ")", "const", "{", "auto", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "RISCVSubtarget", ...	[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]	[ "RISCV", "RISCV", "RISCV", "\"Unrecognized ABI\"", "RISCVABI::ABI_ILP32", "RISCVABI::ABI_LP64", "RISCVABI::ABI_ILP32F", "RISCVABI::ABI_LP64F", "RISCVABI::ABI_ILP32D", "RISCVABI::ABI_LP64D" ]	RISCVRegisterInfo16	getCallPreservedMask	RISCV	CPU	LLVM	2,950	88	1	[]
[ "<s>", "bool", "GCNPassConfig", "::", "addPreISel", "(", ")", "{", "AMDGPUPassConfig", "::", "addPreISel", "(", ")", ";", "addPass", "(", "createSinkingPass", "(", ")", ")", ";", "addPass", "(", "createSITypeRewriter", "(", ")", ")", ";", "addPass", "(", "...	[ "{", "{", "@", "For", "GlobalISel" ]	[ "AMDGPU", "AMDGPU", "SI", "SI" ]	AMDGPUTargetMachine	addPreISel	AMDGPU	GPU	LLVM	2,951	38	1	[]
[ "<s>", "bool", "X86TargetLowering", "::", "shouldExpandAtomicStoreInIR", "(", "StoreInst", "", "SI", ")", "const", "{", "Type", "", "MemType", "=", "SI", "->", "getValueOperand", "(", ")", "->", "getType", "(", ")", ";", "bool", "NoImplicitFloatOps", "=", ...	[ "Returns", "how", "the", "given", "(", "atomic", ")", "store", "should", "be", "expanded", "by", "the", "IR-level", "AtomicExpand", "pass", "into", "." ]	[ "X86", "X86", "64" ]	X86ISelLowering (2)6	shouldExpandAtomicStoreInIR	X86	CPU	LLVM	2,952	84	1	[]
[ "<s>", "static", "bool", "callee_saved_regno_p", "(", "int", "regno", ")", "{", "if", "(", "!", "call_used_or_fixed_reg_p", "(", "regno", ")", "&&", "df_regs_ever_live_p", "(", "regno", ")", ")", "return", "true", ";", "switch", "(", "regno", ")", "{", "ca...	[ "Returns", "true", "if", "REGNO", "must", "be", "saved", "for", "the", "current", "function", "." ]	[ "or1k", "25", "27", "29", "31" ]	or1k	callee_saved_regno_p	or1k	CPU	GCC	2,953	93	1	[]
[ "<s>", "const", "AArch64Subtarget", "*", "getSubtargetImpl", "(", ")", "const", "{", "return", "&", "Subtarget", ";", "}", "</s>" ]	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "AArch64", "AArch64" ]	AArch64TargetMachine15	getSubtargetImpl	AArch64	CPU	LLVM	2,954	13	1	[]
[ "<s>", "unsigned", "getReg", "(", ")", "const", "{", "assert", "(", "Kind", "==", "Register", "&&", "\"Invalid type access!\"", ")", ";", "return", "Reg", ".", "RegNum", ";", "}", "</s>" ]	[ "Returns", "the", "register", "associated", "with", "this", "edge", "." ]	[ "OR1K", "\"Invalid type access!\"" ]	OR1KAsmParser	getReg	OR1K	CPU	LLVM	2,955	21	1	[]
[ "<s>", "void", "R600RegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "MI", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "llvm_unreachable", "(", "\"Subroutines not sup...	[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]	[ "AMDGPU", "R600", "\"Subroutines not supported yet\"" ]	R600RegisterInfo1	eliminateFrameIndex	AMDGPU	GPU	LLVM	2,956	28	1	[]
[ "<s>", "void", "MipsAsmPrinter", "::", "emitFrameDirective", "(", ")", "{", "const", "TargetRegisterInfo", "&", "RI", "=", "", "TM", ".", "getRegisterInfo", "(", ")", ";", "unsigned", "stackReg", "=", "RI", ".", "getFrameRegister", "(", "", "MF", ")", ";...	[ "Frame", "Directive", "." ]	[ "Mips", "Mips", "\"\\t.frame\\t$\"", "Mips", "\",\"", "\",$\"", "Mips" ]	MipsAsmPrinter100	emitFrameDirective	Mips	CPU	LLVM	2,957	105	1	[]
[ "<s>", "const", "char", "", "ix86_output_ssemov", "(", "rtx_insn", "", "insn", ",", "rtx", "*", "operands", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "operands", "[", "0", "]", ")", ";", "if", "(", "get_attr_type", "(", "insn", ")", "!=...	[ "Return", "the", "template", "of", "the", "TYPE_SSEMOV", "instruction", "to", "move", "operands", "[", "1", "]", "into", "operands", "[", "0", "]", "." ]	[ "i386", "0", "1", "64", "32", "16", "0", "\"%vmovq\\t{%1, %q0\|%q0, %1}\"", "\"%vmovd\\t{%1, %q0\|%q0, %1}\"", "1", "\"%vmovq\\t{%q1, %0\|%0, %q1}\"", "\"%vmovd\\t{%q1, %0\|%0, %q1}\"", "\"%vmovq\\t{%1, %0\|%0, %1}\"", "0", "\"%vmovd\\t{%1, %k0\|%k0, %1}\"", "1", "\"%vmovd\\t{%k1, %0\|%0, %...	i3861	ix86_output_ssemov	i386	CPU	GCC	2,958	380	1	[]
[ "<s>", "const", "uint32_t", "*", "SNESRegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "return", "CSR_Normal_RegMask", ";", "}", "</s>" ]	[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]	[ "SNES", "SNES" ]	SNESRegisterInfo	getCallPreservedMask	SNES	DSP	LLVM	2,959	23	1	[]
[ "<s>", "void", "ix86_split_fp_absneg_operator", "(", "enum", "rtx_code", "code", ",", "machine_mode", "mode", ",", "rtx", "operands", "[", "]", ")", "{", "enum", "rtx_code", "absneg_op", ";", "rtx", "dst", ",", "set", ";", "gcc_assert", "(", "operands_match_p"...	[ "Deconstruct", "a", "floating", "point", "ABS", "or", "NEG", "operation", "with", "integer", "registers", "into", "integer", "operations", "." ]	[ "i386", "0", "1", "0", "0x7fffffff", "0x80000000", "0", "63", "0", "0x7fffffff", "0x80000000", "0", "1", "2", "0x7fff", "0x8000", "2" ]	i386-expand	ix86_split_fp_absneg_operator	i386	CPU	GCC	2,960	365	1	[]
[ "<s>", "bool", "LM32TargetLowering", "::", "isOffsetFoldingLegal", "(", "const", "GlobalAddressSDNode", "*", "GA", ")", "const", "{", "return", "false", ";", "}", "</s>" ]	[ "Return", "true", "if", "folding", "a", "constant", "offset", "with", "the", "given", "GlobalAddress", "is", "legal", "." ]	[ "LM32", "LM32" ]	LM32ISelLowering	isOffsetFoldingLegal	LM32	MPU	LLVM	2,961	16	1	[]
[ "<s>", "const", "char", "*", "VETargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "case", "VEISD", "::", "NAME", ":", "\\", "return", "\"VEISD::\"", "#", "NAME", ";", "switch", "(", "(", "VEISD", "::", "NodeType", ")...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "VE", "VE", "VEISD::NAME", "\"VEISD::\"", "VEISD::NodeType", "VEISD::FIRST_NUMBER" ]	VEISelLowering13	getTargetNodeName	VE	CPU	LLVM	2,962	73	1	[]
[ "<s>", "void", "TMS320C64XInstrInfo", "::", "insertNoop", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "int", "delay", "=", "1", ";", "DebugLoc", "dl", ";", "addDefaultPred", "(", "BuildMI", "(", ...	[ "Insert", "a", "noop", "into", "the", "instruction", "stream", "at", "the", "specified", "point", "." ]	[ "TMS320C64X", "TMS320C64X", "1", "TMS320C64X::noop" ]	TMS320C64XInstrInfo	insertNoop	TMS320C64X	VLIW	LLVM	2,963	49	1	[]
[ "<s>", "void", "HexagonCommonGEP", "::", "materialize", "(", "NodeToValueMap", "&", "Loc", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"Nodes before materialization:\\n\"", "<<", "Nodes", "<<", "'\\n'", ")", ";", "NodeChildrenMap", "NCM", ";", "NodeVe...	[ "This", "method", "can", "be", "implemented", "to", "generate", "a", "mapped", "Value", "on", "demand", "." ]	[ "Hexagon", "Hexagon", "\"Nodes before materialization:\\n\"", "0", "0", "1", "0", "0", "\"No use information found\"" ]	HexagonCommonGEP12	materialize	Hexagon	DSP	LLVM	2,964	427	1	[]
[ "<s>", "static", "void", "pop", "(", "int", "rn", ")", "{", "rtx", "x", ",", "sp_reg", ",", "reg", ";", "if", "(", "rn", "==", "FPUL_REG", ")", "x", "=", "gen_pop_fpul", "(", ")", ";", "else", "if", "(", "rn", "==", "FPSCR_REG", ")", "x", "=", ...	[ "Output", "RTL", "to", "pop", "register", "RN", "from", "the", "stack", "." ]	[ "sh", "1", "0", "0", "1" ]	sh	pop	sh	CPU	GCC	2,965	233	1	[]
[ "<s>", "bool", "PPCDarwinAsmPrinter", "::", "doFinalization", "(", "Module", "&", "M", ")", "{", "bool", "isPPC64", "=", "getDataLayout", "(", ")", ".", "getPointerSizeInBits", "(", ")", "==", "64", ";", "const", "TargetLoweringObjectFileMachO", "&", "TLOFMacho"...	[ "doFinalization", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "any", "necessary", "clean", "up", "after", "all", "passes", "have", "run", "." ]	[ "PowerPC", "PPC", "PPC", "64", "\"$non_lazy_ptr\"", "PPC", "3", "2", "0", "0", "PPC", "8", "4", "PPC", "8", "4" ]	PPCAsmPrinter (2)1	doFinalization	PowerPC	CPU	LLVM	2,966	302	1	[]
[ "<s>", "static", "void", "pa_function_arg_advance", "(", "cumulative_args_t", "cum_v", ",", "const", "function_arg_info", "&", "arg", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "int", "arg_size", "=", "pa_function_...	[ "Update", "the", "data", "in", "CUM", "to", "advance", "over", "an", "argument", "of", "mode", "MODE", "and", "data", "type", "TYPE", ".", "(", "TYPE", "is", "null", "for", "libcalls", "where", "that", "information", "may", "not", "be", "available", ".",...	[ "pa", "01", "1" ]	pa	pa_function_arg_advance	pa	CPU	GCC	2,967	70	1	[]
[ "<s>", "static", "bool", "arm_evpc_neon_vtrn", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "unsigned", "int", "i", ",", "odd", ",", "mask", ",", "nelt", "=", "d", "->", "nelt", ";", "rtx", "out0", ",", "out1", ",", "in0", ",", "in1", ";",...	[ "Recognize", "patterns", "for", "the", "VTRN", "insns", "." ]	[ "arm", "8", "0", "0", "0", "0", "1", "1", "1", "2", "1", "0", "2", "1" ]	arm5	arm_evpc_neon_vtrn	arm	CPU	GCC	2,968	346	1	[]
[ "<s>", "void", "SIInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "Register", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*",...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "AMDGPU", "SI" ]	SIInstrInfo2	storeRegToStackSlot	AMDGPU	GPU	LLVM	2,969	55	1	[]
[ "<s>", "bool", "sh_is_nott_insn", "(", "const", "rtx_insn", "*", "i", ")", "{", "return", "i", "!=", "NULL", "&&", "GET_CODE", "(", "PATTERN", "(", "i", ")", ")", "==", "SET", "&&", "t_reg_operand", "(", "XEXP", "(", "PATTERN", "(", "i", ")", ",", ...	[ "Given", "an", "insn", ",", "determine", "whether", "it", "'s", "a", "'nott", "'", "insn", ",", "i.e", ".", "an", "insn", "that", "negates", "the", "T", "bit", "and", "stores", "the", "result", "in", "the", "T", "bit", "." ]	[ "sh", "0", "1" ]	sh	sh_is_nott_insn	sh	CPU	GCC	2,970	55	1	[]
[ "<s>", "void", "Nios2InstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")"...	[ "}", "Branch", "Analysis", "&", "Modification" ]	[ "Nios2", "Nios2", "Nios2", "Nios2::ADD_R2", "Nios2::ADD_R1", "Nios2::ZERO" ]	Nios2InstrInfo2	copyPhysReg	Nios2	MPU	LLVM	2,971	88	1	[]
[ "<s>", "void", "X86AvoidSFBPass", "::", "buildCopy", "(", "MachineInstr", "", "LoadInst", ",", "unsigned", "NLoadOpcode", ",", "int64_t", "LoadDisp", ",", "MachineInstr", "", "StoreInst", ",", "unsigned", "NStoreOpcode", ",", "int64_t", "StoreDisp", ",", "unsign...	[ "Build", "and", "insert", "Res", "=", "COPY", "Op", "." ]	[ "X86", "X86", "0", "1", "X86::NoRegister", "X86::NoRegister", "1", "X86::NoRegister", "X86::NoRegister" ]	X86AvoidStoreForwardingBlocks17	buildCopy	X86	CPU	LLVM	2,972	308	1	[]
[ "<s>", "void", "mmix_setup_frame_addresses", "(", ")", "{", "}", "</s>" ]	[ "SETUP_FRAME_ADDRESSES", "." ]	[ "mmix" ]	mmix2	mmix_setup_frame_addresses	mmix	CPU	GCC	2,973	6	1	[]
[ "<s>", "void", "addPreEmitPass", "(", ")", "override", "{", "addPass", "(", "createTGSICFGStructurizerPass", "(", ")", ",", "false", ")", ";", "addPass", "(", "createTGSIPreEmitImmPass", "(", "getTGSITargetMachine", "(", ")", ".", "MCP", ")", ",", "false", ")"...	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "TGSI", "TGSI", "TGSI", "TGSI" ]	TGSITargetMachine	addPreEmitPass	TGSI	Virtual ISA	LLVM	2,974	30	1	[]
[ "<s>", "static", "bool", "avr_decl_absdata_p", "(", "tree", "decl", ",", "tree", "attributes", ")", "{", "return", "(", "TREE_CODE", "(", "decl", ")", "==", "VAR_DECL", "&&", "NULL_TREE", "!=", "lookup_attribute", "(", "\"absdata\"", ",", "attributes", ")", ...	[ "Return", "true", "if", "DECL", "has", "attribute", "`", "absdata", "'", "set", ".", "This", "function", "should", "only", "be", "used", "for", "AVR_TINY", "." ]	[ "avr", "\"absdata\"" ]	avr	avr_decl_absdata_p	avr	MPU	GCC	2,975	31	1	[]
[ "<s>", "int", "mt_reg_ok_for_base_p", "(", "rtx", "x", ",", "int", "strict", ")", "{", "if", "(", "strict", ")", "return", "(", "(", "(", "unsigned", ")", "REGNO", "(", "x", ")", ")", "<", "FIRST_PSEUDO_REGISTER", ")", ";", "return", "1", ";", "}", ...	[ "Implement", "REG_OK_FOR_BASE_P", "." ]	[ "mt", "1" ]	mt	mt_reg_ok_for_base_p	mt	CPU	GCC	2,976	33	1	[]
[ "<s>", "static", "void", "tryAddingPcLoadReferenceComment", "(", "uint64_t", "Address", ",", "int", "Value", ",", "const", "void", "", "Decoder", ")", "{", "const", "MCDisassembler", "", "Dis", "=", "static_cast", "<", "const", "MCDisassembler", "*", ">", "(...	[ "Try", "to", "add", "a", "comment", "on", "the", "PC-relative", "load", "." ]	[ "ARM", "\"literal pool for: \"" ]	ARMDisassembler10	tryAddingPcLoadReferenceComment	ARM	CPU	LLVM	2,977	108	1	[]
[ "<s>", "void", "mips_expand_vec_unpack", "(", "rtx", "operands", "[", "2", "]", ",", "bool", "unsigned_p", ",", "bool", "high_p", ")", "{", "machine_mode", "imode", "=", "GET_MODE", "(", "operands", "[", "1", "]", ")", ";", "rtx", "(", "*", "unpack", "...	[ "Expand", "an", "integral", "vector", "unpack", "operation", "." ]	[ "mips", "2", "1", "1", "1", "0", "0", "1", "1", "0", "0" ]	mips	mips_expand_vec_unpack	mips	CPU	GCC	2,978	390	1	[]
[ "<s>", "unsigned", "AMDGPUAsmParser", "::", "checkTargetMatchPredicate", "(", "MCInst", "&", "Inst", ")", "{", "uint64_t", "TSFlags", "=", "MII", ".", "get", "(", "Inst", ".", "getOpcode", "(", ")", ")", ".", "TSFlags", ";", "if", "(", "(", "getForcedEncod...	[ "checkTargetMatchPredicate", "-", "Validate", "the", "instruction", "match", "against", "any", "complex", "target", "predicates", "not", "expressible", "via", "match", "classes", "." ]	[ "AMDGPU", "AMDGPU", "32", "SIInstrFlags::VOP3", "64", "SIInstrFlags::VOP3" ]	AMDGPUAsmParser61	checkTargetMatchPredicate	AMDGPU	GPU	LLVM	2,979	68	1	[]
[ "<s>", "static", "unsigned", "int", "spu_section_type_flags", "(", "tree", "decl", ",", "const", "char", "*", "name", ",", "int", "reloc", ")", "{", "if", "(", "strcmp", "(", "name", ",", "\".toe\"", ")", "==", "0", ")", "return", "SECTION_BSS", ";", "...	[ "Implement", "targetm.section_type_flags", "." ]	[ "spu", "\".toe\"", "0", "\"._ea\"", "0" ]	spu	spu_section_type_flags	spu	MPU	GCC	2,980	58	1	[]
[ "<s>", "const", "MCPhysReg", "", "PPCRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "const", "PPCSubtarget", "&", "Subtarget", "=", "MF", "->", "getSubtarget", "<", "PPCSubtarget", ">", "(", ")", ";",...	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "PowerPC", "PPC", "PPC", "PPC", "PPC", "PPC", "PPC", "PPC::X2", "PPC", "PPC" ]	PPCRegisterInfo43	getCalleeSavedRegs	PowerPC	CPU	LLVM	2,981	266	1	[]
[ "<s>", "static", "void", "def_builtin", "(", "const", "char", "*", "name", ",", "tree", "type", ",", "enum", "rs6000_builtins", "code", ")", "{", "tree", "t", ";", "unsigned", "classify", "=", "rs6000_builtin_info", "[", "(", "int", ")", "code", "]", "."...	[ "Add", "a", "SPARC", "builtin", "function", "with", "NAME", ",", "ICODE", ",", "CODE", "and", "TYPE", ".", "Return", "the", "function", "decl", "or", "NULL_TREE", "if", "the", "builtin", "was", "not", "added", "." ]	[ "rs6000", "\"\"", "0", "\"internal error: builtin function %s already processed\"", "0", "1", "1", "\", const\"", "0", "1", "1", "\", pure\"", "0", "1", "1", "1", "\", fp, pure\"", "1", "\", fp, const\"", "0", "\"rs6000_builtin, code = %4d, %s%s\\n\"" ]	rs60006	def_builtin	rs6000	CPU	GCC	2,982	267	1	[]
[ "<s>", "unsigned", "MipsTargetLowering", "::", "getJumpTableEncoding", "(", ")", "const", "{", "if", "(", "ABI", ".", "IsN64", "(", ")", "&&", "isPositionIndependent", "(", ")", ")", "return", "MachineJumpTableInfo", "::", "EK_GPRel64BlockAddress", ";", "return", ...	[ "Return", "the", "entry", "encoding", "for", "a", "jump", "table", "in", "the", "current", "function", "." ]	[ "Mips", "Mips" ]	MipsISelLowering (2)4	getJumpTableEncoding	Mips	CPU	LLVM	2,983	33	1	[]
[ "<s>", "void", "RV16KDAGToDAGISel", "::", "Select", "(", "SDNode", "*", "Node", ")", "{", "if", "(", "Node", "->", "isMachineOpcode", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"== \"", ";", "Node", "->", "dump", "(", "CurDAG", ...	[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]	[ "RV16K", "RV16K", "\"== \"", "\"\\n\"", "1", "ISD::FrameIndex", "MVT::i16", "RV16K::FRMIDX", "MVT::i16", "0", "MVT::i16" ]	RV16KISelDAGToDAG	Select	RV16K	Virtual ISA	LLVM	2,984	136	1	[]
[ "<s>", "unsigned", "RISCVInstrInfo", "::", "insertIndirectBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "&", "DestBB", ",", "const", "DebugLoc", "&", "DL", ",", "int64_t", "BrOffset", ",", "RegScavenger", "*", "RS", ")", "const", "{", ...	[ "Insert", "an", "unconditional", "indirect", "branch", "at", "the", "end", "of", "MBB", "to", "NewDestBB", "." ]	[ "RI5CY", "RISCV", "\"RegScavenger required for long branching\"", "\"new block should be inserted for expanding unconditional branch\"", "1", "32", "\"Branch offsets outside of the signed 32-bit range not supported\"", "RISCV::GPRRegClass", "RISCV::PseudoJump", "RISCVII::MO_CALL", "RISCV::GPRReg...	RISCVInstrInfo	insertIndirectBranch	RI5CY	CPU	LLVM	2,985	213	1	[]
[ "<s>", "Align", "PPCTargetLowering", "::", "getPrefLoopAlignment", "(", "MachineLoop", "*", "ML", ")", "const", "{", "switch", "(", "Subtarget", ".", "getCPUDirective", "(", ")", ")", "{", "default", ":", "break", ";", "case", "PPC", "::", "DIR_970", ":", ...	[ "Return", "the", "preferred", "loop", "alignment", "." ]	[ "PowerPC", "PPC", "PPC::DIR_970", "PPC::DIR_PWR4", "PPC::DIR_PWR5", "PPC::DIR_PWR5X", "PPC::DIR_PWR6", "PPC::DIR_PWR6X", "PPC::DIR_PWR7", "PPC::DIR_PWR8", "PPC::DIR_PWR9", "PPC::DIR_PWR_FUTURE", "1", "32", "PPC", "0", "32", "16", "32", "32" ]	PPCISelLowering101	getPrefLoopAlignment	PowerPC	CPU	LLVM	2,986	238	1	[]
[ "<s>", "AMDGPUSubtarget", "&", "AMDGPUSubtarget", "::", "initializeSubtargetDependencies", "(", "const", "Triple", "&", "TT", ",", "StringRef", "GPU", ",", "StringRef", "FS", ")", "{", "SmallString", "<", "256", ">", "FullFS", "(", "\"+promote-alloca,+fp64-denormals...	[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU", "256", "\"+promote-alloca,+fp64-denormals,\"", "\"+flat-for-global,\"", "\"\"", "\"SI\"", "AMDGPU" ]	AMDGPUSubtarget (2)	initializeSubtargetDependencies	AMDGPU	GPU	LLVM	2,987	93	1	[]
[ "<s>", "static", "bool", "loongarch_in_small_data_p", "(", "const_tree", "decl", ")", "{", "int", "size", ";", "if", "(", "TREE_CODE", "(", "decl", ")", "==", "STRING_CST", "\|\|", "TREE_CODE", "(", "decl", ")", "==", "FUNCTION_DECL", ")", "return", "false", ...	[ "Implement", "TARGET_IN_SMALL_DATA_P", "." ]	[ "loongarch", "0", "\".sdata\"", "0", "\".sbss\"", "0", "0" ]	loongarch	loongarch_in_small_data_p	loongarch	CPU	GCC	2,988	112	1	[]
[ "<s>", "SDValue", "PPCTargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "In...	[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]	[ "PowerPC", "PPC", "ISD::InputArg", "16", "PPC", "0", "\"Can only return in registers!\"", "1", "2", "\"Unknown loc info!\"", "ISD::TRUNCATE", "ISD::AssertZext", "ISD::TRUNCATE", "ISD::AssertSext", "ISD::TRUNCATE" ]	PPCISelLowering (2)	LowerCallResult	PowerPC	CPU	LLVM	2,989	360	1	[]
[ "<s>", "static", "FRV_INLINE", "int", "frv_regno_ok_for_base_p", "(", "int", "regno", ",", "int", "strict_p", ")", "{", "if", "(", "GPR_P", "(", "regno", ")", ")", "return", "TRUE", ";", "if", "(", "strict_p", ")", "return", "(", "reg_renumber", "[", "re...	[ "Return", "true", "if", "a", "register", "is", "ok", "to", "use", "as", "a", "base", "or", "index", "register", "." ]	[ "frv", "0" ]	frv	frv_regno_ok_for_base_p	frv	VLIW	GCC	2,990	61	1	[]
[ "<s>", "virtual", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "X86TargetMachine", "", "TM", "=", "static_cast", "<", "const", "X86TargetMachine", "", ">", "(", "&", "MF", ".", "getTarget", "(", ")", ")", ";", "co...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "0" ]	X86RegisterInfo34	runOnMachineFunction	X86	CPU	LLVM	2,991	137	1	[]
[ "<s>", "void", "expand_fusion_p9_load", "(", "rtx", "*", "operands", ")", "{", "rtx", "tmp_reg", "=", "operands", "[", "0", "]", ";", "rtx", "addis_value", "=", "operands", "[", "1", "]", ";", "rtx", "target", "=", "operands", "[", "2", "]", ";", "rt...	[ "During", "the", "peephole2", "pass", ",", "adjust", "and", "expand", "the", "insns", "for", "an", "extended", "fusion", "load", "sequence", ".", "The", "operands", "are", ":", "operands", "[", "0", "]", "register", "set", "with", "addis", "operands", "[",...	[ "rs6000", "0", "1", "2", "3", "0", "0", "1", "1", "2" ]	rs60005	expand_fusion_p9_load	rs6000	CPU	GCC	2,992	267	1	[]
[ "<s>", "bool", "PPCTargetLowering", "::", "isFMAFasterThanFMulAndFAdd", "(", "const", "Function", "&", "F", ",", "Type", "*", "Ty", ")", "const", "{", "switch", "(", "Ty", "->", "getScalarType", "(", ")", "->", "getTypeID", "(", ")", ")", "{", "case", "T...	[ "Return", "true", "if", "an", "FMA", "operation", "is", "faster", "than", "a", "pair", "of", "fmul", "and", "fadd", "instructions", "." ]	[ "PowerPC", "PPC" ]	PPCISelLowering100	isFMAFasterThanFMulAndFAdd	PowerPC	CPU	LLVM	2,993	61	1	[]
[ "<s>", "bool", "X86FrameLowering", "::", "assignCalleeSavedSpillSlots", "(", "MachineFunction", "&", "MF", ",", "const", "TargetRegisterInfo", "*", "TRI", ",", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ")", "const", "{", "MachineFrameInfo", ...	[ "This", "function", "will", "assign", "callee", "saved", "gprs", "to", "volatile", "vector", "registers", "for", "prologue", "spills", "when", "applicable", "." ]	[ "X86", "X86", "X86", "X86", "X86", "X86", "X86", "0", "X86", "\"main\"", "0", "0", "1", "X86::GR64RegClass", "X86::GR32RegClass", "1", "X86", "0", "1", "X86::GR64RegClass", "X86::GR32RegClass", "1" ]	X86FrameLowering4	assignCalleeSavedSpillSlots	X86	CPU	LLVM	2,994	505	1	[]
[ "<s>", "static", "int", "eligible_for_restore_insn", "(", "rtx", "trial", ",", "bool", "return_p", ")", "{", "rtx", "pat", "=", "PATTERN", "(", "trial", ")", ";", "rtx", "src", "=", "SET_SRC", "(", "pat", ")", ";", "if", "(", "GET_MODE_CLASS", "(", "GE...	[ "Return", "nonzero", "if", "TRIAL", ",", "an", "insn", ",", "can", "be", "combined", "with", "a", "'restore", "'", "instruction", ".", "RETURN_P", "is", "true", "if", "the", "v9", "variant", "'return", "'", "is", "to", "be", "considered", "in", "the", ...	[ "sparc", "1", "1", "1", "1", "0", "1", "1", "0", "1", "1", "0", "1", "0", "1", "1", "0", "0", "1", "1", "0" ]	sparc3	eligible_for_restore_insn	sparc	CPU	GCC	2,995	381	1	[]
[ "<s>", "static", "bool", "rs6000_hard_regno_call_part_clobbered", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "if", "(", "TARGET_32BIT", "&&", "TARGET_POWERPC64", "&&", "GET_MODE_SIZE", "(", "mode", ")", ">", "4", "&&", "INT_REGNO_P", ...	[ "Implement", "TARGET_HARD_REGNO_CALL_PART_CLOBBERED", "." ]	[ "rs6000", "4", "8" ]	rs60007	rs6000_hard_regno_call_part_clobbered	rs6000	CPU	GCC	2,996	62	1	[]
[ "<s>", "unsigned", "SIInstrInfo", "::", "insertBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "", "TBB", ",", "MachineBasicBlock", "", "FBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "const", "DebugLoc", "&", "DL", ...	[ "Insert", "branch", "code", "into", "the", "end", "of", "the", "specified", "MachineBasicBlock", "." ]	[ "AMDGPU", "SI", "AMDGPU::S_BRANCH", "8", "4", "1", "1", "0", "AMDGPU::SI_NON_UNIFORM_BRCOND_PSEUDO", "0", "1", "0", "0", "1", "1", "1", "8", "4", "1", "AMDGPU::S_BRANCH", "1", "1", "1", "16", "8", "2" ]	SIInstrInfo11	insertBranch	AMDGPU	GPU	LLVM	2,997	368	1	[]
[ "<s>", "const", "Z80Subtarget", "*", "Z80TargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "Attribute", "CPUAttr", "=", "F", ".", "getFnAttribute", "(", "\"target-cpu\"", ")", ";", "Attribute", "FSAttr", "=", "F",...	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "Z80", "Z80", "Z80", "\"target-cpu\"", "\"target-features\"", "512", "\"+soft-float\"", "\",+soft-float\"", "Z80" ]	Z80TargetMachine1	getSubtargetImpl	Z80	MPU	LLVM	2,998	208	1	[]
[ "<s>", "static", "bool", "expand_vec_perm_vperm2f128_vblend", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "struct", "expand_vec_perm_d", "dfirst", ",", "dsecond", ";", "unsigned", "i", ",", "j", ",", "msk", ",", "nelt", "=", "d", "->", "nelt", ",...	[ "A", "subroutine", "of", "ix86_expand_vec_perm_builtin_1", ".", "Try", "to", "implement", "a", "single", "vector", "permutation", "using", "a", "single", "intra-lane", "vector", "permutation", ",", "vperm2f128", "swapping", "the", "lanes", "and", "vblend", "*", "i...	[ "i386", "2", "0", "0xff", "0", "0", "0xff", "1", "0", "0xff", "0" ]	i386-expand	expand_vec_perm_vperm2f128_vblend	i386	CPU	GCC	2,999	421	1	[]

[ "<s>", "void", "toc_section", "(", "void", ")", "{", "}", "</s>" ]

[ "This", "is", "just", "a", "placeholder", "to", "make", "linking", "work", "without", "having", "to", "add", "this", "to", "the", "generic", "Darwin", "EXTRA_SECTIONS", ".", "If", "-mcall-aix", "is", "ever", "needed", "for", "Darwin", "(", "not", "too", "l...

[ "rs6000" ]

rs60003

toc_section

rs6000

CPU

GCC

2,900

7

1

[]

[ "<s>", "static", "void", "alpha_elf_select_rtx_section", "(", "enum", "machine_mode", "mode", ",", "rtx", "x", ",", "unsigned", "HOST_WIDE_INT", "align", ")", "{", "if", "(", "TARGET_SMALL_DATA", "&&", "GET_MODE_SIZE", "(", "mode", ")", "<=", "g_switch_value", "...

[ "Switch", "to", "the", "section", "to", "which", "we", "should", "output", "X", ".", "The", "only", "thing", "special", "we", "do", "here", "is", "to", "honor", "small", "data", "." ]

[ "alpha" ]

alpha3

alpha_elf_select_rtx_section

alpha

MPU

GCC

2,901

42

1

[]

[ "<s>", "bool", "AVRAsmParser", "::", "ParseDirective", "(", "llvm", "::", "AsmToken", "DirectiveID", ")", "{", "return", "true", ";", "}", "</s>" ]

[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]

[ "AVR", "AVR" ]

AVRAsmParser1

ParseDirective

AVR

MPU

LLVM

2,902

15

1

[]

[ "<s>", "MachineBasicBlock", "*", "XCoreTargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "*", "BB", ")", "const", "{", "const", "TargetInstrInfo", "&", "TII", "=", "*", "Subtarget", ".", "getInstrInfo", ...

[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]

[ "XCore", "XCore", "XCore::SELECT_CC", "\"Unexpected instr type to insert\"", "XCore::BRFT_lru6", "1", "XCore::PHI", "0", "3", "2" ]

XCoreISelLowering (2)1

EmitInstrWithCustomInserter

XCore

MPU

LLVM

2,903

317

1

[]

[ "<s>", "void", "PPCInstrInfo", "::", "insertNoop", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "DebugLoc", "DL", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "PPC", "::"...

[ "Insert", "a", "noop", "into", "the", "instruction", "stream", "at", "the", "specified", "point", "." ]

[ "PowerPC", "PPC", "PPC::NOP" ]

PPCInstrInfo107

insertNoop

PowerPC

CPU

LLVM

2,904

36

1

[]

[ "<s>", "const", "MCFixupKindInfo", "&", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "override", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "ARM64", "::", "NumTargetFixupKinds", "]", "=", "{", "{", "\"fixup_arm64_pcrel_adr_imm21\"", ",...

[ "Get", "information", "on", "a", "fixup", "kind", "." ]

[ "ARM64", "ARM64::NumTargetFixupKinds", "\"fixup_arm64_pcrel_adr_imm21\"", "0", "32", "\"fixup_arm64_pcrel_adrp_imm21\"", "0", "32", "\"fixup_arm64_add_imm12\"", "10", "12", "0", "\"fixup_arm64_ldst_imm12_scale1\"", "10", "12", "0", "\"fixup_arm64_ldst_imm12_scale2\"", "10", "12",...

ARM64AsmBackend1

getFixupKindInfo

ARM64

CPU

LLVM

2,905

212

1

[]

[ "<s>", "bool", "SystemZRegisterInfo", "::", "getRegAllocationHints", "(", "unsigned", "VirtReg", ",", "ArrayRef", "<", "MCPhysReg", ">", "Order", ",", "SmallVectorImpl", "<", "MCPhysReg", ">", "&", "Hints", ",", "const", "MachineFunction", "&", "MF", ",", "const...

[ "Get", "a", "list", "of", "'hint", "'", "registers", "that", "the", "register", "allocator", "should", "try", "first", "when", "allocating", "a", "physical", "register", "for", "the", "virtual", "register", "VirtReg", "." ]

[ "SystemZ", "SystemZ", "SystemZ::GRX32BitRegClass", "8", "4", "SystemZ::LOCRMux", "1", "2", "SystemZ::GRX32BitRegClass", "SystemZ::GRX32BitRegClass" ]

SystemZRegisterInfo22

getRegAllocationHints

SystemZ

CPU

LLVM

2,906

326

1

[]

[ "<s>", "static", "unsigned", "long", "thumb1_compute_save_core_reg_mask", "(", "void", ")", "{", "unsigned", "long", "mask", ";", "unsigned", "reg", ";", "mask", "=", "0", ";", "for", "(", "reg", "=", "0", ";", "reg", "<", "12", ";", "reg", "++", ")", ...

[ "Compute", "a", "bit", "mask", "of", "which", "core", "registers", "need", "to", "be", "saved", "on", "the", "stack", "for", "the", "current", "function", "." ]

[ "arm", "0", "0", "12", "1", "1", "1", "0", "1", "0xff", "1", "0xff", "0", "0x0f00", "1", "1", "504", "1", "1", "1" ]

arm

thumb1_compute_save_core_reg_mask

arm

CPU

GCC

2,907

257

1

[]

[ "<s>", "int", "m32c_const_ok_for_constraint_p", "(", "HOST_WIDE_INT", "value", ",", "char", "c", "ATTRIBUTE_UNUSED", ",", "const", "char", "*", "str", ")", "{", "if", "(", "memcmp", "(", "str", ",", "\"Is3\"", ",", "3", ")", "==", "0", ")", "{", "return"...

[ "Implements", "CONST_OK_FOR_CONSTRAINT_P", ".", "Currently", ",", "all", "constant", "constraints", "start", "with", "'", "I", "'", ",", "with", "the", "next", "two", "characters", "indicating", "the", "type", "and", "size", "of", "the", "range", "allowed", "....

[ "m32c", "\"Is3\"", "3", "0", "8", "7", "\"IS1\"", "3", "0", "128", "127", "\"IS2\"", "3", "0", "32768", "32767", "\"IU2\"", "3", "0", "0", "65535", "\"IU3\"", "3", "0", "0", "0x00ffffff", "\"In4\"", "3", "0", "8", "8", "\"In5\"", "3", "0", "16", ...

m32c2

m32c_const_ok_for_constraint_p

m32c

MPU

GCC

2,908

309

1

[]

[ "<s>", "bool", "X86FrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegis...

[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...

[ "X86", "X86", "X86::CATCHRET", "0", "X86::GR64RegClass", "X86::GR32RegClass", "X86::POP64r", "X86::POP32r", "0", "X86::GR64RegClass", "X86::GR32RegClass" ]

X86FrameLowering (2)4

restoreCalleeSavedRegisters

X86

CPU

LLVM

2,909

329

1

[]

[ "<s>", "bool", "ARMCallLowering", "::", "lowerFormalArguments", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Function", "&", "F", ",", "ArrayRef", "<", "unsigned", ">", "VRegs", ")", "const", "{", "if", "(", "F", ".", "arg_empty", "(", ")", "...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "VRegs", ",", "for", "GlobalISel", "." ]

[ "ARM", "ARM", "ARM", "8", "0", "1" ]

ARMCallLowering34

lowerFormalArguments

ARM

CPU

LLVM

2,910

249

1

[]

[ "<s>", "void", "MipsMCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "MCIn...

[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]

[ "Mips", "Mips", "Mips::DSLL", "Mips::DSRL", "Mips::DSRA", "Mips::DROTR", "Mips::DINS", "Mips::NOP", "Mips::SLL", "Mips::SLL_MM", "\"unimplemented opcode in encodeInstruction()\"", "1", "Mips", "Mips", "Mips::MipsR62MicroMipsR6", "Mips::Arch_micromipsr6", "1", "Mips::Std2MicroMipsR6...

MipsMCCodeEmitter8

encodeInstruction

Mips

CPU

LLVM

2,911

330

1

[]

[ "<s>", "void", "RISCVTargetLowering", "::", "LowerOperationWrapper", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDValue", "Res", "=", "LowerOperation", "(", "SDValu...

[ "This", "callback", "is", "invoked", "by", "the", "type", "legalizer", "to", "legalize", "nodes", "with", "an", "illegal", "operand", "type", "but", "legal", "result", "types", "." ]

[ "RISCV", "RISCV", "0", "1", "\"Lowering returned the wrong number of results!\"", "0" ]

RISCVISelLowering62

LowerOperationWrapper

RISCV

CPU

LLVM

2,912

123

1

[]

[ "<s>", "bool", "isReg", "(", ")", "const", "override", "{", "return", "Kind", "==", "Register", ";", "}", "</s>" ]

[ "isReg", "-", "Is", "this", "a", "register", "operand", "?" ]

[ "MMIX" ]

MMIXAsmParser

isReg

MMIX

CPU

LLVM

2,913

13

1

[]

[ "<s>", "ARMSubtarget", "::", "ARMSubtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "ARMBaseTargetMachine", "&", "TM", ",", "bool", ...

[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]

[ "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "4", "ARM", "ARM", "ARM", "ARM" ]

ARMSubtarget23

ARMSubtarget

ARM

CPU

LLVM

2,914

159

1

[]

[ "<s>", "bool", "M680x0FrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "STI",...

[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]

[ "M680x0", "M680x0" ]

M680x0FrameLowering

hasFP

M680x0

MPU

LLVM

2,915

68

1

[]

[ "<s>", "unsigned", "WebAssemblyInstrInfo", "::", "insertBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "TBB", ",", "MachineBasicBlock", "*", "FBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "const", "DebugLoc", "&", ...

[ "Insert", "branch", "code", "into", "the", "end", "of", "the", "specified", "MachineBasicBlock", "." ]

[ "WebAssembly", "WebAssembly", "\"code size not handled\"", "0", "WebAssembly::BR", "1", "2", "\"Expected a flag and a successor block\"", "0", "WebAssembly::BR_IF", "1", "WebAssembly::BR_UNLESS", "1", "1", "WebAssembly::BR", "2" ]

WebAssemblyInstrInfo1

insertBranch

WebAssembly

Virtual ISA

LLVM

2,916

200

1

[]

[ "<s>", "MachineInstr", "*", "X86InstrInfo", "::", "optimizeLoadInstr", "(", "MachineInstr", "&", "MI", ",", "const", "MachineRegisterInfo", "*", "MRI", ",", "unsigned", "&", "FoldAsLoadDefReg", ",", "MachineInstr", "*", "&", "DefMI", ")", "const", "{", "DefMI", ...

[ "optimizeLoadInstr", "-", "Try", "to", "remove", "the", "load", "by", "folding", "it", "to", "a", "register", "operand", "at", "the", "use", "." ]

[ "X86", "X86", "1", "0", "0" ]

X86InstrInfo

optimizeLoadInstr

X86

CPU

LLVM

2,917

195

1

[]

[ "<s>", "static", "bool", "s390_call_saved_register_used", "(", "tree", "call_expr", ")", "{", "CUMULATIVE_ARGS", "cum_v", ";", "cumulative_args_t", "cum", ";", "tree", "parameter", ";", "machine_mode", "mode", ";", "tree", "type", ";", "rtx", "parm_rtx", ";", "i...

[ "Checks", "whether", "the", "given", "ARGUMENT_LIST", "would", "use", "a", "caller", "saved", "register", ".", "This", "is", "used", "to", "decide", "whether", "sibling", "call", "optimization", "could", "be", "performed", "on", "the", "respective", "function", ...

[ "s390", "0", "0", "0", "0", "0", "0", "0", "0", "0" ]

s3907

s390_call_saved_register_used

s390

MPU

GCC

2,918

314

1

[]

[ "<s>", "static", "void", "rl78_note_reg_set", "(", "char", "*", "dead", ",", "rtx", "d", ",", "rtx", "insn", ")", "{", "int", "r", ",", "i", ";", "if", "(", "GET_CODE", "(", "d", ")", "==", "MEM", ")", "rl78_note_reg_uses", "(", "dead", ",", "XEXP"...

[ "Like", "the", "previous", "function", ",", "but", "scan", "for", "SETs", "instead", "." ]

[ "rl78", "0", "\"note set reg %d size %d\\n\"", "0", "1" ]

rl782

rl78_note_reg_set

rl78

MPU

GCC

2,919

135

1

[]

[ "<s>", "bool", "isToken", "(", ")", "const", "override", "{", "return", "Kind", "==", "Token", ";", "}", "</s>" ]

[ "isToken", "-", "Is", "this", "a", "token", "operand", "?" ]

[ "RISCV" ]

RISCVAsmParser

isToken

RISCV

CPU

LLVM

2,920

13

1

[]

[ "<s>", "bool", "LC3bAsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LC3bFI", "=", "MF", ".", "getInfo", "<", "LC3bFunctionInfo", ">", "(", ")", ";", "AsmPrinter", "::", "runOnMachineFunction", "(", "MF", ")", ";", "re...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "LC3b", "LC3b", "LC3b", "LC3b" ]

LC3bAsmPrinter

runOnMachineFunction

LC3b

CPU

LLVM

2,921

32

1

[]

[ "<s>", "bool", "Mips16InstrInfo", "::", "expandPostRAPseudo", "(", "MachineInstr", "&", "MI", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "switch", "(", "MI", ".", "getDesc", "(", ")", ".", "getOpc...

[ "This", "function", "is", "called", "for", "all", "pseudo", "instructions", "that", "remain", "after", "register", "allocation", "." ]

[ "Mips", "Mips", "Mips::RetRA16", "Mips::JrcRa16" ]

Mips16InstrInfo10

expandPostRAPseudo

Mips

CPU

LLVM

2,922

74

1

[]

[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "const", "auto", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "WebAssemblySubtarget", ">", "(", ")", ";", "hasAddr64", "=", "Subtarget", ".", "hasAddr64",...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "WebAssembly", "WebAssembly" ]

WebAssemblyAsmPrinter44

runOnMachineFunction

WebAssembly

Virtual ISA

LLVM

2,923

48

1

[]

[ "<s>", "bool", "PPCRegisterInfo", "::", "isFrameOffsetLegal", "(", "const", "MachineInstr", "*", "MI", ",", "int64_t", "Offset", ")", "const", "{", "unsigned", "FIOperandNum", "=", "0", ";", "while", "(", "!", "MI", "->", "getOperand", "(", "FIOperandNum", "...

[ "Determine", "whether", "a", "given", "base", "register", "plus", "offset", "immediate", "is", "encodable", "to", "resolve", "a", "frame", "index", "." ]

[ "PowerPC", "PPC", "0", "\"Instr doesn't have FrameIndex operand!\"", "PPC::DBG_VALUE", "16", "3", "0" ]

PPCRegisterInfo32

isFrameOffsetLegal

PowerPC

CPU

LLVM

2,924

115

1

[]

[ "<s>", "bool", "SITargetLowering", "::", "isTypeDesirableForOp", "(", "unsigned", "Op", ",", "EVT", "VT", ")", "const", "{", "if", "(", "VT", "==", "MVT", "::", "i1", "&&", "Op", "==", "ISD", "::", "SETCC", ")", "return", "false", ";", "return", "Targe...

[ "Return", "true", "if", "the", "target", "has", "native", "support", "for", "the", "specified", "value", "type", "and", "it", "is", "'desirable", "'", "to", "use", "the", "type", "for", "the", "given", "node", "type", "." ]

[ "AMDGPU", "SI", "MVT::i1", "ISD::SETCC" ]

SIISelLowering101

isTypeDesirableForOp

AMDGPU

GPU

LLVM

2,925

41

1

[]

[ "<s>", "const", "uint32_t", "*", "ARMBaseRegisterInfo", "::", "getCallPreservedMask", "(", "CallingConv", "::", "ID", "CC", ")", "const", "{", "if", "(", "CC", "==", "CallingConv", "::", "GHC", ")", "return", "CSR_NoRegs_RegMask", ";", "return", "(", "STI", ...

[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]

[ "ARM", "ARM" ]

ARMBaseRegisterInfo15

getCallPreservedMask

ARM

CPU

LLVM

2,926

46

1

[]

[ "<s>", "SDValue", "HexagonTargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", ...

[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]

[ "Hexagon", "Hexagon", "ISD::InputArg", "16", "Hexagon", "0", "MVT::i1", "MVT::i32", "Hexagon::PredRegsRegClass", "1", "0", "2", "0", "MVT::i1", "1", "0", "1", "2" ]

HexagonISelLowering (2)

LowerCallResult

Hexagon

DSP

LLVM

2,927

322

1

[]

[ "<s>", "void", "GBZ80InstPrinter", "::", "printPCRelImm", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";", "if", "...

[ "value", "(", "e.g", "." ]

[ "GBZ80", "GB", "0", "\"Unknown pcrel immediate operand\"" ]

GBZ80InstPrinter

printPCRelImm

GBZ80

MPU

LLVM

2,928

87

1

[]

[ "<s>", "int", "RISCVFrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "unsigned", "&", "FrameReg", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(",...

[ "getFrameIndexReference", "-", "This", "method", "should", "return", "the", "base", "register", "and", "offset", "used", "to", "reference", "a", "frame", "index", "location", "." ]

[ "RISCV", "RISCV", "RISCV", "0", "1", "0", "1", "RISCV::X2", "RISCVABI::getBPReg", "RISCV::X2", "0", "0", "0" ]

RISCVFrameLowering22

getFrameIndexReference

RISCV

CPU

LLVM

2,929

321

1

[]

[ "<s>", "static", "bool", "classof", "(", "const", "MCExpr", "*", "E", ")", "{", "return", "E", "->", "getKind", "(", ")", "==", "MCExpr", "::", "Target", ";", "}", "</s>" ]

[ "Methods", "for", "support", "type", "inquiry", "through", "isa", ",", "cast", ",", "and", "dyn_cast", ":" ]

[ "NVPTX" ]

NVPTXMCExpr (2)

classof

NVPTX

GPU

LLVM

2,930

22

1

[]

[ "<s>", "Optional", "<", "MCFixupKind", ">", "X86AsmBackend", "::", "getFixupKind", "(", "StringRef", "Name", ")", "const", "{", "if", "(", "STI", ".", "getTargetTriple", "(", ")", ".", "isOSBinFormatELF", "(", ")", ")", "{", "unsigned", "Type", ";", "if", ...

[ "getFixupKind", "-", "Get", "the", "fixup", "kind", "of", "this", "expression", "." ]

[ "X86", "X86", "1u", "1u", "1u" ]

X86AsmBackend14

getFixupKind

X86

CPU

LLVM

2,931

117

1

[]

[ "<s>", "static", "void", "timode_check_non_convertible_regs", "(", "bitmap", "candidates", ",", "bitmap", "regs", ",", "unsigned", "int", "regno", ")", "{", "for", "(", "df_ref", "def", "=", "DF_REG_DEF_CHAIN", "(", "regno", ")", ";", "def", ";", "def", "=",...

[ "For", "a", "register", "REGNO", ",", "scan", "instructions", "for", "its", "defs", "and", "uses", ".", "Put", "REGNO", "in", "REGS", "if", "a", "def", "or", "use", "is", "n't", "in", "CANDIDATES", "." ]

[ "i386", "\"r%d has non convertible def in insn %d\\n\"", "\"r%d has non convertible use in insn %d\\n\"" ]

i386-features

timode_check_non_convertible_regs

i386

CPU

GCC

2,932

150

1

[]

[ "<s>", "bool", "nios2_emit_move_sequence", "(", "rtx", "*", "operands", ",", "machine_mode", "mode", ")", "{", "rtx", "to", "=", "operands", "[", "0", "]", ";", "rtx", "from", "=", "operands", "[", "1", "]", ";", "if", "(", "!", "register_operand", "("...

[ "Main", "expander", "function", "for", "RTL", "moves", "." ]

[ "nios2", "0", "1", "0x8000", "0xffff", "0xffff", "1", "0", "1" ]

nios23

nios2_emit_move_sequence

nios2

MPU

GCC

2,933

286

1

[]

[ "<s>", "void", "HexagonInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "T...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "Hexagon", "Hexagon", "Hexagon::IntRegsRegisterClass", "Hexagon::LDriw", "0", "Hexagon::DoubleRegsRegisterClass", "Hexagon::LDrid", "0", "Hexagon::PredRegsRegisterClass", "Hexagon::LDriw_pred", "0", "0", "\"Can't store this register to stack slot\"" ]

HexagonInstrInfo57

loadRegFromStackSlot

Hexagon

DSP

LLVM

2,934

248

1

[]

[ "<s>", "static", "void", "ix86_check_avx256_stores", "(", "rtx", "dest", ",", "const_rtx", ",", "void", "*", "data", ")", "{", "if", "(", "ix86_check_avx256_register", "(", "dest", ")", ")", "{", "bool", "*", "used", "=", "(", "bool", "*", ")", "data", ...

[ "Check", "if", "a", "256bit", "AVX", "register", "is", "referenced", "in", "stores", "." ]

[ "i386" ]

i3864

ix86_check_avx256_stores

i386

CPU

GCC

2,935

39

1

[]

[ "<s>", "void", "s390_expand_split_stack_prologue", "(", "void", ")", "{", "rtx", "r1", ",", "guard", ",", "cc", "=", "NULL", ";", "rtx_insn", "*", "insn", ";", "int", "psso", "=", "TARGET_64BIT", "?", "0x38", ":", "0x20", ";", "HOST_WIDE_INT", "frame_size"...

[ "Emit", "-fsplit-stack", "prologue", ",", "which", "goes", "before", "the", "regular", "function", "prologue", "." ]

[ "s390", "0x38", "0x20", "0", "7", "7", "0", "1", "\"__morestack\"" ]

s390

s390_expand_split_stack_prologue

s390

MPU

GCC

2,936

466

1

[]

[ "<s>", "static", "bool", "m32c_function_needs_enter", "(", "void", ")", "{", "rtx_insn", "*", "insn", ";", "rtx", "sp", "=", "gen_rtx_REG", "(", "Pmode", ",", "SP_REGNO", ")", ";", "rtx", "fb", "=", "gen_rtx_REG", "(", "Pmode", ",", "FB_REGNO", ")", ";",...

[ "Returns", "TRUE", "if", "the", "current", "function", "needs", "to", "use", "the", "ENTER/EXIT", "opcodes", ".", "If", "the", "function", "does", "n't", "need", "the", "frame", "base", "or", "stack", "pointer", ",", "it", "can", "use", "the", "simpler", ...

[ "m32c" ]

m32c

m32c_function_needs_enter

m32c

MPU

GCC

2,937

87

1

[]

[ "<s>", "void", "CFGStructurizer", "<", "PassT", ">", "::", "removeSuccessor", "(", "BlockT", "*", "srcBlk", ")", "{", "while", "(", "srcBlk", "->", "succ_size", "(", ")", ")", "{", "srcBlk", "->", "removeSuccessor", "(", "*", "srcBlk", "->", "succ_begin", ...

[ "Remove", "specified", "successor", "from", "the", "successors", "list", "of", "this", "MachineBasicBlock", "." ]

[ "R600" ]

AMDILCFGStructurizer16

removeSuccessor

R600

GPU

LLVM

2,938

36

1

[]

[ "<s>", "Function", "*", "X86TargetLowering", "::", "getSSPStackGuardCheck", "(", "const", "Module", "&", "M", ")", "const", "{", "if", "(", "Subtarget", ".", "getTargetTriple", "(", ")", ".", "isWindowsMSVCEnvironment", "(", ")", "||", "Subtarget", ".", "getTa...

[ "If", "the", "target", "has", "a", "standard", "stack", "protection", "check", "function", "that", "performs", "validation", "and", "error", "handling", ",", "returns", "the", "function", "." ]

[ "X86", "X86", "\"__security_check_cookie\"" ]

X86ISelLowering (2)5

getSSPStackGuardCheck

X86

CPU

LLVM

2,939

54

1

[]

[ "<s>", "static", "HOST_WIDE_INT", "mips_constant_alignment", "(", "const_tree", "exp", ",", "HOST_WIDE_INT", "align", ")", "{", "if", "(", "TREE_CODE", "(", "exp", ")", "==", "STRING_CST", "||", "TREE_CODE", "(", "exp", ")", "==", "CONSTRUCTOR", ")", "return",...

[ "Implement", "TARGET_CONSTANT_ALIGNMENT", "." ]

[ "mips" ]

mips

mips_constant_alignment

mips

CPU

GCC

2,940

39

1

[]

[ "<s>", "const", "MipsSubtarget", "*", "getSubtargetImpl", "(", ")", "const", "{", "if", "(", "Subtarget", ")", "return", "Subtarget", ";", "return", "&", "DefaultSubtarget", ";", "}", "</s>" ]

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "Mips", "Mips" ]

MipsTargetMachine (2)1

getSubtargetImpl

Mips

CPU

LLVM

2,941

20

1

[]

[ "<s>", "MCFragment", "*", "AArch64MCExpr", "::", "findAssociatedFragment", "(", ")", "const", "{", "llvm_unreachable", "(", "\"FIXME: what goes here?\"", ")", ";", "}", "</s>" ]

[ "Find", "the", "``", "associated", "section", "''", "for", "this", "expression", ",", "which", "is", "currently", "defined", "as", "the", "absolute", "section", "for", "constants", ",", "or", "otherwise", "the", "section", "associated", "with", "the", "first",...

[ "AArch64", "AArch64", "\"FIXME: what goes here?\"" ]

AArch64MCExpr (2)1

findAssociatedFragment

AArch64

CPU

LLVM

2,942

15

1

[]

[ "<s>", "unsigned", "X86InstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "if", "(", "isFrameLoadOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "if", "(", "isFrame...

[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...

[ "X86", "X86", "1", "0", "0" ]

X86InstrInfo134

isLoadFromStackSlot

X86

CPU

LLVM

2,943

54

1

[]

[ "<s>", "void", "AMDGPUMCInstLower", "::", "lower", "(", "const", "MachineInstr", "*", "MI", ",", "MCInst", "&", "OutMI", ")", "const", "{", "OutMI", ".", "setOpcode", "(", "getMCOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ";", "for", "("...

[ "The", "instruction", "is", "lowered", "." ]

[ "R600", "\"unknown operand type\"", "\"Only floating point immediates are supported at the moment.\"" ]

AMDGPUMCInstLower2

lower

R600

GPU

LLVM

2,944

196

1

[]

[ "<s>", "static", "void", "riscv_file_start", "(", "void", ")", "{", "default_file_start", "(", ")", ";", "fprintf", "(", "asm_out_file", ",", "\"\\t.option %spic\\n\"", ",", "(", "flag_pic", "?", "\"\"", ":", "\"no\"", ")", ")", ";", "if", "(", "!", "riscv...

[ "Implement", "TARGET_ASM_FILE_START", "." ]

[ "riscv", "\"\\t.option %spic\\n\"", "\"\"", "\"no\"", "\"\\t.option norelax\\n\"", "\"\\t.option csr-check\\n\"" ]

riscv1

riscv_file_start

riscv

CPU

GCC

2,945

58

1

[]

[ "<s>", "virtual", "bool", "isProfitableToIfCvt", "(", "MachineBasicBlock", "&", "MBB", ",", "unsigned", "NumCycles", ",", "unsigned", "ExtraPredCycles", ",", "const", "BranchProbability", "&", "Probability", ")", "const", "{", "return", "true", ";", "}", "</s>" ]

[ "Second", "variant", "of", "isProfitableToIfCvt", "." ]

[ "PowerPC" ]

PPCInstrInfo15

isProfitableToIfCvt

PowerPC

CPU

LLVM

2,946

25

1

[]

[ "<s>", "static", "HOST_WIDE_INT", "aarch64_estimated_poly_value", "(", "poly_int64", "val", ")", "{", "enum", "aarch64_sve_vector_bits_enum", "width_source", "=", "aarch64_tune_params", ".", "sve_width", ";", "if", "(", "width_source", "==", "SVE_SCALABLE", ")", "return...

[ "Implement", "TARGET_ESTIMATED_POLY_VALUE", ".", "Look", "into", "the", "tuning", "structure", "for", "an", "estimate", ".", "KIND", "specifies", "the", "type", "of", "requested", "estimate", ":", "min", ",", "max", "or", "likely", ".", "For", "cores", "with",...

[ "aarch64", "128", "0", "1", "128" ]

aarch64

aarch64_estimated_poly_value

aarch64

CPU

GCC

2,947

55

1

[]

[ "<s>", "bool", "AArch64TargetLowering", "::", "lowerInterleavedStore", "(", "StoreInst", "*", "SI", ",", "ShuffleVectorInst", "*", "SVI", ",", "unsigned", "Factor", ")", "const", "{", "assert", "(", "Factor", ">=", "2", "&&", "Factor", "<=", "getMaxSupportedInte...

[ "Lower", "interleaved", "store", "(", "s", ")", "into", "target", "specific", "instructions/intrinsics", "." ]

[ "AArch64", "AArch64", "2", "\"Invalid interleave factor\"", "0", "\"Invalid interleaved store\"", "64", "128", "0", "1", "2", "Intrinsic::ID", "3", "Intrinsic::aarch64_neon_st2", "Intrinsic::aarch64_neon_st3", "Intrinsic::aarch64_neon_st4", "Intrinsic::getDeclaration", "2", "5", ...

AArch64ISelLowering119

lowerInterleavedStore

AArch64

CPU

LLVM

2,948

510

1

[]

[ "<s>", "bool", "AArch64TargetLowering", "::", "isLegalAddImmediate", "(", "int64_t", "Immed", ")", "const", "{", "return", "(", "(", "Immed", ">>", "12", ")", "==", "0", "||", "(", "(", "Immed", "&", "0xfff", ")", "==", "0", "&&", "Immed", ">>", "24", ...

[ "Return", "true", "if", "the", "specified", "immediate", "is", "legal", "add", "immediate", ",", "that", "is", "the", "target", "has", "add", "instructions", "which", "can", "add", "a", "register", "and", "the", "immediate", "without", "having", "to", "mater...

[ "AArch64", "AArch64", "12", "0", "0xfff", "0", "24", "0" ]

AArch64ISelLowering102

isLegalAddImmediate

AArch64

CPU

LLVM

2,949

38

1

[]

[ "<s>", "const", "uint32_t", "*", "RISCVRegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", ")", "const", "{", "auto", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "RISCVSubtarget", ...

[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]

[ "RISCV", "RISCV", "RISCV", "\"Unrecognized ABI\"", "RISCVABI::ABI_ILP32", "RISCVABI::ABI_LP64", "RISCVABI::ABI_ILP32F", "RISCVABI::ABI_LP64F", "RISCVABI::ABI_ILP32D", "RISCVABI::ABI_LP64D" ]

RISCVRegisterInfo16

getCallPreservedMask

RISCV

CPU

LLVM

2,950

88

1

[]

[ "<s>", "bool", "GCNPassConfig", "::", "addPreISel", "(", ")", "{", "AMDGPUPassConfig", "::", "addPreISel", "(", ")", ";", "addPass", "(", "createSinkingPass", "(", ")", ")", ";", "addPass", "(", "createSITypeRewriter", "(", ")", ")", ";", "addPass", "(", "...

[ "{", "{", "@", "For", "GlobalISel" ]

[ "AMDGPU", "AMDGPU", "SI", "SI" ]

AMDGPUTargetMachine

addPreISel

AMDGPU

GPU

LLVM

2,951

38

1

[]

[ "<s>", "bool", "X86TargetLowering", "::", "shouldExpandAtomicStoreInIR", "(", "StoreInst", "*", "SI", ")", "const", "{", "Type", "*", "MemType", "=", "SI", "->", "getValueOperand", "(", ")", "->", "getType", "(", ")", ";", "bool", "NoImplicitFloatOps", "=", ...

[ "Returns", "how", "the", "given", "(", "atomic", ")", "store", "should", "be", "expanded", "by", "the", "IR-level", "AtomicExpand", "pass", "into", "." ]

[ "X86", "X86", "64" ]

X86ISelLowering (2)6

shouldExpandAtomicStoreInIR

X86

CPU

LLVM

2,952

84

1

[]

[ "<s>", "static", "bool", "callee_saved_regno_p", "(", "int", "regno", ")", "{", "if", "(", "!", "call_used_or_fixed_reg_p", "(", "regno", ")", "&&", "df_regs_ever_live_p", "(", "regno", ")", ")", "return", "true", ";", "switch", "(", "regno", ")", "{", "ca...

[ "Returns", "true", "if", "REGNO", "must", "be", "saved", "for", "the", "current", "function", "." ]

[ "or1k", "25", "27", "29", "31" ]

or1k

callee_saved_regno_p

or1k

CPU

GCC

2,953

93

1

[]

[ "<s>", "const", "AArch64Subtarget", "*", "getSubtargetImpl", "(", ")", "const", "{", "return", "&", "Subtarget", ";", "}", "</s>" ]

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "AArch64", "AArch64" ]

AArch64TargetMachine15

getSubtargetImpl

AArch64

CPU

LLVM

2,954

13

1

[]

[ "<s>", "unsigned", "getReg", "(", ")", "const", "{", "assert", "(", "Kind", "==", "Register", "&&", "\"Invalid type access!\"", ")", ";", "return", "Reg", ".", "RegNum", ";", "}", "</s>" ]

[ "Returns", "the", "register", "associated", "with", "this", "edge", "." ]

[ "OR1K", "\"Invalid type access!\"" ]

OR1KAsmParser

getReg

OR1K

CPU

LLVM

2,955

21

1

[]

[ "<s>", "void", "R600RegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "MI", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "llvm_unreachable", "(", "\"Subroutines not sup...

[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]

[ "AMDGPU", "R600", "\"Subroutines not supported yet\"" ]

R600RegisterInfo1

eliminateFrameIndex

AMDGPU

GPU

LLVM

2,956

28

1

[]

[ "<s>", "void", "MipsAsmPrinter", "::", "emitFrameDirective", "(", ")", "{", "const", "TargetRegisterInfo", "&", "RI", "=", "*", "TM", ".", "getRegisterInfo", "(", ")", ";", "unsigned", "stackReg", "=", "RI", ".", "getFrameRegister", "(", "*", "MF", ")", ";...

[ "Frame", "Directive", "." ]

[ "Mips", "Mips", "\"\\t.frame\\t$\"", "Mips", "\",\"", "\",$\"", "Mips" ]

MipsAsmPrinter100

emitFrameDirective

Mips

CPU

LLVM

2,957

105

1

[]

[ "<s>", "const", "char", "*", "ix86_output_ssemov", "(", "rtx_insn", "*", "insn", ",", "rtx", "*", "operands", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "operands", "[", "0", "]", ")", ";", "if", "(", "get_attr_type", "(", "insn", ")", "!=...

[ "Return", "the", "template", "of", "the", "TYPE_SSEMOV", "instruction", "to", "move", "operands", "[", "1", "]", "into", "operands", "[", "0", "]", "." ]

[ "i386", "0", "1", "64", "32", "16", "0", "\"%vmovq\\t{%1, %q0|%q0, %1}\"", "\"%vmovd\\t{%1, %q0|%q0, %1}\"", "1", "\"%vmovq\\t{%q1, %0|%0, %q1}\"", "\"%vmovd\\t{%q1, %0|%0, %q1}\"", "\"%vmovq\\t{%1, %0|%0, %1}\"", "0", "\"%vmovd\\t{%1, %k0|%k0, %1}\"", "1", "\"%vmovd\\t{%k1, %0|%0, %...

i3861

ix86_output_ssemov

i386

CPU

GCC

2,958

380

1

[]

[ "<s>", "const", "uint32_t", "*", "SNESRegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "return", "CSR_Normal_RegMask", ";", "}", "</s>" ]

[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]

[ "SNES", "SNES" ]

SNESRegisterInfo

getCallPreservedMask

SNES

DSP

LLVM

2,959

23

1

[]

[ "<s>", "void", "ix86_split_fp_absneg_operator", "(", "enum", "rtx_code", "code", ",", "machine_mode", "mode", ",", "rtx", "operands", "[", "]", ")", "{", "enum", "rtx_code", "absneg_op", ";", "rtx", "dst", ",", "set", ";", "gcc_assert", "(", "operands_match_p"...

[ "Deconstruct", "a", "floating", "point", "ABS", "or", "NEG", "operation", "with", "integer", "registers", "into", "integer", "operations", "." ]

[ "i386", "0", "1", "0", "0x7fffffff", "0x80000000", "0", "63", "0", "0x7fffffff", "0x80000000", "0", "1", "2", "0x7fff", "0x8000", "2" ]

i386-expand

ix86_split_fp_absneg_operator

i386

CPU

GCC

2,960

365

1

[]

[ "<s>", "bool", "LM32TargetLowering", "::", "isOffsetFoldingLegal", "(", "const", "GlobalAddressSDNode", "*", "GA", ")", "const", "{", "return", "false", ";", "}", "</s>" ]

[ "Return", "true", "if", "folding", "a", "constant", "offset", "with", "the", "given", "GlobalAddress", "is", "legal", "." ]

[ "LM32", "LM32" ]

LM32ISelLowering

isOffsetFoldingLegal

LM32

MPU

LLVM

2,961

16

1

[]

[ "<s>", "const", "char", "*", "VETargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "case", "VEISD", "::", "NAME", ":", "\\", "return", "\"VEISD::\"", "#", "NAME", ";", "switch", "(", "(", "VEISD", "::", "NodeType", ")...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "VE", "VE", "VEISD::NAME", "\"VEISD::\"", "VEISD::NodeType", "VEISD::FIRST_NUMBER" ]

VEISelLowering13

getTargetNodeName

VE

CPU

LLVM

2,962

73

1

[]

[ "<s>", "void", "TMS320C64XInstrInfo", "::", "insertNoop", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "int", "delay", "=", "1", ";", "DebugLoc", "dl", ";", "addDefaultPred", "(", "BuildMI", "(", ...

[ "Insert", "a", "noop", "into", "the", "instruction", "stream", "at", "the", "specified", "point", "." ]

[ "TMS320C64X", "TMS320C64X", "1", "TMS320C64X::noop" ]

TMS320C64XInstrInfo

insertNoop

TMS320C64X

VLIW

LLVM

2,963

49

1

[]

[ "<s>", "void", "HexagonCommonGEP", "::", "materialize", "(", "NodeToValueMap", "&", "Loc", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"Nodes before materialization:\\n\"", "<<", "Nodes", "<<", "'\\n'", ")", ";", "NodeChildrenMap", "NCM", ";", "NodeVe...

[ "This", "method", "can", "be", "implemented", "to", "generate", "a", "mapped", "Value", "on", "demand", "." ]

[ "Hexagon", "Hexagon", "\"Nodes before materialization:\\n\"", "0", "0", "1", "0", "0", "\"No use information found\"" ]

HexagonCommonGEP12

materialize

Hexagon

DSP

LLVM

2,964

427

1

[]

[ "<s>", "static", "void", "pop", "(", "int", "rn", ")", "{", "rtx", "x", ",", "sp_reg", ",", "reg", ";", "if", "(", "rn", "==", "FPUL_REG", ")", "x", "=", "gen_pop_fpul", "(", ")", ";", "else", "if", "(", "rn", "==", "FPSCR_REG", ")", "x", "=", ...

[ "Output", "RTL", "to", "pop", "register", "RN", "from", "the", "stack", "." ]

[ "sh", "1", "0", "0", "1" ]

sh

pop

sh

CPU

GCC

2,965

233

1

[]

[ "<s>", "bool", "PPCDarwinAsmPrinter", "::", "doFinalization", "(", "Module", "&", "M", ")", "{", "bool", "isPPC64", "=", "getDataLayout", "(", ")", ".", "getPointerSizeInBits", "(", ")", "==", "64", ";", "const", "TargetLoweringObjectFileMachO", "&", "TLOFMacho"...

[ "doFinalization", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "any", "necessary", "clean", "up", "after", "all", "passes", "have", "run", "." ]

[ "PowerPC", "PPC", "PPC", "64", "\"$non_lazy_ptr\"", "PPC", "3", "2", "0", "0", "PPC", "8", "4", "PPC", "8", "4" ]

PPCAsmPrinter (2)1

doFinalization

PowerPC

CPU

LLVM

2,966

302

1

[]

[ "<s>", "static", "void", "pa_function_arg_advance", "(", "cumulative_args_t", "cum_v", ",", "const", "function_arg_info", "&", "arg", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "int", "arg_size", "=", "pa_function_...

[ "Update", "the", "data", "in", "CUM", "to", "advance", "over", "an", "argument", "of", "mode", "MODE", "and", "data", "type", "TYPE", ".", "(", "TYPE", "is", "null", "for", "libcalls", "where", "that", "information", "may", "not", "be", "available", ".",...

[ "pa", "01", "1" ]

pa

pa_function_arg_advance

pa

CPU

GCC

2,967

70

1

[]

[ "<s>", "static", "bool", "arm_evpc_neon_vtrn", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "unsigned", "int", "i", ",", "odd", ",", "mask", ",", "nelt", "=", "d", "->", "nelt", ";", "rtx", "out0", ",", "out1", ",", "in0", ",", "in1", ";",...

[ "Recognize", "patterns", "for", "the", "VTRN", "insns", "." ]

[ "arm", "8", "0", "0", "0", "0", "1", "1", "1", "2", "1", "0", "2", "1" ]

arm5

arm_evpc_neon_vtrn

arm

CPU

GCC

2,968

346

1

[]

[ "<s>", "void", "SIInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "Register", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*",...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "AMDGPU", "SI" ]

SIInstrInfo2

storeRegToStackSlot

AMDGPU

GPU

LLVM

2,969

55

1

[]

[ "<s>", "bool", "sh_is_nott_insn", "(", "const", "rtx_insn", "*", "i", ")", "{", "return", "i", "!=", "NULL", "&&", "GET_CODE", "(", "PATTERN", "(", "i", ")", ")", "==", "SET", "&&", "t_reg_operand", "(", "XEXP", "(", "PATTERN", "(", "i", ")", ",", ...

[ "Given", "an", "insn", ",", "determine", "whether", "it", "'s", "a", "'nott", "'", "insn", ",", "i.e", ".", "an", "insn", "that", "negates", "the", "T", "bit", "and", "stores", "the", "result", "in", "the", "T", "bit", "." ]

[ "sh", "0", "1" ]

sh

sh_is_nott_insn

sh

CPU

GCC

2,970

55

1

[]

[ "<s>", "void", "Nios2InstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")"...

[ "}", "Branch", "Analysis", "&", "Modification" ]

[ "Nios2", "Nios2", "Nios2", "Nios2::ADD_R2", "Nios2::ADD_R1", "Nios2::ZERO" ]

Nios2InstrInfo2

copyPhysReg

Nios2

MPU

LLVM

2,971

88

1

[]

[ "<s>", "void", "X86AvoidSFBPass", "::", "buildCopy", "(", "MachineInstr", "*", "LoadInst", ",", "unsigned", "NLoadOpcode", ",", "int64_t", "LoadDisp", ",", "MachineInstr", "*", "StoreInst", ",", "unsigned", "NStoreOpcode", ",", "int64_t", "StoreDisp", ",", "unsign...

[ "Build", "and", "insert", "Res", "=", "COPY", "Op", "." ]

[ "X86", "X86", "0", "1", "X86::NoRegister", "X86::NoRegister", "1", "X86::NoRegister", "X86::NoRegister" ]

X86AvoidStoreForwardingBlocks17

buildCopy

X86

CPU

LLVM

2,972

308

1

[]

[ "<s>", "void", "mmix_setup_frame_addresses", "(", ")", "{", "}", "</s>" ]

[ "SETUP_FRAME_ADDRESSES", "." ]

[ "mmix" ]

mmix2

mmix_setup_frame_addresses

mmix

CPU

GCC

2,973

6

1

[]

[ "<s>", "void", "addPreEmitPass", "(", ")", "override", "{", "addPass", "(", "createTGSICFGStructurizerPass", "(", ")", ",", "false", ")", ";", "addPass", "(", "createTGSIPreEmitImmPass", "(", "getTGSITargetMachine", "(", ")", ".", "MCP", ")", ",", "false", ")"...

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "TGSI", "TGSI", "TGSI", "TGSI" ]

TGSITargetMachine

addPreEmitPass

TGSI

Virtual ISA

LLVM

2,974

30

1

[]

[ "<s>", "static", "bool", "avr_decl_absdata_p", "(", "tree", "decl", ",", "tree", "attributes", ")", "{", "return", "(", "TREE_CODE", "(", "decl", ")", "==", "VAR_DECL", "&&", "NULL_TREE", "!=", "lookup_attribute", "(", "\"absdata\"", ",", "attributes", ")", ...

[ "Return", "true", "if", "DECL", "has", "attribute", "`", "absdata", "'", "set", ".", "This", "function", "should", "only", "be", "used", "for", "AVR_TINY", "." ]

[ "avr", "\"absdata\"" ]

avr

avr_decl_absdata_p

avr

MPU

GCC

2,975

31

1

[]

[ "<s>", "int", "mt_reg_ok_for_base_p", "(", "rtx", "x", ",", "int", "strict", ")", "{", "if", "(", "strict", ")", "return", "(", "(", "(", "unsigned", ")", "REGNO", "(", "x", ")", ")", "<", "FIRST_PSEUDO_REGISTER", ")", ";", "return", "1", ";", "}", ...

[ "Implement", "REG_OK_FOR_BASE_P", "." ]

[ "mt", "1" ]

mt

mt_reg_ok_for_base_p

mt

CPU

GCC

2,976

33

1

[]

[ "<s>", "static", "void", "tryAddingPcLoadReferenceComment", "(", "uint64_t", "Address", ",", "int", "Value", ",", "const", "void", "*", "Decoder", ")", "{", "const", "MCDisassembler", "*", "Dis", "=", "static_cast", "<", "const", "MCDisassembler", "*", ">", "(...

[ "Try", "to", "add", "a", "comment", "on", "the", "PC-relative", "load", "." ]

[ "ARM", "\"literal pool for: \"" ]

ARMDisassembler10

tryAddingPcLoadReferenceComment

ARM

CPU

LLVM

2,977

108

1

[]

[ "<s>", "void", "mips_expand_vec_unpack", "(", "rtx", "operands", "[", "2", "]", ",", "bool", "unsigned_p", ",", "bool", "high_p", ")", "{", "machine_mode", "imode", "=", "GET_MODE", "(", "operands", "[", "1", "]", ")", ";", "rtx", "(", "*", "unpack", "...

[ "Expand", "an", "integral", "vector", "unpack", "operation", "." ]

[ "mips", "2", "1", "1", "1", "0", "0", "1", "1", "0", "0" ]

mips

mips_expand_vec_unpack

mips

CPU

GCC

2,978

390

1

[]

[ "<s>", "unsigned", "AMDGPUAsmParser", "::", "checkTargetMatchPredicate", "(", "MCInst", "&", "Inst", ")", "{", "uint64_t", "TSFlags", "=", "MII", ".", "get", "(", "Inst", ".", "getOpcode", "(", ")", ")", ".", "TSFlags", ";", "if", "(", "(", "getForcedEncod...

[ "checkTargetMatchPredicate", "-", "Validate", "the", "instruction", "match", "against", "any", "complex", "target", "predicates", "not", "expressible", "via", "match", "classes", "." ]

[ "AMDGPU", "AMDGPU", "32", "SIInstrFlags::VOP3", "64", "SIInstrFlags::VOP3" ]

AMDGPUAsmParser61

checkTargetMatchPredicate

AMDGPU

GPU

LLVM

2,979

68

1

[]

[ "<s>", "static", "unsigned", "int", "spu_section_type_flags", "(", "tree", "decl", ",", "const", "char", "*", "name", ",", "int", "reloc", ")", "{", "if", "(", "strcmp", "(", "name", ",", "\".toe\"", ")", "==", "0", ")", "return", "SECTION_BSS", ";", "...

[ "Implement", "targetm.section_type_flags", "." ]

[ "spu", "\".toe\"", "0", "\"._ea\"", "0" ]

spu

spu_section_type_flags

spu

MPU

GCC

2,980

58

1

[]

[ "<s>", "const", "MCPhysReg", "*", "PPCRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "const", "PPCSubtarget", "&", "Subtarget", "=", "MF", "->", "getSubtarget", "<", "PPCSubtarget", ">", "(", ")", ";",...

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "PowerPC", "PPC", "PPC", "PPC", "PPC", "PPC", "PPC", "PPC::X2", "PPC", "PPC" ]

PPCRegisterInfo43

getCalleeSavedRegs

PowerPC

CPU

LLVM

2,981

266

1

[]

[ "<s>", "static", "void", "def_builtin", "(", "const", "char", "*", "name", ",", "tree", "type", ",", "enum", "rs6000_builtins", "code", ")", "{", "tree", "t", ";", "unsigned", "classify", "=", "rs6000_builtin_info", "[", "(", "int", ")", "code", "]", "."...

[ "Add", "a", "SPARC", "builtin", "function", "with", "NAME", ",", "ICODE", ",", "CODE", "and", "TYPE", ".", "Return", "the", "function", "decl", "or", "NULL_TREE", "if", "the", "builtin", "was", "not", "added", "." ]

[ "rs6000", "\"\"", "0", "\"internal error: builtin function %s already processed\"", "0", "1", "1", "\", const\"", "0", "1", "1", "\", pure\"", "0", "1", "1", "1", "\", fp, pure\"", "1", "\", fp, const\"", "0", "\"rs6000_builtin, code = %4d, %s%s\\n\"" ]

rs60006

def_builtin

rs6000

CPU

GCC

2,982

267

1

[]

[ "<s>", "unsigned", "MipsTargetLowering", "::", "getJumpTableEncoding", "(", ")", "const", "{", "if", "(", "ABI", ".", "IsN64", "(", ")", "&&", "isPositionIndependent", "(", ")", ")", "return", "MachineJumpTableInfo", "::", "EK_GPRel64BlockAddress", ";", "return", ...

[ "Return", "the", "entry", "encoding", "for", "a", "jump", "table", "in", "the", "current", "function", "." ]

[ "Mips", "Mips" ]

MipsISelLowering (2)4

getJumpTableEncoding

Mips

CPU

LLVM

2,983

33

1

[]

[ "<s>", "void", "RV16KDAGToDAGISel", "::", "Select", "(", "SDNode", "*", "Node", ")", "{", "if", "(", "Node", "->", "isMachineOpcode", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"== \"", ";", "Node", "->", "dump", "(", "CurDAG", ...

[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]

[ "RV16K", "RV16K", "\"== \"", "\"\\n\"", "1", "ISD::FrameIndex", "MVT::i16", "RV16K::FRMIDX", "MVT::i16", "0", "MVT::i16" ]

RV16KISelDAGToDAG

Select

RV16K

Virtual ISA

LLVM

2,984

136

1

[]

[ "<s>", "unsigned", "RISCVInstrInfo", "::", "insertIndirectBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "&", "DestBB", ",", "const", "DebugLoc", "&", "DL", ",", "int64_t", "BrOffset", ",", "RegScavenger", "*", "RS", ")", "const", "{", ...

[ "Insert", "an", "unconditional", "indirect", "branch", "at", "the", "end", "of", "MBB", "to", "NewDestBB", "." ]

[ "RI5CY", "RISCV", "\"RegScavenger required for long branching\"", "\"new block should be inserted for expanding unconditional branch\"", "1", "32", "\"Branch offsets outside of the signed 32-bit range not supported\"", "RISCV::GPRRegClass", "RISCV::PseudoJump", "RISCVII::MO_CALL", "RISCV::GPRReg...

RISCVInstrInfo

insertIndirectBranch

RI5CY

CPU

LLVM

2,985

213

1

[]

[ "<s>", "Align", "PPCTargetLowering", "::", "getPrefLoopAlignment", "(", "MachineLoop", "*", "ML", ")", "const", "{", "switch", "(", "Subtarget", ".", "getCPUDirective", "(", ")", ")", "{", "default", ":", "break", ";", "case", "PPC", "::", "DIR_970", ":", ...

[ "Return", "the", "preferred", "loop", "alignment", "." ]

[ "PowerPC", "PPC", "PPC::DIR_970", "PPC::DIR_PWR4", "PPC::DIR_PWR5", "PPC::DIR_PWR5X", "PPC::DIR_PWR6", "PPC::DIR_PWR6X", "PPC::DIR_PWR7", "PPC::DIR_PWR8", "PPC::DIR_PWR9", "PPC::DIR_PWR_FUTURE", "1", "32", "PPC", "0", "32", "16", "32", "32" ]

PPCISelLowering101

getPrefLoopAlignment

PowerPC

CPU

LLVM

2,986

238

1

[]

[ "<s>", "AMDGPUSubtarget", "&", "AMDGPUSubtarget", "::", "initializeSubtargetDependencies", "(", "const", "Triple", "&", "TT", ",", "StringRef", "GPU", ",", "StringRef", "FS", ")", "{", "SmallString", "<", "256", ">", "FullFS", "(", "\"+promote-alloca,+fp64-denormals...

[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU", "256", "\"+promote-alloca,+fp64-denormals,\"", "\"+flat-for-global,\"", "\"\"", "\"SI\"", "AMDGPU" ]

AMDGPUSubtarget (2)

initializeSubtargetDependencies

AMDGPU

GPU

LLVM

2,987

93

1

[]

[ "<s>", "static", "bool", "loongarch_in_small_data_p", "(", "const_tree", "decl", ")", "{", "int", "size", ";", "if", "(", "TREE_CODE", "(", "decl", ")", "==", "STRING_CST", "||", "TREE_CODE", "(", "decl", ")", "==", "FUNCTION_DECL", ")", "return", "false", ...

[ "Implement", "TARGET_IN_SMALL_DATA_P", "." ]

[ "loongarch", "0", "\".sdata\"", "0", "\".sbss\"", "0", "0" ]

loongarch

loongarch_in_small_data_p

loongarch

CPU

GCC

2,988

112

1

[]

[ "<s>", "SDValue", "PPCTargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "In...

[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]

[ "PowerPC", "PPC", "ISD::InputArg", "16", "PPC", "0", "\"Can only return in registers!\"", "1", "2", "\"Unknown loc info!\"", "ISD::TRUNCATE", "ISD::AssertZext", "ISD::TRUNCATE", "ISD::AssertSext", "ISD::TRUNCATE" ]

PPCISelLowering (2)

LowerCallResult

PowerPC

CPU

LLVM

2,989

360

1

[]

[ "<s>", "static", "FRV_INLINE", "int", "frv_regno_ok_for_base_p", "(", "int", "regno", ",", "int", "strict_p", ")", "{", "if", "(", "GPR_P", "(", "regno", ")", ")", "return", "TRUE", ";", "if", "(", "strict_p", ")", "return", "(", "reg_renumber", "[", "re...

[ "Return", "true", "if", "a", "register", "is", "ok", "to", "use", "as", "a", "base", "or", "index", "register", "." ]

[ "frv", "0" ]

frv

frv_regno_ok_for_base_p

frv

VLIW

GCC

2,990

61

1

[]

[ "<s>", "virtual", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "X86TargetMachine", "*", "TM", "=", "static_cast", "<", "const", "X86TargetMachine", "*", ">", "(", "&", "MF", ".", "getTarget", "(", ")", ")", ";", "co...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "0" ]

X86RegisterInfo34

runOnMachineFunction

X86

CPU

LLVM

2,991

137

1

[]

[ "<s>", "void", "expand_fusion_p9_load", "(", "rtx", "*", "operands", ")", "{", "rtx", "tmp_reg", "=", "operands", "[", "0", "]", ";", "rtx", "addis_value", "=", "operands", "[", "1", "]", ";", "rtx", "target", "=", "operands", "[", "2", "]", ";", "rt...

[ "During", "the", "peephole2", "pass", ",", "adjust", "and", "expand", "the", "insns", "for", "an", "extended", "fusion", "load", "sequence", ".", "The", "operands", "are", ":", "operands", "[", "0", "]", "register", "set", "with", "addis", "operands", "[",...

[ "rs6000", "0", "1", "2", "3", "0", "0", "1", "1", "2" ]

rs60005

expand_fusion_p9_load

rs6000

CPU

GCC

2,992

267

1

[]

[ "<s>", "bool", "PPCTargetLowering", "::", "isFMAFasterThanFMulAndFAdd", "(", "const", "Function", "&", "F", ",", "Type", "*", "Ty", ")", "const", "{", "switch", "(", "Ty", "->", "getScalarType", "(", ")", "->", "getTypeID", "(", ")", ")", "{", "case", "T...

[ "Return", "true", "if", "an", "FMA", "operation", "is", "faster", "than", "a", "pair", "of", "fmul", "and", "fadd", "instructions", "." ]

[ "PowerPC", "PPC" ]

PPCISelLowering100

isFMAFasterThanFMulAndFAdd

PowerPC

CPU

LLVM

2,993

61

1

[]

[ "<s>", "bool", "X86FrameLowering", "::", "assignCalleeSavedSpillSlots", "(", "MachineFunction", "&", "MF", ",", "const", "TargetRegisterInfo", "*", "TRI", ",", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ")", "const", "{", "MachineFrameInfo", ...

[ "This", "function", "will", "assign", "callee", "saved", "gprs", "to", "volatile", "vector", "registers", "for", "prologue", "spills", "when", "applicable", "." ]

[ "X86", "X86", "X86", "X86", "X86", "X86", "X86", "0", "X86", "\"main\"", "0", "0", "1", "X86::GR64RegClass", "X86::GR32RegClass", "1", "X86", "0", "1", "X86::GR64RegClass", "X86::GR32RegClass", "1" ]

X86FrameLowering4

assignCalleeSavedSpillSlots

X86

CPU

LLVM

2,994

505

1

[]

[ "<s>", "static", "int", "eligible_for_restore_insn", "(", "rtx", "trial", ",", "bool", "return_p", ")", "{", "rtx", "pat", "=", "PATTERN", "(", "trial", ")", ";", "rtx", "src", "=", "SET_SRC", "(", "pat", ")", ";", "if", "(", "GET_MODE_CLASS", "(", "GE...

[ "Return", "nonzero", "if", "TRIAL", ",", "an", "insn", ",", "can", "be", "combined", "with", "a", "'restore", "'", "instruction", ".", "RETURN_P", "is", "true", "if", "the", "v9", "variant", "'return", "'", "is", "to", "be", "considered", "in", "the", ...

[ "sparc", "1", "1", "1", "1", "0", "1", "1", "0", "1", "1", "0", "1", "0", "1", "1", "0", "0", "1", "1", "0" ]

sparc3

eligible_for_restore_insn

sparc

CPU

GCC

2,995

381

1

[]

[ "<s>", "static", "bool", "rs6000_hard_regno_call_part_clobbered", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "if", "(", "TARGET_32BIT", "&&", "TARGET_POWERPC64", "&&", "GET_MODE_SIZE", "(", "mode", ")", ">", "4", "&&", "INT_REGNO_P", ...

[ "Implement", "TARGET_HARD_REGNO_CALL_PART_CLOBBERED", "." ]

[ "rs6000", "4", "8" ]

rs60007

rs6000_hard_regno_call_part_clobbered

rs6000

CPU

GCC

2,996

62

1

[]

[ "<s>", "unsigned", "SIInstrInfo", "::", "insertBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "TBB", ",", "MachineBasicBlock", "*", "FBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "const", "DebugLoc", "&", "DL", ...

[ "Insert", "branch", "code", "into", "the", "end", "of", "the", "specified", "MachineBasicBlock", "." ]

[ "AMDGPU", "SI", "AMDGPU::S_BRANCH", "8", "4", "1", "1", "0", "AMDGPU::SI_NON_UNIFORM_BRCOND_PSEUDO", "0", "1", "0", "0", "1", "1", "1", "8", "4", "1", "AMDGPU::S_BRANCH", "1", "1", "1", "16", "8", "2" ]

SIInstrInfo11

insertBranch

AMDGPU

GPU

LLVM

2,997

368

1

[]

[ "<s>", "const", "Z80Subtarget", "*", "Z80TargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "Attribute", "CPUAttr", "=", "F", ".", "getFnAttribute", "(", "\"target-cpu\"", ")", ";", "Attribute", "FSAttr", "=", "F",...

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "Z80", "Z80", "Z80", "\"target-cpu\"", "\"target-features\"", "512", "\"+soft-float\"", "\",+soft-float\"", "Z80" ]

Z80TargetMachine1

getSubtargetImpl

Z80

MPU

LLVM

2,998

208

1

[]

[ "<s>", "static", "bool", "expand_vec_perm_vperm2f128_vblend", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "struct", "expand_vec_perm_d", "dfirst", ",", "dsecond", ";", "unsigned", "i", ",", "j", ",", "msk", ",", "nelt", "=", "d", "->", "nelt", ",...

[ "A", "subroutine", "of", "ix86_expand_vec_perm_builtin_1", ".", "Try", "to", "implement", "a", "single", "vector", "permutation", "using", "a", "single", "intra-lane", "vector", "permutation", ",", "vperm2f128", "swapping", "the", "lanes", "and", "vblend", "*", "i...

[ "i386", "2", "0", "0xff", "0", "0", "0xff", "1", "0", "0xff", "0" ]

i386-expand

expand_vec_perm_vperm2f128_vblend

i386

CPU

GCC

2,999

421

1

[]