docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "EVT", "HexagonTargetLowering", "::", "getOptimalMemOpType", "(", "uint64_t", "Size", ",", "unsigned", "DstAlign", ",", "unsigned", "SrcAlign", ",", "bool", "IsMemset", ",", "bool", "ZeroMemset", ",", "bool", "MemcpyStrSrc", ",", "const", "AttributeList", "...	[ "It", "returns", "EVT", ":", ":Other", "if", "the", "type", "should", "be", "determined", "using", "generic", "target-independent", "logic", "." ]	[ "Hexagon", "Hexagon", "0", "8", "8", "8", "MVT::i64", "4", "4", "4", "MVT::i32", "2", "2", "2", "MVT::i16", "MVT::Other" ]	HexagonISelLowering104	getOptimalMemOpType	Hexagon	DSP	LLVM	8,300	149	1	[]
[ "<s>", "bool", "GBZ80TargetLowering", "::", "getPostIndexedAddressParts", "(", "SDNode", "", "N", ",", "SDNode", "", "Op", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ",", "ISD", "::", "MemIndexedMode", "&", "AM", ",", "SelectionDAG", "&", ...	[ "Returns", "true", "by", "value", ",", "base", "pointer", "and", "offset", "pointer", "and", "addressing", "mode", "by", "reference", "if", "this", "node", "can", "be", "combined", "with", "a", "load", "/", "store", "to", "form", "a", "post-indexed", "load...	[ "GBZ80", "GB", "ISD::MemIndexedMode", "ISD::NON_EXTLOAD", "MVT::i8", "ISD::ADD", "ISD::SUB", "1", "ISD::SUB", "1", "0", "MVT::i16", "ISD::POST_INC", "1", "0", "MVT::i16", "ISD::POST_DEC" ]	GBZ80ISelLowering	getPostIndexedAddressParts	GBZ80	MPU	LLVM	8,301	290	1	[]
[ "<s>", "static", "void", "cr16_compute_save_regs", "(", "void", ")", "{", "unsigned", "int", "regno", ";", "current_frame_info", ".", "last_reg_to_save", "=", "-", "1", ";", "current_frame_info", ".", "reg_size", "=", "0", ";", "if", "(", "FUNC_IS_NORETURN_P", ...	[ "Compute", "values", "for", "the", "array", "current_frame_info.save_regs", "and", "the", "variable", "current_frame_info.reg_size", ".", "The", "index", "of", "current_frame_info.save_regs", "is", "numbers", "of", "register", ",", "each", "will", "get", "1", "if", ...	[ "cr16", "1", "0", "0", "0", "1", "1", "0", "1", "0", "0", "1", "0", "1" ]	cr16	cr16_compute_save_regs	cr16	MPU	GCC	8,302	270	1	[]
[ "<s>", "MCExpr", "const", "&", "HexagonMCInstrInfo", "::", "getExpr", "(", "MCExpr", "const", "&", "Expr", ")", "{", "const", "auto", "&", "HExpr", "=", "cast", "<", "HexagonMCExpr", ">", "(", "Expr", ")", ";", "assert", "(", "HExpr", ".", "getExpr", "...	[ "Implementation", "of", "the", "SCEVPredicate", "interface", "." ]	[ "Hexagon", "Hexagon", "Hexagon" ]	HexagonMCInstrInfo (2)1	getExpr	Hexagon	DSP	LLVM	8,303	44	1	[]
[ "<s>", "bool", "ARMBaseInstrInfo", "::", "getExtractSubregLikeInputs", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "DefIdx", ",", "RegSubRegPairAndIdx", "&", "InputReg", ")", "const", "{", "assert", "(", "DefIdx", "<", "MI", ".", "getDesc", "(", ...	[ "Target-dependent", "implementation", "of", "getExtractSubregInputs", "." ]	[ "ARM", "ARM", "\"Invalid definition index\"", "\"Invalid kind of instruction\"", "ARM::VMOVRRD", "2", "0", "ARM::ssub_0", "ARM::ssub_1", "\"Target dependent opcode missing\"" ]	ARMBaseInstrInfo1	getExtractSubregLikeInputs	ARM	CPU	LLVM	8,304	130	1	[]
[ "<s>", "const", "char", "*", "Nios2TargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "case", "Nios2ISD", "::", "Hi", ":", "return", "\"Nios2ISD::Hi\"", ";", "case", "Nios2ISD", "::", ...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "Nios2", "Nios2", "Nios2ISD::Hi", "\"Nios2ISD::Hi\"", "Nios2ISD::Lo", "\"Nios2ISD::Lo\"", "Nios2ISD::Ret", "\"Nios2ISD::Ret\"" ]	Nios2ISelLowering	getTargetNodeName	Nios2	MPU	LLVM	8,305	46	1	[]
[ "<s>", "bool", "nds32_rtx_costs_impl", "(", "rtx", "x", ",", "int", "code", ",", "int", "outer_code", ",", "int", "opno", "ATTRIBUTE_UNUSED", ",", "int", "*", "total", ",", "bool", "speed", ")", "{", "if", "(", "speed", ")", "goto", "performance_cost", "...	[ "This", "target", "hook", "describes", "the", "relative", "costs", "of", "RTL", "expressions", ".", "Return", "'true", "'", "when", "all", "subexpressions", "of", "x", "have", "been", "processed", ".", "Return", "'false", "'", "to", "sum", "the", "costs", ...	[ "nds32", "0", "1", "7", "1", "0", "1", "2", "1", "2", "1", "2", "1", "1", "2", "1", "1", "2", "1", "1", "2", "1" ]	nds32-cost2	nds32_rtx_costs_impl	nds32	CPU	GCC	8,306	341	1	[]
[ "<s>", "void", "PPCAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "PPC", "::", "RLWINM", ")", "{", "unsigned", "char", "SH", "=", "MI", "->", "getOperand", "(...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "PowerPC", "PPC", "PPC::RLWINM", "2", "3", "4", "31", "0", "31", "\"\\tslwi \"", "31", "32", "31", "\"\\tsrwi \"", "32", "0", "\", \"", "1", "\", \"", "PPC::OR", "PPC::OR8", "1", "2", "\"\\tmr \"", "0", "\", \"", "1", "PPC::RLDICR", "2", "3", "63", "\"\\...	PPCAsmPrinter107	EmitInstruction	PowerPC	CPU	LLVM	8,307	363	1	[]
[ "<s>", "virtual", "bool", "isFMAFasterThanFMulAndFAdd", "(", "EVT", "VT", ")", "const", "{", "return", "false", ";", "}", "</s>" ]	[ "Return", "true", "if", "an", "FMA", "operation", "is", "faster", "than", "a", "pair", "of", "fmul", "and", "fadd", "instructions", "." ]	[ "ARM" ]	ARMISelLowering101	isFMAFasterThanFMulAndFAdd	ARM	CPU	LLVM	8,308	13	1	[]
[ "<s>", "static", "int", "ix86_function_regparm", "(", "const_tree", "type", ",", "const_tree", "decl", ")", "{", "tree", "attr", ";", "int", "regparm", ";", "unsigned", "int", "ccvt", ";", "if", "(", "TARGET_64BIT", ")", "return", "(", "ix86_function_type_abi"...	[ "Return", "the", "regparm", "value", "for", "a", "function", "with", "the", "indicated", "TYPE", "and", "DECL", ".", "DECL", "may", "be", "NULL", "when", "calling", "function", "indirectly", "or", "considering", "a", "libcall", "." ]	[ "i386", "0", "\"regparm\"", "0", "2", "0", "1", "0", "0", "3", "2", "3", "2", "2", "1", "0" ]	i386	ix86_function_regparm	i386	CPU	GCC	8,309	326	1	[]
[ "<s>", "SDValue", "ARMSelectionDAGInfo", "::", "EmitTargetCodeForMemset", "(", "SelectionDAG", "&", "DAG", ",", "DebugLoc", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "unsigned", "Align", ",", "boo...	[ "Emit", "target-specific", "code", "that", "performs", "a", "memset", "." ]	[ "ARM", "ARM", "ARM", "ARM", "MVT::i32", "ISD::TRUNCATE", "MVT::i32", "ISD::ZERO_EXTEND", "MVT::i32", "0" ]	ARMSelectionDAGInfo23	EmitTargetCodeForMemset	ARM	CPU	LLVM	8,310	342	1	[]
[ "<s>", "bool", "RV16KTargetLowering", "::", "IsEligibleForTailCallOptimization", "(", "CCState", "&", "CCInfo", ",", "CallLoweringInfo", "&", "CLI", ",", "MachineFunction", "&", "MF", ",", "const", "SmallVector", "<", "CCValAssign", ",", "16", ">", "&", "ArgLocs",...	[ "IsEligibleForTailCallOptimization", "-", "Check", "whether", "the", "call", "is", "eligible", "for", "tail", "call", "optimization", "." ]	[ "RV16K", "RV16K", "16", "\"disable-tail-calls\"", "\"true\"", "0", "0", "RV16K" ]	RV16KISelLowering	IsEligibleForTailCallOptimization	RV16K	Virtual ISA	LLVM	8,311	281	1	[]
[ "<s>", "void", "X86AsmBackend", "::", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "MCInst", "&", "Res", ")", "const", "{", "bool", "is16BitMode", "=", "STI", ".", "getFeatureBits", "(", ")", "[...	[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]	[ "X86", "X86", "X86::Mode16Bit", "256", "\"\\n\"", "\"unexpected instruction to relax: \"" ]	X86AsmBackend (2)	relaxInstruction	X86	CPU	LLVM	8,312	103	1	[]
[ "<s>", "int", "getLength", "(", ")", "{", "return", "length", ";", "}", "</s>" ]	[ "Return", "the", "number", "of", "bytes", "of", "data", "in", "this", "stream", "." ]	[ "TPC" ]	TPCCostModelEmitter	getLength	TPC	Virtual ISA	LLVM	8,313	9	1	[]
[ "<s>", "bool", "n9_2r1w_consumed_by_ex_dep_p", "(", "rtx_insn", "*", "consumer", ",", "rtx", "def_reg", ")", "{", "rtx", "use_rtx", ";", "switch", "(", "get_attr_type", "(", "consumer", ")", ")", "{", "case", "TYPE_ALU", ":", "if", "(", "movd44_even_dep_p", ...	[ "Check", "the", "dependency", "between", "the", "producer", "defining", "DEF_REG", "and", "CONSUMER", "requiring", "input", "operand", "at", "EX", "." ]	[ "nds32", "0", "0" ]	nds32-pipelines-auxiliary5	n9_2r1w_consumed_by_ex_dep_p	nds32	CPU	GCC	8,314	353	1	[]
[ "<s>", "void", "NVPTXInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "DebugLoc", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{"...	[ "}", "Branch", "Analysis", "&", "Modification" ]	[ "NVPTX", "NVPTX", "\"Copy one register into another with a different width\"", "NVPTX::Int1RegsRegClass", "NVPTX::IMOV1rr", "NVPTX::Int16RegsRegClass", "NVPTX::IMOV16rr", "NVPTX::Int32RegsRegClass", "NVPTX::Int32RegsRegClass", "NVPTX::IMOV32rr", "NVPTX::BITCONVERT_32_F2I", "NVPTX::Int64RegsReg...	NVPTXInstrInfo27	copyPhysReg	NVPTX	GPU	LLVM	8,315	283	1	[]
[ "<s>", "void", "X86PassConfig", "::", "addPreEmitPass2", "(", ")", "{", "addPass", "(", "createX86RetpolineThunksPass", "(", ")", ")", ";", "const", "Triple", "&", "TT", "=", "TM", "->", "getTargetTriple", "(", ")", ";", "if", "(", "!", "TT", ".", "isOSD...	[ "Targets", "may", "add", "passes", "immediately", "before", "machine", "code", "is", "emitted", "in", "this", "callback", "." ]	[ "X86", "X86", "X86" ]	X86TargetMachine102	addPreEmitPass2	X86	CPU	LLVM	8,316	49	1	[]
[ "<s>", "rtx", "mips_pic_base_register", "(", "rtx", "temp", ")", "{", "if", "(", "!", "TARGET_MIPS16", ")", "return", "pic_offset_table_rtx", ";", "if", "(", "currently_expanding_to_rtl", ")", "return", "mips16_gp_pseudo_reg", "(", ")", ";", "if", "(", "can_crea...	[ "Return", "a", "base", "register", "that", "holds", "pic_offset_table_rtx", ".", "TEMP", ",", "if", "nonnull", ",", "is", "a", "scratch", "Pmode", "base", "register", "." ]	[ "mips" ]	mips	mips_pic_base_register	mips	CPU	GCC	8,317	61	1	[]
[ "<s>", "DecodeStatus", "BPFDisassembler", "::", "getInstruction", "(", "MCInst", "&", "Instr", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "VStream", ",", "raw_ostream", "&",...	[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]	[ "BPF", "BPF", "BPF", "BPF::LD_imm64", "16", "0", "16", "12", "0", "13", "8", "14", "16", "15", "24", "12", "24", "13", "16", "14", "8", "15", "0", "1", "BPF::LD_ABS_B", "BPF::LD_ABS_H", "BPF::LD_ABS_W", "BPF::LD_IND_B", "BPF::LD_IND_H", "BPF::LD_IND_W", "0...	BPFDisassembler3	getInstruction	BPF	Virtual ISA	LLVM	8,318	340	1	[]
[ "<s>", "rtx", "rs6000_gen_le_vsx_permute", "(", "rtx", "source", ",", "machine_mode", "mode", ")", "{", "if", "(", "FLOAT128_VECTOR_P", "(", "mode", ")", "\|\|", "mode", "==", "TImode", ")", "return", "gen_rtx_ROTATE", "(", "mode", ",", "source", ",", "GEN_INT...	[ "Generate", "a", "permute", "rtx", "that", "represents", "an", "lxvd2x", ",", "stxvd2x", ",", "or", "xxpermdi", "for", "a", "VSX", "load", "or", "store", "operation", "." ]	[ "rs6000", "64" ]	rs60005	rs6000_gen_le_vsx_permute	rs6000	CPU	GCC	8,319	61	1	[]
[ "<s>", "void", "ARMPassConfig", "::", "addIRPasses", "(", ")", "{", "if", "(", "getARMSubtarget", "(", ")", ".", "isTargetNaCl", "(", ")", ")", "addPass", "(", "createInsertDivideCheckPass", "(", ")", ")", ";", "addPass", "(", "createAtomicExpandLoadLinkedPass",...	[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]	[ "ARM", "ARM", "ARM", "ARM", "ARM" ]	ARMTargetMachine97	addIRPasses	ARM	CPU	LLVM	8,320	85	1	[]
[ "<s>", "bool", "HexagonTargetLowering", "::", "allowsMisalignedMemoryAccesses", "(", "EVT", "VT", ",", "unsigned", "AddrSpace", ",", "Align", "Alignment", ",", "MachineMemOperand", "::", "Flags", "Flags", ",", "bool", "*", "Fast", ")", "const", "{", "MVT", "SVT"...	[ "Returns", "true", "if", "the", "target", "allows", "unaligned", "memory", "accesses", "of", "the", "specified", "type", "." ]	[ "Hexagon", "Hexagon" ]	HexagonISelLowering110	allowsMisalignedMemoryAccesses	Hexagon	DSP	LLVM	8,321	68	1	[]
[ "<s>", "const", "TargetRegisterClass", "*", "SNESRegisterInfo", "::", "getPointerRegClass", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Kind", ")", "const", "{", "return", "&", "SNES", "::", "MainRegsRegClass", ";", "}", "</s>" ]	[ "getPointerRegClass", "-", "Returns", "a", "TargetRegisterClass", "used", "for", "pointer", "values", "." ]	[ "SNES", "SNES", "SNES::MainRegsRegClass" ]	SNESRegisterInfo	getPointerRegClass	SNES	DSP	LLVM	8,322	24	1	[]
[ "<s>", "static", "void", "print_csky_value", "(", "FILE", "*", "f", ",", "rtx", "x", ")", "{", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "CONST_INT", ":", "fprintf", "(", "f", ",", "HOST_WIDE_INT_PRINT_HEX", ",", "INTVAL", "(", "x", ...	[ "Print", "a", "symbolic", "form", "of", "the", "constant", "X", "to", "the", "dump", "file", "F.", "This", "is", "used", "for", "dump", "output", "for", "-mconstpool", "in", "the", "target-dependent", "reorg", "pass", "." ]	[ "csky", "\"<0x%lx,0x%lx>\"", "2", "3", "\"<\"", "0", "1", "\">\"", "\"\\\"%s\\\"\"", "0", "\"`%s'\"", "0", "\"L%d\"", "0", "0", "0", "\"+\"", "1", "\"pc\"", "\"????\"" ]	csky	print_csky_value	csky	CPU	GCC	8,323	286	1	[]
[ "<s>", "unsigned", "getSubReg", "(", ")", "const", "{", "assert", "(", "isReg", "(", ")", "&&", "\"Wrong CountValue accessor\"", ")", ";", "return", "Contents", ".", "R", ".", "Sub", ";", "}", "</s>" ]	[ "Returns", "the", "physical", "register", "number", "of", "sub-register", "``", "Index", "''", "for", "physical", "register", "RegNo", "." ]	[ "RI5CY", "\"Wrong CountValue accessor\"" ]	PULPHardwareLoops	getSubReg	RI5CY	CPU	LLVM	8,324	23	1	[]
[ "<s>", "void", "AVRAsmBackend", "::", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ",", "bool", "IsPCRel", ")", "const", "{", "if", "(", "Value", "==", "0", ")", "...	[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]	[ "AVR", "AVR", "0", "8", "8", "0", "0", "1", "\"Invalid fixup offset!\"", "0", "8", "0xff" ]	AVRAsmBackend21	applyFixup	AVR	MPU	LLVM	8,325	150	1	[]
[ "<s>", "unsigned", "encode", "(", "unsigned", "Val", ")", "const", "{", "return", "(", "Val", "&", "Mask", ")", "<<", "Shift", ";", "}", "</s>" ]	[ "Utility", "function", "to", "encode", "a", "Dwarf", "pair", "of", "LineDelta", "and", "AddrDeltas", "." ]	[ "AMDGPU" ]	AMDGPUAsmUtils6	encode	AMDGPU	GPU	LLVM	8,326	18	1	[]
[ "<s>", "void", "erase", "(", ")", "{", "while", "(", "!", "Items", ".", "empty", "(", ")", ")", "{", "TransformItem", "*", "TI", "=", "Items", ".", "pop_back_val", "(", ")", ";", "TI", "->", "erase", "(", ")", ";", "}", "}", "</s>" ]	[ "erase", "-", "Erases", "an", "element", "identified", "by", "Key", ",", "if", "it", "exists", "." ]	[ "TPC" ]	ScalarToIRF	erase	TPC	Virtual ISA	LLVM	8,327	33	1	[]
[ "<s>", "unsigned", "Cpu0SEInstrInfo", "::", "loadImmediate", "(", "int64_t", "Imm", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "II", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "*", "NewImm", ")", "const", "{", ...	[ "Emit", "a", "series", "of", "instructions", "to", "load", "an", "immediate", "." ]	[ "Cpu0", "Cpu0", "Cpu0", "32", "Cpu0::LUi", "Cpu0::ZERO", "Cpu0::AT", "Cpu0", "Cpu0", "InstSeq::const_iterator", "1", "16", "16", "16" ]	Cpu0SEInstrInfo	loadImmediate	Cpu0	CPU	LLVM	8,328	260	1	[]
[ "<s>", "bool", "AMDGPUPrintfRuntimeBindingImpl", "::", "run", "(", "Module", "&", "M", ")", "{", "Triple", "TT", "(", "M", ".", "getTargetTriple", "(", ")", ")", ";", "if", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "r600", ")", "retu...	[ "Run", "the", "analysis", "pass", "over", "a", "function", "and", "produce", "a", "dominator", "tree", "." ]	[ "AMDGPU", "AMDGPU", "\"printf\"" ]	AMDGPUPrintfRuntimeBinding8	run	AMDGPU	GPU	LLVM	8,329	131	1	[]
[ "<s>", "bool", "MipsTargetMachine", "::", "addPostRegAlloc", "(", "PassManagerBase", "&", "PM", ")", "{", "PM", ".", "add", "(", "createMipsExpandPseudoPass", "(", "*", "this", ")", ")", ";", "return", "true", ";", "}", "</s>" ]	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "register", "allocation", "pass", "pipeline", "but", "before", "prolog-epilog", "insertion", "." ]	[ "Mips", "Mips", "Mips" ]	MipsTargetMachine61	addPostRegAlloc	Mips	CPU	LLVM	8,330	25	1	[]
[ "<s>", "SDNode", "*", "AlphaDAGToDAGISel", "::", "getGlobalBaseReg", "(", ")", "{", "unsigned", "GlobalBaseReg", "=", "getInstrInfo", "(", ")", "->", "getGlobalBaseReg", "(", "MF", ")", ";", "return", "CurDAG", "->", "getRegister", "(", "GlobalBaseReg", ",", "...	[ "getGlobalBaseReg", "-", "Return", "a", "virtual", "register", "initialized", "with", "the", "the", "global", "base", "register", "value", "." ]	[ "Alpha", "Alpha" ]	AlphaISelDAGToDAG1	getGlobalBaseReg	Alpha	MPU	LLVM	8,331	39	1	[]
[ "<s>", "static", "AMDGPUOperand", "::", "Ptr", "CreateReg", "(", "const", "AMDGPUAsmParser", "*", "AsmParser", ",", "unsigned", "RegNo", ",", "SMLoc", "S", ",", "SMLoc", "E", ")", "{", "auto", "Op", "=", "std", "::", "make_unique", "<", "AMDGPUOperand", ">...	[ "CreateReg", "-", "Allocate", "a", "single", "virtual", "register", "for", "the", "given", "type", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU" ]	AMDGPUAsmParser1	CreateReg	AMDGPU	GPU	LLVM	8,332	70	1	[]
[ "<s>", "void", "SystemZCopyPhysRegs", "::", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "SystemZ", "SystemZ" ]	SystemZCopyPhysRegs	getAnalysisUsage	SystemZ	CPU	LLVM	8,333	25	1	[]
[ "<s>", "SDValue", "AMDGPUTargetLowering", "::", "CreateLiveInRegister", "(", "SelectionDAG", "&", "DAG", ",", "const", "TargetRegisterClass", "*", "RC", ",", "unsigned", "Reg", ",", "EVT", "VT", ")", "const", "{", "MachineFunction", "&", "MF", "=", "DAG", ".",...	[ "Helper", "function", "that", "adds", "Reg", "to", "the", "LiveIn", "list", "of", "the", "DAG", "'s", "MachineFunction", "." ]	[ "AMDGPU", "AMDGPU" ]	AMDGPUISelLowering (2)	CreateLiveInRegister	AMDGPU	GPU	LLVM	8,334	98	1	[]
[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "M68kInstrInfo", "::", "decomposeMachineOperandsTargetFlags", "(", "unsigned", "TF", ")", "const", "{", "return", "std", "::", "make_pair", "(", "TF", ",", "0u", ")", ";", "}", "</s>" ]	[ "Decompose", "the", "machine", "operand", "'s", "target", "flags", "into", "two", "values", "-", "the", "direct", "target", "flag", "value", "and", "any", "of", "bit", "flags", "that", "are", "applied", "." ]	[ "M68k", "M68k", "0u" ]	M68kInstrInfo (2)	decomposeMachineOperandsTargetFlags	M68k	MPU	LLVM	8,335	28	1	[]
[ "<s>", "opt_machine_mode", "arm_mode_to_pred_mode", "(", "machine_mode", "mode", ")", "{", "switch", "(", "GET_MODE_NUNITS", "(", "mode", ")", ")", "{", "case", "16", ":", "return", "V16BImode", ";", "case", "8", ":", "return", "V8BImode", ";", "case", "4", ...	[ "Return", "the", "mode", "for", "the", "MVE", "vector", "of", "predicates", "corresponding", "to", "MODE", "." ]	[ "arm", "16", "8", "4" ]	arm	arm_mode_to_pred_mode	arm	CPU	GCC	8,336	40	1	[]
[ "<s>", "const", "M88kInstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]	[ "TargetInstrInfo", "getter", "." ]	[ "M88k", "M88k" ]	M88kSubtarget	getInstrInfo	M88k	MPU	LLVM	8,337	14	1	[]
[ "<s>", "void", "PPCScoreboardHazardRecognizer", "::", "AdvanceCycle", "(", ")", "{", "ScoreboardHazardRecognizer", "::", "AdvanceCycle", "(", ")", ";", "}", "</s>" ]	[ "AdvanceCycle", "-", "This", "callback", "is", "invoked", "whenever", "the", "next", "top-down", "instruction", "to", "be", "scheduled", "can", "not", "issue", "in", "the", "current", "cycle", ",", "either", "because", "of", "latency", "or", "resource", "confl...	[ "PowerPC", "PPC" ]	PPCHazardRecognizers26	AdvanceCycle	PowerPC	CPU	LLVM	8,338	14	1	[]
[ "<s>", "static", "int", "sh_address_cost", "(", "rtx", "x", ",", "machine_mode", "mode", ",", "addr_space_t", "as", "ATTRIBUTE_UNUSED", ",", "bool", "speed", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "REG_P", "(", "x", ")", "&&", "REGNO", "(", "x", ")", "...	[ "Compute", "the", "cost", "of", "an", "address", ".", "For", "the", "SH", ",", "all", "valid", "addresses", "are", "the", "same", "cost", ".", "Use", "a", "slightly", "higher", "cost", "for", "reg", "+", "reg", "addressing", ",", "since", "it", "increa...	[ "sh", "2", "1", "0", "1", "0", "1", "2", "1", "0", "1", "0", "2", "1", "0", "2", "3", "1", "3", "10" ]	sh	sh_address_cost	sh	CPU	GCC	8,339	223	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"Set wave priority\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "AMDGPU", "\"Set wave priority\"" ]	AMDGPUSetWavePriority	getPassName	AMDGPU	GPU	LLVM	8,340	11	1	[]
[ "<s>", "int", "SparcRegisterInfo", "::", "getDwarfRegNum", "(", "unsigned", "RegNum", ",", "bool", "isEH", ")", "const", "{", "return", "SparcGenRegisterInfo", "::", "getDwarfRegNumFull", "(", "RegNum", ",", "0", ")", ";", "}", "</s>" ]	[ "Map", "a", "target", "register", "to", "an", "equivalent", "dwarf", "register", "number", "." ]	[ "Sparc", "Sparc", "Sparc", "0" ]	SparcRegisterInfo12	getDwarfRegNum	Sparc	CPU	LLVM	8,341	24	1	[]
[ "<s>", "MCInst", "X86InstrInfo", "::", "getNop", "(", ")", "const", "{", "MCInst", "Nop", ";", "Nop", ".", "setOpcode", "(", "X86", "::", "NOOP", ")", ";", "return", "Nop", ";", "}", "</s>" ]	[ "Return", "the", "noop", "instruction", "to", "use", "for", "a", "noop", "." ]	[ "X86", "X86", "X86::NOOP" ]	X86InstrInfo (2)3	getNop	X86	CPU	LLVM	8,342	24	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"Hexagon Constant Propagation\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "Hexagon", "\"Hexagon Constant Propagation\"" ]	HexagonConstPropagation	getPassName	Hexagon	DSP	LLVM	8,343	13	1	[]
[ "<s>", "void", "HexagonRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOp", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "&&", "\"...	[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]	[ "Hexagon", "Hexagon", "0", "\"Unexpected\"", "Hexagon", "0", "1", "Hexagon::PS_fia", "Hexagon::A2_addi", "1", "Hexagon::PS_fi", "Hexagon::A2_addi", "Hexagon::IntRegsRegClass", "Hexagon::A2_addi", "0", "1" ]	HexagonRegisterInfo31	eliminateFrameIndex	Hexagon	DSP	LLVM	8,344	354	1	[]
[ "<s>", "TargetLoweringObjectFile", "*", "getObjFileLowering", "(", ")", "const", "override", "{", "return", "TLOF", ".", "get", "(", ")", ";", "}", "</s>" ]	[ "Return", "information", "about", "object", "file", "lowering", "." ]	[ "TOY" ]	TOYTargetMachine1	getObjFileLowering	TOY	CPU	LLVM	8,345	16	1	[]
[ "<s>", "std", "::", "unique_ptr", "<", "SICacheControl", ">", "SICacheControl", "::", "create", "(", "const", "GCNSubtarget", "&", "ST", ")", "{", "GCNSubtarget", "::", "Generation", "Generation", "=", "ST", ".", "getGeneration", "(", ")", ";", "if", "(", ...	[ "This", "creates", "an", "identified", "struct", "." ]	[ "AMDGPU", "SI", "SI", "SI", "SI", "AMDGPU", "SI", "AMDGPU", "SI", "SI" ]	SIMemoryLegalizer11	create	AMDGPU	GPU	LLVM	8,346	115	1	[]
[ "<s>", "bool", "RISCVTargetLowering", "::", "hasAndNot", "(", "SDValue", "Y", ")", "const", "{", "EVT", "VT", "=", "Y", ".", "getValueType", "(", ")", ";", "if", "(", "VT", ".", "isVector", "(", ")", ")", "return", "false", ";", "return", "Subtarget", ...	[ "Return", "true", "if", "the", "target", "has", "a", "bitwise", "and-not", "operation", ":", "X", "=", "~A", "&", "B", "This", "can", "be", "used", "to", "simplify", "select", "or", "other", "instructions", "." ]	[ "RISCV", "RISCV" ]	RISCVISelLowering18	hasAndNot	RISCV	CPU	LLVM	8,347	47	1	[]
[ "<s>", "SDValue", "RISCVTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "report_fatal_error", "(", "\"unimplemented op...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "RISCV", "RISCV", "\"unimplemented operand\"", "ISD::GlobalAddress", "ISD::BlockAddress", "ISD::SELECT", "ISD::VASTART", "ISD::FRAMEADDR", "ISD::RETURNADDR" ]	RISCVISelLowering17	LowerOperation	RISCV	CPU	LLVM	8,348	110	1	[]
[ "<s>", "static", "bool", "ia64_libgcc_floating_mode_supported_p", "(", "machine_mode", "mode", ")", "{", "switch", "(", "mode", ")", "{", "case", "SFmode", ":", "case", "DFmode", ":", "return", "true", ";", "case", "XFmode", ":", "return", "false", ";", "ret...	[ "Implement", "TARGET_LIBGCC_FLOATING_MODE_SUPPORTED_P", "." ]	[ "ia64" ]	ia644	ia64_libgcc_floating_mode_supported_p	ia64	CPU	GCC	8,349	47	1	[]
[ "<s>", "TargetTransformInfo", "NVPTXTargetMachine", "::", "getTargetTransformInfo", "(", "const", "Function", "&", "F", ")", "const", "{", "return", "TargetTransformInfo", "(", "NVPTXTTIImpl", "(", "this", ",", "F", ")", ")", ";", "}", "</s>" ]	[ "Get", "a", "TargetTransformInfo", "implementation", "for", "the", "target", "." ]	[ "NVPTX", "NVPTX", "NVPTX" ]	NVPTXTargetMachine31	getTargetTransformInfo	NVPTX	GPU	LLVM	8,350	24	1	[]
[ "<s>", "bool", "OptimizeLEAPass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "bool", "Changed", "=", "false", ";", "if", "(", "DisableX86LEAOpt", "\|\|", "!", "MF", ".", "getFunction", "(", ")", "->", "optForSize", "(", ")", "...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "X86", "X86", "X86", "X86" ]	X86OptimizeLEAs1	runOnMachineFunction	X86	CPU	LLVM	8,351	138	1	[]
[ "<s>", "static", "bool", "hppa_rtx_costs", "(", "rtx", "x", ",", "int", "code", ",", "int", "outer_code", ",", "int", "opno", "ATTRIBUTE_UNUSED", ",", "int", "*", "total", ",", "bool", "speed", "ATTRIBUTE_UNUSED", ")", "{", "int", "factor", ";", "switch", ...	[ "Compute", "a", "(", "partial", ")", "cost", "for", "rtx", "X", ".", "Return", "true", "if", "the", "complete", "cost", "has", "been", "computed", ",", "and", "false", "if", "subexpressions", "should", "be", "scanned", ".", "In", "either", "case", ",", ...	[ "pa", "0", "0", "1", "2", "2", "4", "0", "8", "3", "4", "0", "1", "8", "20", "14", "4", "0", "1", "60", "3", "0", "1", "1", "1" ]	pa4	hppa_rtx_costs	pa	CPU	GCC	8,352	395	1	[]
[ "<s>", "void", "mcore_print_operand_address", "(", "FILE", "*", "stream", ",", "rtx", "x", ")", "{", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "REG", ":", "fprintf", "(", "stream", ",", "\"(%s)\"", ",", "reg_names", "[", "REGNO", "(",...	[ "Print", "the", "operand", "address", "in", "x", "to", "the", "stream", "." ]	[ "mcore", "\"(%s)\"", "0", "1", "\"(%s,\"", "\")\"" ]	mcore3	mcore_print_operand_address	mcore	MPU	GCC	8,353	145	1	[]
[ "<s>", "const", "uint32_t", "*", "ARMBaseRegisterInfo", "::", "getThisReturnPreservedMask", "(", "CallingConv", "::", "ID", "CC", ")", "const", "{", "if", "(", "CC", "==", "CallingConv", "::", "GHC", ")", "return", "nullptr", ";", "return", "(", "STI", ".", ...	[ "getThisReturnPreservedMask", "-", "Returns", "a", "call", "preserved", "mask", "specific", "to", "the", "case", "that", "'returned", "'", "is", "on", "an", "i32", "first", "argument", "if", "the", "calling", "convention", "is", "one", "that", "can", "(", "p...	[ "ARM", "ARM" ]	ARMBaseRegisterInfo15	getThisReturnPreservedMask	ARM	CPU	LLVM	8,354	46	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"Mips VR4300 mulmul bugfix\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "Mips", "\"Mips VR4300 mulmul bugfix\"" ]	MipsMulMulBugPass	getPassName	Mips	CPU	LLVM	8,355	11	1	[]
[ "<s>", "void", "HexagonTargetLowering", "::", "LowerOperationWrapper", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "isHvxOperation", "(", "N", ")", ")", ...	[ "This", "callback", "is", "invoked", "by", "the", "type", "legalizer", "to", "legalize", "nodes", "with", "an", "illegal", "operand", "type", "but", "legal", "result", "types", "." ]	[ "Hexagon", "Hexagon", "ISD::STORE" ]	HexagonISelLowering103	LowerOperationWrapper	Hexagon	DSP	LLVM	8,356	76	1	[]
[ "<s>", "void", "initializePass", "(", ")", "override", "{", "pushTTIStack", "(", "this", ")", ";", "}", "</s>" ]	[ "initializePass", "-", "This", "method", "may", "be", "overriden", "by", "immutable", "passes", "to", "allow", "them", "to", "perform", "various", "initialization", "actions", "they", "require", "." ]	[ "PowerPC" ]	PPCTargetTransformInfo26	initializePass	PowerPC	CPU	LLVM	8,357	12	1	[]
[ "<s>", "void", "HexagonEarlyIfConversion", "::", "removeBlock", "(", "MachineBasicBlock", "", "B", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"Removing block \"", "<<", "PrintMB", "(", "B", ")", "<<", "\"\\n\"", ")", ";", "MachineDomTreeNode", ""...	[ "This", "method", "completely", "removes", "BB", "from", "all", "data", "structures", ",", "including", "all", "of", "the", "Loop", "objects", "it", "is", "nested", "in", "and", "our", "mapping", "from", "MachineBasicBlocks", "to", "loops", "." ]	[ "Hexagon", "Hexagon", "\"Removing block \"", "\"\\n\"", "4", "0" ]	HexagonEarlyIfConv15	removeBlock	Hexagon	DSP	LLVM	8,358	238	1	[]
[ "<s>", "bool", "SystemZInstrInfo", "::", "PredicateInstruction", "(", "MachineInstr", "&", "MI", ",", "ArrayRef", "<", "MachineOperand", ">", "Pred", ")", "const", "{", "assert", "(", "Pred", ".", "size", "(", ")", "==", "2", "&&", "\"Invalid condition\"", "...	[ "Convert", "the", "instruction", "into", "a", "predicated", "instruction", "." ]	[ "SystemZ", "SystemZ", "2", "\"Invalid condition\"", "0", "1", "0", "15", "\"Invalid predicate\"", "SystemZ::Trap", "SystemZ::CondTrap", "SystemZ::CC", "SystemZ::Return", "SystemZ::CondReturn", "SystemZ::CC", "SystemZ::CallJG", "0", "1", "1", "0", "SystemZ::CallBRCL", "Syste...	SystemZInstrInfo16	PredicateInstruction	SystemZ	CPU	LLVM	8,359	428	1	[]
[ "<s>", "SDValue", "Nios2TargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVe...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "Nios2", "Nios2", "ISD::OutputArg", "16", "Nios2", "4", "1", "0", "\"Can only return in registers!\"", "ISD::BITCAST", "1", "Nios2ISD::Ret", "MVT::Other" ]	Nios2ISelLowering	LowerReturn	Nios2	MPU	LLVM	8,360	285	1	[]
[ "<s>", "int", "SIInstrInfo", "::", "pseudoToMCOpcode", "(", "int", "Opcode", ")", "const", "{", "SIEncodingFamily", "Gen", "=", "subtargetEncodingFamily", "(", "ST", ")", ";", "if", "(", "(", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "SIInstrFlags", ...	[ "Return", "a", "target-specific", "opcode", "if", "Opcode", "is", "a", "pseudo", "instruction", "." ]	[ "AMDGPU", "SI", "SI", "SIInstrFlags::renamedInGFX9", "0", "AMDGPU", "SIEncodingFamily::GFX9", "SIInstrFlags::SDWA", "AMDGPU", "SIEncodingFamily::SDWA9", "SIEncodingFamily::SDWA", "SIInstrFlags::D16Buf", "SIEncodingFamily::GFX80", "AMDGPU::getMCOpcode", "1", "1", "1" ]	SIInstrInfo1	pseudoToMCOpcode	AMDGPU	GPU	LLVM	8,361	151	1	[]
[ "<s>", "bool", "HexagonSplitConst32AndConst64", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "const", "HexagonTargetObjectFile", "&", "TLOF", "=", "", "static_cast", "<", "const", "HexagonTargetObjectFile", "", ">", "(", "Fn", ".", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon::CONST32", "0", "1", "Hexagon::A2_tfrsi", "Hexagon::CONST64", "0", "1", "Hexagon::isub_lo", "Hexagon::isub_hi", "0xFFFFFFFF", "32", "0xFFFFFFFF", "Hexagon::A2_tfrsi", "Hexagon::A2_tfrsi" ]	HexagonSplitConst32AndConst6423	runOnMachineFunction	Hexagon	DSP	LLVM	8,362	372	1	[]
[ "<s>", "MachineBasicBlock", "", "MSP430TargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "", "MI", ",", "MachineBasicBlock", "*", "BB", ")", "const", "{", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "Op...	[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]	[ "MSP430", "MSP430", "MSP430::Shl8", "MSP430::Shl16", "MSP430::Sra8", "MSP430::Sra16", "MSP430::Srl8", "MSP430::Srl16", "MSP430::Select16", "MSP430::Select8", "\"Unexpected instr type to insert\"", "MSP430::JCC", "3", "MSP430::PHI", "0", "2", "1" ]	MSP430ISelLowering2	EmitInstrWithCustomInserter	MSP430	MPU	LLVM	8,363	374	1	[]
[ "<s>", "bool", "WebAssemblyMemIntrinsicResults", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "{", "dbgs", "(", ")", "<<", "\"******** Memory Intrinsic Results ******\\n\"", "<<", "\"******** Function: \"", "<<", "M...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "WebAssembly", "WebAssembly", "\"******** Memory Intrinsic Results ******\\n\"", "\"******** Function: \"", "WebAssembly", "WebAssembly", "\"MemIntrinsicResults expects liveness tracking\"", "\"Basic Block: \"", "WebAssembly::CALL_I32", "WebAssembly::CALL_I64" ]	WebAssemblyMemIntrinsicResults	runOnMachineFunction	WebAssembly	Virtual ISA	LLVM	8,364	205	1	[]
[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "if", "(", "F", ".", "getFnAttribute", "(", "\"mnop-mcount\"", ")", ".", "getValueA...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "SystemZ", "\"mnop-mcount\"", "\"true\"", "\"fentry-call\"", "\"true\"", "\"mnop-mcount only supported with fentry-call\"", "SystemZ" ]	SystemZISelDAGToDAG53	runOnMachineFunction	SystemZ	CPU	LLVM	8,365	74	1	[]
[ "<s>", "static", "int", "rs6000_emit_int_cmove", "(", "rtx", "dest", ",", "rtx", "op", ",", "rtx", "true_cond", ",", "rtx", "false_cond", ")", "{", "rtx", "condition_rtx", ",", "cr", ";", "if", "(", "GET_MODE", "(", "rs6000_compare_op0", ")", "!=", "SImode...	[ "Same", "as", "above", ",", "but", "for", "ints", "(", "isel", ")", "." ]	[ "rs6000", "0", "0", "1" ]	rs60003	rs6000_emit_int_cmove	rs6000	CPU	GCC	8,366	99	1	[]
[ "<s>", "void", "A57PBQPConstraints", "::", "apply", "(", "PBQPRAGraph", "&", "G", ")", "{", "MachineFunction", "&", "MF", "=", "G", ".", "getMetadata", "(", ")", ".", "MF", ";", "const", "TargetRegisterInfo", "&", "TRI", "=", "*", "MF", ".", "getTarget",...	[ "Apply", "the", "profile", "inference", "algorithm", "for", "a", "given", "function", "." ]	[ "AArch64", "AArch64::FMSUBSrrr", "AArch64::FMADDSrrr", "AArch64::FNMSUBSrrr", "AArch64::FNMADDSrrr", "AArch64::FMSUBDrrr", "AArch64::FMADDDrrr", "AArch64::FNMSUBDrrr", "AArch64::FNMADDDrrr", "0", "3", "AArch64::FMLAv2f32", "AArch64::FMLSv2f32", "0", "8", "\"Killing chain \"", "\" at ...	AArch64PBQPRegAlloc6	apply	AArch64	CPU	LLVM	8,367	374	1	[]
[ "<s>", "bool", "aarch64_bitmask_imm", "(", "HOST_WIDE_INT", "val_in", ",", "machine_mode", "mode", ")", "{", "unsigned", "HOST_WIDE_INT", "val", ",", "tmp", ",", "mask", ",", "first_one", ",", "next_one", ";", "int", "bits", ";", "val", "=", "aarch64_replicate...	[ "Return", "true", "if", "val", "is", "a", "valid", "bitmask", "immediate", "." ]	[ "aarch64", "1", "1", "32", "0xffffffff", "1", "0", "0", "26" ]	aarch64	aarch64_bitmask_imm	aarch64	CPU	GCC	8,368	185	1	[]
[ "<s>", "int", "first_reg_to_save", "(", "void", ")", "{", "int", "first_reg", ";", "for", "(", "first_reg", "=", "13", ";", "first_reg", "<=", "31", ";", "first_reg", "++", ")", "if", "(", "regs_ever_live", "[", "first_reg", "]", "&&", "(", "!", "call_...	[ "Return", "the", "first", "register", "that", "is", "required", "to", "be", "saved", ".", "16", "if", "none", "." ]	[ "rs6000", "13", "31", "0" ]	rs60003	first_reg_to_save	rs6000	CPU	GCC	8,369	88	1	[]
[ "<s>", "unsigned", "WebAssemblyFastISel", "::", "fastMaterializeConstant", "(", "const", "Constant", "", "C", ")", "{", "if", "(", "const", "GlobalValue", "", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "C", ")", ")", "{", "if", "(", "TLI", "....	[ "Emit", "a", "constant", "in", "a", "register", "using", "target-specific", "logic", ",", "such", "as", "constant", "pool", "loads", "." ]	[ "WebAssembly", "WebAssembly", "0", "0", "WebAssembly::I64RegClass", "WebAssembly::I32RegClass", "WebAssembly::CONST_I64", "WebAssembly::CONST_I32", "0" ]	WebAssemblyFastISel1	fastMaterializeConstant	WebAssembly	Virtual ISA	LLVM	8,370	124	1	[]
[ "<s>", "static", "sbitmap", "rs6000_get_separate_components", "(", "void", ")", "{", "rs6000_stack_t", "*", "info", "=", "rs6000_stack_info", "(", ")", ";", "if", "(", "WORLD_SAVE_P", "(", "info", ")", ")", "return", "NULL", ";", "gcc_assert", "(", "!", "(",...	[ "Implement", "TARGET_SHRINK_WRAP_GET_SEPARATE_COMPONENTS", "." ]	[ "rs6000", "64", "4", "8", "8", "32", "0x8000", "0x7fff", "1", "64", "0x8000", "0x7fff", "0x8000", "0x7fff", "0", "2" ]	rs60007	rs6000_get_separate_components	rs6000	CPU	GCC	8,371	427	1	[]
[ "<s>", "static", "void", "workaround_arc_anomaly", "(", "void", ")", "{", "rtx_insn", "", "insn", ",", "", "succ0", ";", "for", "(", "insn", "=", "get_insns", "(", ")", ";", "insn", ";", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")", "{", "succ0"...	[ "The", "same", "functionality", "as", "arc_hazard", ".", "It", "is", "called", "in", "machine", "reorg", "before", "any", "other", "optimization", ".", "Hence", ",", "the", "NOP", "size", "is", "taken", "into", "account", "when", "doing", "branch", "shorteni...	[ "arc" ]	arc6	workaround_arc_anomaly	arc	MPU	GCC	8,372	167	1	[]
[ "<s>", "static", "bool", "avr_cannot_modify_jumps_p", "(", "void", ")", "{", "if", "(", "reload_completed", "&&", "cfun", "->", "machine", "&&", "cfun", "->", "machine", "->", "is_naked", ")", "{", "return", "true", ";", "}", "return", "false", ";", "}", ...	[ "Implement", "`", "TARGET_CANNOT_MODITY_JUMPS_P", "'", "." ]	[ "avr" ]	avr	avr_cannot_modify_jumps_p	avr	MPU	GCC	8,373	30	1	[]
[ "<s>", "void", "LC3InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", ...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "LC3", "LC3", "LC3::LDR", "0" ]	LC3InstrInfo	loadRegFromStackSlot	LC3	CPU	LLVM	8,374	65	1	[]
[ "<s>", "rtx", "function_value", "(", "tree", "valtype", ",", "tree", "func", "ATTRIBUTE_UNUSED", ",", "enum", "machine_mode", "mode", ")", "{", "unsigned", "int", "regnum", ",", "dummy", ";", "enum", "mode_class", "class", ";", "gcc_assert", "(", "!", "valty...	[ "Handle", "FUNCTION_VALUE", ",", "FUNCTION_OUTGOING_VALUE", ",", "and", "LIBCALL_VALUE", "macros", ".", "For", "v9", ",", "function", "return", "values", "are", "subject", "to", "the", "same", "rules", "as", "arguments", ",", "except", "that", "up", "to", "32"...	[ "alpha", "0", "32", "2", "32", "33" ]	alpha3	function_value	alpha	MPU	GCC	8,375	170	1	[]
[ "<s>", "static", "int", "get_element_number", "(", "tree", "vec_type", ",", "tree", "arg", ")", "{", "unsigned", "HOST_WIDE_INT", "elt", ",", "max", "=", "TYPE_VECTOR_SUBPARTS", "(", "vec_type", ")", "-", "1", ";", "if", "(", "!", "host_integerp", "(", "ar...	[ "Return", "the", "integer", "constant", "in", "ARG", ".", "Constrain", "it", "to", "be", "in", "the", "range", "of", "the", "subparts", "of", "VEC_TYPE", ";", "issue", "an", "error", "if", "not", "." ]	[ "i386", "1", "1", "1", "\"selector must be an integer constant in the range 0..%wi\"", "0" ]	i3863	get_element_number	i386	CPU	GCC	8,376	65	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"SI optimize exec mask operations\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "AMDGPU", "\"SI optimize exec mask operations\"" ]	SIOptimizeExecMasking	getPassName	AMDGPU	GPU	LLVM	8,377	11	1	[]
[ "<s>", "static", "void", "aarch64_asm_output_variant_pcs", "(", "FILE", "", "stream", ",", "const", "tree", "decl", ",", "const", "char", "", "name", ")", "{", "if", "(", "TREE_CODE", "(", "decl", ")", "==", "FUNCTION_DECL", ")", "{", "arm_pcs", "pcs", ...	[ "Output", ".variant_pcs", "for", "aarch64_vector_pcs", "function", "symbols", "." ]	[ "aarch64", "\"\\t.variant_pcs\\t\"", "\"\\n\"" ]	aarch64	aarch64_asm_output_variant_pcs	aarch64	CPU	GCC	8,378	78	1	[]
[ "<s>", "SDValue", "AArch64TargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "Small...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "AArch64", "AArch64", "ISD::OutputArg", "16", "4", "1", "0", "\"Only register-returns should be created by PCS\"", "\"Unknown loc info\"", "ISD::ANY_EXTEND", "ISD::BITCAST", "1", "0", "AArch64ISD::Ret", "MVT::Other" ]	AArch64ISelLowering109	LowerReturn	AArch64	CPU	LLVM	8,379	341	1	[]
[ "<s>", "bool", "RISCVRegisterInfo", "::", "hasReservedSpillSlot", "(", "const", "MachineFunction", "&", "MF", ",", "Register", "Reg", ",", "int", "&", "FrameIdx", ")", "const", "{", "const", "auto", "*", "RVFI", "=", "MF", ".", "getInfo", "<", "RISCVMachineF...	[ "Return", "true", "if", "target", "has", "reserved", "a", "spill", "slot", "in", "the", "stack", "frame", "of", "the", "given", "function", "for", "the", "specified", "register", "." ]	[ "RISCV", "RISCV", "RISCV" ]	RISCVRegisterInfo19	hasReservedSpillSlot	RISCV	CPU	LLVM	8,380	78	1	[]
[ "<s>", "enum", "rtx_code", "s390_reverse_condition", "(", "machine_mode", "mode", ",", "enum", "rtx_code", "code", ")", "{", "if", "(", "mode", "==", "CCVFALLmode", "\|\|", "mode", "==", "CCVFANYmode", "\|\|", "mode", "==", "CCSFPSmode", ")", "return", "reverse_co...	[ "Invert", "the", "comparison", "CODE", "applied", "to", "a", "CC", "mode", ".", "This", "is", "only", "safe", "if", "we", "know", "whether", "there", "result", "was", "created", "by", "a", "floating", "point", "compare", "or", "not", ".", "For", "the", ...	[ "s390" ]	s390	s390_reverse_condition	s390	MPU	GCC	8,381	55	1	[]
[ "<s>", "void", "thumb1_gen_const_int", "(", "rtx", "op0", ",", "HOST_WIDE_INT", "op1", ")", "{", "bool", "mov_done_p", "=", "false", ";", "int", "i", ";", "for", "(", "i", "=", "0", ";", "i", "<", "3", ";", "i", "++", ")", "{", "int", "byte", "="...	[ "Emit", "a", "sequence", "of", "movs/adds/shift", "to", "produce", "a", "32-bit", "constant", ".", "Avoid", "generating", "useless", "code", "when", "one", "of", "the", "bytes", "is", "zero", "." ]	[ "arm", "0", "3", "8", "3", "0xff", "8", "0xff", "0xff", "0xff" ]	arm	thumb1_gen_const_int	arm	CPU	GCC	8,382	151	1	[]
[ "<s>", "static", "void", "s390_asm_file_start", "(", "void", ")", "{", "s390_asm_output_machine_for_arch", "(", "asm_out_file", ")", ";", "}", "</s>" ]	[ "Implement", "TARGET_ASM_FILE_START", "." ]	[ "s390" ]	s3905	s390_asm_file_start	s390	MPU	GCC	8,383	13	1	[]
[ "<s>", "int", "AMDGPUFrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "unsigned", "&", "FrameReg", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "("...	[ "getFrameIndexReference", "-", "This", "method", "should", "return", "the", "base", "register", "and", "offset", "used", "to", "reference", "a", "frame", "index", "location", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "2", "4", "1", "4", "1", "4" ]	AMDGPUFrameLowering1	getFrameIndexReference	AMDGPU	GPU	LLVM	8,384	173	1	[]
[ "<s>", "void", "PTXInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MII", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*",...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "PTX", "PTX", "\"storeRegToStackSlot should not be called for PTX\"" ]	PTXInstrInfo4	storeRegToStackSlot	PTX	GPU	LLVM	8,385	41	1	[]
[ "<s>", "bool", "MipsTargetLowering", "::", "isLegalAddressingMode", "(", "const", "AddrMode", "&", "AM", ",", "Type", "*", "Ty", ",", "unsigned", "AS", ")", "const", "{", "if", "(", "AM", ".", "BaseGV", ")", "return", "false", ";", "switch", "(", "AM", ...	[ "isLegalAddressingMode", "-", "Return", "true", "if", "the", "addressing", "mode", "represented", "by", "AM", "is", "legal", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]	[ "Mips", "Mips", "0", "1" ]	MipsISelLowering94	isLegalAddressingMode	Mips	CPU	LLVM	8,386	65	1	[]
[ "<s>", "static", "bool", "rs6000_hard_regno_call_part_clobbered", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "if", "(", "TARGET_32BIT", "&&", "TARGET_POWERPC64", "&&", "GET_MODE_SIZE", "(", "mode", ")", ">", "4", "&&", "INT_REGNO_P", ...	[ "Implement", "TARGET_HARD_REGNO_CALL_PART_CLOBBERED", "." ]	[ "powerpcspe", "4", "8" ]	powerpcspe	rs6000_hard_regno_call_part_clobbered	powerpcspe	CPU	GCC	8,387	62	1	[]
[ "<s>", "void", "AArch64TTIImpl", "::", "getPeelingPreferences", "(", "Loop", "*", "L", ",", "ScalarEvolution", "&", "SE", ",", "TTI", "::", "PeelingPreferences", "&", "PP", ")", "{", "BaseT", "::", "getPeelingPreferences", "(", "L", ",", "SE", ",", "PP", "...	[ "Get", "target-customized", "preferences", "for", "the", "generic", "loop", "peeling", "transformation", "." ]	[ "AArch64", "AArch64" ]	AArch64TargetTransformInfo	getPeelingPreferences	AArch64	CPU	LLVM	8,388	32	1	[]
[ "<s>", "const", "MCExpr", "", "PPCAIXAsmPrinter", "::", "lowerConstant", "(", "const", "Constant", "", "CV", ")", "{", "if", "(", "const", "Function", "", "F", "=", "dyn_cast", "<", "Function", ">", "(", "CV", ")", ")", "{", "MCSymbolXCOFF", "", "F...	[ "Lower", "the", "specified", "LLVM", "Constant", "to", "an", "MCExpr", "." ]	[ "PowerPC", "PPC", "PPC" ]	PPCAsmPrinter124	lowerConstant	PowerPC	CPU	LLVM	8,389	126	1	[]
[ "<s>", "static", "rtx", "move_to_de", "(", "int", "opno", ",", "rtx_insn", "*", "before", ")", "{", "rtx", "src", "=", "OP", "(", "opno", ")", ";", "machine_mode", "mode", "=", "GET_MODE", "(", "src", ")", ";", "rtx", "reg", ";", "if", "(", "mode",...	[ "Copy", "OP", "(", "opno", ")", "to", "E", "or", "DE", ",", "placing", "any", "generated", "insns", "before", "BEFORE", ".", "Returns", "E/DE", "RTX", "." ]	[ "rl78" ]	rl78	move_to_de	rl78	MPU	GCC	8,390	122	1	[]
[ "<s>", "SDValue", "TPCSelectionDAGInfo", "::", "EmitTargetCodeForMemcpy", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "unsigned", "Align"...	[ "Emit", "target-specific", "code", "that", "performs", "a", "memcpy", "." ]	[ "TPC", "TPC", "\"Size in memset call must be a compile time constant\"", "\"Cannot memcpy between different address spaces\"", "1", "2", "\"memcpy may be called only for local memory\"", "1", "4", "256", "0", "\"Size in memcpy must be a multiple of space unit\"", "1", "MVT::i32", "MVT::v...	TPCSelectionDAGInfo	EmitTargetCodeForMemcpy	TPC	Virtual ISA	LLVM	8,391	287	1	[]
[ "<s>", "rtx", "frv_dynamic_chain_address", "(", "rtx", "frame", ")", "{", "cfun", "->", "machine", "->", "frame_needed", "=", "1", ";", "return", "frame", ";", "}", "</s>" ]	[ "The", "default", "is", "correct", ",", "but", "we", "need", "to", "make", "sure", "the", "frame", "gets", "created", "." ]	[ "frv", "1" ]	frv	frv_dynamic_chain_address	frv	VLIW	GCC	8,392	19	1	[]
[ "<s>", "CCAssignFn", "*", "AMDGPUCallLowering", "::", "CCAssignFnForCall", "(", "CallingConv", "::", "ID", "CC", ",", "bool", "IsVarArg", ")", "{", "switch", "(", "CC", ")", "{", "case", "CallingConv", "::", "AMDGPU_KERNEL", ":", "case", "CallingConv", "::", ...	[ "Selects", "the", "correct", "CCAssignFn", "for", "a", "given", "CallingConvention", "value", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "\"Unsupported calling convention.\"" ]	AMDGPUISelLowering112	CCAssignFnForCall	AMDGPU	GPU	LLVM	8,393	83	1	[]
[ "<s>", "static", "void", "create_bif_order", "(", "void", ")", "{", "bif_order", "=", "(", "int", "", ")", "malloc", "(", "(", "curr_bif", "+", "1", ")", "", "sizeof", "(", "int", ")", ")", ";", "rbt_inorder_callback", "(", "&", "bifo_rbt", ",", "b...	[ "Create", "a", "mapping", "from", "function", "IDs", "in", "their", "final", "order", "to", "the", "order", "they", "appear", "in", "the", "built-in", "function", "file", "." ]	[ "rs6000", "1" ]	rs6000-gen-builtins	create_bif_order	rs6000	CPU	GCC	8,394	40	1	[]
[ "<s>", "void", "arc_print_operand_address", "(", "FILE", "*", "file", ",", "rtx", "addr", ")", "{", "register", "rtx", "base", ",", "index", "=", "0", ";", "switch", "(", "GET_CODE", "(", "addr", ")", ")", "{", "case", "REG", ":", "fputs", "(", "reg_...	[ "Print", "a", "memory", "address", "as", "an", "operand", "to", "reference", "that", "memory", "location", "." ]	[ "arc", "0", "\"@sda\"", "0", "0", "0", "1", "0", "0", "1", "0", "1", "0", "1", "1", "0", "0", "1", "0", "1", "0", "0", "1", "0", "0" ]	arc6	arc_print_operand_address	arc	MPU	GCC	8,395	423	1	[]
[ "<s>", "void", "ARMTargetELFStreamer", "::", "emitLabel", "(", "MCSymbol", "*", "Symbol", ")", "{", "ARMELFStreamer", "&", "Streamer", "=", "getStreamer", "(", ")", ";", "if", "(", "!", "Streamer", ".", "IsThumb", ")", "return", ";", "Streamer", ".", "getA...	[ "Emit", "a", "label", "for", "Symbol", "into", "the", "current", "section", "." ]	[ "ARM", "ARM", "ARM" ]	ARMELFStreamer (2)	emitLabel	ARM	CPU	LLVM	8,396	76	1	[]
[ "<s>", "static", "int", "frv_arg_partial_bytes", "(", "cumulative_args_t", "cum", ",", "const", "function_arg_info", "&", "arg", ")", "{", "machine_mode", "xmode", "=", "(", "arg", ".", "mode", "==", "BLKmode", ")", "?", "SImode", ":", "arg", ".", "mode", ...	[ "A", "C", "expression", "for", "the", "number", "of", "words", ",", "at", "the", "beginning", "of", "an", "argument", ",", "must", "be", "put", "in", "registers", ".", "The", "value", "must", "be", "zero", "for", "arguments", "that", "are", "passed", "...	[ "frv", "1", "1", "1", "0", "\"frv_arg_partial_bytes: %d\\n\"" ]	frv	frv_arg_partial_bytes	frv	VLIW	GCC	8,397	112	1	[]
[ "<s>", "void", "alpha_expand_movmisalign", "(", "enum", "machine_mode", "mode", ",", "rtx", "*", "operands", ")", "{", "if", "(", "MEM_P", "(", "operands", "[", "1", "]", ")", ")", "{", "rtx", "tmp", ";", "if", "(", "register_operand", "(", "operands", ...	[ "Implement", "the", "movmisalign", "patterns", ".", "One", "of", "the", "operands", "is", "a", "memory", "that", "is", "not", "naturally", "aligned", ".", "Emit", "instructions", "to", "load", "it", "." ]	[ "alpha", "1", "0", "0", "1", "8", "0", "0", "0", "0", "0", "1", "1", "1", "0", "1", "8", "0" ]	alpha3	alpha_expand_movmisalign	alpha	MPU	GCC	8,398	153	1	[]
[ "<s>", "static", "bool", "expand_vec_perm_pblendv", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "unsigned", "i", ",", "which", ",", "nelt", "=", "d", "->", "nelt", ";", "struct", "expand_vec_perm_d", "dcopy", ",", "dcopy1", ";", "machine_mode", "...	[ "A", "subroutine", "of", "ix86_expand_vec_perm_const_1", ".", "Try", "to", "simplify", "the", "permutation", "using", "the", "SSE4_1", "pblendv", "instruction", ".", "Potentially", "reduces", "permutation", "from", "2", "pshufb", "and", "or", "to", "1", "pshufb", ...	[ "i386", "32", "16", "8", "4", "0", "0", "1", "2", "1", "2", "16", "2", "0", "1", "16", "2", "0" ]	i386-expand1	expand_vec_perm_pblendv	i386	CPU	GCC	8,399	402	1	[]

[ "<s>", "EVT", "HexagonTargetLowering", "::", "getOptimalMemOpType", "(", "uint64_t", "Size", ",", "unsigned", "DstAlign", ",", "unsigned", "SrcAlign", ",", "bool", "IsMemset", ",", "bool", "ZeroMemset", ",", "bool", "MemcpyStrSrc", ",", "const", "AttributeList", "...

[ "It", "returns", "EVT", ":", ":Other", "if", "the", "type", "should", "be", "determined", "using", "generic", "target-independent", "logic", "." ]

[ "Hexagon", "Hexagon", "0", "8", "8", "8", "MVT::i64", "4", "4", "4", "MVT::i32", "2", "2", "2", "MVT::i16", "MVT::Other" ]

HexagonISelLowering104

getOptimalMemOpType

Hexagon

DSP

LLVM

8,300

149

1

[]

[ "<s>", "bool", "GBZ80TargetLowering", "::", "getPostIndexedAddressParts", "(", "SDNode", "*", "N", ",", "SDNode", "*", "Op", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ",", "ISD", "::", "MemIndexedMode", "&", "AM", ",", "SelectionDAG", "&", ...

[ "Returns", "true", "by", "value", ",", "base", "pointer", "and", "offset", "pointer", "and", "addressing", "mode", "by", "reference", "if", "this", "node", "can", "be", "combined", "with", "a", "load", "/", "store", "to", "form", "a", "post-indexed", "load...

[ "GBZ80", "GB", "ISD::MemIndexedMode", "ISD::NON_EXTLOAD", "MVT::i8", "ISD::ADD", "ISD::SUB", "1", "ISD::SUB", "1", "0", "MVT::i16", "ISD::POST_INC", "1", "0", "MVT::i16", "ISD::POST_DEC" ]

GBZ80ISelLowering

getPostIndexedAddressParts

GBZ80

MPU

LLVM

8,301

290

1

[]

[ "<s>", "static", "void", "cr16_compute_save_regs", "(", "void", ")", "{", "unsigned", "int", "regno", ";", "current_frame_info", ".", "last_reg_to_save", "=", "-", "1", ";", "current_frame_info", ".", "reg_size", "=", "0", ";", "if", "(", "FUNC_IS_NORETURN_P", ...

[ "Compute", "values", "for", "the", "array", "current_frame_info.save_regs", "and", "the", "variable", "current_frame_info.reg_size", ".", "The", "index", "of", "current_frame_info.save_regs", "is", "numbers", "of", "register", ",", "each", "will", "get", "1", "if", ...

[ "cr16", "1", "0", "0", "0", "1", "1", "0", "1", "0", "0", "1", "0", "1" ]

cr16

cr16_compute_save_regs

cr16

MPU

GCC

8,302

270

1

[]

[ "<s>", "MCExpr", "const", "&", "HexagonMCInstrInfo", "::", "getExpr", "(", "MCExpr", "const", "&", "Expr", ")", "{", "const", "auto", "&", "HExpr", "=", "cast", "<", "HexagonMCExpr", ">", "(", "Expr", ")", ";", "assert", "(", "HExpr", ".", "getExpr", "...

[ "Implementation", "of", "the", "SCEVPredicate", "interface", "." ]

[ "Hexagon", "Hexagon", "Hexagon" ]

HexagonMCInstrInfo (2)1

getExpr

Hexagon

DSP

LLVM

8,303

44

1

[]

[ "<s>", "bool", "ARMBaseInstrInfo", "::", "getExtractSubregLikeInputs", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "DefIdx", ",", "RegSubRegPairAndIdx", "&", "InputReg", ")", "const", "{", "assert", "(", "DefIdx", "<", "MI", ".", "getDesc", "(", ...

[ "Target-dependent", "implementation", "of", "getExtractSubregInputs", "." ]

[ "ARM", "ARM", "\"Invalid definition index\"", "\"Invalid kind of instruction\"", "ARM::VMOVRRD", "2", "0", "ARM::ssub_0", "ARM::ssub_1", "\"Target dependent opcode missing\"" ]

ARMBaseInstrInfo1

getExtractSubregLikeInputs

ARM

CPU

LLVM

8,304

130

1

[]

[ "<s>", "const", "char", "*", "Nios2TargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "case", "Nios2ISD", "::", "Hi", ":", "return", "\"Nios2ISD::Hi\"", ";", "case", "Nios2ISD", "::", ...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "Nios2", "Nios2", "Nios2ISD::Hi", "\"Nios2ISD::Hi\"", "Nios2ISD::Lo", "\"Nios2ISD::Lo\"", "Nios2ISD::Ret", "\"Nios2ISD::Ret\"" ]

Nios2ISelLowering

getTargetNodeName

Nios2

MPU

LLVM

8,305

46

1

[]

[ "<s>", "bool", "nds32_rtx_costs_impl", "(", "rtx", "x", ",", "int", "code", ",", "int", "outer_code", ",", "int", "opno", "ATTRIBUTE_UNUSED", ",", "int", "*", "total", ",", "bool", "speed", ")", "{", "if", "(", "speed", ")", "goto", "performance_cost", "...

[ "This", "target", "hook", "describes", "the", "relative", "costs", "of", "RTL", "expressions", ".", "Return", "'true", "'", "when", "all", "subexpressions", "of", "x", "have", "been", "processed", ".", "Return", "'false", "'", "to", "sum", "the", "costs", ...

[ "nds32", "0", "1", "7", "1", "0", "1", "2", "1", "2", "1", "2", "1", "1", "2", "1", "1", "2", "1", "1", "2", "1" ]

nds32-cost2

nds32_rtx_costs_impl

nds32

CPU

GCC

8,306

341

1

[]

[ "<s>", "void", "PPCAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "PPC", "::", "RLWINM", ")", "{", "unsigned", "char", "SH", "=", "MI", "->", "getOperand", "(...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "PowerPC", "PPC", "PPC::RLWINM", "2", "3", "4", "31", "0", "31", "\"\\tslwi \"", "31", "32", "31", "\"\\tsrwi \"", "32", "0", "\", \"", "1", "\", \"", "PPC::OR", "PPC::OR8", "1", "2", "\"\\tmr \"", "0", "\", \"", "1", "PPC::RLDICR", "2", "3", "63", "\"\\...

PPCAsmPrinter107

EmitInstruction

PowerPC

CPU

LLVM

8,307

363

1

[]

[ "<s>", "virtual", "bool", "isFMAFasterThanFMulAndFAdd", "(", "EVT", "VT", ")", "const", "{", "return", "false", ";", "}", "</s>" ]

[ "Return", "true", "if", "an", "FMA", "operation", "is", "faster", "than", "a", "pair", "of", "fmul", "and", "fadd", "instructions", "." ]

[ "ARM" ]

ARMISelLowering101

isFMAFasterThanFMulAndFAdd

ARM

CPU

LLVM

8,308

13

1

[]

[ "<s>", "static", "int", "ix86_function_regparm", "(", "const_tree", "type", ",", "const_tree", "decl", ")", "{", "tree", "attr", ";", "int", "regparm", ";", "unsigned", "int", "ccvt", ";", "if", "(", "TARGET_64BIT", ")", "return", "(", "ix86_function_type_abi"...

[ "Return", "the", "regparm", "value", "for", "a", "function", "with", "the", "indicated", "TYPE", "and", "DECL", ".", "DECL", "may", "be", "NULL", "when", "calling", "function", "indirectly", "or", "considering", "a", "libcall", "." ]

[ "i386", "0", "\"regparm\"", "0", "2", "0", "1", "0", "0", "3", "2", "3", "2", "2", "1", "0" ]

i386

ix86_function_regparm

i386

CPU

GCC

8,309

326

1

[]

[ "<s>", "SDValue", "ARMSelectionDAGInfo", "::", "EmitTargetCodeForMemset", "(", "SelectionDAG", "&", "DAG", ",", "DebugLoc", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "unsigned", "Align", ",", "boo...

[ "Emit", "target-specific", "code", "that", "performs", "a", "memset", "." ]

[ "ARM", "ARM", "ARM", "ARM", "MVT::i32", "ISD::TRUNCATE", "MVT::i32", "ISD::ZERO_EXTEND", "MVT::i32", "0" ]

ARMSelectionDAGInfo23

EmitTargetCodeForMemset

ARM

CPU

LLVM

8,310

342

1

[]

[ "<s>", "bool", "RV16KTargetLowering", "::", "IsEligibleForTailCallOptimization", "(", "CCState", "&", "CCInfo", ",", "CallLoweringInfo", "&", "CLI", ",", "MachineFunction", "&", "MF", ",", "const", "SmallVector", "<", "CCValAssign", ",", "16", ">", "&", "ArgLocs",...

[ "IsEligibleForTailCallOptimization", "-", "Check", "whether", "the", "call", "is", "eligible", "for", "tail", "call", "optimization", "." ]

[ "RV16K", "RV16K", "16", "\"disable-tail-calls\"", "\"true\"", "0", "0", "RV16K" ]

RV16KISelLowering

IsEligibleForTailCallOptimization

RV16K

Virtual ISA

LLVM

8,311

281

1

[]

[ "<s>", "void", "X86AsmBackend", "::", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "MCInst", "&", "Res", ")", "const", "{", "bool", "is16BitMode", "=", "STI", ".", "getFeatureBits", "(", ")", "[...

[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]

[ "X86", "X86", "X86::Mode16Bit", "256", "\"\\n\"", "\"unexpected instruction to relax: \"" ]

X86AsmBackend (2)

relaxInstruction

X86

CPU

LLVM

8,312

103

1

[]

[ "<s>", "int", "getLength", "(", ")", "{", "return", "length", ";", "}", "</s>" ]

[ "Return", "the", "number", "of", "bytes", "of", "data", "in", "this", "stream", "." ]

[ "TPC" ]

TPCCostModelEmitter

getLength

TPC

Virtual ISA

LLVM

8,313

9

1

[]

[ "<s>", "bool", "n9_2r1w_consumed_by_ex_dep_p", "(", "rtx_insn", "*", "consumer", ",", "rtx", "def_reg", ")", "{", "rtx", "use_rtx", ";", "switch", "(", "get_attr_type", "(", "consumer", ")", ")", "{", "case", "TYPE_ALU", ":", "if", "(", "movd44_even_dep_p", ...

[ "Check", "the", "dependency", "between", "the", "producer", "defining", "DEF_REG", "and", "CONSUMER", "requiring", "input", "operand", "at", "EX", "." ]

[ "nds32", "0", "0" ]

nds32-pipelines-auxiliary5

n9_2r1w_consumed_by_ex_dep_p

nds32

CPU

GCC

8,314

353

1

[]

[ "<s>", "void", "NVPTXInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "DebugLoc", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{"...

[ "}", "Branch", "Analysis", "&", "Modification" ]

[ "NVPTX", "NVPTX", "\"Copy one register into another with a different width\"", "NVPTX::Int1RegsRegClass", "NVPTX::IMOV1rr", "NVPTX::Int16RegsRegClass", "NVPTX::IMOV16rr", "NVPTX::Int32RegsRegClass", "NVPTX::Int32RegsRegClass", "NVPTX::IMOV32rr", "NVPTX::BITCONVERT_32_F2I", "NVPTX::Int64RegsReg...

NVPTXInstrInfo27

copyPhysReg

NVPTX

GPU

LLVM

8,315

283

1

[]

[ "<s>", "void", "X86PassConfig", "::", "addPreEmitPass2", "(", ")", "{", "addPass", "(", "createX86RetpolineThunksPass", "(", ")", ")", ";", "const", "Triple", "&", "TT", "=", "TM", "->", "getTargetTriple", "(", ")", ";", "if", "(", "!", "TT", ".", "isOSD...

[ "Targets", "may", "add", "passes", "immediately", "before", "machine", "code", "is", "emitted", "in", "this", "callback", "." ]

[ "X86", "X86", "X86" ]

X86TargetMachine102

addPreEmitPass2

X86

CPU

LLVM

8,316

49

1

[]

[ "<s>", "rtx", "mips_pic_base_register", "(", "rtx", "temp", ")", "{", "if", "(", "!", "TARGET_MIPS16", ")", "return", "pic_offset_table_rtx", ";", "if", "(", "currently_expanding_to_rtl", ")", "return", "mips16_gp_pseudo_reg", "(", ")", ";", "if", "(", "can_crea...

[ "Return", "a", "base", "register", "that", "holds", "pic_offset_table_rtx", ".", "TEMP", ",", "if", "nonnull", ",", "is", "a", "scratch", "Pmode", "base", "register", "." ]

[ "mips" ]

mips

mips_pic_base_register

mips

CPU

GCC

8,317

61

1

[]

[ "<s>", "DecodeStatus", "BPFDisassembler", "::", "getInstruction", "(", "MCInst", "&", "Instr", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "VStream", ",", "raw_ostream", "&",...

[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]

[ "BPF", "BPF", "BPF", "BPF::LD_imm64", "16", "0", "16", "12", "0", "13", "8", "14", "16", "15", "24", "12", "24", "13", "16", "14", "8", "15", "0", "1", "BPF::LD_ABS_B", "BPF::LD_ABS_H", "BPF::LD_ABS_W", "BPF::LD_IND_B", "BPF::LD_IND_H", "BPF::LD_IND_W", "0...

BPFDisassembler3

getInstruction

BPF

Virtual ISA

LLVM

8,318

340

1

[]

[ "<s>", "rtx", "rs6000_gen_le_vsx_permute", "(", "rtx", "source", ",", "machine_mode", "mode", ")", "{", "if", "(", "FLOAT128_VECTOR_P", "(", "mode", ")", "||", "mode", "==", "TImode", ")", "return", "gen_rtx_ROTATE", "(", "mode", ",", "source", ",", "GEN_INT...

[ "Generate", "a", "permute", "rtx", "that", "represents", "an", "lxvd2x", ",", "stxvd2x", ",", "or", "xxpermdi", "for", "a", "VSX", "load", "or", "store", "operation", "." ]

[ "rs6000", "64" ]

rs60005

rs6000_gen_le_vsx_permute

rs6000

CPU

GCC

8,319

61

1

[]

[ "<s>", "void", "ARMPassConfig", "::", "addIRPasses", "(", ")", "{", "if", "(", "getARMSubtarget", "(", ")", ".", "isTargetNaCl", "(", ")", ")", "addPass", "(", "createInsertDivideCheckPass", "(", ")", ")", ";", "addPass", "(", "createAtomicExpandLoadLinkedPass",...

[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]

[ "ARM", "ARM", "ARM", "ARM", "ARM" ]

ARMTargetMachine97

addIRPasses

ARM

CPU

LLVM

8,320

85

1

[]

[ "<s>", "bool", "HexagonTargetLowering", "::", "allowsMisalignedMemoryAccesses", "(", "EVT", "VT", ",", "unsigned", "AddrSpace", ",", "Align", "Alignment", ",", "MachineMemOperand", "::", "Flags", "Flags", ",", "bool", "*", "Fast", ")", "const", "{", "MVT", "SVT"...

[ "Returns", "true", "if", "the", "target", "allows", "unaligned", "memory", "accesses", "of", "the", "specified", "type", "." ]

[ "Hexagon", "Hexagon" ]

HexagonISelLowering110

allowsMisalignedMemoryAccesses

Hexagon

DSP

LLVM

8,321

68

1

[]

[ "<s>", "const", "TargetRegisterClass", "*", "SNESRegisterInfo", "::", "getPointerRegClass", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Kind", ")", "const", "{", "return", "&", "SNES", "::", "MainRegsRegClass", ";", "}", "</s>" ]

[ "getPointerRegClass", "-", "Returns", "a", "TargetRegisterClass", "used", "for", "pointer", "values", "." ]

[ "SNES", "SNES", "SNES::MainRegsRegClass" ]

SNESRegisterInfo

getPointerRegClass

SNES

DSP

LLVM

8,322

24

1

[]

[ "<s>", "static", "void", "print_csky_value", "(", "FILE", "*", "f", ",", "rtx", "x", ")", "{", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "CONST_INT", ":", "fprintf", "(", "f", ",", "HOST_WIDE_INT_PRINT_HEX", ",", "INTVAL", "(", "x", ...

[ "Print", "a", "symbolic", "form", "of", "the", "constant", "X", "to", "the", "dump", "file", "F.", "This", "is", "used", "for", "dump", "output", "for", "-mconstpool", "in", "the", "target-dependent", "reorg", "pass", "." ]

[ "csky", "\"<0x%lx,0x%lx>\"", "2", "3", "\"<\"", "0", "1", "\">\"", "\"\\\"%s\\\"\"", "0", "\"`%s'\"", "0", "\"L%d\"", "0", "0", "0", "\"+\"", "1", "\"pc\"", "\"????\"" ]

csky

print_csky_value

csky

CPU

GCC

8,323

286

1

[]

[ "<s>", "unsigned", "getSubReg", "(", ")", "const", "{", "assert", "(", "isReg", "(", ")", "&&", "\"Wrong CountValue accessor\"", ")", ";", "return", "Contents", ".", "R", ".", "Sub", ";", "}", "</s>" ]

[ "Returns", "the", "physical", "register", "number", "of", "sub-register", "``", "Index", "''", "for", "physical", "register", "RegNo", "." ]

[ "RI5CY", "\"Wrong CountValue accessor\"" ]

PULPHardwareLoops

getSubReg

RI5CY

CPU

LLVM

8,324

23

1

[]

[ "<s>", "void", "AVRAsmBackend", "::", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ",", "bool", "IsPCRel", ")", "const", "{", "if", "(", "Value", "==", "0", ")", "...

[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]

[ "AVR", "AVR", "0", "8", "8", "0", "0", "1", "\"Invalid fixup offset!\"", "0", "8", "0xff" ]

AVRAsmBackend21

applyFixup

AVR

MPU

LLVM

8,325

150

1

[]

[ "<s>", "unsigned", "encode", "(", "unsigned", "Val", ")", "const", "{", "return", "(", "Val", "&", "Mask", ")", "<<", "Shift", ";", "}", "</s>" ]

[ "Utility", "function", "to", "encode", "a", "Dwarf", "pair", "of", "LineDelta", "and", "AddrDeltas", "." ]

[ "AMDGPU" ]

AMDGPUAsmUtils6

encode

AMDGPU

GPU

LLVM

8,326

18

1

[]

[ "<s>", "void", "erase", "(", ")", "{", "while", "(", "!", "Items", ".", "empty", "(", ")", ")", "{", "TransformItem", "*", "TI", "=", "Items", ".", "pop_back_val", "(", ")", ";", "TI", "->", "erase", "(", ")", ";", "}", "}", "</s>" ]

[ "erase", "-", "Erases", "an", "element", "identified", "by", "Key", ",", "if", "it", "exists", "." ]

[ "TPC" ]

ScalarToIRF

erase

TPC

Virtual ISA

LLVM

8,327

33

1

[]

[ "<s>", "unsigned", "Cpu0SEInstrInfo", "::", "loadImmediate", "(", "int64_t", "Imm", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "II", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "*", "NewImm", ")", "const", "{", ...

[ "Emit", "a", "series", "of", "instructions", "to", "load", "an", "immediate", "." ]

[ "Cpu0", "Cpu0", "Cpu0", "32", "Cpu0::LUi", "Cpu0::ZERO", "Cpu0::AT", "Cpu0", "Cpu0", "InstSeq::const_iterator", "1", "16", "16", "16" ]

Cpu0SEInstrInfo

loadImmediate

Cpu0

CPU

LLVM

8,328

260

1

[]

[ "<s>", "bool", "AMDGPUPrintfRuntimeBindingImpl", "::", "run", "(", "Module", "&", "M", ")", "{", "Triple", "TT", "(", "M", ".", "getTargetTriple", "(", ")", ")", ";", "if", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "r600", ")", "retu...

[ "Run", "the", "analysis", "pass", "over", "a", "function", "and", "produce", "a", "dominator", "tree", "." ]

[ "AMDGPU", "AMDGPU", "\"printf\"" ]

AMDGPUPrintfRuntimeBinding8

run

AMDGPU

GPU

LLVM

8,329

131

1

[]

[ "<s>", "bool", "MipsTargetMachine", "::", "addPostRegAlloc", "(", "PassManagerBase", "&", "PM", ")", "{", "PM", ".", "add", "(", "createMipsExpandPseudoPass", "(", "*", "this", ")", ")", ";", "return", "true", ";", "}", "</s>" ]

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "register", "allocation", "pass", "pipeline", "but", "before", "prolog-epilog", "insertion", "." ]

[ "Mips", "Mips", "Mips" ]

MipsTargetMachine61

addPostRegAlloc

Mips

CPU

LLVM

8,330

25

1

[]

[ "<s>", "SDNode", "*", "AlphaDAGToDAGISel", "::", "getGlobalBaseReg", "(", ")", "{", "unsigned", "GlobalBaseReg", "=", "getInstrInfo", "(", ")", "->", "getGlobalBaseReg", "(", "MF", ")", ";", "return", "CurDAG", "->", "getRegister", "(", "GlobalBaseReg", ",", "...

[ "getGlobalBaseReg", "-", "Return", "a", "virtual", "register", "initialized", "with", "the", "the", "global", "base", "register", "value", "." ]

[ "Alpha", "Alpha" ]

AlphaISelDAGToDAG1

getGlobalBaseReg

Alpha

MPU

LLVM

8,331

39

1

[]

[ "<s>", "static", "AMDGPUOperand", "::", "Ptr", "CreateReg", "(", "const", "AMDGPUAsmParser", "*", "AsmParser", ",", "unsigned", "RegNo", ",", "SMLoc", "S", ",", "SMLoc", "E", ")", "{", "auto", "Op", "=", "std", "::", "make_unique", "<", "AMDGPUOperand", ">...

[ "CreateReg", "-", "Allocate", "a", "single", "virtual", "register", "for", "the", "given", "type", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU" ]

AMDGPUAsmParser1

CreateReg

AMDGPU

GPU

LLVM

8,332

70

1

[]

[ "<s>", "void", "SystemZCopyPhysRegs", "::", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "SystemZ", "SystemZ" ]

SystemZCopyPhysRegs

getAnalysisUsage

SystemZ

CPU

LLVM

8,333

25

1

[]

[ "<s>", "SDValue", "AMDGPUTargetLowering", "::", "CreateLiveInRegister", "(", "SelectionDAG", "&", "DAG", ",", "const", "TargetRegisterClass", "*", "RC", ",", "unsigned", "Reg", ",", "EVT", "VT", ")", "const", "{", "MachineFunction", "&", "MF", "=", "DAG", ".",...

[ "Helper", "function", "that", "adds", "Reg", "to", "the", "LiveIn", "list", "of", "the", "DAG", "'s", "MachineFunction", "." ]

[ "AMDGPU", "AMDGPU" ]

AMDGPUISelLowering (2)

CreateLiveInRegister

AMDGPU

GPU

LLVM

8,334

98

1

[]

[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "M68kInstrInfo", "::", "decomposeMachineOperandsTargetFlags", "(", "unsigned", "TF", ")", "const", "{", "return", "std", "::", "make_pair", "(", "TF", ",", "0u", ")", ";", "}", "</s>" ]

[ "Decompose", "the", "machine", "operand", "'s", "target", "flags", "into", "two", "values", "-", "the", "direct", "target", "flag", "value", "and", "any", "of", "bit", "flags", "that", "are", "applied", "." ]

[ "M68k", "M68k", "0u" ]

M68kInstrInfo (2)

decomposeMachineOperandsTargetFlags

M68k

MPU

LLVM

8,335

28

1

[]

[ "<s>", "opt_machine_mode", "arm_mode_to_pred_mode", "(", "machine_mode", "mode", ")", "{", "switch", "(", "GET_MODE_NUNITS", "(", "mode", ")", ")", "{", "case", "16", ":", "return", "V16BImode", ";", "case", "8", ":", "return", "V8BImode", ";", "case", "4", ...

[ "Return", "the", "mode", "for", "the", "MVE", "vector", "of", "predicates", "corresponding", "to", "MODE", "." ]

[ "arm", "16", "8", "4" ]

arm

arm_mode_to_pred_mode

arm

CPU

GCC

8,336

40

1

[]

[ "<s>", "const", "M88kInstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]

[ "TargetInstrInfo", "getter", "." ]

[ "M88k", "M88k" ]

M88kSubtarget

getInstrInfo

M88k

MPU

LLVM

8,337

14

1

[]

[ "<s>", "void", "PPCScoreboardHazardRecognizer", "::", "AdvanceCycle", "(", ")", "{", "ScoreboardHazardRecognizer", "::", "AdvanceCycle", "(", ")", ";", "}", "</s>" ]

[ "AdvanceCycle", "-", "This", "callback", "is", "invoked", "whenever", "the", "next", "top-down", "instruction", "to", "be", "scheduled", "can", "not", "issue", "in", "the", "current", "cycle", ",", "either", "because", "of", "latency", "or", "resource", "confl...

[ "PowerPC", "PPC" ]

PPCHazardRecognizers26

AdvanceCycle

PowerPC

CPU

LLVM

8,338

14

1

[]

[ "<s>", "static", "int", "sh_address_cost", "(", "rtx", "x", ",", "machine_mode", "mode", ",", "addr_space_t", "as", "ATTRIBUTE_UNUSED", ",", "bool", "speed", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "REG_P", "(", "x", ")", "&&", "REGNO", "(", "x", ")", "...

[ "Compute", "the", "cost", "of", "an", "address", ".", "For", "the", "SH", ",", "all", "valid", "addresses", "are", "the", "same", "cost", ".", "Use", "a", "slightly", "higher", "cost", "for", "reg", "+", "reg", "addressing", ",", "since", "it", "increa...

[ "sh", "2", "1", "0", "1", "0", "1", "2", "1", "0", "1", "0", "2", "1", "0", "2", "3", "1", "3", "10" ]

sh

sh_address_cost

sh

CPU

GCC

8,339

223

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"Set wave priority\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "AMDGPU", "\"Set wave priority\"" ]

AMDGPUSetWavePriority

getPassName

AMDGPU

GPU

LLVM

8,340

11

1

[]

[ "<s>", "int", "SparcRegisterInfo", "::", "getDwarfRegNum", "(", "unsigned", "RegNum", ",", "bool", "isEH", ")", "const", "{", "return", "SparcGenRegisterInfo", "::", "getDwarfRegNumFull", "(", "RegNum", ",", "0", ")", ";", "}", "</s>" ]

[ "Map", "a", "target", "register", "to", "an", "equivalent", "dwarf", "register", "number", "." ]

[ "Sparc", "Sparc", "Sparc", "0" ]

SparcRegisterInfo12

getDwarfRegNum

Sparc

CPU

LLVM

8,341

24

1

[]

[ "<s>", "MCInst", "X86InstrInfo", "::", "getNop", "(", ")", "const", "{", "MCInst", "Nop", ";", "Nop", ".", "setOpcode", "(", "X86", "::", "NOOP", ")", ";", "return", "Nop", ";", "}", "</s>" ]

[ "Return", "the", "noop", "instruction", "to", "use", "for", "a", "noop", "." ]

[ "X86", "X86", "X86::NOOP" ]

X86InstrInfo (2)3

getNop

X86

CPU

LLVM

8,342

24

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"Hexagon Constant Propagation\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "Hexagon", "\"Hexagon Constant Propagation\"" ]

HexagonConstPropagation

getPassName

Hexagon

DSP

LLVM

8,343

13

1

[]

[ "<s>", "void", "HexagonRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOp", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "&&", "\"...

[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]

[ "Hexagon", "Hexagon", "0", "\"Unexpected\"", "Hexagon", "0", "1", "Hexagon::PS_fia", "Hexagon::A2_addi", "1", "Hexagon::PS_fi", "Hexagon::A2_addi", "Hexagon::IntRegsRegClass", "Hexagon::A2_addi", "0", "1" ]

HexagonRegisterInfo31

eliminateFrameIndex

Hexagon

DSP

LLVM

8,344

354

1

[]

[ "<s>", "TargetLoweringObjectFile", "*", "getObjFileLowering", "(", ")", "const", "override", "{", "return", "TLOF", ".", "get", "(", ")", ";", "}", "</s>" ]

[ "Return", "information", "about", "object", "file", "lowering", "." ]

[ "TOY" ]

TOYTargetMachine1

getObjFileLowering

TOY

CPU

LLVM

8,345

16

1

[]

[ "<s>", "std", "::", "unique_ptr", "<", "SICacheControl", ">", "SICacheControl", "::", "create", "(", "const", "GCNSubtarget", "&", "ST", ")", "{", "GCNSubtarget", "::", "Generation", "Generation", "=", "ST", ".", "getGeneration", "(", ")", ";", "if", "(", ...

[ "This", "creates", "an", "identified", "struct", "." ]

[ "AMDGPU", "SI", "SI", "SI", "SI", "AMDGPU", "SI", "AMDGPU", "SI", "SI" ]

SIMemoryLegalizer11

create

AMDGPU

GPU

LLVM

8,346

115

1

[]

[ "<s>", "bool", "RISCVTargetLowering", "::", "hasAndNot", "(", "SDValue", "Y", ")", "const", "{", "EVT", "VT", "=", "Y", ".", "getValueType", "(", ")", ";", "if", "(", "VT", ".", "isVector", "(", ")", ")", "return", "false", ";", "return", "Subtarget", ...

[ "Return", "true", "if", "the", "target", "has", "a", "bitwise", "and-not", "operation", ":", "X", "=", "~A", "&", "B", "This", "can", "be", "used", "to", "simplify", "select", "or", "other", "instructions", "." ]

[ "RISCV", "RISCV" ]

RISCVISelLowering18

hasAndNot

RISCV

CPU

LLVM

8,347

47

1

[]

[ "<s>", "SDValue", "RISCVTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "report_fatal_error", "(", "\"unimplemented op...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "RISCV", "RISCV", "\"unimplemented operand\"", "ISD::GlobalAddress", "ISD::BlockAddress", "ISD::SELECT", "ISD::VASTART", "ISD::FRAMEADDR", "ISD::RETURNADDR" ]

RISCVISelLowering17

LowerOperation

RISCV

CPU

LLVM

8,348

110

1

[]

[ "<s>", "static", "bool", "ia64_libgcc_floating_mode_supported_p", "(", "machine_mode", "mode", ")", "{", "switch", "(", "mode", ")", "{", "case", "SFmode", ":", "case", "DFmode", ":", "return", "true", ";", "case", "XFmode", ":", "return", "false", ";", "ret...

[ "Implement", "TARGET_LIBGCC_FLOATING_MODE_SUPPORTED_P", "." ]

[ "ia64" ]

ia644

ia64_libgcc_floating_mode_supported_p

ia64

CPU

GCC

8,349

47

1

[]

[ "<s>", "TargetTransformInfo", "NVPTXTargetMachine", "::", "getTargetTransformInfo", "(", "const", "Function", "&", "F", ")", "const", "{", "return", "TargetTransformInfo", "(", "NVPTXTTIImpl", "(", "this", ",", "F", ")", ")", ";", "}", "</s>" ]

[ "Get", "a", "TargetTransformInfo", "implementation", "for", "the", "target", "." ]

[ "NVPTX", "NVPTX", "NVPTX" ]

NVPTXTargetMachine31

getTargetTransformInfo

NVPTX

GPU

LLVM

8,350

24

1

[]

[ "<s>", "bool", "OptimizeLEAPass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "bool", "Changed", "=", "false", ";", "if", "(", "DisableX86LEAOpt", "||", "!", "MF", ".", "getFunction", "(", ")", "->", "optForSize", "(", ")", "...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "X86", "X86", "X86", "X86" ]

X86OptimizeLEAs1

runOnMachineFunction

X86

CPU

LLVM

8,351

138

1

[]

[ "<s>", "static", "bool", "hppa_rtx_costs", "(", "rtx", "x", ",", "int", "code", ",", "int", "outer_code", ",", "int", "opno", "ATTRIBUTE_UNUSED", ",", "int", "*", "total", ",", "bool", "speed", "ATTRIBUTE_UNUSED", ")", "{", "int", "factor", ";", "switch", ...

[ "Compute", "a", "(", "partial", ")", "cost", "for", "rtx", "X", ".", "Return", "true", "if", "the", "complete", "cost", "has", "been", "computed", ",", "and", "false", "if", "subexpressions", "should", "be", "scanned", ".", "In", "either", "case", ",", ...

[ "pa", "0", "0", "1", "2", "2", "4", "0", "8", "3", "4", "0", "1", "8", "20", "14", "4", "0", "1", "60", "3", "0", "1", "1", "1" ]

pa4

hppa_rtx_costs

pa

CPU

GCC

8,352

395

1

[]

[ "<s>", "void", "mcore_print_operand_address", "(", "FILE", "*", "stream", ",", "rtx", "x", ")", "{", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "REG", ":", "fprintf", "(", "stream", ",", "\"(%s)\"", ",", "reg_names", "[", "REGNO", "(",...

[ "Print", "the", "operand", "address", "in", "x", "to", "the", "stream", "." ]

[ "mcore", "\"(%s)\"", "0", "1", "\"(%s,\"", "\")\"" ]

mcore3

mcore_print_operand_address

mcore

MPU

GCC

8,353

145

1

[]

[ "<s>", "const", "uint32_t", "*", "ARMBaseRegisterInfo", "::", "getThisReturnPreservedMask", "(", "CallingConv", "::", "ID", "CC", ")", "const", "{", "if", "(", "CC", "==", "CallingConv", "::", "GHC", ")", "return", "nullptr", ";", "return", "(", "STI", ".", ...

[ "getThisReturnPreservedMask", "-", "Returns", "a", "call", "preserved", "mask", "specific", "to", "the", "case", "that", "'returned", "'", "is", "on", "an", "i32", "first", "argument", "if", "the", "calling", "convention", "is", "one", "that", "can", "(", "p...

[ "ARM", "ARM" ]

ARMBaseRegisterInfo15

getThisReturnPreservedMask

ARM

CPU

LLVM

8,354

46

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"Mips VR4300 mulmul bugfix\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "Mips", "\"Mips VR4300 mulmul bugfix\"" ]

MipsMulMulBugPass

getPassName

Mips

CPU

LLVM

8,355

11

1

[]

[ "<s>", "void", "HexagonTargetLowering", "::", "LowerOperationWrapper", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "isHvxOperation", "(", "N", ")", ")", ...

[ "This", "callback", "is", "invoked", "by", "the", "type", "legalizer", "to", "legalize", "nodes", "with", "an", "illegal", "operand", "type", "but", "legal", "result", "types", "." ]

[ "Hexagon", "Hexagon", "ISD::STORE" ]

HexagonISelLowering103

LowerOperationWrapper

Hexagon

DSP

LLVM

8,356

76

1

[]

[ "<s>", "void", "initializePass", "(", ")", "override", "{", "pushTTIStack", "(", "this", ")", ";", "}", "</s>" ]

[ "initializePass", "-", "This", "method", "may", "be", "overriden", "by", "immutable", "passes", "to", "allow", "them", "to", "perform", "various", "initialization", "actions", "they", "require", "." ]

[ "PowerPC" ]

PPCTargetTransformInfo26

initializePass

PowerPC

CPU

LLVM

8,357

12

1

[]

[ "<s>", "void", "HexagonEarlyIfConversion", "::", "removeBlock", "(", "MachineBasicBlock", "*", "B", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"Removing block \"", "<<", "PrintMB", "(", "B", ")", "<<", "\"\\n\"", ")", ";", "MachineDomTreeNode", "*"...

[ "This", "method", "completely", "removes", "BB", "from", "all", "data", "structures", ",", "including", "all", "of", "the", "Loop", "objects", "it", "is", "nested", "in", "and", "our", "mapping", "from", "MachineBasicBlocks", "to", "loops", "." ]

[ "Hexagon", "Hexagon", "\"Removing block \"", "\"\\n\"", "4", "0" ]

HexagonEarlyIfConv15

removeBlock

Hexagon

DSP

LLVM

8,358

238

1

[]

[ "<s>", "bool", "SystemZInstrInfo", "::", "PredicateInstruction", "(", "MachineInstr", "&", "MI", ",", "ArrayRef", "<", "MachineOperand", ">", "Pred", ")", "const", "{", "assert", "(", "Pred", ".", "size", "(", ")", "==", "2", "&&", "\"Invalid condition\"", "...

[ "Convert", "the", "instruction", "into", "a", "predicated", "instruction", "." ]

[ "SystemZ", "SystemZ", "2", "\"Invalid condition\"", "0", "1", "0", "15", "\"Invalid predicate\"", "SystemZ::Trap", "SystemZ::CondTrap", "SystemZ::CC", "SystemZ::Return", "SystemZ::CondReturn", "SystemZ::CC", "SystemZ::CallJG", "0", "1", "1", "0", "SystemZ::CallBRCL", "Syste...

SystemZInstrInfo16

PredicateInstruction

SystemZ

CPU

LLVM

8,359

428

1

[]

[ "<s>", "SDValue", "Nios2TargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVe...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "Nios2", "Nios2", "ISD::OutputArg", "16", "Nios2", "4", "1", "0", "\"Can only return in registers!\"", "ISD::BITCAST", "1", "Nios2ISD::Ret", "MVT::Other" ]

Nios2ISelLowering

LowerReturn

Nios2

MPU

LLVM

8,360

285

1

[]

[ "<s>", "int", "SIInstrInfo", "::", "pseudoToMCOpcode", "(", "int", "Opcode", ")", "const", "{", "SIEncodingFamily", "Gen", "=", "subtargetEncodingFamily", "(", "ST", ")", ";", "if", "(", "(", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "SIInstrFlags", ...

[ "Return", "a", "target-specific", "opcode", "if", "Opcode", "is", "a", "pseudo", "instruction", "." ]

[ "AMDGPU", "SI", "SI", "SIInstrFlags::renamedInGFX9", "0", "AMDGPU", "SIEncodingFamily::GFX9", "SIInstrFlags::SDWA", "AMDGPU", "SIEncodingFamily::SDWA9", "SIEncodingFamily::SDWA", "SIInstrFlags::D16Buf", "SIEncodingFamily::GFX80", "AMDGPU::getMCOpcode", "1", "1", "1" ]

SIInstrInfo1

pseudoToMCOpcode

AMDGPU

GPU

LLVM

8,361

151

1

[]

[ "<s>", "bool", "HexagonSplitConst32AndConst64", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "const", "HexagonTargetObjectFile", "&", "TLOF", "=", "*", "static_cast", "<", "const", "HexagonTargetObjectFile", "*", ">", "(", "Fn", ".", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon::CONST32", "0", "1", "Hexagon::A2_tfrsi", "Hexagon::CONST64", "0", "1", "Hexagon::isub_lo", "Hexagon::isub_hi", "0xFFFFFFFF", "32", "0xFFFFFFFF", "Hexagon::A2_tfrsi", "Hexagon::A2_tfrsi" ]

HexagonSplitConst32AndConst6423

runOnMachineFunction

Hexagon

DSP

LLVM

8,362

372

1

[]

[ "<s>", "MachineBasicBlock", "*", "MSP430TargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "*", "MI", ",", "MachineBasicBlock", "*", "BB", ")", "const", "{", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "Op...

[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]

[ "MSP430", "MSP430", "MSP430::Shl8", "MSP430::Shl16", "MSP430::Sra8", "MSP430::Sra16", "MSP430::Srl8", "MSP430::Srl16", "MSP430::Select16", "MSP430::Select8", "\"Unexpected instr type to insert\"", "MSP430::JCC", "3", "MSP430::PHI", "0", "2", "1" ]

MSP430ISelLowering2

EmitInstrWithCustomInserter

MSP430

MPU

LLVM

8,363

374

1

[]

[ "<s>", "bool", "WebAssemblyMemIntrinsicResults", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "{", "dbgs", "(", ")", "<<", "\"********** Memory Intrinsic Results **********\\n\"", "<<", "\"********** Function: \"", "<<", "M...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "WebAssembly", "WebAssembly", "\"********** Memory Intrinsic Results **********\\n\"", "\"********** Function: \"", "WebAssembly", "WebAssembly", "\"MemIntrinsicResults expects liveness tracking\"", "\"Basic Block: \"", "WebAssembly::CALL_I32", "WebAssembly::CALL_I64" ]

WebAssemblyMemIntrinsicResults

runOnMachineFunction

WebAssembly

Virtual ISA

LLVM

8,364

205

1

[]

[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "if", "(", "F", ".", "getFnAttribute", "(", "\"mnop-mcount\"", ")", ".", "getValueA...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "SystemZ", "\"mnop-mcount\"", "\"true\"", "\"fentry-call\"", "\"true\"", "\"mnop-mcount only supported with fentry-call\"", "SystemZ" ]

SystemZISelDAGToDAG53

runOnMachineFunction

SystemZ

CPU

LLVM

8,365

74

1

[]

[ "<s>", "static", "int", "rs6000_emit_int_cmove", "(", "rtx", "dest", ",", "rtx", "op", ",", "rtx", "true_cond", ",", "rtx", "false_cond", ")", "{", "rtx", "condition_rtx", ",", "cr", ";", "if", "(", "GET_MODE", "(", "rs6000_compare_op0", ")", "!=", "SImode...

[ "Same", "as", "above", ",", "but", "for", "ints", "(", "isel", ")", "." ]

[ "rs6000", "0", "0", "1" ]

rs60003

rs6000_emit_int_cmove

rs6000

CPU

GCC

8,366

99

1

[]

[ "<s>", "void", "A57PBQPConstraints", "::", "apply", "(", "PBQPRAGraph", "&", "G", ")", "{", "MachineFunction", "&", "MF", "=", "G", ".", "getMetadata", "(", ")", ".", "MF", ";", "const", "TargetRegisterInfo", "&", "TRI", "=", "*", "MF", ".", "getTarget",...

[ "Apply", "the", "profile", "inference", "algorithm", "for", "a", "given", "function", "." ]

[ "AArch64", "AArch64::FMSUBSrrr", "AArch64::FMADDSrrr", "AArch64::FNMSUBSrrr", "AArch64::FNMADDSrrr", "AArch64::FMSUBDrrr", "AArch64::FMADDDrrr", "AArch64::FNMSUBDrrr", "AArch64::FNMADDDrrr", "0", "3", "AArch64::FMLAv2f32", "AArch64::FMLSv2f32", "0", "8", "\"Killing chain \"", "\" at ...

AArch64PBQPRegAlloc6

apply

AArch64

CPU

LLVM

8,367

374

1

[]

[ "<s>", "bool", "aarch64_bitmask_imm", "(", "HOST_WIDE_INT", "val_in", ",", "machine_mode", "mode", ")", "{", "unsigned", "HOST_WIDE_INT", "val", ",", "tmp", ",", "mask", ",", "first_one", ",", "next_one", ";", "int", "bits", ";", "val", "=", "aarch64_replicate...

[ "Return", "true", "if", "val", "is", "a", "valid", "bitmask", "immediate", "." ]

[ "aarch64", "1", "1", "32", "0xffffffff", "1", "0", "0", "26" ]

aarch64

aarch64_bitmask_imm

aarch64

CPU

GCC

8,368

185

1

[]

[ "<s>", "int", "first_reg_to_save", "(", "void", ")", "{", "int", "first_reg", ";", "for", "(", "first_reg", "=", "13", ";", "first_reg", "<=", "31", ";", "first_reg", "++", ")", "if", "(", "regs_ever_live", "[", "first_reg", "]", "&&", "(", "!", "call_...

[ "Return", "the", "first", "register", "that", "is", "required", "to", "be", "saved", ".", "16", "if", "none", "." ]

[ "rs6000", "13", "31", "0" ]

rs60003

first_reg_to_save

rs6000

CPU

GCC

8,369

88

1

[]

[ "<s>", "unsigned", "WebAssemblyFastISel", "::", "fastMaterializeConstant", "(", "const", "Constant", "*", "C", ")", "{", "if", "(", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "C", ")", ")", "{", "if", "(", "TLI", "....

[ "Emit", "a", "constant", "in", "a", "register", "using", "target-specific", "logic", ",", "such", "as", "constant", "pool", "loads", "." ]

[ "WebAssembly", "WebAssembly", "0", "0", "WebAssembly::I64RegClass", "WebAssembly::I32RegClass", "WebAssembly::CONST_I64", "WebAssembly::CONST_I32", "0" ]

WebAssemblyFastISel1

fastMaterializeConstant

WebAssembly

Virtual ISA

LLVM

8,370

124

1

[]

[ "<s>", "static", "sbitmap", "rs6000_get_separate_components", "(", "void", ")", "{", "rs6000_stack_t", "*", "info", "=", "rs6000_stack_info", "(", ")", ";", "if", "(", "WORLD_SAVE_P", "(", "info", ")", ")", "return", "NULL", ";", "gcc_assert", "(", "!", "(",...

[ "Implement", "TARGET_SHRINK_WRAP_GET_SEPARATE_COMPONENTS", "." ]

[ "rs6000", "64", "4", "8", "8", "32", "0x8000", "0x7fff", "1", "64", "0x8000", "0x7fff", "0x8000", "0x7fff", "0", "2" ]

rs60007

rs6000_get_separate_components

rs6000

CPU

GCC

8,371

427

1

[]

[ "<s>", "static", "void", "workaround_arc_anomaly", "(", "void", ")", "{", "rtx_insn", "*", "insn", ",", "*", "succ0", ";", "for", "(", "insn", "=", "get_insns", "(", ")", ";", "insn", ";", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")", "{", "succ0"...

[ "The", "same", "functionality", "as", "arc_hazard", ".", "It", "is", "called", "in", "machine", "reorg", "before", "any", "other", "optimization", ".", "Hence", ",", "the", "NOP", "size", "is", "taken", "into", "account", "when", "doing", "branch", "shorteni...

[ "arc" ]

arc6

workaround_arc_anomaly

arc

MPU

GCC

8,372

167

1

[]

[ "<s>", "static", "bool", "avr_cannot_modify_jumps_p", "(", "void", ")", "{", "if", "(", "reload_completed", "&&", "cfun", "->", "machine", "&&", "cfun", "->", "machine", "->", "is_naked", ")", "{", "return", "true", ";", "}", "return", "false", ";", "}", ...

[ "Implement", "`", "TARGET_CANNOT_MODITY_JUMPS_P", "'", "." ]

[ "avr" ]

avr

avr_cannot_modify_jumps_p

avr

MPU

GCC

8,373

30

1

[]

[ "<s>", "void", "LC3InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", ...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "LC3", "LC3", "LC3::LDR", "0" ]

LC3InstrInfo

loadRegFromStackSlot

LC3

CPU

LLVM

8,374

65

1

[]

[ "<s>", "rtx", "function_value", "(", "tree", "valtype", ",", "tree", "func", "ATTRIBUTE_UNUSED", ",", "enum", "machine_mode", "mode", ")", "{", "unsigned", "int", "regnum", ",", "dummy", ";", "enum", "mode_class", "class", ";", "gcc_assert", "(", "!", "valty...

[ "Handle", "FUNCTION_VALUE", ",", "FUNCTION_OUTGOING_VALUE", ",", "and", "LIBCALL_VALUE", "macros", ".", "For", "v9", ",", "function", "return", "values", "are", "subject", "to", "the", "same", "rules", "as", "arguments", ",", "except", "that", "up", "to", "32"...

[ "alpha", "0", "32", "2", "32", "33" ]

alpha3

function_value

alpha

MPU

GCC

8,375

170

1

[]

[ "<s>", "static", "int", "get_element_number", "(", "tree", "vec_type", ",", "tree", "arg", ")", "{", "unsigned", "HOST_WIDE_INT", "elt", ",", "max", "=", "TYPE_VECTOR_SUBPARTS", "(", "vec_type", ")", "-", "1", ";", "if", "(", "!", "host_integerp", "(", "ar...

[ "Return", "the", "integer", "constant", "in", "ARG", ".", "Constrain", "it", "to", "be", "in", "the", "range", "of", "the", "subparts", "of", "VEC_TYPE", ";", "issue", "an", "error", "if", "not", "." ]

[ "i386", "1", "1", "1", "\"selector must be an integer constant in the range 0..%wi\"", "0" ]

i3863

get_element_number

i386

CPU

GCC

8,376

65

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"SI optimize exec mask operations\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "AMDGPU", "\"SI optimize exec mask operations\"" ]

SIOptimizeExecMasking

getPassName

AMDGPU

GPU

LLVM

8,377

11

1

[]

[ "<s>", "static", "void", "aarch64_asm_output_variant_pcs", "(", "FILE", "*", "stream", ",", "const", "tree", "decl", ",", "const", "char", "*", "name", ")", "{", "if", "(", "TREE_CODE", "(", "decl", ")", "==", "FUNCTION_DECL", ")", "{", "arm_pcs", "pcs", ...

[ "Output", ".variant_pcs", "for", "aarch64_vector_pcs", "function", "symbols", "." ]

[ "aarch64", "\"\\t.variant_pcs\\t\"", "\"\\n\"" ]

aarch64

aarch64_asm_output_variant_pcs

aarch64

CPU

GCC

8,378

78

1

[]

[ "<s>", "SDValue", "AArch64TargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "Small...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "AArch64", "AArch64", "ISD::OutputArg", "16", "4", "1", "0", "\"Only register-returns should be created by PCS\"", "\"Unknown loc info\"", "ISD::ANY_EXTEND", "ISD::BITCAST", "1", "0", "AArch64ISD::Ret", "MVT::Other" ]

AArch64ISelLowering109

LowerReturn

AArch64

CPU

LLVM

8,379

341

1

[]

[ "<s>", "bool", "RISCVRegisterInfo", "::", "hasReservedSpillSlot", "(", "const", "MachineFunction", "&", "MF", ",", "Register", "Reg", ",", "int", "&", "FrameIdx", ")", "const", "{", "const", "auto", "*", "RVFI", "=", "MF", ".", "getInfo", "<", "RISCVMachineF...

[ "Return", "true", "if", "target", "has", "reserved", "a", "spill", "slot", "in", "the", "stack", "frame", "of", "the", "given", "function", "for", "the", "specified", "register", "." ]

[ "RISCV", "RISCV", "RISCV" ]

RISCVRegisterInfo19

hasReservedSpillSlot

RISCV

CPU

LLVM

8,380

78

1

[]

[ "<s>", "enum", "rtx_code", "s390_reverse_condition", "(", "machine_mode", "mode", ",", "enum", "rtx_code", "code", ")", "{", "if", "(", "mode", "==", "CCVFALLmode", "||", "mode", "==", "CCVFANYmode", "||", "mode", "==", "CCSFPSmode", ")", "return", "reverse_co...

[ "Invert", "the", "comparison", "CODE", "applied", "to", "a", "CC", "mode", ".", "This", "is", "only", "safe", "if", "we", "know", "whether", "there", "result", "was", "created", "by", "a", "floating", "point", "compare", "or", "not", ".", "For", "the", ...

[ "s390" ]

s390

s390_reverse_condition

s390

MPU

GCC

8,381

55

1

[]

[ "<s>", "void", "thumb1_gen_const_int", "(", "rtx", "op0", ",", "HOST_WIDE_INT", "op1", ")", "{", "bool", "mov_done_p", "=", "false", ";", "int", "i", ";", "for", "(", "i", "=", "0", ";", "i", "<", "3", ";", "i", "++", ")", "{", "int", "byte", "="...

[ "Emit", "a", "sequence", "of", "movs/adds/shift", "to", "produce", "a", "32-bit", "constant", ".", "Avoid", "generating", "useless", "code", "when", "one", "of", "the", "bytes", "is", "zero", "." ]

[ "arm", "0", "3", "8", "3", "0xff", "8", "0xff", "0xff", "0xff" ]

arm

thumb1_gen_const_int

arm

CPU

GCC

8,382

151

1

[]

[ "<s>", "static", "void", "s390_asm_file_start", "(", "void", ")", "{", "s390_asm_output_machine_for_arch", "(", "asm_out_file", ")", ";", "}", "</s>" ]

[ "Implement", "TARGET_ASM_FILE_START", "." ]

[ "s390" ]

s3905

s390_asm_file_start

s390

MPU

GCC

8,383

13

1

[]

[ "<s>", "int", "AMDGPUFrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "unsigned", "&", "FrameReg", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "("...

[ "getFrameIndexReference", "-", "This", "method", "should", "return", "the", "base", "register", "and", "offset", "used", "to", "reference", "a", "frame", "index", "location", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "2", "4", "1", "4", "1", "4" ]

AMDGPUFrameLowering1

getFrameIndexReference

AMDGPU

GPU

LLVM

8,384

173

1

[]

[ "<s>", "void", "PTXInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MII", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*",...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "PTX", "PTX", "\"storeRegToStackSlot should not be called for PTX\"" ]

PTXInstrInfo4

storeRegToStackSlot

PTX

GPU

LLVM

8,385

41

1

[]

[ "<s>", "bool", "MipsTargetLowering", "::", "isLegalAddressingMode", "(", "const", "AddrMode", "&", "AM", ",", "Type", "*", "Ty", ",", "unsigned", "AS", ")", "const", "{", "if", "(", "AM", ".", "BaseGV", ")", "return", "false", ";", "switch", "(", "AM", ...

[ "isLegalAddressingMode", "-", "Return", "true", "if", "the", "addressing", "mode", "represented", "by", "AM", "is", "legal", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]

[ "Mips", "Mips", "0", "1" ]

MipsISelLowering94

isLegalAddressingMode

Mips

CPU

LLVM

8,386

65

1

[]

[ "<s>", "static", "bool", "rs6000_hard_regno_call_part_clobbered", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "if", "(", "TARGET_32BIT", "&&", "TARGET_POWERPC64", "&&", "GET_MODE_SIZE", "(", "mode", ")", ">", "4", "&&", "INT_REGNO_P", ...

[ "Implement", "TARGET_HARD_REGNO_CALL_PART_CLOBBERED", "." ]

[ "powerpcspe", "4", "8" ]

powerpcspe

rs6000_hard_regno_call_part_clobbered

powerpcspe

CPU

GCC

8,387

62

1

[]

[ "<s>", "void", "AArch64TTIImpl", "::", "getPeelingPreferences", "(", "Loop", "*", "L", ",", "ScalarEvolution", "&", "SE", ",", "TTI", "::", "PeelingPreferences", "&", "PP", ")", "{", "BaseT", "::", "getPeelingPreferences", "(", "L", ",", "SE", ",", "PP", "...

[ "Get", "target-customized", "preferences", "for", "the", "generic", "loop", "peeling", "transformation", "." ]

[ "AArch64", "AArch64" ]

AArch64TargetTransformInfo

getPeelingPreferences

AArch64

CPU

LLVM

8,388

32

1

[]

[ "<s>", "const", "MCExpr", "*", "PPCAIXAsmPrinter", "::", "lowerConstant", "(", "const", "Constant", "*", "CV", ")", "{", "if", "(", "const", "Function", "*", "F", "=", "dyn_cast", "<", "Function", ">", "(", "CV", ")", ")", "{", "MCSymbolXCOFF", "*", "F...

[ "Lower", "the", "specified", "LLVM", "Constant", "to", "an", "MCExpr", "." ]

[ "PowerPC", "PPC", "PPC" ]

PPCAsmPrinter124

lowerConstant

PowerPC

CPU

LLVM

8,389

126

1

[]

[ "<s>", "static", "rtx", "move_to_de", "(", "int", "opno", ",", "rtx_insn", "*", "before", ")", "{", "rtx", "src", "=", "OP", "(", "opno", ")", ";", "machine_mode", "mode", "=", "GET_MODE", "(", "src", ")", ";", "rtx", "reg", ";", "if", "(", "mode",...

[ "Copy", "OP", "(", "opno", ")", "to", "E", "or", "DE", ",", "placing", "any", "generated", "insns", "before", "BEFORE", ".", "Returns", "E/DE", "RTX", "." ]

[ "rl78" ]

rl78

move_to_de

rl78

MPU

GCC

8,390

122

1

[]

[ "<s>", "SDValue", "TPCSelectionDAGInfo", "::", "EmitTargetCodeForMemcpy", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "unsigned", "Align"...

[ "Emit", "target-specific", "code", "that", "performs", "a", "memcpy", "." ]

[ "TPC", "TPC", "\"Size in memset call must be a compile time constant\"", "\"Cannot memcpy between different address spaces\"", "1", "2", "\"memcpy may be called only for local memory\"", "1", "4", "256", "0", "\"Size in memcpy must be a multiple of space unit\"", "1", "MVT::i32", "MVT::v...

TPCSelectionDAGInfo

EmitTargetCodeForMemcpy

TPC

Virtual ISA

LLVM

8,391

287

1

[]

[ "<s>", "rtx", "frv_dynamic_chain_address", "(", "rtx", "frame", ")", "{", "cfun", "->", "machine", "->", "frame_needed", "=", "1", ";", "return", "frame", ";", "}", "</s>" ]

[ "The", "default", "is", "correct", ",", "but", "we", "need", "to", "make", "sure", "the", "frame", "gets", "created", "." ]

[ "frv", "1" ]

frv

frv_dynamic_chain_address

frv

VLIW

GCC

8,392

19

1

[]

[ "<s>", "CCAssignFn", "*", "AMDGPUCallLowering", "::", "CCAssignFnForCall", "(", "CallingConv", "::", "ID", "CC", ",", "bool", "IsVarArg", ")", "{", "switch", "(", "CC", ")", "{", "case", "CallingConv", "::", "AMDGPU_KERNEL", ":", "case", "CallingConv", "::", ...

[ "Selects", "the", "correct", "CCAssignFn", "for", "a", "given", "CallingConvention", "value", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "\"Unsupported calling convention.\"" ]

AMDGPUISelLowering112

CCAssignFnForCall

AMDGPU

GPU

LLVM

8,393

83

1

[]

[ "<s>", "static", "void", "create_bif_order", "(", "void", ")", "{", "bif_order", "=", "(", "int", "*", ")", "malloc", "(", "(", "curr_bif", "+", "1", ")", "*", "sizeof", "(", "int", ")", ")", ";", "rbt_inorder_callback", "(", "&", "bifo_rbt", ",", "b...

[ "Create", "a", "mapping", "from", "function", "IDs", "in", "their", "final", "order", "to", "the", "order", "they", "appear", "in", "the", "built-in", "function", "file", "." ]

[ "rs6000", "1" ]

rs6000-gen-builtins

create_bif_order

rs6000

CPU

GCC

8,394

40

1

[]

[ "<s>", "void", "arc_print_operand_address", "(", "FILE", "*", "file", ",", "rtx", "addr", ")", "{", "register", "rtx", "base", ",", "index", "=", "0", ";", "switch", "(", "GET_CODE", "(", "addr", ")", ")", "{", "case", "REG", ":", "fputs", "(", "reg_...

[ "Print", "a", "memory", "address", "as", "an", "operand", "to", "reference", "that", "memory", "location", "." ]

[ "arc", "0", "\"@sda\"", "0", "0", "0", "1", "0", "0", "1", "0", "1", "0", "1", "1", "0", "0", "1", "0", "1", "0", "0", "1", "0", "0" ]

arc6

arc_print_operand_address

arc

MPU

GCC

8,395

423

1

[]

[ "<s>", "void", "ARMTargetELFStreamer", "::", "emitLabel", "(", "MCSymbol", "*", "Symbol", ")", "{", "ARMELFStreamer", "&", "Streamer", "=", "getStreamer", "(", ")", ";", "if", "(", "!", "Streamer", ".", "IsThumb", ")", "return", ";", "Streamer", ".", "getA...

[ "Emit", "a", "label", "for", "Symbol", "into", "the", "current", "section", "." ]

[ "ARM", "ARM", "ARM" ]

ARMELFStreamer (2)

emitLabel

ARM

CPU

LLVM

8,396

76

1

[]

[ "<s>", "static", "int", "frv_arg_partial_bytes", "(", "cumulative_args_t", "cum", ",", "const", "function_arg_info", "&", "arg", ")", "{", "machine_mode", "xmode", "=", "(", "arg", ".", "mode", "==", "BLKmode", ")", "?", "SImode", ":", "arg", ".", "mode", ...

[ "A", "C", "expression", "for", "the", "number", "of", "words", ",", "at", "the", "beginning", "of", "an", "argument", ",", "must", "be", "put", "in", "registers", ".", "The", "value", "must", "be", "zero", "for", "arguments", "that", "are", "passed", "...

[ "frv", "1", "1", "1", "0", "\"frv_arg_partial_bytes: %d\\n\"" ]

frv

frv_arg_partial_bytes

frv

VLIW

GCC

8,397

112

1

[]

[ "<s>", "void", "alpha_expand_movmisalign", "(", "enum", "machine_mode", "mode", ",", "rtx", "*", "operands", ")", "{", "if", "(", "MEM_P", "(", "operands", "[", "1", "]", ")", ")", "{", "rtx", "tmp", ";", "if", "(", "register_operand", "(", "operands", ...

[ "Implement", "the", "movmisalign", "patterns", ".", "One", "of", "the", "operands", "is", "a", "memory", "that", "is", "not", "naturally", "aligned", ".", "Emit", "instructions", "to", "load", "it", "." ]

[ "alpha", "1", "0", "0", "1", "8", "0", "0", "0", "0", "0", "1", "1", "1", "0", "1", "8", "0" ]

alpha3

alpha_expand_movmisalign

alpha

MPU

GCC

8,398

153

1

[]

[ "<s>", "static", "bool", "expand_vec_perm_pblendv", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "unsigned", "i", ",", "which", ",", "nelt", "=", "d", "->", "nelt", ";", "struct", "expand_vec_perm_d", "dcopy", ",", "dcopy1", ";", "machine_mode", "...

[ "A", "subroutine", "of", "ix86_expand_vec_perm_const_1", ".", "Try", "to", "simplify", "the", "permutation", "using", "the", "SSE4_1", "pblendv", "instruction", ".", "Potentially", "reduces", "permutation", "from", "2", "pshufb", "and", "or", "to", "1", "pshufb", ...

[ "i386", "32", "16", "8", "4", "0", "0", "1", "2", "1", "2", "16", "2", "0", "1", "16", "2", "0" ]

i386-expand1

expand_vec_perm_pblendv

i386

CPU

GCC

8,399

402

1

[]