docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "TargetLoweringObjectFile", "*", "getObjFileLowering", "(", ")", "const", "override", "{", "return", "TLOF", ".", "get", "(", ")", ";", "}", "</s>" ]	[ "Return", "information", "about", "object", "file", "lowering", "." ]	[ "LEG" ]	LEGTargetMachine	getObjFileLowering	LEG	CPU	LLVM	8,600	16	1	[]
[ "<s>", "int", "neon_vector_mem_operand", "(", "rtx", "op", ",", "int", "type", ",", "bool", "strict", ")", "{", "rtx", "ind", ";", "if", "(", "!", "(", "reload_in_progress", "\|\|", "reload_completed", ")", "&&", "(", "reg_mentioned_p", "(", "frame_pointer_rtx...	[ "Return", "TRUE", "if", "OP", "is", "a", "memory", "operand", "which", "we", "can", "load", "or", "store", "a", "vector", "to/from", ".", "TYPE", "is", "one", "of", "the", "following", "values", ":", "0", "-", "Vector", "load/stor", "(", "vldr", ")", ...	[ "arm", "0", "0", "0", "0", "0", "1", "0", "1", "0", "0", "0", "2", "1", "1", "1", "0", "0", "0", "1", "1", "1024", "1", "1016", "1024", "1", "3", "0" ]	arm4	neon_vector_mem_operand	arm	CPU	GCC	8,601	368	1	[]
[ "<s>", "static", "inline", "int", "rs6000_secondary_reload_toc_costs", "(", "addr_mask_type", "addr_mask", ")", "{", "int", "ret", ";", "if", "(", "TARGET_CMODEL", "!=", "CMODEL_SMALL", ")", "ret", "=", "(", "(", "addr_mask", "&", "RELOAD_REG_OFFSET", ")", "==",...	[ "Helper", "function", "to", "return", "the", "cost", "of", "adding", "a", "TOC", "entry", "address", "." ]	[ "rs6000", "0", "1", "2", "6", "3" ]	rs6000	rs6000_secondary_reload_toc_costs	rs6000	CPU	GCC	8,602	49	1	[]
[ "<s>", "static", "tree", "s390_d_handle_target_float_abi", "(", "void", ")", "{", "const", "char", "*", "abi", ";", "if", "(", "TARGET_HARD_FLOAT", ")", "abi", "=", "\"hard\"", ";", "else", "if", "(", "TARGET_SOFT_FLOAT", ")", "abi", "=", "\"soft\"", ";", ...	[ "Handle", "a", "call", "to", "`", "__traits", "(", "getTargetInfo", ",", "``", "floatAbi", "''", ")", "'", "." ]	[ "s390", "\"hard\"", "\"soft\"", "\"\"", "1" ]	s390-d	s390_d_handle_target_float_abi	s390	MPU	GCC	8,603	48	1	[]
[ "<s>", "LLT", "AArch64TargetLowering", "::", "getOptimalMemOpLLT", "(", "const", "MemOp", "&", "Op", ",", "const", "AttributeList", "&", "FuncAttributes", ")", "const", "{", "bool", "CanImplicitFloat", "=", "!", "FuncAttributes", ".", "hasFnAttr", "(", "Attribute"...	[ "LLT", "returning", "variant", "." ]	[ "AArch64", "AArch64", "32", "0", "1", "MVT::v2i64", "16", "2", "64", "MVT::f128", "16", "128", "8", "MVT::i64", "8", "64", "4", "MVT::i32", "4", "32" ]	AArch64ISelLowering (2)2	getOptimalMemOpLLT	AArch64	CPU	LLVM	8,604	250	1	[]
[ "<s>", "static", "void", "v850_asm_init_sections", "(", "void", ")", "{", "rosdata_section", "=", "get_unnamed_section", "(", "0", ",", "output_section_asm_op", ",", "\"\\t.section .rosdata,\\\"a\\\"\"", ")", ";", "rozdata_section", "=", "get_unnamed_section", "(", "0",...	[ "Implement", "TARGET_ASM_INIT_SECTIONS", "." ]	[ "v850", "0", "\"\\t.section .rosdata,\\\"a\\\"\"", "0", "\"\\t.section .rozdata,\\\"a\\\"\"", "\"\\t.section .tdata,\\\"aw\\\"\"", "\"\\t.section .zdata,\\\"aw\\\"\"", "\"\\t.section .zbss,\\\"aw\\\"\"" ]	v850	v850_asm_init_sections	v850	MPU	GCC	8,605	65	1	[]
[ "<s>", "void", "print", "(", "raw_ostream", "&", "OS", ")", "const", "override", "{", "switch", "(", "Kind", ")", "{", "case", "Register", ":", "OS", "<<", "\"<register \"", "<<", "getReg", "(", ")", "<<", "'>'", ";", "break", ";", "case", "Immediate",...	[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]	[ "AMDGPU", "\"<register \"", "\"<expr \"" ]	AMDGPUAsmParser	print	AMDGPU	GPU	LLVM	8,606	72	1	[]
[ "<s>", "unsigned", "AMDGPUTTIImpl", "::", "getNumberOfRegisters", "(", "bool", "Vec", ")", "const", "{", "return", "getHardwareNumberOfRegisters", "(", "Vec", ")", ">>", "3", ";", "}", "</s>" ]	[ "�", "?", "Vector", "TTI", "begin", "�", "?" ]	[ "AMDGPU", "AMDGPU", "3" ]	AMDGPUTargetTransformInfo12	getNumberOfRegisters	AMDGPU	GPU	LLVM	8,607	19	1	[]
[ "<s>", "bool", "ARMAsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpNum", ",", "unsigned", "AsmVariant", ",", "const", "char", "", "ExtraCode", ")", "{", "if", "(", "ExtraCode", "&&", "ExtraCode", "[", "0", ...	[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]	[ "ARM", "ARM", "0", "1", "0", "0", "\"[\"", "\"]\"", "1", "1" ]	ARMAsmPrinter20	PrintAsmOperand	ARM	CPU	LLVM	8,608	237	1	[]
[ "<s>", "bool", "FixupLEAPass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Func", ")", "{", "MF", "=", "&", "Func", ";", "TM", "=", "&", "Func", ".", "getTarget", "(", ")", ";", "const", "X86Subtarget", "&", "ST", "=", "TM", "->", "getS...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "X86", "X86", "X86", "X86", "\"Start X86FixupLEAs\\n\"", "\"End X86FixupLEAs\\n\"" ]	X86FixupLEAs36	runOnMachineFunction	X86	CPU	LLVM	8,609	136	1	[]
[ "<s>", "const", "TargetRegisterClass", "*", "SPURegisterInfo", "::", "getPointerRegClass", "(", ")", "const", "{", "return", "&", "SPU", "::", "R32CRegClass", ";", "}", "</s>" ]	[ "getPointerRegClass", "-", "Returns", "a", "TargetRegisterClass", "used", "for", "pointer", "values", "." ]	[ "CellSPU", "SPU", "SPU::R32CRegClass" ]	SPURegisterInfo8	getPointerRegClass	CellSPU	MPU	LLVM	8,610	17	1	[]
[ "<s>", "unsigned", "M680x0InstrInfo", "::", "getGlobalBaseReg", "(", "MachineFunction", "", "MF", ")", "const", "{", "M680x0MachineFunctionInfo", "", "MxFI", "=", "MF", "->", "getInfo", "<", "M680x0MachineFunctionInfo", ">", "(", ")", ";", "unsigned", "GlobalBas...	[ "getGlobalBaseReg", "-", "Return", "a", "virtual", "register", "initialized", "with", "the", "the", "global", "base", "register", "value", "." ]	[ "M680x0", "M680x0", "M680x0", "M680x0", "0", "M680x0::AR32_NOSPRegClass" ]	M680x0InstrInfo	getGlobalBaseReg	M680x0	MPU	LLVM	8,611	75	1	[]
[ "<s>", "static", "tree", "s390_handle_hotpatch_attribute", "(", "tree", "", "node", ",", "tree", "name", ",", "tree", "args", ",", "int", "flags", "ATTRIBUTE_UNUSED", ",", "bool", "", "no_add_attrs", ")", "{", "tree", "expr", ";", "tree", "expr2", ";", "...	[ "Check", "whether", "the", "hotpatch", "attribute", "is", "applied", "to", "a", "function", "and", ",", "if", "it", "has", "an", "argument", ",", "the", "argument", "is", "valid", "." ]	[ "s390", "\"%qE attribute only applies to functions\"", "1", "1", "1", "0", "\"requested %qE attribute is not a comma separated pair of\"", "\" non-negative integer constants or too large (max. %d)\"" ]	s390	s390_handle_hotpatch_attribute	s390	MPU	GCC	8,612	211	1	[]
[ "<s>", "const", "AMDGPUInstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "InstrInfo", ".", "get", "(", ")", ";", "}", "</s>" ]	[ "TargetInstrInfo", "getter", "." ]	[ "AMDGPU", "AMDGPU" ]	AMDGPUSubtarget (2)	getInstrInfo	AMDGPU	GPU	LLVM	8,613	17	1	[]
[ "<s>", "static", "void", "ix86_output_indirect_branch_via_push", "(", "rtx", "call_op", ",", "const", "char", "", "xasm", ",", "bool", "sibcall_p", ")", "{", "char", "thunk_name_buf", "[", "32", "]", ";", "char", "", "thunk_name", ";", "char", "push_buf", ...	[ "Output", "indirect", "branch", "via", "a", "call", "and", "return", "thunk", ".", "CALL_OP", "is", "the", "branch", "target", ".", "XASM", "is", "the", "assembly", "template", "for", "CALL_OP", ".", "Branch", "is", "a", "tail", "call", "if", "SIBCALL_P", ...	[ "i386", "32", "64", "1", "\"push{%c}\\t%s\"", "32", "32", "\"\\tjmp\\t\"", "0", "\"\\tcall\\t\"" ]	i386	ix86_output_indirect_branch_via_push	i386	CPU	GCC	8,614	379	1	[]
[ "<s>", "void", "rs6000_emit_swdiv", "(", "rtx", "dst", ",", "rtx", "n", ",", "rtx", "d", ",", "bool", "note_p", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "dst", ")", ";", "rtx", "one", ",", "x0", ",", "e0", ",", "x1", ",", "xprev", ...	[ "Newton-Raphson", "approximation", "of", "floating", "point", "divide", "DST", "=", "N/D", ".", "If", "NOTE_P", ",", "add", "a", "reg_note", "saying", "that", "this", "was", "a", "division", ".", "Support", "both", "scalar", "and", "vector", "divide", ".", ...	[ "powerpcspe", "1", "3", "1", "1", "0", "2" ]	powerpcspe	rs6000_emit_swdiv	powerpcspe	CPU	GCC	8,615	326	1	[]
[ "<s>", "bool", "isReg", "(", ")", "const", "{", "return", "Kind", "==", "k_Register", ";", "}", "</s>" ]	[ "isReg", "-", "Is", "this", "a", "register", "operand", "?" ]	[ "Sparc" ]	SparcAsmParser11	isReg	Sparc	CPU	LLVM	8,616	12	1	[]
[ "<s>", "int", "num_insns_constant_wide", "(", "HOST_WIDE_INT", "value", ")", "{", "if", "(", "(", "(", "unsigned", "HOST_WIDE_INT", ")", "value", "+", "0x8000", ")", "<", "0x10000", ")", "return", "1", ";", "else", "if", "(", "(", "value", "&", "0xffff",...	[ "Return", "the", "number", "of", "instructions", "it", "takes", "to", "form", "a", "constant", "in", "an", "integer", "register", "." ]	[ "powerpcspe", "0x8000", "0x10000", "1", "0xffff", "0", "31", "1", "31", "0", "1", "0xffffffff", "0x80000000", "0x80000000", "31", "0", "1", "2", "1", "0", "1", "0", "1", "1", "2" ]	powerpcspe	num_insns_constant_wide	powerpcspe	CPU	GCC	8,617	150	1	[]
[ "<s>", "void", "MipsInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "uint64_t", "Address", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "switch", "(", "MI", "->", ...	[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]	[ "Mips", "Mips", "Mips::RDHWR", "Mips::RDHWR64", "\"\\t.set\\tpush\\n\"", "\"\\t.set\\tmips32r2\\n\"", "Mips::Save16", "\"\\tsave\\t\"", "\" # 16 bit inst\\n\"", "Mips::SaveX16", "\"\\tsave\\t\"", "\"\\n\"", "Mips::Restore16", "\"\\trestore\\t\"", "\" # 16 bit inst\\n\"", "Mips::Restore...	MipsInstPrinter27	printInst	Mips	CPU	LLVM	8,618	212	1	[]
[ "<s>", "const", "char", "", "thumb2_output_casesi", "(", "rtx", "", "operands", ")", "{", "rtx", "diff_vec", "=", "PATTERN", "(", "NEXT_INSN", "(", "as_a", "<", "rtx_insn", "*", ">", "(", "operands", "[", "2", "]", ")", ")", ")", ";", "gcc_assert", ...	[ "Output", "a", "Thumb-2", "casesi", "instruction", "." ]	[ "arm", "2", "\"cmp\\t%0, %1\"", "\"bhi\\t%l3\"", "\"tbb\\t[%\|pc, %0]\"", "\"tbh\\t[%\|pc, %0, lsl #1]\"", "\"adr\\t%4, %l2\"", "\"ldr\\t%5, [%4, %0, lsl #2]\"", "\"add\\t%4, %4, %5\"", "\"bx\\t%4\"", "\"adr\\t%4, %l2\"", "\"ldr\\t%\|pc, [%4, %0, lsl #2]\"" ]	arm	thumb2_output_casesi	arm	CPU	GCC	8,619	129	1	[]
[ "<s>", "bool", "contains", "(", "const", "MachineBasicBlock", "*", "MBB", ")", "const", "{", "return", "BlockSet", ".", "count", "(", "MBB", ")", ";", "}", "</s>" ]	[ "contains", "-", "Returns", "true", "if", "this", "trace", "contains", "the", "given", "basic", "block", "." ]	[ "WebAssembly" ]	WebAssemblyExceptionInfo	contains	WebAssembly	Virtual ISA	LLVM	8,620	19	1	[]
[ "<s>", "static", "void", "rs6000_xcoff_file_start", "(", "void", ")", "{", "rs6000_gen_section_name", "(", "&", "xcoff_bss_section_name", ",", "main_input_filename", ",", "\".bss_\"", ")", ";", "rs6000_gen_section_name", "(", "&", "xcoff_private_data_section_name", ",", ...	[ "Output", "at", "beginning", "of", "assembler", "file", ".", "Initialize", "the", "section", "names", "for", "the", "RS/6000", "at", "this", "point", ".", "Specify", "filename", ",", "including", "full", "path", ",", "to", "assembler", ".", "We", "want", "...	[ "rs6000", "\".bss_\"", "\".rw_\"", "\".ro_\"", "\".tls_\"", "\".tbss_[UL]\"", "\"\\t.file\\t\"", "\"\\t.extern %s\\n\"" ]	rs60005	rs6000_xcoff_file_start	rs6000	CPU	GCC	8,621	117	1	[]
[ "<s>", "int", "mcore_halfword_offset", "(", "unsigned", "int", "mask", ")", "{", "if", "(", "mask", "==", "0x0000ffffL", ")", "return", "0", ";", "else", "if", "(", "mask", "==", "0xffff0000L", ")", "return", "1", ";", "return", "-", "1", ";", "}", "...	[ "Determine", "halfword", "being", "masked", "." ]	[ "mcore", "0x0000ffffL", "0", "0xffff0000L", "1", "1" ]	mcore	mcore_halfword_offset	mcore	MPU	GCC	8,622	32	1	[]
[ "<s>", "static", "HOST_WIDE_INT", "aarch64_anchor_offset", "(", "HOST_WIDE_INT", "offset", ",", "HOST_WIDE_INT", "size", ",", "machine_mode", "mode", ")", "{", "if", "(", "size", ">", "16", ")", "return", "(", "offset", "+", "0x400", ")", "&", "~", "0x7f0", ...	[ "OFFSET", "is", "an", "address", "offset", "for", "mode", "MODE", ",", "which", "has", "SIZE", "bytes", ".", "If", "OFFSET", "is", "out", "of", "range", ",", "return", "an", "offset", "of", "an", "anchor", "point", "that", "is", "in", "range", ".", "...	[ "aarch64", "16", "0x400", "0x7f0", "1", "512", "0x3ff", "0x100", "0x1ff", "256", "0", "0", "0x100", "0x1ff", "0xfff" ]	aarch64	aarch64_anchor_offset	aarch64	CPU	GCC	8,623	114	1	[]
[ "<s>", "static", "void", "ix86_update_stack_boundary", "(", "void", ")", "{", "ix86_incoming_stack_boundary", "=", "ix86_minimum_incoming_stack_boundary", "(", "false", ")", ";", "if", "(", "TARGET_64BIT", "&&", "cfun", "->", "stdarg", "&&", "crtl", "->", "stack_ali...	[ "Update", "incoming", "stack", "boundary", "and", "estimated", "stack", "alignment", "." ]	[ "i386", "128", "128" ]	i3864	ix86_update_stack_boundary	i386	CPU	GCC	8,624	35	1	[]
[ "<s>", "virtual", "const", "TargetRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "Dcpu16" ]	Dcpu16TargetMachine	getRegisterInfo	Dcpu16	CPU	LLVM	8,625	18	1	[]
[ "<s>", "BitVector", "MipsRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "static", "const", "uint16_t", "ReservedGPR32", "[", "]", "=", "{", "Mips", "::", "ZERO", ",", "Mips", "::", "K0", ",", "Mips", ...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "Mips", "Mips", "Mips::ZERO", "Mips::K0", "Mips::K1", "Mips::SP", "Mips::ZERO_64", "Mips::K0_64", "Mips::K1_64", "Mips::SP_64", "0", "0", "Mips::AFGR64RegClass", "Mips::AFGR64RegClass", "Mips::FGR64RegClass", "Mips::FGR64RegClass", "Mips", "Mips::S0", "Mips::FP", "Mips::FP_64",...	MipsRegisterInfo9	getReservedRegs	Mips	CPU	LLVM	8,626	480	1	[]
[ "<s>", "iterator", "begin", "(", ")", "{", "return", "(", "Packet", ".", "begin", "(", ")", ")", ";", "}", "</s>" ]	[ "Recipe", "iterator", "methods", "." ]	[ "Hexagon" ]	HexagonShuffler	begin	Hexagon	DSP	LLVM	8,627	15	1	[]
[ "<s>", "static", "bool", "arm_assemble_integer", "(", "rtx", "x", ",", "unsigned", "int", "size", ",", "int", "aligned_p", ")", "{", "machine_mode", "mode", ";", "if", "(", "size", "==", "UNITS_PER_WORD", "&&", "aligned_p", ")", "{", "fputs", "(", "\"\\t.w...	[ "Target", "hook", "for", "assembling", "integer", "objects", ".", "The", "ARM", "version", "needs", "to", "handle", "word-sized", "values", "specially", "." ]	[ "arm", "\"\\t.word\\t\"", "0", "\"(GOT)\"", "\"(GOTOFF)\"", "0", "0", "1", "0", "0" ]	arm7	arm_assemble_integer	arm	CPU	GCC	8,628	300	1	[]
[ "<s>", "const", "MCFixupKindInfo", "&", "WebAssemblyAsmBackend", "::", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "WebAssembly", "::", "NumTargetFixupKinds", "]", "=", "{", "{", "\"fixup_sle...	[ "Get", "information", "on", "a", "fixup", "kind", "." ]	[ "WebAssembly", "WebAssembly", "WebAssembly::NumTargetFixupKinds", "\"fixup_sleb128_i32\"", "0", "5", "8", "0", "\"fixup_sleb128_i64\"", "0", "10", "8", "0", "\"fixup_uleb128_i32\"", "0", "5", "8", "0", "\"fixup_uleb128_i64\"", "0", "10", "8", "0", "\"Invalid kind!\"" ]	WebAssemblyAsmBackend1	getFixupKindInfo	WebAssembly	Virtual ISA	LLVM	8,629	112	1	[]
[ "<s>", "static", "int", "stackSlotSize", "(", ")", "{", "return", "4", ";", "}", "</s>" ]	[ "Stack", "slot", "size", "(", "4", "bytes", ")" ]	[ "XCore", "4" ]	XCoreFrameInfo	stackSlotSize	XCore	MPU	LLVM	8,630	10	1	[]
[ "<s>", "static", "rtx", "fr30_libcall_value", "(", "machine_mode", "mode", ",", "const_rtx", "fun", "ATTRIBUTE_UNUSED", ")", "{", "return", "gen_rtx_REG", "(", "mode", ",", "RETURN_VALUE_REGNUM", ")", ";", "}", "</s>" ]	[ "Implements", "TARGET_LIBCALL_VALUE", "." ]	[ "fr30" ]	fr30	fr30_libcall_value	fr30	DSP	GCC	8,631	21	1	[]
[ "<s>", "bool", "hasMDs", "(", ")", "const", "{", "return", "NumModuleMDs", "<", "MDs", ".", "size", "(", ")", ";", "}", "</s>" ]	[ "Check", "whether", "the", "current", "block", "has", "any", "metadata", "to", "emit", "." ]	[ "DirectX" ]	DXILValueEnumerator	hasMDs	DirectX	Virtual ISA	LLVM	8,632	16	1	[]
[ "<s>", "static", "void", "workaround_rts_anomaly", "(", "void", ")", "{", "rtx_insn", "", "insn", ",", "", "first_insn", "=", "NULL", ";", "int", "cycles", "=", "4", ";", "if", "(", "!", "ENABLE_WA_RETS", ")", "return", ";", "for", "(", "insn", "=", ...	[ "On", "some", "silicon", "revisions", ",", "functions", "shorter", "than", "a", "certain", "number", "of", "cycles", "can", "cause", "unpredictable", "behaviour", ".", "Work", "around", "this", "by", "adding", "NOPs", "as", "needed", "." ]	[ "bfin", "4", "0", "1", "1", "4", "3", "5", "0" ]	bfin	workaround_rts_anomaly	bfin	DSP	GCC	8,633	307	1	[]
[ "<s>", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_pwrite_stream", "&", "OS", ")", "const", "override", "{", "return", "createLC3ELFObjectWriter", "(", "OS", ",", "OSABI", ")", ";", "}", "</s>" ]	[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]	[ "LC3", "LC3" ]	LC3AsmBackend	createObjectWriter	LC3	CPU	LLVM	8,634	20	1	[]
[ "<s>", "bool", "X86TargetLowering", "::", "isShuffleMaskLegal", "(", "const", "SmallVectorImpl", "<", "int", ">", "&", "M", ",", "EVT", "VT", ")", "const", "{", "if", "(", "!", "VT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "MVT", "SVT",...	[ "Targets", "can", "use", "this", "to", "indicate", "that", "they", "only", "support", "some", "VECTOR_SHUFFLE", "operations", ",", "those", "with", "specific", "masks", "." ]	[ "X86", "X86", "64", "0", "2", "0" ]	X86ISelLowering105	isShuffleMaskLegal	X86	CPU	LLVM	8,635	315	1	[]
[ "<s>", "static", "bool", "find_mem_ref", "(", "rtx", "pat", ",", "rtx", "", "mem_ref", ")", "{", "const", "char", "", "fmt", ";", "int", "i", ",", "j", ";", "if", "(", "tie_operand", "(", "pat", ",", "VOIDmode", ")", ")", "return", "false", ";", ...	[ "Determine", "if", "PAT", "refers", "to", "memory", ".", "If", "so", ",", "set", "MEM_REF", "to", "the", "MEM", "rtx", "and", "return", "true", "." ]	[ "rs6000", "1", "0", "1", "0" ]	rs60004	find_mem_ref	rs6000	CPU	GCC	8,636	169	1	[]
[ "<s>", "void", "Mips16RegisterInfo", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", ...	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "Mips", "Mips", "0", "Mips::ADJCALLSTACKDOWN", "Mips", "Mips", "Mips::SP" ]	Mips16RegisterInfo12	eliminateCallFramePseudoInstr	Mips	CPU	LLVM	8,637	117	1	[]
[ "<s>", "bool", "SparcPassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "createSparcFPMoverPass", "(", "getSparcTargetMachine", "(", ")", ")", ")", ";", "addPass", "(", "createSparcDelaySlotFillerPass", "(", "getSparcTargetMachine", "(", ")", ")", ...	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "Sparc" ]	SparcTargetMachine29	addPreEmitPass	Sparc	CPU	LLVM	8,638	31	1	[]
[ "<s>", "void", "SHUXIInstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "O", ",", "unsigned", "RegNo", ")", "const", "{", "O", "<<", "StringRef", "(", "getRegisterName", "(", "RegNo", ")", ")", ";", "}", "</s>" ]	[ "Print", "the", "assembler", "register", "name", "." ]	[ "SHUXI", "SHUXI" ]	SHUXIInstPrinter	printRegName	SHUXI	CPU	LLVM	8,639	25	1	[]
[ "<s>", "void", "Cpu0FrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", "front", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")...	[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]	[ "Cpu0", "Cpu0", "Cpu0", "Cpu0", "Cpu0", "Cpu0", "Cpu0", "Cpu0::SP", "Cpu0::ADDiu", "Cpu0", "0", "16", "\"No expandLargeImm(SP, -StackSize, false, TII, MBB, MBBI, dl);\"", "0" ]	Cpu0FrameLowering2	emitPrologue	Cpu0	CPU	LLVM	8,640	500	1	[]
[ "<s>", "bool", "PPCCallLowering", "::", "lowerFormalArguments", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Function", "&", "F", ",", "ArrayRef", "<", "ArrayRef", "<", "Register", ">>", "VRegs", ")", "const", "{", "return", "VRegs", ".", "empty"...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "VRegs", ",", "for", "GlobalISel", "." ]	[ "PowerPC", "PPC" ]	PPCCallLowering2	lowerFormalArguments	PowerPC	CPU	LLVM	8,641	32	1	[]
[ "<s>", "static", "rtx", "scale_counter", "(", "rtx", "countreg", ",", "int", "scale", ")", "{", "rtx", "sc", ";", "if", "(", "scale", "==", "1", ")", "return", "countreg", ";", "if", "(", "CONST_INT_P", "(", "countreg", ")", ")", "return", "GEN_INT", ...	[ "Divide", "COUNTREG", "by", "SCALE", "." ]	[ "i386", "1", "1" ]	i386-expand	scale_counter	i386	CPU	GCC	8,642	81	1	[]
[ "<s>", "bool", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "{", "assert", "(", "0", "&&", "\"fixupNeedsRelaxa...	[ "Simple", "predicate", "for", "targets", "where", "!", "Resolved", "implies", "requiring", "relaxation", "." ]	[ "Sparc", "0", "\"fixupNeedsRelaxation() unimplemented\"" ]	SparcAsmBackend12	fixupNeedsRelaxation	Sparc	CPU	LLVM	8,643	34	1	[]
[ "<s>", "static", "bool", "expand_vec_perm_broadcast_1", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "unsigned", "elt", "=", "d", "->", "perm", "[", "0", "]", ",", "nelt2", "=", "d", "->", "nelt", "/", "2", ";", "machine_mode", "vmode", "=", ...	[ "A", "subroutine", "of", "ix86_expand_vec_perm_builtin_1", ".", "Implement", "broadcast", "permutations", ".", "We", "assume", "that", "expand_vec_perm_1", "has", "already", "failed", "." ]	[ "i386", "0", "2", "4", "2", "4", "4", "0" ]	i3864	expand_vec_perm_broadcast_1	i386	CPU	GCC	8,644	298	1	[]
[ "<s>", "bool", "R600InstrInfo", "::", "fitsReadPortLimitations", "(", "const", "std", "::", "vector", "<", "MachineInstr", "*", ">", "&", "IG", ",", "const", "DenseMap", "<", "unsigned", ",", "unsigned", ">", "&", "PV", ",", "std", "::", "vector", "<", "...	[ "Given", "the", "order", "VEC_012", "<", "VEC_021", "<", "VEC_120", "<", "VEC_102", "<", "VEC_201", "<", "VEC_210", "returns", "true", "and", "the", "first", "(", "in", "lexical", "order", ")", "BankSwizzle", "affectation", "starting", "from", "the", "one", ...	[ "AMDGPU", "R600", "R600::OpName", "R600", "R600", "R600" ]	R600InstrInfo17	fitsReadPortLimitations	AMDGPU	GPU	LLVM	8,645	271	1	[]
[ "<s>", "static", "int", "ix86_division_cost", "(", "const", "struct", "processor_costs", "*", "cost", ",", "enum", "machine_mode", "mode", ")", "{", "machine_mode", "inner_mode", "=", "mode", ";", "if", "(", "VECTOR_MODE_P", "(", "mode", ")", ")", "inner_mode"...	[ "Return", "cost", "of", "multiplication", "in", "MODE", "." ]	[ "i386" ]	i3867	ix86_division_cost	i386	CPU	GCC	8,646	110	1	[]
[ "<s>", "const", "RegisterBankInfo", "*", "MipsSubtarget", "::", "getRegBankInfo", "(", ")", "const", "{", "return", "RegBankInfo", ".", "get", "(", ")", ";", "}", "</s>" ]	[ "If", "the", "information", "for", "the", "register", "banks", "is", "available", ",", "return", "it", "." ]	[ "Mips", "Mips" ]	MipsSubtarget (2)2	getRegBankInfo	Mips	CPU	LLVM	8,647	18	1	[]
[ "<s>", "void", "TVMInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", ...	[ "}", "Branch", "Analysis", "&", "Modification" ]	[ "TVM", "TVM", "TVM::REG_TO_REG_COPY", "0" ]	TVMInstrInfo	copyPhysReg	TVM	Virtual ISA	LLVM	8,648	62	1	[]
[ "<s>", "rtx", "aarch64_gen_stepped_int_parallel", "(", "unsigned", "int", "nelts", ",", "int", "base", ",", "int", "step", ")", "{", "rtvec", "vec", "=", "rtvec_alloc", "(", "nelts", ")", ";", "for", "(", "unsigned", "int", "i", "=", "0", ";", "i", "<"...	[ "Return", "a", "PARALLEL", "containing", "NELTS", "elements", ",", "with", "element", "I", "equal", "to", "BASE", "+", "I", "*", "STEP", "." ]	[ "aarch64", "0" ]	aarch64	aarch64_gen_stepped_int_parallel	aarch64	CPU	GCC	8,649	64	1	[]
[ "<s>", "rtx_insn", "", "s390_emit_call", "(", "rtx", "addr_location", ",", "rtx", "tls_call", ",", "rtx", "result_reg", ",", "rtx", "retaddr_reg", ")", "{", "bool", "plt_call", "=", "false", ";", "rtx_insn", "", "insn", ";", "rtx", "call", ";", "rtx", ...	[ "This", "function", "is", "used", "by", "the", "call", "expanders", "of", "the", "machine", "description", ".", "It", "emits", "the", "call", "insn", "itself", "together", "with", "the", "necessary", "operations", "to", "adjust", "the", "target", "address", ...	[ "s390", "1", "0", "3", "2", "12" ]	s3904	s390_emit_call	s390	MPU	GCC	8,650	325	1	[]
[ "<s>", "static", "rtx", "nds32_expand_triopimm_builtin", "(", "enum", "insn_code", "icode", ",", "tree", "exp", ",", "rtx", "target", ",", "bool", "return_p", ",", "const", "char", "*", "name", ")", "{", "rtx", "pat", ";", "rtx", "op0", "=", "nds32_read_ar...	[ "Expand", "builtins", "that", "take", "three", "operands", "and", "the", "third", "is", "immediate", "." ]	[ "nds32", "0", "1", "2", "1", "0", "2", "1", "3", "2" ]	nds32-intrinsic	nds32_expand_triopimm_builtin	nds32	CPU	GCC	8,651	198	1	[]
[ "<s>", "bool", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "override", "{", "assert", "(", "0", "&&", "\"fi...	[ "Simple", "predicate", "for", "targets", "where", "!", "Resolved", "implies", "requiring", "relaxation", "." ]	[ "Sparc", "0", "\"fixupNeedsRelaxation() unimplemented\"" ]	SparcAsmBackend22	fixupNeedsRelaxation	Sparc	CPU	LLVM	8,652	35	1	[]
[ "<s>", "bool", "aarch64_emit_approx_div", "(", "rtx", "quo", ",", "rtx", "num", ",", "rtx", "den", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "quo", ")", ";", "if", "(", "GET_MODE_INNER", "(", "mode", ")", "==", "HFmode", ")", "return", "f...	[ "Emit", "the", "instruction", "sequence", "to", "compute", "the", "approximation", "for", "the", "division", "of", "NUM", "by", "DEN", "in", "QUO", "and", "return", "whether", "the", "sequence", "was", "emitted", "or", "not", "." ]	[ "aarch64", "3", "2", "0" ]	aarch64	aarch64_emit_approx_div	aarch64	CPU	GCC	8,653	257	1	[]
[ "<s>", "TargetLoweringObjectFile", "*", "getObjFileLowering", "(", ")", "const", "override", "{", "return", "TLOF", ".", "get", "(", ")", ";", "}", "</s>" ]	[ "Return", "information", "about", "object", "file", "lowering", "." ]	[ "DirectX" ]	DirectXTargetMachine	getObjFileLowering	DirectX	Virtual ISA	LLVM	8,654	16	1	[]
[ "<s>", "static", "bool", "aarch64_if_then_else_costs", "(", "rtx", "op0", ",", "rtx", "op1", ",", "rtx", "op2", ",", "int", "*", "cost", ",", "bool", "speed", ")", "{", "rtx", "inner", ";", "rtx", "comparator", ";", "enum", "rtx_code", "cmpcode", ";", ...	[ "Calculate", "the", "cost", "of", "calculating", "(", "if_then_else", "(", "OP0", ")", "(", "OP1", ")", "(", "OP2", ")", ")", ",", "storing", "it", "in", "*", "COST", ".", "Result", "is", "true", "if", "the", "total", "cost", "of", "the", "operation"...	[ "aarch64", "0", "1", "0", "0", "0", "1", "1", "0", "1", "0", "0", "0", "1", "2" ]	aarch643	aarch64_if_then_else_costs	aarch64	CPU	GCC	8,655	434	1	[]
[ "<s>", "void", "output_push_multiple", "(", "rtx", "insn", ",", "rtx", "*", "operands", ")", "{", "char", "buf", "[", "80", "]", ";", "int", "ok", ";", "ok", "=", "analyze_push_multiple_operation", "(", "PATTERN", "(", "insn", ")", ")", ";", "gcc_assert"...	[ "Emit", "assembly", "code", "for", "one", "multi-register", "push", "described", "by", "INSN", ",", "with", "operands", "in", "OPERANDS", "." ]	[ "bfin", "80", "8", "\"[--sp] = ( p5:%d );\\n\"", "6", "\"[--sp] = ( r7:%d );\\n\"", "\"[--sp] = ( r7:%d, p5:%d );\\n\"" ]	bfin	output_push_multiple	bfin	DSP	GCC	8,656	86	1	[]
[ "<s>", "bool", "ARCFrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegisterInfo", ...	[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...	[ "ARC", "ARC", "\"Restore callee saved registers: \"", "\"\\n\"", "ARC::R14" ]	ARCFrameLowering10	restoreCalleeSavedRegisters	ARC	MPU	LLVM	8,657	78	1	[]
[ "<s>", "void", "WebAssemblyAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "", "MI", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"EmitInstruction: \"", "<<", "", "MI", "<<", "'\\n'", ")", ";", "switch", "(", "MI", "->", "ge...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "WebAssembly", "WebAssembly", "\"EmitInstruction: \"", "WebAssembly::ARGUMENT_I32", "WebAssembly::ARGUMENT_I64", "WebAssembly::ARGUMENT_F32", "WebAssembly::ARGUMENT_F64", "WebAssembly::ARGUMENT_v16i8", "WebAssembly::ARGUMENT_v8i16", "WebAssembly::ARGUMENT_v4i32", "WebAssembly::ARGUMENT_v2i64", ...	WebAssemblyAsmPrinter5	EmitInstruction	WebAssembly	Virtual ISA	LLVM	8,658	269	1	[]
[ "<s>", "void", "PPCPostRASchedStrategy", "::", "initialize", "(", "ScheduleDAGMI", "*", "Dag", ")", "{", "PostGenericScheduler", "::", "initialize", "(", "Dag", ")", ";", "}", "</s>" ]	[ "Initialize", "the", "strategy", "after", "building", "the", "DAG", "for", "a", "new", "region", "." ]	[ "PowerPC", "PPC" ]	PPCMachineScheduler	initialize	PowerPC	CPU	LLVM	8,659	18	1	[]
[ "<s>", "bool", "SILoadStoreOptimizer", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "STM", "=", "&", "MF", ".", "getSubtarge...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AMDGPU", "SI", "\"Running SILoadStoreOptimizer\\n\"", "4" ]	SILoadStoreOptimizer10	runOnMachineFunction	AMDGPU	GPU	LLVM	8,660	236	1	[]
[ "<s>", "bool", "aarch64_pad_arg_upward", "(", "machine_mode", "mode", ",", "const_tree", "type", ")", "{", "if", "(", "!", "BYTES_BIG_ENDIAN", ")", "return", "true", ";", "if", "(", "type", "?", "(", "INTEGRAL_TYPE_P", "(", "type", ")", "\|\|", "SCALAR_FLOAT_T...	[ "For", "use", "by", "FUNCTION_ARG_PADDING", "(", "MODE", ",", "TYPE", ")", ".", "Return", "true", "if", "an", "argument", "passed", "on", "the", "stack", "should", "be", "padded", "upwards", ",", "i.e", ".", "if", "the", "least-significant", "byte", "of", ...	[ "aarch64" ]	aarch642	aarch64_pad_arg_upward	aarch64	CPU	GCC	8,661	58	1	[]
[ "<s>", "SDValue", "MipsSETargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDValue", "Val", ";", "switch", "(", "N", "->", ...	[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]	[ "Mips", "Mips", "ISD::AND", "ISD::OR", "ISD::MUL", "ISD::SHL", "ISD::SRA", "ISD::SRL", "ISD::VSELECT", "ISD::XOR", "ISD::SETCC", "\"\\nMipsSE DAG Combine:\\n\"", "\"\\n=> \\n\"", "\"\\n\"", "Mips" ]	MipsSEISelLowering11	PerformDAGCombine	Mips	CPU	LLVM	8,662	267	1	[]
[ "<s>", "void", "alpha_set_memflags", "(", "rtx", "seq", ",", "rtx", "ref", ")", "{", "rtx_insn", "*", "insn", ";", "if", "(", "!", "MEM_P", "(", "ref", ")", ")", "return", ";", "if", "(", "!", "MEM_VOLATILE_P", "(", "ref", ")", "&&", "!", "MEM_NOTR...	[ "Given", "INSN", ",", "which", "is", "an", "INSN", "list", "or", "the", "PATTERN", "of", "a", "single", "insn", "generated", "to", "perform", "a", "memory", "operation", ",", "look", "for", "any", "MEMs", "in", "either", "a", "SET_DEST", "or", "a", "SE...	[ "alpha" ]	alpha	alpha_set_memflags	alpha	MPU	GCC	8,663	152	1	[]
[ "<s>", "static", "bool", "mips_vectorize_vec_perm_const", "(", "machine_mode", "vmode", ",", "rtx", "target", ",", "rtx", "op0", ",", "rtx", "op1", ",", "const", "vec_perm_indices", "&", "sel", ")", "{", "struct", "expand_vec_perm_d", "d", ";", "int", "i", "...	[ "Implement", "TARGET_VECTORIZE_VEC_PERM_CONST", "." ]	[ "mips", "0", "0", "2", "1", "1", "2", "3", "2", "0", "1", "1", "1", "2", "3", "3" ]	mips	mips_vectorize_vec_perm_const	mips	CPU	GCC	8,664	454	1	[]
[ "<s>", "void", "AArch64TargetLowering", "::", "LowerAsmOperandForConstraint", "(", "SDValue", "Op", ",", "std", "::", "string", "&", "Constraint", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "Ops", ",", "SelectionDAG", "&", "DAG", ")", "const", "{"...	[ "Lower", "the", "specified", "operand", "into", "the", "Ops", "vector", "." ]	[ "AArch64", "AArch64", "0", "0", "1", "0", "0", "\"Unimplemented C_Other constraint\"", "0xfff", "32", "64", "0", "0", "0", "0", "0.0", "0.0", "0" ]	AArch64ISelLowering123	LowerAsmOperandForConstraint	AArch64	CPU	LLVM	8,665	428	1	[]
[ "<s>", "rtx", "ix86_expand_fast_convert_bf_to_sf", "(", "rtx", "val", ")", "{", "rtx", "op", "=", "gen_lowpart", "(", "HImode", ",", "val", ")", ",", "ret", ";", "if", "(", "CONST_INT_P", "(", "op", ")", ")", "{", "ret", "=", "simplify_const_unary_operatio...	[ "Convert", "a", "BFmode", "VAL", "to", "SFmode", "without", "signaling", "sNaNs", ".", "This", "is", "done", "by", "returning", "SF", "SUBREG", "of", "(", "(", "HI", "SUBREG", ")", "(", "VAL", ")", ")", "<", "<", "16", "." ]	[ "i386", "0xffff", "16" ]	i386-expand1	ix86_expand_fast_convert_bf_to_sf	i386	CPU	GCC	8,666	119	1	[]
[ "<s>", "static", "tree", "visium_handle_interrupt_attr", "(", "tree", "", "node", ",", "tree", "name", ",", "tree", "args", "ATTRIBUTE_UNUSED", ",", "int", "flags", "ATTRIBUTE_UNUSED", ",", "bool", "", "no_add_attrs", ")", "{", "if", "(", "TREE_CODE", "(", ...	[ "Handle", "an", "``", "interrupt_handler", "''", "attribute", ";", "arguments", "as", "in", "struct", "attribute_spec.handler", "." ]	[ "visium", "\"%qE attribute only applies to functions\"", "\"an interrupt handler cannot be compiled with -muser-mode\"" ]	visium2	visium_handle_interrupt_attr	visium	Virtual ISA	GCC	8,667	72	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"SI Lower control flow pseudo instructions\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "AMDGPU", "\"SI Lower control flow pseudo instructions\"" ]	SILowerControlFlow12	getPassName	AMDGPU	GPU	LLVM	8,668	13	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"WebAssembly Fix Irreducible Control Flow\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "WebAssembly", "\"WebAssembly Fix Irreducible Control Flow\"" ]	WebAssemblyFixIrreducibleControlFlow	getPassName	WebAssembly	Virtual ISA	LLVM	8,669	11	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"Hexagon CFG Optimizer\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "Hexagon", "\"Hexagon CFG Optimizer\"" ]	HexagonCFGOptimizer (2)	getPassName	Hexagon	DSP	LLVM	8,670	11	1	[]
[ "<s>", "bool", "HexagonSplitConst32AndConst64", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "auto", "&", "HST", "=", "Fn", ".", "getSubtarget", "<", "HexagonSubtarget", ">", "(", ")", ";", "auto", "&", "HTM", "=", "static_cast", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon::CONST32", "0", "1", "Hexagon::A2_tfrsi", "Hexagon::CONST64", "0", "1", "Hexagon::isub_lo", "Hexagon::isub_hi", "0xFFFFFFFF", "32", "0xFFFFFFFF", "Hexagon::A2_tfrsi", "Hexagon::A2_tfrsi" ]	HexagonSplitConst32AndConst644	runOnMachineFunction	Hexagon	DSP	LLVM	8,671	368	1	[]
[ "<s>", "unsigned", "RISCVTargetLowering", "::", "getExceptionPointerRegister", "(", "const", "Constant", "*", "PersonalityFn", ")", "const", "{", "if", "(", "Subtarget", ".", "isRV64", "(", ")", ")", "return", "RISCV", "::", "epc_64", ";", "else", "return", "R...	[ "If", "a", "physical", "register", ",", "this", "returns", "the", "register", "that", "receives", "the", "exception", "address", "on", "entry", "to", "an", "EH", "pad", "." ]	[ "RISCV", "RISCV", "RISCV::epc_64", "RISCV::epc" ]	RISCVISelLowering (2)2	getExceptionPointerRegister	RISCV	CPU	LLVM	8,672	32	1	[]
[ "<s>", "void", "print", "(", "raw_ostream", "&", "OS", ")", "const", "override", "{", "switch", "(", "Kind", ")", "{", "case", "Token", ":", "OS", "<<", "\"Tok:\"", "<<", "Tok", ".", "Tok", ";", "break", ";", "case", "Local", ":", "OS", "<<", "\"Lo...	[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]	[ "WebAssembly", "\"Tok:\"", "\"Loc:\"", "\":\"", "\"Stk:\"", "\":\"", "\"Int:\"", "\"Flt:\"", "\"Sym:\"" ]	WebAssemblyAsmParser27	print	WebAssembly	Virtual ISA	LLVM	8,673	119	1	[]
[ "<s>", "static", "void", "sh_setup_incoming_varargs", "(", "cumulative_args_t", "ca", ",", "const", "function_arg_info", "&", "arg", ",", "int", "*", "pretend_arg_size", ",", "int", "second_time", "ATTRIBUTE_UNUSED", ")", "{", "gcc_assert", "(", "cfun", "->", "std...	[ "We", "actually", "emit", "the", "code", "in", "sh_expand_prologue", ".", "We", "used", "to", "use", "a", "static", "variable", "to", "flag", "that", "we", "need", "to", "emit", "this", "code", ",", "but", "that", "does", "n't", "when", "inlining", ",", ...	[ "sh", "0", "4" ]	sh	sh_setup_incoming_varargs	sh	CPU	GCC	8,674	93	1	[]
[ "<s>", "CCAssignFn", "*", "MipsTargetLowering", "::", "CCAssignFnForReturn", "(", ")", "const", "{", "return", "RetCC_Mips", ";", "}", "</s>" ]	[ "Selects", "the", "correct", "CCAssignFn", "for", "a", "given", "CallingConvention", "value", "." ]	[ "Mips", "Mips", "Mips" ]	MipsISelLowering (2)4	CCAssignFnForReturn	Mips	CPU	LLVM	8,675	13	1	[]
[ "<s>", "void", "X86RegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "&&", "\"Unexpected\"", ")", ";", "uns...	[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]	[ "X86", "X86", "0", "\"Unexpected\"", "0", "\"Instr doesn't have FrameIndex operand!\"", "X86::TAILJMPm64", "X86::TAILJMPm", "0", "3", "3", "3", "3", "3" ]	X86RegisterInfo40	eliminateFrameIndex	X86	CPU	LLVM	8,676	341	1	[]
[ "<s>", "void", "RISCVAsmBackend", "::", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", "...	[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]	[ "RISCV", "RISCV", "8", "8", "\"Invalid fixup offset!\"", "0", "8", "0xff" ]	RISCVAsmBackend	applyFixup	RISCV	CPU	LLVM	8,677	166	1	[]
[ "<s>", "static", "rtx", "aarch64_gen_storewb_pair", "(", "machine_mode", "mode", ",", "rtx", "base", ",", "rtx", "reg", ",", "rtx", "reg2", ",", "HOST_WIDE_INT", "adjustment", ")", "{", "switch", "(", "mode", ")", "{", "case", "DImode", ":", "return", "gen...	[ "Generate", "and", "return", "an", "instruction", "to", "store", "the", "pair", "of", "registers", "REG", "and", "REG2", "of", "mode", "MODE", "to", "location", "BASE", "with", "write-back", "adjusting", "the", "stack", "location", "BASE", "by", "ADJUSTMENT", ...	[ "aarch64" ]	aarch642	aarch64_gen_storewb_pair	aarch64	CPU	GCC	8,678	89	1	[]
[ "<s>", "const", "char", "*", "TriCoreTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "(", "TriCoreISD", "::", "NodeType", ")", "Opcode", ")", "{", "case", "TriCoreISD", "::", "FIRST_NUMBER", ":", "break"...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "TriCore", "TriCore", "TriCoreISD::NodeType", "TriCoreISD::FIRST_NUMBER", "TriCoreISD::RET_FLAG", "\"TriCoreISD::RetFlag\"", "TriCoreISD::LOAD_SYM", "\"TriCoreISD::LOAD_SYM\"", "TriCoreISD::MOVEi32", "\"TriCoreISD::MOVEi32\"", "TriCoreISD::CALL", "\"TriCoreISD::CALL\"", "TriCoreISD::BR_CC", ...	TriCoreISelLowering	getTargetNodeName	TriCore	MPU	LLVM	8,679	146	1	[]
[ "<s>", "void", "BPFMCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "unsig...	[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]	[ "BPF", "BPF", "support::endian", "support::little", "support::endian", "support::big", "BPF::LD_imm64", "BPF::LD_pseudo", "56", "48", "0xff", "48", "0xff", "0", "0xffffFFFF", "0xffffFFFF", "1", "0", "0", "0", "0", "32", "32", "56", "48", "0xff", "32", "0xffff", ...	BPFMCCodeEmitter	encodeInstruction	BPF	Virtual ISA	LLVM	8,680	402	1	[]
[ "<s>", "static", "pad_direction", "ia64_function_arg_padding", "(", "machine_mode", "mode", ",", "const_tree", "type", ")", "{", "if", "(", "TARGET_HPUX", "&&", "type", "&&", "AGGREGATE_TYPE_P", "(", "type", ")", "&&", "int_size_in_bytes", "(", "type", ")", "<",...	[ "Implement", "TARGET_FUNCTION_ARG_PADDING", ".", "For", "the", "HP-UX", "IA64", "aggregate", "parameters", "are", "passed", "stored", "in", "the", "most", "significant", "bits", "of", "the", "stack", "slot", "." ]	[ "ia64" ]	ia64	ia64_function_arg_padding	ia64	CPU	GCC	8,681	41	1	[]
[ "<s>", "void", "xtensa_expand_atomic", "(", "enum", "rtx_code", "code", ",", "rtx", "target", ",", "rtx", "mem", ",", "rtx", "val", ",", "bool", "after", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "mem", ")", ";", "struct", "alignment_context"...	[ "Expand", "an", "atomic", "operation", "CODE", "of", "mode", "MODE", "(", "either", "HImode", "or", "QImode", "--", "the", "default", "expansion", "works", "fine", "for", "SImode", ")", ".", "MEM", "is", "the", "memory", "location", "and", "VAL", "the", ...	[ "xtensa", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1" ]	xtensa	xtensa_expand_atomic	xtensa	MPU	GCC	8,682	471	1	[]
[ "<s>", "static", "rtx", "frv_read_argument", "(", "tree", "exp", ",", "unsigned", "int", "index", ")", "{", "return", "expand_normal", "(", "CALL_EXPR_ARG", "(", "exp", ",", "index", ")", ")", ";", "}", "</s>" ]	[ "Read", "a", "value", "from", "the", "head", "of", "the", "tree", "list", "pointed", "to", "by", "ARGLISTPTR", ".", "Return", "the", "value", "as", "an", "rtx", "and", "replace", "*", "ARGLISTPTR", "with", "the", "tail", "of", "the", "list", "." ]	[ "frv" ]	frv	frv_read_argument	frv	VLIW	GCC	8,683	24	1	[]
[ "<s>", "void", "CJGInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", ...	[ "}", "Branch", "Analysis", "&", "Modification" ]	[ "CJG", "CJG", "CJG::GPRegsRegClass", "CJG::CPYrr", "\"Impossible reg-to-reg copy\"" ]	CJGInstrInfo	copyPhysReg	CJG	CPU	LLVM	8,684	82	1	[]
[ "<s>", "virtual", "bool", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ")", "const", "{", "return", "false", ";", "}", "</s>" ]	[ "Check", "whether", "the", "given", "instruction", "may", "need", "relaxation", "." ]	[ "R600" ]	AMDGPUAsmBackend16	mayNeedRelaxation	R600	GPU	LLVM	8,685	15	1	[]
[ "<s>", "bool", "Dcpu16PassConfig", "::", "addPreEmitPass", "(", ")", "{", "return", "false", ";", "}", "</s>" ]	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "Dcpu16" ]	Dcpu16TargetMachine (2)	addPreEmitPass	Dcpu16	CPU	LLVM	8,686	11	1	[]
[ "<s>", "void", "AArch64FrameLowering", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "*", "RS", ")", "const", "{", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "assert", "("...	[ "processFunctionBeforeFrameFinalized", "-", "This", "method", "is", "called", "immediately", "before", "the", "specified", "function", "'s", "frame", "layout", "(", "MF.getFrameInfo", "(", ")", ")", "is", "finalized", "." ]	[ "AArch64", "AArch64", "\"Upwards growing stack unsupported\"", "0", "0", "AArch64", "AArch64", "16", "\"Cannot align scalable vectors more than 16 bytes\"", "8", "16", "AArch64::GPR64commonRegClass", "\"There must be a free register after frame setup\"", "AArch64::MOVi64imm", "2", "AAr...	AArch64FrameLowering30	processFunctionBeforeFrameFinalized	AArch64	CPU	LLVM	8,687	356	1	[]
[ "<s>", "DecodeStatus", "ARMDisassembler", "::", "getInstruction", "(", "MCInst", "&", "MI", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "CS", ")", "const", "{", "if", "("...	[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]	[ "ARM", "ARM", "ARM::ModeThumb", "ARM" ]	ARMDisassembler15	getInstruction	ARM	CPU	LLVM	8,688	70	1	[]
[ "<s>", "static", "void", "rs6000_emit_madd", "(", "rtx", "target", ",", "rtx", "m1", ",", "rtx", "m2", ",", "rtx", "a", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "target", ")", ";", "rtx", "dst", ";", "dst", "=", "expand_ternary_op", "(",...	[ "Generate", "an", "FMA", "instruction", "." ]	[ "rs6000", "0" ]	rs6000	rs6000_emit_madd	rs6000	CPU	GCC	8,689	68	1	[]
[ "<s>", "TargetLowering", "::", "ConstraintWeight", "PPCTargetLowering", "::", "getSingleConstraintMatchWeight", "(", "AsmOperandInfo", "&", "info", ",", "const", "char", "*", "constraint", ")", "const", "{", "ConstraintWeight", "weight", "=", "CW_Invalid", ";", "Value...	[ "Examine", "constraint", "string", "and", "operand", "type", "and", "determine", "a", "weight", "value", "." ]	[ "PowerPC", "PPC", "\"wc\"", "1", "\"wa\"", "\"wd\"", "\"wf\"", "\"ws\"" ]	PPCISelLowering61	getSingleConstraintMatchWeight	PowerPC	CPU	LLVM	8,690	235	1	[]
[ "<s>", "bool", "WebAssemblyTargetLowering", "::", "getTgtMemIntrinsic", "(", "IntrinsicInfo", "&", "Info", ",", "const", "CallInst", "&", "I", ",", "MachineFunction", "&", "MF", ",", "unsigned", "Intrinsic", ")", "const", "{", "switch", "(", "Intrinsic", ")", ...	[ "Given", "an", "intrinsic", ",", "checks", "if", "on", "the", "target", "the", "intrinsic", "will", "need", "to", "map", "to", "a", "MemIntrinsicNode", "(", "touches", "memory", ")", "." ]	[ "WebAssembly", "WebAssembly", "Intrinsic::wasm_atomic_notify", "ISD::INTRINSIC_W_CHAIN", "MVT::i32", "0", "0", "4", "Intrinsic::wasm_atomic_wait_i32", "ISD::INTRINSIC_W_CHAIN", "MVT::i32", "0", "0", "4", "Intrinsic::wasm_atomic_wait_i64", "ISD::INTRINSIC_W_CHAIN", "MVT::i64", "0", ...	WebAssemblyISelLowering33	getTgtMemIntrinsic	WebAssembly	Virtual ISA	LLVM	8,691	307	1	[]
[ "<s>", "const", "MCExpr", "", "ARMElfTargetObjectFile", "::", "getTTypeGlobalReference", "(", "const", "GlobalValue", "", "GV", ",", "unsigned", "Encoding", ",", "Mangler", "&", "Mang", ",", "const", "TargetMachine", "&", "TM", ",", "MachineModuleInfo", "*", "...	[ "The", "mach-o", "version", "of", "this", "method", "defaults", "to", "returning", "a", "stub", "reference", "." ]	[ "ARM", "ARM", "\"Can handle absptr encoding only\"", "ARM" ]	ARMTargetObjectFile16	getTTypeGlobalReference	ARM	CPU	LLVM	8,692	67	1	[]
[ "<s>", "int", "iq2000_check_split", "(", "rtx", "address", ",", "machine_mode", "mode", ")", "{", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", ">", "(", "unsigned", ")", "UNITS_PER_WORD", ")", "return", "0", ";", "if", "(", "(", "GET_CODE", "(", "addres...	[ "Return", "nonzero", "if", "we", "split", "the", "address", "into", "high", "and", "low", "parts", "." ]	[ "iq2000", "0", "0", "0", "1", "0" ]	iq2000	iq2000_check_split	iq2000	CPU	GCC	8,693	76	1	[]
[ "<s>", "void", "R600MachineCFGStructurizer", "::", "removeSuccessor", "(", "MachineBasicBlock", "", "MBB", ")", "{", "while", "(", "MBB", "->", "succ_size", "(", ")", ")", "MBB", "->", "removeSuccessor", "(", "", "MBB", "->", "succ_begin", "(", ")", ")", ...	[ "Remove", "specified", "successor", "from", "the", "successors", "list", "of", "this", "MachineBasicBlock", "." ]	[ "AMDGPU", "R600" ]	R600MachineCFGStructurizer	removeSuccessor	AMDGPU	GPU	LLVM	8,694	31	1	[]
[ "<s>", "static", "unsigned", "nvptx_process_pars", "(", "parallel", "*", "par", ")", "{", "if", "(", "nvptx_optimize", ")", "nvptx_optimize_inner", "(", "par", ")", ";", "unsigned", "inner_mask", "=", "par", "->", "mask", ";", "if", "(", "par", "->", "inne...	[ "Process", "the", "parallel", "PAR", "and", "all", "its", "contained", "parallels", ".", "We", "do", "everything", "but", "the", "neutering", ".", "Return", "mask", "of", "partitioned", "modes", "used", "within", "this", "parallel", "." ]	[ "nvptx" ]	nvptx3	nvptx_process_pars	nvptx	GPU	GCC	8,695	168	1	[]
[ "<s>", "bool", "ARMBaseRegisterInfo", "::", "shouldCoalesce", "(", "MachineInstr", "", "MI", ",", "const", "TargetRegisterClass", "", "SrcRC", ",", "unsigned", "SubReg", ",", "const", "TargetRegisterClass", "*", "DstRC", ",", "unsigned", "DstSubReg", ",", "const...	[ "Subtarget", "Hooks", "." ]	[ "ARM", "ARM", "256", "256", "256", "ARM", "\"\\tARM::shouldCoalesce - Coalesced Weight: \"", "\"\\n\"", "\"\\tARM::shouldCoalesce - Reg Weight: \"", "\"\\n\"", "100", "1" ]	ARMBaseRegisterInfo23	shouldCoalesce	ARM	CPU	LLVM	8,696	270	1	[]
[ "<s>", "static", "int", "fp_regs_to_save", "(", "void", ")", "{", "int", "i", ",", "n", "=", "0", ";", "if", "(", "!", "TARGET_AM33_2", ")", "return", "0", ";", "for", "(", "i", "=", "FIRST_FP_REGNUM", ";", "i", "<=", "LAST_FP_REGNUM", ";", "++", "...	[ "Count", "the", "number", "of", "FP", "registers", "that", "have", "to", "be", "saved", "." ]	[ "mn10300", "0", "0" ]	mn10300	fp_regs_to_save	mn10300	MPU	GCC	8,697	55	1	[]
[ "<s>", "unsigned", "SparcMCCodeEmitter", "::", "getBranchTargetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "co...	[ "getBranchTargetOpValue", "-", "Return", "binary", "encoding", "of", "the", "branch", "target", "operand", "." ]	[ "Sparc", "Sparc", "0", "Sparc::fixup_sparc_br22", "0" ]	SparcMCCodeEmitter14	getBranchTargetOpValue	Sparc	CPU	LLVM	8,698	94	1	[]
[ "<s>", "Status", "intersect", "(", "const", "Status", "&", "S", ")", "const", "{", "unsigned", "NewMask", "=", "(", "Mask", "&", "S", ".", "Mask", ")", "&", "(", "Mode", "^", "~", "S", ".", "Mode", ")", ";", "unsigned", "NewMode", "=", "(", "Mode...	[ "Intersect", "this", "set", "with", "a", "temporary", "other", "set", "in", "place", "." ]	[ "AMDGPU" ]	SIModeRegister	intersect	AMDGPU	GPU	LLVM	8,699	48	1	[]

[ "<s>", "TargetLoweringObjectFile", "*", "getObjFileLowering", "(", ")", "const", "override", "{", "return", "TLOF", ".", "get", "(", ")", ";", "}", "</s>" ]

[ "Return", "information", "about", "object", "file", "lowering", "." ]

[ "LEG" ]

LEGTargetMachine

getObjFileLowering

LEG

CPU

LLVM

8,600

16

1

[]

[ "<s>", "int", "neon_vector_mem_operand", "(", "rtx", "op", ",", "int", "type", ",", "bool", "strict", ")", "{", "rtx", "ind", ";", "if", "(", "!", "(", "reload_in_progress", "||", "reload_completed", ")", "&&", "(", "reg_mentioned_p", "(", "frame_pointer_rtx...

[ "Return", "TRUE", "if", "OP", "is", "a", "memory", "operand", "which", "we", "can", "load", "or", "store", "a", "vector", "to/from", ".", "TYPE", "is", "one", "of", "the", "following", "values", ":", "0", "-", "Vector", "load/stor", "(", "vldr", ")", ...

[ "arm", "0", "0", "0", "0", "0", "1", "0", "1", "0", "0", "0", "2", "1", "1", "1", "0", "0", "0", "1", "1", "1024", "1", "1016", "1024", "1", "3", "0" ]

arm4

neon_vector_mem_operand

arm

CPU

GCC

8,601

368

1

[]

[ "<s>", "static", "inline", "int", "rs6000_secondary_reload_toc_costs", "(", "addr_mask_type", "addr_mask", ")", "{", "int", "ret", ";", "if", "(", "TARGET_CMODEL", "!=", "CMODEL_SMALL", ")", "ret", "=", "(", "(", "addr_mask", "&", "RELOAD_REG_OFFSET", ")", "==",...

[ "Helper", "function", "to", "return", "the", "cost", "of", "adding", "a", "TOC", "entry", "address", "." ]

[ "rs6000", "0", "1", "2", "6", "3" ]

rs6000

rs6000_secondary_reload_toc_costs

rs6000

CPU

GCC

8,602

49

1

[]

[ "<s>", "static", "tree", "s390_d_handle_target_float_abi", "(", "void", ")", "{", "const", "char", "*", "abi", ";", "if", "(", "TARGET_HARD_FLOAT", ")", "abi", "=", "\"hard\"", ";", "else", "if", "(", "TARGET_SOFT_FLOAT", ")", "abi", "=", "\"soft\"", ";", ...

[ "Handle", "a", "call", "to", "`", "__traits", "(", "getTargetInfo", ",", "``", "floatAbi", "''", ")", "'", "." ]

[ "s390", "\"hard\"", "\"soft\"", "\"\"", "1" ]

s390-d

s390_d_handle_target_float_abi

s390

MPU

GCC

8,603

48

1

[]

[ "<s>", "LLT", "AArch64TargetLowering", "::", "getOptimalMemOpLLT", "(", "const", "MemOp", "&", "Op", ",", "const", "AttributeList", "&", "FuncAttributes", ")", "const", "{", "bool", "CanImplicitFloat", "=", "!", "FuncAttributes", ".", "hasFnAttr", "(", "Attribute"...

[ "LLT", "returning", "variant", "." ]

[ "AArch64", "AArch64", "32", "0", "1", "MVT::v2i64", "16", "2", "64", "MVT::f128", "16", "128", "8", "MVT::i64", "8", "64", "4", "MVT::i32", "4", "32" ]

AArch64ISelLowering (2)2

getOptimalMemOpLLT

AArch64

CPU

LLVM

8,604

250

1

[]

[ "<s>", "static", "void", "v850_asm_init_sections", "(", "void", ")", "{", "rosdata_section", "=", "get_unnamed_section", "(", "0", ",", "output_section_asm_op", ",", "\"\\t.section .rosdata,\\\"a\\\"\"", ")", ";", "rozdata_section", "=", "get_unnamed_section", "(", "0",...

[ "Implement", "TARGET_ASM_INIT_SECTIONS", "." ]

[ "v850", "0", "\"\\t.section .rosdata,\\\"a\\\"\"", "0", "\"\\t.section .rozdata,\\\"a\\\"\"", "\"\\t.section .tdata,\\\"aw\\\"\"", "\"\\t.section .zdata,\\\"aw\\\"\"", "\"\\t.section .zbss,\\\"aw\\\"\"" ]

v850

v850_asm_init_sections

v850

MPU

GCC

8,605

65

1

[]

[ "<s>", "void", "print", "(", "raw_ostream", "&", "OS", ")", "const", "override", "{", "switch", "(", "Kind", ")", "{", "case", "Register", ":", "OS", "<<", "\"<register \"", "<<", "getReg", "(", ")", "<<", "'>'", ";", "break", ";", "case", "Immediate",...

[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]

[ "AMDGPU", "\"<register \"", "\"<expr \"" ]

AMDGPUAsmParser

print

AMDGPU

GPU

LLVM

8,606

72

1

[]

[ "<s>", "unsigned", "AMDGPUTTIImpl", "::", "getNumberOfRegisters", "(", "bool", "Vec", ")", "const", "{", "return", "getHardwareNumberOfRegisters", "(", "Vec", ")", ">>", "3", ";", "}", "</s>" ]

[ "�", "?", "Vector", "TTI", "begin", "�", "?" ]

[ "AMDGPU", "AMDGPU", "3" ]

AMDGPUTargetTransformInfo12

getNumberOfRegisters

AMDGPU

GPU

LLVM

8,607

19

1

[]

[ "<s>", "bool", "ARMAsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNum", ",", "unsigned", "AsmVariant", ",", "const", "char", "*", "ExtraCode", ")", "{", "if", "(", "ExtraCode", "&&", "ExtraCode", "[", "0", ...

[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]

[ "ARM", "ARM", "0", "1", "0", "0", "\"[\"", "\"]\"", "1", "1" ]

ARMAsmPrinter20

PrintAsmOperand

ARM

CPU

LLVM

8,608

237

1

[]

[ "<s>", "bool", "FixupLEAPass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Func", ")", "{", "MF", "=", "&", "Func", ";", "TM", "=", "&", "Func", ".", "getTarget", "(", ")", ";", "const", "X86Subtarget", "&", "ST", "=", "TM", "->", "getS...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "X86", "X86", "X86", "X86", "\"Start X86FixupLEAs\\n\"", "\"End X86FixupLEAs\\n\"" ]

X86FixupLEAs36

runOnMachineFunction

X86

CPU

LLVM

8,609

136

1

[]

[ "<s>", "const", "TargetRegisterClass", "*", "SPURegisterInfo", "::", "getPointerRegClass", "(", ")", "const", "{", "return", "&", "SPU", "::", "R32CRegClass", ";", "}", "</s>" ]

[ "getPointerRegClass", "-", "Returns", "a", "TargetRegisterClass", "used", "for", "pointer", "values", "." ]

[ "CellSPU", "SPU", "SPU::R32CRegClass" ]

SPURegisterInfo8

getPointerRegClass

CellSPU

MPU

LLVM

8,610

17

1

[]

[ "<s>", "unsigned", "M680x0InstrInfo", "::", "getGlobalBaseReg", "(", "MachineFunction", "*", "MF", ")", "const", "{", "M680x0MachineFunctionInfo", "*", "MxFI", "=", "MF", "->", "getInfo", "<", "M680x0MachineFunctionInfo", ">", "(", ")", ";", "unsigned", "GlobalBas...

[ "getGlobalBaseReg", "-", "Return", "a", "virtual", "register", "initialized", "with", "the", "the", "global", "base", "register", "value", "." ]

[ "M680x0", "M680x0", "M680x0", "M680x0", "0", "M680x0::AR32_NOSPRegClass" ]

M680x0InstrInfo

getGlobalBaseReg

M680x0

MPU

LLVM

8,611

75

1

[]

[ "<s>", "static", "tree", "s390_handle_hotpatch_attribute", "(", "tree", "*", "node", ",", "tree", "name", ",", "tree", "args", ",", "int", "flags", "ATTRIBUTE_UNUSED", ",", "bool", "*", "no_add_attrs", ")", "{", "tree", "expr", ";", "tree", "expr2", ";", "...

[ "Check", "whether", "the", "hotpatch", "attribute", "is", "applied", "to", "a", "function", "and", ",", "if", "it", "has", "an", "argument", ",", "the", "argument", "is", "valid", "." ]

[ "s390", "\"%qE attribute only applies to functions\"", "1", "1", "1", "0", "\"requested %qE attribute is not a comma separated pair of\"", "\" non-negative integer constants or too large (max. %d)\"" ]

s390

s390_handle_hotpatch_attribute

s390

MPU

GCC

8,612

211

1

[]

[ "<s>", "const", "AMDGPUInstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "InstrInfo", ".", "get", "(", ")", ";", "}", "</s>" ]

[ "TargetInstrInfo", "getter", "." ]

[ "AMDGPU", "AMDGPU" ]

AMDGPUSubtarget (2)

getInstrInfo

AMDGPU

GPU

LLVM

8,613

17

1

[]

[ "<s>", "static", "void", "ix86_output_indirect_branch_via_push", "(", "rtx", "call_op", ",", "const", "char", "*", "xasm", ",", "bool", "sibcall_p", ")", "{", "char", "thunk_name_buf", "[", "32", "]", ";", "char", "*", "thunk_name", ";", "char", "push_buf", ...

[ "Output", "indirect", "branch", "via", "a", "call", "and", "return", "thunk", ".", "CALL_OP", "is", "the", "branch", "target", ".", "XASM", "is", "the", "assembly", "template", "for", "CALL_OP", ".", "Branch", "is", "a", "tail", "call", "if", "SIBCALL_P", ...

[ "i386", "32", "64", "1", "\"push{%c}\\t%s\"", "32", "32", "\"\\tjmp\\t\"", "0", "\"\\tcall\\t\"" ]

i386

ix86_output_indirect_branch_via_push

i386

CPU

GCC

8,614

379

1

[]

[ "<s>", "void", "rs6000_emit_swdiv", "(", "rtx", "dst", ",", "rtx", "n", ",", "rtx", "d", ",", "bool", "note_p", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "dst", ")", ";", "rtx", "one", ",", "x0", ",", "e0", ",", "x1", ",", "xprev", ...

[ "Newton-Raphson", "approximation", "of", "floating", "point", "divide", "DST", "=", "N/D", ".", "If", "NOTE_P", ",", "add", "a", "reg_note", "saying", "that", "this", "was", "a", "division", ".", "Support", "both", "scalar", "and", "vector", "divide", ".", ...

[ "powerpcspe", "1", "3", "1", "1", "0", "2" ]

powerpcspe

rs6000_emit_swdiv

powerpcspe

CPU

GCC

8,615

326

1

[]

[ "<s>", "bool", "isReg", "(", ")", "const", "{", "return", "Kind", "==", "k_Register", ";", "}", "</s>" ]

[ "isReg", "-", "Is", "this", "a", "register", "operand", "?" ]

[ "Sparc" ]

SparcAsmParser11

isReg

Sparc

CPU

LLVM

8,616

12

1

[]

[ "<s>", "int", "num_insns_constant_wide", "(", "HOST_WIDE_INT", "value", ")", "{", "if", "(", "(", "(", "unsigned", "HOST_WIDE_INT", ")", "value", "+", "0x8000", ")", "<", "0x10000", ")", "return", "1", ";", "else", "if", "(", "(", "value", "&", "0xffff",...

[ "Return", "the", "number", "of", "instructions", "it", "takes", "to", "form", "a", "constant", "in", "an", "integer", "register", "." ]

[ "powerpcspe", "0x8000", "0x10000", "1", "0xffff", "0", "31", "1", "31", "0", "1", "0xffffffff", "0x80000000", "0x80000000", "31", "0", "1", "2", "1", "0", "1", "0", "1", "1", "2" ]

powerpcspe

num_insns_constant_wide

powerpcspe

CPU

GCC

8,617

150

1

[]

[ "<s>", "void", "MipsInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "uint64_t", "Address", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "switch", "(", "MI", "->", ...

[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]

[ "Mips", "Mips", "Mips::RDHWR", "Mips::RDHWR64", "\"\\t.set\\tpush\\n\"", "\"\\t.set\\tmips32r2\\n\"", "Mips::Save16", "\"\\tsave\\t\"", "\" # 16 bit inst\\n\"", "Mips::SaveX16", "\"\\tsave\\t\"", "\"\\n\"", "Mips::Restore16", "\"\\trestore\\t\"", "\" # 16 bit inst\\n\"", "Mips::Restore...

MipsInstPrinter27

printInst

Mips

CPU

LLVM

8,618

212

1

[]

[ "<s>", "const", "char", "*", "thumb2_output_casesi", "(", "rtx", "*", "operands", ")", "{", "rtx", "diff_vec", "=", "PATTERN", "(", "NEXT_INSN", "(", "as_a", "<", "rtx_insn", "*", ">", "(", "operands", "[", "2", "]", ")", ")", ")", ";", "gcc_assert", ...

[ "Output", "a", "Thumb-2", "casesi", "instruction", "." ]

[ "arm", "2", "\"cmp\\t%0, %1\"", "\"bhi\\t%l3\"", "\"tbb\\t[%|pc, %0]\"", "\"tbh\\t[%|pc, %0, lsl #1]\"", "\"adr\\t%4, %l2\"", "\"ldr\\t%5, [%4, %0, lsl #2]\"", "\"add\\t%4, %4, %5\"", "\"bx\\t%4\"", "\"adr\\t%4, %l2\"", "\"ldr\\t%|pc, [%4, %0, lsl #2]\"" ]

arm

thumb2_output_casesi

arm

CPU

GCC

8,619

129

1

[]

[ "<s>", "bool", "contains", "(", "const", "MachineBasicBlock", "*", "MBB", ")", "const", "{", "return", "BlockSet", ".", "count", "(", "MBB", ")", ";", "}", "</s>" ]

[ "contains", "-", "Returns", "true", "if", "this", "trace", "contains", "the", "given", "basic", "block", "." ]

[ "WebAssembly" ]

WebAssemblyExceptionInfo

contains

WebAssembly

Virtual ISA

LLVM

8,620

19

1

[]

[ "<s>", "static", "void", "rs6000_xcoff_file_start", "(", "void", ")", "{", "rs6000_gen_section_name", "(", "&", "xcoff_bss_section_name", ",", "main_input_filename", ",", "\".bss_\"", ")", ";", "rs6000_gen_section_name", "(", "&", "xcoff_private_data_section_name", ",", ...

[ "Output", "at", "beginning", "of", "assembler", "file", ".", "Initialize", "the", "section", "names", "for", "the", "RS/6000", "at", "this", "point", ".", "Specify", "filename", ",", "including", "full", "path", ",", "to", "assembler", ".", "We", "want", "...

[ "rs6000", "\".bss_\"", "\".rw_\"", "\".ro_\"", "\".tls_\"", "\".tbss_[UL]\"", "\"\\t.file\\t\"", "\"\\t.extern %s\\n\"" ]

rs60005

rs6000_xcoff_file_start

rs6000

CPU

GCC

8,621

117

1

[]

[ "<s>", "int", "mcore_halfword_offset", "(", "unsigned", "int", "mask", ")", "{", "if", "(", "mask", "==", "0x0000ffffL", ")", "return", "0", ";", "else", "if", "(", "mask", "==", "0xffff0000L", ")", "return", "1", ";", "return", "-", "1", ";", "}", "...

[ "Determine", "halfword", "being", "masked", "." ]

[ "mcore", "0x0000ffffL", "0", "0xffff0000L", "1", "1" ]

mcore

mcore_halfword_offset

mcore

MPU

GCC

8,622

32

1

[]

[ "<s>", "static", "HOST_WIDE_INT", "aarch64_anchor_offset", "(", "HOST_WIDE_INT", "offset", ",", "HOST_WIDE_INT", "size", ",", "machine_mode", "mode", ")", "{", "if", "(", "size", ">", "16", ")", "return", "(", "offset", "+", "0x400", ")", "&", "~", "0x7f0", ...

[ "OFFSET", "is", "an", "address", "offset", "for", "mode", "MODE", ",", "which", "has", "SIZE", "bytes", ".", "If", "OFFSET", "is", "out", "of", "range", ",", "return", "an", "offset", "of", "an", "anchor", "point", "that", "is", "in", "range", ".", "...

[ "aarch64", "16", "0x400", "0x7f0", "1", "512", "0x3ff", "0x100", "0x1ff", "256", "0", "0", "0x100", "0x1ff", "0xfff" ]

aarch64

aarch64_anchor_offset

aarch64

CPU

GCC

8,623

114

1

[]

[ "<s>", "static", "void", "ix86_update_stack_boundary", "(", "void", ")", "{", "ix86_incoming_stack_boundary", "=", "ix86_minimum_incoming_stack_boundary", "(", "false", ")", ";", "if", "(", "TARGET_64BIT", "&&", "cfun", "->", "stdarg", "&&", "crtl", "->", "stack_ali...

[ "Update", "incoming", "stack", "boundary", "and", "estimated", "stack", "alignment", "." ]

[ "i386", "128", "128" ]

i3864

ix86_update_stack_boundary

i386

CPU

GCC

8,624

35

1

[]

[ "<s>", "virtual", "const", "TargetRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "Dcpu16" ]

Dcpu16TargetMachine

getRegisterInfo

Dcpu16

CPU

LLVM

8,625

18

1

[]

[ "<s>", "BitVector", "MipsRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "static", "const", "uint16_t", "ReservedGPR32", "[", "]", "=", "{", "Mips", "::", "ZERO", ",", "Mips", "::", "K0", ",", "Mips", ...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "Mips", "Mips", "Mips::ZERO", "Mips::K0", "Mips::K1", "Mips::SP", "Mips::ZERO_64", "Mips::K0_64", "Mips::K1_64", "Mips::SP_64", "0", "0", "Mips::AFGR64RegClass", "Mips::AFGR64RegClass", "Mips::FGR64RegClass", "Mips::FGR64RegClass", "Mips", "Mips::S0", "Mips::FP", "Mips::FP_64",...

MipsRegisterInfo9

getReservedRegs

Mips

CPU

LLVM

8,626

480

1

[]

[ "<s>", "iterator", "begin", "(", ")", "{", "return", "(", "Packet", ".", "begin", "(", ")", ")", ";", "}", "</s>" ]

[ "Recipe", "iterator", "methods", "." ]

[ "Hexagon" ]

HexagonShuffler

begin

Hexagon

DSP

LLVM

8,627

15

1

[]

[ "<s>", "static", "bool", "arm_assemble_integer", "(", "rtx", "x", ",", "unsigned", "int", "size", ",", "int", "aligned_p", ")", "{", "machine_mode", "mode", ";", "if", "(", "size", "==", "UNITS_PER_WORD", "&&", "aligned_p", ")", "{", "fputs", "(", "\"\\t.w...

[ "Target", "hook", "for", "assembling", "integer", "objects", ".", "The", "ARM", "version", "needs", "to", "handle", "word-sized", "values", "specially", "." ]

[ "arm", "\"\\t.word\\t\"", "0", "\"(GOT)\"", "\"(GOTOFF)\"", "0", "0", "1", "0", "0" ]

arm7

arm_assemble_integer

arm

CPU

GCC

8,628

300

1

[]

[ "<s>", "const", "MCFixupKindInfo", "&", "WebAssemblyAsmBackend", "::", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "WebAssembly", "::", "NumTargetFixupKinds", "]", "=", "{", "{", "\"fixup_sle...

[ "Get", "information", "on", "a", "fixup", "kind", "." ]

[ "WebAssembly", "WebAssembly", "WebAssembly::NumTargetFixupKinds", "\"fixup_sleb128_i32\"", "0", "5", "8", "0", "\"fixup_sleb128_i64\"", "0", "10", "8", "0", "\"fixup_uleb128_i32\"", "0", "5", "8", "0", "\"fixup_uleb128_i64\"", "0", "10", "8", "0", "\"Invalid kind!\"" ]

WebAssemblyAsmBackend1

getFixupKindInfo

WebAssembly

Virtual ISA

LLVM

8,629

112

1

[]

[ "<s>", "static", "int", "stackSlotSize", "(", ")", "{", "return", "4", ";", "}", "</s>" ]

[ "Stack", "slot", "size", "(", "4", "bytes", ")" ]

[ "XCore", "4" ]

XCoreFrameInfo

stackSlotSize

XCore

MPU

LLVM

8,630

10

1

[]

[ "<s>", "static", "rtx", "fr30_libcall_value", "(", "machine_mode", "mode", ",", "const_rtx", "fun", "ATTRIBUTE_UNUSED", ")", "{", "return", "gen_rtx_REG", "(", "mode", ",", "RETURN_VALUE_REGNUM", ")", ";", "}", "</s>" ]

[ "Implements", "TARGET_LIBCALL_VALUE", "." ]

[ "fr30" ]

fr30

fr30_libcall_value

fr30

DSP

GCC

8,631

21

1

[]

[ "<s>", "bool", "hasMDs", "(", ")", "const", "{", "return", "NumModuleMDs", "<", "MDs", ".", "size", "(", ")", ";", "}", "</s>" ]

[ "Check", "whether", "the", "current", "block", "has", "any", "metadata", "to", "emit", "." ]

[ "DirectX" ]

DXILValueEnumerator

hasMDs

DirectX

Virtual ISA

LLVM

8,632

16

1

[]

[ "<s>", "static", "void", "workaround_rts_anomaly", "(", "void", ")", "{", "rtx_insn", "*", "insn", ",", "*", "first_insn", "=", "NULL", ";", "int", "cycles", "=", "4", ";", "if", "(", "!", "ENABLE_WA_RETS", ")", "return", ";", "for", "(", "insn", "=", ...

[ "On", "some", "silicon", "revisions", ",", "functions", "shorter", "than", "a", "certain", "number", "of", "cycles", "can", "cause", "unpredictable", "behaviour", ".", "Work", "around", "this", "by", "adding", "NOPs", "as", "needed", "." ]

[ "bfin", "4", "0", "1", "1", "4", "3", "5", "0" ]

bfin

workaround_rts_anomaly

bfin

DSP

GCC

8,633

307

1

[]

[ "<s>", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_pwrite_stream", "&", "OS", ")", "const", "override", "{", "return", "createLC3ELFObjectWriter", "(", "OS", ",", "OSABI", ")", ";", "}", "</s>" ]

[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]

[ "LC3", "LC3" ]

LC3AsmBackend

createObjectWriter

LC3

CPU

LLVM

8,634

20

1

[]

[ "<s>", "bool", "X86TargetLowering", "::", "isShuffleMaskLegal", "(", "const", "SmallVectorImpl", "<", "int", ">", "&", "M", ",", "EVT", "VT", ")", "const", "{", "if", "(", "!", "VT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "MVT", "SVT",...

[ "Targets", "can", "use", "this", "to", "indicate", "that", "they", "only", "support", "some", "VECTOR_SHUFFLE", "operations", ",", "those", "with", "specific", "masks", "." ]

[ "X86", "X86", "64", "0", "2", "0" ]

X86ISelLowering105

isShuffleMaskLegal

X86

CPU

LLVM

8,635

315

1

[]

[ "<s>", "static", "bool", "find_mem_ref", "(", "rtx", "pat", ",", "rtx", "*", "mem_ref", ")", "{", "const", "char", "*", "fmt", ";", "int", "i", ",", "j", ";", "if", "(", "tie_operand", "(", "pat", ",", "VOIDmode", ")", ")", "return", "false", ";", ...

[ "Determine", "if", "PAT", "refers", "to", "memory", ".", "If", "so", ",", "set", "MEM_REF", "to", "the", "MEM", "rtx", "and", "return", "true", "." ]

[ "rs6000", "1", "0", "1", "0" ]

rs60004

find_mem_ref

rs6000

CPU

GCC

8,636

169

1

[]

[ "<s>", "void", "Mips16RegisterInfo", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", ...

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "Mips", "Mips", "0", "Mips::ADJCALLSTACKDOWN", "Mips", "Mips", "Mips::SP" ]

Mips16RegisterInfo12

eliminateCallFramePseudoInstr

Mips

CPU

LLVM

8,637

117

1

[]

[ "<s>", "bool", "SparcPassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "createSparcFPMoverPass", "(", "getSparcTargetMachine", "(", ")", ")", ")", ";", "addPass", "(", "createSparcDelaySlotFillerPass", "(", "getSparcTargetMachine", "(", ")", ")", ...

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "Sparc" ]

SparcTargetMachine29

addPreEmitPass

Sparc

CPU

LLVM

8,638

31

1

[]

[ "<s>", "void", "SHUXIInstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "O", ",", "unsigned", "RegNo", ")", "const", "{", "O", "<<", "StringRef", "(", "getRegisterName", "(", "RegNo", ")", ")", ";", "}", "</s>" ]

[ "Print", "the", "assembler", "register", "name", "." ]

[ "SHUXI", "SHUXI" ]

SHUXIInstPrinter

printRegName

SHUXI

CPU

LLVM

8,639

25

1

[]

[ "<s>", "void", "Cpu0FrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", "front", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")...

[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]

[ "Cpu0", "Cpu0", "Cpu0", "Cpu0", "Cpu0", "Cpu0", "Cpu0", "Cpu0::SP", "Cpu0::ADDiu", "Cpu0", "0", "16", "\"No expandLargeImm(SP, -StackSize, false, TII, MBB, MBBI, dl);\"", "0" ]

Cpu0FrameLowering2

emitPrologue

Cpu0

CPU

LLVM

8,640

500

1

[]

[ "<s>", "bool", "PPCCallLowering", "::", "lowerFormalArguments", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Function", "&", "F", ",", "ArrayRef", "<", "ArrayRef", "<", "Register", ">>", "VRegs", ")", "const", "{", "return", "VRegs", ".", "empty"...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "VRegs", ",", "for", "GlobalISel", "." ]

[ "PowerPC", "PPC" ]

PPCCallLowering2

lowerFormalArguments

PowerPC

CPU

LLVM

8,641

32

1

[]

[ "<s>", "static", "rtx", "scale_counter", "(", "rtx", "countreg", ",", "int", "scale", ")", "{", "rtx", "sc", ";", "if", "(", "scale", "==", "1", ")", "return", "countreg", ";", "if", "(", "CONST_INT_P", "(", "countreg", ")", ")", "return", "GEN_INT", ...

[ "Divide", "COUNTREG", "by", "SCALE", "." ]

[ "i386", "1", "1" ]

i386-expand

scale_counter

i386

CPU

GCC

8,642

81

1

[]

[ "<s>", "bool", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "{", "assert", "(", "0", "&&", "\"fixupNeedsRelaxa...

[ "Simple", "predicate", "for", "targets", "where", "!", "Resolved", "implies", "requiring", "relaxation", "." ]

[ "Sparc", "0", "\"fixupNeedsRelaxation() unimplemented\"" ]

SparcAsmBackend12

fixupNeedsRelaxation

Sparc

CPU

LLVM

8,643

34

1

[]

[ "<s>", "static", "bool", "expand_vec_perm_broadcast_1", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "unsigned", "elt", "=", "d", "->", "perm", "[", "0", "]", ",", "nelt2", "=", "d", "->", "nelt", "/", "2", ";", "machine_mode", "vmode", "=", ...

[ "A", "subroutine", "of", "ix86_expand_vec_perm_builtin_1", ".", "Implement", "broadcast", "permutations", ".", "We", "assume", "that", "expand_vec_perm_1", "has", "already", "failed", "." ]

[ "i386", "0", "2", "4", "2", "4", "4", "0" ]

i3864

expand_vec_perm_broadcast_1

i386

CPU

GCC

8,644

298

1

[]

[ "<s>", "bool", "R600InstrInfo", "::", "fitsReadPortLimitations", "(", "const", "std", "::", "vector", "<", "MachineInstr", "*", ">", "&", "IG", ",", "const", "DenseMap", "<", "unsigned", ",", "unsigned", ">", "&", "PV", ",", "std", "::", "vector", "<", "...

[ "Given", "the", "order", "VEC_012", "<", "VEC_021", "<", "VEC_120", "<", "VEC_102", "<", "VEC_201", "<", "VEC_210", "returns", "true", "and", "the", "first", "(", "in", "lexical", "order", ")", "BankSwizzle", "affectation", "starting", "from", "the", "one", ...

[ "AMDGPU", "R600", "R600::OpName", "R600", "R600", "R600" ]

R600InstrInfo17

fitsReadPortLimitations

AMDGPU

GPU

LLVM

8,645

271

1

[]

[ "<s>", "static", "int", "ix86_division_cost", "(", "const", "struct", "processor_costs", "*", "cost", ",", "enum", "machine_mode", "mode", ")", "{", "machine_mode", "inner_mode", "=", "mode", ";", "if", "(", "VECTOR_MODE_P", "(", "mode", ")", ")", "inner_mode"...

[ "Return", "cost", "of", "multiplication", "in", "MODE", "." ]

[ "i386" ]

i3867

ix86_division_cost

i386

CPU

GCC

8,646

110

1

[]

[ "<s>", "const", "RegisterBankInfo", "*", "MipsSubtarget", "::", "getRegBankInfo", "(", ")", "const", "{", "return", "RegBankInfo", ".", "get", "(", ")", ";", "}", "</s>" ]

[ "If", "the", "information", "for", "the", "register", "banks", "is", "available", ",", "return", "it", "." ]

[ "Mips", "Mips" ]

MipsSubtarget (2)2

getRegBankInfo

Mips

CPU

LLVM

8,647

18

1

[]

[ "<s>", "void", "TVMInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", ...

[ "}", "Branch", "Analysis", "&", "Modification" ]

[ "TVM", "TVM", "TVM::REG_TO_REG_COPY", "0" ]

TVMInstrInfo

copyPhysReg

TVM

Virtual ISA

LLVM

8,648

62

1

[]

[ "<s>", "rtx", "aarch64_gen_stepped_int_parallel", "(", "unsigned", "int", "nelts", ",", "int", "base", ",", "int", "step", ")", "{", "rtvec", "vec", "=", "rtvec_alloc", "(", "nelts", ")", ";", "for", "(", "unsigned", "int", "i", "=", "0", ";", "i", "<"...

[ "Return", "a", "PARALLEL", "containing", "NELTS", "elements", ",", "with", "element", "I", "equal", "to", "BASE", "+", "I", "*", "STEP", "." ]

[ "aarch64", "0" ]

aarch64

aarch64_gen_stepped_int_parallel

aarch64

CPU

GCC

8,649

64

1

[]

[ "<s>", "rtx_insn", "*", "s390_emit_call", "(", "rtx", "addr_location", ",", "rtx", "tls_call", ",", "rtx", "result_reg", ",", "rtx", "retaddr_reg", ")", "{", "bool", "plt_call", "=", "false", ";", "rtx_insn", "*", "insn", ";", "rtx", "call", ";", "rtx", ...

[ "This", "function", "is", "used", "by", "the", "call", "expanders", "of", "the", "machine", "description", ".", "It", "emits", "the", "call", "insn", "itself", "together", "with", "the", "necessary", "operations", "to", "adjust", "the", "target", "address", ...

[ "s390", "1", "0", "3", "2", "12" ]

s3904

s390_emit_call

s390

MPU

GCC

8,650

325

1

[]

[ "<s>", "static", "rtx", "nds32_expand_triopimm_builtin", "(", "enum", "insn_code", "icode", ",", "tree", "exp", ",", "rtx", "target", ",", "bool", "return_p", ",", "const", "char", "*", "name", ")", "{", "rtx", "pat", ";", "rtx", "op0", "=", "nds32_read_ar...

[ "Expand", "builtins", "that", "take", "three", "operands", "and", "the", "third", "is", "immediate", "." ]

[ "nds32", "0", "1", "2", "1", "0", "2", "1", "3", "2" ]

nds32-intrinsic

nds32_expand_triopimm_builtin

nds32

CPU

GCC

8,651

198

1

[]

[ "<s>", "bool", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "override", "{", "assert", "(", "0", "&&", "\"fi...

[ "Simple", "predicate", "for", "targets", "where", "!", "Resolved", "implies", "requiring", "relaxation", "." ]

[ "Sparc", "0", "\"fixupNeedsRelaxation() unimplemented\"" ]

SparcAsmBackend22

fixupNeedsRelaxation

Sparc

CPU

LLVM

8,652

35

1

[]

[ "<s>", "bool", "aarch64_emit_approx_div", "(", "rtx", "quo", ",", "rtx", "num", ",", "rtx", "den", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "quo", ")", ";", "if", "(", "GET_MODE_INNER", "(", "mode", ")", "==", "HFmode", ")", "return", "f...

[ "Emit", "the", "instruction", "sequence", "to", "compute", "the", "approximation", "for", "the", "division", "of", "NUM", "by", "DEN", "in", "QUO", "and", "return", "whether", "the", "sequence", "was", "emitted", "or", "not", "." ]

[ "aarch64", "3", "2", "0" ]

aarch64

aarch64_emit_approx_div

aarch64

CPU

GCC

8,653

257

1

[]

[ "<s>", "TargetLoweringObjectFile", "*", "getObjFileLowering", "(", ")", "const", "override", "{", "return", "TLOF", ".", "get", "(", ")", ";", "}", "</s>" ]

[ "Return", "information", "about", "object", "file", "lowering", "." ]

[ "DirectX" ]

DirectXTargetMachine

getObjFileLowering

DirectX

Virtual ISA

LLVM

8,654

16

1

[]

[ "<s>", "static", "bool", "aarch64_if_then_else_costs", "(", "rtx", "op0", ",", "rtx", "op1", ",", "rtx", "op2", ",", "int", "*", "cost", ",", "bool", "speed", ")", "{", "rtx", "inner", ";", "rtx", "comparator", ";", "enum", "rtx_code", "cmpcode", ";", ...

[ "Calculate", "the", "cost", "of", "calculating", "(", "if_then_else", "(", "OP0", ")", "(", "OP1", ")", "(", "OP2", ")", ")", ",", "storing", "it", "in", "*", "COST", ".", "Result", "is", "true", "if", "the", "total", "cost", "of", "the", "operation"...

[ "aarch64", "0", "1", "0", "0", "0", "1", "1", "0", "1", "0", "0", "0", "1", "2" ]

aarch643

aarch64_if_then_else_costs

aarch64

CPU

GCC

8,655

434

1

[]

[ "<s>", "void", "output_push_multiple", "(", "rtx", "insn", ",", "rtx", "*", "operands", ")", "{", "char", "buf", "[", "80", "]", ";", "int", "ok", ";", "ok", "=", "analyze_push_multiple_operation", "(", "PATTERN", "(", "insn", ")", ")", ";", "gcc_assert"...

[ "Emit", "assembly", "code", "for", "one", "multi-register", "push", "described", "by", "INSN", ",", "with", "operands", "in", "OPERANDS", "." ]

[ "bfin", "80", "8", "\"[--sp] = ( p5:%d );\\n\"", "6", "\"[--sp] = ( r7:%d );\\n\"", "\"[--sp] = ( r7:%d, p5:%d );\\n\"" ]

bfin

output_push_multiple

bfin

DSP

GCC

8,656

86

1

[]

[ "<s>", "bool", "ARCFrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegisterInfo", ...

[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...

[ "ARC", "ARC", "\"Restore callee saved registers: \"", "\"\\n\"", "ARC::R14" ]

ARCFrameLowering10

restoreCalleeSavedRegisters

ARC

MPU

LLVM

8,657

78

1

[]

[ "<s>", "void", "WebAssemblyAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"EmitInstruction: \"", "<<", "*", "MI", "<<", "'\\n'", ")", ";", "switch", "(", "MI", "->", "ge...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "WebAssembly", "WebAssembly", "\"EmitInstruction: \"", "WebAssembly::ARGUMENT_I32", "WebAssembly::ARGUMENT_I64", "WebAssembly::ARGUMENT_F32", "WebAssembly::ARGUMENT_F64", "WebAssembly::ARGUMENT_v16i8", "WebAssembly::ARGUMENT_v8i16", "WebAssembly::ARGUMENT_v4i32", "WebAssembly::ARGUMENT_v2i64", ...

WebAssemblyAsmPrinter5

EmitInstruction

WebAssembly

Virtual ISA

LLVM

8,658

269

1

[]

[ "<s>", "void", "PPCPostRASchedStrategy", "::", "initialize", "(", "ScheduleDAGMI", "*", "Dag", ")", "{", "PostGenericScheduler", "::", "initialize", "(", "Dag", ")", ";", "}", "</s>" ]

[ "Initialize", "the", "strategy", "after", "building", "the", "DAG", "for", "a", "new", "region", "." ]

[ "PowerPC", "PPC" ]

PPCMachineScheduler

initialize

PowerPC

CPU

LLVM

8,659

18

1

[]

[ "<s>", "bool", "SILoadStoreOptimizer", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "STM", "=", "&", "MF", ".", "getSubtarge...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AMDGPU", "SI", "\"Running SILoadStoreOptimizer\\n\"", "4" ]

SILoadStoreOptimizer10

runOnMachineFunction

AMDGPU

GPU

LLVM

8,660

236

1

[]

[ "<s>", "bool", "aarch64_pad_arg_upward", "(", "machine_mode", "mode", ",", "const_tree", "type", ")", "{", "if", "(", "!", "BYTES_BIG_ENDIAN", ")", "return", "true", ";", "if", "(", "type", "?", "(", "INTEGRAL_TYPE_P", "(", "type", ")", "||", "SCALAR_FLOAT_T...

[ "For", "use", "by", "FUNCTION_ARG_PADDING", "(", "MODE", ",", "TYPE", ")", ".", "Return", "true", "if", "an", "argument", "passed", "on", "the", "stack", "should", "be", "padded", "upwards", ",", "i.e", ".", "if", "the", "least-significant", "byte", "of", ...

[ "aarch64" ]

aarch642

aarch64_pad_arg_upward

aarch64

CPU

GCC

8,661

58

1

[]

[ "<s>", "SDValue", "MipsSETargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDValue", "Val", ";", "switch", "(", "N", "->", ...

[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]

[ "Mips", "Mips", "ISD::AND", "ISD::OR", "ISD::MUL", "ISD::SHL", "ISD::SRA", "ISD::SRL", "ISD::VSELECT", "ISD::XOR", "ISD::SETCC", "\"\\nMipsSE DAG Combine:\\n\"", "\"\\n=> \\n\"", "\"\\n\"", "Mips" ]

MipsSEISelLowering11

PerformDAGCombine

Mips

CPU

LLVM

8,662

267

1

[]

[ "<s>", "void", "alpha_set_memflags", "(", "rtx", "seq", ",", "rtx", "ref", ")", "{", "rtx_insn", "*", "insn", ";", "if", "(", "!", "MEM_P", "(", "ref", ")", ")", "return", ";", "if", "(", "!", "MEM_VOLATILE_P", "(", "ref", ")", "&&", "!", "MEM_NOTR...

[ "Given", "INSN", ",", "which", "is", "an", "INSN", "list", "or", "the", "PATTERN", "of", "a", "single", "insn", "generated", "to", "perform", "a", "memory", "operation", ",", "look", "for", "any", "MEMs", "in", "either", "a", "SET_DEST", "or", "a", "SE...

[ "alpha" ]

alpha

alpha_set_memflags

alpha

MPU

GCC

8,663

152

1

[]

[ "<s>", "static", "bool", "mips_vectorize_vec_perm_const", "(", "machine_mode", "vmode", ",", "rtx", "target", ",", "rtx", "op0", ",", "rtx", "op1", ",", "const", "vec_perm_indices", "&", "sel", ")", "{", "struct", "expand_vec_perm_d", "d", ";", "int", "i", "...

[ "Implement", "TARGET_VECTORIZE_VEC_PERM_CONST", "." ]

[ "mips", "0", "0", "2", "1", "1", "2", "3", "2", "0", "1", "1", "1", "2", "3", "3" ]

mips

mips_vectorize_vec_perm_const

mips

CPU

GCC

8,664

454

1

[]

[ "<s>", "void", "AArch64TargetLowering", "::", "LowerAsmOperandForConstraint", "(", "SDValue", "Op", ",", "std", "::", "string", "&", "Constraint", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "Ops", ",", "SelectionDAG", "&", "DAG", ")", "const", "{"...

[ "Lower", "the", "specified", "operand", "into", "the", "Ops", "vector", "." ]

[ "AArch64", "AArch64", "0", "0", "1", "0", "0", "\"Unimplemented C_Other constraint\"", "0xfff", "32", "64", "0", "0", "0", "0", "0.0", "0.0", "0" ]

AArch64ISelLowering123

LowerAsmOperandForConstraint

AArch64

CPU

LLVM

8,665

428

1

[]

[ "<s>", "rtx", "ix86_expand_fast_convert_bf_to_sf", "(", "rtx", "val", ")", "{", "rtx", "op", "=", "gen_lowpart", "(", "HImode", ",", "val", ")", ",", "ret", ";", "if", "(", "CONST_INT_P", "(", "op", ")", ")", "{", "ret", "=", "simplify_const_unary_operatio...

[ "Convert", "a", "BFmode", "VAL", "to", "SFmode", "without", "signaling", "sNaNs", ".", "This", "is", "done", "by", "returning", "SF", "SUBREG", "of", "(", "(", "HI", "SUBREG", ")", "(", "VAL", ")", ")", "<", "<", "16", "." ]

[ "i386", "0xffff", "16" ]

i386-expand1

ix86_expand_fast_convert_bf_to_sf

i386

CPU

GCC

8,666

119

1

[]

[ "<s>", "static", "tree", "visium_handle_interrupt_attr", "(", "tree", "*", "node", ",", "tree", "name", ",", "tree", "args", "ATTRIBUTE_UNUSED", ",", "int", "flags", "ATTRIBUTE_UNUSED", ",", "bool", "*", "no_add_attrs", ")", "{", "if", "(", "TREE_CODE", "(", ...

[ "Handle", "an", "``", "interrupt_handler", "''", "attribute", ";", "arguments", "as", "in", "struct", "attribute_spec.handler", "." ]

[ "visium", "\"%qE attribute only applies to functions\"", "\"an interrupt handler cannot be compiled with -muser-mode\"" ]

visium2

visium_handle_interrupt_attr

visium

Virtual ISA

GCC

8,667

72

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"SI Lower control flow pseudo instructions\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "AMDGPU", "\"SI Lower control flow pseudo instructions\"" ]

SILowerControlFlow12

getPassName

AMDGPU

GPU

LLVM

8,668

13

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"WebAssembly Fix Irreducible Control Flow\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "WebAssembly", "\"WebAssembly Fix Irreducible Control Flow\"" ]

WebAssemblyFixIrreducibleControlFlow

getPassName

WebAssembly

Virtual ISA

LLVM

8,669

11

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"Hexagon CFG Optimizer\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "Hexagon", "\"Hexagon CFG Optimizer\"" ]

HexagonCFGOptimizer (2)

getPassName

Hexagon

DSP

LLVM

8,670

11

1

[]

[ "<s>", "bool", "HexagonSplitConst32AndConst64", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "auto", "&", "HST", "=", "Fn", ".", "getSubtarget", "<", "HexagonSubtarget", ">", "(", ")", ";", "auto", "&", "HTM", "=", "static_cast", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon::CONST32", "0", "1", "Hexagon::A2_tfrsi", "Hexagon::CONST64", "0", "1", "Hexagon::isub_lo", "Hexagon::isub_hi", "0xFFFFFFFF", "32", "0xFFFFFFFF", "Hexagon::A2_tfrsi", "Hexagon::A2_tfrsi" ]

HexagonSplitConst32AndConst644

runOnMachineFunction

Hexagon

DSP

LLVM

8,671

368

1

[]

[ "<s>", "unsigned", "RISCVTargetLowering", "::", "getExceptionPointerRegister", "(", "const", "Constant", "*", "PersonalityFn", ")", "const", "{", "if", "(", "Subtarget", ".", "isRV64", "(", ")", ")", "return", "RISCV", "::", "epc_64", ";", "else", "return", "R...

[ "If", "a", "physical", "register", ",", "this", "returns", "the", "register", "that", "receives", "the", "exception", "address", "on", "entry", "to", "an", "EH", "pad", "." ]

[ "RISCV", "RISCV", "RISCV::epc_64", "RISCV::epc" ]

RISCVISelLowering (2)2

getExceptionPointerRegister

RISCV

CPU

LLVM

8,672

32

1

[]

[ "<s>", "void", "print", "(", "raw_ostream", "&", "OS", ")", "const", "override", "{", "switch", "(", "Kind", ")", "{", "case", "Token", ":", "OS", "<<", "\"Tok:\"", "<<", "Tok", ".", "Tok", ";", "break", ";", "case", "Local", ":", "OS", "<<", "\"Lo...

[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]

[ "WebAssembly", "\"Tok:\"", "\"Loc:\"", "\":\"", "\"Stk:\"", "\":\"", "\"Int:\"", "\"Flt:\"", "\"Sym:\"" ]

WebAssemblyAsmParser27

print

WebAssembly

Virtual ISA

LLVM

8,673

119

1

[]

[ "<s>", "static", "void", "sh_setup_incoming_varargs", "(", "cumulative_args_t", "ca", ",", "const", "function_arg_info", "&", "arg", ",", "int", "*", "pretend_arg_size", ",", "int", "second_time", "ATTRIBUTE_UNUSED", ")", "{", "gcc_assert", "(", "cfun", "->", "std...

[ "We", "actually", "emit", "the", "code", "in", "sh_expand_prologue", ".", "We", "used", "to", "use", "a", "static", "variable", "to", "flag", "that", "we", "need", "to", "emit", "this", "code", ",", "but", "that", "does", "n't", "when", "inlining", ",", ...

[ "sh", "0", "4" ]

sh

sh_setup_incoming_varargs

sh

CPU

GCC

8,674

93

1

[]

[ "<s>", "CCAssignFn", "*", "MipsTargetLowering", "::", "CCAssignFnForReturn", "(", ")", "const", "{", "return", "RetCC_Mips", ";", "}", "</s>" ]

[ "Selects", "the", "correct", "CCAssignFn", "for", "a", "given", "CallingConvention", "value", "." ]

[ "Mips", "Mips", "Mips" ]

MipsISelLowering (2)4

CCAssignFnForReturn

Mips

CPU

LLVM

8,675

13

1

[]

[ "<s>", "void", "X86RegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "&&", "\"Unexpected\"", ")", ";", "uns...

[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]

[ "X86", "X86", "0", "\"Unexpected\"", "0", "\"Instr doesn't have FrameIndex operand!\"", "X86::TAILJMPm64", "X86::TAILJMPm", "0", "3", "3", "3", "3", "3" ]

X86RegisterInfo40

eliminateFrameIndex

X86

CPU

LLVM

8,676

341

1

[]

[ "<s>", "void", "RISCVAsmBackend", "::", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", "...

[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]

[ "RISCV", "RISCV", "8", "8", "\"Invalid fixup offset!\"", "0", "8", "0xff" ]

RISCVAsmBackend

applyFixup

RISCV

CPU

LLVM

8,677

166

1

[]

[ "<s>", "static", "rtx", "aarch64_gen_storewb_pair", "(", "machine_mode", "mode", ",", "rtx", "base", ",", "rtx", "reg", ",", "rtx", "reg2", ",", "HOST_WIDE_INT", "adjustment", ")", "{", "switch", "(", "mode", ")", "{", "case", "DImode", ":", "return", "gen...

[ "Generate", "and", "return", "an", "instruction", "to", "store", "the", "pair", "of", "registers", "REG", "and", "REG2", "of", "mode", "MODE", "to", "location", "BASE", "with", "write-back", "adjusting", "the", "stack", "location", "BASE", "by", "ADJUSTMENT", ...

[ "aarch64" ]

aarch642

aarch64_gen_storewb_pair

aarch64

CPU

GCC

8,678

89

1

[]

[ "<s>", "const", "char", "*", "TriCoreTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "(", "TriCoreISD", "::", "NodeType", ")", "Opcode", ")", "{", "case", "TriCoreISD", "::", "FIRST_NUMBER", ":", "break"...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "TriCore", "TriCore", "TriCoreISD::NodeType", "TriCoreISD::FIRST_NUMBER", "TriCoreISD::RET_FLAG", "\"TriCoreISD::RetFlag\"", "TriCoreISD::LOAD_SYM", "\"TriCoreISD::LOAD_SYM\"", "TriCoreISD::MOVEi32", "\"TriCoreISD::MOVEi32\"", "TriCoreISD::CALL", "\"TriCoreISD::CALL\"", "TriCoreISD::BR_CC", ...

TriCoreISelLowering

getTargetNodeName

TriCore

MPU

LLVM

8,679

146

1

[]

[ "<s>", "void", "BPFMCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "unsig...

[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]

[ "BPF", "BPF", "support::endian", "support::little", "support::endian", "support::big", "BPF::LD_imm64", "BPF::LD_pseudo", "56", "48", "0xff", "48", "0xff", "0", "0xffffFFFF", "0xffffFFFF", "1", "0", "0", "0", "0", "32", "32", "56", "48", "0xff", "32", "0xffff", ...

BPFMCCodeEmitter

encodeInstruction

BPF

Virtual ISA

LLVM

8,680

402

1

[]

[ "<s>", "static", "pad_direction", "ia64_function_arg_padding", "(", "machine_mode", "mode", ",", "const_tree", "type", ")", "{", "if", "(", "TARGET_HPUX", "&&", "type", "&&", "AGGREGATE_TYPE_P", "(", "type", ")", "&&", "int_size_in_bytes", "(", "type", ")", "<",...

[ "Implement", "TARGET_FUNCTION_ARG_PADDING", ".", "For", "the", "HP-UX", "IA64", "aggregate", "parameters", "are", "passed", "stored", "in", "the", "most", "significant", "bits", "of", "the", "stack", "slot", "." ]

[ "ia64" ]

ia64

ia64_function_arg_padding

ia64

CPU

GCC

8,681

41

1

[]

[ "<s>", "void", "xtensa_expand_atomic", "(", "enum", "rtx_code", "code", ",", "rtx", "target", ",", "rtx", "mem", ",", "rtx", "val", ",", "bool", "after", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "mem", ")", ";", "struct", "alignment_context"...

[ "Expand", "an", "atomic", "operation", "CODE", "of", "mode", "MODE", "(", "either", "HImode", "or", "QImode", "--", "the", "default", "expansion", "works", "fine", "for", "SImode", ")", ".", "MEM", "is", "the", "memory", "location", "and", "VAL", "the", ...

[ "xtensa", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1" ]

xtensa

xtensa_expand_atomic

xtensa

MPU

GCC

8,682

471

1

[]

[ "<s>", "static", "rtx", "frv_read_argument", "(", "tree", "exp", ",", "unsigned", "int", "index", ")", "{", "return", "expand_normal", "(", "CALL_EXPR_ARG", "(", "exp", ",", "index", ")", ")", ";", "}", "</s>" ]

[ "Read", "a", "value", "from", "the", "head", "of", "the", "tree", "list", "pointed", "to", "by", "ARGLISTPTR", ".", "Return", "the", "value", "as", "an", "rtx", "and", "replace", "*", "ARGLISTPTR", "with", "the", "tail", "of", "the", "list", "." ]

[ "frv" ]

frv

frv_read_argument

frv

VLIW

GCC

8,683

24

1

[]

[ "<s>", "void", "CJGInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", ...

[ "}", "Branch", "Analysis", "&", "Modification" ]

[ "CJG", "CJG", "CJG::GPRegsRegClass", "CJG::CPYrr", "\"Impossible reg-to-reg copy\"" ]

CJGInstrInfo

copyPhysReg

CJG

CPU

LLVM

8,684

82

1

[]

[ "<s>", "virtual", "bool", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ")", "const", "{", "return", "false", ";", "}", "</s>" ]

[ "Check", "whether", "the", "given", "instruction", "may", "need", "relaxation", "." ]

[ "R600" ]

AMDGPUAsmBackend16

mayNeedRelaxation

R600

GPU

LLVM

8,685

15

1

[]

[ "<s>", "bool", "Dcpu16PassConfig", "::", "addPreEmitPass", "(", ")", "{", "return", "false", ";", "}", "</s>" ]

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "Dcpu16" ]

Dcpu16TargetMachine (2)

addPreEmitPass

Dcpu16

CPU

LLVM

8,686

11

1

[]

[ "<s>", "void", "AArch64FrameLowering", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "*", "RS", ")", "const", "{", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "assert", "("...

[ "processFunctionBeforeFrameFinalized", "-", "This", "method", "is", "called", "immediately", "before", "the", "specified", "function", "'s", "frame", "layout", "(", "MF.getFrameInfo", "(", ")", ")", "is", "finalized", "." ]

[ "AArch64", "AArch64", "\"Upwards growing stack unsupported\"", "0", "0", "AArch64", "AArch64", "16", "\"Cannot align scalable vectors more than 16 bytes\"", "8", "16", "AArch64::GPR64commonRegClass", "\"There must be a free register after frame setup\"", "AArch64::MOVi64imm", "2", "AAr...

AArch64FrameLowering30

processFunctionBeforeFrameFinalized

AArch64

CPU

LLVM

8,687

356

1

[]

[ "<s>", "DecodeStatus", "ARMDisassembler", "::", "getInstruction", "(", "MCInst", "&", "MI", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "CS", ")", "const", "{", "if", "("...

[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]

[ "ARM", "ARM", "ARM::ModeThumb", "ARM" ]

ARMDisassembler15

getInstruction

ARM

CPU

LLVM

8,688

70

1

[]

[ "<s>", "static", "void", "rs6000_emit_madd", "(", "rtx", "target", ",", "rtx", "m1", ",", "rtx", "m2", ",", "rtx", "a", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "target", ")", ";", "rtx", "dst", ";", "dst", "=", "expand_ternary_op", "(",...

[ "Generate", "an", "FMA", "instruction", "." ]

[ "rs6000", "0" ]

rs6000

rs6000_emit_madd

rs6000

CPU

GCC

8,689

68

1

[]

[ "<s>", "TargetLowering", "::", "ConstraintWeight", "PPCTargetLowering", "::", "getSingleConstraintMatchWeight", "(", "AsmOperandInfo", "&", "info", ",", "const", "char", "*", "constraint", ")", "const", "{", "ConstraintWeight", "weight", "=", "CW_Invalid", ";", "Value...

[ "Examine", "constraint", "string", "and", "operand", "type", "and", "determine", "a", "weight", "value", "." ]

[ "PowerPC", "PPC", "\"wc\"", "1", "\"wa\"", "\"wd\"", "\"wf\"", "\"ws\"" ]

PPCISelLowering61

getSingleConstraintMatchWeight

PowerPC

CPU

LLVM

8,690

235

1

[]

[ "<s>", "bool", "WebAssemblyTargetLowering", "::", "getTgtMemIntrinsic", "(", "IntrinsicInfo", "&", "Info", ",", "const", "CallInst", "&", "I", ",", "MachineFunction", "&", "MF", ",", "unsigned", "Intrinsic", ")", "const", "{", "switch", "(", "Intrinsic", ")", ...

[ "Given", "an", "intrinsic", ",", "checks", "if", "on", "the", "target", "the", "intrinsic", "will", "need", "to", "map", "to", "a", "MemIntrinsicNode", "(", "touches", "memory", ")", "." ]

[ "WebAssembly", "WebAssembly", "Intrinsic::wasm_atomic_notify", "ISD::INTRINSIC_W_CHAIN", "MVT::i32", "0", "0", "4", "Intrinsic::wasm_atomic_wait_i32", "ISD::INTRINSIC_W_CHAIN", "MVT::i32", "0", "0", "4", "Intrinsic::wasm_atomic_wait_i64", "ISD::INTRINSIC_W_CHAIN", "MVT::i64", "0", ...

WebAssemblyISelLowering33

getTgtMemIntrinsic

WebAssembly

Virtual ISA

LLVM

8,691

307

1

[]

[ "<s>", "const", "MCExpr", "*", "ARMElfTargetObjectFile", "::", "getTTypeGlobalReference", "(", "const", "GlobalValue", "*", "GV", ",", "unsigned", "Encoding", ",", "Mangler", "&", "Mang", ",", "const", "TargetMachine", "&", "TM", ",", "MachineModuleInfo", "*", "...

[ "The", "mach-o", "version", "of", "this", "method", "defaults", "to", "returning", "a", "stub", "reference", "." ]

[ "ARM", "ARM", "\"Can handle absptr encoding only\"", "ARM" ]

ARMTargetObjectFile16

getTTypeGlobalReference

ARM

CPU

LLVM

8,692

67

1

[]

[ "<s>", "int", "iq2000_check_split", "(", "rtx", "address", ",", "machine_mode", "mode", ")", "{", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", ">", "(", "unsigned", ")", "UNITS_PER_WORD", ")", "return", "0", ";", "if", "(", "(", "GET_CODE", "(", "addres...

[ "Return", "nonzero", "if", "we", "split", "the", "address", "into", "high", "and", "low", "parts", "." ]

[ "iq2000", "0", "0", "0", "1", "0" ]

iq2000

iq2000_check_split

iq2000

CPU

GCC

8,693

76

1

[]

[ "<s>", "void", "R600MachineCFGStructurizer", "::", "removeSuccessor", "(", "MachineBasicBlock", "*", "MBB", ")", "{", "while", "(", "MBB", "->", "succ_size", "(", ")", ")", "MBB", "->", "removeSuccessor", "(", "*", "MBB", "->", "succ_begin", "(", ")", ")", ...

[ "Remove", "specified", "successor", "from", "the", "successors", "list", "of", "this", "MachineBasicBlock", "." ]

[ "AMDGPU", "R600" ]

R600MachineCFGStructurizer

removeSuccessor

AMDGPU

GPU

LLVM

8,694

31

1

[]

[ "<s>", "static", "unsigned", "nvptx_process_pars", "(", "parallel", "*", "par", ")", "{", "if", "(", "nvptx_optimize", ")", "nvptx_optimize_inner", "(", "par", ")", ";", "unsigned", "inner_mask", "=", "par", "->", "mask", ";", "if", "(", "par", "->", "inne...

[ "Process", "the", "parallel", "PAR", "and", "all", "its", "contained", "parallels", ".", "We", "do", "everything", "but", "the", "neutering", ".", "Return", "mask", "of", "partitioned", "modes", "used", "within", "this", "parallel", "." ]

[ "nvptx" ]

nvptx3

nvptx_process_pars

nvptx

GPU

GCC

8,695

168

1

[]

[ "<s>", "bool", "ARMBaseRegisterInfo", "::", "shouldCoalesce", "(", "MachineInstr", "*", "MI", ",", "const", "TargetRegisterClass", "*", "SrcRC", ",", "unsigned", "SubReg", ",", "const", "TargetRegisterClass", "*", "DstRC", ",", "unsigned", "DstSubReg", ",", "const...

[ "Subtarget", "Hooks", "." ]

[ "ARM", "ARM", "256", "256", "256", "ARM", "\"\\tARM::shouldCoalesce - Coalesced Weight: \"", "\"\\n\"", "\"\\tARM::shouldCoalesce - Reg Weight: \"", "\"\\n\"", "100", "1" ]

ARMBaseRegisterInfo23

shouldCoalesce

ARM

CPU

LLVM

8,696

270

1

[]

[ "<s>", "static", "int", "fp_regs_to_save", "(", "void", ")", "{", "int", "i", ",", "n", "=", "0", ";", "if", "(", "!", "TARGET_AM33_2", ")", "return", "0", ";", "for", "(", "i", "=", "FIRST_FP_REGNUM", ";", "i", "<=", "LAST_FP_REGNUM", ";", "++", "...

[ "Count", "the", "number", "of", "FP", "registers", "that", "have", "to", "be", "saved", "." ]

[ "mn10300", "0", "0" ]

mn10300

fp_regs_to_save

mn10300

MPU

GCC

8,697

55

1

[]

[ "<s>", "unsigned", "SparcMCCodeEmitter", "::", "getBranchTargetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "co...

[ "getBranchTargetOpValue", "-", "Return", "binary", "encoding", "of", "the", "branch", "target", "operand", "." ]

[ "Sparc", "Sparc", "0", "Sparc::fixup_sparc_br22", "0" ]

SparcMCCodeEmitter14

getBranchTargetOpValue

Sparc

CPU

LLVM

8,698

94

1

[]

[ "<s>", "Status", "intersect", "(", "const", "Status", "&", "S", ")", "const", "{", "unsigned", "NewMask", "=", "(", "Mask", "&", "S", ".", "Mask", ")", "&", "(", "Mode", "^", "~", "S", ".", "Mode", ")", ";", "unsigned", "NewMode", "=", "(", "Mode...

[ "Intersect", "this", "set", "with", "a", "temporary", "other", "set", "in", "place", "." ]

[ "AMDGPU" ]

SIModeRegister

intersect

AMDGPU

GPU

LLVM

8,699

48

1

[]