docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "bool", "PIC16Cloner", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "CallGraph", "&", "CG", "=", "getAnalysis", "<", "CallGraph", ">", "(", ")", ";", "CallGraphNode", "", "mainCGN", "=", "NULL", ",", "", "isrCGN", "=", "NULL", ";", ...	[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]	[ "PIC16", "PIC16", "\"main\"", "\"Function 'main' can't be interrupt function\"", "\"ML\"" ]	PIC16Cloner	runOnModule	PIC16	MPU	LLVM	100	173	1	[]
[ "<s>", "void", "ARCPassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "createARCBranchFinalizePass", "(", ")", ")", ";", "}", "</s>" ]	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "ARC", "ARC", "ARC" ]	ARCTargetMachine	addPreEmitPass	ARC	MPU	LLVM	101	15	1	[]
[ "<s>", "bool", "TL45PassConfig", "::", "addPreISel", "(", ")", "{", "return", "false", ";", "}", "</s>" ]	[ "{", "{", "@", "For", "GlobalISel" ]	[ "TL45", "TL45" ]	TL45TargetMachine	addPreISel	TL45	MPU	LLVM	102	11	1	[]
[ "<s>", "void", "s390_expand_logical_operator", "(", "enum", "rtx_code", "code", ",", "enum", "machine_mode", "mode", ",", "rtx", "*", "operands", ")", "{", "enum", "machine_mode", "wmode", "=", "mode", ";", "rtx", "dst", "=", "operands", "[", "0", "]", ";"...	[ "Expand", "logical", "operator", "CODE", "in", "mode", "MODE", "with", "operands", "OPERANDS", "." ]	[ "s390", "0", "1", "2", "0", "0", "0", "0", "0", "0", "0", "0", "0", "2", "0", "0" ]	s3903	s390_expand_logical_operator	s390	MPU	GCC	103	344	1	[]
[ "<s>", "void", "assignValueToAddress", "(", "const", "CallLowering", "::", "ArgInfo", "&", "Arg", ",", "unsigned", "ValRegIndex", ",", "Register", "Addr", ",", "uint64_t", "MemSize", ",", "MachinePointerInfo", "&", "MPO", ",", "CCValAssign", "&", "VA", ")", "o...	[ "An", "overload", "which", "takes", "an", "ArgInfo", "if", "additional", "information", "about", "the", "arg", "is", "needed", "." ]	[ "AMDGPU" ]	AMDGPUCallLowering22	assignValueToAddress	AMDGPU	GPU	LLVM	104	106	1	[]
[ "<s>", "int", "store_update_operand", "(", "rtx", "op", ",", "enum", "machine_mode", "mode", ")", "{", "if", "(", "GET_CODE", "(", "op", ")", "!=", "MEM", "\|\|", "GET_MODE", "(", "op", ")", "!=", "mode", ")", "return", "0", ";", "op", "=", "XEXP", "...	[ "Return", "true", "if", "OP", "is", "valid", "store", "with", "update", "operand", "." ]	[ "arc", "0", "0", "0", "1", "1", "0", "1" ]	arc3	store_update_operand	arc	MPU	GCC	105	103	1	[]
[ "<s>", "bool", "isMem", "(", ")", "const", "override", "{", "return", "Kind", "==", "k_Memory", ";", "}", "</s>" ]	[ "isMem", "-", "Is", "this", "a", "memory", "operand", "?" ]	[ "MINA32" ]	MINA32AsmParser	isMem	MINA32	CPU	LLVM	106	13	1	[]
[ "<s>", "SDValue", "PTXTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "DebugLoc", ...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "PTX", "PTX", "ISD::InputArg", "\"PTX does not support varargs\"", "PTX", "PTX", "\"Unsupported calling convention\"", "PTX", "PTX", "\"cannot add argument registers twice\"", "0", "MVT::SimpleValueType", "\"Type of argument is not supported\"", "PTX::PredsRegisterClass", "\"cannot pass ...	PTXISelLowering1	LowerFormalArguments	PTX	GPU	LLVM	107	383	1	[]
[ "<s>", "bool", "HexagonInstrInfo", "::", "analyzeCompare", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "&", "SrcReg", ",", "unsigned", "&", "SrcReg2", ",", "int", "&", "Mask", ",", "int", "&", "Value", ")", "const", "{", "unsigned", "Opc", ...	[ "analyzeCompare", "-", "For", "a", "comparison", "instruction", ",", "return", "the", "source", "registers", "in", "SrcReg", "and", "SrcReg2", "if", "having", "two", "register", "operands", ",", "and", "the", "value", "it", "compares", "against", "in", "CmpVal...	[ "Hexagon", "Hexagon", "Hexagon::C2_cmpeqp", "Hexagon::C2_cmpeqi", "Hexagon::C2_cmpeq", "Hexagon::C2_cmpgtp", "Hexagon::C2_cmpgtup", "Hexagon::C2_cmpgtui", "Hexagon::C2_cmpgtu", "Hexagon::C2_cmpgti", "Hexagon::C2_cmpgt", "1", "0", "Hexagon::A4_cmpbeqi", "Hexagon::A4_cmpbeq", "Hexagon::A...	HexagonInstrInfo23	analyzeCompare	Hexagon	DSP	LLVM	108	337	1	[]
[ "<s>", "static", "void", "ix86_emit_probe_stack_range", "(", "HOST_WIDE_INT", "first", ",", "HOST_WIDE_INT", "size", ")", "{", "if", "(", "size", "<=", "7", "*", "PROBE_INTERVAL", ")", "{", "HOST_WIDE_INT", "i", ";", "for", "(", "i", "=", "PROBE_INTERVAL", "...	[ "Emit", "code", "to", "probe", "a", "range", "of", "stack", "addresses", "from", "FIRST", "to", "FIRST+SIZE", ",", "inclusive", ".", "These", "are", "offsets", "from", "the", "current", "stack", "pointer", "." ]	[ "i386", "7" ]	i3864	ix86_emit_probe_stack_range	i386	CPU	GCC	109	179	1	[]
[ "<s>", "void", "SIInstrInfo", "::", "swapOperands", "(", "MachineInstr", "&", "Inst", ")", "const", "{", "assert", "(", "Inst", ".", "getNumExplicitOperands", "(", ")", "==", "3", ")", ";", "MachineOperand", "Op1", "=", "Inst", ".", "getOperand", "(", "1",...	[ "Exchange", "the", "two", "operands", "to", "this", "instruction", "in", "such", "a", "way", "that", "it", "does", "not", "modify", "the", "semantics", "of", "the", "instruction", "." ]	[ "AMDGPU", "SI", "3", "1", "1" ]	SIInstrInfo11	swapOperands	AMDGPU	GPU	LLVM	110	47	1	[]
[ "<s>", "MachineBasicBlock", "::", "iterator", "SHUXIFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "SHUXIInstr...	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "SHUXI", "SHUXI", "SHUXI", "SHUXI", "0", "0", "1", "SHUXI::SUBri", "SHUXI::SP", "SHUXI::SP", "1", "SHUXI::ADDri", "SHUXI::SP", "SHUXI::SP", "3", "1", "SHUXI::SUBri", "SHUXI::SP", "SHUXI::SP", "3" ]	SHUXIFrameLowering	eliminateCallFramePseudoInstr	SHUXI	CPU	LLVM	111	381	1	[]
[ "<s>", "static", "rtx", "rs6000_adjust_atomic_subword", "(", "rtx", "orig_mem", ",", "rtx", "", "pshift", ",", "rtx", "", "pmask", ")", "{", "rtx", "addr", ",", "align", ",", "shift", ",", "mask", ",", "mem", ";", "HOST_WIDE_INT", "shift_mask", ";", "m...	[ "A", "subroutine", "of", "the", "various", "atomic", "expanders", ".", "For", "sub-word", "operations", ",", "we", "must", "adjust", "things", "to", "operate", "on", "SImode", ".", "Given", "the", "original", "MEM", ",", "return", "a", "new", "aligned", "m...	[ "powerpcspe", "0x18", "0x10", "0", "4", "1", "3", "1", "1" ]	powerpcspe	rs6000_adjust_atomic_subword	powerpcspe	CPU	GCC	112	248	1	[]
[ "<s>", "bool", "MSP430FrameInfo", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegist...	[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...	[ "MSP430", "MSP430", "0", "MSP430::POP16r" ]	MSP430FrameInfo	restoreCalleeSavedRegisters	MSP430	MPU	LLVM	113	143	1	[]
[ "<s>", "bool", "SIMemoryLegalizer", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "bool", "Changed", "=", "false", ";", "const", "SISubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "SISubtarget", ">", "(", ")", ";", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AMDGPU", "SI", "SI", "SI", "AMDGPU", "AMDGPU::encodeWaitcnt", "0", "AMDGPU", "AMDGPU::BUFFER_WBINVL1", "AMDGPU::BUFFER_WBINVL1_VOL", "SIInstrFlags::maybeAtomic", "SI", "SI", "SI", "SI", "SI" ]	SIMemoryLegalizer15	runOnMachineFunction	AMDGPU	GPU	LLVM	114	313	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "setPreservesAll", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineModuleInfo", ">", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", ...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "X86" ]	X86CodeEmitter	getAnalysisUsage	X86	CPU	LLVM	115	32	1	[]
[ "<s>", "int", "easy_df_const", "(", "rtx", "op", ")", "{", "long", "l", "[", "2", "]", ";", "REAL_VALUE_TO_TARGET_DOUBLE", "(", "*", "CONST_DOUBLE_REAL_VALUE", "(", "op", ")", ",", "l", ")", ";", "if", "(", "l", "[", "0", "]", "==", "0", "&&", "l",...	[ "Return", "1", "if", "OP", "is", "a", "DFmode", "const", "we", "want", "to", "handle", "inline", ".", "This", "must", "match", "the", "code", "in", "the", "movdf", "pattern", ".", "It", "is", "used", "by", "the", "'", "H", "'", "CONST_DOUBLE_OK_FOR_LET...	[ "m32r", "2", "0", "0", "1", "0", "1", "0", "0xffff", "0", "1", "0", "1", "0" ]	m32r	easy_df_const	m32r	MPU	GCC	116	70	1	[]
[ "<s>", "void", "output_pop_multiple", "(", "rtx", "insn", ",", "rtx", "*", "operands", ")", "{", "char", "buf", "[", "80", "]", ";", "int", "ok", ";", "ok", "=", "pop_multiple_operation", "(", "PATTERN", "(", "insn", ")", ",", "VOIDmode", ")", ";", "...	[ "Emit", "assembly", "code", "for", "one", "multi-register", "pop", "described", "by", "INSN", ",", "with", "operands", "in", "OPERANDS", "." ]	[ "bfin", "80", "8", "\"( p5:%d ) = [sp++];\\n\"", "6", "\"( r7:%d ) = [sp++];\\n\"", "\"( r7:%d, p5:%d ) = [sp++];\\n\"" ]	bfin2	output_pop_multiple	bfin	DSP	GCC	117	88	1	[]
[ "<s>", "bool", "BlackfinRegisterInfo", "::", "requiresRegisterScavenging", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "true", ";", "}", "</s>" ]	[ "Returns", "true", "if", "the", "target", "requires", "(", "and", "can", "make", "use", "of", ")", "the", "register", "scavenger", "." ]	[ "Blackfin" ]	BlackfinRegisterInfo1	requiresRegisterScavenging	Blackfin	DSP	LLVM	118	16	1	[]
[ "<s>", "void", "avr_expand_prologue", "(", "void", ")", "{", "HARD_REG_SET", "set", ";", "HOST_WIDE_INT", "size", ";", "size", "=", "get_frame_size", "(", ")", "+", "avr_outgoing_args_size", "(", ")", ";", "cfun", "->", "machine", "->", "stack_usage", "=", "...	[ "Output", "function", "prologue", "." ]	[ "avr", "0", "1", "1", "1" ]	avr4	avr_expand_prologue	avr	MPU	GCC	119	246	1	[]
[ "<s>", "void", "AVRPassConfig", "::", "addIRPasses", "(", ")", "{", "addPass", "(", "createAVRShiftExpandPass", "(", ")", ")", ";", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";", "}", "</s>" ]	[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]	[ "AVR", "AVR", "AVR" ]	AVRTargetMachine12	addIRPasses	AVR	MPU	LLVM	120	21	1	[]
[ "<s>", "bool", "HexagonBitSimplify", "::", "isEqual", "(", "const", "BitTracker", "::", "RegisterCell", "&", "RC1", ",", "uint16_t", "B1", ",", "const", "BitTracker", "::", "RegisterCell", "&", "RC2", ",", "uint16_t", "B2", ",", "uint16_t", "W", ")", "{", ...	[ "isEqual", "-", "Compares", "two", "trees", "for", "structural", "equality", "and", "returns", "true", "if", "they", "are", "equal", "." ]	[ "Hexagon", "Hexagon", "0", "0", "0" ]	HexagonBitSimplify (2)	isEqual	Hexagon	DSP	LLVM	121	134	1	[]
[ "<s>", "void", "RISCVFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "const", "RISCVRegisterInfo", "*", "RI", "=", "STI", ".", "getRegisterInfo", "(", ")", ";", "MachineFrameInfo",...	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "RISCV", "RISCV", "RISCV", "RISCV", "\"frame pointer should not have been eliminated\"", "0", "\"SecondSPAdjustAmount should be greater than zero\"" ]	RISCVFrameLowering23	emitEpilogue	RISCV	CPU	LLVM	122	310	1	[]
[ "<s>", "SDValue", "R600TargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "const", "S...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "AMDGPU", "R600", "ISD::InputArg", "16", "R600", "R600", "ISD::InputArg", "8", "0", "ISD::InputArg", "AMDGPU::isShader", "AMDGPU::R600_Reg128RegClass", "AMDGPU", "ISD::LoadExtType", "ISD::NON_EXTLOAD", "ISD::SEXTLOAD", "36", "ISD::UNINDEXED", "MVT::i32", "MVT::i32", "4" ]	R600ISelLowering49	LowerFormalArguments	AMDGPU	GPU	LLVM	123	457	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"Lower pointer arguments of CUDA kernels\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "NVPTX", "\"Lower pointer arguments of CUDA kernels\"" ]	NVPTXLowerArgs	getPassName	NVPTX	GPU	LLVM	124	13	1	[]
[ "<s>", "static", "void", "aarch64_emit_load_exclusive", "(", "machine_mode", "mode", ",", "rtx", "rval", ",", "rtx", "mem", ",", "rtx", "model_rtx", ")", "{", "rtx", "(", "*", "gen", ")", "(", "rtx", ",", "rtx", ",", "rtx", ")", ";", "switch", "(", "...	[ "Emit", "load", "exclusive", "." ]	[ "aarch64" ]	aarch645	aarch64_emit_load_exclusive	aarch64	CPU	GCC	125	91	1	[]
[ "<s>", "bool", "PatmosAsmPrinter", "::", "isBlockOnlyReachableByFallthrough", "(", "const", "MachineBasicBlock", "*", "MBB", ")", "const", "{", "if", "(", "MBB", "->", "isEHPad", "(", ")", "\|\|", "MBB", "->", "pred_empty", "(", ")", "\|\|", "MBB", "->", "hasAdd...	[ "isBlockOnlyReachableByFallthough", "-", "Return", "true", "if", "the", "basic", "block", "has", "exactly", "one", "predecessor", "and", "the", "control", "transfer", "mechanism", "between", "the", "predecessor", "and", "this", "block", "is", "a", "fall-through", ...	[ "Patmos", "Patmos" ]	PatmosAsmPrinter1	isBlockOnlyReachableByFallthrough	Patmos	VLIW	LLVM	126	155	1	[]
[ "<s>", "bool", "DCPU16FrameLowering", "::", "hasReservedCallFrame", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "!", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "(", ")", ";", "}", "</s>" ]	[ "hasReservedCallFrame", "-", "Under", "normal", "circumstances", ",", "when", "a", "frame", "pointer", "is", "not", "required", ",", "we", "reserve", "argument", "space", "for", "call", "sites", "in", "the", "function", "immediately", "on", "entry", "to", "the...	[ "Dcpu16", "DCPU16" ]	Dcpu16FrameLowering	hasReservedCallFrame	Dcpu16	CPU	LLVM	127	25	1	[]
[ "<s>", "void", "R600InstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "DebugLoc", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{"...	[ "}", "Branch", "Analysis", "&", "Modification" ]	[ "R600", "0", "4" ]	R600InstrInfo19	copyPhysReg	R600	GPU	LLVM	128	186	1	[]
[ "<s>", "static", "bool", "bpf_pass_by_reference", "(", "cumulative_args_t", "cum", "ATTRIBUTE_UNUSED", ",", "const", "function_arg_info", "&", "arg", ")", "{", "unsigned", "num_bytes", "=", "arg", ".", "type_size_in_bytes", "(", ")", ";", "return", "(", "arg", "...	[ "Return", "true", "if", "an", "argument", "at", "the", "position", "indicated", "by", "CUM", "should", "be", "passed", "by", "reference", ".", "If", "the", "hook", "returns", "true", ",", "a", "copy", "of", "that", "argument", "is", "made", "in", "memory...	[ "bpf", "8", "5" ]	bpf	bpf_pass_by_reference	bpf	Virtual ISA	GCC	129	41	1	[]
[ "<s>", "bool", "SIInstrInfo", "::", "isInlineConstant", "(", "const", "MachineOperand", "&", "MO", ",", "uint8_t", "OperandType", ")", "const", "{", "if", "(", "!", "MO", ".", "isImm", "(", ")", "\|\|", "OperandType", "<", "AMDGPU", "::", "OPERAND_SRC_FIRST", ...	[ "returns", "true", "if", "the", "operand", "OpIdx", "in", "MI", "is", "a", "valid", "inline", "immediate", "." ]	[ "AMDGPU", "SI", "AMDGPU::OPERAND_SRC_FIRST", "AMDGPU::OPERAND_SRC_LAST", "AMDGPU::OPERAND_REG_IMM_INT32", "AMDGPU::OPERAND_REG_IMM_FP32", "AMDGPU::OPERAND_REG_INLINE_C_INT32", "AMDGPU::OPERAND_REG_INLINE_C_FP32", "AMDGPU::OPERAND_REG_IMM_V2FP32", "AMDGPU::OPERAND_REG_INLINE_C_V2FP32", "AMDGPU::O...	SIInstrInfo120	isInlineConstant	AMDGPU	GPU	LLVM	130	341	1	[]
[ "<s>", "static", "bool", "arm_hard_regno_mode_ok", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "if", "(", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_CC", ")", "return", "(", "regno", "==", "CC_REGNUM", "\|\|", "(", "TARGET_HARD...	[ "Returns", "true", "if", "REGNO", "is", "a", "valid", "register", "for", "holding", "a", "quantity", "of", "type", "MODE", "." ]	[ "arm", "2", "2", "3", "4", "6", "8", "4", "4", "1", "0" ]	arm7	arm_hard_regno_mode_ok	arm	CPU	GCC	131	333	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "addPreserved", "<", "DominatorTreeWrapperPass", ">", "(", ")", ";", "FunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "PowerPC" ]	PPCBoolRetToInt1	getAnalysisUsage	PowerPC	CPU	LLVM	132	26	1	[]
[ "<s>", "const", "uint16_t", "", "RISCVRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "if", "(", "Subtarget", ".", "isRV64", "(", ")", ")", "if", "(", "Subtarget", ".", "hasD", "(", ")", ")", "re...	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "RISCV", "RISCV" ]	RISCVRegisterInfo32	getCalleeSavedRegs	RISCV	CPU	LLVM	133	78	1	[]
[ "<s>", "void", "M88kMCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "uint...	[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]	[ "M88k", "M88k", "4", "\"Unexpected instr length\"", "4", "1", "8", "0", "8", "0xff" ]	M88kMCCodeEmitter	encodeInstruction	M88k	MPU	LLVM	134	100	1	[]
[ "<s>", "virtual", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "addPreservedID", "(", "MachineLoopInfoID", ")", ";", "AU", ".", "addPreservedID", "(", "MachineDominatorsID", ")", ";", "MachineFunctionPass", "::", "ge...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "PIC16" ]	PIC16MemSelOpt	getAnalysisUsage	PIC16	MPU	LLVM	135	32	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequiredID", "(", "LoopSimplifyID", ")", ";", "AU", ".", "addRequired", "<", "LoopInfoWrapperPass", ">", "(", ")", ";", "}", "</s>" ]	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "AArch64" ]	SVEAddressingModes	getAnalysisUsage	AArch64	CPU	LLVM	136	27	1	[]
[ "<s>", "bool", "HexagonAsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "StringRef", "IDVal", "=", "DirectiveID", ".", "getIdentifier", "(", ")", ";", "if", "(", "(", "IDVal", ".", "lower", "(", ")", "==", "\".word\"", ")", "\|\|...	[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]	[ "Hexagon", "Hexagon", "\".word\"", "\".4byte\"", "4", "\".short\"", "\".hword\"", "\".half\"", "2", "\".falign\"", "256", "\".lcomm\"", "\".lcommon\"", "\".comm\"", "\".common\"", "\".subsection\"" ]	HexagonAsmParser (2)	ParseDirective	Hexagon	DSP	LLVM	137	204	1	[]
[ "<s>", "InstructionCost", "SystemZTTIImpl", "::", "getIntImmCost", "(", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ",", "TTI", "::", "TargetCostKind", "CostKind", ")", "{", "assert", "(", "Ty", "->", "isIntegerTy", "(", ")", ")", ";", "unsigned"...	[ "Calculate", "the", "cost", "of", "materializing", "a", "64-bit", "value", "." ]	[ "SystemZ", "SystemZ", "0", "64", "0", "64", "32", "32", "0xffffffff", "0", "2", "4" ]	SystemZTargetTransformInfo1	getIntImmCost	SystemZ	CPU	LLVM	138	155	1	[]
[ "<s>", "std", "::", "pair", "<", "uint16_t", ",", "uint16_t", ">", "X86InstrInfo", "::", "getExecutionDomain", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "uint16_t", "domain", "=", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", ">>...	[ "Return", "the", "current", "execution", "domain", "and", "bit", "mask", "of", "possible", "domains", "for", "instruction", "." ]	[ "X86", "X86", "X86II::SSEDomainShift", "3", "0", "0xe", "0xe", "0x6" ]	X86InstrInfo (2)1	getExecutionDomain	X86	CPU	LLVM	139	106	1	[]
[ "<s>", "bool", "mips_split_move_p", "(", "rtx", "dest", ",", "rtx", "src", ",", "enum", "mips_split_type", "split_type", ")", "{", "if", "(", "mips_mult_move_p", "(", "dest", ",", "src", ",", "split_type", ")", ")", "return", "false", ";", "unsigned", "int...	[ "Return", "true", "if", "a", "move", "from", "SRC", "to", "DEST", "should", "be", "split", "into", "two", ".", "SPLIT_TYPE", "describes", "the", "split", "condition", "." ]	[ "mips", "8", "8" ]	mips4	mips_split_move_p	mips	CPU	GCC	140	105	1	[]
[ "<s>", "void", "AArch64PreLegalizerCombiner", "::", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "addRequired", "<", "TargetPassConfig", ">", "(", ")", ";", "AU", ".", "setPreservesCFG", "(", ")", ";", "getSelectionDAGFallba...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "AArch64", "AArch64" ]	AArch64PreLegalizerCombiner6	getAnalysisUsage	AArch64	CPU	LLVM	141	57	1	[]
[ "<s>", "void", "X86InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", ...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "X86", "X86", "32", "32", "16" ]	X86InstrInfo116	loadRegFromStackSlot	X86	CPU	LLVM	142	129	1	[]
[ "<s>", "bool", "WebAssemblyPassConfig", "::", "addPreISel", "(", ")", "{", "TargetPassConfig", "::", "addPreISel", "(", ")", ";", "addPass", "(", "createWebAssemblyLowerRefTypesIntPtrConv", "(", ")", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "{", "{", "@", "For", "GlobalISel" ]	[ "WebAssembly", "WebAssembly", "WebAssembly" ]	WebAssemblyTargetMachine13	addPreISel	WebAssembly	Virtual ISA	LLVM	143	24	1	[]
[ "<s>", "bool", "SITargetLowering", "::", "allowsMisalignedMemoryAccesses", "(", "EVT", "VT", ",", "unsigned", "AddrSpace", ",", "unsigned", "Alignment", ",", "MachineMemOperand", "::", "Flags", "Flags", ",", "bool", "*", "IsFast", ")", "const", "{", "if", "(", ...	[ "Returns", "true", "if", "the", "target", "allows", "unaligned", "memory", "accesses", "of", "the", "specified", "type", "." ]	[ "AMDGPU", "SI", "MVT::Other", "MVT::Other", "1024", "16" ]	SIISelLowering120	allowsMisalignedMemoryAccesses	AMDGPU	GPU	LLVM	144	93	1	[]
[ "<s>", "unsigned", "ARCInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "int", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "isLoad", "(", "Opcode", ")...	[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...	[ "ARC", "ARC", "1", "2", "2", "1", "0", "0" ]	ARCInstrInfo	isLoadFromStackSlot	ARC	MPU	LLVM	145	105	1	[]
[ "<s>", "void", "X86TargetLowering", "::", "insertCopiesSplitCSR", "(", "MachineBasicBlock", "", "Entry", ",", "const", "SmallVectorImpl", "<", "MachineBasicBlock", "", ">", "&", "Exits", ")", "const", "{", "const", "X86RegisterInfo", "*", "TRI", "=", "Subtarget"...	[ "Insert", "explicit", "copies", "in", "entry", "and", "exit", "blocks", "." ]	[ "X86", "X86", "X86", "X86::GR64RegClass", "X86::GR64RegClass", "\"Unexpected register class in CSRsViaCopy!\"", "\"Function should be nounwind in insertCopiesSplitCSR!\"" ]	X86ISelLowering108	insertCopiesSplitCSR	X86	CPU	LLVM	146	251	1	[]
[ "<s>", "bool", "MipsAsmParser", "::", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "StringRef", "Mnemonic", ...	[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]	[ "Mips", "Mips", "MipsOperand::CreateToken", "0", "MipsOperand::CreateToken", "1", "MipsOperand::CreateToken", "\"c.\"", "MipsOperand::CreateToken", "\".\"", "1", "\"Invalid conditional code\"", "1", "MipsOperand::CreateImm", "MipsOperand::CreateToken", "\"unexpected token in argument l...	MipsAsmParser102	ParseInstruction	Mips	CPU	LLVM	147	468	1	[]
[ "<s>", "ARMBaseTargetMachine", "::", "ARMBaseTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "...	[ "Create", "an", "ARM", "architecture", "model", "." ]	[ "ARM", "ARM", "ARM" ]	ARMTargetMachine102	ARMBaseTargetMachine	ARM	CPU	LLVM	148	294	1	[]
[ "<s>", "static", "char", "", "make_name", "(", "tree", "decl", ",", "const", "char", "", "suffix", ",", "bool", "make_unique", ")", "{", "char", "", "global_var_name", ";", "int", "name_len", ";", "const", "char", "", "name", ";", "const", "char", ...	[ "Return", "a", "new", "name", "by", "appending", "SUFFIX", "to", "the", "DECL", "name", ".", "If", "make_unique", "is", "true", ",", "append", "the", "full", "path", "name", "of", "the", "source", "file", "." ]	[ "i386", "\"\\0\"", "2", "1", "\"%s.%s.%s\"", "\"%s.%s\"" ]	i3864	make_name	i386	CPU	GCC	149	133	1	[]
[ "<s>", "void", "AMDGPUUnifyDivergentExitNodes", "::", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "if", "(", "RequireAndPreserveDomTree", ")", "AU", ".", "addRequired", "<", "DominatorTreeWrapperPass", ">", "(", ")", ";", "AU", ".", "...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "AMDGPU", "AMDGPU" ]	AMDGPUUnifyDivergentExitNodes22	getAnalysisUsage	AMDGPU	GPU	LLVM	150	97	1	[]
[ "<s>", "void", "dump", "(", "const", "GCNRegBankReassign", "*", "P", ")", "const", "{", "MI", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "P", "->", "printReg", "(", "Reg", ")", "<<", "\" to banks \"", ";", "dumpFreeBanks", "(", "FreeBanks", ...	[ "Dump", "the", "plan", "to", "stderr", "(", "for", "debugging", ")", "." ]	[ "AMDGPU", "\" to banks \"", "\" weight \"" ]	GCNRegBankReassign	dump	AMDGPU	GPU	LLVM	151	45	1	[]
[ "<s>", "unsigned", "getNumFixupKinds", "(", ")", "const", "override", "{", "return", "Patmos", "::", "NumTargetFixupKinds", ";", "}", "</s>" ]	[ "Get", "the", "number", "of", "target", "specific", "fixup", "kinds", "." ]	[ "Patmos", "Patmos::NumTargetFixupKinds" ]	PatmosAsmBackend	getNumFixupKinds	Patmos	VLIW	LLVM	152	13	1	[]
[ "<s>", "static", "void", "fold_mergehl_helper", "(", "gimple_stmt_iterator", "", "gsi", ",", "gimple", "", "stmt", ",", "int", "use_high", ")", "{", "tree", "arg0", "=", "gimple_call_arg", "(", "stmt", ",", "0", ")", ";", "tree", "arg1", "=", "gimple_cal...	[ "Helper", "function", "to", "handle", "the", "vector", "merge", "[", "hl", "]", "built-ins", ".", "The", "implementation", "difference", "between", "h", "and", "l", "versions", "for", "this", "code", "are", "in", "the", "values", "used", "when", "building", ...	[ "rs6000", "0", "1", "2", "0", "1", "1", "0" ]	rs60007	fold_mergehl_helper	rs6000	CPU	GCC	153	195	1	[]
[ "<s>", "bool", "GCNPassConfig", "::", "addLegalizeMachineIR", "(", ")", "{", "addPass", "(", "new", "Legalizer", "(", ")", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "This", "method", "should", "install", "a", "legalize", "pass", ",", "which", "converts", "the", "instruction", "sequence", "into", "one", "that", "can", "be", "selected", "by", "the", "target", "." ]	[ "AMDGPU" ]	AMDGPUTargetMachine (2)1	addLegalizeMachineIR	AMDGPU	GPU	LLVM	154	19	1	[]
[ "<s>", "void", "AArch64AsmPrinter", "::", "emitStartOfAsmFile", "(", "Module", "&", "M", ")", "{", "if", "(", "!", "TM", ".", "getTargetTriple", "(", ")", ".", "isOSBinFormatELF", "(", ")", ")", "return", ";", "unsigned", "Flags", "=", "0", ";", "if", ...	[ "This", "virtual", "method", "can", "be", "overridden", "by", "targets", "that", "want", "to", "emit", "something", "at", "the", "start", "of", "their", "file", "." ]	[ "AArch64", "AArch64", "0", "\"branch-target-enforcement\"", "\"sign-return-address\"", "0", "AArch64" ]	AArch64AsmPrinter25	emitStartOfAsmFile	AArch64	CPU	LLVM	155	137	1	[]
[ "<s>", "bool", "ARMBaseRegisterInfo", "::", "canRealignStack", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "MachineRegisterInfo", "", "MRI", "=...	[ "True", "if", "the", "stack", "can", "be", "realigned", "for", "the", "target", "." ]	[ "ARM", "ARM", "ARM", "ARM" ]	ARMBaseRegisterInfo55	canRealignStack	ARM	CPU	LLVM	156	118	1	[]
[ "<s>", "unsigned", "PatmosInstrInfo", "::", "insertBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "", "TBB", ",", "MachineBasicBlock", "", "FBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "const", "DebugLoc", "&", "DL"...	[ "Insert", "branch", "code", "into", "the", "end", "of", "the", "specified", "MachineBasicBlock", "." ]	[ "Patmos", "Patmos", "\"InsertBranch must not be told to insert a fallthrough\"", "2", "0", "\"Patmos branch conditions should have two components (reg+imm)!\"", "0", "Patmos::BRu", "Patmos::BR", "0", "1", "1", "Patmos::BR", "0", "1", "Patmos::BRu", "2" ]	PatmosInstrInfo1	insertBranch	Patmos	VLIW	LLVM	157	210	1	[]
[ "<s>", "static", "tree", "xstormy16_handle_interrupt_attribute", "(", "tree", "", "node", ",", "tree", "name", ",", "tree", "args", "ATTRIBUTE_UNUSED", ",", "int", "flags", "ATTRIBUTE_UNUSED", ",", "bool", "", "no_add_attrs", ")", "{", "if", "(", "TREE_CODE", ...	[ "Handle", "an", "``", "interrupt", "''", "attribute", ";", "arguments", "as", "in", "struct", "attribute_spec.handler", "." ]	[ "stormy16", "\"%qs attribute only applies to functions\"" ]	stormy163	xstormy16_handle_interrupt_attribute	stormy16	CPU	GCC	158	57	1	[]
[ "<s>", "static", "enum", "tls_model", "tls_symbolic_operand_type", "(", "rtx", "addr", ")", "{", "enum", "tls_model", "tls_kind", "=", "TLS_MODEL_NONE", ";", "poly_int64", "offset", ";", "addr", "=", "strip_offset_and_salt", "(", "addr", ",", "&", "offset", ")",...	[ "Return", "the", "TLS", "model", "to", "use", "for", "SYMBOL", "." ]	[ "aarch64" ]	aarch641	tls_symbolic_operand_type	aarch64	CPU	GCC	159	46	1	[]
[ "<s>", "virtual", "bool", "isProfitableToDupForIfCvt", "(", "MachineBasicBlock", "&", "MBB", ",", "unsigned", "NumCyles", ",", "float", "Probability", ",", "float", "Confidence", ")", "const", "{", "return", "NumCyles", "==", "1", ";", "}", "</s>" ]	[ "Return", "true", "if", "it", "'s", "profitable", "for", "if-converter", "to", "duplicate", "instructions", "of", "specified", "accumulated", "instruction", "latencies", "in", "the", "specified", "MBB", "to", "enable", "if-conversion", "." ]	[ "ARM", "1" ]	ARMBaseInstrInfo33	isProfitableToDupForIfCvt	ARM	CPU	LLVM	160	25	1	[]
[ "<s>", "bool", "FixupLEAPass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "const", "X86Subtarget", "&", "ST", "=", "MF", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "X86", "X86", "X86", "\"Start X86FixupLEAs\\n\"", "\"End X86FixupLEAs\\n\"" ]	X86FixupLEAs28	runOnMachineFunction	X86	CPU	LLVM	161	291	1	[]
[ "<s>", "static", "tree", "v850_handle_interrupt_attribute", "(", "tree", "", "node", ",", "tree", "name", ",", "tree", "args", "ATTRIBUTE_UNUSED", ",", "int", "flags", "ATTRIBUTE_UNUSED", ",", "bool", "", "no_add_attrs", ")", "{", "if", "(", "TREE_CODE", "("...	[ "Handle", "an", "``", "interrupt", "''", "attribute", ";", "arguments", "as", "in", "struct", "attribute_spec.handler", "." ]	[ "v850", "\"%qE attribute only applies to functions\"" ]	v850	v850_handle_interrupt_attribute	v850	MPU	GCC	162	54	1	[]
[ "<s>", "int", "AMDGPUInstrInfo", "::", "pseudoToMCOpcode", "(", "int", "Opcode", ")", "const", "{", "SIEncodingFamily", "Gen", "=", "subtargetEncodingFamily", "(", "ST", ")", ";", "if", "(", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "SIInstrFlags", "::...	[ "Return", "a", "target-specific", "opcode", "if", "Opcode", "is", "a", "pseudo", "instruction", "." ]	[ "AMDGPU", "AMDGPU", "SI", "SIInstrFlags::SDWA", "AMDGPU", "SIEncodingFamily::SDWA9", "SIEncodingFamily::SDWA", "AMDGPU::getMCOpcode", "1", "1", "1" ]	AMDGPUInstrInfo13	pseudoToMCOpcode	AMDGPU	GPU	LLVM	163	91	1	[]
[ "<s>", "static", "int", "getMemScale", "(", "MachineInstr", "*", "MI", ")", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Opcode has unknown scale!\"", ")", ";", "case", "AArch64", "::", "LDRBBui...	[ "Scaling", "factor", "for", "(", "scaled", "or", "unscaled", ")", "load", "or", "store", "." ]	[ "AArch64", "\"Opcode has unknown scale!\"", "AArch64::LDRBBui", "AArch64::STRBBui", "1", "AArch64::LDRHHui", "AArch64::LDURHHi", "AArch64::STRHHui", "2", "AArch64::LDRSui", "AArch64::LDURSi", "AArch64::LDRSWui", "AArch64::LDURSWi", "AArch64::LDRWui", "AArch64::LDURWi", "AArch64::STRSui...	AArch64LoadStoreOptimizer35	getMemScale	AArch64	CPU	LLVM	164	232	1	[]
[ "<s>", "static", "unsigned", "HOST_WIDE_INT", "arm_asan_shadow_offset", "(", "void", ")", "{", "return", "HOST_WIDE_INT_1U", "<<", "29", ";", "}", "</s>" ]	[ "Implement", "the", "TARGET_ASAN_SHADOW_OFFSET", "hook", "." ]	[ "arm", "29" ]	arm	arm_asan_shadow_offset	arm	CPU	GCC	165	14	1	[]
[ "<s>", "static", "HOST_WIDE_INT", "get_probe_interval", "(", "void", ")", "{", "if", "(", "flag_stack_clash_protection", ")", "return", "(", "HOST_WIDE_INT_1U", "<<", "param_stack_clash_protection_probe_interval", ")", ";", "else", "return", "(", "HOST_WIDE_INT_1U", "<<...	[ "Return", "the", "probing", "interval", "for", "-fstack-clash-protection", "." ]	[ "i386" ]	i386	get_probe_interval	i386	CPU	GCC	166	27	1	[]
[ "<s>", "void", "output_addr_const_pdp11", "(", "FILE", "*", "file", ",", "rtx", "x", ")", "{", "char", "buf", "[", "256", "]", ";", "int", "i", ";", "restart", ":", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "PC", ":", "gcc_assert"...	[ "A", "copy", "of", "output_addr_const", "modified", "for", "pdp11", "expression", "syntax", ".", "output_addr_const", "also", "gets", "called", "for", "%", "cDIGIT", "and", "%", "nDIGIT", ",", "which", "we", "do", "n't", "use", ",", "and", "for", "debugging"...	[ "pdp11", "256", "0", "\"L\"", "0", "\"L\"", "0", "\"-\"", "\"%#o\"", "0xffff", "0", "\"%#ho\"", "\"floating constant misused\"", "0", "1", "0", "0", "\"+\"", "0", "0", "1", "0", "\"+\"", "1", "0", "1", "1", "0", "\"-\"", "1", "0", "\"invalid expression a...	pdp114	output_addr_const_pdp11	pdp11	MPU	GCC	167	448	1	[]
[ "<s>", "unsigned", "MipsTargetLowering", "::", "getRegisterByName", "(", "const", "char", "*", "RegName", ",", "EVT", "VT", ")", "const", "{", "if", "(", "Subtarget", ".", "isGP64bit", "(", ")", ")", "{", "unsigned", "Reg", "=", "StringSwitch", "<", "unsig...	[ "Return", "the", "register", "ID", "of", "the", "name", "passed", "in", "." ]	[ "Mips", "Mips", "\"$28\"", "Mips::GP_64", "0", "\"$28\"", "Mips::GP", "0", "\"Invalid register name global variable\"" ]	MipsISelLowering108	getRegisterByName	Mips	CPU	LLVM	168	98	1	[]
[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"MIPS DAG->DAG Pattern Instruction Selection\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "Mips", "\"MIPS DAG->DAG Pattern Instruction Selection\"" ]	MipsISelDAGToDAG	getPassName	Mips	CPU	LLVM	169	13	1	[]
[ "<s>", "static", "void", "rs6000_darwin64_record_arg_flush", "(", "CUMULATIVE_ARGS", "", "cum", ",", "HOST_WIDE_INT", "bitpos", ",", "rtx", "rvec", "[", "]", ",", "int", "", "k", ")", "{", "machine_mode", "mode", ";", "unsigned", "int", "regno", ";", "unsi...	[ "A", "subroutine", "of", "rs6000_darwin64_record_arg", ".", "Assign", "the", "bits", "of", "the", "structure", "between", "cum-", ">", "intoffset", "and", "bitpos", "to", "integer", "registers", "." ]	[ "rs6000", "1", "1", "0", "0", "1", "0", "1", "0", "1", "1", "1", "1", "0" ]	rs60004	rs6000_darwin64_record_arg_flush	rs6000	CPU	GCC	170	271	1	[]
[ "<s>", "static", "inline", "bool", "save_global_or_fp_reg_p", "(", "unsigned", "int", "regno", ",", "int", "leaf_function", "ATTRIBUTE_UNUSED", ")", "{", "return", "!", "call_used_regs", "[", "regno", "]", "&&", "df_regs_ever_live_p", "(", "regno", ")", ";", "}"...	[ "Return", "whether", "REGNO", ",", "a", "global", "or", "FP", "register", ",", "must", "be", "saved/restored", "." ]	[ "sparc" ]	sparc4	save_global_or_fp_reg_p	sparc	CPU	GCC	171	27	1	[]
[ "<s>", "rtx", "mips_return_addr", "(", "int", "count", ",", "rtx", "frame", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "count", "!=", "0", ")", "return", "const0_rtx", ";", "return", "get_hard_reg_initial_val", "(", "Pmode", ",", "GP_REG_FIRST", "+", "31", ")"...	[ "Implement", "RETURN_ADDR_RTX", ".", "Note", ",", "we", "do", "not", "support", "moving", "back", "to", "a", "previous", "frame", "." ]	[ "mips", "0", "31" ]	mips3	mips_return_addr	mips	CPU	GCC	172	31	1	[]
[ "<s>", "bool", "WebAssemblyFastISel", "::", "fastLowerArguments", "(", ")", "{", "if", "(", "!", "FuncInfo", ".", "CanLowerReturn", ")", "return", "false", ";", "const", "Function", "*", "F", "=", "FuncInfo", ".", "Fn", ";", "if", "(", "F", "->", "isVarA...	[ "This", "method", "is", "called", "by", "target-independent", "code", "to", "do", "target-", "specific", "argument", "lowering", "." ]	[ "WebAssembly", "WebAssembly", "0", "MVT::i1", "MVT::i8", "MVT::i16", "MVT::i32", "WebAssembly::ARGUMENT_I32", "WebAssembly::I32RegClass", "MVT::i64", "WebAssembly::ARGUMENT_I64", "WebAssembly::I64RegClass", "MVT::f32", "WebAssembly::ARGUMENT_F32", "WebAssembly::F32RegClass", "MVT::f64"...	WebAssemblyFastISel10	fastLowerArguments	WebAssembly	Virtual ISA	LLVM	173	503	1	[]
[ "<s>", "static", "MachineInstr", "", "findLoopInstr", "(", "MachineBasicBlock", "", "BB", ",", "unsigned", "EndLoopOp", ",", "MachineBasicBlock", "", "TargetBB", ",", "SmallPtrSet", "<", "MachineBasicBlock", "", ",", "8", ">", "&", "Visited", ")", "{", "un...	[ "Find", "the", "hardware", "loop", "instruction", "used", "to", "set-up", "the", "specified", "loop", "." ]	[ "Hexagon", "8", "Hexagon::ENDLOOP0", "Hexagon::J2_loop0i", "Hexagon::J2_loop0r", "Hexagon::J2_loop1i", "Hexagon::J2_loop1r", "0" ]	HexagonInstrInfo10	findLoopInstr	Hexagon	DSP	LLVM	174	204	1	[]
[ "<s>", "Optional", "<", "MCFixupKind", ">", "MipsAsmBackend", "::", "getFixupKind", "(", "StringRef", "Name", ")", "const", "{", "return", "StringSwitch", "<", "Optional", "<", "MCFixupKind", ">>", "(", "Name", ")", ".", "Case", "(", "\"R_MIPS_NONE\"", ",", ...	[ "getFixupKind", "-", "Get", "the", "fixup", "kind", "of", "this", "expression", "." ]	[ "Mips", "Mips", "\"R_MIPS_NONE\"", "Mips::fixup_Mips_NONE", "\"R_MIPS_32\"", "\"R_MIPS_GOT_PAGE\"", "Mips::fixup_Mips_GOT_PAGE", "\"R_MIPS_CALL_HI16\"", "Mips::fixup_Mips_CALL_HI16", "\"R_MIPS_CALL_LO16\"", "Mips::fixup_Mips_CALL_LO16", "\"R_MIPS_CALL16\"", "Mips::fixup_Mips_CALL16", "\"R_...	MipsAsmBackend50	getFixupKind	Mips	CPU	LLVM	175	402	1	[]
[ "<s>", "bool", "X86RegisterInfo", "::", "hasReservedSpillSlot", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Reg", ",", "int", "&", "FrameIdx", ")", "const", "{", "if", "(", "Reg", "==", "FramePtr", "&&", "hasFP", "(", "MF", ")", ")", "{...	[ "Return", "true", "if", "target", "has", "reserved", "a", "spill", "slot", "in", "the", "stack", "frame", "of", "the", "given", "function", "for", "the", "specified", "register", "." ]	[ "X86", "X86" ]	X86RegisterInfo31	hasReservedSpillSlot	X86	CPU	LLVM	176	51	1	[]
[ "<s>", "std", "::", "string", "getDataLayout", "(", ")", "const", "{", "return", "\"e-p:32:32-i:32:32-f:32:32\"", ";", "}", "</s>" ]	[ "Return", "the", "DataLayout", "associated", "with", "the", "module", "this", "SCEV", "instance", "is", "operating", "on", "." ]	[ "Mandarin", "\"e-p:32:32-i:32:32-f:32:32\"" ]	MandarinSubtarget	getDataLayout	Mandarin	CPU	LLVM	177	12	1	[]
[ "<s>", "FunctionPass", "*", "NVPTXPassConfig", "::", "createTargetRegisterAllocator", "(", "bool", ")", "{", "return", "0", ";", "}", "</s>" ]	[ "createTargetRegisterAllocator", "-", "Create", "the", "register", "allocator", "pass", "for", "this", "target", "at", "the", "current", "optimization", "level", "." ]	[ "NVPTX", "NVPTX", "0" ]	NVPTXTargetMachine3	createTargetRegisterAllocator	NVPTX	GPU	LLVM	178	13	1	[]
[ "<s>", "static", "bool", "pdp11_legitimate_constant_p", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "rtx", "x", ")", "{", "return", "GET_CODE", "(", "x", ")", "!=", "CONST_DOUBLE", "\|\|", "legitimate_const_double_p", "(", "x", ")", ";", "}", "</s>" ]	[ "Implement", "TARGET_LEGITIMATE_CONSTANT_P", "." ]	[ "pdp11" ]	pdp11	pdp11_legitimate_constant_p	pdp11	MPU	GCC	179	26	1	[]
[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "ARMTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "std", "::", "string", "&", "Constraint", ",", "EVT", "VT", ")", "const", "{", "if", "(", "Co...	[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]	[ "ARM", "ARM", "1", "0", "0U", "ARM::tGPRRegisterClass", "0U", "ARM::GPRRegisterClass", "0U", "ARM::GPRRegisterClass", "MVT::f32", "0U", "ARM::SPRRegisterClass", "64", "0U", "ARM::DPRRegisterClass", "128", "0U", "ARM::QPRRegisterClass", "\"{cc}\"", "0U", "ARM::CCRRegisterCla...	ARMISelLowering17	getRegForInlineAsmConstraint	ARM	CPU	LLVM	180	202	1	[]
[ "<s>", "void", "WebAssemblyFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "auto", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "assert", "(", "MFI", "->", "get...	[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]	[ "WebAssembly", "WebAssembly", "\"WebAssembly should not have callee-saved registers\"", "WebAssembly", "\"__stack_pointer\"", "WebAssembly::CONST_I32", "0", "4", "4", "WebAssembly::LOAD_I32", "WebAssembly::SP32", "2", "WebAssembly::CONST_I32", "WebAssembly::SUB_I32", "WebAssembly::SP32",...	WebAssemblyFrameLowering21	emitPrologue	WebAssembly	Virtual ISA	LLVM	181	403	1	[]
[ "<s>", "void", "TPCHazardRecognizer", "::", "EmitInstruction", "(", "MachineInstr", "", "MI", ")", "{", "if", "(", "!", "MI", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\" ** Start new cycle\\n\"", ")", ";", "return", ";", "}", "LLVM_DEBUG", ...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "TPC", "TPC", "\" * Start new cycle\\n\"", "\"TPCHazardRecognizer :: EmitInstruction: \"", "\" * Added to packet\\n\"", "\" *** Start new cycle\\n\"" ]	TPCHazardRecognizer	EmitInstruction	TPC	Virtual ISA	LLVM	182	94	1	[]
[ "<s>", "unsigned", "X86InstrInfo", "::", "insertBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "", "TBB", ",", "MachineBasicBlock", "", "FBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "const", "DebugLoc", "&", "DL", ...	[ "Insert", "branch", "code", "into", "the", "end", "of", "the", "specified", "MachineBasicBlock", "." ]	[ "X86", "X86", "\"insertBranch must not be told to insert a fallthrough\"", "1", "0", "\"X86 branch conditions have one component!\"", "\"code size not handled\"", "\"Unconditional branch with multiple successors!\"", "X86::JMP_1", "1", "0", "X86::CondCode", "X86::CondCode", "0", "X86::CO...	X86InstrInfo	insertBranch	X86	CPU	LLVM	183	349	1	[]
[ "<s>", "bool", "HexagonPassConfig", "::", "addPreEmitPass", "(", ")", "{", "if", "(", "!", "DisableHardwareLoops", ")", "{", "addPass", "(", "createHexagonFixupHwLoops", "(", ")", ")", ";", "}", "addPass", "(", "createHexagonNewValueJump", "(", ")", ")", ";", ...	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]	HexagonTargetMachine22	addPreEmitPass	Hexagon	DSP	LLVM	184	59	1	[]
[ "<s>", "static", "void", "ix86_emit_restore_sse_regs_using_mov", "(", "HOST_WIDE_INT", "cfa_offset", ",", "bool", "maybe_eh_return", ")", "{", "unsigned", "int", "regno", ";", "for", "(", "regno", "=", "0", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ";", "regno",...	[ "Emit", "code", "to", "restore", "saved", "registers", "using", "MOV", "insns", ".", "First", "register", "is", "restored", "from", "CFA", "-", "CFA_OFFSET", "." ]	[ "i386", "0", "128", "16" ]	i3864	ix86_emit_restore_sse_regs_using_mov	i386	CPU	GCC	185	101	1	[]
[ "<s>", "static", "tree", "alpha_fold_builtin_zapnot", "(", "tree", "*", "op", ",", "unsigned", "HOST_WIDE_INT", "opint", "[", "]", ",", "long", "op_const", ")", "{", "if", "(", "op_const", "&", "2", ")", "{", "unsigned", "HOST_WIDE_INT", "mask", "=", "0", ...	[ "Fold", "the", "builtin", "for", "the", "ZAPNOT", "instruction", ".", "This", "is", "essentially", "a", "specialized", "form", "of", "an", "AND", "operation", ".", "Other", "byte", "manipulation", "instructions", "are", "defined", "in", "terms", "of", "this", ...	[ "alpha", "2", "0", "0", "8", "1", "1", "0xff", "8", "1", "0", "0", "1", "0", "0", "0" ]	alpha3	alpha_fold_builtin_zapnot	alpha	MPU	GCC	186	149	1	[]
[ "<s>", "bool", "TGSICFGStructurizer", "::", "isReturnBlock", "(", "MachineBasicBlock", "", "MBB", ")", "{", "MachineInstr", "", "MI", "=", "getReturnInstr", "(", "MBB", ")", ";", "bool", "IsReturn", "=", "(", "MBB", "->", "succ_size", "(", ")", "==", "0"...	[ "Convenience", "function", "that", "returns", "true", "if", "the", "block", "ends", "in", "a", "return", "instruction", "." ]	[ "TGSI", "TGSI", "0", "\"BB\"", "\" is return block without RET instr\\n\"" ]	TGSICFGStructurizer	isReturnBlock	TGSI	Virtual ISA	LLVM	187	68	1	[]
[ "<s>", "const", "BitTracker", "::", "RegisterCell", "&", "lookup", "(", "unsigned", "VR", ")", "{", "unsigned", "RInd", "=", "Register", "::", "virtReg2Index", "(", "VR", ")", ";", "if", "(", "RInd", ">=", "CVect", ".", "size", "(", ")", ")", "CVect", ...	[ "This", "method", "finds", "the", "value", "with", "the", "given", "Name", "in", "the", "the", "symbol", "table", "." ]	[ "Hexagon", "16", "32U" ]	HexagonGenInsert10	lookup	Hexagon	DSP	LLVM	188	87	1	[]
[ "<s>", "XCoreTargetMachine", "::", "XCoreTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "FS", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ")", ",", "Su...	[ "Create", "an", "ILP32", "architecture", "model", "." ]	[ "XCore", "XCore", "XCore", "\"e-p:32:32:32-a0:0:32-f32:32:32-f64:32:32-i1:8:32-i8:8:32-\"", "\"i16:16:32-i32:32:32-i64:32:32-n32\"" ]	XCoreTargetMachine4	XCoreTargetMachine	XCore	MPU	LLVM	189	61	1	[]
[ "<s>", "const", "MCPhysReg", "", "X86RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "const", "X86Subtarget", "&", "Subtarget", "=", "MF", "->", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ";",...	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "X86", "X86", "X86", "X86", "\"MachineFunction required\"", "X86", "X86", "X86", "X86" ]	X86RegisterInfo5	getCalleeSavedRegs	X86	CPU	LLVM	190	397	1	[]
[ "<s>", "static", "bool", "mips_vector_mode_supported_p", "(", "machine_mode", "mode", ")", "{", "switch", "(", "mode", ")", "{", "case", "V2SFmode", ":", "return", "TARGET_PAIRED_SINGLE_FLOAT", ";", "case", "V2HImode", ":", "case", "V4QImode", ":", "case", "V2HQ...	[ "Target", "hook", "for", "vector_mode_supported_p", "." ]	[ "mips" ]	mips6	mips_vector_mode_supported_p	mips	CPU	GCC	191	68	1	[]
[ "<s>", "static", "void", "alpha_atomic_assign_expand_fenv", "(", "tree", "", "hold", ",", "tree", "", "clear", ",", "tree", "*", "update", ")", "{", "const", "unsigned", "HOST_WIDE_INT", "SWCR_STATUS_MASK", "=", "(", "0x3fUL", "<<", "17", ")", ";", "tree",...	[ "Implement", "TARGET_ATOMIC_ASSIGN_EXPAND_FENV", "." ]	[ "alpha", "0x3fUL", "17", "\"__ieee_get_fp_control\"", "\"__ieee_set_fp_control\"", "0", "1", "1", "0", "1", "1" ]	alpha4	alpha_atomic_assign_expand_fenv	alpha	MPU	GCC	192	267	1	[]
[ "<s>", "static", "bool", "arm_slowmul_rtx_costs", "(", "rtx", "x", ",", "enum", "rtx_code", "code", ",", "enum", "rtx_code", "outer_code", ",", "int", "*", "total", ",", "bool", "speed", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "x", ")", "...	[ "RTX", "costs", "for", "cores", "with", "a", "slow", "MUL", "implementation", ".", "Thumb-2", "is", "not", "supported", "on", "any", "``", "slowmul", "''", "cores", ",", "so", "it", "can", "be", "ignored", "." ]	[ "arm", "20", "1", "1", "0xffffffff", "4", "8", "2", "0", "32", "0", "0", "20" ]	arm5	arm_slowmul_rtx_costs	arm	CPU	GCC	193	234	1	[]
[ "<s>", "static", "machine_mode", "select_block_compare_mode", "(", "unsigned", "HOST_WIDE_INT", "offset", ",", "unsigned", "HOST_WIDE_INT", "bytes", ",", "unsigned", "HOST_WIDE_INT", "align", ",", "bool", "word_mode_ok", ")", "{", "unsigned", "HOST_WIDE_INT", "maxread",...	[ "Select", "the", "mode", "to", "be", "used", "for", "reading", "the", "next", "chunk", "of", "bytes", "in", "the", "compare", ".", "OFFSET", "is", "the", "current", "read", "offset", "from", "the", "beginning", "of", "the", "block", ".", "BYTES", "is", ...	[ "rs6000" ]	rs6000-string2	select_block_compare_mode	rs6000	CPU	GCC	194	176	1	[]
[ "<s>", "virtual", "const", "IA64Subtarget", "*", "getSubtargetImpl", "(", ")", "const", "{", "return", "&", "Subtarget", ";", "}", "</s>" ]	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "IA64", "IA64" ]	IA64TargetMachine	getSubtargetImpl	IA64	CPU	LLVM	195	14	1	[]
[ "<s>", "unsigned", "MCS51MCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", ...	[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]	[ "MCS51", "MCS51" ]	MCS51MCCodeEmitter	getMachineOpValue	MCS51	MPU	LLVM	196	125	1	[]
[ "<s>", "static", "unsigned", "int", "xtensa_hard_regno_nregs", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "if", "(", "FP_REG_P", "(", "regno", ")", ")", "return", "CEIL", "(", "GET_MODE_SIZE", "(", "mode", ")", ",", "UNITS_PER_FP...	[ "Implement", "TARGET_HARD_REGNO_NREGS", "." ]	[ "xtensa" ]	xtensa	xtensa_hard_regno_nregs	xtensa	MPU	GCC	197	43	1	[]
[ "<s>", "unsigned", "HSAILRegisterInfo", "::", "getRegPressureLimit", "(", "const", "TargetRegisterClass", "*", "RC", ",", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "RC", "==", "&", "HSAIL", "::", "GPR32RegClass", ")", "{", "return", "HSAILReg...	[ "Return", "the", "register", "pressure", "``", "high", "water", "mark", "''", "for", "the", "specific", "register", "class", "." ]	[ "HSAIL", "HSAIL", "HSAIL::GPR32RegClass", "HSAIL", "HSAIL::GPR64RegClass", "HSAIL", "0" ]	HSAILRegisterInfo	getRegPressureLimit	HSAIL	Virtual ISA	LLVM	198	48	1	[]
[ "<s>", "DecodeStatus", "RISCVDisassembler", "::", "getInstruction", "(", "MCInst", "&", "MI", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "OS", ",", "raw_ostream", "&", "CS...	[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]	[ "RISCV", "RISCV", "0", "0x3", "0x3", "support::endian", "\"Trying RISCV32 table :\\n\"", "4", "support::endian", "RISCV::Feature64Bit", "\"Trying RISCV32Only_16 table (16-bit Instruction):\\n\"", "RISCV", "2", "\"Trying RISCV_C table (16-bit Instruction):\\n\"", "2" ]	RISCVDisassembler33	getInstruction	RISCV	CPU	LLVM	199	209	1	[]

[ "<s>", "bool", "PIC16Cloner", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "CallGraph", "&", "CG", "=", "getAnalysis", "<", "CallGraph", ">", "(", ")", ";", "CallGraphNode", "*", "mainCGN", "=", "NULL", ",", "*", "isrCGN", "=", "NULL", ";", ...

[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]

[ "PIC16", "PIC16", "\"main\"", "\"Function 'main' can't be interrupt function\"", "\"ML\"" ]

PIC16Cloner

runOnModule

PIC16

MPU

LLVM

100

173

1

[]

[ "<s>", "void", "ARCPassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "createARCBranchFinalizePass", "(", ")", ")", ";", "}", "</s>" ]

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "ARC", "ARC", "ARC" ]

ARCTargetMachine

addPreEmitPass

ARC

MPU

LLVM

101

15

1

[]

[ "<s>", "bool", "TL45PassConfig", "::", "addPreISel", "(", ")", "{", "return", "false", ";", "}", "</s>" ]

[ "{", "{", "@", "For", "GlobalISel" ]

[ "TL45", "TL45" ]

TL45TargetMachine

addPreISel

TL45

MPU

LLVM

102

11

1

[]

[ "<s>", "void", "s390_expand_logical_operator", "(", "enum", "rtx_code", "code", ",", "enum", "machine_mode", "mode", ",", "rtx", "*", "operands", ")", "{", "enum", "machine_mode", "wmode", "=", "mode", ";", "rtx", "dst", "=", "operands", "[", "0", "]", ";"...

[ "Expand", "logical", "operator", "CODE", "in", "mode", "MODE", "with", "operands", "OPERANDS", "." ]

[ "s390", "0", "1", "2", "0", "0", "0", "0", "0", "0", "0", "0", "0", "2", "0", "0" ]

s3903

s390_expand_logical_operator

s390

MPU

GCC

103

344

1

[]

[ "<s>", "void", "assignValueToAddress", "(", "const", "CallLowering", "::", "ArgInfo", "&", "Arg", ",", "unsigned", "ValRegIndex", ",", "Register", "Addr", ",", "uint64_t", "MemSize", ",", "MachinePointerInfo", "&", "MPO", ",", "CCValAssign", "&", "VA", ")", "o...

[ "An", "overload", "which", "takes", "an", "ArgInfo", "if", "additional", "information", "about", "the", "arg", "is", "needed", "." ]

[ "AMDGPU" ]

AMDGPUCallLowering22

assignValueToAddress

AMDGPU

GPU

LLVM

104

106

1

[]

[ "<s>", "int", "store_update_operand", "(", "rtx", "op", ",", "enum", "machine_mode", "mode", ")", "{", "if", "(", "GET_CODE", "(", "op", ")", "!=", "MEM", "||", "GET_MODE", "(", "op", ")", "!=", "mode", ")", "return", "0", ";", "op", "=", "XEXP", "...

[ "Return", "true", "if", "OP", "is", "valid", "store", "with", "update", "operand", "." ]

[ "arc", "0", "0", "0", "1", "1", "0", "1" ]

arc3

store_update_operand

arc

MPU

GCC

105

103

1

[]

[ "<s>", "bool", "isMem", "(", ")", "const", "override", "{", "return", "Kind", "==", "k_Memory", ";", "}", "</s>" ]

[ "isMem", "-", "Is", "this", "a", "memory", "operand", "?" ]

[ "MINA32" ]

MINA32AsmParser

isMem

MINA32

CPU

LLVM

106

13

1

[]

[ "<s>", "SDValue", "PTXTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "DebugLoc", ...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "PTX", "PTX", "ISD::InputArg", "\"PTX does not support varargs\"", "PTX", "PTX", "\"Unsupported calling convention\"", "PTX", "PTX", "\"cannot add argument registers twice\"", "0", "MVT::SimpleValueType", "\"Type of argument is not supported\"", "PTX::PredsRegisterClass", "\"cannot pass ...

PTXISelLowering1

LowerFormalArguments

PTX

GPU

LLVM

107

383

1

[]

[ "<s>", "bool", "HexagonInstrInfo", "::", "analyzeCompare", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "&", "SrcReg", ",", "unsigned", "&", "SrcReg2", ",", "int", "&", "Mask", ",", "int", "&", "Value", ")", "const", "{", "unsigned", "Opc", ...

[ "analyzeCompare", "-", "For", "a", "comparison", "instruction", ",", "return", "the", "source", "registers", "in", "SrcReg", "and", "SrcReg2", "if", "having", "two", "register", "operands", ",", "and", "the", "value", "it", "compares", "against", "in", "CmpVal...

[ "Hexagon", "Hexagon", "Hexagon::C2_cmpeqp", "Hexagon::C2_cmpeqi", "Hexagon::C2_cmpeq", "Hexagon::C2_cmpgtp", "Hexagon::C2_cmpgtup", "Hexagon::C2_cmpgtui", "Hexagon::C2_cmpgtu", "Hexagon::C2_cmpgti", "Hexagon::C2_cmpgt", "1", "0", "Hexagon::A4_cmpbeqi", "Hexagon::A4_cmpbeq", "Hexagon::A...

HexagonInstrInfo23

analyzeCompare

Hexagon

DSP

LLVM

108

337

1

[]

[ "<s>", "static", "void", "ix86_emit_probe_stack_range", "(", "HOST_WIDE_INT", "first", ",", "HOST_WIDE_INT", "size", ")", "{", "if", "(", "size", "<=", "7", "*", "PROBE_INTERVAL", ")", "{", "HOST_WIDE_INT", "i", ";", "for", "(", "i", "=", "PROBE_INTERVAL", "...

[ "Emit", "code", "to", "probe", "a", "range", "of", "stack", "addresses", "from", "FIRST", "to", "FIRST+SIZE", ",", "inclusive", ".", "These", "are", "offsets", "from", "the", "current", "stack", "pointer", "." ]

[ "i386", "7" ]

i3864

ix86_emit_probe_stack_range

i386

CPU

GCC

109

179

1

[]

[ "<s>", "void", "SIInstrInfo", "::", "swapOperands", "(", "MachineInstr", "&", "Inst", ")", "const", "{", "assert", "(", "Inst", ".", "getNumExplicitOperands", "(", ")", "==", "3", ")", ";", "MachineOperand", "Op1", "=", "Inst", ".", "getOperand", "(", "1",...

[ "Exchange", "the", "two", "operands", "to", "this", "instruction", "in", "such", "a", "way", "that", "it", "does", "not", "modify", "the", "semantics", "of", "the", "instruction", "." ]

[ "AMDGPU", "SI", "3", "1", "1" ]

SIInstrInfo11

swapOperands

AMDGPU

GPU

LLVM

110

47

1

[]

[ "<s>", "MachineBasicBlock", "::", "iterator", "SHUXIFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "SHUXIInstr...

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "SHUXI", "SHUXI", "SHUXI", "SHUXI", "0", "0", "1", "SHUXI::SUBri", "SHUXI::SP", "SHUXI::SP", "1", "SHUXI::ADDri", "SHUXI::SP", "SHUXI::SP", "3", "1", "SHUXI::SUBri", "SHUXI::SP", "SHUXI::SP", "3" ]

SHUXIFrameLowering

eliminateCallFramePseudoInstr

SHUXI

CPU

LLVM

111

381

1

[]

[ "<s>", "static", "rtx", "rs6000_adjust_atomic_subword", "(", "rtx", "orig_mem", ",", "rtx", "*", "pshift", ",", "rtx", "*", "pmask", ")", "{", "rtx", "addr", ",", "align", ",", "shift", ",", "mask", ",", "mem", ";", "HOST_WIDE_INT", "shift_mask", ";", "m...

[ "A", "subroutine", "of", "the", "various", "atomic", "expanders", ".", "For", "sub-word", "operations", ",", "we", "must", "adjust", "things", "to", "operate", "on", "SImode", ".", "Given", "the", "original", "MEM", ",", "return", "a", "new", "aligned", "m...

[ "powerpcspe", "0x18", "0x10", "0", "4", "1", "3", "1", "1" ]

powerpcspe

rs6000_adjust_atomic_subword

powerpcspe

CPU

GCC

112

248

1

[]

[ "<s>", "bool", "MSP430FrameInfo", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegist...

[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...

[ "MSP430", "MSP430", "0", "MSP430::POP16r" ]

MSP430FrameInfo

restoreCalleeSavedRegisters

MSP430

MPU

LLVM

113

143

1

[]

[ "<s>", "bool", "SIMemoryLegalizer", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "bool", "Changed", "=", "false", ";", "const", "SISubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "SISubtarget", ">", "(", ")", ";", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AMDGPU", "SI", "SI", "SI", "AMDGPU", "AMDGPU::encodeWaitcnt", "0", "AMDGPU", "AMDGPU::BUFFER_WBINVL1", "AMDGPU::BUFFER_WBINVL1_VOL", "SIInstrFlags::maybeAtomic", "SI", "SI", "SI", "SI", "SI" ]

SIMemoryLegalizer15

runOnMachineFunction

AMDGPU

GPU

LLVM

114

313

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "setPreservesAll", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineModuleInfo", ">", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", ...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "X86" ]

X86CodeEmitter

getAnalysisUsage

X86

CPU

LLVM

115

32

1

[]

[ "<s>", "int", "easy_df_const", "(", "rtx", "op", ")", "{", "long", "l", "[", "2", "]", ";", "REAL_VALUE_TO_TARGET_DOUBLE", "(", "*", "CONST_DOUBLE_REAL_VALUE", "(", "op", ")", ",", "l", ")", ";", "if", "(", "l", "[", "0", "]", "==", "0", "&&", "l",...

[ "Return", "1", "if", "OP", "is", "a", "DFmode", "const", "we", "want", "to", "handle", "inline", ".", "This", "must", "match", "the", "code", "in", "the", "movdf", "pattern", ".", "It", "is", "used", "by", "the", "'", "H", "'", "CONST_DOUBLE_OK_FOR_LET...

[ "m32r", "2", "0", "0", "1", "0", "1", "0", "0xffff", "0", "1", "0", "1", "0" ]

m32r

easy_df_const

m32r

MPU

GCC

116

70

1

[]

[ "<s>", "void", "output_pop_multiple", "(", "rtx", "insn", ",", "rtx", "*", "operands", ")", "{", "char", "buf", "[", "80", "]", ";", "int", "ok", ";", "ok", "=", "pop_multiple_operation", "(", "PATTERN", "(", "insn", ")", ",", "VOIDmode", ")", ";", "...

[ "Emit", "assembly", "code", "for", "one", "multi-register", "pop", "described", "by", "INSN", ",", "with", "operands", "in", "OPERANDS", "." ]

[ "bfin", "80", "8", "\"( p5:%d ) = [sp++];\\n\"", "6", "\"( r7:%d ) = [sp++];\\n\"", "\"( r7:%d, p5:%d ) = [sp++];\\n\"" ]

bfin2

output_pop_multiple

bfin

DSP

GCC

117

88

1

[]

[ "<s>", "bool", "BlackfinRegisterInfo", "::", "requiresRegisterScavenging", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "true", ";", "}", "</s>" ]

[ "Returns", "true", "if", "the", "target", "requires", "(", "and", "can", "make", "use", "of", ")", "the", "register", "scavenger", "." ]

[ "Blackfin" ]

BlackfinRegisterInfo1

requiresRegisterScavenging

Blackfin

DSP

LLVM

118

16

1

[]

[ "<s>", "void", "avr_expand_prologue", "(", "void", ")", "{", "HARD_REG_SET", "set", ";", "HOST_WIDE_INT", "size", ";", "size", "=", "get_frame_size", "(", ")", "+", "avr_outgoing_args_size", "(", ")", ";", "cfun", "->", "machine", "->", "stack_usage", "=", "...

[ "Output", "function", "prologue", "." ]

[ "avr", "0", "1", "1", "1" ]

avr4

avr_expand_prologue

avr

MPU

GCC

119

246

1

[]

[ "<s>", "void", "AVRPassConfig", "::", "addIRPasses", "(", ")", "{", "addPass", "(", "createAVRShiftExpandPass", "(", ")", ")", ";", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";", "}", "</s>" ]

[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]

[ "AVR", "AVR", "AVR" ]

AVRTargetMachine12

addIRPasses

AVR

MPU

LLVM

120

21

1

[]

[ "<s>", "bool", "HexagonBitSimplify", "::", "isEqual", "(", "const", "BitTracker", "::", "RegisterCell", "&", "RC1", ",", "uint16_t", "B1", ",", "const", "BitTracker", "::", "RegisterCell", "&", "RC2", ",", "uint16_t", "B2", ",", "uint16_t", "W", ")", "{", ...

[ "isEqual", "-", "Compares", "two", "trees", "for", "structural", "equality", "and", "returns", "true", "if", "they", "are", "equal", "." ]

[ "Hexagon", "Hexagon", "0", "0", "0" ]

HexagonBitSimplify (2)

isEqual

Hexagon

DSP

LLVM

121

134

1

[]

[ "<s>", "void", "RISCVFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "const", "RISCVRegisterInfo", "*", "RI", "=", "STI", ".", "getRegisterInfo", "(", ")", ";", "MachineFrameInfo",...

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "RISCV", "RISCV", "RISCV", "RISCV", "\"frame pointer should not have been eliminated\"", "0", "\"SecondSPAdjustAmount should be greater than zero\"" ]

RISCVFrameLowering23

emitEpilogue

RISCV

CPU

LLVM

122

310

1

[]

[ "<s>", "SDValue", "R600TargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "const", "S...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "AMDGPU", "R600", "ISD::InputArg", "16", "R600", "R600", "ISD::InputArg", "8", "0", "ISD::InputArg", "AMDGPU::isShader", "AMDGPU::R600_Reg128RegClass", "AMDGPU", "ISD::LoadExtType", "ISD::NON_EXTLOAD", "ISD::SEXTLOAD", "36", "ISD::UNINDEXED", "MVT::i32", "MVT::i32", "4" ]

R600ISelLowering49

LowerFormalArguments

AMDGPU

GPU

LLVM

123

457

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"Lower pointer arguments of CUDA kernels\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "NVPTX", "\"Lower pointer arguments of CUDA kernels\"" ]

NVPTXLowerArgs

getPassName

NVPTX

GPU

LLVM

124

13

1

[]

[ "<s>", "static", "void", "aarch64_emit_load_exclusive", "(", "machine_mode", "mode", ",", "rtx", "rval", ",", "rtx", "mem", ",", "rtx", "model_rtx", ")", "{", "rtx", "(", "*", "gen", ")", "(", "rtx", ",", "rtx", ",", "rtx", ")", ";", "switch", "(", "...

[ "Emit", "load", "exclusive", "." ]

[ "aarch64" ]

aarch645

aarch64_emit_load_exclusive

aarch64

CPU

GCC

125

91

1

[]

[ "<s>", "bool", "PatmosAsmPrinter", "::", "isBlockOnlyReachableByFallthrough", "(", "const", "MachineBasicBlock", "*", "MBB", ")", "const", "{", "if", "(", "MBB", "->", "isEHPad", "(", ")", "||", "MBB", "->", "pred_empty", "(", ")", "||", "MBB", "->", "hasAdd...

[ "isBlockOnlyReachableByFallthough", "-", "Return", "true", "if", "the", "basic", "block", "has", "exactly", "one", "predecessor", "and", "the", "control", "transfer", "mechanism", "between", "the", "predecessor", "and", "this", "block", "is", "a", "fall-through", ...

[ "Patmos", "Patmos" ]

PatmosAsmPrinter1

isBlockOnlyReachableByFallthrough

Patmos

VLIW

LLVM

126

155

1

[]

[ "<s>", "bool", "DCPU16FrameLowering", "::", "hasReservedCallFrame", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "!", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "(", ")", ";", "}", "</s>" ]

[ "hasReservedCallFrame", "-", "Under", "normal", "circumstances", ",", "when", "a", "frame", "pointer", "is", "not", "required", ",", "we", "reserve", "argument", "space", "for", "call", "sites", "in", "the", "function", "immediately", "on", "entry", "to", "the...

[ "Dcpu16", "DCPU16" ]

Dcpu16FrameLowering

hasReservedCallFrame

Dcpu16

CPU

LLVM

127

25

1

[]

[ "<s>", "void", "R600InstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "DebugLoc", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{"...

[ "}", "Branch", "Analysis", "&", "Modification" ]

[ "R600", "0", "4" ]

R600InstrInfo19

copyPhysReg

R600

GPU

LLVM

128

186

1

[]

[ "<s>", "static", "bool", "bpf_pass_by_reference", "(", "cumulative_args_t", "cum", "ATTRIBUTE_UNUSED", ",", "const", "function_arg_info", "&", "arg", ")", "{", "unsigned", "num_bytes", "=", "arg", ".", "type_size_in_bytes", "(", ")", ";", "return", "(", "arg", "...

[ "Return", "true", "if", "an", "argument", "at", "the", "position", "indicated", "by", "CUM", "should", "be", "passed", "by", "reference", ".", "If", "the", "hook", "returns", "true", ",", "a", "copy", "of", "that", "argument", "is", "made", "in", "memory...

[ "bpf", "8", "5" ]

bpf

bpf_pass_by_reference

bpf

Virtual ISA

GCC

129

41

1

[]

[ "<s>", "bool", "SIInstrInfo", "::", "isInlineConstant", "(", "const", "MachineOperand", "&", "MO", ",", "uint8_t", "OperandType", ")", "const", "{", "if", "(", "!", "MO", ".", "isImm", "(", ")", "||", "OperandType", "<", "AMDGPU", "::", "OPERAND_SRC_FIRST", ...

[ "returns", "true", "if", "the", "operand", "OpIdx", "in", "MI", "is", "a", "valid", "inline", "immediate", "." ]

[ "AMDGPU", "SI", "AMDGPU::OPERAND_SRC_FIRST", "AMDGPU::OPERAND_SRC_LAST", "AMDGPU::OPERAND_REG_IMM_INT32", "AMDGPU::OPERAND_REG_IMM_FP32", "AMDGPU::OPERAND_REG_INLINE_C_INT32", "AMDGPU::OPERAND_REG_INLINE_C_FP32", "AMDGPU::OPERAND_REG_IMM_V2FP32", "AMDGPU::OPERAND_REG_INLINE_C_V2FP32", "AMDGPU::O...

SIInstrInfo120

isInlineConstant

AMDGPU

GPU

LLVM

130

341

1

[]

[ "<s>", "static", "bool", "arm_hard_regno_mode_ok", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "if", "(", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_CC", ")", "return", "(", "regno", "==", "CC_REGNUM", "||", "(", "TARGET_HARD...

[ "Returns", "true", "if", "REGNO", "is", "a", "valid", "register", "for", "holding", "a", "quantity", "of", "type", "MODE", "." ]

[ "arm", "2", "2", "3", "4", "6", "8", "4", "4", "1", "0" ]

arm7

arm_hard_regno_mode_ok

arm

CPU

GCC

131

333

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "addPreserved", "<", "DominatorTreeWrapperPass", ">", "(", ")", ";", "FunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "PowerPC" ]

PPCBoolRetToInt1

getAnalysisUsage

PowerPC

CPU

LLVM

132

26

1

[]

[ "<s>", "const", "uint16_t", "*", "RISCVRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "if", "(", "Subtarget", ".", "isRV64", "(", ")", ")", "if", "(", "Subtarget", ".", "hasD", "(", ")", ")", "re...

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "RISCV", "RISCV" ]

RISCVRegisterInfo32

getCalleeSavedRegs

RISCV

CPU

LLVM

133

78

1

[]

[ "<s>", "void", "M88kMCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "uint...

[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]

[ "M88k", "M88k", "4", "\"Unexpected instr length\"", "4", "1", "8", "0", "8", "0xff" ]

M88kMCCodeEmitter

encodeInstruction

M88k

MPU

LLVM

134

100

1

[]

[ "<s>", "virtual", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "addPreservedID", "(", "MachineLoopInfoID", ")", ";", "AU", ".", "addPreservedID", "(", "MachineDominatorsID", ")", ";", "MachineFunctionPass", "::", "ge...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "PIC16" ]

PIC16MemSelOpt

getAnalysisUsage

PIC16

MPU

LLVM

135

32

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequiredID", "(", "LoopSimplifyID", ")", ";", "AU", ".", "addRequired", "<", "LoopInfoWrapperPass", ">", "(", ")", ";", "}", "</s>" ]

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "AArch64" ]

SVEAddressingModes

getAnalysisUsage

AArch64

CPU

LLVM

136

27

1

[]

[ "<s>", "bool", "HexagonAsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "StringRef", "IDVal", "=", "DirectiveID", ".", "getIdentifier", "(", ")", ";", "if", "(", "(", "IDVal", ".", "lower", "(", ")", "==", "\".word\"", ")", "||...

[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]

[ "Hexagon", "Hexagon", "\".word\"", "\".4byte\"", "4", "\".short\"", "\".hword\"", "\".half\"", "2", "\".falign\"", "256", "\".lcomm\"", "\".lcommon\"", "\".comm\"", "\".common\"", "\".subsection\"" ]

HexagonAsmParser (2)

ParseDirective

Hexagon

DSP

LLVM

137

204

1

[]

[ "<s>", "InstructionCost", "SystemZTTIImpl", "::", "getIntImmCost", "(", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ",", "TTI", "::", "TargetCostKind", "CostKind", ")", "{", "assert", "(", "Ty", "->", "isIntegerTy", "(", ")", ")", ";", "unsigned"...

[ "Calculate", "the", "cost", "of", "materializing", "a", "64-bit", "value", "." ]

[ "SystemZ", "SystemZ", "0", "64", "0", "64", "32", "32", "0xffffffff", "0", "2", "4" ]

SystemZTargetTransformInfo1

getIntImmCost

SystemZ

CPU

LLVM

138

155

1

[]

[ "<s>", "std", "::", "pair", "<", "uint16_t", ",", "uint16_t", ">", "X86InstrInfo", "::", "getExecutionDomain", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "uint16_t", "domain", "=", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", ">>...

[ "Return", "the", "current", "execution", "domain", "and", "bit", "mask", "of", "possible", "domains", "for", "instruction", "." ]

[ "X86", "X86", "X86II::SSEDomainShift", "3", "0", "0xe", "0xe", "0x6" ]

X86InstrInfo (2)1

getExecutionDomain

X86

CPU

LLVM

139

106

1

[]

[ "<s>", "bool", "mips_split_move_p", "(", "rtx", "dest", ",", "rtx", "src", ",", "enum", "mips_split_type", "split_type", ")", "{", "if", "(", "mips_mult_move_p", "(", "dest", ",", "src", ",", "split_type", ")", ")", "return", "false", ";", "unsigned", "int...

[ "Return", "true", "if", "a", "move", "from", "SRC", "to", "DEST", "should", "be", "split", "into", "two", ".", "SPLIT_TYPE", "describes", "the", "split", "condition", "." ]

[ "mips", "8", "8" ]

mips4

mips_split_move_p

mips

CPU

GCC

140

105

1

[]

[ "<s>", "void", "AArch64PreLegalizerCombiner", "::", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "addRequired", "<", "TargetPassConfig", ">", "(", ")", ";", "AU", ".", "setPreservesCFG", "(", ")", ";", "getSelectionDAGFallba...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "AArch64", "AArch64" ]

AArch64PreLegalizerCombiner6

getAnalysisUsage

AArch64

CPU

LLVM

141

57

1

[]

[ "<s>", "void", "X86InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", ...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "X86", "X86", "32", "32", "16" ]

X86InstrInfo116

loadRegFromStackSlot

X86

CPU

LLVM

142

129

1

[]

[ "<s>", "bool", "WebAssemblyPassConfig", "::", "addPreISel", "(", ")", "{", "TargetPassConfig", "::", "addPreISel", "(", ")", ";", "addPass", "(", "createWebAssemblyLowerRefTypesIntPtrConv", "(", ")", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "{", "{", "@", "For", "GlobalISel" ]

[ "WebAssembly", "WebAssembly", "WebAssembly" ]

WebAssemblyTargetMachine13

addPreISel

WebAssembly

Virtual ISA

LLVM

143

24

1

[]

[ "<s>", "bool", "SITargetLowering", "::", "allowsMisalignedMemoryAccesses", "(", "EVT", "VT", ",", "unsigned", "AddrSpace", ",", "unsigned", "Alignment", ",", "MachineMemOperand", "::", "Flags", "Flags", ",", "bool", "*", "IsFast", ")", "const", "{", "if", "(", ...

[ "Returns", "true", "if", "the", "target", "allows", "unaligned", "memory", "accesses", "of", "the", "specified", "type", "." ]

[ "AMDGPU", "SI", "MVT::Other", "MVT::Other", "1024", "16" ]

SIISelLowering120

allowsMisalignedMemoryAccesses

AMDGPU

GPU

LLVM

144

93

1

[]

[ "<s>", "unsigned", "ARCInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "int", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "isLoad", "(", "Opcode", ")...

[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...

[ "ARC", "ARC", "1", "2", "2", "1", "0", "0" ]

ARCInstrInfo

isLoadFromStackSlot

ARC

MPU

LLVM

145

105

1

[]

[ "<s>", "void", "X86TargetLowering", "::", "insertCopiesSplitCSR", "(", "MachineBasicBlock", "*", "Entry", ",", "const", "SmallVectorImpl", "<", "MachineBasicBlock", "*", ">", "&", "Exits", ")", "const", "{", "const", "X86RegisterInfo", "*", "TRI", "=", "Subtarget"...

[ "Insert", "explicit", "copies", "in", "entry", "and", "exit", "blocks", "." ]

[ "X86", "X86", "X86", "X86::GR64RegClass", "X86::GR64RegClass", "\"Unexpected register class in CSRsViaCopy!\"", "\"Function should be nounwind in insertCopiesSplitCSR!\"" ]

X86ISelLowering108

insertCopiesSplitCSR

X86

CPU

LLVM

146

251

1

[]

[ "<s>", "bool", "MipsAsmParser", "::", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "StringRef", "Mnemonic", ...

[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]

[ "Mips", "Mips", "MipsOperand::CreateToken", "0", "MipsOperand::CreateToken", "1", "MipsOperand::CreateToken", "\"c.\"", "MipsOperand::CreateToken", "\".\"", "1", "\"Invalid conditional code\"", "1", "MipsOperand::CreateImm", "MipsOperand::CreateToken", "\"unexpected token in argument l...

MipsAsmParser102

ParseInstruction

Mips

CPU

LLVM

147

468

1

[]

[ "<s>", "ARMBaseTargetMachine", "::", "ARMBaseTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "...

[ "Create", "an", "ARM", "architecture", "model", "." ]

[ "ARM", "ARM", "ARM" ]

ARMTargetMachine102

ARMBaseTargetMachine

ARM

CPU

LLVM

148

294

1

[]

[ "<s>", "static", "char", "*", "make_name", "(", "tree", "decl", ",", "const", "char", "*", "suffix", ",", "bool", "make_unique", ")", "{", "char", "*", "global_var_name", ";", "int", "name_len", ";", "const", "char", "*", "name", ";", "const", "char", ...

[ "Return", "a", "new", "name", "by", "appending", "SUFFIX", "to", "the", "DECL", "name", ".", "If", "make_unique", "is", "true", ",", "append", "the", "full", "path", "name", "of", "the", "source", "file", "." ]

[ "i386", "\"\\0\"", "2", "1", "\"%s.%s.%s\"", "\"%s.%s\"" ]

i3864

make_name

i386

CPU

GCC

149

133

1

[]

[ "<s>", "void", "AMDGPUUnifyDivergentExitNodes", "::", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "if", "(", "RequireAndPreserveDomTree", ")", "AU", ".", "addRequired", "<", "DominatorTreeWrapperPass", ">", "(", ")", ";", "AU", ".", "...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "AMDGPU", "AMDGPU" ]

AMDGPUUnifyDivergentExitNodes22

getAnalysisUsage

AMDGPU

GPU

LLVM

150

97

1

[]

[ "<s>", "void", "dump", "(", "const", "GCNRegBankReassign", "*", "P", ")", "const", "{", "MI", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "P", "->", "printReg", "(", "Reg", ")", "<<", "\" to banks \"", ";", "dumpFreeBanks", "(", "FreeBanks", ...

[ "Dump", "the", "plan", "to", "stderr", "(", "for", "debugging", ")", "." ]

[ "AMDGPU", "\" to banks \"", "\" weight \"" ]

GCNRegBankReassign

dump

AMDGPU

GPU

LLVM

151

45

1

[]

[ "<s>", "unsigned", "getNumFixupKinds", "(", ")", "const", "override", "{", "return", "Patmos", "::", "NumTargetFixupKinds", ";", "}", "</s>" ]

[ "Get", "the", "number", "of", "target", "specific", "fixup", "kinds", "." ]

[ "Patmos", "Patmos::NumTargetFixupKinds" ]

PatmosAsmBackend

getNumFixupKinds

Patmos

VLIW

LLVM

152

13

1

[]

[ "<s>", "static", "void", "fold_mergehl_helper", "(", "gimple_stmt_iterator", "*", "gsi", ",", "gimple", "*", "stmt", ",", "int", "use_high", ")", "{", "tree", "arg0", "=", "gimple_call_arg", "(", "stmt", ",", "0", ")", ";", "tree", "arg1", "=", "gimple_cal...

[ "Helper", "function", "to", "handle", "the", "vector", "merge", "[", "hl", "]", "built-ins", ".", "The", "implementation", "difference", "between", "h", "and", "l", "versions", "for", "this", "code", "are", "in", "the", "values", "used", "when", "building", ...

[ "rs6000", "0", "1", "2", "0", "1", "1", "0" ]

rs60007

fold_mergehl_helper

rs6000

CPU

GCC

153

195

1

[]

[ "<s>", "bool", "GCNPassConfig", "::", "addLegalizeMachineIR", "(", ")", "{", "addPass", "(", "new", "Legalizer", "(", ")", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "This", "method", "should", "install", "a", "legalize", "pass", ",", "which", "converts", "the", "instruction", "sequence", "into", "one", "that", "can", "be", "selected", "by", "the", "target", "." ]

[ "AMDGPU" ]

AMDGPUTargetMachine (2)1

addLegalizeMachineIR

AMDGPU

GPU

LLVM

154

19

1

[]

[ "<s>", "void", "AArch64AsmPrinter", "::", "emitStartOfAsmFile", "(", "Module", "&", "M", ")", "{", "if", "(", "!", "TM", ".", "getTargetTriple", "(", ")", ".", "isOSBinFormatELF", "(", ")", ")", "return", ";", "unsigned", "Flags", "=", "0", ";", "if", ...

[ "This", "virtual", "method", "can", "be", "overridden", "by", "targets", "that", "want", "to", "emit", "something", "at", "the", "start", "of", "their", "file", "." ]

[ "AArch64", "AArch64", "0", "\"branch-target-enforcement\"", "\"sign-return-address\"", "0", "AArch64" ]

AArch64AsmPrinter25

emitStartOfAsmFile

AArch64

CPU

LLVM

155

137

1

[]

[ "<s>", "bool", "ARMBaseRegisterInfo", "::", "canRealignStack", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "MachineRegisterInfo", "*", "MRI", "=...

[ "True", "if", "the", "stack", "can", "be", "realigned", "for", "the", "target", "." ]

[ "ARM", "ARM", "ARM", "ARM" ]

ARMBaseRegisterInfo55

canRealignStack

ARM

CPU

LLVM

156

118

1

[]

[ "<s>", "unsigned", "PatmosInstrInfo", "::", "insertBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "TBB", ",", "MachineBasicBlock", "*", "FBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "const", "DebugLoc", "&", "DL"...

[ "Insert", "branch", "code", "into", "the", "end", "of", "the", "specified", "MachineBasicBlock", "." ]

[ "Patmos", "Patmos", "\"InsertBranch must not be told to insert a fallthrough\"", "2", "0", "\"Patmos branch conditions should have two components (reg+imm)!\"", "0", "Patmos::BRu", "Patmos::BR", "0", "1", "1", "Patmos::BR", "0", "1", "Patmos::BRu", "2" ]

PatmosInstrInfo1

insertBranch

Patmos

VLIW

LLVM

157

210

1

[]

[ "<s>", "static", "tree", "xstormy16_handle_interrupt_attribute", "(", "tree", "*", "node", ",", "tree", "name", ",", "tree", "args", "ATTRIBUTE_UNUSED", ",", "int", "flags", "ATTRIBUTE_UNUSED", ",", "bool", "*", "no_add_attrs", ")", "{", "if", "(", "TREE_CODE", ...

[ "Handle", "an", "``", "interrupt", "''", "attribute", ";", "arguments", "as", "in", "struct", "attribute_spec.handler", "." ]

[ "stormy16", "\"%qs attribute only applies to functions\"" ]

stormy163

xstormy16_handle_interrupt_attribute

stormy16

CPU

GCC

158

57

1

[]

[ "<s>", "static", "enum", "tls_model", "tls_symbolic_operand_type", "(", "rtx", "addr", ")", "{", "enum", "tls_model", "tls_kind", "=", "TLS_MODEL_NONE", ";", "poly_int64", "offset", ";", "addr", "=", "strip_offset_and_salt", "(", "addr", ",", "&", "offset", ")",...

[ "Return", "the", "TLS", "model", "to", "use", "for", "SYMBOL", "." ]

[ "aarch64" ]

aarch641

tls_symbolic_operand_type

aarch64

CPU

GCC

159

46

1

[]

[ "<s>", "virtual", "bool", "isProfitableToDupForIfCvt", "(", "MachineBasicBlock", "&", "MBB", ",", "unsigned", "NumCyles", ",", "float", "Probability", ",", "float", "Confidence", ")", "const", "{", "return", "NumCyles", "==", "1", ";", "}", "</s>" ]

[ "Return", "true", "if", "it", "'s", "profitable", "for", "if-converter", "to", "duplicate", "instructions", "of", "specified", "accumulated", "instruction", "latencies", "in", "the", "specified", "MBB", "to", "enable", "if-conversion", "." ]

[ "ARM", "1" ]

ARMBaseInstrInfo33

isProfitableToDupForIfCvt

ARM

CPU

LLVM

160

25

1

[]

[ "<s>", "bool", "FixupLEAPass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "const", "X86Subtarget", "&", "ST", "=", "MF", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "X86", "X86", "X86", "\"Start X86FixupLEAs\\n\"", "\"End X86FixupLEAs\\n\"" ]

X86FixupLEAs28

runOnMachineFunction

X86

CPU

LLVM

161

291

1

[]

[ "<s>", "static", "tree", "v850_handle_interrupt_attribute", "(", "tree", "*", "node", ",", "tree", "name", ",", "tree", "args", "ATTRIBUTE_UNUSED", ",", "int", "flags", "ATTRIBUTE_UNUSED", ",", "bool", "*", "no_add_attrs", ")", "{", "if", "(", "TREE_CODE", "("...

[ "Handle", "an", "``", "interrupt", "''", "attribute", ";", "arguments", "as", "in", "struct", "attribute_spec.handler", "." ]

[ "v850", "\"%qE attribute only applies to functions\"" ]

v850

v850_handle_interrupt_attribute

v850

MPU

GCC

162

54

1

[]

[ "<s>", "int", "AMDGPUInstrInfo", "::", "pseudoToMCOpcode", "(", "int", "Opcode", ")", "const", "{", "SIEncodingFamily", "Gen", "=", "subtargetEncodingFamily", "(", "ST", ")", ";", "if", "(", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "SIInstrFlags", "::...

[ "Return", "a", "target-specific", "opcode", "if", "Opcode", "is", "a", "pseudo", "instruction", "." ]

[ "AMDGPU", "AMDGPU", "SI", "SIInstrFlags::SDWA", "AMDGPU", "SIEncodingFamily::SDWA9", "SIEncodingFamily::SDWA", "AMDGPU::getMCOpcode", "1", "1", "1" ]

AMDGPUInstrInfo13

pseudoToMCOpcode

AMDGPU

GPU

LLVM

163

91

1

[]

[ "<s>", "static", "int", "getMemScale", "(", "MachineInstr", "*", "MI", ")", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Opcode has unknown scale!\"", ")", ";", "case", "AArch64", "::", "LDRBBui...

[ "Scaling", "factor", "for", "(", "scaled", "or", "unscaled", ")", "load", "or", "store", "." ]

[ "AArch64", "\"Opcode has unknown scale!\"", "AArch64::LDRBBui", "AArch64::STRBBui", "1", "AArch64::LDRHHui", "AArch64::LDURHHi", "AArch64::STRHHui", "2", "AArch64::LDRSui", "AArch64::LDURSi", "AArch64::LDRSWui", "AArch64::LDURSWi", "AArch64::LDRWui", "AArch64::LDURWi", "AArch64::STRSui...

AArch64LoadStoreOptimizer35

getMemScale

AArch64

CPU

LLVM

164

232

1

[]

[ "<s>", "static", "unsigned", "HOST_WIDE_INT", "arm_asan_shadow_offset", "(", "void", ")", "{", "return", "HOST_WIDE_INT_1U", "<<", "29", ";", "}", "</s>" ]

[ "Implement", "the", "TARGET_ASAN_SHADOW_OFFSET", "hook", "." ]

[ "arm", "29" ]

arm

arm_asan_shadow_offset

arm

CPU

GCC

165

14

1

[]

[ "<s>", "static", "HOST_WIDE_INT", "get_probe_interval", "(", "void", ")", "{", "if", "(", "flag_stack_clash_protection", ")", "return", "(", "HOST_WIDE_INT_1U", "<<", "param_stack_clash_protection_probe_interval", ")", ";", "else", "return", "(", "HOST_WIDE_INT_1U", "<<...

[ "Return", "the", "probing", "interval", "for", "-fstack-clash-protection", "." ]

[ "i386" ]

i386

get_probe_interval

i386

CPU

GCC

166

27

1

[]

[ "<s>", "void", "output_addr_const_pdp11", "(", "FILE", "*", "file", ",", "rtx", "x", ")", "{", "char", "buf", "[", "256", "]", ";", "int", "i", ";", "restart", ":", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "PC", ":", "gcc_assert"...

[ "A", "copy", "of", "output_addr_const", "modified", "for", "pdp11", "expression", "syntax", ".", "output_addr_const", "also", "gets", "called", "for", "%", "cDIGIT", "and", "%", "nDIGIT", ",", "which", "we", "do", "n't", "use", ",", "and", "for", "debugging"...

[ "pdp11", "256", "0", "\"L\"", "0", "\"L\"", "0", "\"-\"", "\"%#o\"", "0xffff", "0", "\"%#ho\"", "\"floating constant misused\"", "0", "1", "0", "0", "\"+\"", "0", "0", "1", "0", "\"+\"", "1", "0", "1", "1", "0", "\"-\"", "1", "0", "\"invalid expression a...

pdp114

output_addr_const_pdp11

pdp11

MPU

GCC

167

448

1

[]

[ "<s>", "unsigned", "MipsTargetLowering", "::", "getRegisterByName", "(", "const", "char", "*", "RegName", ",", "EVT", "VT", ")", "const", "{", "if", "(", "Subtarget", ".", "isGP64bit", "(", ")", ")", "{", "unsigned", "Reg", "=", "StringSwitch", "<", "unsig...

[ "Return", "the", "register", "ID", "of", "the", "name", "passed", "in", "." ]

[ "Mips", "Mips", "\"$28\"", "Mips::GP_64", "0", "\"$28\"", "Mips::GP", "0", "\"Invalid register name global variable\"" ]

MipsISelLowering108

getRegisterByName

Mips

CPU

LLVM

168

98

1

[]

[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"MIPS DAG->DAG Pattern Instruction Selection\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "Mips", "\"MIPS DAG->DAG Pattern Instruction Selection\"" ]

MipsISelDAGToDAG

getPassName

Mips

CPU

LLVM

169

13

1

[]

[ "<s>", "static", "void", "rs6000_darwin64_record_arg_flush", "(", "CUMULATIVE_ARGS", "*", "cum", ",", "HOST_WIDE_INT", "bitpos", ",", "rtx", "rvec", "[", "]", ",", "int", "*", "k", ")", "{", "machine_mode", "mode", ";", "unsigned", "int", "regno", ";", "unsi...

[ "A", "subroutine", "of", "rs6000_darwin64_record_arg", ".", "Assign", "the", "bits", "of", "the", "structure", "between", "cum-", ">", "intoffset", "and", "bitpos", "to", "integer", "registers", "." ]

[ "rs6000", "1", "1", "0", "0", "1", "0", "1", "0", "1", "1", "1", "1", "0" ]

rs60004

rs6000_darwin64_record_arg_flush

rs6000

CPU

GCC

170

271

1

[]

[ "<s>", "static", "inline", "bool", "save_global_or_fp_reg_p", "(", "unsigned", "int", "regno", ",", "int", "leaf_function", "ATTRIBUTE_UNUSED", ")", "{", "return", "!", "call_used_regs", "[", "regno", "]", "&&", "df_regs_ever_live_p", "(", "regno", ")", ";", "}"...

[ "Return", "whether", "REGNO", ",", "a", "global", "or", "FP", "register", ",", "must", "be", "saved/restored", "." ]

[ "sparc" ]

sparc4

save_global_or_fp_reg_p

sparc

CPU

GCC

171

27

1

[]

[ "<s>", "rtx", "mips_return_addr", "(", "int", "count", ",", "rtx", "frame", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "count", "!=", "0", ")", "return", "const0_rtx", ";", "return", "get_hard_reg_initial_val", "(", "Pmode", ",", "GP_REG_FIRST", "+", "31", ")"...

[ "Implement", "RETURN_ADDR_RTX", ".", "Note", ",", "we", "do", "not", "support", "moving", "back", "to", "a", "previous", "frame", "." ]

[ "mips", "0", "31" ]

mips3

mips_return_addr

mips

CPU

GCC

172

31

1

[]

[ "<s>", "bool", "WebAssemblyFastISel", "::", "fastLowerArguments", "(", ")", "{", "if", "(", "!", "FuncInfo", ".", "CanLowerReturn", ")", "return", "false", ";", "const", "Function", "*", "F", "=", "FuncInfo", ".", "Fn", ";", "if", "(", "F", "->", "isVarA...

[ "This", "method", "is", "called", "by", "target-independent", "code", "to", "do", "target-", "specific", "argument", "lowering", "." ]

[ "WebAssembly", "WebAssembly", "0", "MVT::i1", "MVT::i8", "MVT::i16", "MVT::i32", "WebAssembly::ARGUMENT_I32", "WebAssembly::I32RegClass", "MVT::i64", "WebAssembly::ARGUMENT_I64", "WebAssembly::I64RegClass", "MVT::f32", "WebAssembly::ARGUMENT_F32", "WebAssembly::F32RegClass", "MVT::f64"...

WebAssemblyFastISel10

fastLowerArguments

WebAssembly

Virtual ISA

LLVM

173

503

1

[]

[ "<s>", "static", "MachineInstr", "*", "findLoopInstr", "(", "MachineBasicBlock", "*", "BB", ",", "unsigned", "EndLoopOp", ",", "MachineBasicBlock", "*", "TargetBB", ",", "SmallPtrSet", "<", "MachineBasicBlock", "*", ",", "8", ">", "&", "Visited", ")", "{", "un...

[ "Find", "the", "hardware", "loop", "instruction", "used", "to", "set-up", "the", "specified", "loop", "." ]

[ "Hexagon", "8", "Hexagon::ENDLOOP0", "Hexagon::J2_loop0i", "Hexagon::J2_loop0r", "Hexagon::J2_loop1i", "Hexagon::J2_loop1r", "0" ]

HexagonInstrInfo10

findLoopInstr

Hexagon

DSP

LLVM

174

204

1

[]

[ "<s>", "Optional", "<", "MCFixupKind", ">", "MipsAsmBackend", "::", "getFixupKind", "(", "StringRef", "Name", ")", "const", "{", "return", "StringSwitch", "<", "Optional", "<", "MCFixupKind", ">>", "(", "Name", ")", ".", "Case", "(", "\"R_MIPS_NONE\"", ",", ...

[ "getFixupKind", "-", "Get", "the", "fixup", "kind", "of", "this", "expression", "." ]

[ "Mips", "Mips", "\"R_MIPS_NONE\"", "Mips::fixup_Mips_NONE", "\"R_MIPS_32\"", "\"R_MIPS_GOT_PAGE\"", "Mips::fixup_Mips_GOT_PAGE", "\"R_MIPS_CALL_HI16\"", "Mips::fixup_Mips_CALL_HI16", "\"R_MIPS_CALL_LO16\"", "Mips::fixup_Mips_CALL_LO16", "\"R_MIPS_CALL16\"", "Mips::fixup_Mips_CALL16", "\"R_...

MipsAsmBackend50

getFixupKind

Mips

CPU

LLVM

175

402

1

[]

[ "<s>", "bool", "X86RegisterInfo", "::", "hasReservedSpillSlot", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Reg", ",", "int", "&", "FrameIdx", ")", "const", "{", "if", "(", "Reg", "==", "FramePtr", "&&", "hasFP", "(", "MF", ")", ")", "{...

[ "Return", "true", "if", "target", "has", "reserved", "a", "spill", "slot", "in", "the", "stack", "frame", "of", "the", "given", "function", "for", "the", "specified", "register", "." ]

[ "X86", "X86" ]

X86RegisterInfo31

hasReservedSpillSlot

X86

CPU

LLVM

176

51

1

[]

[ "<s>", "std", "::", "string", "getDataLayout", "(", ")", "const", "{", "return", "\"e-p:32:32-i:32:32-f:32:32\"", ";", "}", "</s>" ]

[ "Return", "the", "DataLayout", "associated", "with", "the", "module", "this", "SCEV", "instance", "is", "operating", "on", "." ]

[ "Mandarin", "\"e-p:32:32-i:32:32-f:32:32\"" ]

MandarinSubtarget

getDataLayout

Mandarin

CPU

LLVM

177

12

1

[]

[ "<s>", "FunctionPass", "*", "NVPTXPassConfig", "::", "createTargetRegisterAllocator", "(", "bool", ")", "{", "return", "0", ";", "}", "</s>" ]

[ "createTargetRegisterAllocator", "-", "Create", "the", "register", "allocator", "pass", "for", "this", "target", "at", "the", "current", "optimization", "level", "." ]

[ "NVPTX", "NVPTX", "0" ]

NVPTXTargetMachine3

createTargetRegisterAllocator

NVPTX

GPU

LLVM

178

13

1

[]

[ "<s>", "static", "bool", "pdp11_legitimate_constant_p", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "rtx", "x", ")", "{", "return", "GET_CODE", "(", "x", ")", "!=", "CONST_DOUBLE", "||", "legitimate_const_double_p", "(", "x", ")", ";", "}", "</s>" ]

[ "Implement", "TARGET_LEGITIMATE_CONSTANT_P", "." ]

[ "pdp11" ]

pdp11

pdp11_legitimate_constant_p

pdp11

MPU

GCC

179

26

1

[]

[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "ARMTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "std", "::", "string", "&", "Constraint", ",", "EVT", "VT", ")", "const", "{", "if", "(", "Co...

[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]

[ "ARM", "ARM", "1", "0", "0U", "ARM::tGPRRegisterClass", "0U", "ARM::GPRRegisterClass", "0U", "ARM::GPRRegisterClass", "MVT::f32", "0U", "ARM::SPRRegisterClass", "64", "0U", "ARM::DPRRegisterClass", "128", "0U", "ARM::QPRRegisterClass", "\"{cc}\"", "0U", "ARM::CCRRegisterCla...

ARMISelLowering17

getRegForInlineAsmConstraint

ARM

CPU

LLVM

180

202

1

[]

[ "<s>", "void", "WebAssemblyFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "auto", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "assert", "(", "MFI", "->", "get...

[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]

[ "WebAssembly", "WebAssembly", "\"WebAssembly should not have callee-saved registers\"", "WebAssembly", "\"__stack_pointer\"", "WebAssembly::CONST_I32", "0", "4", "4", "WebAssembly::LOAD_I32", "WebAssembly::SP32", "2", "WebAssembly::CONST_I32", "WebAssembly::SUB_I32", "WebAssembly::SP32",...

WebAssemblyFrameLowering21

emitPrologue

WebAssembly

Virtual ISA

LLVM

181

403

1

[]

[ "<s>", "void", "TPCHazardRecognizer", "::", "EmitInstruction", "(", "MachineInstr", "*", "MI", ")", "{", "if", "(", "!", "MI", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\" *** Start new cycle\\n\"", ")", ";", "return", ";", "}", "LLVM_DEBUG", ...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "TPC", "TPC", "\" *** Start new cycle\\n\"", "\"TPCHazardRecognizer :: EmitInstruction: \"", "\" *** Added to packet\\n\"", "\" *** Start new cycle\\n\"" ]

TPCHazardRecognizer

EmitInstruction

TPC

Virtual ISA

LLVM

182

94

1

[]

[ "<s>", "unsigned", "X86InstrInfo", "::", "insertBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "TBB", ",", "MachineBasicBlock", "*", "FBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "const", "DebugLoc", "&", "DL", ...

[ "Insert", "branch", "code", "into", "the", "end", "of", "the", "specified", "MachineBasicBlock", "." ]

[ "X86", "X86", "\"insertBranch must not be told to insert a fallthrough\"", "1", "0", "\"X86 branch conditions have one component!\"", "\"code size not handled\"", "\"Unconditional branch with multiple successors!\"", "X86::JMP_1", "1", "0", "X86::CondCode", "X86::CondCode", "0", "X86::CO...

X86InstrInfo

insertBranch

X86

CPU

LLVM

183

349

1

[]

[ "<s>", "bool", "HexagonPassConfig", "::", "addPreEmitPass", "(", ")", "{", "if", "(", "!", "DisableHardwareLoops", ")", "{", "addPass", "(", "createHexagonFixupHwLoops", "(", ")", ")", ";", "}", "addPass", "(", "createHexagonNewValueJump", "(", ")", ")", ";", ...

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]

HexagonTargetMachine22

addPreEmitPass

Hexagon

DSP

LLVM

184

59

1

[]

[ "<s>", "static", "void", "ix86_emit_restore_sse_regs_using_mov", "(", "HOST_WIDE_INT", "cfa_offset", ",", "bool", "maybe_eh_return", ")", "{", "unsigned", "int", "regno", ";", "for", "(", "regno", "=", "0", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ";", "regno",...

[ "Emit", "code", "to", "restore", "saved", "registers", "using", "MOV", "insns", ".", "First", "register", "is", "restored", "from", "CFA", "-", "CFA_OFFSET", "." ]

[ "i386", "0", "128", "16" ]

i3864

ix86_emit_restore_sse_regs_using_mov

i386

CPU

GCC

185

101

1

[]

[ "<s>", "static", "tree", "alpha_fold_builtin_zapnot", "(", "tree", "*", "op", ",", "unsigned", "HOST_WIDE_INT", "opint", "[", "]", ",", "long", "op_const", ")", "{", "if", "(", "op_const", "&", "2", ")", "{", "unsigned", "HOST_WIDE_INT", "mask", "=", "0", ...

[ "Fold", "the", "builtin", "for", "the", "ZAPNOT", "instruction", ".", "This", "is", "essentially", "a", "specialized", "form", "of", "an", "AND", "operation", ".", "Other", "byte", "manipulation", "instructions", "are", "defined", "in", "terms", "of", "this", ...

[ "alpha", "2", "0", "0", "8", "1", "1", "0xff", "8", "1", "0", "0", "1", "0", "0", "0" ]

alpha3

alpha_fold_builtin_zapnot

alpha

MPU

GCC

186

149

1

[]

[ "<s>", "bool", "TGSICFGStructurizer", "::", "isReturnBlock", "(", "MachineBasicBlock", "*", "MBB", ")", "{", "MachineInstr", "*", "MI", "=", "getReturnInstr", "(", "MBB", ")", ";", "bool", "IsReturn", "=", "(", "MBB", "->", "succ_size", "(", ")", "==", "0"...

[ "Convenience", "function", "that", "returns", "true", "if", "the", "block", "ends", "in", "a", "return", "instruction", "." ]

[ "TGSI", "TGSI", "0", "\"BB\"", "\" is return block without RET instr\\n\"" ]

TGSICFGStructurizer

isReturnBlock

TGSI

Virtual ISA

LLVM

187

68

1

[]

[ "<s>", "const", "BitTracker", "::", "RegisterCell", "&", "lookup", "(", "unsigned", "VR", ")", "{", "unsigned", "RInd", "=", "Register", "::", "virtReg2Index", "(", "VR", ")", ";", "if", "(", "RInd", ">=", "CVect", ".", "size", "(", ")", ")", "CVect", ...

[ "This", "method", "finds", "the", "value", "with", "the", "given", "Name", "in", "the", "the", "symbol", "table", "." ]

[ "Hexagon", "16", "32U" ]

HexagonGenInsert10

lookup

Hexagon

DSP

LLVM

188

87

1

[]

[ "<s>", "XCoreTargetMachine", "::", "XCoreTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "FS", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ")", ",", "Su...

[ "Create", "an", "ILP32", "architecture", "model", "." ]

[ "XCore", "XCore", "XCore", "\"e-p:32:32:32-a0:0:32-f32:32:32-f64:32:32-i1:8:32-i8:8:32-\"", "\"i16:16:32-i32:32:32-i64:32:32-n32\"" ]

XCoreTargetMachine4

XCoreTargetMachine

XCore

MPU

LLVM

189

61

1

[]

[ "<s>", "const", "MCPhysReg", "*", "X86RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "const", "X86Subtarget", "&", "Subtarget", "=", "MF", "->", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ";",...

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "X86", "X86", "X86", "X86", "\"MachineFunction required\"", "X86", "X86", "X86", "X86" ]

X86RegisterInfo5

getCalleeSavedRegs

X86

CPU

LLVM

190

397

1

[]

[ "<s>", "static", "bool", "mips_vector_mode_supported_p", "(", "machine_mode", "mode", ")", "{", "switch", "(", "mode", ")", "{", "case", "V2SFmode", ":", "return", "TARGET_PAIRED_SINGLE_FLOAT", ";", "case", "V2HImode", ":", "case", "V4QImode", ":", "case", "V2HQ...

[ "Target", "hook", "for", "vector_mode_supported_p", "." ]

[ "mips" ]

mips6

mips_vector_mode_supported_p

mips

CPU

GCC

191

68

1

[]

[ "<s>", "static", "void", "alpha_atomic_assign_expand_fenv", "(", "tree", "*", "hold", ",", "tree", "*", "clear", ",", "tree", "*", "update", ")", "{", "const", "unsigned", "HOST_WIDE_INT", "SWCR_STATUS_MASK", "=", "(", "0x3fUL", "<<", "17", ")", ";", "tree",...

[ "Implement", "TARGET_ATOMIC_ASSIGN_EXPAND_FENV", "." ]

[ "alpha", "0x3fUL", "17", "\"__ieee_get_fp_control\"", "\"__ieee_set_fp_control\"", "0", "1", "1", "0", "1", "1" ]

alpha4

alpha_atomic_assign_expand_fenv

alpha

MPU

GCC

192

267

1

[]

[ "<s>", "static", "bool", "arm_slowmul_rtx_costs", "(", "rtx", "x", ",", "enum", "rtx_code", "code", ",", "enum", "rtx_code", "outer_code", ",", "int", "*", "total", ",", "bool", "speed", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "x", ")", "...

[ "RTX", "costs", "for", "cores", "with", "a", "slow", "MUL", "implementation", ".", "Thumb-2", "is", "not", "supported", "on", "any", "``", "slowmul", "''", "cores", ",", "so", "it", "can", "be", "ignored", "." ]

[ "arm", "20", "1", "1", "0xffffffff", "4", "8", "2", "0", "32", "0", "0", "20" ]

arm5

arm_slowmul_rtx_costs

arm

CPU

GCC

193

234

1

[]

[ "<s>", "static", "machine_mode", "select_block_compare_mode", "(", "unsigned", "HOST_WIDE_INT", "offset", ",", "unsigned", "HOST_WIDE_INT", "bytes", ",", "unsigned", "HOST_WIDE_INT", "align", ",", "bool", "word_mode_ok", ")", "{", "unsigned", "HOST_WIDE_INT", "maxread",...

[ "Select", "the", "mode", "to", "be", "used", "for", "reading", "the", "next", "chunk", "of", "bytes", "in", "the", "compare", ".", "OFFSET", "is", "the", "current", "read", "offset", "from", "the", "beginning", "of", "the", "block", ".", "BYTES", "is", ...

[ "rs6000" ]

rs6000-string2

select_block_compare_mode

rs6000

CPU

GCC

194

176

1

[]

[ "<s>", "virtual", "const", "IA64Subtarget", "*", "getSubtargetImpl", "(", ")", "const", "{", "return", "&", "Subtarget", ";", "}", "</s>" ]

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "IA64", "IA64" ]

IA64TargetMachine

getSubtargetImpl

IA64

CPU

LLVM

195

14

1

[]

[ "<s>", "unsigned", "MCS51MCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", ...

[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]

[ "MCS51", "MCS51" ]

MCS51MCCodeEmitter

getMachineOpValue

MCS51

MPU

LLVM

196

125

1

[]

[ "<s>", "static", "unsigned", "int", "xtensa_hard_regno_nregs", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "if", "(", "FP_REG_P", "(", "regno", ")", ")", "return", "CEIL", "(", "GET_MODE_SIZE", "(", "mode", ")", ",", "UNITS_PER_FP...

[ "Implement", "TARGET_HARD_REGNO_NREGS", "." ]

[ "xtensa" ]

xtensa

xtensa_hard_regno_nregs

xtensa

MPU

GCC

197

43

1

[]

[ "<s>", "unsigned", "HSAILRegisterInfo", "::", "getRegPressureLimit", "(", "const", "TargetRegisterClass", "*", "RC", ",", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "RC", "==", "&", "HSAIL", "::", "GPR32RegClass", ")", "{", "return", "HSAILReg...

[ "Return", "the", "register", "pressure", "``", "high", "water", "mark", "''", "for", "the", "specific", "register", "class", "." ]

[ "HSAIL", "HSAIL", "HSAIL::GPR32RegClass", "HSAIL", "HSAIL::GPR64RegClass", "HSAIL", "0" ]

HSAILRegisterInfo

getRegPressureLimit

HSAIL

Virtual ISA

LLVM

198

48

1

[]

[ "<s>", "DecodeStatus", "RISCVDisassembler", "::", "getInstruction", "(", "MCInst", "&", "MI", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "OS", ",", "raw_ostream", "&", "CS...

[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]

[ "RISCV", "RISCV", "0", "0x3", "0x3", "support::endian", "\"Trying RISCV32 table :\\n\"", "4", "support::endian", "RISCV::Feature64Bit", "\"Trying RISCV32Only_16 table (16-bit Instruction):\\n\"", "RISCV", "2", "\"Trying RISCV_C table (16-bit Instruction):\\n\"", "2" ]

RISCVDisassembler33

getInstruction

RISCV

CPU

LLVM

199

209

1

[]