docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "machine_mode", "arm_select_dominance_cc_mode", "(", "rtx", "x", ",", "rtx", "y", ",", "HOST_WIDE_INT", "cond_or", ")", "{", "enum", "rtx_code", "cond1", ",", "cond2", ";", "int", "swapped", "=", "0", ";", "if", "(", "(", "arm_select_cc_mode", "(", ...	[ "Select", "a", "dominance", "comparison", "mode", "if", "possible", "for", "a", "test", "of", "the", "general", "form", "(", "OP", "(", "COND_OR", "(", "X", ")", "(", "Y", ")", ")", "(", "const_int", "0", ")", ")", ".", "We", "support", "three", "f...	[ "arm", "0", "0", "1", "0", "1", "1" ]	arm	arm_select_dominance_cc_mode	arm	CPU	GCC	200	442	1	[]
[ "<s>", "static", "unsigned", "HOST_WIDE_INT", "riscv_asan_shadow_offset", "(", "void", ")", "{", "return", "TARGET_64BIT", "?", "(", "HOST_WIDE_INT_1", "<<", "29", ")", ":", "0", ";", "}", "</s>" ]	[ "Implement", "TARGET_ASAN_SHADOW_OFFSET", "." ]	[ "riscv", "29", "0" ]	riscv	riscv_asan_shadow_offset	riscv	CPU	GCC	201	20	1	[]
[ "<s>", "const", "char", "*", "PPCTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "0", ";", "case", "PPCISD", "::", "FSEL", ":", "return", "\"PPCISD::FSEL\"...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "PowerPC", "PPC", "0", "PPCISD::FSEL", "\"PPCISD::FSEL\"", "PPCISD::FCFID", "\"PPCISD::FCFID\"", "PPCISD::FCTIDZ", "\"PPCISD::FCTIDZ\"", "PPCISD::FCTIWZ", "\"PPCISD::FCTIWZ\"", "PPCISD::STFIWX", "\"PPCISD::STFIWX\"", "PPCISD::VMADDFP", "\"PPCISD::VMADDFP\"", "PPCISD::VNMSUBFP", "\"PP...	PPCISelLowering70	getTargetNodeName	PowerPC	CPU	LLVM	202	336	1	[]
[ "<s>", "SDValue", "MSP430TargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "DebugLoc",...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "MSP430", "MSP430", "ISD::InputArg", "\"Unsupported calling convention\"", "MSP430", "\"ISRs cannot have arguments\"" ]	MSP430ISelLowering14	LowerFormalArguments	MSP430	MPU	LLVM	203	105	1	[]
[ "<s>", "MachineBasicBlock", "::", "iterator", "AVRFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "const", "AVRSubtarge...	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "AVR", "AVR", "AVR", "AVR", "AVR", "0", "1", "\"Unsupported stack alignment\"", "6", "AVR::ADIWRdK", "AVR::SUBIWRdK", "AVR::SPREAD", "AVR::R31R30", "AVR::SP", "AVR::R31R30", "AVR::R31R30", "3", "AVR::SPWRITE", "AVR::SP", "AVR::R31R30" ]	AVRFrameLowering11	eliminateCallFramePseudoInstr	AVR	MPU	LLVM	204	319	1	[]
[ "<s>", "bool", "MLxExpansion", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "TII", "=", "static_cast", "<", "const", "ARMBaseInstrInfo", "*", ">", "(", "Fn", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";",...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "ARM", "ARM", "ARM", "ARM" ]	MLxExpansionPass (2)	runOnMachineFunction	ARM	CPU	LLVM	205	116	1	[]
[ "<s>", "void", "AlphaRegisterInfo", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", "front", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begin", ...	[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]	[ "Alpha", "Alpha", "0", "Alpha::LDAHg", "Alpha::R29", "Alpha::R27", "Alpha::LDAg", "Alpha::R29", "Alpha::R29", "Alpha::ALTENT", "8", "0", "1", "Alpha::LDA", "Alpha::R30", "Alpha::R30", "Alpha::LDAH", "Alpha::R30", "Alpha::R30", "Alpha::LDA", "Alpha::R30", "Alpha::R30", "\"...	AlphaRegisterInfo2	emitPrologue	Alpha	MPU	LLVM	206	507	1	[]
[ "<s>", "void", "PTXRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", ",", "int", ",", "RegScavenger", "*", ")", "const", "{", "llvm_unreachable", "(", "\"FrameIndex should have been previously eliminated!\"", ")", ";", "}", "</s>" ]	[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]	[ "PTX", "PTX", "\"FrameIndex should have been previously eliminated!\"" ]	PTXRegisterInfo1	eliminateFrameIndex	PTX	GPU	LLVM	207	22	1	[]
[ "<s>", "static", "void", "cygwin_d_os_builtins", "(", "void", ")", "{", "d_add_builtin_version", "(", "\"Windows\"", ")", ";", "d_add_builtin_version", "(", "\"Cygwin\"", ")", ";", "d_add_builtin_version", "(", "\"Posix\"", ")", ";", "d_add_builtin_version", "(", "\...	[ "Implement", "TARGET_D_OS_VERSIONS", "for", "Cygwin", "targets", "." ]	[ "i386", "\"Windows\"", "\"Cygwin\"", "\"Posix\"", "\"CRuntime_Newlib\"" ]	cygwin-d	cygwin_d_os_builtins	i386	CPU	GCC	208	28	1	[]
[ "<s>", "bool", "Error", "(", "SMLoc", "L", ",", "const", "Twine", "&", "Msg", ")", "{", "return", "getParser", "(", ")", ".", "Error", "(", "L", ",", "Msg", ")", ";", "}", "</s>" ]	[ "Return", "an", "error", "at", "the", "location", "L", ",", "with", "the", "message", "Msg", "." ]	[ "PowerPC" ]	PPCAsmParser (2)1	Error	PowerPC	CPU	LLVM	209	25	1	[]
[ "<s>", "void", "HexagonFrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ",", "Sav...	[ "This", "method", "determines", "which", "of", "the", "registers", "reported", "by", "TargetRegisterInfo", ":", ":getCalleeSavedRegs", "(", ")", "should", "actually", "get", "saved", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon::IntRegsRegClass", "0" ]	HexagonFrameLowering46	determineCalleeSaves	Hexagon	DSP	LLVM	210	187	1	[]
[ "<s>", "static", "unsigned", "rs6000_hash_constant", "(", "rtx", "k", ")", "{", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "k", ")", ";", "enum", "machine_mode", "mode", "=", "GET_MODE", "(", "k", ")", ";", "unsigned", "result", "=", "(", "code", ...	[ "Hash", "functions", "for", "the", "hash", "table", "." ]	[ "rs6000", "3", "0", "1231", "0", "2", "3", "613", "0", "613", "1231", "613", "613", "0", "613" ]	rs60003	rs6000_hash_constant	rs6000	CPU	GCC	211	361	1	[]
[ "<s>", "static", "void", "free_bundle_state", "(", "struct", "bundle_state", "*", "state", ")", "{", "state", "->", "next", "=", "free_bundle_state_chain", ";", "free_bundle_state_chain", "=", "state", ";", "}", "</s>" ]	[ "The", "following", "function", "frees", "given", "bundle", "state", "." ]	[ "ia64" ]	ia64	free_bundle_state	ia64	CPU	GCC	212	21	1	[]
[ "<s>", "void", "NVPTXInstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "OS", ",", "unsigned", "RegNo", ")", "const", "{", "unsigned", "RCId", "=", "(", "RegNo", ">>", "28", ")", ";", "switch", "(", "RCId", ")", "{", "default", ":", "report_fat...	[ "Print", "the", "assembler", "register", "name", "." ]	[ "NVPTX", "NVPTX", "28", "\"Bad virtual register encoding\"", "0", "1", "\"%p\"", "2", "\"%rs\"", "3", "\"%r\"", "4", "\"%rd\"", "5", "\"%f\"", "6", "\"%fd\"", "0x0FFFFFFF" ]	NVPTXInstPrinter1	printRegName	NVPTX	GPU	LLVM	213	114	1	[]
[ "<s>", "void", "UnwindOpcodeAssembler", "::", "EmitRegSave", "(", "uint32_t", "RegSave", ")", "{", "if", "(", "RegSave", "==", "0u", ")", "return", ";", "if", "(", "RegSave", "&", "(", "1u", "<<", "4", ")", ")", "{", "uint32_t", "Mask", "=", "RegSave",...	[ "Emit", "unwind", "opcodes", "for", ".save", "directives", "." ]	[ "ARM", "0u", "1u", "4", "0xff0u", "5", "0xffffffe0u", "0xfff0u", "0u", "ARM::EHABI", "0x000fu", "1u", "14", "ARM::EHABI", "0x000fu", "0xfff0u", "0", "ARM::EHABI", "4", "0x000fu", "0", "ARM::EHABI", "0x000fu" ]	ARMUnwindOpAsm (2)	EmitRegSave	ARM	CPU	LLVM	214	169	1	[]
[ "<s>", "bool", "PPCDarwinAsmPrinter", "::", "doFinalization", "(", "Module", "&", "M", ")", "{", "bool", "isPPC64", "=", "TM", ".", "getTargetData", "(", ")", "->", "getPointerSizeInBits", "(", ")", "==", "64", ";", "TargetLoweringObjectFileMachO", "&", "TLOFM...	[ "doFinalization", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "any", "necessary", "clean", "up", "after", "all", "passes", "have", "run", "." ]	[ "PowerPC", "PPC", "PPC", "64", "\"$non_lazy_ptr\"", "PPC", "3", "2", "0", "0", "PPC", "8", "4", "0", "PPC", "8", "4", "0", "PPC", "3", "2", "0", "PPC", "8", "4", "0" ]	PPCAsmPrinter11	doFinalization	PowerPC	CPU	LLVM	215	493	1	[]
[ "<s>", "const", "SISubtarget", "*", "GCNTargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "StringRef", "GPU", "=", "getGPUName", "(", "F", ")", ";", "StringRef", "FS", "=", "getFeatureString", "(", "F", ")", "...	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "AMDGPU", "SI", "128", "SI", "SI", "SI", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU" ]	AMDGPUTargetMachine113	getSubtargetImpl	AMDGPU	GPU	LLVM	216	205	1	[]
[ "<s>", "void", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "cons...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "Mips", "0" ]	MipsInstrInfo (2)	storeRegToStackSlot	Mips	CPU	LLVM	217	54	1	[]
[ "<s>", "Register", "PPCTargetLowering", "::", "getExceptionPointerRegister", "(", "const", "Constant", "*", "PersonalityFn", ")", "const", "{", "return", "Subtarget", ".", "isPPC64", "(", ")", "?", "PPC", "::", "X3", ":", "PPC", "::", "R3", ";", "}", "</s>" ...	[ "If", "a", "physical", "register", ",", "this", "returns", "the", "register", "that", "receives", "the", "exception", "address", "on", "entry", "to", "an", "EH", "pad", "." ]	[ "PowerPC", "PPC", "PPC", "PPC::X3", "PPC::R3" ]	PPCISelLowering100	getExceptionPointerRegister	PowerPC	CPU	LLVM	218	28	1	[]
[ "<s>", "void", "Cpu0SEFrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ",", "Save...	[ "This", "method", "determines", "which", "of", "the", "registers", "reported", "by", "TargetRegisterInfo", ":", ":getCalleeSavedRegs", "(", ")", "should", "actually", "get", "saved", "." ]	[ "Cpu0", "Cpu0", "Cpu0::LR" ]	Cpu0SEFrameLowering1	determineCalleeSaves	Cpu0	CPU	LLVM	219	56	1	[]
[ "<s>", "int", "arc_output_addsi", "(", "rtx", "*", "operands", ",", "bool", "cond_p", ",", "bool", "output_p", ")", "{", "char", "format", "[", "35", "]", ";", "int", "match", "=", "operands_match_p", "(", "operands", "[", "0", "]", ",", "operands", "[...	[ "Emit", "code", "for", "an", "addsi3", "instruction", "with", "OPERANDS", ".", "COND_P", "indicates", "if", "this", "will", "use", "conditional", "execution", ".", "Return", "the", "length", "of", "the", "instruction", ".", "If", "OUTPUT_P", "is", "false", "...	[ "arc", "35", "0", "1", "0", "2", "2", "1", "2", "2", "0xbadc057", "0", "1", "0", "30" ]	arc	arc_output_addsi	arc	MPU	GCC	220	157	1	[]
[ "<s>", "void", "Thumb1InstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "DebugLoc", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{...	[ "}", "Branch", "Analysis", "&", "Modification" ]	[ "ARM", "ARM::tGPRRegClass", "ARM::tGPRRegClass", "ARM::tMOVgpr2gpr", "ARM::tMOVr", "ARM::tMOVtgpr2gpr", "ARM::tMOVgpr2tgpr", "ARM::GPRRegClass", "\"Thumb1 can only copy GPR registers\"" ]	Thumb1InstrInfo11	copyPhysReg	ARM	CPU	LLVM	221	136	1	[]
[ "<s>", "static", "void", "print_slot", "(", "rtx_sequence", "*", "seq", ")", "{", "final_scan_insn", "(", "seq", "->", "insn", "(", "1", ")", ",", "asm_out_file", ",", "optimize", ",", "1", ",", "NULL", ")", ";", "seq", "->", "insn", "(", "1", ")", ...	[ "Print", "an", "instruction", "which", "would", "have", "gone", "into", "a", "delay", "slot", "after", "another", "instruction", ",", "but", "could", "n't", "because", "the", "other", "instruction", "expanded", "into", "a", "sequence", "where", "putting", "the...	[ "sh", "1", "1", "1" ]	sh	print_slot	sh	CPU	GCC	222	39	1	[]
[ "<s>", "static", "void", "nvptx_skip_par", "(", "unsigned", "mask", ",", "parallel", "*", "par", ")", "{", "basic_block", "tail", "=", "par", "->", "join_block", ";", "gcc_assert", "(", "tail", "->", "preds", "->", "length", "(", ")", "==", "1", ")", "...	[ "PAR", "is", "a", "parallel", "that", "is", "being", "skipped", "in", "its", "entirety", "according", "to", "MASK", ".", "Treat", "this", "as", "skipping", "a", "superblock", "starting", "at", "forked", "and", "ending", "at", "joining", "." ]	[ "nvptx", "1", "0", "1" ]	nvptx	nvptx_skip_par	nvptx	GPU	GCC	223	72	1	[]
[ "<s>", "Register", "LanaiRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", ")", "const", "{", "return", "Lanai", "::", "FP", ";", "}", "</s>" ]	[ "Debug", "information", "queries", "." ]	[ "Lanai", "Lanai", "Lanai::FP" ]	LanaiRegisterInfo10	getFrameRegister	Lanai	CPU	LLVM	224	17	1	[]
[ "<s>", "Instruction", "*", "back", "(", ")", "const", "{", "return", "Chain", ".", "back", "(", ")", ";", "}", "</s>" ]	[ "back", "-", "Get", "the", "last", "character", "in", "the", "string", "." ]	[ "Hexagon" ]	HexagonVectorLoopCarriedReuse	back	Hexagon	DSP	LLVM	225	15	1	[]
[ "<s>", "PreservedAnalyses", "run", "(", "Module", "&", "M", ",", "ModuleAnalysisManager", "&", ")", "{", "if", "(", "lowerIntrinsics", "(", "M", ")", ")", "return", "PreservedAnalyses", "::", "none", "(", ")", ";", "return", "PreservedAnalyses", "::", "all",...	[ "Run", "the", "analysis", "pass", "over", "a", "function", "and", "produce", "a", "dominator", "tree", "." ]	[ "DirectX" ]	DXILOpLowering	run	DirectX	Virtual ISA	LLVM	226	33	1	[]
[ "<s>", "bool", "doInitialization", "(", "Module", "&", "M", ")", "override", "{", "Result", ".", "reset", "(", "new", "TPCAAResult", "(", ")", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]	[ "TPC", "TPC" ]	TPCAliasAnalysis	doInitialization	TPC	Virtual ISA	LLVM	227	23	1	[]
[ "<s>", "bool", "PPCInstrInfo", "::", "canInsertSelect", "(", "const", "MachineBasicBlock", "&", "MBB", ",", "const", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "unsigned", "TrueReg", ",", "unsigned", "FalseReg", ",", "int", "&", "CondCycles...	[ "Return", "true", "if", "it", "is", "possible", "to", "insert", "a", "select", "instruction", "that", "chooses", "between", "TrueReg", "and", "FalseReg", "based", "on", "the", "condition", "code", "in", "Cond", "." ]	[ "PowerPC", "PPC", "2", "1", "PPC::CTR", "1", "PPC::CTR8", "PPC::GPRCRegClass", "PPC::GPRC_NOR0RegClass", "PPC::G8RCRegClass", "PPC::G8RC_NOX0RegClass", "1", "1", "1" ]	PPCInstrInfo1	canInsertSelect	PowerPC	CPU	LLVM	228	202	1	[]
[ "<s>", "static", "void", "microblaze_function_arg_advance", "(", "cumulative_args_t", "cum_v", ",", "const", "function_arg_info", "&", "arg", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "cum", "->", "arg_number", "+...	[ "Advance", "the", "argument", "to", "the", "next", "argument", "position", "." ]	[ "microblaze", "1", "1", "1", "1", "2", "1", "1", "2", "2", "2", "2", "1", "2", "1", "2", "1" ]	microblaze	microblaze_function_arg_advance	microblaze	MPU	GCC	229	250	1	[]
[ "<s>", "void", "SNESAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "", "MI", ")", "{", "SNESMCInstLower", "MCInstLowering", "(", "OutContext", ",", "", "this", ")", ";", "MCInst", "I", ";", "MCInstLowering", ".", "lowerInstruction", "(", ...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "SNES", "SNES", "SNES" ]	SNESAsmPrinter	EmitInstruction	SNES	DSP	LLVM	230	42	1	[]
[ "<s>", "bool", "ARMBaseInstrInfo", "::", "expandPostRAPseudo", "(", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "LOAD_STACK_GUARD", ")", "{", "assert", "(", "getSubtarget", "(", ")", ...	[ "This", "function", "is", "called", "for", "all", "pseudo", "instructions", "that", "remain", "after", "register", "allocation", "." ]	[ "ARM", "ARM", "\"LOAD_STACK_GUARD currently supported only for MachO.\"", "ARM::MEMCPY", "0", "1", "ARM::SPRRegClass", "ARM::ssub_0", "ARM::DPRRegClass", "ARM::ssub_0", "ARM::DPRRegClass", "0", "\"widening: \"", "1", "ARM::VMOVD", "0", "1", "ARMCC::AL", "1", "1", "1", "\...	ARMBaseInstrInfo110	expandPostRAPseudo	ARM	CPU	LLVM	231	427	1	[]
[ "<s>", "Z80Subtarget", "&", "Z80Subtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "ParseSubtargetFeatures", "(", "CPU", ",", "FS", ")", ";", "HasIdxHalfRegs", "=", "HasUndocOps", "\|\|", "HasEZ80Ops", ";"...	[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]	[ "Z80", "Z80", "Z80", "Z80" ]	Z80Subtarget2	initializeSubtargetDependencies	Z80	MPU	LLVM	232	31	1	[]
[ "<s>", "static", "void", "rs6000_init_dwarf_reg_sizes_extra", "(", "tree", "address", ")", "{", "if", "(", "TARGET_MACHO", "&&", "!", "TARGET_ALTIVEC", ")", "{", "int", "i", ";", "machine_mode", "mode", "=", "TYPE_MODE", "(", "char_type_node", ")", ";", "rtx",...	[ "Fill", "in", "sizes", "of", "registers", "used", "by", "unwinder", "." ]	[ "rs6000", "16", "1" ]	rs6000	rs6000_init_dwarf_reg_sizes_extra	rs6000	CPU	GCC	233	120	1	[]
[ "<s>", "void", "", "getAdjustedAnalysisPointer", "(", "const", "void", "", "ID", ")", "override", "{", "if", "(", "ID", "==", "&", "TargetTransformInfo", "::", "ID", ")", "return", "(", "TargetTransformInfo", "*", ")", "this", ";", "return", "this", ";",...	[ "getAdjustedAnalysisPointer", "-", "This", "method", "is", "used", "when", "a", "pass", "implements", "an", "analysis", "interface", "through", "multiple", "inheritance", "." ]	[ "XCore" ]	XCoreTargetTransformInfo4	getAdjustedAnalysisPointer	XCore	MPU	LLVM	234	31	1	[]
[ "<s>", "void", "sparc_expand_vcond", "(", "machine_mode", "mode", ",", "rtx", "*", "operands", ",", "int", "ccode", ",", "int", "fcode", ")", "{", "rtx", "mask", ",", "cop0", ",", "cop1", ",", "fcmp", ",", "cmask", ",", "bshuf", ",", "gsr", ";", "enu...	[ "Emit", "code", "to", "conditionally", "move", "a", "combination", "of", "OPERANDS", "[", "1", "]", "and", "OPERANDS", "[", "2", "]", "into", "OPERANDS", "[", "0", "]", "in", "MODE", ",", "depending", "on", "the", "outcome", "of", "the", "comparison", ...	[ "sparc", "3", "4", "5", "1", "2", "3", "1", "2", "0" ]	sparc4	sparc_expand_vcond	sparc	CPU	GCC	235	217	1	[]
[ "<s>", "MachineBasicBlock", "::", "iterator", "X86FrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "bool", "reserveCallFr...	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "X86", "X86", "0", "0", "1", "0", "X86", "0" ]	X86FrameLowering111	eliminateCallFramePseudoInstr	X86	CPU	LLVM	236	494	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "AU", ".", "addPreservedID", "(", "MachineLoopInfoID", ")", ";", "AU", ".", "addPreservedID", "(", "MachineDominator...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "M680x0" ]	M680x0ExpandPseudo	getAnalysisUsage	M680x0	MPU	LLVM	237	38	1	[]
[ "<s>", "static", "bool", "nios2_tls_symbol_p", "(", "rtx", "x", ")", "{", "return", "(", "targetm", ".", "have_tls", "&&", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", "&&", "SYMBOL_REF_TLS_MODEL", "(", "x", ")", "!=", "0", ")", ";", "}", "</s>" ]	[ "Return", "TRUE", "if", "X", "is", "a", "thread-local", "symbol", "." ]	[ "nios2", "0" ]	nios2	nios2_tls_symbol_p	nios2	MPU	GCC	238	30	1	[]
[ "<s>", "unsigned", "PPCInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "P...	[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...	[ "PowerPC", "PPC", "PPC::LD", "PPC::LWZ", "PPC::LFS", "PPC::LFD", "PPC::RESTORE_CR", "PPC::RESTORE_CRBIT", "PPC::LVX", "PPC::LXVD2X", "PPC::LXVX", "PPC::QVLFDX", "PPC::QVLFSXs", "PPC::QVLFDXb", "PPC::RESTORE_VRSAVE", "1", "1", "2", "2", "0", "0" ]	PPCInstrInfo101	isLoadFromStackSlot	PowerPC	CPU	LLVM	239	164	1	[]
[ "<s>", "bool", "ARMAsmParser", "::", "ParseInstruction", "(", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "size_t", "Start", "=", "0", ",", "Next", "=", "Name", ".", ...	[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]	[ "ARM", "ARM", "0", "2", "\"eq\"", "ARMCC::EQ", "\"ne\"", "ARMCC::NE", "\"hs\"", "ARMCC::HS", "\"lo\"", "ARMCC::LO", "\"mi\"", "ARMCC::MI", "\"pl\"", "ARMCC::PL", "\"vs\"", "ARMCC::VS", "\"vc\"", "ARMCC::VC", "\"hi\"", "ARMCC::HI", "\"ls\"", "ARMCC::LS", "\"ge\"", "A...	ARMAsmParser46	ParseInstruction	ARM	CPU	LLVM	240	462	1	[]
[ "<s>", "static", "void", "ix86_output_indirect_branch", "(", "rtx", "call_op", ",", "const", "char", "*", "xasm", ",", "bool", "sibcall_p", ")", "{", "if", "(", "REG_P", "(", "call_op", ")", ")", "ix86_output_indirect_branch_via_reg", "(", "call_op", ",", "sib...	[ "Output", "indirect", "branch", "via", "a", "call", "and", "return", "thunk", ".", "CALL_OP", "is", "the", "branch", "target", ".", "XASM", "is", "the", "assembly", "template", "for", "CALL_OP", ".", "Branch", "is", "a", "tail", "call", "if", "SIBCALL_P", ...	[ "i386" ]	i386	ix86_output_indirect_branch	i386	CPU	GCC	241	41	1	[]
[ "<s>", "void", "X86IntelInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "uint64_t", "Address", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "OS", ")", "{", "printInstFlags", "(", "M...	[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]	[ "X86", "X86", "X86::DATA16_PREFIX", "X86::Mode16Bit", "\"\\tdata32\"", "X86" ]	X86IntelInstPrinter30	printInst	X86	CPU	LLVM	242	112	1	[]
[ "<s>", "void", "MipsInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ")", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "}", ...	[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]	[ "Mips", "Mips" ]	MipsInstPrinter18	printInst	Mips	CPU	LLVM	243	80	1	[]
[ "<s>", "static", "rtx", "loongarch_legitimize_tls_address", "(", "rtx", "loc", ")", "{", "rtx", "dest", ",", "tp", ",", "tmp", ";", "enum", "tls_model", "model", "=", "SYMBOL_REF_TLS_MODEL", "(", "loc", ")", ";", "rtx_insn", "*", "insn", ";", "switch", "("...	[ "Generate", "the", "code", "to", "access", "LOC", ",", "a", "thread-local", "SYMBOL_REF", ",", "and", "return", "its", "address", ".", "The", "return", "value", "will", "be", "both", "a", "valid", "address", "and", "a", "valid", "SET_SRC", "(", "either", ...	[ "loongarch" ]	loongarch	loongarch_legitimize_tls_address	loongarch	CPU	GCC	244	230	1	[]
[ "<s>", "int", "fp_sethi_p", "(", "rtx", "op", ")", "{", "if", "(", "GET_CODE", "(", "op", ")", "==", "CONST_DOUBLE", ")", "{", "long", "i", ";", "REAL_VALUE_TO_TARGET_SINGLE", "(", "*", "CONST_DOUBLE_REAL_VALUE", "(", "op", ")", ",", "i", ")", ";", "re...	[ "Nonzero", "if", "OP", "is", "a", "floating", "point", "constant", "which", "can", "be", "loaded", "into", "an", "integer", "register", "using", "a", "single", "sethi", "instruction", "." ]	[ "sparc", "0" ]	sparc	fp_sethi_p	sparc	CPU	GCC	245	48	1	[]
[ "<s>", "static", "opt_machine_mode", "ix86_get_mask_mode", "(", "machine_mode", "data_mode", ")", "{", "unsigned", "vector_size", "=", "GET_MODE_SIZE", "(", "data_mode", ")", ";", "unsigned", "nunits", "=", "GET_MODE_NUNITS", "(", "data_mode", ")", ";", "unsigned", ...	[ "Implemenation", "of", "targetm.vectorize.get_mask_mode", "." ]	[ "i386", "64", "32", "16", "4", "8", "1", "2" ]	i386	ix86_get_mask_mode	i386	CPU	GCC	246	115	1	[]
[ "<s>", "bool", "writeNopData", "(", "uint64_t", "Count", ",", "MCObjectWriter", "*", "OW", ")", "const", "override", "{", "if", "(", "Count", "%", "4", "!=", "0", ")", "return", "false", ";", "uint64_t", "NumNops", "=", "Count", "/", "4", ";", "for", ...	[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]	[ "Sparc", "4", "0", "4", "0", "0x01000000" ]	SparcAsmBackend1	writeNopData	Sparc	CPU	LLVM	247	56	1	[]
[ "<s>", "unsigned", "AArch64FastISel", "::", "fastMaterializeConstant", "(", "const", "Constant", "*", "C", ")", "{", "EVT", "CEVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "C", "->", "getType", "(", ")", ",", "true", ")", ";", "if", "(", "!", ...	[ "Emit", "a", "constant", "in", "a", "register", "using", "target-specific", "logic", ",", "such", "as", "constant", "pool", "loads", "." ]	[ "AArch64", "AArch64", "0", "MVT::i64", "\"Expected 64-bit pointers\"", "0", "0" ]	AArch64FastISel18	fastMaterializeConstant	AArch64	CPU	LLVM	248	167	1	[]
[ "<s>", "void", "ConvergingVLIWScheduler", "::", "initialize", "(", "ScheduleDAGMI", "", "dag", ")", "{", "DAG", "=", "static_cast", "<", "VLIWMachineScheduler", "", ">", "(", "dag", ")", ";", "SchedModel", "=", "DAG", "->", "getSchedModel", "(", ")", ";", ...	[ "Initialize", "the", "strategy", "after", "building", "the", "DAG", "for", "a", "new", "region", "." ]	[ "Hexagon", "\"-misched-topdown incompatible with -misched-bottomup\"" ]	HexagonMachineScheduler10	initialize	Hexagon	DSP	LLVM	249	175	1	[]
[ "<s>", "static", "BasicBlock", "::", "iterator", "tryCombine", "(", "BasicBlock", "::", "iterator", "Start", ",", "BasicBlock", "::", "iterator", "End", ")", "{", "assert", "(", "Start", "!=", "End", ")", ";", "auto", "CS", "=", "CallSite", "(", "&", "*"...	[ "Try", "to", "transform", "MI", "by", "using", "all", "of", "the", "above", "combine", "functions", "." ]	[ "TVM", "2", "1", "2" ]	TVMStoreCombine	tryCombine	TVM	Virtual ISA	LLVM	250	210	1	[]
[ "<s>", "bool", "M68kInstrInfo", "::", "isPCRelRegisterOperandLegal", "(", "const", "MachineOperand", "&", "MO", ")", "const", "{", "assert", "(", "MO", ".", "isReg", "(", ")", ")", ";", "const", "auto", "*", "MI", "=", "MO", ".", "getParent", "(", ")", ...	[ "Allow", "targets", "to", "tell", "MachineVerifier", "whether", "a", "specific", "register", "MachineOperand", "can", "be", "used", "as", "part", "of", "PC-relative", "addressing", "." ]	[ "M68k", "M68k", "M68k::getMCInstrBeads", "3", "0b011", "0b1", "0b11", "0xF", "M68kBeads::Bits1", "M68kBeads::Bits2", "M68kBeads::Bits3", "0xF0", "4" ]	M68kInstrInfo	isPCRelRegisterOperandLegal	M68k	MPU	LLVM	251	150	1	[]
[ "<s>", "const", "MCPhysReg", "", "HexagonRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "static", "const", "MCPhysReg", "CalleeSavedRegsV3", "[", "]", "=", "{", "Hexagon", "::", "R16", ",", "Hexagon", ...	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "Hexagon", "Hexagon", "Hexagon::R16", "Hexagon::R17", "Hexagon::R18", "Hexagon::R19", "Hexagon::R20", "Hexagon::R21", "Hexagon::R22", "Hexagon::R23", "Hexagon::R24", "Hexagon::R25", "Hexagon::R26", "Hexagon::R27", "0", "Hexagon::R0", "Hexagon::R1", "Hexagon::R2", "Hexagon::R3", ...	HexagonRegisterInfo12	getCalleeSavedRegs	Hexagon	DSP	LLVM	252	220	1	[]
[ "<s>", "const", "uint32_t", "*", "MipsRegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", ")", "const", "{", "const", "MipsSubtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "...	[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]	[ "Mips", "Mips", "Mips", "Mips" ]	MipsRegisterInfo (2)1	getCallPreservedMask	Mips	CPU	LLVM	253	91	1	[]
[ "<s>", "bool", "XCoreTargetLowering", "::", "isLegalAddressingMode", "(", "const", "AddrMode", "&", "AM", ",", "Type", "*", "Ty", ")", "const", "{", "if", "(", "Ty", "->", "getTypeID", "(", ")", "==", "Type", "::", "VoidTyID", ")", "return", "AM", ".", ...	[ "isLegalAddressingMode", "-", "Return", "true", "if", "the", "addressing", "mode", "represented", "by", "AM", "is", "legal", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]	[ "XCore", "XCore", "0", "4", "0", "4", "0", "1", "0", "1", "0", "2", "3", "0", "2", "0", "0", "4", "0" ]	XCoreISelLowering19	isLegalAddressingMode	XCore	MPU	LLVM	254	213	1	[]
[ "<s>", "void", "AMDGPUPassConfig", "::", "addCodeGenPrepare", "(", ")", "{", "const", "AMDGPUTargetMachine", "&", "TM", "=", "getAMDGPUTargetMachine", "(", ")", ";", "const", "AMDGPUSubtarget", "&", "ST", "=", "*", "TM", ".", "getSubtargetImpl", "(", ")", ";",...	[ "Add", "pass", "to", "prepare", "the", "LLVM", "IR", "for", "code", "generation", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU" ]	AMDGPUTargetMachine12	addCodeGenPrepare	AMDGPU	GPU	LLVM	255	71	1	[]
[ "<s>", "static", "void", "arm_emit_multi_reg_pop", "(", "unsigned", "long", "saved_regs_mask", ")", "{", "int", "num_regs", "=", "0", ";", "int", "i", ",", "j", ";", "rtx", "par", ";", "rtx", "dwarf", "=", "NULL_RTX", ";", "rtx", "tmp", ",", "reg", ";"...	[ "Generate", "and", "emit", "an", "insn", "pattern", "that", "we", "will", "recognize", "as", "a", "pop_multi", ".", "SAVED_REGS_MASK", "shows", "which", "registers", "need", "to", "be", "restored", ".", "Unfortunately", ",", "since", "this", "insn", "does", ...	[ "arm", "0", "1", "1", "0", "0", "1", "16", "1", "0", "1", "0", "0", "4", "1", "0", "0", "0", "1", "1", "4", "1", "0" ]	arm4	arm_emit_multi_reg_pop	arm	CPU	GCC	256	392	1	[]
[ "<s>", "unsigned", "MipsTargetLowering", "::", "getVectorTypeBreakdownForCallingConv", "(", "LLVMContext", "&", "Context", ",", "CallingConv", "::", "ID", "CC", ",", "EVT", "VT", ",", "EVT", "&", "IntermediateVT", ",", "unsigned", "&", "NumIntermediates", ",", "MV...	[ "Certain", "targets", "such", "as", "MIPS", "require", "that", "some", "types", "such", "as", "vectors", "are", "always", "broken", "down", "into", "scalars", "in", "some", "contexts", "." ]	[ "Mips", "Mips" ]	MipsISelLowering (2)4	getVectorTypeBreakdownForCallingConv	Mips	CPU	LLVM	257	82	1	[]
[ "<s>", "bool", "SystemZXPLINKFrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "MutableArrayRef", "<", "CalleeSavedInfo", ">", "CSI", ",", "const", "TargetRegisterInfo", "*...	[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...	[ "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ", "0", "SystemZ::FP64BitRegClass", "SystemZ::FP64BitRegClass", "SystemZ::VR128BitRegClass", "SystemZ::VR128BitRegClass", "SystemZ::GPRRegs", "20", "SystemZ::LG", "0", "SystemZ::LMG", "0" ]	SystemZFrameLowering53	restoreCalleeSavedRegisters	SystemZ	CPU	LLVM	258	471	1	[]
[ "<s>", "void", "DLXPassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "createDLXDelaySlotFillerPass", "(", "getDLXTargetMachine", "(", ")", ")", ")", ";", "}", "</s>" ]	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "DLX", "DLX", "DLX", "DLX" ]	DLXTargetMachine	addPreEmitPass	DLX	CPU	LLVM	259	18	1	[]
[ "<s>", "static", "void", "sh_canonicalize_comparison", "(", "int", "", "code", ",", "rtx", "", "op0", ",", "rtx", "", "op1", ",", "bool", "op0_preserve_value", ")", "{", "enum", "rtx_code", "tmp_code", "=", "(", "enum", "rtx_code", ")", "", "code", "...	[ "This", "function", "implements", "the", "canonicalize_comparison", "target", "hook", ".", "This", "wrapper", "around", "the", "internally", "used", "sh_canonicalize_comparison", "function", "is", "needed", "to", "do", "the", "enum", "rtx_code", "<", "-", ">", "in...	[ "sh" ]	sh	sh_canonicalize_comparison	sh	CPU	GCC	260	55	1	[]
[ "<s>", "tree", "aarch64_fold_builtin", "(", "tree", "fndecl", ",", "int", "n_args", "ATTRIBUTE_UNUSED", ",", "tree", "*", "args", ",", "bool", "ignore", "ATTRIBUTE_UNUSED", ")", "{", "int", "fcode", "=", "DECL_FUNCTION_CODE", "(", "fndecl", ")", ";", "tree", ...	[ "Implement", "TARGET_FOLD_BUILTIN", "." ]	[ "aarch64", "2", "0", "2", "2", "2", "0" ]	aarch64-builtins4	aarch64_fold_builtin	aarch64	CPU	GCC	261	116	1	[]
[ "<s>", "void", "MSP430InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const"...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "MSP430", "MSP430", "MSP430::GR16RegClass", "MSP430::MOV16rm", "0", "MSP430::GR8RegClass", "MSP430::MOV8rm", "0", "\"Cannot store this register to stack slot!\"" ]	MSP430InstrInfo	loadRegFromStackSlot	MSP430	MPU	LLVM	262	207	1	[]
[ "<s>", "ScheduleDAGInstrs", "", "createPostMachineScheduler", "(", "MachineSchedContext", "", "C", ")", "const", "override", "{", "ScheduleDAGMI", "*", "DAG", "=", "createGenericSchedPostRA", "(", "C", ")", ";", "const", "GCNSubtarget", "&", "ST", "=", "C", "-...	[ "Similar", "to", "createMachineScheduler", "but", "used", "when", "postRA", "machine", "scheduling", "is", "enabled", "." ]	[ "AMDGPU" ]	AMDGPUTargetMachine45	createPostMachineScheduler	AMDGPU	GPU	LLVM	263	79	1	[]
[ "<s>", "void", "create_regs_rtx", "(", "void", ")", "{", "ix_reg", "=", "gen_rtx_REG", "(", "HImode", ",", "HARD_X_REGNUM", ")", ";", "iy_reg", "=", "gen_rtx_REG", "(", "HImode", ",", "HARD_Y_REGNUM", ")", ";", "d_reg", "=", "gen_rtx_REG", "(", "HImode", "...	[ "Reload", "and", "register", "operations", "." ]	[ "m68hc11" ]	m68hc111	create_regs_rtx	m68hc11	MPU	GCC	264	81	1	[]
[ "<s>", "bool", "Mips16FrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRe...	[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...	[ "Mips", "Mips" ]	Mips16FrameLowering	restoreCalleeSavedRegisters	Mips	CPU	LLVM	265	35	1	[]
[ "<s>", "bool", "ARMTargetLowering", "::", "isCheapToSpeculateCttz", "(", ")", "const", "{", "return", "Subtarget", "->", "hasV6T2Ops", "(", ")", ";", "}", "</s>" ]	[ "Return", "true", "if", "it", "is", "cheap", "to", "speculate", "a", "call", "to", "intrinsic", "cttz", "." ]	[ "ARM", "ARM" ]	ARMISelLowering (2)2	isCheapToSpeculateCttz	ARM	CPU	LLVM	266	16	1	[]
[ "<s>", "bool", "AMDGPUPromoteAlloca", "::", "doInitialization", "(", "Module", "&", "M", ")", "{", "Mod", "=", "&", "M", ";", "return", "false", ";", "}", "</s>" ]	[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]	[ "R600" ]	AMDGPUPromoteAlloca	doInitialization	R600	GPU	LLVM	267	19	1	[]
[ "<s>", "EVT", "PPCTargetLowering", "::", "getOptimalMemOpType", "(", "const", "MemOp", "&", "Op", ",", "const", "AttributeList", "&", "FuncAttributes", ")", "const", "{", "if", "(", "getTargetMachine", "(", ")", ".", "getOptLevel", "(", ")", "!=", "CodeGenOpt"...	[ "It", "returns", "EVT", ":", ":Other", "if", "the", "type", "should", "be", "determined", "using", "generic", "target-independent", "logic", "." ]	[ "PowerPC", "PPC", "32", "64", "32", "MVT::v4f64", "16", "16", "MVT::v4i32", "PPC", "MVT::i64", "MVT::i32" ]	PPCISelLowering101	getOptimalMemOpType	PowerPC	CPU	LLVM	268	168	1	[]
[ "<s>", "static", "void", "ia64_setup_incoming_varargs", "(", "CUMULATIVE_ARGS", "", "cum", ",", "enum", "machine_mode", "mode", ",", "tree", "type", ",", "int", "", "pretend_size", ",", "int", "second_time", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATIVE_ARGS", "next...	[ "Do", "any", "needed", "setup", "for", "a", "variadic", "function", ".", "CUM", "has", "not", "been", "updated", "for", "the", "last", "named", "argument", "which", "has", "type", "TYPE", "and", "mode", "MODE", ".", "We", "generate", "the", "actual", "sp...	[ "ia64", "1" ]	ia643	ia64_setup_incoming_varargs	ia64	CPU	GCC	269	77	1	[]
[ "<s>", "static", "void", "xstormy16_asm_init_sections", "(", "void", ")", "{", "bss100_section", "=", "get_unnamed_section", "(", "SECTION_WRITE", "\|", "SECTION_BSS", ",", "output_section_asm_op", ",", "\"\\t.section \\\".bss_below100\\\",\\\"aw\\\",@nobits\"", ")", ";", "}...	[ "Implement", "TARGET_ASM_INIT_SECTIONS", "." ]	[ "stormy16", "\"\\t.section \\\".bss_below100\\\",\\\"aw\\\",@nobits\"" ]	stormy16	xstormy16_asm_init_sections	stormy16	CPU	GCC	270	21	1	[]
[ "<s>", "bool", "RISCVInstrInfo", "::", "isAsCheapAsAMove", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "const", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "break", ...	[ "Return", "true", "if", "the", "instruction", "is", "as", "cheap", "as", "a", "move", "instruction", "." ]	[ "RISCV", "RISCV", "RISCV::FSGNJ_D", "RISCV::FSGNJ_S", "RISCV::FSGNJ_H", "1", "2", "1", "2", "RISCV::ADDI", "RISCV::ORI", "RISCV::XORI", "1", "1", "RISCV::X0", "2", "2", "0" ]	RISCVInstrInfo22	isAsCheapAsAMove	RISCV	CPU	LLVM	271	170	1	[]
[ "<s>", "virtual", "EVT", "getSetCCResultType", "(", "LLVMContext", "&", ",", "EVT", ")", "const", "LLVM_OVERRIDE", "{", "return", "MVT", "::", "i32", ";", "}", "</s>" ]	[ "Return", "the", "value", "type", "to", "use", "for", "ISD", ":", ":SETCC", "." ]	[ "SystemZ", "MVT::i32" ]	SystemZISelLowering11	getSetCCResultType	SystemZ	CPU	LLVM	272	18	1	[]
[ "<s>", "void", "ARMBaseRegisterInfo", "::", "resolveFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "BaseReg", ",", "int64_t", "Offset", ")", "const", "{", "MachineInstr", "&", "MI", "=", "*", "I", ";", "MachineBasicBlock", "&", ...	[ "Resolve", "a", "frame", "index", "operand", "of", "an", "instruction", "to", "reference", "the", "indicated", "base", "register", "plus", "offset", "instead", "." ]	[ "ARM", "ARM", "ARM", "ARM", "0", "\"This resolveFrameIndex does not support Thumb1!\"", "\"Instr doesn't have FrameIndex operand!\"", "ARM", "\"Unable to resolve frame index!\"" ]	ARMBaseRegisterInfo1	resolveFrameIndex	ARM	CPU	LLVM	273	183	1	[]
[ "<s>", "void", "visium_expand_copysign", "(", "rtx", "*", "operands", ",", "enum", "machine_mode", "mode", ")", "{", "rtx", "op0", "=", "operands", "[", "0", "]", ";", "rtx", "op1", "=", "operands", "[", "1", "]", ";", "rtx", "op2", "=", "operands", ...	[ "Expand", "a", "copysign", "of", "OPERANDS", "in", "MODE", "." ]	[ "visium", "0", "1", "2", "0x7fffffff" ]	visium4	visium_expand_copysign	visium	Virtual ISA	GCC	274	255	1	[]
[ "<s>", "static", "bool", "frv_sort_insn_group_1", "(", "enum", "frv_insn_group", "group", ",", "unsigned", "int", "lower_slot", ",", "unsigned", "int", "upper_slot", ",", "unsigned", "int", "issued", ",", "unsigned", "int", "num_insns", ",", "state_t", "state", ...	[ "Subroutine", "of", "frv_sort_insn_group", ".", "We", "are", "trying", "to", "sort", "frv_packet.groups", "[", "GROUP", "]", ".sorted", "[", "0", "...", "NUM_INSNS-1", "]", "into", "assembly", "language", "order", ".", "We", "have", "already", "picked", "a", ...	[ "frv", "1", "1", "0", "1", "0", "1", "1", "1", "1" ]	frv	frv_sort_insn_group_1	frv	VLIW	GCC	275	195	1	[]
[ "<s>", "rtx", "c4x_operand_subword", "(", "rtx", "op", ",", "int", "i", ",", "int", "validate_address", ",", "enum", "machine_mode", "mode", ")", "{", "if", "(", "mode", "!=", "HImode", "&&", "mode", "!=", "HFmode", ")", "fatal_insn", "(", "\"c4x_operand_s...	[ "This", "is", "similar", "to", "operand_subword", "but", "allows", "autoincrement", "addressing", "." ]	[ "c4x", "\"c4x_operand_subword: invalid mode\"", "\"c4x_operand_subword: invalid operand\"", "0", "0", "0", "\"c4x_operand_subword: invalid autoincrement\"", "\"c4x_operand_subword: invalid address\"", "\"c4x_operand_subword: address not offsettable\"" ]	c4x1	c4x_operand_subword	c4x	DSP	GCC	276	210	1	[]
[ "<s>", "void", "x86_output_aligned_bss", "(", "FILE", "", "file", ",", "tree", "decl", ",", "const", "char", "", "name", ",", "unsigned", "HOST_WIDE_INT", "size", ",", "unsigned", "align", ")", "{", "if", "(", "(", "ix86_cmodel", "==", "CM_MEDIUM", "\|\|",...	[ "Utility", "function", "for", "targets", "to", "use", "in", "implementing", "ASM_OUTPUT_ALIGNED_BSS", "." ]	[ "i386", "\".lbss\"", "0", "1" ]	i386	x86_output_aligned_bss	i386	CPU	GCC	277	105	1	[]
[ "<s>", "bool", "ARMTargetLowering", "::", "getPostIndexedAddressParts", "(", "SDNode", "", "N", ",", "SDNode", "", "Op", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ",", "ISD", "::", "MemIndexedMode", "&", "AM", ",", "SelectionDAG", "&", ...	[ "Returns", "true", "by", "value", ",", "base", "pointer", "and", "offset", "pointer", "and", "addressing", "mode", "by", "reference", "if", "this", "node", "can", "be", "combined", "with", "a", "load", "/", "store", "to", "form", "a", "post-indexed", "load...	[ "ARM", "ARM", "ISD::MemIndexedMode", "ISD::SEXTLOAD", "ARM", "ISD::POST_INC", "ISD::POST_DEC" ]	ARMISelLowering109	getPostIndexedAddressParts	ARM	CPU	LLVM	278	199	1	[]
[ "<s>", "virtual", "void", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "MCInst", "&", "Res", ")", "const", "{", "assert", "(", "!", "\"Not implemented\"", ")", ";", "}", "</s>" ]	[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]	[ "R600", "\"Not implemented\"" ]	AMDGPUAsmBackend16	relaxInstruction	R600	GPU	LLVM	279	22	1	[]
[ "<s>", "static", "void", "alpha_setup_incoming_varargs", "(", "cumulative_args_t", "pcum", ",", "const", "function_arg_info", "&", "arg", ",", "int", "", "pretend_size", ",", "int", "no_rtl", ")", "{", "CUMULATIVE_ARGS", "cum", "=", "", "get_cumulative_args", "(...	[ "Perform", "any", "needed", "actions", "needed", "for", "a", "function", "that", "is", "receiving", "a", "variable", "number", "of", "arguments", "." ]	[ "alpha", "6", "1", "7", "6", "6", "6", "3", "3", "1", "6", "1", "16", "2", "1", "16", "32", "12" ]	alpha	alpha_setup_incoming_varargs	alpha	MPU	GCC	280	270	1	[]
[ "<s>", "void", "visium_expand_copysign", "(", "rtx", "*", "operands", ",", "enum", "machine_mode", "mode", ")", "{", "rtx", "dest", "=", "operands", "[", "0", "]", ";", "rtx", "op0", "=", "operands", "[", "1", "]", ";", "rtx", "op1", "=", "operands", ...	[ "Expand", "a", "copysign", "of", "OPERANDS", "in", "MODE", "." ]	[ "visium", "0", "1", "2", "0x7fffffff" ]	visium3	visium_expand_copysign	visium	Virtual ISA	GCC	281	258	1	[]
[ "<s>", "unsigned", "ARMTargetLowering", "::", "getExceptionSelectorRegister", "(", "const", "Constant", "*", "PersonalityFn", ")", "const", "{", "return", "Subtarget", "->", "useSjLjEH", "(", ")", "?", "ARM", "::", "NoRegister", ":", "ARM", "::", "R1", ";", "}...	[ "If", "a", "physical", "register", ",", "this", "returns", "the", "register", "that", "receives", "the", "exception", "typeid", "on", "entry", "to", "a", "landing", "pad", "." ]	[ "ARM", "ARM", "ARM::NoRegister", "ARM::R1" ]	ARMISelLowering (2)2	getExceptionSelectorRegister	ARM	CPU	LLVM	282	28	1	[]
[ "<s>", "void", "NVPTXFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "if", "(", "MF", ".", "getFrameInfo", "(", ")", "->", "hasStackObjects", "(", ")", ")", "{", "assert", "(...	[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]	[ "NVPTX", "NVPTX", "\"Shrink-wrapping not yet supported\"", "NVPTX", "NVPTX::cvta_local_yes_64", "NVPTX::cvta_local_yes", "NVPTX::MOV_DEPOT_ADDR_64", "NVPTX::MOV_DEPOT_ADDR", "NVPTX::VRFrame", "NVPTX::VRFrame", "NVPTX::VRFrameLocal", "NVPTX::VRFrameLocal" ]	NVPTXFrameLowering (2)	emitPrologue	NVPTX	GPU	LLVM	283	211	1	[]
[ "<s>", "Register", "getScratchRSrcReg", "(", ")", "const", "{", "return", "ScratchRSrcReg", ";", "}", "</s>" ]	[ "Returns", "the", "physical", "register", "reserved", "for", "use", "as", "the", "resource", "descriptor", "for", "scratch", "accesses", "." ]	[ "AMDGPU" ]	SIMachineFunctionInfo (2)2	getScratchRSrcReg	AMDGPU	GPU	LLVM	284	10	1	[]
[ "<s>", "MVT", "getPointerTy", "(", "const", "DataLayout", "&", "DL", ",", "uint32_t", "AS", "=", "0", ")", "const", "override", "{", "return", "MVT", "::", "getIntegerVT", "(", "64", ")", ";", "}", "</s>" ]	[ "Return", "the", "pointer", "type", "for", "the", "given", "address", "space", ",", "defaults", "to", "the", "pointer", "type", "from", "the", "data", "layout", "." ]	[ "AArch64", "0", "MVT::getIntegerVT", "64" ]	AArch64ISelLowering (2)1	getPointerTy	AArch64	CPU	LLVM	285	25	1	[]
[ "<s>", "bool", "tilepro_emit_setcc", "(", "rtx", "operands", "[", "]", ",", "machine_mode", "cmp_mode", ")", "{", "return", "tilepro_emit_setcc_internal", "(", "operands", "[", "0", "]", ",", "GET_CODE", "(", "operands", "[", "1", "]", ")", ",", "operands", ...	[ "Implement", "cstore", "patterns", "." ]	[ "tilepro", "0", "1", "2", "3" ]	tilepro	tilepro_emit_setcc	tilepro	VLIW	GCC	286	42	1	[]
[ "<s>", "BitVector", "TLCS900RegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getT...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "TLCS900", "TLCS900", "TLCS900::PCB", "TLCS900::SPB", "TLCS900::SRB", "TLCS900::CGB", "TLCS900::PCW", "TLCS900::SPW", "TLCS900::SRW", "TLCS900::CGW", "TLCS900::FPW" ]	TLCS900RegisterInfo	getReservedRegs	TLCS900	MPU	LLVM	287	129	1	[]
[ "<s>", "bool", "isMachineVerifierClean", "(", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]	[ "Returns", "true", "if", "the", "target", "is", "expected", "to", "pass", "all", "machine", "verifier", "checks", "." ]	[ "X86" ]	X86TargetMachine11	isMachineVerifierClean	X86	CPU	LLVM	288	11	1	[]
[ "<s>", "void", "RISCVAsmBackend", "::", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", "...	[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]	[ "RISCV", "RISCV", "7", "8", "\"Invalid fixup offset!\"", "0", "4", "8", "0xff" ]	RISCVAsmBackend25	applyFixup	RISCV	CPU	LLVM	289	156	1	[]
[ "<s>", "static", "void", "avr_conditional_register_usage", "(", "void", ")", "{", "if", "(", "AVR_TINY", ")", "{", "const", "int", "tiny_reg_alloc_order", "[", "]", "=", "{", "24", ",", "25", ",", "22", ",", "23", ",", "30", ",", "31", ",", "26", ","...	[ "Implement", "`", "TARGET_CONDITIONAL_REGISTER_USAGE", "'", "." ]	[ "avr", "24", "25", "22", "23", "30", "31", "26", "27", "28", "29", "21", "20", "19", "18", "16", "17", "32", "33", "34", "35", "15", "14", "13", "12", "11", "10", "9", "8", "7", "6", "5", "4", "3", "2", "1", "0", "0", "17", "1", "1", ...	avr	avr_conditional_register_usage	avr	MPU	GCC	290	198	1	[]
[ "<s>", "static", "tree", "ix86_builtin_tm_store", "(", "tree", "type", ")", "{", "if", "(", "TREE_CODE", "(", "type", ")", "==", "VECTOR_TYPE", ")", "{", "switch", "(", "tree_to_uhwi", "(", "TYPE_SIZE", "(", "type", ")", ")", ")", "{", "case", "64", ":...	[ "Return", "the", "builtin", "decl", "needed", "to", "store", "a", "vector", "of", "TYPE", "." ]	[ "i386", "64", "128", "256" ]	i3864	ix86_builtin_tm_store	i386	CPU	GCC	291	62	1	[]
[ "<s>", "bool", "OptimizeLEAPass", "::", "isReplaceable", "(", "const", "MachineInstr", "&", "First", ",", "const", "MachineInstr", "&", "Last", ",", "int64_t", "&", "AddrDispShift", ")", "const", "{", "assert", "(", "isLEA", "(", "First", ")", "&&", "isLEA",...	[ "Check", "whether", "metadata", "is", "replaceable", "." ]	[ "X86", "\"The function works only with LEA instructions\"", "0", "0", "1", "1", "0", "X86II::getMemoryOperandNo", "0", "X86II::getOperandBias", "X86::AddrBaseReg", "0", "X86::AddrBaseReg", "X86::AddrDisp", "32", "X86::AddrDisp" ]	X86OptimizeLEAs	isReplaceable	X86	CPU	LLVM	292	280	1	[]
[ "<s>", "static", "enum", "flt_eval_method", "ix86_get_excess_precision", "(", "enum", "excess_precision_type", "type", ")", "{", "switch", "(", "type", ")", "{", "case", "EXCESS_PRECISION_TYPE_FAST", ":", "return", "FLT_EVAL_METHOD_PROMOTE_TO_FLOAT", ";", "case", "EXCES...	[ "Set", "the", "value", "of", "FLT_EVAL_METHOD", "in", "float.h", ".", "When", "using", "only", "the", "FPU", ",", "assume", "that", "the", "fpcw", "is", "set", "to", "extended", "precision", ";", "when", "using", "only", "SSE", ",", "rounding", "is", "co...	[ "i386" ]	i3861	ix86_get_excess_precision	i386	CPU	GCC	293	85	1	[]
[ "<s>", "bool", "SystemZAsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "StringRef", "IDVal", "=", "DirectiveID", ".", "getIdentifier", "(", ")", ";", "if", "(", "IDVal", "==", "\".insn\"", ")", "return", "ParseDirectiveInsn", "(", ...	[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]	[ "SystemZ", "SystemZ", "\".insn\"" ]	SystemZAsmParser (2)1	ParseDirective	SystemZ	CPU	LLVM	294	38	1	[]
[ "<s>", "void", "print", "(", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\" iteration \"", "<<", "IterCnt", "<<", "'\\n'", ";", ")", ";", "}", "</s>" ]	[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]	[ "AMDGPU", "\" iteration \"" ]	SIInsertWaitcnts12	print	AMDGPU	GPU	LLVM	295	20	1	[]
[ "<s>", "static", "void", "loongarch_emit_int_compare", "(", "enum", "rtx_code", "", "code", ",", "rtx", "", "op0", ",", "rtx", "*", "op1", ")", "{", "static", "const", "enum", "rtx_code", "mag_comparisons", "[", "]", "[", "2", "]", "=", "{", "{", "LE...	[ "Convert", "a", "comparison", "into", "something", "that", "can", "be", "used", "in", "a", "branch", ".", "On", "entry", ",", "", "OP0", "and", "", "OP1", "are", "the", "values", "being", "compared", "and", "*", "CODE", "is", "the", "code", "used", ...	[ "loongarch", "2", "0", "0", "1", "1", "1" ]	loongarch1	loongarch_emit_int_compare	loongarch	CPU	GCC	296	299	1	[]
[ "<s>", "bool", "TPCMCInstrInfo", "::", "isPredicated", "(", "MCInstrInfo", "const", "&", "MCII", ",", "MCInst", "const", "&", "MCI", ")", "{", "return", "TPCII", "::", "getIsPredicated", "(", "getDesc", "(", "MCII", ",", "MCI", ")", ")", ";", "}", "</s>"...	[ "Returns", "true", "if", "the", "instruction", "is", "already", "predicated", "." ]	[ "TPC", "TPC", "TPC" ]	TPCMCInstrInfo	isPredicated	TPC	Virtual ISA	LLVM	297	30	1	[]
[ "<s>", "void", "Z80oldFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MI", "=", "MBB", ".", "begin", "(", ")", ";", "DebugLoc", "DL", ";...	[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]	[ "Z80old", "Z80old", "Z80old::HL", "1", "Z80old::LD16ri", "Z80old::CALL16i", "\"_frameset\"", "Z80old::CALL16i", "\"_frameset0\"", "Z80old::PUSH16r", "Z80old::LD16ri", "0", "Z80old::ADD16SP", "0" ]	Z80oldFrameLowering	emitPrologue	Z80old	MPU	LLVM	298	318	1	[]
[ "<s>", "static", "rtx", "save_gprs", "(", "rtx", "base", ",", "int", "offset", ",", "int", "first", ",", "int", "last", ")", "{", "rtx", "addr", ",", "insn", ",", "note", ";", "int", "i", ";", "addr", "=", "plus_constant", "(", "base", ",", "offset...	[ "Generate", "insn", "to", "save", "registers", "FIRST", "to", "LAST", "into", "the", "register", "save", "area", "located", "at", "offset", "OFFSET", "relative", "to", "register", "BASE", "." ]	[ "s390", "1", "1", "6", "0", "0", "0", "0", "6", "6", "0", "0", "0", "0", "1", "1", "6", "6", "6", "6", "1", "0", "0", "0", "0", "1", "1" ]	s3903	save_gprs	s390	MPU	GCC	299	404	1	[]

[ "<s>", "machine_mode", "arm_select_dominance_cc_mode", "(", "rtx", "x", ",", "rtx", "y", ",", "HOST_WIDE_INT", "cond_or", ")", "{", "enum", "rtx_code", "cond1", ",", "cond2", ";", "int", "swapped", "=", "0", ";", "if", "(", "(", "arm_select_cc_mode", "(", ...

[ "Select", "a", "dominance", "comparison", "mode", "if", "possible", "for", "a", "test", "of", "the", "general", "form", "(", "OP", "(", "COND_OR", "(", "X", ")", "(", "Y", ")", ")", "(", "const_int", "0", ")", ")", ".", "We", "support", "three", "f...

[ "arm", "0", "0", "1", "0", "1", "1" ]

arm

arm_select_dominance_cc_mode

arm

CPU

GCC

200

442

1

[]

[ "<s>", "static", "unsigned", "HOST_WIDE_INT", "riscv_asan_shadow_offset", "(", "void", ")", "{", "return", "TARGET_64BIT", "?", "(", "HOST_WIDE_INT_1", "<<", "29", ")", ":", "0", ";", "}", "</s>" ]

[ "Implement", "TARGET_ASAN_SHADOW_OFFSET", "." ]

[ "riscv", "29", "0" ]

riscv

riscv_asan_shadow_offset

riscv

CPU

GCC

201

20

1

[]

[ "<s>", "const", "char", "*", "PPCTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "0", ";", "case", "PPCISD", "::", "FSEL", ":", "return", "\"PPCISD::FSEL\"...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "PowerPC", "PPC", "0", "PPCISD::FSEL", "\"PPCISD::FSEL\"", "PPCISD::FCFID", "\"PPCISD::FCFID\"", "PPCISD::FCTIDZ", "\"PPCISD::FCTIDZ\"", "PPCISD::FCTIWZ", "\"PPCISD::FCTIWZ\"", "PPCISD::STFIWX", "\"PPCISD::STFIWX\"", "PPCISD::VMADDFP", "\"PPCISD::VMADDFP\"", "PPCISD::VNMSUBFP", "\"PP...

PPCISelLowering70

getTargetNodeName

PowerPC

CPU

LLVM

202

336

1

[]

[ "<s>", "SDValue", "MSP430TargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "DebugLoc",...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "MSP430", "MSP430", "ISD::InputArg", "\"Unsupported calling convention\"", "MSP430", "\"ISRs cannot have arguments\"" ]

MSP430ISelLowering14

LowerFormalArguments

MSP430

MPU

LLVM

203

105

1

[]

[ "<s>", "MachineBasicBlock", "::", "iterator", "AVRFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "const", "AVRSubtarge...

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "AVR", "AVR", "AVR", "AVR", "AVR", "0", "1", "\"Unsupported stack alignment\"", "6", "AVR::ADIWRdK", "AVR::SUBIWRdK", "AVR::SPREAD", "AVR::R31R30", "AVR::SP", "AVR::R31R30", "AVR::R31R30", "3", "AVR::SPWRITE", "AVR::SP", "AVR::R31R30" ]

AVRFrameLowering11

eliminateCallFramePseudoInstr

AVR

MPU

LLVM

204

319

1

[]

[ "<s>", "bool", "MLxExpansion", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "TII", "=", "static_cast", "<", "const", "ARMBaseInstrInfo", "*", ">", "(", "Fn", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";",...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "ARM", "ARM", "ARM", "ARM" ]

MLxExpansionPass (2)

runOnMachineFunction

ARM

CPU

LLVM

205

116

1

[]

[ "<s>", "void", "AlphaRegisterInfo", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", "front", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begin", ...

[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]

[ "Alpha", "Alpha", "0", "Alpha::LDAHg", "Alpha::R29", "Alpha::R27", "Alpha::LDAg", "Alpha::R29", "Alpha::R29", "Alpha::ALTENT", "8", "0", "1", "Alpha::LDA", "Alpha::R30", "Alpha::R30", "Alpha::LDAH", "Alpha::R30", "Alpha::R30", "Alpha::LDA", "Alpha::R30", "Alpha::R30", "\"...

AlphaRegisterInfo2

emitPrologue

Alpha

MPU

LLVM

206

507

1

[]

[ "<s>", "void", "PTXRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", ",", "int", ",", "RegScavenger", "*", ")", "const", "{", "llvm_unreachable", "(", "\"FrameIndex should have been previously eliminated!\"", ")", ";", "}", "</s>" ]

[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]

[ "PTX", "PTX", "\"FrameIndex should have been previously eliminated!\"" ]

PTXRegisterInfo1

eliminateFrameIndex

PTX

GPU

LLVM

207

22

1

[]

[ "<s>", "static", "void", "cygwin_d_os_builtins", "(", "void", ")", "{", "d_add_builtin_version", "(", "\"Windows\"", ")", ";", "d_add_builtin_version", "(", "\"Cygwin\"", ")", ";", "d_add_builtin_version", "(", "\"Posix\"", ")", ";", "d_add_builtin_version", "(", "\...

[ "Implement", "TARGET_D_OS_VERSIONS", "for", "Cygwin", "targets", "." ]

[ "i386", "\"Windows\"", "\"Cygwin\"", "\"Posix\"", "\"CRuntime_Newlib\"" ]

cygwin-d

cygwin_d_os_builtins

i386

CPU

GCC

208

28

1

[]

[ "<s>", "bool", "Error", "(", "SMLoc", "L", ",", "const", "Twine", "&", "Msg", ")", "{", "return", "getParser", "(", ")", ".", "Error", "(", "L", ",", "Msg", ")", ";", "}", "</s>" ]

[ "Return", "an", "error", "at", "the", "location", "L", ",", "with", "the", "message", "Msg", "." ]

[ "PowerPC" ]

PPCAsmParser (2)1

Error

PowerPC

CPU

LLVM

209

25

1

[]

[ "<s>", "void", "HexagonFrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ",", "Sav...

[ "This", "method", "determines", "which", "of", "the", "registers", "reported", "by", "TargetRegisterInfo", ":", ":getCalleeSavedRegs", "(", ")", "should", "actually", "get", "saved", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon::IntRegsRegClass", "0" ]

HexagonFrameLowering46

determineCalleeSaves

Hexagon

DSP

LLVM

210

187

1

[]

[ "<s>", "static", "unsigned", "rs6000_hash_constant", "(", "rtx", "k", ")", "{", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "k", ")", ";", "enum", "machine_mode", "mode", "=", "GET_MODE", "(", "k", ")", ";", "unsigned", "result", "=", "(", "code", ...

[ "Hash", "functions", "for", "the", "hash", "table", "." ]

[ "rs6000", "3", "0", "1231", "0", "2", "3", "613", "0", "613", "1231", "613", "613", "0", "613" ]

rs60003

rs6000_hash_constant

rs6000

CPU

GCC

211

361

1

[]

[ "<s>", "static", "void", "free_bundle_state", "(", "struct", "bundle_state", "*", "state", ")", "{", "state", "->", "next", "=", "free_bundle_state_chain", ";", "free_bundle_state_chain", "=", "state", ";", "}", "</s>" ]

[ "The", "following", "function", "frees", "given", "bundle", "state", "." ]

[ "ia64" ]

ia64

free_bundle_state

ia64

CPU

GCC

212

21

1

[]

[ "<s>", "void", "NVPTXInstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "OS", ",", "unsigned", "RegNo", ")", "const", "{", "unsigned", "RCId", "=", "(", "RegNo", ">>", "28", ")", ";", "switch", "(", "RCId", ")", "{", "default", ":", "report_fat...

[ "Print", "the", "assembler", "register", "name", "." ]

[ "NVPTX", "NVPTX", "28", "\"Bad virtual register encoding\"", "0", "1", "\"%p\"", "2", "\"%rs\"", "3", "\"%r\"", "4", "\"%rd\"", "5", "\"%f\"", "6", "\"%fd\"", "0x0FFFFFFF" ]

NVPTXInstPrinter1

printRegName

NVPTX

GPU

LLVM

213

114

1

[]

[ "<s>", "void", "UnwindOpcodeAssembler", "::", "EmitRegSave", "(", "uint32_t", "RegSave", ")", "{", "if", "(", "RegSave", "==", "0u", ")", "return", ";", "if", "(", "RegSave", "&", "(", "1u", "<<", "4", ")", ")", "{", "uint32_t", "Mask", "=", "RegSave",...

[ "Emit", "unwind", "opcodes", "for", ".save", "directives", "." ]

[ "ARM", "0u", "1u", "4", "0xff0u", "5", "0xffffffe0u", "0xfff0u", "0u", "ARM::EHABI", "0x000fu", "1u", "14", "ARM::EHABI", "0x000fu", "0xfff0u", "0", "ARM::EHABI", "4", "0x000fu", "0", "ARM::EHABI", "0x000fu" ]

ARMUnwindOpAsm (2)

EmitRegSave

ARM

CPU

LLVM

214

169

1

[]

[ "<s>", "bool", "PPCDarwinAsmPrinter", "::", "doFinalization", "(", "Module", "&", "M", ")", "{", "bool", "isPPC64", "=", "TM", ".", "getTargetData", "(", ")", "->", "getPointerSizeInBits", "(", ")", "==", "64", ";", "TargetLoweringObjectFileMachO", "&", "TLOFM...

[ "doFinalization", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "any", "necessary", "clean", "up", "after", "all", "passes", "have", "run", "." ]

[ "PowerPC", "PPC", "PPC", "64", "\"$non_lazy_ptr\"", "PPC", "3", "2", "0", "0", "PPC", "8", "4", "0", "PPC", "8", "4", "0", "PPC", "3", "2", "0", "PPC", "8", "4", "0" ]

PPCAsmPrinter11

doFinalization

PowerPC

CPU

LLVM

215

493

1

[]

[ "<s>", "const", "SISubtarget", "*", "GCNTargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "StringRef", "GPU", "=", "getGPUName", "(", "F", ")", ";", "StringRef", "FS", "=", "getFeatureString", "(", "F", ")", "...

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "AMDGPU", "SI", "128", "SI", "SI", "SI", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU" ]

AMDGPUTargetMachine113

getSubtargetImpl

AMDGPU

GPU

LLVM

216

205

1

[]

[ "<s>", "void", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "cons...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "Mips", "0" ]

MipsInstrInfo (2)

storeRegToStackSlot

Mips

CPU

LLVM

217

54

1

[]

[ "<s>", "Register", "PPCTargetLowering", "::", "getExceptionPointerRegister", "(", "const", "Constant", "*", "PersonalityFn", ")", "const", "{", "return", "Subtarget", ".", "isPPC64", "(", ")", "?", "PPC", "::", "X3", ":", "PPC", "::", "R3", ";", "}", "</s>" ...

[ "If", "a", "physical", "register", ",", "this", "returns", "the", "register", "that", "receives", "the", "exception", "address", "on", "entry", "to", "an", "EH", "pad", "." ]

[ "PowerPC", "PPC", "PPC", "PPC::X3", "PPC::R3" ]

PPCISelLowering100

getExceptionPointerRegister

PowerPC

CPU

LLVM

218

28

1

[]

[ "<s>", "void", "Cpu0SEFrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ",", "Save...

[ "This", "method", "determines", "which", "of", "the", "registers", "reported", "by", "TargetRegisterInfo", ":", ":getCalleeSavedRegs", "(", ")", "should", "actually", "get", "saved", "." ]

[ "Cpu0", "Cpu0", "Cpu0::LR" ]

Cpu0SEFrameLowering1

determineCalleeSaves

Cpu0

CPU

LLVM

219

56

1

[]

[ "<s>", "int", "arc_output_addsi", "(", "rtx", "*", "operands", ",", "bool", "cond_p", ",", "bool", "output_p", ")", "{", "char", "format", "[", "35", "]", ";", "int", "match", "=", "operands_match_p", "(", "operands", "[", "0", "]", ",", "operands", "[...

[ "Emit", "code", "for", "an", "addsi3", "instruction", "with", "OPERANDS", ".", "COND_P", "indicates", "if", "this", "will", "use", "conditional", "execution", ".", "Return", "the", "length", "of", "the", "instruction", ".", "If", "OUTPUT_P", "is", "false", "...

[ "arc", "35", "0", "1", "0", "2", "2", "1", "2", "2", "0xbadc057", "0", "1", "0", "30" ]

arc

arc_output_addsi

arc

MPU

GCC

220

157

1

[]

[ "<s>", "void", "Thumb1InstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "DebugLoc", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{...

[ "}", "Branch", "Analysis", "&", "Modification" ]

[ "ARM", "ARM::tGPRRegClass", "ARM::tGPRRegClass", "ARM::tMOVgpr2gpr", "ARM::tMOVr", "ARM::tMOVtgpr2gpr", "ARM::tMOVgpr2tgpr", "ARM::GPRRegClass", "\"Thumb1 can only copy GPR registers\"" ]

Thumb1InstrInfo11

copyPhysReg

ARM

CPU

LLVM

221

136

1

[]

[ "<s>", "static", "void", "print_slot", "(", "rtx_sequence", "*", "seq", ")", "{", "final_scan_insn", "(", "seq", "->", "insn", "(", "1", ")", ",", "asm_out_file", ",", "optimize", ",", "1", ",", "NULL", ")", ";", "seq", "->", "insn", "(", "1", ")", ...

[ "Print", "an", "instruction", "which", "would", "have", "gone", "into", "a", "delay", "slot", "after", "another", "instruction", ",", "but", "could", "n't", "because", "the", "other", "instruction", "expanded", "into", "a", "sequence", "where", "putting", "the...

[ "sh", "1", "1", "1" ]

sh

print_slot

sh

CPU

GCC

222

39

1

[]

[ "<s>", "static", "void", "nvptx_skip_par", "(", "unsigned", "mask", ",", "parallel", "*", "par", ")", "{", "basic_block", "tail", "=", "par", "->", "join_block", ";", "gcc_assert", "(", "tail", "->", "preds", "->", "length", "(", ")", "==", "1", ")", "...

[ "PAR", "is", "a", "parallel", "that", "is", "being", "skipped", "in", "its", "entirety", "according", "to", "MASK", ".", "Treat", "this", "as", "skipping", "a", "superblock", "starting", "at", "forked", "and", "ending", "at", "joining", "." ]

[ "nvptx", "1", "0", "1" ]

nvptx

nvptx_skip_par

nvptx

GPU

GCC

223

72

1

[]

[ "<s>", "Register", "LanaiRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", ")", "const", "{", "return", "Lanai", "::", "FP", ";", "}", "</s>" ]

[ "Debug", "information", "queries", "." ]

[ "Lanai", "Lanai", "Lanai::FP" ]

LanaiRegisterInfo10

getFrameRegister

Lanai

CPU

LLVM

224

17

1

[]

[ "<s>", "Instruction", "*", "back", "(", ")", "const", "{", "return", "Chain", ".", "back", "(", ")", ";", "}", "</s>" ]

[ "back", "-", "Get", "the", "last", "character", "in", "the", "string", "." ]

[ "Hexagon" ]

HexagonVectorLoopCarriedReuse

back

Hexagon

DSP

LLVM

225

15

1

[]

[ "<s>", "PreservedAnalyses", "run", "(", "Module", "&", "M", ",", "ModuleAnalysisManager", "&", ")", "{", "if", "(", "lowerIntrinsics", "(", "M", ")", ")", "return", "PreservedAnalyses", "::", "none", "(", ")", ";", "return", "PreservedAnalyses", "::", "all",...

[ "Run", "the", "analysis", "pass", "over", "a", "function", "and", "produce", "a", "dominator", "tree", "." ]

[ "DirectX" ]

DXILOpLowering

run

DirectX

Virtual ISA

LLVM

226

33

1

[]

[ "<s>", "bool", "doInitialization", "(", "Module", "&", "M", ")", "override", "{", "Result", ".", "reset", "(", "new", "TPCAAResult", "(", ")", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]

[ "TPC", "TPC" ]

TPCAliasAnalysis

doInitialization

TPC

Virtual ISA

LLVM

227

23

1

[]

[ "<s>", "bool", "PPCInstrInfo", "::", "canInsertSelect", "(", "const", "MachineBasicBlock", "&", "MBB", ",", "const", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "unsigned", "TrueReg", ",", "unsigned", "FalseReg", ",", "int", "&", "CondCycles...

[ "Return", "true", "if", "it", "is", "possible", "to", "insert", "a", "select", "instruction", "that", "chooses", "between", "TrueReg", "and", "FalseReg", "based", "on", "the", "condition", "code", "in", "Cond", "." ]

[ "PowerPC", "PPC", "2", "1", "PPC::CTR", "1", "PPC::CTR8", "PPC::GPRCRegClass", "PPC::GPRC_NOR0RegClass", "PPC::G8RCRegClass", "PPC::G8RC_NOX0RegClass", "1", "1", "1" ]

PPCInstrInfo1

canInsertSelect

PowerPC

CPU

LLVM

228

202

1

[]

[ "<s>", "static", "void", "microblaze_function_arg_advance", "(", "cumulative_args_t", "cum_v", ",", "const", "function_arg_info", "&", "arg", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "cum", "->", "arg_number", "+...

[ "Advance", "the", "argument", "to", "the", "next", "argument", "position", "." ]

[ "microblaze", "1", "1", "1", "1", "2", "1", "1", "2", "2", "2", "2", "1", "2", "1", "2", "1" ]

microblaze

microblaze_function_arg_advance

microblaze

MPU

GCC

229

250

1

[]

[ "<s>", "void", "SNESAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "SNESMCInstLower", "MCInstLowering", "(", "OutContext", ",", "*", "this", ")", ";", "MCInst", "I", ";", "MCInstLowering", ".", "lowerInstruction", "(", ...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "SNES", "SNES", "SNES" ]

SNESAsmPrinter

EmitInstruction

SNES

DSP

LLVM

230

42

1

[]

[ "<s>", "bool", "ARMBaseInstrInfo", "::", "expandPostRAPseudo", "(", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "LOAD_STACK_GUARD", ")", "{", "assert", "(", "getSubtarget", "(", ")", ...

[ "This", "function", "is", "called", "for", "all", "pseudo", "instructions", "that", "remain", "after", "register", "allocation", "." ]

[ "ARM", "ARM", "\"LOAD_STACK_GUARD currently supported only for MachO.\"", "ARM::MEMCPY", "0", "1", "ARM::SPRRegClass", "ARM::ssub_0", "ARM::DPRRegClass", "ARM::ssub_0", "ARM::DPRRegClass", "0", "\"widening: \"", "1", "ARM::VMOVD", "0", "1", "ARMCC::AL", "1", "1", "1", "\...

ARMBaseInstrInfo110

expandPostRAPseudo

ARM

CPU

LLVM

231

427

1

[]

[ "<s>", "Z80Subtarget", "&", "Z80Subtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "ParseSubtargetFeatures", "(", "CPU", ",", "FS", ")", ";", "HasIdxHalfRegs", "=", "HasUndocOps", "||", "HasEZ80Ops", ";"...

[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]

[ "Z80", "Z80", "Z80", "Z80" ]

Z80Subtarget2

initializeSubtargetDependencies

Z80

MPU

LLVM

232

31

1

[]

[ "<s>", "static", "void", "rs6000_init_dwarf_reg_sizes_extra", "(", "tree", "address", ")", "{", "if", "(", "TARGET_MACHO", "&&", "!", "TARGET_ALTIVEC", ")", "{", "int", "i", ";", "machine_mode", "mode", "=", "TYPE_MODE", "(", "char_type_node", ")", ";", "rtx",...

[ "Fill", "in", "sizes", "of", "registers", "used", "by", "unwinder", "." ]

[ "rs6000", "16", "1" ]

rs6000

rs6000_init_dwarf_reg_sizes_extra

rs6000

CPU

GCC

233

120

1

[]

[ "<s>", "void", "*", "getAdjustedAnalysisPointer", "(", "const", "void", "*", "ID", ")", "override", "{", "if", "(", "ID", "==", "&", "TargetTransformInfo", "::", "ID", ")", "return", "(", "TargetTransformInfo", "*", ")", "this", ";", "return", "this", ";",...

[ "getAdjustedAnalysisPointer", "-", "This", "method", "is", "used", "when", "a", "pass", "implements", "an", "analysis", "interface", "through", "multiple", "inheritance", "." ]

[ "XCore" ]

XCoreTargetTransformInfo4

getAdjustedAnalysisPointer

XCore

MPU

LLVM

234

31

1

[]

[ "<s>", "void", "sparc_expand_vcond", "(", "machine_mode", "mode", ",", "rtx", "*", "operands", ",", "int", "ccode", ",", "int", "fcode", ")", "{", "rtx", "mask", ",", "cop0", ",", "cop1", ",", "fcmp", ",", "cmask", ",", "bshuf", ",", "gsr", ";", "enu...

[ "Emit", "code", "to", "conditionally", "move", "a", "combination", "of", "OPERANDS", "[", "1", "]", "and", "OPERANDS", "[", "2", "]", "into", "OPERANDS", "[", "0", "]", "in", "MODE", ",", "depending", "on", "the", "outcome", "of", "the", "comparison", ...

[ "sparc", "3", "4", "5", "1", "2", "3", "1", "2", "0" ]

sparc4

sparc_expand_vcond

sparc

CPU

GCC

235

217

1

[]

[ "<s>", "MachineBasicBlock", "::", "iterator", "X86FrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "bool", "reserveCallFr...

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "X86", "X86", "0", "0", "1", "0", "X86", "0" ]

X86FrameLowering111

eliminateCallFramePseudoInstr

X86

CPU

LLVM

236

494

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "AU", ".", "addPreservedID", "(", "MachineLoopInfoID", ")", ";", "AU", ".", "addPreservedID", "(", "MachineDominator...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "M680x0" ]

M680x0ExpandPseudo

getAnalysisUsage

M680x0

MPU

LLVM

237

38

1

[]

[ "<s>", "static", "bool", "nios2_tls_symbol_p", "(", "rtx", "x", ")", "{", "return", "(", "targetm", ".", "have_tls", "&&", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", "&&", "SYMBOL_REF_TLS_MODEL", "(", "x", ")", "!=", "0", ")", ";", "}", "</s>" ]

[ "Return", "TRUE", "if", "X", "is", "a", "thread-local", "symbol", "." ]

[ "nios2", "0" ]

nios2

nios2_tls_symbol_p

nios2

MPU

GCC

238

30

1

[]

[ "<s>", "unsigned", "PPCInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "P...

[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...

[ "PowerPC", "PPC", "PPC::LD", "PPC::LWZ", "PPC::LFS", "PPC::LFD", "PPC::RESTORE_CR", "PPC::RESTORE_CRBIT", "PPC::LVX", "PPC::LXVD2X", "PPC::LXVX", "PPC::QVLFDX", "PPC::QVLFSXs", "PPC::QVLFDXb", "PPC::RESTORE_VRSAVE", "1", "1", "2", "2", "0", "0" ]

PPCInstrInfo101

isLoadFromStackSlot

PowerPC

CPU

LLVM

239

164

1

[]

[ "<s>", "bool", "ARMAsmParser", "::", "ParseInstruction", "(", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "size_t", "Start", "=", "0", ",", "Next", "=", "Name", ".", ...

[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]

[ "ARM", "ARM", "0", "2", "\"eq\"", "ARMCC::EQ", "\"ne\"", "ARMCC::NE", "\"hs\"", "ARMCC::HS", "\"lo\"", "ARMCC::LO", "\"mi\"", "ARMCC::MI", "\"pl\"", "ARMCC::PL", "\"vs\"", "ARMCC::VS", "\"vc\"", "ARMCC::VC", "\"hi\"", "ARMCC::HI", "\"ls\"", "ARMCC::LS", "\"ge\"", "A...

ARMAsmParser46

ParseInstruction

ARM

CPU

LLVM

240

462

1

[]

[ "<s>", "static", "void", "ix86_output_indirect_branch", "(", "rtx", "call_op", ",", "const", "char", "*", "xasm", ",", "bool", "sibcall_p", ")", "{", "if", "(", "REG_P", "(", "call_op", ")", ")", "ix86_output_indirect_branch_via_reg", "(", "call_op", ",", "sib...

[ "Output", "indirect", "branch", "via", "a", "call", "and", "return", "thunk", ".", "CALL_OP", "is", "the", "branch", "target", ".", "XASM", "is", "the", "assembly", "template", "for", "CALL_OP", ".", "Branch", "is", "a", "tail", "call", "if", "SIBCALL_P", ...

[ "i386" ]

i386

ix86_output_indirect_branch

i386

CPU

GCC

241

41

1

[]

[ "<s>", "void", "X86IntelInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "uint64_t", "Address", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "OS", ")", "{", "printInstFlags", "(", "M...

[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]

[ "X86", "X86", "X86::DATA16_PREFIX", "X86::Mode16Bit", "\"\\tdata32\"", "X86" ]

X86IntelInstPrinter30

printInst

X86

CPU

LLVM

242

112

1

[]

[ "<s>", "void", "MipsInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ")", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "}", ...

[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]

[ "Mips", "Mips" ]

MipsInstPrinter18

printInst

Mips

CPU

LLVM

243

80

1

[]

[ "<s>", "static", "rtx", "loongarch_legitimize_tls_address", "(", "rtx", "loc", ")", "{", "rtx", "dest", ",", "tp", ",", "tmp", ";", "enum", "tls_model", "model", "=", "SYMBOL_REF_TLS_MODEL", "(", "loc", ")", ";", "rtx_insn", "*", "insn", ";", "switch", "("...

[ "Generate", "the", "code", "to", "access", "LOC", ",", "a", "thread-local", "SYMBOL_REF", ",", "and", "return", "its", "address", ".", "The", "return", "value", "will", "be", "both", "a", "valid", "address", "and", "a", "valid", "SET_SRC", "(", "either", ...

[ "loongarch" ]

loongarch

loongarch_legitimize_tls_address

loongarch

CPU

GCC

244

230

1

[]

[ "<s>", "int", "fp_sethi_p", "(", "rtx", "op", ")", "{", "if", "(", "GET_CODE", "(", "op", ")", "==", "CONST_DOUBLE", ")", "{", "long", "i", ";", "REAL_VALUE_TO_TARGET_SINGLE", "(", "*", "CONST_DOUBLE_REAL_VALUE", "(", "op", ")", ",", "i", ")", ";", "re...

[ "Nonzero", "if", "OP", "is", "a", "floating", "point", "constant", "which", "can", "be", "loaded", "into", "an", "integer", "register", "using", "a", "single", "sethi", "instruction", "." ]

[ "sparc", "0" ]

sparc

fp_sethi_p

sparc

CPU

GCC

245

48

1

[]

[ "<s>", "static", "opt_machine_mode", "ix86_get_mask_mode", "(", "machine_mode", "data_mode", ")", "{", "unsigned", "vector_size", "=", "GET_MODE_SIZE", "(", "data_mode", ")", ";", "unsigned", "nunits", "=", "GET_MODE_NUNITS", "(", "data_mode", ")", ";", "unsigned", ...

[ "Implemenation", "of", "targetm.vectorize.get_mask_mode", "." ]

[ "i386", "64", "32", "16", "4", "8", "1", "2" ]

i386

ix86_get_mask_mode

i386

CPU

GCC

246

115

1

[]

[ "<s>", "bool", "writeNopData", "(", "uint64_t", "Count", ",", "MCObjectWriter", "*", "OW", ")", "const", "override", "{", "if", "(", "Count", "%", "4", "!=", "0", ")", "return", "false", ";", "uint64_t", "NumNops", "=", "Count", "/", "4", ";", "for", ...

[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]

[ "Sparc", "4", "0", "4", "0", "0x01000000" ]

SparcAsmBackend1

writeNopData

Sparc

CPU

LLVM

247

56

1

[]

[ "<s>", "unsigned", "AArch64FastISel", "::", "fastMaterializeConstant", "(", "const", "Constant", "*", "C", ")", "{", "EVT", "CEVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "C", "->", "getType", "(", ")", ",", "true", ")", ";", "if", "(", "!", ...

[ "Emit", "a", "constant", "in", "a", "register", "using", "target-specific", "logic", ",", "such", "as", "constant", "pool", "loads", "." ]

[ "AArch64", "AArch64", "0", "MVT::i64", "\"Expected 64-bit pointers\"", "0", "0" ]

AArch64FastISel18

fastMaterializeConstant

AArch64

CPU

LLVM

248

167

1

[]

[ "<s>", "void", "ConvergingVLIWScheduler", "::", "initialize", "(", "ScheduleDAGMI", "*", "dag", ")", "{", "DAG", "=", "static_cast", "<", "VLIWMachineScheduler", "*", ">", "(", "dag", ")", ";", "SchedModel", "=", "DAG", "->", "getSchedModel", "(", ")", ";", ...

[ "Initialize", "the", "strategy", "after", "building", "the", "DAG", "for", "a", "new", "region", "." ]

[ "Hexagon", "\"-misched-topdown incompatible with -misched-bottomup\"" ]

HexagonMachineScheduler10

initialize

Hexagon

DSP

LLVM

249

175

1

[]

[ "<s>", "static", "BasicBlock", "::", "iterator", "tryCombine", "(", "BasicBlock", "::", "iterator", "Start", ",", "BasicBlock", "::", "iterator", "End", ")", "{", "assert", "(", "Start", "!=", "End", ")", ";", "auto", "CS", "=", "CallSite", "(", "&", "*"...

[ "Try", "to", "transform", "MI", "by", "using", "all", "of", "the", "above", "combine", "functions", "." ]

[ "TVM", "2", "1", "2" ]

TVMStoreCombine

tryCombine

TVM

Virtual ISA

LLVM

250

210

1

[]

[ "<s>", "bool", "M68kInstrInfo", "::", "isPCRelRegisterOperandLegal", "(", "const", "MachineOperand", "&", "MO", ")", "const", "{", "assert", "(", "MO", ".", "isReg", "(", ")", ")", ";", "const", "auto", "*", "MI", "=", "MO", ".", "getParent", "(", ")", ...

[ "Allow", "targets", "to", "tell", "MachineVerifier", "whether", "a", "specific", "register", "MachineOperand", "can", "be", "used", "as", "part", "of", "PC-relative", "addressing", "." ]

[ "M68k", "M68k", "M68k::getMCInstrBeads", "3", "0b011", "0b1", "0b11", "0xF", "M68kBeads::Bits1", "M68kBeads::Bits2", "M68kBeads::Bits3", "0xF0", "4" ]

M68kInstrInfo

isPCRelRegisterOperandLegal

M68k

MPU

LLVM

251

150

1

[]

[ "<s>", "const", "MCPhysReg", "*", "HexagonRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "static", "const", "MCPhysReg", "CalleeSavedRegsV3", "[", "]", "=", "{", "Hexagon", "::", "R16", ",", "Hexagon", ...

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "Hexagon", "Hexagon", "Hexagon::R16", "Hexagon::R17", "Hexagon::R18", "Hexagon::R19", "Hexagon::R20", "Hexagon::R21", "Hexagon::R22", "Hexagon::R23", "Hexagon::R24", "Hexagon::R25", "Hexagon::R26", "Hexagon::R27", "0", "Hexagon::R0", "Hexagon::R1", "Hexagon::R2", "Hexagon::R3", ...

HexagonRegisterInfo12

getCalleeSavedRegs

Hexagon

DSP

LLVM

252

220

1

[]

[ "<s>", "const", "uint32_t", "*", "MipsRegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", ")", "const", "{", "const", "MipsSubtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "...

[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]

[ "Mips", "Mips", "Mips", "Mips" ]

MipsRegisterInfo (2)1

getCallPreservedMask

Mips

CPU

LLVM

253

91

1

[]

[ "<s>", "bool", "XCoreTargetLowering", "::", "isLegalAddressingMode", "(", "const", "AddrMode", "&", "AM", ",", "Type", "*", "Ty", ")", "const", "{", "if", "(", "Ty", "->", "getTypeID", "(", ")", "==", "Type", "::", "VoidTyID", ")", "return", "AM", ".", ...

[ "isLegalAddressingMode", "-", "Return", "true", "if", "the", "addressing", "mode", "represented", "by", "AM", "is", "legal", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]

[ "XCore", "XCore", "0", "4", "0", "4", "0", "1", "0", "1", "0", "2", "3", "0", "2", "0", "0", "4", "0" ]

XCoreISelLowering19

isLegalAddressingMode

XCore

MPU

LLVM

254

213

1

[]

[ "<s>", "void", "AMDGPUPassConfig", "::", "addCodeGenPrepare", "(", ")", "{", "const", "AMDGPUTargetMachine", "&", "TM", "=", "getAMDGPUTargetMachine", "(", ")", ";", "const", "AMDGPUSubtarget", "&", "ST", "=", "*", "TM", ".", "getSubtargetImpl", "(", ")", ";",...

[ "Add", "pass", "to", "prepare", "the", "LLVM", "IR", "for", "code", "generation", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU" ]

AMDGPUTargetMachine12

addCodeGenPrepare

AMDGPU

GPU

LLVM

255

71

1

[]

[ "<s>", "static", "void", "arm_emit_multi_reg_pop", "(", "unsigned", "long", "saved_regs_mask", ")", "{", "int", "num_regs", "=", "0", ";", "int", "i", ",", "j", ";", "rtx", "par", ";", "rtx", "dwarf", "=", "NULL_RTX", ";", "rtx", "tmp", ",", "reg", ";"...

[ "Generate", "and", "emit", "an", "insn", "pattern", "that", "we", "will", "recognize", "as", "a", "pop_multi", ".", "SAVED_REGS_MASK", "shows", "which", "registers", "need", "to", "be", "restored", ".", "Unfortunately", ",", "since", "this", "insn", "does", ...

[ "arm", "0", "1", "1", "0", "0", "1", "16", "1", "0", "1", "0", "0", "4", "1", "0", "0", "0", "1", "1", "4", "1", "0" ]

arm4

arm_emit_multi_reg_pop

arm

CPU

GCC

256

392

1

[]

[ "<s>", "unsigned", "MipsTargetLowering", "::", "getVectorTypeBreakdownForCallingConv", "(", "LLVMContext", "&", "Context", ",", "CallingConv", "::", "ID", "CC", ",", "EVT", "VT", ",", "EVT", "&", "IntermediateVT", ",", "unsigned", "&", "NumIntermediates", ",", "MV...

[ "Certain", "targets", "such", "as", "MIPS", "require", "that", "some", "types", "such", "as", "vectors", "are", "always", "broken", "down", "into", "scalars", "in", "some", "contexts", "." ]

[ "Mips", "Mips" ]

MipsISelLowering (2)4

getVectorTypeBreakdownForCallingConv

Mips

CPU

LLVM

257

82

1

[]

[ "<s>", "bool", "SystemZXPLINKFrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "MutableArrayRef", "<", "CalleeSavedInfo", ">", "CSI", ",", "const", "TargetRegisterInfo", "*...

[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...

[ "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ", "0", "SystemZ::FP64BitRegClass", "SystemZ::FP64BitRegClass", "SystemZ::VR128BitRegClass", "SystemZ::VR128BitRegClass", "SystemZ::GPRRegs", "20", "SystemZ::LG", "0", "SystemZ::LMG", "0" ]

SystemZFrameLowering53

restoreCalleeSavedRegisters

SystemZ

CPU

LLVM

258

471

1

[]

[ "<s>", "void", "DLXPassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "createDLXDelaySlotFillerPass", "(", "getDLXTargetMachine", "(", ")", ")", ")", ";", "}", "</s>" ]

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "DLX", "DLX", "DLX", "DLX" ]

DLXTargetMachine

addPreEmitPass

DLX

CPU

LLVM

259

18

1

[]

[ "<s>", "static", "void", "sh_canonicalize_comparison", "(", "int", "*", "code", ",", "rtx", "*", "op0", ",", "rtx", "*", "op1", ",", "bool", "op0_preserve_value", ")", "{", "enum", "rtx_code", "tmp_code", "=", "(", "enum", "rtx_code", ")", "*", "code", "...

[ "This", "function", "implements", "the", "canonicalize_comparison", "target", "hook", ".", "This", "wrapper", "around", "the", "internally", "used", "sh_canonicalize_comparison", "function", "is", "needed", "to", "do", "the", "enum", "rtx_code", "<", "-", ">", "in...

[ "sh" ]

sh

sh_canonicalize_comparison

sh

CPU

GCC

260

55

1

[]

[ "<s>", "tree", "aarch64_fold_builtin", "(", "tree", "fndecl", ",", "int", "n_args", "ATTRIBUTE_UNUSED", ",", "tree", "*", "args", ",", "bool", "ignore", "ATTRIBUTE_UNUSED", ")", "{", "int", "fcode", "=", "DECL_FUNCTION_CODE", "(", "fndecl", ")", ";", "tree", ...

[ "Implement", "TARGET_FOLD_BUILTIN", "." ]

[ "aarch64", "2", "0", "2", "2", "2", "0" ]

aarch64-builtins4

aarch64_fold_builtin

aarch64

CPU

GCC

261

116

1

[]

[ "<s>", "void", "MSP430InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const"...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "MSP430", "MSP430", "MSP430::GR16RegClass", "MSP430::MOV16rm", "0", "MSP430::GR8RegClass", "MSP430::MOV8rm", "0", "\"Cannot store this register to stack slot!\"" ]

MSP430InstrInfo

loadRegFromStackSlot

MSP430

MPU

LLVM

262

207

1

[]

[ "<s>", "ScheduleDAGInstrs", "*", "createPostMachineScheduler", "(", "MachineSchedContext", "*", "C", ")", "const", "override", "{", "ScheduleDAGMI", "*", "DAG", "=", "createGenericSchedPostRA", "(", "C", ")", ";", "const", "GCNSubtarget", "&", "ST", "=", "C", "-...

[ "Similar", "to", "createMachineScheduler", "but", "used", "when", "postRA", "machine", "scheduling", "is", "enabled", "." ]

[ "AMDGPU" ]

AMDGPUTargetMachine45

createPostMachineScheduler

AMDGPU

GPU

LLVM

263

79

1

[]

[ "<s>", "void", "create_regs_rtx", "(", "void", ")", "{", "ix_reg", "=", "gen_rtx_REG", "(", "HImode", ",", "HARD_X_REGNUM", ")", ";", "iy_reg", "=", "gen_rtx_REG", "(", "HImode", ",", "HARD_Y_REGNUM", ")", ";", "d_reg", "=", "gen_rtx_REG", "(", "HImode", "...

[ "Reload", "and", "register", "operations", "." ]

[ "m68hc11" ]

m68hc111

create_regs_rtx

m68hc11

MPU

GCC

264

81

1

[]

[ "<s>", "bool", "Mips16FrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRe...

[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...

[ "Mips", "Mips" ]

Mips16FrameLowering

restoreCalleeSavedRegisters

Mips

CPU

LLVM

265

35

1

[]

[ "<s>", "bool", "ARMTargetLowering", "::", "isCheapToSpeculateCttz", "(", ")", "const", "{", "return", "Subtarget", "->", "hasV6T2Ops", "(", ")", ";", "}", "</s>" ]

[ "Return", "true", "if", "it", "is", "cheap", "to", "speculate", "a", "call", "to", "intrinsic", "cttz", "." ]

[ "ARM", "ARM" ]

ARMISelLowering (2)2

isCheapToSpeculateCttz

ARM

CPU

LLVM

266

16

1

[]

[ "<s>", "bool", "AMDGPUPromoteAlloca", "::", "doInitialization", "(", "Module", "&", "M", ")", "{", "Mod", "=", "&", "M", ";", "return", "false", ";", "}", "</s>" ]

[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]

[ "R600" ]

AMDGPUPromoteAlloca

doInitialization

R600

GPU

LLVM

267

19

1

[]

[ "<s>", "EVT", "PPCTargetLowering", "::", "getOptimalMemOpType", "(", "const", "MemOp", "&", "Op", ",", "const", "AttributeList", "&", "FuncAttributes", ")", "const", "{", "if", "(", "getTargetMachine", "(", ")", ".", "getOptLevel", "(", ")", "!=", "CodeGenOpt"...

[ "It", "returns", "EVT", ":", ":Other", "if", "the", "type", "should", "be", "determined", "using", "generic", "target-independent", "logic", "." ]

[ "PowerPC", "PPC", "32", "64", "32", "MVT::v4f64", "16", "16", "MVT::v4i32", "PPC", "MVT::i64", "MVT::i32" ]

PPCISelLowering101

getOptimalMemOpType

PowerPC

CPU

LLVM

268

168

1

[]

[ "<s>", "static", "void", "ia64_setup_incoming_varargs", "(", "CUMULATIVE_ARGS", "*", "cum", ",", "enum", "machine_mode", "mode", ",", "tree", "type", ",", "int", "*", "pretend_size", ",", "int", "second_time", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATIVE_ARGS", "next...

[ "Do", "any", "needed", "setup", "for", "a", "variadic", "function", ".", "CUM", "has", "not", "been", "updated", "for", "the", "last", "named", "argument", "which", "has", "type", "TYPE", "and", "mode", "MODE", ".", "We", "generate", "the", "actual", "sp...

[ "ia64", "1" ]

ia643

ia64_setup_incoming_varargs

ia64

CPU

GCC

269

77

1

[]

[ "<s>", "static", "void", "xstormy16_asm_init_sections", "(", "void", ")", "{", "bss100_section", "=", "get_unnamed_section", "(", "SECTION_WRITE", "|", "SECTION_BSS", ",", "output_section_asm_op", ",", "\"\\t.section \\\".bss_below100\\\",\\\"aw\\\",@nobits\"", ")", ";", "}...

[ "Implement", "TARGET_ASM_INIT_SECTIONS", "." ]

[ "stormy16", "\"\\t.section \\\".bss_below100\\\",\\\"aw\\\",@nobits\"" ]

stormy16

xstormy16_asm_init_sections

stormy16

CPU

GCC

270

21

1

[]

[ "<s>", "bool", "RISCVInstrInfo", "::", "isAsCheapAsAMove", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "const", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "break", ...

[ "Return", "true", "if", "the", "instruction", "is", "as", "cheap", "as", "a", "move", "instruction", "." ]

[ "RISCV", "RISCV", "RISCV::FSGNJ_D", "RISCV::FSGNJ_S", "RISCV::FSGNJ_H", "1", "2", "1", "2", "RISCV::ADDI", "RISCV::ORI", "RISCV::XORI", "1", "1", "RISCV::X0", "2", "2", "0" ]

RISCVInstrInfo22

isAsCheapAsAMove

RISCV

CPU

LLVM

271

170

1

[]

[ "<s>", "virtual", "EVT", "getSetCCResultType", "(", "LLVMContext", "&", ",", "EVT", ")", "const", "LLVM_OVERRIDE", "{", "return", "MVT", "::", "i32", ";", "}", "</s>" ]

[ "Return", "the", "value", "type", "to", "use", "for", "ISD", ":", ":SETCC", "." ]

[ "SystemZ", "MVT::i32" ]

SystemZISelLowering11

getSetCCResultType

SystemZ

CPU

LLVM

272

18

1

[]

[ "<s>", "void", "ARMBaseRegisterInfo", "::", "resolveFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "BaseReg", ",", "int64_t", "Offset", ")", "const", "{", "MachineInstr", "&", "MI", "=", "*", "I", ";", "MachineBasicBlock", "&", ...

[ "Resolve", "a", "frame", "index", "operand", "of", "an", "instruction", "to", "reference", "the", "indicated", "base", "register", "plus", "offset", "instead", "." ]

[ "ARM", "ARM", "ARM", "ARM", "0", "\"This resolveFrameIndex does not support Thumb1!\"", "\"Instr doesn't have FrameIndex operand!\"", "ARM", "\"Unable to resolve frame index!\"" ]

ARMBaseRegisterInfo1

resolveFrameIndex

ARM

CPU

LLVM

273

183

1

[]

[ "<s>", "void", "visium_expand_copysign", "(", "rtx", "*", "operands", ",", "enum", "machine_mode", "mode", ")", "{", "rtx", "op0", "=", "operands", "[", "0", "]", ";", "rtx", "op1", "=", "operands", "[", "1", "]", ";", "rtx", "op2", "=", "operands", ...

[ "Expand", "a", "copysign", "of", "OPERANDS", "in", "MODE", "." ]

[ "visium", "0", "1", "2", "0x7fffffff" ]

visium4

visium_expand_copysign

visium

Virtual ISA

GCC

274

255

1

[]

[ "<s>", "static", "bool", "frv_sort_insn_group_1", "(", "enum", "frv_insn_group", "group", ",", "unsigned", "int", "lower_slot", ",", "unsigned", "int", "upper_slot", ",", "unsigned", "int", "issued", ",", "unsigned", "int", "num_insns", ",", "state_t", "state", ...

[ "Subroutine", "of", "frv_sort_insn_group", ".", "We", "are", "trying", "to", "sort", "frv_packet.groups", "[", "GROUP", "]", ".sorted", "[", "0", "...", "NUM_INSNS-1", "]", "into", "assembly", "language", "order", ".", "We", "have", "already", "picked", "a", ...

[ "frv", "1", "1", "0", "1", "0", "1", "1", "1", "1" ]

frv

frv_sort_insn_group_1

frv

VLIW

GCC

275

195

1

[]

[ "<s>", "rtx", "c4x_operand_subword", "(", "rtx", "op", ",", "int", "i", ",", "int", "validate_address", ",", "enum", "machine_mode", "mode", ")", "{", "if", "(", "mode", "!=", "HImode", "&&", "mode", "!=", "HFmode", ")", "fatal_insn", "(", "\"c4x_operand_s...

[ "This", "is", "similar", "to", "operand_subword", "but", "allows", "autoincrement", "addressing", "." ]

[ "c4x", "\"c4x_operand_subword: invalid mode\"", "\"c4x_operand_subword: invalid operand\"", "0", "0", "0", "\"c4x_operand_subword: invalid autoincrement\"", "\"c4x_operand_subword: invalid address\"", "\"c4x_operand_subword: address not offsettable\"" ]

c4x1

c4x_operand_subword

c4x

DSP

GCC

276

210

1

[]

[ "<s>", "void", "x86_output_aligned_bss", "(", "FILE", "*", "file", ",", "tree", "decl", ",", "const", "char", "*", "name", ",", "unsigned", "HOST_WIDE_INT", "size", ",", "unsigned", "align", ")", "{", "if", "(", "(", "ix86_cmodel", "==", "CM_MEDIUM", "||",...

[ "Utility", "function", "for", "targets", "to", "use", "in", "implementing", "ASM_OUTPUT_ALIGNED_BSS", "." ]

[ "i386", "\".lbss\"", "0", "1" ]

i386

x86_output_aligned_bss

i386

CPU

GCC

277

105

1

[]

[ "<s>", "bool", "ARMTargetLowering", "::", "getPostIndexedAddressParts", "(", "SDNode", "*", "N", ",", "SDNode", "*", "Op", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ",", "ISD", "::", "MemIndexedMode", "&", "AM", ",", "SelectionDAG", "&", ...

[ "Returns", "true", "by", "value", ",", "base", "pointer", "and", "offset", "pointer", "and", "addressing", "mode", "by", "reference", "if", "this", "node", "can", "be", "combined", "with", "a", "load", "/", "store", "to", "form", "a", "post-indexed", "load...

[ "ARM", "ARM", "ISD::MemIndexedMode", "ISD::SEXTLOAD", "ARM", "ISD::POST_INC", "ISD::POST_DEC" ]

ARMISelLowering109

getPostIndexedAddressParts

ARM

CPU

LLVM

278

199

1

[]

[ "<s>", "virtual", "void", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "MCInst", "&", "Res", ")", "const", "{", "assert", "(", "!", "\"Not implemented\"", ")", ";", "}", "</s>" ]

[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]

[ "R600", "\"Not implemented\"" ]

AMDGPUAsmBackend16

relaxInstruction

R600

GPU

LLVM

279

22

1

[]

[ "<s>", "static", "void", "alpha_setup_incoming_varargs", "(", "cumulative_args_t", "pcum", ",", "const", "function_arg_info", "&", "arg", ",", "int", "*", "pretend_size", ",", "int", "no_rtl", ")", "{", "CUMULATIVE_ARGS", "cum", "=", "*", "get_cumulative_args", "(...

[ "Perform", "any", "needed", "actions", "needed", "for", "a", "function", "that", "is", "receiving", "a", "variable", "number", "of", "arguments", "." ]

[ "alpha", "6", "1", "7", "6", "6", "6", "3", "3", "1", "6", "1", "16", "2", "1", "16", "32", "12" ]

alpha

alpha_setup_incoming_varargs

alpha

MPU

GCC

280

270

1

[]

[ "<s>", "void", "visium_expand_copysign", "(", "rtx", "*", "operands", ",", "enum", "machine_mode", "mode", ")", "{", "rtx", "dest", "=", "operands", "[", "0", "]", ";", "rtx", "op0", "=", "operands", "[", "1", "]", ";", "rtx", "op1", "=", "operands", ...

[ "Expand", "a", "copysign", "of", "OPERANDS", "in", "MODE", "." ]

[ "visium", "0", "1", "2", "0x7fffffff" ]

visium3

visium_expand_copysign

visium

Virtual ISA

GCC

281

258

1

[]

[ "<s>", "unsigned", "ARMTargetLowering", "::", "getExceptionSelectorRegister", "(", "const", "Constant", "*", "PersonalityFn", ")", "const", "{", "return", "Subtarget", "->", "useSjLjEH", "(", ")", "?", "ARM", "::", "NoRegister", ":", "ARM", "::", "R1", ";", "}...

[ "If", "a", "physical", "register", ",", "this", "returns", "the", "register", "that", "receives", "the", "exception", "typeid", "on", "entry", "to", "a", "landing", "pad", "." ]

[ "ARM", "ARM", "ARM::NoRegister", "ARM::R1" ]

ARMISelLowering (2)2

getExceptionSelectorRegister

ARM

CPU

LLVM

282

28

1

[]

[ "<s>", "void", "NVPTXFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "if", "(", "MF", ".", "getFrameInfo", "(", ")", "->", "hasStackObjects", "(", ")", ")", "{", "assert", "(...

[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]

[ "NVPTX", "NVPTX", "\"Shrink-wrapping not yet supported\"", "NVPTX", "NVPTX::cvta_local_yes_64", "NVPTX::cvta_local_yes", "NVPTX::MOV_DEPOT_ADDR_64", "NVPTX::MOV_DEPOT_ADDR", "NVPTX::VRFrame", "NVPTX::VRFrame", "NVPTX::VRFrameLocal", "NVPTX::VRFrameLocal" ]

NVPTXFrameLowering (2)

emitPrologue

NVPTX

GPU

LLVM

283

211

1

[]

[ "<s>", "Register", "getScratchRSrcReg", "(", ")", "const", "{", "return", "ScratchRSrcReg", ";", "}", "</s>" ]

[ "Returns", "the", "physical", "register", "reserved", "for", "use", "as", "the", "resource", "descriptor", "for", "scratch", "accesses", "." ]

[ "AMDGPU" ]

SIMachineFunctionInfo (2)2

getScratchRSrcReg

AMDGPU

GPU

LLVM

284

10

1

[]

[ "<s>", "MVT", "getPointerTy", "(", "const", "DataLayout", "&", "DL", ",", "uint32_t", "AS", "=", "0", ")", "const", "override", "{", "return", "MVT", "::", "getIntegerVT", "(", "64", ")", ";", "}", "</s>" ]

[ "Return", "the", "pointer", "type", "for", "the", "given", "address", "space", ",", "defaults", "to", "the", "pointer", "type", "from", "the", "data", "layout", "." ]

[ "AArch64", "0", "MVT::getIntegerVT", "64" ]

AArch64ISelLowering (2)1

getPointerTy

AArch64

CPU

LLVM

285

25

1

[]

[ "<s>", "bool", "tilepro_emit_setcc", "(", "rtx", "operands", "[", "]", ",", "machine_mode", "cmp_mode", ")", "{", "return", "tilepro_emit_setcc_internal", "(", "operands", "[", "0", "]", ",", "GET_CODE", "(", "operands", "[", "1", "]", ")", ",", "operands", ...

[ "Implement", "cstore", "patterns", "." ]

[ "tilepro", "0", "1", "2", "3" ]

tilepro

tilepro_emit_setcc

tilepro

VLIW

GCC

286

42

1

[]

[ "<s>", "BitVector", "TLCS900RegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getT...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "TLCS900", "TLCS900", "TLCS900::PCB", "TLCS900::SPB", "TLCS900::SRB", "TLCS900::CGB", "TLCS900::PCW", "TLCS900::SPW", "TLCS900::SRW", "TLCS900::CGW", "TLCS900::FPW" ]

TLCS900RegisterInfo

getReservedRegs

TLCS900

MPU

LLVM

287

129

1

[]

[ "<s>", "bool", "isMachineVerifierClean", "(", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]

[ "Returns", "true", "if", "the", "target", "is", "expected", "to", "pass", "all", "machine", "verifier", "checks", "." ]

[ "X86" ]

X86TargetMachine11

isMachineVerifierClean

X86

CPU

LLVM

288

11

1

[]

[ "<s>", "void", "RISCVAsmBackend", "::", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", "...

[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]

[ "RISCV", "RISCV", "7", "8", "\"Invalid fixup offset!\"", "0", "4", "8", "0xff" ]

RISCVAsmBackend25

applyFixup

RISCV

CPU

LLVM

289

156

1

[]

[ "<s>", "static", "void", "avr_conditional_register_usage", "(", "void", ")", "{", "if", "(", "AVR_TINY", ")", "{", "const", "int", "tiny_reg_alloc_order", "[", "]", "=", "{", "24", ",", "25", ",", "22", ",", "23", ",", "30", ",", "31", ",", "26", ","...

[ "Implement", "`", "TARGET_CONDITIONAL_REGISTER_USAGE", "'", "." ]

[ "avr", "24", "25", "22", "23", "30", "31", "26", "27", "28", "29", "21", "20", "19", "18", "16", "17", "32", "33", "34", "35", "15", "14", "13", "12", "11", "10", "9", "8", "7", "6", "5", "4", "3", "2", "1", "0", "0", "17", "1", "1", ...

avr

avr_conditional_register_usage

avr

MPU

GCC

290

198

1

[]

[ "<s>", "static", "tree", "ix86_builtin_tm_store", "(", "tree", "type", ")", "{", "if", "(", "TREE_CODE", "(", "type", ")", "==", "VECTOR_TYPE", ")", "{", "switch", "(", "tree_to_uhwi", "(", "TYPE_SIZE", "(", "type", ")", ")", ")", "{", "case", "64", ":...

[ "Return", "the", "builtin", "decl", "needed", "to", "store", "a", "vector", "of", "TYPE", "." ]

[ "i386", "64", "128", "256" ]

i3864

ix86_builtin_tm_store

i386

CPU

GCC

291

62

1

[]

[ "<s>", "bool", "OptimizeLEAPass", "::", "isReplaceable", "(", "const", "MachineInstr", "&", "First", ",", "const", "MachineInstr", "&", "Last", ",", "int64_t", "&", "AddrDispShift", ")", "const", "{", "assert", "(", "isLEA", "(", "First", ")", "&&", "isLEA",...

[ "Check", "whether", "metadata", "is", "replaceable", "." ]

[ "X86", "\"The function works only with LEA instructions\"", "0", "0", "1", "1", "0", "X86II::getMemoryOperandNo", "0", "X86II::getOperandBias", "X86::AddrBaseReg", "0", "X86::AddrBaseReg", "X86::AddrDisp", "32", "X86::AddrDisp" ]

X86OptimizeLEAs

isReplaceable

X86

CPU

LLVM

292

280

1

[]

[ "<s>", "static", "enum", "flt_eval_method", "ix86_get_excess_precision", "(", "enum", "excess_precision_type", "type", ")", "{", "switch", "(", "type", ")", "{", "case", "EXCESS_PRECISION_TYPE_FAST", ":", "return", "FLT_EVAL_METHOD_PROMOTE_TO_FLOAT", ";", "case", "EXCES...

[ "Set", "the", "value", "of", "FLT_EVAL_METHOD", "in", "float.h", ".", "When", "using", "only", "the", "FPU", ",", "assume", "that", "the", "fpcw", "is", "set", "to", "extended", "precision", ";", "when", "using", "only", "SSE", ",", "rounding", "is", "co...

[ "i386" ]

i3861

ix86_get_excess_precision

i386

CPU

GCC

293

85

1

[]

[ "<s>", "bool", "SystemZAsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "StringRef", "IDVal", "=", "DirectiveID", ".", "getIdentifier", "(", ")", ";", "if", "(", "IDVal", "==", "\".insn\"", ")", "return", "ParseDirectiveInsn", "(", ...

[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]

[ "SystemZ", "SystemZ", "\".insn\"" ]

SystemZAsmParser (2)1

ParseDirective

SystemZ

CPU

LLVM

294

38

1

[]

[ "<s>", "void", "print", "(", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\" iteration \"", "<<", "IterCnt", "<<", "'\\n'", ";", ")", ";", "}", "</s>" ]

[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]

[ "AMDGPU", "\" iteration \"" ]

SIInsertWaitcnts12

print

AMDGPU

GPU

LLVM

295

20

1

[]

[ "<s>", "static", "void", "loongarch_emit_int_compare", "(", "enum", "rtx_code", "*", "code", ",", "rtx", "*", "op0", ",", "rtx", "*", "op1", ")", "{", "static", "const", "enum", "rtx_code", "mag_comparisons", "[", "]", "[", "2", "]", "=", "{", "{", "LE...

[ "Convert", "a", "comparison", "into", "something", "that", "can", "be", "used", "in", "a", "branch", ".", "On", "entry", ",", "*", "OP0", "and", "*", "OP1", "are", "the", "values", "being", "compared", "and", "*", "CODE", "is", "the", "code", "used", ...

[ "loongarch", "2", "0", "0", "1", "1", "1" ]

loongarch1

loongarch_emit_int_compare

loongarch

CPU

GCC

296

299

1

[]

[ "<s>", "bool", "TPCMCInstrInfo", "::", "isPredicated", "(", "MCInstrInfo", "const", "&", "MCII", ",", "MCInst", "const", "&", "MCI", ")", "{", "return", "TPCII", "::", "getIsPredicated", "(", "getDesc", "(", "MCII", ",", "MCI", ")", ")", ";", "}", "</s>"...

[ "Returns", "true", "if", "the", "instruction", "is", "already", "predicated", "." ]

[ "TPC", "TPC", "TPC" ]

TPCMCInstrInfo

isPredicated

TPC

Virtual ISA

LLVM

297

30

1

[]

[ "<s>", "void", "Z80oldFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MI", "=", "MBB", ".", "begin", "(", ")", ";", "DebugLoc", "DL", ";...

[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]

[ "Z80old", "Z80old", "Z80old::HL", "1", "Z80old::LD16ri", "Z80old::CALL16i", "\"_frameset\"", "Z80old::CALL16i", "\"_frameset0\"", "Z80old::PUSH16r", "Z80old::LD16ri", "0", "Z80old::ADD16SP", "0" ]

Z80oldFrameLowering

emitPrologue

Z80old

MPU

LLVM

298

318

1

[]

[ "<s>", "static", "rtx", "save_gprs", "(", "rtx", "base", ",", "int", "offset", ",", "int", "first", ",", "int", "last", ")", "{", "rtx", "addr", ",", "insn", ",", "note", ";", "int", "i", ";", "addr", "=", "plus_constant", "(", "base", ",", "offset...

[ "Generate", "insn", "to", "save", "registers", "FIRST", "to", "LAST", "into", "the", "register", "save", "area", "located", "at", "offset", "OFFSET", "relative", "to", "register", "BASE", "." ]

[ "s390", "1", "1", "6", "0", "0", "0", "0", "6", "6", "0", "0", "0", "0", "1", "1", "6", "6", "6", "6", "1", "0", "0", "0", "0", "1", "1" ]

s3903

save_gprs

s390

MPU

GCC

299

404

1

[]