docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "TargetLoweringObjectFile", "*", "getObjFileLowering", "(", ")", "const", "override", "{", "return", "TLOF", ".", "get", "(", ")", ";", "}", "</s>" ]	[ "Return", "information", "about", "object", "file", "lowering", "." ]	[ "P2" ]	P2TargetMachine	getObjFileLowering	P2	MPU	LLVM	10,600	16	1	[]
[ "<s>", "bool", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "uint64_t", "&", "ErrorInfo", ",", "bool", "MatchingInlineAsm", ")", "override", "{", "MCInst", "I...	[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]	[ "WebAssembly", "WebAssembly::GetDefaultP2AlignAny", "1U", "0", "1", "WebAssembly::getWasm64Opcode", "0", "0", "\"Expected missing features\"", "128", "\"instruction requires:\"", "0", "\"invalid instruction\"", "\"ambiguous instruction\"", "0ULL", "\"too few operands for instruction\""...	WebAssemblyAsmParser13	MatchAndEmitInstruction	WebAssembly	Virtual ISA	LLVM	10,601	408	1	[]
[ "<s>", "bool", "XCoreAsmPrinter", "::", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpNum", ",", "const", "char", "", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "ExtraCode", "&&", "ExtraCode", "["...	[ "Print", "the", "specified", "operand", "of", "MI", ",", "an", "INLINEASM", "instruction", ",", "using", "the", "specified", "assembler", "variant", "as", "an", "address", "." ]	[ "XCore", "XCore", "0", "1" ]	XCoreAsmPrinter10	PrintAsmMemoryOperand	XCore	MPU	LLVM	10,602	69	1	[]
[ "<s>", "bool", "MBlazeTargetMachine", "::", "addPreEmitPass", "(", "PassManagerBase", "&", "PM", ")", "{", "PM", ".", "add", "(", "createMBlazeDelaySlotFillerPass", "(", "*", "this", ")", ")", ";", "return", "true", ";", "}", "</s>" ]	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "MBlaze", "MBlaze", "MBlaze" ]	MBlazeTargetMachine12	addPreEmitPass	MBlaze	MPU	LLVM	10,603	25	1	[]
[ "<s>", "static", "rtx", "arm_expand_unop_builtin", "(", "enum", "insn_code", "icode", ",", "tree", "arglist", ",", "rtx", "target", ",", "int", "do_load", ")", "{", "rtx", "pat", ";", "tree", "arg0", "=", "TREE_VALUE", "(", "arglist", ")", ";", "rtx", "o...	[ "Subroutine", "of", "arm_expand_builtin", "to", "take", "care", "of", "unop", "insns", "." ]	[ "arm", "0", "0", "1", "0", "1", "0" ]	arm3	arm_expand_unop_builtin	arm	CPU	GCC	10,604	213	1	[]
[ "<s>", "void", "pop", "(", ")", "{", "Set", ".", "erase", "(", "front", "(", ")", ")", ";", "Uses", ".", "pop", "(", ")", ";", "}", "</s>" ]	[ "Pop", "the", "previous", "solver", "state", "." ]	[ "Hexagon" ]	BitTracker17	pop	Hexagon	DSP	LLVM	10,605	21	1	[]
[ "<s>", "TargetLowering", "::", "ConstraintType", "DCPU16TargetLowering", "::", "getConstraintType", "(", "const", "std", "::", "string", "&", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", "(",...	[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]	[ "Dcpu16", "DCPU16", "1", "0" ]	Dcpu16ISelLowering	getConstraintType	Dcpu16	CPU	LLVM	10,606	56	1	[]
[ "<s>", "SDValue", "SparcTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVe...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "Sparc", "Sparc", "ISD::OutputArg", "16", "Sparc", "4", "1", "0", "\"Can only return in registers!\"", "1", "8", "Sparc", "Sparc", "\"sret virtual register not created in the entry block\"", "SP::I0", "1", "SP::I0", "12", "0", "1", "MVT::i32", "SPISD::RET_FLAG", "MVT::Oth...	SparcISelLowering1	LowerReturn	Sparc	CPU	LLVM	10,607	405	1	[]
[ "<s>", "static", "bool", "avr_reg_ok_for_pgm_addr", "(", "rtx", "reg", ",", "bool", "strict", ")", "{", "gcc_assert", "(", "REG_P", "(", "reg", ")", ")", ";", "if", "(", "strict", ")", "{", "return", "REGNO", "(", "reg", ")", "==", "REG_Z", ";", "}",...	[ "Helper", "for", "following", "function", "." ]	[ "avr" ]	avr	avr_reg_ok_for_pgm_addr	avr	MPU	GCC	10,608	55	1	[]
[ "<s>", "sbitmap", "rs6000_get_separate_components", "(", "void", ")", "{", "rs6000_stack_t", "*", "info", "=", "rs6000_stack_info", "(", ")", ";", "if", "(", "WORLD_SAVE_P", "(", "info", ")", ")", "return", "NULL", ";", "gcc_assert", "(", "!", "(", "info", ...	[ "Implement", "TARGET_SHRINK_WRAP_GET_SEPARATE_COMPONENTS", "." ]	[ "rs6000", "64", "4", "8", "8", "32", "0x8000", "0x7fff", "1", "64", "0x8000", "0x7fff", "0x8000", "0x7fff", "0", "2" ]	rs6000-logue	rs6000_get_separate_components	rs6000	CPU	GCC	10,609	426	1	[]
[ "<s>", "static", "bool", "riscv_classify_address", "(", "struct", "riscv_address_info", "*", "info", ",", "rtx", "x", ",", "machine_mode", "mode", ",", "bool", "strict_p", ")", "{", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "REG", ":", ...	[ "Return", "true", "if", "X", "is", "a", "valid", "address", "for", "machine", "mode", "MODE", ".", "If", "it", "is", ",", "fill", "in", "INFO", "appropriately", ".", "STRICT_P", "is", "true", "if", "REG_OK_STRICT", "is", "in", "effect", "." ]	[ "riscv", "0", "1", "0", "1" ]	riscv1	riscv_classify_address	riscv	CPU	GCC	10,610	241	1	[]
[ "<s>", "MachineBasicBlock", "", "RISCVTargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "", "BB", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llv...	[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]	[ "RISCV", "RISCV", "\"Unexpected instr type to insert\"", "RISCV::ReadCycleWide", "\"ReadCycleWrite is only to be used on riscv32\"", "RISCV::Select_GPR_Using_CC_GPR", "RISCV::Select_FPR32_Using_CC_GPR", "RISCV::Select_FPR64_Using_CC_GPR", "RISCV::BuildPairF64Pseudo", "RISCV::SplitF64Pseudo" ]	RISCVISelLowering11	EmitInstrWithCustomInserter	RISCV	CPU	LLVM	10,611	108	1	[]
[ "<s>", "Value", "", "AArch64TargetLowering", "::", "emitLoadLinked", "(", "IRBuilder", "<", ">", "&", "Builder", ",", "Value", "", "Addr", ",", "AtomicOrdering", "Ord", ")", "const", "{", "Module", "*", "M", "=", "Builder", ".", "GetInsertBlock", "(", ")...	[ "Perform", "a", "load-linked", "operation", "on", "Addr", ",", "returning", "a", "``", "Value", "*", "''", "with", "the", "corresponding", "pointee", "type", "." ]	[ "AArch64", "AArch64", "128", "Intrinsic::ID", "Intrinsic::aarch64_ldaxp", "Intrinsic::aarch64_ldxp", "Intrinsic::getDeclaration", "\"lohi\"", "0", "\"lo\"", "1", "\"hi\"", "\"lo64\"", "\"hi64\"", "64", "\"val64\"", "Intrinsic::ID", "Intrinsic::aarch64_ldaxr", "Intrinsic::aarch64_...	AArch64ISelLowering (2)3	emitLoadLinked	AArch64	CPU	LLVM	10,612	346	1	[]
[ "<s>", "void", "AArch64RegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "...	[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]	[ "AArch64", "AArch64", "0", "\"Cannot deal with nonzero SPAdj yet\"", "AArch64", "AArch64", "0", "1", "0", "1", "1", "1", "AArch64", "AArch64", "AArch64::ADDxxi_lsl0_s", "0", "0xfff", "1", "0", "0", "AArch64::GPR64RegClass", "0", "0", "\"Unexpected negative offset from S...	AArch64RegisterInfo20	eliminateFrameIndex	AArch64	CPU	LLVM	10,613	478	1	[]
[ "<s>", "const", "MCSection", "*", "X86ELFMCAsmInfo", "::", "getNonexecutableStackSection", "(", "MCContext", "&", "Ctx", ")", "const", "{", "return", "Ctx", ".", "getELFSection", "(", "\".note.GNU-stack\"", ",", "ELF", "::", "SHT_PROGBITS", ",", "0", ",", "Secti...	[ "Targets", "can", "implement", "this", "method", "to", "specify", "a", "section", "to", "switch", "to", "if", "the", "translation", "unit", "does", "n't", "have", "any", "trampolines", "that", "require", "an", "executable", "stack", "." ]	[ "X86", "X86", "\".note.GNU-stack\"", "0" ]	X86MCAsmInfo	getNonexecutableStackSection	X86	CPU	LLVM	10,614	34	1	[]
[ "<s>", "void", "MCS51PassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "&", "BranchRelaxationPassID", ")", ";", "}", "</s>" ]	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "MCS51", "MCS51" ]	MCS51TargetMachine	addPreEmitPass	MCS51	MPU	LLVM	10,615	14	1	[]
[ "<s>", "bool", "AArch64AsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "const", "MCObjectFileInfo", "::", "Environment", "Format", "=", "getContext", "(", ")", ".", "getObjectFileInfo", "(", ")", "->", "getObjectFileType", "(", ")", ...	[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]	[ "AArch64", "AArch64", "\".arch\"", "\".cpu\"", "\".tlsdesccall\"", "\".ltorg\"", "\".pool\"", "\".unreq\"", "\".inst\"", "\".cfi_negate_ra_state\"", "\".cfi_b_key_frame\"", "\".arch_extension\"" ]	AArch64AsmParser (2)2	ParseDirective	AArch64	CPU	LLVM	10,616	197	1	[]
[ "<s>", "void", "emitBytes", "(", "StringRef", "Data", ")", "override", "{", "}", "</s>" ]	[ "Emit", "the", "bytes", "in", "Data", "into", "the", "output", "." ]	[ "Patmos" ]	PatmosInstrInfo1	emitBytes	Patmos	VLIW	LLVM	10,617	9	1	[]
[ "<s>", "void", "ix86_split_copysign_const", "(", "rtx", "operands", "[", "]", ")", "{", "machine_mode", "mode", ",", "vmode", ";", "rtx", "dest", ",", "op0", ",", "mask", ",", "x", ";", "dest", "=", "operands", "[", "0", "]", ";", "op0", "=", "operan...	[ "Deconstruct", "a", "copysign", "operation", "into", "bit", "masks", ".", "Operand", "0", "is", "known", "to", "be", "a", "constant", ",", "and", "so", "has", "already", "been", "expanded", "into", "a", "vector", "constant", "." ]	[ "i386", "0", "1", "3", "0" ]	i3864	ix86_split_copysign_const	i386	CPU	GCC	10,618	129	1	[]
[ "<s>", "CCAssignFn", "*", "AArch64FastISel", "::", "CCAssignFnForCall", "(", "CallingConv", "::", "ID", "CC", ")", "const", "{", "if", "(", "CC", "==", "CallingConv", "::", "WebKit_JS", ")", "return", "CC_AArch64_WebKit_JS", ";", "if", "(", "CC", "==", "Call...	[ "Selects", "the", "correct", "CCAssignFn", "for", "a", "given", "CallingConvention", "value", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64" ]	AArch64FastISel10	CCAssignFnForCall	AArch64	CPU	LLVM	10,619	58	1	[]
[ "<s>", "int", "msp430_hard_regno_nregs_has_padding", "(", "int", "regno", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", ")", "{", "if", "(", "mode", "==", "PSImode", "&&", "msp430x", ")", "return", "1", ";", "return", "(", "(", "GET_MODE_SIZE", "(", "mode",...	[ "Implements", "HARD_REGNO_NREGS_HAS_PADDING", "." ]	[ "msp430", "1", "1" ]	msp4302	msp430_hard_regno_nregs_has_padding	msp430	MPU	GCC	10,620	39	1	[]
[ "<s>", "bool", "R600InstrInfo", "::", "isPredicable", "(", "MachineInstr", "*", "MI", ")", "const", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "AMDGPU", "::", "KILLGT", ")", "{", "return", "false", ";", "}", "else", "{", "return", "AMDGPU...	[ "Return", "true", "if", "the", "specified", "instruction", "can", "be", "predicated", "." ]	[ "R600" ]	R600InstrInfo15	isPredicable	R600	GPU	LLVM	10,621	40	1	[]
[ "<s>", "void", "X86RegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "", "RS", ")", "const", "{", "MachineInstr", "&", "MI", "=", "", "II",...	[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]	[ "X86", "X86", "X86", "X86::TAILJMPm64", "X86::TAILJMPm", "X86::TCRETURNmi", "X86::TCRETURNmi64", "0", "0", "X86::LEA64_32r", "X86::GR32RegClass", "X86", "64", "\"Expected the FP as base register\"", "1", "1", "3", "3", "32", "\"Requesting 64-bit offset in 32-bit immediate!\"", ...	X86RegisterInfo5	eliminateFrameIndex	X86	CPU	LLVM	10,622	502	1	[]
[ "<s>", "bool", "xtensa_split1_finished_p", "(", "void", ")", "{", "return", "cfun", "&&", "(", "cfun", "->", "curr_properties", "&", "PROP_rtl_split_insns", ")", ";", "}", "</s>" ]	[ "Return", "true", "after", "``", "split1", "''", "pass", "has", "been", "finished", "." ]	[ "xtensa" ]	xtensa1	xtensa_split1_finished_p	xtensa	MPU	GCC	10,623	18	1	[]
[ "<s>", "static", "void", "cris_function_arg_advance", "(", "cumulative_args_t", "ca_v", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATIVE_ARGS", "*", "ca", "=", "get_cumulative_args", "(", "ca_v",...	[ "Worker", "function", "for", "TARGET_FUNCTION_ARG_ADVANCE", "." ]	[ "cris", "3", "4" ]	cris4	cris_function_arg_advance	cris	MPU	GCC	10,624	45	1	[]
[ "<s>", "bool", "X86TargetLowering", "::", "IsDesirableToPromoteOp", "(", "SDValue", "Op", ",", "EVT", "&", "PVT", ")", "const", "{", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "VT", "!=", "MVT", "::", "i16", ")", "return", ...	[ "Return", "true", "if", "the", "target", "has", "native", "support", "for", "the", "specified", "value", "type", "and", "it", "is", "'desirable", "'", "to", "use", "the", "type", "." ]	[ "X86", "X86", "MVT::i16", "ISD::isNormalStore", "ISD::SIGN_EXTEND", "ISD::ZERO_EXTEND", "ISD::ANY_EXTEND", "ISD::SHL", "ISD::SRL", "0", "ISD::ADD", "ISD::MUL", "ISD::AND", "ISD::OR", "ISD::XOR", "ISD::SUB", "0", "1", "ISD::MUL", "ISD::MUL", "MVT::i32" ]	X86ISelLowering111	IsDesirableToPromoteOp	X86	CPU	LLVM	10,625	355	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"SystemZ Assembly Printer\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "SystemZ", "\"SystemZ Assembly Printer\"" ]	SystemZAsmPrinter (2)	getPassName	SystemZ	CPU	LLVM	10,626	13	1	[]
[ "<s>", "bool", "PPCSubtarget", "::", "enablePostRAScheduler", "(", ")", "const", "{", "return", "true", ";", "}", "</s>" ]	[ "True", "if", "the", "subtarget", "should", "run", "a", "scheduler", "after", "register", "allocation", "." ]	[ "PowerPC", "PPC" ]	PPCSubtarget (2)	enablePostRAScheduler	PowerPC	CPU	LLVM	10,627	12	1	[]
[ "<s>", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_ostream", "&", "OS", ")", "const", "{", "return", "new", "MachObjectWriter", "(", "OS", ",", "true", ")", ";", "}", "</s>" ]	[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]	[ "X86" ]	X86AsmBackend29	createObjectWriter	X86	CPU	LLVM	10,628	20	1	[]
[ "<s>", "static", "enum", "rtx_code", "ix86_prepare_fp_compare_args", "(", "enum", "rtx_code", "code", ",", "rtx", "", "pop0", ",", "rtx", "", "pop1", ")", "{", "enum", "machine_mode", "fpcmp_mode", "=", "ix86_fp_compare_mode", "(", "code", ")", ";", "rtx", ...	[ "Swap", ",", "force", "into", "registers", ",", "or", "otherwise", "massage", "the", "two", "operands", "to", "a", "fp", "comparison", ".", "The", "operands", "are", "updated", "in", "place", ";", "the", "new", "comparsion", "code", "is", "returned", "." ]	[ "i386", "1", "1", "0", "0", "0", "1" ]	i3863	ix86_prepare_fp_compare_args	i386	CPU	GCC	10,629	353	1	[]
[ "<s>", "int", "small_data_operand", "(", "rtx", "op", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{", "rtx", "sym_ref", ";", "if", "(", "rs6000_sdata", "==", "SDATA_NONE", "\|\|", "rs6000_sdata", "==", "SDATA_DATA", ")", "return", "0...	[ "Return", "1", "for", "an", "operand", "in", "small", "memory", "on", "V.4/eabi", "." ]	[ "powerpcspe", "0", "0", "0", "0", "0", "0", "0", "1", "0", "0", "1", "0", "0", "0", "0" ]	powerpcspe	small_data_operand	powerpcspe	CPU	GCC	10,630	188	1	[]
[ "<s>", "unsigned", "AMDGPUCommonSubtarget", "::", "getOccupancyWithLocalMemSize", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "auto", "*", "MFI", "=", "MF", ".", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", ";", "return", ...	[ "Inverse", "of", "getMaxLocalMemWithWaveCount", "." ]	[ "AMDGPU", "AMDGPU", "SI" ]	AMDGPUSubtarget76	getOccupancyWithLocalMemSize	AMDGPU	GPU	LLVM	10,631	43	1	[]
[ "<s>", "static", "void", "rl78_note_reg_set", "(", "char", "*", "dead", ",", "rtx", "d", ",", "rtx", "insn", ")", "{", "int", "r", ",", "i", ";", "bool", "is_dead", ";", "if", "(", "GET_CODE", "(", "d", ")", "==", "MEM", ")", "rl78_note_reg_uses", ...	[ "Like", "the", "previous", "function", ",", "but", "scan", "for", "SETs", "instead", "." ]	[ "rl78", "0", "0", "\"note set reg %d size %d\\n\"", "0", "1" ]	rl78	rl78_note_reg_set	rl78	MPU	GCC	10,632	172	1	[]
[ "<s>", "bool", "MSP430AsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpNo", ",", "unsigned", "AsmVariant", ",", "const", "char", "", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "ExtraCode...	[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]	[ "MSP430", "MSP430", "0" ]	MSP430AsmPrinter (2)	PrintAsmOperand	MSP430	MPU	LLVM	10,633	51	1	[]
[ "<s>", "static", "void", "emit_store_conditional", "(", "machine_mode", "mode", ",", "rtx", "res", ",", "rtx", "mem", ",", "rtx", "val", ")", "{", "rtx", "(", "*", "fn", ")", "(", "rtx", ",", "rtx", ",", "rtx", ")", "=", "NULL", ";", "if", "(", "...	[ "A", "subroutine", "of", "the", "atomic", "operation", "splitters", ".", "Emit", "a", "store-conditional", "instruction", "in", "MODE", "." ]	[ "alpha" ]	alpha4	emit_store_conditional	alpha	MPU	GCC	10,634	66	1	[]
[ "<s>", "MSP430Subtarget", "&", "MSP430Subtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "ExtendedInsts", "=", "false", ";", "HWMultMode", "=", "NoHWMult", ";", "StringRef", "CPUName", "=", "CPU", ";", ...	[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]	[ "MSP430", "MSP430", "MSP430", "\"msp430\"" ]	MSP430Subtarget15	initializeSubtargetDependencies	MSP430	MPU	LLVM	10,635	60	1	[]
[ "<s>", "static", "rtx", "shared_prop_gen", "(", "rtx", "reg", ",", "propagate_mask", "pm", ",", "unsigned", "rep", ",", "void", "", "data_", ",", "bool", "vector", ")", "{", "broadcast_data_t", "", "data", "=", "(", "broadcast_data_t", "*", ")", "data_",...	[ "Worker", "for", "nvptx_shared_propagate", "." ]	[ "nvptx" ]	nvptx	shared_prop_gen	nvptx	GPU	GCC	10,636	153	1	[]
[ "<s>", "virtual", "const", "rvexRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "rvex", "rvex" ]	rvexTargetMachine	getRegisterInfo	rvex	VLIW	LLVM	10,637	18	1	[]
[ "<s>", "rtx", "s390_return_addr_rtx", "(", "int", "count", ",", "rtx", "frame", "ATTRIBUTE_UNUSED", ")", "{", "int", "offset", ";", "rtx", "addr", ";", "if", "(", "!", "TARGET_BACKCHAIN", "&&", "count", ">", "0", ")", "return", "NULL_RTX", ";", "if", "("...	[ "Return", "an", "RTL", "expression", "representing", "the", "value", "of", "the", "return", "address", "for", "the", "frame", "COUNT", "steps", "up", "from", "the", "current", "frame", ".", "FRAME", "is", "the", "frame", "pointer", "of", "that", "frame", "...	[ "s390", "0", "0", "2" ]	s3904	s390_return_addr_rtx	s390	MPU	GCC	10,638	113	1	[]
[ "<s>", "bool", "PPCAsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpNo", ",", "unsigned", "AsmVariant", ",", "const", "char", "", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "ExtraCode", ...	[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]	[ "PowerPC", "PPC", "0", "1", "0", "0", "1", "1", "\"i\"", "PPC", "PPC::VSX32", "PPC::V0", "PPC", "PPC::VSX32", "PPC::VF0", "PPC", "PPC" ]	PPCAsmPrinter108	PrintAsmOperand	PowerPC	CPU	LLVM	10,639	277	1	[]
[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "MipsTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "std", "::", "string", "&", "Constraint", ",", "MVT", "VT", ")", "const", "{", "if", "(", "C...	[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]	[ "Mips", "Mips", "1", "0", "MVT::i32", "MVT::i16", "MVT::i8", "Mips", "0U", "Mips::CPU16RegsRegClass", "0U", "Mips::GPR32RegClass", "MVT::i64", "Mips", "0U", "Mips::GPR32RegClass", "MVT::i64", "Mips", "0U", "Mips::GPR64RegClass", "0u", "0", "MVT::f32", "0U", "Mips::FGR...	MipsISelLowering (2)	getRegForInlineAsmConstraint	Mips	CPU	LLVM	10,640	395	1	[]
[ "<s>", "void", "PatmosInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ")", "{", "printInstPrefix", "(", "MI", ",", "O", ")", ";", "printInstruction", "(", "MI", ",", "O", ")", ...	[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]	[ "Patmos", "Patmos", "\" }\"" ]	PatmosInstPrinter	printInst	Patmos	VLIW	LLVM	10,641	60	1	[]
[ "<s>", "static", "unsigned", "findDeadCallerSavedReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "const", "X86RegisterInfo", "", "TRI", ",", "bool", "Is64Bit", ")", "{", "const", "MachineFunction", "", ...	[ "findDeadCallerSavedReg", "-", "Return", "a", "caller-saved", "register", "that", "is", "n't", "live", "when", "it", "reaches", "the", "``", "return", "''", "instruction", "." ]	[ "X86", "X86", "0", "0", "X86::RET", "X86::RETL", "X86::RETQ", "X86::RETIL", "X86::RETIQ", "X86::TCRETURNdi", "X86::TCRETURNri", "X86::TCRETURNmi", "X86::TCRETURNdi64", "X86::TCRETURNri64", "X86::TCRETURNmi64", "X86::EH_RETURN", "X86::EH_RETURN64", "8", "0", "X86::RIP", "0" ]	X86FrameLowering122	findDeadCallerSavedReg	X86	CPU	LLVM	10,642	304	1	[]
[ "<s>", "MachineInstr", "", "SparcInstrInfo", "::", "foldMemoryOperandImpl", "(", "MachineFunction", "&", "MF", ",", "MachineInstr", "", "MI", ",", "const", "SmallVectorImpl", "<", "unsigned", ">", "&", "Ops", ",", "int", "FI", ")", "const", "{", "if", "(",...	[ "foldMemoryOperand", "-", "Same", "as", "the", "previous", "version", "except", "it", "allows", "folding", "of", "any", "load", "and", "store", "from", "/", "to", "any", "address", ",", "not", "just", "from", "a", "specific", "stack", "slot", "." ]	[ "Sparc", "Sparc", "1", "0", "SP::ORrr", "1", "1", "SP::G0", "0", "2", "0", "SP::STri", "0", "2", "SP::LDri", "0", "0", "SP::FMOVS", "SP::FMOVD", "0", "1", "1", "SP::STFri", "SP::STDFri", "0", "0", "0", "SP::LDFri", "SP::LDDFri", "0" ]	SparcInstrInfo17	foldMemoryOperandImpl	Sparc	CPU	LLVM	10,643	403	1	[]
[ "<s>", "bool", "X86FrameLowering", "::", "enableShrinkWrapping", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "MF", ".", "getFunction", "(", ")", "->", "hasFnAttribute", "(", "Attribute", "::", "NoUnwind", ")", "\|\|", "hasFP", "(", ...	[ "Returns", "true", "if", "the", "target", "will", "correctly", "handle", "shrink", "wrapping", "." ]	[ "X86", "X86" ]	X86FrameLowering (2)4	enableShrinkWrapping	X86	CPU	LLVM	10,644	32	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"Fix loop entry to simplify codegen\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "TVM", "\"Fix loop entry to simplify codegen\"" ]	TVMLoopPrepare	getPassName	TVM	Virtual ISA	LLVM	10,645	11	1	[]
[ "<s>", "bool", "X86TargetLowering", "::", "isVectorClearMaskLegal", "(", "const", "SmallVectorImpl", "<", "int", ">", "&", "Mask", ",", "EVT", "VT", ")", "const", "{", "return", "isShuffleMaskLegal", "(", "Mask", ",", "VT", ")", ";", "}", "</s>" ]	[ "Similar", "to", "isShuffleMaskLegal", "." ]	[ "X86", "X86" ]	X86ISelLowering (2)3	isVectorClearMaskLegal	X86	CPU	LLVM	10,646	27	1	[]
[ "<s>", "Optional", "<", "DestSourcePair", ">", "Mips16InstrInfo", "::", "isCopyInstrImpl", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "MI", ".", "isMoveReg", "(", ")", ")", "return", "DestSourcePair", "{", "MI", ".", "getOperand",...	[ "If", "the", "specific", "machine", "instruction", "is", "a", "instruction", "that", "moves/copies", "value", "from", "one", "register", "to", "another", "register", "return", "destination", "and", "source", "registers", "as", "machine", "operands", "." ]	[ "Mips", "Mips", "0", "1" ]	Mips16InstrInfo10	isCopyInstrImpl	Mips	CPU	LLVM	10,647	45	1	[]
[ "<s>", "bool", "isMachineVerifierClean", "(", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]	[ "Returns", "true", "if", "the", "target", "is", "expected", "to", "pass", "all", "machine", "verifier", "checks", "." ]	[ "Nyuzi" ]	NyuziTargetMachine	isMachineVerifierClean	Nyuzi	GPU	LLVM	10,648	11	1	[]
[ "<s>", "SDValue", "VideoCore4TargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "switch", "(", "Op", "...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "VideoCore4", "VideoCore4", "ISD::VAARG", "ISD::VASTART", "ISD::BR_JT", "ISD::GlobalAddress", "VideoCore4ISD::GLOBAL", "ISD::FRAMEADDR", "\"unimplemented operand\"" ]	VideoCore4ISelLowering	LowerOperation	VideoCore4	DSP	LLVM	10,649	143	1	[]
[ "<s>", "bool", "SIAnnotateControlFlow", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "DT", "=", "&", "getAnalysis", "<", "DominatorTreeWrapperPass", ">", "(", ")", ".", "getDomTree", "(", ")", ";", "LI", "=", "&", "getAnalysis", "<", "LoopIn...	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "AMDGPU", "SI", "1" ]	SIAnnotateControlFlow2	runOnFunction	AMDGPU	GPU	LLVM	10,650	252	1	[]
[ "<s>", "void", "assignValueToReg", "(", "Register", "ValVReg", ",", "Register", "PhysReg", ",", "CCValAssign", "&", "VA", ")", "override", "{", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "\"Value shouldn't be assigned to reg\"", ")", ";", "assert", ...	[ "The", "specified", "value", "has", "been", "assigned", "to", "a", "physical", "register", ",", "handle", "the", "appropriate", "COPY", "(", "either", "to", "or", "from", ")", "and", "mark", "any", "relevant", "uses/defines", "as", "needed", "." ]	[ "ARM", "\"Value shouldn't be assigned to reg\"", "\"Assigning to the wrong reg?\"", "64", "\"Unsupported value size\"", "64", "\"Unsupported location size\"", "\"Extensions not supported\"" ]	ARMCallLowering	assignValueToReg	ARM	CPU	LLVM	10,651	144	1	[]
[ "<s>", "bool", "ARM64FastISel", "::", "isTypeLegal", "(", "Type", "*", "Ty", ",", "MVT", "&", "VT", ")", "{", "EVT", "evt", "=", "TLI", ".", "getValueType", "(", "Ty", ",", "true", ")", ";", "if", "(", "evt", "==", "MVT", "::", "Other", "\|\|", "!"...	[ "Return", "true", "if", "this", "type", "is", "legal", "." ]	[ "ARM64", "ARM64", "MVT::Other", "MVT::f128" ]	ARM64FastISel1	isTypeLegal	ARM64	CPU	LLVM	10,652	72	1	[]
[ "<s>", "bool", "ARMBaseInstrInfo", "::", "isSchedulingBoundary", "(", "const", "MachineInstr", "", "MI", ",", "const", "MachineBasicBlock", "", "MBB", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "MI", "->", "isDebugValue", "(", ...	[ "isSchedulingBoundary", "-", "Overrides", "the", "isSchedulingBoundary", "from", "Codegen/TargetInstrInfo.cpp", "to", "make", "it", "capable", "of", "identifying", "ENDBR", "intructions", "and", "prevent", "it", "from", "being", "re-scheduled", "." ]	[ "ARM", "ARM", "ARM::t2IT", "ARM::SP" ]	ARMBaseInstrInfo83	isSchedulingBoundary	ARM	CPU	LLVM	10,653	116	1	[]
[ "<s>", "void", "HexagonPassConfig", "::", "addPreEmitPass", "(", ")", "{", "bool", "NoOpt", "=", "(", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ")", ";", "if", "(", "!", "NoOpt", ")", "addPass", "(", "createHexagonNewValueJump", "(", ")", ...	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]	HexagonTargetMachine (2)3	addPreEmitPass	Hexagon	DSP	LLVM	10,654	96	1	[]
[ "<s>", "void", "MBlazeInstrInfo", "::", "insertNoop", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "DebugLoc", "DL", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "MBlaze", ...	[ "Insert", "a", "noop", "into", "the", "instruction", "stream", "at", "the", "specified", "point", "." ]	[ "MBlaze", "MBlaze", "MBlaze::NOP" ]	MBlazeInstrInfo1	insertNoop	MBlaze	MPU	LLVM	10,655	36	1	[]
[ "<s>", "SDValue", "HexagonTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "unsigned", "Opc", "=", "Op", ".", "getOpcode", "(", ")", ";", "if", "(", "Opc", "==", "ISD", "::", "INLINEASM", ...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "Hexagon", "Hexagon", "ISD::INLINEASM", "HexagonISD::OP_BEGIN", "HexagonISD::OP_END", "\"Error: check for a non-legal type in this operation\\n\"", "\"Should not custom lower this!\"", "ISD::CONCAT_VECTORS", "ISD::INSERT_SUBVECTOR", "ISD::INSERT_VECTOR_ELT", "ISD::EXTRACT_SUBVECTOR", "ISD::EXT...	HexagonISelLowering115	LowerOperation	Hexagon	DSP	LLVM	10,656	468	1	[]
[ "<s>", "__inline__", "static", "float", "sh_media_FMAC_S", "(", "float", "fg", ",", "float", "fh", ",", "float", "fq", ")", "{", "float", "res", ";", "__asm__", "(", "\"fmac.s\t%1, %2, %0\"", ":", "\"=f\"", "(", "res", ")", ":", "\"f\"", "(", "fg", ")", ...	[ "This", "gives", "different", "results", "for", "-O0" ]	[ "sh", "\"fmac.s\t%1, %2, %0\"", "\"=f\"", "\"f\"", "\"f\"", "\"0\"" ]	ushmedia	sh_media_FMAC_S	sh	CPU	GCC	10,657	47	1	[]
[ "<s>", "bool", "ARMCodeEmitter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "assert", "(", "(", "MF", ".", "getTarget", "(", ")", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "Default", "\|\|", "MF", ".", "getTarg...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "ARM", "ARM", "\"JIT relocation model must be set to static or default!\"", "ARM", "ARM", "ARM", "ARM", "0", "\"JITTing function '\"", "\"'\\n\"" ]	ARMCodeEmitter1	runOnMachineFunction	ARM	CPU	LLVM	10,658	303	1	[]
[ "<s>", "static", "rtx", "frv_legitimize_argument", "(", "enum", "insn_code", "icode", ",", "int", "opnum", ",", "rtx", "arg", ")", "{", "machine_mode", "mode", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "opnum", "]", ".", "mode", ";", "if"...	[ "Given", "that", "ARG", "is", "being", "passed", "as", "operand", "OPNUM", "to", "instruction", "ICODE", ",", "check", "whether", "ARG", "satisfies", "the", "operand", "'s", "constraints", ".", "If", "it", "does", "n't", ",", "copy", "ARG", "to", "a", "t...	[ "frv" ]	frv	frv_legitimize_argument	frv	VLIW	GCC	10,659	65	1	[]
[ "<s>", "bool", "TPCMemorySize", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "TPCSubtarget", ">", "(", ")", ";", "if", "(", "!", "Subtarget", "->", "getTargetLowering", "(",...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "TPC", "TPC", "TPC", "TPC" ]	TPCMemorySize	runOnMachineFunction	TPC	Virtual ISA	LLVM	10,660	111	1	[]
[ "<s>", "void", "ARCPassConfig", "::", "addPreRegAlloc", "(", ")", "{", "addPass", "(", "createARCExpandPseudosPass", "(", ")", ")", ";", "}", "</s>" ]	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]	[ "ARC", "ARC", "ARC" ]	ARCTargetMachine16	addPreRegAlloc	ARC	MPU	LLVM	10,661	15	1	[]
[ "<s>", "bool", "Cpu0AsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "Cpu0MFI", "=", "MF", ".", "getInfo", "<", "Cpu0MachineFunctionInfo", ">", "(", ")", ";", "AsmPrinter", "::", "runOnMachineFunction", "(", "MF", ")", ";...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Cpu0", "Cpu0", "Cpu0", "Cpu0" ]	Cpu0AsmPrinter3	runOnMachineFunction	Cpu0	CPU	LLVM	10,662	32	1	[]
[ "<s>", "inline", "void", "X86EncodeLiteralsPass", "::", "buildXor", "(", "MachineInstr", "&", "MI", ",", "unsigned", "Index", ",", "uint64_t", "Operand", ")", "{", "MachineBasicBlock", "*", "PMBB", "=", "MI", ".", "getParent", "(", ")", ";", "MachineBasicBlock...	[ "Build", "and", "insert", "Res", "=", "G_XOR", "Op0", ",", "Op1", "." ]	[ "X86", "X86", "3", "X86::RBP" ]	X86EncodeLiterals	buildXor	X86	CPU	LLVM	10,663	99	1	[]
[ "<s>", "TargetTransformInfo", "FPGATargetMachine", "::", "getTargetTransformInfo", "(", "const", "Function", "&", "F", ")", "{", "return", "TargetTransformInfo", "(", "FPGATTIImpl", "(", "this", ",", "F", ")", ")", ";", "}", "</s>" ]	[ "Get", "a", "TargetTransformInfo", "implementation", "for", "the", "target", "." ]	[ "FPGA", "FPGA", "FPGA" ]	FPGATargetMachine	getTargetTransformInfo	FPGA	CPU	LLVM	10,664	23	1	[]
[ "<s>", "static", "tree", "ix86_builtin_reciprocal", "(", "tree", "fndecl", ")", "{", "switch", "(", "DECL_FUNCTION_CODE", "(", "fndecl", ")", ")", "{", "case", "IX86_BUILTIN_SQRTPS_NR", ":", "return", "ix86_get_builtin", "(", "IX86_BUILTIN_RSQRTPS_NR", ")", ";", "...	[ "Returns", "a", "code", "for", "a", "target-specific", "builtin", "that", "implements", "reciprocal", "of", "the", "function", ",", "or", "NULL_TREE", "if", "not", "available", "." ]	[ "i386" ]	i3865	ix86_builtin_reciprocal	i386	CPU	GCC	10,665	41	1	[]
[ "<s>", "SDValue", "MipsSETargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDValue", "Val", ";", "switch", "(", "N", "->", ...	[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]	[ "Mips", "Mips", "ISD::ADDE", "ISD::SUBE", "ISD::MUL", "ISD::SHL", "ISD::SRA", "ISD::SRL", "ISD::VSELECT", "ISD::SETCC", "Mips" ]	MipsSEISelLowering12	PerformDAGCombine	Mips	CPU	LLVM	10,666	191	1	[]
[ "<s>", "static", "void", "find_regmode_weight", "(", "basic_block", "b", ",", "machine_mode", "mode", ")", "{", "rtx_insn", "", "insn", ",", "", "next_tail", ",", "", "head", ",", "", "tail", ";", "get_ebb_head_tail", "(", "b", ",", "b", ",", "&", ...	[ "Calculate", "regmode", "weights", "for", "all", "insns", "of", "a", "basic", "block", "." ]	[ "sh", "2", "2" ]	sh	find_regmode_weight	sh	CPU	GCC	10,667	133	1	[]
[ "<s>", "int", "cr16_hard_regno_mode_ok", "(", "int", "regno", ",", "machine_mode", "mode", ")", "{", "if", "(", "(", "GET_MODE_SIZE", "(", "mode", ")", ">=", "4", ")", "&&", "(", "regno", "==", "11", ")", ")", "return", "0", ";", "if", "(", "mode", ...	[ "Return", "1", "if", "hard", "register", "REGNO", "can", "hold", "a", "value", "of", "machine-mode", "MODE", "." ]	[ "cr16", "4", "11", "0", "8", "1", "0", "1", "12", "4", "0", "0", "1" ]	cr162	cr16_hard_regno_mode_ok	cr16	MPU	GCC	10,668	104	1	[]
[ "<s>", "bool", "ix86_expand_int_addcc", "(", "rtx", "operands", "[", "]", ")", "{", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "operands", "[", "1", "]", ")", ";", "rtx", "flags", ";", "rtx", "(", "*", "insn", ")", "(", "machine_mode", ",", "r...	[ "Expand", "conditional", "increment", "or", "decrement", "using", "adb/sbb", "instructions", ".", "The", "default", "case", "using", "setcc", "followed", "by", "the", "conditional", "move", "can", "be", "done", "by", "generic", "code", "." ]	[ "i386", "1", "1", "0", "1", "1", "3", "3", "0", "0", "3", "0", "2" ]	i386-expand	ix86_expand_int_addcc	i386	CPU	GCC	10,669	267	1	[]
[ "<s>", "ARMSubtarget", "::", "ARMSubtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "bool", "IsLittle", ",", "const", "TargetOptions", "&", "...	[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]	[ "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "4", "ARM" ]	ARMSubtarget56	ARMSubtarget	ARM	CPU	LLVM	10,670	95	1	[]
[ "<s>", "static", "bool", "rs6000_maybe_emit_fp_cmove", "(", "rtx", "dest", ",", "rtx", "op", ",", "rtx", "true_cond", ",", "rtx", "false_cond", ")", "{", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "op", ")", ";", "rtx", "op0", "=", "XEXP", "(", ...	[ "Possibly", "emit", "a", "floating", "point", "conditional", "move", "by", "generating", "a", "compare", "that", "sets", "a", "mask", "instruction", "and", "a", "XXSEL", "select", "instruction", ".", "Move", "TRUE_COND", "to", "DEST", "if", "OP", "of", "the"...	[ "rs6000", "0", "1", "0", "2" ]	rs6000	rs6000_maybe_emit_fp_cmove	rs6000	CPU	GCC	10,671	226	1	[]
[ "<s>", "RegisterAggr", "&", "RegisterAggr", "::", "clear", "(", "RegisterRef", "RR", ")", "{", "if", "(", "PhysicalRegisterInfo", "::", "isRegMaskId", "(", "RR", ".", "Reg", ")", ")", "{", "const", "uint32_t", "*", "MB", "=", "PRI", ".", "getRegMaskBits", ...	[ "Clear", "all", "timers", "in", "this", "group", "." ]	[ "Hexagon", "1", "32", "1u", "32" ]	RDFRegisters12	clear	Hexagon	DSP	LLVM	10,672	179	1	[]
[ "<s>", "static", "rtx", "m32c_function_arg", "(", "cumulative_args_t", "ca_v", ",", "const", "function_arg_info", "&", "arg", ")", "{", "CUMULATIVE_ARGS", "*", "ca", "=", "get_cumulative_args", "(", "ca_v", ")", ";", "rtx", "rv", "=", "NULL_RTX", ";", "fprintf...	[ "Implements", "FUNCTION_ARG", ".", "Arguments", "are", "passed", "partly", "in", "registers", ",", "partly", "on", "stack", ".", "If", "our", "function", "returns", "a", "struct", ",", "a", "pointer", "to", "a", "buffer", "for", "it", "is", "at", "the", ...	[ "m32c", "\"func_arg %d (%s, %d)\\n\"", "0", "\"func arg: force %d named %d, mem\\n\"", "1", "1", "2", "2", "2" ]	m32c	m32c_function_arg	m32c	MPU	GCC	10,673	221	1	[]
[ "<s>", "void", "ARMTTIImpl", "::", "getUnrollingPreferences", "(", "Loop", "*", "L", ",", "ScalarEvolution", "&", "SE", ",", "TTI", "::", "UnrollingPreferences", "&", "UP", ")", "{", "if", "(", "!", "ST", "->", "isMClass", "(", ")", ")", "return", "Basic...	[ "Get", "target-customized", "preferences", "for", "the", "generic", "loop", "unrolling", "transformation", "." ]	[ "ARM", "ARM", "0", "0", "4", "\"Loop has:\\n\"", "\"Blocks: \"", "\"\\n\"", "\"Exit blocks: \"", "\"\\n\"", "2", "4", "0", "4", "\"Cost of loop: \"", "\"\\n\"", "4", "60", "12" ]	ARMTargetTransformInfo3	getUnrollingPreferences	ARM	CPU	LLVM	10,674	359	1	[]
[ "<s>", "static", "bool", "isNodeHidden", "(", "const", "SUnit", "", "Node", ",", "const", "ScheduleDAGPostRA", "", "G", ")", "{", "return", "(", "Node", "->", "NumPreds", ">", "10", "\|\|", "Node", "->", "NumSuccs", ">", "10", ")", ";", "}", "</s>" ]	[ "Do", "not", "print", "nodes", "that", "are", "part", "of", "a", "pi-block", "separately", "." ]	[ "Patmos", "10", "10" ]	PatmosPostRAScheduler1	isNodeHidden	Patmos	VLIW	LLVM	10,675	31	1	[]
[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "F", ")", "override", "{", "bool", "Changed", "=", "false", ";", "Subtarget", "=", "&", "F", ".", "getSubtarget", "<", "SparcSubtarget", ">", "(", ")", ";", "F", ".", "getRegInfo", "(", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Sparc", "Sparc" ]	DelaySlotFiller (2)	runOnMachineFunction	Sparc	CPU	LLVM	10,676	76	1	[]
[ "<s>", "static", "void", "rs6000_print_isa_options", "(", "FILE", "", "file", ",", "int", "indent", ",", "const", "char", "", "string", ",", "HOST_WIDE_INT", "flags", ")", "{", "rs6000_print_options_internal", "(", "file", ",", "indent", ",", "string", ",", ...	[ "Helper", "function", "to", "print", "the", "current", "isa", "options", "on", "a", "line", "." ]	[ "powerpcspe", "\"-m\"", "0" ]	powerpcspe	rs6000_print_isa_options	powerpcspe	CPU	GCC	10,677	45	1	[]
[ "<s>", "void", "SystemZTTIImpl", "::", "getUnrollingPreferences", "(", "Loop", "*", "L", ",", "ScalarEvolution", "&", "SE", ",", "TTI", "::", "UnrollingPreferences", "&", "UP", ")", "{", "bool", "HasCall", "=", "false", ";", "unsigned", "NumStores", "=", "0"...	[ "Get", "target-customized", "preferences", "for", "the", "generic", "loop", "unrolling", "transformation", "." ]	[ "SystemZ", "SystemZ", "0", "Intrinsic::memcpy", "Intrinsic::memset", "0", "0", "12", "1", "1", "75", "4" ]	SystemZTargetTransformInfo28	getUnrollingPreferences	SystemZ	CPU	LLVM	10,678	269	1	[]
[ "<s>", "void", "RISCVTargetLowering", "::", "LowerAsmOperandForConstraint", "(", "SDValue", "Op", ",", "std", "::", "string", "&", "Constraint", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "Ops", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", ...	[ "Lower", "the", "specified", "operand", "into", "the", "Ops", "vector", "." ]	[ "RISCV", "RISCV", "1", "0", "12", "0", "0", "5", "0", "0" ]	RISCVISelLowering1	LowerAsmOperandForConstraint	RISCV	CPU	LLVM	10,679	337	1	[]
[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", "\|\|", "!", "RunPreEmitPeephole", ")", "return", "false", ";", "bool", "Changed", "=", "...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "PowerPC", "PPC", "PPC", "4", "\"Converted instruction to imm form: \"", "\"PPC pre-emit peephole: erasing instruction: \"" ]	PPCPreEmitPeephole (2)	runOnMachineFunction	PowerPC	CPU	LLVM	10,680	177	1	[]
[ "<s>", "static", "tree", "m68hc11_handle_page0_attribute", "(", "tree", "", "node", ",", "tree", "name", ",", "tree", "args", "ATTRIBUTE_UNUSED", ",", "int", "flags", "ATTRIBUTE_UNUSED", ",", "bool", "", "no_add_attrs", ")", "{", "tree", "decl", "=", "*", ...	[ "Handle", "an", "``", "tiny_data", "''", "attribute", ";", "arguments", "as", "in", "struct", "attribute_spec.handler", "." ]	[ "m68hc11", "6", "\".page0\"", "\"%qs attribute ignored\"" ]	m68hc111	m68hc11_handle_page0_attribute	m68hc11	MPU	GCC	10,681	80	1	[]
[ "<s>", "const", "char", "", "avr_out_sign_extend", "(", "rtx_insn", "", "insn", ",", "rtx", "", "xop", ",", "int", "", "plen", ")", "{", "unsigned", "n_src", "=", "GET_MODE_SIZE", "(", "GET_MODE", "(", "xop", "[", "1", "]", ")", ")", ";", "unsign...	[ "Output", "sign", "extension", "from", "XOP", "[", "1", "]", "to", "XOP", "[", "0", "]", "and", "return", "``", "''", ".", "If", "PLEN", "==", "NULL", ",", "print", "assembler", "instructions", "to", "perform", "the", "operation", ";", "otherwise", ","...	[ "avr", "1", "0", "1", "1", "0", "0", "1", "2", "2", "\"movw %0,%1\"", "\"mov %B0,%B1\"", "1", "1", "\"mov %A0,%A1\"", "1", "0", "1", "\"mov __tmp_reg__,%0\"", "1", "\"lsl %0\"", "1", "\"sbc %0,%0\"", "0", "1", "\"\"" ]	avr	avr_out_sign_extend	avr	MPU	GCC	10,682	238	1	[]
[ "<s>", "void", "AMDGPURegisterBankInfo", "::", "split64BitValueForMapping", "(", "MachineIRBuilder", "&", "B", ",", "SmallVector", "<", "Register", ",", "2", ">", "&", "Regs", ",", "LLT", "HalfTy", ",", "unsigned", "Reg", ")", "const", "{", "assert", "(", "H...	[ "Split", "64-bit", "value", "Reg", "into", "two", "32-bit", "halves", "and", "populate", "them", "into", "Regs", "." ]	[ "AMDGPU", "AMDGPU", "2", "32", "AMDGPU::G_UNMERGE_VALUES" ]	AMDGPURegisterBankInfo29	split64BitValueForMapping	AMDGPU	GPU	LLVM	10,683	142	1	[]
[ "<s>", "int", "avr_simplify_comparison_p", "(", "enum", "machine_mode", "mode", ",", "RTX_CODE", "operator", ",", "rtx", "x", ")", "{", "unsigned", "int", "max", "=", "(", "mode", "==", "QImode", "?", "0xff", ":", "mode", "==", "HImode", "?", "0xffff", "...	[ "Return", "0", "if", "undefined", ",", "1", "if", "always", "true", "or", "always", "false", "." ]	[ "avr", "0xff", "0xffff", "0xffffffff", "0", "1", "0xff", "1", "0" ]	avr3	avr_simplify_comparison_p	avr	MPU	GCC	10,684	95	1	[]
[ "<s>", "static", "int", "arc_save_callee_enter", "(", "uint64_t", "gmask", ",", "bool", "save_blink", ",", "bool", "save_fp", ",", "HOST_WIDE_INT", "offset", ")", "{", "int", "start_reg", "=", "ENTER_LEAVE_START_REG", ";", "int", "end_reg", "=", "ENTER_LEAVE_END_R...	[ "ARC", "prologue", ",", "save", "the", "registers", "using", "enter", "instruction", ".", "Leave", "instruction", "can", "also", "save", "$", "blink", "(", "SAVE_BLINK", ")", "and", "$", "fp", "(", "SAVE_FP", ")", "register", "." ]	[ "arc", "0", "1ULL", "1", "1", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "0", "0", "1", "0", "0", "1", "1ULL", "0", "0", "1", "0", "0", "1", "0" ]	arc	arc_save_callee_enter	arc	MPU	GCC	10,685	466	1	[]
[ "<s>", "DecodeStatus", "BPFDisassembler", "::", "getInstruction", "(", "MCInst", "&", "Instr", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "CStream", ")", "const", "{", "bo...	[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]	[ "BPF", "BPF", "BPF", "BPF", "BPF", "BPF", "BPF", "BPF::ALU32", "BPF", "BPF", "BPF::LD_imm64", "BPF::LD_pseudo", "16", "0", "16", "12", "0", "13", "8", "14", "16", "15", "24", "12", "24", "13", "16", "14", "8", "15", "0", "1", "BPF::LD_ABS_B", "BPF::L...	BPFDisassembler13	getInstruction	BPF	Virtual ISA	LLVM	10,686	415	1	[]
[ "<s>", "void", "XNCMFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "}", "</s>" ]	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "XNCM", "XNCM" ]	XNCMFrameLowering	emitEpilogue	XNCM	CPU	LLVM	10,687	16	1	[]
[ "<s>", "int", "nios2_can_use_return_insn", "(", "void", ")", "{", "if", "(", "!", "reload_completed", "\|\|", "crtl", "->", "profile", ")", "return", "0", ";", "return", "nios2_compute_frame_layout", "(", ")", "==", "0", ";", "}", "</s>" ]	[ "Return", "nonzero", "if", "this", "function", "is", "known", "to", "have", "a", "null", "epilogue", ".", "This", "allows", "the", "optimizer", "to", "omit", "jumps", "to", "jumps", "if", "no", "stack", "was", "created", "." ]	[ "nios2", "0", "0" ]	nios22	nios2_can_use_return_insn	nios2	MPU	GCC	10,688	26	1	[]
[ "<s>", "bool", "HexagonFrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetReg...	[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...	[ "Hexagon", "Hexagon", "0", "1", "1", "1" ]	HexagonFrameLowering23	spillCalleeSavedRegisters	Hexagon	DSP	LLVM	10,689	283	1	[]
[ "<s>", "const", "MCFixupKindInfo", "&", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "override", "{", "if", "(", "Kind", "<", "FirstTargetFixupKind", ")", "return", "MCAsmBackend", "::", "getFixupKindInfo", "(", "Kind", ")", ";", "llvm_unreachable...	[ "Get", "information", "on", "a", "fixup", "kind", "." ]	[ "VE", "\"getFixupKindInfo() unimplemented\"" ]	VEAsmBackend1	getFixupKindInfo	VE	CPU	LLVM	10,690	31	1	[]
[ "<s>", "bool", "AMDGPUTargetELFStreamer", "::", "EmitHSAMetadata", "(", "std", "::", "shared_ptr", "<", "msgpack", "::", "Node", ">", "&", "HSAMetadataRoot", ",", "bool", "Strict", ")", "{", "V3", "::", "MetadataVerifier", "Verifier", "(", "Strict", ")", ";", ...	[ "Emit", "HSA", "Metadata", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU" ]	AMDGPUTargetStreamer26	EmitHSAMetadata	AMDGPU	GPU	LLVM	10,691	178	1	[]
[ "<s>", "bool", "isImm", "(", ")", "const", "{", "return", "Kind", "==", "k_Immediate", ";", "}", "</s>" ]	[ "isImm", "-", "Is", "this", "an", "immediate", "operand", "?" ]	[ "Mips" ]	MipsAsmParser102	isImm	Mips	CPU	LLVM	10,692	12	1	[]
[ "<s>", "static", "void", "maybe_set_link_compat", "(", "void", ")", "{", "}", "</s>" ]	[ "Checks", "if", "logical", "names", "are", "defined", "for", "setting", "system", "library", "path", "and", "linker", "program", "to", "enable", "compatibility", "with", "earlier", "VMS", "versions", "." ]	[ "vms" ]	vms-ld	maybe_set_link_compat	vms	Virtual ISA	GCC	10,693	8	1	[]
[ "<s>", "bool", "HexagonRemoveExtendArgs", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "unsigned", "Idx", "=", "1", ";", "for", "(", "Function", "::", "arg_iterator", "AI", "=", "F", ".", "arg_begin", "(", ")", ",", "AE", "=", "F", ".", ...	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "Hexagon", "Hexagon", "1" ]	HexagonRemoveSZExtArgs	runOnFunction	Hexagon	DSP	LLVM	10,694	228	1	[]
[ "<s>", "void", "fr30_expand_prologue", "(", "void", ")", "{", "int", "regno", ";", "rtx", "insn", ";", "if", "(", "!", "current_frame_info", ".", "initialised", ")", "fr30_compute_frame_size", "(", "0", ",", "0", ")", ";", "gcc_assert", "(", "current_frame_i...	[ "Called", "after", "register", "allocation", "to", "add", "any", "instructions", "needed", "for", "the", "prologue", ".", "Using", "a", "prologue", "insn", "is", "favored", "compared", "to", "putting", "all", "of", "the", "instructions", "in", "output_function_p...	[ "fr30", "0", "0", "1", "1", "0", "1", "1", "1", "10", "1", "0", "0", "0", "1", "1", "1", "0", "1", "10", "512", "1", "1", "1" ]	fr303	fr30_expand_prologue	fr30	DSP	GCC	10,695	509	1	[]
[ "<s>", "bool", "AArch64InstrInfo", "::", "isThroughputPattern", "(", "MachineCombinerPattern", "Pattern", ")", "const", "{", "switch", "(", "Pattern", ")", "{", "default", ":", "break", ";", "case", "MachineCombinerPattern", "::", "FMULADDS_OP1", ":", "case", "Mac...	[ "Return", "true", "when", "a", "code", "sequence", "can", "improve", "throughput", "." ]	[ "AArch64", "AArch64" ]	AArch64InstrInfo113	isThroughputPattern	AArch64	CPU	LLVM	10,696	197	1	[]
[ "<s>", "bool", "X86TTIImpl", "::", "isLegalNTStore", "(", "Type", "*", "DataType", ",", "Align", "Alignment", ")", "{", "unsigned", "DataSize", "=", "DL", ".", "getTypeStoreSize", "(", "DataType", ")", ";", "if", "(", "ST", "->", "hasSSE4A", "(", ")", "&...	[ "Return", "true", "if", "the", "target", "supports", "nontemporal", "store", "." ]	[ "X86", "X86", "4", "32", "32", "16" ]	X86TargetTransformInfo100	isLegalNTStore	X86	CPU	LLVM	10,697	102	1	[]
[ "<s>", "bool", "X86AsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpNo", ",", "unsigned", "AsmVariant", ",", "const", "char", "", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "ExtraCode", ...	[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]	[ "X86", "X86", "0", "1", "0", "0", "\"unexpected operand type!\"", "\"(%rip)\"", "\"unexpected operand type!\"", "0" ]	X86AsmPrinter102	PrintAsmOperand	X86	CPU	LLVM	10,698	440	1	[]
[ "<s>", "bool", "HexagonTargetLowering", "::", "shouldExpandAtomicStoreInIR", "(", "StoreInst", "*", "SI", ")", "const", "{", "return", "SI", "->", "getValueOperand", "(", ")", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ">", "64", ";",...	[ "Returns", "how", "the", "given", "(", "atomic", ")", "store", "should", "be", "expanded", "by", "the", "IR-level", "AtomicExpand", "pass", "into", "." ]	[ "Hexagon", "Hexagon", "64" ]	HexagonISelLowering (2)	shouldExpandAtomicStoreInIR	Hexagon	DSP	LLVM	10,699	29	1	[]

[ "<s>", "TargetLoweringObjectFile", "*", "getObjFileLowering", "(", ")", "const", "override", "{", "return", "TLOF", ".", "get", "(", ")", ";", "}", "</s>" ]

[ "Return", "information", "about", "object", "file", "lowering", "." ]

[ "P2" ]

P2TargetMachine

getObjFileLowering

P2

MPU

LLVM

10,600

16

1

[]

[ "<s>", "bool", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "uint64_t", "&", "ErrorInfo", ",", "bool", "MatchingInlineAsm", ")", "override", "{", "MCInst", "I...

[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]

[ "WebAssembly", "WebAssembly::GetDefaultP2AlignAny", "1U", "0", "1", "WebAssembly::getWasm64Opcode", "0", "0", "\"Expected missing features\"", "128", "\"instruction requires:\"", "0", "\"invalid instruction\"", "\"ambiguous instruction\"", "0ULL", "\"too few operands for instruction\""...

WebAssemblyAsmParser13

MatchAndEmitInstruction

WebAssembly

Virtual ISA

LLVM

10,601

408

1

[]

[ "<s>", "bool", "XCoreAsmPrinter", "::", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "ExtraCode", "&&", "ExtraCode", "["...

[ "Print", "the", "specified", "operand", "of", "MI", ",", "an", "INLINEASM", "instruction", ",", "using", "the", "specified", "assembler", "variant", "as", "an", "address", "." ]

[ "XCore", "XCore", "0", "1" ]

XCoreAsmPrinter10

PrintAsmMemoryOperand

XCore

MPU

LLVM

10,602

69

1

[]

[ "<s>", "bool", "MBlazeTargetMachine", "::", "addPreEmitPass", "(", "PassManagerBase", "&", "PM", ")", "{", "PM", ".", "add", "(", "createMBlazeDelaySlotFillerPass", "(", "*", "this", ")", ")", ";", "return", "true", ";", "}", "</s>" ]

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "MBlaze", "MBlaze", "MBlaze" ]

MBlazeTargetMachine12

addPreEmitPass

MBlaze

MPU

LLVM

10,603

25

1

[]

[ "<s>", "static", "rtx", "arm_expand_unop_builtin", "(", "enum", "insn_code", "icode", ",", "tree", "arglist", ",", "rtx", "target", ",", "int", "do_load", ")", "{", "rtx", "pat", ";", "tree", "arg0", "=", "TREE_VALUE", "(", "arglist", ")", ";", "rtx", "o...

[ "Subroutine", "of", "arm_expand_builtin", "to", "take", "care", "of", "unop", "insns", "." ]

[ "arm", "0", "0", "1", "0", "1", "0" ]

arm3

arm_expand_unop_builtin

arm

CPU

GCC

10,604

213

1

[]

[ "<s>", "void", "pop", "(", ")", "{", "Set", ".", "erase", "(", "front", "(", ")", ")", ";", "Uses", ".", "pop", "(", ")", ";", "}", "</s>" ]

[ "Pop", "the", "previous", "solver", "state", "." ]

[ "Hexagon" ]

BitTracker17

pop

Hexagon

DSP

LLVM

10,605

21

1

[]

[ "<s>", "TargetLowering", "::", "ConstraintType", "DCPU16TargetLowering", "::", "getConstraintType", "(", "const", "std", "::", "string", "&", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", "(",...

[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]

[ "Dcpu16", "DCPU16", "1", "0" ]

Dcpu16ISelLowering

getConstraintType

Dcpu16

CPU

LLVM

10,606

56

1

[]

[ "<s>", "SDValue", "SparcTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVe...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "Sparc", "Sparc", "ISD::OutputArg", "16", "Sparc", "4", "1", "0", "\"Can only return in registers!\"", "1", "8", "Sparc", "Sparc", "\"sret virtual register not created in the entry block\"", "SP::I0", "1", "SP::I0", "12", "0", "1", "MVT::i32", "SPISD::RET_FLAG", "MVT::Oth...

SparcISelLowering1

LowerReturn

Sparc

CPU

LLVM

10,607

405

1

[]

[ "<s>", "static", "bool", "avr_reg_ok_for_pgm_addr", "(", "rtx", "reg", ",", "bool", "strict", ")", "{", "gcc_assert", "(", "REG_P", "(", "reg", ")", ")", ";", "if", "(", "strict", ")", "{", "return", "REGNO", "(", "reg", ")", "==", "REG_Z", ";", "}",...

[ "Helper", "for", "following", "function", "." ]

[ "avr" ]

avr

avr_reg_ok_for_pgm_addr

avr

MPU

GCC

10,608

55

1

[]

[ "<s>", "sbitmap", "rs6000_get_separate_components", "(", "void", ")", "{", "rs6000_stack_t", "*", "info", "=", "rs6000_stack_info", "(", ")", ";", "if", "(", "WORLD_SAVE_P", "(", "info", ")", ")", "return", "NULL", ";", "gcc_assert", "(", "!", "(", "info", ...

[ "Implement", "TARGET_SHRINK_WRAP_GET_SEPARATE_COMPONENTS", "." ]

[ "rs6000", "64", "4", "8", "8", "32", "0x8000", "0x7fff", "1", "64", "0x8000", "0x7fff", "0x8000", "0x7fff", "0", "2" ]

rs6000-logue

rs6000_get_separate_components

rs6000

CPU

GCC

10,609

426

1

[]

[ "<s>", "static", "bool", "riscv_classify_address", "(", "struct", "riscv_address_info", "*", "info", ",", "rtx", "x", ",", "machine_mode", "mode", ",", "bool", "strict_p", ")", "{", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "REG", ":", ...

[ "Return", "true", "if", "X", "is", "a", "valid", "address", "for", "machine", "mode", "MODE", ".", "If", "it", "is", ",", "fill", "in", "INFO", "appropriately", ".", "STRICT_P", "is", "true", "if", "REG_OK_STRICT", "is", "in", "effect", "." ]

[ "riscv", "0", "1", "0", "1" ]

riscv1

riscv_classify_address

riscv

CPU

GCC

10,610

241

1

[]

[ "<s>", "MachineBasicBlock", "*", "RISCVTargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "*", "BB", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llv...

[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]

[ "RISCV", "RISCV", "\"Unexpected instr type to insert\"", "RISCV::ReadCycleWide", "\"ReadCycleWrite is only to be used on riscv32\"", "RISCV::Select_GPR_Using_CC_GPR", "RISCV::Select_FPR32_Using_CC_GPR", "RISCV::Select_FPR64_Using_CC_GPR", "RISCV::BuildPairF64Pseudo", "RISCV::SplitF64Pseudo" ]

RISCVISelLowering11

EmitInstrWithCustomInserter

RISCV

CPU

LLVM

10,611

108

1

[]

[ "<s>", "Value", "*", "AArch64TargetLowering", "::", "emitLoadLinked", "(", "IRBuilder", "<", ">", "&", "Builder", ",", "Value", "*", "Addr", ",", "AtomicOrdering", "Ord", ")", "const", "{", "Module", "*", "M", "=", "Builder", ".", "GetInsertBlock", "(", ")...

[ "Perform", "a", "load-linked", "operation", "on", "Addr", ",", "returning", "a", "``", "Value", "*", "''", "with", "the", "corresponding", "pointee", "type", "." ]

[ "AArch64", "AArch64", "128", "Intrinsic::ID", "Intrinsic::aarch64_ldaxp", "Intrinsic::aarch64_ldxp", "Intrinsic::getDeclaration", "\"lohi\"", "0", "\"lo\"", "1", "\"hi\"", "\"lo64\"", "\"hi64\"", "64", "\"val64\"", "Intrinsic::ID", "Intrinsic::aarch64_ldaxr", "Intrinsic::aarch64_...

AArch64ISelLowering (2)3

emitLoadLinked

AArch64

CPU

LLVM

10,612

346

1

[]

[ "<s>", "void", "AArch64RegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "...

[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]

[ "AArch64", "AArch64", "0", "\"Cannot deal with nonzero SPAdj yet\"", "AArch64", "AArch64", "0", "1", "0", "1", "1", "1", "AArch64", "AArch64", "AArch64::ADDxxi_lsl0_s", "0", "0xfff", "1", "0", "0", "AArch64::GPR64RegClass", "0", "0", "\"Unexpected negative offset from S...

AArch64RegisterInfo20

eliminateFrameIndex

AArch64

CPU

LLVM

10,613

478

1

[]

[ "<s>", "const", "MCSection", "*", "X86ELFMCAsmInfo", "::", "getNonexecutableStackSection", "(", "MCContext", "&", "Ctx", ")", "const", "{", "return", "Ctx", ".", "getELFSection", "(", "\".note.GNU-stack\"", ",", "ELF", "::", "SHT_PROGBITS", ",", "0", ",", "Secti...

[ "Targets", "can", "implement", "this", "method", "to", "specify", "a", "section", "to", "switch", "to", "if", "the", "translation", "unit", "does", "n't", "have", "any", "trampolines", "that", "require", "an", "executable", "stack", "." ]

[ "X86", "X86", "\".note.GNU-stack\"", "0" ]

X86MCAsmInfo

getNonexecutableStackSection

X86

CPU

LLVM

10,614

34

1

[]

[ "<s>", "void", "MCS51PassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "&", "BranchRelaxationPassID", ")", ";", "}", "</s>" ]

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "MCS51", "MCS51" ]

MCS51TargetMachine

addPreEmitPass

MCS51

MPU

LLVM

10,615

14

1

[]

[ "<s>", "bool", "AArch64AsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "const", "MCObjectFileInfo", "::", "Environment", "Format", "=", "getContext", "(", ")", ".", "getObjectFileInfo", "(", ")", "->", "getObjectFileType", "(", ")", ...

[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]

[ "AArch64", "AArch64", "\".arch\"", "\".cpu\"", "\".tlsdesccall\"", "\".ltorg\"", "\".pool\"", "\".unreq\"", "\".inst\"", "\".cfi_negate_ra_state\"", "\".cfi_b_key_frame\"", "\".arch_extension\"" ]

AArch64AsmParser (2)2

ParseDirective

AArch64

CPU

LLVM

10,616

197

1

[]

[ "<s>", "void", "emitBytes", "(", "StringRef", "Data", ")", "override", "{", "}", "</s>" ]

[ "Emit", "the", "bytes", "in", "Data", "into", "the", "output", "." ]

[ "Patmos" ]

PatmosInstrInfo1

emitBytes

Patmos

VLIW

LLVM

10,617

9

1

[]

[ "<s>", "void", "ix86_split_copysign_const", "(", "rtx", "operands", "[", "]", ")", "{", "machine_mode", "mode", ",", "vmode", ";", "rtx", "dest", ",", "op0", ",", "mask", ",", "x", ";", "dest", "=", "operands", "[", "0", "]", ";", "op0", "=", "operan...

[ "Deconstruct", "a", "copysign", "operation", "into", "bit", "masks", ".", "Operand", "0", "is", "known", "to", "be", "a", "constant", ",", "and", "so", "has", "already", "been", "expanded", "into", "a", "vector", "constant", "." ]

[ "i386", "0", "1", "3", "0" ]

i3864

ix86_split_copysign_const

i386

CPU

GCC

10,618

129

1

[]

[ "<s>", "CCAssignFn", "*", "AArch64FastISel", "::", "CCAssignFnForCall", "(", "CallingConv", "::", "ID", "CC", ")", "const", "{", "if", "(", "CC", "==", "CallingConv", "::", "WebKit_JS", ")", "return", "CC_AArch64_WebKit_JS", ";", "if", "(", "CC", "==", "Call...

[ "Selects", "the", "correct", "CCAssignFn", "for", "a", "given", "CallingConvention", "value", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64" ]

AArch64FastISel10

CCAssignFnForCall

AArch64

CPU

LLVM

10,619

58

1

[]

[ "<s>", "int", "msp430_hard_regno_nregs_has_padding", "(", "int", "regno", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", ")", "{", "if", "(", "mode", "==", "PSImode", "&&", "msp430x", ")", "return", "1", ";", "return", "(", "(", "GET_MODE_SIZE", "(", "mode",...

[ "Implements", "HARD_REGNO_NREGS_HAS_PADDING", "." ]

[ "msp430", "1", "1" ]

msp4302

msp430_hard_regno_nregs_has_padding

msp430

MPU

GCC

10,620

39

1

[]

[ "<s>", "bool", "R600InstrInfo", "::", "isPredicable", "(", "MachineInstr", "*", "MI", ")", "const", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "AMDGPU", "::", "KILLGT", ")", "{", "return", "false", ";", "}", "else", "{", "return", "AMDGPU...

[ "Return", "true", "if", "the", "specified", "instruction", "can", "be", "predicated", "." ]

[ "R600" ]

R600InstrInfo15

isPredicable

R600

GPU

LLVM

10,621

40

1

[]

[ "<s>", "void", "X86RegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "MachineInstr", "&", "MI", "=", "*", "II",...

[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]

[ "X86", "X86", "X86", "X86::TAILJMPm64", "X86::TAILJMPm", "X86::TCRETURNmi", "X86::TCRETURNmi64", "0", "0", "X86::LEA64_32r", "X86::GR32RegClass", "X86", "64", "\"Expected the FP as base register\"", "1", "1", "3", "3", "32", "\"Requesting 64-bit offset in 32-bit immediate!\"", ...

X86RegisterInfo5

eliminateFrameIndex

X86

CPU

LLVM

10,622

502

1

[]

[ "<s>", "bool", "xtensa_split1_finished_p", "(", "void", ")", "{", "return", "cfun", "&&", "(", "cfun", "->", "curr_properties", "&", "PROP_rtl_split_insns", ")", ";", "}", "</s>" ]

[ "Return", "true", "after", "``", "split1", "''", "pass", "has", "been", "finished", "." ]

[ "xtensa" ]

xtensa1

xtensa_split1_finished_p

xtensa

MPU

GCC

10,623

18

1

[]

[ "<s>", "static", "void", "cris_function_arg_advance", "(", "cumulative_args_t", "ca_v", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATIVE_ARGS", "*", "ca", "=", "get_cumulative_args", "(", "ca_v",...

[ "Worker", "function", "for", "TARGET_FUNCTION_ARG_ADVANCE", "." ]

[ "cris", "3", "4" ]

cris4

cris_function_arg_advance

cris

MPU

GCC

10,624

45

1

[]

[ "<s>", "bool", "X86TargetLowering", "::", "IsDesirableToPromoteOp", "(", "SDValue", "Op", ",", "EVT", "&", "PVT", ")", "const", "{", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "VT", "!=", "MVT", "::", "i16", ")", "return", ...

[ "Return", "true", "if", "the", "target", "has", "native", "support", "for", "the", "specified", "value", "type", "and", "it", "is", "'desirable", "'", "to", "use", "the", "type", "." ]

[ "X86", "X86", "MVT::i16", "ISD::isNormalStore", "ISD::SIGN_EXTEND", "ISD::ZERO_EXTEND", "ISD::ANY_EXTEND", "ISD::SHL", "ISD::SRL", "0", "ISD::ADD", "ISD::MUL", "ISD::AND", "ISD::OR", "ISD::XOR", "ISD::SUB", "0", "1", "ISD::MUL", "ISD::MUL", "MVT::i32" ]

X86ISelLowering111

IsDesirableToPromoteOp

X86

CPU

LLVM

10,625

355

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"SystemZ Assembly Printer\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "SystemZ", "\"SystemZ Assembly Printer\"" ]

SystemZAsmPrinter (2)

getPassName

SystemZ

CPU

LLVM

10,626

13

1

[]

[ "<s>", "bool", "PPCSubtarget", "::", "enablePostRAScheduler", "(", ")", "const", "{", "return", "true", ";", "}", "</s>" ]

[ "True", "if", "the", "subtarget", "should", "run", "a", "scheduler", "after", "register", "allocation", "." ]

[ "PowerPC", "PPC" ]

PPCSubtarget (2)

enablePostRAScheduler

PowerPC

CPU

LLVM

10,627

12

1

[]

[ "<s>", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_ostream", "&", "OS", ")", "const", "{", "return", "new", "MachObjectWriter", "(", "OS", ",", "true", ")", ";", "}", "</s>" ]

[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]

[ "X86" ]

X86AsmBackend29

createObjectWriter

X86

CPU

LLVM

10,628

20

1

[]

[ "<s>", "static", "enum", "rtx_code", "ix86_prepare_fp_compare_args", "(", "enum", "rtx_code", "code", ",", "rtx", "*", "pop0", ",", "rtx", "*", "pop1", ")", "{", "enum", "machine_mode", "fpcmp_mode", "=", "ix86_fp_compare_mode", "(", "code", ")", ";", "rtx", ...

[ "Swap", ",", "force", "into", "registers", ",", "or", "otherwise", "massage", "the", "two", "operands", "to", "a", "fp", "comparison", ".", "The", "operands", "are", "updated", "in", "place", ";", "the", "new", "comparsion", "code", "is", "returned", "." ]

[ "i386", "1", "1", "0", "0", "0", "1" ]

i3863

ix86_prepare_fp_compare_args

i386

CPU

GCC

10,629

353

1

[]

[ "<s>", "int", "small_data_operand", "(", "rtx", "op", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{", "rtx", "sym_ref", ";", "if", "(", "rs6000_sdata", "==", "SDATA_NONE", "||", "rs6000_sdata", "==", "SDATA_DATA", ")", "return", "0...

[ "Return", "1", "for", "an", "operand", "in", "small", "memory", "on", "V.4/eabi", "." ]

[ "powerpcspe", "0", "0", "0", "0", "0", "0", "0", "1", "0", "0", "1", "0", "0", "0", "0" ]

powerpcspe

small_data_operand

powerpcspe

CPU

GCC

10,630

188

1

[]

[ "<s>", "unsigned", "AMDGPUCommonSubtarget", "::", "getOccupancyWithLocalMemSize", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "auto", "*", "MFI", "=", "MF", ".", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", ";", "return", ...

[ "Inverse", "of", "getMaxLocalMemWithWaveCount", "." ]

[ "AMDGPU", "AMDGPU", "SI" ]

AMDGPUSubtarget76

getOccupancyWithLocalMemSize

AMDGPU

GPU

LLVM

10,631

43

1

[]

[ "<s>", "static", "void", "rl78_note_reg_set", "(", "char", "*", "dead", ",", "rtx", "d", ",", "rtx", "insn", ")", "{", "int", "r", ",", "i", ";", "bool", "is_dead", ";", "if", "(", "GET_CODE", "(", "d", ")", "==", "MEM", ")", "rl78_note_reg_uses", ...

[ "Like", "the", "previous", "function", ",", "but", "scan", "for", "SETs", "instead", "." ]

[ "rl78", "0", "0", "\"note set reg %d size %d\\n\"", "0", "1" ]

rl78

rl78_note_reg_set

rl78

MPU

GCC

10,632

172

1

[]

[ "<s>", "bool", "MSP430AsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "unsigned", "AsmVariant", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "ExtraCode...

[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]

[ "MSP430", "MSP430", "0" ]

MSP430AsmPrinter (2)

PrintAsmOperand

MSP430

MPU

LLVM

10,633

51

1

[]

[ "<s>", "static", "void", "emit_store_conditional", "(", "machine_mode", "mode", ",", "rtx", "res", ",", "rtx", "mem", ",", "rtx", "val", ")", "{", "rtx", "(", "*", "fn", ")", "(", "rtx", ",", "rtx", ",", "rtx", ")", "=", "NULL", ";", "if", "(", "...

[ "A", "subroutine", "of", "the", "atomic", "operation", "splitters", ".", "Emit", "a", "store-conditional", "instruction", "in", "MODE", "." ]

[ "alpha" ]

alpha4

emit_store_conditional

alpha

MPU

GCC

10,634

66

1

[]

[ "<s>", "MSP430Subtarget", "&", "MSP430Subtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "ExtendedInsts", "=", "false", ";", "HWMultMode", "=", "NoHWMult", ";", "StringRef", "CPUName", "=", "CPU", ";", ...

[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]

[ "MSP430", "MSP430", "MSP430", "\"msp430\"" ]

MSP430Subtarget15

initializeSubtargetDependencies

MSP430

MPU

LLVM

10,635

60

1

[]

[ "<s>", "static", "rtx", "shared_prop_gen", "(", "rtx", "reg", ",", "propagate_mask", "pm", ",", "unsigned", "rep", ",", "void", "*", "data_", ",", "bool", "vector", ")", "{", "broadcast_data_t", "*", "data", "=", "(", "broadcast_data_t", "*", ")", "data_",...

[ "Worker", "for", "nvptx_shared_propagate", "." ]

[ "nvptx" ]

nvptx

shared_prop_gen

nvptx

GPU

GCC

10,636

153

1

[]

[ "<s>", "virtual", "const", "rvexRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "rvex", "rvex" ]

rvexTargetMachine

getRegisterInfo

rvex

VLIW

LLVM

10,637

18

1

[]

[ "<s>", "rtx", "s390_return_addr_rtx", "(", "int", "count", ",", "rtx", "frame", "ATTRIBUTE_UNUSED", ")", "{", "int", "offset", ";", "rtx", "addr", ";", "if", "(", "!", "TARGET_BACKCHAIN", "&&", "count", ">", "0", ")", "return", "NULL_RTX", ";", "if", "("...

[ "Return", "an", "RTL", "expression", "representing", "the", "value", "of", "the", "return", "address", "for", "the", "frame", "COUNT", "steps", "up", "from", "the", "current", "frame", ".", "FRAME", "is", "the", "frame", "pointer", "of", "that", "frame", "...

[ "s390", "0", "0", "2" ]

s3904

s390_return_addr_rtx

s390

MPU

GCC

10,638

113

1

[]

[ "<s>", "bool", "PPCAsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "unsigned", "AsmVariant", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "ExtraCode", ...

[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]

[ "PowerPC", "PPC", "0", "1", "0", "0", "1", "1", "\"i\"", "PPC", "PPC::VSX32", "PPC::V0", "PPC", "PPC::VSX32", "PPC::VF0", "PPC", "PPC" ]

PPCAsmPrinter108

PrintAsmOperand

PowerPC

CPU

LLVM

10,639

277

1

[]

[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "MipsTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "std", "::", "string", "&", "Constraint", ",", "MVT", "VT", ")", "const", "{", "if", "(", "C...

[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]

[ "Mips", "Mips", "1", "0", "MVT::i32", "MVT::i16", "MVT::i8", "Mips", "0U", "Mips::CPU16RegsRegClass", "0U", "Mips::GPR32RegClass", "MVT::i64", "Mips", "0U", "Mips::GPR32RegClass", "MVT::i64", "Mips", "0U", "Mips::GPR64RegClass", "0u", "0", "MVT::f32", "0U", "Mips::FGR...

MipsISelLowering (2)

getRegForInlineAsmConstraint

Mips

CPU

LLVM

10,640

395

1

[]

[ "<s>", "void", "PatmosInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ")", "{", "printInstPrefix", "(", "MI", ",", "O", ")", ";", "printInstruction", "(", "MI", ",", "O", ")", ...

[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]

[ "Patmos", "Patmos", "\" }\"" ]

PatmosInstPrinter

printInst

Patmos

VLIW

LLVM

10,641

60

1

[]

[ "<s>", "static", "unsigned", "findDeadCallerSavedReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "const", "X86RegisterInfo", "*", "TRI", ",", "bool", "Is64Bit", ")", "{", "const", "MachineFunction", "*", ...

[ "findDeadCallerSavedReg", "-", "Return", "a", "caller-saved", "register", "that", "is", "n't", "live", "when", "it", "reaches", "the", "``", "return", "''", "instruction", "." ]

[ "X86", "X86", "0", "0", "X86::RET", "X86::RETL", "X86::RETQ", "X86::RETIL", "X86::RETIQ", "X86::TCRETURNdi", "X86::TCRETURNri", "X86::TCRETURNmi", "X86::TCRETURNdi64", "X86::TCRETURNri64", "X86::TCRETURNmi64", "X86::EH_RETURN", "X86::EH_RETURN64", "8", "0", "X86::RIP", "0" ]

X86FrameLowering122

findDeadCallerSavedReg

X86

CPU

LLVM

10,642

304

1

[]

[ "<s>", "MachineInstr", "*", "SparcInstrInfo", "::", "foldMemoryOperandImpl", "(", "MachineFunction", "&", "MF", ",", "MachineInstr", "*", "MI", ",", "const", "SmallVectorImpl", "<", "unsigned", ">", "&", "Ops", ",", "int", "FI", ")", "const", "{", "if", "(",...

[ "foldMemoryOperand", "-", "Same", "as", "the", "previous", "version", "except", "it", "allows", "folding", "of", "any", "load", "and", "store", "from", "/", "to", "any", "address", ",", "not", "just", "from", "a", "specific", "stack", "slot", "." ]

[ "Sparc", "Sparc", "1", "0", "SP::ORrr", "1", "1", "SP::G0", "0", "2", "0", "SP::STri", "0", "2", "SP::LDri", "0", "0", "SP::FMOVS", "SP::FMOVD", "0", "1", "1", "SP::STFri", "SP::STDFri", "0", "0", "0", "SP::LDFri", "SP::LDDFri", "0" ]

SparcInstrInfo17

foldMemoryOperandImpl

Sparc

CPU

LLVM

10,643

403

1

[]

[ "<s>", "bool", "X86FrameLowering", "::", "enableShrinkWrapping", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "MF", ".", "getFunction", "(", ")", "->", "hasFnAttribute", "(", "Attribute", "::", "NoUnwind", ")", "||", "hasFP", "(", ...

[ "Returns", "true", "if", "the", "target", "will", "correctly", "handle", "shrink", "wrapping", "." ]

[ "X86", "X86" ]

X86FrameLowering (2)4

enableShrinkWrapping

X86

CPU

LLVM

10,644

32

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"Fix loop entry to simplify codegen\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "TVM", "\"Fix loop entry to simplify codegen\"" ]

TVMLoopPrepare

getPassName

TVM

Virtual ISA

LLVM

10,645

11

1

[]

[ "<s>", "bool", "X86TargetLowering", "::", "isVectorClearMaskLegal", "(", "const", "SmallVectorImpl", "<", "int", ">", "&", "Mask", ",", "EVT", "VT", ")", "const", "{", "return", "isShuffleMaskLegal", "(", "Mask", ",", "VT", ")", ";", "}", "</s>" ]

[ "Similar", "to", "isShuffleMaskLegal", "." ]

[ "X86", "X86" ]

X86ISelLowering (2)3

isVectorClearMaskLegal

X86

CPU

LLVM

10,646

27

1

[]

[ "<s>", "Optional", "<", "DestSourcePair", ">", "Mips16InstrInfo", "::", "isCopyInstrImpl", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "MI", ".", "isMoveReg", "(", ")", ")", "return", "DestSourcePair", "{", "MI", ".", "getOperand",...

[ "If", "the", "specific", "machine", "instruction", "is", "a", "instruction", "that", "moves/copies", "value", "from", "one", "register", "to", "another", "register", "return", "destination", "and", "source", "registers", "as", "machine", "operands", "." ]

[ "Mips", "Mips", "0", "1" ]

Mips16InstrInfo10

isCopyInstrImpl

Mips

CPU

LLVM

10,647

45

1

[]

[ "<s>", "bool", "isMachineVerifierClean", "(", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]

[ "Returns", "true", "if", "the", "target", "is", "expected", "to", "pass", "all", "machine", "verifier", "checks", "." ]

[ "Nyuzi" ]

NyuziTargetMachine

isMachineVerifierClean

Nyuzi

GPU

LLVM

10,648

11

1

[]

[ "<s>", "SDValue", "VideoCore4TargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "switch", "(", "Op", "...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "VideoCore4", "VideoCore4", "ISD::VAARG", "ISD::VASTART", "ISD::BR_JT", "ISD::GlobalAddress", "VideoCore4ISD::GLOBAL", "ISD::FRAMEADDR", "\"unimplemented operand\"" ]

VideoCore4ISelLowering

LowerOperation

VideoCore4

DSP

LLVM

10,649

143

1

[]

[ "<s>", "bool", "SIAnnotateControlFlow", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "DT", "=", "&", "getAnalysis", "<", "DominatorTreeWrapperPass", ">", "(", ")", ".", "getDomTree", "(", ")", ";", "LI", "=", "&", "getAnalysis", "<", "LoopIn...

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "AMDGPU", "SI", "1" ]

SIAnnotateControlFlow2

runOnFunction

AMDGPU

GPU

LLVM

10,650

252

1

[]

[ "<s>", "void", "assignValueToReg", "(", "Register", "ValVReg", ",", "Register", "PhysReg", ",", "CCValAssign", "&", "VA", ")", "override", "{", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "\"Value shouldn't be assigned to reg\"", ")", ";", "assert", ...

[ "The", "specified", "value", "has", "been", "assigned", "to", "a", "physical", "register", ",", "handle", "the", "appropriate", "COPY", "(", "either", "to", "or", "from", ")", "and", "mark", "any", "relevant", "uses/defines", "as", "needed", "." ]

[ "ARM", "\"Value shouldn't be assigned to reg\"", "\"Assigning to the wrong reg?\"", "64", "\"Unsupported value size\"", "64", "\"Unsupported location size\"", "\"Extensions not supported\"" ]

ARMCallLowering

assignValueToReg

ARM

CPU

LLVM

10,651

144

1

[]

[ "<s>", "bool", "ARM64FastISel", "::", "isTypeLegal", "(", "Type", "*", "Ty", ",", "MVT", "&", "VT", ")", "{", "EVT", "evt", "=", "TLI", ".", "getValueType", "(", "Ty", ",", "true", ")", ";", "if", "(", "evt", "==", "MVT", "::", "Other", "||", "!"...

[ "Return", "true", "if", "this", "type", "is", "legal", "." ]

[ "ARM64", "ARM64", "MVT::Other", "MVT::f128" ]

ARM64FastISel1

isTypeLegal

ARM64

CPU

LLVM

10,652

72

1

[]

[ "<s>", "bool", "ARMBaseInstrInfo", "::", "isSchedulingBoundary", "(", "const", "MachineInstr", "*", "MI", ",", "const", "MachineBasicBlock", "*", "MBB", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "MI", "->", "isDebugValue", "(", ...

[ "isSchedulingBoundary", "-", "Overrides", "the", "isSchedulingBoundary", "from", "Codegen/TargetInstrInfo.cpp", "to", "make", "it", "capable", "of", "identifying", "ENDBR", "intructions", "and", "prevent", "it", "from", "being", "re-scheduled", "." ]

[ "ARM", "ARM", "ARM::t2IT", "ARM::SP" ]

ARMBaseInstrInfo83

isSchedulingBoundary

ARM

CPU

LLVM

10,653

116

1

[]

[ "<s>", "void", "HexagonPassConfig", "::", "addPreEmitPass", "(", ")", "{", "bool", "NoOpt", "=", "(", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ")", ";", "if", "(", "!", "NoOpt", ")", "addPass", "(", "createHexagonNewValueJump", "(", ")", ...

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]

HexagonTargetMachine (2)3

addPreEmitPass

Hexagon

DSP

LLVM

10,654

96

1

[]

[ "<s>", "void", "MBlazeInstrInfo", "::", "insertNoop", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "DebugLoc", "DL", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "MBlaze", ...

[ "Insert", "a", "noop", "into", "the", "instruction", "stream", "at", "the", "specified", "point", "." ]

[ "MBlaze", "MBlaze", "MBlaze::NOP" ]

MBlazeInstrInfo1

insertNoop

MBlaze

MPU

LLVM

10,655

36

1

[]

[ "<s>", "SDValue", "HexagonTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "unsigned", "Opc", "=", "Op", ".", "getOpcode", "(", ")", ";", "if", "(", "Opc", "==", "ISD", "::", "INLINEASM", ...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "Hexagon", "Hexagon", "ISD::INLINEASM", "HexagonISD::OP_BEGIN", "HexagonISD::OP_END", "\"Error: check for a non-legal type in this operation\\n\"", "\"Should not custom lower this!\"", "ISD::CONCAT_VECTORS", "ISD::INSERT_SUBVECTOR", "ISD::INSERT_VECTOR_ELT", "ISD::EXTRACT_SUBVECTOR", "ISD::EXT...

HexagonISelLowering115

LowerOperation

Hexagon

DSP

LLVM

10,656

468

1

[]

[ "<s>", "__inline__", "static", "float", "sh_media_FMAC_S", "(", "float", "fg", ",", "float", "fh", ",", "float", "fq", ")", "{", "float", "res", ";", "__asm__", "(", "\"fmac.s\t%1, %2, %0\"", ":", "\"=f\"", "(", "res", ")", ":", "\"f\"", "(", "fg", ")", ...

[ "This", "gives", "different", "results", "for", "-O0" ]

[ "sh", "\"fmac.s\t%1, %2, %0\"", "\"=f\"", "\"f\"", "\"f\"", "\"0\"" ]

ushmedia

sh_media_FMAC_S

sh

CPU

GCC

10,657

47

1

[]

[ "<s>", "bool", "ARMCodeEmitter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "assert", "(", "(", "MF", ".", "getTarget", "(", ")", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "Default", "||", "MF", ".", "getTarg...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "ARM", "ARM", "\"JIT relocation model must be set to static or default!\"", "ARM", "ARM", "ARM", "ARM", "0", "\"JITTing function '\"", "\"'\\n\"" ]

ARMCodeEmitter1

runOnMachineFunction

ARM

CPU

LLVM

10,658

303

1

[]

[ "<s>", "static", "rtx", "frv_legitimize_argument", "(", "enum", "insn_code", "icode", ",", "int", "opnum", ",", "rtx", "arg", ")", "{", "machine_mode", "mode", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "opnum", "]", ".", "mode", ";", "if"...

[ "Given", "that", "ARG", "is", "being", "passed", "as", "operand", "OPNUM", "to", "instruction", "ICODE", ",", "check", "whether", "ARG", "satisfies", "the", "operand", "'s", "constraints", ".", "If", "it", "does", "n't", ",", "copy", "ARG", "to", "a", "t...

[ "frv" ]

frv

frv_legitimize_argument

frv

VLIW

GCC

10,659

65

1

[]

[ "<s>", "bool", "TPCMemorySize", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "TPCSubtarget", ">", "(", ")", ";", "if", "(", "!", "Subtarget", "->", "getTargetLowering", "(",...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "TPC", "TPC", "TPC", "TPC" ]

TPCMemorySize

runOnMachineFunction

TPC

Virtual ISA

LLVM

10,660

111

1

[]

[ "<s>", "void", "ARCPassConfig", "::", "addPreRegAlloc", "(", ")", "{", "addPass", "(", "createARCExpandPseudosPass", "(", ")", ")", ";", "}", "</s>" ]

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]

[ "ARC", "ARC", "ARC" ]

ARCTargetMachine16

addPreRegAlloc

ARC

MPU

LLVM

10,661

15

1

[]

[ "<s>", "bool", "Cpu0AsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "Cpu0MFI", "=", "MF", ".", "getInfo", "<", "Cpu0MachineFunctionInfo", ">", "(", ")", ";", "AsmPrinter", "::", "runOnMachineFunction", "(", "MF", ")", ";...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Cpu0", "Cpu0", "Cpu0", "Cpu0" ]

Cpu0AsmPrinter3

runOnMachineFunction

Cpu0

CPU

LLVM

10,662

32

1

[]

[ "<s>", "inline", "void", "X86EncodeLiteralsPass", "::", "buildXor", "(", "MachineInstr", "&", "MI", ",", "unsigned", "Index", ",", "uint64_t", "Operand", ")", "{", "MachineBasicBlock", "*", "PMBB", "=", "MI", ".", "getParent", "(", ")", ";", "MachineBasicBlock...

[ "Build", "and", "insert", "Res", "=", "G_XOR", "Op0", ",", "Op1", "." ]

[ "X86", "X86", "3", "X86::RBP" ]

X86EncodeLiterals

buildXor

X86

CPU

LLVM

10,663

99

1

[]

[ "<s>", "TargetTransformInfo", "FPGATargetMachine", "::", "getTargetTransformInfo", "(", "const", "Function", "&", "F", ")", "{", "return", "TargetTransformInfo", "(", "FPGATTIImpl", "(", "this", ",", "F", ")", ")", ";", "}", "</s>" ]

[ "Get", "a", "TargetTransformInfo", "implementation", "for", "the", "target", "." ]

[ "FPGA", "FPGA", "FPGA" ]

FPGATargetMachine

getTargetTransformInfo

FPGA

CPU

LLVM

10,664

23

1

[]

[ "<s>", "static", "tree", "ix86_builtin_reciprocal", "(", "tree", "fndecl", ")", "{", "switch", "(", "DECL_FUNCTION_CODE", "(", "fndecl", ")", ")", "{", "case", "IX86_BUILTIN_SQRTPS_NR", ":", "return", "ix86_get_builtin", "(", "IX86_BUILTIN_RSQRTPS_NR", ")", ";", "...

[ "Returns", "a", "code", "for", "a", "target-specific", "builtin", "that", "implements", "reciprocal", "of", "the", "function", ",", "or", "NULL_TREE", "if", "not", "available", "." ]

[ "i386" ]

i3865

ix86_builtin_reciprocal

i386

CPU

GCC

10,665

41

1

[]

[ "<s>", "SDValue", "MipsSETargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDValue", "Val", ";", "switch", "(", "N", "->", ...

[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]

[ "Mips", "Mips", "ISD::ADDE", "ISD::SUBE", "ISD::MUL", "ISD::SHL", "ISD::SRA", "ISD::SRL", "ISD::VSELECT", "ISD::SETCC", "Mips" ]

MipsSEISelLowering12

PerformDAGCombine

Mips

CPU

LLVM

10,666

191

1

[]

[ "<s>", "static", "void", "find_regmode_weight", "(", "basic_block", "b", ",", "machine_mode", "mode", ")", "{", "rtx_insn", "*", "insn", ",", "*", "next_tail", ",", "*", "head", ",", "*", "tail", ";", "get_ebb_head_tail", "(", "b", ",", "b", ",", "&", ...

[ "Calculate", "regmode", "weights", "for", "all", "insns", "of", "a", "basic", "block", "." ]

[ "sh", "2", "2" ]

sh

find_regmode_weight

sh

CPU

GCC

10,667

133

1

[]

[ "<s>", "int", "cr16_hard_regno_mode_ok", "(", "int", "regno", ",", "machine_mode", "mode", ")", "{", "if", "(", "(", "GET_MODE_SIZE", "(", "mode", ")", ">=", "4", ")", "&&", "(", "regno", "==", "11", ")", ")", "return", "0", ";", "if", "(", "mode", ...

[ "Return", "1", "if", "hard", "register", "REGNO", "can", "hold", "a", "value", "of", "machine-mode", "MODE", "." ]

[ "cr16", "4", "11", "0", "8", "1", "0", "1", "12", "4", "0", "0", "1" ]

cr162

cr16_hard_regno_mode_ok

cr16

MPU

GCC

10,668

104

1

[]

[ "<s>", "bool", "ix86_expand_int_addcc", "(", "rtx", "operands", "[", "]", ")", "{", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "operands", "[", "1", "]", ")", ";", "rtx", "flags", ";", "rtx", "(", "*", "insn", ")", "(", "machine_mode", ",", "r...

[ "Expand", "conditional", "increment", "or", "decrement", "using", "adb/sbb", "instructions", ".", "The", "default", "case", "using", "setcc", "followed", "by", "the", "conditional", "move", "can", "be", "done", "by", "generic", "code", "." ]

[ "i386", "1", "1", "0", "1", "1", "3", "3", "0", "0", "3", "0", "2" ]

i386-expand

ix86_expand_int_addcc

i386

CPU

GCC

10,669

267

1

[]

[ "<s>", "ARMSubtarget", "::", "ARMSubtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "bool", "IsLittle", ",", "const", "TargetOptions", "&", "...

[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]

[ "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "4", "ARM" ]

ARMSubtarget56

ARMSubtarget

ARM

CPU

LLVM

10,670

95

1

[]

[ "<s>", "static", "bool", "rs6000_maybe_emit_fp_cmove", "(", "rtx", "dest", ",", "rtx", "op", ",", "rtx", "true_cond", ",", "rtx", "false_cond", ")", "{", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "op", ")", ";", "rtx", "op0", "=", "XEXP", "(", ...

[ "Possibly", "emit", "a", "floating", "point", "conditional", "move", "by", "generating", "a", "compare", "that", "sets", "a", "mask", "instruction", "and", "a", "XXSEL", "select", "instruction", ".", "Move", "TRUE_COND", "to", "DEST", "if", "OP", "of", "the"...

[ "rs6000", "0", "1", "0", "2" ]

rs6000

rs6000_maybe_emit_fp_cmove

rs6000

CPU

GCC

10,671

226

1

[]

[ "<s>", "RegisterAggr", "&", "RegisterAggr", "::", "clear", "(", "RegisterRef", "RR", ")", "{", "if", "(", "PhysicalRegisterInfo", "::", "isRegMaskId", "(", "RR", ".", "Reg", ")", ")", "{", "const", "uint32_t", "*", "MB", "=", "PRI", ".", "getRegMaskBits", ...

[ "Clear", "all", "timers", "in", "this", "group", "." ]

[ "Hexagon", "1", "32", "1u", "32" ]

RDFRegisters12

clear

Hexagon

DSP

LLVM

10,672

179

1

[]

[ "<s>", "static", "rtx", "m32c_function_arg", "(", "cumulative_args_t", "ca_v", ",", "const", "function_arg_info", "&", "arg", ")", "{", "CUMULATIVE_ARGS", "*", "ca", "=", "get_cumulative_args", "(", "ca_v", ")", ";", "rtx", "rv", "=", "NULL_RTX", ";", "fprintf...

[ "Implements", "FUNCTION_ARG", ".", "Arguments", "are", "passed", "partly", "in", "registers", ",", "partly", "on", "stack", ".", "If", "our", "function", "returns", "a", "struct", ",", "a", "pointer", "to", "a", "buffer", "for", "it", "is", "at", "the", ...

[ "m32c", "\"func_arg %d (%s, %d)\\n\"", "0", "\"func arg: force %d named %d, mem\\n\"", "1", "1", "2", "2", "2" ]

m32c

m32c_function_arg

m32c

MPU

GCC

10,673

221

1

[]

[ "<s>", "void", "ARMTTIImpl", "::", "getUnrollingPreferences", "(", "Loop", "*", "L", ",", "ScalarEvolution", "&", "SE", ",", "TTI", "::", "UnrollingPreferences", "&", "UP", ")", "{", "if", "(", "!", "ST", "->", "isMClass", "(", ")", ")", "return", "Basic...

[ "Get", "target-customized", "preferences", "for", "the", "generic", "loop", "unrolling", "transformation", "." ]

[ "ARM", "ARM", "0", "0", "4", "\"Loop has:\\n\"", "\"Blocks: \"", "\"\\n\"", "\"Exit blocks: \"", "\"\\n\"", "2", "4", "0", "4", "\"Cost of loop: \"", "\"\\n\"", "4", "60", "12" ]

ARMTargetTransformInfo3

getUnrollingPreferences

ARM

CPU

LLVM

10,674

359

1

[]

[ "<s>", "static", "bool", "isNodeHidden", "(", "const", "SUnit", "*", "Node", ",", "const", "ScheduleDAGPostRA", "*", "G", ")", "{", "return", "(", "Node", "->", "NumPreds", ">", "10", "||", "Node", "->", "NumSuccs", ">", "10", ")", ";", "}", "</s>" ]

[ "Do", "not", "print", "nodes", "that", "are", "part", "of", "a", "pi-block", "separately", "." ]

[ "Patmos", "10", "10" ]

PatmosPostRAScheduler1

isNodeHidden

Patmos

VLIW

LLVM

10,675

31

1

[]

[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "F", ")", "override", "{", "bool", "Changed", "=", "false", ";", "Subtarget", "=", "&", "F", ".", "getSubtarget", "<", "SparcSubtarget", ">", "(", ")", ";", "F", ".", "getRegInfo", "(", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Sparc", "Sparc" ]

DelaySlotFiller (2)

runOnMachineFunction

Sparc

CPU

LLVM

10,676

76

1

[]

[ "<s>", "static", "void", "rs6000_print_isa_options", "(", "FILE", "*", "file", ",", "int", "indent", ",", "const", "char", "*", "string", ",", "HOST_WIDE_INT", "flags", ")", "{", "rs6000_print_options_internal", "(", "file", ",", "indent", ",", "string", ",", ...

[ "Helper", "function", "to", "print", "the", "current", "isa", "options", "on", "a", "line", "." ]

[ "powerpcspe", "\"-m\"", "0" ]

powerpcspe

rs6000_print_isa_options

powerpcspe

CPU

GCC

10,677

45

1

[]

[ "<s>", "void", "SystemZTTIImpl", "::", "getUnrollingPreferences", "(", "Loop", "*", "L", ",", "ScalarEvolution", "&", "SE", ",", "TTI", "::", "UnrollingPreferences", "&", "UP", ")", "{", "bool", "HasCall", "=", "false", ";", "unsigned", "NumStores", "=", "0"...

[ "Get", "target-customized", "preferences", "for", "the", "generic", "loop", "unrolling", "transformation", "." ]

[ "SystemZ", "SystemZ", "0", "Intrinsic::memcpy", "Intrinsic::memset", "0", "0", "12", "1", "1", "75", "4" ]

SystemZTargetTransformInfo28

getUnrollingPreferences

SystemZ

CPU

LLVM

10,678

269

1

[]

[ "<s>", "void", "RISCVTargetLowering", "::", "LowerAsmOperandForConstraint", "(", "SDValue", "Op", ",", "std", "::", "string", "&", "Constraint", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "Ops", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", ...

[ "Lower", "the", "specified", "operand", "into", "the", "Ops", "vector", "." ]

[ "RISCV", "RISCV", "1", "0", "12", "0", "0", "5", "0", "0" ]

RISCVISelLowering1

LowerAsmOperandForConstraint

RISCV

CPU

LLVM

10,679

337

1

[]

[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", "||", "!", "RunPreEmitPeephole", ")", "return", "false", ";", "bool", "Changed", "=", "...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "PowerPC", "PPC", "PPC", "4", "\"Converted instruction to imm form: \"", "\"PPC pre-emit peephole: erasing instruction: \"" ]

PPCPreEmitPeephole (2)

runOnMachineFunction

PowerPC

CPU

LLVM

10,680

177

1

[]

[ "<s>", "static", "tree", "m68hc11_handle_page0_attribute", "(", "tree", "*", "node", ",", "tree", "name", ",", "tree", "args", "ATTRIBUTE_UNUSED", ",", "int", "flags", "ATTRIBUTE_UNUSED", ",", "bool", "*", "no_add_attrs", ")", "{", "tree", "decl", "=", "*", ...

[ "Handle", "an", "``", "tiny_data", "''", "attribute", ";", "arguments", "as", "in", "struct", "attribute_spec.handler", "." ]

[ "m68hc11", "6", "\".page0\"", "\"%qs attribute ignored\"" ]

m68hc111

m68hc11_handle_page0_attribute

m68hc11

MPU

GCC

10,681

80

1

[]

[ "<s>", "const", "char", "*", "avr_out_sign_extend", "(", "rtx_insn", "*", "insn", ",", "rtx", "*", "xop", ",", "int", "*", "plen", ")", "{", "unsigned", "n_src", "=", "GET_MODE_SIZE", "(", "GET_MODE", "(", "xop", "[", "1", "]", ")", ")", ";", "unsign...

[ "Output", "sign", "extension", "from", "XOP", "[", "1", "]", "to", "XOP", "[", "0", "]", "and", "return", "``", "''", ".", "If", "PLEN", "==", "NULL", ",", "print", "assembler", "instructions", "to", "perform", "the", "operation", ";", "otherwise", ","...

[ "avr", "1", "0", "1", "1", "0", "0", "1", "2", "2", "\"movw %0,%1\"", "\"mov %B0,%B1\"", "1", "1", "\"mov %A0,%A1\"", "1", "0", "1", "\"mov __tmp_reg__,%0\"", "1", "\"lsl %0\"", "1", "\"sbc %0,%0\"", "0", "1", "\"\"" ]

avr

avr_out_sign_extend

avr

MPU

GCC

10,682

238

1

[]

[ "<s>", "void", "AMDGPURegisterBankInfo", "::", "split64BitValueForMapping", "(", "MachineIRBuilder", "&", "B", ",", "SmallVector", "<", "Register", ",", "2", ">", "&", "Regs", ",", "LLT", "HalfTy", ",", "unsigned", "Reg", ")", "const", "{", "assert", "(", "H...

[ "Split", "64-bit", "value", "Reg", "into", "two", "32-bit", "halves", "and", "populate", "them", "into", "Regs", "." ]

[ "AMDGPU", "AMDGPU", "2", "32", "AMDGPU::G_UNMERGE_VALUES" ]

AMDGPURegisterBankInfo29

split64BitValueForMapping

AMDGPU

GPU

LLVM

10,683

142

1

[]

[ "<s>", "int", "avr_simplify_comparison_p", "(", "enum", "machine_mode", "mode", ",", "RTX_CODE", "operator", ",", "rtx", "x", ")", "{", "unsigned", "int", "max", "=", "(", "mode", "==", "QImode", "?", "0xff", ":", "mode", "==", "HImode", "?", "0xffff", "...

[ "Return", "0", "if", "undefined", ",", "1", "if", "always", "true", "or", "always", "false", "." ]

[ "avr", "0xff", "0xffff", "0xffffffff", "0", "1", "0xff", "1", "0" ]

avr3

avr_simplify_comparison_p

avr

MPU

GCC

10,684

95

1

[]

[ "<s>", "static", "int", "arc_save_callee_enter", "(", "uint64_t", "gmask", ",", "bool", "save_blink", ",", "bool", "save_fp", ",", "HOST_WIDE_INT", "offset", ")", "{", "int", "start_reg", "=", "ENTER_LEAVE_START_REG", ";", "int", "end_reg", "=", "ENTER_LEAVE_END_R...

[ "ARC", "prologue", ",", "save", "the", "registers", "using", "enter", "instruction", ".", "Leave", "instruction", "can", "also", "save", "$", "blink", "(", "SAVE_BLINK", ")", "and", "$", "fp", "(", "SAVE_FP", ")", "register", "." ]

[ "arc", "0", "1ULL", "1", "1", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "0", "0", "1", "0", "0", "1", "1ULL", "0", "0", "1", "0", "0", "1", "0" ]

arc

arc_save_callee_enter

arc

MPU

GCC

10,685

466

1

[]

[ "<s>", "DecodeStatus", "BPFDisassembler", "::", "getInstruction", "(", "MCInst", "&", "Instr", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "CStream", ")", "const", "{", "bo...

[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]

[ "BPF", "BPF", "BPF", "BPF", "BPF", "BPF", "BPF", "BPF::ALU32", "BPF", "BPF", "BPF::LD_imm64", "BPF::LD_pseudo", "16", "0", "16", "12", "0", "13", "8", "14", "16", "15", "24", "12", "24", "13", "16", "14", "8", "15", "0", "1", "BPF::LD_ABS_B", "BPF::L...

BPFDisassembler13

getInstruction

BPF

Virtual ISA

LLVM

10,686

415

1

[]

[ "<s>", "void", "XNCMFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "}", "</s>" ]

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "XNCM", "XNCM" ]

XNCMFrameLowering

emitEpilogue

XNCM

CPU

LLVM

10,687

16

1

[]

[ "<s>", "int", "nios2_can_use_return_insn", "(", "void", ")", "{", "if", "(", "!", "reload_completed", "||", "crtl", "->", "profile", ")", "return", "0", ";", "return", "nios2_compute_frame_layout", "(", ")", "==", "0", ";", "}", "</s>" ]

[ "Return", "nonzero", "if", "this", "function", "is", "known", "to", "have", "a", "null", "epilogue", ".", "This", "allows", "the", "optimizer", "to", "omit", "jumps", "to", "jumps", "if", "no", "stack", "was", "created", "." ]

[ "nios2", "0", "0" ]

nios22

nios2_can_use_return_insn

nios2

MPU

GCC

10,688

26

1

[]

[ "<s>", "bool", "HexagonFrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetReg...

[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...

[ "Hexagon", "Hexagon", "0", "1", "1", "1" ]

HexagonFrameLowering23

spillCalleeSavedRegisters

Hexagon

DSP

LLVM

10,689

283

1

[]

[ "<s>", "const", "MCFixupKindInfo", "&", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "override", "{", "if", "(", "Kind", "<", "FirstTargetFixupKind", ")", "return", "MCAsmBackend", "::", "getFixupKindInfo", "(", "Kind", ")", ";", "llvm_unreachable...

[ "Get", "information", "on", "a", "fixup", "kind", "." ]

[ "VE", "\"getFixupKindInfo() unimplemented\"" ]

VEAsmBackend1

getFixupKindInfo

VE

CPU

LLVM

10,690

31

1

[]

[ "<s>", "bool", "AMDGPUTargetELFStreamer", "::", "EmitHSAMetadata", "(", "std", "::", "shared_ptr", "<", "msgpack", "::", "Node", ">", "&", "HSAMetadataRoot", ",", "bool", "Strict", ")", "{", "V3", "::", "MetadataVerifier", "Verifier", "(", "Strict", ")", ";", ...

[ "Emit", "HSA", "Metadata", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU" ]

AMDGPUTargetStreamer26

EmitHSAMetadata

AMDGPU

GPU

LLVM

10,691

178

1

[]

[ "<s>", "bool", "isImm", "(", ")", "const", "{", "return", "Kind", "==", "k_Immediate", ";", "}", "</s>" ]

[ "isImm", "-", "Is", "this", "an", "immediate", "operand", "?" ]

[ "Mips" ]

MipsAsmParser102

isImm

Mips

CPU

LLVM

10,692

12

1

[]

[ "<s>", "static", "void", "maybe_set_link_compat", "(", "void", ")", "{", "}", "</s>" ]

[ "Checks", "if", "logical", "names", "are", "defined", "for", "setting", "system", "library", "path", "and", "linker", "program", "to", "enable", "compatibility", "with", "earlier", "VMS", "versions", "." ]

[ "vms" ]

vms-ld

maybe_set_link_compat

vms

Virtual ISA

GCC

10,693

8

1

[]

[ "<s>", "bool", "HexagonRemoveExtendArgs", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "unsigned", "Idx", "=", "1", ";", "for", "(", "Function", "::", "arg_iterator", "AI", "=", "F", ".", "arg_begin", "(", ")", ",", "AE", "=", "F", ".", ...

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "Hexagon", "Hexagon", "1" ]

HexagonRemoveSZExtArgs

runOnFunction

Hexagon

DSP

LLVM

10,694

228

1

[]

[ "<s>", "void", "fr30_expand_prologue", "(", "void", ")", "{", "int", "regno", ";", "rtx", "insn", ";", "if", "(", "!", "current_frame_info", ".", "initialised", ")", "fr30_compute_frame_size", "(", "0", ",", "0", ")", ";", "gcc_assert", "(", "current_frame_i...

[ "Called", "after", "register", "allocation", "to", "add", "any", "instructions", "needed", "for", "the", "prologue", ".", "Using", "a", "prologue", "insn", "is", "favored", "compared", "to", "putting", "all", "of", "the", "instructions", "in", "output_function_p...

[ "fr30", "0", "0", "1", "1", "0", "1", "1", "1", "10", "1", "0", "0", "0", "1", "1", "1", "0", "1", "10", "512", "1", "1", "1" ]

fr303

fr30_expand_prologue

fr30

DSP

GCC

10,695

509

1

[]

[ "<s>", "bool", "AArch64InstrInfo", "::", "isThroughputPattern", "(", "MachineCombinerPattern", "Pattern", ")", "const", "{", "switch", "(", "Pattern", ")", "{", "default", ":", "break", ";", "case", "MachineCombinerPattern", "::", "FMULADDS_OP1", ":", "case", "Mac...

[ "Return", "true", "when", "a", "code", "sequence", "can", "improve", "throughput", "." ]

[ "AArch64", "AArch64" ]

AArch64InstrInfo113

isThroughputPattern

AArch64

CPU

LLVM

10,696

197

1

[]

[ "<s>", "bool", "X86TTIImpl", "::", "isLegalNTStore", "(", "Type", "*", "DataType", ",", "Align", "Alignment", ")", "{", "unsigned", "DataSize", "=", "DL", ".", "getTypeStoreSize", "(", "DataType", ")", ";", "if", "(", "ST", "->", "hasSSE4A", "(", ")", "&...

[ "Return", "true", "if", "the", "target", "supports", "nontemporal", "store", "." ]

[ "X86", "X86", "4", "32", "32", "16" ]

X86TargetTransformInfo100

isLegalNTStore

X86

CPU

LLVM

10,697

102

1

[]

[ "<s>", "bool", "X86AsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "unsigned", "AsmVariant", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "ExtraCode", ...

[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]

[ "X86", "X86", "0", "1", "0", "0", "\"unexpected operand type!\"", "\"(%rip)\"", "\"unexpected operand type!\"", "0" ]

X86AsmPrinter102

PrintAsmOperand

X86

CPU

LLVM

10,698

440

1

[]

[ "<s>", "bool", "HexagonTargetLowering", "::", "shouldExpandAtomicStoreInIR", "(", "StoreInst", "*", "SI", ")", "const", "{", "return", "SI", "->", "getValueOperand", "(", ")", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ">", "64", ";",...

[ "Returns", "how", "the", "given", "(", "atomic", ")", "store", "should", "be", "expanded", "by", "the", "IR-level", "AtomicExpand", "pass", "into", "." ]

[ "Hexagon", "Hexagon", "64" ]

HexagonISelLowering (2)

shouldExpandAtomicStoreInIR

Hexagon

DSP

LLVM

10,699

29

1

[]