docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "SDValue", "MCS51TargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVe...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "MCS51", "MCS51", "ISD::OutputArg", "16", "MCS51", "MCS51", "4", "1", "0", "\"Can only return in registers!\"", "1", "MCS51", "MCS51", "MCS51ISD::RETI_FLAG", "MCS51ISD::RET_FLAG", "0", "MVT::Other" ]	MCS51ISelLowering	LowerReturn	MCS51	MPU	LLVM	10,500	330	1	[]
[ "<s>", "bool", "XCoreTargetLowering", "::", "isLegalAddressingMode", "(", "const", "AddrMode", "&", "AM", ",", "const", "Type", "*", "Ty", ")", "const", "{", "MVT", "VT", "=", "getValueType", "(", "Ty", ",", "true", ")", ";", "switch", "(", "VT", ".", ...	[ "isLegalAddressingMode", "-", "Return", "true", "if", "the", "addressing", "mode", "represented", "by", "AM", "is", "legal", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]	[ "XCore", "XCore", "MVT::i8", "MVT::i16", "MVT::i32", "MVT::i1", "MVT::i8", "MVT::i32", "MVT::i32", "0", "4", "0", "MVT::i8", "0", "1", "0", "MVT::i16", "0", "2", "0", "MVT::i32", "0", "4", "0" ]	XCoreISelLowering17	isLegalAddressingMode	XCore	MPU	LLVM	10,501	238	1	[]
[ "<s>", "AsmToken", "LexToken", "(", ")", "{", "if", "(", "!", "Lexer", ")", "{", "SetError", "(", "SMLoc", "(", ")", ",", "\"No MCAsmLexer installed\"", ")", ";", "return", "AsmToken", "(", "AsmToken", "::", "Error", ",", "\"\"", ",", "0", ")", ";", ...	[ "LexToken", "-", "Read", "the", "next", "token", "and", "return", "its", "code", "." ]	[ "ARM", "\"No MCAsmLexer installed\"", "\"\"", "0", "\"Unhandled dialect\"", "\"\"", "0", "0" ]	ARMAsmLexer	LexToken	ARM	CPU	LLVM	10,502	75	1	[]
[ "<s>", "bool", "Emitter", "<", "CodeEmitter", ">", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "MMI", "=", "&", "getAnalysis", "<", "MachineModuleInfo", ">", "(", ")", ";", "MCE", ".", "setModuleInfo", "(", "MMI", ")", ";", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "X86", "X86", "\"JITTing function '\"", "\"'\\n\"", "X86::MOVPC32r", "X86::POP32r" ]	X86CodeEmitter	runOnMachineFunction	X86	CPU	LLVM	10,503	232	1	[]
[ "<s>", "void", "AArch64TargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", "...	[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]	[ "AArch64", "AArch64", "\"Don't know how to custom expand this\"", "ISD::BITCAST", "AArch64ISD::SADDV", "ISD::ADD", "AArch64ISD::SADDV", "AArch64ISD::UADDV", "ISD::ADD", "AArch64ISD::UADDV", "AArch64ISD::SMINV", "ISD::SMIN", "AArch64ISD::SMINV", "AArch64ISD::UMINV", "ISD::UMIN", "AArch6...	AArch64ISelLowering (2)	ReplaceNodeResults	AArch64	CPU	LLVM	10,504	244	1	[]
[ "<s>", "void", "GCNScheduleDAGMILive", "::", "finalizeSchedule", "(", ")", "{", "GCNMaxOccupancySchedStrategy", "&", "S", "=", "(", "GCNMaxOccupancySchedStrategy", "&", ")", "*", "SchedImpl", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"All regions recorded, s...	[ "After", "the", "schedule", "has", "been", "formed", ",", "call", "this", "function", "to", "combine", "the", "instructions", "from", "the", "different", "stages/cycles", "." ]	[ "AMDGPU", "\"All regions recorded, starting actual scheduling.\\n\"", "0", "\"Retrying function scheduling without clustering.\\n\"", "\"Retrying function scheduling with lowest recorded occupancy \"", "\".\\n\"", "\"******** MI Scheduling ********\\n\"", "\":\"", "\" \"", "\"\\n From: \"", ...	GCNSchedStrategy	finalizeSchedule	AMDGPU	GPU	LLVM	10,505	463	1	[]
[ "<s>", "bool", "DLXInstrInfo", "::", "analyzeCompare", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "&", "SrcReg", ",", "unsigned", "&", "SrcReg2", ",", "int", "&", "CmpMask", ",", "int", "&", "CmpValue", ")", "const", "{", "return", "false", ...	[ "analyzeCompare", "-", "For", "a", "comparison", "instruction", ",", "return", "the", "source", "registers", "in", "SrcReg", "and", "SrcReg2", "if", "having", "two", "register", "operands", ",", "and", "the", "value", "it", "compares", "against", "in", "CmpVal...	[ "DLX", "DLX" ]	DLXInstrInfo	analyzeCompare	DLX	CPU	LLVM	10,506	32	1	[]
[ "<s>", "TargetIRAnalysis", "HexagonTargetMachine", "::", "getTargetIRAnalysis", "(", ")", "{", "return", "TargetIRAnalysis", "(", "[", "this", "]", "(", "Function", "&", "F", ")", "{", "return", "TargetTransformInfo", "(", "HexagonTTIImpl", "(", "this", ",", "F"...	[ "Get", "a", "TargetIRAnalysis", "appropriate", "for", "the", "target", "." ]	[ "Hexagon", "Hexagon", "Hexagon" ]	HexagonTargetMachine55	getTargetIRAnalysis	Hexagon	DSP	LLVM	10,507	34	1	[]
[ "<s>", "static", "void", "msp430_compute_frame_info", "(", "void", ")", "{", "int", "i", ";", "cfun", "->", "machine", "->", "computed", "=", "1", ";", "cfun", "->", "machine", "->", "framesize_regs", "=", "0", ";", "cfun", "->", "machine", "->", "frames...	[ "Compute", "all", "the", "frame-related", "fields", "in", "our", "machine_function", "structure", "." ]	[ "msp430", "1", "0", "0", "1", "4", "2", "0", "1" ]	msp430	msp430_compute_frame_info	msp430	MPU	GCC	10,508	157	1	[]
[ "<s>", "const", "char", "*", "XCoreTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "case", "XCoreISD", "::", "BL", ":", "return", "\"XCoreISD::BL\"", ";", "case", "XCoreISD", "::", ...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "XCore", "XCore", "XCoreISD::BL", "\"XCoreISD::BL\"", "XCoreISD::PCRelativeWrapper", "\"XCoreISD::PCRelativeWrapper\"", "XCoreISD::DPRelativeWrapper", "\"XCoreISD::DPRelativeWrapper\"", "XCoreISD::CPRelativeWrapper", "\"XCoreISD::CPRelativeWrapper\"", "XCoreISD::LDWSP", "\"XCoreISD::LDWSP\"", ...	XCoreISelLowering4	getTargetNodeName	XCore	MPU	LLVM	10,509	168	1	[]
[ "<s>", "static", "bool", "rs6000_mode_dependent_address_p", "(", "const_rtx", "addr", ",", "addr_space_t", "as", "ATTRIBUTE_UNUSED", ")", "{", "return", "rs6000_mode_dependent_address_ptr", "(", "addr", ")", ";", "}", "</s>" ]	[ "Implement", "TARGET_MODE_DEPENDENT_ADDRESS_P", "." ]	[ "powerpcspe" ]	powerpcspe	rs6000_mode_dependent_address_p	powerpcspe	CPU	GCC	10,510	19	1	[]
[ "<s>", "bool", "X86InstrInfo", "::", "canInsertSelect", "(", "const", "MachineBasicBlock", "&", "MBB", ",", "const", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "unsigned", "TrueReg", ",", "unsigned", "FalseReg", ",", "int", "&", "CondCycles...	[ "Return", "true", "if", "it", "is", "possible", "to", "insert", "a", "select", "instruction", "that", "chooses", "between", "TrueReg", "and", "FalseReg", "based", "on", "the", "condition", "code", "in", "Cond", "." ]	[ "X86", "X86", "X86", "1", "X86::CondCode", "0", "X86::COND_S", "X86::GR16RegClass", "X86::GR32RegClass", "X86::GR64RegClass", "2", "2", "2" ]	X86InstrInfo (2)	canInsertSelect	X86	CPU	LLVM	10,511	190	1	[]
[ "<s>", "static", "SDValue", "getAllOnesMask", "(", "MVT", "VecVT", ",", "SDValue", "VL", ",", "SDLoc", "DL", ",", "SelectionDAG", "&", "DAG", ")", "{", "MVT", "MaskVT", "=", "getMaskTypeFor", "(", "VecVT", ")", ";", "return", "DAG", ".", "getNode", "(", ...	[ "Return", "an", "all", "true", "boolean", "vector", "(", "mask", ")", "with", "NumElts", "lanes", "." ]	[ "RISCV", "RISCVISD::VMSET_VL" ]	RISCVISelLowering33	getAllOnesMask	RISCV	CPU	LLVM	10,512	43	1	[]
[ "<s>", "void", "AArch64PassConfig", "::", "addPreEmitPass", "(", ")", "{", "if", "(", "TM", "->", "getOptLevel", "(", ")", ">=", "CodeGenOpt", "::", "Aggressive", "&&", "EnableLoadStoreOpt", ")", "addPass", "(", "createAArch64LoadStoreOptimizationPass", "(", ")", ...	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64" ]	AArch64TargetMachine1	addPreEmitPass	AArch64	CPU	LLVM	10,513	141	1	[]
[ "<s>", "const", "uint32_t", "*", "AArch64RegisterInfo", "::", "getCustomEHPadPreservedMask", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "MF", ".", "getSubtarget", "<", "AArch64Subtarget", ">", "(", ")", ".", "isTargetLinux", "(", ...	[ "Return", "a", "register", "mask", "for", "the", "registers", "preserved", "by", "the", "unwinder", ",", "or", "nullptr", "if", "no", "custom", "mask", "is", "needed", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64" ]	AArch64RegisterInfo25	getCustomEHPadPreservedMask	AArch64	CPU	LLVM	10,514	36	1	[]
[ "<s>", "const", "RegisterBank", "&", "X86RegisterBankInfo", "::", "getRegBankFromRegClass", "(", "const", "TargetRegisterClass", "&", "RC", ")", "const", "{", "if", "(", "X86", "::", "GR8RegClass", ".", "hasSubClassEq", "(", "&", "RC", ")", "\|\|", "X86", "::", ...	[ "Get", "a", "register", "bank", "that", "covers", "RC", "." ]	[ "X86", "X86", "X86::GR8RegClass", "X86::GR16RegClass", "X86::GR32RegClass", "X86::GR64RegClass", "X86::GPRRegBankID", "X86::FR32XRegClass", "X86::FR64XRegClass", "X86::VR128XRegClass", "X86::VR256XRegClass", "X86::VR512RegClass", "X86::VECRRegBankID", "\"Unsupported register kind yet.\"" ]	X86RegisterBankInfo1	getRegBankFromRegClass	X86	CPU	LLVM	10,515	130	1	[]
[ "<s>", "bool", "RISCVAsmParser", "::", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "OperandVector", "&", "Operands", ")", "{", "Operands", ".", "push_back", "(", "RISCVOperand", "::", "cre...	[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]	[ "RISCV", "RISCV", "RISCV", "1", "\"unexpected token\"" ]	RISCVAsmParser22	ParseInstruction	RISCV	CPU	LLVM	10,516	163	1	[]
[ "<s>", "unsigned", "X86TargetLowering", "::", "ComputeNumSignBitsForTargetNode", "(", "SDValue", "Op", ",", "const", "APInt", "&", "DemandedElts", ",", "const", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", ")", "const", "{", "unsigned", "VTBits", "=", "...	[ "Determine", "the", "number", "of", "bits", "in", "the", "operation", "that", "are", "sign", "bits", "." ]	[ "X86", "X86", "X86ISD::SETCC_CARRY", "X86ISD::VSEXT", "0", "1", "X86ISD::PACKSS", "0", "0", "1", "1", "1", "1", "X86ISD::VSHLI", "0", "1", "1", "1", "X86ISD::VSRAI", "0", "1", "1", "X86ISD::PCMPGT", "X86ISD::PCMPEQ", "X86ISD::CMPP", "X86ISD::VPCOM", "X86ISD::VPCOM...	X86ISelLowering71	ComputeNumSignBitsForTargetNode	X86	CPU	LLVM	10,517	379	1	[]
[ "<s>", "const", "TargetRegisterClass", "", "PPCRegisterInfo", "::", "getLargestLegalSuperClass", "(", "const", "TargetRegisterClass", "", "RC", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "PPCSubtarget", "&", "Subtarget", "=", "MF", "...	[ "Returns", "the", "largest", "super", "class", "of", "RC", "that", "is", "legal", "to", "use", "in", "the", "current", "sub-target", "and", "has", "the", "same", "spill", "size", "." ]	[ "PowerPC", "PPC", "PPC", "PPC", "PPC::F8RCRegClass", "PPC::VSFRCRegClass", "PPC::VRRCRegClass", "PPC::VSRCRegClass", "PPC::F4RCRegClass", "PPC::VSSRCRegClass" ]	PPCRegisterInfo (2)1	getLargestLegalSuperClass	PowerPC	CPU	LLVM	10,518	107	1	[]
[ "<s>", "const", "MCFixupKindInfo", "&", "TPCAsmBackend", "::", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "const", "static", "MCFixupKindInfo", "InfosLE", "[", "TPC", "::", "NumTargetFixupKinds", "]", "=", "{", "{", "\"fixup_loop\"", ",", ...	[ "Get", "information", "on", "a", "fixup", "kind", "." ]	[ "TPC", "TPC", "TPC::NumTargetFixupKinds", "\"fixup_loop\"", "0", "16", "\"fixup_loop\"", "0", "16", "\"Invalid kind!\"" ]	TPCAsmBackend	getFixupKindInfo	TPC	Virtual ISA	LLVM	10,519	87	1	[]
[ "<s>", "SDValue", "HexagonTargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "Glue", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "...	[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]	[ "Hexagon", "Hexagon", "ISD::InputArg", "16", "Hexagon", "0", "MVT::i1", "MVT::i32", "Hexagon::PredRegsRegClass", "1", "0", "2", "0", "MVT::i1", "1", "2", "0", "1" ]	HexagonISelLowering114	LowerCallResult	Hexagon	DSP	LLVM	10,520	324	1	[]
[ "<s>", "int", "arm_attr_length_push_multi", "(", "rtx", "parallel_op", ",", "rtx", "first_op", ")", "{", "int", "i", ",", "regno", ",", "hi_reg", ";", "int", "num_saves", "=", "XVECLEN", "(", "parallel_op", ",", "0", ")", ";", "if", "(", "TARGET_ARM", ")...	[ "Compute", "the", "atrribute", "``", "length", "''", "of", "insn", "``", "*", "push_multi", "''", ".", "So", "this", "function", "MUST", "be", "kept", "in", "sync", "with", "that", "insn", "pattern", "." ]	[ "arm", "0", "4", "2", "1", "0", "0", "2", "4" ]	arm	arm_attr_length_push_multi	arm	CPU	GCC	10,521	131	1	[]
[ "<s>", "static", "bool", "aarch64_evpc_rev_local", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "HOST_WIDE_INT", "diff", ";", "unsigned", "int", "i", ",", "size", ",", "unspec", ";", "machine_mode", "pred_mode", ";", "if", "(", "d", "->", "vec_fla...	[ "Recognize", "patterns", "for", "the", "REV", "{", "64,32,16", "}", "insns", ",", "which", "reverse", "elements", "within", "each", "64-bit", ",", "32-bit", "or", "16-bit", "granule", "." ]	[ "aarch64", "0", "1", "8", "4", "2", "1", "0", "1", "2" ]	aarch645	aarch64_evpc_rev_local	aarch64	CPU	GCC	10,522	253	1	[]
[ "<s>", "const", "MCExpr", "*", "getSubExpr", "(", ")", "const", "{", "return", "SubExpr", ";", "}", "</s>" ]	[ "getSubExpr", "-", "Get", "the", "child", "of", "this", "expression", "." ]	[ "GBZ80" ]	GBZ80MCExpr	getSubExpr	GBZ80	MPU	LLVM	10,523	12	1	[]
[ "<s>", "static", "Matcher", "<", "V", ">", "Create", "(", "const", "char", "*", "name", ",", "F", "func", ")", "{", "static_assert", "(", "NoOverlap", "<", "u16", ",", "expected", ",", "OperandAtT", "::", "Mask", "...", ">", ",", "\"Error\"", ")", ";...	[ "Construct", "a", "unary", "instruction", ",", "given", "the", "opcode", "and", "an", "operand", "." ]	[ "Teak", "\"Error\"", "0xFFFF" ]	decoder	Create	Teak	DSP	LLVM	10,524	94	1	[]
[ "<s>", "bool", "Mips16DAGToDAGISel", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "Subtarget", "=", "&", "TM", ".", "getSubtarget", "<", "MipsSubtarget", ">", "(", ")", ";", "if", "(", "!", "Subtarget", "->", "inMips16Mode", "("...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips" ]	Mips16ISelDAGToDAG14	runOnMachineFunction	Mips	CPU	LLVM	10,525	43	1	[]
[ "<s>", "static", "section", "*", "mips_function_rodata_section", "(", "tree", "decl", ",", "bool", ")", "{", "if", "(", "!", "TARGET_ABICALLS", "\|\|", "TARGET_ABSOLUTE_ABICALLS", "\|\|", "TARGET_GPWORD", ")", "return", "default_function_rodata_section", "(", "decl", ",...	[ "Implement", "TARGET_ASM_FUNCTION_RODATA_SECTION", ".", "The", "complication", "here", "is", "that", ",", "with", "the", "combination", "TARGET_ABICALLS", "&", "&", "!", "TARGET_GPWORD", ",", "jump", "tables", "will", "use", "absolute", "addresses", ",", "and", "s...	[ "mips", "\".gnu.linkonce.t.\"", "16", "0", "14", "\".text.\"", "6", "0", "1", "\"data\"", "4" ]	mips1	mips_function_rodata_section	mips	CPU	GCC	10,526	151	1	[]
[ "<s>", "bool", "lm32_can_eliminate", "(", "const", "int", "from", "ATTRIBUTE_UNUSED", ",", "const", "int", "to", ")", "{", "return", "(", "to", "==", "STACK_POINTER_REGNUM", "&&", "frame_pointer_needed", ")", "?", "false", ":", "true", ";", "}", "</s>" ]	[ "Implemenent", "TARGET_CAN_ELIMINATE", "." ]	[ "lm32" ]	lm32	lm32_can_eliminate	lm32	MPU	GCC	10,527	27	1	[]
[ "<s>", "const", "HSAILRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "&", "getInstrInfo", "(", ")", "->", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "HSAIL", "HSAIL" ]	HSAILSubtarget	getRegisterInfo	HSAIL	Virtual ISA	LLVM	10,528	20	1	[]
[ "<s>", "void", "BTFDebug", "::", "beginFunctionImpl", "(", "const", "MachineFunction", "", "MF", ")", "{", "auto", "", "SP", "=", "MF", "->", "getFunction", "(", ")", ".", "getSubprogram", "(", ")", ";", "auto", "*", "Unit", "=", "SP", "->", "getUnit...	[ "Gather", "pre-function", "debug", "information", "." ]	[ "BPF", "\"Null section for Function Label\"", "\".text\"" ]	BTFDebug28	beginFunctionImpl	BPF	Virtual ISA	LLVM	10,529	288	1	[]
[ "<s>", "bool", "PPCTTIImpl", "::", "enableInterleavedAccessVectorization", "(", ")", "{", "return", "true", ";", "}", "</s>" ]	[ "Enable", "matching", "of", "interleaved", "access", "groups", "." ]	[ "PowerPC", "PPC" ]	PPCTargetTransformInfo	enableInterleavedAccessVectorization	PowerPC	CPU	LLVM	10,530	11	1	[]
[ "<s>", "int", "ix86_issue_rate", "(", "void", ")", "{", "switch", "(", "ix86_tune", ")", "{", "case", "PROCESSOR_PENTIUM", ":", "case", "PROCESSOR_LAKEMONT", ":", "case", "PROCESSOR_BONNELL", ":", "case", "PROCESSOR_SILVERMONT", ":", "case", "PROCESSOR_KNL", ":", ...	[ "Return", "the", "maximum", "number", "of", "instructions", "a", "cpu", "can", "issue", "." ]	[ "i386", "2", "3", "4", "1" ]	x86-tune-sched2	ix86_issue_rate	i386	CPU	GCC	10,531	105	1	[]
[ "<s>", "static", "bool", "rs6000_legitimate_combined_insn", "(", "rtx_insn", "*", "insn", ")", "{", "int", "icode", "=", "INSN_CODE", "(", "insn", ")", ";", "if", "(", "icode", "!=", "CODE_FOR_nothing", "&&", "(", "icode", "==", "CODE_FOR_ctrsi_internal1", "\|\|...	[ "Implement", "the", "TARGET_LEGITIMATE_COMBINED_INSN", "hook", "." ]	[ "rs6000" ]	rs60006	rs6000_legitimate_combined_insn	rs6000	CPU	GCC	10,532	64	1	[]
[ "<s>", "SDValue", "XtensaTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "const", ...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "Xtensa", "Xtensa", "ISD::InputArg", "\"ISelDAG: Lowering formal arguments\\n\"", "\"ISelDAG: Can't lower variadic arguments\\n\"", "16", "XtensaISD::ENTRY_FLAG", "MVT::Other", "Xtensa::a1", "MVT::i32", "4", "MVT::i32", "\"Doesn't support custom argument lowering\"", "MVT::i32", "Xtensa:...	XtensaISelLowering	LowerFormalArguments	Xtensa	MPU	LLVM	10,533	385	1	[]
[ "<s>", "unsigned", "SHUXIInstrInfo", "::", "insertBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "", "TBB", ",", "MachineBasicBlock", "", "FBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "const", "DebugLoc", "&", "DL",...	[ "Insert", "branch", "code", "into", "the", "end", "of", "the", "specified", "MachineBasicBlock", "." ]	[ "SHUXI", "SHUXI", "\"insertBranch must not be told to insert a fallthrough\"", "1", "0", "\"SHUXI branch conditions have one component!\"", "\"code size not handled\"", "\"Unconditional branch with multiple successors!\"", "SHUXI::JMP", "1", "0", "SHUXI::JCC", "0", "SHUXI::JMP" ]	SHUXIInstrInfo	insertBranch	SHUXI	CPU	LLVM	10,534	186	1	[]
[ "<s>", "static", "void", "arc_init", "(", "void", ")", "{", "if", "(", "TARGET_V2", ")", "{", "if", "(", "TARGET_MPYW", "\|\|", "TARGET_MULTI", ")", "arc_multcost", "=", "COSTS_N_INSNS", "(", "1", ")", ";", "}", "if", "(", "arc_multcost", "<", "0", ")", ...	[ "Called", "by", "OVERRIDE_OPTIONS", "to", "initialize", "various", "things", "." ]	[ "arc", "1", "0", "4", "30", "3", "30", "4", "30", "\"%<-mno-mpy%> supported only for ARC700 or ARCv2\"", "\"%<-mno-dpfp-lrsr%> supported only with %<-mdpfp%>\"", "\"FPX fast and compact options cannot be specified together\"", "\"%<-mspfp_fast%> not available on ARC600 or ARC601\"", "\"no ...	arc8	arc_init	arc	MPU	GCC	10,535	376	1	[]
[ "<s>", "void", "assignValueToAddress", "(", "Register", "ValVReg", ",", "Register", "Addr", ",", "LLT", "MemTy", ",", "MachinePointerInfo", "&", "MPO", ",", "CCValAssign", "&", "VA", ")", "override", "{", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==",...	[ "An", "overload", "which", "takes", "an", "ArgInfo", "if", "additional", "information", "about", "the", "arg", "is", "needed", "." ]	[ "ARM", "32", "\"Only scalars supported atm\"", "32" ]	ARMCallLowering14	assignValueToAddress	ARM	CPU	LLVM	10,536	114	1	[]
[ "<s>", "void", "X86AsmParser", "::", "EmitInstruction", "(", "MCInst", "&", "Inst", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ")", "{", "Instrumentation", "->", "InstrumentAndEmitInstruction", "(", "Inst", ",", "Operands", ",", "getCo...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "X86", "X86" ]	X86AsmParser (2)3	EmitInstruction	X86	CPU	LLVM	10,537	36	1	[]
[ "<s>", "const", "AArch64TargetLowering", "*", "getTLI", "(", ")", "const", "{", "return", "TLI", ";", "}", "</s>" ]	[ "Getter", "for", "generic", "TargetLowering", "class", "." ]	[ "AArch64", "AArch64" ]	AArch64TargetTransformInfo (2)	getTLI	AArch64	CPU	LLVM	10,538	12	1	[]
[ "<s>", "static", "rtx", "mark_constant_pool_use", "(", "rtx", "x", ")", "{", "if", "(", "x", "==", "NULL_RTX", ")", "return", "x", ";", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "LABEL_REF", ":", "x", "=", "XEXP", "(", "x", ",", ...	[ "Mark", "the", "use", "of", "a", "constant", "in", "the", "literal", "table", ".", "If", "the", "constant", "has", "multiple", "labels", ",", "make", "it", "unique", "." ]	[ "sh", "0", "1", "0", "1", "0", "0" ]	sh	mark_constant_pool_use	sh	CPU	GCC	10,539	265	1	[]
[ "<s>", "virtual", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "AU", ".", "addRequired", "<", "EdgeBundles", ">", "(", ")", ";", "AU", ".", "addPreservedID", "(", "MachineLoopI...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "X86" ]	X86FloatingPoint14	getAnalysisUsage	X86	CPU	LLVM	10,540	47	1	[]
[ "<s>", "AArch64Subtarget", "::", "AArch64Subtarget", "(", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "bool", "LittleEndian", ")", ":", "AArch64GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "ARMProcFamily", "(", ...	[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64" ]	AArch64Subtarget28	AArch64Subtarget	AArch64	CPU	LLVM	10,541	69	1	[]
[ "<s>", "bool", "WebAssemblyReplacePhysRegs", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "DEBUG", "(", "{", "dbgs", "(", ")", "<<", "\"******** Replace Physical Registers ******\\n\"", "<<", "\"******** Function: \"", "<<", "MF", "...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "WebAssembly", "WebAssembly", "\"******** Replace Physical Registers ******\\n\"", "\"******** Function: \"", "WebAssembly", "\"LiveIntervals shouldn't be active yet!\"", "WebAssembly::NoRegister", "1", "WebAssembly::NUM_TARGET_REGS", "WebAssembly::EXPR_STACK", "WebAssembly::ARGUMENTS", ...	WebAssemblyReplacePhysRegs10	runOnMachineFunction	WebAssembly	Virtual ISA	LLVM	10,542	224	1	[]
[ "<s>", "static", "void", "aarch64_override_options", "(", "void", ")", "{", "unsigned", "long", "cpu_isa", "=", "0", ";", "unsigned", "long", "arch_isa", "=", "0", ";", "aarch64_isa_flags", "=", "0", ";", "bool", "valid_cpu", "=", "true", ";", "bool", "val...	[ "Implement", "TARGET_OPTION_OVERRIDE", "." ]	[ "aarch64", "0", "0", "0", "6", "0", "\"switch -mcpu=%s conflicts with -march=%s switch\"", "\"Assembler does not support -mabi=ilp32\"" ]	aarch643	aarch64_override_options	aarch64	CPU	GCC	10,543	361	1	[]
[ "<s>", "MVT", "::", "SimpleValueType", "getCmpLibcallReturnType", "(", ")", "const", "override", "{", "return", "MVT", "::", "i16", ";", "}", "</s>" ]	[ "Return", "the", "ValueType", "for", "comparison", "libcalls", "." ]	[ "AAP", "MVT::SimpleValueType", "MVT::i16" ]	AAPISelLowering	getCmpLibcallReturnType	AAP	MPU	LLVM	10,544	15	1	[]
[ "<s>", "MVT", "RISCVTargetLowering", "::", "getPointerMemTy", "(", "const", "DataLayout", "&", "DL", ",", "uint32_t", "AS", ")", "const", "{", "if", "(", "AS", "==", "UINT32_MAX", ")", "{", "AS", "=", "0", ";", "}", "return", "MVT", "::", "getIntegerVT",...	[ "Return", "the", "in-memory", "pointer", "type", "for", "the", "given", "address", "space", ",", "defaults", "to", "the", "pointer", "type", "from", "the", "data", "layout", "." ]	[ "RI5CY", "RISCV", "0", "MVT::getIntegerVT" ]	RISCVISelLowering	getPointerMemTy	RI5CY	CPU	LLVM	10,545	41	1	[]
[ "<s>", "bool", "SNESAsmPrinter", "::", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpNum", ",", "unsigned", "AsmVariant", ",", "const", "char", "", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "Extr...	[ "Print", "the", "specified", "operand", "of", "MI", ",", "an", "INLINEASM", "instruction", ",", "using", "the", "specified", "assembler", "variant", "as", "an", "address", "." ]	[ "SNES", "SNES", "0", "\"This branch is not implemented yet\"", "\"Unexpected inline asm memory operand\"", "SNES::A", "\"Z\"", "SNES::X", "\"Wrong register class for memory operand.\"", "\"Y\"", "1", "2", "1" ]	SNESAsmPrinter	PrintAsmMemoryOperand	SNES	DSP	LLVM	10,546	175	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"WebAssembly Replace Physical Registers\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "WebAssembly", "\"WebAssembly Replace Physical Registers\"" ]	WebAssemblyReplacePhysRegs10	getPassName	WebAssembly	Virtual ISA	LLVM	10,547	13	1	[]
[ "<s>", "const", "RAInfo", "::", "LocType", "&", "getType", "(", ")", "const", "{", "return", "type", ";", "}", "</s>" ]	[ "Overload", "to", "return", "most", "specific", "vector", "type", "." ]	[ "Patmos" ]	RAInfo	getType	Patmos	VLIW	LLVM	10,548	14	1	[]
[ "<s>", "static", "void", "ix86_emit_save_regs_using_mov", "(", "rtx", "pointer", ",", "HOST_WIDE_INT", "offset", ")", "{", "unsigned", "int", "regno", ";", "rtx", "insn", ";", "for", "(", "regno", "=", "0", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ";", "r...	[ "Emit", "code", "to", "save", "registers", "using", "MOV", "insns", ".", "First", "register", "is", "restored", "from", "POINTER", "+", "OFFSET", "." ]	[ "i386", "0", "1" ]	i3863	ix86_emit_save_regs_using_mov	i386	CPU	GCC	10,549	80	1	[]
[ "<s>", "bool", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "uint64_t", "&", "ErrorInfo", ",", "bool", "MatchingInlineAsm", ")", "override", "{", "MCInst", "I...	[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]	[ "WebAssembly", "\"instruction requires a WASM feature not currently enabled\"", "\"invalid instruction\"", "\"ambiguous instruction\"", "0ULL", "\"too few operands for instruction\"", "\"invalid operand for instruction\"", "\"Implement any new match types added!\"" ]	WebAssemblyAsmParser36	MatchAndEmitInstruction	WebAssembly	Virtual ISA	LLVM	10,550	188	1	[]
[ "<s>", "void", "DCPU16InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const"...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "Dcpu16", "DCPU16", "DCPU16::GR16RegClass", "DCPU16::GEXR16RegClass", "DCPU16::MOV16rm", "0", "\"Cannot store this register to stack slot!\"" ]	Dcpu16InstrInfo	loadRegFromStackSlot	Dcpu16	CPU	LLVM	10,551	165	1	[]
[ "<s>", "void", "BlackfinFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", "front", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begi...	[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]	[ "Blackfin", "4", "3", "3", "\"FP elimination on a non-leaf function is not supported\"", "BF::SP", "BF::P1", "0x3ffff", "BF::LINK", "BF::PUSH", "BF::RETS", "BF::PUSH", "BF::FP", "BF::MOVE", "BF::FP", "BF::SP", "BF::P1", "BF::ADDpp", "BF::SP", "BF::SP", "BF::P1" ]	BlackfinFrameLowering1	emitPrologue	Blackfin	DSP	LLVM	10,552	374	1	[]
[ "<s>", "void", "NVPTXFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "if", "(", "MF", ".", "getFrameInfo", "(", ")", ".", "hasStackObjects", "(", ")", ")", "{", "assert", "("...	[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]	[ "NVPTX", "NVPTX", "\"Shrink-wrapping not yet supported\"", "NVPTX", "NVPTX::cvta_local_yes_64", "NVPTX::cvta_local_yes", "NVPTX::MOV_DEPOT_ADDR_64", "NVPTX::MOV_DEPOT_ADDR", "NVPTX::VRFrame", "NVPTX::VRFrame", "NVPTX::VRFrameLocal", "NVPTX::VRFrameLocal" ]	NVPTXFrameLowering16	emitPrologue	NVPTX	GPU	LLVM	10,553	212	1	[]
[ "<s>", "SDValue", "AMDGPUTargetLowering", "::", "CreateLiveInRegister", "(", "SelectionDAG", "&", "DAG", ",", "const", "TargetRegisterClass", "*", "RC", ",", "unsigned", "Reg", ",", "EVT", "VT", ")", "const", "{", "MachineFunction", "&", "MF", "=", "DAG", ".",...	[ "Helper", "function", "that", "adds", "Reg", "to", "the", "LiveIn", "list", "of", "the", "DAG", "'s", "MachineFunction", "." ]	[ "R600" ]	AMDGPUISelLowering100	CreateLiveInRegister	R600	GPU	LLVM	10,554	98	1	[]
[ "<s>", "static", "int", "vax_address_cost_1", "(", "rtx", "addr", ")", "{", "int", "reg", "=", "0", ",", "indexed", "=", "0", ",", "indir", "=", "0", ",", "offset", "=", "0", ",", "predec", "=", "0", ";", "rtx", "plus_op0", "=", "0", ",", "plus_o...	[ "Return", "the", "cost", "in", "cycles", "of", "a", "memory", "address", ",", "relative", "to", "register", "indirect", ".", "Each", "of", "the", "following", "adds", "the", "indicated", "number", "of", "cycles", ":", "1", "-", "symbolic", "address", "1", ...	[ "vax", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "0", "128", "256", "1", "0", "1", "0", "0", "1", "2", "0", "0", "0" ]	vax	vax_address_cost_1	vax	CPU	GCC	10,555	262	1	[]
[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "AArch64FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "AArch64FunctionInfo", ">", "(", ")", ";", "if", "(", "AFI", "->", "getNumLocalDynamicTLSAccesses",...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AArch64", "AArch64", "AArch64", "2", "0" ]	AArch64CleanupLocalDynamicTLSPass	runOnMachineFunction	AArch64	CPU	LLVM	10,556	62	1	[]
[ "<s>", "void", "XCoreMCInstLower", "::", "Initialize", "(", "Mangler", "", "M", ",", "MCContext", "", "C", ")", "{", "Mang", "=", "M", ";", "Ctx", "=", "C", ";", "}", "</s>" ]	[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]	[ "XCore", "XCore" ]	XCoreMCInstLower	Initialize	XCore	MPU	LLVM	10,557	23	1	[]
[ "<s>", "const", "PPCMCExpr", "", "PPCMCExpr", "::", "create", "(", "VariantKind", "Kind", ",", "const", "MCExpr", "", "Expr", ",", "bool", "IsDarwin", ",", "MCContext", "&", "Ctx", ")", "{", "return", "new", "(", "Ctx", ")", "PPCMCExpr", "(", "Kind", ...	[ "This", "creates", "an", "identified", "struct", "." ]	[ "PowerPC", "PPC", "PPC", "PPC" ]	PPCMCExpr6	create	PowerPC	CPU	LLVM	10,558	38	1	[]
[ "<s>", "const", "uint32_t", "*", "X86RegisterInfo", "::", "getCallPreservedMask", "(", "CallingConv", "::", "ID", "CC", ")", "const", "{", "bool", "HasAVX", "=", "TM", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ".", "hasAVX", "(", ")", ";", ...	[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]	[ "X86", "X86", "X86", "X86" ]	X86RegisterInfo21	getCallPreservedMask	X86	CPU	LLVM	10,559	152	1	[]
[ "<s>", "bool", "X86TargetLowering", "::", "needsFixedCatchObjects", "(", ")", "const", "{", "return", "Subtarget", ".", "isTargetWin64", "(", ")", ";", "}", "</s>" ]	[ "Used", "for", "exception", "handling", "on", "Win64", "." ]	[ "X86", "X86" ]	X86ISelLowering (2)5	needsFixedCatchObjects	X86	CPU	LLVM	10,560	16	1	[]
[ "<s>", "bool", "aarch64_float_const_zero_rtx_p", "(", "rtx", "x", ")", "{", "if", "(", "GET_MODE", "(", "x", ")", "==", "VOIDmode", ")", "return", "false", ";", "if", "(", "REAL_VALUE_MINUS_ZERO", "(", "*", "CONST_DOUBLE_REAL_VALUE", "(", "x", ")", ")", ")...	[ "Return", "TRUE", "if", "rtx", "X", "is", "immediate", "constant", "0.0" ]	[ "aarch64" ]	aarch64	aarch64_float_const_zero_rtx_p	aarch64	CPU	GCC	10,561	53	1	[]
[ "<s>", "void", "SIInstrInfo", "::", "legalizeOpWithMove", "(", "MachineInstr", "", "MI", ",", "unsigned", "OpIdx", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "I", "=", "MI", ";", "MachineBasicBlock", "", "MBB", "=", "MI", "->", "getParent", ...	[ "Legalize", "the", "OpIndex", "operand", "of", "this", "instruction", "by", "inserting", "a", "MOV", "." ]	[ "R600", "SI" ]	SIInstrInfo101	legalizeOpWithMove	R600	GPU	LLVM	10,562	221	1	[]
[ "<s>", "unsigned", "MipsFunctionInfo", "::", "getGlobalBaseReg", "(", ")", "{", "if", "(", "GlobalBaseReg", ")", "return", "GlobalBaseReg", ";", "const", "TargetRegisterClass", "*", "RC", "=", "static_cast", "<", "const", "MipsSubtarget", "&", ">", "(", "MF", ...	[ "getGlobalBaseReg", "-", "Return", "a", "virtual", "register", "initialized", "with", "the", "the", "global", "base", "register", "value", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips::CPU16RegsRegClass", "Mips", "Mips::GPR64RegClass", "Mips::GPR32RegClass" ]	MipsMachineFunction14	getGlobalBaseReg	Mips	CPU	LLVM	10,563	89	1	[]
[ "<s>", "const", "BasicBlock", "*", "getBasicBlock", "(", ")", "{", "return", "BB", ";", "}", "</s>" ]	[ "Return", "the", "LLVM", "basic", "block", "that", "this", "instance", "corresponded", "to", "originally", "." ]	[ "TPC" ]	TPCCostModelEmitter	getBasicBlock	TPC	Virtual ISA	LLVM	10,564	11	1	[]
[ "<s>", "void", "PPCPassConfig", "::", "addIRPasses", "(", ")", "{", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createPPCBoolRetToIntPass", "(", ")", ")", ";", "addPass", "(", "createAtomicExpandPas...	[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]	[ "PowerPC", "PPC", "PPC", "PPC", "0", "PPC" ]	PPCTargetMachine13	addIRPasses	PowerPC	CPU	LLVM	10,565	134	1	[]
[ "<s>", "static", "bool", "nvptx_legitimate_address_p", "(", "machine_mode", ",", "rtx", "x", ",", "bool", ")", "{", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "x", ")", ";", "switch", "(", "code", ")", "{", "case", "REG", ":", "return", "true", ...	[ "Returns", "true", "if", "X", "is", "a", "valid", "address", "for", "use", "in", "a", "memory", "reference", "." ]	[ "nvptx", "0", "1" ]	nvptx	nvptx_legitimate_address_p	nvptx	GPU	GCC	10,566	82	1	[]
[ "<s>", "bool", "AMDGPUCodeGenPrepare", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "skipFunction", "(", "F", ")", ")", "return", "false", ";", "auto", "*", "TPC", "=", "getAnalysisIfAvailable", "<", "TargetPassConfig", ">", "(", ...	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU" ]	AMDGPUCodeGenPrepare (2)	runOnFunction	AMDGPU	GPU	LLVM	10,567	170	1	[]
[ "<s>", "bool", "MipsAsmParser", "::", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "OperandVector", "&", "Operands", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"ParseInstruction\\n\"...	[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]	[ "Mips", "Mips", "\"ParseInstruction\\n\"", "0", "\"unknown instruction\"", "MipsOperand::CreateToken", "\"unexpected token in argument list\"", "\"unexpected token in argument list\"", "\"unexpected token in argument list\"" ]	MipsAsmParser32	ParseInstruction	Mips	CPU	LLVM	10,568	312	1	[]
[ "<s>", "static", "bool", "ix86_fixed_condition_code_regs", "(", "unsigned", "int", "", "p1", ",", "unsigned", "int", "", "p2", ")", "{", "", "p1", "=", "FLAGS_REG", ";", "", "p2", "=", "INVALID_REGNUM", ";", "return", "true", ";", "}", "</s>" ]	[ "Return", "the", "fixed", "registers", "used", "for", "condition", "codes", "." ]	[ "i386" ]	i386	ix86_fixed_condition_code_regs	i386	CPU	GCC	10,569	29	1	[]
[ "<s>", "bool", "AMDGPUPromoteAlloca", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "const", "FunctionType", "*", "FTy", "=", "F", ".", "getFunctionType", "(", ")", ";", "LocalMemAvailable", "=", "ST", ".", "getLocalMemorySize", "(", ")", ";", ...	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "R600", "0", "AMDGPUAS::LOCAL_ADDRESS", "0", "\"Function has local memory argument. Promoting to \"", "\"local memory disabled.\\n\"", "0", "AMDGPUAS::LOCAL_ADDRESS", "0", "\"bytes free in local memory.\\n\"" ]	AMDGPUPromoteAlloca46	runOnFunction	R600	GPU	LLVM	10,570	282	1	[]
[ "<s>", "const", "MCFixupKindInfo", "&", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "override", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "Nyuzi", "::", "NumTargetFixupKinds", "]", "=", "{", "{", "\"fixup_Nyuzi_Branch20\"", ",", "5...	[ "Get", "information", "on", "a", "fixup", "kind", "." ]	[ "Nyuzi", "Nyuzi::NumTargetFixupKinds", "\"fixup_Nyuzi_Branch20\"", "5", "20", "\"fixup_Nyuzi_Branch25\"", "0", "25", "\"fixup_Nyuzi_HI19\"", "0", "32", "0", "\"fixup_Nyuzi_IMM_LO13\"", "10", "13", "0", "\"fixup_Nyuzi_GOT\"", "10", "15", "0", "\"Invalid kind!\"" ]	NyuziAsmBackend	getFixupKindInfo	Nyuzi	GPU	LLVM	10,571	116	1	[]
[ "<s>", "SparcTargetMachine", "::", "SparcTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "FS", ",", "bool", "is64bit", ")", ":", "LLVMTargetMachine", "(", "T", ",...	[ "Create", "an", "ILP32", "architecture", "model", "." ]	[ "Sparc", "Sparc", "Sparc", "8", "0" ]	SparcTargetMachine12	SparcTargetMachine	Sparc	CPU	LLVM	10,572	81	1	[]
[ "<s>", "rtx", "frv_split_minmax", "(", "rtx", "operands", "[", "]", ")", "{", "rtx", "dest", "=", "operands", "[", "0", "]", ";", "rtx", "minmax", "=", "operands", "[", "1", "]", ";", "rtx", "src1", "=", "operands", "[", "2", "]", ";", "rtx", "sr...	[ "Split", "a", "min/max", "operation", "returning", "a", "SEQUENCE", "containing", "all", "of", "the", "insns", "." ]	[ "frv", "0", "1", "2", "3", "4", "5", "0" ]	frv3	frv_split_minmax	frv	VLIW	GCC	10,573	324	1	[]
[ "<s>", "void", "WebAssemblyPassConfig", "::", "addPreEmitPass", "(", ")", "{", "TargetPassConfig", "::", "addPreEmitPass", "(", ")", ";", "addPass", "(", "createWebAssemblyNullifyDebugValueLists", "(", ")", ")", ";", "addPass", "(", "createWebAssemblyFixIrreducibleContr...	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly" ]	WebAssemblyTargetMachine24	addPreEmitPass	WebAssembly	Virtual ISA	LLVM	10,574	170	1	[]
[ "<s>", "static", "tree", "sh_builtin_decl", "(", "unsigned", "code", ",", "bool", "initialize_p", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "code", ">=", "ARRAY_SIZE", "(", "bdesc", ")", ")", "return", "error_mark_node", ";", "if", "(", "!", "bdesc", "[", "...	[ "Returns", "the", "sh", "builtin", "decl", "for", "CODE", "." ]	[ "sh" ]	sh	sh_builtin_decl	sh	CPU	GCC	10,575	48	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"AMDGPU Lower Intrinsics\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "AMDGPU", "\"AMDGPU Lower Intrinsics\"" ]	AMDGPULowerIntrinsics	getPassName	AMDGPU	GPU	LLVM	10,576	11	1	[]
[ "<s>", "bool", "ARMTargetLowering", "::", "allowsMisalignedMemoryAccesses", "(", "EVT", "VT", ",", "unsigned", ",", "unsigned", "Alignment", ",", "MachineMemOperand", "::", "Flags", ",", "bool", "*", "Fast", ")", "const", "{", "if", "(", "!", "VT", ".", "isS...	[ "Returns", "true", "if", "the", "target", "allows", "unaligned", "memory", "accesses", "of", "the", "specified", "type", "." ]	[ "ARM", "ARM", "MVT::i8", "MVT::i16", "MVT::i32", "MVT::f64", "MVT::v2f64", "MVT::v16i1", "MVT::v8i1", "MVT::v4i1", "MVT::v4i8", "MVT::v8i8", "MVT::v4i16", "8", "MVT::v16i8", "MVT::v8i16", "MVT::v8f16", "MVT::v4i32", "MVT::v4f32", "MVT::v2i64", "MVT::v2f64" ]	ARMISelLowering (2)6	allowsMisalignedMemoryAccesses	ARM	CPU	LLVM	10,577	303	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addPreserved", "<", "DominatorTreeWrapperPass", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "LegacyDivergenceAnalysis", ">", "(", ")", ";", ...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "AMDGPU" ]	AMDGPUAtomicOptimizer	getAnalysisUsage	AMDGPU	GPU	LLVM	10,578	38	1	[]
[ "<s>", "void", "SIInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", ...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "AMDGPU", "SI", "SI", "SI", "4", "AMDGPU::SReg_32_XM0RegClass", "AMDGPU::M0", "AMDGPU::VGPR_32RegClass", "0" ]	SIInstrInfo131	loadRegFromStackSlot	AMDGPU	GPU	LLVM	10,579	427	1	[]
[ "<s>", "int", "arm_split_constant", "(", "enum", "rtx_code", "code", ",", "machine_mode", "mode", ",", "rtx", "insn", ",", "HOST_WIDE_INT", "val", ",", "rtx", "target", ",", "rtx", "source", ",", "int", "subtargets", ")", "{", "rtx", "cond", ";", "if", "...	[ "Emit", "a", "sequence", "of", "insns", "to", "handle", "a", "large", "constant", ".", "CODE", "is", "the", "code", "of", "the", "operation", "required", ",", "it", "can", "be", "any", "of", "SET", ",", "PLUS", ",", "IOR", ",", "AND", ",", "XOR", "...	[ "arm", "1", "0", "1", "2", "1" ]	arm	arm_split_constant	arm	CPU	GCC	10,580	278	1	[]
[ "<s>", "int", "shl_and_scr_length", "(", "rtx", "insn", ")", "{", "rtx", "set_src", "=", "SET_SRC", "(", "XVECEXP", "(", "PATTERN", "(", "insn", ")", ",", "0", ",", "0", ")", ")", ";", "int", "len", "=", "ashl_lshr_seq", "[", "INTVAL", "(", "XEXP", ...	[ "This", "is", "used", "in", "length", "attribute", "of", "the", "and_shl_scratch", "instruction", "." ]	[ "sh", "0", "0", "1", "31", "0", "1", "31", "1", "0", "0", "1", "31" ]	sh	shl_and_scr_length	sh	CPU	GCC	10,581	111	1	[]
[ "<s>", "bool", "nds32_rtx_costs_impl", "(", "rtx", "x", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "int", "outer_code", ",", "int", "opno", "ATTRIBUTE_UNUSED", ",", "int", "*", "total", ",", "bool", "speed", ")", "{", "int", "code", "=", "GET_CODE...	[ "This", "target", "hook", "describes", "the", "relative", "costs", "of", "RTL", "expressions", ".", "Return", "'true", "'", "when", "all", "subexpressions", "of", "x", "have", "been", "processed", ".", "Return", "'false", "'", "to", "sum", "the", "costs", ...	[ "nds32", "0", "1", "7", "1", "0", "1", "2", "1", "2", "1", "2", "1", "1", "2", "1", "1", "2", "1", "1", "2", "1" ]	nds32-cost3	nds32_rtx_costs_impl	nds32	CPU	GCC	10,582	350	1	[]
[ "<s>", "void", "SystemZInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "DebugLoc", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", ...	[ "}", "Branch", "Analysis", "&", "Modification" ]	[ "SystemZ", "SystemZ", "SystemZ::GR128BitRegClass", "SystemZ::subreg_h64", "SystemZ::subreg_h64", "SystemZ::subreg_l64", "SystemZ::subreg_l64", "SystemZ::GRX32BitRegClass", "SystemZ::LR", "32", "SystemZ::GR64BitRegClass", "SystemZ::LGR", "SystemZ::FP32BitRegClass", "SystemZ::LDR32", "Syst...	SystemZInstrInfo49	copyPhysReg	SystemZ	CPU	LLVM	10,583	334	1	[]
[ "<s>", "static", "bool", "mips_use_anchors_for_symbol_p", "(", "const_rtx", "symbol", ")", "{", "switch", "(", "mips_classify_symbol", "(", "symbol", ",", "SYMBOL_CONTEXT_MEM", ")", ")", "{", "case", "SYMBOL_PC_RELATIVE", ":", "case", "SYMBOL_GP_RELATIVE", ":", "ret...	[ "Implement", "TARGET_USE_ANCHORS_FOR_SYMBOL_P", ".", "We", "do", "n't", "want", "to", "use", "anchors", "for", "small", "data", ":", "the", "GP", "register", "acts", "as", "an", "anchor", "in", "that", "case", ".", "We", "also", "do", "n't", "want", "to", ...	[ "mips" ]	mips	mips_use_anchors_for_symbol_p	mips	CPU	GCC	10,584	37	1	[]
[ "<s>", "void", "or1k_expand_prologue", "(", "void", ")", "{", "HOST_WIDE_INT", "sp_offset", "=", "-", "cfun", "->", "machine", "->", "total_size", ";", "HOST_WIDE_INT", "reg_offset", ",", "this_offset", ";", "rtx", "insn", ";", "if", "(", "flag_stack_usage_info"...	[ "Expand", "the", "``", "prologue", "''", "pattern", "." ]	[ "or1k", "0", "32764", "1", "0", "1", "0", "0", "2", "32768", "1", "32768", "1", "0", "1" ]	or1k	or1k_expand_prologue	or1k	CPU	GCC	10,585	435	1	[]
[ "<s>", "const", "MCPhysReg", "", "PatmosRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", "->", "getSubtarget", "(", ")", ".", "getFrameLowering", "("...	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "Patmos", "Patmos", "Patmos::S0", "Patmos::SRB", "Patmos::SRO", "Patmos::R21", "Patmos::R22", "Patmos::R23", "Patmos::R24", "Patmos::R25", "Patmos::R26", "Patmos::R27", "Patmos::R28", "Patmos::P1", "Patmos::P2", "Patmos::P3", "Patmos::P4", "Patmos::P5", "Patmos::P6", "Patmos::P...	PatmosRegisterInfo1	getCalleeSavedRegs	Patmos	VLIW	LLVM	10,586	215	1	[]
[ "<s>", "bool", "MipsLongBranch", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "F", ")", "{", "const", "MipsInstrInfo", "", "TII", "=", "static_cast", "<", "const", "MipsInstrInfo", "", ">", "(", "TM", ".", "getSubtargetImpl", "(", ")", "->", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "2", "4", "Mips", "2", "16", "4", "0" ]	MipsLongBranch30	runOnMachineFunction	Mips	CPU	LLVM	10,587	381	1	[]
[ "<s>", "poly_int64", "ix86_push_rounding", "(", "poly_int64", "bytes", ")", "{", "return", "ROUND_UP", "(", "bytes", ",", "UNITS_PER_WORD", ")", ";", "}", "</s>" ]	[ "Implement", "PUSH_ROUNDING", ".", "On", "386", ",", "we", "have", "pushw", "instruction", "that", "decrements", "by", "exactly", "2", "no", "matter", "what", "the", "position", "was", ",", "there", "is", "no", "pushb", ".", "But", "as", "CIE", "data", "...	[ "i386" ]	i386	ix86_push_rounding	i386	CPU	GCC	10,588	16	1	[]
[ "<s>", "void", "emitFill", "(", "const", "MCExpr", "&", "NumBytes", ",", "uint64_t", "FillValue", ",", "SMLoc", "Loc", ")", "override", "{", "emitDataMappingSymbol", "(", ")", ";", "MCObjectStreamer", "::", "emitFill", "(", "NumBytes", ",", "FillValue", ",", ...	[ "Emit", "Size", "bytes", "worth", "of", "the", "value", "specified", "by", "FillValue", "." ]	[ "AArch64" ]	AArch64ELFStreamer11	emitFill	AArch64	CPU	LLVM	10,589	32	1	[]
[ "<s>", "void", "PPCTargetLowering", "::", "computeKnownBitsForTargetNode", "(", "const", "SDValue", "Op", ",", "KnownBits", "&", "Known", ",", "const", "APInt", "&", "DemandedElts", ",", "const", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", ")", "const"...	[ "Determine", "which", "of", "the", "bits", "specified", "in", "Mask", "are", "known", "to", "be", "either", "zero", "or", "one", "and", "return", "them", "in", "the", "KnownZero/KnownOne", "bitsets", "." ]	[ "PowerPC", "PPC", "PPCISD::LBRX", "2", "MVT::i16", "0xFFFF0000", "ISD::INTRINSIC_WO_CHAIN", "0", "Intrinsic::ppc_altivec_vcmpbfp_p", "Intrinsic::ppc_altivec_vcmpeqfp_p", "Intrinsic::ppc_altivec_vcmpequb_p", "Intrinsic::ppc_altivec_vcmpequh_p", "Intrinsic::ppc_altivec_vcmpequw_p", "Intrinsi...	PPCISelLowering109	computeKnownBitsForTargetNode	PowerPC	CPU	LLVM	10,590	223	1	[]
[ "<s>", "static", "void", "emit_store_direct", "(", "rtx", "block", ",", "int", "offset", ",", "int", "value", ")", "{", "emit_insn", "(", "gen_store_direct", "(", "adjust_address", "(", "block", ",", "SImode", ",", "offset", ")", ",", "force_reg", "(", "SI...	[ "Directly", "store", "VALUE", "into", "memory", "object", "BLOCK", "at", "OFFSET", "." ]	[ "arc" ]	arc4	emit_store_direct	arc	MPU	GCC	10,591	42	1	[]
[ "<s>", "static", "int", "comparator", "(", "const", "void", "", "va", ",", "const", "void", "", "vb", ")", "{", "const", "char", "", "a", "=", "", "(", "const", "char", "", "const", "", ")", "va", ";", "const", "char", "", "b", "=", "",...	[ "Compare", "two", "MCUs", "and", "order", "them", "for", "easy", "lookup", "." ]	[ "avr", "1", "1" ]	gen-avr-mmcu-texi2	comparator	avr	MPU	GCC	10,592	119	1	[]
[ "<s>", "bool", "X86TargetLowering", "::", "isShuffleMaskLegal", "(", "SDValue", "Mask", ",", "MVT", "VT", ")", "const", "{", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "64", ")", "return", "false", ";", "return", "(", "Mask", ".", "getNode", ...	[ "Targets", "can", "use", "this", "to", "indicate", "that", "they", "only", "support", "some", "VECTOR_SHUFFLE", "operations", ",", "those", "with", "specific", "masks", "." ]	[ "X86", "X86", "64", "4", "X86::isPSHUFHWMask", "X86::isPSHUFLWMask", "X86::isUNPCKLMask", "X86::isUNPCKHMask", "X86::isUNPCKL_v_undef_Mask", "X86::isUNPCKH_v_undef_Mask" ]	X86ISelLowering160	isShuffleMaskLegal	X86	CPU	LLVM	10,593	137	1	[]
[ "<s>", "unsigned", "postOffset", "(", ")", "const", "{", "return", "Offset", "+", "Size", ";", "}", "</s>" ]	[ "Compute", "the", "offset", "immediately", "following", "this", "block", "." ]	[ "Mips" ]	MipsConstantIslandPass (2)1	postOffset	Mips	CPU	LLVM	10,594	12	1	[]
[ "<s>", "ARCTargetMachine", "::", "ARCTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::", "...	[ "ARCTargetMachine", "ctor", "-", "Create", "an", "ILP32", "architecture", "model", "." ]	[ "ARC", "ARC", "ARC", "\"e-m:e-p:32:32-i1:8:32-i8:8:32-i16:16:32-i32:32:32-\"", "\"f32:32:32-i64:32-f64:32-a:0:32-n32\"" ]	ARCTargetMachine16	ARCTargetMachine	ARC	MPU	LLVM	10,595	105	1	[]
[ "<s>", "TargetIRAnalysis", "LanaiTargetMachine", "::", "getTargetIRAnalysis", "(", ")", "{", "return", "TargetIRAnalysis", "(", "[", "this", "]", "(", "const", "Function", "&", "F", ")", "{", "return", "TargetTransformInfo", "(", "LanaiTTIImpl", "(", "this", ","...	[ "Get", "a", "TargetIRAnalysis", "appropriate", "for", "the", "target", "." ]	[ "Lanai", "Lanai", "Lanai" ]	LanaiTargetMachine1	getTargetIRAnalysis	Lanai	CPU	LLVM	10,596	35	1	[]
[ "<s>", "bool", "AArch64PassConfig", "::", "addPreISel", "(", ")", "{", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnablePromoteConstant", ")", "addPass", "(", "createAArch64PromoteConstantPass", "(", ")", ")", ";",...	[ "{", "{", "@", "For", "GlobalISel" ]	[ "AArch64", "AArch64", "AArch64", "AArch64" ]	AArch64TargetMachine39	addPreISel	AArch64	CPU	LLVM	10,597	79	1	[]
[ "<s>", "bool", "arm_const_double_by_parts", "(", "rtx", "val", ")", "{", "enum", "machine_mode", "mode", "=", "GET_MODE", "(", "val", ")", ";", "rtx", "part", ";", "if", "(", "optimize_size", "\|\|", "arm_ld_sched", ")", "return", "true", ";", "if", "(", "...	[ "Return", "true", "if", "it", "is", "worthwhile", "to", "split", "a", "64-bit", "constant", "into", "two", "32-bit", "operations", ".", "This", "is", "the", "case", "if", "optimizing", "for", "size", ",", "or", "if", "we", "have", "load", "delay", "slots...	[ "arm" ]	arm3	arm_const_double_by_parts	arm	CPU	GCC	10,598	126	1	[]
[ "<s>", "bool", "SystemZLDCleanup", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "F", ")", "{", "if", "(", "skipFunction", "(", "*", "F", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "TII", "=", "static_cast", "<", "const", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ", "2", "0" ]	SystemZLDCleanup (2)1	runOnMachineFunction	SystemZ	CPU	LLVM	10,599	103	1	[]

[ "<s>", "SDValue", "MCS51TargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVe...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "MCS51", "MCS51", "ISD::OutputArg", "16", "MCS51", "MCS51", "4", "1", "0", "\"Can only return in registers!\"", "1", "MCS51", "MCS51", "MCS51ISD::RETI_FLAG", "MCS51ISD::RET_FLAG", "0", "MVT::Other" ]

MCS51ISelLowering

LowerReturn

MCS51

MPU

LLVM

10,500

330

1

[]

[ "<s>", "bool", "XCoreTargetLowering", "::", "isLegalAddressingMode", "(", "const", "AddrMode", "&", "AM", ",", "const", "Type", "*", "Ty", ")", "const", "{", "MVT", "VT", "=", "getValueType", "(", "Ty", ",", "true", ")", ";", "switch", "(", "VT", ".", ...

[ "isLegalAddressingMode", "-", "Return", "true", "if", "the", "addressing", "mode", "represented", "by", "AM", "is", "legal", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]

[ "XCore", "XCore", "MVT::i8", "MVT::i16", "MVT::i32", "MVT::i1", "MVT::i8", "MVT::i32", "MVT::i32", "0", "4", "0", "MVT::i8", "0", "1", "0", "MVT::i16", "0", "2", "0", "MVT::i32", "0", "4", "0" ]

XCoreISelLowering17

isLegalAddressingMode

XCore

MPU

LLVM

10,501

238

1

[]

[ "<s>", "AsmToken", "LexToken", "(", ")", "{", "if", "(", "!", "Lexer", ")", "{", "SetError", "(", "SMLoc", "(", ")", ",", "\"No MCAsmLexer installed\"", ")", ";", "return", "AsmToken", "(", "AsmToken", "::", "Error", ",", "\"\"", ",", "0", ")", ";", ...

[ "LexToken", "-", "Read", "the", "next", "token", "and", "return", "its", "code", "." ]

[ "ARM", "\"No MCAsmLexer installed\"", "\"\"", "0", "\"Unhandled dialect\"", "\"\"", "0", "0" ]

ARMAsmLexer

LexToken

ARM

CPU

LLVM

10,502

75

1

[]

[ "<s>", "bool", "Emitter", "<", "CodeEmitter", ">", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "MMI", "=", "&", "getAnalysis", "<", "MachineModuleInfo", ">", "(", ")", ";", "MCE", ".", "setModuleInfo", "(", "MMI", ")", ";", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "X86", "X86", "\"JITTing function '\"", "\"'\\n\"", "X86::MOVPC32r", "X86::POP32r" ]

X86CodeEmitter

runOnMachineFunction

X86

CPU

LLVM

10,503

232

1

[]

[ "<s>", "void", "AArch64TargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", "...

[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]

[ "AArch64", "AArch64", "\"Don't know how to custom expand this\"", "ISD::BITCAST", "AArch64ISD::SADDV", "ISD::ADD", "AArch64ISD::SADDV", "AArch64ISD::UADDV", "ISD::ADD", "AArch64ISD::UADDV", "AArch64ISD::SMINV", "ISD::SMIN", "AArch64ISD::SMINV", "AArch64ISD::UMINV", "ISD::UMIN", "AArch6...

AArch64ISelLowering (2)

ReplaceNodeResults

AArch64

CPU

LLVM

10,504

244

1

[]

[ "<s>", "void", "GCNScheduleDAGMILive", "::", "finalizeSchedule", "(", ")", "{", "GCNMaxOccupancySchedStrategy", "&", "S", "=", "(", "GCNMaxOccupancySchedStrategy", "&", ")", "*", "SchedImpl", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"All regions recorded, s...

[ "After", "the", "schedule", "has", "been", "formed", ",", "call", "this", "function", "to", "combine", "the", "instructions", "from", "the", "different", "stages/cycles", "." ]

[ "AMDGPU", "\"All regions recorded, starting actual scheduling.\\n\"", "0", "\"Retrying function scheduling without clustering.\\n\"", "\"Retrying function scheduling with lowest recorded occupancy \"", "\".\\n\"", "\"********** MI Scheduling **********\\n\"", "\":\"", "\" \"", "\"\\n From: \"", ...

GCNSchedStrategy

finalizeSchedule

AMDGPU

GPU

LLVM

10,505

463

1

[]

[ "<s>", "bool", "DLXInstrInfo", "::", "analyzeCompare", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "&", "SrcReg", ",", "unsigned", "&", "SrcReg2", ",", "int", "&", "CmpMask", ",", "int", "&", "CmpValue", ")", "const", "{", "return", "false", ...

[ "analyzeCompare", "-", "For", "a", "comparison", "instruction", ",", "return", "the", "source", "registers", "in", "SrcReg", "and", "SrcReg2", "if", "having", "two", "register", "operands", ",", "and", "the", "value", "it", "compares", "against", "in", "CmpVal...

[ "DLX", "DLX" ]

DLXInstrInfo

analyzeCompare

DLX

CPU

LLVM

10,506

32

1

[]

[ "<s>", "TargetIRAnalysis", "HexagonTargetMachine", "::", "getTargetIRAnalysis", "(", ")", "{", "return", "TargetIRAnalysis", "(", "[", "this", "]", "(", "Function", "&", "F", ")", "{", "return", "TargetTransformInfo", "(", "HexagonTTIImpl", "(", "this", ",", "F"...

[ "Get", "a", "TargetIRAnalysis", "appropriate", "for", "the", "target", "." ]

[ "Hexagon", "Hexagon", "Hexagon" ]

HexagonTargetMachine55

getTargetIRAnalysis

Hexagon

DSP

LLVM

10,507

34

1

[]

[ "<s>", "static", "void", "msp430_compute_frame_info", "(", "void", ")", "{", "int", "i", ";", "cfun", "->", "machine", "->", "computed", "=", "1", ";", "cfun", "->", "machine", "->", "framesize_regs", "=", "0", ";", "cfun", "->", "machine", "->", "frames...

[ "Compute", "all", "the", "frame-related", "fields", "in", "our", "machine_function", "structure", "." ]

[ "msp430", "1", "0", "0", "1", "4", "2", "0", "1" ]

msp430

msp430_compute_frame_info

msp430

MPU

GCC

10,508

157

1

[]

[ "<s>", "const", "char", "*", "XCoreTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "case", "XCoreISD", "::", "BL", ":", "return", "\"XCoreISD::BL\"", ";", "case", "XCoreISD", "::", ...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "XCore", "XCore", "XCoreISD::BL", "\"XCoreISD::BL\"", "XCoreISD::PCRelativeWrapper", "\"XCoreISD::PCRelativeWrapper\"", "XCoreISD::DPRelativeWrapper", "\"XCoreISD::DPRelativeWrapper\"", "XCoreISD::CPRelativeWrapper", "\"XCoreISD::CPRelativeWrapper\"", "XCoreISD::LDWSP", "\"XCoreISD::LDWSP\"", ...

XCoreISelLowering4

getTargetNodeName

XCore

MPU

LLVM

10,509

168

1

[]

[ "<s>", "static", "bool", "rs6000_mode_dependent_address_p", "(", "const_rtx", "addr", ",", "addr_space_t", "as", "ATTRIBUTE_UNUSED", ")", "{", "return", "rs6000_mode_dependent_address_ptr", "(", "addr", ")", ";", "}", "</s>" ]

[ "Implement", "TARGET_MODE_DEPENDENT_ADDRESS_P", "." ]

[ "powerpcspe" ]

powerpcspe

rs6000_mode_dependent_address_p

powerpcspe

CPU

GCC

10,510

19

1

[]

[ "<s>", "bool", "X86InstrInfo", "::", "canInsertSelect", "(", "const", "MachineBasicBlock", "&", "MBB", ",", "const", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "unsigned", "TrueReg", ",", "unsigned", "FalseReg", ",", "int", "&", "CondCycles...

[ "Return", "true", "if", "it", "is", "possible", "to", "insert", "a", "select", "instruction", "that", "chooses", "between", "TrueReg", "and", "FalseReg", "based", "on", "the", "condition", "code", "in", "Cond", "." ]

[ "X86", "X86", "X86", "1", "X86::CondCode", "0", "X86::COND_S", "X86::GR16RegClass", "X86::GR32RegClass", "X86::GR64RegClass", "2", "2", "2" ]

X86InstrInfo (2)

canInsertSelect

X86

CPU

LLVM

10,511

190

1

[]

[ "<s>", "static", "SDValue", "getAllOnesMask", "(", "MVT", "VecVT", ",", "SDValue", "VL", ",", "SDLoc", "DL", ",", "SelectionDAG", "&", "DAG", ")", "{", "MVT", "MaskVT", "=", "getMaskTypeFor", "(", "VecVT", ")", ";", "return", "DAG", ".", "getNode", "(", ...

[ "Return", "an", "all", "true", "boolean", "vector", "(", "mask", ")", "with", "NumElts", "lanes", "." ]

[ "RISCV", "RISCVISD::VMSET_VL" ]

RISCVISelLowering33

getAllOnesMask

RISCV

CPU

LLVM

10,512

43

1

[]

[ "<s>", "void", "AArch64PassConfig", "::", "addPreEmitPass", "(", ")", "{", "if", "(", "TM", "->", "getOptLevel", "(", ")", ">=", "CodeGenOpt", "::", "Aggressive", "&&", "EnableLoadStoreOpt", ")", "addPass", "(", "createAArch64LoadStoreOptimizationPass", "(", ")", ...

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64" ]

AArch64TargetMachine1

addPreEmitPass

AArch64

CPU

LLVM

10,513

141

1

[]

[ "<s>", "const", "uint32_t", "*", "AArch64RegisterInfo", "::", "getCustomEHPadPreservedMask", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "MF", ".", "getSubtarget", "<", "AArch64Subtarget", ">", "(", ")", ".", "isTargetLinux", "(", ...

[ "Return", "a", "register", "mask", "for", "the", "registers", "preserved", "by", "the", "unwinder", ",", "or", "nullptr", "if", "no", "custom", "mask", "is", "needed", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64" ]

AArch64RegisterInfo25

getCustomEHPadPreservedMask

AArch64

CPU

LLVM

10,514

36

1

[]

[ "<s>", "const", "RegisterBank", "&", "X86RegisterBankInfo", "::", "getRegBankFromRegClass", "(", "const", "TargetRegisterClass", "&", "RC", ")", "const", "{", "if", "(", "X86", "::", "GR8RegClass", ".", "hasSubClassEq", "(", "&", "RC", ")", "||", "X86", "::", ...

[ "Get", "a", "register", "bank", "that", "covers", "RC", "." ]

[ "X86", "X86", "X86::GR8RegClass", "X86::GR16RegClass", "X86::GR32RegClass", "X86::GR64RegClass", "X86::GPRRegBankID", "X86::FR32XRegClass", "X86::FR64XRegClass", "X86::VR128XRegClass", "X86::VR256XRegClass", "X86::VR512RegClass", "X86::VECRRegBankID", "\"Unsupported register kind yet.\"" ]

X86RegisterBankInfo1

getRegBankFromRegClass

X86

CPU

LLVM

10,515

130

1

[]

[ "<s>", "bool", "RISCVAsmParser", "::", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "OperandVector", "&", "Operands", ")", "{", "Operands", ".", "push_back", "(", "RISCVOperand", "::", "cre...

[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]

[ "RISCV", "RISCV", "RISCV", "1", "\"unexpected token\"" ]

RISCVAsmParser22

ParseInstruction

RISCV

CPU

LLVM

10,516

163

1

[]

[ "<s>", "unsigned", "X86TargetLowering", "::", "ComputeNumSignBitsForTargetNode", "(", "SDValue", "Op", ",", "const", "APInt", "&", "DemandedElts", ",", "const", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", ")", "const", "{", "unsigned", "VTBits", "=", "...

[ "Determine", "the", "number", "of", "bits", "in", "the", "operation", "that", "are", "sign", "bits", "." ]

[ "X86", "X86", "X86ISD::SETCC_CARRY", "X86ISD::VSEXT", "0", "1", "X86ISD::PACKSS", "0", "0", "1", "1", "1", "1", "X86ISD::VSHLI", "0", "1", "1", "1", "X86ISD::VSRAI", "0", "1", "1", "X86ISD::PCMPGT", "X86ISD::PCMPEQ", "X86ISD::CMPP", "X86ISD::VPCOM", "X86ISD::VPCOM...

X86ISelLowering71

ComputeNumSignBitsForTargetNode

X86

CPU

LLVM

10,517

379

1

[]

[ "<s>", "const", "TargetRegisterClass", "*", "PPCRegisterInfo", "::", "getLargestLegalSuperClass", "(", "const", "TargetRegisterClass", "*", "RC", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "PPCSubtarget", "&", "Subtarget", "=", "MF", "...

[ "Returns", "the", "largest", "super", "class", "of", "RC", "that", "is", "legal", "to", "use", "in", "the", "current", "sub-target", "and", "has", "the", "same", "spill", "size", "." ]

[ "PowerPC", "PPC", "PPC", "PPC", "PPC::F8RCRegClass", "PPC::VSFRCRegClass", "PPC::VRRCRegClass", "PPC::VSRCRegClass", "PPC::F4RCRegClass", "PPC::VSSRCRegClass" ]

PPCRegisterInfo (2)1

getLargestLegalSuperClass

PowerPC

CPU

LLVM

10,518

107

1

[]

[ "<s>", "const", "MCFixupKindInfo", "&", "TPCAsmBackend", "::", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "const", "static", "MCFixupKindInfo", "InfosLE", "[", "TPC", "::", "NumTargetFixupKinds", "]", "=", "{", "{", "\"fixup_loop\"", ",", ...

[ "Get", "information", "on", "a", "fixup", "kind", "." ]

[ "TPC", "TPC", "TPC::NumTargetFixupKinds", "\"fixup_loop\"", "0", "16", "\"fixup_loop\"", "0", "16", "\"Invalid kind!\"" ]

TPCAsmBackend

getFixupKindInfo

TPC

Virtual ISA

LLVM

10,519

87

1

[]

[ "<s>", "SDValue", "HexagonTargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "Glue", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "...

[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]

[ "Hexagon", "Hexagon", "ISD::InputArg", "16", "Hexagon", "0", "MVT::i1", "MVT::i32", "Hexagon::PredRegsRegClass", "1", "0", "2", "0", "MVT::i1", "1", "2", "0", "1" ]

HexagonISelLowering114

LowerCallResult

Hexagon

DSP

LLVM

10,520

324

1

[]

[ "<s>", "int", "arm_attr_length_push_multi", "(", "rtx", "parallel_op", ",", "rtx", "first_op", ")", "{", "int", "i", ",", "regno", ",", "hi_reg", ";", "int", "num_saves", "=", "XVECLEN", "(", "parallel_op", ",", "0", ")", ";", "if", "(", "TARGET_ARM", ")...

[ "Compute", "the", "atrribute", "``", "length", "''", "of", "insn", "``", "*", "push_multi", "''", ".", "So", "this", "function", "MUST", "be", "kept", "in", "sync", "with", "that", "insn", "pattern", "." ]

[ "arm", "0", "4", "2", "1", "0", "0", "2", "4" ]

arm

arm_attr_length_push_multi

arm

CPU

GCC

10,521

131

1

[]

[ "<s>", "static", "bool", "aarch64_evpc_rev_local", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "HOST_WIDE_INT", "diff", ";", "unsigned", "int", "i", ",", "size", ",", "unspec", ";", "machine_mode", "pred_mode", ";", "if", "(", "d", "->", "vec_fla...

[ "Recognize", "patterns", "for", "the", "REV", "{", "64,32,16", "}", "insns", ",", "which", "reverse", "elements", "within", "each", "64-bit", ",", "32-bit", "or", "16-bit", "granule", "." ]

[ "aarch64", "0", "1", "8", "4", "2", "1", "0", "1", "2" ]

aarch645

aarch64_evpc_rev_local

aarch64

CPU

GCC

10,522

253

1

[]

[ "<s>", "const", "MCExpr", "*", "getSubExpr", "(", ")", "const", "{", "return", "SubExpr", ";", "}", "</s>" ]

[ "getSubExpr", "-", "Get", "the", "child", "of", "this", "expression", "." ]

[ "GBZ80" ]

GBZ80MCExpr

getSubExpr

GBZ80

MPU

LLVM

10,523

12

1

[]

[ "<s>", "static", "Matcher", "<", "V", ">", "Create", "(", "const", "char", "*", "name", ",", "F", "func", ")", "{", "static_assert", "(", "NoOverlap", "<", "u16", ",", "expected", ",", "OperandAtT", "::", "Mask", "...", ">", ",", "\"Error\"", ")", ";...

[ "Construct", "a", "unary", "instruction", ",", "given", "the", "opcode", "and", "an", "operand", "." ]

[ "Teak", "\"Error\"", "0xFFFF" ]

decoder

Create

Teak

DSP

LLVM

10,524

94

1

[]

[ "<s>", "bool", "Mips16DAGToDAGISel", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "Subtarget", "=", "&", "TM", ".", "getSubtarget", "<", "MipsSubtarget", ">", "(", ")", ";", "if", "(", "!", "Subtarget", "->", "inMips16Mode", "("...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips" ]

Mips16ISelDAGToDAG14

runOnMachineFunction

Mips

CPU

LLVM

10,525

43

1

[]

[ "<s>", "static", "section", "*", "mips_function_rodata_section", "(", "tree", "decl", ",", "bool", ")", "{", "if", "(", "!", "TARGET_ABICALLS", "||", "TARGET_ABSOLUTE_ABICALLS", "||", "TARGET_GPWORD", ")", "return", "default_function_rodata_section", "(", "decl", ",...

[ "Implement", "TARGET_ASM_FUNCTION_RODATA_SECTION", ".", "The", "complication", "here", "is", "that", ",", "with", "the", "combination", "TARGET_ABICALLS", "&", "&", "!", "TARGET_GPWORD", ",", "jump", "tables", "will", "use", "absolute", "addresses", ",", "and", "s...

[ "mips", "\".gnu.linkonce.t.\"", "16", "0", "14", "\".text.\"", "6", "0", "1", "\"data\"", "4" ]

mips1

mips_function_rodata_section

mips

CPU

GCC

10,526

151

1

[]

[ "<s>", "bool", "lm32_can_eliminate", "(", "const", "int", "from", "ATTRIBUTE_UNUSED", ",", "const", "int", "to", ")", "{", "return", "(", "to", "==", "STACK_POINTER_REGNUM", "&&", "frame_pointer_needed", ")", "?", "false", ":", "true", ";", "}", "</s>" ]

[ "Implemenent", "TARGET_CAN_ELIMINATE", "." ]

[ "lm32" ]

lm32

lm32_can_eliminate

lm32

MPU

GCC

10,527

27

1

[]

[ "<s>", "const", "HSAILRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "&", "getInstrInfo", "(", ")", "->", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "HSAIL", "HSAIL" ]

HSAILSubtarget

getRegisterInfo

HSAIL

Virtual ISA

LLVM

10,528

20

1

[]

[ "<s>", "void", "BTFDebug", "::", "beginFunctionImpl", "(", "const", "MachineFunction", "*", "MF", ")", "{", "auto", "*", "SP", "=", "MF", "->", "getFunction", "(", ")", ".", "getSubprogram", "(", ")", ";", "auto", "*", "Unit", "=", "SP", "->", "getUnit...

[ "Gather", "pre-function", "debug", "information", "." ]

[ "BPF", "\"Null section for Function Label\"", "\".text\"" ]

BTFDebug28

beginFunctionImpl

BPF

Virtual ISA

LLVM

10,529

288

1

[]

[ "<s>", "bool", "PPCTTIImpl", "::", "enableInterleavedAccessVectorization", "(", ")", "{", "return", "true", ";", "}", "</s>" ]

[ "Enable", "matching", "of", "interleaved", "access", "groups", "." ]

[ "PowerPC", "PPC" ]

PPCTargetTransformInfo

enableInterleavedAccessVectorization

PowerPC

CPU

LLVM

10,530

11

1

[]

[ "<s>", "int", "ix86_issue_rate", "(", "void", ")", "{", "switch", "(", "ix86_tune", ")", "{", "case", "PROCESSOR_PENTIUM", ":", "case", "PROCESSOR_LAKEMONT", ":", "case", "PROCESSOR_BONNELL", ":", "case", "PROCESSOR_SILVERMONT", ":", "case", "PROCESSOR_KNL", ":", ...

[ "Return", "the", "maximum", "number", "of", "instructions", "a", "cpu", "can", "issue", "." ]

[ "i386", "2", "3", "4", "1" ]

x86-tune-sched2

ix86_issue_rate

i386

CPU

GCC

10,531

105

1

[]

[ "<s>", "static", "bool", "rs6000_legitimate_combined_insn", "(", "rtx_insn", "*", "insn", ")", "{", "int", "icode", "=", "INSN_CODE", "(", "insn", ")", ";", "if", "(", "icode", "!=", "CODE_FOR_nothing", "&&", "(", "icode", "==", "CODE_FOR_ctrsi_internal1", "||...

[ "Implement", "the", "TARGET_LEGITIMATE_COMBINED_INSN", "hook", "." ]

[ "rs6000" ]

rs60006

rs6000_legitimate_combined_insn

rs6000

CPU

GCC

10,532

64

1

[]

[ "<s>", "SDValue", "XtensaTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "const", ...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "Xtensa", "Xtensa", "ISD::InputArg", "\"ISelDAG: Lowering formal arguments\\n\"", "\"ISelDAG: Can't lower variadic arguments\\n\"", "16", "XtensaISD::ENTRY_FLAG", "MVT::Other", "Xtensa::a1", "MVT::i32", "4", "MVT::i32", "\"Doesn't support custom argument lowering\"", "MVT::i32", "Xtensa:...

XtensaISelLowering

LowerFormalArguments

Xtensa

MPU

LLVM

10,533

385

1

[]

[ "<s>", "unsigned", "SHUXIInstrInfo", "::", "insertBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "TBB", ",", "MachineBasicBlock", "*", "FBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "const", "DebugLoc", "&", "DL",...

[ "Insert", "branch", "code", "into", "the", "end", "of", "the", "specified", "MachineBasicBlock", "." ]

[ "SHUXI", "SHUXI", "\"insertBranch must not be told to insert a fallthrough\"", "1", "0", "\"SHUXI branch conditions have one component!\"", "\"code size not handled\"", "\"Unconditional branch with multiple successors!\"", "SHUXI::JMP", "1", "0", "SHUXI::JCC", "0", "SHUXI::JMP" ]

SHUXIInstrInfo

insertBranch

SHUXI

CPU

LLVM

10,534

186

1

[]

[ "<s>", "static", "void", "arc_init", "(", "void", ")", "{", "if", "(", "TARGET_V2", ")", "{", "if", "(", "TARGET_MPYW", "||", "TARGET_MULTI", ")", "arc_multcost", "=", "COSTS_N_INSNS", "(", "1", ")", ";", "}", "if", "(", "arc_multcost", "<", "0", ")", ...

[ "Called", "by", "OVERRIDE_OPTIONS", "to", "initialize", "various", "things", "." ]

[ "arc", "1", "0", "4", "30", "3", "30", "4", "30", "\"%<-mno-mpy%> supported only for ARC700 or ARCv2\"", "\"%<-mno-dpfp-lrsr%> supported only with %<-mdpfp%>\"", "\"FPX fast and compact options cannot be specified together\"", "\"%<-mspfp_fast%> not available on ARC600 or ARC601\"", "\"no ...

arc8

arc_init

arc

MPU

GCC

10,535

376

1

[]

[ "<s>", "void", "assignValueToAddress", "(", "Register", "ValVReg", ",", "Register", "Addr", ",", "LLT", "MemTy", ",", "MachinePointerInfo", "&", "MPO", ",", "CCValAssign", "&", "VA", ")", "override", "{", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==",...

[ "An", "overload", "which", "takes", "an", "ArgInfo", "if", "additional", "information", "about", "the", "arg", "is", "needed", "." ]

[ "ARM", "32", "\"Only scalars supported atm\"", "32" ]

ARMCallLowering14

assignValueToAddress

ARM

CPU

LLVM

10,536

114

1

[]

[ "<s>", "void", "X86AsmParser", "::", "EmitInstruction", "(", "MCInst", "&", "Inst", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ")", "{", "Instrumentation", "->", "InstrumentAndEmitInstruction", "(", "Inst", ",", "Operands", ",", "getCo...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "X86", "X86" ]

X86AsmParser (2)3

EmitInstruction

X86

CPU

LLVM

10,537

36

1

[]

[ "<s>", "const", "AArch64TargetLowering", "*", "getTLI", "(", ")", "const", "{", "return", "TLI", ";", "}", "</s>" ]

[ "Getter", "for", "generic", "TargetLowering", "class", "." ]

[ "AArch64", "AArch64" ]

AArch64TargetTransformInfo (2)

getTLI

AArch64

CPU

LLVM

10,538

12

1

[]

[ "<s>", "static", "rtx", "mark_constant_pool_use", "(", "rtx", "x", ")", "{", "if", "(", "x", "==", "NULL_RTX", ")", "return", "x", ";", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "LABEL_REF", ":", "x", "=", "XEXP", "(", "x", ",", ...

[ "Mark", "the", "use", "of", "a", "constant", "in", "the", "literal", "table", ".", "If", "the", "constant", "has", "multiple", "labels", ",", "make", "it", "unique", "." ]

[ "sh", "0", "1", "0", "1", "0", "0" ]

sh

mark_constant_pool_use

sh

CPU

GCC

10,539

265

1

[]

[ "<s>", "virtual", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "AU", ".", "addRequired", "<", "EdgeBundles", ">", "(", ")", ";", "AU", ".", "addPreservedID", "(", "MachineLoopI...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "X86" ]

X86FloatingPoint14

getAnalysisUsage

X86

CPU

LLVM

10,540

47

1

[]

[ "<s>", "AArch64Subtarget", "::", "AArch64Subtarget", "(", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "bool", "LittleEndian", ")", ":", "AArch64GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "ARMProcFamily", "(", ...

[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64" ]

AArch64Subtarget28

AArch64Subtarget

AArch64

CPU

LLVM

10,541

69

1

[]

[ "<s>", "bool", "WebAssemblyReplacePhysRegs", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "DEBUG", "(", "{", "dbgs", "(", ")", "<<", "\"********** Replace Physical Registers **********\\n\"", "<<", "\"********** Function: \"", "<<", "MF", "...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "WebAssembly", "WebAssembly", "\"********** Replace Physical Registers **********\\n\"", "\"********** Function: \"", "WebAssembly", "\"LiveIntervals shouldn't be active yet!\"", "WebAssembly::NoRegister", "1", "WebAssembly::NUM_TARGET_REGS", "WebAssembly::EXPR_STACK", "WebAssembly::ARGUMENTS", ...

WebAssemblyReplacePhysRegs10

runOnMachineFunction

WebAssembly

Virtual ISA

LLVM

10,542

224

1

[]

[ "<s>", "static", "void", "aarch64_override_options", "(", "void", ")", "{", "unsigned", "long", "cpu_isa", "=", "0", ";", "unsigned", "long", "arch_isa", "=", "0", ";", "aarch64_isa_flags", "=", "0", ";", "bool", "valid_cpu", "=", "true", ";", "bool", "val...

[ "Implement", "TARGET_OPTION_OVERRIDE", "." ]

[ "aarch64", "0", "0", "0", "6", "0", "\"switch -mcpu=%s conflicts with -march=%s switch\"", "\"Assembler does not support -mabi=ilp32\"" ]

aarch643

aarch64_override_options

aarch64

CPU

GCC

10,543

361

1

[]

[ "<s>", "MVT", "::", "SimpleValueType", "getCmpLibcallReturnType", "(", ")", "const", "override", "{", "return", "MVT", "::", "i16", ";", "}", "</s>" ]

[ "Return", "the", "ValueType", "for", "comparison", "libcalls", "." ]

[ "AAP", "MVT::SimpleValueType", "MVT::i16" ]

AAPISelLowering

getCmpLibcallReturnType

AAP

MPU

LLVM

10,544

15

1

[]

[ "<s>", "MVT", "RISCVTargetLowering", "::", "getPointerMemTy", "(", "const", "DataLayout", "&", "DL", ",", "uint32_t", "AS", ")", "const", "{", "if", "(", "AS", "==", "UINT32_MAX", ")", "{", "AS", "=", "0", ";", "}", "return", "MVT", "::", "getIntegerVT",...

[ "Return", "the", "in-memory", "pointer", "type", "for", "the", "given", "address", "space", ",", "defaults", "to", "the", "pointer", "type", "from", "the", "data", "layout", "." ]

[ "RI5CY", "RISCV", "0", "MVT::getIntegerVT" ]

RISCVISelLowering

getPointerMemTy

RI5CY

CPU

LLVM

10,545

41

1

[]

[ "<s>", "bool", "SNESAsmPrinter", "::", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNum", ",", "unsigned", "AsmVariant", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "Extr...

[ "Print", "the", "specified", "operand", "of", "MI", ",", "an", "INLINEASM", "instruction", ",", "using", "the", "specified", "assembler", "variant", "as", "an", "address", "." ]

[ "SNES", "SNES", "0", "\"This branch is not implemented yet\"", "\"Unexpected inline asm memory operand\"", "SNES::A", "\"Z\"", "SNES::X", "\"Wrong register class for memory operand.\"", "\"Y\"", "1", "2", "1" ]

SNESAsmPrinter

PrintAsmMemoryOperand

SNES

DSP

LLVM

10,546

175

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"WebAssembly Replace Physical Registers\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "WebAssembly", "\"WebAssembly Replace Physical Registers\"" ]

WebAssemblyReplacePhysRegs10

getPassName

WebAssembly

Virtual ISA

LLVM

10,547

13

1

[]

[ "<s>", "const", "RAInfo", "::", "LocType", "&", "getType", "(", ")", "const", "{", "return", "type", ";", "}", "</s>" ]

[ "Overload", "to", "return", "most", "specific", "vector", "type", "." ]

[ "Patmos" ]

RAInfo

getType

Patmos

VLIW

LLVM

10,548

14

1

[]

[ "<s>", "static", "void", "ix86_emit_save_regs_using_mov", "(", "rtx", "pointer", ",", "HOST_WIDE_INT", "offset", ")", "{", "unsigned", "int", "regno", ";", "rtx", "insn", ";", "for", "(", "regno", "=", "0", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ";", "r...

[ "Emit", "code", "to", "save", "registers", "using", "MOV", "insns", ".", "First", "register", "is", "restored", "from", "POINTER", "+", "OFFSET", "." ]

[ "i386", "0", "1" ]

i3863

ix86_emit_save_regs_using_mov

i386

CPU

GCC

10,549

80

1

[]

[ "<s>", "bool", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "uint64_t", "&", "ErrorInfo", ",", "bool", "MatchingInlineAsm", ")", "override", "{", "MCInst", "I...

[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]

[ "WebAssembly", "\"instruction requires a WASM feature not currently enabled\"", "\"invalid instruction\"", "\"ambiguous instruction\"", "0ULL", "\"too few operands for instruction\"", "\"invalid operand for instruction\"", "\"Implement any new match types added!\"" ]

WebAssemblyAsmParser36

MatchAndEmitInstruction

WebAssembly

Virtual ISA

LLVM

10,550

188

1

[]

[ "<s>", "void", "DCPU16InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const"...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "Dcpu16", "DCPU16", "DCPU16::GR16RegClass", "DCPU16::GEXR16RegClass", "DCPU16::MOV16rm", "0", "\"Cannot store this register to stack slot!\"" ]

Dcpu16InstrInfo

loadRegFromStackSlot

Dcpu16

CPU

LLVM

10,551

165

1

[]

[ "<s>", "void", "BlackfinFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", "front", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begi...

[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]

[ "Blackfin", "4", "3", "3", "\"FP elimination on a non-leaf function is not supported\"", "BF::SP", "BF::P1", "0x3ffff", "BF::LINK", "BF::PUSH", "BF::RETS", "BF::PUSH", "BF::FP", "BF::MOVE", "BF::FP", "BF::SP", "BF::P1", "BF::ADDpp", "BF::SP", "BF::SP", "BF::P1" ]

BlackfinFrameLowering1

emitPrologue

Blackfin

DSP

LLVM

10,552

374

1

[]

[ "<s>", "void", "NVPTXFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "if", "(", "MF", ".", "getFrameInfo", "(", ")", ".", "hasStackObjects", "(", ")", ")", "{", "assert", "("...

[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]

[ "NVPTX", "NVPTX", "\"Shrink-wrapping not yet supported\"", "NVPTX", "NVPTX::cvta_local_yes_64", "NVPTX::cvta_local_yes", "NVPTX::MOV_DEPOT_ADDR_64", "NVPTX::MOV_DEPOT_ADDR", "NVPTX::VRFrame", "NVPTX::VRFrame", "NVPTX::VRFrameLocal", "NVPTX::VRFrameLocal" ]

NVPTXFrameLowering16

emitPrologue

NVPTX

GPU

LLVM

10,553

212

1

[]

[ "<s>", "SDValue", "AMDGPUTargetLowering", "::", "CreateLiveInRegister", "(", "SelectionDAG", "&", "DAG", ",", "const", "TargetRegisterClass", "*", "RC", ",", "unsigned", "Reg", ",", "EVT", "VT", ")", "const", "{", "MachineFunction", "&", "MF", "=", "DAG", ".",...

[ "Helper", "function", "that", "adds", "Reg", "to", "the", "LiveIn", "list", "of", "the", "DAG", "'s", "MachineFunction", "." ]

[ "R600" ]

AMDGPUISelLowering100

CreateLiveInRegister

R600

GPU

LLVM

10,554

98

1

[]

[ "<s>", "static", "int", "vax_address_cost_1", "(", "rtx", "addr", ")", "{", "int", "reg", "=", "0", ",", "indexed", "=", "0", ",", "indir", "=", "0", ",", "offset", "=", "0", ",", "predec", "=", "0", ";", "rtx", "plus_op0", "=", "0", ",", "plus_o...

[ "Return", "the", "cost", "in", "cycles", "of", "a", "memory", "address", ",", "relative", "to", "register", "indirect", ".", "Each", "of", "the", "following", "adds", "the", "indicated", "number", "of", "cycles", ":", "1", "-", "symbolic", "address", "1", ...

[ "vax", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "0", "128", "256", "1", "0", "1", "0", "0", "1", "2", "0", "0", "0" ]

vax

vax_address_cost_1

vax

CPU

GCC

10,555

262

1

[]

[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "AArch64FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "AArch64FunctionInfo", ">", "(", ")", ";", "if", "(", "AFI", "->", "getNumLocalDynamicTLSAccesses",...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AArch64", "AArch64", "AArch64", "2", "0" ]

AArch64CleanupLocalDynamicTLSPass

runOnMachineFunction

AArch64

CPU

LLVM

10,556

62

1

[]

[ "<s>", "void", "XCoreMCInstLower", "::", "Initialize", "(", "Mangler", "*", "M", ",", "MCContext", "*", "C", ")", "{", "Mang", "=", "M", ";", "Ctx", "=", "C", ";", "}", "</s>" ]

[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]

[ "XCore", "XCore" ]

XCoreMCInstLower

Initialize

XCore

MPU

LLVM

10,557

23

1

[]

[ "<s>", "const", "PPCMCExpr", "*", "PPCMCExpr", "::", "create", "(", "VariantKind", "Kind", ",", "const", "MCExpr", "*", "Expr", ",", "bool", "IsDarwin", ",", "MCContext", "&", "Ctx", ")", "{", "return", "new", "(", "Ctx", ")", "PPCMCExpr", "(", "Kind", ...

[ "This", "creates", "an", "identified", "struct", "." ]

[ "PowerPC", "PPC", "PPC", "PPC" ]

PPCMCExpr6

create

PowerPC

CPU

LLVM

10,558

38

1

[]

[ "<s>", "const", "uint32_t", "*", "X86RegisterInfo", "::", "getCallPreservedMask", "(", "CallingConv", "::", "ID", "CC", ")", "const", "{", "bool", "HasAVX", "=", "TM", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ".", "hasAVX", "(", ")", ";", ...

[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]

[ "X86", "X86", "X86", "X86" ]

X86RegisterInfo21

getCallPreservedMask

X86

CPU

LLVM

10,559

152

1

[]

[ "<s>", "bool", "X86TargetLowering", "::", "needsFixedCatchObjects", "(", ")", "const", "{", "return", "Subtarget", ".", "isTargetWin64", "(", ")", ";", "}", "</s>" ]

[ "Used", "for", "exception", "handling", "on", "Win64", "." ]

[ "X86", "X86" ]

X86ISelLowering (2)5

needsFixedCatchObjects

X86

CPU

LLVM

10,560

16

1

[]

[ "<s>", "bool", "aarch64_float_const_zero_rtx_p", "(", "rtx", "x", ")", "{", "if", "(", "GET_MODE", "(", "x", ")", "==", "VOIDmode", ")", "return", "false", ";", "if", "(", "REAL_VALUE_MINUS_ZERO", "(", "*", "CONST_DOUBLE_REAL_VALUE", "(", "x", ")", ")", ")...

[ "Return", "TRUE", "if", "rtx", "X", "is", "immediate", "constant", "0.0" ]

[ "aarch64" ]

aarch64

aarch64_float_const_zero_rtx_p

aarch64

CPU

GCC

10,561

53

1

[]

[ "<s>", "void", "SIInstrInfo", "::", "legalizeOpWithMove", "(", "MachineInstr", "*", "MI", ",", "unsigned", "OpIdx", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "I", "=", "MI", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", ...

[ "Legalize", "the", "OpIndex", "operand", "of", "this", "instruction", "by", "inserting", "a", "MOV", "." ]

[ "R600", "SI" ]

SIInstrInfo101

legalizeOpWithMove

R600

GPU

LLVM

10,562

221

1

[]

[ "<s>", "unsigned", "MipsFunctionInfo", "::", "getGlobalBaseReg", "(", ")", "{", "if", "(", "GlobalBaseReg", ")", "return", "GlobalBaseReg", ";", "const", "TargetRegisterClass", "*", "RC", "=", "static_cast", "<", "const", "MipsSubtarget", "&", ">", "(", "MF", ...

[ "getGlobalBaseReg", "-", "Return", "a", "virtual", "register", "initialized", "with", "the", "the", "global", "base", "register", "value", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips::CPU16RegsRegClass", "Mips", "Mips::GPR64RegClass", "Mips::GPR32RegClass" ]

MipsMachineFunction14

getGlobalBaseReg

Mips

CPU

LLVM

10,563

89

1

[]

[ "<s>", "const", "BasicBlock", "*", "getBasicBlock", "(", ")", "{", "return", "BB", ";", "}", "</s>" ]

[ "Return", "the", "LLVM", "basic", "block", "that", "this", "instance", "corresponded", "to", "originally", "." ]

[ "TPC" ]

TPCCostModelEmitter

getBasicBlock

TPC

Virtual ISA

LLVM

10,564

11

1

[]

[ "<s>", "void", "PPCPassConfig", "::", "addIRPasses", "(", ")", "{", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createPPCBoolRetToIntPass", "(", ")", ")", ";", "addPass", "(", "createAtomicExpandPas...

[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]

[ "PowerPC", "PPC", "PPC", "PPC", "0", "PPC" ]

PPCTargetMachine13

addIRPasses

PowerPC

CPU

LLVM

10,565

134

1

[]

[ "<s>", "static", "bool", "nvptx_legitimate_address_p", "(", "machine_mode", ",", "rtx", "x", ",", "bool", ")", "{", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "x", ")", ";", "switch", "(", "code", ")", "{", "case", "REG", ":", "return", "true", ...

[ "Returns", "true", "if", "X", "is", "a", "valid", "address", "for", "use", "in", "a", "memory", "reference", "." ]

[ "nvptx", "0", "1" ]

nvptx

nvptx_legitimate_address_p

nvptx

GPU

GCC

10,566

82

1

[]

[ "<s>", "bool", "AMDGPUCodeGenPrepare", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "skipFunction", "(", "F", ")", ")", "return", "false", ";", "auto", "*", "TPC", "=", "getAnalysisIfAvailable", "<", "TargetPassConfig", ">", "(", ...

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU" ]

AMDGPUCodeGenPrepare (2)

runOnFunction

AMDGPU

GPU

LLVM

10,567

170

1

[]

[ "<s>", "bool", "MipsAsmParser", "::", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "OperandVector", "&", "Operands", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"ParseInstruction\\n\"...

[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]

[ "Mips", "Mips", "\"ParseInstruction\\n\"", "0", "\"unknown instruction\"", "MipsOperand::CreateToken", "\"unexpected token in argument list\"", "\"unexpected token in argument list\"", "\"unexpected token in argument list\"" ]

MipsAsmParser32

ParseInstruction

Mips

CPU

LLVM

10,568

312

1

[]

[ "<s>", "static", "bool", "ix86_fixed_condition_code_regs", "(", "unsigned", "int", "*", "p1", ",", "unsigned", "int", "*", "p2", ")", "{", "*", "p1", "=", "FLAGS_REG", ";", "*", "p2", "=", "INVALID_REGNUM", ";", "return", "true", ";", "}", "</s>" ]

[ "Return", "the", "fixed", "registers", "used", "for", "condition", "codes", "." ]

[ "i386" ]

i386

ix86_fixed_condition_code_regs

i386

CPU

GCC

10,569

29

1

[]

[ "<s>", "bool", "AMDGPUPromoteAlloca", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "const", "FunctionType", "*", "FTy", "=", "F", ".", "getFunctionType", "(", ")", ";", "LocalMemAvailable", "=", "ST", ".", "getLocalMemorySize", "(", ")", ";", ...

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "R600", "0", "AMDGPUAS::LOCAL_ADDRESS", "0", "\"Function has local memory argument. Promoting to \"", "\"local memory disabled.\\n\"", "0", "AMDGPUAS::LOCAL_ADDRESS", "0", "\"bytes free in local memory.\\n\"" ]

AMDGPUPromoteAlloca46

runOnFunction

R600

GPU

LLVM

10,570

282

1

[]

[ "<s>", "const", "MCFixupKindInfo", "&", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "override", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "Nyuzi", "::", "NumTargetFixupKinds", "]", "=", "{", "{", "\"fixup_Nyuzi_Branch20\"", ",", "5...

[ "Get", "information", "on", "a", "fixup", "kind", "." ]

[ "Nyuzi", "Nyuzi::NumTargetFixupKinds", "\"fixup_Nyuzi_Branch20\"", "5", "20", "\"fixup_Nyuzi_Branch25\"", "0", "25", "\"fixup_Nyuzi_HI19\"", "0", "32", "0", "\"fixup_Nyuzi_IMM_LO13\"", "10", "13", "0", "\"fixup_Nyuzi_GOT\"", "10", "15", "0", "\"Invalid kind!\"" ]

NyuziAsmBackend

getFixupKindInfo

Nyuzi

GPU

LLVM

10,571

116

1

[]

[ "<s>", "SparcTargetMachine", "::", "SparcTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "FS", ",", "bool", "is64bit", ")", ":", "LLVMTargetMachine", "(", "T", ",...

[ "Create", "an", "ILP32", "architecture", "model", "." ]

[ "Sparc", "Sparc", "Sparc", "8", "0" ]

SparcTargetMachine12

SparcTargetMachine

Sparc

CPU

LLVM

10,572

81

1

[]

[ "<s>", "rtx", "frv_split_minmax", "(", "rtx", "operands", "[", "]", ")", "{", "rtx", "dest", "=", "operands", "[", "0", "]", ";", "rtx", "minmax", "=", "operands", "[", "1", "]", ";", "rtx", "src1", "=", "operands", "[", "2", "]", ";", "rtx", "sr...

[ "Split", "a", "min/max", "operation", "returning", "a", "SEQUENCE", "containing", "all", "of", "the", "insns", "." ]

[ "frv", "0", "1", "2", "3", "4", "5", "0" ]

frv3

frv_split_minmax

frv

VLIW

GCC

10,573

324

1

[]

[ "<s>", "void", "WebAssemblyPassConfig", "::", "addPreEmitPass", "(", ")", "{", "TargetPassConfig", "::", "addPreEmitPass", "(", ")", ";", "addPass", "(", "createWebAssemblyNullifyDebugValueLists", "(", ")", ")", ";", "addPass", "(", "createWebAssemblyFixIrreducibleContr...

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly" ]

WebAssemblyTargetMachine24

addPreEmitPass

WebAssembly

Virtual ISA

LLVM

10,574

170

1

[]

[ "<s>", "static", "tree", "sh_builtin_decl", "(", "unsigned", "code", ",", "bool", "initialize_p", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "code", ">=", "ARRAY_SIZE", "(", "bdesc", ")", ")", "return", "error_mark_node", ";", "if", "(", "!", "bdesc", "[", "...

[ "Returns", "the", "sh", "builtin", "decl", "for", "CODE", "." ]

[ "sh" ]

sh

sh_builtin_decl

sh

CPU

GCC

10,575

48

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"AMDGPU Lower Intrinsics\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "AMDGPU", "\"AMDGPU Lower Intrinsics\"" ]

AMDGPULowerIntrinsics

getPassName

AMDGPU

GPU

LLVM

10,576

11

1

[]

[ "<s>", "bool", "ARMTargetLowering", "::", "allowsMisalignedMemoryAccesses", "(", "EVT", "VT", ",", "unsigned", ",", "unsigned", "Alignment", ",", "MachineMemOperand", "::", "Flags", ",", "bool", "*", "Fast", ")", "const", "{", "if", "(", "!", "VT", ".", "isS...

[ "Returns", "true", "if", "the", "target", "allows", "unaligned", "memory", "accesses", "of", "the", "specified", "type", "." ]

[ "ARM", "ARM", "MVT::i8", "MVT::i16", "MVT::i32", "MVT::f64", "MVT::v2f64", "MVT::v16i1", "MVT::v8i1", "MVT::v4i1", "MVT::v4i8", "MVT::v8i8", "MVT::v4i16", "8", "MVT::v16i8", "MVT::v8i16", "MVT::v8f16", "MVT::v4i32", "MVT::v4f32", "MVT::v2i64", "MVT::v2f64" ]

ARMISelLowering (2)6

allowsMisalignedMemoryAccesses

ARM

CPU

LLVM

10,577

303

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addPreserved", "<", "DominatorTreeWrapperPass", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "LegacyDivergenceAnalysis", ">", "(", ")", ";", ...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "AMDGPU" ]

AMDGPUAtomicOptimizer

getAnalysisUsage

AMDGPU

GPU

LLVM

10,578

38

1

[]

[ "<s>", "void", "SIInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", ...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "AMDGPU", "SI", "SI", "SI", "4", "AMDGPU::SReg_32_XM0RegClass", "AMDGPU::M0", "AMDGPU::VGPR_32RegClass", "0" ]

SIInstrInfo131

loadRegFromStackSlot

AMDGPU

GPU

LLVM

10,579

427

1

[]

[ "<s>", "int", "arm_split_constant", "(", "enum", "rtx_code", "code", ",", "machine_mode", "mode", ",", "rtx", "insn", ",", "HOST_WIDE_INT", "val", ",", "rtx", "target", ",", "rtx", "source", ",", "int", "subtargets", ")", "{", "rtx", "cond", ";", "if", "...

[ "Emit", "a", "sequence", "of", "insns", "to", "handle", "a", "large", "constant", ".", "CODE", "is", "the", "code", "of", "the", "operation", "required", ",", "it", "can", "be", "any", "of", "SET", ",", "PLUS", ",", "IOR", ",", "AND", ",", "XOR", "...

[ "arm", "1", "0", "1", "2", "1" ]

arm

arm_split_constant

arm

CPU

GCC

10,580

278

1

[]

[ "<s>", "int", "shl_and_scr_length", "(", "rtx", "insn", ")", "{", "rtx", "set_src", "=", "SET_SRC", "(", "XVECEXP", "(", "PATTERN", "(", "insn", ")", ",", "0", ",", "0", ")", ")", ";", "int", "len", "=", "ashl_lshr_seq", "[", "INTVAL", "(", "XEXP", ...

[ "This", "is", "used", "in", "length", "attribute", "of", "the", "and_shl_scratch", "instruction", "." ]

[ "sh", "0", "0", "1", "31", "0", "1", "31", "1", "0", "0", "1", "31" ]

sh

shl_and_scr_length

sh

CPU

GCC

10,581

111

1

[]

[ "<s>", "bool", "nds32_rtx_costs_impl", "(", "rtx", "x", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "int", "outer_code", ",", "int", "opno", "ATTRIBUTE_UNUSED", ",", "int", "*", "total", ",", "bool", "speed", ")", "{", "int", "code", "=", "GET_CODE...

[ "This", "target", "hook", "describes", "the", "relative", "costs", "of", "RTL", "expressions", ".", "Return", "'true", "'", "when", "all", "subexpressions", "of", "x", "have", "been", "processed", ".", "Return", "'false", "'", "to", "sum", "the", "costs", ...

[ "nds32", "0", "1", "7", "1", "0", "1", "2", "1", "2", "1", "2", "1", "1", "2", "1", "1", "2", "1", "1", "2", "1" ]

nds32-cost3

nds32_rtx_costs_impl

nds32

CPU

GCC

10,582

350

1

[]

[ "<s>", "void", "SystemZInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "DebugLoc", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", ...

[ "}", "Branch", "Analysis", "&", "Modification" ]

[ "SystemZ", "SystemZ", "SystemZ::GR128BitRegClass", "SystemZ::subreg_h64", "SystemZ::subreg_h64", "SystemZ::subreg_l64", "SystemZ::subreg_l64", "SystemZ::GRX32BitRegClass", "SystemZ::LR", "32", "SystemZ::GR64BitRegClass", "SystemZ::LGR", "SystemZ::FP32BitRegClass", "SystemZ::LDR32", "Syst...

SystemZInstrInfo49

copyPhysReg

SystemZ

CPU

LLVM

10,583

334

1

[]

[ "<s>", "static", "bool", "mips_use_anchors_for_symbol_p", "(", "const_rtx", "symbol", ")", "{", "switch", "(", "mips_classify_symbol", "(", "symbol", ",", "SYMBOL_CONTEXT_MEM", ")", ")", "{", "case", "SYMBOL_PC_RELATIVE", ":", "case", "SYMBOL_GP_RELATIVE", ":", "ret...

[ "Implement", "TARGET_USE_ANCHORS_FOR_SYMBOL_P", ".", "We", "do", "n't", "want", "to", "use", "anchors", "for", "small", "data", ":", "the", "GP", "register", "acts", "as", "an", "anchor", "in", "that", "case", ".", "We", "also", "do", "n't", "want", "to", ...

[ "mips" ]

mips

mips_use_anchors_for_symbol_p

mips

CPU

GCC

10,584

37

1

[]

[ "<s>", "void", "or1k_expand_prologue", "(", "void", ")", "{", "HOST_WIDE_INT", "sp_offset", "=", "-", "cfun", "->", "machine", "->", "total_size", ";", "HOST_WIDE_INT", "reg_offset", ",", "this_offset", ";", "rtx", "insn", ";", "if", "(", "flag_stack_usage_info"...

[ "Expand", "the", "``", "prologue", "''", "pattern", "." ]

[ "or1k", "0", "32764", "1", "0", "1", "0", "0", "2", "32768", "1", "32768", "1", "0", "1" ]

or1k

or1k_expand_prologue

or1k

CPU

GCC

10,585

435

1

[]

[ "<s>", "const", "MCPhysReg", "*", "PatmosRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", "->", "getSubtarget", "(", ")", ".", "getFrameLowering", "("...

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "Patmos", "Patmos", "Patmos::S0", "Patmos::SRB", "Patmos::SRO", "Patmos::R21", "Patmos::R22", "Patmos::R23", "Patmos::R24", "Patmos::R25", "Patmos::R26", "Patmos::R27", "Patmos::R28", "Patmos::P1", "Patmos::P2", "Patmos::P3", "Patmos::P4", "Patmos::P5", "Patmos::P6", "Patmos::P...

PatmosRegisterInfo1

getCalleeSavedRegs

Patmos

VLIW

LLVM

10,586

215

1

[]

[ "<s>", "bool", "MipsLongBranch", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "F", ")", "{", "const", "MipsInstrInfo", "*", "TII", "=", "static_cast", "<", "const", "MipsInstrInfo", "*", ">", "(", "TM", ".", "getSubtargetImpl", "(", ")", "->", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "2", "4", "Mips", "2", "16", "4", "0" ]

MipsLongBranch30

runOnMachineFunction

Mips

CPU

LLVM

10,587

381

1

[]

[ "<s>", "poly_int64", "ix86_push_rounding", "(", "poly_int64", "bytes", ")", "{", "return", "ROUND_UP", "(", "bytes", ",", "UNITS_PER_WORD", ")", ";", "}", "</s>" ]

[ "Implement", "PUSH_ROUNDING", ".", "On", "386", ",", "we", "have", "pushw", "instruction", "that", "decrements", "by", "exactly", "2", "no", "matter", "what", "the", "position", "was", ",", "there", "is", "no", "pushb", ".", "But", "as", "CIE", "data", "...

[ "i386" ]

i386

ix86_push_rounding

i386

CPU

GCC

10,588

16

1

[]

[ "<s>", "void", "emitFill", "(", "const", "MCExpr", "&", "NumBytes", ",", "uint64_t", "FillValue", ",", "SMLoc", "Loc", ")", "override", "{", "emitDataMappingSymbol", "(", ")", ";", "MCObjectStreamer", "::", "emitFill", "(", "NumBytes", ",", "FillValue", ",", ...

[ "Emit", "Size", "bytes", "worth", "of", "the", "value", "specified", "by", "FillValue", "." ]

[ "AArch64" ]

AArch64ELFStreamer11

emitFill

AArch64

CPU

LLVM

10,589

32

1

[]

[ "<s>", "void", "PPCTargetLowering", "::", "computeKnownBitsForTargetNode", "(", "const", "SDValue", "Op", ",", "KnownBits", "&", "Known", ",", "const", "APInt", "&", "DemandedElts", ",", "const", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", ")", "const"...

[ "Determine", "which", "of", "the", "bits", "specified", "in", "Mask", "are", "known", "to", "be", "either", "zero", "or", "one", "and", "return", "them", "in", "the", "KnownZero/KnownOne", "bitsets", "." ]

[ "PowerPC", "PPC", "PPCISD::LBRX", "2", "MVT::i16", "0xFFFF0000", "ISD::INTRINSIC_WO_CHAIN", "0", "Intrinsic::ppc_altivec_vcmpbfp_p", "Intrinsic::ppc_altivec_vcmpeqfp_p", "Intrinsic::ppc_altivec_vcmpequb_p", "Intrinsic::ppc_altivec_vcmpequh_p", "Intrinsic::ppc_altivec_vcmpequw_p", "Intrinsi...

PPCISelLowering109

computeKnownBitsForTargetNode

PowerPC

CPU

LLVM

10,590

223

1

[]

[ "<s>", "static", "void", "emit_store_direct", "(", "rtx", "block", ",", "int", "offset", ",", "int", "value", ")", "{", "emit_insn", "(", "gen_store_direct", "(", "adjust_address", "(", "block", ",", "SImode", ",", "offset", ")", ",", "force_reg", "(", "SI...

[ "Directly", "store", "VALUE", "into", "memory", "object", "BLOCK", "at", "OFFSET", "." ]

[ "arc" ]

arc4

emit_store_direct

arc

MPU

GCC

10,591

42

1

[]

[ "<s>", "static", "int", "comparator", "(", "const", "void", "*", "va", ",", "const", "void", "*", "vb", ")", "{", "const", "char", "*", "a", "=", "*", "(", "const", "char", "*", "const", "*", ")", "va", ";", "const", "char", "*", "b", "=", "*",...

[ "Compare", "two", "MCUs", "and", "order", "them", "for", "easy", "lookup", "." ]

[ "avr", "1", "1" ]

gen-avr-mmcu-texi2

comparator

avr

MPU

GCC

10,592

119

1

[]

[ "<s>", "bool", "X86TargetLowering", "::", "isShuffleMaskLegal", "(", "SDValue", "Mask", ",", "MVT", "VT", ")", "const", "{", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "64", ")", "return", "false", ";", "return", "(", "Mask", ".", "getNode", ...

[ "Targets", "can", "use", "this", "to", "indicate", "that", "they", "only", "support", "some", "VECTOR_SHUFFLE", "operations", ",", "those", "with", "specific", "masks", "." ]

[ "X86", "X86", "64", "4", "X86::isPSHUFHWMask", "X86::isPSHUFLWMask", "X86::isUNPCKLMask", "X86::isUNPCKHMask", "X86::isUNPCKL_v_undef_Mask", "X86::isUNPCKH_v_undef_Mask" ]

X86ISelLowering160

isShuffleMaskLegal

X86

CPU

LLVM

10,593

137

1

[]

[ "<s>", "unsigned", "postOffset", "(", ")", "const", "{", "return", "Offset", "+", "Size", ";", "}", "</s>" ]

[ "Compute", "the", "offset", "immediately", "following", "this", "block", "." ]

[ "Mips" ]

MipsConstantIslandPass (2)1

postOffset

Mips

CPU

LLVM

10,594

12

1

[]

[ "<s>", "ARCTargetMachine", "::", "ARCTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::", "...

[ "ARCTargetMachine", "ctor", "-", "Create", "an", "ILP32", "architecture", "model", "." ]

[ "ARC", "ARC", "ARC", "\"e-m:e-p:32:32-i1:8:32-i8:8:32-i16:16:32-i32:32:32-\"", "\"f32:32:32-i64:32-f64:32-a:0:32-n32\"" ]

ARCTargetMachine16

ARCTargetMachine

ARC

MPU

LLVM

10,595

105

1

[]

[ "<s>", "TargetIRAnalysis", "LanaiTargetMachine", "::", "getTargetIRAnalysis", "(", ")", "{", "return", "TargetIRAnalysis", "(", "[", "this", "]", "(", "const", "Function", "&", "F", ")", "{", "return", "TargetTransformInfo", "(", "LanaiTTIImpl", "(", "this", ","...

[ "Get", "a", "TargetIRAnalysis", "appropriate", "for", "the", "target", "." ]

[ "Lanai", "Lanai", "Lanai" ]

LanaiTargetMachine1

getTargetIRAnalysis

Lanai

CPU

LLVM

10,596

35

1

[]

[ "<s>", "bool", "AArch64PassConfig", "::", "addPreISel", "(", ")", "{", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnablePromoteConstant", ")", "addPass", "(", "createAArch64PromoteConstantPass", "(", ")", ")", ";",...

[ "{", "{", "@", "For", "GlobalISel" ]

[ "AArch64", "AArch64", "AArch64", "AArch64" ]

AArch64TargetMachine39

addPreISel

AArch64

CPU

LLVM

10,597

79

1

[]

[ "<s>", "bool", "arm_const_double_by_parts", "(", "rtx", "val", ")", "{", "enum", "machine_mode", "mode", "=", "GET_MODE", "(", "val", ")", ";", "rtx", "part", ";", "if", "(", "optimize_size", "||", "arm_ld_sched", ")", "return", "true", ";", "if", "(", "...

[ "Return", "true", "if", "it", "is", "worthwhile", "to", "split", "a", "64-bit", "constant", "into", "two", "32-bit", "operations", ".", "This", "is", "the", "case", "if", "optimizing", "for", "size", ",", "or", "if", "we", "have", "load", "delay", "slots...

[ "arm" ]

arm3

arm_const_double_by_parts

arm

CPU

GCC

10,598

126

1

[]

[ "<s>", "bool", "SystemZLDCleanup", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "F", ")", "{", "if", "(", "skipFunction", "(", "*", "F", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "TII", "=", "static_cast", "<", "const", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ", "2", "0" ]

SystemZLDCleanup (2)1

runOnMachineFunction

SystemZ

CPU

LLVM

10,599

103

1

[]