docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "void", "print", "(", "raw_ostream", "&", "OS", ")", "const", "override", "{", "switch", "(", "Kind", ")", "{", "case", "Immediate", ":", "OS", "<<", "*", "getImm", "(", ")", ";", "break", ";", "case", "Register", ":", "OS", "<<", "\"<register...	[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]	[ "CSKY", "\"<register x\"", "\">\"", "\"'\"", "\"'\"" ]	CSKYAsmParser6	print	CSKY	CPU	LLVM	12,100	59	1	[]
[ "<s>", "static", "bool", "expand_vec_perm_movs", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "machine_mode", "vmode", "=", "d", "->", "vmode", ";", "unsigned", "i", ",", "nelt", "=", "d", "->", "nelt", ";", "rtx", "x", ";", "if", "(", "d", ...	[ "A", "subroutine", "of", "ix86_expand_vec_perm_builtin_1", ".", "Try", "to", "implement", "D", "using", "movss", "or", "movsd", "." ]	[ "i386", "0", "0", "0", "1", "0", "0", "1", "1" ]	i386-expand	expand_vec_perm_movs	i386	CPU	GCC	12,101	206	1	[]
[ "<s>", "EVT", "VETargetLowering", "::", "getSetCCResultType", "(", "const", "DataLayout", "&", ",", "LLVMContext", "&", ",", "EVT", "VT", ")", "const", "{", "return", "MVT", "::", "i64", ";", "}", "</s>" ]	[ "Return", "the", "value", "type", "to", "use", "for", "ISD", ":", ":SETCC", "." ]	[ "VE", "VE", "MVT::i64" ]	VEISelLowering16	getSetCCResultType	VE	CPU	LLVM	12,102	23	1	[]
[ "<s>", "bool", "ARM64LoadStoreOpt", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "if", "(", "!", "DoLoadStoreOpt", ")", "return", "false", ";", "const", "TargetMachine", "&", "TM", "=", "Fn", ".", "getTarget", "(", ")", ";", "...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "ARM64", "ARM64", "ARM64" ]	ARM64LoadStoreOptimizer	runOnMachineFunction	ARM64	CPU	LLVM	12,103	77	1	[]
[ "<s>", "const", "F2003fRegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{", "return", "RI", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "F2003f", "F2003f" ]	F2003fInstrInfo	getRegisterInfo	F2003f	CPU	LLVM	12,104	12	1	[]
[ "<s>", "static", "bool", "rs6000_builtin_support_vector_misalignment", "(", "machine_mode", "mode", ",", "const_tree", "type", ",", "int", "misalignment", ",", "bool", "is_packed", ")", "{", "if", "(", "TARGET_VSX", ")", "{", "if", "(", "optab_handler", "(", "mo...	[ "Return", "true", "if", "the", "vector", "misalignment", "factor", "is", "supported", "by", "the", "target", "." ]	[ "rs6000", "1", "64", "32", "4", "0" ]	rs60004	rs6000_builtin_support_vector_misalignment	rs6000	CPU	GCC	12,105	99	1	[]
[ "<s>", "int", "function_arg_regno_p", "(", "int", "r", ")", "{", "return", "(", "r", ">=", "8", "&&", "r", "<=", "25", ")", ";", "}", "</s>" ]	[ "Return", "true", "when", "register", "may", "be", "used", "to", "pass", "function", "parameters", "." ]	[ "avr", "8", "25" ]	avr3	function_arg_regno_p	avr	MPU	GCC	12,106	19	1	[]
[ "<s>", "void", "v850_output_local", "(", "FILE", "", "file", ",", "tree", "decl", ",", "const", "char", "", "name", ",", "int", "size", ",", "int", "align", ")", "{", "fprintf", "(", "file", ",", "\"%s\"", ",", "LOCAL_ASM_OP", ")", ";", "assemble_nam...	[ "Called", "via", "the", "macro", "ASM_OUTPUT_DECL_LOCAL" ]	[ "v850", "\"%s\"", "\"\\n\"" ]	v850	v850_output_local	v850	MPU	GCC	12,107	59	1	[]
[ "<s>", "bool", "SHUXIPassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "createSHUXIISelDag", "(", "getSHUXITargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]	[ "SHUXI", "SHUXI", "SHUXI", "SHUXI" ]	SHUXITargetMachine	addInstSelector	SHUXI	CPU	LLVM	12,108	25	1	[]
[ "<s>", "bool", "AArch64ExpandHardenedPseudos", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"*** AArch64ExpandHardenedPseudos ***\\n\"", ")", ";", "bool", "Modified", "=", "false", ";", "...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AArch64", "AArch64", "\"*** AArch64ExpandHardenedPseudos ***\\n\"" ]	AArch64ExpandHardenedPseudos	runOnMachineFunction	AArch64	CPU	LLVM	12,109	79	1	[]
[ "<s>", "void", "TeakRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "dbgs", "(", ")", "<<", "\"eliminateFrameIn...	[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]	[ "Teak", "Teak", "\"eliminateFrameIndex\\n\"", "0", "Teak::STORE_REG_TO_STACK_PSEUDO_16", "Teak::STORE_REG_TO_STACK_PSEUDO_TRUNC16", "Teak::STORE_REG_TO_STACK_PSEUDO_32", "Teak::LOAD_REG_FROM_STACK_PSEUDO_16", "Teak::LOAD_REG_FROM_STACK_PSEUDO_16_SEXT40", "Teak::LOAD_REG_FROM_STACK_PSEUDO_16_ZEXT40...	TeakRegisterInfo	eliminateFrameIndex	Teak	DSP	LLVM	12,110	203	1	[]
[ "<s>", "static", "int", "arm_adjust_cost", "(", "rtx_insn", "", "insn", ",", "rtx", "link", ",", "rtx_insn", "", "dep", ",", "int", "cost", ")", "{", "rtx", "i_pat", ",", "d_pat", ";", "if", "(", "TARGET_THUMB1", "&&", "REG_NOTE_KIND", "(", "link", "...	[ "This", "function", "implements", "the", "target", "macro", "TARGET_SCHED_ADJUST_COST", ".", "It", "corrects", "the", "value", "of", "COST", "based", "on", "the", "relationship", "between", "INSN", "and", "DEP", "through", "the", "dependence", "LINK", ".", "It",...	[ "arm", "0", "0", "0", "0", "0", "1", "0", "1" ]	arm4	arm_adjust_cost	arm	CPU	GCC	12,111	224	1	[]
[ "<s>", "TargetLowering", "::", "AtomicExpansionKind", "RISCVTargetLowering", "::", "shouldExpandAtomicRMWInIR", "(", "AtomicRMWInst", "*", "AI", ")", "const", "{", "unsigned", "Size", "=", "AI", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ...	[ "Returns", "how", "the", "IR-level", "AtomicExpand", "pass", "should", "expand", "the", "given", "AtomicRMW", ",", "if", "at", "all", "." ]	[ "RISCV", "RISCV", "8", "16" ]	RISCVISelLowering25	shouldExpandAtomicRMWInIR	RISCV	CPU	LLVM	12,112	47	1	[]
[ "<s>", "SMLoc", "getStartLoc", "(", ")", "const", "{", "return", "StartLoc", ";", "}", "</s>" ]	[ "getStartLoc", "-", "Get", "the", "location", "of", "the", "first", "token", "of", "this", "operand", "." ]	[ "Hexagon" ]	HexagonAsmParser (2)	getStartLoc	Hexagon	DSP	LLVM	12,113	10	1	[]
[ "<s>", "static", "void", "s390_save_gprs_to_fprs", "(", "void", ")", "{", "int", "i", ";", "if", "(", "!", "TARGET_Z10", "\|\|", "!", "TARGET_HARD_FLOAT", "\|\|", "!", "crtl", "->", "is_leaf", ")", "return", ";", "for", "(", "i", "=", "6", ";", "i", "<",...	[ "Copy", "GPRS", "into", "FPR", "save", "slots", "." ]	[ "s390", "6", "16", "1" ]	s3905	s390_save_gprs_to_fprs	s390	MPU	GCC	12,114	96	1	[]
[ "<s>", "static", "int", "thumb2_legitimate_address_p", "(", "machine_mode", "mode", ",", "rtx", "x", ",", "int", "strict_p", ")", "{", "bool", "use_ldrd", ";", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "x", ")", ";", "if", "(", "TARGET_HAVE_MVE", "...	[ "Return", "nonzero", "if", "X", "is", "a", "valid", "Thumb-2", "address", "operand", "." ]	[ "arm", "1", "4", "0", "0", "1", "1", "0", "0", "1", "1", "0", "4", "256", "256", "1024", "1024", "3", "0", "0", "0", "0", "0", "1", "1", "0", "0", "1", "0", "1", "0" ]	arm	thumb2_legitimate_address_p	arm	CPU	GCC	12,115	490	1	[]
[ "<s>", "bool", "ARMBaseInstrInfo", "::", "shouldSink", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "isPredicated", "(", "MI", ")", ")", "return", "true", ";", "MachineBasicBlock", "::", "const_iterator", "Next", "=", "&", "MI", "...	[ "Return", "true", "if", "the", "instruction", "should", "be", "sunk", "by", "MachineSink", "." ]	[ "ARM", "ARM" ]	ARMBaseInstrInfo1	shouldSink	ARM	CPU	LLVM	12,116	94	1	[]
[ "<s>", "void", "MipsSETargetLowering", "::", "addMSAIntType", "(", "MVT", "::", "SimpleValueType", "Ty", ",", "const", "TargetRegisterClass", "*", "RC", ")", "{", "addRegisterClass", "(", "Ty", ",", "RC", ")", ";", "for", "(", "unsigned", "Opc", "=", "0", ...	[ "Enable", "MSA", "support", "for", "the", "given", "integer", "type", "and", "Register", "class", "." ]	[ "Mips", "Mips", "MVT::SimpleValueType", "0", "ISD::BUILTIN_OP_END", "ISD::BITCAST", "ISD::LOAD", "ISD::STORE", "ISD::EXTRACT_VECTOR_ELT", "ISD::INSERT_VECTOR_ELT", "ISD::BUILD_VECTOR", "ISD::ADD", "ISD::AND", "ISD::CTLZ", "ISD::CTPOP", "ISD::MUL", "ISD::OR", "ISD::SDIV", "ISD::SR...	MipsSEISelLowering21	addMSAIntType	Mips	CPU	LLVM	12,117	472	1	[]
[ "<s>", "void", "ix86_d_register_target_info", "(", "void", ")", "{", "const", "struct", "d_target_info_spec", "handlers", "[", "]", "=", "{", "{", "\"floatAbi\"", ",", "ix86_d_handle_target_float_abi", "}", ",", "{", "\"objectFormat\"", ",", "ix86_d_handle_target_obje...	[ "Implement", "TARGET_D_REGISTER_CPU_TARGET_INFO", "." ]	[ "i386", "\"floatAbi\"", "\"objectFormat\"" ]	i386-d	ix86_d_register_target_info	i386	CPU	GCC	12,118	40	1	[]
[ "<s>", "SDValue", "OR1KTargetLowering", "::", "LowerCall", "(", "TargetLowering", "::", "CallLoweringInfo", "&", "CLI", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "CLI", ".", "DAG", ";", "S...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "calls", "into", "the", "specified", "DAG", "." ]	[ "OR1K", "OR1K", "ISD::OutputArg", "32", "32", "ISD::InputArg", "32", "\"Unsupported calling convention\"" ]	OR1KISelLowering1	LowerCall	OR1K	CPU	LLVM	12,119	171	1	[]
[ "<s>", "bool", "RISCVPassConfig", "::", "addPreISel", "(", ")", "{", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "createBarrierNoopPass", "(", ")", ")", ";", "}", "return", "false", ";", "...	[ "{", "{", "@", "For", "GlobalISel" ]	[ "RISCV", "RISCV" ]	RISCVTargetMachine20	addPreISel	RISCV	CPU	LLVM	12,120	32	1	[]
[ "<s>", "static", "bool", "mips_valid_pointer_mode", "(", "scalar_int_mode", "mode", ")", "{", "return", "mode", "==", "SImode", "\|\|", "(", "TARGET_64BIT", "&&", "mode", "==", "DImode", ")", ";", "}", "</s>" ]	[ "Implement", "TARGET_VALID_POINTER_MODE", "." ]	[ "mips" ]	mips	mips_valid_pointer_mode	mips	CPU	GCC	12,121	22	1	[]
[ "<s>", "NVPTXSubtarget", "::", "NVPTXSubtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "NVPTXTargetMachine", "&", "TM", ")", ":", "NVPTXGenSubtarget...	[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "module", "." ]	[ "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "0", "20" ]	NVPTXSubtarget (2)1	NVPTXSubtarget	NVPTX	GPU	LLVM	12,122	68	1	[]
[ "<s>", "SDValue", "XCoreSelectionDAGInfo", "::", "EmitTargetCodeForMemcpy", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "Align", "Alignme...	[ "Emit", "target-specific", "code", "that", "performs", "a", "memcpy", "." ]	[ "XCore", "XCore", "4", "3", "\"__memcpy_4\"" ]	XCoreSelectionDAGInfo13	EmitTargetCodeForMemcpy	XCore	MPU	LLVM	12,123	258	1	[]
[ "<s>", "unsigned", "X86FastISel", "::", "fastMaterializeFloatZero", "(", "const", "ConstantFP", "*", "CF", ")", "{", "MVT", "VT", ";", "if", "(", "!", "isTypeLegal", "(", "CF", "->", "getType", "(", ")", ",", "VT", ")", ")", "return", "0", ";", "bool",...	[ "Emit", "the", "floating-point", "constant", "+0.0", "in", "a", "register", "using", "target-", "specific", "logic", "." ]	[ "X86", "X86", "0", "0", "0", "MVT::f32", "X86", "X86::AVX512_FsFLD0SS", "X86::FsFLD0SS", "X86::FR32XRegClass", "X86::FR32RegClass", "X86::LD_Fp032", "X86::RFP32RegClass", "MVT::f64", "X86", "X86::AVX512_FsFLD0SD", "X86::FsFLD0SD", "X86::FR64XRegClass", "X86::FR64RegClass", "X86...	X86FastISel (2)4	fastMaterializeFloatZero	X86	CPU	LLVM	12,124	218	1	[]
[ "<s>", "SDValue", "ARMTargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "ISD", "::"...	[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]	[ "ARM", "ARM", "ISD::ADD", "ISD::SUB", "ARMISD::FMRRD" ]	ARMISelLowering124	PerformDAGCombine	ARM	CPU	LLVM	12,125	74	1	[]
[ "<s>", "static", "void", "ix86_function_specific_restore", "(", "struct", "gcc_options", "", "opts", ",", "struct", "cl_target_option", "", "ptr", ")", "{", "enum", "processor_type", "old_tune", "=", "ix86_tune", ";", "enum", "processor_type", "old_arch", "=", "...	[ "Restore", "the", "current", "options" ]	[ "i386", "1u", "0" ]	i3866	ix86_function_specific_restore	i386	CPU	GCC	12,126	394	1	[]
[ "<s>", "void", "emitInst", "(", "uint32_t", "Inst", ")", "{", "char", "Buffer", "[", "4", "]", ";", "for", "(", "unsigned", "I", "=", "0", ";", "I", "<", "4", ";", "++", "I", ")", "{", "Buffer", "[", "I", "]", "=", "uint8_t", "(", "Inst", ")"...	[ "Callback", "used", "to", "implement", "the", ".inst", "directive", "." ]	[ "AArch64", "4", "0", "4", "8", "4" ]	AArch64ELFStreamer	emitInst	AArch64	CPU	LLVM	12,127	60	1	[]
[ "<s>", "bool", "BPFAdjustOpt", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "Mod", "=", "&", "M", ";", "for", "(", "Function", "&", "F", ":", "M", ")", "for", "(", "auto", "&", "BB", ":", "F", ")", "{", "adjustBasicBlock", "(", "BB", ...	[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]	[ "BPF", "BPF" ]	BPFAdjustOpt5	runOnModule	BPF	Virtual ISA	LLVM	12,128	57	1	[]
[ "<s>", "void", "AMDGPUInstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "OS", ",", "unsigned", "RegNo", ")", "const", "{", "OS", "<<", "getRegisterName", "(", "RegNo", ")", ";", "}", "</s>" ]	[ "Print", "the", "assembler", "register", "name", "." ]	[ "AMDGPU", "AMDGPU" ]	AMDGPUInstPrinter40	printRegName	AMDGPU	GPU	LLVM	12,129	22	1	[]
[ "<s>", "static", "void", "aarch64_start_file", "(", "void", ")", "{", "struct", "cl_target_option", "", "default_options", "=", "TREE_TARGET_OPTION", "(", "target_option_default_node", ")", ";", "const", "struct", "processor", "", "default_arch", "=", "aarch64_get_a...	[ "Implements", "TARGET_ASM_FILE_START", ".", "Output", "the", "assembly", "header", "." ]	[ "aarch64", "\"\"", "\"\\t.arch %s\\n\"" ]	aarch643	aarch64_start_file	aarch64	CPU	GCC	12,130	82	1	[]
[ "<s>", "void", "MOSInstrInfo", "::", "reMaterialize", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "Register", "DestReg", ",", "unsigned", "SubIdx", ",", "const", "MachineInstr", "&", "Orig", ",", "const", "TargetRe...	[ "Re-issue", "the", "specified", "'original", "'", "instruction", "at", "the", "specific", "location", "targeting", "a", "new", "destination", "register", "." ]	[ "MOS", "MOS", "MOS::LDImm16", "1", "0", "MOS::LDImm16Remat" ]	MOSInstrInfo	reMaterialize	MOS	MPU	LLVM	12,131	133	1	[]
[ "<s>", "static", "const", "char", "*", "rs6000_invalid_conversion", "(", "const_tree", "fromtype", ",", "const_tree", "totype", ")", "{", "if", "(", "TYPE_CANONICAL", "(", "fromtype", ")", "!=", "NULL_TREE", ")", "fromtype", "=", "TYPE_CANONICAL", "(", "fromtype...	[ "Implement", "TARGET_INVALID_CONVERSION", "." ]	[ "rs6000", "\"invalid conversion from type %<__vector_quad%>\"", "\"invalid conversion to type %<__vector_quad%>\"", "\"invalid conversion from type %<__vector_pair%>\"", "\"invalid conversion to type %<__vector_pair%>\"", "\"invalid conversion from type %<* __vector_quad%>\"", "\"invalid conversion to t...	rs6000	rs6000_invalid_conversion	rs6000	CPU	GCC	12,132	220	1	[]
[ "<s>", "bool", "AVRDAGToDAGISel", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "AVRSubtarget", ">", "(", ")", ";", "return", "SelectionDAGISel", "::", "runOnMachineFunction", "(...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AVR", "AVR", "AVR" ]	AVRISelDAGToDAG	runOnMachineFunction	AVR	MPU	LLVM	12,133	31	1	[]
[ "<s>", "void", "PatmosInstrInfo", "::", "insertNoop", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "DebugLoc", "DL", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Patmos", ...	[ "Insert", "a", "noop", "into", "the", "instruction", "stream", "at", "the", "specified", "point", "." ]	[ "Patmos", "Patmos", "Patmos::NOP", "Patmos::NoRegister", "0" ]	PatmosInstrInfo	insertNoop	Patmos	VLIW	LLVM	12,134	48	1	[]
[ "<s>", "static", "void", "s390_output_indirect_thunk_function", "(", "unsigned", "int", "regno", ",", "bool", "z10_p", ")", "{", "tree", "decl", ";", "char", "thunk_label", "[", "32", "]", ";", "int", "i", ";", "if", "(", "z10_p", ")", "sprintf", "(", "t...	[ "Output", "an", "indirect", "branch", "trampoline", "for", "target", "register", "REGNO", "." ]	[ "s390", "32", "1", "1", "1", "0", "0", "\"\\t.hidden\\t\"", "1", "\"\\t.cfi_signal_frame\\n\"", "\"\\t.cfi_return_column %d\\n\"", "0", "\"\\t.cfi_same_value %s\\n\"", "\"\\t.machine push\\n\"", "\"\\t.machine z10\\n\"", "\"\\t.machinemode zarch\\n\"", "\"\\texrl\\t0,1f\\n\"", "\"\...	s3907	s390_output_indirect_thunk_function	s390	MPU	GCC	12,135	442	1	[]
[ "<s>", "static", "void", "replace_constant_pool_with_broadcast", "(", "rtx_insn", "*", "insn", ")", "{", "subrtx_ptr_iterator", "::", "array_type", "array", ";", "FOR_EACH_SUBRTX_PTR", "(", "iter", ",", "array", ",", "&", "PATTERN", "(", "insn", ")", ",", "ALL",...	[ "Replace", "all", "one-value", "const", "vector", "that", "are", "referenced", "by", "SYMBOL_REFs", "in", "x", "with", "embedded", "broadcast", ".", "i.e.transform", "vpaddq", ".LC0", "(", "%", "rip", ")", ",", "%", "zmm0", ",", "%", "zmm0", "ret", ".LC0",...	[ "i386", "0", "0", "0", "0", "0", "0", "1", "0", "0" ]	i386-features1	replace_constant_pool_with_broadcast	i386	CPU	GCC	12,136	258	1	[]
[ "<s>", "bool", "AArch64TargetLowering", "::", "isMaskAndCmp0FoldingBeneficial", "(", "const", "Instruction", "&", "AndI", ")", "const", "{", "ConstantInt", "*", "Mask", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "AndI", ".", "getOperand", "(", "1", ")", ")...	[ "Return", "if", "the", "target", "supports", "combining", "a", "chain", "like", ":" ]	[ "AArch64", "AArch64", "1" ]	AArch64ISelLowering105	isMaskAndCmp0FoldingBeneficial	AArch64	CPU	LLVM	12,137	49	1	[]
[ "<s>", "static", "void", "arm_output_mi_thunk", "(", "FILE", "*", "file", ",", "tree", "thunk", ",", "HOST_WIDE_INT", "delta", ",", "HOST_WIDE_INT", "vcall_offset", ",", "tree", "function", ")", "{", "if", "(", "TARGET_32BIT", ")", "arm32_output_mi_thunk", "(", ...	[ "Output", "code", "to", "add", "DELTA", "to", "the", "first", "argument", ",", "and", "then", "jump", "to", "FUNCTION", ".", "Used", "for", "C++", "multiple", "inheritance", "." ]	[ "arm" ]	arm6	arm_output_mi_thunk	arm	CPU	GCC	12,138	53	1	[]
[ "<s>", "SDValue", "SystemZTargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "ISD", ...	[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]	[ "SystemZ", "SystemZ", "ISD::ZERO_EXTEND", "ISD::SIGN_EXTEND", "ISD::SIGN_EXTEND_INREG", "SystemZISD::MERGE_HIGH", "SystemZISD::MERGE_LOW", "ISD::LOAD", "ISD::STORE", "ISD::VECTOR_SHUFFLE", "ISD::EXTRACT_VECTOR_ELT", "SystemZISD::JOIN_DWORDS", "ISD::FP_ROUND", "ISD::FP_EXTEND", "ISD::BSWA...	SystemZISelLowering (2)3	PerformDAGCombine	SystemZ	CPU	LLVM	12,139	263	1	[]
[ "<s>", "const", "TargetRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "P2" ]	P2Subtarget	getRegisterInfo	P2	MPU	LLVM	12,140	18	1	[]
[ "<s>", "void", "PPCRegisterInfo", "::", "determineFrameLayout", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "unsigned", "FrameSize", "=", "MFI", "->", "getStackSize", "(",...	[ "Determine", "the", "frame", "layout", "but", "do", "not", "update", "the", "machine", "function", "." ]	[ "PowerPC", "PPC", "1", "224", "0", "PPC", "PPC" ]	PPCRegisterInfo21	determineFrameLayout	PowerPC	CPU	LLVM	12,141	211	1	[]
[ "<s>", "unsigned", "MipsRegisterInfo", "::", "getRegPressureLimit", "(", "const", "TargetRegisterClass", "*", "RC", ",", "MachineFunction", "&", "MF", ")", "const", "{", "switch", "(", "RC", "->", "getID", "(", ")", ")", "{", "default", ":", "return", "0", ...	[ "Return", "the", "register", "pressure", "``", "high", "water", "mark", "''", "for", "the", "specific", "register", "class", "." ]	[ "Mips", "Mips", "0", "Mips::GPR32RegClassID", "Mips::GPR64RegClassID", "Mips::DSPRRegClassID", "28", "Mips::FGR32RegClassID", "32", "Mips::AFGR64RegClassID", "16", "Mips::FGR64RegClassID", "32" ]	MipsRegisterInfo	getRegPressureLimit	Mips	CPU	LLVM	12,142	98	1	[]
[ "<s>", "MachineInstrBuilder", "R600InstrInfo", "::", "buildIndirectRead", "(", "MachineBasicBlock", "*", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "ValueReg", ",", "unsigned", "Address", ",", "unsigned", "OffsetReg", ")", "const", "{",...	[ "Build", "instruction", "(", "s", ")", "for", "an", "indirect", "register", "read", "." ]	[ "R600", "R600Operands::WRITE", "0", "R600Operands::SRC0_REL", "1" ]	R600InstrInfo	buildIndirectRead	R600	GPU	LLVM	12,143	115	1	[]
[ "<s>", "static", "bool", "is_store_insn", "(", "rtx", "insn", ")", "{", "if", "(", "!", "insn", "\|\|", "!", "INSN_P", "(", "insn", ")", ")", "return", "false", ";", "return", "is_store_insn1", "(", "PATTERN", "(", "insn", ")", ")", ";", "}", "</s>" ]	[ "Determine", "if", "INSN", "stores", "to", "memory", "." ]	[ "rs6000" ]	rs60003	is_store_insn	rs6000	CPU	GCC	12,144	32	1	[]
[ "<s>", "static", "int", "saved_regs_mentioned", "(", "rtx", "x", ")", "{", "int", "i", ";", "const", "char", "*", "fmt", ";", "RTX_CODE", "code", ";", "code", "=", "GET_CODE", "(", "x", ")", ";", "switch", "(", "code", ")", "{", "case", "REG", ":",...	[ "Return", "nonzero", "if", "there", "are", "regs", "mentioned", "in", "the", "insn", "that", "are", "not", "all", "in", "the", "call_used", "regs", ".", "This", "is", "part", "of", "the", "decision", "whether", "an", "insn", "can", "be", "put", "in", "...	[ "cris", "1", "0", "1", "1", "0", "1", "0" ]	cris3	saved_regs_mentioned	cris	MPU	GCC	12,145	179	1	[]
[ "<s>", "void", "AVRMCCodeEmitter", "::", "emitInstruction", "(", "uint64_t", "Val", ",", "unsigned", "Size", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "OS", ")", "const", "{", "const", "uint16_t", "*", "Words", "=", "reinterpret_cas...	[ "Targets", "should", "implement", "this", "to", "emit", "instructions", "." ]	[ "AVR", "AVR", "2", "1", "0", "0x00ff", "0", "0xff00", "8" ]	AVRMCCodeEmitter10	emitInstruction	AVR	MPU	LLVM	12,146	102	1	[]
[ "<s>", "Register", "AMDGPURegisterBankInfo", "::", "handleD16VData", "(", "MachineIRBuilder", "&", "B", ",", "MachineRegisterInfo", "&", "MRI", ",", "Register", "Reg", ")", "const", "{", "if", "(", "!", "Subtarget", ".", "hasUnpackedD16VMem", "(", ")", ")", "r...	[ "Handle", "register", "layout", "difference", "for", "f16", "images", "for", "some", "subtargets", "." ]	[ "AMDGPU", "AMDGPU", "16", "4", "0", "1", "32", "0" ]	AMDGPURegisterBankInfo (2)	handleD16VData	AMDGPU	GPU	LLVM	12,147	170	1	[]
[ "<s>", "const", "uint32_t", "*", "X86RegisterInfo", "::", "getCallPreservedMask", "(", "CallingConv", "::", "ID", "CC", ")", "const", "{", "if", "(", "CC", "==", "CallingConv", "::", "GHC", ")", "return", "CSR_NoRegs_RegMask", ";", "if", "(", "!", "Is64Bit",...	[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]	[ "X86", "X86" ]	X86RegisterInfo36	getCallPreservedMask	X86	CPU	LLVM	12,148	44	1	[]
[ "<s>", "bool", "Mips16FrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegisterInfo"...	[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...	[ "Mips", "Mips" ]	Mips16FrameLowering18	restoreCalleeSavedRegisters	Mips	CPU	LLVM	12,149	34	1	[]
[ "<s>", "bool", "prepare_extend_operands", "(", "rtx", "*", "operands", ",", "enum", "rtx_code", "code", ",", "machine_mode", "omode", ")", "{", "if", "(", "!", "TARGET_NO_SDATA_SET", "&&", "small_data_pattern", "(", "operands", "[", "1", "]", ",", "Pmode", "...	[ "Prepare", "OPERANDS", "for", "an", "extension", "using", "CODE", "to", "OMODE", ".", "Return", "true", "iff", "the", "move", "has", "been", "emitted", "." ]	[ "arc", "1", "1", "1", "0", "1", "1", "0", "0" ]	arc5	prepare_extend_operands	arc	MPU	GCC	12,150	102	1	[]
[ "<s>", "static", "void", "nvptx_emit_forking", "(", "unsigned", "mask", ",", "bool", "is_call", ")", "{", "mask", "&=", "(", "GOMP_DIM_MASK", "(", "GOMP_DIM_WORKER", ")", "\|", "GOMP_DIM_MASK", "(", "GOMP_DIM_VECTOR", ")", ")", ";", "if", "(", "mask", ")", ...	[ "Emit", "forking", "instructions", "for", "MASK", "." ]	[ "nvptx" ]	nvptx3	nvptx_emit_forking	nvptx	GPU	GCC	12,151	67	1	[]
[ "<s>", "unsigned", "LanaiRegisterInfo", "::", "getRARegister", "(", ")", "const", "{", "return", "Lanai", "::", "RCA", ";", "}", "</s>" ]	[ "This", "method", "should", "return", "the", "register", "where", "the", "return", "address", "can", "be", "found", "." ]	[ "Lanai", "Lanai", "Lanai::RCA" ]	LanaiRegisterInfo (2)1	getRARegister	Lanai	CPU	LLVM	12,152	14	1	[]
[ "<s>", "bool", "HexagonTargetLowering", "::", "isTruncateFree", "(", "EVT", "VT1", ",", "EVT", "VT2", ")", "const", "{", "if", "(", "!", "VT1", ".", "isSimple", "(", ")", "\|\|", "!", "VT2", ".", "isSimple", "(", ")", ")", "{", "return", "false", ";", ...	[ "Return", "true", "if", "it", "'s", "free", "to", "truncate", "a", "value", "of", "type", "Ty1", "to", "type", "Ty2", "." ]	[ "Hexagon", "Hexagon", "MVT::i64", "MVT::i32" ]	HexagonISelLowering (2)2	isTruncateFree	Hexagon	DSP	LLVM	12,153	62	1	[]
[ "<s>", "void", "m32r_initialize_trampoline", "(", "rtx", "tramp", "ATTRIBUTE_UNUSED", ",", "rtx", "fnaddr", "ATTRIBUTE_UNUSED", ",", "rtx", "cxt", "ATTRIBUTE_UNUSED", ")", "{", "}", "</s>" ]	[ "Emit", "RTL", "insns", "to", "initialize", "the", "variable", "parts", "of", "a", "trampoline", ".", "FNADDR", "is", "an", "RTX", "for", "the", "address", "of", "the", "function", "'s", "pure", "code", ".", "CXT", "is", "an", "RTX", "for", "the", "sta...	[ "m32r" ]	m32r	m32r_initialize_trampoline	m32r	MPU	GCC	12,154	17	1	[]
[ "<s>", "void", "arm_emit_call_insn", "(", "rtx", "pat", ",", "rtx", "addr", ",", "bool", "sibcall", ")", "{", "rtx", "insn", ";", "insn", "=", "emit_call_insn", "(", "pat", ")", ";", "if", "(", "TARGET_VXWORKS_RTP", "&&", "flag_pic", "&&", "!", "sibcall"...	[ "Emit", "a", "call", "instruction", "with", "pattern", "PAT", ".", "ADDR", "is", "the", "address", "of", "the", "call", "target", "." ]	[ "arm" ]	arm	arm_emit_call_insn	arm	CPU	GCC	12,155	141	1	[]
[ "<s>", "static", "std", "::", "string", "getGraphName", "(", "const", "SpillCostAnalysisGraph", "&", "G", ")", "{", "return", "\"scagraph\"", ";", "}", "</s>" ]	[ "Generate", "a", "title", "for", "the", "graph", "in", "DOT", "format", "." ]	[ "Patmos", "\"scagraph\"" ]	PatmosStackCacheAnalysis	getGraphName	Patmos	VLIW	LLVM	12,156	16	1	[]
[ "<s>", "bool", "requiresFrameIndexScavenging", "(", "const", "MachineFunction", "&", "MF", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]	[ "Returns", "true", "if", "the", "target", "requires", "post", "PEI", "scavenging", "of", "registers", "for", "materializing", "frame", "index", "constants", "." ]	[ "SystemZ" ]	SystemZRegisterInfo (2)	requiresFrameIndexScavenging	SystemZ	CPU	LLVM	12,157	15	1	[]
[ "<s>", "static", "void", "alpha_expand_unaligned_load_words", "(", "rtx", "*", "out_regs", ",", "rtx", "smem", ",", "HOST_WIDE_INT", "words", ",", "HOST_WIDE_INT", "ofs", ")", "{", "rtx", "const", "im8", "=", "GEN_INT", "(", "-", "8", ")", ";", "rtx", "con...	[ "Load", "an", "integral", "number", "of", "consecutive", "unaligned", "quadwords", "." ]	[ "alpha", "8", "64", "1", "0", "0", "0", "0", "8", "0", "8", "1", "0", "7", "1", "7", "0", "1", "1", "0", "1" ]	alpha3	alpha_expand_unaligned_load_words	alpha	MPU	GCC	12,158	485	1	[]
[ "<s>", "void", "HexagonCommonGEP", "::", "removeDeadCode", "(", ")", "{", "ValueVect", "BO", ";", "BO", ".", "push_back", "(", "&", "Fn", "->", "front", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "0", ";", "i", "<", "BO", ".", "size", ...	[ "Remove", "all", "dead", "instructions", "between", "the", "I", "and", "E", "." ]	[ "Hexagon", "Hexagon", "0", "0", "1" ]	HexagonCommonGEP18	removeDeadCode	Hexagon	DSP	LLVM	12,159	239	1	[]
[ "<s>", "int", "barrier_align", "(", "rtx_insn", "*", "barrier_or_label", ")", "{", "if", "(", "!", "barrier_or_label", ")", "return", "0", ";", "if", "(", "LABEL_P", "(", "barrier_or_label", ")", "&&", "NEXT_INSN", "(", "barrier_or_label", ")", "&&", "JUMP_T...	[ "BARRIER_OR_LABEL", "is", "either", "a", "BARRIER", "or", "a", "CODE_LABEL", "immediately", "following", "a", "barrier", ".", "Return", "the", "base", "2", "logarithm", "of", "the", "desired", "alignment", "." ]	[ "sh", "0", "2", "1", "1", "2", "1", "0", "1", "0", "0", "2", "1", "2", "2", "0", "1", "0", "0", "0", "2", "0", "0" ]	sh6	barrier_align	sh	CPU	GCC	12,160	492	1	[]
[ "<s>", "unsigned", "SparcInstrInfo", "::", "removeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "int", "*", "BytesRemoved", ")", "const", "{", "assert", "(", "!", "BytesRemoved", "&&", "\"code size not handled\"", ")", ";", "MachineBasicBlock", "::", "iterat...	[ "Remove", "the", "branching", "code", "at", "the", "end", "of", "the", "specific", "MBB", "." ]	[ "Sparc", "Sparc", "\"code size not handled\"", "0", "SP::BA", "SP::BCOND", "SP::FBCOND" ]	SparcInstrInfo1	removeBranch	Sparc	CPU	LLVM	12,161	119	1	[]
[ "<s>", "unsigned", "LEGInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "assert", "(", "0", "&&", "\"Unimplemented\"", ")", ";", "return", "0", ";", "}", "</s>" ]	[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...	[ "LEG", "LEG", "0", "\"Unimplemented\"", "0" ]	LEGInstrInfo1	isLoadFromStackSlot	LEG	CPU	LLVM	12,162	27	1	[]
[ "<s>", "void", "rs6000_emit_le_vsx_store", "(", "rtx", "dest", ",", "rtx", "source", ",", "machine_mode", "mode", ")", "{", "gcc_assert", "(", "can_create_pseudo_p", "(", ")", ")", ";", "if", "(", "mode", "==", "TImode", "\|\|", "mode", "==", "V1TImode", ")"...	[ "Emit", "a", "little-endian", "store", "to", "vector", "memory", "location", "DEST", "from", "VSX", "register", "SOURCE", "in", "mode", "MODE", ".", "The", "store", "is", "done", "with", "two", "permuting", "insn", "'s", "that", "represent", "an", "xxpermdi"...	[ "rs6000", "0" ]	rs6000	rs6000_emit_le_vsx_store	rs6000	CPU	GCC	12,163	83	1	[]
[ "<s>", "Candidate", "&", "back", "(", ")", "{", "return", "rbegin", "(", ")", "->", "second", ".", "back", "(", ")", ";", "}", "</s>" ]	[ "back", "-", "Get", "the", "last", "character", "in", "the", "string", "." ]	[ "AMDGPU" ]	GCNRegBankReassign4	back	AMDGPU	GPU	LLVM	12,164	18	1	[]
[ "<s>", "bool", "HexagonFrameLowering", "::", "enableCalleeSaveSkip", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "auto", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "assert", "(", "F", ".", "hasFnAttribute", "(", "At...	[ "Returns", "true", "if", "the", "target", "can", "safely", "skip", "saving", "callee-saved", "registers", "for", "noreturn", "nounwind", "functions", "." ]	[ "Hexagon", "Hexagon", "Hexagon" ]	HexagonFrameLowering10	enableCalleeSaveSkip	Hexagon	DSP	LLVM	12,165	82	1	[]
[ "<s>", "bool", "isOffsetOfLocal", "(", ")", "const", "override", "{", "return", "isImm", "(", ")", "&&", "Imm", ".", "LocalRef", ";", "}", "</s>" ]	[ "isOffsetOfLocal", "-", "Do", "we", "need", "to", "emit", "code", "to", "get", "the", "offset", "of", "the", "local", "variable", ",", "rather", "than", "its", "value", "?", "Only", "valid", "when", "parsing", "MS-style", "inline", "assembly", "." ]	[ "X86" ]	X86Operand14	isOffsetOfLocal	X86	CPU	LLVM	12,166	17	1	[]
[ "<s>", "bool", "X86PassConfig", "::", "addILPOpts", "(", ")", "{", "if", "(", "EnableCondBrFoldingPass", ")", "addPass", "(", "createX86CondBrFolding", "(", ")", ")", ";", "addPass", "(", "&", "EarlyIfConverterID", ")", ";", "if", "(", "EnableMachineCombinerPass...	[ "Add", "passes", "that", "optimize", "instruction", "level", "parallelism", "for", "out-of-order", "targets", "." ]	[ "X86", "X86", "X86", "X86" ]	X86TargetMachine102	addILPOpts	X86	CPU	LLVM	12,167	45	1	[]
[ "<s>", "void", "SHUXIInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")"...	[ "}", "Branch", "Analysis", "&", "Modification" ]	[ "SHUXI", "SHUXI", "SHUXI::GPRegsRegClass", "SHUXI::CPYrr", "\"Impossible reg-to-reg copy\"" ]	SHUXIInstrInfo	copyPhysReg	SHUXI	CPU	LLVM	12,168	82	1	[]
[ "<s>", "static", "rtx", "get_replacement", "(", "struct", "reg_replace", "*", "r", ")", "{", "if", "(", "r", "->", "n_allocated", "==", "r", "->", "n_in_use", ")", "r", "->", "replacement", "[", "r", "->", "n_allocated", "++", "]", "=", "gen_reg_rtx", ...	[ "Allocate", "or", "reuse", "a", "replacement", "in", "R", "and", "return", "the", "rtx", "." ]	[ "nvptx" ]	nvptx	get_replacement	nvptx	GPU	GCC	12,169	49	1	[]
[ "<s>", "bool", "TPCFrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "false", ";", "}", "</s>" ]	[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]	[ "TPC", "TPC" ]	TPCFrameLowering	hasFP	TPC	Virtual ISA	LLVM	12,170	16	1	[]
[ "<s>", "const", "CallLowering", "*", "RISCVSubtarget", "::", "getCallLowering", "(", ")", "const", "{", "return", "CallLoweringInfo", ".", "get", "(", ")", ";", "}", "</s>" ]	[ "Methods", "used", "by", "Global", "ISel", "." ]	[ "RISCV", "RISCV" ]	RISCVSubtarget	getCallLowering	RISCV	CPU	LLVM	12,171	18	1	[]
[ "<s>", "void", "loongarch_output_external", "(", "FILE", "", "file", ",", "tree", "decl", ",", "const", "char", "", "name", ")", "{", "default_elf_asm_output_external", "(", "file", ",", "decl", ",", "name", ")", ";", "if", "(", "TREE_SYMBOL_REFERENCED", "...	[ "Implement", "ASM_OUTPUT_EXTERNAL", "." ]	[ "loongarch", "\"\\t.extern\\t\"", "\", \"", "\"\\n\"" ]	loongarch	loongarch_output_external	loongarch	CPU	GCC	12,172	78	1	[]
[ "<s>", "static", "bool", "ft32_function_value_regno_p", "(", "const", "unsigned", "int", "regno", ")", "{", "return", "(", "regno", "==", "FT32_R0", ")", ";", "}", "</s>" ]	[ "Handle", "TARGET_FUNCTION_VALUE_REGNO_P", ".", "We", "always", "return", "values", "in", "register", "$", "r0", "for", "ft32", "." ]	[ "ft32" ]	ft32	ft32_function_value_regno_p	ft32	MPU	GCC	12,173	18	1	[]
[ "<s>", "static", "rtx", "mips_expand_builtin_direct", "(", "enum", "insn_code", "icode", ",", "rtx", "target", ",", "tree", "exp", ",", "bool", "has_target_p", ")", "{", "struct", "expand_operand", "ops", "[", "MAX_RECOG_OPERANDS", "]", ";", "int", "opno", ","...	[ "Expand", "a", "MIPS_BUILTIN_DIRECT", "function", ".", "ICODE", "is", "the", "code", "of", "the", ".md", "pattern", "and", "ARGLIST", "is", "the", "list", "of", "function", "arguments", ".", "TARGET", ",", "if", "nonnull", ",", "suggests", "a", "good", "pl...	[ "mips", "0", "0" ]	mips	mips_expand_builtin_direct	mips	CPU	GCC	12,174	118	1	[]
[ "<s>", "bool", "ARMBaseInstrInfo", "::", "shouldSink", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "isPredicated", "(", "MI", ")", ")", "return", "true", ";", "MachineBasicBlock", "::", "const_iterator", "Next", "=", "&", "MI", "...	[ "Return", "true", "if", "the", "instruction", "should", "be", "sunk", "by", "MachineSink", "." ]	[ "ARM", "ARM" ]	ARMBaseInstrInfo10	shouldSink	ARM	CPU	LLVM	12,175	99	1	[]
[ "<s>", "bool", "ARMTargetLowering", "::", "CanLowerReturn", "(", "CallingConv", "::", "ID", "CallConv", ",", "MachineFunction", "&", "MF", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "LLVMCont...	[ "This", "hook", "should", "be", "implemented", "to", "check", "whether", "the", "return", "values", "described", "by", "the", "Outs", "array", "can", "fit", "into", "the", "return", "registers", "." ]	[ "ARM", "ARM", "ISD::OutputArg", "16" ]	ARMISelLowering (2)5	CanLowerReturn	ARM	CPU	LLVM	12,176	71	1	[]
[ "<s>", "static", "bool", "sh_function_value_regno_p", "(", "const", "unsigned", "int", "regno", ")", "{", "return", "regno", "==", "FIRST_RET_REG", "\|\|", "(", "TARGET_SH2E", "&&", "regno", "==", "FIRST_FP_RET_REG", ")", ";", "}", "</s>" ]	[ "Return", "true", "if", "N", "is", "a", "possible", "register", "number", "of", "function", "value", "." ]	[ "sh" ]	sh	sh_function_value_regno_p	sh	CPU	GCC	12,177	24	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"AVR Assembly Printer\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "AVR", "\"AVR Assembly Printer\"" ]	AVRAsmPrinter	getPassName	AVR	MPU	LLVM	12,178	11	1	[]
[ "<s>", "unsigned", "Cpu0MCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", ...	[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]	[ "Cpu0", "Cpu0", "32" ]	Cpu0MCCodeEmitter	getMachineOpValue	Cpu0	CPU	LLVM	12,179	153	1	[]
[ "<s>", "void", "aarch64_init_fcmla_laneq_builtins", "(", "void", ")", "{", "unsigned", "int", "i", "=", "0", ";", "for", "(", "i", "=", "0", ";", "i", "<", "ARRAY_SIZE", "(", "aarch64_fcmla_lane_builtin_data", ")", ";", "++", "i", ")", "{", "aarch64_fcmla_...	[ "Due", "to", "the", "architecture", "not", "providing", "lane", "variant", "of", "the", "lane", "instructions", "for", "fcmla", "we", "ca", "n't", "use", "the", "standard", "simd", "builtin", "expansion", "code", ",", "but", "we", "still", "want", "the", "...	[ "aarch64", "0", "0" ]	aarch64-builtins1	aarch64_init_fcmla_laneq_builtins	aarch64	CPU	GCC	12,180	144	1	[]
[ "<s>", "unsigned", "getReg", "(", ")", "const", "{", "assert", "(", "(", "Kind", "==", "Register", "\|\|", "Kind", "==", "CCOut", ")", "&&", "\"Invalid access!\"", ")", ";", "return", "Reg", ".", "RegNum", ";", "}", "</s>" ]	[ "Returns", "the", "register", "associated", "with", "this", "edge", "." ]	[ "ARM", "\"Invalid access!\"" ]	ARMAsmParser35	getReg	ARM	CPU	LLVM	12,181	27	1	[]
[ "<s>", "bool", "HexagonInstrInfo", "::", "isIndirectCall", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "Hexagon", "::", "J2_callr", ":", "case", "Hexagon", "::", "J2_callrf"...	[ "Return", "true", "if", "the", "callsite", "is", "an", "indirect", "call", "." ]	[ "Hexagon", "Hexagon", "Hexagon::J2_callr", "Hexagon::J2_callrf", "Hexagon::J2_callrt", "Hexagon::PS_call_nr" ]	HexagonInstrInfo10	isIndirectCall	Hexagon	DSP	LLVM	12,182	49	1	[]
[ "<s>", "static", "SDValue", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "const", "SmallVectorImpl", "<", "CCValAssign", ">", "&", "RVLocs", ",", "SDLoc", "dl", ",", "SelectionDAG", "&", "DAG", ",", "SmallVectorImpl", "<", "SDValu...	[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]	[ "XCore", "4", "0", "1", "2", "0", "4", "0", "MVT::i32", "MVT::Other", "4", "MVT::i32", "XCoreISD::LDWSP", "1", "ISD::TokenFactor", "MVT::Other" ]	XCoreISelLowering16	LowerCallResult	XCore	MPU	LLVM	12,183	345	1	[]
[ "<s>", "const", "MCPhysReg", "", "SystemZRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "return", "CSR_SystemZ_SaveList", ";", "}", "</s>" ]	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "SystemZ", "SystemZ", "SystemZ" ]	SystemZRegisterInfo (2)	getCalleeSavedRegs	SystemZ	CPU	LLVM	12,184	18	1	[]
[ "<s>", "void", "frv_ifcvt_machdep_init", "(", "void", "*", "ce_info", "ATTRIBUTE_UNUSED", ")", "{", "frv_ifcvt", ".", "added_insns_list", "=", "NULL_RTX", ";", "frv_ifcvt", ".", "cur_scratch_regs", "=", "0", ";", "frv_ifcvt", ".", "num_nested_cond_exec", "=", "0",...	[ "Initialize", "machine-specific", "if-conversion", "data", ".", "On", "the", "FR-V", ",", "we", "do", "n't", "have", "any", "extra", "fields", "per", "se", ",", "but", "it", "is", "useful", "hook", "to", "initialize", "the", "static", "storage", "." ]	[ "frv", "0", "0" ]	frv	frv_ifcvt_machdep_init	frv	VLIW	GCC	12,185	58	1	[]
[ "<s>", "void", "MCS51DAGToDAGISel", "::", "Select", "(", "SDNode", "*", "N", ")", "{", "if", "(", "N", "->", "isMachineOpcode", "(", ")", ")", "{", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "\"== \"", ";", "N", "->", "dump", "(", "CurDAG", ")", ";...	[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]	[ "MCS51", "MCS51", "\"== \"", "\"\\n\"", "1" ]	MCS51ISelDAGToDAG	Select	MCS51	MPU	LLVM	12,186	67	1	[]
[ "<s>", "int", "cr16_initial_elimination_offset", "(", "int", "from", ",", "int", "to", ")", "{", "cr16_compute_save_regs", "(", ")", ";", "cr16_compute_frame", "(", ")", ";", "if", "(", "(", "(", "from", ")", "==", "FRAME_POINTER_REGNUM", ")", "&&", "(", "...	[ "Implements", "the", "macro", "INITIAL_ELIMINATION_OFFSET", ",", "return", "the", "OFFSET", "." ]	[ "cr16", "0", "0" ]	cr16	cr16_initial_elimination_offset	cr16	MPU	GCC	12,187	129	1	[]
[ "<s>", "bool", "X86TargetLowering", "::", "hasAndNotCompare", "(", "SDValue", "Y", ")", "const", "{", "EVT", "VT", "=", "Y", ".", "getValueType", "(", ")", ";", "if", "(", "VT", ".", "isVector", "(", ")", ")", "return", "false", ";", "if", "(", "!", ...	[ "Return", "true", "if", "the", "target", "should", "transform", ":", "(", "X", "&", "Y", ")", "==", "Y", "�", "?", "(", "~X", "&", "Y", ")", "==", "0", "(", "X", "&", "Y", ")", "!", "=", "Y", "�", "?", "(", "~X", "&", "Y", ")", "!", "="...	[ "X86", "X86", "MVT::i32", "MVT::i64" ]	X86ISelLowering	hasAndNotCompare	X86	CPU	LLVM	12,188	63	1	[]
[ "<s>", "bool", "RISCVPassConfig", "::", "addLegalizeMachineIR", "(", ")", "{", "addPass", "(", "new", "Legalizer", "(", ")", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "This", "method", "should", "install", "a", "legalize", "pass", ",", "which", "converts", "the", "instruction", "sequence", "into", "one", "that", "can", "be", "selected", "by", "the", "target", "." ]	[ "RISCV", "RISCV" ]	RISCVTargetMachine1	addLegalizeMachineIR	RISCV	CPU	LLVM	12,189	19	1	[]
[ "<s>", "rtx", "gen_mhi", "(", "void", ")", "{", "return", "gen_rtx_REG", "(", "SImode", ",", "TARGET_BIG_ENDIAN", "?", "58", ":", "59", ")", ";", "}", "</s>" ]	[ "Return", "a", "REG", "rtx", "for", "mhi", ".", "N.B", ".", "the", "gcc-internal", "representation", "may", "differ", "from", "the", "hardware", "register", "number", "in", "order", "to", "allow", "the", "generic", "code", "to", "correctly", "split", "the", ...	[ "arc", "58", "59" ]	arc4	gen_mhi	arc	MPU	GCC	12,190	19	1	[]
[ "<s>", "unsigned", "XNCMRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "llvm_unreachable", "(", "0", ")", ";", "}", "</s>" ]	[ "Debug", "information", "queries", "." ]	[ "XNCM", "XNCM", "0" ]	XNCMRegisterInfo	getFrameRegister	XNCM	CPU	LLVM	12,191	18	1	[]
[ "<s>", "bool", "CAHPAsmParser", "::", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "OperandVector", "&", "Operands", ")", "{", "Operands", ".", "push_back", "(", "CAHPOperand", "::", "creat...	[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]	[ "CAHP", "CAHP", "CAHPOperand::createToken", "\"unexpected token\"" ]	CAHPAsmParser	ParseInstruction	CAHP	CPU	LLVM	12,192	147	1	[]
[ "<s>", "bool", "PPCTTIImpl", "::", "isLSRCostLess", "(", "TargetTransformInfo", "::", "LSRCost", "&", "C1", ",", "TargetTransformInfo", "::", "LSRCost", "&", "C2", ")", "{", "if", "(", "!", "LsrNoInsnsCost", ")", "return", "std", "::", "tie", "(", "C1", "....	[ "Return", "true", "if", "LSR", "cost", "of", "C1", "is", "lower", "than", "C2", "." ]	[ "PowerPC", "PPC" ]	PPCTargetTransformInfo1	isLSRCostLess	PowerPC	CPU	LLVM	12,193	110	1	[]
[ "<s>", "bool", "ARMAsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpNo", ",", "unsigned", "AsmVariant", ",", "const", "char", "", "ExtraCode", ")", "{", "if", "(", "ExtraCode", "&&", "ExtraCode", "[", "0", ...	[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]	[ "ARM", "ARM", "0", "1", "0", "0", "\"no_hash\"", "1", "1" ]	ARMAsmPrinter31	PrintAsmOperand	ARM	CPU	LLVM	12,194	182	1	[]
[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"Hexagon generate \\\"insert\\\" instructions\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "Hexagon", "\"Hexagon generate \\\"insert\\\" instructions\"" ]	HexagonGenInsert (2)	getPassName	Hexagon	DSP	LLVM	12,195	13	1	[]
[ "<s>", "void", "AMDGPUMCInstLower", "::", "lower", "(", "const", "MachineInstr", "", "MI", ",", "MCInst", "&", "OutMI", ")", "const", "{", "unsigned", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "const", "auto", "", "TII", "=", "ST", ".", ...	[ "The", "instruction", "is", "lowered", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU::S_SETPC_B64_return", "AMDGPU::S_SETPC_B64", "AMDGPU::SI_CALL", "AMDGPU::S_SWAPPC_B64", "0", "1", "AMDGPU::SI_TCRETURN", "AMDGPU::S_SETPC_B64", "1", "\"AMDGPUMCInstLower::lower - Pseudo instruction doesn't have \"", "\"a target-specific version: \"" ]	AMDGPUMCInstLower11	lower	AMDGPU	GPU	LLVM	12,196	235	1	[]
[ "<s>", "int", "sparc_absnegfloat_split_legitimate", "(", "rtx", "x", ",", "rtx", "y", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "!=", "REG", ")", "return", "0", ";", "if", "(", "GET_CODE", "(", "y", ")", "!=", "REG", ")", "return", "0", ";", ...	[ "Return", "1", "if", "x", "and", "y", "are", "some", "kind", "of", "REG", "and", "they", "refer", "to", "different", "hard", "registers", ".", "This", "test", "is", "guaranteed", "to", "be", "run", "after", "reload", "." ]	[ "sparc", "0", "0", "0", "1" ]	sparc3	sparc_absnegfloat_split_legitimate	sparc	CPU	GCC	12,197	53	1	[]
[ "<s>", "SDValue", "HexagonTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "unsigned", "Opc", "=", "Op", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opc", ")", "{", "default", ":", "O...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "Hexagon", "Hexagon", "HexagonISD::OP_BEGIN", "HexagonISD::OP_END", "\"Check for a non-legal type in this operation\\n\"", "\"Should not custom lower this!\"", "ISD::CONCAT_VECTORS", "ISD::INSERT_SUBVECTOR", "ISD::INSERT_VECTOR_ELT", "ISD::EXTRACT_SUBVECTOR", "ISD::EXTRACT_VECTOR_ELT", "ISD::B...	HexagonISelLowering19	LowerOperation	Hexagon	DSP	LLVM	12,198	443	1	[]
[ "<s>", "unsigned", "AMDGPUIntrinsicInfo", "::", "lookupName", "(", "const", "char", "*", "Name", ",", "unsigned", "Len", ")", "const", "{", "if", "(", "!", "StringRef", "(", "Name", ",", "Len", ")", ".", "startswith", "(", "\"llvm.\"", ")", ")", "return"...	[ "Look", "up", "target", "intrinsic", "by", "name", "." ]	[ "AMDGPU", "AMDGPU", "\"llvm.\"", "0", "AMDGPUIntrinsic::ID", "AMDGPUIntrinsic::ID", "Intrinsic::not_intrinsic", "\"AMDGPU\"", "AMDGPUIntrinsic::ID", "Intrinsic::not_intrinsic", "0" ]	AMDGPUIntrinsicInfo2	lookupName	AMDGPU	GPU	LLVM	12,199	78	1	[]

[ "<s>", "void", "print", "(", "raw_ostream", "&", "OS", ")", "const", "override", "{", "switch", "(", "Kind", ")", "{", "case", "Immediate", ":", "OS", "<<", "*", "getImm", "(", ")", ";", "break", ";", "case", "Register", ":", "OS", "<<", "\"<register...

[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]

[ "CSKY", "\"<register x\"", "\">\"", "\"'\"", "\"'\"" ]

CSKYAsmParser6

print

CSKY

CPU

LLVM

12,100

59

1

[]

[ "<s>", "static", "bool", "expand_vec_perm_movs", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "machine_mode", "vmode", "=", "d", "->", "vmode", ";", "unsigned", "i", ",", "nelt", "=", "d", "->", "nelt", ";", "rtx", "x", ";", "if", "(", "d", ...

[ "A", "subroutine", "of", "ix86_expand_vec_perm_builtin_1", ".", "Try", "to", "implement", "D", "using", "movss", "or", "movsd", "." ]

[ "i386", "0", "0", "0", "1", "0", "0", "1", "1" ]

i386-expand

expand_vec_perm_movs

i386

CPU

GCC

12,101

206

1

[]

[ "<s>", "EVT", "VETargetLowering", "::", "getSetCCResultType", "(", "const", "DataLayout", "&", ",", "LLVMContext", "&", ",", "EVT", "VT", ")", "const", "{", "return", "MVT", "::", "i64", ";", "}", "</s>" ]

[ "Return", "the", "value", "type", "to", "use", "for", "ISD", ":", ":SETCC", "." ]

[ "VE", "VE", "MVT::i64" ]

VEISelLowering16

getSetCCResultType

VE

CPU

LLVM

12,102

23

1

[]

[ "<s>", "bool", "ARM64LoadStoreOpt", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "if", "(", "!", "DoLoadStoreOpt", ")", "return", "false", ";", "const", "TargetMachine", "&", "TM", "=", "Fn", ".", "getTarget", "(", ")", ";", "...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "ARM64", "ARM64", "ARM64" ]

ARM64LoadStoreOptimizer

runOnMachineFunction

ARM64

CPU

LLVM

12,103

77

1

[]

[ "<s>", "const", "F2003fRegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{", "return", "RI", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "F2003f", "F2003f" ]

F2003fInstrInfo

getRegisterInfo

F2003f

CPU

LLVM

12,104

12

1

[]

[ "<s>", "static", "bool", "rs6000_builtin_support_vector_misalignment", "(", "machine_mode", "mode", ",", "const_tree", "type", ",", "int", "misalignment", ",", "bool", "is_packed", ")", "{", "if", "(", "TARGET_VSX", ")", "{", "if", "(", "optab_handler", "(", "mo...

[ "Return", "true", "if", "the", "vector", "misalignment", "factor", "is", "supported", "by", "the", "target", "." ]

[ "rs6000", "1", "64", "32", "4", "0" ]

rs60004

rs6000_builtin_support_vector_misalignment

rs6000

CPU

GCC

12,105

99

1

[]

[ "<s>", "int", "function_arg_regno_p", "(", "int", "r", ")", "{", "return", "(", "r", ">=", "8", "&&", "r", "<=", "25", ")", ";", "}", "</s>" ]

[ "Return", "true", "when", "register", "may", "be", "used", "to", "pass", "function", "parameters", "." ]

[ "avr", "8", "25" ]

avr3

function_arg_regno_p

avr

MPU

GCC

12,106

19

1

[]

[ "<s>", "void", "v850_output_local", "(", "FILE", "*", "file", ",", "tree", "decl", ",", "const", "char", "*", "name", ",", "int", "size", ",", "int", "align", ")", "{", "fprintf", "(", "file", ",", "\"%s\"", ",", "LOCAL_ASM_OP", ")", ";", "assemble_nam...

[ "Called", "via", "the", "macro", "ASM_OUTPUT_DECL_LOCAL" ]

[ "v850", "\"%s\"", "\"\\n\"" ]

v850

v850_output_local

v850

MPU

GCC

12,107

59

1

[]

[ "<s>", "bool", "SHUXIPassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "createSHUXIISelDag", "(", "getSHUXITargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]

[ "SHUXI", "SHUXI", "SHUXI", "SHUXI" ]

SHUXITargetMachine

addInstSelector

SHUXI

CPU

LLVM

12,108

25

1

[]

[ "<s>", "bool", "AArch64ExpandHardenedPseudos", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"***** AArch64ExpandHardenedPseudos *****\\n\"", ")", ";", "bool", "Modified", "=", "false", ";", "...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AArch64", "AArch64", "\"***** AArch64ExpandHardenedPseudos *****\\n\"" ]

AArch64ExpandHardenedPseudos

runOnMachineFunction

AArch64

CPU

LLVM

12,109

79

1

[]

[ "<s>", "void", "TeakRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "dbgs", "(", ")", "<<", "\"eliminateFrameIn...

[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]

[ "Teak", "Teak", "\"eliminateFrameIndex\\n\"", "0", "Teak::STORE_REG_TO_STACK_PSEUDO_16", "Teak::STORE_REG_TO_STACK_PSEUDO_TRUNC16", "Teak::STORE_REG_TO_STACK_PSEUDO_32", "Teak::LOAD_REG_FROM_STACK_PSEUDO_16", "Teak::LOAD_REG_FROM_STACK_PSEUDO_16_SEXT40", "Teak::LOAD_REG_FROM_STACK_PSEUDO_16_ZEXT40...

TeakRegisterInfo

eliminateFrameIndex

Teak

DSP

LLVM

12,110

203

1

[]

[ "<s>", "static", "int", "arm_adjust_cost", "(", "rtx_insn", "*", "insn", ",", "rtx", "link", ",", "rtx_insn", "*", "dep", ",", "int", "cost", ")", "{", "rtx", "i_pat", ",", "d_pat", ";", "if", "(", "TARGET_THUMB1", "&&", "REG_NOTE_KIND", "(", "link", "...

[ "This", "function", "implements", "the", "target", "macro", "TARGET_SCHED_ADJUST_COST", ".", "It", "corrects", "the", "value", "of", "COST", "based", "on", "the", "relationship", "between", "INSN", "and", "DEP", "through", "the", "dependence", "LINK", ".", "It",...

[ "arm", "0", "0", "0", "0", "0", "1", "0", "1" ]

arm4

arm_adjust_cost

arm

CPU

GCC

12,111

224

1

[]

[ "<s>", "TargetLowering", "::", "AtomicExpansionKind", "RISCVTargetLowering", "::", "shouldExpandAtomicRMWInIR", "(", "AtomicRMWInst", "*", "AI", ")", "const", "{", "unsigned", "Size", "=", "AI", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ...

[ "Returns", "how", "the", "IR-level", "AtomicExpand", "pass", "should", "expand", "the", "given", "AtomicRMW", ",", "if", "at", "all", "." ]

[ "RISCV", "RISCV", "8", "16" ]

RISCVISelLowering25

shouldExpandAtomicRMWInIR

RISCV

CPU

LLVM

12,112

47

1

[]

[ "<s>", "SMLoc", "getStartLoc", "(", ")", "const", "{", "return", "StartLoc", ";", "}", "</s>" ]

[ "getStartLoc", "-", "Get", "the", "location", "of", "the", "first", "token", "of", "this", "operand", "." ]

[ "Hexagon" ]

HexagonAsmParser (2)

getStartLoc

Hexagon

DSP

LLVM

12,113

10

1

[]

[ "<s>", "static", "void", "s390_save_gprs_to_fprs", "(", "void", ")", "{", "int", "i", ";", "if", "(", "!", "TARGET_Z10", "||", "!", "TARGET_HARD_FLOAT", "||", "!", "crtl", "->", "is_leaf", ")", "return", ";", "for", "(", "i", "=", "6", ";", "i", "<",...

[ "Copy", "GPRS", "into", "FPR", "save", "slots", "." ]

[ "s390", "6", "16", "1" ]

s3905

s390_save_gprs_to_fprs

s390

MPU

GCC

12,114

96

1

[]

[ "<s>", "static", "int", "thumb2_legitimate_address_p", "(", "machine_mode", "mode", ",", "rtx", "x", ",", "int", "strict_p", ")", "{", "bool", "use_ldrd", ";", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "x", ")", ";", "if", "(", "TARGET_HAVE_MVE", "...

[ "Return", "nonzero", "if", "X", "is", "a", "valid", "Thumb-2", "address", "operand", "." ]

[ "arm", "1", "4", "0", "0", "1", "1", "0", "0", "1", "1", "0", "4", "256", "256", "1024", "1024", "3", "0", "0", "0", "0", "0", "1", "1", "0", "0", "1", "0", "1", "0" ]

arm

thumb2_legitimate_address_p

arm

CPU

GCC

12,115

490

1

[]

[ "<s>", "bool", "ARMBaseInstrInfo", "::", "shouldSink", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "isPredicated", "(", "MI", ")", ")", "return", "true", ";", "MachineBasicBlock", "::", "const_iterator", "Next", "=", "&", "MI", "...

[ "Return", "true", "if", "the", "instruction", "should", "be", "sunk", "by", "MachineSink", "." ]

[ "ARM", "ARM" ]

ARMBaseInstrInfo1

shouldSink

ARM

CPU

LLVM

12,116

94

1

[]

[ "<s>", "void", "MipsSETargetLowering", "::", "addMSAIntType", "(", "MVT", "::", "SimpleValueType", "Ty", ",", "const", "TargetRegisterClass", "*", "RC", ")", "{", "addRegisterClass", "(", "Ty", ",", "RC", ")", ";", "for", "(", "unsigned", "Opc", "=", "0", ...

[ "Enable", "MSA", "support", "for", "the", "given", "integer", "type", "and", "Register", "class", "." ]

[ "Mips", "Mips", "MVT::SimpleValueType", "0", "ISD::BUILTIN_OP_END", "ISD::BITCAST", "ISD::LOAD", "ISD::STORE", "ISD::EXTRACT_VECTOR_ELT", "ISD::INSERT_VECTOR_ELT", "ISD::BUILD_VECTOR", "ISD::ADD", "ISD::AND", "ISD::CTLZ", "ISD::CTPOP", "ISD::MUL", "ISD::OR", "ISD::SDIV", "ISD::SR...

MipsSEISelLowering21

addMSAIntType

Mips

CPU

LLVM

12,117

472

1

[]

[ "<s>", "void", "ix86_d_register_target_info", "(", "void", ")", "{", "const", "struct", "d_target_info_spec", "handlers", "[", "]", "=", "{", "{", "\"floatAbi\"", ",", "ix86_d_handle_target_float_abi", "}", ",", "{", "\"objectFormat\"", ",", "ix86_d_handle_target_obje...

[ "Implement", "TARGET_D_REGISTER_CPU_TARGET_INFO", "." ]

[ "i386", "\"floatAbi\"", "\"objectFormat\"" ]

i386-d

ix86_d_register_target_info

i386

CPU

GCC

12,118

40

1

[]

[ "<s>", "SDValue", "OR1KTargetLowering", "::", "LowerCall", "(", "TargetLowering", "::", "CallLoweringInfo", "&", "CLI", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "CLI", ".", "DAG", ";", "S...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "calls", "into", "the", "specified", "DAG", "." ]

[ "OR1K", "OR1K", "ISD::OutputArg", "32", "32", "ISD::InputArg", "32", "\"Unsupported calling convention\"" ]

OR1KISelLowering1

LowerCall

OR1K

CPU

LLVM

12,119

171

1

[]

[ "<s>", "bool", "RISCVPassConfig", "::", "addPreISel", "(", ")", "{", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "createBarrierNoopPass", "(", ")", ")", ";", "}", "return", "false", ";", "...

[ "{", "{", "@", "For", "GlobalISel" ]

[ "RISCV", "RISCV" ]

RISCVTargetMachine20

addPreISel

RISCV

CPU

LLVM

12,120

32

1

[]

[ "<s>", "static", "bool", "mips_valid_pointer_mode", "(", "scalar_int_mode", "mode", ")", "{", "return", "mode", "==", "SImode", "||", "(", "TARGET_64BIT", "&&", "mode", "==", "DImode", ")", ";", "}", "</s>" ]

[ "Implement", "TARGET_VALID_POINTER_MODE", "." ]

[ "mips" ]

mips

mips_valid_pointer_mode

mips

CPU

GCC

12,121

22

1

[]

[ "<s>", "NVPTXSubtarget", "::", "NVPTXSubtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "NVPTXTargetMachine", "&", "TM", ")", ":", "NVPTXGenSubtarget...

[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "module", "." ]

[ "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "0", "20" ]

NVPTXSubtarget (2)1

NVPTXSubtarget

NVPTX

GPU

LLVM

12,122

68

1

[]

[ "<s>", "SDValue", "XCoreSelectionDAGInfo", "::", "EmitTargetCodeForMemcpy", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "Align", "Alignme...

[ "Emit", "target-specific", "code", "that", "performs", "a", "memcpy", "." ]

[ "XCore", "XCore", "4", "3", "\"__memcpy_4\"" ]

XCoreSelectionDAGInfo13

EmitTargetCodeForMemcpy

XCore

MPU

LLVM

12,123

258

1

[]

[ "<s>", "unsigned", "X86FastISel", "::", "fastMaterializeFloatZero", "(", "const", "ConstantFP", "*", "CF", ")", "{", "MVT", "VT", ";", "if", "(", "!", "isTypeLegal", "(", "CF", "->", "getType", "(", ")", ",", "VT", ")", ")", "return", "0", ";", "bool",...

[ "Emit", "the", "floating-point", "constant", "+0.0", "in", "a", "register", "using", "target-", "specific", "logic", "." ]

[ "X86", "X86", "0", "0", "0", "MVT::f32", "X86", "X86::AVX512_FsFLD0SS", "X86::FsFLD0SS", "X86::FR32XRegClass", "X86::FR32RegClass", "X86::LD_Fp032", "X86::RFP32RegClass", "MVT::f64", "X86", "X86::AVX512_FsFLD0SD", "X86::FsFLD0SD", "X86::FR64XRegClass", "X86::FR64RegClass", "X86...

X86FastISel (2)4

fastMaterializeFloatZero

X86

CPU

LLVM

12,124

218

1

[]

[ "<s>", "SDValue", "ARMTargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "ISD", "::"...

[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]

[ "ARM", "ARM", "ISD::ADD", "ISD::SUB", "ARMISD::FMRRD" ]

ARMISelLowering124

PerformDAGCombine

ARM

CPU

LLVM

12,125

74

1

[]

[ "<s>", "static", "void", "ix86_function_specific_restore", "(", "struct", "gcc_options", "*", "opts", ",", "struct", "cl_target_option", "*", "ptr", ")", "{", "enum", "processor_type", "old_tune", "=", "ix86_tune", ";", "enum", "processor_type", "old_arch", "=", "...

[ "Restore", "the", "current", "options" ]

[ "i386", "1u", "0" ]

i3866

ix86_function_specific_restore

i386

CPU

GCC

12,126

394

1

[]

[ "<s>", "void", "emitInst", "(", "uint32_t", "Inst", ")", "{", "char", "Buffer", "[", "4", "]", ";", "for", "(", "unsigned", "I", "=", "0", ";", "I", "<", "4", ";", "++", "I", ")", "{", "Buffer", "[", "I", "]", "=", "uint8_t", "(", "Inst", ")"...

[ "Callback", "used", "to", "implement", "the", ".inst", "directive", "." ]

[ "AArch64", "4", "0", "4", "8", "4" ]

AArch64ELFStreamer

emitInst

AArch64

CPU

LLVM

12,127

60

1

[]

[ "<s>", "bool", "BPFAdjustOpt", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "Mod", "=", "&", "M", ";", "for", "(", "Function", "&", "F", ":", "M", ")", "for", "(", "auto", "&", "BB", ":", "F", ")", "{", "adjustBasicBlock", "(", "BB", ...

[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]

[ "BPF", "BPF" ]

BPFAdjustOpt5

runOnModule

BPF

Virtual ISA

LLVM

12,128

57

1

[]

[ "<s>", "void", "AMDGPUInstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "OS", ",", "unsigned", "RegNo", ")", "const", "{", "OS", "<<", "getRegisterName", "(", "RegNo", ")", ";", "}", "</s>" ]

[ "Print", "the", "assembler", "register", "name", "." ]

[ "AMDGPU", "AMDGPU" ]

AMDGPUInstPrinter40

printRegName

AMDGPU

GPU

LLVM

12,129

22

1

[]

[ "<s>", "static", "void", "aarch64_start_file", "(", "void", ")", "{", "struct", "cl_target_option", "*", "default_options", "=", "TREE_TARGET_OPTION", "(", "target_option_default_node", ")", ";", "const", "struct", "processor", "*", "default_arch", "=", "aarch64_get_a...

[ "Implements", "TARGET_ASM_FILE_START", ".", "Output", "the", "assembly", "header", "." ]

[ "aarch64", "\"\"", "\"\\t.arch %s\\n\"" ]

aarch643

aarch64_start_file

aarch64

CPU

GCC

12,130

82

1

[]

[ "<s>", "void", "MOSInstrInfo", "::", "reMaterialize", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "Register", "DestReg", ",", "unsigned", "SubIdx", ",", "const", "MachineInstr", "&", "Orig", ",", "const", "TargetRe...

[ "Re-issue", "the", "specified", "'original", "'", "instruction", "at", "the", "specific", "location", "targeting", "a", "new", "destination", "register", "." ]

[ "MOS", "MOS", "MOS::LDImm16", "1", "0", "MOS::LDImm16Remat" ]

MOSInstrInfo

reMaterialize

MOS

MPU

LLVM

12,131

133

1

[]

[ "<s>", "static", "const", "char", "*", "rs6000_invalid_conversion", "(", "const_tree", "fromtype", ",", "const_tree", "totype", ")", "{", "if", "(", "TYPE_CANONICAL", "(", "fromtype", ")", "!=", "NULL_TREE", ")", "fromtype", "=", "TYPE_CANONICAL", "(", "fromtype...

[ "Implement", "TARGET_INVALID_CONVERSION", "." ]

[ "rs6000", "\"invalid conversion from type %<__vector_quad%>\"", "\"invalid conversion to type %<__vector_quad%>\"", "\"invalid conversion from type %<__vector_pair%>\"", "\"invalid conversion to type %<__vector_pair%>\"", "\"invalid conversion from type %<* __vector_quad%>\"", "\"invalid conversion to t...

rs6000

rs6000_invalid_conversion

rs6000

CPU

GCC

12,132

220

1

[]

[ "<s>", "bool", "AVRDAGToDAGISel", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "AVRSubtarget", ">", "(", ")", ";", "return", "SelectionDAGISel", "::", "runOnMachineFunction", "(...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AVR", "AVR", "AVR" ]

AVRISelDAGToDAG

runOnMachineFunction

AVR

MPU

LLVM

12,133

31

1

[]

[ "<s>", "void", "PatmosInstrInfo", "::", "insertNoop", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "DebugLoc", "DL", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Patmos", ...

[ "Insert", "a", "noop", "into", "the", "instruction", "stream", "at", "the", "specified", "point", "." ]

[ "Patmos", "Patmos", "Patmos::NOP", "Patmos::NoRegister", "0" ]

PatmosInstrInfo

insertNoop

Patmos

VLIW

LLVM

12,134

48

1

[]

[ "<s>", "static", "void", "s390_output_indirect_thunk_function", "(", "unsigned", "int", "regno", ",", "bool", "z10_p", ")", "{", "tree", "decl", ";", "char", "thunk_label", "[", "32", "]", ";", "int", "i", ";", "if", "(", "z10_p", ")", "sprintf", "(", "t...

[ "Output", "an", "indirect", "branch", "trampoline", "for", "target", "register", "REGNO", "." ]

[ "s390", "32", "1", "1", "1", "0", "0", "\"\\t.hidden\\t\"", "1", "\"\\t.cfi_signal_frame\\n\"", "\"\\t.cfi_return_column %d\\n\"", "0", "\"\\t.cfi_same_value %s\\n\"", "\"\\t.machine push\\n\"", "\"\\t.machine z10\\n\"", "\"\\t.machinemode zarch\\n\"", "\"\\texrl\\t0,1f\\n\"", "\"\...

s3907

s390_output_indirect_thunk_function

s390

MPU

GCC

12,135

442

1

[]

[ "<s>", "static", "void", "replace_constant_pool_with_broadcast", "(", "rtx_insn", "*", "insn", ")", "{", "subrtx_ptr_iterator", "::", "array_type", "array", ";", "FOR_EACH_SUBRTX_PTR", "(", "iter", ",", "array", ",", "&", "PATTERN", "(", "insn", ")", ",", "ALL",...

[ "Replace", "all", "one-value", "const", "vector", "that", "are", "referenced", "by", "SYMBOL_REFs", "in", "x", "with", "embedded", "broadcast", ".", "i.e.transform", "vpaddq", ".LC0", "(", "%", "rip", ")", ",", "%", "zmm0", ",", "%", "zmm0", "ret", ".LC0",...

[ "i386", "0", "0", "0", "0", "0", "0", "1", "0", "0" ]

i386-features1

replace_constant_pool_with_broadcast

i386

CPU

GCC

12,136

258

1

[]

[ "<s>", "bool", "AArch64TargetLowering", "::", "isMaskAndCmp0FoldingBeneficial", "(", "const", "Instruction", "&", "AndI", ")", "const", "{", "ConstantInt", "*", "Mask", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "AndI", ".", "getOperand", "(", "1", ")", ")...

[ "Return", "if", "the", "target", "supports", "combining", "a", "chain", "like", ":" ]

[ "AArch64", "AArch64", "1" ]

AArch64ISelLowering105

isMaskAndCmp0FoldingBeneficial

AArch64

CPU

LLVM

12,137

49

1

[]

[ "<s>", "static", "void", "arm_output_mi_thunk", "(", "FILE", "*", "file", ",", "tree", "thunk", ",", "HOST_WIDE_INT", "delta", ",", "HOST_WIDE_INT", "vcall_offset", ",", "tree", "function", ")", "{", "if", "(", "TARGET_32BIT", ")", "arm32_output_mi_thunk", "(", ...

[ "Output", "code", "to", "add", "DELTA", "to", "the", "first", "argument", ",", "and", "then", "jump", "to", "FUNCTION", ".", "Used", "for", "C++", "multiple", "inheritance", "." ]

[ "arm" ]

arm6

arm_output_mi_thunk

arm

CPU

GCC

12,138

53

1

[]

[ "<s>", "SDValue", "SystemZTargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "ISD", ...

[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]

[ "SystemZ", "SystemZ", "ISD::ZERO_EXTEND", "ISD::SIGN_EXTEND", "ISD::SIGN_EXTEND_INREG", "SystemZISD::MERGE_HIGH", "SystemZISD::MERGE_LOW", "ISD::LOAD", "ISD::STORE", "ISD::VECTOR_SHUFFLE", "ISD::EXTRACT_VECTOR_ELT", "SystemZISD::JOIN_DWORDS", "ISD::FP_ROUND", "ISD::FP_EXTEND", "ISD::BSWA...

SystemZISelLowering (2)3

PerformDAGCombine

SystemZ

CPU

LLVM

12,139

263

1

[]

[ "<s>", "const", "TargetRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "P2" ]

P2Subtarget

getRegisterInfo

P2

MPU

LLVM

12,140

18

1

[]

[ "<s>", "void", "PPCRegisterInfo", "::", "determineFrameLayout", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "unsigned", "FrameSize", "=", "MFI", "->", "getStackSize", "(",...

[ "Determine", "the", "frame", "layout", "but", "do", "not", "update", "the", "machine", "function", "." ]

[ "PowerPC", "PPC", "1", "224", "0", "PPC", "PPC" ]

PPCRegisterInfo21

determineFrameLayout

PowerPC

CPU

LLVM

12,141

211

1

[]

[ "<s>", "unsigned", "MipsRegisterInfo", "::", "getRegPressureLimit", "(", "const", "TargetRegisterClass", "*", "RC", ",", "MachineFunction", "&", "MF", ")", "const", "{", "switch", "(", "RC", "->", "getID", "(", ")", ")", "{", "default", ":", "return", "0", ...

[ "Return", "the", "register", "pressure", "``", "high", "water", "mark", "''", "for", "the", "specific", "register", "class", "." ]

[ "Mips", "Mips", "0", "Mips::GPR32RegClassID", "Mips::GPR64RegClassID", "Mips::DSPRRegClassID", "28", "Mips::FGR32RegClassID", "32", "Mips::AFGR64RegClassID", "16", "Mips::FGR64RegClassID", "32" ]

MipsRegisterInfo

getRegPressureLimit

Mips

CPU

LLVM

12,142

98

1

[]

[ "<s>", "MachineInstrBuilder", "R600InstrInfo", "::", "buildIndirectRead", "(", "MachineBasicBlock", "*", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "ValueReg", ",", "unsigned", "Address", ",", "unsigned", "OffsetReg", ")", "const", "{",...

[ "Build", "instruction", "(", "s", ")", "for", "an", "indirect", "register", "read", "." ]

[ "R600", "R600Operands::WRITE", "0", "R600Operands::SRC0_REL", "1" ]

R600InstrInfo

buildIndirectRead

R600

GPU

LLVM

12,143

115

1

[]

[ "<s>", "static", "bool", "is_store_insn", "(", "rtx", "insn", ")", "{", "if", "(", "!", "insn", "||", "!", "INSN_P", "(", "insn", ")", ")", "return", "false", ";", "return", "is_store_insn1", "(", "PATTERN", "(", "insn", ")", ")", ";", "}", "</s>" ]

[ "Determine", "if", "INSN", "stores", "to", "memory", "." ]

[ "rs6000" ]

rs60003

is_store_insn

rs6000

CPU

GCC

12,144

32

1

[]

[ "<s>", "static", "int", "saved_regs_mentioned", "(", "rtx", "x", ")", "{", "int", "i", ";", "const", "char", "*", "fmt", ";", "RTX_CODE", "code", ";", "code", "=", "GET_CODE", "(", "x", ")", ";", "switch", "(", "code", ")", "{", "case", "REG", ":",...

[ "Return", "nonzero", "if", "there", "are", "regs", "mentioned", "in", "the", "insn", "that", "are", "not", "all", "in", "the", "call_used", "regs", ".", "This", "is", "part", "of", "the", "decision", "whether", "an", "insn", "can", "be", "put", "in", "...

[ "cris", "1", "0", "1", "1", "0", "1", "0" ]

cris3

saved_regs_mentioned

cris

MPU

GCC

12,145

179

1

[]

[ "<s>", "void", "AVRMCCodeEmitter", "::", "emitInstruction", "(", "uint64_t", "Val", ",", "unsigned", "Size", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "OS", ")", "const", "{", "const", "uint16_t", "*", "Words", "=", "reinterpret_cas...

[ "Targets", "should", "implement", "this", "to", "emit", "instructions", "." ]

[ "AVR", "AVR", "2", "1", "0", "0x00ff", "0", "0xff00", "8" ]

AVRMCCodeEmitter10

emitInstruction

AVR

MPU

LLVM

12,146

102

1

[]

[ "<s>", "Register", "AMDGPURegisterBankInfo", "::", "handleD16VData", "(", "MachineIRBuilder", "&", "B", ",", "MachineRegisterInfo", "&", "MRI", ",", "Register", "Reg", ")", "const", "{", "if", "(", "!", "Subtarget", ".", "hasUnpackedD16VMem", "(", ")", ")", "r...

[ "Handle", "register", "layout", "difference", "for", "f16", "images", "for", "some", "subtargets", "." ]

[ "AMDGPU", "AMDGPU", "16", "4", "0", "1", "32", "0" ]

AMDGPURegisterBankInfo (2)

handleD16VData

AMDGPU

GPU

LLVM

12,147

170

1

[]

[ "<s>", "const", "uint32_t", "*", "X86RegisterInfo", "::", "getCallPreservedMask", "(", "CallingConv", "::", "ID", "CC", ")", "const", "{", "if", "(", "CC", "==", "CallingConv", "::", "GHC", ")", "return", "CSR_NoRegs_RegMask", ";", "if", "(", "!", "Is64Bit",...

[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]

[ "X86", "X86" ]

X86RegisterInfo36

getCallPreservedMask

X86

CPU

LLVM

12,148

44

1

[]

[ "<s>", "bool", "Mips16FrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegisterInfo"...

[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...

[ "Mips", "Mips" ]

Mips16FrameLowering18

restoreCalleeSavedRegisters

Mips

CPU

LLVM

12,149

34

1

[]

[ "<s>", "bool", "prepare_extend_operands", "(", "rtx", "*", "operands", ",", "enum", "rtx_code", "code", ",", "machine_mode", "omode", ")", "{", "if", "(", "!", "TARGET_NO_SDATA_SET", "&&", "small_data_pattern", "(", "operands", "[", "1", "]", ",", "Pmode", "...

[ "Prepare", "OPERANDS", "for", "an", "extension", "using", "CODE", "to", "OMODE", ".", "Return", "true", "iff", "the", "move", "has", "been", "emitted", "." ]

[ "arc", "1", "1", "1", "0", "1", "1", "0", "0" ]

arc5

prepare_extend_operands

arc

MPU

GCC

12,150

102

1

[]

[ "<s>", "static", "void", "nvptx_emit_forking", "(", "unsigned", "mask", ",", "bool", "is_call", ")", "{", "mask", "&=", "(", "GOMP_DIM_MASK", "(", "GOMP_DIM_WORKER", ")", "|", "GOMP_DIM_MASK", "(", "GOMP_DIM_VECTOR", ")", ")", ";", "if", "(", "mask", ")", ...

[ "Emit", "forking", "instructions", "for", "MASK", "." ]

[ "nvptx" ]

nvptx3

nvptx_emit_forking

nvptx

GPU

GCC

12,151

67

1

[]

[ "<s>", "unsigned", "LanaiRegisterInfo", "::", "getRARegister", "(", ")", "const", "{", "return", "Lanai", "::", "RCA", ";", "}", "</s>" ]

[ "This", "method", "should", "return", "the", "register", "where", "the", "return", "address", "can", "be", "found", "." ]

[ "Lanai", "Lanai", "Lanai::RCA" ]

LanaiRegisterInfo (2)1

getRARegister

Lanai

CPU

LLVM

12,152

14

1

[]

[ "<s>", "bool", "HexagonTargetLowering", "::", "isTruncateFree", "(", "EVT", "VT1", ",", "EVT", "VT2", ")", "const", "{", "if", "(", "!", "VT1", ".", "isSimple", "(", ")", "||", "!", "VT2", ".", "isSimple", "(", ")", ")", "{", "return", "false", ";", ...

[ "Return", "true", "if", "it", "'s", "free", "to", "truncate", "a", "value", "of", "type", "Ty1", "to", "type", "Ty2", "." ]

[ "Hexagon", "Hexagon", "MVT::i64", "MVT::i32" ]

HexagonISelLowering (2)2

isTruncateFree

Hexagon

DSP

LLVM

12,153

62

1

[]

[ "<s>", "void", "m32r_initialize_trampoline", "(", "rtx", "tramp", "ATTRIBUTE_UNUSED", ",", "rtx", "fnaddr", "ATTRIBUTE_UNUSED", ",", "rtx", "cxt", "ATTRIBUTE_UNUSED", ")", "{", "}", "</s>" ]

[ "Emit", "RTL", "insns", "to", "initialize", "the", "variable", "parts", "of", "a", "trampoline", ".", "FNADDR", "is", "an", "RTX", "for", "the", "address", "of", "the", "function", "'s", "pure", "code", ".", "CXT", "is", "an", "RTX", "for", "the", "sta...

[ "m32r" ]

m32r

m32r_initialize_trampoline

m32r

MPU

GCC

12,154

17

1

[]

[ "<s>", "void", "arm_emit_call_insn", "(", "rtx", "pat", ",", "rtx", "addr", ",", "bool", "sibcall", ")", "{", "rtx", "insn", ";", "insn", "=", "emit_call_insn", "(", "pat", ")", ";", "if", "(", "TARGET_VXWORKS_RTP", "&&", "flag_pic", "&&", "!", "sibcall"...

[ "Emit", "a", "call", "instruction", "with", "pattern", "PAT", ".", "ADDR", "is", "the", "address", "of", "the", "call", "target", "." ]

[ "arm" ]

arm

arm_emit_call_insn

arm

CPU

GCC

12,155

141

1

[]

[ "<s>", "static", "std", "::", "string", "getGraphName", "(", "const", "SpillCostAnalysisGraph", "&", "G", ")", "{", "return", "\"scagraph\"", ";", "}", "</s>" ]

[ "Generate", "a", "title", "for", "the", "graph", "in", "DOT", "format", "." ]

[ "Patmos", "\"scagraph\"" ]

PatmosStackCacheAnalysis

getGraphName

Patmos

VLIW

LLVM

12,156

16

1

[]

[ "<s>", "bool", "requiresFrameIndexScavenging", "(", "const", "MachineFunction", "&", "MF", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]

[ "Returns", "true", "if", "the", "target", "requires", "post", "PEI", "scavenging", "of", "registers", "for", "materializing", "frame", "index", "constants", "." ]

[ "SystemZ" ]

SystemZRegisterInfo (2)

requiresFrameIndexScavenging

SystemZ

CPU

LLVM

12,157

15

1

[]

[ "<s>", "static", "void", "alpha_expand_unaligned_load_words", "(", "rtx", "*", "out_regs", ",", "rtx", "smem", ",", "HOST_WIDE_INT", "words", ",", "HOST_WIDE_INT", "ofs", ")", "{", "rtx", "const", "im8", "=", "GEN_INT", "(", "-", "8", ")", ";", "rtx", "con...

[ "Load", "an", "integral", "number", "of", "consecutive", "unaligned", "quadwords", "." ]

[ "alpha", "8", "64", "1", "0", "0", "0", "0", "8", "0", "8", "1", "0", "7", "1", "7", "0", "1", "1", "0", "1" ]

alpha3

alpha_expand_unaligned_load_words

alpha

MPU

GCC

12,158

485

1

[]

[ "<s>", "void", "HexagonCommonGEP", "::", "removeDeadCode", "(", ")", "{", "ValueVect", "BO", ";", "BO", ".", "push_back", "(", "&", "Fn", "->", "front", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "0", ";", "i", "<", "BO", ".", "size", ...

[ "Remove", "all", "dead", "instructions", "between", "the", "I", "and", "E", "." ]

[ "Hexagon", "Hexagon", "0", "0", "1" ]

HexagonCommonGEP18

removeDeadCode

Hexagon

DSP

LLVM

12,159

239

1

[]

[ "<s>", "int", "barrier_align", "(", "rtx_insn", "*", "barrier_or_label", ")", "{", "if", "(", "!", "barrier_or_label", ")", "return", "0", ";", "if", "(", "LABEL_P", "(", "barrier_or_label", ")", "&&", "NEXT_INSN", "(", "barrier_or_label", ")", "&&", "JUMP_T...

[ "BARRIER_OR_LABEL", "is", "either", "a", "BARRIER", "or", "a", "CODE_LABEL", "immediately", "following", "a", "barrier", ".", "Return", "the", "base", "2", "logarithm", "of", "the", "desired", "alignment", "." ]

[ "sh", "0", "2", "1", "1", "2", "1", "0", "1", "0", "0", "2", "1", "2", "2", "0", "1", "0", "0", "0", "2", "0", "0" ]

sh6

barrier_align

sh

CPU

GCC

12,160

492

1

[]

[ "<s>", "unsigned", "SparcInstrInfo", "::", "removeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "int", "*", "BytesRemoved", ")", "const", "{", "assert", "(", "!", "BytesRemoved", "&&", "\"code size not handled\"", ")", ";", "MachineBasicBlock", "::", "iterat...

[ "Remove", "the", "branching", "code", "at", "the", "end", "of", "the", "specific", "MBB", "." ]

[ "Sparc", "Sparc", "\"code size not handled\"", "0", "SP::BA", "SP::BCOND", "SP::FBCOND" ]

SparcInstrInfo1

removeBranch

Sparc

CPU

LLVM

12,161

119

1

[]

[ "<s>", "unsigned", "LEGInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "assert", "(", "0", "&&", "\"Unimplemented\"", ")", ";", "return", "0", ";", "}", "</s>" ]

[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...

[ "LEG", "LEG", "0", "\"Unimplemented\"", "0" ]

LEGInstrInfo1

isLoadFromStackSlot

LEG

CPU

LLVM

12,162

27

1

[]

[ "<s>", "void", "rs6000_emit_le_vsx_store", "(", "rtx", "dest", ",", "rtx", "source", ",", "machine_mode", "mode", ")", "{", "gcc_assert", "(", "can_create_pseudo_p", "(", ")", ")", ";", "if", "(", "mode", "==", "TImode", "||", "mode", "==", "V1TImode", ")"...

[ "Emit", "a", "little-endian", "store", "to", "vector", "memory", "location", "DEST", "from", "VSX", "register", "SOURCE", "in", "mode", "MODE", ".", "The", "store", "is", "done", "with", "two", "permuting", "insn", "'s", "that", "represent", "an", "xxpermdi"...

[ "rs6000", "0" ]

rs6000

rs6000_emit_le_vsx_store

rs6000

CPU

GCC

12,163

83

1

[]

[ "<s>", "Candidate", "&", "back", "(", ")", "{", "return", "rbegin", "(", ")", "->", "second", ".", "back", "(", ")", ";", "}", "</s>" ]

[ "back", "-", "Get", "the", "last", "character", "in", "the", "string", "." ]

[ "AMDGPU" ]

GCNRegBankReassign4

back

AMDGPU

GPU

LLVM

12,164

18

1

[]

[ "<s>", "bool", "HexagonFrameLowering", "::", "enableCalleeSaveSkip", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "auto", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "assert", "(", "F", ".", "hasFnAttribute", "(", "At...

[ "Returns", "true", "if", "the", "target", "can", "safely", "skip", "saving", "callee-saved", "registers", "for", "noreturn", "nounwind", "functions", "." ]

[ "Hexagon", "Hexagon", "Hexagon" ]

HexagonFrameLowering10

enableCalleeSaveSkip

Hexagon

DSP

LLVM

12,165

82

1

[]

[ "<s>", "bool", "isOffsetOfLocal", "(", ")", "const", "override", "{", "return", "isImm", "(", ")", "&&", "Imm", ".", "LocalRef", ";", "}", "</s>" ]

[ "isOffsetOfLocal", "-", "Do", "we", "need", "to", "emit", "code", "to", "get", "the", "offset", "of", "the", "local", "variable", ",", "rather", "than", "its", "value", "?", "Only", "valid", "when", "parsing", "MS-style", "inline", "assembly", "." ]

[ "X86" ]

X86Operand14

isOffsetOfLocal

X86

CPU

LLVM

12,166

17

1

[]

[ "<s>", "bool", "X86PassConfig", "::", "addILPOpts", "(", ")", "{", "if", "(", "EnableCondBrFoldingPass", ")", "addPass", "(", "createX86CondBrFolding", "(", ")", ")", ";", "addPass", "(", "&", "EarlyIfConverterID", ")", ";", "if", "(", "EnableMachineCombinerPass...

[ "Add", "passes", "that", "optimize", "instruction", "level", "parallelism", "for", "out-of-order", "targets", "." ]

[ "X86", "X86", "X86", "X86" ]

X86TargetMachine102

addILPOpts

X86

CPU

LLVM

12,167

45

1

[]

[ "<s>", "void", "SHUXIInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")"...

[ "}", "Branch", "Analysis", "&", "Modification" ]

[ "SHUXI", "SHUXI", "SHUXI::GPRegsRegClass", "SHUXI::CPYrr", "\"Impossible reg-to-reg copy\"" ]

SHUXIInstrInfo

copyPhysReg

SHUXI

CPU

LLVM

12,168

82

1

[]

[ "<s>", "static", "rtx", "get_replacement", "(", "struct", "reg_replace", "*", "r", ")", "{", "if", "(", "r", "->", "n_allocated", "==", "r", "->", "n_in_use", ")", "r", "->", "replacement", "[", "r", "->", "n_allocated", "++", "]", "=", "gen_reg_rtx", ...

[ "Allocate", "or", "reuse", "a", "replacement", "in", "R", "and", "return", "the", "rtx", "." ]

[ "nvptx" ]

nvptx

get_replacement

nvptx

GPU

GCC

12,169

49

1

[]

[ "<s>", "bool", "TPCFrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "false", ";", "}", "</s>" ]

[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]

[ "TPC", "TPC" ]

TPCFrameLowering

hasFP

TPC

Virtual ISA

LLVM

12,170

16

1

[]

[ "<s>", "const", "CallLowering", "*", "RISCVSubtarget", "::", "getCallLowering", "(", ")", "const", "{", "return", "CallLoweringInfo", ".", "get", "(", ")", ";", "}", "</s>" ]

[ "Methods", "used", "by", "Global", "ISel", "." ]

[ "RISCV", "RISCV" ]

RISCVSubtarget

getCallLowering

RISCV

CPU

LLVM

12,171

18

1

[]

[ "<s>", "void", "loongarch_output_external", "(", "FILE", "*", "file", ",", "tree", "decl", ",", "const", "char", "*", "name", ")", "{", "default_elf_asm_output_external", "(", "file", ",", "decl", ",", "name", ")", ";", "if", "(", "TREE_SYMBOL_REFERENCED", "...

[ "Implement", "ASM_OUTPUT_EXTERNAL", "." ]

[ "loongarch", "\"\\t.extern\\t\"", "\", \"", "\"\\n\"" ]

loongarch

loongarch_output_external

loongarch

CPU

GCC

12,172

78

1

[]

[ "<s>", "static", "bool", "ft32_function_value_regno_p", "(", "const", "unsigned", "int", "regno", ")", "{", "return", "(", "regno", "==", "FT32_R0", ")", ";", "}", "</s>" ]

[ "Handle", "TARGET_FUNCTION_VALUE_REGNO_P", ".", "We", "always", "return", "values", "in", "register", "$", "r0", "for", "ft32", "." ]

[ "ft32" ]

ft32

ft32_function_value_regno_p

ft32

MPU

GCC

12,173

18

1

[]

[ "<s>", "static", "rtx", "mips_expand_builtin_direct", "(", "enum", "insn_code", "icode", ",", "rtx", "target", ",", "tree", "exp", ",", "bool", "has_target_p", ")", "{", "struct", "expand_operand", "ops", "[", "MAX_RECOG_OPERANDS", "]", ";", "int", "opno", ","...

[ "Expand", "a", "MIPS_BUILTIN_DIRECT", "function", ".", "ICODE", "is", "the", "code", "of", "the", ".md", "pattern", "and", "ARGLIST", "is", "the", "list", "of", "function", "arguments", ".", "TARGET", ",", "if", "nonnull", ",", "suggests", "a", "good", "pl...

[ "mips", "0", "0" ]

mips

mips_expand_builtin_direct

mips

CPU

GCC

12,174

118

1

[]

[ "<s>", "bool", "ARMBaseInstrInfo", "::", "shouldSink", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "isPredicated", "(", "MI", ")", ")", "return", "true", ";", "MachineBasicBlock", "::", "const_iterator", "Next", "=", "&", "MI", "...

[ "Return", "true", "if", "the", "instruction", "should", "be", "sunk", "by", "MachineSink", "." ]

[ "ARM", "ARM" ]

ARMBaseInstrInfo10

shouldSink

ARM

CPU

LLVM

12,175

99

1

[]

[ "<s>", "bool", "ARMTargetLowering", "::", "CanLowerReturn", "(", "CallingConv", "::", "ID", "CallConv", ",", "MachineFunction", "&", "MF", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "LLVMCont...

[ "This", "hook", "should", "be", "implemented", "to", "check", "whether", "the", "return", "values", "described", "by", "the", "Outs", "array", "can", "fit", "into", "the", "return", "registers", "." ]

[ "ARM", "ARM", "ISD::OutputArg", "16" ]

ARMISelLowering (2)5

CanLowerReturn

ARM

CPU

LLVM

12,176

71

1

[]

[ "<s>", "static", "bool", "sh_function_value_regno_p", "(", "const", "unsigned", "int", "regno", ")", "{", "return", "regno", "==", "FIRST_RET_REG", "||", "(", "TARGET_SH2E", "&&", "regno", "==", "FIRST_FP_RET_REG", ")", ";", "}", "</s>" ]

[ "Return", "true", "if", "N", "is", "a", "possible", "register", "number", "of", "function", "value", "." ]

[ "sh" ]

sh

sh_function_value_regno_p

sh

CPU

GCC

12,177

24

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"AVR Assembly Printer\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "AVR", "\"AVR Assembly Printer\"" ]

AVRAsmPrinter

getPassName

AVR

MPU

LLVM

12,178

11

1

[]

[ "<s>", "unsigned", "Cpu0MCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", ...

[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]

[ "Cpu0", "Cpu0", "32" ]

Cpu0MCCodeEmitter

getMachineOpValue

Cpu0

CPU

LLVM

12,179

153

1

[]

[ "<s>", "void", "aarch64_init_fcmla_laneq_builtins", "(", "void", ")", "{", "unsigned", "int", "i", "=", "0", ";", "for", "(", "i", "=", "0", ";", "i", "<", "ARRAY_SIZE", "(", "aarch64_fcmla_lane_builtin_data", ")", ";", "++", "i", ")", "{", "aarch64_fcmla_...

[ "Due", "to", "the", "architecture", "not", "providing", "lane", "variant", "of", "the", "lane", "instructions", "for", "fcmla", "we", "ca", "n't", "use", "the", "standard", "simd", "builtin", "expansion", "code", ",", "but", "we", "still", "want", "the", "...

[ "aarch64", "0", "0" ]

aarch64-builtins1

aarch64_init_fcmla_laneq_builtins

aarch64

CPU

GCC

12,180

144

1

[]

[ "<s>", "unsigned", "getReg", "(", ")", "const", "{", "assert", "(", "(", "Kind", "==", "Register", "||", "Kind", "==", "CCOut", ")", "&&", "\"Invalid access!\"", ")", ";", "return", "Reg", ".", "RegNum", ";", "}", "</s>" ]

[ "Returns", "the", "register", "associated", "with", "this", "edge", "." ]

[ "ARM", "\"Invalid access!\"" ]

ARMAsmParser35

getReg

ARM

CPU

LLVM

12,181

27

1

[]

[ "<s>", "bool", "HexagonInstrInfo", "::", "isIndirectCall", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "Hexagon", "::", "J2_callr", ":", "case", "Hexagon", "::", "J2_callrf"...

[ "Return", "true", "if", "the", "callsite", "is", "an", "indirect", "call", "." ]

[ "Hexagon", "Hexagon", "Hexagon::J2_callr", "Hexagon::J2_callrf", "Hexagon::J2_callrt", "Hexagon::PS_call_nr" ]

HexagonInstrInfo10

isIndirectCall

Hexagon

DSP

LLVM

12,182

49

1

[]

[ "<s>", "static", "SDValue", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "const", "SmallVectorImpl", "<", "CCValAssign", ">", "&", "RVLocs", ",", "SDLoc", "dl", ",", "SelectionDAG", "&", "DAG", ",", "SmallVectorImpl", "<", "SDValu...

[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]

[ "XCore", "4", "0", "1", "2", "0", "4", "0", "MVT::i32", "MVT::Other", "4", "MVT::i32", "XCoreISD::LDWSP", "1", "ISD::TokenFactor", "MVT::Other" ]

XCoreISelLowering16

LowerCallResult

XCore

MPU

LLVM

12,183

345

1

[]

[ "<s>", "const", "MCPhysReg", "*", "SystemZRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "return", "CSR_SystemZ_SaveList", ";", "}", "</s>" ]

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "SystemZ", "SystemZ", "SystemZ" ]

SystemZRegisterInfo (2)

getCalleeSavedRegs

SystemZ

CPU

LLVM

12,184

18

1

[]

[ "<s>", "void", "frv_ifcvt_machdep_init", "(", "void", "*", "ce_info", "ATTRIBUTE_UNUSED", ")", "{", "frv_ifcvt", ".", "added_insns_list", "=", "NULL_RTX", ";", "frv_ifcvt", ".", "cur_scratch_regs", "=", "0", ";", "frv_ifcvt", ".", "num_nested_cond_exec", "=", "0",...

[ "Initialize", "machine-specific", "if-conversion", "data", ".", "On", "the", "FR-V", ",", "we", "do", "n't", "have", "any", "extra", "fields", "per", "se", ",", "but", "it", "is", "useful", "hook", "to", "initialize", "the", "static", "storage", "." ]

[ "frv", "0", "0" ]

frv

frv_ifcvt_machdep_init

frv

VLIW

GCC

12,185

58

1

[]

[ "<s>", "void", "MCS51DAGToDAGISel", "::", "Select", "(", "SDNode", "*", "N", ")", "{", "if", "(", "N", "->", "isMachineOpcode", "(", ")", ")", "{", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "\"== \"", ";", "N", "->", "dump", "(", "CurDAG", ")", ";...

[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]

[ "MCS51", "MCS51", "\"== \"", "\"\\n\"", "1" ]

MCS51ISelDAGToDAG

Select

MCS51

MPU

LLVM

12,186

67

1

[]

[ "<s>", "int", "cr16_initial_elimination_offset", "(", "int", "from", ",", "int", "to", ")", "{", "cr16_compute_save_regs", "(", ")", ";", "cr16_compute_frame", "(", ")", ";", "if", "(", "(", "(", "from", ")", "==", "FRAME_POINTER_REGNUM", ")", "&&", "(", "...

[ "Implements", "the", "macro", "INITIAL_ELIMINATION_OFFSET", ",", "return", "the", "OFFSET", "." ]

[ "cr16", "0", "0" ]

cr16

cr16_initial_elimination_offset

cr16

MPU

GCC

12,187

129

1

[]

[ "<s>", "bool", "X86TargetLowering", "::", "hasAndNotCompare", "(", "SDValue", "Y", ")", "const", "{", "EVT", "VT", "=", "Y", ".", "getValueType", "(", ")", ";", "if", "(", "VT", ".", "isVector", "(", ")", ")", "return", "false", ";", "if", "(", "!", ...

[ "Return", "true", "if", "the", "target", "should", "transform", ":", "(", "X", "&", "Y", ")", "==", "Y", "�", "?", "(", "~X", "&", "Y", ")", "==", "0", "(", "X", "&", "Y", ")", "!", "=", "Y", "�", "?", "(", "~X", "&", "Y", ")", "!", "="...

[ "X86", "X86", "MVT::i32", "MVT::i64" ]

X86ISelLowering

hasAndNotCompare

X86

CPU

LLVM

12,188

63

1

[]

[ "<s>", "bool", "RISCVPassConfig", "::", "addLegalizeMachineIR", "(", ")", "{", "addPass", "(", "new", "Legalizer", "(", ")", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "This", "method", "should", "install", "a", "legalize", "pass", ",", "which", "converts", "the", "instruction", "sequence", "into", "one", "that", "can", "be", "selected", "by", "the", "target", "." ]

[ "RISCV", "RISCV" ]

RISCVTargetMachine1

addLegalizeMachineIR

RISCV

CPU

LLVM

12,189

19

1

[]

[ "<s>", "rtx", "gen_mhi", "(", "void", ")", "{", "return", "gen_rtx_REG", "(", "SImode", ",", "TARGET_BIG_ENDIAN", "?", "58", ":", "59", ")", ";", "}", "</s>" ]

[ "Return", "a", "REG", "rtx", "for", "mhi", ".", "N.B", ".", "the", "gcc-internal", "representation", "may", "differ", "from", "the", "hardware", "register", "number", "in", "order", "to", "allow", "the", "generic", "code", "to", "correctly", "split", "the", ...

[ "arc", "58", "59" ]

arc4

gen_mhi

arc

MPU

GCC

12,190

19

1

[]

[ "<s>", "unsigned", "XNCMRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "llvm_unreachable", "(", "0", ")", ";", "}", "</s>" ]

[ "Debug", "information", "queries", "." ]

[ "XNCM", "XNCM", "0" ]

XNCMRegisterInfo

getFrameRegister

XNCM

CPU

LLVM

12,191

18

1

[]

[ "<s>", "bool", "CAHPAsmParser", "::", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "OperandVector", "&", "Operands", ")", "{", "Operands", ".", "push_back", "(", "CAHPOperand", "::", "creat...

[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]

[ "CAHP", "CAHP", "CAHPOperand::createToken", "\"unexpected token\"" ]

CAHPAsmParser

ParseInstruction

CAHP

CPU

LLVM

12,192

147

1

[]

[ "<s>", "bool", "PPCTTIImpl", "::", "isLSRCostLess", "(", "TargetTransformInfo", "::", "LSRCost", "&", "C1", ",", "TargetTransformInfo", "::", "LSRCost", "&", "C2", ")", "{", "if", "(", "!", "LsrNoInsnsCost", ")", "return", "std", "::", "tie", "(", "C1", "....

[ "Return", "true", "if", "LSR", "cost", "of", "C1", "is", "lower", "than", "C2", "." ]

[ "PowerPC", "PPC" ]

PPCTargetTransformInfo1

isLSRCostLess

PowerPC

CPU

LLVM

12,193

110

1

[]

[ "<s>", "bool", "ARMAsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "unsigned", "AsmVariant", ",", "const", "char", "*", "ExtraCode", ")", "{", "if", "(", "ExtraCode", "&&", "ExtraCode", "[", "0", ...

[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]

[ "ARM", "ARM", "0", "1", "0", "0", "\"no_hash\"", "1", "1" ]

ARMAsmPrinter31

PrintAsmOperand

ARM

CPU

LLVM

12,194

182

1

[]

[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"Hexagon generate \\\"insert\\\" instructions\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "Hexagon", "\"Hexagon generate \\\"insert\\\" instructions\"" ]

HexagonGenInsert (2)

getPassName

Hexagon

DSP

LLVM

12,195

13

1

[]

[ "<s>", "void", "AMDGPUMCInstLower", "::", "lower", "(", "const", "MachineInstr", "*", "MI", ",", "MCInst", "&", "OutMI", ")", "const", "{", "unsigned", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "const", "auto", "*", "TII", "=", "ST", ".", ...

[ "The", "instruction", "is", "lowered", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU::S_SETPC_B64_return", "AMDGPU::S_SETPC_B64", "AMDGPU::SI_CALL", "AMDGPU::S_SWAPPC_B64", "0", "1", "AMDGPU::SI_TCRETURN", "AMDGPU::S_SETPC_B64", "1", "\"AMDGPUMCInstLower::lower - Pseudo instruction doesn't have \"", "\"a target-specific version: \"" ]

AMDGPUMCInstLower11

lower

AMDGPU

GPU

LLVM

12,196

235

1

[]

[ "<s>", "int", "sparc_absnegfloat_split_legitimate", "(", "rtx", "x", ",", "rtx", "y", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "!=", "REG", ")", "return", "0", ";", "if", "(", "GET_CODE", "(", "y", ")", "!=", "REG", ")", "return", "0", ";", ...

[ "Return", "1", "if", "x", "and", "y", "are", "some", "kind", "of", "REG", "and", "they", "refer", "to", "different", "hard", "registers", ".", "This", "test", "is", "guaranteed", "to", "be", "run", "after", "reload", "." ]

[ "sparc", "0", "0", "0", "1" ]

sparc3

sparc_absnegfloat_split_legitimate

sparc

CPU

GCC

12,197

53

1

[]

[ "<s>", "SDValue", "HexagonTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "unsigned", "Opc", "=", "Op", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opc", ")", "{", "default", ":", "O...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "Hexagon", "Hexagon", "HexagonISD::OP_BEGIN", "HexagonISD::OP_END", "\"Check for a non-legal type in this operation\\n\"", "\"Should not custom lower this!\"", "ISD::CONCAT_VECTORS", "ISD::INSERT_SUBVECTOR", "ISD::INSERT_VECTOR_ELT", "ISD::EXTRACT_SUBVECTOR", "ISD::EXTRACT_VECTOR_ELT", "ISD::B...

HexagonISelLowering19

LowerOperation

Hexagon

DSP

LLVM

12,198

443

1

[]

[ "<s>", "unsigned", "AMDGPUIntrinsicInfo", "::", "lookupName", "(", "const", "char", "*", "Name", ",", "unsigned", "Len", ")", "const", "{", "if", "(", "!", "StringRef", "(", "Name", ",", "Len", ")", ".", "startswith", "(", "\"llvm.\"", ")", ")", "return"...

[ "Look", "up", "target", "intrinsic", "by", "name", "." ]

[ "AMDGPU", "AMDGPU", "\"llvm.\"", "0", "AMDGPUIntrinsic::ID", "AMDGPUIntrinsic::ID", "Intrinsic::not_intrinsic", "\"AMDGPU\"", "AMDGPUIntrinsic::ID", "Intrinsic::not_intrinsic", "0" ]

AMDGPUIntrinsicInfo2

lookupName

AMDGPU

GPU

LLVM

12,199

78

1

[]