docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "static", "void", "add_attribute", "(", "const", "char", "", "mode", ",", "tree", "", "attributes", ")", "{", "size_t", "len", "=", "strlen", "(", "mode", ")", ";", "tree", "value", "=", "build_string", "(", "len", ",", "mode", ")", ";", "TR...	[ "Add", "attribute", "NAME", "to", "ATTRS", "." ]	[ "arm", "\"target\"" ]	arm	add_attribute	arm	CPU	GCC	12,200	72	1	[]
[ "<s>", "void", "addExpr", "(", "MCInst", "&", "Inst", ",", "const", "MCExpr", "*", "Expr", ")", "const", "{", "if", "(", "!", "Expr", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "0", ")", ")", ";", "else", "if", "(", ...	[ "Add", "a", "new", "MCExpr", "operand", "." ]	[ "ARM", "0" ]	ARMAsmParser (2)2	addExpr	ARM	CPU	LLVM	12,201	77	1	[]
[ "<s>", "static", "void", "arc_init", "(", "void", ")", "{", "if", "(", "TARGET_V2", ")", "{", "if", "(", "TARGET_MPYW", "\|\|", "TARGET_MULTI", ")", "arc_multcost", "=", "COSTS_N_INSNS", "(", "1", ")", ";", "}", "if", "(", "arc_multcost", "<", "0", ")", ...	[ "Called", "by", "OVERRIDE_OPTIONS", "to", "initialize", "various", "things", "." ]	[ "arc", "1", "0", "4", "30", "3", "30", "4", "30", "\"-mno-mpy supported only for ARC700 or ARCv2\"", "\"-mno-dpfp-lrsr supported only with -mdpfp\"", "\"FPX fast and compact options cannot be specified together\"", "\"-mspfp_fast not available on ARC600 or ARC601\"", "\"No FPX/FPU mixing a...	arc7	arc_init	arc	MPU	GCC	12,202	376	1	[]
[ "<s>", "unsigned", "char", "AArch64Subtarget", "::", "ClassifyGlobalReference", "(", "const", "GlobalValue", "*", "GV", ",", "const", "TargetMachine", "&", "TM", ")", "const", "{", "if", "(", "TM", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Lar...	[ "ClassifyGlobalReference", "-", "Find", "the", "target", "operand", "flags", "that", "describe", "how", "a", "global", "value", "should", "be", "referenced", "for", "the", "current", "subtarget", "." ]	[ "AArch64", "AArch64", "AArch64II::MO_GOT", "AArch64II::MO_GOT", "AArch64II::MO_DLLIMPORT", "AArch64II::MO_GOT", "AArch64II::MO_COFFSTUB", "AArch64II::MO_GOT", "AArch64II::MO_GOT", "AArch64II::MO_NO_FLAG" ]	AArch64Subtarget10	ClassifyGlobalReference	AArch64	CPU	LLVM	12,203	134	1	[]
[ "<s>", "static", "const", "char", "", "shift_op", "(", "rtx", "op", ",", "HOST_WIDE_INT", "", "amountp", ")", "{", "const", "char", "*", "mnem", ";", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "op", ")", ";", "switch", "(", "code", ")", "{",...	[ "Ensure", "valid", "constant", "shifts", "and", "return", "the", "appropriate", "shift", "mnemonic", "for", "the", "operation", "code", ".", "The", "returned", "result", "should", "not", "be", "overwritten", ".", "OP", "is", "the", "rtx", "code", "of", "the"...	[ "arm", "1", "\"invalid shift operand\"", "32", "1", "\"ror\"", "1", "1", "1", "1", "\"invalid shift operand\"", "1", "\"invalid shift operand\"", "1", "0xFFFFFFFF", "1", "\"invalid shift operand\"", "\"invalid shift operand\"", "31", "31", "\"lsr\"", "32", "0" ]	arm4	shift_op	arm	CPU	GCC	12,204	308	1	[]
[ "<s>", "virtual", "const", "SystemZInstrInfo", "*", "getInstrInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]	[ "TargetInstrInfo", "getter", "." ]	[ "SystemZ", "SystemZ" ]	SystemZTargetMachine12	getInstrInfo	SystemZ	CPU	LLVM	12,205	14	1	[]
[ "<s>", "static", "void", "mn10300_function_arg_advance", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "c...	[ "Update", "the", "data", "in", "CUM", "to", "advance", "over", "an", "argument", "of", "mode", "MODE", "and", "data", "type", "TYPE", ".", "(", "TYPE", "is", "null", "for", "libcalls", "where", "that", "information", "may", "not", "be", "available", ".",...	[ "mn10300", "3", "3", "3", "3" ]	mn103004	mn10300_function_arg_advance	mn10300	MPU	GCC	12,206	62	1	[]
[ "<s>", "SDValue", "WebAssemblyTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVectorImpl...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "WebAssembly", "WebAssembly", "ISD::OutputArg", "1", "\"MVP WebAssembly can only return up to one value\"", "\"WebAssembly doesn't support non-C calling conventions\"", "4", "1", "WebAssemblyISD::RETURN", "MVT::Other", "ISD::OutputArg", "\"byval is not valid for return values\"", "\"nest is ...	WebAssemblyISelLowering12	LowerReturn	WebAssembly	Virtual ISA	LLVM	12,207	242	1	[]
[ "<s>", "const", "RISCVSubtarget", "*", "RISCVTargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "Attribute", "CPUAttr", "=", "F", ".", "getFnAttribute", "(", "\"target-cpu\"", ")", ";", "Attribute", "FSAttr", "=", ...	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "RISCV", "RISCV", "RISCV", "\"target-cpu\"", "\"target-features\"", "RISCV" ]	RISCVTargetMachine24	getSubtargetImpl	RISCV	CPU	LLVM	12,208	153	1	[]
[ "<s>", "void", "AMDGPUPassConfig", "::", "addCodeGenPrepare", "(", ")", "{", "TargetPassConfig", "::", "addCodeGenPrepare", "(", ")", ";", "if", "(", "EnableLoadStoreVectorizer", ")", "addPass", "(", "createLoadStoreVectorizerPass", "(", ")", ")", ";", "}", "</s>"...	[ "Add", "pass", "to", "prepare", "the", "LLVM", "IR", "for", "code", "generation", "." ]	[ "AMDGPU", "AMDGPU" ]	AMDGPUTargetMachine103	addCodeGenPrepare	AMDGPU	GPU	LLVM	12,209	25	1	[]
[ "<s>", "static", "rtx", "nios2_split_plus_large_constant", "(", "rtx", "op0", ",", "rtx", "op1", ")", "{", "rtx", "temp", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "op0", "=", "force_reg", "(", "Pmode", ",", "op0", ")", ";", "emit_insn", "(", "gen_rtx_...	[ "Split", "an", "RTX", "of", "the", "form", "(", "plus", "op0", "op1", ")", "where", "op1", "is", "a", "large", "constant", "into", "(", "set", "temp", "(", "high", "op1", ")", ")", "(", "set", "temp", "(", "plus", "op0", "temp", ")", ")", "(", ...	[ "nios2" ]	nios2	nios2_split_plus_large_constant	nios2	MPU	GCC	12,210	77	1	[]
[ "<s>", "int", "s390_single_part", "(", "rtx", "op", ",", "enum", "machine_mode", "mode", ",", "enum", "machine_mode", "part_mode", ",", "int", "def", ")", "{", "unsigned", "HOST_WIDE_INT", "value", "=", "0", ";", "int", "n_parts", "=", "GET_MODE_SIZE", "(", ...	[ "If", "OP", "is", "an", "integer", "constant", "of", "mode", "MODE", "with", "exactly", "one", "part", "of", "mode", "PART_MODE", "unequal", "to", "DEF", ",", "return", "the", "number", "of", "that", "part", ".", "Otherwise", ",", "return", "-1", "." ]	[ "s390", "0", "1", "1", "1", "1", "0", "0", "1", "1", "1", "1", "1" ]	s3903	s390_single_part	s390	MPU	GCC	12,211	165	1	[]
[ "<s>", "const", "uint16_t", "", "SNESRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "return", "CSR_Normal_SaveList", ";", "}", "</s>" ]	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "SNES", "SNES" ]	SNESRegisterInfo	getCalleeSavedRegs	SNES	DSP	LLVM	12,212	18	1	[]
[ "<s>", "unsigned", "AVRInstrInfo", "::", "getInstSizeInBytes", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "{", "const", ...	[ "Returns", "the", "size", "in", "bytes", "of", "the", "specified", "MachineInstr", ",", "or", "~0U", "when", "this", "function", "is", "not", "implemented", "by", "a", "target", "." ]	[ "AVR", "AVR", "0", "AVR", "AVR", "AVR", "AVR", "0" ]	AVRInstrInfo12	getInstSizeInBytes	AVR	MPU	LLVM	12,213	164	1	[]
[ "<s>", "bool", "AArch64CompressJumpTables", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MFIn", ")", "{", "bool", "Changed", "=", "false", ";", "MF", "=", "&", "MFIn", ";", "const", "auto", "&", "ST", "=", "MF", "->", "getSubtarget", "<", "A...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AArch64", "AArch64", "AArch64" ]	AArch64CompressJumpTables4	runOnMachineFunction	AArch64	CPU	LLVM	12,214	123	1	[]
[ "<s>", "static", "rtx", "loongarch_legitimize_address", "(", "rtx", "x", ",", "rtx", "oldx", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", ")", "{", "rtx", "base", ",", "addr", ";", "HOST_WIDE_INT", "offset", ";", "if", "(", "loongarch_tls_symbol_p", "(", "...	[ "This", "function", "is", "used", "to", "implement", "LEGITIMIZE_ADDRESS", ".", "If", "X", "can", "be", "legitimized", "in", "a", "way", "that", "the", "generic", "machinery", "might", "not", "expect", ",", "return", "a", "new", "address", ",", "otherwise", ...	[ "loongarch", "0" ]	loongarch1	loongarch_legitimize_address	loongarch	CPU	GCC	12,215	121	1	[]
[ "<s>", "const", "char", "", "avr_out_round", "(", "rtx_insn", "", "insn", "ATTRIBUTE_UNUSED", ",", "rtx", "", "xop", ",", "int", "", "plen", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "xop", "[", "0", "]", ")", ";", "machine_mode", "im...	[ "Output", "fixed-point", "rounding", ".", "XOP", "[", "0", "]", "=", "XOP", "[", "1", "]", "is", "the", "operand", "to", "round", ".", "XOP", "[", "2", "]", "is", "the", "rounding", "point", ",", "a", "CONST_INT", ".", "The", "function", "prints", ...	[ "avr", "0", "1", "2", "1", "2", "0", "0", "4", "1", "1", "0", "0", "0", "1", "1", "2", "\"rjmp 1f\"", "\"0:\"", "1", "0", "0", "0", "1", "2", "3", "\"1:\"", "0", "\"\"" ]	avr4	avr_out_round	avr	MPU	GCC	12,216	356	1	[]
[ "<s>", "void", "AMDGPUAsmPrinter", "::", "emitFunctionEntryLabel", "(", ")", "{", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", "&&", "isHsaAbiVersion3", "(", "getGlobalSTI", "(", ")", ")", ")", ...	[ "EmitFunctionEntryLabel", "-", "Emit", "the", "label", "that", "is", "the", "entrypoint", "for", "the", "function", "." ]	[ "AMDGPU", "AMDGPU", "SI", "SI", "128", "AMDGPU", "AMDGPU", "\":\"", "\"\"" ]	AMDGPUAsmPrinter50	emitFunctionEntryLabel	AMDGPU	GPU	LLVM	12,217	176	1	[]
[ "<s>", "void", "X86InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "Register", "DestReg", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", ...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "X86", "X86", "X86::TILERegClassID", "X86::TILELOADD", "X86::GR64_NOSPRegClass", "X86::MOV64ri", "64", "3", "X86::TILECFGRegClassID", "X86::PLDTILECFG", "16" ]	X86InstrInfo140	loadRegFromStackSlot	X86	CPU	LLVM	12,218	302	1	[]
[ "<s>", "EVT", "MipsTargetLowering", "::", "getOptimalMemOpType", "(", "const", "MemOp", "&", "Op", ",", "const", "AttributeList", "&", "FuncAttributes", ")", "const", "{", "if", "(", "Subtarget", ".", "hasMips64", "(", ")", ")", "return", "MVT", "::", "i64",...	[ "It", "returns", "EVT", ":", ":Other", "if", "the", "type", "should", "be", "determined", "using", "generic", "target-independent", "logic", "." ]	[ "Mips", "Mips", "Mips", "MVT::i64", "MVT::i32" ]	MipsISelLowering107	getOptimalMemOpType	Mips	CPU	LLVM	12,219	36	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"Mips Expand Pseudo\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "Mips", "\"Mips Expand Pseudo\"" ]	MipsExpandPseudo9	getPassName	Mips	CPU	LLVM	12,220	13	1	[]
[ "<s>", "void", "AMDGPUCallLowering", "::", "splitToValueTypes", "(", "MachineIRBuilder", "&", "B", ",", "const", "ArgInfo", "&", "OrigArg", ",", "unsigned", "OrigArgIdx", ",", "SmallVectorImpl", "<", "ArgInfo", ">", "&", "SplitArgs", ",", "const", "DataLayout", ...	[ "Break", "OrigArgInfo", "into", "one", "or", "more", "pieces", "the", "calling", "convention", "can", "process", ",", "returned", "in", "SplitArgs", "." ]	[ "AMDGPU", "AMDGPU", "SI", "SI", "4", "0", "0", "1", "\"expect only simple return values\"", "0", "1", "\"expect only simple return values\"", "0", "1", "8", "0" ]	AMDGPUCallLowering30	splitToValueTypes	AMDGPU	GPU	LLVM	12,221	497	1	[]
[ "<s>", "bool", "function_checker", "::", "require_immediate_lane_index", "(", "unsigned", "int", "rel_argno", ",", "unsigned", "int", "group_size", ")", "{", "unsigned", "int", "argno", "=", "m_base_arg", "+", "rel_argno", ";", "if", "(", "!", "argument_exists_p",...	[ "Check", "that", "argument", "REL_ARGNO", "is", "suitable", "for", "indexing", "argument", "REL_ARGNO", "-", "1", ",", "in", "groups", "of", "GROUP_SIZE", "elements", ".", "REL_ARGNO", "counts", "from", "the", "end", "of", "the", "predication", "arguments", "....	[ "aarch64", "128", "0", "1" ]	aarch64-sve-builtins	require_immediate_lane_index	aarch64	CPU	GCC	12,222	82	1	[]
[ "<s>", "bool", "X86AsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "SetupMachineFunction", "(", "MF", ")", ";", "if", "(", "Subtarget", "->", "isTargetCOFF", "(", ")", ")", "{", "const", "Function", "*", "F", "=", "M...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "X86", "X86", "\"\\t.def\\t \"", "\";\\t.scl\\t\"", "\";\\t.type\\t\"", "\";\\t.endef\\n\"" ]	X86AsmPrinter58	runOnMachineFunction	X86	CPU	LLVM	12,223	87	1	[]
[ "<s>", "const", "MCPhysReg", "*", "PPCTargetLowering", "::", "getScratchRegisters", "(", "CallingConv", "::", "ID", ")", "const", "{", "static", "const", "MCPhysReg", "ScratchRegs", "[", "]", "=", "{", "PPC", "::", "X12", ",", "PPC", "::", "LR8", ",", "PPC...	[ "Returns", "a", "0", "terminated", "array", "of", "registers", "that", "can", "be", "safely", "used", "as", "scratch", "registers", "." ]	[ "PowerPC", "PPC", "PPC::X12", "PPC::LR8", "PPC::CTR8", "0" ]	PPCISelLowering (2)2	getScratchRegisters	PowerPC	CPU	LLVM	12,224	40	1	[]
[ "<s>", "unsigned", "X86RegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "return...	[ "Debug", "information", "queries", "." ]	[ "X86", "X86" ]	X86RegisterInfo37	getFrameRegister	X86	CPU	LLVM	12,225	40	1	[]
[ "<s>", "bool", "PPCAsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpNo", ",", "unsigned", "AsmVariant", ",", "const", "char", "", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "ExtraCode", ...	[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]	[ "PowerPC", "PPC", "0", "1", "0", "0", "1", "1", "\"i\"" ]	PPCAsmPrinter1	PrintAsmOperand	PowerPC	CPU	LLVM	12,226	153	1	[]
[ "<s>", "virtual", "MVT", "getShiftAmountTy", "(", "EVT", "LHSTy", ")", "const", "{", "return", "MVT", "::", "i32", ";", "}", "</s>" ]	[ "Returns", "the", "type", "for", "the", "shift", "amount", "of", "a", "shift", "opcode", "." ]	[ "CellSPU", "MVT::i32" ]	SPUISelLowering	getShiftAmountTy	CellSPU	MPU	LLVM	12,227	15	1	[]
[ "<s>", "void", "HexagonInstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "O", ",", "unsigned", "RegNo", ")", "const", "{", "O", "<<", "getRegName", "(", "RegNo", ")", ";", "}", "</s>" ]	[ "Print", "the", "assembler", "register", "name", "." ]	[ "Hexagon", "Hexagon" ]	HexagonInstPrinter17	printRegName	Hexagon	DSP	LLVM	12,228	22	1	[]
[ "<s>", "static", "int", "s390_function_arg_size", "(", "enum", "machine_mode", "mode", ",", "tree", "type", ")", "{", "if", "(", "type", ")", "return", "int_size_in_bytes", "(", "type", ")", ";", "if", "(", "mode", "!=", "BLKmode", ")", "return", "GET_MODE...	[ "Return", "the", "size", "in", "bytes", "of", "a", "function", "argument", "of", "type", "TYPE", "and/or", "mode", "MODE", ".", "At", "least", "one", "of", "TYPE", "or", "MODE", "must", "be", "specified", "." ]	[ "s390" ]	s3903	s390_function_arg_size	s390	MPU	GCC	12,229	39	1	[]
[ "<s>", "void", "RISCVRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "&&",...	[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]	[ "RISCV", "RISCV", "0", "\"Unexpected non-zero SPAdj value\"", "RISCV", "RISCV", "1", "32", "\"Frame offsets outside of the signed 32-bit range not supported\"", "12", "32", "\"Int32 expected\"", "RISCV::GPRRegClass", "RISCV::ADD", "0", "1" ]	RISCVRegisterInfo11	eliminateFrameIndex	RISCV	CPU	LLVM	12,230	304	1	[]
[ "<s>", "void", "arm_print_tune_info", "(", "void", ")", "{", "asm_fprintf", "(", "asm_out_file", ",", "\"\\t@.tune parameters\\n\"", ")", ";", "asm_fprintf", "(", "asm_out_file", ",", "\"\\t\\t@constant_limit:\\t%d\\n\"", ",", "current_tune", "->", "constant_limit", ")"...	[ "This", "function", "is", "used", "to", "print", "CPU", "tuning", "information", "as", "comment", "in", "assembler", "file", ".", "Pointers", "are", "not", "printed", "for", "now", "." ]	[ "arm", "\"\\t@.tune parameters\\n\"", "\"\\t\\t@constant_limit:\\t%d\\n\"", "\"\\t\\t@max_insns_skipped:\\t%d\\n\"", "\"\\t\\t@num_prefetch_slots:\\t%d\\n\"", "\"\\t\\t@l1_cache_size:\\t%d\\n\"", "\"\\t\\t@l1_cache_line_size:\\t%d\\n\"", "\"\\t\\t@prefer_constant_pool:\\t%d\\n\"", "\"\\t\\t@branch_c...	arm4	arm_print_tune_info	arm	CPU	GCC	12,231	294	1	[]
[ "<s>", "std", "::", "pair", "<", "const", "TargetRegisterClass", "", ",", "uint8_t", ">", "X86TargetLowering", "::", "findRepresentativeClass", "(", "EVT", "VT", ")", "const", "{", "const", "TargetRegisterClass", "", "RRC", "=", "0", ";", "uint8_t", "Cost", ...	[ "Return", "the", "largest", "legal", "super-reg", "register", "class", "of", "the", "register", "class", "for", "the", "specified", "type", "and", "its", "associated", "``", "cost", "''", "." ]	[ "X86", "X86", "0", "1", "MVT::i8", "MVT::i16", "MVT::i32", "MVT::i64", "X86::GR64RegisterClass", "X86::GR32RegisterClass", "MVT::v8i8", "MVT::v4i16", "MVT::v2i32", "MVT::v1i64", "X86::VR64RegisterClass", "MVT::f32", "MVT::f64", "MVT::v16i8", "MVT::v8i16", "MVT::v4i32", "MVT::...	X86ISelLowering73	findRepresentativeClass	X86	CPU	LLVM	12,232	205	1	[]
[ "<s>", "static", "void", "seh_cfa_offset", "(", "FILE", "", "f", ",", "struct", "seh_frame_state", "", "seh", ",", "rtx", "pat", ")", "{", "rtx", "dest", ",", "src", ";", "HOST_WIDE_INT", "reg_offset", ";", "dest", "=", "SET_DEST", "(", "pat", ")", "...	[ "Process", "REG_CFA_OFFSET", "for", "SEH", "." ]	[ "i386", "0", "0", "1", "0" ]	winnt	seh_cfa_offset	i386	CPU	GCC	12,233	126	1	[]
[ "<s>", "void", "LEGInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*",...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "LEG", "LEG", "LEG::STR", "0" ]	LEGInstrInfo	storeRegToStackSlot	LEG	CPU	LLVM	12,234	76	1	[]
[ "<s>", "const", "char", "*", "SparcTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "0", ";", "case", "SPISD", "::", "CMPICC", ":", "return", "\"SPISD::CMPI...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "Sparc", "Sparc", "0", "SPISD::CMPICC", "\"SPISD::CMPICC\"", "SPISD::CMPFCC", "\"SPISD::CMPFCC\"", "SPISD::BRICC", "\"SPISD::BRICC\"", "SPISD::BRXCC", "\"SPISD::BRXCC\"", "SPISD::BRFCC", "\"SPISD::BRFCC\"", "SPISD::SELECT_ICC", "\"SPISD::SELECT_ICC\"", "SPISD::SELECT_XCC", "\"SPISD::...	SparcISelLowering101	getTargetNodeName	Sparc	CPU	LLVM	12,235	152	1	[]
[ "<s>", "bool", "AVRPassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "createAVRISelDag", "(", "getAVRTargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";", "addPass", "(", "createAVRFrameAnalyzerPass", "(", ")", ")", ";", "...	[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]	[ "AVR", "AVR", "AVR", "AVR", "AVR" ]	AVRTargetMachine	addInstSelector	AVR	MPU	LLVM	12,236	32	1	[]
[ "<s>", "InstructionCost", "RISCVTTIImpl", "::", "getIntImmCost", "(", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ",", "TTI", "::", "TargetCostKind", "CostKind", ")", "{", "assert", "(", "Ty", "->", "isIntegerTy", "(", ")", "&&", "\"getIntImmCost c...	[ "Calculate", "the", "cost", "of", "materializing", "a", "64-bit", "value", "." ]	[ "RISCV", "RISCV", "\"getIntImmCost can only estimate cost of materialising integers\"", "0", "RISCVMatInt::getIntMatCost" ]	RISCVTargetTransformInfo	getIntImmCost	RISCV	CPU	LLVM	12,237	75	1	[]
[ "<s>", "bool", "HexagonSubtarget", "::", "enableMachineScheduler", "(", ")", "const", "{", "if", "(", "DisableHexagonMISched", ".", "getNumOccurrences", "(", ")", ")", "return", "!", "DisableHexagonMISched", ";", "return", "true", ";", "}", "</s>" ]	[ "Enable", "the", "MachineScheduler", "pass", "for", "all", "X86", "subtargets", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]	HexagonSubtarget (2)	enableMachineScheduler	Hexagon	DSP	LLVM	12,238	24	1	[]
[ "<s>", "SDValue", "AlphaDAGToDAGISel", "::", "getGlobalBaseReg", "(", ")", "{", "unsigned", "GP", "=", "0", ";", "for", "(", "MachineRegisterInfo", "::", "livein_iterator", "ii", "=", "RegInfo", "->", "livein_begin", "(", ")", ",", "ee", "=", "RegInfo", "->"...	[ "getGlobalBaseReg", "-", "Return", "a", "virtual", "register", "initialized", "with", "the", "the", "global", "base", "register", "value", "." ]	[ "Alpha", "Alpha", "0", "Alpha::R29", "\"GOT PTR not in liveins\"", "MVT::i64" ]	AlphaISelDAGToDAG3	getGlobalBaseReg	Alpha	MPU	LLVM	12,239	92	1	[]
[ "<s>", "void", "WebAssemblyPassConfig", "::", "addIRPasses", "(", ")", "{", "if", "(", "TM", "->", "Options", ".", "ThreadModel", "==", "ThreadModel", "::", "Single", ")", "{", "addPass", "(", "createLowerAtomicPass", "(", ")", ")", ";", "addPass", "(", "n...	[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]	[ "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly" ]	WebAssemblyTargetMachine	addIRPasses	WebAssembly	Virtual ISA	LLVM	12,240	138	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"TVM Prepare For LiveIntervals\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "TVM", "\"TVM Prepare For LiveIntervals\"" ]	TVMPrepareForLiveIntervals	getPassName	TVM	Virtual ISA	LLVM	12,241	11	1	[]
[ "<s>", "void", "AMDGPUAsmBackend", "::", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ",", "bool", "IsPCRel", ")", "const", "{", "switch", "(", "(", "unsigned", ")", ...	[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU::fixup_si_sopp_br", "4", "4", "16", "\"branch size exceeds simm16\"", "\"Invalid fixup offset!\"", "0", "8", "0xff" ]	AMDGPUAsmBackend32	applyFixup	AMDGPU	GPU	LLVM	12,242	198	1	[]
[ "<s>", "static", "bool", "frv_regstate_conflict_p", "(", "regstate_t", "cond1", ",", "regstate_t", "cond2", ")", "{", "if", "(", "(", "cond1", "&", "REGSTATE_IF_EITHER", ")", "==", "0", "\|\|", "(", "cond2", "&", "REGSTATE_IF_EITHER", ")", "==", "0", ")", "r...	[ "Return", "true", "if", "something", "accessed", "under", "condition", "COND2", "can", "conflict", "with", "something", "written", "under", "condition", "COND1", "." ]	[ "frv", "0", "0", "0" ]	frv	frv_regstate_conflict_p	frv	VLIW	GCC	12,243	68	1	[]
[ "<s>", "bool", "TeakTargetLowering", "::", "shouldReduceLoadWidth", "(", "SDNode", "*", "Load", ",", "ISD", "::", "LoadExtType", "ExtTy", ",", "EVT", "NewVT", ")", "const", "{", "if", "(", "NewVT", ".", "getSizeInBits", "(", ")", "==", "8", ")", "return", ...	[ "Return", "true", "if", "we", "believe", "it", "is", "correct", "and", "profitable", "to", "reduce", "the", "load", "node", "to", "a", "smaller", "type", "." ]	[ "Teak", "Teak", "ISD::LoadExtType", "8" ]	TeakISelLowering	shouldReduceLoadWidth	Teak	DSP	LLVM	12,244	45	1	[]
[ "<s>", "TargetLowering", "::", "ConstraintWeight", "PPCTargetLowering", "::", "getSingleConstraintMatchWeight", "(", "AsmOperandInfo", "&", "info", ",", "const", "char", "*", "constraint", ")", "const", "{", "ConstraintWeight", "weight", "=", "CW_Invalid", ";", "Value...	[ "Examine", "constraint", "string", "and", "operand", "type", "and", "determine", "a", "weight", "value", "." ]	[ "PowerPC", "PPC", "\"wc\"", "1", "\"wa\"", "\"wd\"", "\"wf\"", "\"ws\"", "\"wi\"", "64" ]	PPCISelLowering (2)7	getSingleConstraintMatchWeight	PowerPC	CPU	LLVM	12,245	254	1	[]
[ "<s>", "void", "CSKYTargetStreamer", "::", "emitTargetAttributes", "(", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "}", "</s>" ]	[ "Emit", "the", "build", "attributes", "that", "only", "depend", "on", "the", "hardware", "that", "we", "expect", "." ]	[ "CSKY", "CSKY" ]	CSKYTargetStreamer	emitTargetAttributes	CSKY	CPU	LLVM	12,246	12	1	[]
[ "<s>", "void", "SystemZPassConfig", "::", "addPreSched2", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "&", "IfConverterID", ")", ";", "}", "</s>" ]	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "prolog-epilog", "insertion", "and", "before", "the", "second", "instruction", "scheduling", "pass", "." ]	[ "SystemZ", "SystemZ" ]	SystemZTargetMachine18	addPreSched2	SystemZ	CPU	LLVM	12,247	24	1	[]
[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"Hexagon Common GEP\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "Hexagon", "\"Hexagon Common GEP\"" ]	HexagonCommonGEP	getPassName	Hexagon	DSP	LLVM	12,248	13	1	[]
[ "<s>", "SDValue", "getAddr", "(", "NodeTy", "*", "N", ",", "SelectionDAG", "&", "DAG", ",", "bool", "IsLocal", "=", "true", ")", "const", "{", "SDLoc", "DL", "(", "N", ")", ";", "EVT", "Ty", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(",...	[ "Return", "the", "address", "accessed", "by", "this", "recipe", "." ]	[ "CSKY", "CSKYII::MO_None", "CSKYII::MO_GOTOFF", "CSKYII::MO_PLT32", "CSKYII::MO_GOT32", "CSKYISD::LOAD_ADDR", "ISD::ADD" ]	CSKYISelLowering1	getAddr	CSKY	CPU	LLVM	12,249	196	1	[]
[ "<s>", "static", "reg_class_t", "ix86_preferred_reload_class", "(", "rtx", "x", ",", "reg_class_t", "regclass", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "x", ")", ";", "if", "(", "regclass", "==", "NO_REGS", ")", "return", "NO_REGS", ";", "if"...	[ "Put", "float", "CONST_DOUBLE", "in", "the", "constant", "pool", "instead", "of", "fp", "regs", ".", "QImode", "must", "go", "into", "class", "Q_REGS", ".", "Narrow", "ALL_REGS", "to", "GENERAL_REGS", ".", "This", "supports", "allowing", "movsf", "and", "mov...	[ "i386", "0" ]	i3865	ix86_preferred_reload_class	i386	CPU	GCC	12,250	235	1	[]
[ "<s>", "void", "SIInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*",...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "AMDGPU", "SI", "SI", "SI", "4", "AMDGPU::SReg_32_XM0RegClass", "AMDGPU::M0", "\"SIInstrInfo::storeRegToStackSlot - Do not know how to\"", "\" spill register\"", "AMDGPU::KILL", "\"Only VGPR spilling expected\"", "0" ]	SIInstrInfo103	storeRegToStackSlot	AMDGPU	GPU	LLVM	12,251	440	1	[]
[ "<s>", "static", "bool", "mips_rtx_constant_in_small_data_p", "(", "machine_mode", "mode", ")", "{", "return", "(", "!", "TARGET_EMBEDDED_DATA", "&&", "TARGET_LOCAL_SDATA", "&&", "GET_MODE_SIZE", "(", "mode", ")", "<=", "mips_small_data_threshold", ")", ";", "}", "<...	[ "Return", "true", "if", "rtx", "constants", "of", "mode", "MODE", "should", "be", "put", "into", "a", "small", "data", "section", "." ]	[ "mips" ]	mips	mips_rtx_constant_in_small_data_p	mips	CPU	GCC	12,252	24	1	[]
[ "<s>", "static", "reg_class_t", "csky_preferred_reload_class", "(", "rtx", "x", ",", "reg_class_t", "rclass", ")", "{", "if", "(", "TARGET_HARD_FLOAT", "&&", "CONST_DOUBLE_P", "(", "x", ")", "&&", "(", "GET_MODE", "(", "x", ")", "==", "DFmode", "\|\|", "GET_MO...	[ "Implement", "TARGET_PREFERRED_RELOAD_CLASS", ".", "Given", "an", "rtx", "X", "being", "reloaded", "into", "a", "reg", "required", "to", "be", "in", "class", "CLASS", ",", "return", "the", "class", "of", "reg", "to", "actually", "use", ".", "In", "general", ...	[ "csky" ]	csky	csky_preferred_reload_class	csky	CPU	GCC	12,253	47	1	[]
[ "<s>", "static", "void", "emit_frame_store_1", "(", "rtx", "value", ",", "rtx", "base_reg", ",", "HOST_WIDE_INT", "frame_bias", ",", "HOST_WIDE_INT", "base_ofs", ",", "rtx", "frame_reg", ")", "{", "rtx", "addr", ",", "mem", ";", "rtx_insn", "*", "insn", ";",...	[ "Generates", "a", "store", "with", "the", "proper", "unwind", "info", "attached", ".", "VALUE", "is", "stored", "at", "BASE_REG+BASE_OFS", ".", "If", "FRAME_BIAS", "is", "nonzero", ",", "then", "BASE_REG", "contains", "SP+FRAME_BIAS", ",", "and", "that", "is",...	[ "alpha", "1" ]	alpha	emit_frame_store_1	alpha	MPU	GCC	12,254	118	1	[]
[ "<s>", "static", "rtx", "aarch64_speculation_safe_value", "(", "machine_mode", "mode", ",", "rtx", "result", ",", "rtx", "val", ",", "rtx", "failval", ")", "{", "if", "(", "!", "aarch64_track_speculation", ")", "return", "default_speculation_safe_value", "(", "mod...	[ "Override", "the", "default", "target", "speculation_safe_value", "." ]	[ "aarch64" ]	aarch64	aarch64_speculation_safe_value	aarch64	CPU	GCC	12,255	88	1	[]
[ "<s>", "bool", "AArch64InstrInfo", "::", "isFunctionSafeToOutlineFrom", "(", "MachineFunction", "&", "MF", ",", "bool", "OutlineFromLinkOnceODRs", ")", "const", "{", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "if", "(", "!", ...	[ "Return", "true", "if", "the", "function", "can", "safely", "be", "outlined", "from", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64" ]	AArch64InstrInfo88	isFunctionSafeToOutlineFrom	AArch64	CPU	LLVM	12,256	75	1	[]
[ "<s>", "BitVector", "ARMBaseRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "ARMSubtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "ARMSubtarget", ">", "(", ")", ";", "const", "ARMFrameL...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "ARM", "ARM", "ARM", "ARM", "ARM", "ARM::SP", "ARM::PC", "ARM::FPSCR", "ARM::APSR_NZCV", "0", "ARM::GPRRegClass", "ARM::R0", "ARM::D31", "ARM::D16", "15", "\"Register list not consecutive!\"", "0", "16", "ARM::D16", "ARM::GPRPairRegClass", "ARM::ZR" ]	ARMBaseRegisterInfo91	getReservedRegs	ARM	CPU	LLVM	12,257	287	1	[]
[ "<s>", "void", "sparc_expand_prologue", "(", "void", ")", "{", "HOST_WIDE_INT", "size", ";", "rtx_insn", "*", "insn", ";", "sparc_leaf_function_p", "=", "optimize", ">", "0", "&&", "crtl", "->", "is_leaf", "&&", "only_leaf_regs_used", "(", ")", ";", "size", ...	[ "Expand", "the", "function", "prologue", ".", "The", "prologue", "is", "responsible", "for", "reserving", "storage", "for", "the", "frame", ",", "saving", "the", "call-saved", "registers", "and", "loading", "the", "PIC", "register", "if", "needed", "." ]	[ "sparc", "0", "0", "0", "4096", "8192", "4096", "1", "4096", "1", "1", "4096", "8192", "4096", "4096", "1", "0" ]	sparc4	sparc_expand_prologue	sparc	CPU	GCC	12,258	378	1	[]
[ "<s>", "void", "KudeyarInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "DebugLoc", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "...	[ "}", "Branch", "Analysis", "&", "Modification" ]	[ "Kudeyar", "Kudeyar", "Kudeyar::MOV_RR" ]	KudeyarInstrInfo	copyPhysReg	Kudeyar	CPU	LLVM	12,259	64	1	[]
[ "<s>", "bool", "SIInsertWaits", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "bool", "Changes", "=", "false", ";", "TII", "=", "static_cast", "<", "const", "SIInstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", "."...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AMDGPU", "SI", "SI", "SI", "SI", "0", "0", "AMDGPU::S_BARRIER", "AMDGPU::S_ENDPGM" ]	SIInsertWaits18	runOnMachineFunction	AMDGPU	GPU	LLVM	12,260	304	1	[]
[ "<s>", "bool", "OR1KRegisterInfo", "::", "requiresRegisterScavenging", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "true", ";", "}", "</s>" ]	[ "Returns", "true", "if", "the", "target", "requires", "(", "and", "can", "make", "use", "of", ")", "the", "register", "scavenger", "." ]	[ "OR1K", "OR1K" ]	OR1KRegisterInfo	requiresRegisterScavenging	OR1K	CPU	LLVM	12,261	16	1	[]
[ "<s>", "bool", "mips_emit_scc", "(", "enum", "rtx_code", "code", ",", "rtx", "target", ")", "{", "if", "(", "GET_MODE_CLASS", "(", "GET_MODE", "(", "cmp_operands", "[", "0", "]", ")", ")", "!=", "MODE_INT", ")", "return", "false", ";", "target", "=", "...	[ "Try", "comparing", "cmp_operands", "[", "0", "]", "and", "cmp_operands", "[", "1", "]", "using", "rtl", "code", "CODE", ".", "Store", "the", "result", "in", "TARGET", "and", "return", "true", "if", "successful", ".", "On", "64-bit", "targets", ",", "TAR...	[ "mips", "0", "0", "0", "1", "0", "0", "1" ]	mips3	mips_emit_scc	mips	CPU	GCC	12,262	107	1	[]
[ "<s>", "void", "X86AsmPrinter", "::", "emitStartOfAsmFile", "(", "Module", "&", "M", ")", "{", "const", "Triple", "&", "TT", "=", "TM", ".", "getTargetTriple", "(", ")", ";", "if", "(", "TT", ".", "isOSBinFormatELF", "(", ")", ")", "{", "unsigned", "Fe...	[ "This", "virtual", "method", "can", "be", "overridden", "by", "targets", "that", "want", "to", "emit", "something", "at", "the", "start", "of", "their", "file", "." ]	[ "X86", "X86", "0", "\"cf-protection-branch\"", "X86", "\"cf-protection-return\"", "X86", "\"CFProtection used on invalid architecture!\"", "\".note.gnu.property\"", "8", "4", "4", "4", "8", "4", "4", "8", "4", "4", "\"GNU\"", "4", "X86", "4", "4", "4", "8", "\"@fe...	X86AsmPrinter67	emitStartOfAsmFile	X86	CPU	LLVM	12,263	474	1	[]
[ "<s>", "bool", "PPCSubtarget", "::", "enablePostRAScheduler", "(", "CodeGenOpt", "::", "Level", "OptLevel", ",", "TargetSubtargetInfo", "::", "AntiDepBreakMode", "&", "Mode", ",", "RegClassVector", "&", "CriticalPathRCs", ")", "const", "{", "Mode", "=", "TargetSubta...	[ "True", "if", "the", "subtarget", "should", "run", "a", "scheduler", "after", "register", "allocation", "." ]	[ "PowerPC", "PPC", "PPC", "PPC::G8RCRegClass", "PPC::GPRCRegClass", "PPC::F8RCRegClass", "PPC::VRRCRegClass" ]	PPCSubtarget11	enablePostRAScheduler	PowerPC	CPU	LLVM	12,264	89	1	[]
[ "<s>", "bool", "WinEHStatePass", "::", "doInitialization", "(", "Module", "&", "M", ")", "{", "TheModule", "=", "&", "M", ";", "return", "false", ";", "}", "</s>" ]	[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]	[ "X86" ]	X86WinEHState1	doInitialization	X86	CPU	LLVM	12,265	19	1	[]
[ "<s>", "static", "bool", "compute_int_layout", "(", "int", "bitpos", ",", "assign_data_t", "", "data", ",", "int", "", "pnregs", ")", "{", "if", "(", "data", "->", "intoffset", "<", "0", ")", "return", "false", ";", "const", "int", "intoffset", "=", ...	[ "A", "subroutine", "of", "function_arg_record_value", ".", "Compute", "the", "number", "of", "integer", "registers", "to", "be", "assigned", "between", "PARMS-", ">", "intoffset", "and", "BITPOS", ".", "Return", "true", "if", "at", "least", "one", "integer", "...	[ "sparc", "0", "1", "0", "1", "0" ]	sparc	compute_int_layout	sparc	CPU	GCC	12,266	133	1	[]
[ "<s>", "BitVector", "SparcRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "const", "SparcSubtarget", "&", "Subtarget", "=", "MF", ".", "getSu...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "Sparc", "Sparc", "Sparc", "Sparc", "SP::G1", "SP::G2", "SP::G3", "SP::G4", "SP::G5", "SP::O6", "SP::I6", "SP::I7", "SP::G0", "SP::G6", "SP::G7", "SP::G0_G1", "SP::G2_G3", "SP::G4_G5", "SP::O6_O7", "SP::I6_I7", "SP::G6_G7", "0", "16", "SP::D16", "0", "31", "SP::AS...	SparcRegisterInfo10	getReservedRegs	Sparc	CPU	LLVM	12,267	306	1	[]
[ "<s>", "static", "int", "arm_cortex_m_branch_cost", "(", "bool", "speed_p", ",", "bool", "predictable_p", ")", "{", "return", "(", "TARGET_32BIT", "&&", "speed_p", ")", "?", "1", ":", "arm_default_branch_cost", "(", "speed_p", ",", "predictable_p", ")", ";", "...	[ "Thumb-2", "branches", "are", "relatively", "cheap", "on", "Cortex-M", "processors", "(", "``", "1", "+", "P", "cycles", "''", "on", "Cortex-M4", ",", "where", "P", "varies", "from", "1", "to", "3", "according", "to", "some", "criteria", ")", ",", "since...	[ "arm", "1" ]	arm	arm_cortex_m_branch_cost	arm	CPU	GCC	12,268	28	1	[]
[ "<s>", "void", "ARMTargetLowering", "::", "computeKnownBitsForTargetNode", "(", "const", "SDValue", "Op", ",", "KnownBits", "&", "Known", ",", "const", "APInt", "&", "DemandedElts", ",", "const", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", ")", "const"...	[ "Determine", "which", "of", "the", "bits", "specified", "in", "Mask", "are", "known", "to", "be", "either", "zero", "or", "one", "and", "return", "them", "in", "the", "KnownZero/KnownOne", "bitsets", "." ]	[ "ARM", "ARM", "ARMISD::ADDC", "ARMISD::ADDE", "ARMISD::SUBC", "ARMISD::SUBE", "0", "0", "1", "ARMISD::ADDE", "1", "ARMISD::CMOV", "0", "1", "1", "1", "ISD::INTRINSIC_W_CHAIN", "1", "Intrinsic::ID", "Intrinsic::ID", "Intrinsic::arm_ldaex", "Intrinsic::arm_ldrex", "ARMISD::...	ARMISelLowering106	computeKnownBitsForTargetNode	ARM	CPU	LLVM	12,269	400	1	[]
[ "<s>", "static", "int", "s390_adjust_priority", "(", "rtx_insn", "*", "insn", ",", "int", "priority", ")", "{", "if", "(", "!", "INSN_P", "(", "insn", ")", ")", "return", "priority", ";", "if", "(", "s390_tune", "!=", "PROCESSOR_2084_Z990", "&&", "s390_tun...	[ "A", "C", "statement", "(", "sans", "semicolon", ")", "to", "update", "the", "integer", "scheduling", "priority", "INSN_PRIORITY", "(", "INSN", ")", ".", "Reduce", "the", "priority", "to", "execute", "the", "INSN", "earlier", ",", "increase", "the", "priorit...	[ "s390", "3", "1" ]	s3904	s390_adjust_priority	s390	MPU	GCC	12,270	93	1	[]
[ "<s>", "bool", "AArch64TargetLowering", "::", "isFMAFasterThanFMulAndFAdd", "(", "const", "Function", "&", "F", ",", "Type", "*", "Ty", ")", "const", "{", "switch", "(", "Ty", "->", "getScalarType", "(", ")", "->", "getTypeID", "(", ")", ")", "{", "case", ...	[ "Return", "true", "if", "an", "FMA", "operation", "is", "faster", "than", "a", "pair", "of", "fmul", "and", "fadd", "instructions", "." ]	[ "AArch64", "AArch64" ]	AArch64ISelLowering (2)2	isFMAFasterThanFMulAndFAdd	AArch64	CPU	LLVM	12,271	49	1	[]
[ "<s>", "bool", "WebAssemblyMemIntrinsicResults", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "{", "dbgs", "(", ")", "<<", "\"******** Memory Intrinsic Results ******\\n\"", "<<", "\"******** Function: \"", "<<", "M...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "WebAssembly", "WebAssembly", "\"******** Memory Intrinsic Results ******\\n\"", "\"******** Function: \"", "WebAssembly", "WebAssembly", "\"MemIntrinsicResults expects liveness tracking\"", "\"Basic Block: \"", "WebAssembly::CALL_i32", "WebAssembly::CALL_i64" ]	WebAssemblyMemIntrinsicResults2	runOnMachineFunction	WebAssembly	Virtual ISA	LLVM	12,272	205	1	[]
[ "<s>", "bool", "SITargetLowering", "::", "isShuffleMaskLegal", "(", "ArrayRef", "<", "int", ">", ",", "EVT", ")", "const", "{", "return", "false", ";", "}", "</s>" ]	[ "Targets", "can", "use", "this", "to", "indicate", "that", "they", "only", "support", "some", "VECTOR_SHUFFLE", "operations", ",", "those", "with", "specific", "masks", "." ]	[ "AMDGPU", "SI" ]	SIISelLowering (2)3	isShuffleMaskLegal	AMDGPU	GPU	LLVM	12,273	18	1	[]
[ "<s>", "bool", "PPCTargetLowering", "::", "isFPExtFree", "(", "EVT", "DestVT", ",", "EVT", "SrcVT", ")", "const", "{", "assert", "(", "DestVT", ".", "isFloatingPoint", "(", ")", "&&", "SrcVT", ".", "isFloatingPoint", "(", ")", "&&", "\"invalid fpext types\"", ...	[ "Return", "true", "if", "an", "fpext", "operation", "is", "free", "(", "for", "instance", ",", "because", "single-precision", "floating-point", "numbers", "are", "implicitly", "extended", "to", "double-precision", ")", "." ]	[ "PowerPC", "PPC", "\"invalid fpext types\"", "MVT::f128" ]	PPCISelLowering (2)7	isFPExtFree	PowerPC	CPU	LLVM	12,274	45	1	[]
[ "<s>", "static", "reg_class_t", "m32c_preferred_output_reload_class", "(", "rtx", "x", ",", "reg_class_t", "rclass", ")", "{", "return", "m32c_preferred_reload_class", "(", "x", ",", "rclass", ")", ";", "}", "</s>" ]	[ "Implements", "PREFERRED_OUTPUT_RELOAD_CLASS", "." ]	[ "m32c" ]	m32c	m32c_preferred_output_reload_class	m32c	MPU	GCC	12,275	20	1	[]
[ "<s>", "BitVector", "X86RegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getTarge...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "X86", "X86", "X86::RSP", "X86::RIP", "X86::RBP", "\"Stack realignment in presence of dynamic allocas is not supported with\"", "\"this calling convention.\"", "X86::CS", "X86::SS", "X86::DS", "X86::ES", "X86::FS", "X86::GS", "0", "8", "X86::ST0", "X86::SIL", "X86::DIL", "X86::BP...	X86RegisterInfo21	getReservedRegs	X86	CPU	LLVM	12,276	501	1	[]
[ "<s>", "void", "ix86_split_fp_branch", "(", "enum", "rtx_code", "code", ",", "rtx", "op1", ",", "rtx", "op2", ",", "rtx", "target1", ",", "rtx", "target2", ",", "rtx", "tmp", ")", "{", "rtx", "condition", ";", "rtx", "i", ";", "if", "(", "target2", "...	[ "Split", "branch", "based", "on", "floating", "point", "condition", "." ]	[ "i386", "0" ]	i3864	ix86_split_fp_branch	i386	CPU	GCC	12,277	105	1	[]
[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "if", "(", "!", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "{", "initialize", "(", "MF", ")", ";", "}", "return", "removeLD", "(", "...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "BPF" ]	BPFMISimplifyPatchable	runOnMachineFunction	BPF	Virtual ISA	LLVM	12,278	34	1	[]
[ "<s>", "static", "bool", "expand_vec_perm_pshufb2", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "rtx", "rperm", "[", "2", "]", "[", "16", "]", ",", "vperm", ",", "l", ",", "h", ",", "op", ",", "m128", ";", "unsigned", "int", "i", ",", "...	[ "A", "subroutine", "of", "expand_vec_perm_even_odd_1", ".", "Implement", "the", "double-word", "permutation", "with", "two", "pshufb", "insns", "and", "an", "ior", ".", "We", "should", "have", "already", "failed", "all", "two", "instruction", "sequences", "." ]	[ "i386", "2", "16", "16", "128", "0", "0", "1", "16", "0", "16", "1" ]	i3864	expand_vec_perm_pshufb2	i386	CPU	GCC	12,279	368	1	[]
[ "<s>", "void", "HexagonInstPrinter", "::", "printInst", "(", "const", "HexagonMCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ")", "{", "const", "char", "packetPadding", "[", "]", "=", "\" \"", ";", "const", "char", "startPa...	[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "\" \"", "Hexagon::ENDLOOP0", "\"Loop end must also end the packet\"", "Hexagon", "Hexagon::NOP" ]	HexagonInstPrinter20	printInst	Hexagon	DSP	LLVM	12,280	178	1	[]
[ "<s>", "bool", "ARM64FastISel", "::", "isTypeLegal", "(", "Type", "*", "Ty", ",", "MVT", "&", "VT", ")", "{", "EVT", "evt", "=", "TLI", ".", "getValueType", "(", "Ty", ",", "true", ")", ";", "if", "(", "evt", "==", "MVT", "::", "Other", "\|\|", "!"...	[ "Return", "true", "if", "this", "type", "is", "legal", "." ]	[ "ARM64", "ARM64", "MVT::Other" ]	ARM64FastISel	isTypeLegal	ARM64	CPU	LLVM	12,281	61	1	[]
[ "<s>", "static", "void", "cygwin_d_register_target_info", "(", "void", ")", "{", "const", "struct", "d_target_info_spec", "handlers", "[", "]", "=", "{", "{", "\"objectFormat\"", ",", "cygwin_d_handle_target_object_format", "}", ",", "{", "NULL", ",", "NULL", "}",...	[ "Implement", "TARGET_D_REGISTER_OS_TARGET_INFO", "for", "Cygwin", "targets", "." ]	[ "i386", "\"objectFormat\"" ]	cygwin-d	cygwin_d_register_target_info	i386	CPU	GCC	12,282	35	1	[]
[ "<s>", "static", "int", "push_data_area", "(", "v850_data_area", "data_area", ")", "{", "data_area_stack_element", "", "elem", ";", "elem", "=", "(", "data_area_stack_element", "", ")", "xmalloc", "(", "sizeof", "(", "*", "elem", ")", ")", ";", "if", "(", ...	[ "Push", "a", "data", "area", "onto", "the", "stack", "." ]	[ "v850", "0", "1" ]	v850-c	push_data_area	v850	MPU	GCC	12,283	56	1	[]
[ "<s>", "bool", "PPCInstrInfo", "::", "isReallyTriviallyReMaterializable", "(", "const", "MachineInstr", "&", "MI", ",", "AliasAnalysis", "*", "AA", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable"...	[ "For", "instructions", "with", "opcodes", "for", "which", "the", "M_REMATERIALIZABLE", "flag", "is", "set", ",", "this", "hook", "lets", "the", "target", "specify", "whether", "the", "instruction", "is", "actually", "trivially", "rematerializable", ",", "taking", ...	[ "PowerPC", "PPC", "\"Unknown rematerializable operation!\"", "PPC::LI", "PPC::LI8", "PPC::PLI", "PPC::PLI8", "PPC::LIS", "PPC::LIS8", "PPC::ADDIStocHA", "PPC::ADDIStocHA8", "PPC::ADDItocL", "PPC::LOAD_STACK_GUARD", "PPC::XXLXORz", "PPC::XXLXORspz", "PPC::XXLXORdpz", "PPC::XXLEQVOnes"...	PPCInstrInfo	isReallyTriviallyReMaterializable	PowerPC	CPU	LLVM	12,284	172	1	[]
[ "<s>", "AArch64Subtarget", "::", "AArch64Subtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "TargetMachine", "&", "TM", ",", "bool", "LittleEndian", ...	[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64", "AArch64::GPR64commonRegClass", "AArch64::GPR64commonRegClass", "AArch64::isX18ReservedByDefault", "18", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64" ]	AArch64Subtarget3	AArch64Subtarget	AArch64	CPU	LLVM	12,285	201	1	[]
[ "<s>", "void", "MipsMCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "MCIn...	[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]	[ "Mips", "Mips", "Mips::DSLL", "Mips::DSRL", "Mips::DSRA", "Mips::DROTR", "Mips::DSLL_MM64R6", "Mips::DSRL_MM64R6", "Mips::DSRA_MM64R6", "Mips::DROTR_MM64R6", "Mips::BEQC", "Mips::BNEC", "Mips::BEQC64", "Mips::BNEC64", "Mips::BOVC", "Mips::BOVC_MMR6", "Mips::BNVC", "Mips::BNVC_MMR6"...	MipsMCCodeEmitter18	encodeInstruction	Mips	CPU	LLVM	12,286	385	1	[]
[ "<s>", "bool", "ARMTargetLowering", "::", "isLegalAddressingMode", "(", "const", "AddrMode", "&", "AM", ",", "const", "Type", "*", "Ty", ")", "const", "{", "EVT", "VT", "=", "getValueType", "(", "Ty", ",", "true", ")", ";", "if", "(", "!", "isLegalAddres...	[ "isLegalAddressingMode", "-", "Return", "true", "if", "the", "addressing", "mode", "represented", "by", "AM", "is", "legal", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]	[ "ARM", "ARM", "0", "1", "MVT::i1", "MVT::i8", "MVT::i32", "0", "1", "1", "MVT::i16", "MVT::i64", "2", "MVT::isVoid", "1" ]	ARMISelLowering109	isLegalAddressingMode	ARM	CPU	LLVM	12,287	244	1	[]
[ "<s>", "bool", "RISCVInstrInfo", "::", "isBranchOffsetInRange", "(", "unsigned", "BranchOp", ",", "int64_t", "BrOffset", ")", "const", "{", "unsigned", "XLen", "=", "STI", ".", "getXLen", "(", ")", ";", "switch", "(", "BranchOp", ")", "{", "default", ":", ...	[ "Determine", "if", "the", "branch", "target", "is", "in", "range", "." ]	[ "RI5CY", "RISCV", "\"Unexpected opcode!\"", "RISCV::BEQ", "RISCV::BNE", "RISCV::BLT", "RISCV::BGE", "RISCV::BLTU", "RISCV::BGEU", "RISCV::P_BEQIMM", "RISCV::P_BNEIMM", "13", "RISCV::JAL", "RISCV::PseudoBR", "21", "RISCV::PseudoJump", "32", "0x800" ]	RISCVInstrInfo	isBranchOffsetInRange	RI5CY	CPU	LLVM	12,288	122	1	[]
[ "<s>", "void", "SparcFrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ",", "Saved...	[ "This", "method", "determines", "which", "of", "the", "registers", "reported", "by", "TargetRegisterInfo", ":", ":getCalleeSavedRegs", "(", ")", "should", "actually", "get", "saved", "." ]	[ "Sparc", "Sparc", "Sparc", "Sparc" ]	SparcFrameLowering (2)	determineCalleeSaves	Sparc	CPU	LLVM	12,289	68	1	[]
[ "<s>", "bool", "SIRegisterInfo", "::", "canRealignStack", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "SIMachineFunctionInfo", "*", "Info", "=", "MF", ".", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", ";", "if", "(", "I...	[ "True", "if", "the", "stack", "can", "be", "realigned", "for", "the", "target", "." ]	[ "AMDGPU", "SI", "SI", "SI" ]	SIRegisterInfo10	canRealignStack	AMDGPU	GPU	LLVM	12,290	46	1	[]
[ "<s>", "const", "char", "", "output_reload_insisf", "(", "rtx", "", "op", ",", "rtx", "clobber_reg", ",", "int", "*", "len", ")", "{", "if", "(", "AVR_HAVE_MOVW", "&&", "!", "test_hard_reg_class", "(", "LD_REGS", ",", "op", "[", "0", "]", ")", "&&", ...	[ "Reload", "a", "SI", "or", "SF", "compile", "time", "constant", "OP", "[", "1", "]", "into", "the", "register", "OP", "[", "0", "]", ".", "CLOBBER_REG", "is", "a", "QI", "clobber", "reg", "needed", "to", "move", "vast", "majority", "of", "consts", "i...	[ "avr", "0", "1", "1", "1", "4", "\"mov %A0,__zero_reg__\"", "\"mov %B0,__zero_reg__\"", "\"movw %C0,%A0\"", "0", "3", "3", "\"\"", "\"\"" ]	avr	output_reload_insisf	avr	MPU	GCC	12,291	156	1	[]
[ "<s>", "bool", "AArch64TargetLowering", "::", "isVectorLoadExtDesirable", "(", "SDValue", "ExtVal", ")", "const", "{", "return", "ExtVal", ".", "getValueType", "(", ")", ".", "isScalableVector", "(", ")", ";", "}", "</s>" ]	[ "Return", "true", "if", "folding", "a", "vector", "load", "into", "ExtVal", "(", "a", "sign", ",", "zero", ",", "or", "any", "extend", "node", ")", "is", "profitable", "." ]	[ "AArch64", "AArch64" ]	AArch64ISelLowering (2)3	isVectorLoadExtDesirable	AArch64	CPU	LLVM	12,292	22	1	[]
[ "<s>", "void", "NyuziAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "MachineBasicBlock", "::", "const_instr_iterator", "I", "=", "MI", "->", "getIterator", "(", ")", ";", "MachineBasicBlock", "::", "const_instr_iterator", ...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "Nyuzi", "Nyuzi" ]	NyuziAsmPrinter	EmitInstruction	Nyuzi	GPU	LLVM	12,293	77	1	[]
[ "<s>", "SDNode", "", "HexagonDAGToDAGISel", "::", "Select", "(", "SDNode", "", "N", ")", "{", "if", "(", "N", "->", "isMachineOpcode", "(", ")", ")", "return", "NULL", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "case", "ISD", ...	[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]	[ "Hexagon", "Hexagon", "ISD::Constant", "ISD::ADD", "ISD::SHL", "ISD::LOAD", "ISD::STORE", "ISD::SELECT", "ISD::TRUNCATE", "ISD::MUL", "ISD::ZERO_EXTEND", "ISD::INTRINSIC_WO_CHAIN" ]	HexagonISelDAGToDAG42	Select	Hexagon	DSP	LLVM	12,294	149	1	[]
[ "<s>", "virtual", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "addRequired", "<", "DominatorTreeWrapperPass", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "DominatorTreeWrapperPass", ">", "(", ")", ";", "...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "Hexagon" ]	HexagonCommonGEP2	getAnalysisUsage	Hexagon	DSP	LLVM	12,295	72	1	[]
[ "<s>", "void", "MipsAsmPrinter", "::", "emitEndOfAsmFile", "(", "Module", "&", "M", ")", "{", "for", "(", "std", "::", "map", "<", "const", "char", "", ",", "const", "Mips16HardFloatInfo", "::", "FuncSignature", "", ">", "::", "const_iterator", "it", "="...	[ "This", "virtual", "method", "can", "be", "overridden", "by", "targets", "that", "want", "to", "emit", "something", "at", "the", "end", "of", "their", "file", "." ]	[ "Mips", "Mips", "Mips16HardFloatInfo::FuncSignature", "Mips16HardFloatInfo::FuncSignature" ]	MipsAsmPrinter	emitEndOfAsmFile	Mips	CPU	LLVM	12,296	92	1	[]
[ "<s>", "unsigned", "SIInstrInfo", "::", "getInstSizeInBytes", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "const", "MCInstrDesc", "&", "Desc", "=", "getMCOpcodeFromPseudo", "(", "...	[ "Returns", "the", "size", "in", "bytes", "of", "the", "specified", "MachineInstr", ",", "or", "~0U", "when", "this", "function", "is", "not", "implemented", "by", "a", "target", "." ]	[ "AMDGPU", "SI", "8", "4", "0", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "1", "4", "8", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "1", "4", "8", "4", "0", "0", "\"unable to find instruction size\"" ]	SIInstrInfo112	getInstSizeInBytes	AMDGPU	GPU	LLVM	12,297	270	1	[]
[ "<s>", "int", "neon_struct_mem_operand", "(", "rtx", "op", ")", "{", "rtx", "ind", ";", "if", "(", "!", "(", "reload_in_progress", "\|\|", "reload_completed", ")", "&&", "(", "reg_mentioned_p", "(", "frame_pointer_rtx", ",", "op", ")", "\|\|", "reg_mentioned_p", ...	[ "Return", "TRUE", "if", "OP", "is", "a", "mem", "suitable", "for", "loading/storing", "a", "Neon", "struct", "type", "." ]	[ "arm", "0", "0", "0", "0", "0", "1", "0", "0", "0" ]	arm	neon_struct_mem_operand	arm	CPU	GCC	12,298	201	1	[]
[ "<s>", "unsigned", "int", "compute_a_shift_length", "(", "rtx", "operands", "[", "3", "]", ",", "rtx_code", "code", ")", "{", "enum", "machine_mode", "mode", "=", "GET_MODE", "(", "operands", "[", "0", "]", ")", ";", "enum", "shift_type", "shift_type", ";"...	[ "Compute", "the", "length", "of", "a", "shift", "insn", "." ]	[ "h8300", "3", "0", "0", "2", "1", "4", "2", "2", "0", "0", "\"xor.l\"", "2", "2", "2", "2", "2", "1", "2", "3", "2", "3", "2", "3", "2" ]	h8300	compute_a_shift_length	h8300	MPU	GCC	12,299	484	1	[]

[ "<s>", "static", "void", "add_attribute", "(", "const", "char", "*", "mode", ",", "tree", "*", "attributes", ")", "{", "size_t", "len", "=", "strlen", "(", "mode", ")", ";", "tree", "value", "=", "build_string", "(", "len", ",", "mode", ")", ";", "TR...

[ "Add", "attribute", "NAME", "to", "ATTRS", "." ]

[ "arm", "\"target\"" ]

arm

add_attribute

arm

CPU

GCC

12,200

72

1

[]

[ "<s>", "void", "addExpr", "(", "MCInst", "&", "Inst", ",", "const", "MCExpr", "*", "Expr", ")", "const", "{", "if", "(", "!", "Expr", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "0", ")", ")", ";", "else", "if", "(", ...

[ "Add", "a", "new", "MCExpr", "operand", "." ]

[ "ARM", "0" ]

ARMAsmParser (2)2

addExpr

ARM

CPU

LLVM

12,201

77

1

[]

[ "<s>", "static", "void", "arc_init", "(", "void", ")", "{", "if", "(", "TARGET_V2", ")", "{", "if", "(", "TARGET_MPYW", "||", "TARGET_MULTI", ")", "arc_multcost", "=", "COSTS_N_INSNS", "(", "1", ")", ";", "}", "if", "(", "arc_multcost", "<", "0", ")", ...

[ "Called", "by", "OVERRIDE_OPTIONS", "to", "initialize", "various", "things", "." ]

[ "arc", "1", "0", "4", "30", "3", "30", "4", "30", "\"-mno-mpy supported only for ARC700 or ARCv2\"", "\"-mno-dpfp-lrsr supported only with -mdpfp\"", "\"FPX fast and compact options cannot be specified together\"", "\"-mspfp_fast not available on ARC600 or ARC601\"", "\"No FPX/FPU mixing a...

arc7

arc_init

arc

MPU

GCC

12,202

376

1

[]

[ "<s>", "unsigned", "char", "AArch64Subtarget", "::", "ClassifyGlobalReference", "(", "const", "GlobalValue", "*", "GV", ",", "const", "TargetMachine", "&", "TM", ")", "const", "{", "if", "(", "TM", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Lar...

[ "ClassifyGlobalReference", "-", "Find", "the", "target", "operand", "flags", "that", "describe", "how", "a", "global", "value", "should", "be", "referenced", "for", "the", "current", "subtarget", "." ]

[ "AArch64", "AArch64", "AArch64II::MO_GOT", "AArch64II::MO_GOT", "AArch64II::MO_DLLIMPORT", "AArch64II::MO_GOT", "AArch64II::MO_COFFSTUB", "AArch64II::MO_GOT", "AArch64II::MO_GOT", "AArch64II::MO_NO_FLAG" ]

AArch64Subtarget10

ClassifyGlobalReference

AArch64

CPU

LLVM

12,203

134

1

[]

[ "<s>", "static", "const", "char", "*", "shift_op", "(", "rtx", "op", ",", "HOST_WIDE_INT", "*", "amountp", ")", "{", "const", "char", "*", "mnem", ";", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "op", ")", ";", "switch", "(", "code", ")", "{",...

[ "Ensure", "valid", "constant", "shifts", "and", "return", "the", "appropriate", "shift", "mnemonic", "for", "the", "operation", "code", ".", "The", "returned", "result", "should", "not", "be", "overwritten", ".", "OP", "is", "the", "rtx", "code", "of", "the"...

[ "arm", "1", "\"invalid shift operand\"", "32", "1", "\"ror\"", "1", "1", "1", "1", "\"invalid shift operand\"", "1", "\"invalid shift operand\"", "1", "0xFFFFFFFF", "1", "\"invalid shift operand\"", "\"invalid shift operand\"", "31", "31", "\"lsr\"", "32", "0" ]

arm4

shift_op

arm

CPU

GCC

12,204

308

1

[]

[ "<s>", "virtual", "const", "SystemZInstrInfo", "*", "getInstrInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]

[ "TargetInstrInfo", "getter", "." ]

[ "SystemZ", "SystemZ" ]

SystemZTargetMachine12

getInstrInfo

SystemZ

CPU

LLVM

12,205

14

1

[]

[ "<s>", "static", "void", "mn10300_function_arg_advance", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "c...

[ "Update", "the", "data", "in", "CUM", "to", "advance", "over", "an", "argument", "of", "mode", "MODE", "and", "data", "type", "TYPE", ".", "(", "TYPE", "is", "null", "for", "libcalls", "where", "that", "information", "may", "not", "be", "available", ".",...

[ "mn10300", "3", "3", "3", "3" ]

mn103004

mn10300_function_arg_advance

mn10300

MPU

GCC

12,206

62

1

[]

[ "<s>", "SDValue", "WebAssemblyTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVectorImpl...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "WebAssembly", "WebAssembly", "ISD::OutputArg", "1", "\"MVP WebAssembly can only return up to one value\"", "\"WebAssembly doesn't support non-C calling conventions\"", "4", "1", "WebAssemblyISD::RETURN", "MVT::Other", "ISD::OutputArg", "\"byval is not valid for return values\"", "\"nest is ...

WebAssemblyISelLowering12

LowerReturn

WebAssembly

Virtual ISA

LLVM

12,207

242

1

[]

[ "<s>", "const", "RISCVSubtarget", "*", "RISCVTargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "Attribute", "CPUAttr", "=", "F", ".", "getFnAttribute", "(", "\"target-cpu\"", ")", ";", "Attribute", "FSAttr", "=", ...

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "RISCV", "RISCV", "RISCV", "\"target-cpu\"", "\"target-features\"", "RISCV" ]

RISCVTargetMachine24

getSubtargetImpl

RISCV

CPU

LLVM

12,208

153

1

[]

[ "<s>", "void", "AMDGPUPassConfig", "::", "addCodeGenPrepare", "(", ")", "{", "TargetPassConfig", "::", "addCodeGenPrepare", "(", ")", ";", "if", "(", "EnableLoadStoreVectorizer", ")", "addPass", "(", "createLoadStoreVectorizerPass", "(", ")", ")", ";", "}", "</s>"...

[ "Add", "pass", "to", "prepare", "the", "LLVM", "IR", "for", "code", "generation", "." ]

[ "AMDGPU", "AMDGPU" ]

AMDGPUTargetMachine103

addCodeGenPrepare

AMDGPU

GPU

LLVM

12,209

25

1

[]

[ "<s>", "static", "rtx", "nios2_split_plus_large_constant", "(", "rtx", "op0", ",", "rtx", "op1", ")", "{", "rtx", "temp", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "op0", "=", "force_reg", "(", "Pmode", ",", "op0", ")", ";", "emit_insn", "(", "gen_rtx_...

[ "Split", "an", "RTX", "of", "the", "form", "(", "plus", "op0", "op1", ")", "where", "op1", "is", "a", "large", "constant", "into", "(", "set", "temp", "(", "high", "op1", ")", ")", "(", "set", "temp", "(", "plus", "op0", "temp", ")", ")", "(", ...

[ "nios2" ]

nios2

nios2_split_plus_large_constant

nios2

MPU

GCC

12,210

77

1

[]

[ "<s>", "int", "s390_single_part", "(", "rtx", "op", ",", "enum", "machine_mode", "mode", ",", "enum", "machine_mode", "part_mode", ",", "int", "def", ")", "{", "unsigned", "HOST_WIDE_INT", "value", "=", "0", ";", "int", "n_parts", "=", "GET_MODE_SIZE", "(", ...

[ "If", "OP", "is", "an", "integer", "constant", "of", "mode", "MODE", "with", "exactly", "one", "part", "of", "mode", "PART_MODE", "unequal", "to", "DEF", ",", "return", "the", "number", "of", "that", "part", ".", "Otherwise", ",", "return", "-1", "." ]

[ "s390", "0", "1", "1", "1", "1", "0", "0", "1", "1", "1", "1", "1" ]

s3903

s390_single_part

s390

MPU

GCC

12,211

165

1

[]

[ "<s>", "const", "uint16_t", "*", "SNESRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "return", "CSR_Normal_SaveList", ";", "}", "</s>" ]

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "SNES", "SNES" ]

SNESRegisterInfo

getCalleeSavedRegs

SNES

DSP

LLVM

12,212

18

1

[]

[ "<s>", "unsigned", "AVRInstrInfo", "::", "getInstSizeInBytes", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "{", "const", ...

[ "Returns", "the", "size", "in", "bytes", "of", "the", "specified", "MachineInstr", ",", "or", "~0U", "when", "this", "function", "is", "not", "implemented", "by", "a", "target", "." ]

[ "AVR", "AVR", "0", "AVR", "AVR", "AVR", "AVR", "0" ]

AVRInstrInfo12

getInstSizeInBytes

AVR

MPU

LLVM

12,213

164

1

[]

[ "<s>", "bool", "AArch64CompressJumpTables", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MFIn", ")", "{", "bool", "Changed", "=", "false", ";", "MF", "=", "&", "MFIn", ";", "const", "auto", "&", "ST", "=", "MF", "->", "getSubtarget", "<", "A...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AArch64", "AArch64", "AArch64" ]

AArch64CompressJumpTables4

runOnMachineFunction

AArch64

CPU

LLVM

12,214

123

1

[]

[ "<s>", "static", "rtx", "loongarch_legitimize_address", "(", "rtx", "x", ",", "rtx", "oldx", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", ")", "{", "rtx", "base", ",", "addr", ";", "HOST_WIDE_INT", "offset", ";", "if", "(", "loongarch_tls_symbol_p", "(", "...

[ "This", "function", "is", "used", "to", "implement", "LEGITIMIZE_ADDRESS", ".", "If", "X", "can", "be", "legitimized", "in", "a", "way", "that", "the", "generic", "machinery", "might", "not", "expect", ",", "return", "a", "new", "address", ",", "otherwise", ...

[ "loongarch", "0" ]

loongarch1

loongarch_legitimize_address

loongarch

CPU

GCC

12,215

121

1

[]

[ "<s>", "const", "char", "*", "avr_out_round", "(", "rtx_insn", "*", "insn", "ATTRIBUTE_UNUSED", ",", "rtx", "*", "xop", ",", "int", "*", "plen", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "xop", "[", "0", "]", ")", ";", "machine_mode", "im...

[ "Output", "fixed-point", "rounding", ".", "XOP", "[", "0", "]", "=", "XOP", "[", "1", "]", "is", "the", "operand", "to", "round", ".", "XOP", "[", "2", "]", "is", "the", "rounding", "point", ",", "a", "CONST_INT", ".", "The", "function", "prints", ...

[ "avr", "0", "1", "2", "1", "2", "0", "0", "4", "1", "1", "0", "0", "0", "1", "1", "2", "\"rjmp 1f\"", "\"0:\"", "1", "0", "0", "0", "1", "2", "3", "\"1:\"", "0", "\"\"" ]

avr4

avr_out_round

avr

MPU

GCC

12,216

356

1

[]

[ "<s>", "void", "AMDGPUAsmPrinter", "::", "emitFunctionEntryLabel", "(", ")", "{", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", "&&", "isHsaAbiVersion3", "(", "getGlobalSTI", "(", ")", ")", ")", ...

[ "EmitFunctionEntryLabel", "-", "Emit", "the", "label", "that", "is", "the", "entrypoint", "for", "the", "function", "." ]

[ "AMDGPU", "AMDGPU", "SI", "SI", "128", "AMDGPU", "AMDGPU", "\":\"", "\"\"" ]

AMDGPUAsmPrinter50

emitFunctionEntryLabel

AMDGPU

GPU

LLVM

12,217

176

1

[]

[ "<s>", "void", "X86InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "Register", "DestReg", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", ...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "X86", "X86", "X86::TILERegClassID", "X86::TILELOADD", "X86::GR64_NOSPRegClass", "X86::MOV64ri", "64", "3", "X86::TILECFGRegClassID", "X86::PLDTILECFG", "16" ]

X86InstrInfo140

loadRegFromStackSlot

X86

CPU

LLVM

12,218

302

1

[]

[ "<s>", "EVT", "MipsTargetLowering", "::", "getOptimalMemOpType", "(", "const", "MemOp", "&", "Op", ",", "const", "AttributeList", "&", "FuncAttributes", ")", "const", "{", "if", "(", "Subtarget", ".", "hasMips64", "(", ")", ")", "return", "MVT", "::", "i64",...

[ "It", "returns", "EVT", ":", ":Other", "if", "the", "type", "should", "be", "determined", "using", "generic", "target-independent", "logic", "." ]

[ "Mips", "Mips", "Mips", "MVT::i64", "MVT::i32" ]

MipsISelLowering107

getOptimalMemOpType

Mips

CPU

LLVM

12,219

36

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"Mips Expand Pseudo\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "Mips", "\"Mips Expand Pseudo\"" ]

MipsExpandPseudo9

getPassName

Mips

CPU

LLVM

12,220

13

1

[]

[ "<s>", "void", "AMDGPUCallLowering", "::", "splitToValueTypes", "(", "MachineIRBuilder", "&", "B", ",", "const", "ArgInfo", "&", "OrigArg", ",", "unsigned", "OrigArgIdx", ",", "SmallVectorImpl", "<", "ArgInfo", ">", "&", "SplitArgs", ",", "const", "DataLayout", ...

[ "Break", "OrigArgInfo", "into", "one", "or", "more", "pieces", "the", "calling", "convention", "can", "process", ",", "returned", "in", "SplitArgs", "." ]

[ "AMDGPU", "AMDGPU", "SI", "SI", "4", "0", "0", "1", "\"expect only simple return values\"", "0", "1", "\"expect only simple return values\"", "0", "1", "8", "0" ]

AMDGPUCallLowering30

splitToValueTypes

AMDGPU

GPU

LLVM

12,221

497

1

[]

[ "<s>", "bool", "function_checker", "::", "require_immediate_lane_index", "(", "unsigned", "int", "rel_argno", ",", "unsigned", "int", "group_size", ")", "{", "unsigned", "int", "argno", "=", "m_base_arg", "+", "rel_argno", ";", "if", "(", "!", "argument_exists_p",...

[ "Check", "that", "argument", "REL_ARGNO", "is", "suitable", "for", "indexing", "argument", "REL_ARGNO", "-", "1", ",", "in", "groups", "of", "GROUP_SIZE", "elements", ".", "REL_ARGNO", "counts", "from", "the", "end", "of", "the", "predication", "arguments", "....

[ "aarch64", "128", "0", "1" ]

aarch64-sve-builtins

require_immediate_lane_index

aarch64

CPU

GCC

12,222

82

1

[]

[ "<s>", "bool", "X86AsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "SetupMachineFunction", "(", "MF", ")", ";", "if", "(", "Subtarget", "->", "isTargetCOFF", "(", ")", ")", "{", "const", "Function", "*", "F", "=", "M...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "X86", "X86", "\"\\t.def\\t \"", "\";\\t.scl\\t\"", "\";\\t.type\\t\"", "\";\\t.endef\\n\"" ]

X86AsmPrinter58

runOnMachineFunction

X86

CPU

LLVM

12,223

87

1

[]

[ "<s>", "const", "MCPhysReg", "*", "PPCTargetLowering", "::", "getScratchRegisters", "(", "CallingConv", "::", "ID", ")", "const", "{", "static", "const", "MCPhysReg", "ScratchRegs", "[", "]", "=", "{", "PPC", "::", "X12", ",", "PPC", "::", "LR8", ",", "PPC...

[ "Returns", "a", "0", "terminated", "array", "of", "registers", "that", "can", "be", "safely", "used", "as", "scratch", "registers", "." ]

[ "PowerPC", "PPC", "PPC::X12", "PPC::LR8", "PPC::CTR8", "0" ]

PPCISelLowering (2)2

getScratchRegisters

PowerPC

CPU

LLVM

12,224

40

1

[]

[ "<s>", "unsigned", "X86RegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "return...

[ "Debug", "information", "queries", "." ]

[ "X86", "X86" ]

X86RegisterInfo37

getFrameRegister

X86

CPU

LLVM

12,225

40

1

[]

[ "<s>", "bool", "PPCAsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "unsigned", "AsmVariant", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "ExtraCode", ...

[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]

[ "PowerPC", "PPC", "0", "1", "0", "0", "1", "1", "\"i\"" ]

PPCAsmPrinter1

PrintAsmOperand

PowerPC

CPU

LLVM

12,226

153

1

[]

[ "<s>", "virtual", "MVT", "getShiftAmountTy", "(", "EVT", "LHSTy", ")", "const", "{", "return", "MVT", "::", "i32", ";", "}", "</s>" ]

[ "Returns", "the", "type", "for", "the", "shift", "amount", "of", "a", "shift", "opcode", "." ]

[ "CellSPU", "MVT::i32" ]

SPUISelLowering

getShiftAmountTy

CellSPU

MPU

LLVM

12,227

15

1

[]

[ "<s>", "void", "HexagonInstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "O", ",", "unsigned", "RegNo", ")", "const", "{", "O", "<<", "getRegName", "(", "RegNo", ")", ";", "}", "</s>" ]

[ "Print", "the", "assembler", "register", "name", "." ]

[ "Hexagon", "Hexagon" ]

HexagonInstPrinter17

printRegName

Hexagon

DSP

LLVM

12,228

22

1

[]

[ "<s>", "static", "int", "s390_function_arg_size", "(", "enum", "machine_mode", "mode", ",", "tree", "type", ")", "{", "if", "(", "type", ")", "return", "int_size_in_bytes", "(", "type", ")", ";", "if", "(", "mode", "!=", "BLKmode", ")", "return", "GET_MODE...

[ "Return", "the", "size", "in", "bytes", "of", "a", "function", "argument", "of", "type", "TYPE", "and/or", "mode", "MODE", ".", "At", "least", "one", "of", "TYPE", "or", "MODE", "must", "be", "specified", "." ]

[ "s390" ]

s3903

s390_function_arg_size

s390

MPU

GCC

12,229

39

1

[]

[ "<s>", "void", "RISCVRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "&&",...

[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]

[ "RISCV", "RISCV", "0", "\"Unexpected non-zero SPAdj value\"", "RISCV", "RISCV", "1", "32", "\"Frame offsets outside of the signed 32-bit range not supported\"", "12", "32", "\"Int32 expected\"", "RISCV::GPRRegClass", "RISCV::ADD", "0", "1" ]

RISCVRegisterInfo11

eliminateFrameIndex

RISCV

CPU

LLVM

12,230

304

1

[]

[ "<s>", "void", "arm_print_tune_info", "(", "void", ")", "{", "asm_fprintf", "(", "asm_out_file", ",", "\"\\t@.tune parameters\\n\"", ")", ";", "asm_fprintf", "(", "asm_out_file", ",", "\"\\t\\t@constant_limit:\\t%d\\n\"", ",", "current_tune", "->", "constant_limit", ")"...

[ "This", "function", "is", "used", "to", "print", "CPU", "tuning", "information", "as", "comment", "in", "assembler", "file", ".", "Pointers", "are", "not", "printed", "for", "now", "." ]

[ "arm", "\"\\t@.tune parameters\\n\"", "\"\\t\\t@constant_limit:\\t%d\\n\"", "\"\\t\\t@max_insns_skipped:\\t%d\\n\"", "\"\\t\\t@num_prefetch_slots:\\t%d\\n\"", "\"\\t\\t@l1_cache_size:\\t%d\\n\"", "\"\\t\\t@l1_cache_line_size:\\t%d\\n\"", "\"\\t\\t@prefer_constant_pool:\\t%d\\n\"", "\"\\t\\t@branch_c...

arm4

arm_print_tune_info

arm

CPU

GCC

12,231

294

1

[]

[ "<s>", "std", "::", "pair", "<", "const", "TargetRegisterClass", "*", ",", "uint8_t", ">", "X86TargetLowering", "::", "findRepresentativeClass", "(", "EVT", "VT", ")", "const", "{", "const", "TargetRegisterClass", "*", "RRC", "=", "0", ";", "uint8_t", "Cost", ...

[ "Return", "the", "largest", "legal", "super-reg", "register", "class", "of", "the", "register", "class", "for", "the", "specified", "type", "and", "its", "associated", "``", "cost", "''", "." ]

[ "X86", "X86", "0", "1", "MVT::i8", "MVT::i16", "MVT::i32", "MVT::i64", "X86::GR64RegisterClass", "X86::GR32RegisterClass", "MVT::v8i8", "MVT::v4i16", "MVT::v2i32", "MVT::v1i64", "X86::VR64RegisterClass", "MVT::f32", "MVT::f64", "MVT::v16i8", "MVT::v8i16", "MVT::v4i32", "MVT::...

X86ISelLowering73

findRepresentativeClass

X86

CPU

LLVM

12,232

205

1

[]

[ "<s>", "static", "void", "seh_cfa_offset", "(", "FILE", "*", "f", ",", "struct", "seh_frame_state", "*", "seh", ",", "rtx", "pat", ")", "{", "rtx", "dest", ",", "src", ";", "HOST_WIDE_INT", "reg_offset", ";", "dest", "=", "SET_DEST", "(", "pat", ")", "...

[ "Process", "REG_CFA_OFFSET", "for", "SEH", "." ]

[ "i386", "0", "0", "1", "0" ]

winnt

seh_cfa_offset

i386

CPU

GCC

12,233

126

1

[]

[ "<s>", "void", "LEGInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*",...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "LEG", "LEG", "LEG::STR", "0" ]

LEGInstrInfo

storeRegToStackSlot

LEG

CPU

LLVM

12,234

76

1

[]

[ "<s>", "const", "char", "*", "SparcTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "0", ";", "case", "SPISD", "::", "CMPICC", ":", "return", "\"SPISD::CMPI...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "Sparc", "Sparc", "0", "SPISD::CMPICC", "\"SPISD::CMPICC\"", "SPISD::CMPFCC", "\"SPISD::CMPFCC\"", "SPISD::BRICC", "\"SPISD::BRICC\"", "SPISD::BRXCC", "\"SPISD::BRXCC\"", "SPISD::BRFCC", "\"SPISD::BRFCC\"", "SPISD::SELECT_ICC", "\"SPISD::SELECT_ICC\"", "SPISD::SELECT_XCC", "\"SPISD::...

SparcISelLowering101

getTargetNodeName

Sparc

CPU

LLVM

12,235

152

1

[]

[ "<s>", "bool", "AVRPassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "createAVRISelDag", "(", "getAVRTargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";", "addPass", "(", "createAVRFrameAnalyzerPass", "(", ")", ")", ";", "...

[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]

[ "AVR", "AVR", "AVR", "AVR", "AVR" ]

AVRTargetMachine

addInstSelector

AVR

MPU

LLVM

12,236

32

1

[]

[ "<s>", "InstructionCost", "RISCVTTIImpl", "::", "getIntImmCost", "(", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ",", "TTI", "::", "TargetCostKind", "CostKind", ")", "{", "assert", "(", "Ty", "->", "isIntegerTy", "(", ")", "&&", "\"getIntImmCost c...

[ "Calculate", "the", "cost", "of", "materializing", "a", "64-bit", "value", "." ]

[ "RISCV", "RISCV", "\"getIntImmCost can only estimate cost of materialising integers\"", "0", "RISCVMatInt::getIntMatCost" ]

RISCVTargetTransformInfo

getIntImmCost

RISCV

CPU

LLVM

12,237

75

1

[]

[ "<s>", "bool", "HexagonSubtarget", "::", "enableMachineScheduler", "(", ")", "const", "{", "if", "(", "DisableHexagonMISched", ".", "getNumOccurrences", "(", ")", ")", "return", "!", "DisableHexagonMISched", ";", "return", "true", ";", "}", "</s>" ]

[ "Enable", "the", "MachineScheduler", "pass", "for", "all", "X86", "subtargets", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]

HexagonSubtarget (2)

enableMachineScheduler

Hexagon

DSP

LLVM

12,238

24

1

[]

[ "<s>", "SDValue", "AlphaDAGToDAGISel", "::", "getGlobalBaseReg", "(", ")", "{", "unsigned", "GP", "=", "0", ";", "for", "(", "MachineRegisterInfo", "::", "livein_iterator", "ii", "=", "RegInfo", "->", "livein_begin", "(", ")", ",", "ee", "=", "RegInfo", "->"...

[ "getGlobalBaseReg", "-", "Return", "a", "virtual", "register", "initialized", "with", "the", "the", "global", "base", "register", "value", "." ]

[ "Alpha", "Alpha", "0", "Alpha::R29", "\"GOT PTR not in liveins\"", "MVT::i64" ]

AlphaISelDAGToDAG3

getGlobalBaseReg

Alpha

MPU

LLVM

12,239

92

1

[]

[ "<s>", "void", "WebAssemblyPassConfig", "::", "addIRPasses", "(", ")", "{", "if", "(", "TM", "->", "Options", ".", "ThreadModel", "==", "ThreadModel", "::", "Single", ")", "{", "addPass", "(", "createLowerAtomicPass", "(", ")", ")", ";", "addPass", "(", "n...

[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]

[ "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly" ]

WebAssemblyTargetMachine

addIRPasses

WebAssembly

Virtual ISA

LLVM

12,240

138

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"TVM Prepare For LiveIntervals\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "TVM", "\"TVM Prepare For LiveIntervals\"" ]

TVMPrepareForLiveIntervals

getPassName

TVM

Virtual ISA

LLVM

12,241

11

1

[]

[ "<s>", "void", "AMDGPUAsmBackend", "::", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ",", "bool", "IsPCRel", ")", "const", "{", "switch", "(", "(", "unsigned", ")", ...

[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU::fixup_si_sopp_br", "4", "4", "16", "\"branch size exceeds simm16\"", "\"Invalid fixup offset!\"", "0", "8", "0xff" ]

AMDGPUAsmBackend32

applyFixup

AMDGPU

GPU

LLVM

12,242

198

1

[]

[ "<s>", "static", "bool", "frv_regstate_conflict_p", "(", "regstate_t", "cond1", ",", "regstate_t", "cond2", ")", "{", "if", "(", "(", "cond1", "&", "REGSTATE_IF_EITHER", ")", "==", "0", "||", "(", "cond2", "&", "REGSTATE_IF_EITHER", ")", "==", "0", ")", "r...

[ "Return", "true", "if", "something", "accessed", "under", "condition", "COND2", "can", "conflict", "with", "something", "written", "under", "condition", "COND1", "." ]

[ "frv", "0", "0", "0" ]

frv

frv_regstate_conflict_p

frv

VLIW

GCC

12,243

68

1

[]

[ "<s>", "bool", "TeakTargetLowering", "::", "shouldReduceLoadWidth", "(", "SDNode", "*", "Load", ",", "ISD", "::", "LoadExtType", "ExtTy", ",", "EVT", "NewVT", ")", "const", "{", "if", "(", "NewVT", ".", "getSizeInBits", "(", ")", "==", "8", ")", "return", ...

[ "Return", "true", "if", "we", "believe", "it", "is", "correct", "and", "profitable", "to", "reduce", "the", "load", "node", "to", "a", "smaller", "type", "." ]

[ "Teak", "Teak", "ISD::LoadExtType", "8" ]

TeakISelLowering

shouldReduceLoadWidth

Teak

DSP

LLVM

12,244

45

1

[]

[ "<s>", "TargetLowering", "::", "ConstraintWeight", "PPCTargetLowering", "::", "getSingleConstraintMatchWeight", "(", "AsmOperandInfo", "&", "info", ",", "const", "char", "*", "constraint", ")", "const", "{", "ConstraintWeight", "weight", "=", "CW_Invalid", ";", "Value...

[ "Examine", "constraint", "string", "and", "operand", "type", "and", "determine", "a", "weight", "value", "." ]

[ "PowerPC", "PPC", "\"wc\"", "1", "\"wa\"", "\"wd\"", "\"wf\"", "\"ws\"", "\"wi\"", "64" ]

PPCISelLowering (2)7

getSingleConstraintMatchWeight

PowerPC

CPU

LLVM

12,245

254

1

[]

[ "<s>", "void", "CSKYTargetStreamer", "::", "emitTargetAttributes", "(", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "}", "</s>" ]

[ "Emit", "the", "build", "attributes", "that", "only", "depend", "on", "the", "hardware", "that", "we", "expect", "." ]

[ "CSKY", "CSKY" ]

CSKYTargetStreamer

emitTargetAttributes

CSKY

CPU

LLVM

12,246

12

1

[]

[ "<s>", "void", "SystemZPassConfig", "::", "addPreSched2", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "&", "IfConverterID", ")", ";", "}", "</s>" ]

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "prolog-epilog", "insertion", "and", "before", "the", "second", "instruction", "scheduling", "pass", "." ]

[ "SystemZ", "SystemZ" ]

SystemZTargetMachine18

addPreSched2

SystemZ

CPU

LLVM

12,247

24

1

[]

[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"Hexagon Common GEP\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "Hexagon", "\"Hexagon Common GEP\"" ]

HexagonCommonGEP

getPassName

Hexagon

DSP

LLVM

12,248

13

1

[]

[ "<s>", "SDValue", "getAddr", "(", "NodeTy", "*", "N", ",", "SelectionDAG", "&", "DAG", ",", "bool", "IsLocal", "=", "true", ")", "const", "{", "SDLoc", "DL", "(", "N", ")", ";", "EVT", "Ty", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(",...

[ "Return", "the", "address", "accessed", "by", "this", "recipe", "." ]

[ "CSKY", "CSKYII::MO_None", "CSKYII::MO_GOTOFF", "CSKYII::MO_PLT32", "CSKYII::MO_GOT32", "CSKYISD::LOAD_ADDR", "ISD::ADD" ]

CSKYISelLowering1

getAddr

CSKY

CPU

LLVM

12,249

196

1

[]

[ "<s>", "static", "reg_class_t", "ix86_preferred_reload_class", "(", "rtx", "x", ",", "reg_class_t", "regclass", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "x", ")", ";", "if", "(", "regclass", "==", "NO_REGS", ")", "return", "NO_REGS", ";", "if"...

[ "Put", "float", "CONST_DOUBLE", "in", "the", "constant", "pool", "instead", "of", "fp", "regs", ".", "QImode", "must", "go", "into", "class", "Q_REGS", ".", "Narrow", "ALL_REGS", "to", "GENERAL_REGS", ".", "This", "supports", "allowing", "movsf", "and", "mov...

[ "i386", "0" ]

i3865

ix86_preferred_reload_class

i386

CPU

GCC

12,250

235

1

[]

[ "<s>", "void", "SIInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*",...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "AMDGPU", "SI", "SI", "SI", "4", "AMDGPU::SReg_32_XM0RegClass", "AMDGPU::M0", "\"SIInstrInfo::storeRegToStackSlot - Do not know how to\"", "\" spill register\"", "AMDGPU::KILL", "\"Only VGPR spilling expected\"", "0" ]

SIInstrInfo103

storeRegToStackSlot

AMDGPU

GPU

LLVM

12,251

440

1

[]

[ "<s>", "static", "bool", "mips_rtx_constant_in_small_data_p", "(", "machine_mode", "mode", ")", "{", "return", "(", "!", "TARGET_EMBEDDED_DATA", "&&", "TARGET_LOCAL_SDATA", "&&", "GET_MODE_SIZE", "(", "mode", ")", "<=", "mips_small_data_threshold", ")", ";", "}", "<...

[ "Return", "true", "if", "rtx", "constants", "of", "mode", "MODE", "should", "be", "put", "into", "a", "small", "data", "section", "." ]

[ "mips" ]

mips

mips_rtx_constant_in_small_data_p

mips

CPU

GCC

12,252

24

1

[]

[ "<s>", "static", "reg_class_t", "csky_preferred_reload_class", "(", "rtx", "x", ",", "reg_class_t", "rclass", ")", "{", "if", "(", "TARGET_HARD_FLOAT", "&&", "CONST_DOUBLE_P", "(", "x", ")", "&&", "(", "GET_MODE", "(", "x", ")", "==", "DFmode", "||", "GET_MO...

[ "Implement", "TARGET_PREFERRED_RELOAD_CLASS", ".", "Given", "an", "rtx", "X", "being", "reloaded", "into", "a", "reg", "required", "to", "be", "in", "class", "CLASS", ",", "return", "the", "class", "of", "reg", "to", "actually", "use", ".", "In", "general", ...

[ "csky" ]

csky

csky_preferred_reload_class

csky

CPU

GCC

12,253

47

1

[]

[ "<s>", "static", "void", "emit_frame_store_1", "(", "rtx", "value", ",", "rtx", "base_reg", ",", "HOST_WIDE_INT", "frame_bias", ",", "HOST_WIDE_INT", "base_ofs", ",", "rtx", "frame_reg", ")", "{", "rtx", "addr", ",", "mem", ";", "rtx_insn", "*", "insn", ";",...

[ "Generates", "a", "store", "with", "the", "proper", "unwind", "info", "attached", ".", "VALUE", "is", "stored", "at", "BASE_REG+BASE_OFS", ".", "If", "FRAME_BIAS", "is", "nonzero", ",", "then", "BASE_REG", "contains", "SP+FRAME_BIAS", ",", "and", "that", "is",...

[ "alpha", "1" ]

alpha

emit_frame_store_1

alpha

MPU

GCC

12,254

118

1

[]

[ "<s>", "static", "rtx", "aarch64_speculation_safe_value", "(", "machine_mode", "mode", ",", "rtx", "result", ",", "rtx", "val", ",", "rtx", "failval", ")", "{", "if", "(", "!", "aarch64_track_speculation", ")", "return", "default_speculation_safe_value", "(", "mod...

[ "Override", "the", "default", "target", "speculation_safe_value", "." ]

[ "aarch64" ]

aarch64

aarch64_speculation_safe_value

aarch64

CPU

GCC

12,255

88

1

[]

[ "<s>", "bool", "AArch64InstrInfo", "::", "isFunctionSafeToOutlineFrom", "(", "MachineFunction", "&", "MF", ",", "bool", "OutlineFromLinkOnceODRs", ")", "const", "{", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "if", "(", "!", ...

[ "Return", "true", "if", "the", "function", "can", "safely", "be", "outlined", "from", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64" ]

AArch64InstrInfo88

isFunctionSafeToOutlineFrom

AArch64

CPU

LLVM

12,256

75

1

[]

[ "<s>", "BitVector", "ARMBaseRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "ARMSubtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "ARMSubtarget", ">", "(", ")", ";", "const", "ARMFrameL...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "ARM", "ARM", "ARM", "ARM", "ARM", "ARM::SP", "ARM::PC", "ARM::FPSCR", "ARM::APSR_NZCV", "0", "ARM::GPRRegClass", "ARM::R0", "ARM::D31", "ARM::D16", "15", "\"Register list not consecutive!\"", "0", "16", "ARM::D16", "ARM::GPRPairRegClass", "ARM::ZR" ]

ARMBaseRegisterInfo91

getReservedRegs

ARM

CPU

LLVM

12,257

287

1

[]

[ "<s>", "void", "sparc_expand_prologue", "(", "void", ")", "{", "HOST_WIDE_INT", "size", ";", "rtx_insn", "*", "insn", ";", "sparc_leaf_function_p", "=", "optimize", ">", "0", "&&", "crtl", "->", "is_leaf", "&&", "only_leaf_regs_used", "(", ")", ";", "size", ...

[ "Expand", "the", "function", "prologue", ".", "The", "prologue", "is", "responsible", "for", "reserving", "storage", "for", "the", "frame", ",", "saving", "the", "call-saved", "registers", "and", "loading", "the", "PIC", "register", "if", "needed", "." ]

[ "sparc", "0", "0", "0", "4096", "8192", "4096", "1", "4096", "1", "1", "4096", "8192", "4096", "4096", "1", "0" ]

sparc4

sparc_expand_prologue

sparc

CPU

GCC

12,258

378

1

[]

[ "<s>", "void", "KudeyarInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "DebugLoc", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "...

[ "}", "Branch", "Analysis", "&", "Modification" ]

[ "Kudeyar", "Kudeyar", "Kudeyar::MOV_RR" ]

KudeyarInstrInfo

copyPhysReg

Kudeyar

CPU

LLVM

12,259

64

1

[]

[ "<s>", "bool", "SIInsertWaits", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "bool", "Changes", "=", "false", ";", "TII", "=", "static_cast", "<", "const", "SIInstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", "."...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AMDGPU", "SI", "SI", "SI", "SI", "0", "0", "AMDGPU::S_BARRIER", "AMDGPU::S_ENDPGM" ]

SIInsertWaits18

runOnMachineFunction

AMDGPU

GPU

LLVM

12,260

304

1

[]

[ "<s>", "bool", "OR1KRegisterInfo", "::", "requiresRegisterScavenging", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "true", ";", "}", "</s>" ]

[ "Returns", "true", "if", "the", "target", "requires", "(", "and", "can", "make", "use", "of", ")", "the", "register", "scavenger", "." ]

[ "OR1K", "OR1K" ]

OR1KRegisterInfo

requiresRegisterScavenging

OR1K

CPU

LLVM

12,261

16

1

[]

[ "<s>", "bool", "mips_emit_scc", "(", "enum", "rtx_code", "code", ",", "rtx", "target", ")", "{", "if", "(", "GET_MODE_CLASS", "(", "GET_MODE", "(", "cmp_operands", "[", "0", "]", ")", ")", "!=", "MODE_INT", ")", "return", "false", ";", "target", "=", "...

[ "Try", "comparing", "cmp_operands", "[", "0", "]", "and", "cmp_operands", "[", "1", "]", "using", "rtl", "code", "CODE", ".", "Store", "the", "result", "in", "TARGET", "and", "return", "true", "if", "successful", ".", "On", "64-bit", "targets", ",", "TAR...

[ "mips", "0", "0", "0", "1", "0", "0", "1" ]

mips3

mips_emit_scc

mips

CPU

GCC

12,262

107

1

[]

[ "<s>", "void", "X86AsmPrinter", "::", "emitStartOfAsmFile", "(", "Module", "&", "M", ")", "{", "const", "Triple", "&", "TT", "=", "TM", ".", "getTargetTriple", "(", ")", ";", "if", "(", "TT", ".", "isOSBinFormatELF", "(", ")", ")", "{", "unsigned", "Fe...

[ "This", "virtual", "method", "can", "be", "overridden", "by", "targets", "that", "want", "to", "emit", "something", "at", "the", "start", "of", "their", "file", "." ]

[ "X86", "X86", "0", "\"cf-protection-branch\"", "X86", "\"cf-protection-return\"", "X86", "\"CFProtection used on invalid architecture!\"", "\".note.gnu.property\"", "8", "4", "4", "4", "8", "4", "4", "8", "4", "4", "\"GNU\"", "4", "X86", "4", "4", "4", "8", "\"@fe...

X86AsmPrinter67

emitStartOfAsmFile

X86

CPU

LLVM

12,263

474

1

[]

[ "<s>", "bool", "PPCSubtarget", "::", "enablePostRAScheduler", "(", "CodeGenOpt", "::", "Level", "OptLevel", ",", "TargetSubtargetInfo", "::", "AntiDepBreakMode", "&", "Mode", ",", "RegClassVector", "&", "CriticalPathRCs", ")", "const", "{", "Mode", "=", "TargetSubta...

[ "True", "if", "the", "subtarget", "should", "run", "a", "scheduler", "after", "register", "allocation", "." ]

[ "PowerPC", "PPC", "PPC", "PPC::G8RCRegClass", "PPC::GPRCRegClass", "PPC::F8RCRegClass", "PPC::VRRCRegClass" ]

PPCSubtarget11

enablePostRAScheduler

PowerPC

CPU

LLVM

12,264

89

1

[]

[ "<s>", "bool", "WinEHStatePass", "::", "doInitialization", "(", "Module", "&", "M", ")", "{", "TheModule", "=", "&", "M", ";", "return", "false", ";", "}", "</s>" ]

[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]

[ "X86" ]

X86WinEHState1

doInitialization

X86

CPU

LLVM

12,265

19

1

[]

[ "<s>", "static", "bool", "compute_int_layout", "(", "int", "bitpos", ",", "assign_data_t", "*", "data", ",", "int", "*", "pnregs", ")", "{", "if", "(", "data", "->", "intoffset", "<", "0", ")", "return", "false", ";", "const", "int", "intoffset", "=", ...

[ "A", "subroutine", "of", "function_arg_record_value", ".", "Compute", "the", "number", "of", "integer", "registers", "to", "be", "assigned", "between", "PARMS-", ">", "intoffset", "and", "BITPOS", ".", "Return", "true", "if", "at", "least", "one", "integer", "...

[ "sparc", "0", "1", "0", "1", "0" ]

sparc

compute_int_layout

sparc

CPU

GCC

12,266

133

1

[]

[ "<s>", "BitVector", "SparcRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "const", "SparcSubtarget", "&", "Subtarget", "=", "MF", ".", "getSu...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "Sparc", "Sparc", "Sparc", "Sparc", "SP::G1", "SP::G2", "SP::G3", "SP::G4", "SP::G5", "SP::O6", "SP::I6", "SP::I7", "SP::G0", "SP::G6", "SP::G7", "SP::G0_G1", "SP::G2_G3", "SP::G4_G5", "SP::O6_O7", "SP::I6_I7", "SP::G6_G7", "0", "16", "SP::D16", "0", "31", "SP::AS...

SparcRegisterInfo10

getReservedRegs

Sparc

CPU

LLVM

12,267

306

1

[]

[ "<s>", "static", "int", "arm_cortex_m_branch_cost", "(", "bool", "speed_p", ",", "bool", "predictable_p", ")", "{", "return", "(", "TARGET_32BIT", "&&", "speed_p", ")", "?", "1", ":", "arm_default_branch_cost", "(", "speed_p", ",", "predictable_p", ")", ";", "...

[ "Thumb-2", "branches", "are", "relatively", "cheap", "on", "Cortex-M", "processors", "(", "``", "1", "+", "P", "cycles", "''", "on", "Cortex-M4", ",", "where", "P", "varies", "from", "1", "to", "3", "according", "to", "some", "criteria", ")", ",", "since...

[ "arm", "1" ]

arm

arm_cortex_m_branch_cost

arm

CPU

GCC

12,268

28

1

[]

[ "<s>", "void", "ARMTargetLowering", "::", "computeKnownBitsForTargetNode", "(", "const", "SDValue", "Op", ",", "KnownBits", "&", "Known", ",", "const", "APInt", "&", "DemandedElts", ",", "const", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", ")", "const"...

[ "Determine", "which", "of", "the", "bits", "specified", "in", "Mask", "are", "known", "to", "be", "either", "zero", "or", "one", "and", "return", "them", "in", "the", "KnownZero/KnownOne", "bitsets", "." ]

[ "ARM", "ARM", "ARMISD::ADDC", "ARMISD::ADDE", "ARMISD::SUBC", "ARMISD::SUBE", "0", "0", "1", "ARMISD::ADDE", "1", "ARMISD::CMOV", "0", "1", "1", "1", "ISD::INTRINSIC_W_CHAIN", "1", "Intrinsic::ID", "Intrinsic::ID", "Intrinsic::arm_ldaex", "Intrinsic::arm_ldrex", "ARMISD::...

ARMISelLowering106

computeKnownBitsForTargetNode

ARM

CPU

LLVM

12,269

400

1

[]

[ "<s>", "static", "int", "s390_adjust_priority", "(", "rtx_insn", "*", "insn", ",", "int", "priority", ")", "{", "if", "(", "!", "INSN_P", "(", "insn", ")", ")", "return", "priority", ";", "if", "(", "s390_tune", "!=", "PROCESSOR_2084_Z990", "&&", "s390_tun...

[ "A", "C", "statement", "(", "sans", "semicolon", ")", "to", "update", "the", "integer", "scheduling", "priority", "INSN_PRIORITY", "(", "INSN", ")", ".", "Reduce", "the", "priority", "to", "execute", "the", "INSN", "earlier", ",", "increase", "the", "priorit...

[ "s390", "3", "1" ]

s3904

s390_adjust_priority

s390

MPU

GCC

12,270

93

1

[]

[ "<s>", "bool", "AArch64TargetLowering", "::", "isFMAFasterThanFMulAndFAdd", "(", "const", "Function", "&", "F", ",", "Type", "*", "Ty", ")", "const", "{", "switch", "(", "Ty", "->", "getScalarType", "(", ")", "->", "getTypeID", "(", ")", ")", "{", "case", ...

[ "Return", "true", "if", "an", "FMA", "operation", "is", "faster", "than", "a", "pair", "of", "fmul", "and", "fadd", "instructions", "." ]

[ "AArch64", "AArch64" ]

AArch64ISelLowering (2)2

isFMAFasterThanFMulAndFAdd

AArch64

CPU

LLVM

12,271

49

1

[]

[ "<s>", "bool", "WebAssemblyMemIntrinsicResults", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "{", "dbgs", "(", ")", "<<", "\"********** Memory Intrinsic Results **********\\n\"", "<<", "\"********** Function: \"", "<<", "M...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "WebAssembly", "WebAssembly", "\"********** Memory Intrinsic Results **********\\n\"", "\"********** Function: \"", "WebAssembly", "WebAssembly", "\"MemIntrinsicResults expects liveness tracking\"", "\"Basic Block: \"", "WebAssembly::CALL_i32", "WebAssembly::CALL_i64" ]

WebAssemblyMemIntrinsicResults2

runOnMachineFunction

WebAssembly

Virtual ISA

LLVM

12,272

205

1

[]

[ "<s>", "bool", "SITargetLowering", "::", "isShuffleMaskLegal", "(", "ArrayRef", "<", "int", ">", ",", "EVT", ")", "const", "{", "return", "false", ";", "}", "</s>" ]

[ "Targets", "can", "use", "this", "to", "indicate", "that", "they", "only", "support", "some", "VECTOR_SHUFFLE", "operations", ",", "those", "with", "specific", "masks", "." ]

[ "AMDGPU", "SI" ]

SIISelLowering (2)3

isShuffleMaskLegal

AMDGPU

GPU

LLVM

12,273

18

1

[]

[ "<s>", "bool", "PPCTargetLowering", "::", "isFPExtFree", "(", "EVT", "DestVT", ",", "EVT", "SrcVT", ")", "const", "{", "assert", "(", "DestVT", ".", "isFloatingPoint", "(", ")", "&&", "SrcVT", ".", "isFloatingPoint", "(", ")", "&&", "\"invalid fpext types\"", ...

[ "Return", "true", "if", "an", "fpext", "operation", "is", "free", "(", "for", "instance", ",", "because", "single-precision", "floating-point", "numbers", "are", "implicitly", "extended", "to", "double-precision", ")", "." ]

[ "PowerPC", "PPC", "\"invalid fpext types\"", "MVT::f128" ]

PPCISelLowering (2)7

isFPExtFree

PowerPC

CPU

LLVM

12,274

45

1

[]

[ "<s>", "static", "reg_class_t", "m32c_preferred_output_reload_class", "(", "rtx", "x", ",", "reg_class_t", "rclass", ")", "{", "return", "m32c_preferred_reload_class", "(", "x", ",", "rclass", ")", ";", "}", "</s>" ]

[ "Implements", "PREFERRED_OUTPUT_RELOAD_CLASS", "." ]

[ "m32c" ]

m32c

m32c_preferred_output_reload_class

m32c

MPU

GCC

12,275

20

1

[]

[ "<s>", "BitVector", "X86RegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getTarge...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "X86", "X86", "X86::RSP", "X86::RIP", "X86::RBP", "\"Stack realignment in presence of dynamic allocas is not supported with\"", "\"this calling convention.\"", "X86::CS", "X86::SS", "X86::DS", "X86::ES", "X86::FS", "X86::GS", "0", "8", "X86::ST0", "X86::SIL", "X86::DIL", "X86::BP...

X86RegisterInfo21

getReservedRegs

X86

CPU

LLVM

12,276

501

1

[]

[ "<s>", "void", "ix86_split_fp_branch", "(", "enum", "rtx_code", "code", ",", "rtx", "op1", ",", "rtx", "op2", ",", "rtx", "target1", ",", "rtx", "target2", ",", "rtx", "tmp", ")", "{", "rtx", "condition", ";", "rtx", "i", ";", "if", "(", "target2", "...

[ "Split", "branch", "based", "on", "floating", "point", "condition", "." ]

[ "i386", "0" ]

i3864

ix86_split_fp_branch

i386

CPU

GCC

12,277

105

1

[]

[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "if", "(", "!", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "{", "initialize", "(", "MF", ")", ";", "}", "return", "removeLD", "(", "...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "BPF" ]

BPFMISimplifyPatchable

runOnMachineFunction

BPF

Virtual ISA

LLVM

12,278

34

1

[]

[ "<s>", "static", "bool", "expand_vec_perm_pshufb2", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "rtx", "rperm", "[", "2", "]", "[", "16", "]", ",", "vperm", ",", "l", ",", "h", ",", "op", ",", "m128", ";", "unsigned", "int", "i", ",", "...

[ "A", "subroutine", "of", "expand_vec_perm_even_odd_1", ".", "Implement", "the", "double-word", "permutation", "with", "two", "pshufb", "insns", "and", "an", "ior", ".", "We", "should", "have", "already", "failed", "all", "two", "instruction", "sequences", "." ]

[ "i386", "2", "16", "16", "128", "0", "0", "1", "16", "0", "16", "1" ]

i3864

expand_vec_perm_pshufb2

i386

CPU

GCC

12,279

368

1

[]

[ "<s>", "void", "HexagonInstPrinter", "::", "printInst", "(", "const", "HexagonMCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ")", "{", "const", "char", "packetPadding", "[", "]", "=", "\" \"", ";", "const", "char", "startPa...

[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "\" \"", "Hexagon::ENDLOOP0", "\"Loop end must also end the packet\"", "Hexagon", "Hexagon::NOP" ]

HexagonInstPrinter20

printInst

Hexagon

DSP

LLVM

12,280

178

1

[]

[ "<s>", "bool", "ARM64FastISel", "::", "isTypeLegal", "(", "Type", "*", "Ty", ",", "MVT", "&", "VT", ")", "{", "EVT", "evt", "=", "TLI", ".", "getValueType", "(", "Ty", ",", "true", ")", ";", "if", "(", "evt", "==", "MVT", "::", "Other", "||", "!"...

[ "Return", "true", "if", "this", "type", "is", "legal", "." ]

[ "ARM64", "ARM64", "MVT::Other" ]

ARM64FastISel

isTypeLegal

ARM64

CPU

LLVM

12,281

61

1

[]

[ "<s>", "static", "void", "cygwin_d_register_target_info", "(", "void", ")", "{", "const", "struct", "d_target_info_spec", "handlers", "[", "]", "=", "{", "{", "\"objectFormat\"", ",", "cygwin_d_handle_target_object_format", "}", ",", "{", "NULL", ",", "NULL", "}",...

[ "Implement", "TARGET_D_REGISTER_OS_TARGET_INFO", "for", "Cygwin", "targets", "." ]

[ "i386", "\"objectFormat\"" ]

cygwin-d

cygwin_d_register_target_info

i386

CPU

GCC

12,282

35

1

[]

[ "<s>", "static", "int", "push_data_area", "(", "v850_data_area", "data_area", ")", "{", "data_area_stack_element", "*", "elem", ";", "elem", "=", "(", "data_area_stack_element", "*", ")", "xmalloc", "(", "sizeof", "(", "*", "elem", ")", ")", ";", "if", "(", ...

[ "Push", "a", "data", "area", "onto", "the", "stack", "." ]

[ "v850", "0", "1" ]

v850-c

push_data_area

v850

MPU

GCC

12,283

56

1

[]

[ "<s>", "bool", "PPCInstrInfo", "::", "isReallyTriviallyReMaterializable", "(", "const", "MachineInstr", "&", "MI", ",", "AliasAnalysis", "*", "AA", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable"...

[ "For", "instructions", "with", "opcodes", "for", "which", "the", "M_REMATERIALIZABLE", "flag", "is", "set", ",", "this", "hook", "lets", "the", "target", "specify", "whether", "the", "instruction", "is", "actually", "trivially", "rematerializable", ",", "taking", ...

[ "PowerPC", "PPC", "\"Unknown rematerializable operation!\"", "PPC::LI", "PPC::LI8", "PPC::PLI", "PPC::PLI8", "PPC::LIS", "PPC::LIS8", "PPC::ADDIStocHA", "PPC::ADDIStocHA8", "PPC::ADDItocL", "PPC::LOAD_STACK_GUARD", "PPC::XXLXORz", "PPC::XXLXORspz", "PPC::XXLXORdpz", "PPC::XXLEQVOnes"...

PPCInstrInfo

isReallyTriviallyReMaterializable

PowerPC

CPU

LLVM

12,284

172

1

[]

[ "<s>", "AArch64Subtarget", "::", "AArch64Subtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "TargetMachine", "&", "TM", ",", "bool", "LittleEndian", ...

[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64", "AArch64::GPR64commonRegClass", "AArch64::GPR64commonRegClass", "AArch64::isX18ReservedByDefault", "18", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64" ]

AArch64Subtarget3

AArch64Subtarget

AArch64

CPU

LLVM

12,285

201

1

[]

[ "<s>", "void", "MipsMCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "MCIn...

[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]

[ "Mips", "Mips", "Mips::DSLL", "Mips::DSRL", "Mips::DSRA", "Mips::DROTR", "Mips::DSLL_MM64R6", "Mips::DSRL_MM64R6", "Mips::DSRA_MM64R6", "Mips::DROTR_MM64R6", "Mips::BEQC", "Mips::BNEC", "Mips::BEQC64", "Mips::BNEC64", "Mips::BOVC", "Mips::BOVC_MMR6", "Mips::BNVC", "Mips::BNVC_MMR6"...

MipsMCCodeEmitter18

encodeInstruction

Mips

CPU

LLVM

12,286

385

1

[]

[ "<s>", "bool", "ARMTargetLowering", "::", "isLegalAddressingMode", "(", "const", "AddrMode", "&", "AM", ",", "const", "Type", "*", "Ty", ")", "const", "{", "EVT", "VT", "=", "getValueType", "(", "Ty", ",", "true", ")", ";", "if", "(", "!", "isLegalAddres...

[ "isLegalAddressingMode", "-", "Return", "true", "if", "the", "addressing", "mode", "represented", "by", "AM", "is", "legal", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]

[ "ARM", "ARM", "0", "1", "MVT::i1", "MVT::i8", "MVT::i32", "0", "1", "1", "MVT::i16", "MVT::i64", "2", "MVT::isVoid", "1" ]

ARMISelLowering109

isLegalAddressingMode

ARM

CPU

LLVM

12,287

244

1

[]

[ "<s>", "bool", "RISCVInstrInfo", "::", "isBranchOffsetInRange", "(", "unsigned", "BranchOp", ",", "int64_t", "BrOffset", ")", "const", "{", "unsigned", "XLen", "=", "STI", ".", "getXLen", "(", ")", ";", "switch", "(", "BranchOp", ")", "{", "default", ":", ...

[ "Determine", "if", "the", "branch", "target", "is", "in", "range", "." ]

[ "RI5CY", "RISCV", "\"Unexpected opcode!\"", "RISCV::BEQ", "RISCV::BNE", "RISCV::BLT", "RISCV::BGE", "RISCV::BLTU", "RISCV::BGEU", "RISCV::P_BEQIMM", "RISCV::P_BNEIMM", "13", "RISCV::JAL", "RISCV::PseudoBR", "21", "RISCV::PseudoJump", "32", "0x800" ]

RISCVInstrInfo

isBranchOffsetInRange

RI5CY

CPU

LLVM

12,288

122

1

[]

[ "<s>", "void", "SparcFrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ",", "Saved...

[ "This", "method", "determines", "which", "of", "the", "registers", "reported", "by", "TargetRegisterInfo", ":", ":getCalleeSavedRegs", "(", ")", "should", "actually", "get", "saved", "." ]

[ "Sparc", "Sparc", "Sparc", "Sparc" ]

SparcFrameLowering (2)

determineCalleeSaves

Sparc

CPU

LLVM

12,289

68

1

[]

[ "<s>", "bool", "SIRegisterInfo", "::", "canRealignStack", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "SIMachineFunctionInfo", "*", "Info", "=", "MF", ".", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", ";", "if", "(", "I...

[ "True", "if", "the", "stack", "can", "be", "realigned", "for", "the", "target", "." ]

[ "AMDGPU", "SI", "SI", "SI" ]

SIRegisterInfo10

canRealignStack

AMDGPU

GPU

LLVM

12,290

46

1

[]

[ "<s>", "const", "char", "*", "output_reload_insisf", "(", "rtx", "*", "op", ",", "rtx", "clobber_reg", ",", "int", "*", "len", ")", "{", "if", "(", "AVR_HAVE_MOVW", "&&", "!", "test_hard_reg_class", "(", "LD_REGS", ",", "op", "[", "0", "]", ")", "&&", ...

[ "Reload", "a", "SI", "or", "SF", "compile", "time", "constant", "OP", "[", "1", "]", "into", "the", "register", "OP", "[", "0", "]", ".", "CLOBBER_REG", "is", "a", "QI", "clobber", "reg", "needed", "to", "move", "vast", "majority", "of", "consts", "i...

[ "avr", "0", "1", "1", "1", "4", "\"mov %A0,__zero_reg__\"", "\"mov %B0,__zero_reg__\"", "\"movw %C0,%A0\"", "0", "3", "3", "\"\"", "\"\"" ]

avr

output_reload_insisf

avr

MPU

GCC

12,291

156

1

[]

[ "<s>", "bool", "AArch64TargetLowering", "::", "isVectorLoadExtDesirable", "(", "SDValue", "ExtVal", ")", "const", "{", "return", "ExtVal", ".", "getValueType", "(", ")", ".", "isScalableVector", "(", ")", ";", "}", "</s>" ]

[ "Return", "true", "if", "folding", "a", "vector", "load", "into", "ExtVal", "(", "a", "sign", ",", "zero", ",", "or", "any", "extend", "node", ")", "is", "profitable", "." ]

[ "AArch64", "AArch64" ]

AArch64ISelLowering (2)3

isVectorLoadExtDesirable

AArch64

CPU

LLVM

12,292

22

1

[]

[ "<s>", "void", "NyuziAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "MachineBasicBlock", "::", "const_instr_iterator", "I", "=", "MI", "->", "getIterator", "(", ")", ";", "MachineBasicBlock", "::", "const_instr_iterator", ...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "Nyuzi", "Nyuzi" ]

NyuziAsmPrinter

EmitInstruction

Nyuzi

GPU

LLVM

12,293

77

1

[]

[ "<s>", "SDNode", "*", "HexagonDAGToDAGISel", "::", "Select", "(", "SDNode", "*", "N", ")", "{", "if", "(", "N", "->", "isMachineOpcode", "(", ")", ")", "return", "NULL", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "case", "ISD", ...

[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]

[ "Hexagon", "Hexagon", "ISD::Constant", "ISD::ADD", "ISD::SHL", "ISD::LOAD", "ISD::STORE", "ISD::SELECT", "ISD::TRUNCATE", "ISD::MUL", "ISD::ZERO_EXTEND", "ISD::INTRINSIC_WO_CHAIN" ]

HexagonISelDAGToDAG42

Select

Hexagon

DSP

LLVM

12,294

149

1

[]

[ "<s>", "virtual", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "addRequired", "<", "DominatorTreeWrapperPass", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "DominatorTreeWrapperPass", ">", "(", ")", ";", "...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "Hexagon" ]

HexagonCommonGEP2

getAnalysisUsage

Hexagon

DSP

LLVM

12,295

72

1

[]

[ "<s>", "void", "MipsAsmPrinter", "::", "emitEndOfAsmFile", "(", "Module", "&", "M", ")", "{", "for", "(", "std", "::", "map", "<", "const", "char", "*", ",", "const", "Mips16HardFloatInfo", "::", "FuncSignature", "*", ">", "::", "const_iterator", "it", "="...

[ "This", "virtual", "method", "can", "be", "overridden", "by", "targets", "that", "want", "to", "emit", "something", "at", "the", "end", "of", "their", "file", "." ]

[ "Mips", "Mips", "Mips16HardFloatInfo::FuncSignature", "Mips16HardFloatInfo::FuncSignature" ]

MipsAsmPrinter

emitEndOfAsmFile

Mips

CPU

LLVM

12,296

92

1

[]

[ "<s>", "unsigned", "SIInstrInfo", "::", "getInstSizeInBytes", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "const", "MCInstrDesc", "&", "Desc", "=", "getMCOpcodeFromPseudo", "(", "...

[ "Returns", "the", "size", "in", "bytes", "of", "the", "specified", "MachineInstr", ",", "or", "~0U", "when", "this", "function", "is", "not", "implemented", "by", "a", "target", "." ]

[ "AMDGPU", "SI", "8", "4", "0", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "1", "4", "8", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "1", "4", "8", "4", "0", "0", "\"unable to find instruction size\"" ]

SIInstrInfo112

getInstSizeInBytes

AMDGPU

GPU

LLVM

12,297

270

1

[]

[ "<s>", "int", "neon_struct_mem_operand", "(", "rtx", "op", ")", "{", "rtx", "ind", ";", "if", "(", "!", "(", "reload_in_progress", "||", "reload_completed", ")", "&&", "(", "reg_mentioned_p", "(", "frame_pointer_rtx", ",", "op", ")", "||", "reg_mentioned_p", ...

[ "Return", "TRUE", "if", "OP", "is", "a", "mem", "suitable", "for", "loading/storing", "a", "Neon", "struct", "type", "." ]

[ "arm", "0", "0", "0", "0", "0", "1", "0", "0", "0" ]

arm

neon_struct_mem_operand

arm

CPU

GCC

12,298

201

1

[]

[ "<s>", "unsigned", "int", "compute_a_shift_length", "(", "rtx", "operands", "[", "3", "]", ",", "rtx_code", "code", ")", "{", "enum", "machine_mode", "mode", "=", "GET_MODE", "(", "operands", "[", "0", "]", ")", ";", "enum", "shift_type", "shift_type", ";"...

[ "Compute", "the", "length", "of", "a", "shift", "insn", "." ]

[ "h8300", "3", "0", "0", "2", "1", "4", "2", "2", "0", "0", "\"xor.l\"", "2", "2", "2", "2", "2", "1", "2", "3", "2", "3", "2", "3", "2" ]

h8300

compute_a_shift_length

h8300

MPU

GCC

12,299

484

1

[]