docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "bool", "isReg", "(", ")", "const", "override", "{", "return", "is", "(", "k_Register", ")", ";", "}", "</s>" ]	[ "isReg", "-", "Is", "this", "a", "register", "operand", "?" ]	[ "MOS" ]	MOSAsmParser	isReg	MOS	MPU	LLVM	1,400	14	1	[]
[ "<s>", "void", "MipsPassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "createMipsExpandPseudoPass", "(", ")", ")", ";", "addPass", "(", "createMicroMipsSizeReducePass", "(", ")", ")", ";", "addPass", "(", "createMipsDelaySlotFillerPass", "(", ")"...	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips" ]	MipsTargetMachine14	addPreEmitPass	Mips	CPU	LLVM	1,401	43	1	[]
[ "<s>", "enum", "reg_class", "coproc_secondary_reload_class", "(", "machine_mode", "mode", ",", "rtx", "x", ",", "bool", "wb", ")", "{", "if", "(", "mode", "==", "HFmode", ")", "{", "if", "(", "!", "TARGET_NEON_FP16", "&&", "!", "TARGET_VFP_FP16INST", ")", ...	[ "Return", "GENERAL_REGS", "if", "a", "scratch", "register", "required", "to", "reload", "x", "to/from", "coprocessor", "registers", ".", "Otherwise", "return", "NO_REGS", "." ]	[ "arm", "2" ]	arm	coproc_secondary_reload_class	arm	CPU	GCC	1,402	122	1	[]
[ "<s>", "static", "bool", "or1k_legitimize_address_displacement", "(", "rtx", "", "off1", ",", "rtx", "", "off2", ",", "poly_int64", "poly_offset", ",", "machine_mode", ")", "{", "HOST_WIDE_INT", "orig_offset", "=", "poly_offset", ";", "HOST_WIDE_INT", "lo", ",",...	[ "Worker", "for", "TARGET_LEGITIMIZE_ADDRESS_DISPLACEMENT", ".", "Split", "an", "out-of-range", "address", "displacement", "into", "hi", "and", "lo", "parts", ".", "The", "hi", "part", "will", "have", "to", "be", "loaded", "into", "a", "register", "separately", "...	[ "or1k", "0", "2", "32767", "32767", "0", "2", "32768", "32768", "16" ]	or1k	or1k_legitimize_address_displacement	or1k	CPU	GCC	1,403	117	1	[]
[ "<s>", "const", "uint32_t", "*", "ARMBaseRegisterInfo", "::", "getCallPreservedMask", "(", "CallingConv", "::", "ID", "CC", ")", "const", "{", "if", "(", "CC", "==", "CallingConv", "::", "GHC", ")", "return", "CSR_NoRegs_RegMask", ";", "return", "STI", ".", ...	[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]	[ "ARM", "ARM" ]	ARMBaseRegisterInfo41	getCallPreservedMask	ARM	CPU	LLVM	1,404	37	1	[]
[ "<s>", "bool", "aarch64_operands_ok_for_ldpstp", "(", "rtx", "*", "operands", ",", "bool", "load", ",", "machine_mode", "mode", ")", "{", "HOST_WIDE_INT", "offval_1", ",", "offval_2", ",", "msize", ";", "enum", "reg_class", "rclass_1", ",", "rclass_2", ";", "r...	[ "Given", "OPERANDS", "of", "consecutive", "load/store", ",", "check", "if", "we", "can", "merge", "them", "into", "ldp/stp", ".", "LOAD", "is", "true", "if", "they", "are", "load", "instructions", ".", "MODE", "is", "the", "mode", "of", "memory", "operands...	[ "aarch64", "1", "3", "0", "2", "0", "2", "1", "3", "8" ]	aarch645	aarch64_operands_ok_for_ldpstp	aarch64	CPU	GCC	1,405	383	1	[]
[ "<s>", "bool", "AArch64PassConfig", "::", "addILPOpts", "(", ")", "{", "if", "(", "EnableCondOpt", ")", "addPass", "(", "createAArch64ConditionOptimizerPass", "(", ")", ")", ";", "if", "(", "EnableCCMP", ")", "addPass", "(", "createAArch64ConditionalCompares", "("...	[ "Add", "passes", "that", "optimize", "instruction", "level", "parallelism", "for", "out-of-order", "targets", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64" ]	AArch64TargetMachine28	addILPOpts	AArch64	CPU	LLVM	1,406	71	1	[]
[ "<s>", "bool", "doInitialization", "(", "Module", "&", "M", ")", "override", "{", "SM", ".", "reset", "(", ")", ";", "return", "AsmPrinter", "::", "doInitialization", "(", "M", ")", ";", "}", "</s>" ]	[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]	[ "SystemZ" ]	SystemZAsmPrinter10	doInitialization	SystemZ	CPU	LLVM	1,407	24	1	[]
[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "AArch64FunctionInfo", "*", "AFI", "=", "MF", ".", "getInf...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AArch64", "AArch64", "AArch64", "2", "0" ]	AArch64CleanupLocalDynamicTLSPass10	runOnMachineFunction	AArch64	CPU	LLVM	1,408	76	1	[]
[ "<s>", "static", "void", "frv_pack_insns", "(", "void", ")", "{", "if", "(", "frv_for_each_packet", "(", "frv_reorder_packet", ")", ")", "frv_insn_packing_flag", "=", "0", ";", "else", "frv_insn_packing_flag", "=", "-", "1", ";", "}", "</s>" ]	[ "Divide", "instructions", "into", "packets", ".", "Reorder", "the", "contents", "of", "each", "packet", "so", "that", "they", "are", "in", "the", "correct", "assembly-language", "order", ".", "Since", "this", "pass", "can", "change", "the", "raw", "meaning", ...	[ "frv", "0", "1" ]	frv	frv_pack_insns	frv	VLIW	GCC	1,409	25	1	[]
[ "<s>", "static", "enum", "insn_code", "aarch64_constant_pool_reload_icode", "(", "machine_mode", "mode", ")", "{", "switch", "(", "mode", ")", "{", "case", "SFmode", ":", "return", "CODE_FOR_aarch64_reload_movcpsfdi", ";", "case", "DFmode", ":", "return", "CODE_FOR_...	[ "Return", "the", "reload", "icode", "required", "for", "a", "constant", "pool", "in", "mode", "." ]	[ "aarch64" ]	aarch643	aarch64_constant_pool_reload_icode	aarch64	CPU	GCC	1,410	92	1	[]
[ "<s>", "void", "AGCRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "report_fatal_error", "(", "\"Subroutines not su...	[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]	[ "AGC", "AGC", "\"Subroutines not supported yet\"" ]	AGCRegisterInfo	eliminateFrameIndex	AGC	MPU	LLVM	1,411	28	1	[]
[ "<s>", "static", "void", "mn10300_insert_setlb_lcc", "(", "rtx_insn", "", "label", ",", "rtx_insn", "", "branch", ")", "{", "rtx", "lcc", ",", "comparison", ",", "cmp_reg", ";", "if", "(", "LABEL_NUSES", "(", "label", ")", ">", "1", ")", "{", "rtx_insn...	[ "Replace", "the", "BRANCH", "insn", "with", "a", "Lcc", "insn", "that", "goes", "to", "LABEL", ".", "Insert", "a", "SETLB", "insn", "just", "before", "LABEL", "." ]	[ "mn10300", "1", "\"Inserting SETLB insn after:\"", "\"Created new loop-back label:\"", "\"Inserting SETLB insn before:\"", "0", "0", "0", "0", "0", "\"Replacing branch insn...\"", "\"... with Lcc insn:\"" ]	mn10300	mn10300_insert_setlb_lcc	mn10300	MPU	GCC	1,412	216	1	[]
[ "<s>", "bool", "HexagonTargetLowering", "::", "isFPImmLegal", "(", "const", "APFloat", "&", "Imm", ",", "EVT", "VT", ")", "const", "{", "return", "Subtarget", ".", "hasV5TOps", "(", ")", ";", "}", "</s>" ]	[ "Returns", "true", "if", "the", "target", "can", "instruction", "select", "the", "specified", "FP", "immediate", "natively", "." ]	[ "Hexagon", "Hexagon" ]	HexagonISelLowering (2)	isFPImmLegal	Hexagon	DSP	LLVM	1,413	23	1	[]
[ "<s>", "void", "expand_epilogue", "(", ")", "{", "unsigned", "int", "size", ";", "unsigned", "int", "outgoing_args_size", "=", "current_function_outgoing_args_size", ";", "int", "offset", ",", "i", ",", "temp_regno", ";", "rtx", "basereg", ";", "size", "=", "t...	[ "Expand", "the", "epilogue", "into", "RTL", "." ]	[ "mn10200", "4", "0", "4", "4", "0", "0", "0", "4", "0", "16", "0", "4", "4", "0" ]	mn10200	expand_epilogue	mn10200	MPU	GCC	1,414	406	1	[]
[ "<s>", "static", "rtx", "aarch64_gen_storewb_pair", "(", "machine_mode", "mode", ",", "rtx", "base", ",", "rtx", "reg", ",", "rtx", "reg2", ",", "HOST_WIDE_INT", "adjustment", ")", "{", "switch", "(", "mode", ")", "{", "case", "E_DImode", ":", "return", "g...	[ "Generate", "and", "return", "an", "instruction", "to", "store", "the", "pair", "of", "registers", "REG", "and", "REG2", "of", "mode", "MODE", "to", "location", "BASE", "with", "write-back", "adjusting", "the", "stack", "location", "BASE", "by", "ADJUSTMENT", ...	[ "aarch64" ]	aarch645	aarch64_gen_storewb_pair	aarch64	CPU	GCC	1,415	89	1	[]
[ "<s>", "static", "rtx", "sparc_builtin_setjmp_frame_value", "(", "void", ")", "{", "return", "hard_frame_pointer_rtx", ";", "}", "</s>" ]	[ "Return", "the", "hard", "frame", "pointer", "directly", "to", "bypass", "the", "stack", "bias", "." ]	[ "sparc" ]	sparc4	sparc_builtin_setjmp_frame_value	sparc	CPU	GCC	1,416	11	1	[]
[ "<s>", "X86DCFunction", "&", "getParent", "(", ")", "{", "return", "static_cast", "<", "X86DCFunction", "&", ">", "(", "DCBasicBlock", "::", "getParent", "(", ")", ")", ";", "}", "</s>" ]	[ "getParent", "-", "Return", "the", "last", "analyzed", "interval", "." ]	[ "X86", "X86", "X86" ]	X86DCBasicBlock	getParent	X86	CPU	LLVM	1,417	21	1	[]
[ "<s>", "TVMSubtarget", "&", "TVMSubtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "(", "void", ")", "FS", ";", "std", "::", "string", "CPUName", "=", "CPU", ";", "if", "(", "CPUName", ".", "empt...	[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]	[ "TVM", "TVM", "TVM", "\"tvm\"" ]	TVMSubtarget	initializeSubtargetDependencies	TVM	Virtual ISA	LLVM	1,418	49	1	[]
[ "<s>", "static", "rtx", "move_to_x", "(", "int", "opno", ",", "rtx_insn", "*", "before", ")", "{", "rtx", "src", "=", "OP", "(", "opno", ")", ";", "machine_mode", "mode", "=", "GET_MODE", "(", "src", ")", ";", "rtx", "reg", ";", "if", "(", "mode", ...	[ "Copy", "SRC", "to", "X", ",", "placing", "any", "generated", "insns", "before", "BEFORE", ".", "Returns", "X", "RTX", "." ]	[ "rl78" ]	rl78	move_to_x	rl78	MPU	GCC	1,419	120	1	[]
[ "<s>", "void", "m32c_emit_prologue", "(", "void", ")", "{", "int", "frame_size", ",", "extra_frame_size", "=", "0", ",", "reg_save_size", ";", "int", "complex_prologue", "=", "0", ";", "cfun", "->", "machine", "->", "is_leaf", "=", "m32c_leaf_function_p", "(",...	[ "Emits", "the", "prologue", ".", "See", "the", "frame", "layout", "comment", "earlier", "in", "this", "file", ".", "We", "can", "reserve", "up", "to", "256", "bytes", "with", "the", "ENTER", "opcode", ",", "beyond", "that", "we", "manually", "update", "s...	[ "m32c", "0", "0", "1", "1", "\"%<bank_switch%> has no effect on non-interrupt functions\"", "0", "1", "254", "254", "254", "0", "2", "4", "1" ]	m32c3	m32c_emit_prologue	m32c	MPU	GCC	1,420	309	1	[]
[ "<s>", "void", "AMDGPUPassConfig", "::", "addIRPasses", "(", ")", "{", "const", "AMDGPUTargetMachine", "&", "TM", "=", "getAMDGPUTargetMachine", "(", ")", ";", "disablePass", "(", "&", "StackMapLivenessID", ")", ";", "disablePass", "(", "&", "FuncletLayoutID", "...	[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "R600", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU" ]	AMDGPUTargetMachine99	addIRPasses	AMDGPU	GPU	LLVM	1,421	250	1	[]
[ "<s>", "int", "expand_a_rotate", "(", "rtx", "operands", "[", "]", ")", "{", "rtx", "dst", "=", "operands", "[", "0", "]", ";", "rtx", "src", "=", "operands", "[", "1", "]", ";", "rtx", "rotate_amount", "=", "operands", "[", "2", "]", ";", "machine...	[ "A", "rotation", "by", "a", "non-constant", "will", "cause", "a", "loop", "to", "be", "generated", ",", "in", "which", "a", "rotation", "by", "one", "bit", "is", "used", ".", "A", "rotation", "by", "a", "constant", ",", "including", "the", "one", "in",...	[ "h8300", "0", "1", "2", "0", "1", "1" ]	h83004	expand_a_rotate	h8300	MPU	GCC	1,422	295	1	[]
[ "<s>", "Register", "MipsTargetLowering", "::", "getRegisterByName", "(", "const", "char", "*", "RegName", ",", "EVT", "VT", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "Subtarget", ".", "isGP64bit", "(", ")", ")", "{", "Regist...	[ "Return", "the", "register", "ID", "of", "the", "name", "passed", "in", "." ]	[ "Mips", "Mips", "\"$28\"", "Mips::GP_64", "\"$28\"", "Mips::GP", "\"Invalid register name global variable\"" ]	MipsISelLowering (2)4	getRegisterByName	Mips	CPU	LLVM	1,423	107	1	[]
[ "<s>", "void", "function_expander", "::", "add_output_operand", "(", "insn_code", "icode", ")", "{", "unsigned", "int", "opno", "=", "m_ops", ".", "length", "(", ")", ";", "machine_mode", "mode", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "o...	[ "Create", "output", "and", "add", "it", "into", "M_OPS", "and", "increase", "OPNO", "." ]	[ "aarch64", "1" ]	aarch64-sve-builtins	add_output_operand	aarch64	CPU	GCC	1,424	58	1	[]
[ "<s>", "bool", "AArch64PassConfig", "::", "addGlobalInstructionSelect", "(", ")", "{", "addPass", "(", "new", "InstructionSelect", "(", "getOptLevel", "(", ")", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPas...	[ "This", "method", "should", "install", "a", "(", "global", ")", "instruction", "selector", "pass", ",", "which", "converts", "possibly", "generic", "instructions", "to", "fully", "target-specific", "instructions", ",", "thereby", "constraining", "all", "generic", ...	[ "AArch64", "AArch64", "AArch64" ]	AArch64TargetMachine1	addGlobalInstructionSelect	AArch64	CPU	LLVM	1,425	39	1	[]
[ "<s>", "bool", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "override", "{", "llvm_unreachable", "(", "\"relaxIn...	[ "Simple", "predicate", "for", "targets", "where", "!", "Resolved", "implies", "requiring", "relaxation", "." ]	[ "PowerPC", "\"relaxInstruction() unimplemented\"" ]	PPCAsmBackend (2)1	fixupNeedsRelaxation	PowerPC	CPU	LLVM	1,426	30	1	[]
[ "<s>", "void", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", "bool", "IsResolved", ",",...	[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]	[ "Sparc", "0", "4", "support::little", "3", "8", "0xff" ]	SparcAsmBackend16	applyFixup	Sparc	CPU	LLVM	1,427	121	1	[]
[ "<s>", "bool", "SIInstrInfo", "::", "analyzeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "", "&", "TBB", ",", "MachineBasicBlock", "", "&", "FBB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "bool", "Allo...	[ "analyzeBranch", "-", "Analyze", "the", "branching", "code", "at", "the", "end", "of", "MBB", ",", "returning", "true", "if", "it", "can", "not", "be", "understood", "(", "e.g", "." ]	[ "AMDGPU", "SI", "AMDGPU::SI_MASK_BRANCH", "0", "0" ]	SIInstrInfo (2)	analyzeBranch	AMDGPU	GPU	LLVM	1,428	173	1	[]
[ "<s>", "bool", "AArch64AdvSIMDScalar", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "mf", ")", "{", "bool", "Changed", "=", "false", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"*** AArch64AdvSIMDScalar ***\\n\"", ")", ";", "if", "(", "skipFun...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AArch64", "AArch64", "\"*** AArch64AdvSIMDScalar ***\\n\"" ]	AArch64AdvSIMDScalarPass12	runOnMachineFunction	AArch64	CPU	LLVM	1,429	104	1	[]
[ "<s>", "bool", "ARMAsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "AFI", "=", "MF", ".", "getInfo", "<", "ARMFunctionInfo", ">", "(", ")", ";", "MCP", "=", "MF", ".", "getConstantPool", "(", ")", ";", "if", "(", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "ARM", "ARM", "ARM" ]	ARMAsmPrinter55	runOnMachineFunction	ARM	CPU	LLVM	1,430	49	1	[]
[ "<s>", "bool", "arm_change_mode_p", "(", "tree", "func", ")", "{", "if", "(", "TREE_CODE", "(", "func", ")", "!=", "FUNCTION_DECL", ")", "return", "false", ";", "tree", "callee_tree", "=", "DECL_FUNCTION_SPECIFIC_TARGET", "(", "func", ")", ";", "if", "(", ...	[ "Check", "that", "FUNC", "is", "called", "with", "a", "different", "mode", "." ]	[ "arm" ]	arm	arm_change_mode_p	arm	CPU	GCC	1,431	64	1	[]
[ "<s>", "MVT", "getScalarShiftAmountTy", "(", "const", "DataLayout", "&", ",", "EVT", "LHSTy", ")", "const", "override", "{", "return", "LHSTy", ".", "getSizeInBits", "(", ")", "<=", "32", "?", "MVT", "::", "i32", ":", "MVT", "::", "i64", ";", "}", "</s...	[ "Return", "the", "type", "to", "use", "for", "a", "scalar", "shift", "opcode", ",", "given", "the", "shifted", "amount", "type", "." ]	[ "RISCV", "32", "MVT::i32", "MVT::i64" ]	RISCVISelLowering (2)1	getScalarShiftAmountTy	RISCV	CPU	LLVM	1,432	31	1	[]
[ "<s>", "tree", "function_resolver", "::", "lookup_form", "(", "mode_suffix_index", "mode", ",", "type_suffix_index", "type0", ",", "type_suffix_index", "type1", ")", "{", "type_suffix_pair", "types", "=", "{", "type0", ",", "type1", "}", ";", "function_instance", ...	[ "Silently", "check", "whether", "there", "is", "an", "instance", "of", "the", "function", "with", "the", "mode", "suffix", "given", "by", "MODE", "and", "the", "type", "suffixes", "given", "by", "TYPE0", "and", "TYPE1", ".", "Return", "its", "function", "d...	[ "aarch64" ]	aarch64-sve-builtins	lookup_form	aarch64	CPU	GCC	1,433	67	1	[]
[ "<s>", "void", "order_regs_for_local_alloc", "(", "void", ")", "{", "static", "int", "last_order_nonleaf", "=", "1", ";", "if", "(", "regs_ever_live", "[", "15", "]", "!=", "last_order_nonleaf", ")", "{", "last_order_nonleaf", "=", "!", "last_order_nonleaf", ";"...	[ "Choose", "the", "order", "in", "which", "to", "allocate", "hard", "registers", "for", "pseudo-registers", "local", "to", "a", "basic", "block", ".", "Store", "the", "desired", "register", "order", "in", "the", "array", "`", "reg_alloc_order", "'", ".", "Ele...	[ "sparc", "1", "15" ]	sparc3	order_regs_for_local_alloc	sparc	CPU	GCC	1,434	55	1	[]
[ "<s>", "void", "MipsInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "Targ...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "Mips", "Mips", "0", "Mips::CPURegsRegClass", "Mips::LW_P8", "Mips::LW", "Mips::CPU64RegsRegClass", "Mips::LD_P8", "Mips::LD", "Mips::FGR32RegClass", "Mips::LWC1_P8", "Mips::LWC1", "Mips::AFGR64RegClass", "Mips::LDC1", "Mips::FGR64RegClass", "Mips::LDC164_P8", "Mips::LDC164", "\"Re...	MipsInstrInfo20	loadRegFromStackSlot	Mips	CPU	LLVM	1,435	225	1	[]
[ "<s>", "OperandMatchResultTy", "RISCVAsmParser", "::", "tryParseRegister", "(", "unsigned", "&", "RegNo", ",", "SMLoc", "&", "StartLoc", ",", "SMLoc", "&", "EndLoc", ")", "{", "const", "AsmToken", "&", "Tok", "=", "getParser", "(", ")", ".", "getTok", "(", ...	[ "tryParseRegister", "-", "parse", "one", "register", "if", "possible" ]	[ "RI5CY", "RISCV", "0" ]	RISCVAsmParser	tryParseRegister	RI5CY	CPU	LLVM	1,436	98	1	[]
[ "<s>", "const", "char", "*", "XCoreTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "case", "XCoreISD", "::", "BL", ":", "return", "\"XCoreISD::BL\"", ";", "case", "XCoreISD", "::", ...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "XCore", "XCore", "XCoreISD::BL", "\"XCoreISD::BL\"", "XCoreISD::PCRelativeWrapper", "\"XCoreISD::PCRelativeWrapper\"", "XCoreISD::DPRelativeWrapper", "\"XCoreISD::DPRelativeWrapper\"", "XCoreISD::CPRelativeWrapper", "\"XCoreISD::CPRelativeWrapper\"", "XCoreISD::STWSP", "\"XCoreISD::STWSP\"", ...	XCoreISelLowering17	getTargetNodeName	XCore	MPU	LLVM	1,437	72	1	[]
[ "<s>", "unsigned", "char", "X86Subtarget", "::", "classifyGlobalReference", "(", "const", "GlobalValue", "*", "GV", ",", "const", "Module", "&", "M", ")", "const", "{", "if", "(", "TM", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Large", ")", ...	[ "Classify", "a", "global", "variable", "reference", "for", "the", "current", "subtarget", "according", "to", "how", "we", "should", "reference", "it", "in", "a", "non-pcrel", "context", "." ]	[ "X86", "X86", "X86II::MO_NO_FLAG", "X86II::MO_DLLIMPORT", "X86II::MO_GOTPCREL", "X86II::MO_DARWIN_NONLAZY", "X86II::MO_DARWIN_NONLAZY_PIC_BASE", "X86II::MO_GOT" ]	X86Subtarget64	classifyGlobalReference	X86	CPU	LLVM	1,438	119	1	[]
[ "<s>", "static", "void", "nvptx_dump_pars", "(", "parallel", "*", "par", ",", "unsigned", "depth", ")", "{", "fprintf", "(", "dump_file", ",", "\"%u: mask %d head=%d, tail=%d\\n\"", ",", "depth", ",", "par", "->", "mask", ",", "par", "->", "forked_block", "?",...	[ "See", "also", "'gcc/omp-oacc-neuter-broadcast.cc", ":", "omp_sese_dump_pars", "'", "." ]	[ "nvptx", "\"%u: mask %d head=%d, tail=%d\\n\"", "1", "1", "\" blocks:\"", "0", "\" %d\"", "\"\\n\"", "1" ]	nvptx	nvptx_dump_pars	nvptx	GPU	GCC	1,439	134	1	[]
[ "<s>", "static", "char", "*", "describe_cache", "(", "unsigned", "l1_sizekb", ",", "unsigned", "l1_line", ",", "unsigned", "l1_assoc", "ATTRIBUTE_UNUSED", ",", "unsigned", "l2_sizekb", ")", "{", "char", "l1size", "[", "1000", "]", ",", "line", "[", "1000", "...	[ "Returns", "parameters", "that", "describe", "L1_ASSOC", "associative", "cache", "of", "size", "L1_SIZEKB", "with", "lines", "of", "size", "L1_LINE", ",", "and", "L2_SIZEKB", "." ]	[ "powerpcspe", "1000", "1000", "1000", "\"--param l1-cache-size=%u\"", "\"--param l1-cache-line-size=%u\"", "\"--param l2-cache-size=%u\"", "\" \"", "\" \"", "\" \"" ]	driver-powerpcspe	describe_cache	powerpcspe	CPU	GCC	1,440	81	1	[]
[ "<s>", "MachineInstrBuilder", "SIInstrInfo", "::", "buildIndirectRead", "(", "MachineBasicBlock", "*", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "ValueReg", ",", "unsigned", "Address", ",", "unsigned", "OffsetReg", ")", "const", "{", ...	[ "Build", "instruction", "(", "s", ")", "for", "an", "indirect", "register", "read", "." ]	[ "AMDGPU", "SI", "AMDGPU::VGPR_32RegClass", "AMDGPU::SI_INDIRECT_SRC", "0", "1", "0" ]	SIInstrInfo102	buildIndirectRead	AMDGPU	GPU	LLVM	1,441	111	1	[]
[ "<s>", "bool", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "char", "ConstraintCode", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "override", "{", "const", "TargetRegisterInfo", "*", "TRI", "=", "TM", ".",...	[ "SelectInlineAsmMemoryOperand", "-", "Select", "the", "specified", "address", "as", "a", "target", "addressing", "mode", ",", "according", "to", "the", "specified", "constraint", "." ]	[ "PowerPC", "1", "MVT::i32", "0" ]	PPCISelDAGToDAG5	SelectInlineAsmMemoryOperand	PowerPC	CPU	LLVM	1,442	109	1	[]
[ "<s>", "void", "PPCPassConfig", "::", "addPreRegAlloc", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "initializePPCVSXFMAMutatePass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";", "in...	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]	[ "PowerPC", "PPC", "PPC", "PPC", "PPC", "PPC", "PPC" ]	PPCTargetMachine14	addPreRegAlloc	PowerPC	CPU	LLVM	1,443	82	1	[]
[ "<s>", "void", "WebAssemblyPassConfig", "::", "addPostRegAlloc", "(", ")", "{", "disablePass", "(", "&", "MachineCopyPropagationID", ")", ";", "disablePass", "(", "&", "PostRAMachineSinkingID", ")", ";", "disablePass", "(", "&", "PostRASchedulerID", ")", ";", "dis...	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "register", "allocation", "pass", "pipeline", "but", "before", "prolog-epilog", "insertion", "." ]	[ "WebAssembly", "WebAssembly" ]	WebAssemblyTargetMachine13	addPostRegAlloc	WebAssembly	Virtual ISA	LLVM	1,444	68	1	[]
[ "<s>", "static", "bool", "mayAlias", "(", "MachineInstr", "", "MIa", ",", "SmallVectorImpl", "<", "MachineInstr", "", ">", "&", "MemInsns", ",", "const", "AArch64InstrInfo", "*", "TII", ")", "{", "for", "(", "auto", "&", "MIb", ":", "MemInsns", ")", "i...	[ "Returns", "true", "if", "this", "instruction", "'s", "memory", "access", "aliases", "the", "memory", "access", "of", "Other", "." ]	[ "AArch64", "AArch64" ]	AArch64LoadStoreOptimizer (2)	mayAlias	AArch64	CPU	LLVM	1,445	48	1	[]
[ "<s>", "static", "bool", "rs6000_secondary_reload_move", "(", "enum", "rs6000_reg_type", "to_type", ",", "enum", "rs6000_reg_type", "from_type", ",", "machine_mode", "mode", ",", "secondary_reload_info", "*", "sri", ",", "bool", "altivec_p", ")", "{", "if", "(", "...	[ "Return", "whether", "a", "move", "between", "two", "register", "classes", "can", "be", "done", "either", "directly", "(", "simple", "move", ")", "or", "via", "a", "pattern", "that", "uses", "a", "single", "extra", "temporary", "(", "using", "power8", "'s"...	[ "rs6000", "0" ]	rs6000	rs6000_secondary_reload_move	rs6000	CPU	GCC	1,446	136	1	[]
[ "<s>", "SDValue", "MipsTargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "I...	[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]	[ "Mips", "Mips", "ISD::InputArg", "16", "Mips", "Mips", "0", "\"Can only return in registers!\"", "1", "2", "ISD::SRL", "ISD::SRA", "\"Unknown loc info!\"", "ISD::BITCAST", "ISD::TRUNCATE", "ISD::AssertZext", "ISD::TRUNCATE", "ISD::AssertSext", "ISD::TRUNCATE" ]	MipsISelLowering108	LowerCallResult	Mips	CPU	LLVM	1,447	501	1	[]
[ "<s>", "void", "rs6000_sibcall_aix", "(", "rtx", "value", ",", "rtx", "func_desc", ",", "rtx", "flag", ",", "rtx", "cookie", ")", "{", "rtx", "call", "[", "2", "]", ";", "rtx", "insn", ";", "gcc_assert", "(", "INTVAL", "(", "cookie", ")", "==", "0", ...	[ "Expand", "code", "to", "perform", "a", "sibling", "call", "under", "the", "AIX", "or", "ELFv2", "ABI", "." ]	[ "rs6000", "2", "0", "0", "0", "0", "1", "2" ]	rs60006	rs6000_sibcall_aix	rs6000	CPU	GCC	1,448	120	1	[]
[ "<s>", "unsigned", "getOpSize", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpNo", ")", "const", "{", "return", "getOpRegClass", "(", "MI", ",", "OpNo", ")", "->", "getSize", "(", ")", ";", "}", "</s>" ]	[ "This", "form", "should", "usually", "be", "preferred", "since", "it", "handles", "operands", "with", "unknown", "register", "classes", "." ]	[ "R600" ]	SIInstrInfo109	getOpSize	R600	GPU	LLVM	1,449	26	1	[]
[ "<s>", "bool", "X86TTIImpl", "::", "isLegalMaskedGather", "(", "Type", "*", "DataTy", ")", "{", "if", "(", "isa", "<", "VectorType", ">", "(", "DataTy", ")", "&&", "!", "isPowerOf2_32", "(", "DataTy", "->", "getVectorNumElements", "(", ")", ")", ")", "re...	[ "Return", "true", "if", "the", "target", "supports", "masked", "gather", "." ]	[ "X86", "X86", "32", "64" ]	X86TargetTransformInfo11	isLegalMaskedGather	X86	CPU	LLVM	1,450	84	1	[]
[ "<s>", "bool", "runOnFunction", "(", "Function", "&", "F", ")", "override", "{", "visit", "(", "F", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "AMDGPU" ]	R600TextureIntrinsicsReplacer1	runOnFunction	AMDGPU	GPU	LLVM	1,451	18	1	[]
[ "<s>", "static", "int", "frv_arg_partial_bytes", "(", "cumulative_args_t", "cum", ",", "machine_mode", "mode", ",", "tree", "type", "ATTRIBUTE_UNUSED", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "machine_mode", "xmode", "=", "(", "mode", "==", "BLKmode", ...	[ "A", "C", "expression", "for", "the", "number", "of", "words", ",", "at", "the", "beginning", "of", "an", "argument", ",", "must", "be", "put", "in", "registers", ".", "The", "value", "must", "be", "zero", "for", "arguments", "that", "are", "passed", "...	[ "frv", "1", "1", "1", "0", "\"frv_arg_partial_bytes: %d\\n\"" ]	frv3	frv_arg_partial_bytes	frv	VLIW	GCC	1,452	114	1	[]
[ "<s>", "SDValue", "AVRTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVect...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "AVR", "AVR", "ISD::OutputArg", "16", "AVR", "AVR", "4", "1", "0", "\"Can only return in registers!\"", "1", "AVR", "AVR", "AVRISD::RETI_FLAG", "AVRISD::RET_FLAG", "0", "MVT::Other" ]	AVRISelLowering12	LowerReturn	AVR	MPU	LLVM	1,453	332	1	[]
[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "MipsTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "std", "::", "string", "&", "Constraint", ",", "MVT", "VT", ")", "const", "{", "if", "(", "C...	[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]	[ "Mips", "Mips", "1", "0", "MVT::i32", "MVT::i16", "MVT::i8", "Mips", "0U", "Mips::CPU16RegsRegClass", "0U", "Mips::GPR32RegClass", "MVT::i64", "0U", "Mips::GPR32RegClass", "MVT::i64", "0U", "Mips::GPR64RegClass", "0U", "MVT::f32", "0U", "Mips::FGR32RegClass", "MVT::f64", ...	MipsISelLowering58	getRegForInlineAsmConstraint	Mips	CPU	LLVM	1,454	397	1	[]
[ "<s>", "bool", "ARMBaseInstrInfo", "::", "isPredicable", "(", "MachineInstr", "*", "MI", ")", "const", "{", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "!", "MCID", ".", "isPredicable", "(", ")", ")", "ret...	[ "Return", "true", "if", "the", "specified", "instruction", "can", "be", "predicated", "." ]	[ "ARM", "ARM", "ARMII::DomainMask", "ARMII::DomainNEON", "ARM", "ARM" ]	ARMBaseInstrInfo108	isPredicable	ARM	CPU	LLVM	1,455	84	1	[]
[ "<s>", "static", "rtx", "find_alignment_op", "(", "rtx_insn", "", "insn", ",", "rtx", "base_reg", ")", "{", "df_ref", "base_use", ";", "struct", "df_insn_info", "", "insn_info", "=", "DF_INSN_INFO_GET", "(", "insn", ")", ";", "rtx", "and_operation", "=", "...	[ "Given", "INSN", "that", "'s", "a", "load", "or", "store", "based", "at", "BASE_REG", ",", "check", "if", "all", "of", "its", "feeding", "computations", "align", "its", "address", "on", "a", "16-byte", "boundary", ".", "If", "so", ",", "return", "true", ...	[ "powerpcspe", "0", "0" ]	powerpcspe	find_alignment_op	powerpcspe	CPU	GCC	1,456	115	1	[]
[ "<s>", "bool", "NVPTXLowerStructArgs", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "!", "isKernelFunction", "(", "F", ")", ")", "return", "false", ";", "handleStructPtrArgs", "(", "F", ")", ";", "return", "true", ";", "}", "</s...	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "NVPTX", "NVPTX" ]	NVPTXLowerStructArgs	runOnFunction	NVPTX	GPU	LLVM	1,457	30	1	[]
[ "<s>", "MachineBasicBlock", "", "SparcTargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "", "BB", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llv...	[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]	[ "Sparc", "Sparc", "\"Unknown SELECT_CC!\"", "SP::SELECT_CC_Int_ICC", "SP::SELECT_CC_FP_ICC", "SP::SELECT_CC_DFP_ICC", "SP::SELECT_CC_QFP_ICC", "SP::BCOND", "SP::SELECT_CC_Int_FCC", "SP::SELECT_CC_FP_FCC", "SP::SELECT_CC_DFP_FCC", "SP::SELECT_CC_QFP_FCC", "SP::FBCOND", "SP::EH_SJLJ_SETJMP32...	SparcISelLowering14	EmitInstrWithCustomInserter	Sparc	CPU	LLVM	1,458	134	1	[]
[ "<s>", "SMRange", "getLocRange", "(", ")", "const", "{", "return", "SMRange", "(", "StartLoc", ",", "EndLoc", ")", ";", "}", "</s>" ]	[ "getLocRange", "-", "Get", "the", "range", "between", "the", "first", "and", "last", "token", "of", "this", "operand", "." ]	[ "AMDGPU" ]	AMDGPUAsmParser1	getLocRange	AMDGPU	GPU	LLVM	1,459	15	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"Xtensa Instruction Selection\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "Xtensa", "\"Xtensa Instruction Selection\"" ]	XtensaISelDAGToDAG	getPassName	Xtensa	MPU	LLVM	1,460	11	1	[]
[ "<s>", "MachineInstr", "", "ARMBaseInstrInfo", "::", "optimizeSelect", "(", "MachineInstr", "&", "MI", ",", "SmallPtrSetImpl", "<", "MachineInstr", "", ">", "&", "SeenMIs", ",", "bool", "PreferFalse", ")", "const", "{", "assert", "(", "(", "MI", ".", "getO...	[ "Given", "a", "select", "instruction", "that", "was", "understood", "by", "analyzeSelect", "and", "returned", "Optimizable", "=", "true", ",", "attempt", "to", "optimize", "MI", "by", "merging", "it", "with", "one", "of", "its", "operands", "." ]	[ "ARM", "ARM", "ARM::MOVCCr", "ARM::t2MOVCCr", "\"Unknown select instruction\"", "2", "1", "2", "1", "1", "2", "0", "1", "3", "ARMCC::getOppositeCondition", "ARMCC::CondCodes", "4", "0", "1" ]	ARMBaseInstrInfo128	optimizeSelect	ARM	CPU	LLVM	1,461	463	1	[]
[ "<s>", "EVT", "AlphaTargetLowering", "::", "getSetCCResultType", "(", "EVT", "VT", ")", "const", "{", "return", "MVT", "::", "i64", ";", "}", "</s>" ]	[ "Return", "the", "value", "type", "to", "use", "for", "ISD", ":", ":SETCC", "." ]	[ "Alpha", "Alpha", "MVT::i64" ]	AlphaISelLowering8	getSetCCResultType	Alpha	MPU	LLVM	1,462	16	1	[]
[ "<s>", "SDValue", "WebAssemblyTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"unimplemente...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "WebAssembly", "WebAssembly", "\"unimplemented operation lowering\"", "ISD::GlobalAddress", "ISD::JumpTable", "ISD::BR_JT" ]	WebAssemblyISelLowering13	LowerOperation	WebAssembly	Virtual ISA	LLVM	1,463	76	1	[]
[ "<s>", "const", "char", "*", "emit_fusion_p9_store", "(", "rtx", "mem", ",", "rtx", "reg", ",", "rtx", "tmp_reg", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "reg", ")", ";", "rtx", "hi", ";", "rtx", "lo", ";", "rtx", "addr", ";", "const"...	[ "Return", "a", "string", "to", "fuse", "an", "addis", "instruction", "with", "a", "store", "using", "extended", "fusion", ".", "The", "address", "that", "is", "used", "is", "the", "logical", "address", "that", "was", "formed", "during", "peephole2", ":", "...	[ "rs6000", "0", "\"emit_fusion_p9_store, bad reg #1\"", "\"stfs\"", "\"stfd\"", "\"stxssp\"", "\"stxsd\"", "\"stb\"", "\"sth\"", "\"stw\"", "\"std\"", "\"emit_fusion_p9_store, bad reg #2\"", "\"emit_fusion_p9_store not MEM\"", "0", "\"\"" ]	rs60007	emit_fusion_p9_store	rs6000	CPU	GCC	1,464	305	1	[]
[ "<s>", "static", "int", "shmedia_reserve_space_for_target_registers_p", "(", "int", "regs_saved", ",", "HARD_REG_SET", "*", "live_regs_mask", ")", "{", "if", "(", "optimize_size", ")", "return", "0", ";", "return", "shmedia_target_regs_stack_space", "(", "live_regs_mask...	[ "Decide", "whether", "we", "should", "reserve", "space", "for", "callee-save", "target", "registers", ",", "in", "case", "target", "register", "allocation", "wants", "to", "use", "them", ".", "REGS_SAVED", "is", "the", "space", ",", "in", "bytes", ",", "that...	[ "sh", "0" ]	sh3	shmedia_reserve_space_for_target_registers_p	sh	CPU	GCC	1,465	28	1	[]
[ "<s>", "void", "R600SchedStrategy", "::", "initialize", "(", "ScheduleDAGMI", "", "dag", ")", "{", "DAG", "=", "dag", ";", "TII", "=", "static_cast", "<", "const", "R600InstrInfo", "", ">", "(", "DAG", "->", "TII", ")", ";", "TRI", "=", "static_cast", ...	[ "Initialize", "the", "strategy", "after", "building", "the", "DAG", "for", "a", "new", "region", "." ]	[ "R600", "0", "31", "32", "0", "0" ]	R600MachineScheduler27	initialize	R600	GPU	LLVM	1,466	137	1	[]
[ "<s>", "static", "int", "ix86_count_insn", "(", "basic_block", "bb", ")", "{", "edge", "e", ";", "edge_iterator", "ei", ";", "int", "min_prev_count", ";", "min_prev_count", "=", "4", ";", "FOR_EACH_EDGE", "(", "e", ",", "ei", ",", "bb", "->", "preds", ")...	[ "Count", "the", "minimum", "number", "of", "instructions", "in", "code", "path", "in", "BB", ".", "Return", "4", "if", "the", "number", "of", "instructions", ">", "=", "4", "." ]	[ "i386", "4", "0", "4" ]	i386	ix86_count_insn	i386	CPU	GCC	1,467	124	1	[]
[ "<s>", "bool", "HexagonMCChecker", "::", "check", "(", "bool", "FullCheck", ")", "{", "bool", "chkB", "=", "checkBranches", "(", ")", ";", "bool", "chkP", "=", "checkPredicates", "(", ")", ";", "bool", "chkNV", "=", "checkNewValues", "(", ")", ";", "bool...	[ "Check", "if", "the", "constraints", "are", "satisfiable", "." ]	[ "Hexagon", "Hexagon" ]	HexagonMCChecker16	check	Hexagon	DSP	LLVM	1,468	95	1	[]
[ "<s>", "bool", "ix86_libc_has_function", "(", "enum", "function_class", "fn_class", ")", "{", "return", "targetm", ".", "libc_has_function", "(", "fn_class", ",", "NULL_TREE", ")", ";", "}", "</s>" ]	[ "We", "add", "this", "as", "a", "workaround", "in", "order", "to", "use", "libc_has_function", "hook", "in", "i386.md", "." ]	[ "i386" ]	i386	ix86_libc_has_function	i386	CPU	GCC	1,469	19	1	[]
[ "<s>", "void", "SIInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", ...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "AMDGPU", "SI", "SI", "SI", "4", "AMDGPU::SReg_32_XM0RegClass", "AMDGPU::M0", "AMDGPU::VGPR_32RegClass", "0" ]	SIInstrInfo12	loadRegFromStackSlot	AMDGPU	GPU	LLVM	1,470	427	1	[]
[ "<s>", "static", "void", "tilepro_gen_bundles", "(", "void", ")", "{", "basic_block", "bb", ";", "FOR_EACH_BB_FN", "(", "bb", ",", "cfun", ")", "{", "rtx_insn", "", "insn", ",", "", "next", ";", "rtx_insn", "*", "end", "=", "NEXT_INSN", "(", "BB_END", ...	[ "Go", "through", "all", "insns", ",", "and", "use", "the", "information", "generated", "during", "scheduling", "to", "generate", "SEQUENCEs", "to", "represent", "bundles", "of", "instructions", "issued", "simultaneously", "." ]	[ "tilepro" ]	tilepro	tilepro_gen_bundles	tilepro	VLIW	GCC	1,471	123	1	[]
[ "<s>", "void", "RISCVTargetStreamer", "::", "emitTargetAttributes", "(", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "if", "(", "STI", ".", "hasFeature", "(", "RISCV", "::", "FeatureRV32E", ")", ")", "emitAttribute", "(", "RISCVAttrs", "::", "STACK_ALIGN",...	[ "Emit", "the", "build", "attributes", "that", "only", "depend", "on", "the", "hardware", "that", "we", "expect", "." ]	[ "RISCV", "RISCV", "RISCV::FeatureRV32E", "RISCVAttrs::STACK_ALIGN", "RISCVAttrs::ALIGN_4", "RISCVAttrs::STACK_ALIGN", "RISCVAttrs::ALIGN_16", "\"rv32\"", "RISCV::Feature64Bit", "\"rv64\"", "RISCV::FeatureRV32E", "\"e1p9\"", "\"i2p0\"", "RISCV::FeatureStdExtM", "\"_m2p0\"", "RISCV::Feat...	RISCVTargetStreamer	emitTargetAttributes	RISCV	CPU	LLVM	1,472	412	1	[]
[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "XtensaSubtarget", ">", "(", ")", ";", "return", "SelectionDAGISel", "::", "runOnMachineFunction", "(", "MF", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Xtensa", "Xtensa" ]	XtensaISelDAGToDAG	runOnMachineFunction	Xtensa	MPU	LLVM	1,473	30	1	[]
[ "<s>", "bool", "X86PassConfig", "::", "addPreRegAlloc", "(", ")", "{", "addPass", "(", "createX86MaxStackAlignmentHeuristicPass", "(", ")", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]	[ "X86", "X86", "X86" ]	X86TargetMachine103	addPreRegAlloc	X86	CPU	LLVM	1,474	18	1	[]
[ "<s>", "unsigned", "PPCTargetLowering", "::", "getRegisterByName", "(", "const", "char", "*", "RegName", ",", "EVT", "VT", ")", "const", "{", "bool", "isPPC64", "=", "PPCSubTarget", ".", "isPPC64", "(", ")", ";", "bool", "isDarwinABI", "=", "PPCSubTarget", "...	[ "Return", "the", "register", "ID", "of", "the", "name", "passed", "in", "." ]	[ "PowerPC", "PPC", "PPC", "PPC", "PPC", "PPC", "PPC", "MVT::i64", "MVT::i32", "PPC", "MVT::i32", "\"Invalid register global variable type\"", "PPC", "MVT::i64", "\"r1\"", "PPC::X1", "PPC::R1", "\"r2\"", "0", "PPC::X2", "PPC::R2", "\"r13\"", "PPC", "0", "PPC::X13", "P...	PPCISelLowering88	getRegisterByName	PowerPC	CPU	LLVM	1,475	169	1	[]
[ "<s>", "void", "output_compiler_stub", "(", ")", "{", "char", "tmp_buf", "[", "256", "]", ";", "char", "label_buf", "[", "256", "]", ";", "char", "*", "label", ";", "tree", "tmp_stub", ",", "stub", ";", "if", "(", "!", "flag_pic", ")", "for", "(", ...	[ "OUTPUT_COMPILER_STUB", "outputs", "the", "compiler", "generated", "stub", "for", "handling", "procedure", "calls", "from", "the", "linked", "list", "and", "initializes", "the", "linked", "list", "." ]	[ "rs6000", "256", "256", "\"%s:\\n\"", "\"\\t.stabd 68,0,%d\\n\"", "0", "1", "0", "1", "\"lis r12,hi16(\"", "\")\\n\\tori r12,r12,lo16(\"", "\")\\n\\tmtctr r12\\n\\tbctr\"", "0", "\"\\t.stabd 68,0,%d\\n\"", "0" ]	rs60002	output_compiler_stub	rs6000	CPU	GCC	1,476	209	1	[]
[ "<s>", "static", "rtx", "nvptx_get_unisimt_master", "(", ")", "{", "rtx", "&", "master", "=", "cfun", "->", "machine", "->", "unisimt_master", ";", "return", "master", "?", "master", ":", "master", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "}", "</s>" ]	[ "Return", "a", "SImode", "``", "master", "lane", "index", "''", "register", "for", "uniform-simt", ",", "allocating", "on", "first", "use", "." ]	[ "nvptx" ]	nvptx	nvptx_get_unisimt_master	nvptx	GPU	GCC	1,477	29	1	[]
[ "<s>", "static", "section", "*", "pa_select_section", "(", "tree", "exp", ",", "int", "reloc", ",", "unsigned", "HOST_WIDE_INT", "align", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "TREE_CODE", "(", "exp", ")", "==", "VAR_DECL", "&&", "TREE_READONLY", "(", "ex...	[ "On", "hpux10", ",", "the", "linker", "will", "give", "an", "error", "if", "we", "have", "a", "reference", "in", "the", "read-only", "data", "section", "to", "a", "symbol", "defined", "in", "a", "shared", "library", ".", "Therefore", ",", "expressions", ...	[ "pa" ]	pa	pa_select_section	pa	CPU	GCC	1,478	143	1	[]
[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"TLCS900 DAG->DAG Pattern Instruction Selection\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "TLCS900", "\"TLCS900 DAG->DAG Pattern Instruction Selection\"" ]	TLCS900ISelDAGToDAG	getPassName	TLCS900	MPU	LLVM	1,479	13	1	[]
[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "PPCTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "std", "::", "string", "&", "Constraint", ",", "MVT", "VT", ")", "const", "{", "if", "(", "Co...	[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]	[ "PowerPC", "PPC", "1", "0", "MVT::i64", "PPC", "PPC", "0U", "PPC::G8RC_NOX0RegClass", "0U", "PPC::GPRC_NOR0RegClass", "MVT::i64", "PPC", "PPC", "0U", "PPC::G8RCRegClass", "0U", "PPC::GPRCRegClass", "MVT::f32", "MVT::i32", "0U", "PPC::F4RCRegClass", "MVT::f64", "MVT::i64...	PPCISelLowering (2)	getRegForInlineAsmConstraint	PowerPC	CPU	LLVM	1,480	344	1	[]
[ "<s>", "virtual", "bool", "addPreRegAlloc", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "&", "DeadMachineInstructionElimID", ")", ";", "}", "return", "true", ";", "}", "</s>" ]	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]	[ "Patmos" ]	PatmosTargetMachine	addPreRegAlloc	Patmos	VLIW	LLVM	1,481	28	1	[]
[ "<s>", "ARMELFStreamer", "&", "ARMTargetELFStreamer", "::", "getStreamer", "(", ")", "{", "ARMELFStreamer", "", "S", "=", "static_cast", "<", "ARMELFStreamer", "", ">", "(", "Streamer", ")", ";", "return", "*", "S", ";", "}", "</s>" ]	[ "Return", "the", "output", "streamer", "for", "the", "assembler", "." ]	[ "ARM", "ARM", "ARM", "ARM", "ARM" ]	ARMELFStreamer52	getStreamer	ARM	CPU	LLVM	1,482	26	1	[]
[ "<s>", "RTX_CODE", "avr_normalize_condition", "(", "RTX_CODE", "condition", ")", "{", "switch", "(", "condition", ")", "{", "case", "GT", ":", "return", "GE", ";", "case", "GTU", ":", "return", "GEU", ";", "case", "LE", ":", "return", "LT", ";", "case", ...	[ "Convert", "condition", "code", "CONDITION", "to", "the", "valid", "AVR", "condition", "code" ]	[ "avr" ]	avr	avr_normalize_condition	avr	MPU	GCC	1,483	44	1	[]
[ "<s>", "const", "Cpu0TargetMachine", "&", "getTargetMachine", "(", ")", "{", "return", "static_cast", "<", "const", "Cpu0TargetMachine", "&", ">", "(", "TM", ")", ";", "}", "</s>" ]	[ "Return", "the", "target", "machine", "(", "if", "available", ")", "." ]	[ "Cpu0", "Cpu0", "Cpu0" ]	Cpu0ISelDAGToDAG	getTargetMachine	Cpu0	CPU	LLVM	1,484	19	1	[]
[ "<s>", "void", "mmix_expand_epilogue", "(", "void", ")", "{", "HOST_WIDE_INT", "locals_size", "=", "get_frame_size", "(", ")", ";", "int", "regno", ";", "HOST_WIDE_INT", "stack_space_to_deallocate", "=", "(", "crtl", "->", "outgoing_args_size", "+", "crtl", "->", ...	[ "Expands", "the", "function", "epilogue", "into", "RTX", "." ]	[ "mmix", "7", "7", "255", "8", "16", "8", "8", "8", "0", "\"stack frame not a multiple of octabyte: %wd\"", "255", "255", "0", "8", "7", "7", "16", "8", "255", "0", "8", "0" ]	mmix4	mmix_expand_epilogue	mmix	CPU	GCC	1,485	339	1	[]
[ "<s>", "SDValue", "PPCTargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "In...	[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]	[ "PowerPC", "PPC", "ISD::InputArg", "16", "PPC", "0", "\"Can only return in registers!\"", "1", "0", "2" ]	PPCISelLowering115	LowerCallResult	PowerPC	CPU	LLVM	1,486	187	1	[]
[ "<s>", "static", "__inline", "float", "sh_media_FMAC_S", "(", "float", "fg", ",", "float", "fh", ",", "float", "fq", ")", "{", "return", "fg", "*", "fh", "+", "fq", ";", "}", "</s>" ]	[ "This", "gives", "different", "results", "for", "-O0" ]	[ "sh" ]	ushmedia1	sh_media_FMAC_S	sh	CPU	GCC	1,487	23	1	[]
[ "<s>", "MipsSubtarget", "::", "MipsSubtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "bool", "little", ",", "const", "MipsTargetMachine", "&", "TM", ")", ...	[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "\"Code generati...	MipsSubtarget43	MipsSubtarget	Mips	CPU	LLVM	1,488	455	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"RISCV Assembly Printer\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "RI5CY", "\"RISCV Assembly Printer\"" ]	RISCVAsmPrinter	getPassName	RI5CY	CPU	LLVM	1,489	11	1	[]
[ "<s>", "void", "print_reg", "(", "rtx", "x", ",", "int", "code", ",", "FILE", "*", "file", ")", "{", "gcc_assert", "(", "REGNO", "(", "x", ")", "!=", "ARG_POINTER_REGNUM", "&&", "REGNO", "(", "x", ")", "!=", "FRAME_POINTER_REGNUM", "&&", "REGNO", "(", ...	[ "Print", "a", "register", "." ]	[ "i386", "0", "0", "2", "1", "4", "8", "3", "0", "0", "\"extended registers have no high halves\"", "1", "\"r%ib\"", "8", "2", "\"r%iw\"", "8", "4", "\"r%id\"", "8", "8", "\"r%i\"", "8", "\"unsupported operand size for extended register\"", "3", "\"st(0)\"", "8", ...	i3863	print_reg	i386	CPU	GCC	1,490	426	1	[]
[ "<s>", "const", "AMDGPUTargetLowering", "*", "getTLI", "(", ")", "const", "{", "return", "TLI", ";", "}", "</s>" ]	[ "Getter", "for", "generic", "TargetLowering", "class", "." ]	[ "R600" ]	AMDGPUTargetTransformInfo43	getTLI	R600	GPU	LLVM	1,491	12	1	[]
[ "<s>", "bool", "WDC65816PassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "createWDC65816ISelDag", "(", "getWDC65816TargetMachine", "(", ")", ")", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]	[ "WDC65816", "WDC", "WDC", "WDC" ]	WDC65816TargetMachine	addInstSelector	WDC65816	MPU	LLVM	1,492	21	1	[]
[ "<s>", "void", "P2MCInstLower", "::", "Initialize", "(", "MCContext", "*", "C", ")", "{", "Ctx", "=", "C", ";", "}", "</s>" ]	[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]	[ "P2", "P2" ]	P2MCInstLower	Initialize	P2	MPU	LLVM	1,493	15	1	[]
[ "<s>", "void", "pass_vsetvl", "::", "compute_local_backward_infos", "(", "const", "bb_info", "*", "bb", ")", "{", "vector_insn_info", "change", ";", "change", ".", "set_empty", "(", ")", ";", "auto", "&", "block_info", "=", "m_vector_manager", "->", "vector_bloc...	[ "Compute", "demanded", "information", "by", "backward", "data-flow", "analysis", "." ]	[ "riscv", "\"Unexpected Invalid demanded info\"" ]	riscv-vsetvl	compute_local_backward_infos	riscv	CPU	GCC	1,494	204	1	[]
[ "<s>", "const", "MCFixupKindInfo", "&", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "]", "=", "{", "{", "\"reloc_riprel_4byte\"", ",", "0", ",", "4", "*", "8", ",", "MCFixupKindInfo", ...	[ "Get", "information", "on", "a", "fixup", "kind", "." ]	[ "X86", "\"reloc_riprel_4byte\"", "0", "4", "8", "\"reloc_riprel_4byte_movq_load\"", "0", "4", "8", "\"reloc_signed_4byte\"", "0", "4", "8", "0", "\"reloc_global_offset_table\"", "0", "4", "8", "0", "\"Invalid kind!\"" ]	X86MCCodeEmitter25	getFixupKindInfo	X86	CPU	LLVM	1,495	110	1	[]
[ "<s>", "rtx", "ix86_find_base_term", "(", "rtx", "x", ")", "{", "rtx", "term", ";", "if", "(", "TARGET_64BIT", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "!=", "CONST", ")", "return", "x", ";", "term", "=", "XEXP", "(", "x", ",", "0", ")", ...	[ "If", "X", "is", "a", "machine", "specific", "address", "(", "i.e", ".", "a", "symbol", "or", "label", "being", "referenced", "as", "a", "displacement", "from", "the", "GOT", "implemented", "using", "an", "UNSPEC", ")", ",", "then", "return", "the", "bas...	[ "i386", "0", "1", "0", "1", "1", "0", "0" ]	i386	ix86_find_base_term	i386	CPU	GCC	1,496	116	1	[]
[ "<s>", "void", "aarch64_init_builtins", "(", "void", ")", "{", "tree", "ftype_set_fpr", "=", "build_function_type_list", "(", "void_type_node", ",", "unsigned_type_node", ",", "NULL", ")", ";", "tree", "ftype_get_fpr", "=", "build_function_type_list", "(", "unsigned_t...	[ "Implement", "TARGET_INIT_BUILTINS", "." ]	[ "aarch64", "\"__builtin_aarch64_get_fpcr\"", "\"__builtin_aarch64_set_fpcr\"", "\"__builtin_aarch64_get_fpsr\"", "\"__builtin_aarch64_set_fpsr\"" ]	aarch64-builtins4	aarch64_init_builtins	aarch64	CPU	GCC	1,497	138	1	[]
[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "LLVM_OVERRIDE", "{", "return", "\"SystemZ DAG->DAG Pattern Instruction Selection\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "SystemZ", "\"SystemZ DAG->DAG Pattern Instruction Selection\"" ]	SystemZISelDAGToDAG1	getPassName	SystemZ	CPU	LLVM	1,498	14	1	[]
[ "<s>", "static", "rtx", "loongarch_got_load_tls_gd", "(", "rtx", "dest", ",", "rtx", "sym", ")", "{", "return", "gen_got_load_tls_gd", "(", "Pmode", ",", "dest", ",", "sym", ")", ";", "}", "</s>" ]	[ "Load", "an", "entry", "from", "the", "GOT", "for", "a", "TLS", "GD", "access", "." ]	[ "loongarch" ]	loongarch	loongarch_got_load_tls_gd	loongarch	CPU	GCC	1,499	22	1	[]

[ "<s>", "bool", "isReg", "(", ")", "const", "override", "{", "return", "is", "(", "k_Register", ")", ";", "}", "</s>" ]

[ "isReg", "-", "Is", "this", "a", "register", "operand", "?" ]

[ "MOS" ]

MOSAsmParser

isReg

MOS

MPU

LLVM

1,400

14

1

[]

[ "<s>", "void", "MipsPassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "createMipsExpandPseudoPass", "(", ")", ")", ";", "addPass", "(", "createMicroMipsSizeReducePass", "(", ")", ")", ";", "addPass", "(", "createMipsDelaySlotFillerPass", "(", ")"...

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips" ]

MipsTargetMachine14

addPreEmitPass

Mips

CPU

LLVM

1,401

43

1

[]

[ "<s>", "enum", "reg_class", "coproc_secondary_reload_class", "(", "machine_mode", "mode", ",", "rtx", "x", ",", "bool", "wb", ")", "{", "if", "(", "mode", "==", "HFmode", ")", "{", "if", "(", "!", "TARGET_NEON_FP16", "&&", "!", "TARGET_VFP_FP16INST", ")", ...

[ "Return", "GENERAL_REGS", "if", "a", "scratch", "register", "required", "to", "reload", "x", "to/from", "coprocessor", "registers", ".", "Otherwise", "return", "NO_REGS", "." ]

[ "arm", "2" ]

arm

coproc_secondary_reload_class

arm

CPU

GCC

1,402

122

1

[]

[ "<s>", "static", "bool", "or1k_legitimize_address_displacement", "(", "rtx", "*", "off1", ",", "rtx", "*", "off2", ",", "poly_int64", "poly_offset", ",", "machine_mode", ")", "{", "HOST_WIDE_INT", "orig_offset", "=", "poly_offset", ";", "HOST_WIDE_INT", "lo", ",",...

[ "Worker", "for", "TARGET_LEGITIMIZE_ADDRESS_DISPLACEMENT", ".", "Split", "an", "out-of-range", "address", "displacement", "into", "hi", "and", "lo", "parts", ".", "The", "hi", "part", "will", "have", "to", "be", "loaded", "into", "a", "register", "separately", "...

[ "or1k", "0", "2", "32767", "32767", "0", "2", "32768", "32768", "16" ]

or1k

or1k_legitimize_address_displacement

or1k

CPU

GCC

1,403

117

1

[]

[ "<s>", "const", "uint32_t", "*", "ARMBaseRegisterInfo", "::", "getCallPreservedMask", "(", "CallingConv", "::", "ID", "CC", ")", "const", "{", "if", "(", "CC", "==", "CallingConv", "::", "GHC", ")", "return", "CSR_NoRegs_RegMask", ";", "return", "STI", ".", ...

[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]

[ "ARM", "ARM" ]

ARMBaseRegisterInfo41

getCallPreservedMask

ARM

CPU

LLVM

1,404

37

1

[]

[ "<s>", "bool", "aarch64_operands_ok_for_ldpstp", "(", "rtx", "*", "operands", ",", "bool", "load", ",", "machine_mode", "mode", ")", "{", "HOST_WIDE_INT", "offval_1", ",", "offval_2", ",", "msize", ";", "enum", "reg_class", "rclass_1", ",", "rclass_2", ";", "r...

[ "Given", "OPERANDS", "of", "consecutive", "load/store", ",", "check", "if", "we", "can", "merge", "them", "into", "ldp/stp", ".", "LOAD", "is", "true", "if", "they", "are", "load", "instructions", ".", "MODE", "is", "the", "mode", "of", "memory", "operands...

[ "aarch64", "1", "3", "0", "2", "0", "2", "1", "3", "8" ]

aarch645

aarch64_operands_ok_for_ldpstp

aarch64

CPU

GCC

1,405

383

1

[]

[ "<s>", "bool", "AArch64PassConfig", "::", "addILPOpts", "(", ")", "{", "if", "(", "EnableCondOpt", ")", "addPass", "(", "createAArch64ConditionOptimizerPass", "(", ")", ")", ";", "if", "(", "EnableCCMP", ")", "addPass", "(", "createAArch64ConditionalCompares", "("...

[ "Add", "passes", "that", "optimize", "instruction", "level", "parallelism", "for", "out-of-order", "targets", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64" ]

AArch64TargetMachine28

addILPOpts

AArch64

CPU

LLVM

1,406

71

1

[]

[ "<s>", "bool", "doInitialization", "(", "Module", "&", "M", ")", "override", "{", "SM", ".", "reset", "(", ")", ";", "return", "AsmPrinter", "::", "doInitialization", "(", "M", ")", ";", "}", "</s>" ]

[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]

[ "SystemZ" ]

SystemZAsmPrinter10

doInitialization

SystemZ

CPU

LLVM

1,407

24

1

[]

[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "AArch64FunctionInfo", "*", "AFI", "=", "MF", ".", "getInf...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AArch64", "AArch64", "AArch64", "2", "0" ]

AArch64CleanupLocalDynamicTLSPass10

runOnMachineFunction

AArch64

CPU

LLVM

1,408

76

1

[]

[ "<s>", "static", "void", "frv_pack_insns", "(", "void", ")", "{", "if", "(", "frv_for_each_packet", "(", "frv_reorder_packet", ")", ")", "frv_insn_packing_flag", "=", "0", ";", "else", "frv_insn_packing_flag", "=", "-", "1", ";", "}", "</s>" ]

[ "Divide", "instructions", "into", "packets", ".", "Reorder", "the", "contents", "of", "each", "packet", "so", "that", "they", "are", "in", "the", "correct", "assembly-language", "order", ".", "Since", "this", "pass", "can", "change", "the", "raw", "meaning", ...

[ "frv", "0", "1" ]

frv

frv_pack_insns

frv

VLIW

GCC

1,409

25

1

[]

[ "<s>", "static", "enum", "insn_code", "aarch64_constant_pool_reload_icode", "(", "machine_mode", "mode", ")", "{", "switch", "(", "mode", ")", "{", "case", "SFmode", ":", "return", "CODE_FOR_aarch64_reload_movcpsfdi", ";", "case", "DFmode", ":", "return", "CODE_FOR_...

[ "Return", "the", "reload", "icode", "required", "for", "a", "constant", "pool", "in", "mode", "." ]

[ "aarch64" ]

aarch643

aarch64_constant_pool_reload_icode

aarch64

CPU

GCC

1,410

92

1

[]

[ "<s>", "void", "AGCRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "report_fatal_error", "(", "\"Subroutines not su...

[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]

[ "AGC", "AGC", "\"Subroutines not supported yet\"" ]

AGCRegisterInfo

eliminateFrameIndex

AGC

MPU

LLVM

1,411

28

1

[]

[ "<s>", "static", "void", "mn10300_insert_setlb_lcc", "(", "rtx_insn", "*", "label", ",", "rtx_insn", "*", "branch", ")", "{", "rtx", "lcc", ",", "comparison", ",", "cmp_reg", ";", "if", "(", "LABEL_NUSES", "(", "label", ")", ">", "1", ")", "{", "rtx_insn...

[ "Replace", "the", "BRANCH", "insn", "with", "a", "Lcc", "insn", "that", "goes", "to", "LABEL", ".", "Insert", "a", "SETLB", "insn", "just", "before", "LABEL", "." ]

[ "mn10300", "1", "\"Inserting SETLB insn after:\"", "\"Created new loop-back label:\"", "\"Inserting SETLB insn before:\"", "0", "0", "0", "0", "0", "\"Replacing branch insn...\"", "\"... with Lcc insn:\"" ]

mn10300

mn10300_insert_setlb_lcc

mn10300

MPU

GCC

1,412

216

1

[]

[ "<s>", "bool", "HexagonTargetLowering", "::", "isFPImmLegal", "(", "const", "APFloat", "&", "Imm", ",", "EVT", "VT", ")", "const", "{", "return", "Subtarget", ".", "hasV5TOps", "(", ")", ";", "}", "</s>" ]

[ "Returns", "true", "if", "the", "target", "can", "instruction", "select", "the", "specified", "FP", "immediate", "natively", "." ]

[ "Hexagon", "Hexagon" ]

HexagonISelLowering (2)

isFPImmLegal

Hexagon

DSP

LLVM

1,413

23

1

[]

[ "<s>", "void", "expand_epilogue", "(", ")", "{", "unsigned", "int", "size", ";", "unsigned", "int", "outgoing_args_size", "=", "current_function_outgoing_args_size", ";", "int", "offset", ",", "i", ",", "temp_regno", ";", "rtx", "basereg", ";", "size", "=", "t...

[ "Expand", "the", "epilogue", "into", "RTL", "." ]

[ "mn10200", "4", "0", "4", "4", "0", "0", "0", "4", "0", "16", "0", "4", "4", "0" ]

mn10200

expand_epilogue

mn10200

MPU

GCC

1,414

406

1

[]

[ "<s>", "static", "rtx", "aarch64_gen_storewb_pair", "(", "machine_mode", "mode", ",", "rtx", "base", ",", "rtx", "reg", ",", "rtx", "reg2", ",", "HOST_WIDE_INT", "adjustment", ")", "{", "switch", "(", "mode", ")", "{", "case", "E_DImode", ":", "return", "g...

[ "Generate", "and", "return", "an", "instruction", "to", "store", "the", "pair", "of", "registers", "REG", "and", "REG2", "of", "mode", "MODE", "to", "location", "BASE", "with", "write-back", "adjusting", "the", "stack", "location", "BASE", "by", "ADJUSTMENT", ...

[ "aarch64" ]

aarch645

aarch64_gen_storewb_pair

aarch64

CPU

GCC

1,415

89

1

[]

[ "<s>", "static", "rtx", "sparc_builtin_setjmp_frame_value", "(", "void", ")", "{", "return", "hard_frame_pointer_rtx", ";", "}", "</s>" ]

[ "Return", "the", "hard", "frame", "pointer", "directly", "to", "bypass", "the", "stack", "bias", "." ]

[ "sparc" ]

sparc4

sparc_builtin_setjmp_frame_value

sparc

CPU

GCC

1,416

11

1

[]

[ "<s>", "X86DCFunction", "&", "getParent", "(", ")", "{", "return", "static_cast", "<", "X86DCFunction", "&", ">", "(", "DCBasicBlock", "::", "getParent", "(", ")", ")", ";", "}", "</s>" ]

[ "getParent", "-", "Return", "the", "last", "analyzed", "interval", "." ]

[ "X86", "X86", "X86" ]

X86DCBasicBlock

getParent

X86

CPU

LLVM

1,417

21

1

[]

[ "<s>", "TVMSubtarget", "&", "TVMSubtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "(", "void", ")", "FS", ";", "std", "::", "string", "CPUName", "=", "CPU", ";", "if", "(", "CPUName", ".", "empt...

[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]

[ "TVM", "TVM", "TVM", "\"tvm\"" ]

TVMSubtarget

initializeSubtargetDependencies

TVM

Virtual ISA

LLVM

1,418

49

1

[]

[ "<s>", "static", "rtx", "move_to_x", "(", "int", "opno", ",", "rtx_insn", "*", "before", ")", "{", "rtx", "src", "=", "OP", "(", "opno", ")", ";", "machine_mode", "mode", "=", "GET_MODE", "(", "src", ")", ";", "rtx", "reg", ";", "if", "(", "mode", ...

[ "Copy", "SRC", "to", "X", ",", "placing", "any", "generated", "insns", "before", "BEFORE", ".", "Returns", "X", "RTX", "." ]

[ "rl78" ]

rl78

move_to_x

rl78

MPU

GCC

1,419

120

1

[]

[ "<s>", "void", "m32c_emit_prologue", "(", "void", ")", "{", "int", "frame_size", ",", "extra_frame_size", "=", "0", ",", "reg_save_size", ";", "int", "complex_prologue", "=", "0", ";", "cfun", "->", "machine", "->", "is_leaf", "=", "m32c_leaf_function_p", "(",...

[ "Emits", "the", "prologue", ".", "See", "the", "frame", "layout", "comment", "earlier", "in", "this", "file", ".", "We", "can", "reserve", "up", "to", "256", "bytes", "with", "the", "ENTER", "opcode", ",", "beyond", "that", "we", "manually", "update", "s...

[ "m32c", "0", "0", "1", "1", "\"%<bank_switch%> has no effect on non-interrupt functions\"", "0", "1", "254", "254", "254", "0", "2", "4", "1" ]

m32c3

m32c_emit_prologue

m32c

MPU

GCC

1,420

309

1

[]

[ "<s>", "void", "AMDGPUPassConfig", "::", "addIRPasses", "(", ")", "{", "const", "AMDGPUTargetMachine", "&", "TM", "=", "getAMDGPUTargetMachine", "(", ")", ";", "disablePass", "(", "&", "StackMapLivenessID", ")", ";", "disablePass", "(", "&", "FuncletLayoutID", "...

[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "R600", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU" ]

AMDGPUTargetMachine99

addIRPasses

AMDGPU

GPU

LLVM

1,421

250

1

[]

[ "<s>", "int", "expand_a_rotate", "(", "rtx", "operands", "[", "]", ")", "{", "rtx", "dst", "=", "operands", "[", "0", "]", ";", "rtx", "src", "=", "operands", "[", "1", "]", ";", "rtx", "rotate_amount", "=", "operands", "[", "2", "]", ";", "machine...

[ "A", "rotation", "by", "a", "non-constant", "will", "cause", "a", "loop", "to", "be", "generated", ",", "in", "which", "a", "rotation", "by", "one", "bit", "is", "used", ".", "A", "rotation", "by", "a", "constant", ",", "including", "the", "one", "in",...

[ "h8300", "0", "1", "2", "0", "1", "1" ]

h83004

expand_a_rotate

h8300

MPU

GCC

1,422

295

1

[]

[ "<s>", "Register", "MipsTargetLowering", "::", "getRegisterByName", "(", "const", "char", "*", "RegName", ",", "EVT", "VT", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "Subtarget", ".", "isGP64bit", "(", ")", ")", "{", "Regist...

[ "Return", "the", "register", "ID", "of", "the", "name", "passed", "in", "." ]

[ "Mips", "Mips", "\"$28\"", "Mips::GP_64", "\"$28\"", "Mips::GP", "\"Invalid register name global variable\"" ]

MipsISelLowering (2)4

getRegisterByName

Mips

CPU

LLVM

1,423

107

1

[]

[ "<s>", "void", "function_expander", "::", "add_output_operand", "(", "insn_code", "icode", ")", "{", "unsigned", "int", "opno", "=", "m_ops", ".", "length", "(", ")", ";", "machine_mode", "mode", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "o...

[ "Create", "output", "and", "add", "it", "into", "M_OPS", "and", "increase", "OPNO", "." ]

[ "aarch64", "1" ]

aarch64-sve-builtins

add_output_operand

aarch64

CPU

GCC

1,424

58

1

[]

[ "<s>", "bool", "AArch64PassConfig", "::", "addGlobalInstructionSelect", "(", ")", "{", "addPass", "(", "new", "InstructionSelect", "(", "getOptLevel", "(", ")", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPas...

[ "This", "method", "should", "install", "a", "(", "global", ")", "instruction", "selector", "pass", ",", "which", "converts", "possibly", "generic", "instructions", "to", "fully", "target-specific", "instructions", ",", "thereby", "constraining", "all", "generic", ...

[ "AArch64", "AArch64", "AArch64" ]

AArch64TargetMachine1

addGlobalInstructionSelect

AArch64

CPU

LLVM

1,425

39

1

[]

[ "<s>", "bool", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "override", "{", "llvm_unreachable", "(", "\"relaxIn...

[ "Simple", "predicate", "for", "targets", "where", "!", "Resolved", "implies", "requiring", "relaxation", "." ]

[ "PowerPC", "\"relaxInstruction() unimplemented\"" ]

PPCAsmBackend (2)1

fixupNeedsRelaxation

PowerPC

CPU

LLVM

1,426

30

1

[]

[ "<s>", "void", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", "bool", "IsResolved", ",",...

[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]

[ "Sparc", "0", "4", "support::little", "3", "8", "0xff" ]

SparcAsmBackend16

applyFixup

Sparc

CPU

LLVM

1,427

121

1

[]

[ "<s>", "bool", "SIInstrInfo", "::", "analyzeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "&", "TBB", ",", "MachineBasicBlock", "*", "&", "FBB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "bool", "Allo...

[ "analyzeBranch", "-", "Analyze", "the", "branching", "code", "at", "the", "end", "of", "MBB", ",", "returning", "true", "if", "it", "can", "not", "be", "understood", "(", "e.g", "." ]

[ "AMDGPU", "SI", "AMDGPU::SI_MASK_BRANCH", "0", "0" ]

SIInstrInfo (2)

analyzeBranch

AMDGPU

GPU

LLVM

1,428

173

1

[]

[ "<s>", "bool", "AArch64AdvSIMDScalar", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "mf", ")", "{", "bool", "Changed", "=", "false", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"***** AArch64AdvSIMDScalar *****\\n\"", ")", ";", "if", "(", "skipFun...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AArch64", "AArch64", "\"***** AArch64AdvSIMDScalar *****\\n\"" ]

AArch64AdvSIMDScalarPass12

runOnMachineFunction

AArch64

CPU

LLVM

1,429

104

1

[]

[ "<s>", "bool", "ARMAsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "AFI", "=", "MF", ".", "getInfo", "<", "ARMFunctionInfo", ">", "(", ")", ";", "MCP", "=", "MF", ".", "getConstantPool", "(", ")", ";", "if", "(", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "ARM", "ARM", "ARM" ]

ARMAsmPrinter55

runOnMachineFunction

ARM

CPU

LLVM

1,430

49

1

[]

[ "<s>", "bool", "arm_change_mode_p", "(", "tree", "func", ")", "{", "if", "(", "TREE_CODE", "(", "func", ")", "!=", "FUNCTION_DECL", ")", "return", "false", ";", "tree", "callee_tree", "=", "DECL_FUNCTION_SPECIFIC_TARGET", "(", "func", ")", ";", "if", "(", ...

[ "Check", "that", "FUNC", "is", "called", "with", "a", "different", "mode", "." ]

[ "arm" ]

arm

arm_change_mode_p

arm

CPU

GCC

1,431

64

1

[]

[ "<s>", "MVT", "getScalarShiftAmountTy", "(", "const", "DataLayout", "&", ",", "EVT", "LHSTy", ")", "const", "override", "{", "return", "LHSTy", ".", "getSizeInBits", "(", ")", "<=", "32", "?", "MVT", "::", "i32", ":", "MVT", "::", "i64", ";", "}", "</s...

[ "Return", "the", "type", "to", "use", "for", "a", "scalar", "shift", "opcode", ",", "given", "the", "shifted", "amount", "type", "." ]

[ "RISCV", "32", "MVT::i32", "MVT::i64" ]

RISCVISelLowering (2)1

getScalarShiftAmountTy

RISCV

CPU

LLVM

1,432

31

1

[]

[ "<s>", "tree", "function_resolver", "::", "lookup_form", "(", "mode_suffix_index", "mode", ",", "type_suffix_index", "type0", ",", "type_suffix_index", "type1", ")", "{", "type_suffix_pair", "types", "=", "{", "type0", ",", "type1", "}", ";", "function_instance", ...

[ "Silently", "check", "whether", "there", "is", "an", "instance", "of", "the", "function", "with", "the", "mode", "suffix", "given", "by", "MODE", "and", "the", "type", "suffixes", "given", "by", "TYPE0", "and", "TYPE1", ".", "Return", "its", "function", "d...

[ "aarch64" ]

aarch64-sve-builtins

lookup_form

aarch64

CPU

GCC

1,433

67

1

[]

[ "<s>", "void", "order_regs_for_local_alloc", "(", "void", ")", "{", "static", "int", "last_order_nonleaf", "=", "1", ";", "if", "(", "regs_ever_live", "[", "15", "]", "!=", "last_order_nonleaf", ")", "{", "last_order_nonleaf", "=", "!", "last_order_nonleaf", ";"...

[ "Choose", "the", "order", "in", "which", "to", "allocate", "hard", "registers", "for", "pseudo-registers", "local", "to", "a", "basic", "block", ".", "Store", "the", "desired", "register", "order", "in", "the", "array", "`", "reg_alloc_order", "'", ".", "Ele...

[ "sparc", "1", "15" ]

sparc3

order_regs_for_local_alloc

sparc

CPU

GCC

1,434

55

1

[]

[ "<s>", "void", "MipsInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "Targ...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "Mips", "Mips", "0", "Mips::CPURegsRegClass", "Mips::LW_P8", "Mips::LW", "Mips::CPU64RegsRegClass", "Mips::LD_P8", "Mips::LD", "Mips::FGR32RegClass", "Mips::LWC1_P8", "Mips::LWC1", "Mips::AFGR64RegClass", "Mips::LDC1", "Mips::FGR64RegClass", "Mips::LDC164_P8", "Mips::LDC164", "\"Re...

MipsInstrInfo20

loadRegFromStackSlot

Mips

CPU

LLVM

1,435

225

1

[]

[ "<s>", "OperandMatchResultTy", "RISCVAsmParser", "::", "tryParseRegister", "(", "unsigned", "&", "RegNo", ",", "SMLoc", "&", "StartLoc", ",", "SMLoc", "&", "EndLoc", ")", "{", "const", "AsmToken", "&", "Tok", "=", "getParser", "(", ")", ".", "getTok", "(", ...

[ "tryParseRegister", "-", "parse", "one", "register", "if", "possible" ]

[ "RI5CY", "RISCV", "0" ]

RISCVAsmParser

tryParseRegister

RI5CY

CPU

LLVM

1,436

98

1

[]

[ "<s>", "const", "char", "*", "XCoreTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "case", "XCoreISD", "::", "BL", ":", "return", "\"XCoreISD::BL\"", ";", "case", "XCoreISD", "::", ...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "XCore", "XCore", "XCoreISD::BL", "\"XCoreISD::BL\"", "XCoreISD::PCRelativeWrapper", "\"XCoreISD::PCRelativeWrapper\"", "XCoreISD::DPRelativeWrapper", "\"XCoreISD::DPRelativeWrapper\"", "XCoreISD::CPRelativeWrapper", "\"XCoreISD::CPRelativeWrapper\"", "XCoreISD::STWSP", "\"XCoreISD::STWSP\"", ...

XCoreISelLowering17

getTargetNodeName

XCore

MPU

LLVM

1,437

72

1

[]

[ "<s>", "unsigned", "char", "X86Subtarget", "::", "classifyGlobalReference", "(", "const", "GlobalValue", "*", "GV", ",", "const", "Module", "&", "M", ")", "const", "{", "if", "(", "TM", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Large", ")", ...

[ "Classify", "a", "global", "variable", "reference", "for", "the", "current", "subtarget", "according", "to", "how", "we", "should", "reference", "it", "in", "a", "non-pcrel", "context", "." ]

[ "X86", "X86", "X86II::MO_NO_FLAG", "X86II::MO_DLLIMPORT", "X86II::MO_GOTPCREL", "X86II::MO_DARWIN_NONLAZY", "X86II::MO_DARWIN_NONLAZY_PIC_BASE", "X86II::MO_GOT" ]

X86Subtarget64

classifyGlobalReference

X86

CPU

LLVM

1,438

119

1

[]

[ "<s>", "static", "void", "nvptx_dump_pars", "(", "parallel", "*", "par", ",", "unsigned", "depth", ")", "{", "fprintf", "(", "dump_file", ",", "\"%u: mask %d head=%d, tail=%d\\n\"", ",", "depth", ",", "par", "->", "mask", ",", "par", "->", "forked_block", "?",...

[ "See", "also", "'gcc/omp-oacc-neuter-broadcast.cc", ":", "omp_sese_dump_pars", "'", "." ]

[ "nvptx", "\"%u: mask %d head=%d, tail=%d\\n\"", "1", "1", "\" blocks:\"", "0", "\" %d\"", "\"\\n\"", "1" ]

nvptx

nvptx_dump_pars

nvptx

GPU

GCC

1,439

134

1

[]

[ "<s>", "static", "char", "*", "describe_cache", "(", "unsigned", "l1_sizekb", ",", "unsigned", "l1_line", ",", "unsigned", "l1_assoc", "ATTRIBUTE_UNUSED", ",", "unsigned", "l2_sizekb", ")", "{", "char", "l1size", "[", "1000", "]", ",", "line", "[", "1000", "...

[ "Returns", "parameters", "that", "describe", "L1_ASSOC", "associative", "cache", "of", "size", "L1_SIZEKB", "with", "lines", "of", "size", "L1_LINE", ",", "and", "L2_SIZEKB", "." ]

[ "powerpcspe", "1000", "1000", "1000", "\"--param l1-cache-size=%u\"", "\"--param l1-cache-line-size=%u\"", "\"--param l2-cache-size=%u\"", "\" \"", "\" \"", "\" \"" ]

driver-powerpcspe

describe_cache

powerpcspe

CPU

GCC

1,440

81

1

[]

[ "<s>", "MachineInstrBuilder", "SIInstrInfo", "::", "buildIndirectRead", "(", "MachineBasicBlock", "*", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "ValueReg", ",", "unsigned", "Address", ",", "unsigned", "OffsetReg", ")", "const", "{", ...

[ "Build", "instruction", "(", "s", ")", "for", "an", "indirect", "register", "read", "." ]

[ "AMDGPU", "SI", "AMDGPU::VGPR_32RegClass", "AMDGPU::SI_INDIRECT_SRC", "0", "1", "0" ]

SIInstrInfo102

buildIndirectRead

AMDGPU

GPU

LLVM

1,441

111

1

[]

[ "<s>", "bool", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "char", "ConstraintCode", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "override", "{", "const", "TargetRegisterInfo", "*", "TRI", "=", "TM", ".",...

[ "SelectInlineAsmMemoryOperand", "-", "Select", "the", "specified", "address", "as", "a", "target", "addressing", "mode", ",", "according", "to", "the", "specified", "constraint", "." ]

[ "PowerPC", "1", "MVT::i32", "0" ]

PPCISelDAGToDAG5

SelectInlineAsmMemoryOperand

PowerPC

CPU

LLVM

1,442

109

1

[]

[ "<s>", "void", "PPCPassConfig", "::", "addPreRegAlloc", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "initializePPCVSXFMAMutatePass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";", "in...

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]

[ "PowerPC", "PPC", "PPC", "PPC", "PPC", "PPC", "PPC" ]

PPCTargetMachine14

addPreRegAlloc

PowerPC

CPU

LLVM

1,443

82

1

[]

[ "<s>", "void", "WebAssemblyPassConfig", "::", "addPostRegAlloc", "(", ")", "{", "disablePass", "(", "&", "MachineCopyPropagationID", ")", ";", "disablePass", "(", "&", "PostRAMachineSinkingID", ")", ";", "disablePass", "(", "&", "PostRASchedulerID", ")", ";", "dis...

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "register", "allocation", "pass", "pipeline", "but", "before", "prolog-epilog", "insertion", "." ]

[ "WebAssembly", "WebAssembly" ]

WebAssemblyTargetMachine13

addPostRegAlloc

WebAssembly

Virtual ISA

LLVM

1,444

68

1

[]

[ "<s>", "static", "bool", "mayAlias", "(", "MachineInstr", "*", "MIa", ",", "SmallVectorImpl", "<", "MachineInstr", "*", ">", "&", "MemInsns", ",", "const", "AArch64InstrInfo", "*", "TII", ")", "{", "for", "(", "auto", "&", "MIb", ":", "MemInsns", ")", "i...

[ "Returns", "true", "if", "this", "instruction", "'s", "memory", "access", "aliases", "the", "memory", "access", "of", "Other", "." ]

[ "AArch64", "AArch64" ]

AArch64LoadStoreOptimizer (2)

mayAlias

AArch64

CPU

LLVM

1,445

48

1

[]

[ "<s>", "static", "bool", "rs6000_secondary_reload_move", "(", "enum", "rs6000_reg_type", "to_type", ",", "enum", "rs6000_reg_type", "from_type", ",", "machine_mode", "mode", ",", "secondary_reload_info", "*", "sri", ",", "bool", "altivec_p", ")", "{", "if", "(", "...

[ "Return", "whether", "a", "move", "between", "two", "register", "classes", "can", "be", "done", "either", "directly", "(", "simple", "move", ")", "or", "via", "a", "pattern", "that", "uses", "a", "single", "extra", "temporary", "(", "using", "power8", "'s"...

[ "rs6000", "0" ]

rs6000

rs6000_secondary_reload_move

rs6000

CPU

GCC

1,446

136

1

[]

[ "<s>", "SDValue", "MipsTargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "I...

[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]

[ "Mips", "Mips", "ISD::InputArg", "16", "Mips", "Mips", "0", "\"Can only return in registers!\"", "1", "2", "ISD::SRL", "ISD::SRA", "\"Unknown loc info!\"", "ISD::BITCAST", "ISD::TRUNCATE", "ISD::AssertZext", "ISD::TRUNCATE", "ISD::AssertSext", "ISD::TRUNCATE" ]

MipsISelLowering108

LowerCallResult

Mips

CPU

LLVM

1,447

501

1

[]

[ "<s>", "void", "rs6000_sibcall_aix", "(", "rtx", "value", ",", "rtx", "func_desc", ",", "rtx", "flag", ",", "rtx", "cookie", ")", "{", "rtx", "call", "[", "2", "]", ";", "rtx", "insn", ";", "gcc_assert", "(", "INTVAL", "(", "cookie", ")", "==", "0", ...

[ "Expand", "code", "to", "perform", "a", "sibling", "call", "under", "the", "AIX", "or", "ELFv2", "ABI", "." ]

[ "rs6000", "2", "0", "0", "0", "0", "1", "2" ]

rs60006

rs6000_sibcall_aix

rs6000

CPU

GCC

1,448

120

1

[]

[ "<s>", "unsigned", "getOpSize", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpNo", ")", "const", "{", "return", "getOpRegClass", "(", "MI", ",", "OpNo", ")", "->", "getSize", "(", ")", ";", "}", "</s>" ]

[ "This", "form", "should", "usually", "be", "preferred", "since", "it", "handles", "operands", "with", "unknown", "register", "classes", "." ]

[ "R600" ]

SIInstrInfo109

getOpSize

R600

GPU

LLVM

1,449

26

1

[]

[ "<s>", "bool", "X86TTIImpl", "::", "isLegalMaskedGather", "(", "Type", "*", "DataTy", ")", "{", "if", "(", "isa", "<", "VectorType", ">", "(", "DataTy", ")", "&&", "!", "isPowerOf2_32", "(", "DataTy", "->", "getVectorNumElements", "(", ")", ")", ")", "re...

[ "Return", "true", "if", "the", "target", "supports", "masked", "gather", "." ]

[ "X86", "X86", "32", "64" ]

X86TargetTransformInfo11

isLegalMaskedGather

X86

CPU

LLVM

1,450

84

1

[]

[ "<s>", "bool", "runOnFunction", "(", "Function", "&", "F", ")", "override", "{", "visit", "(", "F", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "AMDGPU" ]

R600TextureIntrinsicsReplacer1

runOnFunction

AMDGPU

GPU

LLVM

1,451

18

1

[]

[ "<s>", "static", "int", "frv_arg_partial_bytes", "(", "cumulative_args_t", "cum", ",", "machine_mode", "mode", ",", "tree", "type", "ATTRIBUTE_UNUSED", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "machine_mode", "xmode", "=", "(", "mode", "==", "BLKmode", ...

[ "A", "C", "expression", "for", "the", "number", "of", "words", ",", "at", "the", "beginning", "of", "an", "argument", ",", "must", "be", "put", "in", "registers", ".", "The", "value", "must", "be", "zero", "for", "arguments", "that", "are", "passed", "...

[ "frv", "1", "1", "1", "0", "\"frv_arg_partial_bytes: %d\\n\"" ]

frv3

frv_arg_partial_bytes

frv

VLIW

GCC

1,452

114

1

[]

[ "<s>", "SDValue", "AVRTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVect...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "AVR", "AVR", "ISD::OutputArg", "16", "AVR", "AVR", "4", "1", "0", "\"Can only return in registers!\"", "1", "AVR", "AVR", "AVRISD::RETI_FLAG", "AVRISD::RET_FLAG", "0", "MVT::Other" ]

AVRISelLowering12

LowerReturn

AVR

MPU

LLVM

1,453

332

1

[]

[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "MipsTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "std", "::", "string", "&", "Constraint", ",", "MVT", "VT", ")", "const", "{", "if", "(", "C...

[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]

[ "Mips", "Mips", "1", "0", "MVT::i32", "MVT::i16", "MVT::i8", "Mips", "0U", "Mips::CPU16RegsRegClass", "0U", "Mips::GPR32RegClass", "MVT::i64", "0U", "Mips::GPR32RegClass", "MVT::i64", "0U", "Mips::GPR64RegClass", "0U", "MVT::f32", "0U", "Mips::FGR32RegClass", "MVT::f64", ...

MipsISelLowering58

getRegForInlineAsmConstraint

Mips

CPU

LLVM

1,454

397

1

[]

[ "<s>", "bool", "ARMBaseInstrInfo", "::", "isPredicable", "(", "MachineInstr", "*", "MI", ")", "const", "{", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "!", "MCID", ".", "isPredicable", "(", ")", ")", "ret...

[ "Return", "true", "if", "the", "specified", "instruction", "can", "be", "predicated", "." ]

[ "ARM", "ARM", "ARMII::DomainMask", "ARMII::DomainNEON", "ARM", "ARM" ]

ARMBaseInstrInfo108

isPredicable

ARM

CPU

LLVM

1,455

84

1

[]

[ "<s>", "static", "rtx", "find_alignment_op", "(", "rtx_insn", "*", "insn", ",", "rtx", "base_reg", ")", "{", "df_ref", "base_use", ";", "struct", "df_insn_info", "*", "insn_info", "=", "DF_INSN_INFO_GET", "(", "insn", ")", ";", "rtx", "and_operation", "=", "...

[ "Given", "INSN", "that", "'s", "a", "load", "or", "store", "based", "at", "BASE_REG", ",", "check", "if", "all", "of", "its", "feeding", "computations", "align", "its", "address", "on", "a", "16-byte", "boundary", ".", "If", "so", ",", "return", "true", ...

[ "powerpcspe", "0", "0" ]

powerpcspe

find_alignment_op

powerpcspe

CPU

GCC

1,456

115

1

[]

[ "<s>", "bool", "NVPTXLowerStructArgs", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "!", "isKernelFunction", "(", "F", ")", ")", "return", "false", ";", "handleStructPtrArgs", "(", "F", ")", ";", "return", "true", ";", "}", "</s...

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "NVPTX", "NVPTX" ]

NVPTXLowerStructArgs

runOnFunction

NVPTX

GPU

LLVM

1,457

30

1

[]

[ "<s>", "MachineBasicBlock", "*", "SparcTargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "*", "BB", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llv...

[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]

[ "Sparc", "Sparc", "\"Unknown SELECT_CC!\"", "SP::SELECT_CC_Int_ICC", "SP::SELECT_CC_FP_ICC", "SP::SELECT_CC_DFP_ICC", "SP::SELECT_CC_QFP_ICC", "SP::BCOND", "SP::SELECT_CC_Int_FCC", "SP::SELECT_CC_FP_FCC", "SP::SELECT_CC_DFP_FCC", "SP::SELECT_CC_QFP_FCC", "SP::FBCOND", "SP::EH_SJLJ_SETJMP32...

SparcISelLowering14

EmitInstrWithCustomInserter

Sparc

CPU

LLVM

1,458

134

1

[]

[ "<s>", "SMRange", "getLocRange", "(", ")", "const", "{", "return", "SMRange", "(", "StartLoc", ",", "EndLoc", ")", ";", "}", "</s>" ]

[ "getLocRange", "-", "Get", "the", "range", "between", "the", "first", "and", "last", "token", "of", "this", "operand", "." ]

[ "AMDGPU" ]

AMDGPUAsmParser1

getLocRange

AMDGPU

GPU

LLVM

1,459

15

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"Xtensa Instruction Selection\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "Xtensa", "\"Xtensa Instruction Selection\"" ]

XtensaISelDAGToDAG

getPassName

Xtensa

MPU

LLVM

1,460

11

1

[]

[ "<s>", "MachineInstr", "*", "ARMBaseInstrInfo", "::", "optimizeSelect", "(", "MachineInstr", "&", "MI", ",", "SmallPtrSetImpl", "<", "MachineInstr", "*", ">", "&", "SeenMIs", ",", "bool", "PreferFalse", ")", "const", "{", "assert", "(", "(", "MI", ".", "getO...

[ "Given", "a", "select", "instruction", "that", "was", "understood", "by", "analyzeSelect", "and", "returned", "Optimizable", "=", "true", ",", "attempt", "to", "optimize", "MI", "by", "merging", "it", "with", "one", "of", "its", "operands", "." ]

[ "ARM", "ARM", "ARM::MOVCCr", "ARM::t2MOVCCr", "\"Unknown select instruction\"", "2", "1", "2", "1", "1", "2", "0", "1", "3", "ARMCC::getOppositeCondition", "ARMCC::CondCodes", "4", "0", "1" ]

ARMBaseInstrInfo128

optimizeSelect

ARM

CPU

LLVM

1,461

463

1

[]

[ "<s>", "EVT", "AlphaTargetLowering", "::", "getSetCCResultType", "(", "EVT", "VT", ")", "const", "{", "return", "MVT", "::", "i64", ";", "}", "</s>" ]

[ "Return", "the", "value", "type", "to", "use", "for", "ISD", ":", ":SETCC", "." ]

[ "Alpha", "Alpha", "MVT::i64" ]

AlphaISelLowering8

getSetCCResultType

Alpha

MPU

LLVM

1,462

16

1

[]

[ "<s>", "SDValue", "WebAssemblyTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"unimplemente...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "WebAssembly", "WebAssembly", "\"unimplemented operation lowering\"", "ISD::GlobalAddress", "ISD::JumpTable", "ISD::BR_JT" ]

WebAssemblyISelLowering13

LowerOperation

WebAssembly

Virtual ISA

LLVM

1,463

76

1

[]

[ "<s>", "const", "char", "*", "emit_fusion_p9_store", "(", "rtx", "mem", ",", "rtx", "reg", ",", "rtx", "tmp_reg", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "reg", ")", ";", "rtx", "hi", ";", "rtx", "lo", ";", "rtx", "addr", ";", "const"...

[ "Return", "a", "string", "to", "fuse", "an", "addis", "instruction", "with", "a", "store", "using", "extended", "fusion", ".", "The", "address", "that", "is", "used", "is", "the", "logical", "address", "that", "was", "formed", "during", "peephole2", ":", "...

[ "rs6000", "0", "\"emit_fusion_p9_store, bad reg #1\"", "\"stfs\"", "\"stfd\"", "\"stxssp\"", "\"stxsd\"", "\"stb\"", "\"sth\"", "\"stw\"", "\"std\"", "\"emit_fusion_p9_store, bad reg #2\"", "\"emit_fusion_p9_store not MEM\"", "0", "\"\"" ]

rs60007

emit_fusion_p9_store

rs6000

CPU

GCC

1,464

305

1

[]

[ "<s>", "static", "int", "shmedia_reserve_space_for_target_registers_p", "(", "int", "regs_saved", ",", "HARD_REG_SET", "*", "live_regs_mask", ")", "{", "if", "(", "optimize_size", ")", "return", "0", ";", "return", "shmedia_target_regs_stack_space", "(", "live_regs_mask...

[ "Decide", "whether", "we", "should", "reserve", "space", "for", "callee-save", "target", "registers", ",", "in", "case", "target", "register", "allocation", "wants", "to", "use", "them", ".", "REGS_SAVED", "is", "the", "space", ",", "in", "bytes", ",", "that...

[ "sh", "0" ]

sh3

shmedia_reserve_space_for_target_registers_p

sh

CPU

GCC

1,465

28

1

[]

[ "<s>", "void", "R600SchedStrategy", "::", "initialize", "(", "ScheduleDAGMI", "*", "dag", ")", "{", "DAG", "=", "dag", ";", "TII", "=", "static_cast", "<", "const", "R600InstrInfo", "*", ">", "(", "DAG", "->", "TII", ")", ";", "TRI", "=", "static_cast", ...

[ "Initialize", "the", "strategy", "after", "building", "the", "DAG", "for", "a", "new", "region", "." ]

[ "R600", "0", "31", "32", "0", "0" ]

R600MachineScheduler27

initialize

R600

GPU

LLVM

1,466

137

1

[]

[ "<s>", "static", "int", "ix86_count_insn", "(", "basic_block", "bb", ")", "{", "edge", "e", ";", "edge_iterator", "ei", ";", "int", "min_prev_count", ";", "min_prev_count", "=", "4", ";", "FOR_EACH_EDGE", "(", "e", ",", "ei", ",", "bb", "->", "preds", ")...

[ "Count", "the", "minimum", "number", "of", "instructions", "in", "code", "path", "in", "BB", ".", "Return", "4", "if", "the", "number", "of", "instructions", ">", "=", "4", "." ]

[ "i386", "4", "0", "4" ]

i386

ix86_count_insn

i386

CPU

GCC

1,467

124

1

[]

[ "<s>", "bool", "HexagonMCChecker", "::", "check", "(", "bool", "FullCheck", ")", "{", "bool", "chkB", "=", "checkBranches", "(", ")", ";", "bool", "chkP", "=", "checkPredicates", "(", ")", ";", "bool", "chkNV", "=", "checkNewValues", "(", ")", ";", "bool...

[ "Check", "if", "the", "constraints", "are", "satisfiable", "." ]

[ "Hexagon", "Hexagon" ]

HexagonMCChecker16

check

Hexagon

DSP

LLVM

1,468

95

1

[]

[ "<s>", "bool", "ix86_libc_has_function", "(", "enum", "function_class", "fn_class", ")", "{", "return", "targetm", ".", "libc_has_function", "(", "fn_class", ",", "NULL_TREE", ")", ";", "}", "</s>" ]

[ "We", "add", "this", "as", "a", "workaround", "in", "order", "to", "use", "libc_has_function", "hook", "in", "i386.md", "." ]

[ "i386" ]

i386

ix86_libc_has_function

i386

CPU

GCC

1,469

19

1

[]

[ "<s>", "void", "SIInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", ...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "AMDGPU", "SI", "SI", "SI", "4", "AMDGPU::SReg_32_XM0RegClass", "AMDGPU::M0", "AMDGPU::VGPR_32RegClass", "0" ]

SIInstrInfo12

loadRegFromStackSlot

AMDGPU

GPU

LLVM

1,470

427

1

[]

[ "<s>", "static", "void", "tilepro_gen_bundles", "(", "void", ")", "{", "basic_block", "bb", ";", "FOR_EACH_BB_FN", "(", "bb", ",", "cfun", ")", "{", "rtx_insn", "*", "insn", ",", "*", "next", ";", "rtx_insn", "*", "end", "=", "NEXT_INSN", "(", "BB_END", ...

[ "Go", "through", "all", "insns", ",", "and", "use", "the", "information", "generated", "during", "scheduling", "to", "generate", "SEQUENCEs", "to", "represent", "bundles", "of", "instructions", "issued", "simultaneously", "." ]

[ "tilepro" ]

tilepro

tilepro_gen_bundles

tilepro

VLIW

GCC

1,471

123

1

[]

[ "<s>", "void", "RISCVTargetStreamer", "::", "emitTargetAttributes", "(", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "if", "(", "STI", ".", "hasFeature", "(", "RISCV", "::", "FeatureRV32E", ")", ")", "emitAttribute", "(", "RISCVAttrs", "::", "STACK_ALIGN",...

[ "Emit", "the", "build", "attributes", "that", "only", "depend", "on", "the", "hardware", "that", "we", "expect", "." ]

[ "RISCV", "RISCV", "RISCV::FeatureRV32E", "RISCVAttrs::STACK_ALIGN", "RISCVAttrs::ALIGN_4", "RISCVAttrs::STACK_ALIGN", "RISCVAttrs::ALIGN_16", "\"rv32\"", "RISCV::Feature64Bit", "\"rv64\"", "RISCV::FeatureRV32E", "\"e1p9\"", "\"i2p0\"", "RISCV::FeatureStdExtM", "\"_m2p0\"", "RISCV::Feat...

RISCVTargetStreamer

emitTargetAttributes

RISCV

CPU

LLVM

1,472

412

1

[]

[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "XtensaSubtarget", ">", "(", ")", ";", "return", "SelectionDAGISel", "::", "runOnMachineFunction", "(", "MF", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Xtensa", "Xtensa" ]

XtensaISelDAGToDAG

runOnMachineFunction

Xtensa

MPU

LLVM

1,473

30

1

[]

[ "<s>", "bool", "X86PassConfig", "::", "addPreRegAlloc", "(", ")", "{", "addPass", "(", "createX86MaxStackAlignmentHeuristicPass", "(", ")", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]

[ "X86", "X86", "X86" ]

X86TargetMachine103

addPreRegAlloc

X86

CPU

LLVM

1,474

18

1

[]

[ "<s>", "unsigned", "PPCTargetLowering", "::", "getRegisterByName", "(", "const", "char", "*", "RegName", ",", "EVT", "VT", ")", "const", "{", "bool", "isPPC64", "=", "PPCSubTarget", ".", "isPPC64", "(", ")", ";", "bool", "isDarwinABI", "=", "PPCSubTarget", "...

[ "Return", "the", "register", "ID", "of", "the", "name", "passed", "in", "." ]

[ "PowerPC", "PPC", "PPC", "PPC", "PPC", "PPC", "PPC", "MVT::i64", "MVT::i32", "PPC", "MVT::i32", "\"Invalid register global variable type\"", "PPC", "MVT::i64", "\"r1\"", "PPC::X1", "PPC::R1", "\"r2\"", "0", "PPC::X2", "PPC::R2", "\"r13\"", "PPC", "0", "PPC::X13", "P...

PPCISelLowering88

getRegisterByName

PowerPC

CPU

LLVM

1,475

169

1

[]

[ "<s>", "void", "output_compiler_stub", "(", ")", "{", "char", "tmp_buf", "[", "256", "]", ";", "char", "label_buf", "[", "256", "]", ";", "char", "*", "label", ";", "tree", "tmp_stub", ",", "stub", ";", "if", "(", "!", "flag_pic", ")", "for", "(", ...

[ "OUTPUT_COMPILER_STUB", "outputs", "the", "compiler", "generated", "stub", "for", "handling", "procedure", "calls", "from", "the", "linked", "list", "and", "initializes", "the", "linked", "list", "." ]

[ "rs6000", "256", "256", "\"%s:\\n\"", "\"\\t.stabd 68,0,%d\\n\"", "0", "1", "0", "1", "\"lis r12,hi16(\"", "\")\\n\\tori r12,r12,lo16(\"", "\")\\n\\tmtctr r12\\n\\tbctr\"", "0", "\"\\t.stabd 68,0,%d\\n\"", "0" ]

rs60002

output_compiler_stub

rs6000

CPU

GCC

1,476

209

1

[]

[ "<s>", "static", "rtx", "nvptx_get_unisimt_master", "(", ")", "{", "rtx", "&", "master", "=", "cfun", "->", "machine", "->", "unisimt_master", ";", "return", "master", "?", "master", ":", "master", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "}", "</s>" ]

[ "Return", "a", "SImode", "``", "master", "lane", "index", "''", "register", "for", "uniform-simt", ",", "allocating", "on", "first", "use", "." ]

[ "nvptx" ]

nvptx

nvptx_get_unisimt_master

nvptx

GPU

GCC

1,477

29

1

[]

[ "<s>", "static", "section", "*", "pa_select_section", "(", "tree", "exp", ",", "int", "reloc", ",", "unsigned", "HOST_WIDE_INT", "align", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "TREE_CODE", "(", "exp", ")", "==", "VAR_DECL", "&&", "TREE_READONLY", "(", "ex...

[ "On", "hpux10", ",", "the", "linker", "will", "give", "an", "error", "if", "we", "have", "a", "reference", "in", "the", "read-only", "data", "section", "to", "a", "symbol", "defined", "in", "a", "shared", "library", ".", "Therefore", ",", "expressions", ...

[ "pa" ]

pa

pa_select_section

pa

CPU

GCC

1,478

143

1

[]

[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"TLCS900 DAG->DAG Pattern Instruction Selection\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "TLCS900", "\"TLCS900 DAG->DAG Pattern Instruction Selection\"" ]

TLCS900ISelDAGToDAG

getPassName

TLCS900

MPU

LLVM

1,479

13

1

[]

[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "PPCTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "std", "::", "string", "&", "Constraint", ",", "MVT", "VT", ")", "const", "{", "if", "(", "Co...

[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]

[ "PowerPC", "PPC", "1", "0", "MVT::i64", "PPC", "PPC", "0U", "PPC::G8RC_NOX0RegClass", "0U", "PPC::GPRC_NOR0RegClass", "MVT::i64", "PPC", "PPC", "0U", "PPC::G8RCRegClass", "0U", "PPC::GPRCRegClass", "MVT::f32", "MVT::i32", "0U", "PPC::F4RCRegClass", "MVT::f64", "MVT::i64...

PPCISelLowering (2)

getRegForInlineAsmConstraint

PowerPC

CPU

LLVM

1,480

344

1

[]

[ "<s>", "virtual", "bool", "addPreRegAlloc", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "&", "DeadMachineInstructionElimID", ")", ";", "}", "return", "true", ";", "}", "</s>" ]

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]

[ "Patmos" ]

PatmosTargetMachine

addPreRegAlloc

Patmos

VLIW

LLVM

1,481

28

1

[]

[ "<s>", "ARMELFStreamer", "&", "ARMTargetELFStreamer", "::", "getStreamer", "(", ")", "{", "ARMELFStreamer", "*", "S", "=", "static_cast", "<", "ARMELFStreamer", "*", ">", "(", "Streamer", ")", ";", "return", "*", "S", ";", "}", "</s>" ]

[ "Return", "the", "output", "streamer", "for", "the", "assembler", "." ]

[ "ARM", "ARM", "ARM", "ARM", "ARM" ]

ARMELFStreamer52

getStreamer

ARM

CPU

LLVM

1,482

26

1

[]

[ "<s>", "RTX_CODE", "avr_normalize_condition", "(", "RTX_CODE", "condition", ")", "{", "switch", "(", "condition", ")", "{", "case", "GT", ":", "return", "GE", ";", "case", "GTU", ":", "return", "GEU", ";", "case", "LE", ":", "return", "LT", ";", "case", ...

[ "Convert", "condition", "code", "CONDITION", "to", "the", "valid", "AVR", "condition", "code" ]

[ "avr" ]

avr

avr_normalize_condition

avr

MPU

GCC

1,483

44

1

[]

[ "<s>", "const", "Cpu0TargetMachine", "&", "getTargetMachine", "(", ")", "{", "return", "static_cast", "<", "const", "Cpu0TargetMachine", "&", ">", "(", "TM", ")", ";", "}", "</s>" ]

[ "Return", "the", "target", "machine", "(", "if", "available", ")", "." ]

[ "Cpu0", "Cpu0", "Cpu0" ]

Cpu0ISelDAGToDAG

getTargetMachine

Cpu0

CPU

LLVM

1,484

19

1

[]

[ "<s>", "void", "mmix_expand_epilogue", "(", "void", ")", "{", "HOST_WIDE_INT", "locals_size", "=", "get_frame_size", "(", ")", ";", "int", "regno", ";", "HOST_WIDE_INT", "stack_space_to_deallocate", "=", "(", "crtl", "->", "outgoing_args_size", "+", "crtl", "->", ...

[ "Expands", "the", "function", "epilogue", "into", "RTX", "." ]

[ "mmix", "7", "7", "255", "8", "16", "8", "8", "8", "0", "\"stack frame not a multiple of octabyte: %wd\"", "255", "255", "0", "8", "7", "7", "16", "8", "255", "0", "8", "0" ]

mmix4

mmix_expand_epilogue

mmix

CPU

GCC

1,485

339

1

[]

[ "<s>", "SDValue", "PPCTargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "In...

[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]

[ "PowerPC", "PPC", "ISD::InputArg", "16", "PPC", "0", "\"Can only return in registers!\"", "1", "0", "2" ]

PPCISelLowering115

LowerCallResult

PowerPC

CPU

LLVM

1,486

187

1

[]

[ "<s>", "static", "__inline", "float", "sh_media_FMAC_S", "(", "float", "fg", ",", "float", "fh", ",", "float", "fq", ")", "{", "return", "fg", "*", "fh", "+", "fq", ";", "}", "</s>" ]

[ "This", "gives", "different", "results", "for", "-O0" ]

[ "sh" ]

ushmedia1

sh_media_FMAC_S

sh

CPU

GCC

1,487

23

1

[]

[ "<s>", "MipsSubtarget", "::", "MipsSubtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "bool", "little", ",", "const", "MipsTargetMachine", "&", "TM", ")", ...

[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "\"Code generati...

MipsSubtarget43

MipsSubtarget

Mips

CPU

LLVM

1,488

455

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"RISCV Assembly Printer\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "RI5CY", "\"RISCV Assembly Printer\"" ]

RISCVAsmPrinter

getPassName

RI5CY

CPU

LLVM

1,489

11

1

[]

[ "<s>", "void", "print_reg", "(", "rtx", "x", ",", "int", "code", ",", "FILE", "*", "file", ")", "{", "gcc_assert", "(", "REGNO", "(", "x", ")", "!=", "ARG_POINTER_REGNUM", "&&", "REGNO", "(", "x", ")", "!=", "FRAME_POINTER_REGNUM", "&&", "REGNO", "(", ...

[ "Print", "a", "register", "." ]

[ "i386", "0", "0", "2", "1", "4", "8", "3", "0", "0", "\"extended registers have no high halves\"", "1", "\"r%ib\"", "8", "2", "\"r%iw\"", "8", "4", "\"r%id\"", "8", "8", "\"r%i\"", "8", "\"unsupported operand size for extended register\"", "3", "\"st(0)\"", "8", ...

i3863

print_reg

i386

CPU

GCC

1,490

426

1

[]

[ "<s>", "const", "AMDGPUTargetLowering", "*", "getTLI", "(", ")", "const", "{", "return", "TLI", ";", "}", "</s>" ]

[ "Getter", "for", "generic", "TargetLowering", "class", "." ]

[ "R600" ]

AMDGPUTargetTransformInfo43

getTLI

R600

GPU

LLVM

1,491

12

1

[]

[ "<s>", "bool", "WDC65816PassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "createWDC65816ISelDag", "(", "getWDC65816TargetMachine", "(", ")", ")", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]

[ "WDC65816", "WDC", "WDC", "WDC" ]

WDC65816TargetMachine

addInstSelector

WDC65816

MPU

LLVM

1,492

21

1

[]

[ "<s>", "void", "P2MCInstLower", "::", "Initialize", "(", "MCContext", "*", "C", ")", "{", "Ctx", "=", "C", ";", "}", "</s>" ]

[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]

[ "P2", "P2" ]

P2MCInstLower

Initialize

P2

MPU

LLVM

1,493

15

1

[]

[ "<s>", "void", "pass_vsetvl", "::", "compute_local_backward_infos", "(", "const", "bb_info", "*", "bb", ")", "{", "vector_insn_info", "change", ";", "change", ".", "set_empty", "(", ")", ";", "auto", "&", "block_info", "=", "m_vector_manager", "->", "vector_bloc...

[ "Compute", "demanded", "information", "by", "backward", "data-flow", "analysis", "." ]

[ "riscv", "\"Unexpected Invalid demanded info\"" ]

riscv-vsetvl

compute_local_backward_infos

riscv

CPU

GCC

1,494

204

1

[]

[ "<s>", "const", "MCFixupKindInfo", "&", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "]", "=", "{", "{", "\"reloc_riprel_4byte\"", ",", "0", ",", "4", "*", "8", ",", "MCFixupKindInfo", ...

[ "Get", "information", "on", "a", "fixup", "kind", "." ]

[ "X86", "\"reloc_riprel_4byte\"", "0", "4", "8", "\"reloc_riprel_4byte_movq_load\"", "0", "4", "8", "\"reloc_signed_4byte\"", "0", "4", "8", "0", "\"reloc_global_offset_table\"", "0", "4", "8", "0", "\"Invalid kind!\"" ]

X86MCCodeEmitter25

getFixupKindInfo

X86

CPU

LLVM

1,495

110

1

[]

[ "<s>", "rtx", "ix86_find_base_term", "(", "rtx", "x", ")", "{", "rtx", "term", ";", "if", "(", "TARGET_64BIT", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "!=", "CONST", ")", "return", "x", ";", "term", "=", "XEXP", "(", "x", ",", "0", ")", ...

[ "If", "X", "is", "a", "machine", "specific", "address", "(", "i.e", ".", "a", "symbol", "or", "label", "being", "referenced", "as", "a", "displacement", "from", "the", "GOT", "implemented", "using", "an", "UNSPEC", ")", ",", "then", "return", "the", "bas...

[ "i386", "0", "1", "0", "1", "1", "0", "0" ]

i386

ix86_find_base_term

i386

CPU

GCC

1,496

116

1

[]

[ "<s>", "void", "aarch64_init_builtins", "(", "void", ")", "{", "tree", "ftype_set_fpr", "=", "build_function_type_list", "(", "void_type_node", ",", "unsigned_type_node", ",", "NULL", ")", ";", "tree", "ftype_get_fpr", "=", "build_function_type_list", "(", "unsigned_t...

[ "Implement", "TARGET_INIT_BUILTINS", "." ]

[ "aarch64", "\"__builtin_aarch64_get_fpcr\"", "\"__builtin_aarch64_set_fpcr\"", "\"__builtin_aarch64_get_fpsr\"", "\"__builtin_aarch64_set_fpsr\"" ]

aarch64-builtins4

aarch64_init_builtins

aarch64

CPU

GCC

1,497

138

1

[]

[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "LLVM_OVERRIDE", "{", "return", "\"SystemZ DAG->DAG Pattern Instruction Selection\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "SystemZ", "\"SystemZ DAG->DAG Pattern Instruction Selection\"" ]

SystemZISelDAGToDAG1

getPassName

SystemZ

CPU

LLVM

1,498

14

1

[]

[ "<s>", "static", "rtx", "loongarch_got_load_tls_gd", "(", "rtx", "dest", ",", "rtx", "sym", ")", "{", "return", "gen_got_load_tls_gd", "(", "Pmode", ",", "dest", ",", "sym", ")", ";", "}", "</s>" ]

[ "Load", "an", "entry", "from", "the", "GOT", "for", "a", "TLS", "GD", "access", "." ]

[ "loongarch" ]

loongarch

loongarch_got_load_tls_gd

loongarch

CPU

GCC

1,499

22

1

[]