docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "rtx", "rs6000_address_for_fpconvert", "(", "rtx", "x", ")", "{", "int", "strict_p", "=", "(", "reload_in_progress", "\|\|", "reload_completed", ")", ";", "rtx", "addr", ";", "gcc_assert", "(", "MEM_P", "(", "x", ")", ")", ";", "addr", "=", "XEXP", ...	[ "Given", "a", "memory", "reference", ",", "if", "it", "is", "not", "a", "reg", "or", "reg+reg", "addressing", ",", "convert", "to", "such", "a", "form", "to", "deal", "with", "memory", "reference", "instructions", "like", "STFIWX", "that", "only", "take", ...	[ "rs6000", "0", "0", "0", "1", "0", "1" ]	rs60004	rs6000_address_for_fpconvert	rs6000	CPU	GCC	1,500	231	1	[]
[ "<s>", "bool", "runOnFunction", "(", "Function", "&", "F", ")", "override", "{", "if", "(", "DisableParallelDSP", ")", "return", "false", ";", "if", "(", "skipFunction", "(", "F", ")", ")", "return", "false", ";", "SE", "=", "&", "getAnalysis", "<", "S...	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "ARM", "ARM", "\"Unaligned memory access not supported: not \"", "\"running pass ARMParallelDSP\\n\"", "\"DSP extension not enabled: not running pass \"", "\"ARMParallelDSP\\n\"", "\"Only supporting little endian: not running pass \"", "\"ARMParallelDSP\\n\"", "\"\\n== Parallel DSP pass ==\\n\"", ...	ARMParallelDSP10	runOnFunction	ARM	CPU	LLVM	1,501	250	1	[]
[ "<s>", "SparcTargetMachine", "::", "SparcTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::",...	[ "Create", "an", "ILP32", "architecture", "model", "." ]	[ "Sparc", "Sparc", "Sparc", "Sparc" ]	SparcTargetMachine16	SparcTargetMachine	Sparc	CPU	LLVM	1,502	110	1	[]
[ "<s>", "static", "const", "char", "", "singlemove_string", "(", "rtx", "", "operands", ")", "{", "if", "(", "operands", "[", "1", "]", "!=", "const0_rtx", ")", "return", "\"mov\\t%1,%0\"", ";", "return", "\"clr\\t%0\"", ";", "}", "</s>" ]	[ "Return", "the", "best", "assembler", "insn", "template", "for", "moving", "operands", "[", "1", "]", "into", "operands", "[", "0", "]", "as", "a", "fullword", "." ]	[ "pdp11", "1", "\"mov\\t%1,%0\"", "\"clr\\t%0\"" ]	pdp11	singlemove_string	pdp11	MPU	GCC	1,503	27	1	[]
[ "<s>", "virtual", "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "{", "return", "&", "DL", ";", "}", "</s>" ]	[ "Return", "the", "DataLayout", "associated", "with", "the", "module", "this", "SCEV", "instance", "is", "operating", "on", "." ]	[ "VideoCore4" ]	VideoCore4TargetMachine	getDataLayout	VideoCore4	DSP	LLVM	1,504	14	1	[]
[ "<s>", "const", "uint16_t", "", "XtensaRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "return", "CSR_Xtensa_SaveList", ";", "}", "</s>" ]	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "Xtensa", "Xtensa", "Xtensa" ]	XtensaRegisterInfo	getCalleeSavedRegs	Xtensa	MPU	LLVM	1,505	18	1	[]
[ "<s>", "static", "bool", "rs6000_can_change_mode_class", "(", "machine_mode", "from", ",", "machine_mode", "to", ",", "reg_class_t", "rclass", ")", "{", "unsigned", "from_size", "=", "GET_MODE_SIZE", "(", "from", ")", ";", "unsigned", "to_size", "=", "GET_MODE_SIZ...	[ "Implement", "TARGET_CAN_CHANGE_MODE_CLASS", "." ]	[ "rs6000", "8", "8", "8", "8", "8", "8", "15", "16", "8", "16", "1" ]	rs6000	rs6000_can_change_mode_class	rs6000	CPU	GCC	1,506	298	1	[]
[ "<s>", "virtual", "const", "MCObjectFormat", "&", "getObjectFormat", "(", ")", "const", "{", "return", "Format", ";", "}", "</s>" ]	[ "Get", "the", "object", "format", "for", "this", "triple", "." ]	[ "X86" ]	X86AsmBackend37	getObjectFormat	X86	CPU	LLVM	1,507	13	1	[]
[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"RISCV Branch Selector\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "RISCV", "\"RISCV Branch Selector\"" ]	RISCVBranchSelector	getPassName	RISCV	CPU	LLVM	1,508	13	1	[]
[ "<s>", "bool", "X86InstrInfo", "::", "classifyLEAReg", "(", "MachineInstr", "&", "MI", ",", "const", "MachineOperand", "&", "Src", ",", "unsigned", "Opc", ",", "bool", "AllowSP", ",", "Register", "&", "NewSrc", ",", "bool", "&", "isKill", ",", "MachineOperan...	[ "Given", "an", "operand", "within", "a", "MachineInstr", ",", "insert", "preceding", "code", "to", "put", "it", "into", "the", "right", "format", "for", "a", "particular", "kind", "of", "LEA", "instruction", "." ]	[ "X86", "X86", "X86::LEA32r", "X86::GR64RegClass", "X86::GR32RegClass", "X86::LEA32r", "X86::GR64_NOSPRegClass", "X86::GR32_NOSPRegClass", "X86::LEA64_32r", "\"Undef op doesn't need optimization\"", "X86", "64", "\"Undef op doesn't need optimization\"", "X86::sub_32bit" ]	X86InstrInfo (2)3	classifyLEAReg	X86	CPU	LLVM	1,509	312	1	[]
[ "<s>", "bool", "RISCVFrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "ArrayRef", "<", "CalleeSavedInfo", ">", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", ...	[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...	[ "RISCV", "RISCV", "RISCV::PseudoCALLReg", "RISCV::X5", "RISCVII::MO_CALL" ]	RISCVFrameLowering13	spillCalleeSavedRegisters	RISCV	CPU	LLVM	1,510	239	1	[]
[ "<s>", "static", "tree", "spu_gimplify_va_arg_expr", "(", "tree", "valist", ",", "tree", "type", ",", "gimple_seq", "", "pre_p", ",", "gimple_seq", "", "post_p", "ATTRIBUTE_UNUSED", ")", "{", "tree", "f_args", ",", "f_skip", ";", "tree", "args", ",", "skip...	[ "Gimplify", "va_arg", "by", "updating", "the", "va_list", "structure", "VALIST", "as", "required", "to", "retrieve", "an", "argument", "of", "type", "TYPE", ",", "and", "returning", "that", "argument", ".", "ret", "=", "va_arg", "(", "VALIST", ",", "TYPE", ...	[ "spu", "\"va_arg\"", "1", "32" ]	spu1	spu_gimplify_va_arg_expr	spu	MPU	GCC	1,511	297	1	[]
[ "<s>", "bool", "RISCVTargetLowering", "::", "getTgtMemIntrinsic", "(", "IntrinsicInfo", "&", "Info", ",", "const", "CallInst", "&", "I", ",", "MachineFunction", "&", "MF", ",", "unsigned", "Intrinsic", ")", "const", "{", "switch", "(", "Intrinsic", ")", "{", ...	[ "Given", "an", "intrinsic", ",", "checks", "if", "on", "the", "target", "the", "intrinsic", "will", "need", "to", "map", "to", "a", "MemIntrinsicNode", "(", "touches", "memory", ")", "." ]	[ "RISCV", "RISCV", "Intrinsic::riscv_masked_atomicrmw_xchg_i32", "Intrinsic::riscv_masked_atomicrmw_add_i32", "Intrinsic::riscv_masked_atomicrmw_sub_i32", "Intrinsic::riscv_masked_atomicrmw_nand_i32", "Intrinsic::riscv_masked_atomicrmw_max_i32", "Intrinsic::riscv_masked_atomicrmw_min_i32", "Intrinsic...	RISCVISelLowering11	getTgtMemIntrinsic	RISCV	CPU	LLVM	1,512	169	1	[]
[ "<s>", "unsigned", "int", "h8300_insn_length_from_table", "(", "rtx_insn", "", "insn", ",", "rtx", "", "operands", ")", "{", "switch", "(", "get_attr_length_table", "(", "insn", ")", ")", "{", "case", "LENGTH_TABLE_NONE", ":", "gcc_unreachable", "(", ")", ";...	[ "Compute", "the", "length", "of", "INSN", "based", "on", "its", "length_table", "attribute", ".", "OPERANDS", "is", "the", "array", "of", "its", "operands", "." ]	[ "h8300", "0", "1", "2", "0", "1", "0", "2", "0", "0", "0", "0", "0", "1", "1", "2", "2" ]	h83004	h8300_insn_length_from_table	h8300	MPU	GCC	1,513	239	1	[]
[ "<s>", "static", "void", "aarch64_init_fp16_types", "(", "void", ")", "{", "aarch64_fp16_type_node", "=", "make_node", "(", "REAL_TYPE", ")", ";", "TYPE_PRECISION", "(", "aarch64_fp16_type_node", ")", "=", "16", ";", "layout_type", "(", "aarch64_fp16_type_node", ")"...	[ "Initialize", "the", "backend", "types", "that", "support", "the", "user-visible", "__fp16", "type", ",", "also", "initialize", "a", "pointer", "to", "that", "type", ",", "to", "be", "used", "when", "forming", "HFAs", "." ]	[ "aarch64", "16", "\"__fp16\"" ]	aarch64-builtins	aarch64_init_fp16_types	aarch64	CPU	GCC	1,514	48	1	[]
[ "<s>", "void", "AArch64AsmPrinter", "::", "emitFunctionEntryLabel", "(", ")", "{", "if", "(", "MF", "->", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "AArch64_VectorCall", "\|\|", "MF", "->", "getFunction", "(", ")", "....	[ "EmitFunctionEntryLabel", "-", "Emit", "the", "label", "that", "is", "the", "entrypoint", "for", "the", "function", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64", "AArch64" ]	AArch64AsmPrinter1	emitFunctionEntryLabel	AArch64	CPU	LLVM	1,515	82	1	[]
[ "<s>", "void", "SystemZInstrInfo", "::", "loadImmediate", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "unsigned", "Reg", ",", "uint64_t", "Value", ")", "const", "{", "DebugLoc", "DL", "=", "MBBI", "!=", "MBB",...	[ "Emit", "a", "series", "of", "instructions", "to", "load", "an", "immediate", "." ]	[ "SystemZ", "SystemZ", "16", "SystemZ::LGHI", "SystemZ::isImmLL", "SystemZ::LLILL", "SystemZ::isImmLH", "SystemZ::LLILH", "16", "32", "\"Huge values not handled yet\"", "SystemZ::LGFI" ]	SystemZInstrInfo (2)	loadImmediate	SystemZ	CPU	LLVM	1,516	144	1	[]
[ "<s>", "bool", "TeakTargetLowering", "::", "getPostIndexedAddressParts", "(", "SDNode", "", "N", ",", "SDNode", "", "Op", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ",", "ISD", "::", "MemIndexedMode", "&", "AM", ",", "SelectionDAG", "&", ...	[ "Returns", "true", "by", "value", ",", "base", "pointer", "and", "offset", "pointer", "and", "addressing", "mode", "by", "reference", "if", "this", "node", "can", "be", "combined", "with", "a", "load", "/", "store", "to", "form", "a", "post-indexed", "load...	[ "Teak", "Teak", "ISD::MemIndexedMode", "MVT::i16", "MVT::i16", "ISD::ADD", "ISD::SUB", "1", "ISD::SUB", "1", "1", "0", "MVT::i16", "ISD::POST_INC" ]	TeakISelLowering	getPostIndexedAddressParts	Teak	DSP	LLVM	1,517	224	1	[]
[ "<s>", "static", "rtx", "xtensa_static_chain", "(", "const_tree", "ARG_UNUSED", "(", "fndecl_or_type", ")", ",", "bool", "incoming_p", ")", "{", "if", "(", "TARGET_WINDOWED_ABI", ")", "{", "rtx", "base", "=", "incoming_p", "?", "arg_pointer_rtx", ":", "stack_poi...	[ "The", "static", "chain", "is", "passed", "in", "memory", ".", "Provide", "rtx", "giving", "'mem", "'", "expressions", "that", "denote", "where", "they", "are", "stored", "." ]	[ "xtensa", "5" ]	xtensa	xtensa_static_chain	xtensa	MPU	GCC	1,518	57	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"Hexagon-specific loop carried reuse for HVX vectors\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "Hexagon", "\"Hexagon-specific loop carried reuse for HVX vectors\"" ]	HexagonVectorLoopCarriedReuse	getPassName	Hexagon	DSP	LLVM	1,519	11	1	[]
[ "<s>", "void", "SystemZTTIImpl", "::", "getUnrollingPreferences", "(", "Loop", "*", "L", ",", "ScalarEvolution", "&", "SE", ",", "TTI", "::", "UnrollingPreferences", "&", "UP", ")", "{", "bool", "HasCall", "=", "false", ";", "unsigned", "NumStores", "=", "0"...	[ "Get", "target-customized", "preferences", "for", "the", "generic", "loop", "unrolling", "transformation", "." ]	[ "SystemZ", "SystemZ", "0", "Intrinsic::memcpy", "Intrinsic::memset", "0", "0", "0", "12", "1", "1", "75", "4" ]	SystemZTargetTransformInfo (2)1	getUnrollingPreferences	SystemZ	CPU	LLVM	1,520	270	1	[]
[ "<s>", "static", "bool", "mmix_rtx_costs", "(", "rtx", "x", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "int", "outer_code", "ATTRIBUTE_UNUSED", ",", "int", "opno", "ATTRIBUTE_UNUSED", ",", "int", "*", "total", "ATTRIBUTE_UNUSED", ",", ...	[ "TARGET_RTX_COSTS", "." ]	[ "mmix" ]	mmix	mmix_rtx_costs	mmix	CPU	GCC	1,521	34	1	[]
[ "<s>", "enum", "reg_class", "aarch64_regno_regclass", "(", "unsigned", "regno", ")", "{", "if", "(", "GP_REGNUM_P", "(", "regno", ")", ")", "return", "GENERAL_REGS", ";", "if", "(", "regno", "==", "SP_REGNUM", ")", "return", "STACK_REG", ";", "if", "(", "r...	[ "Implement", "REGNO_REG_CLASS", "." ]	[ "aarch64" ]	aarch645	aarch64_regno_regclass	aarch64	CPU	GCC	1,522	78	1	[]
[ "<s>", "bool", "AArch64TargetLowering", "::", "CanLowerReturn", "(", "CallingConv", "::", "ID", "CallConv", ",", "MachineFunction", "&", "MF", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "LLVM...	[ "This", "hook", "should", "be", "implemented", "to", "check", "whether", "the", "return", "values", "described", "by", "the", "Outs", "array", "can", "fit", "into", "the", "return", "registers", "." ]	[ "AArch64", "AArch64", "ISD::OutputArg", "AArch64", "AArch64", "16" ]	AArch64ISelLowering23	CanLowerReturn	AArch64	CPU	LLVM	1,523	84	1	[]
[ "<s>", "rtx", "rs6000_gen_le_vsx_permute", "(", "rtx", "source", ",", "machine_mode", "mode", ")", "{", "rtx", "par", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "rs6000_const_vec", "(", "mode", ")", ")", ";", "return", "gen_rtx_VEC_SELECT", "(", "mode", ",...	[ "Generate", "a", "permute", "rtx", "that", "represents", "an", "lxvd2x", ",", "stxvd2x", ",", "or", "xxpermdi", "for", "a", "VSX", "load", "or", "store", "operation", "." ]	[ "rs6000" ]	rs60004	rs6000_gen_le_vsx_permute	rs6000	CPU	GCC	1,524	34	1	[]
[ "<s>", "void", "aarch64_expand_sve_mem_move", "(", "rtx", "dest", ",", "rtx", "src", ",", "machine_mode", "pred_mode", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "dest", ")", ";", "rtx", "ptrue", "=", "aarch64_ptrue_reg", "(", "pred_mode", ")", ...	[ "Expand", "a", "pre-RA", "SVE", "data", "move", "from", "SRC", "to", "DEST", "in", "which", "at", "least", "one", "operand", "is", "in", "memory", ".", "In", "this", "case", "we", "need", "to", "use", "the", "predicated", "LD1", "and", "ST1", "instead"...	[ "aarch64" ]	aarch64	aarch64_expand_sve_mem_move	aarch64	CPU	GCC	1,525	95	1	[]
[ "<s>", "const", "uint32_t", "*", "X86RegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "const", "X86Subtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<...	[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]	[ "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86" ]	X86RegisterInfo100	getCallPreservedMask	X86	CPU	LLVM	1,526	395	1	[]
[ "<s>", "SDNode", "*", "SparcDAGToDAGISel", "::", "getGlobalBaseReg", "(", ")", "{", "unsigned", "GlobalBaseReg", "=", "TM", ".", "getInstrInfo", "(", ")", "->", "getGlobalBaseReg", "(", "MF", ")", ";", "return", "CurDAG", "->", "getRegister", "(", "GlobalBaseR...	[ "getGlobalBaseReg", "-", "Return", "a", "virtual", "register", "initialized", "with", "the", "the", "global", "base", "register", "value", "." ]	[ "Sparc", "Sparc" ]	SparcISelDAGToDAG15	getGlobalBaseReg	Sparc	CPU	LLVM	1,527	41	1	[]
[ "<s>", "static", "rtx", "ix86_delegitimize_address", "(", "rtx", "x", ")", "{", "return", "ix86_delegitimize_address_1", "(", "x", ",", "false", ")", ";", "}", "</s>" ]	[ "In", "the", "name", "of", "slightly", "smaller", "debug", "output", ",", "and", "to", "cater", "to", "general", "assembler", "lossage", ",", "recognize", "PIC+GOTOFF", "and", "turn", "it", "back", "into", "a", "direct", "symbol", "reference", ".", "On", "...	[ "i386" ]	i386	ix86_delegitimize_address	i386	CPU	GCC	1,528	17	1	[]
[ "<s>", "static", "bool", "prologue_saved_reg_p", "(", "int", "regno", ")", "{", "gcc_assert", "(", "GP_REG_P", "(", "regno", ")", ")", ";", "if", "(", "df_regs_ever_live_p", "(", "regno", ")", "&&", "!", "call_used_or_fixed_reg_p", "(", "regno", ")", ")", ...	[ "Return", "true", "if", "REGNO", "should", "be", "saved", "in", "the", "prologue", "." ]	[ "pru", "1", "1" ]	pru	prologue_saved_reg_p	pru	CPU	GCC	1,529	88	1	[]
[ "<s>", "void", "LanaiDAGToDAGISel", "::", "Select", "(", "SDNode", "*", "Node", ")", "{", "unsigned", "Opcode", "=", "Node", "->", "getOpcode", "(", ")", ";", "if", "(", "Node", "->", "isMachineOpcode", "(", ")", ")", "{", "LLVM_DEBUG", "(", "errs", "(...	[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]	[ "Lanai", "Lanai", "\"== \"", "\"\\n\"", "0", "ISD::Constant", "MVT::i32", "Lanai::R0", "MVT::i32", "Lanai::R1", "MVT::i32", "ISD::FrameIndex" ]	LanaiISelDAGToDAG4	Select	Lanai	CPU	LLVM	1,530	218	1	[]
[ "<s>", "SDValue", "mprocTargetLowering", "::", "LowerCall", "(", "TargetLowering", "::", "CallLoweringInfo", "&", "CLI", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "}", "</s>" ]	[ "This", "hook", "must", "be", "implemented", "to", "lower", "calls", "into", "the", "specified", "DAG", "." ]	[ "mproc", "mproc" ]	mprocISelLowering	LowerCall	mproc	Virtual ISA	LLVM	1,531	21	1	[]
[ "<s>", "void", "WebAssemblyPassConfig", "::", "addIRPasses", "(", ")", "{", "addPass", "(", "new", "CoalesceFeaturesAndStripAtomics", "(", "&", "getWebAssemblyTargetMachine", "(", ")", ")", ")", ";", "addPass", "(", "createAtomicExpandPass", "(", ")", ")", ";", ...	[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]	[ "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly" ]	WebAssemblyTargetMachine13	addIRPasses	WebAssembly	Virtual ISA	LLVM	1,532	122	1	[]
[ "<s>", "const", "predefined_function_abi", "&", "aarch64_insn_callee_abi", "(", "const", "rtx_insn", "*", "insn", ")", "{", "rtx", "pat", "=", "PATTERN", "(", "insn", ")", ";", "gcc_assert", "(", "GET_CODE", "(", "pat", ")", "==", "PARALLEL", ")", ";", "rt...	[ "Implement", "TARGET_INSN_CALLEE_ABI", "." ]	[ "aarch64", "0", "1", "1", "0", "0" ]	aarch64	aarch64_insn_callee_abi	aarch64	CPU	GCC	1,533	77	1	[]
[ "<s>", "static", "int", "avr_operand_rtx_cost", "(", "rtx", "x", ",", "enum", "machine_mode", "mode", ",", "enum", "rtx_code", "outer", ")", "{", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "x", ")", ";", "int", "total", ";", "switch", "(", "code",...	[ "Mutually", "recursive", "subroutine", "of", "avr_rtx_cost", "for", "calculating", "the", "cost", "of", "an", "RTX", "operand", "given", "its", "context", ".", "X", "is", "the", "rtx", "of", "the", "operand", ",", "MODE", "is", "its", "mode", ",", "and", ...	[ "avr", "0", "0" ]	avr3	avr_operand_rtx_cost	avr	MPU	GCC	1,534	82	1	[]
[ "<s>", "bool", "SIRegisterInfo", "::", "isAsmClobberable", "(", "const", "MachineFunction", "&", "MF", ",", "MCRegister", "PhysReg", ")", "const", "{", "return", "!", "MF", ".", "getRegInfo", "(", ")", ".", "isReserved", "(", "PhysReg", ")", ";", "}", "</s...	[ "Returns", "false", "if", "we", "ca", "n't", "guarantee", "that", "Physreg", ",", "specified", "as", "an", "IR", "asm", "clobber", "constraint", ",", "will", "be", "preserved", "across", "the", "statement", "." ]	[ "AMDGPU", "SI" ]	SIRegisterInfo (3)	isAsmClobberable	AMDGPU	GPU	LLVM	1,535	29	1	[]
[ "<s>", "const", "CallLowering", "*", "AArch64Subtarget", "::", "getCallLowering", "(", ")", "const", "{", "if", "(", "!", "CallLoweringInfo", ")", "CallLoweringInfo", ".", "reset", "(", "new", "AArch64CallLowering", "(", "TLInfo", ")", ")", ";", "return", "Cal...	[ "Methods", "used", "by", "Global", "ISel", "." ]	[ "AArch64", "AArch64", "AArch64" ]	AArch64Subtarget11	getCallLowering	AArch64	CPU	LLVM	1,536	34	1	[]
[ "<s>", "bool", "PatmosSPClone", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"[Single-Path] Clone functions reachable from single-path roots\\n\"", ")", ";", "SmallSet", "<", "std", "::", "string", ",", "128", "...	[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]	[ "Patmos", "Patmos", "\"[Single-Path] Clone functions reachable from single-path roots\\n\"", "128", "\"llvm.used\"", "16", "0", "\"sp-root\"", "\"sp-root\"", "\"Used: \"", "\"\\n\"", "0" ]	PatmosSPClone	runOnModule	Patmos	VLIW	LLVM	1,537	261	1	[]
[ "<s>", "static", "void", "rs6000_set_default_type_attributes", "(", "tree", "type", ")", "{", "if", "(", "rs6000_default_long_calls", "&&", "(", "TREE_CODE", "(", "type", ")", "==", "FUNCTION_TYPE", "\|\|", "TREE_CODE", "(", "type", ")", "==", "METHOD_TYPE", ")", ...	[ "Set", "longcall", "attributes", "on", "all", "functions", "declared", "when", "rs6000_default_long_calls", "is", "true", "." ]	[ "powerpcspe", "\"longcall\"" ]	powerpcspe	rs6000_set_default_type_attributes	powerpcspe	CPU	GCC	1,538	54	1	[]
[ "<s>", "bool", "mergeStoresAfterLegalization", "(", "EVT", "VT", ")", "const", "override", "{", "return", "!", "useSVEForFixedLengthVectors", "(", ")", ";", "}", "</s>" ]	[ "Do", "not", "merge", "vector", "stores", "after", "legalization", "because", "that", "may", "conflict", "with", "x86-specific", "store", "splitting", "optimizations", "." ]	[ "AArch64" ]	AArch64ISelLowering103	mergeStoresAfterLegalization	AArch64	CPU	LLVM	1,539	16	1	[]
[ "<s>", "int", "h8300_hard_regno_mode_ok", "(", "int", "regno", ",", "machine_mode", "mode", ")", "{", "if", "(", "TARGET_H8300", ")", "return", "(", "(", "regno", "&", "1", ")", "==", "0", ")", "\|\|", "(", "mode", "==", "HImode", ")", "\|\|", "(", "mode...	[ "Worker", "function", "for", "HARD_REGNO_MODE_OK", "." ]	[ "h8300", "1", "0", "1" ]	h83004	h8300_hard_regno_mode_ok	h8300	MPU	GCC	1,540	50	1	[]
[ "<s>", "bool", "PPCTargetLowering", "::", "SelectAddressRegRegOnly", "(", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Index", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "SelectAddressRegReg", "(", "N", ",", "Base", ...	[ "SelectAddressRegRegOnly", "-", "Given", "the", "specified", "addressed", ",", "force", "it", "to", "be", "represented", "as", "an", "indexed", "[", "r+r", "]", "operation", "." ]	[ "PowerPC", "PPC", "ISD::ADD", "0", "1", "PPC", "PPC::ZERO8", "PPC::ZERO" ]	PPCISelLowering (2)2	SelectAddressRegRegOnly	PowerPC	CPU	LLVM	1,541	108	1	[]
[ "<s>", "static", "X86Operand", "", "CreateMem", "(", "unsigned", "SegReg", ",", "const", "MCExpr", "", "Disp", ",", "unsigned", "BaseReg", ",", "unsigned", "IndexReg", ",", "unsigned", "Scale", ",", "SMLoc", "StartLoc", ",", "SMLoc", "EndLoc", ",", "unsign...	[ "Create", "a", "generalized", "memory", "operand", "." ]	[ "X86", "X86", "0", "\"Invalid memory operand!\"", "1", "2", "4", "8", "\"Invalid scale!\"", "X86", "X86" ]	X86AsmParser22	CreateMem	X86	CPU	LLVM	1,542	157	1	[]
[ "<s>", "int", "ia64_depz_field_mask", "(", "rtx", "rop", ",", "rtx", "rshift", ")", "{", "unsigned", "HOST_WIDE_INT", "op", "=", "INTVAL", "(", "rop", ")", ";", "unsigned", "HOST_WIDE_INT", "shift", "=", "INTVAL", "(", "rshift", ")", ";", "op", ">>=", "s...	[ "Check", "if", "OP", "is", "a", "mask", "suitible", "for", "use", "with", "SHIFT", "in", "a", "dep.z", "instruction", ".", "Return", "the", "length", "of", "the", "field", ",", "or", "<", "=", "0", "on", "failure", "." ]	[ "ia64", "1" ]	ia64	ia64_depz_field_mask	ia64	CPU	GCC	1,543	41	1	[]
[ "<s>", "tree", "resolve", "(", "function_resolver", "&", "r", ")", "const", "override", "{", "unsigned", "int", "i", ",", "nargs", ";", "type_suffix_index", "type", ";", "if", "(", "!", "r", ".", "check_gp_argument", "(", "1", ",", "i", ",", "nargs", "...	[ "If", "the", "call", "is", "erroneous", ",", "report", "an", "appropriate", "error", "and", "return", "error_mark_node", ".", "Otherwise", ",", "if", "the", "function", "is", "overloaded", ",", "return", "the", "decl", "of", "the", "non-overloaded", "function"...	[ "aarch64", "1", "64", "2" ]	aarch64-sve-builtins-shapes3	resolve	aarch64	CPU	GCC	1,544	137	1	[]
[ "<s>", "Value", "", "HexagonTargetLowering", "::", "emitStoreConditional", "(", "IRBuilder", "<", ">", "&", "Builder", ",", "Value", "", "Val", ",", "Value", "", "Addr", ",", "AtomicOrdering", "Ord", ")", "const", "{", "BasicBlock", "", "BB", "=", "Bui...	[ "Perform", "a", "store-conditional", "operation", "to", "Addr", "." ]	[ "Hexagon", "Hexagon", "32", "64", "\"Only 32/64-bit atomic stores supported\"", "Intrinsic::ID", "32", "Intrinsic::hexagon_S2_storew_locked", "Intrinsic::hexagon_S4_stored_locked", "Intrinsic::getDeclaration", "\"stcx\"", "0", "\"\"" ]	HexagonISelLowering (2)	emitStoreConditional	Hexagon	DSP	LLVM	1,545	180	1	[]
[ "<s>", "bool", "ThumbDisassembler", "::", "getInstruction", "(", "MCInst", "&", "MI", ",", "uint64_t", "&", "Size", ",", "const", "MemoryObject", "&", "Region", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "os", ")", "const", "{", "uint32_t", "insn",...	[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]	[ "ARM", "0", "0", "2", "2", "1", "1", "8", "0", "15", "11", "0x1D", "0x1E", "0x1F", "2", "2", "1", "1", "8", "0", "16", "19", "16", "15", "ARM", "ARM", "4", "2", "\"Opcode=\"", "\" Name=\"", "ARMUtils::OpcodeName", "\" Format=\"", "ARM", "\")\\n\"", ...	ARMDisassembler11	getInstruction	ARM	CPU	LLVM	1,546	329	1	[]
[ "<s>", "void", "addExpr", "(", "MCInst", "&", "Inst", ",", "const", "MCExpr", "*", "Expr", ")", "const", "{", "if", "(", "Expr", "==", "0", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "0", ")", ")", ";", "else", "if", ...	[ "Add", "a", "new", "MCExpr", "operand", "." ]	[ "AAP", "0", "0" ]	AAPAsmParser	addExpr	AAP	MPU	LLVM	1,547	78	1	[]
[ "<s>", "static", "bool", "rs6000_vector_alignment_reachable", "(", "const_tree", "type", "ATTRIBUTE_UNUSED", ",", "bool", "is_packed", ")", "{", "if", "(", "is_packed", ")", "return", "false", ";", "if", "(", "TARGET_32BIT", ")", "{", "if", "(", "rs6000_alignmen...	[ "Return", "true", "iff", ",", "data", "reference", "of", "TYPE", "can", "reach", "vector", "alignment", "(", "16", ")", "after", "applying", "N", "number", "of", "iterations", ".", "This", "routine", "does", "not", "determine", "how", "may", "iterations", ...	[ "rs6000" ]	rs6000	rs6000_vector_alignment_reachable	rs6000	CPU	GCC	1,548	60	1	[]
[ "<s>", "static", "void", "xstormy16_print_operand_address", "(", "FILE", "*", "file", ",", "machine_mode", ",", "rtx", "address", ")", "{", "HOST_WIDE_INT", "offset", ";", "int", "pre_dec", ",", "post_inc", ";", "if", "(", "CONST_INT_P", "(", "address", ")", ...	[ "Print", "a", "memory", "address", "as", "an", "operand", "to", "reference", "that", "memory", "location", "." ]	[ "stormy16", "0xFFFF", "1", "1", "0", "0", "0", "\"--\"", "\"++\"", "0", "\",\"" ]	stormy16	xstormy16_print_operand_address	stormy16	CPU	GCC	1,549	231	1	[]
[ "<s>", "SDValue", "X86TargetLowering", "::", "expandIndirectJTBranch", "(", "const", "SDLoc", "&", "dl", ",", "SDValue", "Value", ",", "SDValue", "Addr", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "const", "Module", "*", "M", "=", "DAG", ".", "get...	[ "Expands", "target", "specific", "indirect", "branch", "for", "the", "case", "of", "JumpTable", "expansion", "." ]	[ "X86", "X86", "\"cf-protection-branch\"", "X86ISD::NT_BRIND", "MVT::Other" ]	X86ISelLowering (2)5	expandIndirectJTBranch	X86	CPU	LLVM	1,550	93	1	[]
[ "<s>", "static", "bool", "is_cracked_insn", "(", "rtx_insn", "*", "insn", ")", "{", "if", "(", "!", "insn", "\|\|", "!", "NONDEBUG_INSN_P", "(", "insn", ")", "\|\|", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "==", "USE", "\|\|", "GET_CODE", "(", "...	[ "The", "function", "returns", "true", "if", "INSN", "is", "cracked", "into", "2", "instructions", "by", "the", "processor", "(", "and", "therefore", "occupies", "2", "issue", "slots", ")", "." ]	[ "rs6000" ]	rs60004	is_cracked_insn	rs6000	CPU	GCC	1,551	230	1	[]
[ "<s>", "bool", "isImm", "(", ")", "const", "{", "return", "Kind", "==", "CV_Immediate", ";", "}", "</s>" ]	[ "isImm", "-", "Is", "this", "an", "immediate", "operand", "?" ]	[ "RI5CY" ]	PULPHardwareLoops	isImm	RI5CY	CPU	LLVM	1,552	12	1	[]
[ "<s>", "bool", "HexagonEarlyIfConversion", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "auto", "&", "ST", "=", "MF", ".", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]	HexagonEarlyIfConv1	runOnMachineFunction	Hexagon	DSP	LLVM	1,553	159	1	[]
[ "<s>", "static", "int", "arc_asm_insn_p", "(", "rtx", "x", ")", "{", "int", "i", ",", "j", ";", "if", "(", "x", "==", "0", ")", "return", "0", ";", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "ASM_OPERANDS", ":", "case", "ASM_INPU...	[ "Given", "a", "rtx", ",", "check", "if", "it", "is", "an", "assembly", "instruction", "or", "not", "." ]	[ "arc", "0", "0", "1", "0", "0", "1", "0", "0", "0", "1", "0" ]	arc	arc_asm_insn_p	arc	MPU	GCC	1,554	112	1	[]
[ "<s>", "void", "TOYInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "Targe...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "TOY", "TOY", "TOY::LOADrr", "TOY::ZERO" ]	TOYInstrInfo	loadRegFromStackSlot	TOY	CPU	LLVM	1,555	84	1	[]
[ "<s>", "bool", "evaluateBranch", "(", "const", "MCInst", "&", "Inst", ",", "uint64_t", "Addr", ",", "uint64_t", "Size", ",", "uint64_t", "&", "Target", ")", "const", "override", "{", "if", "(", "Inst", ".", "getNumOperands", "(", ")", "==", "0", ")", "...	[ "Given", "a", "branch", "instruction", "try", "to", "get", "the", "address", "the", "branch", "targets", "." ]	[ "Lanai", "0", "0", "0", "0", "0" ]	LanaiMCTargetDesc	evaluateBranch	Lanai	CPU	LLVM	1,556	119	1	[]
[ "<s>", "static", "rtx", "rs6000_pre_atomic_barrier", "(", "rtx", "mem", ",", "enum", "memmodel", "model", ")", "{", "rtx", "addr", "=", "XEXP", "(", "mem", ",", "0", ")", ";", "if", "(", "!", "legitimate_indirect_address_p", "(", "addr", ",", "reload_compl...	[ "Expand", "barriers", "before", "and", "after", "a", "load_locked/store_cond", "sequence", "." ]	[ "rs6000", "0" ]	rs6000	rs6000_pre_atomic_barrier	rs6000	CPU	GCC	1,557	114	1	[]
[ "<s>", "bool", "Z80oldTargetLowering", "::", "isZExtFree", "(", "EVT", "VT1", ",", "EVT", "VT2", ")", "const", "{", "return", "VT1", "==", "MVT", "::", "i16", "&&", "VT2", "==", "MVT", "::", "i24", "&&", "Subtarget", ".", "is24Bit", "(", ")", ";", "}...	[ "Return", "true", "if", "zero-extending", "the", "specific", "node", "Val", "to", "type", "VT2", "is", "free", "(", "either", "because", "it", "'s", "implicitly", "zero-extended", "such", "as", "ARM", "ldrb", "/", "ldrh", "or", "because", "it", "'s", "fold...	[ "Z80old", "Z80old", "MVT::i16", "MVT::i24" ]	Z80oldISelLowering	isZExtFree	Z80old	MPU	LLVM	1,558	33	1	[]
[ "<s>", "bool", "M68kRegisterInfo", "::", "trackLivenessAfterRegAlloc", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "true", ";", "}", "</s>" ]	[ "Returns", "true", "if", "the", "live-ins", "should", "be", "tracked", "after", "register", "allocation", "." ]	[ "M68k", "M68k" ]	M68kRegisterInfo	trackLivenessAfterRegAlloc	M68k	MPU	LLVM	1,559	16	1	[]
[ "<s>", "bool", "BPFIRPeephole", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "return", "BPFIRPeepholeImpl", "(", "F", ")", ";", "}", "</s>" ]	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "BPF", "BPF", "BPF" ]	BPFIRPeephole	runOnFunction	BPF	Virtual ISA	LLVM	1,560	17	1	[]
[ "<s>", "unsigned", "X86InstrInfo", "::", "isStoreToStackSlotPostFE", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "unsigned", "Dummy", ";", "if", "(", "isFrameStoreOpcode", "(", "MI", ".", "getOpcode", "(", ")", ...	[ "isStoreToStackSlotPostFE", "-", "Check", "for", "post-frame", "ptr", "elimination", "stack", "locations", "as", "well", "." ]	[ "X86", "X86", "0" ]	X86InstrInfo	isStoreToStackSlotPostFE	X86	CPU	LLVM	1,561	72	1	[]
[ "<s>", "bool", "GCNPassConfig", "::", "addInstSelector", "(", ")", "{", "AMDGPUPassConfig", "::", "addInstSelector", "(", ")", ";", "addPass", "(", "&", "SIFixSGPRCopiesID", ")", ";", "addPass", "(", "createSILowerI1CopiesPass", "(", ")", ")", ";", "addPass", ...	[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]	[ "AMDGPU", "AMDGPU", "SI", "SI", "SI", "SI" ]	AMDGPUTargetMachine104	addInstSelector	AMDGPU	GPU	LLVM	1,562	44	1	[]
[ "<s>", "static", "void", "r10k_insert_cache_barriers", "(", "void", ")", "{", "int", "", "rev_post_order", ";", "unsigned", "int", "i", ",", "n", ";", "basic_block", "bb", ";", "sbitmap", "protected_bbs", ";", "rtx_insn", "", "insn", ",", "*", "end", ";"...	[ "Implement", "-mr10k-cache-barrier=", "for", "the", "current", "function", "." ]	[ "mips", "\"%qs does not support MIPS16 code\"", "\"-mr10k-cache-barrier\"", "0" ]	mips4	r10k_insert_cache_barriers	mips	CPU	GCC	1,563	269	1	[]
[ "<s>", "SDValue", "SystemZTargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "ISD", ...	[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]	[ "SystemZ", "SystemZ", "ISD::ZERO_EXTEND", "ISD::SIGN_EXTEND", "ISD::SIGN_EXTEND_INREG", "SystemZISD::MERGE_HIGH", "SystemZISD::MERGE_LOW", "ISD::LOAD", "ISD::STORE", "ISD::VECTOR_SHUFFLE", "ISD::EXTRACT_VECTOR_ELT", "SystemZISD::JOIN_DWORDS", "ISD::STRICT_FP_ROUND", "ISD::FP_ROUND", "ISD...	SystemZISelLowering16	PerformDAGCombine	SystemZ	CPU	LLVM	1,564	291	1	[]
[ "<s>", "SDValue", "ARMSelectionDAGInfo", "::", "EmitTargetCodeForMemmove", "(", "SelectionDAG", "&", "DAG", ",", "SDLoc", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "unsigned", "Align", ",", "bool"...	[ "Emit", "target-specific", "code", "that", "performs", "a", "memmove", "." ]	[ "ARM", "ARM" ]	ARMSelectionDAGInfo16	EmitTargetCodeForMemmove	ARM	CPU	LLVM	1,565	61	1	[]
[ "<s>", "bool", "MipsAsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "Subtarget", "=", "&", "TM", ".", "getSubtarget", "<", "MipsSubtarget", ">", "(", ")", ";", "const_cast", "<", "TargetLoweringObjectFile", "&", ">", "("...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips16HardFloatInfo::FuncSignature", "Mips", "Mips", "Mips16HardFloatInfo::FuncSignature" ]	MipsAsmPrinter20	runOnMachineFunction	Mips	CPU	LLVM	1,566	180	1	[]
[ "<s>", "void", "Tile64FrameLowering", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetInstrInfo", "*", "TII", "=", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "const", ...	[ "processFunctionBeforeFrameFinalized", "-", "This", "method", "is", "called", "immediately", "before", "the", "specified", "function", "'s", "frame", "layout", "(", "MF.getFrameInfo", "(", ")", ")", "is", "finalized", "." ]	[ "Tile64", "T64::NEWSLOT_ADDR", "0", "1", "T64::MOVE" ]	Tile64FrameLowering	processFunctionBeforeFrameFinalized	Tile64	VLIW	LLVM	1,567	294	1	[]
[ "<s>", "static", "tree", "arm_get_cookie_size", "(", "tree", "type", ")", "{", "tree", "size", ";", "if", "(", "!", "TARGET_AAPCS_BASED", ")", "return", "default_cxx_get_cookie_size", "(", "type", ")", ";", "size", "=", "build_int_cst", "(", "sizetype", ",", ...	[ "The", "EABI", "specifies", "that", "all", "array", "cookies", "are", "8", "bytes", "long", "." ]	[ "arm", "8" ]	arm	arm_get_cookie_size	arm	CPU	GCC	1,568	35	1	[]
[ "<s>", "bool", "SystemZInstrInfo", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ")", "const", "{", "if", ...	[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...	[ "SystemZ", "SystemZ", "SystemZ", "SystemZ", "0", "0", "0", "1U", "0", "0", "SystemZ::FP64RegClass", "8", "SystemZ::MOV64mr", "SystemZ::MOV64mrm", "SystemZ::R15D", "0", "0", "0", "SystemZ::FP64RegClass" ]	SystemZInstrInfo31	spillCalleeSavedRegisters	SystemZ	CPU	LLVM	1,569	488	1	[]
[ "<s>", "void", "SystemZPostRASchedStrategy", "::", "schedNode", "(", "SUnit", "", "SU", ",", "bool", "IsTopNode", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"* Scheduling SU(\"", "<<", "SU", "->", "NodeNum", "<<", "\") \"", ";", "if", "(", "A...	[ "ScheduleDAGMI", "has", "scheduled", "an", "instruction", "-", "tell", "HazardRec", "about", "it", "." ]	[ "SystemZ", "SystemZ", "\"** Scheduling SU(\"", "\") \"", "1", "\"(only one) \"", "\"\\n\"" ]	SystemZMachineScheduler	schedNode	SystemZ	CPU	LLVM	1,570	81	1	[]
[ "<s>", "bool", "HexagonTargetObjectFile", "::", "IsGlobalInSmallSection", "(", "const", "GlobalValue", "", "GV", ",", "const", "TargetMachine", "&", "TM", ",", "SectionKind", "Kind", ")", "const", "{", "const", "GlobalVariable", "", "GVA", "=", "dyn_cast", "<"...	[ "Return", "true", "if", "this", "global", "address", "should", "be", "placed", "into", "small", "data/bss", "section", "." ]	[ "Hexagon", "Hexagon" ]	HexagonTargetObjectFile17	IsGlobalInSmallSection	Hexagon	DSP	LLVM	1,571	96	1	[]
[ "<s>", "const", "MCExpr", "*", "getSubExpr", "(", ")", "const", "{", "return", "SubExpr", ";", "}", "</s>" ]	[ "getSubExpr", "-", "Get", "the", "child", "of", "this", "expression", "." ]	[ "SNES" ]	SNESMCExpr	getSubExpr	SNES	DSP	LLVM	1,572	12	1	[]
[ "<s>", "Optional", "<", "uint64_t", ">", "ARMMCInstrAnalysis", "::", "evaluateMemoryOperandAddress", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "*", "STI", ",", "uint64_t", "Addr", ",", "uint64_t", "Size", ")", "const", "{", "const", ...	[ "Given", "an", "instruction", "tries", "to", "get", "the", "address", "of", "a", "memory", "operand", "." ]	[ "ARM", "ARM", "ARMII::IndexModeMask", "ARMII::IndexModeShift", "ARMII::IndexModeNone", "0x3", "ARMII::FormMask", "8", "ARMII::ThumbFrm", "4", "ARMII::VFPLdStFrm", "ARM::ModeThumb", "4", "8", "ARMII::AddrModeMask", "ARMII::AddrMode_i12", "ARMII::AddrMode3", "ARMII::AddrMode5", "AR...	ARMMCTargetDesc (2)1	evaluateMemoryOperandAddress	ARM	CPU	LLVM	1,573	335	1	[]
[ "<s>", "static", "void", "cr16_conditional_register_usage", "(", "void", ")", "{", "if", "(", "flag_pic", ")", "{", "fixed_regs", "[", "12", "]", "=", "call_used_regs", "[", "12", "]", "=", "1", ";", "}", "}", "</s>" ]	[ "Implements", "the", "macro", "TARGET_CONDITIONAL_REGISTER_USAGE", "." ]	[ "cr16", "12", "12", "1" ]	cr16	cr16_conditional_register_usage	cr16	MPU	GCC	1,574	26	1	[]
[ "<s>", "static", "bool", "returning_call_p", "(", "rtx_insn", "*", "insn", ")", "{", "if", "(", "CALL_P", "(", "insn", ")", ")", "return", "(", "!", "SIBLING_CALL_P", "(", "insn", ")", "&&", "get_attr_type", "(", "insn", ")", "!=", "TYPE_CALLP", "&&", ...	[ "Determine", "whether", "INSN", "is", "a", "call", "that", "needs", "to", "have", "a", "return", "label", "placed", "." ]	[ "c6x", "0" ]	c6x	returning_call_p	c6x	VLIW	GCC	1,575	67	1	[]
[ "<s>", "bool", "AArch64TargetLowering", "::", "isVectorLoadExtDesirable", "(", "SDValue", "ExtVal", ")", "const", "{", "if", "(", "ExtVal", ".", "getValueType", "(", ")", ".", "isScalableVector", "(", ")", ")", "return", "true", ";", "return", "false", ";", ...	[ "Return", "true", "if", "folding", "a", "vector", "load", "into", "ExtVal", "(", "a", "sign", ",", "zero", ",", "or", "any", "extend", "node", ")", "is", "profitable", "." ]	[ "AArch64", "AArch64" ]	AArch64ISelLowering102	isVectorLoadExtDesirable	AArch64	CPU	LLVM	1,576	29	1	[]
[ "<s>", "default_promote_function_mode_always_promote", "arc_use_by_pieces_infrastructure_p", "static", "int", "arc_sched_adjust_priority", "(", "rtx_insn", "*", "insn", ",", "int", "priority", ")", "{", "rtx", "set", "=", "single_set", "(", "insn", ")", ";", "if", "("...	[ "Implement", "TARGET_USE_BY_PIECES_INFRASTRUCTURE_P", "." ]	[ "arc", "20" ]	arc4	arc_use_by_pieces_infrastructure_p	arc	MPU	GCC	1,577	57	1	[]
[ "<s>", "static", "int", "rs6000_variable_issue_1", "(", "rtx_insn", "*", "insn", ",", "int", "more", ")", "{", "last_scheduled_insn", "=", "insn", ";", "if", "(", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "==", "USE", "\|\|", "GET_CODE", "(", "PAT...	[ "Power4", "load", "update", "and", "store", "update", "instructions", "are", "cracked", "into", "a", "load", "or", "store", "and", "an", "integer", "insn", "which", "are", "executed", "in", "the", "same", "cycle", ".", "Branches", "have", "their", "own", "...	[ "rs6000", "0", "0", "0", "2", "2", "0", "1", "0", "1" ]	rs6000	rs6000_variable_issue_1	rs6000	CPU	GCC	1,578	148	1	[]
[ "<s>", "bool", "mips_can_use_return_insn", "(", "void", ")", "{", "if", "(", "cfun", "->", "machine", "->", "interrupt_handler_p", ")", "return", "false", ";", "if", "(", "!", "reload_completed", ")", "return", "false", ";", "if", "(", "crtl", "->", "profi...	[ "Return", "nonzero", "if", "this", "function", "is", "known", "to", "have", "a", "null", "epilogue", ".", "This", "allows", "the", "optimizer", "to", "omit", "jumps", "to", "jumps", "if", "no", "stack", "was", "created", "." ]	[ "mips", "0" ]	mips	mips_can_use_return_insn	mips	CPU	GCC	1,579	64	1	[]
[ "<s>", "void", "nds32_asm_file_end_for_isr", "(", "void", ")", "{", "int", "i", ";", "for", "(", "i", "=", "0", ";", "i", "<", "NDS32_N_ISR_VECTORS", ";", "i", "++", ")", "if", "(", "nds32_isr_vectors", "[", "i", "]", ".", "category", "!=", "NDS32_ISR_...	[ "A", "helper", "function", "to", "handle", "isr", "stuff", "at", "the", "end", "of", "asm", "file", "." ]	[ "nds32", "0", "\"\\t! ------------------------------------\\n\"", "\"\\t! The isr vector information:\\n\"", "\"\\t! ------------------------------------\\n\"", "0", "\"\\t! ------------------------------------\\n\"", "1", "\"\\t! interrupt/exception vector %02d\\n\"", "\"\\t! security level: %d\\...	nds32-isr	nds32_asm_file_end_for_isr	nds32	CPU	GCC	1,580	180	1	[]
[ "<s>", "unsigned", "getReg", "(", ")", "const", "override", "{", "assert", "(", "Kind", "==", "Register", "&&", "\"Invalid type access!\"", ")", ";", "return", "Reg", ".", "RegNum", ";", "}", "</s>" ]	[ "Returns", "the", "register", "associated", "with", "this", "edge", "." ]	[ "ECLair", "\"Invalid type access!\"" ]	ECLairAsmParser	getReg	ECLair	MPU	LLVM	1,581	22	1	[]
[ "<s>", "bool", "PPCInstrInfo", "::", "findCommutedOpIndices", "(", "MachineInstr", "*", "MI", ",", "unsigned", "&", "SrcOpIdx1", ",", "unsigned", "&", "SrcOpIdx2", ")", "const", "{", "int", "AltOpc", "=", "PPC", "::", "getAltVSXFMAOpcode", "(", "MI", "->", "...	[ "Returns", "true", "iff", "the", "routine", "could", "find", "two", "commutable", "operands", "in", "the", "given", "machine", "instruction", "." ]	[ "PowerPC", "PPC", "PPC::getAltVSXFMAOpcode", "1", "2", "3" ]	PPCInstrInfo (3)	findCommutedOpIndices	PowerPC	CPU	LLVM	1,582	65	1	[]
[ "<s>", "MCSection", "", "RISCVELFTargetObjectFile", "::", "getSectionForConstant", "(", "const", "DataLayout", "&", "DL", ",", "SectionKind", "Kind", ",", "const", "Constant", "", "C", ",", "Align", "&", "Alignment", ")", "const", "{", "if", "(", "isConstant...	[ "Given", "a", "constant", "with", "the", "SectionKind", ",", "return", "a", "section", "that", "it", "should", "be", "placed", "in", "." ]	[ "RI5CY", "RISCV" ]	RISCVTargetObjectFile	getSectionForConstant	RI5CY	CPU	LLVM	1,583	52	1	[]
[ "<s>", "bool", "HexagonInstrInfo", "::", "isExtended", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "const", "uint64_t", "F", "=", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", ";", "if", "(", "(", "F", ">>", "HexagonII", "::", "Extend...	[ "Test", "if", "the", "given", "EVT", "is", "extended", "(", "as", "opposed", "to", "being", "simple", ")", "." ]	[ "Hexagon", "Hexagon", "HexagonII::ExtendedPos", "HexagonII::ExtendedMask", "HexagonII::HMOTF_ConstExtended" ]	HexagonInstrInfo (2)2	isExtended	Hexagon	DSP	LLVM	1,584	73	1	[]
[ "<s>", "outliner", "::", "InstrType", "RISCVInstrInfo", "::", "getOutliningType", "(", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "unsigned", "Flags", ")", "const", "{", "MachineInstr", "&", "MI", "=", "", "MBBI", ";", "MachineBasicBlock", "", ...	[ "Returns", "how", "or", "if", "MIT", "should", "be", "outlined", "." ]	[ "RISCV", "RISCV", "RISCV::X5", "RISCV::X5" ]	RISCVInstrInfo11	getOutliningType	RISCV	CPU	LLVM	1,585	234	1	[]
[ "<s>", "inline", "Predicate", "getPredicate", "(", "unsigned", "Condition", ",", "unsigned", "Hint", ")", "{", "return", "(", "Predicate", ")", "(", "(", "Condition", "&", "~", "BR_HINT_MASK", ")", "\|", "(", "Hint", "&", "BR_HINT_MASK", ")", ")", ";", "}...	[ "Returns", "the", "comparison", "predicate", "underlying", "the", "intrinsic", "." ]	[ "PowerPC" ]	PPCPredicates10	getPredicate	PowerPC	CPU	LLVM	1,586	31	1	[]
[ "<s>", "rtx", "sh_function_arg", "(", "CUMULATIVE_ARGS", "*", "ca", ",", "enum", "machine_mode", "mode", ",", "tree", "type", ",", "int", "named", ")", "{", "if", "(", "!", "TARGET_SH5", "&&", "mode", "==", "VOIDmode", ")", "return", "GEN_INT", "(", "ca"...	[ "Define", "where", "to", "put", "the", "arguments", "to", "a", "function", ".", "Value", "is", "zero", "to", "push", "the", "argument", "on", "the", "stack", ",", "or", "a", "hard", "register", "in", "which", "to", "store", "the", "argument", ".", "MOD...	[ "sh", "1", "0", "1", "1", "1", "1", "4", "2", "0", "0", "0" ]	sh3	sh_function_arg	sh	CPU	GCC	1,587	455	1	[]
[ "<s>", "const", "MCPhysReg", "", "SystemZRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "if", "(", "MF", "->", "getSubtarget", "(", ")", ".", "getTargetLowering", "(", ")", "->", "supportSwiftError", ...	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "SystemZ", "SystemZ", "SystemZ", "SystemZ" ]	SystemZRegisterInfo12	getCalleeSavedRegs	SystemZ	CPU	LLVM	1,588	54	1	[]
[ "<s>", "bool", "PPCDarwinAsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "this", "->", "MF", "=", "&", "MF", ";", "SetupMachineFunction", "(", "MF", ")", ";", "O", "<<", "\"\\n\\n\"", ";", "EmitConstantPool", "(", "MF"...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "PowerPC", "PPC", "\"\\n\\n\"", "0", "\"Unknown linkage type!\"", "\"\\t.globl\\t\"", "\"\\t.globl\\t\"", "\"\\t.weak_definition\\t\"", "2", "4", "\":\\n\"", "\"\\tnop\\n\"" ]	PPCAsmPrinter30	runOnMachineFunction	PowerPC	CPU	LLVM	1,589	334	1	[]
[ "<s>", "int", "avr_simple_epilogue", "(", "void", ")", "{", "return", "(", "!", "frame_pointer_needed", "&&", "get_frame_size", "(", ")", "==", "0", "&&", "avr_outgoing_args_size", "(", ")", "==", "0", "&&", "avr_regs_to_save", "(", "NULL", ")", "==", "0", ...	[ "Return", "1", "if", "the", "function", "epilogue", "is", "just", "a", "single", "``", "ret", "''", "." ]	[ "avr", "0", "0", "0" ]	avr	avr_simple_epilogue	avr	MPU	GCC	1,590	59	1	[]
[ "<s>", "bool", "sh_hard_regno_rename_ok", "(", "unsigned", "int", "old_reg", "ATTRIBUTE_UNUSED", ",", "unsigned", "int", "new_reg", ")", "{", "if", "(", "sh_cfun_interrupt_handler_p", "(", ")", "&&", "!", "df_regs_ever_live_p", "(", "new_reg", ")", ")", "return", ...	[ "Return", "nonzero", "if", "register", "old_reg", "can", "be", "renamed", "to", "register", "new_reg", "." ]	[ "sh" ]	sh	sh_hard_regno_rename_ok	sh	CPU	GCC	1,591	32	1	[]
[ "<s>", "static", "int", "alpha_multipass_dfa_lookahead", "(", "void", ")", "{", "return", "(", "alpha_tune", "==", "PROCESSOR_EV6", "?", "4", ":", "2", ")", ";", "}", "</s>" ]	[ "How", "many", "alternative", "schedules", "to", "try", ".", "This", "should", "be", "as", "wide", "as", "the", "scheduling", "freedom", "in", "the", "DFA", ",", "but", "no", "wider", ".", "Making", "this", "value", "too", "large", "results", "extra", "w...	[ "alpha", "4", "2" ]	alpha	alpha_multipass_dfa_lookahead	alpha	MPU	GCC	1,592	19	1	[]
[ "<s>", "bool", "MipsTargetObjectFile", "::", "IsGlobalInSmallSection", "(", "const", "GlobalValue", "*", "GV", ",", "const", "TargetMachine", "&", "TM", ",", "SectionKind", "Kind", ")", "const", "{", "const", "MipsSubtarget", "&", "Subtarget", "=", "TM", ".", ...	[ "Return", "true", "if", "this", "global", "address", "should", "be", "placed", "into", "small", "data/bss", "section", "." ]	[ "Mips", "Mips", "Mips", "Mips" ]	MipsTargetObjectFile24	IsGlobalInSmallSection	Mips	CPU	LLVM	1,593	138	1	[]
[ "<s>", "unsigned", "HexagonTTIImpl", "::", "getCallInstrCost", "(", "Function", "", "F", ",", "Type", "", "RetTy", ",", "ArrayRef", "<", "Type", "*", ">", "Tys", ")", "{", "return", "BaseT", "::", "getCallInstrCost", "(", "F", ",", "RetTy", ",", "Tys",...	[ "Compute", "a", "cost", "of", "the", "given", "call", "instruction", "." ]	[ "Hexagon", "Hexagon" ]	HexagonTargetTransformInfo11	getCallInstrCost	Hexagon	DSP	LLVM	1,594	34	1	[]
[ "<s>", "void", "UPTInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const",...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "UPT", "UPT", "UPT::LDR", "0" ]	UPTInstrInfo	loadRegFromStackSlot	UPT	CPU	LLVM	1,595	65	1	[]
[ "<s>", "static", "struct", "machine_function", "", "ix86_init_machine_status", "(", "void", ")", "{", "struct", "machine_function", "", "f", ";", "f", "=", "ggc_alloc_cleared", "(", "sizeof", "(", "struct", "machine_function", ")", ")", ";", "f", "->", "use_...	[ "Clear", "stack", "slot", "assignments", "remembered", "from", "previous", "functions", ".", "This", "is", "called", "from", "INIT_EXPANDERS", "once", "before", "RTL", "is", "emitted", "for", "each", "function", "." ]	[ "i386", "1" ]	i3863	ix86_init_machine_status	i386	CPU	GCC	1,596	36	1	[]
[ "<s>", "GCNSubtarget", "&", "GCNSubtarget", "::", "initializeSubtargetDependencies", "(", "const", "Triple", "&", "TT", ",", "StringRef", "GPU", ",", "StringRef", "FS", ")", "{", "SmallString", "<", "256", ">", "FullFS", "(", "\"+promote-alloca,+load-store-opt,+enab...	[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]	[ "AMDGPU", "256", "\"+promote-alloca,+load-store-opt,+enable-ds128,+sram-ecc,+xnack,\"", "\"+flat-for-global,+unaligned-buffer-access,+trap-handler,\"", "\"+enable-prt-strict-null,\"", "\"+wavefrontsize\"", "\"wavefrontsize16\"", "\"-wavefrontsize16,\"", "\"wavefrontsize32\"", "\"-wavefrontsize32,\...	AMDGPUSubtarget18	initializeSubtargetDependencies	AMDGPU	GPU	LLVM	1,597	286	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"Replace loads/stores with library calls\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "TVM", "\"Replace loads/stores with library calls\"" ]	TVMLoadStoreReplace	getPassName	TVM	Virtual ISA	LLVM	1,598	11	1	[]
[ "<s>", "bool", "SparcAsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", "Opcode", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "uint64_t", "&", "ErrorInfo", ",", "bool", "MatchingInlineAsm", ")...	[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]	[ "Sparc", "Sparc", "8", "SP::SET", "\"instruction requires a CPU feature not currently enabled\"", "0ULL", "\"too few operands for instruction\"", "Sparc", "\"invalid operand for instruction\"", "\"invalid instruction mnemonic\"", "\"Implement any new match types added!\"" ]	SparcAsmParser	MatchAndEmitInstruction	Sparc	CPU	LLVM	1,599	234	1	[]

[ "<s>", "rtx", "rs6000_address_for_fpconvert", "(", "rtx", "x", ")", "{", "int", "strict_p", "=", "(", "reload_in_progress", "||", "reload_completed", ")", ";", "rtx", "addr", ";", "gcc_assert", "(", "MEM_P", "(", "x", ")", ")", ";", "addr", "=", "XEXP", ...

[ "Given", "a", "memory", "reference", ",", "if", "it", "is", "not", "a", "reg", "or", "reg+reg", "addressing", ",", "convert", "to", "such", "a", "form", "to", "deal", "with", "memory", "reference", "instructions", "like", "STFIWX", "that", "only", "take", ...

[ "rs6000", "0", "0", "0", "1", "0", "1" ]

rs60004

rs6000_address_for_fpconvert

rs6000

CPU

GCC

1,500

231

1

[]

[ "<s>", "bool", "runOnFunction", "(", "Function", "&", "F", ")", "override", "{", "if", "(", "DisableParallelDSP", ")", "return", "false", ";", "if", "(", "skipFunction", "(", "F", ")", ")", "return", "false", ";", "SE", "=", "&", "getAnalysis", "<", "S...

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "ARM", "ARM", "\"Unaligned memory access not supported: not \"", "\"running pass ARMParallelDSP\\n\"", "\"DSP extension not enabled: not running pass \"", "\"ARMParallelDSP\\n\"", "\"Only supporting little endian: not running pass \"", "\"ARMParallelDSP\\n\"", "\"\\n== Parallel DSP pass ==\\n\"", ...

ARMParallelDSP10

runOnFunction

ARM

CPU

LLVM

1,501

250

1

[]

[ "<s>", "SparcTargetMachine", "::", "SparcTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::",...

[ "Create", "an", "ILP32", "architecture", "model", "." ]

[ "Sparc", "Sparc", "Sparc", "Sparc" ]

SparcTargetMachine16

SparcTargetMachine

Sparc

CPU

LLVM

1,502

110

1

[]

[ "<s>", "static", "const", "char", "*", "singlemove_string", "(", "rtx", "*", "operands", ")", "{", "if", "(", "operands", "[", "1", "]", "!=", "const0_rtx", ")", "return", "\"mov\\t%1,%0\"", ";", "return", "\"clr\\t%0\"", ";", "}", "</s>" ]

[ "Return", "the", "best", "assembler", "insn", "template", "for", "moving", "operands", "[", "1", "]", "into", "operands", "[", "0", "]", "as", "a", "fullword", "." ]

[ "pdp11", "1", "\"mov\\t%1,%0\"", "\"clr\\t%0\"" ]

pdp11

singlemove_string

pdp11

MPU

GCC

1,503

27

1

[]

[ "<s>", "virtual", "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "{", "return", "&", "DL", ";", "}", "</s>" ]

[ "Return", "the", "DataLayout", "associated", "with", "the", "module", "this", "SCEV", "instance", "is", "operating", "on", "." ]

[ "VideoCore4" ]

VideoCore4TargetMachine

getDataLayout

VideoCore4

DSP

LLVM

1,504

14

1

[]

[ "<s>", "const", "uint16_t", "*", "XtensaRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "return", "CSR_Xtensa_SaveList", ";", "}", "</s>" ]

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "Xtensa", "Xtensa", "Xtensa" ]

XtensaRegisterInfo

getCalleeSavedRegs

Xtensa

MPU

LLVM

1,505

18

1

[]

[ "<s>", "static", "bool", "rs6000_can_change_mode_class", "(", "machine_mode", "from", ",", "machine_mode", "to", ",", "reg_class_t", "rclass", ")", "{", "unsigned", "from_size", "=", "GET_MODE_SIZE", "(", "from", ")", ";", "unsigned", "to_size", "=", "GET_MODE_SIZ...

[ "Implement", "TARGET_CAN_CHANGE_MODE_CLASS", "." ]

[ "rs6000", "8", "8", "8", "8", "8", "8", "15", "16", "8", "16", "1" ]

rs6000

rs6000_can_change_mode_class

rs6000

CPU

GCC

1,506

298

1

[]

[ "<s>", "virtual", "const", "MCObjectFormat", "&", "getObjectFormat", "(", ")", "const", "{", "return", "Format", ";", "}", "</s>" ]

[ "Get", "the", "object", "format", "for", "this", "triple", "." ]

[ "X86" ]

X86AsmBackend37

getObjectFormat

X86

CPU

LLVM

1,507

13

1

[]

[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"RISCV Branch Selector\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "RISCV", "\"RISCV Branch Selector\"" ]

RISCVBranchSelector

getPassName

RISCV

CPU

LLVM

1,508

13

1

[]

[ "<s>", "bool", "X86InstrInfo", "::", "classifyLEAReg", "(", "MachineInstr", "&", "MI", ",", "const", "MachineOperand", "&", "Src", ",", "unsigned", "Opc", ",", "bool", "AllowSP", ",", "Register", "&", "NewSrc", ",", "bool", "&", "isKill", ",", "MachineOperan...

[ "Given", "an", "operand", "within", "a", "MachineInstr", ",", "insert", "preceding", "code", "to", "put", "it", "into", "the", "right", "format", "for", "a", "particular", "kind", "of", "LEA", "instruction", "." ]

[ "X86", "X86", "X86::LEA32r", "X86::GR64RegClass", "X86::GR32RegClass", "X86::LEA32r", "X86::GR64_NOSPRegClass", "X86::GR32_NOSPRegClass", "X86::LEA64_32r", "\"Undef op doesn't need optimization\"", "X86", "64", "\"Undef op doesn't need optimization\"", "X86::sub_32bit" ]

X86InstrInfo (2)3

classifyLEAReg

X86

CPU

LLVM

1,509

312

1

[]

[ "<s>", "bool", "RISCVFrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "ArrayRef", "<", "CalleeSavedInfo", ">", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", ...

[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...

[ "RISCV", "RISCV", "RISCV::PseudoCALLReg", "RISCV::X5", "RISCVII::MO_CALL" ]

RISCVFrameLowering13

spillCalleeSavedRegisters

RISCV

CPU

LLVM

1,510

239

1

[]

[ "<s>", "static", "tree", "spu_gimplify_va_arg_expr", "(", "tree", "valist", ",", "tree", "type", ",", "gimple_seq", "*", "pre_p", ",", "gimple_seq", "*", "post_p", "ATTRIBUTE_UNUSED", ")", "{", "tree", "f_args", ",", "f_skip", ";", "tree", "args", ",", "skip...

[ "Gimplify", "va_arg", "by", "updating", "the", "va_list", "structure", "VALIST", "as", "required", "to", "retrieve", "an", "argument", "of", "type", "TYPE", ",", "and", "returning", "that", "argument", ".", "ret", "=", "va_arg", "(", "VALIST", ",", "TYPE", ...

[ "spu", "\"va_arg\"", "1", "32" ]

spu1

spu_gimplify_va_arg_expr

spu

MPU

GCC

1,511

297

1

[]

[ "<s>", "bool", "RISCVTargetLowering", "::", "getTgtMemIntrinsic", "(", "IntrinsicInfo", "&", "Info", ",", "const", "CallInst", "&", "I", ",", "MachineFunction", "&", "MF", ",", "unsigned", "Intrinsic", ")", "const", "{", "switch", "(", "Intrinsic", ")", "{", ...

[ "Given", "an", "intrinsic", ",", "checks", "if", "on", "the", "target", "the", "intrinsic", "will", "need", "to", "map", "to", "a", "MemIntrinsicNode", "(", "touches", "memory", ")", "." ]

[ "RISCV", "RISCV", "Intrinsic::riscv_masked_atomicrmw_xchg_i32", "Intrinsic::riscv_masked_atomicrmw_add_i32", "Intrinsic::riscv_masked_atomicrmw_sub_i32", "Intrinsic::riscv_masked_atomicrmw_nand_i32", "Intrinsic::riscv_masked_atomicrmw_max_i32", "Intrinsic::riscv_masked_atomicrmw_min_i32", "Intrinsic...

RISCVISelLowering11

getTgtMemIntrinsic

RISCV

CPU

LLVM

1,512

169

1

[]

[ "<s>", "unsigned", "int", "h8300_insn_length_from_table", "(", "rtx_insn", "*", "insn", ",", "rtx", "*", "operands", ")", "{", "switch", "(", "get_attr_length_table", "(", "insn", ")", ")", "{", "case", "LENGTH_TABLE_NONE", ":", "gcc_unreachable", "(", ")", ";...

[ "Compute", "the", "length", "of", "INSN", "based", "on", "its", "length_table", "attribute", ".", "OPERANDS", "is", "the", "array", "of", "its", "operands", "." ]

[ "h8300", "0", "1", "2", "0", "1", "0", "2", "0", "0", "0", "0", "0", "1", "1", "2", "2" ]

h83004

h8300_insn_length_from_table

h8300

MPU

GCC

1,513

239

1

[]

[ "<s>", "static", "void", "aarch64_init_fp16_types", "(", "void", ")", "{", "aarch64_fp16_type_node", "=", "make_node", "(", "REAL_TYPE", ")", ";", "TYPE_PRECISION", "(", "aarch64_fp16_type_node", ")", "=", "16", ";", "layout_type", "(", "aarch64_fp16_type_node", ")"...

[ "Initialize", "the", "backend", "types", "that", "support", "the", "user-visible", "__fp16", "type", ",", "also", "initialize", "a", "pointer", "to", "that", "type", ",", "to", "be", "used", "when", "forming", "HFAs", "." ]

[ "aarch64", "16", "\"__fp16\"" ]

aarch64-builtins

aarch64_init_fp16_types

aarch64

CPU

GCC

1,514

48

1

[]

[ "<s>", "void", "AArch64AsmPrinter", "::", "emitFunctionEntryLabel", "(", ")", "{", "if", "(", "MF", "->", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "AArch64_VectorCall", "||", "MF", "->", "getFunction", "(", ")", "....

[ "EmitFunctionEntryLabel", "-", "Emit", "the", "label", "that", "is", "the", "entrypoint", "for", "the", "function", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64", "AArch64" ]

AArch64AsmPrinter1

emitFunctionEntryLabel

AArch64

CPU

LLVM

1,515

82

1

[]

[ "<s>", "void", "SystemZInstrInfo", "::", "loadImmediate", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "unsigned", "Reg", ",", "uint64_t", "Value", ")", "const", "{", "DebugLoc", "DL", "=", "MBBI", "!=", "MBB",...

[ "Emit", "a", "series", "of", "instructions", "to", "load", "an", "immediate", "." ]

[ "SystemZ", "SystemZ", "16", "SystemZ::LGHI", "SystemZ::isImmLL", "SystemZ::LLILL", "SystemZ::isImmLH", "SystemZ::LLILH", "16", "32", "\"Huge values not handled yet\"", "SystemZ::LGFI" ]

SystemZInstrInfo (2)

loadImmediate

SystemZ

CPU

LLVM

1,516

144

1

[]

[ "<s>", "bool", "TeakTargetLowering", "::", "getPostIndexedAddressParts", "(", "SDNode", "*", "N", ",", "SDNode", "*", "Op", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ",", "ISD", "::", "MemIndexedMode", "&", "AM", ",", "SelectionDAG", "&", ...

[ "Returns", "true", "by", "value", ",", "base", "pointer", "and", "offset", "pointer", "and", "addressing", "mode", "by", "reference", "if", "this", "node", "can", "be", "combined", "with", "a", "load", "/", "store", "to", "form", "a", "post-indexed", "load...

[ "Teak", "Teak", "ISD::MemIndexedMode", "MVT::i16", "MVT::i16", "ISD::ADD", "ISD::SUB", "1", "ISD::SUB", "1", "1", "0", "MVT::i16", "ISD::POST_INC" ]

TeakISelLowering

getPostIndexedAddressParts

Teak

DSP

LLVM

1,517

224

1

[]

[ "<s>", "static", "rtx", "xtensa_static_chain", "(", "const_tree", "ARG_UNUSED", "(", "fndecl_or_type", ")", ",", "bool", "incoming_p", ")", "{", "if", "(", "TARGET_WINDOWED_ABI", ")", "{", "rtx", "base", "=", "incoming_p", "?", "arg_pointer_rtx", ":", "stack_poi...

[ "The", "static", "chain", "is", "passed", "in", "memory", ".", "Provide", "rtx", "giving", "'mem", "'", "expressions", "that", "denote", "where", "they", "are", "stored", "." ]

[ "xtensa", "5" ]

xtensa

xtensa_static_chain

xtensa

MPU

GCC

1,518

57

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"Hexagon-specific loop carried reuse for HVX vectors\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "Hexagon", "\"Hexagon-specific loop carried reuse for HVX vectors\"" ]

HexagonVectorLoopCarriedReuse

getPassName

Hexagon

DSP

LLVM

1,519

11

1

[]

[ "<s>", "void", "SystemZTTIImpl", "::", "getUnrollingPreferences", "(", "Loop", "*", "L", ",", "ScalarEvolution", "&", "SE", ",", "TTI", "::", "UnrollingPreferences", "&", "UP", ")", "{", "bool", "HasCall", "=", "false", ";", "unsigned", "NumStores", "=", "0"...

[ "Get", "target-customized", "preferences", "for", "the", "generic", "loop", "unrolling", "transformation", "." ]

[ "SystemZ", "SystemZ", "0", "Intrinsic::memcpy", "Intrinsic::memset", "0", "0", "0", "12", "1", "1", "75", "4" ]

SystemZTargetTransformInfo (2)1

getUnrollingPreferences

SystemZ

CPU

LLVM

1,520

270

1

[]

[ "<s>", "static", "bool", "mmix_rtx_costs", "(", "rtx", "x", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "int", "outer_code", "ATTRIBUTE_UNUSED", ",", "int", "opno", "ATTRIBUTE_UNUSED", ",", "int", "*", "total", "ATTRIBUTE_UNUSED", ",", ...

[ "TARGET_RTX_COSTS", "." ]

[ "mmix" ]

mmix

mmix_rtx_costs

mmix

CPU

GCC

1,521

34

1

[]

[ "<s>", "enum", "reg_class", "aarch64_regno_regclass", "(", "unsigned", "regno", ")", "{", "if", "(", "GP_REGNUM_P", "(", "regno", ")", ")", "return", "GENERAL_REGS", ";", "if", "(", "regno", "==", "SP_REGNUM", ")", "return", "STACK_REG", ";", "if", "(", "r...

[ "Implement", "REGNO_REG_CLASS", "." ]

[ "aarch64" ]

aarch645

aarch64_regno_regclass

aarch64

CPU

GCC

1,522

78

1

[]

[ "<s>", "bool", "AArch64TargetLowering", "::", "CanLowerReturn", "(", "CallingConv", "::", "ID", "CallConv", ",", "MachineFunction", "&", "MF", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "LLVM...

[ "This", "hook", "should", "be", "implemented", "to", "check", "whether", "the", "return", "values", "described", "by", "the", "Outs", "array", "can", "fit", "into", "the", "return", "registers", "." ]

[ "AArch64", "AArch64", "ISD::OutputArg", "AArch64", "AArch64", "16" ]

AArch64ISelLowering23

CanLowerReturn

AArch64

CPU

LLVM

1,523

84

1

[]

[ "<s>", "rtx", "rs6000_gen_le_vsx_permute", "(", "rtx", "source", ",", "machine_mode", "mode", ")", "{", "rtx", "par", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "rs6000_const_vec", "(", "mode", ")", ")", ";", "return", "gen_rtx_VEC_SELECT", "(", "mode", ",...

[ "Generate", "a", "permute", "rtx", "that", "represents", "an", "lxvd2x", ",", "stxvd2x", ",", "or", "xxpermdi", "for", "a", "VSX", "load", "or", "store", "operation", "." ]

[ "rs6000" ]

rs60004

rs6000_gen_le_vsx_permute

rs6000

CPU

GCC

1,524

34

1

[]

[ "<s>", "void", "aarch64_expand_sve_mem_move", "(", "rtx", "dest", ",", "rtx", "src", ",", "machine_mode", "pred_mode", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "dest", ")", ";", "rtx", "ptrue", "=", "aarch64_ptrue_reg", "(", "pred_mode", ")", ...

[ "Expand", "a", "pre-RA", "SVE", "data", "move", "from", "SRC", "to", "DEST", "in", "which", "at", "least", "one", "operand", "is", "in", "memory", ".", "In", "this", "case", "we", "need", "to", "use", "the", "predicated", "LD1", "and", "ST1", "instead"...

[ "aarch64" ]

aarch64

aarch64_expand_sve_mem_move

aarch64

CPU

GCC

1,525

95

1

[]

[ "<s>", "const", "uint32_t", "*", "X86RegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "const", "X86Subtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<...

[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]

[ "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86" ]

X86RegisterInfo100

getCallPreservedMask

X86

CPU

LLVM

1,526

395

1

[]

[ "<s>", "SDNode", "*", "SparcDAGToDAGISel", "::", "getGlobalBaseReg", "(", ")", "{", "unsigned", "GlobalBaseReg", "=", "TM", ".", "getInstrInfo", "(", ")", "->", "getGlobalBaseReg", "(", "MF", ")", ";", "return", "CurDAG", "->", "getRegister", "(", "GlobalBaseR...

[ "getGlobalBaseReg", "-", "Return", "a", "virtual", "register", "initialized", "with", "the", "the", "global", "base", "register", "value", "." ]

[ "Sparc", "Sparc" ]

SparcISelDAGToDAG15

getGlobalBaseReg

Sparc

CPU

LLVM

1,527

41

1

[]

[ "<s>", "static", "rtx", "ix86_delegitimize_address", "(", "rtx", "x", ")", "{", "return", "ix86_delegitimize_address_1", "(", "x", ",", "false", ")", ";", "}", "</s>" ]

[ "In", "the", "name", "of", "slightly", "smaller", "debug", "output", ",", "and", "to", "cater", "to", "general", "assembler", "lossage", ",", "recognize", "PIC+GOTOFF", "and", "turn", "it", "back", "into", "a", "direct", "symbol", "reference", ".", "On", "...

[ "i386" ]

i386

ix86_delegitimize_address

i386

CPU

GCC

1,528

17

1

[]

[ "<s>", "static", "bool", "prologue_saved_reg_p", "(", "int", "regno", ")", "{", "gcc_assert", "(", "GP_REG_P", "(", "regno", ")", ")", ";", "if", "(", "df_regs_ever_live_p", "(", "regno", ")", "&&", "!", "call_used_or_fixed_reg_p", "(", "regno", ")", ")", ...

[ "Return", "true", "if", "REGNO", "should", "be", "saved", "in", "the", "prologue", "." ]

[ "pru", "1", "1" ]

pru

prologue_saved_reg_p

pru

CPU

GCC

1,529

88

1

[]

[ "<s>", "void", "LanaiDAGToDAGISel", "::", "Select", "(", "SDNode", "*", "Node", ")", "{", "unsigned", "Opcode", "=", "Node", "->", "getOpcode", "(", ")", ";", "if", "(", "Node", "->", "isMachineOpcode", "(", ")", ")", "{", "LLVM_DEBUG", "(", "errs", "(...

[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]

[ "Lanai", "Lanai", "\"== \"", "\"\\n\"", "0", "ISD::Constant", "MVT::i32", "Lanai::R0", "MVT::i32", "Lanai::R1", "MVT::i32", "ISD::FrameIndex" ]

LanaiISelDAGToDAG4

Select

Lanai

CPU

LLVM

1,530

218

1

[]

[ "<s>", "SDValue", "mprocTargetLowering", "::", "LowerCall", "(", "TargetLowering", "::", "CallLoweringInfo", "&", "CLI", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "}", "</s>" ]

[ "This", "hook", "must", "be", "implemented", "to", "lower", "calls", "into", "the", "specified", "DAG", "." ]

[ "mproc", "mproc" ]

mprocISelLowering

LowerCall

mproc

Virtual ISA

LLVM

1,531

21

1

[]

[ "<s>", "void", "WebAssemblyPassConfig", "::", "addIRPasses", "(", ")", "{", "addPass", "(", "new", "CoalesceFeaturesAndStripAtomics", "(", "&", "getWebAssemblyTargetMachine", "(", ")", ")", ")", ";", "addPass", "(", "createAtomicExpandPass", "(", ")", ")", ";", ...

[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]

[ "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly" ]

WebAssemblyTargetMachine13

addIRPasses

WebAssembly

Virtual ISA

LLVM

1,532

122

1

[]

[ "<s>", "const", "predefined_function_abi", "&", "aarch64_insn_callee_abi", "(", "const", "rtx_insn", "*", "insn", ")", "{", "rtx", "pat", "=", "PATTERN", "(", "insn", ")", ";", "gcc_assert", "(", "GET_CODE", "(", "pat", ")", "==", "PARALLEL", ")", ";", "rt...

[ "Implement", "TARGET_INSN_CALLEE_ABI", "." ]

[ "aarch64", "0", "1", "1", "0", "0" ]

aarch64

aarch64_insn_callee_abi

aarch64

CPU

GCC

1,533

77

1

[]

[ "<s>", "static", "int", "avr_operand_rtx_cost", "(", "rtx", "x", ",", "enum", "machine_mode", "mode", ",", "enum", "rtx_code", "outer", ")", "{", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "x", ")", ";", "int", "total", ";", "switch", "(", "code",...

[ "Mutually", "recursive", "subroutine", "of", "avr_rtx_cost", "for", "calculating", "the", "cost", "of", "an", "RTX", "operand", "given", "its", "context", ".", "X", "is", "the", "rtx", "of", "the", "operand", ",", "MODE", "is", "its", "mode", ",", "and", ...

[ "avr", "0", "0" ]

avr3

avr_operand_rtx_cost

avr

MPU

GCC

1,534

82

1

[]

[ "<s>", "bool", "SIRegisterInfo", "::", "isAsmClobberable", "(", "const", "MachineFunction", "&", "MF", ",", "MCRegister", "PhysReg", ")", "const", "{", "return", "!", "MF", ".", "getRegInfo", "(", ")", ".", "isReserved", "(", "PhysReg", ")", ";", "}", "</s...

[ "Returns", "false", "if", "we", "ca", "n't", "guarantee", "that", "Physreg", ",", "specified", "as", "an", "IR", "asm", "clobber", "constraint", ",", "will", "be", "preserved", "across", "the", "statement", "." ]

[ "AMDGPU", "SI" ]

SIRegisterInfo (3)

isAsmClobberable

AMDGPU

GPU

LLVM

1,535

29

1

[]

[ "<s>", "const", "CallLowering", "*", "AArch64Subtarget", "::", "getCallLowering", "(", ")", "const", "{", "if", "(", "!", "CallLoweringInfo", ")", "CallLoweringInfo", ".", "reset", "(", "new", "AArch64CallLowering", "(", "TLInfo", ")", ")", ";", "return", "Cal...

[ "Methods", "used", "by", "Global", "ISel", "." ]

[ "AArch64", "AArch64", "AArch64" ]

AArch64Subtarget11

getCallLowering

AArch64

CPU

LLVM

1,536

34

1

[]

[ "<s>", "bool", "PatmosSPClone", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"[Single-Path] Clone functions reachable from single-path roots\\n\"", ")", ";", "SmallSet", "<", "std", "::", "string", ",", "128", "...

[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]

[ "Patmos", "Patmos", "\"[Single-Path] Clone functions reachable from single-path roots\\n\"", "128", "\"llvm.used\"", "16", "0", "\"sp-root\"", "\"sp-root\"", "\"Used: \"", "\"\\n\"", "0" ]

PatmosSPClone

runOnModule

Patmos

VLIW

LLVM

1,537

261

1

[]

[ "<s>", "static", "void", "rs6000_set_default_type_attributes", "(", "tree", "type", ")", "{", "if", "(", "rs6000_default_long_calls", "&&", "(", "TREE_CODE", "(", "type", ")", "==", "FUNCTION_TYPE", "||", "TREE_CODE", "(", "type", ")", "==", "METHOD_TYPE", ")", ...

[ "Set", "longcall", "attributes", "on", "all", "functions", "declared", "when", "rs6000_default_long_calls", "is", "true", "." ]

[ "powerpcspe", "\"longcall\"" ]

powerpcspe

rs6000_set_default_type_attributes

powerpcspe

CPU

GCC

1,538

54

1

[]

[ "<s>", "bool", "mergeStoresAfterLegalization", "(", "EVT", "VT", ")", "const", "override", "{", "return", "!", "useSVEForFixedLengthVectors", "(", ")", ";", "}", "</s>" ]

[ "Do", "not", "merge", "vector", "stores", "after", "legalization", "because", "that", "may", "conflict", "with", "x86-specific", "store", "splitting", "optimizations", "." ]

[ "AArch64" ]

AArch64ISelLowering103

mergeStoresAfterLegalization

AArch64

CPU

LLVM

1,539

16

1

[]

[ "<s>", "int", "h8300_hard_regno_mode_ok", "(", "int", "regno", ",", "machine_mode", "mode", ")", "{", "if", "(", "TARGET_H8300", ")", "return", "(", "(", "regno", "&", "1", ")", "==", "0", ")", "||", "(", "mode", "==", "HImode", ")", "||", "(", "mode...

[ "Worker", "function", "for", "HARD_REGNO_MODE_OK", "." ]

[ "h8300", "1", "0", "1" ]

h83004

h8300_hard_regno_mode_ok

h8300

MPU

GCC

1,540

50

1

[]

[ "<s>", "bool", "PPCTargetLowering", "::", "SelectAddressRegRegOnly", "(", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Index", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "SelectAddressRegReg", "(", "N", ",", "Base", ...

[ "SelectAddressRegRegOnly", "-", "Given", "the", "specified", "addressed", ",", "force", "it", "to", "be", "represented", "as", "an", "indexed", "[", "r+r", "]", "operation", "." ]

[ "PowerPC", "PPC", "ISD::ADD", "0", "1", "PPC", "PPC::ZERO8", "PPC::ZERO" ]

PPCISelLowering (2)2

SelectAddressRegRegOnly

PowerPC

CPU

LLVM

1,541

108

1

[]

[ "<s>", "static", "X86Operand", "*", "CreateMem", "(", "unsigned", "SegReg", ",", "const", "MCExpr", "*", "Disp", ",", "unsigned", "BaseReg", ",", "unsigned", "IndexReg", ",", "unsigned", "Scale", ",", "SMLoc", "StartLoc", ",", "SMLoc", "EndLoc", ",", "unsign...

[ "Create", "a", "generalized", "memory", "operand", "." ]

[ "X86", "X86", "0", "\"Invalid memory operand!\"", "1", "2", "4", "8", "\"Invalid scale!\"", "X86", "X86" ]

X86AsmParser22

CreateMem

X86

CPU

LLVM

1,542

157

1

[]

[ "<s>", "int", "ia64_depz_field_mask", "(", "rtx", "rop", ",", "rtx", "rshift", ")", "{", "unsigned", "HOST_WIDE_INT", "op", "=", "INTVAL", "(", "rop", ")", ";", "unsigned", "HOST_WIDE_INT", "shift", "=", "INTVAL", "(", "rshift", ")", ";", "op", ">>=", "s...

[ "Check", "if", "OP", "is", "a", "mask", "suitible", "for", "use", "with", "SHIFT", "in", "a", "dep.z", "instruction", ".", "Return", "the", "length", "of", "the", "field", ",", "or", "<", "=", "0", "on", "failure", "." ]

[ "ia64", "1" ]

ia64

ia64_depz_field_mask

ia64

CPU

GCC

1,543

41

1

[]

[ "<s>", "tree", "resolve", "(", "function_resolver", "&", "r", ")", "const", "override", "{", "unsigned", "int", "i", ",", "nargs", ";", "type_suffix_index", "type", ";", "if", "(", "!", "r", ".", "check_gp_argument", "(", "1", ",", "i", ",", "nargs", "...

[ "If", "the", "call", "is", "erroneous", ",", "report", "an", "appropriate", "error", "and", "return", "error_mark_node", ".", "Otherwise", ",", "if", "the", "function", "is", "overloaded", ",", "return", "the", "decl", "of", "the", "non-overloaded", "function"...

[ "aarch64", "1", "64", "2" ]

aarch64-sve-builtins-shapes3

resolve

aarch64

CPU

GCC

1,544

137

1

[]

[ "<s>", "Value", "*", "HexagonTargetLowering", "::", "emitStoreConditional", "(", "IRBuilder", "<", ">", "&", "Builder", ",", "Value", "*", "Val", ",", "Value", "*", "Addr", ",", "AtomicOrdering", "Ord", ")", "const", "{", "BasicBlock", "*", "BB", "=", "Bui...

[ "Perform", "a", "store-conditional", "operation", "to", "Addr", "." ]

[ "Hexagon", "Hexagon", "32", "64", "\"Only 32/64-bit atomic stores supported\"", "Intrinsic::ID", "32", "Intrinsic::hexagon_S2_storew_locked", "Intrinsic::hexagon_S4_stored_locked", "Intrinsic::getDeclaration", "\"stcx\"", "0", "\"\"" ]

HexagonISelLowering (2)

emitStoreConditional

Hexagon

DSP

LLVM

1,545

180

1

[]

[ "<s>", "bool", "ThumbDisassembler", "::", "getInstruction", "(", "MCInst", "&", "MI", ",", "uint64_t", "&", "Size", ",", "const", "MemoryObject", "&", "Region", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "os", ")", "const", "{", "uint32_t", "insn",...

[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]

[ "ARM", "0", "0", "2", "2", "1", "1", "8", "0", "15", "11", "0x1D", "0x1E", "0x1F", "2", "2", "1", "1", "8", "0", "16", "19", "16", "15", "ARM", "ARM", "4", "2", "\"Opcode=\"", "\" Name=\"", "ARMUtils::OpcodeName", "\" Format=\"", "ARM", "\")\\n\"", ...

ARMDisassembler11

getInstruction

ARM

CPU

LLVM

1,546

329

1

[]

[ "<s>", "void", "addExpr", "(", "MCInst", "&", "Inst", ",", "const", "MCExpr", "*", "Expr", ")", "const", "{", "if", "(", "Expr", "==", "0", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "0", ")", ")", ";", "else", "if", ...

[ "Add", "a", "new", "MCExpr", "operand", "." ]

[ "AAP", "0", "0" ]

AAPAsmParser

addExpr

AAP

MPU

LLVM

1,547

78

1

[]

[ "<s>", "static", "bool", "rs6000_vector_alignment_reachable", "(", "const_tree", "type", "ATTRIBUTE_UNUSED", ",", "bool", "is_packed", ")", "{", "if", "(", "is_packed", ")", "return", "false", ";", "if", "(", "TARGET_32BIT", ")", "{", "if", "(", "rs6000_alignmen...

[ "Return", "true", "iff", ",", "data", "reference", "of", "TYPE", "can", "reach", "vector", "alignment", "(", "16", ")", "after", "applying", "N", "number", "of", "iterations", ".", "This", "routine", "does", "not", "determine", "how", "may", "iterations", ...

[ "rs6000" ]

rs6000

rs6000_vector_alignment_reachable

rs6000

CPU

GCC

1,548

60

1

[]

[ "<s>", "static", "void", "xstormy16_print_operand_address", "(", "FILE", "*", "file", ",", "machine_mode", ",", "rtx", "address", ")", "{", "HOST_WIDE_INT", "offset", ";", "int", "pre_dec", ",", "post_inc", ";", "if", "(", "CONST_INT_P", "(", "address", ")", ...

[ "Print", "a", "memory", "address", "as", "an", "operand", "to", "reference", "that", "memory", "location", "." ]

[ "stormy16", "0xFFFF", "1", "1", "0", "0", "0", "\"--\"", "\"++\"", "0", "\",\"" ]

stormy16

xstormy16_print_operand_address

stormy16

CPU

GCC

1,549

231

1

[]

[ "<s>", "SDValue", "X86TargetLowering", "::", "expandIndirectJTBranch", "(", "const", "SDLoc", "&", "dl", ",", "SDValue", "Value", ",", "SDValue", "Addr", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "const", "Module", "*", "M", "=", "DAG", ".", "get...

[ "Expands", "target", "specific", "indirect", "branch", "for", "the", "case", "of", "JumpTable", "expansion", "." ]

[ "X86", "X86", "\"cf-protection-branch\"", "X86ISD::NT_BRIND", "MVT::Other" ]

X86ISelLowering (2)5

expandIndirectJTBranch

X86

CPU

LLVM

1,550

93

1

[]

[ "<s>", "static", "bool", "is_cracked_insn", "(", "rtx_insn", "*", "insn", ")", "{", "if", "(", "!", "insn", "||", "!", "NONDEBUG_INSN_P", "(", "insn", ")", "||", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "==", "USE", "||", "GET_CODE", "(", "...

[ "The", "function", "returns", "true", "if", "INSN", "is", "cracked", "into", "2", "instructions", "by", "the", "processor", "(", "and", "therefore", "occupies", "2", "issue", "slots", ")", "." ]

[ "rs6000" ]

rs60004

is_cracked_insn

rs6000

CPU

GCC

1,551

230

1

[]

[ "<s>", "bool", "isImm", "(", ")", "const", "{", "return", "Kind", "==", "CV_Immediate", ";", "}", "</s>" ]

[ "isImm", "-", "Is", "this", "an", "immediate", "operand", "?" ]

[ "RI5CY" ]

PULPHardwareLoops

isImm

RI5CY

CPU

LLVM

1,552

12

1

[]

[ "<s>", "bool", "HexagonEarlyIfConversion", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "auto", "&", "ST", "=", "MF", ".", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]

HexagonEarlyIfConv1

runOnMachineFunction

Hexagon

DSP

LLVM

1,553

159

1

[]

[ "<s>", "static", "int", "arc_asm_insn_p", "(", "rtx", "x", ")", "{", "int", "i", ",", "j", ";", "if", "(", "x", "==", "0", ")", "return", "0", ";", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "ASM_OPERANDS", ":", "case", "ASM_INPU...

[ "Given", "a", "rtx", ",", "check", "if", "it", "is", "an", "assembly", "instruction", "or", "not", "." ]

[ "arc", "0", "0", "1", "0", "0", "1", "0", "0", "0", "1", "0" ]

arc

arc_asm_insn_p

arc

MPU

GCC

1,554

112

1

[]

[ "<s>", "void", "TOYInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "Targe...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "TOY", "TOY", "TOY::LOADrr", "TOY::ZERO" ]

TOYInstrInfo

loadRegFromStackSlot

TOY

CPU

LLVM

1,555

84

1

[]

[ "<s>", "bool", "evaluateBranch", "(", "const", "MCInst", "&", "Inst", ",", "uint64_t", "Addr", ",", "uint64_t", "Size", ",", "uint64_t", "&", "Target", ")", "const", "override", "{", "if", "(", "Inst", ".", "getNumOperands", "(", ")", "==", "0", ")", "...

[ "Given", "a", "branch", "instruction", "try", "to", "get", "the", "address", "the", "branch", "targets", "." ]

[ "Lanai", "0", "0", "0", "0", "0" ]

LanaiMCTargetDesc

evaluateBranch

Lanai

CPU

LLVM

1,556

119

1

[]

[ "<s>", "static", "rtx", "rs6000_pre_atomic_barrier", "(", "rtx", "mem", ",", "enum", "memmodel", "model", ")", "{", "rtx", "addr", "=", "XEXP", "(", "mem", ",", "0", ")", ";", "if", "(", "!", "legitimate_indirect_address_p", "(", "addr", ",", "reload_compl...

[ "Expand", "barriers", "before", "and", "after", "a", "load_locked/store_cond", "sequence", "." ]

[ "rs6000", "0" ]

rs6000

rs6000_pre_atomic_barrier

rs6000

CPU

GCC

1,557

114

1

[]

[ "<s>", "bool", "Z80oldTargetLowering", "::", "isZExtFree", "(", "EVT", "VT1", ",", "EVT", "VT2", ")", "const", "{", "return", "VT1", "==", "MVT", "::", "i16", "&&", "VT2", "==", "MVT", "::", "i24", "&&", "Subtarget", ".", "is24Bit", "(", ")", ";", "}...

[ "Return", "true", "if", "zero-extending", "the", "specific", "node", "Val", "to", "type", "VT2", "is", "free", "(", "either", "because", "it", "'s", "implicitly", "zero-extended", "such", "as", "ARM", "ldrb", "/", "ldrh", "or", "because", "it", "'s", "fold...

[ "Z80old", "Z80old", "MVT::i16", "MVT::i24" ]

Z80oldISelLowering

isZExtFree

Z80old

MPU

LLVM

1,558

33

1

[]

[ "<s>", "bool", "M68kRegisterInfo", "::", "trackLivenessAfterRegAlloc", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "true", ";", "}", "</s>" ]

[ "Returns", "true", "if", "the", "live-ins", "should", "be", "tracked", "after", "register", "allocation", "." ]

[ "M68k", "M68k" ]

M68kRegisterInfo

trackLivenessAfterRegAlloc

M68k

MPU

LLVM

1,559

16

1

[]

[ "<s>", "bool", "BPFIRPeephole", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "return", "BPFIRPeepholeImpl", "(", "F", ")", ";", "}", "</s>" ]

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "BPF", "BPF", "BPF" ]

BPFIRPeephole

runOnFunction

BPF

Virtual ISA

LLVM

1,560

17

1

[]

[ "<s>", "unsigned", "X86InstrInfo", "::", "isStoreToStackSlotPostFE", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "unsigned", "Dummy", ";", "if", "(", "isFrameStoreOpcode", "(", "MI", ".", "getOpcode", "(", ")", ...

[ "isStoreToStackSlotPostFE", "-", "Check", "for", "post-frame", "ptr", "elimination", "stack", "locations", "as", "well", "." ]

[ "X86", "X86", "0" ]

X86InstrInfo

isStoreToStackSlotPostFE

X86

CPU

LLVM

1,561

72

1

[]

[ "<s>", "bool", "GCNPassConfig", "::", "addInstSelector", "(", ")", "{", "AMDGPUPassConfig", "::", "addInstSelector", "(", ")", ";", "addPass", "(", "&", "SIFixSGPRCopiesID", ")", ";", "addPass", "(", "createSILowerI1CopiesPass", "(", ")", ")", ";", "addPass", ...

[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]

[ "AMDGPU", "AMDGPU", "SI", "SI", "SI", "SI" ]

AMDGPUTargetMachine104

addInstSelector

AMDGPU

GPU

LLVM

1,562

44

1

[]

[ "<s>", "static", "void", "r10k_insert_cache_barriers", "(", "void", ")", "{", "int", "*", "rev_post_order", ";", "unsigned", "int", "i", ",", "n", ";", "basic_block", "bb", ";", "sbitmap", "protected_bbs", ";", "rtx_insn", "*", "insn", ",", "*", "end", ";"...

[ "Implement", "-mr10k-cache-barrier=", "for", "the", "current", "function", "." ]

[ "mips", "\"%qs does not support MIPS16 code\"", "\"-mr10k-cache-barrier\"", "0" ]

mips4

r10k_insert_cache_barriers

mips

CPU

GCC

1,563

269

1

[]

[ "<s>", "SDValue", "SystemZTargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "ISD", ...

[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]

[ "SystemZ", "SystemZ", "ISD::ZERO_EXTEND", "ISD::SIGN_EXTEND", "ISD::SIGN_EXTEND_INREG", "SystemZISD::MERGE_HIGH", "SystemZISD::MERGE_LOW", "ISD::LOAD", "ISD::STORE", "ISD::VECTOR_SHUFFLE", "ISD::EXTRACT_VECTOR_ELT", "SystemZISD::JOIN_DWORDS", "ISD::STRICT_FP_ROUND", "ISD::FP_ROUND", "ISD...

SystemZISelLowering16

PerformDAGCombine

SystemZ

CPU

LLVM

1,564

291

1

[]

[ "<s>", "SDValue", "ARMSelectionDAGInfo", "::", "EmitTargetCodeForMemmove", "(", "SelectionDAG", "&", "DAG", ",", "SDLoc", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "unsigned", "Align", ",", "bool"...

[ "Emit", "target-specific", "code", "that", "performs", "a", "memmove", "." ]

[ "ARM", "ARM" ]

ARMSelectionDAGInfo16

EmitTargetCodeForMemmove

ARM

CPU

LLVM

1,565

61

1

[]

[ "<s>", "bool", "MipsAsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "Subtarget", "=", "&", "TM", ".", "getSubtarget", "<", "MipsSubtarget", ">", "(", ")", ";", "const_cast", "<", "TargetLoweringObjectFile", "&", ">", "("...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips16HardFloatInfo::FuncSignature", "Mips", "Mips", "Mips16HardFloatInfo::FuncSignature" ]

MipsAsmPrinter20

runOnMachineFunction

Mips

CPU

LLVM

1,566

180

1

[]

[ "<s>", "void", "Tile64FrameLowering", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetInstrInfo", "*", "TII", "=", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "const", ...

[ "processFunctionBeforeFrameFinalized", "-", "This", "method", "is", "called", "immediately", "before", "the", "specified", "function", "'s", "frame", "layout", "(", "MF.getFrameInfo", "(", ")", ")", "is", "finalized", "." ]

[ "Tile64", "T64::NEWSLOT_ADDR", "0", "1", "T64::MOVE" ]

Tile64FrameLowering

processFunctionBeforeFrameFinalized

Tile64

VLIW

LLVM

1,567

294

1

[]

[ "<s>", "static", "tree", "arm_get_cookie_size", "(", "tree", "type", ")", "{", "tree", "size", ";", "if", "(", "!", "TARGET_AAPCS_BASED", ")", "return", "default_cxx_get_cookie_size", "(", "type", ")", ";", "size", "=", "build_int_cst", "(", "sizetype", ",", ...

[ "The", "EABI", "specifies", "that", "all", "array", "cookies", "are", "8", "bytes", "long", "." ]

[ "arm", "8" ]

arm

arm_get_cookie_size

arm

CPU

GCC

1,568

35

1

[]

[ "<s>", "bool", "SystemZInstrInfo", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ")", "const", "{", "if", ...

[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...

[ "SystemZ", "SystemZ", "SystemZ", "SystemZ", "0", "0", "0", "1U", "0", "0", "SystemZ::FP64RegClass", "8", "SystemZ::MOV64mr", "SystemZ::MOV64mrm", "SystemZ::R15D", "0", "0", "0", "SystemZ::FP64RegClass" ]

SystemZInstrInfo31

spillCalleeSavedRegisters

SystemZ

CPU

LLVM

1,569

488

1

[]

[ "<s>", "void", "SystemZPostRASchedStrategy", "::", "schedNode", "(", "SUnit", "*", "SU", ",", "bool", "IsTopNode", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"** Scheduling SU(\"", "<<", "SU", "->", "NodeNum", "<<", "\") \"", ";", "if", "(", "A...

[ "ScheduleDAGMI", "has", "scheduled", "an", "instruction", "-", "tell", "HazardRec", "about", "it", "." ]

[ "SystemZ", "SystemZ", "\"** Scheduling SU(\"", "\") \"", "1", "\"(only one) \"", "\"\\n\"" ]

SystemZMachineScheduler

schedNode

SystemZ

CPU

LLVM

1,570

81

1

[]

[ "<s>", "bool", "HexagonTargetObjectFile", "::", "IsGlobalInSmallSection", "(", "const", "GlobalValue", "*", "GV", ",", "const", "TargetMachine", "&", "TM", ",", "SectionKind", "Kind", ")", "const", "{", "const", "GlobalVariable", "*", "GVA", "=", "dyn_cast", "<"...

[ "Return", "true", "if", "this", "global", "address", "should", "be", "placed", "into", "small", "data/bss", "section", "." ]

[ "Hexagon", "Hexagon" ]

HexagonTargetObjectFile17

IsGlobalInSmallSection

Hexagon

DSP

LLVM

1,571

96

1

[]

[ "<s>", "const", "MCExpr", "*", "getSubExpr", "(", ")", "const", "{", "return", "SubExpr", ";", "}", "</s>" ]

[ "getSubExpr", "-", "Get", "the", "child", "of", "this", "expression", "." ]

[ "SNES" ]

SNESMCExpr

getSubExpr

SNES

DSP

LLVM

1,572

12

1

[]

[ "<s>", "Optional", "<", "uint64_t", ">", "ARMMCInstrAnalysis", "::", "evaluateMemoryOperandAddress", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "*", "STI", ",", "uint64_t", "Addr", ",", "uint64_t", "Size", ")", "const", "{", "const", ...

[ "Given", "an", "instruction", "tries", "to", "get", "the", "address", "of", "a", "memory", "operand", "." ]

[ "ARM", "ARM", "ARMII::IndexModeMask", "ARMII::IndexModeShift", "ARMII::IndexModeNone", "0x3", "ARMII::FormMask", "8", "ARMII::ThumbFrm", "4", "ARMII::VFPLdStFrm", "ARM::ModeThumb", "4", "8", "ARMII::AddrModeMask", "ARMII::AddrMode_i12", "ARMII::AddrMode3", "ARMII::AddrMode5", "AR...

ARMMCTargetDesc (2)1

evaluateMemoryOperandAddress

ARM

CPU

LLVM

1,573

335

1

[]

[ "<s>", "static", "void", "cr16_conditional_register_usage", "(", "void", ")", "{", "if", "(", "flag_pic", ")", "{", "fixed_regs", "[", "12", "]", "=", "call_used_regs", "[", "12", "]", "=", "1", ";", "}", "}", "</s>" ]

[ "Implements", "the", "macro", "TARGET_CONDITIONAL_REGISTER_USAGE", "." ]

[ "cr16", "12", "12", "1" ]

cr16

cr16_conditional_register_usage

cr16

MPU

GCC

1,574

26

1

[]

[ "<s>", "static", "bool", "returning_call_p", "(", "rtx_insn", "*", "insn", ")", "{", "if", "(", "CALL_P", "(", "insn", ")", ")", "return", "(", "!", "SIBLING_CALL_P", "(", "insn", ")", "&&", "get_attr_type", "(", "insn", ")", "!=", "TYPE_CALLP", "&&", ...

[ "Determine", "whether", "INSN", "is", "a", "call", "that", "needs", "to", "have", "a", "return", "label", "placed", "." ]

[ "c6x", "0" ]

c6x

returning_call_p

c6x

VLIW

GCC

1,575

67

1

[]

[ "<s>", "bool", "AArch64TargetLowering", "::", "isVectorLoadExtDesirable", "(", "SDValue", "ExtVal", ")", "const", "{", "if", "(", "ExtVal", ".", "getValueType", "(", ")", ".", "isScalableVector", "(", ")", ")", "return", "true", ";", "return", "false", ";", ...

[ "Return", "true", "if", "folding", "a", "vector", "load", "into", "ExtVal", "(", "a", "sign", ",", "zero", ",", "or", "any", "extend", "node", ")", "is", "profitable", "." ]

[ "AArch64", "AArch64" ]

AArch64ISelLowering102

isVectorLoadExtDesirable

AArch64

CPU

LLVM

1,576

29

1

[]

[ "<s>", "default_promote_function_mode_always_promote", "arc_use_by_pieces_infrastructure_p", "static", "int", "arc_sched_adjust_priority", "(", "rtx_insn", "*", "insn", ",", "int", "priority", ")", "{", "rtx", "set", "=", "single_set", "(", "insn", ")", ";", "if", "("...

[ "Implement", "TARGET_USE_BY_PIECES_INFRASTRUCTURE_P", "." ]

[ "arc", "20" ]

arc4

arc_use_by_pieces_infrastructure_p

arc

MPU

GCC

1,577

57

1

[]

[ "<s>", "static", "int", "rs6000_variable_issue_1", "(", "rtx_insn", "*", "insn", ",", "int", "more", ")", "{", "last_scheduled_insn", "=", "insn", ";", "if", "(", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "==", "USE", "||", "GET_CODE", "(", "PAT...

[ "Power4", "load", "update", "and", "store", "update", "instructions", "are", "cracked", "into", "a", "load", "or", "store", "and", "an", "integer", "insn", "which", "are", "executed", "in", "the", "same", "cycle", ".", "Branches", "have", "their", "own", "...

[ "rs6000", "0", "0", "0", "2", "2", "0", "1", "0", "1" ]

rs6000

rs6000_variable_issue_1

rs6000

CPU

GCC

1,578

148

1

[]

[ "<s>", "bool", "mips_can_use_return_insn", "(", "void", ")", "{", "if", "(", "cfun", "->", "machine", "->", "interrupt_handler_p", ")", "return", "false", ";", "if", "(", "!", "reload_completed", ")", "return", "false", ";", "if", "(", "crtl", "->", "profi...

[ "Return", "nonzero", "if", "this", "function", "is", "known", "to", "have", "a", "null", "epilogue", ".", "This", "allows", "the", "optimizer", "to", "omit", "jumps", "to", "jumps", "if", "no", "stack", "was", "created", "." ]

[ "mips", "0" ]

mips

mips_can_use_return_insn

mips

CPU

GCC

1,579

64

1

[]

[ "<s>", "void", "nds32_asm_file_end_for_isr", "(", "void", ")", "{", "int", "i", ";", "for", "(", "i", "=", "0", ";", "i", "<", "NDS32_N_ISR_VECTORS", ";", "i", "++", ")", "if", "(", "nds32_isr_vectors", "[", "i", "]", ".", "category", "!=", "NDS32_ISR_...

[ "A", "helper", "function", "to", "handle", "isr", "stuff", "at", "the", "end", "of", "asm", "file", "." ]

[ "nds32", "0", "\"\\t! ------------------------------------\\n\"", "\"\\t! The isr vector information:\\n\"", "\"\\t! ------------------------------------\\n\"", "0", "\"\\t! ------------------------------------\\n\"", "1", "\"\\t! interrupt/exception vector %02d\\n\"", "\"\\t! security level: %d\\...

nds32-isr

nds32_asm_file_end_for_isr

nds32

CPU

GCC

1,580

180

1

[]

[ "<s>", "unsigned", "getReg", "(", ")", "const", "override", "{", "assert", "(", "Kind", "==", "Register", "&&", "\"Invalid type access!\"", ")", ";", "return", "Reg", ".", "RegNum", ";", "}", "</s>" ]

[ "Returns", "the", "register", "associated", "with", "this", "edge", "." ]

[ "ECLair", "\"Invalid type access!\"" ]

ECLairAsmParser

getReg

ECLair

MPU

LLVM

1,581

22

1

[]

[ "<s>", "bool", "PPCInstrInfo", "::", "findCommutedOpIndices", "(", "MachineInstr", "*", "MI", ",", "unsigned", "&", "SrcOpIdx1", ",", "unsigned", "&", "SrcOpIdx2", ")", "const", "{", "int", "AltOpc", "=", "PPC", "::", "getAltVSXFMAOpcode", "(", "MI", "->", "...

[ "Returns", "true", "iff", "the", "routine", "could", "find", "two", "commutable", "operands", "in", "the", "given", "machine", "instruction", "." ]

[ "PowerPC", "PPC", "PPC::getAltVSXFMAOpcode", "1", "2", "3" ]

PPCInstrInfo (3)

findCommutedOpIndices

PowerPC

CPU

LLVM

1,582

65

1

[]

[ "<s>", "MCSection", "*", "RISCVELFTargetObjectFile", "::", "getSectionForConstant", "(", "const", "DataLayout", "&", "DL", ",", "SectionKind", "Kind", ",", "const", "Constant", "*", "C", ",", "Align", "&", "Alignment", ")", "const", "{", "if", "(", "isConstant...

[ "Given", "a", "constant", "with", "the", "SectionKind", ",", "return", "a", "section", "that", "it", "should", "be", "placed", "in", "." ]

[ "RI5CY", "RISCV" ]

RISCVTargetObjectFile

getSectionForConstant

RI5CY

CPU

LLVM

1,583

52

1

[]

[ "<s>", "bool", "HexagonInstrInfo", "::", "isExtended", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "const", "uint64_t", "F", "=", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", ";", "if", "(", "(", "F", ">>", "HexagonII", "::", "Extend...

[ "Test", "if", "the", "given", "EVT", "is", "extended", "(", "as", "opposed", "to", "being", "simple", ")", "." ]

[ "Hexagon", "Hexagon", "HexagonII::ExtendedPos", "HexagonII::ExtendedMask", "HexagonII::HMOTF_ConstExtended" ]

HexagonInstrInfo (2)2

isExtended

Hexagon

DSP

LLVM

1,584

73

1

[]

[ "<s>", "outliner", "::", "InstrType", "RISCVInstrInfo", "::", "getOutliningType", "(", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "unsigned", "Flags", ")", "const", "{", "MachineInstr", "&", "MI", "=", "*", "MBBI", ";", "MachineBasicBlock", "*", ...

[ "Returns", "how", "or", "if", "MIT", "should", "be", "outlined", "." ]

[ "RISCV", "RISCV", "RISCV::X5", "RISCV::X5" ]

RISCVInstrInfo11

getOutliningType

RISCV

CPU

LLVM

1,585

234

1

[]

[ "<s>", "inline", "Predicate", "getPredicate", "(", "unsigned", "Condition", ",", "unsigned", "Hint", ")", "{", "return", "(", "Predicate", ")", "(", "(", "Condition", "&", "~", "BR_HINT_MASK", ")", "|", "(", "Hint", "&", "BR_HINT_MASK", ")", ")", ";", "}...

[ "Returns", "the", "comparison", "predicate", "underlying", "the", "intrinsic", "." ]

[ "PowerPC" ]

PPCPredicates10

getPredicate

PowerPC

CPU

LLVM

1,586

31

1

[]

[ "<s>", "rtx", "sh_function_arg", "(", "CUMULATIVE_ARGS", "*", "ca", ",", "enum", "machine_mode", "mode", ",", "tree", "type", ",", "int", "named", ")", "{", "if", "(", "!", "TARGET_SH5", "&&", "mode", "==", "VOIDmode", ")", "return", "GEN_INT", "(", "ca"...

[ "Define", "where", "to", "put", "the", "arguments", "to", "a", "function", ".", "Value", "is", "zero", "to", "push", "the", "argument", "on", "the", "stack", ",", "or", "a", "hard", "register", "in", "which", "to", "store", "the", "argument", ".", "MOD...

[ "sh", "1", "0", "1", "1", "1", "1", "4", "2", "0", "0", "0" ]

sh3

sh_function_arg

sh

CPU

GCC

1,587

455

1

[]

[ "<s>", "const", "MCPhysReg", "*", "SystemZRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "if", "(", "MF", "->", "getSubtarget", "(", ")", ".", "getTargetLowering", "(", ")", "->", "supportSwiftError", ...

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "SystemZ", "SystemZ", "SystemZ", "SystemZ" ]

SystemZRegisterInfo12

getCalleeSavedRegs

SystemZ

CPU

LLVM

1,588

54

1

[]

[ "<s>", "bool", "PPCDarwinAsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "this", "->", "MF", "=", "&", "MF", ";", "SetupMachineFunction", "(", "MF", ")", ";", "O", "<<", "\"\\n\\n\"", ";", "EmitConstantPool", "(", "MF"...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "PowerPC", "PPC", "\"\\n\\n\"", "0", "\"Unknown linkage type!\"", "\"\\t.globl\\t\"", "\"\\t.globl\\t\"", "\"\\t.weak_definition\\t\"", "2", "4", "\":\\n\"", "\"\\tnop\\n\"" ]

PPCAsmPrinter30

runOnMachineFunction

PowerPC

CPU

LLVM

1,589

334

1

[]

[ "<s>", "int", "avr_simple_epilogue", "(", "void", ")", "{", "return", "(", "!", "frame_pointer_needed", "&&", "get_frame_size", "(", ")", "==", "0", "&&", "avr_outgoing_args_size", "(", ")", "==", "0", "&&", "avr_regs_to_save", "(", "NULL", ")", "==", "0", ...

[ "Return", "1", "if", "the", "function", "epilogue", "is", "just", "a", "single", "``", "ret", "''", "." ]

[ "avr", "0", "0", "0" ]

avr

avr_simple_epilogue

avr

MPU

GCC

1,590

59

1

[]

[ "<s>", "bool", "sh_hard_regno_rename_ok", "(", "unsigned", "int", "old_reg", "ATTRIBUTE_UNUSED", ",", "unsigned", "int", "new_reg", ")", "{", "if", "(", "sh_cfun_interrupt_handler_p", "(", ")", "&&", "!", "df_regs_ever_live_p", "(", "new_reg", ")", ")", "return", ...

[ "Return", "nonzero", "if", "register", "old_reg", "can", "be", "renamed", "to", "register", "new_reg", "." ]

[ "sh" ]

sh

sh_hard_regno_rename_ok

sh

CPU

GCC

1,591

32

1

[]

[ "<s>", "static", "int", "alpha_multipass_dfa_lookahead", "(", "void", ")", "{", "return", "(", "alpha_tune", "==", "PROCESSOR_EV6", "?", "4", ":", "2", ")", ";", "}", "</s>" ]

[ "How", "many", "alternative", "schedules", "to", "try", ".", "This", "should", "be", "as", "wide", "as", "the", "scheduling", "freedom", "in", "the", "DFA", ",", "but", "no", "wider", ".", "Making", "this", "value", "too", "large", "results", "extra", "w...

[ "alpha", "4", "2" ]

alpha

alpha_multipass_dfa_lookahead

alpha

MPU

GCC

1,592

19

1

[]

[ "<s>", "bool", "MipsTargetObjectFile", "::", "IsGlobalInSmallSection", "(", "const", "GlobalValue", "*", "GV", ",", "const", "TargetMachine", "&", "TM", ",", "SectionKind", "Kind", ")", "const", "{", "const", "MipsSubtarget", "&", "Subtarget", "=", "TM", ".", ...

[ "Return", "true", "if", "this", "global", "address", "should", "be", "placed", "into", "small", "data/bss", "section", "." ]

[ "Mips", "Mips", "Mips", "Mips" ]

MipsTargetObjectFile24

IsGlobalInSmallSection

Mips

CPU

LLVM

1,593

138

1

[]

[ "<s>", "unsigned", "HexagonTTIImpl", "::", "getCallInstrCost", "(", "Function", "*", "F", ",", "Type", "*", "RetTy", ",", "ArrayRef", "<", "Type", "*", ">", "Tys", ")", "{", "return", "BaseT", "::", "getCallInstrCost", "(", "F", ",", "RetTy", ",", "Tys",...

[ "Compute", "a", "cost", "of", "the", "given", "call", "instruction", "." ]

[ "Hexagon", "Hexagon" ]

HexagonTargetTransformInfo11

getCallInstrCost

Hexagon

DSP

LLVM

1,594

34

1

[]

[ "<s>", "void", "UPTInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const",...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "UPT", "UPT", "UPT::LDR", "0" ]

UPTInstrInfo

loadRegFromStackSlot

UPT

CPU

LLVM

1,595

65

1

[]

[ "<s>", "static", "struct", "machine_function", "*", "ix86_init_machine_status", "(", "void", ")", "{", "struct", "machine_function", "*", "f", ";", "f", "=", "ggc_alloc_cleared", "(", "sizeof", "(", "struct", "machine_function", ")", ")", ";", "f", "->", "use_...

[ "Clear", "stack", "slot", "assignments", "remembered", "from", "previous", "functions", ".", "This", "is", "called", "from", "INIT_EXPANDERS", "once", "before", "RTL", "is", "emitted", "for", "each", "function", "." ]

[ "i386", "1" ]

i3863

ix86_init_machine_status

i386

CPU

GCC

1,596

36

1

[]

[ "<s>", "GCNSubtarget", "&", "GCNSubtarget", "::", "initializeSubtargetDependencies", "(", "const", "Triple", "&", "TT", ",", "StringRef", "GPU", ",", "StringRef", "FS", ")", "{", "SmallString", "<", "256", ">", "FullFS", "(", "\"+promote-alloca,+load-store-opt,+enab...

[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]

[ "AMDGPU", "256", "\"+promote-alloca,+load-store-opt,+enable-ds128,+sram-ecc,+xnack,\"", "\"+flat-for-global,+unaligned-buffer-access,+trap-handler,\"", "\"+enable-prt-strict-null,\"", "\"+wavefrontsize\"", "\"wavefrontsize16\"", "\"-wavefrontsize16,\"", "\"wavefrontsize32\"", "\"-wavefrontsize32,\...

AMDGPUSubtarget18

initializeSubtargetDependencies

AMDGPU

GPU

LLVM

1,597

286

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"Replace loads/stores with library calls\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "TVM", "\"Replace loads/stores with library calls\"" ]

TVMLoadStoreReplace

getPassName

TVM

Virtual ISA

LLVM

1,598

11

1

[]

[ "<s>", "bool", "SparcAsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", "Opcode", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "uint64_t", "&", "ErrorInfo", ",", "bool", "MatchingInlineAsm", ")...

[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]

[ "Sparc", "Sparc", "8", "SP::SET", "\"instruction requires a CPU feature not currently enabled\"", "0ULL", "\"too few operands for instruction\"", "Sparc", "\"invalid operand for instruction\"", "\"invalid instruction mnemonic\"", "\"Implement any new match types added!\"" ]

SparcAsmParser

MatchAndEmitInstruction

Sparc

CPU

LLVM

1,599

234

1

[]