docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "bool", "AArch64ConditionalCompares", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"******** AArch64 Conditional Compares ******\\n\"", "<<", "\"******** Function: \"", "<<", "MF", ".", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AArch64", "AArch64", "\"******** AArch64 Conditional Compares ******\\n\"", "\"******** Function: \"" ]	AArch64ConditionalCompares5	runOnMachineFunction	AArch64	CPU	LLVM	14,700	187	1	[]
[ "<s>", "void", "print", "(", "DiagnosticPrinter", "&", "DP", ")", "const", "override", "{", "DP", "<<", "\"unsupported \"", "<<", "getDescription", "(", ")", "<<", "\" in \"", "<<", "Fn", ".", "getName", "(", ")", ";", "}", "</s>" ]	[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]	[ "R600", "\"unsupported \"", "\" in \"" ]	AMDGPUISelLowering100	print	R600	GPU	LLVM	14,701	27	1	[]
[ "<s>", "static", "void", "avr_option_override", "(", "void", ")", "{", "flag_delete_null_pointer_checks", "=", "0", ";", "if", "(", "avr_strict_X", ")", "flag_caller_saves", "=", "0", ";", "maybe_set_param_value", "(", "PARAM_ALLOW_STORE_DATA_RACES", ",", "1", ",", ...	[ "Implement", "`", "TARGET_OPTION_OVERRIDE", "'", "." ]	[ "avr", "0", "0", "1", "0", "1", "\"-fpic is not supported\"", "2", "\"-fPIC is not supported\"", "1", "\"-fpie is not supported\"", "2", "\"-fPIE is not supported\"", "0x3F", "0x3B", "0x3A", "0x39", "0x38", "0x3C", "0x34", "0x3D", "1" ]	avr5	avr_option_override	avr	MPU	GCC	14,702	213	1	[]
[ "<s>", "void", "emit_symbolic_move", "(", "rtx", "*", "operands", ")", "{", "rtx", "temp", "=", "!", "can_create_pseudo_p", "(", ")", "?", "operands", "[", "0", "]", ":", "gen_reg_rtx", "(", "Pmode", ")", ";", "if", "(", "GET_CODE", "(", "operands", "[...	[ "Emit", "insns", "to", "move", "operands", "[", "1", "]", "into", "operands", "[", "0", "]", "." ]	[ "s390", "0", "0", "1", "1", "1", "1", "1", "1", "1" ]	s390	emit_symbolic_move	s390	MPU	GCC	14,703	100	1	[]
[ "<s>", "bool", "AVRFrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "MutableArrayRef", "<", "CalleeSavedInfo", ">", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI", ...	[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...	[ "AVR", "AVR", "AVR", "AVR", "8", "\"Invalid register size\"", "AVR::POPRd" ]	AVRFrameLowering (2)	restoreCalleeSavedRegisters	AVR	MPU	LLVM	14,704	152	1	[]
[ "<s>", "static", "rtx", "nios2_legitimize_address", "(", "rtx", "x", ",", "rtx", "oldx", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "CONSTANT_P", "(", "x", ")", ")", "return", "nios2_legitimize_constant_address", "(",...	[ "Implement", "TARGET_LEGITIMIZE_ADDRESS", "." ]	[ "nios2", "0", "1", "0", "1", "1", "0", "0", "0", "0" ]	nios22	nios2_legitimize_address	nios2	MPU	GCC	14,705	175	1	[]
[ "<s>", "MVT", "RISCVTargetLowering", "::", "getRegisterTypeForCallingConv", "(", "LLVMContext", "&", "Context", ",", "CallingConv", "::", "ID", "CC", ",", "EVT", "VT", ")", "const", "{", "if", "(", "VT", "==", "MVT", "::", "f16", "&&", "Subtarget", ".", "h...	[ "Certain", "combinations", "of", "ABIs", ",", "Targets", "and", "features", "require", "that", "types", "are", "legal", "for", "some", "operations", "and", "not", "for", "other", "operations", "." ]	[ "RISCV", "RISCV", "MVT::f16", "MVT::f32" ]	RISCVISelLowering18	getRegisterTypeForCallingConv	RISCV	CPU	LLVM	14,706	58	1	[]
[ "<s>", "bool", "RISCVTargetLowering", "::", "isEligibleForTailCallOptimization", "(", "CCState", "&", "CCInfo", ",", "CallLoweringInfo", "&", "CLI", ",", "MachineFunction", "&", "MF", ",", "const", "SmallVector", "<", "CCValAssign", ",", "16", ">", "&", "ArgLocs",...	[ "Returns", "true", "if", "the", "call", "can", "be", "lowered", "as", "a", "tail", "call", "." ]	[ "RISCV", "RISCV", "16", "\"disable-tail-calls\"", "\"true\"", "\"interrupt\"", "0", "0", "RISCV" ]	RISCVISelLowering14	isEligibleForTailCallOptimization	RISCV	CPU	LLVM	14,707	302	1	[]
[ "<s>", "void", "print", "(", ")", "{", "if", "(", "numSymbols", "==", "0", ")", "{", "for", "(", "unsigned", "i", "=", "0", ";", "i", "<", "size", ";", "i", "++", ")", "{", "if", "(", "i", ")", "O", "<<", "\", \"", ";", "O", "<<", "(", "u...	[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]	[ "NVPTX", "0", "0", "\", \"", "0", "0", "4", "8", "0", "\", \"", "0", "\"generic(\"", "\")\"", "\"symbol type unknown\"", "1", "4" ]	NVPTXAsmPrinter11	print	NVPTX	GPU	LLVM	14,708	339	1	[]
[ "<s>", "void", "SparcFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{", "SparcMachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "SparcMachineFunctionInfo", ">", "(", ")", ";", "MachineBasicBlock", "&", ...	[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]	[ "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "SP::SAVEri", "SP::SAVErr", "0", "SP::ADDri", "SP::ADDrr", "Sparc", "SP", "SP::I6", "SP::I7", "SP::O7" ]	SparcFrameLowering45	emitPrologue	Sparc	CPU	LLVM	14,709	378	1	[]
[ "<s>", "bool", "X86FrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "MachineModuleInfo", "&", "MMI", "=", "MF", "....	[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]	[ "X86", "X86", "X86" ]	X86FrameLowering115	hasFP	X86	CPU	LLVM	14,710	116	1	[]
[ "<s>", "static", "inline", "bool", "save_reg_p", "(", "int", "r", ")", "{", "return", "!", "call_used_regs", "[", "r", "]", "&&", "df_regs_ever_live_p", "(", "r", ")", ";", "}", "</s>" ]	[ "Determine", "whether", "the", "REG", "is", "really", "used", "." ]	[ "rs6000" ]	rs60004	save_reg_p	rs6000	CPU	GCC	14,711	22	1	[]
[ "<s>", "PPCSubtarget", "::", "PPCSubtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "bool", "is64Bit", ")", ":", "PPCGenSubtargetInfo", "(", ...	[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]	[ "PowerPC", "PPC", "PPC", "PPC", "16", "PPC::DIR_NONE", "PPC", "\"generic\"", "\"generic\"", "\"+64bit,\"", "\"+64bit\"" ]	PPCSubtarget34	PPCSubtarget	PowerPC	CPU	LLVM	14,712	235	1	[]
[ "<s>", "void", "AVRMCInstLower", "::", "lowerInstruction", "(", "const", "MachineInstr", "&", "MI", ",", "MCInst", "&", "OutMI", ")", "const", "{", "OutMI", ".", "setOpcode", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "for", "(", "MachineOperand", ...	[ "Lowers", "a", "MachineInstr", "into", "a", "MCInst", "." ]	[ "AVR", "AVR", "\"unknown operand type\"" ]	AVRMCInstLower3	lowerInstruction	AVR	MPU	LLVM	14,713	289	1	[]
[ "<s>", "bool", "MipsRegisterInfo", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "return", "NoFramePointerElim", "\|\|", "MFI", "->", "hasVa...	[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]	[ "Mips", "Mips" ]	MipsRegisterInfo18	hasFP	Mips	CPU	LLVM	14,714	33	1	[]
[ "<s>", "virtual", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "X86TargetMachine", "", "TM", "=", "static_cast", "<", "const", "X86TargetMachine", "", ">", "(", "&", "MF", ".", "getTarget", "(", ")", ")", ";", "as...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "X86", "X86", "X86", "X86", "\"X86-64 PIC uses RIP relative addressing\"", "X86", "X86", "X86", "X86", "0", "X86", "X86", "X86::GR32RegisterClass", "X86::MOVPC32r", "0", "X86", "X86::ADD32ri", "\"_GLOBAL_OFFSET_TABLE_\"", "X86II::MO_GOT_ABSOLUTE_ADDRESS" ]	X86InstrInfo12	runOnMachineFunction	X86	CPU	LLVM	14,715	260	1	[]
[ "<s>", "TargetTransformInfo", "WebAssemblyTargetMachine", "::", "getTargetTransformInfo", "(", "const", "Function", "&", "F", ")", "const", "{", "return", "TargetTransformInfo", "(", "WebAssemblyTTIImpl", "(", "this", ",", "F", ")", ")", ";", "}", "</s>" ]	[ "Get", "a", "TargetTransformInfo", "implementation", "for", "the", "target", "." ]	[ "WebAssembly", "WebAssembly", "WebAssembly" ]	WebAssemblyTargetMachine21	getTargetTransformInfo	WebAssembly	Virtual ISA	LLVM	14,716	24	1	[]
[ "<s>", "void", "ARMCodeEmitter", "::", "emitInstruction", "(", "const", "MachineInstr", "&", "MI", ")", "{", "DEBUG", "(", "errs", "(", ")", "<<", "\"JIT: \"", "<<", "(", "void", "*", ")", "MCE", ".", "getCurrentPCValue", "(", ")", "<<", "\":\\t\"", "<<"...	[ "Targets", "should", "implement", "this", "to", "emit", "instructions", "." ]	[ "ARM", "ARM", "\"JIT: \"", "\":\\t\"", "ARMII::FormMask", "\"Unhandled instruction encoding format!\"", "ARMII::MiscFrm", "ARM::LEApcrelJT", "\"Unhandled instruction encoding!\"", "ARMII::Pseudo", "ARMII::DPFrm", "ARMII::DPSoRegFrm", "ARMII::LdFrm", "ARMII::StFrm", "ARMII::LdMiscFrm", ...	ARMCodeEmitter26	emitInstruction	ARM	CPU	LLVM	14,717	421	1	[]
[ "<s>", "static", "rtx", "arm_function_arg", "(", "cumulative_args_t", "pcum_v", ",", "const", "function_arg_info", "&", "arg", ")", "{", "CUMULATIVE_ARGS", "*", "pcum", "=", "get_cumulative_args", "(", "pcum_v", ")", ";", "int", "nregs", ";", "if", "(", "arg",...	[ "Determine", "where", "to", "put", "an", "argument", "to", "a", "function", ".", "Value", "is", "zero", "to", "push", "the", "argument", "on", "the", "stack", ",", "or", "a", "hard", "register", "in", "which", "to", "store", "the", "argument", ".", "MO...	[ "arm", "1", "9", "1", "0", "\"parameter passing for argument of type \"", "\"%qT changed in GCC 7.1\"", "0", "1", "\"parameter passing for argument of type \"", "\"%qT changed in GCC 9.1\"", "1" ]	arm	arm_function_arg	arm	CPU	GCC	14,718	262	1	[]
[ "<s>", "void", "BPFDAGToDAGISel", "::", "PreprocessISelDAG", "(", ")", "{", "for", "(", "SelectionDAG", "::", "allnodes_iterator", "I", "=", "CurDAG", "->", "allnodes_begin", "(", ")", ",", "E", "=", "CurDAG", "->", "allnodes_end", "(", ")", ";", "I", "!="...	[ "PreprocessISelDAG", "-", "This", "hook", "allows", "targets", "to", "hack", "on", "the", "graph", "before", "instruction", "selection", "starts", "." ]	[ "BPF", "BPF", "ISD::LOAD", "ISD::CopyToReg", "ISD::AND" ]	BPFISelDAGToDAG22	PreprocessISelDAG	BPF	Virtual ISA	LLVM	14,719	99	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "RISCV_EXPAND_ATOMIC_PSEUDO_NAME", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "RISCV", "RISCV" ]	RISCVExpandAtomicPseudoInsts	getPassName	RISCV	CPU	LLVM	14,720	11	1	[]
[ "<s>", "static", "int", "frv_compare_insns", "(", "const", "void", "", "first", ",", "const", "void", "", "second", ")", "{", "rtx_insn", "", "const", "", "insn1", "=", "(", "rtx_insn", "", "const", "", ")", "first", ";", "rtx_insn", "*", "const"...	[ "Compare", "two", "instructions", "by", "their", "frv_insn_unit", "." ]	[ "frv" ]	frv	frv_compare_insns	frv	VLIW	GCC	14,721	57	1	[]
[ "<s>", "static", "void", "aarch64_output_mi_thunk", "(", "FILE", "*", "file", ",", "tree", "thunk", "ATTRIBUTE_UNUSED", ",", "HOST_WIDE_INT", "delta", ",", "HOST_WIDE_INT", "vcall_offset", ",", "tree", "function", ")", "{", "int", "this_regno", "=", "R0_REGNUM", ...	[ "Output", "code", "to", "add", "DELTA", "to", "the", "first", "argument", ",", "and", "then", "jump", "to", "FUNCTION", ".", "Used", "for", "C++", "multiple", "inheritance", "." ]	[ "aarch64", "1", "0", "1", "0", "0", "256", "256", "256", "4096", "1", "0", "1", "1", "1", "0" ]	aarch64	aarch64_output_mi_thunk	aarch64	CPU	GCC	14,722	471	1	[]
[ "<s>", "bool", "AArch64CallLowering", "::", "lowerFormalArguments", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Function", "::", "ArgumentListType", "&", "Args", ",", "const", "SmallVectorImpl", "<", "unsigned", ">", "&", "VRegs", ")", "const", "{",...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "VRegs", ",", "for", "GlobalISel", "." ]	[ "AArch64", "AArch64", "16", "AArch64", "AArch64", "0", "MVT::getVT", "ISD::ArgFlagsTy", "\"Call operand has unhandled type\"", "\"We have a different number of location and args?!\"", "0", "\"Not yet implemented\"", "\"Unknown loc info!\"", "0", "\"Not yet implemented\"" ]	AArch64CallLowering43	lowerFormalArguments	AArch64	CPU	LLVM	14,723	357	1	[]
[ "<s>", "StackOffset", "RISCVFrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "Register", "&", "FrameReg", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo"...	[ "getFrameIndexReference", "-", "This", "method", "should", "return", "the", "base", "register", "and", "offset", "used", "to", "reference", "a", "frame", "index", "location", "." ]	[ "RI5CY", "RISCV", "RISCV", "0", "1", "0", "1", "RISCV::X2", "RISCVABI::getBPReg", "RISCV::X2", "0", "0", "0" ]	RISCVFrameLowering	getFrameIndexReference	RI5CY	CPU	LLVM	14,724	326	1	[]
[ "<s>", "static", "tree", "associated_type", "(", "tree", "decl", ")", "{", "return", "(", "DECL_CONTEXT", "(", "decl", ")", "&&", "TYPE_P", "(", "DECL_CONTEXT", "(", "decl", ")", ")", ")", "?", "DECL_CONTEXT", "(", "decl", ")", ":", "NULL_TREE", ";", "...	[ "Return", "the", "type", "that", "we", "should", "use", "to", "determine", "if", "DECL", "is", "imported", "or", "exported", "." ]	[ "i386" ]	winnt3	associated_type	i386	CPU	GCC	14,725	32	1	[]
[ "<s>", "void", "AMDGPUInstructionSelector", "::", "setupMF", "(", "MachineFunction", "&", "MF", ",", "GISelKnownBits", "", "KB", ",", "CodeGenCoverage", "&", "CoverageInfo", ",", "ProfileSummaryInfo", "", "PSI", ",", "BlockFrequencyInfo", "*", "BFI", ")", "{", ...	[ "Setup", "per-MF", "executor", "state", "." ]	[ "AMDGPU", "AMDGPU", "SI", "SI" ]	AMDGPUInstructionSelector10	setupMF	AMDGPU	GPU	LLVM	14,726	63	1	[]
[ "<s>", "void", "changedInstr", "(", "MachineInstr", "&", "MI", ")", "override", "{", "}", "</s>" ]	[ "This", "instruction", "was", "mutated", "in", "some", "way", "." ]	[ "Mips" ]	MipsRegisterBankInfo10	changedInstr	Mips	CPU	LLVM	14,727	10	1	[]
[ "<s>", "MachineBasicBlock", "", "PIC16TargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "", "MI", ",", "MachineBasicBlock", "", "BB", ")", "const", "{", "const", "TargetInstrInfo", "&", "TII", "=", "", "getTargetMachine", "(", ")", "."...	[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]	[ "PIC16", "PIC16", "PIC16CC::CondCodes", "3", "PIC16::pic16brcond", "PIC16::PHI", "0", "2", "1" ]	PIC16ISelLowering1	EmitInstrWithCustomInserter	PIC16	MPU	LLVM	14,728	310	1	[]
[ "<s>", "static", "bool", "riscv_tls_symbol_p", "(", "const_rtx", "x", ")", "{", "return", "SYMBOL_REF_P", "(", "x", ")", "&&", "SYMBOL_REF_TLS_MODEL", "(", "x", ")", "!=", "0", ";", "}", "</s>" ]	[ "Return", "true", "if", "X", "is", "a", "thread-local", "symbol", "." ]	[ "riscv", "0" ]	riscv	riscv_tls_symbol_p	riscv	CPU	GCC	14,729	22	1	[]
[ "<s>", "const", "uint16_t", "", "MandarinRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "static", "const", "uint16_t", "CalleeSavedRegs", "[", "]", "=", "{", "0", "}", ";", "return", "CalleeSavedRegs", ...	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "Mandarin", "0" ]	MandarinRegisterInfo	getCalleeSavedRegs	Mandarin	CPU	LLVM	14,730	29	1	[]
[ "<s>", "bool", "s390_split_ok_p", "(", "rtx", "dst", ",", "rtx", "src", ",", "machine_mode", "mode", ",", "int", "first_subword", ")", "{", "if", "(", "FP_REG_P", "(", "src", ")", "\|\|", "FP_REG_P", "(", "dst", ")", "\|\|", "VECTOR_REG_P", "(", "src", ")"...	[ "Check", "whether", "we", "can", "(", "and", "want", "to", ")", "split", "a", "double-word", "move", "in", "mode", "MODE", "from", "SRC", "to", "DST", "into", "two", "single-word", "moves", ",", "moving", "the", "subword", "FIRST_SUBWORD", "first", "." ]	[ "s390", "0" ]	s3905	s390_split_ok_p	s390	MPU	GCC	14,731	136	1	[]
[ "<s>", "void", "expand_fusion_gpr_load", "(", "rtx", "*", "operands", ")", "{", "rtx", "addis_value", "=", "operands", "[", "1", "]", ";", "rtx", "target", "=", "operands", "[", "2", "]", ";", "rtx", "orig_mem", "=", "operands", "[", "3", "]", ";", "...	[ "During", "the", "peephole2", "pass", ",", "adjust", "and", "expand", "the", "insns", "for", "a", "load", "fusion", "sequence", ".", "We", "adjust", "the", "addis", "register", "to", "use", "the", "target", "register", ".", "If", "the", "load", "sign", "...	[ "rs6000", "1", "2", "3", "0", "0", "1", "1", "0" ]	rs60004	expand_fusion_gpr_load	rs6000	CPU	GCC	14,732	290	1	[]
[ "<s>", "void", "ix86_expand_lround", "(", "rtx", "op0", ",", "rtx", "op1", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "op1", ")", ";", "const", "struct", "real_format", "*", "fmt", ";", "REAL_VALUE_TYPE", "pred_half", ",", "half_minus_pred_half", ...	[ "Expand", "SSE", "sequence", "for", "computing", "lround", "from", "OP1", "storing", "into", "OP0", "." ]	[ "i386", "1", "0", "0" ]	i386-expand	ix86_expand_lround	i386	CPU	GCC	14,733	129	1	[]
[ "<s>", "void", "XCoreInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ")", "const"...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "XCore", "XCore", "XCore::LDWFI", "0" ]	XCoreInstrInfo5	loadRegFromStackSlot	XCore	MPU	LLVM	14,734	77	1	[]
[ "<s>", "bool", "ARMBaseInstrInfo", "::", "hasLowDefLatency", "(", "const", "TargetSchedModel", "&", "SchedModel", ",", "const", "MachineInstr", "", "DefMI", ",", "unsigned", "DefIdx", ")", "const", "{", "const", "InstrItineraryData", "", "ItinData", "=", "SchedM...	[ "Compute", "operand", "latency", "of", "a", "def", "of", "'Reg", "'", "." ]	[ "ARM", "ARM", "ARMII::DomainMask", "ARMII::DomainGeneral", "1", "2" ]	ARMBaseInstrInfo (2)3	hasLowDefLatency	ARM	CPU	LLVM	14,735	111	1	[]
[ "<s>", "void", "HexagonHazardRecognizer", "::", "EmitInstruction", "(", "SUnit", "", "SU", ")", "{", "MachineInstr", "", "MI", "=", "SU", "->", "getInstr", "(", ")", ";", "if", "(", "!", "MI", ")", "return", ";", "for", "(", "const", "MachineOperand", ...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "Hexagon", "Hexagon", "\"Expecting .new store\"", "\" Add instruction \"", "0", "1", "1", "0" ]	HexagonHazardRecognizer5	EmitInstruction	Hexagon	DSP	LLVM	14,736	384	1	[]
[ "<s>", "virtual", "bool", "isVirtualSection", "(", ")", "const", "{", "return", "false", ";", "}", "</s>" ]	[ "Check", "whether", "this", "section", "is", "``", "virtual", "''", ",", "that", "is", "has", "no", "actual", "object", "file", "contents", "." ]	[ "Z80" ]	Z80Section	isVirtualSection	Z80	MPU	LLVM	14,737	11	1	[]
[ "<s>", "BitVector", "X86RegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getSubta...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "X86", "X86", "X86::RSP", "X86::RIP", "X86::RBP", "\"Stack realignment in presence of dynamic allocas is not supported with\"", "\"this calling convention.\"", "X86::CS", "X86::SS", "X86::DS", "X86::ES", "X86::FS", "X86::GS", "0", "8", "X86::ST0", "X86::SIL", "X86::DIL", "X86::BP...	X86RegisterInfo52	getReservedRegs	X86	CPU	LLVM	14,738	494	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"AVR Shift Expansion\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "AVR", "\"AVR Shift Expansion\"" ]	AVRShiftExpand	getPassName	AVR	MPU	LLVM	14,739	11	1	[]
[ "<s>", "void", "altivec_expand_vec_perm_le", "(", "rtx", "operands", "[", "4", "]", ")", "{", "rtx", "notx", ",", "iorx", ",", "unspec", ";", "rtx", "target", "=", "operands", "[", "0", "]", ";", "rtx", "op0", "=", "operands", "[", "1", "]", ";", "...	[ "Similarly", "to", "altivec_expand_vec_perm_const_le", ",", "we", "must", "adjust", "the", "permute", "control", "vector", ".", "But", "here", "it", "'s", "not", "a", "constant", ",", "so", "we", "must", "generate", "a", "vector", "NAND", "or", "NOR", "to", ...	[ "powerpcspe", "4", "0", "1", "2", "3", "3", "3" ]	powerpcspe	altivec_expand_vec_perm_le	powerpcspe	CPU	GCC	14,740	257	1	[]
[ "<s>", "const", "uint32_t", "*", "ARMBaseRegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "const", "ARMSubtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<",...	[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]	[ "ARM", "ARM", "ARM", "ARM" ]	ARMBaseRegisterInfo16	getCallPreservedMask	ARM	CPU	LLVM	14,741	124	1	[]
[ "<s>", "bool", "NVPTXAsmPrinter", "::", "doInitialization", "(", "Module", "&", "M", ")", "{", "SmallString", "<", "128", ">", "Str1", ";", "raw_svector_ostream", "OS1", "(", "Str1", ")", ";", "MMI", "=", "getAnalysisIfAvailable", "<", "MachineModuleInfo", ">"...	[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]	[ "NVPTX", "NVPTX", "128", "NVPTX::CUDA", "128", "8", "\"Missed a global variable\"", "0", "\"Did not fully process a global variable\"", "0" ]	NVPTXAsmPrinter30	doInitialization	NVPTX	GPU	LLVM	14,742	272	1	[]
[ "<s>", "static", "bool", "is_indirect_tailcall_p", "(", "rtx", "call", ")", "{", "rtx", "pat", "=", "PATTERN", "(", "call", ")", ";", "pat", "=", "XVECEXP", "(", "pat", ",", "0", ",", "0", ")", ";", "if", "(", "GET_CODE", "(", "pat", ")", "==", "...	[ "We", "do", "not", "know", "if", "r3", "will", "be", "available", "because", "we", "do", "have", "an", "indirect", "tailcall", "happening", "in", "this", "particular", "case", "." ]	[ "arm", "0", "0", "0", "0" ]	arm	is_indirect_tailcall_p	arm	CPU	GCC	14,743	64	1	[]
[ "<s>", "static", "rtx", "riscv_add_offset", "(", "rtx", "temp", ",", "rtx", "reg", ",", "HOST_WIDE_INT", "offset", ")", "{", "if", "(", "!", "SMALL_OPERAND", "(", "offset", ")", ")", "{", "rtx", "high", ";", "high", "=", "gen_int_mode", "(", "CONST_HIGH_...	[ "Return", "a", "legitimate", "address", "for", "REG", "+", "OFFSET", ".", "TEMP", "is", "as", "for", "riscv_force_temporary", ";", "it", "is", "only", "needed", "when", "OFFSET", "is", "not", "a", "SMALL_OPERAND", "." ]	[ "riscv" ]	riscv	riscv_add_offset	riscv	CPU	GCC	14,744	86	1	[]
[ "<s>", "uint64_t", "SIProgramInfo", "::", "getComputePGMRSrc1", "(", ")", "const", "{", "return", "S_00B848_VGPRS", "(", "VGPRBlocks", ")", "\|", "S_00B848_SGPRS", "(", "SGPRBlocks", ")", "\|", "S_00B848_PRIORITY", "(", "Priority", ")", "\|", "S_00B848_FLOAT_MODE", "...	[ "Compute", "the", "value", "of", "the", "ComputePGMRsrc1", "register", "." ]	[ "AMDGPU", "SIProgramInfo::getComputePGMRSrc1" ]	SIProgramInfo	getComputePGMRSrc1	AMDGPU	GPU	LLVM	14,745	60	1	[]
[ "<s>", "void", "HexagonFrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "", "RS", ")", "const", "{", "auto", "&", "HRI", "=", "", "MF", ".", "getSubtarget", "<", "Hexa...	[ "This", "method", "determines", "which", "of", "the", "registers", "reported", "by", "TargetRegisterInfo", ":", ":getCalleeSavedRegs", "(", ")", "should", "actually", "get", "saved", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "8", "Hexagon::IntRegsRegClass", "1", "Hexagon::IntRegsRegClassID", "Hexagon::HvxQRRegClassID", "2", "0" ]	HexagonFrameLowering10	determineCalleeSaves	Hexagon	DSP	LLVM	14,746	326	1	[]
[ "<s>", "const", "char", "*", "CJGTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "(", "CJGISD", "::", "NodeType", ")", "Opcode", ")", "{", "case", "CJGISD", "::", "FIRST_NUMBER", ":", "break", ";", "...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "CJG", "CJG", "CJGISD::NodeType", "CJGISD::FIRST_NUMBER", "CJGISD::CMP", "\"CJGISD::CMP\"", "CJGISD::RET_FLAG", "\"CJGISD::RET_FLAG\"", "CJGISD::BR_CC", "\"CJGISD::BR_CC\"", "CJGISD::SELECT_CC", "\"CJGISD::SELECT_CC\"", "CJGISD::Wrapper", "\"CJGISD::Wrapper\"", "CJGISD::CALL", "\"CJGIS...	CJGISelLowering	getTargetNodeName	CJG	CPU	LLVM	14,747	82	1	[]
[ "<s>", "MachineBasicBlock", "", "TGSICFGStructurizer", "::", "clone", "(", "MachineBasicBlock", "", "MBB", ")", "{", "MachineFunction", "", "Func", "=", "MBB", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "", "NewMBB", "=", "Func", "->", "CreateM...	[ "Make", "a", "functionally", "equivalent", "copy", "of", "this", "MachineFunctionInfo", "in", "MF", "." ]	[ "TGSI", "TGSI" ]	TGSICFGStructurizer	clone	TGSI	Virtual ISA	LLVM	14,748	65	1	[]
[ "<s>", "AArch64TargetMachine", "::", "AArch64TargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "Co...	[ "Create", "an", "AArch64", "architecture", "model", "." ]	[ "AArch64", "AArch64", "AArch64" ]	AArch64TargetMachine88	AArch64TargetMachine	AArch64	CPU	LLVM	14,749	85	1	[]
[ "<s>", "void", "LoongArchFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "}", "</s>" ]	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "LoongArch", "LoongArch" ]	LoongArchFrameLowering	emitEpilogue	LoongArch	CPU	LLVM	14,750	16	1	[]
[ "<s>", "static", "bool", "c6x_scalar_mode_supported_p", "(", "scalar_mode", "mode", ")", "{", "if", "(", "ALL_FIXED_POINT_MODE_P", "(", "mode", ")", "&&", "GET_MODE_PRECISION", "(", "mode", ")", "<=", "2", "*", "BITS_PER_WORD", ")", "return", "true", ";", "ret...	[ "Implement", "TARGET_SCALAR_MODE_SUPPORTED_P", "." ]	[ "c6x", "2" ]	c6x	c6x_scalar_mode_supported_p	c6x	VLIW	GCC	14,751	34	1	[]
[ "<s>", "bool", "rs6000_must_pass_in_stack", "(", "const", "function_arg_info", "&", "arg", ")", "{", "if", "(", "DEFAULT_ABI", "==", "ABI_AIX", "\|\|", "DEFAULT_ABI", "==", "ABI_ELFv2", "\|\|", "TARGET_64BIT", ")", "return", "must_pass_in_stack_var_size", "(", "arg", ...	[ "Return", "true", "if", "TYPE", "must", "be", "passed", "on", "the", "stack", "and", "not", "in", "registers", "." ]	[ "rs6000" ]	rs6000-call	rs6000_must_pass_in_stack	rs6000	CPU	GCC	14,752	35	1	[]
[ "<s>", "static", "rtx", "function_arg_32", "(", "CUMULATIVE_ARGS", "*", "cum", ",", "machine_mode", "mode", ",", "machine_mode", "orig_mode", ",", "const_tree", "type", ",", "HOST_WIDE_INT", "bytes", ",", "HOST_WIDE_INT", "words", ")", "{", "bool", "error_p", "=...	[ "Define", "where", "to", "put", "the", "arguments", "to", "a", "function", ".", "Value", "is", "zero", "to", "push", "the", "argument", "on", "the", "stack", ",", "or", "a", "hard", "register", "in", "which", "to", "store", "the", "argument", ".", "MOD...	[ "i386", "8", "0", "1", "2", "1", "1", "0", "\"calling %qD with SSE calling convention without \"", "\"SSE/SSE2 enabled\"", "\"this is a GCC bug that can be worked around by adding \"", "\"attribute used to function called\"" ]	i386	function_arg_32	i386	CPU	GCC	14,753	449	1	[]
[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "RISCVInstrInfo", "::", "decomposeMachineOperandsTargetFlags", "(", "unsigned", "TF", ")", "const", "{", "const", "unsigned", "Mask", "=", "RISCVII", "::", "MO_DIRECT_FLAG_MASK", ";", "return", "...	[ "Decompose", "the", "machine", "operand", "'s", "target", "flags", "into", "two", "values", "-", "the", "direct", "target", "flag", "value", "and", "any", "of", "bit", "flags", "that", "are", "applied", "." ]	[ "RISCV", "RISCV", "RISCVII::MO_DIRECT_FLAG_MASK" ]	RISCVInstrInfo (2)	decomposeMachineOperandsTargetFlags	RISCV	CPU	LLVM	14,754	41	1	[]
[ "<s>", "static", "bool", "bfin_function_ok_for_sibcall", "(", "tree", "decl", "ATTRIBUTE_UNUSED", ",", "tree", "exp", "ATTRIBUTE_UNUSED", ")", "{", "e_funkind", "fkind", "=", "funkind", "(", "TREE_TYPE", "(", "current_function_decl", ")", ")", ";", "return", "fkin...	[ "Decide", "whether", "we", "can", "make", "a", "sibling", "call", "to", "a", "function", ".", "DECL", "is", "the", "declaration", "of", "the", "function", "being", "targeted", "by", "the", "call", "and", "EXP", "is", "the", "CALL_EXPR", "representing", "th...	[ "bfin" ]	bfin2	bfin_function_ok_for_sibcall	bfin	DSP	GCC	14,755	30	1	[]
[ "<s>", "unsigned", "getRsaSize", "(", ")", "const", "{", "return", "176", ";", "}", "</s>" ]	[ "Get", "the", "size", "of", "RSA", ",", "return", "address", ",", "and", "frame", "pointer", "as", "described", "in", "VEFrameLowering.cpp", "." ]	[ "VE", "176" ]	VESubtarget2	getRsaSize	VE	CPU	LLVM	14,756	10	1	[]
[ "<s>", "HOST_WIDE_INT", "alpha_vms_initial_elimination_offset", "(", "unsigned", "int", "from", ",", "unsigned", "int", "to", ")", "{", "HOST_WIDE_INT", "sa_size", "=", "alpha_sa_size", "(", ")", ";", "if", "(", "alpha_procedure_type", "==", "PT_NULL", ")", "retur...	[ "FROM", "is", "to", "be", "eliminated", "for", "TO", ".", "Return", "the", "offset", "so", "that", "TO+offset", "designates", "the", "same", "location", "as", "FROM", "." ]	[ "alpha", "0", "8", "0" ]	alpha4	alpha_vms_initial_elimination_offset	alpha	MPU	GCC	14,757	121	1	[]
[ "<s>", "PLTEntryBase", "", "X86PLT", "::", "create", "(", ")", "{", "if", "(", "LinkerConfig", "::", "DynObj", "==", "m_Config", ".", "codeGenType", "(", ")", ")", "return", "new", "X86_32DynPLT1", "(", "", "m_pSectionData", ")", ";", "else", "return", ...	[ "This", "creates", "an", "identified", "struct", "." ]	[ "X86", "X86", "X86", "X86" ]	X86PLT	create	X86	CPU	LLVM	14,758	38	1	[]
[ "<s>", "const", "MCExpr", "", "ARM64_MachoTargetObjectFile", "::", "getTTypeGlobalReference", "(", "const", "GlobalValue", "", "GV", ",", "unsigned", "Encoding", ",", "Mangler", "&", "Mang", ",", "const", "TargetMachine", "&", "TM", ",", "MachineModuleInfo", "*"...	[ "The", "mach-o", "version", "of", "this", "method", "defaults", "to", "returning", "a", "stub", "reference", "." ]	[ "ARM64", "ARM64" ]	ARM64TargetObjectFile	getTTypeGlobalReference	ARM64	CPU	LLVM	14,759	148	1	[]
[ "<s>", "const", "uint32_t", "*", "SHUXIRegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "return", "CC_Save_RegMask", ";", "}", "</s>" ]	[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]	[ "SHUXI", "SHUXI" ]	SHUXIRegisterInfo	getCallPreservedMask	SHUXI	CPU	LLVM	14,760	23	1	[]
[ "<s>", "static", "bool", "rs6000_emit_move_si_sf_subreg", "(", "rtx", "dest", ",", "rtx", "source", ",", "machine_mode", "mode", ")", "{", "if", "(", "TARGET_DIRECT_MOVE_64BIT", "&&", "!", "reload_completed", "&&", "(", "!", "SUBREG_P", "(", "dest", ")", "\|\|",...	[ "Helper", "function", "to", "change", "moves", "with", ":", "(", "SUBREG", ":", "SF", "(", "REG", ":", "SI", ")", ")", "and", "(", "SUBREG", ":", "SI", "(", "REG", ":", "SF", ")", ")", "into", "separate", "UNSPEC", "insns", ".", "In", "the", "Pow...	[ "rs6000" ]	rs6000	rs6000_emit_move_si_sf_subreg	rs6000	CPU	GCC	14,761	121	1	[]
[ "<s>", "bool", "AArch64FastISel", "::", "isTypeLegal", "(", "Type", "*", "Ty", ",", "MVT", "&", "VT", ")", "{", "EVT", "evt", "=", "TLI", ".", "getValueType", "(", "Ty", ",", "true", ")", ";", "if", "(", "evt", "==", "MVT", "::", "Other", "\|\|", "...	[ "Return", "true", "if", "this", "type", "is", "legal", "." ]	[ "AArch64", "AArch64", "MVT::Other", "MVT::f128" ]	AArch64FastISel1	isTypeLegal	AArch64	CPU	LLVM	14,762	72	1	[]
[ "<s>", "int", "ix86_register_move_cost", "(", "enum", "machine_mode", "mode", ",", "enum", "reg_class", "class1", ",", "enum", "reg_class", "class2", ")", "{", "if", "(", "ix86_secondary_memory_needed", "(", "class1", ",", "class2", ",", "mode", ",", "0", ")",...	[ "Return", "the", "cost", "of", "moving", "data", "from", "a", "register", "in", "class", "CLASS1", "to", "one", "in", "class", "CLASS2", ".", "It", "is", "not", "required", "that", "the", "cost", "always", "equal", "2", "when", "FROM", "is", "the", "sa...	[ "i386", "0", "1", "0", "1", "0", "1", "20", "20", "2" ]	i3863	ix86_register_move_cost	i386	CPU	GCC	14,763	202	1	[]
[ "<s>", "bool", "R600VectorRegMerger", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "TII", "=", "static_cast", "<", "const", "R600InstrInfo", "*", ">", "(", "Fn", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")",...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AMDGPU", "R600", "R600", "AMDGPU::REG_SEQUENCE", "R600_InstFlag::TEX_INST", "1", "SI", "0", "\"Trying to optimize \"", "SI", "\"Using common slots...\\n\"", "SI", "SI", "SI", "SI", "SI", "SI", "SI", "\"Using free slots...\\n\"", "SI", "SI", "SI", "SI", "SI", "SI", ...	R600OptimizeVectorRegisters21	runOnMachineFunction	AMDGPU	GPU	LLVM	14,764	404	1	[]
[ "<s>", "inline", "bool", "s390_restore_gpr_p", "(", "int", "regno", ")", "{", "return", "(", "cfun_frame_layout", ".", "first_restore_gpr", "!=", "-", "1", "&&", "regno", ">=", "cfun_frame_layout", ".", "first_restore_gpr", "&&", "regno", "<=", "cfun_frame_layout"...	[ "Return", "TRUE", "if", "GPR", "REGNO", "is", "supposed", "to", "be", "restored", "in", "the", "function", "epilogue", "." ]	[ "s390", "1" ]	s3901	s390_restore_gpr_p	s390	MPU	GCC	14,765	31	1	[]
[ "<s>", "static", "void", "ft32_option_override", "(", "void", ")", "{", "init_machine_status", "=", "ft32_init_machine_status", ";", "}", "</s>" ]	[ "The", "TARGET_OPTION_OVERRIDE", "worker", ".", "All", "this", "curently", "does", "is", "set", "init_machine_status", "." ]	[ "ft32" ]	ft32	ft32_option_override	ft32	MPU	GCC	14,766	12	1	[]
[ "<s>", "TypedPointerType", "", "TypedPointerType", "::", "get", "(", "Type", "", "EltTy", ",", "unsigned", "AddressSpace", ")", "{", "assert", "(", "EltTy", "&&", "\"Can't get a pointer to <null> type!\"", ")", ";", "assert", "(", "isValidElementType", "(", "Elt...	[ "Get", "the", "generated", "Value", "for", "a", "given", "VPValue", "and", "given", "Part", "and", "Lane", "." ]	[ "DirectX", "\"Can't get a pointer to <null> type!\"", "\"Invalid type for pointer element!\"", "\"Unexpected target data type\"", "0" ]	DXILPointerType	get	DirectX	Virtual ISA	LLVM	14,767	172	1	[]
[ "<s>", "const", "InstrItineraryData", "*", "getInstrItineraryData", "(", ")", "const", "{", "return", "Subtarget", ".", "getInstrItineraryData", "(", ")", ";", "}", "</s>" ]	[ "getInstrItineraryData", "-", "Returns", "instruction", "itinerary", "data", "for", "the", "target", "or", "specific", "subtarget", "." ]	[ "Patmos" ]	PatmosTargetMachine1	getInstrItineraryData	Patmos	VLIW	LLVM	14,768	16	1	[]
[ "<s>", "static", "void", "push_csky_minipool_fix", "(", "rtx_insn", "", "insn", ",", "HOST_WIDE_INT", "address", ",", "rtx", "", "loc", ",", "machine_mode", "mode", ",", "rtx", "value", ")", "{", ":", "CSKY_LRW16_RANGE", ")", "(", "GET_MODE_SIZE", "(", "("...	[ "Record", "INSN", ",", "which", "will", "need", "fixing", "up", "to", "load", "a", "value", "from", "the", "minipool", ".", "ADDRESS", "is", "the", "offset", "of", "the", "insn", "since", "the", "start", "of", "the", "function", ";", "LOC", "is", "a", ...	[ "csky", "4", "4", "0", "\";; %smode fixup for i%d; addr %lu, range (%ld,%ld): \"", "1", "\"\\n\"" ]	csky	push_csky_minipool_fix	csky	CPU	GCC	14,769	222	1	[]
[ "<s>", "void", "validate_condition_mode", "(", "enum", "rtx_code", "code", ",", "machine_mode", "mode", ")", "{", "gcc_assert", "(", "(", "GET_RTX_CLASS", "(", "code", ")", "==", "RTX_COMPARE", "\|\|", "GET_RTX_CLASS", "(", "code", ")", "==", "RTX_COMM_COMPARE", ...	[ "A", "validation", "routine", ":", "say", "whether", "CODE", ",", "a", "condition", "code", ",", "and", "MODE", "match", ".", "The", "other", "alternatives", "either", "do", "n't", "make", "sense", "or", "should", "never", "be", "generated", "." ]	[ "rs6000" ]	rs6000	validate_condition_mode	rs6000	CPU	GCC	14,770	144	1	[]
[ "<s>", "bool", "OpenRISCPassConfig", "::", "addInstSelector", "(", ")", "{", "PM", ".", "add", "(", "createOpenRISCISelDag", "(", "getOpenRISCTargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]	[ "OpenRISC", "OpenRISC", "OpenRISC", "OpenRISC" ]	OpenRISCTargetMachine	addInstSelector	OpenRISC	CPU	LLVM	14,771	27	1	[]
[ "<s>", "static", "void", "ix86_add_cfa_restore_note", "(", "rtx_insn", "*", "insn", ",", "rtx", "reg", ",", "HOST_WIDE_INT", "cfa_offset", ")", "{", "if", "(", "!", "crtl", "->", "shrink_wrapped", "&&", "cfa_offset", "<=", "cfun", "->", "machine", "->", "fs"...	[ "Add", "a", "REG_CFA_RESTORE", "REG", "note", "to", "INSN", "or", "queue", "them", "until", "next", "stack", "manipulation", "insn", ".", "The", "value", "is", "on", "the", "stack", "at", "CFA", "-", "CFA_OFFSET", ".", "Do", "n't", "add", "the", "note", ...	[ "i386", "1" ]	i386	ix86_add_cfa_restore_note	i386	CPU	GCC	14,772	69	1	[]
[ "<s>", "StringRef", "SIRegisterInfo", "::", "getRegAsmName", "(", "unsigned", "Reg", ")", "const", "{", "const", "TargetRegisterClass", "", "RC", "=", "getMinimalPhysRegClass", "(", "Reg", ")", ";", "unsigned", "Size", "=", "getRegSizeInBits", "(", "", "RC", ...	[ "Return", "the", "assembly", "name", "for", "Reg", "." ]	[ "AMDGPU", "SI", "AMDGPU::NoRegAltName", "32", "AMDGPU::Reg32", "64", "AMDGPU::Reg64", "96", "AMDGPU::Reg96", "128", "AMDGPU::Reg128", "160", "AMDGPU::Reg160", "256", "AMDGPU::Reg256", "512", "AMDGPU::Reg512", "1024", "AMDGPU::Reg1024", "AMDGPU" ]	SIRegisterInfo97	getRegAsmName	AMDGPU	GPU	LLVM	14,773	141	1	[]
[ "<s>", "InstructionCost", "AArch64TTIImpl", "::", "getMinMaxReductionCost", "(", "VectorType", "", "Ty", ",", "VectorType", "", "CondTy", ",", "bool", "IsUnsigned", ",", "TTI", "::", "TargetCostKind", "CostKind", ")", "{", "std", "::", "pair", "<", "Instructio...	[ "Try", "to", "calculate", "op", "costs", "for", "min/max", "reduction", "operations", "." ]	[ "AArch64", "AArch64", "MVT::f16", "\"Both vector needs to be equally scalable\"", "0", "1", "Intrinsic::maxnum", "Intrinsic::umin", "Intrinsic::smin", "1", "2" ]	AArch64TargetTransformInfo	getMinMaxReductionCost	AArch64	CPU	LLVM	14,774	196	1	[]
[ "<s>", "const", "RegisterBankInfo", "::", "InstructionMapping", "&", "X86RegisterBankInfo", "::", "getInstrMapping", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "const", "MachineFunction", "&", "MF", "=", "*", "MI", ".", "getParent", "(", ")", ...	[ "Get", "the", "mapping", "of", "the", "different", "operands", "of", "MI", "on", "the", "register", "bank", "." ]	[ "X86", "X86", "4", "8", "1" ]	X86RegisterBankInfo17	getInstrMapping	X86	CPU	LLVM	14,775	220	1	[]
[ "<s>", "static", "void", "nds32_setup_incoming_varargs", "(", "cumulative_args_t", "ca", ",", "const", "function_arg_info", "&", "arg", ",", "int", "*", "pretend_args_size", ",", "int", "second_time", "ATTRIBUTE_UNUSED", ")", "{", "unsigned", "int", "total_args_regs",...	[ "Implementing", "the", "Varargs", "Macros", "." ]	[ "nds32" ]	nds321	nds32_setup_incoming_varargs	nds32	CPU	GCC	14,776	120	1	[]
[ "<s>", "bool", "AMDGPUCallLowering", "::", "lowerReturn", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Value", "*", "Val", ",", "unsigned", "VReg", ")", "const", "{", "return", "true", ";", "}", "</s>" ]	[ "This", "hook", "behaves", "as", "the", "extended", "lowerReturn", "function", ",", "but", "for", "targets", "that", "do", "not", "support", "swifterror", "value", "promotion", "." ]	[ "AMDGPU", "AMDGPU" ]	AMDGPUCallLowering18	lowerReturn	AMDGPU	GPU	LLVM	14,777	23	1	[]
[ "<s>", "static", "void", "aarch64_emit_sve_ptrue_op", "(", "rtx", "target", ",", "rtx", "ptrue", ",", "rtx", "op", ")", "{", "rtx", "unspec", "=", "gen_rtx_UNSPEC", "(", "GET_MODE", "(", "target", ")", ",", "gen_rtvec", "(", "2", ",", "ptrue", ",", "op",...	[ "Use", "predicated", "SVE", "instructions", "to", "implement", "the", "equivalent", "of", ":", "(", "set", "TARGET", "OP", ")", "given", "that", "PTRUE", "is", "an", "all-true", "predicate", "of", "the", "appropriate", "mode", "." ]	[ "aarch64", "2" ]	aarch646	aarch64_emit_sve_ptrue_op	aarch64	CPU	GCC	14,778	60	1	[]
[ "<s>", "virtual", "MVT", "getShiftAmountTy", "(", "EVT", "LHSTy", ")", "const", "{", "return", "MVT", "::", "i16", ";", "}", "</s>" ]	[ "Returns", "the", "type", "for", "the", "shift", "amount", "of", "a", "shift", "opcode", "." ]	[ "Dcpu16", "MVT::i16" ]	Dcpu16ISelLowering	getShiftAmountTy	Dcpu16	CPU	LLVM	14,779	15	1	[]
[ "<s>", "bool", "RISCVFrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegis...	[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...	[ "RISCV", "RISCV", "0", "RISCV::ra", "RISCV::ra_64" ]	RISCVFrameLowering (2)1	spillCalleeSavedRegisters	RISCV	CPU	LLVM	14,780	193	1	[]
[ "<s>", "void", "StackFixup", "::", "optimize", "(", "bool", "IsCommutative", ")", "{", "if", "(", "Changes", ".", "empty", "(", ")", ")", "return", ";", "optimizeEqualXchgs", "(", ")", ";", "if", "(", "IsCommutative", ")", "{", "if", "(", "Changes", "....	[ "Apply", "VPlan-to-VPlan", "optimizations", "to", "Plan", ",", "including", "induction", "recipe", "optimizations", ",", "dead", "recipe", "removal", ",", "replicate", "region", "optimizations", "and", "block", "merging", "." ]	[ "TVM", "1u", "0", "1u", "2u", "0", "0", "1", "1u" ]	TVMStackFixup	optimize	TVM	Virtual ISA	LLVM	14,781	175	1	[]
[ "<s>", "void", "AMDGPUTargetLowering", "::", "AnalyzeFormalArguments", "(", "CCState", "&", "State", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ")", "const", "{", "State", ".", "AnalyzeFormalArguments", "(", "Ins", ",", "CC...	[ "AnalyzeFormalArguments", "-", "Analyze", "an", "array", "of", "argument", "values", ",", "incorporating", "info", "about", "the", "formals", "into", "this", "state", "." ]	[ "AMDGPU", "AMDGPU", "ISD::InputArg", "AMDGPU" ]	AMDGPUISelLowering (2)	AnalyzeFormalArguments	AMDGPU	GPU	LLVM	14,782	31	1	[]
[ "<s>", "static", "void", "init_softstack_frame", "(", "FILE", "*", "file", ",", "unsigned", "alignment", ",", "HOST_WIDE_INT", "size", ")", "{", "unsigned", "keep_align", "=", "BIGGEST_ALIGNMENT", "/", "BITS_PER_UNIT", ";", "size", "=", "ROUND_UP", "(", "size", ...	[ "Emit", "soft", "stack", "frame", "setup", "sequence", "." ]	[ "nvptx", "\"\\t.reg.u%d %s;\\n\"", "\"\\t.reg.u%d %s;\\n\"", "\"\\t.reg.u%d %s;\\n\"", "\"\\t.reg.u%d %s;\\n\"", "\"\\t{\\n\"", "\"\\t\\t.reg.u32 %%fstmp0;\\n\"", "\"\\t\\t.reg.u%d %%fstmp1;\\n\"", "\"\\t\\t.reg.u%d %%fstmp2;\\n\"", "\"\\t\\tmov.u32 %%fstmp0, %%tid.y;\\n\"", "\"\\t\\tmul%s.u32 %...	nvptx	init_softstack_frame	nvptx	GPU	GCC	14,783	322	1	[]
[ "<s>", "static", "machine_mode", "ix86_split_reduction", "(", "machine_mode", "mode", ")", "{", "switch", "(", "mode", ")", "{", "case", "E_V8DImode", ":", "case", "E_V4DImode", ":", "return", "V2DImode", ";", "case", "E_V16SImode", ":", "case", "E_V8SImode", ...	[ "All", "CPUs", "prefer", "to", "avoid", "cross-lane", "operations", "so", "perform", "reductions", "upper", "against", "lower", "halves", "up", "to", "SSE", "reg", "size", "." ]	[ "i386" ]	i3867	ix86_split_reduction	i386	CPU	GCC	14,784	74	1	[]
[ "<s>", "void", "LC2200InstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "printInstruction", "(", "MI", ",", "O", ")", ";", "...	[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]	[ "LC2200", "LC2200" ]	LC2200InstPrinter	printInst	LC2200	CPU	LLVM	14,785	38	1	[]
[ "<s>", "const", "MCFixupKindInfo", "&", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "const", "static", "MCFixupKindInfo", "InfosBE", "[", "PPC", "::", "NumTargetFixupKinds", "]", "=", "{", "{", "\"fixup_ppc_br24\"", ",", "6", ",", "24", ...	[ "Get", "information", "on", "a", "fixup", "kind", "." ]	[ "PowerPC", "PPC::NumTargetFixupKinds", "\"fixup_ppc_br24\"", "6", "24", "\"fixup_ppc_brcond14\"", "16", "14", "\"fixup_ppc_br24abs\"", "6", "24", "0", "\"fixup_ppc_brcond14abs\"", "16", "14", "0", "\"fixup_ppc_half16\"", "0", "16", "0", "\"fixup_ppc_half16ds\"", "0", "14"...	PPCAsmBackend33	getFixupKindInfo	PowerPC	CPU	LLVM	14,786	227	1	[]
[ "<s>", "void", "LanaiFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "const", "Lana...	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "Lanai", "Lanai", "Lanai", "Lanai", "Lanai::ADD_I_LO", "Lanai::SP", "Lanai::FP", "0", "Lanai::LDW_RI", "Lanai::FP", "Lanai::FP", "8" ]	LanaiFrameLowering	emitEpilogue	Lanai	CPU	LLVM	14,787	131	1	[]
[ "<s>", "bool", "xtensa_simm8", "(", "HOST_WIDE_INT", "v", ")", "{", "return", "IN_RANGE", "(", "v", ",", "-", "128", ",", "127", ")", ";", "}", "</s>" ]	[ "Functions", "to", "test", "Xtensa", "immediate", "operand", "validity", "." ]	[ "xtensa", "128", "127" ]	xtensa1	xtensa_simm8	xtensa	MPU	GCC	14,788	19	1	[]
[ "<s>", "bool", "HexagonTargetLowering", "::", "mayBeEmittedAsTailCall", "(", "CallInst", "*", "CI", ")", "const", "{", "auto", "Attr", "=", "CI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getFnAttribute", "(", "\"disable-tail-calls\"", "...	[ "Return", "true", "if", "the", "target", "may", "be", "able", "emit", "the", "call", "instruction", "as", "a", "tail", "call", "." ]	[ "Hexagon", "Hexagon", "\"disable-tail-calls\"", "\"true\"" ]	HexagonISelLowering (2)	mayBeEmittedAsTailCall	Hexagon	DSP	LLVM	14,789	53	1	[]
[ "<s>", "int", "AArch64TargetLowering", "::", "getScalingFactorCost", "(", "const", "DataLayout", "&", "DL", ",", "const", "AddrMode", "&", "AM", ",", "Type", "*", "Ty", ",", "unsigned", "AS", ")", "const", "{", "if", "(", "isLegalAddressingMode", "(", "DL", ...	[ "Return", "the", "cost", "of", "the", "scaling", "factor", "used", "in", "the", "addressing", "mode", "represented", "by", "AM", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]	[ "AArch64", "AArch64", "0", "1", "1" ]	AArch64ISelLowering (2)	getScalingFactorCost	AArch64	CPU	LLVM	14,790	55	1	[]
[ "<s>", "static", "void", "rs6000_xcoff_asm_init_sections", "(", "void", ")", "{", "read_only_data_section", "=", "get_unnamed_section", "(", "0", ",", "rs6000_xcoff_output_readonly_section_asm_op", ",", "&", "xcoff_read_only_section_name", ")", ";", "private_data_section", ...	[ "Implement", "TARGET_ASM_INIT_SECTIONS", "." ]	[ "rs6000", "0", "0", "0" ]	rs60004	rs6000_xcoff_asm_init_sections	rs6000	CPU	GCC	14,791	87	1	[]
[ "<s>", "bool", "writeNopData", "(", "uint64_t", "Count", ",", "MCObjectWriter", "*", "OW", ")", "const", "{", "if", "(", "Count", "%", "4", ")", "return", "false", ";", "uint64_t", "NumNops", "=", "Count", "/", "4", ";", "for", "(", "uint64_t", "i", ...	[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]	[ "Mips", "4", "4", "0", "0" ]	MipsAsmBackend11	writeNopData	Mips	CPU	LLVM	14,792	53	1	[]
[ "<s>", "MCOperand", "RISCVMCInstLower", "::", "lowerOperand", "(", "const", "MachineOperand", "&", "MO", ")", "const", "{", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"unknown operand type\"", ")", ";", ...	[ "Wrapper", "for", "MCInstLowering.lowerOperand", "(", ")", "for", "the", "tblgen'erated", "pseudo", "lowering", "." ]	[ "RISCV", "RISCV", "\"unknown operand type\"", "0", "0" ]	RISCVMCInstLower (2)1	lowerOperand	RISCV	CPU	LLVM	14,793	252	1	[]
[ "<s>", "bool", "MipsAsmPrinter", "::", "doInitialization", "(", "Module", "&", "M", ")", "{", "O", "<<", "\"\\t.section .mdebug.\"", "<<", "emitCurrentABIString", "(", ")", "<<", "'\\n'", ";", "if", "(", "Subtarget", "->", "isABI_EABI", "(", ")", ")", "O", ...	[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]	[ "Mips", "Mips", "\"\\t.section .mdebug.\"", "\"\\t.section .gcc_compiled_long\"", "\"32\"", "\"64\"", "\"\\t.previous\"" ]	MipsAsmPrinter31	doInitialization	Mips	CPU	LLVM	14,794	61	1	[]
[ "<s>", "virtual", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "PTX" ]	PTXRegAlloc	getAnalysisUsage	PTX	GPU	LLVM	14,795	24	1	[]
[ "<s>", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "SystemZSelectionDAGInfo", "::", "EmitTargetCodeForMemchr", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "DL", ",", "SDValue", "Chain", ",", "SDValue", "Src", ",", "SDValue", "C...	[ "Emit", "target-specific", "code", "that", "performs", "a", "memchr", ",", "in", "cases", "where", "that", "is", "faster", "than", "a", "libcall", "." ]	[ "SystemZ", "SystemZ", "MVT::Other", "MVT::Glue", "MVT::i32", "ISD::AND", "MVT::i32", "255", "MVT::i32", "ISD::ADD", "SystemZISD::SEARCH_STRING", "1", "2", "0", "SystemZ::CCMASK_SRST", "MVT::i32", "SystemZ::CCMASK_SRST_FOUND", "MVT::i32", "MVT::Glue", "SystemZISD::SELECT_CCMASK"...	SystemZSelectionDAGInfo20	EmitTargetCodeForMemchr	SystemZ	CPU	LLVM	14,796	281	1	[]
[ "<s>", "static", "unsigned", "spu_add_stmt_cost", "(", "void", "", "data", ",", "int", "count", ",", "enum", "vect_cost_for_stmt", "kind", ",", "struct", "_stmt_vec_info", "", "stmt_info", ",", "int", "misalign", ",", "enum", "vect_cost_model_location", "where",...	[ "Implement", "targetm.vectorize.add_stmt_cost", "." ]	[ "spu", "0", "50" ]	spu	spu_add_stmt_cost	spu	MPU	GCC	14,797	112	1	[]
[ "<s>", "void", "WebAssemblyInstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "OS", ",", "unsigned", "RegNo", ")", "const", "{", "assert", "(", "RegNo", "!=", "WebAssemblyFunctionInfo", "::", "UnusedReg", ")", ";", "OS", "<<", "\"(get_local \"", "<<", ...	[ "Print", "the", "assembler", "register", "name", "." ]	[ "WebAssembly", "WebAssembly", "WebAssembly", "\"(get_local \"", "\")\"" ]	WebAssemblyInstPrinter27	printRegName	WebAssembly	Virtual ISA	LLVM	14,798	32	1	[]
[ "<s>", "EVT", "SITargetLowering", "::", "getSetCCResultType", "(", "LLVMContext", "&", ",", "EVT", "VT", ")", "const", "{", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "{", "return", "MVT", "::", "i1", ";", "}", "return", "MVT", "::", "getV...	[ "Return", "the", "value", "type", "to", "use", "for", "ISD", ":", ":SETCC", "." ]	[ "R600", "SI", "MVT::i1", "MVT::getVectorVT", "MVT::i1" ]	SIISelLowering102	getSetCCResultType	R600	GPU	LLVM	14,799	46	1	[]

[ "<s>", "bool", "AArch64ConditionalCompares", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"********** AArch64 Conditional Compares **********\\n\"", "<<", "\"********** Function: \"", "<<", "MF", ".", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AArch64", "AArch64", "\"********** AArch64 Conditional Compares **********\\n\"", "\"********** Function: \"" ]

AArch64ConditionalCompares5

runOnMachineFunction

AArch64

CPU

LLVM

14,700

187

1

[]

[ "<s>", "void", "print", "(", "DiagnosticPrinter", "&", "DP", ")", "const", "override", "{", "DP", "<<", "\"unsupported \"", "<<", "getDescription", "(", ")", "<<", "\" in \"", "<<", "Fn", ".", "getName", "(", ")", ";", "}", "</s>" ]

[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]

[ "R600", "\"unsupported \"", "\" in \"" ]

AMDGPUISelLowering100

print

R600

GPU

LLVM

14,701

27

1

[]

[ "<s>", "static", "void", "avr_option_override", "(", "void", ")", "{", "flag_delete_null_pointer_checks", "=", "0", ";", "if", "(", "avr_strict_X", ")", "flag_caller_saves", "=", "0", ";", "maybe_set_param_value", "(", "PARAM_ALLOW_STORE_DATA_RACES", ",", "1", ",", ...

[ "Implement", "`", "TARGET_OPTION_OVERRIDE", "'", "." ]

[ "avr", "0", "0", "1", "0", "1", "\"-fpic is not supported\"", "2", "\"-fPIC is not supported\"", "1", "\"-fpie is not supported\"", "2", "\"-fPIE is not supported\"", "0x3F", "0x3B", "0x3A", "0x39", "0x38", "0x3C", "0x34", "0x3D", "1" ]

avr5

avr_option_override

avr

MPU

GCC

14,702

213

1

[]

[ "<s>", "void", "emit_symbolic_move", "(", "rtx", "*", "operands", ")", "{", "rtx", "temp", "=", "!", "can_create_pseudo_p", "(", ")", "?", "operands", "[", "0", "]", ":", "gen_reg_rtx", "(", "Pmode", ")", ";", "if", "(", "GET_CODE", "(", "operands", "[...

[ "Emit", "insns", "to", "move", "operands", "[", "1", "]", "into", "operands", "[", "0", "]", "." ]

[ "s390", "0", "0", "1", "1", "1", "1", "1", "1", "1" ]

s390

emit_symbolic_move

s390

MPU

GCC

14,703

100

1

[]

[ "<s>", "bool", "AVRFrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "MutableArrayRef", "<", "CalleeSavedInfo", ">", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI", ...

[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...

[ "AVR", "AVR", "AVR", "AVR", "8", "\"Invalid register size\"", "AVR::POPRd" ]

AVRFrameLowering (2)

restoreCalleeSavedRegisters

AVR

MPU

LLVM

14,704

152

1

[]

[ "<s>", "static", "rtx", "nios2_legitimize_address", "(", "rtx", "x", ",", "rtx", "oldx", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "CONSTANT_P", "(", "x", ")", ")", "return", "nios2_legitimize_constant_address", "(",...

[ "Implement", "TARGET_LEGITIMIZE_ADDRESS", "." ]

[ "nios2", "0", "1", "0", "1", "1", "0", "0", "0", "0" ]

nios22

nios2_legitimize_address

nios2

MPU

GCC

14,705

175

1

[]

[ "<s>", "MVT", "RISCVTargetLowering", "::", "getRegisterTypeForCallingConv", "(", "LLVMContext", "&", "Context", ",", "CallingConv", "::", "ID", "CC", ",", "EVT", "VT", ")", "const", "{", "if", "(", "VT", "==", "MVT", "::", "f16", "&&", "Subtarget", ".", "h...

[ "Certain", "combinations", "of", "ABIs", ",", "Targets", "and", "features", "require", "that", "types", "are", "legal", "for", "some", "operations", "and", "not", "for", "other", "operations", "." ]

[ "RISCV", "RISCV", "MVT::f16", "MVT::f32" ]

RISCVISelLowering18

getRegisterTypeForCallingConv

RISCV

CPU

LLVM

14,706

58

1

[]

[ "<s>", "bool", "RISCVTargetLowering", "::", "isEligibleForTailCallOptimization", "(", "CCState", "&", "CCInfo", ",", "CallLoweringInfo", "&", "CLI", ",", "MachineFunction", "&", "MF", ",", "const", "SmallVector", "<", "CCValAssign", ",", "16", ">", "&", "ArgLocs",...

[ "Returns", "true", "if", "the", "call", "can", "be", "lowered", "as", "a", "tail", "call", "." ]

[ "RISCV", "RISCV", "16", "\"disable-tail-calls\"", "\"true\"", "\"interrupt\"", "0", "0", "RISCV" ]

RISCVISelLowering14

isEligibleForTailCallOptimization

RISCV

CPU

LLVM

14,707

302

1

[]

[ "<s>", "void", "print", "(", ")", "{", "if", "(", "numSymbols", "==", "0", ")", "{", "for", "(", "unsigned", "i", "=", "0", ";", "i", "<", "size", ";", "i", "++", ")", "{", "if", "(", "i", ")", "O", "<<", "\", \"", ";", "O", "<<", "(", "u...

[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]

[ "NVPTX", "0", "0", "\", \"", "0", "0", "4", "8", "0", "\", \"", "0", "\"generic(\"", "\")\"", "\"symbol type unknown\"", "1", "4" ]

NVPTXAsmPrinter11

print

NVPTX

GPU

LLVM

14,708

339

1

[]

[ "<s>", "void", "SparcFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{", "SparcMachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "SparcMachineFunctionInfo", ">", "(", ")", ";", "MachineBasicBlock", "&", ...

[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]

[ "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "SP::SAVEri", "SP::SAVErr", "0", "SP::ADDri", "SP::ADDrr", "Sparc", "SP", "SP::I6", "SP::I7", "SP::O7" ]

SparcFrameLowering45

emitPrologue

Sparc

CPU

LLVM

14,709

378

1

[]

[ "<s>", "bool", "X86FrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "MachineModuleInfo", "&", "MMI", "=", "MF", "....

[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]

[ "X86", "X86", "X86" ]

X86FrameLowering115

hasFP

X86

CPU

LLVM

14,710

116

1

[]

[ "<s>", "static", "inline", "bool", "save_reg_p", "(", "int", "r", ")", "{", "return", "!", "call_used_regs", "[", "r", "]", "&&", "df_regs_ever_live_p", "(", "r", ")", ";", "}", "</s>" ]

[ "Determine", "whether", "the", "REG", "is", "really", "used", "." ]

[ "rs6000" ]

rs60004

save_reg_p

rs6000

CPU

GCC

14,711

22

1

[]

[ "<s>", "PPCSubtarget", "::", "PPCSubtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "bool", "is64Bit", ")", ":", "PPCGenSubtargetInfo", "(", ...

[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]

[ "PowerPC", "PPC", "PPC", "PPC", "16", "PPC::DIR_NONE", "PPC", "\"generic\"", "\"generic\"", "\"+64bit,\"", "\"+64bit\"" ]

PPCSubtarget34

PPCSubtarget

PowerPC

CPU

LLVM

14,712

235

1

[]

[ "<s>", "void", "AVRMCInstLower", "::", "lowerInstruction", "(", "const", "MachineInstr", "&", "MI", ",", "MCInst", "&", "OutMI", ")", "const", "{", "OutMI", ".", "setOpcode", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "for", "(", "MachineOperand", ...

[ "Lowers", "a", "MachineInstr", "into", "a", "MCInst", "." ]

[ "AVR", "AVR", "\"unknown operand type\"" ]

AVRMCInstLower3

lowerInstruction

AVR

MPU

LLVM

14,713

289

1

[]

[ "<s>", "bool", "MipsRegisterInfo", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "return", "NoFramePointerElim", "||", "MFI", "->", "hasVa...

[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]

[ "Mips", "Mips" ]

MipsRegisterInfo18

hasFP

Mips

CPU

LLVM

14,714

33

1

[]

[ "<s>", "virtual", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "X86TargetMachine", "*", "TM", "=", "static_cast", "<", "const", "X86TargetMachine", "*", ">", "(", "&", "MF", ".", "getTarget", "(", ")", ")", ";", "as...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "X86", "X86", "X86", "X86", "\"X86-64 PIC uses RIP relative addressing\"", "X86", "X86", "X86", "X86", "0", "X86", "X86", "X86::GR32RegisterClass", "X86::MOVPC32r", "0", "X86", "X86::ADD32ri", "\"_GLOBAL_OFFSET_TABLE_\"", "X86II::MO_GOT_ABSOLUTE_ADDRESS" ]

X86InstrInfo12

runOnMachineFunction

X86

CPU

LLVM

14,715

260

1

[]

[ "<s>", "TargetTransformInfo", "WebAssemblyTargetMachine", "::", "getTargetTransformInfo", "(", "const", "Function", "&", "F", ")", "const", "{", "return", "TargetTransformInfo", "(", "WebAssemblyTTIImpl", "(", "this", ",", "F", ")", ")", ";", "}", "</s>" ]

[ "Get", "a", "TargetTransformInfo", "implementation", "for", "the", "target", "." ]

[ "WebAssembly", "WebAssembly", "WebAssembly" ]

WebAssemblyTargetMachine21

getTargetTransformInfo

WebAssembly

Virtual ISA

LLVM

14,716

24

1

[]

[ "<s>", "void", "ARMCodeEmitter", "::", "emitInstruction", "(", "const", "MachineInstr", "&", "MI", ")", "{", "DEBUG", "(", "errs", "(", ")", "<<", "\"JIT: \"", "<<", "(", "void", "*", ")", "MCE", ".", "getCurrentPCValue", "(", ")", "<<", "\":\\t\"", "<<"...

[ "Targets", "should", "implement", "this", "to", "emit", "instructions", "." ]

[ "ARM", "ARM", "\"JIT: \"", "\":\\t\"", "ARMII::FormMask", "\"Unhandled instruction encoding format!\"", "ARMII::MiscFrm", "ARM::LEApcrelJT", "\"Unhandled instruction encoding!\"", "ARMII::Pseudo", "ARMII::DPFrm", "ARMII::DPSoRegFrm", "ARMII::LdFrm", "ARMII::StFrm", "ARMII::LdMiscFrm", ...

ARMCodeEmitter26

emitInstruction

ARM

CPU

LLVM

14,717

421

1

[]

[ "<s>", "static", "rtx", "arm_function_arg", "(", "cumulative_args_t", "pcum_v", ",", "const", "function_arg_info", "&", "arg", ")", "{", "CUMULATIVE_ARGS", "*", "pcum", "=", "get_cumulative_args", "(", "pcum_v", ")", ";", "int", "nregs", ";", "if", "(", "arg",...

[ "Determine", "where", "to", "put", "an", "argument", "to", "a", "function", ".", "Value", "is", "zero", "to", "push", "the", "argument", "on", "the", "stack", ",", "or", "a", "hard", "register", "in", "which", "to", "store", "the", "argument", ".", "MO...

[ "arm", "1", "9", "1", "0", "\"parameter passing for argument of type \"", "\"%qT changed in GCC 7.1\"", "0", "1", "\"parameter passing for argument of type \"", "\"%qT changed in GCC 9.1\"", "1" ]

arm

arm_function_arg

arm

CPU

GCC

14,718

262

1

[]

[ "<s>", "void", "BPFDAGToDAGISel", "::", "PreprocessISelDAG", "(", ")", "{", "for", "(", "SelectionDAG", "::", "allnodes_iterator", "I", "=", "CurDAG", "->", "allnodes_begin", "(", ")", ",", "E", "=", "CurDAG", "->", "allnodes_end", "(", ")", ";", "I", "!="...

[ "PreprocessISelDAG", "-", "This", "hook", "allows", "targets", "to", "hack", "on", "the", "graph", "before", "instruction", "selection", "starts", "." ]

[ "BPF", "BPF", "ISD::LOAD", "ISD::CopyToReg", "ISD::AND" ]

BPFISelDAGToDAG22

PreprocessISelDAG

BPF

Virtual ISA

LLVM

14,719

99

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "RISCV_EXPAND_ATOMIC_PSEUDO_NAME", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "RISCV", "RISCV" ]

RISCVExpandAtomicPseudoInsts

getPassName

RISCV

CPU

LLVM

14,720

11

1

[]

[ "<s>", "static", "int", "frv_compare_insns", "(", "const", "void", "*", "first", ",", "const", "void", "*", "second", ")", "{", "rtx_insn", "*", "const", "*", "insn1", "=", "(", "rtx_insn", "*", "const", "*", ")", "first", ";", "rtx_insn", "*", "const"...

[ "Compare", "two", "instructions", "by", "their", "frv_insn_unit", "." ]

[ "frv" ]

frv

frv_compare_insns

frv

VLIW

GCC

14,721

57

1

[]

[ "<s>", "static", "void", "aarch64_output_mi_thunk", "(", "FILE", "*", "file", ",", "tree", "thunk", "ATTRIBUTE_UNUSED", ",", "HOST_WIDE_INT", "delta", ",", "HOST_WIDE_INT", "vcall_offset", ",", "tree", "function", ")", "{", "int", "this_regno", "=", "R0_REGNUM", ...

[ "Output", "code", "to", "add", "DELTA", "to", "the", "first", "argument", ",", "and", "then", "jump", "to", "FUNCTION", ".", "Used", "for", "C++", "multiple", "inheritance", "." ]

[ "aarch64", "1", "0", "1", "0", "0", "256", "256", "256", "4096", "1", "0", "1", "1", "1", "0" ]

aarch64

aarch64_output_mi_thunk

aarch64

CPU

GCC

14,722

471

1

[]

[ "<s>", "bool", "AArch64CallLowering", "::", "lowerFormalArguments", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Function", "::", "ArgumentListType", "&", "Args", ",", "const", "SmallVectorImpl", "<", "unsigned", ">", "&", "VRegs", ")", "const", "{",...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "VRegs", ",", "for", "GlobalISel", "." ]

[ "AArch64", "AArch64", "16", "AArch64", "AArch64", "0", "MVT::getVT", "ISD::ArgFlagsTy", "\"Call operand has unhandled type\"", "\"We have a different number of location and args?!\"", "0", "\"Not yet implemented\"", "\"Unknown loc info!\"", "0", "\"Not yet implemented\"" ]

AArch64CallLowering43

lowerFormalArguments

AArch64

CPU

LLVM

14,723

357

1

[]

[ "<s>", "StackOffset", "RISCVFrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "Register", "&", "FrameReg", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo"...

[ "getFrameIndexReference", "-", "This", "method", "should", "return", "the", "base", "register", "and", "offset", "used", "to", "reference", "a", "frame", "index", "location", "." ]

[ "RI5CY", "RISCV", "RISCV", "0", "1", "0", "1", "RISCV::X2", "RISCVABI::getBPReg", "RISCV::X2", "0", "0", "0" ]

RISCVFrameLowering

getFrameIndexReference

RI5CY

CPU

LLVM

14,724

326

1

[]

[ "<s>", "static", "tree", "associated_type", "(", "tree", "decl", ")", "{", "return", "(", "DECL_CONTEXT", "(", "decl", ")", "&&", "TYPE_P", "(", "DECL_CONTEXT", "(", "decl", ")", ")", ")", "?", "DECL_CONTEXT", "(", "decl", ")", ":", "NULL_TREE", ";", "...

[ "Return", "the", "type", "that", "we", "should", "use", "to", "determine", "if", "DECL", "is", "imported", "or", "exported", "." ]

[ "i386" ]

winnt3

associated_type

i386

CPU

GCC

14,725

32

1

[]

[ "<s>", "void", "AMDGPUInstructionSelector", "::", "setupMF", "(", "MachineFunction", "&", "MF", ",", "GISelKnownBits", "*", "KB", ",", "CodeGenCoverage", "&", "CoverageInfo", ",", "ProfileSummaryInfo", "*", "PSI", ",", "BlockFrequencyInfo", "*", "BFI", ")", "{", ...

[ "Setup", "per-MF", "executor", "state", "." ]

[ "AMDGPU", "AMDGPU", "SI", "SI" ]

AMDGPUInstructionSelector10

setupMF

AMDGPU

GPU

LLVM

14,726

63

1

[]

[ "<s>", "void", "changedInstr", "(", "MachineInstr", "&", "MI", ")", "override", "{", "}", "</s>" ]

[ "This", "instruction", "was", "mutated", "in", "some", "way", "." ]

[ "Mips" ]

MipsRegisterBankInfo10

changedInstr

Mips

CPU

LLVM

14,727

10

1

[]

[ "<s>", "MachineBasicBlock", "*", "PIC16TargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "*", "MI", ",", "MachineBasicBlock", "*", "BB", ")", "const", "{", "const", "TargetInstrInfo", "&", "TII", "=", "*", "getTargetMachine", "(", ")", "."...

[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]

[ "PIC16", "PIC16", "PIC16CC::CondCodes", "3", "PIC16::pic16brcond", "PIC16::PHI", "0", "2", "1" ]

PIC16ISelLowering1

EmitInstrWithCustomInserter

PIC16

MPU

LLVM

14,728

310

1

[]

[ "<s>", "static", "bool", "riscv_tls_symbol_p", "(", "const_rtx", "x", ")", "{", "return", "SYMBOL_REF_P", "(", "x", ")", "&&", "SYMBOL_REF_TLS_MODEL", "(", "x", ")", "!=", "0", ";", "}", "</s>" ]

[ "Return", "true", "if", "X", "is", "a", "thread-local", "symbol", "." ]

[ "riscv", "0" ]

riscv

riscv_tls_symbol_p

riscv

CPU

GCC

14,729

22

1

[]

[ "<s>", "const", "uint16_t", "*", "MandarinRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "static", "const", "uint16_t", "CalleeSavedRegs", "[", "]", "=", "{", "0", "}", ";", "return", "CalleeSavedRegs", ...

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "Mandarin", "0" ]

MandarinRegisterInfo

getCalleeSavedRegs

Mandarin

CPU

LLVM

14,730

29

1

[]

[ "<s>", "bool", "s390_split_ok_p", "(", "rtx", "dst", ",", "rtx", "src", ",", "machine_mode", "mode", ",", "int", "first_subword", ")", "{", "if", "(", "FP_REG_P", "(", "src", ")", "||", "FP_REG_P", "(", "dst", ")", "||", "VECTOR_REG_P", "(", "src", ")"...

[ "Check", "whether", "we", "can", "(", "and", "want", "to", ")", "split", "a", "double-word", "move", "in", "mode", "MODE", "from", "SRC", "to", "DST", "into", "two", "single-word", "moves", ",", "moving", "the", "subword", "FIRST_SUBWORD", "first", "." ]

[ "s390", "0" ]

s3905

s390_split_ok_p

s390

MPU

GCC

14,731

136

1

[]

[ "<s>", "void", "expand_fusion_gpr_load", "(", "rtx", "*", "operands", ")", "{", "rtx", "addis_value", "=", "operands", "[", "1", "]", ";", "rtx", "target", "=", "operands", "[", "2", "]", ";", "rtx", "orig_mem", "=", "operands", "[", "3", "]", ";", "...

[ "During", "the", "peephole2", "pass", ",", "adjust", "and", "expand", "the", "insns", "for", "a", "load", "fusion", "sequence", ".", "We", "adjust", "the", "addis", "register", "to", "use", "the", "target", "register", ".", "If", "the", "load", "sign", "...

[ "rs6000", "1", "2", "3", "0", "0", "1", "1", "0" ]

rs60004

expand_fusion_gpr_load

rs6000

CPU

GCC

14,732

290

1

[]

[ "<s>", "void", "ix86_expand_lround", "(", "rtx", "op0", ",", "rtx", "op1", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "op1", ")", ";", "const", "struct", "real_format", "*", "fmt", ";", "REAL_VALUE_TYPE", "pred_half", ",", "half_minus_pred_half", ...

[ "Expand", "SSE", "sequence", "for", "computing", "lround", "from", "OP1", "storing", "into", "OP0", "." ]

[ "i386", "1", "0", "0" ]

i386-expand

ix86_expand_lround

i386

CPU

GCC

14,733

129

1

[]

[ "<s>", "void", "XCoreInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ")", "const"...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "XCore", "XCore", "XCore::LDWFI", "0" ]

XCoreInstrInfo5

loadRegFromStackSlot

XCore

MPU

LLVM

14,734

77

1

[]

[ "<s>", "bool", "ARMBaseInstrInfo", "::", "hasLowDefLatency", "(", "const", "TargetSchedModel", "&", "SchedModel", ",", "const", "MachineInstr", "*", "DefMI", ",", "unsigned", "DefIdx", ")", "const", "{", "const", "InstrItineraryData", "*", "ItinData", "=", "SchedM...

[ "Compute", "operand", "latency", "of", "a", "def", "of", "'Reg", "'", "." ]

[ "ARM", "ARM", "ARMII::DomainMask", "ARMII::DomainGeneral", "1", "2" ]

ARMBaseInstrInfo (2)3

hasLowDefLatency

ARM

CPU

LLVM

14,735

111

1

[]

[ "<s>", "void", "HexagonHazardRecognizer", "::", "EmitInstruction", "(", "SUnit", "*", "SU", ")", "{", "MachineInstr", "*", "MI", "=", "SU", "->", "getInstr", "(", ")", ";", "if", "(", "!", "MI", ")", "return", ";", "for", "(", "const", "MachineOperand", ...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "Hexagon", "Hexagon", "\"Expecting .new store\"", "\" Add instruction \"", "0", "1", "1", "0" ]

HexagonHazardRecognizer5

EmitInstruction

Hexagon

DSP

LLVM

14,736

384

1

[]

[ "<s>", "virtual", "bool", "isVirtualSection", "(", ")", "const", "{", "return", "false", ";", "}", "</s>" ]

[ "Check", "whether", "this", "section", "is", "``", "virtual", "''", ",", "that", "is", "has", "no", "actual", "object", "file", "contents", "." ]

[ "Z80" ]

Z80Section

isVirtualSection

Z80

MPU

LLVM

14,737

11

1

[]

[ "<s>", "BitVector", "X86RegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getSubta...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "X86", "X86", "X86::RSP", "X86::RIP", "X86::RBP", "\"Stack realignment in presence of dynamic allocas is not supported with\"", "\"this calling convention.\"", "X86::CS", "X86::SS", "X86::DS", "X86::ES", "X86::FS", "X86::GS", "0", "8", "X86::ST0", "X86::SIL", "X86::DIL", "X86::BP...

X86RegisterInfo52

getReservedRegs

X86

CPU

LLVM

14,738

494

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"AVR Shift Expansion\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "AVR", "\"AVR Shift Expansion\"" ]

AVRShiftExpand

getPassName

AVR

MPU

LLVM

14,739

11

1

[]

[ "<s>", "void", "altivec_expand_vec_perm_le", "(", "rtx", "operands", "[", "4", "]", ")", "{", "rtx", "notx", ",", "iorx", ",", "unspec", ";", "rtx", "target", "=", "operands", "[", "0", "]", ";", "rtx", "op0", "=", "operands", "[", "1", "]", ";", "...

[ "Similarly", "to", "altivec_expand_vec_perm_const_le", ",", "we", "must", "adjust", "the", "permute", "control", "vector", ".", "But", "here", "it", "'s", "not", "a", "constant", ",", "so", "we", "must", "generate", "a", "vector", "NAND", "or", "NOR", "to", ...

[ "powerpcspe", "4", "0", "1", "2", "3", "3", "3" ]

powerpcspe

altivec_expand_vec_perm_le

powerpcspe

CPU

GCC

14,740

257

1

[]

[ "<s>", "const", "uint32_t", "*", "ARMBaseRegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "const", "ARMSubtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<",...

[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]

[ "ARM", "ARM", "ARM", "ARM" ]

ARMBaseRegisterInfo16

getCallPreservedMask

ARM

CPU

LLVM

14,741

124

1

[]

[ "<s>", "bool", "NVPTXAsmPrinter", "::", "doInitialization", "(", "Module", "&", "M", ")", "{", "SmallString", "<", "128", ">", "Str1", ";", "raw_svector_ostream", "OS1", "(", "Str1", ")", ";", "MMI", "=", "getAnalysisIfAvailable", "<", "MachineModuleInfo", ">"...

[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]

[ "NVPTX", "NVPTX", "128", "NVPTX::CUDA", "128", "8", "\"Missed a global variable\"", "0", "\"Did not fully process a global variable\"", "0" ]

NVPTXAsmPrinter30

doInitialization

NVPTX

GPU

LLVM

14,742

272

1

[]

[ "<s>", "static", "bool", "is_indirect_tailcall_p", "(", "rtx", "call", ")", "{", "rtx", "pat", "=", "PATTERN", "(", "call", ")", ";", "pat", "=", "XVECEXP", "(", "pat", ",", "0", ",", "0", ")", ";", "if", "(", "GET_CODE", "(", "pat", ")", "==", "...

[ "We", "do", "not", "know", "if", "r3", "will", "be", "available", "because", "we", "do", "have", "an", "indirect", "tailcall", "happening", "in", "this", "particular", "case", "." ]

[ "arm", "0", "0", "0", "0" ]

arm

is_indirect_tailcall_p

arm

CPU

GCC

14,743

64

1

[]

[ "<s>", "static", "rtx", "riscv_add_offset", "(", "rtx", "temp", ",", "rtx", "reg", ",", "HOST_WIDE_INT", "offset", ")", "{", "if", "(", "!", "SMALL_OPERAND", "(", "offset", ")", ")", "{", "rtx", "high", ";", "high", "=", "gen_int_mode", "(", "CONST_HIGH_...

[ "Return", "a", "legitimate", "address", "for", "REG", "+", "OFFSET", ".", "TEMP", "is", "as", "for", "riscv_force_temporary", ";", "it", "is", "only", "needed", "when", "OFFSET", "is", "not", "a", "SMALL_OPERAND", "." ]

[ "riscv" ]

riscv

riscv_add_offset

riscv

CPU

GCC

14,744

86

1

[]

[ "<s>", "uint64_t", "SIProgramInfo", "::", "getComputePGMRSrc1", "(", ")", "const", "{", "return", "S_00B848_VGPRS", "(", "VGPRBlocks", ")", "|", "S_00B848_SGPRS", "(", "SGPRBlocks", ")", "|", "S_00B848_PRIORITY", "(", "Priority", ")", "|", "S_00B848_FLOAT_MODE", "...

[ "Compute", "the", "value", "of", "the", "ComputePGMRsrc1", "register", "." ]

[ "AMDGPU", "SIProgramInfo::getComputePGMRSrc1" ]

SIProgramInfo

getComputePGMRSrc1

AMDGPU

GPU

LLVM

14,745

60

1

[]

[ "<s>", "void", "HexagonFrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "auto", "&", "HRI", "=", "*", "MF", ".", "getSubtarget", "<", "Hexa...

[ "This", "method", "determines", "which", "of", "the", "registers", "reported", "by", "TargetRegisterInfo", ":", ":getCalleeSavedRegs", "(", ")", "should", "actually", "get", "saved", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "8", "Hexagon::IntRegsRegClass", "1", "Hexagon::IntRegsRegClassID", "Hexagon::HvxQRRegClassID", "2", "0" ]

HexagonFrameLowering10

determineCalleeSaves

Hexagon

DSP

LLVM

14,746

326

1

[]

[ "<s>", "const", "char", "*", "CJGTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "(", "CJGISD", "::", "NodeType", ")", "Opcode", ")", "{", "case", "CJGISD", "::", "FIRST_NUMBER", ":", "break", ";", "...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "CJG", "CJG", "CJGISD::NodeType", "CJGISD::FIRST_NUMBER", "CJGISD::CMP", "\"CJGISD::CMP\"", "CJGISD::RET_FLAG", "\"CJGISD::RET_FLAG\"", "CJGISD::BR_CC", "\"CJGISD::BR_CC\"", "CJGISD::SELECT_CC", "\"CJGISD::SELECT_CC\"", "CJGISD::Wrapper", "\"CJGISD::Wrapper\"", "CJGISD::CALL", "\"CJGIS...

CJGISelLowering

getTargetNodeName

CJG

CPU

LLVM

14,747

82

1

[]

[ "<s>", "MachineBasicBlock", "*", "TGSICFGStructurizer", "::", "clone", "(", "MachineBasicBlock", "*", "MBB", ")", "{", "MachineFunction", "*", "Func", "=", "MBB", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "NewMBB", "=", "Func", "->", "CreateM...

[ "Make", "a", "functionally", "equivalent", "copy", "of", "this", "MachineFunctionInfo", "in", "MF", "." ]

[ "TGSI", "TGSI" ]

TGSICFGStructurizer

clone

TGSI

Virtual ISA

LLVM

14,748

65

1

[]

[ "<s>", "AArch64TargetMachine", "::", "AArch64TargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "Co...

[ "Create", "an", "AArch64", "architecture", "model", "." ]

[ "AArch64", "AArch64", "AArch64" ]

AArch64TargetMachine88

AArch64TargetMachine

AArch64

CPU

LLVM

14,749

85

1

[]

[ "<s>", "void", "LoongArchFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "}", "</s>" ]

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "LoongArch", "LoongArch" ]

LoongArchFrameLowering

emitEpilogue

LoongArch

CPU

LLVM

14,750

16

1

[]

[ "<s>", "static", "bool", "c6x_scalar_mode_supported_p", "(", "scalar_mode", "mode", ")", "{", "if", "(", "ALL_FIXED_POINT_MODE_P", "(", "mode", ")", "&&", "GET_MODE_PRECISION", "(", "mode", ")", "<=", "2", "*", "BITS_PER_WORD", ")", "return", "true", ";", "ret...

[ "Implement", "TARGET_SCALAR_MODE_SUPPORTED_P", "." ]

[ "c6x", "2" ]

c6x

c6x_scalar_mode_supported_p

c6x

VLIW

GCC

14,751

34

1

[]

[ "<s>", "bool", "rs6000_must_pass_in_stack", "(", "const", "function_arg_info", "&", "arg", ")", "{", "if", "(", "DEFAULT_ABI", "==", "ABI_AIX", "||", "DEFAULT_ABI", "==", "ABI_ELFv2", "||", "TARGET_64BIT", ")", "return", "must_pass_in_stack_var_size", "(", "arg", ...

[ "Return", "true", "if", "TYPE", "must", "be", "passed", "on", "the", "stack", "and", "not", "in", "registers", "." ]

[ "rs6000" ]

rs6000-call

rs6000_must_pass_in_stack

rs6000

CPU

GCC

14,752

35

1

[]

[ "<s>", "static", "rtx", "function_arg_32", "(", "CUMULATIVE_ARGS", "*", "cum", ",", "machine_mode", "mode", ",", "machine_mode", "orig_mode", ",", "const_tree", "type", ",", "HOST_WIDE_INT", "bytes", ",", "HOST_WIDE_INT", "words", ")", "{", "bool", "error_p", "=...

[ "Define", "where", "to", "put", "the", "arguments", "to", "a", "function", ".", "Value", "is", "zero", "to", "push", "the", "argument", "on", "the", "stack", ",", "or", "a", "hard", "register", "in", "which", "to", "store", "the", "argument", ".", "MOD...

[ "i386", "8", "0", "1", "2", "1", "1", "0", "\"calling %qD with SSE calling convention without \"", "\"SSE/SSE2 enabled\"", "\"this is a GCC bug that can be worked around by adding \"", "\"attribute used to function called\"" ]

i386

function_arg_32

i386

CPU

GCC

14,753

449

1

[]

[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "RISCVInstrInfo", "::", "decomposeMachineOperandsTargetFlags", "(", "unsigned", "TF", ")", "const", "{", "const", "unsigned", "Mask", "=", "RISCVII", "::", "MO_DIRECT_FLAG_MASK", ";", "return", "...

[ "Decompose", "the", "machine", "operand", "'s", "target", "flags", "into", "two", "values", "-", "the", "direct", "target", "flag", "value", "and", "any", "of", "bit", "flags", "that", "are", "applied", "." ]

[ "RISCV", "RISCV", "RISCVII::MO_DIRECT_FLAG_MASK" ]

RISCVInstrInfo (2)

decomposeMachineOperandsTargetFlags

RISCV

CPU

LLVM

14,754

41

1

[]

[ "<s>", "static", "bool", "bfin_function_ok_for_sibcall", "(", "tree", "decl", "ATTRIBUTE_UNUSED", ",", "tree", "exp", "ATTRIBUTE_UNUSED", ")", "{", "e_funkind", "fkind", "=", "funkind", "(", "TREE_TYPE", "(", "current_function_decl", ")", ")", ";", "return", "fkin...

[ "Decide", "whether", "we", "can", "make", "a", "sibling", "call", "to", "a", "function", ".", "DECL", "is", "the", "declaration", "of", "the", "function", "being", "targeted", "by", "the", "call", "and", "EXP", "is", "the", "CALL_EXPR", "representing", "th...

[ "bfin" ]

bfin2

bfin_function_ok_for_sibcall

bfin

DSP

GCC

14,755

30

1

[]

[ "<s>", "unsigned", "getRsaSize", "(", ")", "const", "{", "return", "176", ";", "}", "</s>" ]

[ "Get", "the", "size", "of", "RSA", ",", "return", "address", ",", "and", "frame", "pointer", "as", "described", "in", "VEFrameLowering.cpp", "." ]

[ "VE", "176" ]

VESubtarget2

getRsaSize

VE

CPU

LLVM

14,756

10

1

[]

[ "<s>", "HOST_WIDE_INT", "alpha_vms_initial_elimination_offset", "(", "unsigned", "int", "from", ",", "unsigned", "int", "to", ")", "{", "HOST_WIDE_INT", "sa_size", "=", "alpha_sa_size", "(", ")", ";", "if", "(", "alpha_procedure_type", "==", "PT_NULL", ")", "retur...

[ "FROM", "is", "to", "be", "eliminated", "for", "TO", ".", "Return", "the", "offset", "so", "that", "TO+offset", "designates", "the", "same", "location", "as", "FROM", "." ]

[ "alpha", "0", "8", "0" ]

alpha4

alpha_vms_initial_elimination_offset

alpha

MPU

GCC

14,757

121

1

[]

[ "<s>", "PLTEntryBase", "*", "X86PLT", "::", "create", "(", ")", "{", "if", "(", "LinkerConfig", "::", "DynObj", "==", "m_Config", ".", "codeGenType", "(", ")", ")", "return", "new", "X86_32DynPLT1", "(", "*", "m_pSectionData", ")", ";", "else", "return", ...

[ "This", "creates", "an", "identified", "struct", "." ]

[ "X86", "X86", "X86", "X86" ]

X86PLT

create

X86

CPU

LLVM

14,758

38

1

[]

[ "<s>", "const", "MCExpr", "*", "ARM64_MachoTargetObjectFile", "::", "getTTypeGlobalReference", "(", "const", "GlobalValue", "*", "GV", ",", "unsigned", "Encoding", ",", "Mangler", "&", "Mang", ",", "const", "TargetMachine", "&", "TM", ",", "MachineModuleInfo", "*"...

[ "The", "mach-o", "version", "of", "this", "method", "defaults", "to", "returning", "a", "stub", "reference", "." ]

[ "ARM64", "ARM64" ]

ARM64TargetObjectFile

getTTypeGlobalReference

ARM64

CPU

LLVM

14,759

148

1

[]

[ "<s>", "const", "uint32_t", "*", "SHUXIRegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "return", "CC_Save_RegMask", ";", "}", "</s>" ]

[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]

[ "SHUXI", "SHUXI" ]

SHUXIRegisterInfo

getCallPreservedMask

SHUXI

CPU

LLVM

14,760

23

1

[]

[ "<s>", "static", "bool", "rs6000_emit_move_si_sf_subreg", "(", "rtx", "dest", ",", "rtx", "source", ",", "machine_mode", "mode", ")", "{", "if", "(", "TARGET_DIRECT_MOVE_64BIT", "&&", "!", "reload_completed", "&&", "(", "!", "SUBREG_P", "(", "dest", ")", "||",...

[ "Helper", "function", "to", "change", "moves", "with", ":", "(", "SUBREG", ":", "SF", "(", "REG", ":", "SI", ")", ")", "and", "(", "SUBREG", ":", "SI", "(", "REG", ":", "SF", ")", ")", "into", "separate", "UNSPEC", "insns", ".", "In", "the", "Pow...

[ "rs6000" ]

rs6000

rs6000_emit_move_si_sf_subreg

rs6000

CPU

GCC

14,761

121

1

[]

[ "<s>", "bool", "AArch64FastISel", "::", "isTypeLegal", "(", "Type", "*", "Ty", ",", "MVT", "&", "VT", ")", "{", "EVT", "evt", "=", "TLI", ".", "getValueType", "(", "Ty", ",", "true", ")", ";", "if", "(", "evt", "==", "MVT", "::", "Other", "||", "...

[ "Return", "true", "if", "this", "type", "is", "legal", "." ]

[ "AArch64", "AArch64", "MVT::Other", "MVT::f128" ]

AArch64FastISel1

isTypeLegal

AArch64

CPU

LLVM

14,762

72

1

[]

[ "<s>", "int", "ix86_register_move_cost", "(", "enum", "machine_mode", "mode", ",", "enum", "reg_class", "class1", ",", "enum", "reg_class", "class2", ")", "{", "if", "(", "ix86_secondary_memory_needed", "(", "class1", ",", "class2", ",", "mode", ",", "0", ")",...

[ "Return", "the", "cost", "of", "moving", "data", "from", "a", "register", "in", "class", "CLASS1", "to", "one", "in", "class", "CLASS2", ".", "It", "is", "not", "required", "that", "the", "cost", "always", "equal", "2", "when", "FROM", "is", "the", "sa...

[ "i386", "0", "1", "0", "1", "0", "1", "20", "20", "2" ]

i3863

ix86_register_move_cost

i386

CPU

GCC

14,763

202

1

[]

[ "<s>", "bool", "R600VectorRegMerger", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "TII", "=", "static_cast", "<", "const", "R600InstrInfo", "*", ">", "(", "Fn", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")",...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AMDGPU", "R600", "R600", "AMDGPU::REG_SEQUENCE", "R600_InstFlag::TEX_INST", "1", "SI", "0", "\"Trying to optimize \"", "SI", "\"Using common slots...\\n\"", "SI", "SI", "SI", "SI", "SI", "SI", "SI", "\"Using free slots...\\n\"", "SI", "SI", "SI", "SI", "SI", "SI", ...

R600OptimizeVectorRegisters21

runOnMachineFunction

AMDGPU

GPU

LLVM

14,764

404

1

[]

[ "<s>", "inline", "bool", "s390_restore_gpr_p", "(", "int", "regno", ")", "{", "return", "(", "cfun_frame_layout", ".", "first_restore_gpr", "!=", "-", "1", "&&", "regno", ">=", "cfun_frame_layout", ".", "first_restore_gpr", "&&", "regno", "<=", "cfun_frame_layout"...

[ "Return", "TRUE", "if", "GPR", "REGNO", "is", "supposed", "to", "be", "restored", "in", "the", "function", "epilogue", "." ]

[ "s390", "1" ]

s3901

s390_restore_gpr_p

s390

MPU

GCC

14,765

31

1

[]

[ "<s>", "static", "void", "ft32_option_override", "(", "void", ")", "{", "init_machine_status", "=", "ft32_init_machine_status", ";", "}", "</s>" ]

[ "The", "TARGET_OPTION_OVERRIDE", "worker", ".", "All", "this", "curently", "does", "is", "set", "init_machine_status", "." ]

[ "ft32" ]

ft32

ft32_option_override

ft32

MPU

GCC

14,766

12

1

[]

[ "<s>", "TypedPointerType", "*", "TypedPointerType", "::", "get", "(", "Type", "*", "EltTy", ",", "unsigned", "AddressSpace", ")", "{", "assert", "(", "EltTy", "&&", "\"Can't get a pointer to <null> type!\"", ")", ";", "assert", "(", "isValidElementType", "(", "Elt...

[ "Get", "the", "generated", "Value", "for", "a", "given", "VPValue", "and", "given", "Part", "and", "Lane", "." ]

[ "DirectX", "\"Can't get a pointer to <null> type!\"", "\"Invalid type for pointer element!\"", "\"Unexpected target data type\"", "0" ]

DXILPointerType

get

DirectX

Virtual ISA

LLVM

14,767

172

1

[]

[ "<s>", "const", "InstrItineraryData", "*", "getInstrItineraryData", "(", ")", "const", "{", "return", "Subtarget", ".", "getInstrItineraryData", "(", ")", ";", "}", "</s>" ]

[ "getInstrItineraryData", "-", "Returns", "instruction", "itinerary", "data", "for", "the", "target", "or", "specific", "subtarget", "." ]

[ "Patmos" ]

PatmosTargetMachine1

getInstrItineraryData

Patmos

VLIW

LLVM

14,768

16

1

[]

[ "<s>", "static", "void", "push_csky_minipool_fix", "(", "rtx_insn", "*", "insn", ",", "HOST_WIDE_INT", "address", ",", "rtx", "*", "loc", ",", "machine_mode", "mode", ",", "rtx", "value", ")", "{", ":", "CSKY_LRW16_RANGE", ")", "(", "GET_MODE_SIZE", "(", "("...

[ "Record", "INSN", ",", "which", "will", "need", "fixing", "up", "to", "load", "a", "value", "from", "the", "minipool", ".", "ADDRESS", "is", "the", "offset", "of", "the", "insn", "since", "the", "start", "of", "the", "function", ";", "LOC", "is", "a", ...

[ "csky", "4", "4", "0", "\";; %smode fixup for i%d; addr %lu, range (%ld,%ld): \"", "1", "\"\\n\"" ]

csky

push_csky_minipool_fix

csky

CPU

GCC

14,769

222

1

[]

[ "<s>", "void", "validate_condition_mode", "(", "enum", "rtx_code", "code", ",", "machine_mode", "mode", ")", "{", "gcc_assert", "(", "(", "GET_RTX_CLASS", "(", "code", ")", "==", "RTX_COMPARE", "||", "GET_RTX_CLASS", "(", "code", ")", "==", "RTX_COMM_COMPARE", ...

[ "A", "validation", "routine", ":", "say", "whether", "CODE", ",", "a", "condition", "code", ",", "and", "MODE", "match", ".", "The", "other", "alternatives", "either", "do", "n't", "make", "sense", "or", "should", "never", "be", "generated", "." ]

[ "rs6000" ]

rs6000

validate_condition_mode

rs6000

CPU

GCC

14,770

144

1

[]

[ "<s>", "bool", "OpenRISCPassConfig", "::", "addInstSelector", "(", ")", "{", "PM", ".", "add", "(", "createOpenRISCISelDag", "(", "getOpenRISCTargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]

[ "OpenRISC", "OpenRISC", "OpenRISC", "OpenRISC" ]

OpenRISCTargetMachine

addInstSelector

OpenRISC

CPU

LLVM

14,771

27

1

[]

[ "<s>", "static", "void", "ix86_add_cfa_restore_note", "(", "rtx_insn", "*", "insn", ",", "rtx", "reg", ",", "HOST_WIDE_INT", "cfa_offset", ")", "{", "if", "(", "!", "crtl", "->", "shrink_wrapped", "&&", "cfa_offset", "<=", "cfun", "->", "machine", "->", "fs"...

[ "Add", "a", "REG_CFA_RESTORE", "REG", "note", "to", "INSN", "or", "queue", "them", "until", "next", "stack", "manipulation", "insn", ".", "The", "value", "is", "on", "the", "stack", "at", "CFA", "-", "CFA_OFFSET", ".", "Do", "n't", "add", "the", "note", ...

[ "i386", "1" ]

i386

ix86_add_cfa_restore_note

i386

CPU

GCC

14,772

69

1

[]

[ "<s>", "StringRef", "SIRegisterInfo", "::", "getRegAsmName", "(", "unsigned", "Reg", ")", "const", "{", "const", "TargetRegisterClass", "*", "RC", "=", "getMinimalPhysRegClass", "(", "Reg", ")", ";", "unsigned", "Size", "=", "getRegSizeInBits", "(", "*", "RC", ...

[ "Return", "the", "assembly", "name", "for", "Reg", "." ]

[ "AMDGPU", "SI", "AMDGPU::NoRegAltName", "32", "AMDGPU::Reg32", "64", "AMDGPU::Reg64", "96", "AMDGPU::Reg96", "128", "AMDGPU::Reg128", "160", "AMDGPU::Reg160", "256", "AMDGPU::Reg256", "512", "AMDGPU::Reg512", "1024", "AMDGPU::Reg1024", "AMDGPU" ]

SIRegisterInfo97

getRegAsmName

AMDGPU

GPU

LLVM

14,773

141

1

[]

[ "<s>", "InstructionCost", "AArch64TTIImpl", "::", "getMinMaxReductionCost", "(", "VectorType", "*", "Ty", ",", "VectorType", "*", "CondTy", ",", "bool", "IsUnsigned", ",", "TTI", "::", "TargetCostKind", "CostKind", ")", "{", "std", "::", "pair", "<", "Instructio...

[ "Try", "to", "calculate", "op", "costs", "for", "min/max", "reduction", "operations", "." ]

[ "AArch64", "AArch64", "MVT::f16", "\"Both vector needs to be equally scalable\"", "0", "1", "Intrinsic::maxnum", "Intrinsic::umin", "Intrinsic::smin", "1", "2" ]

AArch64TargetTransformInfo

getMinMaxReductionCost

AArch64

CPU

LLVM

14,774

196

1

[]

[ "<s>", "const", "RegisterBankInfo", "::", "InstructionMapping", "&", "X86RegisterBankInfo", "::", "getInstrMapping", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "const", "MachineFunction", "&", "MF", "=", "*", "MI", ".", "getParent", "(", ")", ...

[ "Get", "the", "mapping", "of", "the", "different", "operands", "of", "MI", "on", "the", "register", "bank", "." ]

[ "X86", "X86", "4", "8", "1" ]

X86RegisterBankInfo17

getInstrMapping

X86

CPU

LLVM

14,775

220

1

[]

[ "<s>", "static", "void", "nds32_setup_incoming_varargs", "(", "cumulative_args_t", "ca", ",", "const", "function_arg_info", "&", "arg", ",", "int", "*", "pretend_args_size", ",", "int", "second_time", "ATTRIBUTE_UNUSED", ")", "{", "unsigned", "int", "total_args_regs",...

[ "Implementing", "the", "Varargs", "Macros", "." ]

[ "nds32" ]

nds321

nds32_setup_incoming_varargs

nds32

CPU

GCC

14,776

120

1

[]

[ "<s>", "bool", "AMDGPUCallLowering", "::", "lowerReturn", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Value", "*", "Val", ",", "unsigned", "VReg", ")", "const", "{", "return", "true", ";", "}", "</s>" ]

[ "This", "hook", "behaves", "as", "the", "extended", "lowerReturn", "function", ",", "but", "for", "targets", "that", "do", "not", "support", "swifterror", "value", "promotion", "." ]

[ "AMDGPU", "AMDGPU" ]

AMDGPUCallLowering18

lowerReturn

AMDGPU

GPU

LLVM

14,777

23

1

[]

[ "<s>", "static", "void", "aarch64_emit_sve_ptrue_op", "(", "rtx", "target", ",", "rtx", "ptrue", ",", "rtx", "op", ")", "{", "rtx", "unspec", "=", "gen_rtx_UNSPEC", "(", "GET_MODE", "(", "target", ")", ",", "gen_rtvec", "(", "2", ",", "ptrue", ",", "op",...

[ "Use", "predicated", "SVE", "instructions", "to", "implement", "the", "equivalent", "of", ":", "(", "set", "TARGET", "OP", ")", "given", "that", "PTRUE", "is", "an", "all-true", "predicate", "of", "the", "appropriate", "mode", "." ]

[ "aarch64", "2" ]

aarch646

aarch64_emit_sve_ptrue_op

aarch64

CPU

GCC

14,778

60

1

[]

[ "<s>", "virtual", "MVT", "getShiftAmountTy", "(", "EVT", "LHSTy", ")", "const", "{", "return", "MVT", "::", "i16", ";", "}", "</s>" ]

[ "Returns", "the", "type", "for", "the", "shift", "amount", "of", "a", "shift", "opcode", "." ]

[ "Dcpu16", "MVT::i16" ]

Dcpu16ISelLowering

getShiftAmountTy

Dcpu16

CPU

LLVM

14,779

15

1

[]

[ "<s>", "bool", "RISCVFrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegis...

[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...

[ "RISCV", "RISCV", "0", "RISCV::ra", "RISCV::ra_64" ]

RISCVFrameLowering (2)1

spillCalleeSavedRegisters

RISCV

CPU

LLVM

14,780

193

1

[]

[ "<s>", "void", "StackFixup", "::", "optimize", "(", "bool", "IsCommutative", ")", "{", "if", "(", "Changes", ".", "empty", "(", ")", ")", "return", ";", "optimizeEqualXchgs", "(", ")", ";", "if", "(", "IsCommutative", ")", "{", "if", "(", "Changes", "....

[ "Apply", "VPlan-to-VPlan", "optimizations", "to", "Plan", ",", "including", "induction", "recipe", "optimizations", ",", "dead", "recipe", "removal", ",", "replicate", "region", "optimizations", "and", "block", "merging", "." ]

[ "TVM", "1u", "0", "1u", "2u", "0", "0", "1", "1u" ]

TVMStackFixup

optimize

TVM

Virtual ISA

LLVM

14,781

175

1

[]

[ "<s>", "void", "AMDGPUTargetLowering", "::", "AnalyzeFormalArguments", "(", "CCState", "&", "State", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ")", "const", "{", "State", ".", "AnalyzeFormalArguments", "(", "Ins", ",", "CC...

[ "AnalyzeFormalArguments", "-", "Analyze", "an", "array", "of", "argument", "values", ",", "incorporating", "info", "about", "the", "formals", "into", "this", "state", "." ]

[ "AMDGPU", "AMDGPU", "ISD::InputArg", "AMDGPU" ]

AMDGPUISelLowering (2)

AnalyzeFormalArguments

AMDGPU

GPU

LLVM

14,782

31

1

[]

[ "<s>", "static", "void", "init_softstack_frame", "(", "FILE", "*", "file", ",", "unsigned", "alignment", ",", "HOST_WIDE_INT", "size", ")", "{", "unsigned", "keep_align", "=", "BIGGEST_ALIGNMENT", "/", "BITS_PER_UNIT", ";", "size", "=", "ROUND_UP", "(", "size", ...

[ "Emit", "soft", "stack", "frame", "setup", "sequence", "." ]

[ "nvptx", "\"\\t.reg.u%d %s;\\n\"", "\"\\t.reg.u%d %s;\\n\"", "\"\\t.reg.u%d %s;\\n\"", "\"\\t.reg.u%d %s;\\n\"", "\"\\t{\\n\"", "\"\\t\\t.reg.u32 %%fstmp0;\\n\"", "\"\\t\\t.reg.u%d %%fstmp1;\\n\"", "\"\\t\\t.reg.u%d %%fstmp2;\\n\"", "\"\\t\\tmov.u32 %%fstmp0, %%tid.y;\\n\"", "\"\\t\\tmul%s.u32 %...

nvptx

init_softstack_frame

nvptx

GPU

GCC

14,783

322

1

[]

[ "<s>", "static", "machine_mode", "ix86_split_reduction", "(", "machine_mode", "mode", ")", "{", "switch", "(", "mode", ")", "{", "case", "E_V8DImode", ":", "case", "E_V4DImode", ":", "return", "V2DImode", ";", "case", "E_V16SImode", ":", "case", "E_V8SImode", ...

[ "All", "CPUs", "prefer", "to", "avoid", "cross-lane", "operations", "so", "perform", "reductions", "upper", "against", "lower", "halves", "up", "to", "SSE", "reg", "size", "." ]

[ "i386" ]

i3867

ix86_split_reduction

i386

CPU

GCC

14,784

74

1

[]

[ "<s>", "void", "LC2200InstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "printInstruction", "(", "MI", ",", "O", ")", ";", "...

[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]

[ "LC2200", "LC2200" ]

LC2200InstPrinter

printInst

LC2200

CPU

LLVM

14,785

38

1

[]

[ "<s>", "const", "MCFixupKindInfo", "&", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "const", "static", "MCFixupKindInfo", "InfosBE", "[", "PPC", "::", "NumTargetFixupKinds", "]", "=", "{", "{", "\"fixup_ppc_br24\"", ",", "6", ",", "24", ...

[ "Get", "information", "on", "a", "fixup", "kind", "." ]

[ "PowerPC", "PPC::NumTargetFixupKinds", "\"fixup_ppc_br24\"", "6", "24", "\"fixup_ppc_brcond14\"", "16", "14", "\"fixup_ppc_br24abs\"", "6", "24", "0", "\"fixup_ppc_brcond14abs\"", "16", "14", "0", "\"fixup_ppc_half16\"", "0", "16", "0", "\"fixup_ppc_half16ds\"", "0", "14"...

PPCAsmBackend33

getFixupKindInfo

PowerPC

CPU

LLVM

14,786

227

1

[]

[ "<s>", "void", "LanaiFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "const", "Lana...

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "Lanai", "Lanai", "Lanai", "Lanai", "Lanai::ADD_I_LO", "Lanai::SP", "Lanai::FP", "0", "Lanai::LDW_RI", "Lanai::FP", "Lanai::FP", "8" ]

LanaiFrameLowering

emitEpilogue

Lanai

CPU

LLVM

14,787

131

1

[]

[ "<s>", "bool", "xtensa_simm8", "(", "HOST_WIDE_INT", "v", ")", "{", "return", "IN_RANGE", "(", "v", ",", "-", "128", ",", "127", ")", ";", "}", "</s>" ]

[ "Functions", "to", "test", "Xtensa", "immediate", "operand", "validity", "." ]

[ "xtensa", "128", "127" ]

xtensa1

xtensa_simm8

xtensa

MPU

GCC

14,788

19

1

[]

[ "<s>", "bool", "HexagonTargetLowering", "::", "mayBeEmittedAsTailCall", "(", "CallInst", "*", "CI", ")", "const", "{", "auto", "Attr", "=", "CI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getFnAttribute", "(", "\"disable-tail-calls\"", "...

[ "Return", "true", "if", "the", "target", "may", "be", "able", "emit", "the", "call", "instruction", "as", "a", "tail", "call", "." ]

[ "Hexagon", "Hexagon", "\"disable-tail-calls\"", "\"true\"" ]

HexagonISelLowering (2)

mayBeEmittedAsTailCall

Hexagon

DSP

LLVM

14,789

53

1

[]

[ "<s>", "int", "AArch64TargetLowering", "::", "getScalingFactorCost", "(", "const", "DataLayout", "&", "DL", ",", "const", "AddrMode", "&", "AM", ",", "Type", "*", "Ty", ",", "unsigned", "AS", ")", "const", "{", "if", "(", "isLegalAddressingMode", "(", "DL", ...

[ "Return", "the", "cost", "of", "the", "scaling", "factor", "used", "in", "the", "addressing", "mode", "represented", "by", "AM", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]

[ "AArch64", "AArch64", "0", "1", "1" ]

AArch64ISelLowering (2)

getScalingFactorCost

AArch64

CPU

LLVM

14,790

55

1

[]

[ "<s>", "static", "void", "rs6000_xcoff_asm_init_sections", "(", "void", ")", "{", "read_only_data_section", "=", "get_unnamed_section", "(", "0", ",", "rs6000_xcoff_output_readonly_section_asm_op", ",", "&", "xcoff_read_only_section_name", ")", ";", "private_data_section", ...

[ "Implement", "TARGET_ASM_INIT_SECTIONS", "." ]

[ "rs6000", "0", "0", "0" ]

rs60004

rs6000_xcoff_asm_init_sections

rs6000

CPU

GCC

14,791

87

1

[]

[ "<s>", "bool", "writeNopData", "(", "uint64_t", "Count", ",", "MCObjectWriter", "*", "OW", ")", "const", "{", "if", "(", "Count", "%", "4", ")", "return", "false", ";", "uint64_t", "NumNops", "=", "Count", "/", "4", ";", "for", "(", "uint64_t", "i", ...

[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]

[ "Mips", "4", "4", "0", "0" ]

MipsAsmBackend11

writeNopData

Mips

CPU

LLVM

14,792

53

1

[]

[ "<s>", "MCOperand", "RISCVMCInstLower", "::", "lowerOperand", "(", "const", "MachineOperand", "&", "MO", ")", "const", "{", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"unknown operand type\"", ")", ";", ...

[ "Wrapper", "for", "MCInstLowering.lowerOperand", "(", ")", "for", "the", "tblgen'erated", "pseudo", "lowering", "." ]

[ "RISCV", "RISCV", "\"unknown operand type\"", "0", "0" ]

RISCVMCInstLower (2)1

lowerOperand

RISCV

CPU

LLVM

14,793

252

1

[]

[ "<s>", "bool", "MipsAsmPrinter", "::", "doInitialization", "(", "Module", "&", "M", ")", "{", "O", "<<", "\"\\t.section .mdebug.\"", "<<", "emitCurrentABIString", "(", ")", "<<", "'\\n'", ";", "if", "(", "Subtarget", "->", "isABI_EABI", "(", ")", ")", "O", ...

[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]

[ "Mips", "Mips", "\"\\t.section .mdebug.\"", "\"\\t.section .gcc_compiled_long\"", "\"32\"", "\"64\"", "\"\\t.previous\"" ]

MipsAsmPrinter31

doInitialization

Mips

CPU

LLVM

14,794

61

1

[]

[ "<s>", "virtual", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "PTX" ]

PTXRegAlloc

getAnalysisUsage

PTX

GPU

LLVM

14,795

24

1

[]

[ "<s>", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "SystemZSelectionDAGInfo", "::", "EmitTargetCodeForMemchr", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "DL", ",", "SDValue", "Chain", ",", "SDValue", "Src", ",", "SDValue", "C...

[ "Emit", "target-specific", "code", "that", "performs", "a", "memchr", ",", "in", "cases", "where", "that", "is", "faster", "than", "a", "libcall", "." ]

[ "SystemZ", "SystemZ", "MVT::Other", "MVT::Glue", "MVT::i32", "ISD::AND", "MVT::i32", "255", "MVT::i32", "ISD::ADD", "SystemZISD::SEARCH_STRING", "1", "2", "0", "SystemZ::CCMASK_SRST", "MVT::i32", "SystemZ::CCMASK_SRST_FOUND", "MVT::i32", "MVT::Glue", "SystemZISD::SELECT_CCMASK"...

SystemZSelectionDAGInfo20

EmitTargetCodeForMemchr

SystemZ

CPU

LLVM

14,796

281

1

[]

[ "<s>", "static", "unsigned", "spu_add_stmt_cost", "(", "void", "*", "data", ",", "int", "count", ",", "enum", "vect_cost_for_stmt", "kind", ",", "struct", "_stmt_vec_info", "*", "stmt_info", ",", "int", "misalign", ",", "enum", "vect_cost_model_location", "where",...

[ "Implement", "targetm.vectorize.add_stmt_cost", "." ]

[ "spu", "0", "50" ]

spu

spu_add_stmt_cost

spu

MPU

GCC

14,797

112

1

[]

[ "<s>", "void", "WebAssemblyInstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "OS", ",", "unsigned", "RegNo", ")", "const", "{", "assert", "(", "RegNo", "!=", "WebAssemblyFunctionInfo", "::", "UnusedReg", ")", ";", "OS", "<<", "\"(get_local \"", "<<", ...

[ "Print", "the", "assembler", "register", "name", "." ]

[ "WebAssembly", "WebAssembly", "WebAssembly", "\"(get_local \"", "\")\"" ]

WebAssemblyInstPrinter27

printRegName

WebAssembly

Virtual ISA

LLVM

14,798

32

1

[]

[ "<s>", "EVT", "SITargetLowering", "::", "getSetCCResultType", "(", "LLVMContext", "&", ",", "EVT", "VT", ")", "const", "{", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "{", "return", "MVT", "::", "i1", ";", "}", "return", "MVT", "::", "getV...

[ "Return", "the", "value", "type", "to", "use", "for", "ISD", ":", ":SETCC", "." ]

[ "R600", "SI", "MVT::i1", "MVT::getVectorVT", "MVT::i1" ]

SIISelLowering102

getSetCCResultType

R600

GPU

LLVM

14,799

46

1

[]