docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "unsigned", "getStackAlignment", "(", ")", "const", "{", "return", "StackAlignment", ";", "}", "</s>" ]	[ "Returns", "the", "minimum", "alignment", "known", "to", "hold", "of", "the", "stack", "frame", "on", "entry", "to", "the", "function", "and", "which", "must", "be", "maintained", "by", "every", "function", "for", "this", "subtarget", "." ]	[ "CellSPU" ]	SPUSubtarget	getStackAlignment	CellSPU	MPU	LLVM	14,500	10	1	[]
[ "<s>", "static", "M68kRelType", "getType", "(", "unsigned", "Kind", ",", "MCSymbolRefExpr", "::", "VariantKind", "&", "Modifier", ",", "bool", "&", "IsPCRel", ")", "{", "switch", "(", "Kind", ")", "{", "case", "FK_Data_4", ":", "case", "FK_PCRel_4", ":", "...	[ "Overload", "to", "return", "most", "specific", "vector", "type", "." ]	[ "M68k", "M68k", "\"Unimplemented\"" ]	M68kELFObjectWriter	getType	M68k	MPU	LLVM	14,501	57	1	[]
[ "<s>", "static", "bool", "mep_expand_setcc_1", "(", "enum", "rtx_code", "code", ",", "rtx", "dest", ",", "rtx", "op1", ",", "rtx", "op2", ")", "{", "rtx", "tmp", ";", "switch", "(", "code", ")", "{", "case", "GT", ":", "case", "GTU", ":", "tmp", "=...	[ "Emit", "a", "setcc", "instruction", "in", "its", "entirity", "." ]	[ "mep", "1", "1", "0x7ffffff", "1", "1", "1", "0x80000000", "1", "1" ]	mep1	mep_expand_setcc_1	mep	CPU	GCC	14,502	412	1	[]
[ "<s>", "static", "rtx", "frv_alloc_temp_reg", "(", "frv_tmp_reg_t", "*", "info", ",", "enum", "reg_class", "rclass", ",", "machine_mode", "mode", ",", "int", "mark_as_used", ",", "int", "no_abort", ")", "{", "int", "regno", "=", "info", "->", "next_reg", "["...	[ "Return", "the", "next", "available", "temporary", "register", "in", "a", "given", "class", "." ]	[ "frv", "0", "0" ]	frv3	frv_alloc_temp_reg	frv	VLIW	GCC	14,503	173	1	[]
[ "<s>", "unsigned", "getMaxInlineSizeThreshold", "(", ")", "const", "{", "return", "isThumb", "(", ")", "?", "0", ":", "64", ";", "}", "</s>" ]	[ "Returns", "the", "maximum", "memset", "/", "memcpy", "size", "that", "still", "makes", "it", "profitable", "to", "inline", "the", "call", "." ]	[ "ARM", "0", "64" ]	ARMSubtarget32	getMaxInlineSizeThreshold	ARM	CPU	LLVM	14,504	16	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"CPU0 DAG to DAG Pattern Instruction Selection\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "Cpu0", "\"CPU0 DAG to DAG Pattern Instruction Selection\"" ]	Cpu0ISelDAGToDAG2	getPassName	Cpu0	CPU	LLVM	14,505	11	1	[]
[ "<s>", "unsigned", "AArch64FastISel", "::", "fastMaterializeFloatZero", "(", "const", "ConstantFP", "*", "CFP", ")", "{", "assert", "(", "CFP", "->", "isNullValue", "(", ")", "&&", "\"Floating-point constant is not a positive zero.\"", ")", ";", "MVT", "VT", ";", ...	[ "Emit", "the", "floating-point", "constant", "+0.0", "in", "a", "register", "using", "target-", "specific", "logic", "." ]	[ "AArch64", "AArch64", "\"Floating-point constant is not a positive zero.\"", "0", "MVT::f32", "MVT::f64", "0", "MVT::f64", "AArch64::XZR", "AArch64::WZR", "AArch64::FMOVXDr", "AArch64::FMOVWSr" ]	AArch64FastISel18	fastMaterializeFloatZero	AArch64	CPU	LLVM	14,506	112	1	[]
[ "<s>", "static", "bool", "is_branch_slot_insn", "(", "rtx", "insn", ")", "{", "if", "(", "!", "insn", "\|\|", "!", "INSN_P", "(", "insn", ")", "\|\|", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "==", "USE", "\|\|", "GET_CODE", "(", "PATTERN", "(", ...	[ "The", "function", "returns", "true", "if", "INSN", "can", "be", "issued", "only", "from", "the", "branch", "slot", "." ]	[ "rs6000" ]	rs60003	is_branch_slot_insn	rs6000	CPU	GCC	14,507	77	1	[]
[ "<s>", "void", "ix86_expand_round_sse4", "(", "rtx", "op0", ",", "rtx", "op1", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "op0", ")", ";", "rtx", "e1", ",", "e2", ",", "res", ",", "half", ";", "const", "struct", "real_format", "*", "fmt", ...	[ "Expand", "SSE", "sequence", "for", "computing", "round", "from", "OP1", "storing", "into", "OP0", "using", "sse4", "round", "insn", "." ]	[ "i386", "1", "0" ]	i3865	ix86_expand_round_sse4	i386	CPU	GCC	14,508	217	1	[]
[ "<s>", "bool", "ARMBlockPlacement", "::", "processPostOrderLoops", "(", "MachineLoop", "", "ML", ")", "{", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "", "InnerML", ":", "*", "ML", ")", "Changed", "\|=", "processPostOrderLoops", "(", "InnerML...	[ "Updates", "ordering", "(", "of", "WLS", "BB", "and", "their", "loopExits", ")", "in", "inner", "loops", "first", "Returns", "true", "if", "any", "change", "was", "made", "in", "any", "of", "the", "loops", "." ]	[ "ARM", "ARM" ]	ARMBlockPlacement (2)	processPostOrderLoops	ARM	CPU	LLVM	14,509	40	1	[]
[ "<s>", "virtual", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "ARM64" ]	ARM64AdvSIMDScalarPass	getAnalysisUsage	ARM64	CPU	LLVM	14,510	24	1	[]
[ "<s>", "const", "char", "", "avr_out_tsthi", "(", "rtx_insn", "", "insn", ",", "rtx", "", "op", ",", "int", "", "plen", ")", "{", "if", "(", "compare_sign_p", "(", "insn", ")", ")", "{", "avr_asm_len", "(", "\"tst %B0\"", ",", "op", ",", "plen", ...	[ "Output", "test", "instruction", "for", "HImode", "." ]	[ "avr", "\"tst %B0\"", "1", "0", "\"or %A0,%B0\"", "1", "\"\"" ]	avr	avr_out_tsthi	avr	MPU	GCC	14,511	87	1	[]
[ "<s>", "int", "nds32_can_use_bclr_p", "(", "int", "ival", ")", "{", "int", "one_bit_count", ";", "one_bit_count", "=", "popcount_hwi", "(", "(", "unsigned", "HOST_WIDE_INT", ")", "(", "~", "ival", ")", ")", ";", "return", "(", "TARGET_EXT_PERF", "&&", "(", ...	[ "Function", "to", "check", "if", "'bclr", "'", "instruction", "can", "be", "used", "with", "IVAL", "." ]	[ "nds32", "1" ]	nds32-predicates5	nds32_can_use_bclr_p	nds32	CPU	GCC	14,512	36	1	[]
[ "<s>", "static", "rtx", "alpha_libcall_value", "(", "machine_mode", "mode", ",", "const_rtx", ")", "{", "return", "alpha_function_value_1", "(", "NULL_TREE", ",", "NULL_TREE", ",", "mode", ")", ";", "}", "</s>" ]	[ "Implement", "TARGET_LIBCALL_VALUE", "." ]	[ "alpha" ]	alpha	alpha_libcall_value	alpha	MPU	GCC	14,513	21	1	[]
[ "<s>", "bool", "FixupLEAPass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Func", ")", "{", "MF", "=", "&", "Func", ";", "const", "X86Subtarget", "&", "ST", "=", "Func", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ";", "OptIncD...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "X86", "X86", "X86", "\"Start X86FixupLEAs\\n\"", "\"End X86FixupLEAs\\n\"" ]	X86FixupLEAs (2)	runOnMachineFunction	X86	CPU	LLVM	14,514	140	1	[]
[ "<s>", "void", "aarch64_init_builtin_rsqrt", "(", "void", ")", "{", "tree", "fndecl", "=", "NULL", ";", "tree", "ftype", "=", "NULL", ";", "tree", "V2SF_type_node", "=", "build_vector_type", "(", "float_type_node", ",", "2", ")", ";", "tree", "V2DF_type_node",...	[ "Add", "builtins", "for", "reciprocal", "square", "root", "." ]	[ "aarch64", "2", "2", "4", "\"__builtin_aarch64_rsqrt_df\"", "\"__builtin_aarch64_rsqrt_sf\"", "\"__builtin_aarch64_rsqrt_v2df\"", "\"__builtin_aarch64_rsqrt_v2sf\"", "\"__builtin_aarch64_rsqrt_v4sf\"" ]	aarch64-builtins1	aarch64_init_builtin_rsqrt	aarch64	CPU	GCC	14,515	197	1	[]
[ "<s>", "bool", "ARM64TargetLowering", "::", "getPostIndexedAddressParts", "(", "SDNode", "", "N", ",", "SDNode", "", "Op", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ",", "ISD", "::", "MemIndexedMode", "&", "AM", ",", "SelectionDAG", "&", ...	[ "Returns", "true", "by", "value", ",", "base", "pointer", "and", "offset", "pointer", "and", "addressing", "mode", "by", "reference", "if", "this", "node", "can", "be", "combined", "with", "a", "load", "/", "store", "to", "form", "a", "post-indexed", "load...	[ "ARM64", "ARM64", "ISD::MemIndexedMode", "ISD::POST_INC", "ISD::POST_DEC" ]	ARM64ISelLowering	getPostIndexedAddressParts	ARM64	CPU	LLVM	14,516	157	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"RISCV Redundant Copy Elimination\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "RISCV", "\"RISCV Redundant Copy Elimination\"" ]	RISCVRedundantCopyElimination	getPassName	RISCV	CPU	LLVM	14,517	11	1	[]
[ "<s>", "static", "void", "get_pc_thunk_name", "(", "char", "name", "[", "32", "]", ",", "unsigned", "int", "regno", ")", "{", "if", "(", "USE_HIDDEN_LINKONCE", ")", "sprintf", "(", "name", ",", "\"__i686.get_pc_thunk.%s\"", ",", "reg_names", "[", "regno", "]...	[ "Fills", "in", "the", "label", "name", "that", "should", "be", "used", "for", "a", "pc", "thunk", "for", "the", "given", "register", "." ]	[ "i386", "32", "\"__i686.get_pc_thunk.%s\"", "\"LPR\"" ]	i3863	get_pc_thunk_name	i386	CPU	GCC	14,518	42	1	[]
[ "<s>", "static", "tree", "arm_convert_to_type", "(", "tree", "type", ",", "tree", "expr", ")", "{", "tree", "fromtype", "=", "TREE_TYPE", "(", "expr", ")", ";", "if", "(", "!", "SCALAR_FLOAT_TYPE_P", "(", "fromtype", ")", "\|\|", "!", "SCALAR_FLOAT_TYPE_P", ...	[ "Implement", "TARGET_CONVERT_TO_TYPE", ".", "Specifically", ",", "this", "hook", "implements", "the", "peculiarity", "of", "the", "ARM", "half-precision", "floating-point", "C", "semantics", "that", "requires", "conversions", "between", "__fp16", "to", "or", "from", ...	[ "arm", "16", "32", "16", "32" ]	arm4	arm_convert_to_type	arm	CPU	GCC	14,519	87	1	[]
[ "<s>", "void", "ARMBaseRegisterInfo", "::", "resolveFrameIndex", "(", "MachineInstr", "&", "MI", ",", "unsigned", "BaseReg", ",", "int64_t", "Offset", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "Machi...	[ "Resolve", "a", "frame", "index", "operand", "of", "an", "instruction", "to", "reference", "the", "indicated", "base", "register", "plus", "offset", "instead", "." ]	[ "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "0", "\"This resolveFrameIndex does not support Thumb1!\"", "\"Instr doesn't have FrameIndex operand!\"", "ARM", "\"Unable to resolve frame index!\"" ]	ARMBaseRegisterInfo17	resolveFrameIndex	ARM	CPU	LLVM	14,520	201	1	[]
[ "<s>", "TargetPassConfig", "", "AArch64TargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "AArch64PassConfig", "(", "", "this", ",", "PM", ")", ";", "}", "</s>" ]	[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]	[ "AArch64", "AArch64", "AArch64" ]	AArch64TargetMachine (2)3	createPassConfig	AArch64	CPU	LLVM	14,521	22	1	[]
[ "<s>", "unsigned", "getCSRFirstUseCost", "(", ")", "const", "{", "return", "5", ";", "}", "</s>" ]	[ "Allow", "the", "target", "to", "override", "the", "cost", "of", "using", "a", "callee-saved", "register", "for", "the", "first", "time", "." ]	[ "AArch64", "5" ]	AArch64RegisterInfo19	getCSRFirstUseCost	AArch64	CPU	LLVM	14,522	10	1	[]
[ "<s>", "void", "LoongArchDAGToDAGISel", "::", "Select", "(", "SDNode", "*", "Node", ")", "{", "if", "(", "Node", "->", "isMachineOpcode", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"== \"", ";", "Node", "->", "dump", "(", "CurDAG"...	[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]	[ "LoongArch", "LoongArch", "\"== \"", "\"\\n\"", "1", "ISD::Constant", "LoongArch::R0", "LoongArchMatInt::Inst", "LoongArchMatInt::generateInstSeq", "LoongArch::LU12I_W", "LoongArch::LU12I_W", "0" ]	LoongArchISelDAGToDAG1	Select	LoongArch	CPU	LLVM	14,523	232	1	[]
[ "<s>", "const", "MachineOperand", "*", "SIInstrInfo", "::", "getNamedOperand", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OperandName", ")", "const", "{", "int", "Idx", "=", "AMDGPU", "::", "getNamedOperandIdx", "(", "MI", ".", "getOpcode", "("...	[ "Returns", "the", "operand", "named", "Op", "." ]	[ "R600", "SI", "1" ]	SIInstrInfo8	getNamedOperand	R600	GPU	LLVM	14,524	53	1	[]
[ "<s>", "static", "rtx", "get_next_active_insn", "(", "rtx", "insn", ",", "rtx", "tail", ")", "{", "if", "(", "insn", "==", "NULL_RTX", "\|\|", "insn", "==", "tail", ")", "return", "NULL_RTX", ";", "while", "(", "1", ")", "{", "insn", "=", "NEXT_INSN", ...	[ "Return", "the", "next", "insn", "after", "INSN", "that", "is", "found", "before", "TAIL", "is", "reached", ",", "skipping", "any", "``", "non-active", "''", "insns", "-", "insns", "that", "will", "not", "actually", "occupy", "an", "issue", "slot", ".", ...	[ "rs6000", "1" ]	rs60003	get_next_active_insn	rs6000	CPU	GCC	14,525	102	1	[]
[ "<s>", "MachineBasicBlock", "::", "iterator", "RISCVInstrInfo", "::", "insertOutlinedCall", "(", "Module", "&", "M", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "It", ",", "MachineFunction", "&", "MF", ",", "outliner", ...	[ "Insert", "a", "call", "to", "an", "outlined", "function", "into", "the", "program", "." ]	[ "RISCV", "RISCV", "RISCV::PseudoCALLReg", "RISCV::X5", "0", "RISCVII::MO_CALL" ]	RISCVInstrInfo22	insertOutlinedCall	RISCV	CPU	LLVM	14,526	86	1	[]
[ "<s>", "bool", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "override", "{", "llvm_unreachable", "(", "\"RelaxIn...	[ "Simple", "predicate", "for", "targets", "where", "!", "Resolved", "implies", "requiring", "relaxation", "." ]	[ "Cpu0", "\"RelaxInstruction() unimplemented\"" ]	Cpu0AsmBackend	fixupNeedsRelaxation	Cpu0	CPU	LLVM	14,527	33	1	[]
[ "<s>", "bool", "isReg", "(", ")", "const", "override", "{", "return", "Kind", "==", "Register", ";", "}", "</s>" ]	[ "isReg", "-", "Is", "this", "a", "register", "operand", "?" ]	[ "CAHP" ]	CAHPAsmParser	isReg	CAHP	CPU	LLVM	14,528	13	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "RISCV" ]	RISCVCleanupVSETVLI	getAnalysisUsage	RISCV	CPU	LLVM	14,529	24	1	[]
[ "<s>", "bool", "AMDGPUAnnotateKernelFeatures", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "Triple", "TT", "(", "M", ".", "getTargetTriple", "(", ")", ")", ";", "static", "const", "StringRef", "IntrinsicToAttr", "[", "]", "[", "2", "]", "=", ...	[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]	[ "AMDGPU", "AMDGPU", "2", "\"llvm.r600.read.tgid.y\"", "\"amdgpu-work-group-id-y\"", "\"llvm.r600.read.tgid.z\"", "\"amdgpu-work-group-id-z\"", "\"llvm.r600.read.tidig.y\"", "\"amdgpu-work-item-id-y\"", "\"llvm.r600.read.tidig.z\"", "\"amdgpu-work-item-id-z\"", "2", "\"llvm.r600.read.local.si...	AMDGPUAnnotateKernelFeatures24	runOnModule	AMDGPU	GPU	LLVM	14,530	139	1	[]
[ "<s>", "static", "void", "write_func_decl_from_insn", "(", "std", "::", "stringstream", "&", "s", ",", "rtx", "result", ",", "rtx", "pat", ",", "rtx", "callee", ")", "{", "bool", "callprototype", "=", "register_operand", "(", "callee", ",", "Pmode", ")", "...	[ "Construct", "a", "function", "declaration", "from", "a", "call", "insn", ".", "This", "can", "be", "necessary", "for", "two", "reasons", "-", "either", "we", "have", "an", "indirect", "call", "which", "requires", "a", ".callprototype", "declaration", ",", "...	[ "nvptx", "\"_\"", "0", "\"// BEGIN GLOBAL FUNCTION DECL: \"", "\"\\n\"", "\"\\t.callprototype\\t\"", "\"\\t.extern .func \"", "\"(.param\"", "\" \"", "\"_\"", "\"%out_retval\"", "\")\"", "0", "1", "0", "\" (\"", "0", "0", "1", "0", "0", "\".param\"", "\" \"", "\"_\"", ...	nvptx2	write_func_decl_from_insn	nvptx	GPU	GCC	14,531	286	1	[]
[ "<s>", "static", "void", "write_type_node", "(", "char", "", "tok", ",", "bool", "indent", ")", "{", "if", "(", "indent", ")", "fprintf", "(", "init_file", ",", "\" \"", ")", ";", "typemap", "", "entry", "=", "(", "typemap", "*", ")", "bsearch", "...	[ "Write", "the", "type", "node", "corresponding", "to", "TOK", "." ]	[ "rs6000", "\" \"", "0", "\"Type map is inconsistent.\"", "\"%s_type_node\"" ]	rs6000-gen-builtins	write_type_node	rs6000	CPU	GCC	14,532	76	1	[]
[ "<s>", "bool", "ARMBaseRegisterInfo", "::", "isFrameOffsetLegal", "(", "const", "MachineInstr", "*", "MI", ",", "int64_t", "Offset", ")", "const", "{", "const", "TargetInstrDesc", "&", "Desc", "=", "MI", "->", "getDesc", "(", ")", ";", "unsigned", "AddrMode", ...	[ "Determine", "whether", "a", "given", "base", "register", "plus", "offset", "immediate", "is", "encodable", "to", "resolve", "a", "frame", "index", "." ]	[ "ARM", "ARM", "ARMII::AddrModeMask", "0", "\"Instr doesn't have FrameIndex operand!\"", "ARMII::AddrMode4", "ARMII::AddrMode6", "0", "0", "1", "ARMII::AddrModeT2_i8", "ARMII::AddrModeT2_i12", "1", "0", "8", "12", "ARMII::AddrMode5", "8", "4", "ARMII::AddrMode_i12", "ARMII::Ad...	ARMBaseRegisterInfo36	isFrameOffsetLegal	ARM	CPU	LLVM	14,533	294	1	[]
[ "<s>", "static", "void", "conditionalize_optimization", "(", "void", ")", "{", "rtx", "insn", ";", "for", "(", "insn", "=", "get_insns", "(", ")", ";", "insn", ";", "insn", "=", "conditionalize_block", "(", "insn", ")", ")", "continue", ";", "}", "</s>" ...	[ "Apply", "the", "conditionalization", "of", "blocks", "optimization", ".", "This", "is", "the", "outer", "loop", "that", "traverses", "through", "the", "insns", "scanning", "for", "a", "branch", "that", "signifies", "an", "opportunity", "to", "apply", "the", "...	[ "mcore" ]	mcore3	conditionalize_optimization	mcore	MPU	GCC	14,534	30	1	[]
[ "<s>", "int", "RISCVTTIImpl", "::", "getIntImmCost", "(", "unsigned", "Opcode", ",", "unsigned", "Idx", ",", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ")", "{", "assert", "(", "Ty", "->", "isIntegerTy", "(", ")", "&&", "\"getIntImmCost can only...	[ "Calculate", "the", "cost", "of", "materializing", "a", "64-bit", "value", "." ]	[ "RISCV", "RISCV", "\"getIntImmCost can only estimate cost of materialising integers\"", "0", "0U", "1" ]	RISCVTargetTransformInfo8	getIntImmCost	RISCV	CPU	LLVM	14,535	190	1	[]
[ "<s>", "const", "MCFixupKindInfo", "&", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "override", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "ARM", "::", "NumTargetFixupKinds", "]", "=", "{", "{", "\"fixup_arm_ldst_pcrel_12\"", ",", "...	[ "Get", "information", "on", "a", "fixup", "kind", "." ]	[ "ARM", "ARM::NumTargetFixupKinds", "\"fixup_arm_ldst_pcrel_12\"", "0", "32", "\"fixup_t2_ldst_pcrel_12\"", "0", "32", "\"fixup_arm_pcrel_10_unscaled\"", "0", "32", "\"fixup_arm_pcrel_10\"", "0", "32", "\"fixup_t2_pcrel_10\"", "0", "32", "\"fixup_thumb_adr_pcrel_10\"", "0", "8",...	ARMAsmBackend23	getFixupKindInfo	ARM	CPU	LLVM	14,536	423	1	[]
[ "<s>", "unsigned", "SparcInstrInfo", "::", "getGlobalBaseReg", "(", "MachineFunction", "", "MF", ")", "const", "{", "SparcMachineFunctionInfo", "", "SparcFI", "=", "MF", "->", "getInfo", "<", "SparcMachineFunctionInfo", ">", "(", ")", ";", "unsigned", "GlobalBas...	[ "getGlobalBaseReg", "-", "Return", "a", "virtual", "register", "initialized", "with", "the", "the", "global", "base", "register", "value", "." ]	[ "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "0", "SP::IntRegsRegClass", "SP::GETPCX", "Sparc" ]	SparcInstrInfo13	getGlobalBaseReg	Sparc	CPU	LLVM	14,537	117	1	[]
[ "<s>", "void", "A57ChainingConstraint", "::", "apply", "(", "PBQPRAGraph", "&", "G", ")", "{", "const", "MachineFunction", "&", "MF", "=", "G", ".", "getMetadata", "(", ")", ".", "MF", ";", "LiveIntervals", "&", "LIs", "=", "G", ".", "getMetadata", "(", ...	[ "Apply", "the", "profile", "inference", "algorithm", "for", "a", "given", "function", "." ]	[ "AArch64", "8", "\"Killing chain \"", "\" at \"", "AArch64::FMSUBSrrr", "AArch64::FMADDSrrr", "AArch64::FNMSUBSrrr", "AArch64::FNMADDSrrr", "AArch64::FMSUBDrrr", "AArch64::FMADDDrrr", "AArch64::FNMSUBDrrr", "AArch64::FNMADDDrrr", "0", "3", "AArch64::FMLAv2f32", "AArch64::FMLSv2f32", ...	AArch64PBQPRegAlloc (2)	apply	AArch64	CPU	LLVM	14,538	321	1	[]
[ "<s>", "void", "msp430_output_labelref", "(", "FILE", "", "file", ",", "const", "char", "", "name", ")", "{", "int", "i", ";", "for", "(", "i", "=", "0", ";", "helper_function_name_mappings", "[", "i", "]", ".", "gcc_name", ";", "i", "++", ")", "if...	[ "This", "function", "does", "the", "same", "as", "the", "default", ",", "but", "it", "will", "replace", "GCC", "function", "names", "with", "the", "MSPABI-specified", "ones", "." ]	[ "msp430", "0", "0", "0", "0" ]	msp430	msp430_output_labelref	msp430	MPU	GCC	14,539	85	1	[]
[ "<s>", "void", "RegDefsUses", "::", "init", "(", "const", "MachineInstr", "&", "MI", ")", "{", "update", "(", "MI", ",", "0", ",", "MI", ".", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", ")", ";", "if", "(", "MI", ".", "isCall", "(", ")"...	[ "Initialize", "the", "machine", "model", "for", "instruction", "scheduling", "." ]	[ "Mips", "0", "Mips::RA", "Mips::AT" ]	MipsDelaySlotFiller	init	Mips	CPU	LLVM	14,540	86	1	[]
[ "<s>", "bool", "loongarch_do_optimize_block_move_p", "(", "void", ")", "{", "if", "(", "target_flags_explicit", "&", "MASK_MEMCPY", ")", "return", "!", "TARGET_MEMCPY", ";", "return", "!", "optimize_size", ";", "}", "</s>" ]	[ "Return", "true", "if", "loongarch_expand_block_move", "is", "the", "preferred", "implementation", "of", "the", "'cpymemsi", "'", "template", "." ]	[ "loongarch" ]	loongarch	loongarch_do_optimize_block_move_p	loongarch	CPU	GCC	14,541	21	1	[]
[ "<s>", "bool", "X86AsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ";", "SMShadowTracker", ".", "startFunction", "(", "MF", ")", ";"...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "X86", "X86", "X86" ]	X86AsmPrinter94	runOnMachineFunction	X86	CPU	LLVM	14,542	148	1	[]
[ "<s>", "int", "ix86_local_alignment", "(", "tree", "type", ",", "int", "align", ")", "{", "if", "(", "TARGET_64BIT", ")", "{", "if", "(", "AGGREGATE_TYPE_P", "(", "type", ")", "&&", "TYPE_SIZE", "(", "type", ")", "&&", "TREE_CODE", "(", "TYPE_SIZE", "(",...	[ "Compute", "the", "alignment", "for", "a", "local", "variable", ".", "TYPE", "is", "the", "data", "type", ",", "and", "ALIGN", "is", "the", "alignment", "that", "the", "object", "would", "ordinarily", "have", ".", "The", "value", "of", "this", "macro", "...	[ "i386", "16", "128", "128", "64", "64", "128", "128", "64", "64", "128", "128", "64", "64", "128", "128", "64", "64", "128", "128" ]	i3863	ix86_local_alignment	i386	CPU	GCC	14,543	294	1	[]
[ "<s>", "static", "int", "distance_agu_use", "(", "unsigned", "int", "regno0", ",", "rtx_insn", "*", "insn", ")", "{", "basic_block", "bb", "=", "BLOCK_FOR_INSN", "(", "insn", ")", ";", "int", "distance", "=", "0", ";", "bool", "found", "=", "false", ";",...	[ "Return", "the", "distance", "between", "INSN", "and", "the", "next", "insn", "that", "uses", "register", "number", "REGNO0", "in", "memory", "address", ".", "Return", "-1", "if", "no", "such", "a", "use", "is", "found", "within", "LEA_SEARCH_THRESHOLD", "or...	[ "i386", "0", "1", "0", "0", "1", "1" ]	i386	distance_agu_use	i386	CPU	GCC	14,544	257	1	[]
[ "<s>", "bool", "SIRegisterInfo", "::", "shouldCoalesce", "(", "MachineInstr", "", "MI", ",", "const", "TargetRegisterClass", "", "SrcRC", ",", "unsigned", "SubReg", ",", "const", "TargetRegisterClass", "*", "DstRC", ",", "unsigned", "DstSubReg", ",", "const", ...	[ "Subtarget", "Hooks", "." ]	[ "AMDGPU", "SI", "32", "32" ]	SIRegisterInfo11	shouldCoalesce	AMDGPU	GPU	LLVM	14,545	82	1	[]
[ "<s>", "void", "s390_expand_movmem", "(", "rtx", "dst", ",", "rtx", "src", ",", "rtx", "len", ")", "{", "if", "(", "GET_CODE", "(", "len", ")", "==", "CONST_INT", "&&", "INTVAL", "(", "len", ")", ">=", "0", "&&", "INTVAL", "(", "len", ")", "<=", ...	[ "Emit", "code", "to", "move", "LEN", "bytes", "from", "DST", "to", "SRC", "." ]	[ "s390", "0", "256", "0", "1", "1", "1", "1", "0", "0", "1", "0", "8", "1", "0", "1", "255", "256", "256", "1", "0", "1", "1" ]	s3903	s390_expand_movmem	s390	MPU	GCC	14,546	481	1	[]
[ "<s>", "unsigned", "WebAssemblyFastISel", "::", "signExtend", "(", "unsigned", "Reg", ",", "const", "Value", "*", "V", ",", "MVT", "::", "SimpleValueType", "From", ",", "MVT", "::", "SimpleValueType", "To", ")", "{", "if", "(", "To", "==", "MVT", "::", "...	[ "Return", "a", "new", "range", "in", "the", "specified", "integer", "type", ",", "which", "must", "be", "strictly", "larger", "than", "the", "current", "type", "." ]	[ "WebAssembly", "WebAssembly", "MVT::SimpleValueType", "MVT::SimpleValueType", "MVT::i64", "MVT::i64", "WebAssembly::I64RegClass", "WebAssembly::I64_EXTEND_S_I32", "MVT::i32", "0" ]	WebAssemblyFastISel1	signExtend	WebAssembly	Virtual ISA	LLVM	14,547	125	1	[]
[ "<s>", "unsigned", "int", "s390_case_values_threshold", "(", "void", ")", "{", "if", "(", "TARGET_INDIRECT_BRANCH_NOBP_JUMP", ")", "return", "20", ";", "return", "default_case_values_threshold", "(", ")", ";", "}", "</s>" ]	[ "Implement", "the", "TARGET_CASE_VALUES_THRESHOLD", "target", "hook", "." ]	[ "s390", "20" ]	s390	s390_case_values_threshold	s390	MPU	GCC	14,548	20	1	[]
[ "<s>", "void", "recordRelocation", "(", "MachObjectWriter", "", "Writer", ",", "MCAssembler", "&", "Asm", ",", "const", "MCAsmLayout", "&", "Layout", ",", "const", "MCFragment", "", "Fragment", ",", "const", "MCFixup", "&", "Fixup", ",", "MCValue", "Target",...	[ "Record", "a", "relocation", "entry", "." ]	[ "PowerPC", "\"Relocation emission for MachO/PPC64 unimplemented.\"", "PPC" ]	PPCMachObjectWriter	recordRelocation	PowerPC	CPU	LLVM	14,549	69	1	[]
[ "<s>", "unsigned", "AArch64FrameLowering", "::", "getWinEHParentFrameOffset", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "0", ";", "}", "</s>" ]	[ "The", "parent", "frame", "offset", "(", "aka", "dispFrame", ")", "is", "only", "used", "on", "X86_64", "to", "retrieve", "the", "parent", "'s", "frame", "pointer", "." ]	[ "AArch64", "AArch64", "0" ]	AArch64FrameLowering (2)1	getWinEHParentFrameOffset	AArch64	CPU	LLVM	14,550	16	1	[]
[ "<s>", "SDValue", "RISCVTargetLowering", "::", "joinRegisterPartsIntoValue", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "DL", ",", "const", "SDValue", "*", "Parts", ",", "unsigned", "NumParts", ",", "MVT", "PartVT", ",", "EVT", "ValueVT", ","...	[ "Target-specific", "combining", "of", "register", "parts", "into", "its", "original", "value", "." ]	[ "RISCV", "RISCV", "MVT::f16", "MVT::f32", "0", "ISD::BITCAST", "MVT::i32", "ISD::TRUNCATE", "MVT::i16", "ISD::BITCAST", "MVT::f16", "0", "0", "0", "\"The number of element should not be zero.\"", "ISD::BITCAST", "ISD::EXTRACT_SUBVECTOR", "0" ]	RISCVISelLowering20	joinRegisterPartsIntoValue	RISCV	CPU	LLVM	14,551	329	1	[]
[ "<s>", "void", "SparcInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{",...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "Sparc", "Sparc", "SP::IntRegsRegisterClass", "SP::LDri", "0", "SP::FPRegsRegisterClass", "SP::LDFri", "0", "SP::DFPRegsRegisterClass", "SP::LDDFri", "0", "0", "\"Can't load this register from stack slot\"" ]	SparcInstrInfo17	loadRegFromStackSlot	Sparc	CPU	LLVM	14,552	173	1	[]
[ "<s>", "static", "bool", "ia64_function_value_regno_p", "(", "const", "unsigned", "int", "regno", ")", "{", "return", "(", "(", "regno", ">=", "GR_RET_FIRST", "&&", "regno", "<=", "GR_RET_LAST", ")", "\|\|", "(", "regno", ">=", "FR_RET_FIRST", "&&", "regno", "...	[ "Worker", "function", "for", "FUNCTION_VALUE_REGNO_P", "." ]	[ "ia64" ]	ia64	ia64_function_value_regno_p	ia64	CPU	GCC	14,553	34	1	[]
[ "<s>", "const", "char", "*", "SparcTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "(", "SPISD", "::", "NodeType", ")", "Opcode", ")", "{", "case", "SPISD", "::", "FIRST_NUMBER", ":", "break", ";", "...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "Sparc", "Sparc", "SPISD::NodeType", "SPISD::FIRST_NUMBER", "SPISD::CMPICC", "\"SPISD::CMPICC\"", "SPISD::CMPFCC", "\"SPISD::CMPFCC\"", "SPISD::BRICC", "\"SPISD::BRICC\"", "SPISD::BRXCC", "\"SPISD::BRXCC\"", "SPISD::BRFCC", "\"SPISD::BRFCC\"", "SPISD::SELECT_ICC", "\"SPISD::SELECT_ICC\...	SparcISelLowering (2)2	getTargetNodeName	Sparc	CPU	LLVM	14,554	202	1	[]
[ "<s>", "const", "InstrItineraryData", "*", "getInstrItineraryData", "(", ")", "const", "override", "{", "return", "&", "InstrItins", ";", "}", "</s>" ]	[ "getInstrItineraryData", "-", "Returns", "instruction", "itinerary", "data", "for", "the", "target", "or", "specific", "subtarget", "." ]	[ "LC3" ]	LC3Subtarget	getInstrItineraryData	LC3	CPU	LLVM	14,555	14	1	[]
[ "<s>", "int", "first_reg_to_save", "(", "void", ")", "{", "int", "first_reg", ";", "for", "(", "first_reg", "=", "13", ";", "first_reg", "<=", "31", ";", "first_reg", "++", ")", "if", "(", "save_reg_p", "(", "first_reg", ")", ")", "break", ";", "if", ...	[ "Return", "the", "first", "register", "that", "is", "required", "to", "be", "saved", ".", "16", "if", "none", "." ]	[ "rs6000", "13", "31", "0" ]	rs60005	first_reg_to_save	rs6000	CPU	GCC	14,556	91	1	[]
[ "<s>", "TargetPassConfig", "*", "VideoCore4TargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "VideoCore4PassConfig", "(", "this", ",", "PM", ")", ";", "}", "</s>" ]	[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]	[ "VideoCore4", "VideoCore4", "VideoCore4" ]	VideoCore4TargetMachine	createPassConfig	VideoCore4	DSP	LLVM	14,557	21	1	[]
[ "<s>", "void", "ix86_expand_vector_move_misalign", "(", "machine_mode", "mode", ",", "rtx", "operands", "[", "]", ")", "{", "rtx", "op0", ",", "op1", ",", "m", ";", "op0", "=", "operands", "[", "0", "]", ";", "op1", "=", "operands", "[", "1", "]", ";...	[ "Implement", "the", "movmisalign", "patterns", "for", "SSE", ".", "Non-SSE", "modes", "go", "straight", "to", "ix86_expand_vector_move", "." ]	[ "i386", "0", "1", "64", "32", "0", "8", "0", "8", "0", "8", "0", "8" ]	i386-expand	ix86_expand_vector_move_misalign	i386	CPU	GCC	14,558	472	1	[]
[ "<s>", "ScheduleHazardRecognizer", "", "PPCInstrInfo", "::", "CreateTargetPostRAHazardRecognizer", "(", "const", "InstrItineraryData", "", "II", ",", "const", "ScheduleDAG", "*", "DAG", ")", "const", "{", "unsigned", "Directive", "=", "DAG", "->", "MF", ".", "ge...	[ "Allocate", "and", "return", "a", "hazard", "recognizer", "to", "use", "for", "by", "non-scheduling", "passes", "." ]	[ "PowerPC", "PPC", "PPC", "PPC::MCPU_PWR7", "PPC::MCPU_PWR8", "PPC", "PPC::MCPU_440", "PPC::MCPU_A2", "PPC::MCPU_E500mc", "PPC::MCPU_E5500", "\"No InstrInfo?\"", "PPC" ]	PPCInstrInfo31	CreateTargetPostRAHazardRecognizer	PowerPC	CPU	LLVM	14,559	114	1	[]
[ "<s>", "bool", "enableMachineScheduler", "(", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]	[ "Enable", "the", "MachineScheduler", "pass", "for", "all", "X86", "subtargets", "." ]	[ "R600" ]	AMDGPUSubtarget30	enableMachineScheduler	R600	GPU	LLVM	14,560	11	1	[]
[ "<s>", "void", "MipsSEFrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ",", "Save...	[ "This", "method", "determines", "which", "of", "the", "registers", "reported", "by", "TargetRegisterInfo", ":", ":getCalleeSavedRegs", "(", ")", "should", "actually", "get", "saved", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips::RA_64", "Mips::RA", "Mips::S7_64", "Mips::S7", "Mips", "Mips", "Mips", "Mips", "Mips::GPR64RegClass", "Mips::GPR32RegClass", "10", "16", "Mips::GPR64RegClass", "Mips::GPR32RegClass" ]	MipsSEFrameLowering (2)1	determineCalleeSaves	Mips	CPU	LLVM	14,561	343	1	[]
[ "<s>", "bool", "RedundantInstrElimination", "::", "processBlock", "(", "MachineBasicBlock", "&", "B", ",", "const", "RegisterSet", "&", ")", "{", "if", "(", "!", "BT", ".", "reached", "(", "&", "B", ")", ")", "return", "false", ";", "bool", "Changed", "=...	[ "processBlock", "-", "If", "there", "are", "any", "predecessors", "whose", "control", "can", "be", "threaded", "through", "to", "a", "successor", ",", "transform", "them", "now", "." ]	[ "Hexagon", "1", "0", "0", "0", "0" ]	HexagonBitSimplify13	processBlock	Hexagon	DSP	LLVM	14,562	429	1	[]
[ "<s>", "static", "bool", "is_end_basic_block", "(", "enum", "dispatch_group", "group", ")", "{", "return", "group", "==", "disp_branch", ";", "}", "</s>" ]	[ "This", "function", "returns", "true", "if", "a", "branch", "is", "detected", ".", "End", "of", "a", "basic", "block", "does", "not", "have", "to", "be", "a", "branch", ",", "but", "here", "we", "assume", "only", "branches", "end", "a", "window", "." ]	[ "i386" ]	i3864	is_end_basic_block	i386	CPU	GCC	14,563	15	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"SystemZ Assembly Printer\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "SystemZ", "\"SystemZ Assembly Printer\"" ]	SystemZAsmPrinter	getPassName	SystemZ	CPU	LLVM	14,564	11	1	[]
[ "<s>", "int", "VESubtarget", "::", "getAdjustedFrameSize", "(", "int", "frameSize", ")", "const", "{", "frameSize", "+=", "176", ";", "frameSize", "=", "alignTo", "(", "frameSize", ",", "16", ")", ";", "return", "frameSize", ";", "}", "</s>" ]	[ "Given", "a", "actual", "stack", "size", "as", "determined", "by", "FrameInfo", ",", "this", "function", "returns", "adjusted", "framesize", "which", "includes", "space", "for", "RSA", ",", "return", "address", ",", "and", "frame", "poitner", "." ]	[ "VE", "VE", "176", "16" ]	VESubtarget	getAdjustedFrameSize	VE	CPU	LLVM	14,565	27	1	[]
[ "<s>", "static", "int", "stackSlotSize", "(", ")", "{", "return", "16", ";", "}", "</s>" ]	[ "Stack", "slot", "size", "(", "4", "bytes", ")" ]	[ "CellSPU", "16" ]	SPUFrameInfo	stackSlotSize	CellSPU	MPU	LLVM	14,566	10	1	[]
[ "<s>", "static", "const", "char", "*", "cond_name_x", "(", "int", "code", ")", "{", "if", "(", "cc_prev_status", ".", "flags", "&", "CC_NO_OVERFLOW", ")", "{", "switch", "(", "code", ")", "{", "case", "LT", ":", "return", "\"mi\"", ";", "case", "GE", ...	[ "Turn", "a", "condition", "code", "into", "a", "string" ]	[ "z8k", "\"mi\"", "\"pl\"", "\"eq\"", "\"ne\"", "\"lt\"", "\"le\"", "\"gt\"", "\"ge\"", "\"ult\"", "\"ule\"", "\"ugt\"", "\"uge\"" ]	z8k	cond_name_x	z8k	MPU	GCC	14,567	111	1	[]
[ "<s>", "static", "tree", "spu_builtin_mask_for_load", "(", "void", ")", "{", "return", "spu_builtin_decls", "[", "SPU_MASK_FOR_LOAD", "]", ";", "}", "</s>" ]	[ "Implement", "targetm.vectorize.builtin_mask_for_load", "." ]	[ "spu" ]	spu	spu_builtin_mask_for_load	spu	MPU	GCC	14,568	14	1	[]
[ "<s>", "bool", "PPCInstrInfo", "::", "FoldImmediate", "(", "MachineInstr", "&", "UseMI", ",", "MachineInstr", "&", "DefMI", ",", "Register", "Reg", ",", "MachineRegisterInfo", "*", "MRI", ")", "const", "{", "bool", "Changed", "=", "onlyFoldImmediate", "(", "Us...	[ "Reg", "is", "known", "to", "be", "defined", "by", "a", "move", "immediate", "instruction", ",", "try", "to", "fold", "the", "immediate", "into", "the", "use", "instruction", "." ]	[ "PowerPC", "PPC" ]	PPCInstrInfo	FoldImmediate	PowerPC	CPU	LLVM	14,569	53	1	[]
[ "<s>", "bool", "MSP430AsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "StringRef", "IDVal", "=", "DirectiveID", ".", "getIdentifier", "(", ")", ";", "if", "(", "IDVal", ".", "lower", "(", ")", "==", "\".long\"", ")", "{", "Par...	[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]	[ "MSP430", "MSP430", "\".long\"", "4", "\".word\"", "\".short\"", "2", "\".byte\"", "1", "\".refsym\"" ]	MSP430AsmParser	ParseDirective	MSP430	MPU	LLVM	14,570	120	1	[]
[ "<s>", "MCSection", "", "AMDGPUTargetObjectFile", "::", "getExplicitSectionGlobal", "(", "const", "GlobalObject", "", "GO", ",", "SectionKind", "SK", ",", "const", "TargetMachine", "&", "TM", ")", "const", "{", "StringRef", "SectionName", "=", "GO", "->", "get...	[ "Targets", "should", "implement", "this", "method", "to", "assign", "a", "section", "to", "globals", "with", "an", "explicit", "section", "specfied", "." ]	[ "AMDGPU", "AMDGPU", "\".AMDGPU.comment.\"" ]	AMDGPUTargetObjectFile	getExplicitSectionGlobal	AMDGPU	GPU	LLVM	14,571	60	1	[]
[ "<s>", "inline", "bool", "function_call_info", "::", "function_returns_void_p", "(", ")", "{", "return", "TREE_TYPE", "(", "TREE_TYPE", "(", "fndecl", ")", ")", "==", "void_type_node", ";", "}", "</s>" ]	[ "Return", "true", "if", "the", "function", "has", "no", "return", "value", "." ]	[ "riscv" ]	riscv-vector-builtins	function_returns_void_p	riscv	CPU	GCC	14,572	20	1	[]
[ "<s>", "bool", "OptimizeLEAPass", "::", "isReplaceable", "(", "const", "MachineInstr", "&", "First", ",", "const", "MachineInstr", "&", "Last", ",", "int64_t", "&", "AddrDispShift", ")", "const", "{", "assert", "(", "isLEA", "(", "First", ")", "&&", "isLEA",...	[ "Check", "whether", "metadata", "is", "replaceable", "." ]	[ "X86", "\"The function works only with LEA instructions\"", "1", "1", "0", "0", "0", "X86II::getMemoryOperandNo", "0", "X86II::getOperandBias", "X86::AddrBaseReg", "0", "X86::AddrBaseReg", "X86::AddrDisp", "32", "X86::AddrDisp" ]	X86OptimizeLEAs12	isReplaceable	X86	CPU	LLVM	14,573	280	1	[]
[ "<s>", "iterator", "end", "(", ")", "{", "return", "Blocks", ".", "rend", "(", ")", ";", "}", "</s>" ]	[ "Get", "a", "const_iterator", "to", "the", "end", "of", "the", "symbol", "table", "." ]	[ "JVM" ]	JVMX2Java	end	JVM	Virtual ISA	LLVM	14,574	13	1	[]
[ "<s>", "bool", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "{", "llvm_unreachable", "(", "\"relaxInstruction() un...	[ "Simple", "predicate", "for", "targets", "where", "!", "Resolved", "implies", "requiring", "relaxation", "." ]	[ "PowerPC", "\"relaxInstruction() unimplemented\"" ]	PPCAsmBackend1	fixupNeedsRelaxation	PowerPC	CPU	LLVM	14,575	29	1	[]
[ "<s>", "bool", "ARMPassConfig", "::", "addPreSched2", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "if", "(", "!", "getARMSubtarget", "(", ")", ".", "isThumb1Only", "(", ")", ")", "{", "addPass", "(", ...	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "prolog-epilog", "insertion", "and", "before", "the", "second", "instruction", "scheduling", "pass", "." ]	[ "ARM", "ARM", "ARM", "ARM", "\"After ARM load / store optimizer\"", "ARM", "ARM::DPRRegClass", "ARM", "ARM", "ARM", "ARM", "ARM" ]	ARMTargetMachine27	addPreSched2	ARM	CPU	LLVM	14,576	150	1	[]
[ "<s>", "static", "int64_t", "getConstant", "(", "const", "MachineInstr", "*", "MI", ")", "{", "return", "MI", "->", "getOperand", "(", "1", ")", ".", "getCImm", "(", ")", "->", "getSExtValue", "(", ")", ";", "}", "</s>" ]	[ "Return", "the", "large", "constant", "at", "the", "given", "index", "." ]	[ "AMDGPU", "1" ]	AMDGPUInstructionSelector12	getConstant	AMDGPU	GPU	LLVM	14,577	27	1	[]
[ "<s>", "bool", "KudeyarPassConfig", "::", "addPreEmitPass", "(", ")", "{", "return", "false", ";", "}", "</s>" ]	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "Kudeyar", "Kudeyar" ]	KudeyarTargetMachine	addPreEmitPass	Kudeyar	CPU	LLVM	14,578	11	1	[]
[ "<s>", "ARMBaseTargetMachine", "::", "ARMBaseTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "...	[ "Create", "an", "ARM", "architecture", "model", "." ]	[ "ARM", "ARM", "ARM", "ARM", "ARM" ]	ARMTargetMachine58	ARMBaseTargetMachine	ARM	CPU	LLVM	14,579	291	1	[]
[ "<s>", "void", "XCoreInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "Register", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "XCore", "XCore", "XCore::STWFI", "0" ]	XCoreInstrInfo18	storeRegToStackSlot	XCore	MPU	LLVM	14,580	163	1	[]
[ "<s>", "void", "MipsAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "if", "(", "MI", "->", "isDebugValue", "(", ")", ")", "{", "SmallString", "<", "128", ">", "Str", ";", "raw_svector_ostream", "OS", "(", "Str", "...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "Mips", "Mips", "128" ]	MipsAsmPrinter12	EmitInstruction	Mips	CPU	LLVM	14,581	114	1	[]
[ "<s>", "void", "SparcPassConfig", "::", "addIRPasses", "(", ")", "{", "addPass", "(", "createAtomicExpandPass", "(", ")", ")", ";", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";", "}", "</s>" ]	[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]	[ "Sparc", "Sparc" ]	SparcTargetMachine (2)1	addIRPasses	Sparc	CPU	LLVM	14,582	21	1	[]
[ "<s>", "bool", "swiftAsyncContextIsDynamicallySet", "(", ")", "const", "{", "const", "Triple", "&", "TT", "=", "getTargetTriple", "(", ")", ";", "unsigned", "Major", ",", "Minor", ",", "Micro", ";", "TT", ".", "getOSVersion", "(", "Major", ",", "Minor", ",...	[ "Return", "whether", "FrameLowering", "should", "always", "set", "the", "``", "extended", "frame", "present", "''", "bit", "in", "FP", ",", "or", "set", "it", "based", "on", "a", "symbol", "in", "the", "runtime", "." ]	[ "AArch64", "15", "8", "12" ]	AArch64Subtarget (2)1	swiftAsyncContextIsDynamicallySet	AArch64	CPU	LLVM	14,583	89	1	[]
[ "<s>", "bool", "ARMPassConfig", "::", "addPreEmitPass", "(", ")", "{", "if", "(", "getARMSubtarget", "(", ")", ".", "isThumb2", "(", ")", ")", "{", "if", "(", "!", "getARMSubtarget", "(", ")", ".", "prefers32BitThumb", "(", ")", ")", "addPass", "(", "c...	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "ARM", "ARM", "ARM", "ARM", "ARM" ]	ARMTargetMachine100	addPreEmitPass	ARM	CPU	LLVM	14,584	54	1	[]
[ "<s>", "MCOperand", "SystemZMCInstLower", "::", "lowerOperand", "(", "const", "MachineOperand", "&", "MO", ")", "const", "{", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "case", "MachineOperand", "::", "MO_Register", ":", "return", "MCOperand", ...	[ "Wrapper", "for", "MCInstLowering.lowerOperand", "(", ")", "for", "the", "tblgen'erated", "pseudo", "lowering", "." ]	[ "SystemZ", "SystemZ" ]	SystemZMCInstLower12	lowerOperand	SystemZ	CPU	LLVM	14,585	88	1	[]
[ "<s>", "static", "rtx", "pa_function_value", "(", "const_tree", "valtype", ",", "const_tree", "func", "ATTRIBUTE_UNUSED", ",", "bool", "outgoing", "ATTRIBUTE_UNUSED", ")", "{", "machine_mode", "valmode", ";", "if", "(", "AGGREGATE_TYPE_P", "(", "valtype", ")", "\|\|...	[ "On", "the", "HP-PA", "the", "value", "is", "found", "in", "register", "(", "s", ")", "28", "(", "-29", ")", ",", "unless", "the", "mode", "is", "SF", "or", "DF", ".", "Then", "the", "value", "is", "returned", "in", "fr4", "(", "32", ")", ".", ...	[ "pa", "1", "0", "28", "2", "0", "1", "2", "0", "28", "8", "28", "1", "32", "28" ]	pa4	pa_function_value	pa	CPU	GCC	14,586	278	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"### getPassName\\n\"", ")", ";", "return", "\"Comet2 DAG->DAG Pattern Instruction Selection\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "Comet2", "\"### getPassName\\n\"", "\"Comet2 DAG->DAG Pattern Instruction Selection\"" ]	Comet2ISelDAGToDAG	getPassName	Comet2	CPU	LLVM	14,587	20	1	[]
[ "<s>", "rtx_insn", "", "sh_check_add_incdec_notes", "(", "rtx_insn", "", "i", ")", "{", "struct", "for_each_inc_dec_clb", "{", "static", "int", "func", "(", "rtx", "mem", "ATTRIBUTE_UNUSED", ",", "rtx", "op", "ATTRIBUTE_UNUSED", ",", "rtx", "dest", ",", "rtx...	[ "Given", "an", "insn", "check", "if", "it", "contains", "any", "post/pre", "inc/dec", "mem", "operands", "and", "add", "the", "REG_INC", "notes", "accordingly", ".", "FIXME", ":", "This", "function", "is", "very", "similar", "to", "lra.cc", "(", "add_auto_in...	[ "sh", "0" ]	sh	sh_check_add_incdec_notes	sh	CPU	GCC	14,588	107	1	[]
[ "<s>", "void", "s390_indirect_branch_via_thunk", "(", "unsigned", "int", "regno", ",", "unsigned", "int", "return_addr_regno", ",", "rtx", "comparison_operator", ",", "enum", "s390_indirect_branch_type", "type", ")", "{", "enum", "s390_indirect_branch_option", "option", ...	[ "Output", "either", "an", "indirect", "jump", "or", "a", "an", "indirect", "call", "(", "RETURN_ADDR_REGNO", "!", "=", "INVALID_REGNUM", ")", "with", "target", "register", "REGNO", "using", "a", "branch", "trampoline", "disabling", "branch", "target", "predictio...	[ "s390", "32", "\" \\tbrasl\\t%%r%d,\"", "\" \\tjg\"", "\"\\t\"", "\"\\n\"", "\"\\n\"", "1", "1" ]	s390	s390_indirect_branch_via_thunk	s390	MPU	GCC	14,589	273	1	[]
[ "<s>", "void", "MipsTargetLowering", "::", "getOpndList", "(", "SmallVectorImpl", "<", "SDValue", ">", "&", "Ops", ",", "std", "::", "deque", "<", "std", "::", "pair", "<", "unsigned", ",", "SDValue", ">>", "&", "RegsToPass", ",", "bool", "IsPICCall", ",",...	[ "This", "function", "fills", "Ops", ",", "which", "is", "the", "list", "of", "operands", "that", "will", "later", "be", "used", "when", "a", "function", "call", "node", "is", "created", "." ]	[ "Mips", "Mips", "Mips::GP_64", "Mips::GP", "MVT::i64", "MVT::i32", "1", "\"Missing call preserved mask for calling convention\"", "Mips", "\"__Mips16RetHelper\"", "Mips", "Mips" ]	MipsISelLowering26	getOpndList	Mips	CPU	LLVM	14,590	347	1	[]
[ "<s>", "void", "print_operand", "(", "FILE", "*", "file", ",", "rtx", "op", ",", "int", "letter", ")", "{", "switch", "(", "letter", ")", "{", "case", "'#'", ":", "if", "(", "final_sequence", ")", "visium_indent_opcode", "=", "1", ";", "else", "fputs",...	[ "Use", "S", "for", "SI", "regsUse", "B", "&", "T", "for", "parts", "of", "DI", "regs", "X", "-", "stack", "pointer", "name", "Registers", "Q", "-", "byte", "sized", "register", "name", "U", "-", "high", "byte", "of", "word", "register", "V", "-", "...	[ "visium", "1", "\"\\n\\t nop\"", "0xff", "0xffff", "16", "0xffff", "0", "1", "0", "\"%LL%d\"", "1", "\"illegal operand \"" ]	visium2	print_operand	visium	Virtual ISA	GCC	14,591	330	1	[]
[ "<s>", "const", "rvexInstrInfo", "*", "getInstrInfo", "(", ")", "{", "return", "getTargetMachine", "(", ")", ".", "getInstrInfo", "(", ")", ";", "}", "</s>" ]	[ "TargetInstrInfo", "getter", "." ]	[ "rvex", "rvex" ]	rvexISelDAGToDAG	getInstrInfo	rvex	VLIW	LLVM	14,592	17	1	[]
[ "<s>", "static", "bool", "vsetvl_insn_p", "(", "rtx_insn", "*", "rinsn", ")", "{", "if", "(", "!", "vector_config_insn_p", "(", "rinsn", ")", ")", "return", "false", ";", "return", "(", "INSN_CODE", "(", "rinsn", ")", "==", "CODE_FOR_vsetvldi", "\|\|", "INSN...	[ "Return", "true", "if", "it", "is", "vsetvldi", "or", "vsetvlsi", "." ]	[ "riscv" ]	riscv-vsetvl	vsetvl_insn_p	riscv	CPU	GCC	14,593	38	1	[]
[ "<s>", "const", "TargetRegisterClass", "*", "PPCRegisterInfo", "::", "getPointerRegClass", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Kind", ")", "const", "{", "if", "(", "Kind", "==", "1", ")", "{", "if", "(", "Subtarget", ".", "isPPC64",...	[ "getPointerRegClass", "-", "Returns", "a", "TargetRegisterClass", "used", "for", "pointer", "values", "." ]	[ "PowerPC", "PPC", "1", "PPC", "PPC::G8RC_NOX0RegClass", "PPC::GPRC_NOR0RegClass", "PPC", "PPC::G8RCRegClass", "PPC::GPRCRegClass" ]	PPCRegisterInfo (2)	getPointerRegClass	PowerPC	CPU	LLVM	14,594	66	1	[]
[ "<s>", "void", "AArch64PassConfig", "::", "addIRPasses", "(", ")", "{", "addPass", "(", "createAtomicExpandPass", "(", ")", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableAtomicTidy", ")", "addPass", ...	[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]	[ "AArch64", "AArch64", "1", "AArch64", "AArch64" ]	AArch64TargetMachine81	addIRPasses	AArch64	CPU	LLVM	14,595	177	1	[]
[ "<s>", "bool", "RISCVFrameLowering", "::", "hasReservedCallFrame", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "!", "MF", ".", "getFrameInfo", "(", ")", ".", "hasVarSizedObjects", "(", ")", ";", "}", "</s>" ]	[ "hasReservedCallFrame", "-", "Under", "normal", "circumstances", ",", "when", "a", "frame", "pointer", "is", "not", "required", ",", "we", "reserve", "argument", "space", "for", "call", "sites", "in", "the", "function", "immediately", "on", "entry", "to", "the...	[ "RI5CY", "RISCV" ]	RISCVFrameLowering	hasReservedCallFrame	RI5CY	CPU	LLVM	14,596	25	1	[]
[ "<s>", "void", "RISCVFrameLowering", "::", "determineFrameLayout", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "uint64_t", "FrameSize", "=", "MFI", ".", "getStackSize", "(...	[ "Determine", "the", "frame", "layout", "but", "do", "not", "update", "the", "machine", "function", "." ]	[ "RISCV", "RISCV" ]	RISCVFrameLowering11	determineFrameLayout	RISCV	CPU	LLVM	14,597	54	1	[]
[ "<s>", "bool", "AMDGPUPassConfig", "::", "addPreEmitPass", "(", ")", "{", "const", "AMDGPUSubtarget", "&", "ST", "=", "TM", "->", "getSubtarget", "<", "AMDGPUSubtarget", ">", "(", ")", ";", "if", "(", "ST", ".", "getGeneration", "(", ")", "<=", "AMDGPUSubt...	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "R600", "SI" ]	AMDGPUTargetMachine13	addPreEmitPass	R600	GPU	LLVM	14,598	93	1	[]
[ "<s>", "bool", "AMDGPUAnnotateUniformValues", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "skipFunction", "(", "F", ")", ")", "return", "false", ";", "DA", "=", "&", "getAnalysis", "<", "LegacyDivergenceAnalysis", ">", "(", ")", ...	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU::isEntryFunctionCC" ]	AMDGPUAnnotateUniformValues12	runOnFunction	AMDGPU	GPU	LLVM	14,599	72	1	[]

[ "<s>", "unsigned", "getStackAlignment", "(", ")", "const", "{", "return", "StackAlignment", ";", "}", "</s>" ]

[ "Returns", "the", "minimum", "alignment", "known", "to", "hold", "of", "the", "stack", "frame", "on", "entry", "to", "the", "function", "and", "which", "must", "be", "maintained", "by", "every", "function", "for", "this", "subtarget", "." ]

[ "CellSPU" ]

SPUSubtarget

getStackAlignment

CellSPU

MPU

LLVM

14,500

10

1

[]

[ "<s>", "static", "M68kRelType", "getType", "(", "unsigned", "Kind", ",", "MCSymbolRefExpr", "::", "VariantKind", "&", "Modifier", ",", "bool", "&", "IsPCRel", ")", "{", "switch", "(", "Kind", ")", "{", "case", "FK_Data_4", ":", "case", "FK_PCRel_4", ":", "...

[ "Overload", "to", "return", "most", "specific", "vector", "type", "." ]

[ "M68k", "M68k", "\"Unimplemented\"" ]

M68kELFObjectWriter

getType

M68k

MPU

LLVM

14,501

57

1

[]

[ "<s>", "static", "bool", "mep_expand_setcc_1", "(", "enum", "rtx_code", "code", ",", "rtx", "dest", ",", "rtx", "op1", ",", "rtx", "op2", ")", "{", "rtx", "tmp", ";", "switch", "(", "code", ")", "{", "case", "GT", ":", "case", "GTU", ":", "tmp", "=...

[ "Emit", "a", "setcc", "instruction", "in", "its", "entirity", "." ]

[ "mep", "1", "1", "0x7ffffff", "1", "1", "1", "0x80000000", "1", "1" ]

mep1

mep_expand_setcc_1

mep

CPU

GCC

14,502

412

1

[]

[ "<s>", "static", "rtx", "frv_alloc_temp_reg", "(", "frv_tmp_reg_t", "*", "info", ",", "enum", "reg_class", "rclass", ",", "machine_mode", "mode", ",", "int", "mark_as_used", ",", "int", "no_abort", ")", "{", "int", "regno", "=", "info", "->", "next_reg", "["...

[ "Return", "the", "next", "available", "temporary", "register", "in", "a", "given", "class", "." ]

[ "frv", "0", "0" ]

frv3

frv_alloc_temp_reg

frv

VLIW

GCC

14,503

173

1

[]

[ "<s>", "unsigned", "getMaxInlineSizeThreshold", "(", ")", "const", "{", "return", "isThumb", "(", ")", "?", "0", ":", "64", ";", "}", "</s>" ]

[ "Returns", "the", "maximum", "memset", "/", "memcpy", "size", "that", "still", "makes", "it", "profitable", "to", "inline", "the", "call", "." ]

[ "ARM", "0", "64" ]

ARMSubtarget32

getMaxInlineSizeThreshold

ARM

CPU

LLVM

14,504

16

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"CPU0 DAG to DAG Pattern Instruction Selection\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "Cpu0", "\"CPU0 DAG to DAG Pattern Instruction Selection\"" ]

Cpu0ISelDAGToDAG2

getPassName

Cpu0

CPU

LLVM

14,505

11

1

[]

[ "<s>", "unsigned", "AArch64FastISel", "::", "fastMaterializeFloatZero", "(", "const", "ConstantFP", "*", "CFP", ")", "{", "assert", "(", "CFP", "->", "isNullValue", "(", ")", "&&", "\"Floating-point constant is not a positive zero.\"", ")", ";", "MVT", "VT", ";", ...

[ "Emit", "the", "floating-point", "constant", "+0.0", "in", "a", "register", "using", "target-", "specific", "logic", "." ]

[ "AArch64", "AArch64", "\"Floating-point constant is not a positive zero.\"", "0", "MVT::f32", "MVT::f64", "0", "MVT::f64", "AArch64::XZR", "AArch64::WZR", "AArch64::FMOVXDr", "AArch64::FMOVWSr" ]

AArch64FastISel18

fastMaterializeFloatZero

AArch64

CPU

LLVM

14,506

112

1

[]

[ "<s>", "static", "bool", "is_branch_slot_insn", "(", "rtx", "insn", ")", "{", "if", "(", "!", "insn", "||", "!", "INSN_P", "(", "insn", ")", "||", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "==", "USE", "||", "GET_CODE", "(", "PATTERN", "(", ...

[ "The", "function", "returns", "true", "if", "INSN", "can", "be", "issued", "only", "from", "the", "branch", "slot", "." ]

[ "rs6000" ]

rs60003

is_branch_slot_insn

rs6000

CPU

GCC

14,507

77

1

[]

[ "<s>", "void", "ix86_expand_round_sse4", "(", "rtx", "op0", ",", "rtx", "op1", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "op0", ")", ";", "rtx", "e1", ",", "e2", ",", "res", ",", "half", ";", "const", "struct", "real_format", "*", "fmt", ...

[ "Expand", "SSE", "sequence", "for", "computing", "round", "from", "OP1", "storing", "into", "OP0", "using", "sse4", "round", "insn", "." ]

[ "i386", "1", "0" ]

i3865

ix86_expand_round_sse4

i386

CPU

GCC

14,508

217

1

[]

[ "<s>", "bool", "ARMBlockPlacement", "::", "processPostOrderLoops", "(", "MachineLoop", "*", "ML", ")", "{", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "*", "InnerML", ":", "*", "ML", ")", "Changed", "|=", "processPostOrderLoops", "(", "InnerML...

[ "Updates", "ordering", "(", "of", "WLS", "BB", "and", "their", "loopExits", ")", "in", "inner", "loops", "first", "Returns", "true", "if", "any", "change", "was", "made", "in", "any", "of", "the", "loops", "." ]

[ "ARM", "ARM" ]

ARMBlockPlacement (2)

processPostOrderLoops

ARM

CPU

LLVM

14,509

40

1

[]

[ "<s>", "virtual", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "ARM64" ]

ARM64AdvSIMDScalarPass

getAnalysisUsage

ARM64

CPU

LLVM

14,510

24

1

[]

[ "<s>", "const", "char", "*", "avr_out_tsthi", "(", "rtx_insn", "*", "insn", ",", "rtx", "*", "op", ",", "int", "*", "plen", ")", "{", "if", "(", "compare_sign_p", "(", "insn", ")", ")", "{", "avr_asm_len", "(", "\"tst %B0\"", ",", "op", ",", "plen", ...

[ "Output", "test", "instruction", "for", "HImode", "." ]

[ "avr", "\"tst %B0\"", "1", "0", "\"or %A0,%B0\"", "1", "\"\"" ]

avr

avr_out_tsthi

avr

MPU

GCC

14,511

87

1

[]

[ "<s>", "int", "nds32_can_use_bclr_p", "(", "int", "ival", ")", "{", "int", "one_bit_count", ";", "one_bit_count", "=", "popcount_hwi", "(", "(", "unsigned", "HOST_WIDE_INT", ")", "(", "~", "ival", ")", ")", ";", "return", "(", "TARGET_EXT_PERF", "&&", "(", ...

[ "Function", "to", "check", "if", "'bclr", "'", "instruction", "can", "be", "used", "with", "IVAL", "." ]

[ "nds32", "1" ]

nds32-predicates5

nds32_can_use_bclr_p

nds32

CPU

GCC

14,512

36

1

[]

[ "<s>", "static", "rtx", "alpha_libcall_value", "(", "machine_mode", "mode", ",", "const_rtx", ")", "{", "return", "alpha_function_value_1", "(", "NULL_TREE", ",", "NULL_TREE", ",", "mode", ")", ";", "}", "</s>" ]

[ "Implement", "TARGET_LIBCALL_VALUE", "." ]

[ "alpha" ]

alpha

alpha_libcall_value

alpha

MPU

GCC

14,513

21

1

[]

[ "<s>", "bool", "FixupLEAPass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Func", ")", "{", "MF", "=", "&", "Func", ";", "const", "X86Subtarget", "&", "ST", "=", "Func", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ";", "OptIncD...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "X86", "X86", "X86", "\"Start X86FixupLEAs\\n\"", "\"End X86FixupLEAs\\n\"" ]

X86FixupLEAs (2)

runOnMachineFunction

X86

CPU

LLVM

14,514

140

1

[]

[ "<s>", "void", "aarch64_init_builtin_rsqrt", "(", "void", ")", "{", "tree", "fndecl", "=", "NULL", ";", "tree", "ftype", "=", "NULL", ";", "tree", "V2SF_type_node", "=", "build_vector_type", "(", "float_type_node", ",", "2", ")", ";", "tree", "V2DF_type_node",...

[ "Add", "builtins", "for", "reciprocal", "square", "root", "." ]

[ "aarch64", "2", "2", "4", "\"__builtin_aarch64_rsqrt_df\"", "\"__builtin_aarch64_rsqrt_sf\"", "\"__builtin_aarch64_rsqrt_v2df\"", "\"__builtin_aarch64_rsqrt_v2sf\"", "\"__builtin_aarch64_rsqrt_v4sf\"" ]

aarch64-builtins1

aarch64_init_builtin_rsqrt

aarch64

CPU

GCC

14,515

197

1

[]

[ "<s>", "bool", "ARM64TargetLowering", "::", "getPostIndexedAddressParts", "(", "SDNode", "*", "N", ",", "SDNode", "*", "Op", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ",", "ISD", "::", "MemIndexedMode", "&", "AM", ",", "SelectionDAG", "&", ...

[ "Returns", "true", "by", "value", ",", "base", "pointer", "and", "offset", "pointer", "and", "addressing", "mode", "by", "reference", "if", "this", "node", "can", "be", "combined", "with", "a", "load", "/", "store", "to", "form", "a", "post-indexed", "load...

[ "ARM64", "ARM64", "ISD::MemIndexedMode", "ISD::POST_INC", "ISD::POST_DEC" ]

ARM64ISelLowering

getPostIndexedAddressParts

ARM64

CPU

LLVM

14,516

157

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"RISCV Redundant Copy Elimination\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "RISCV", "\"RISCV Redundant Copy Elimination\"" ]

RISCVRedundantCopyElimination

getPassName

RISCV

CPU

LLVM

14,517

11

1

[]

[ "<s>", "static", "void", "get_pc_thunk_name", "(", "char", "name", "[", "32", "]", ",", "unsigned", "int", "regno", ")", "{", "if", "(", "USE_HIDDEN_LINKONCE", ")", "sprintf", "(", "name", ",", "\"__i686.get_pc_thunk.%s\"", ",", "reg_names", "[", "regno", "]...

[ "Fills", "in", "the", "label", "name", "that", "should", "be", "used", "for", "a", "pc", "thunk", "for", "the", "given", "register", "." ]

[ "i386", "32", "\"__i686.get_pc_thunk.%s\"", "\"LPR\"" ]

i3863

get_pc_thunk_name

i386

CPU

GCC

14,518

42

1

[]

[ "<s>", "static", "tree", "arm_convert_to_type", "(", "tree", "type", ",", "tree", "expr", ")", "{", "tree", "fromtype", "=", "TREE_TYPE", "(", "expr", ")", ";", "if", "(", "!", "SCALAR_FLOAT_TYPE_P", "(", "fromtype", ")", "||", "!", "SCALAR_FLOAT_TYPE_P", ...

[ "Implement", "TARGET_CONVERT_TO_TYPE", ".", "Specifically", ",", "this", "hook", "implements", "the", "peculiarity", "of", "the", "ARM", "half-precision", "floating-point", "C", "semantics", "that", "requires", "conversions", "between", "__fp16", "to", "or", "from", ...

[ "arm", "16", "32", "16", "32" ]

arm4

arm_convert_to_type

arm

CPU

GCC

14,519

87

1

[]

[ "<s>", "void", "ARMBaseRegisterInfo", "::", "resolveFrameIndex", "(", "MachineInstr", "&", "MI", ",", "unsigned", "BaseReg", ",", "int64_t", "Offset", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "Machi...

[ "Resolve", "a", "frame", "index", "operand", "of", "an", "instruction", "to", "reference", "the", "indicated", "base", "register", "plus", "offset", "instead", "." ]

[ "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "0", "\"This resolveFrameIndex does not support Thumb1!\"", "\"Instr doesn't have FrameIndex operand!\"", "ARM", "\"Unable to resolve frame index!\"" ]

ARMBaseRegisterInfo17

resolveFrameIndex

ARM

CPU

LLVM

14,520

201

1

[]

[ "<s>", "TargetPassConfig", "*", "AArch64TargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "AArch64PassConfig", "(", "*", "this", ",", "PM", ")", ";", "}", "</s>" ]

[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]

[ "AArch64", "AArch64", "AArch64" ]

AArch64TargetMachine (2)3

createPassConfig

AArch64

CPU

LLVM

14,521

22

1

[]

[ "<s>", "unsigned", "getCSRFirstUseCost", "(", ")", "const", "{", "return", "5", ";", "}", "</s>" ]

[ "Allow", "the", "target", "to", "override", "the", "cost", "of", "using", "a", "callee-saved", "register", "for", "the", "first", "time", "." ]

[ "AArch64", "5" ]

AArch64RegisterInfo19

getCSRFirstUseCost

AArch64

CPU

LLVM

14,522

10

1

[]

[ "<s>", "void", "LoongArchDAGToDAGISel", "::", "Select", "(", "SDNode", "*", "Node", ")", "{", "if", "(", "Node", "->", "isMachineOpcode", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"== \"", ";", "Node", "->", "dump", "(", "CurDAG"...

[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]

[ "LoongArch", "LoongArch", "\"== \"", "\"\\n\"", "1", "ISD::Constant", "LoongArch::R0", "LoongArchMatInt::Inst", "LoongArchMatInt::generateInstSeq", "LoongArch::LU12I_W", "LoongArch::LU12I_W", "0" ]

LoongArchISelDAGToDAG1

Select

LoongArch

CPU

LLVM

14,523

232

1

[]

[ "<s>", "const", "MachineOperand", "*", "SIInstrInfo", "::", "getNamedOperand", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OperandName", ")", "const", "{", "int", "Idx", "=", "AMDGPU", "::", "getNamedOperandIdx", "(", "MI", ".", "getOpcode", "("...

[ "Returns", "the", "operand", "named", "Op", "." ]

[ "R600", "SI", "1" ]

SIInstrInfo8

getNamedOperand

R600

GPU

LLVM

14,524

53

1

[]

[ "<s>", "static", "rtx", "get_next_active_insn", "(", "rtx", "insn", ",", "rtx", "tail", ")", "{", "if", "(", "insn", "==", "NULL_RTX", "||", "insn", "==", "tail", ")", "return", "NULL_RTX", ";", "while", "(", "1", ")", "{", "insn", "=", "NEXT_INSN", ...

[ "Return", "the", "next", "insn", "after", "INSN", "that", "is", "found", "before", "TAIL", "is", "reached", ",", "skipping", "any", "``", "non-active", "''", "insns", "-", "insns", "that", "will", "not", "actually", "occupy", "an", "issue", "slot", ".", ...

[ "rs6000", "1" ]

rs60003

get_next_active_insn

rs6000

CPU

GCC

14,525

102

1

[]

[ "<s>", "MachineBasicBlock", "::", "iterator", "RISCVInstrInfo", "::", "insertOutlinedCall", "(", "Module", "&", "M", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "It", ",", "MachineFunction", "&", "MF", ",", "outliner", ...

[ "Insert", "a", "call", "to", "an", "outlined", "function", "into", "the", "program", "." ]

[ "RISCV", "RISCV", "RISCV::PseudoCALLReg", "RISCV::X5", "0", "RISCVII::MO_CALL" ]

RISCVInstrInfo22

insertOutlinedCall

RISCV

CPU

LLVM

14,526

86

1

[]

[ "<s>", "bool", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "override", "{", "llvm_unreachable", "(", "\"RelaxIn...

[ "Simple", "predicate", "for", "targets", "where", "!", "Resolved", "implies", "requiring", "relaxation", "." ]

[ "Cpu0", "\"RelaxInstruction() unimplemented\"" ]

Cpu0AsmBackend

fixupNeedsRelaxation

Cpu0

CPU

LLVM

14,527

33

1

[]

[ "<s>", "bool", "isReg", "(", ")", "const", "override", "{", "return", "Kind", "==", "Register", ";", "}", "</s>" ]

[ "isReg", "-", "Is", "this", "a", "register", "operand", "?" ]

[ "CAHP" ]

CAHPAsmParser

isReg

CAHP

CPU

LLVM

14,528

13

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "RISCV" ]

RISCVCleanupVSETVLI

getAnalysisUsage

RISCV

CPU

LLVM

14,529

24

1

[]

[ "<s>", "bool", "AMDGPUAnnotateKernelFeatures", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "Triple", "TT", "(", "M", ".", "getTargetTriple", "(", ")", ")", ";", "static", "const", "StringRef", "IntrinsicToAttr", "[", "]", "[", "2", "]", "=", ...

[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]

[ "AMDGPU", "AMDGPU", "2", "\"llvm.r600.read.tgid.y\"", "\"amdgpu-work-group-id-y\"", "\"llvm.r600.read.tgid.z\"", "\"amdgpu-work-group-id-z\"", "\"llvm.r600.read.tidig.y\"", "\"amdgpu-work-item-id-y\"", "\"llvm.r600.read.tidig.z\"", "\"amdgpu-work-item-id-z\"", "2", "\"llvm.r600.read.local.si...

AMDGPUAnnotateKernelFeatures24

runOnModule

AMDGPU

GPU

LLVM

14,530

139

1

[]

[ "<s>", "static", "void", "write_func_decl_from_insn", "(", "std", "::", "stringstream", "&", "s", ",", "rtx", "result", ",", "rtx", "pat", ",", "rtx", "callee", ")", "{", "bool", "callprototype", "=", "register_operand", "(", "callee", ",", "Pmode", ")", "...

[ "Construct", "a", "function", "declaration", "from", "a", "call", "insn", ".", "This", "can", "be", "necessary", "for", "two", "reasons", "-", "either", "we", "have", "an", "indirect", "call", "which", "requires", "a", ".callprototype", "declaration", ",", "...

[ "nvptx", "\"_\"", "0", "\"// BEGIN GLOBAL FUNCTION DECL: \"", "\"\\n\"", "\"\\t.callprototype\\t\"", "\"\\t.extern .func \"", "\"(.param\"", "\" \"", "\"_\"", "\"%out_retval\"", "\")\"", "0", "1", "0", "\" (\"", "0", "0", "1", "0", "0", "\".param\"", "\" \"", "\"_\"", ...

nvptx2

write_func_decl_from_insn

nvptx

GPU

GCC

14,531

286

1

[]

[ "<s>", "static", "void", "write_type_node", "(", "char", "*", "tok", ",", "bool", "indent", ")", "{", "if", "(", "indent", ")", "fprintf", "(", "init_file", ",", "\" \"", ")", ";", "typemap", "*", "entry", "=", "(", "typemap", "*", ")", "bsearch", "...

[ "Write", "the", "type", "node", "corresponding", "to", "TOK", "." ]

[ "rs6000", "\" \"", "0", "\"Type map is inconsistent.\"", "\"%s_type_node\"" ]

rs6000-gen-builtins

write_type_node

rs6000

CPU

GCC

14,532

76

1

[]

[ "<s>", "bool", "ARMBaseRegisterInfo", "::", "isFrameOffsetLegal", "(", "const", "MachineInstr", "*", "MI", ",", "int64_t", "Offset", ")", "const", "{", "const", "TargetInstrDesc", "&", "Desc", "=", "MI", "->", "getDesc", "(", ")", ";", "unsigned", "AddrMode", ...

[ "Determine", "whether", "a", "given", "base", "register", "plus", "offset", "immediate", "is", "encodable", "to", "resolve", "a", "frame", "index", "." ]

[ "ARM", "ARM", "ARMII::AddrModeMask", "0", "\"Instr doesn't have FrameIndex operand!\"", "ARMII::AddrMode4", "ARMII::AddrMode6", "0", "0", "1", "ARMII::AddrModeT2_i8", "ARMII::AddrModeT2_i12", "1", "0", "8", "12", "ARMII::AddrMode5", "8", "4", "ARMII::AddrMode_i12", "ARMII::Ad...

ARMBaseRegisterInfo36

isFrameOffsetLegal

ARM

CPU

LLVM

14,533

294

1

[]

[ "<s>", "static", "void", "conditionalize_optimization", "(", "void", ")", "{", "rtx", "insn", ";", "for", "(", "insn", "=", "get_insns", "(", ")", ";", "insn", ";", "insn", "=", "conditionalize_block", "(", "insn", ")", ")", "continue", ";", "}", "</s>" ...

[ "Apply", "the", "conditionalization", "of", "blocks", "optimization", ".", "This", "is", "the", "outer", "loop", "that", "traverses", "through", "the", "insns", "scanning", "for", "a", "branch", "that", "signifies", "an", "opportunity", "to", "apply", "the", "...

[ "mcore" ]

mcore3

conditionalize_optimization

mcore

MPU

GCC

14,534

30

1

[]

[ "<s>", "int", "RISCVTTIImpl", "::", "getIntImmCost", "(", "unsigned", "Opcode", ",", "unsigned", "Idx", ",", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ")", "{", "assert", "(", "Ty", "->", "isIntegerTy", "(", ")", "&&", "\"getIntImmCost can only...

[ "Calculate", "the", "cost", "of", "materializing", "a", "64-bit", "value", "." ]

[ "RISCV", "RISCV", "\"getIntImmCost can only estimate cost of materialising integers\"", "0", "0U", "1" ]

RISCVTargetTransformInfo8

getIntImmCost

RISCV

CPU

LLVM

14,535

190

1

[]

[ "<s>", "const", "MCFixupKindInfo", "&", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "override", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "ARM", "::", "NumTargetFixupKinds", "]", "=", "{", "{", "\"fixup_arm_ldst_pcrel_12\"", ",", "...

[ "Get", "information", "on", "a", "fixup", "kind", "." ]

[ "ARM", "ARM::NumTargetFixupKinds", "\"fixup_arm_ldst_pcrel_12\"", "0", "32", "\"fixup_t2_ldst_pcrel_12\"", "0", "32", "\"fixup_arm_pcrel_10_unscaled\"", "0", "32", "\"fixup_arm_pcrel_10\"", "0", "32", "\"fixup_t2_pcrel_10\"", "0", "32", "\"fixup_thumb_adr_pcrel_10\"", "0", "8",...

ARMAsmBackend23

getFixupKindInfo

ARM

CPU

LLVM

14,536

423

1

[]

[ "<s>", "unsigned", "SparcInstrInfo", "::", "getGlobalBaseReg", "(", "MachineFunction", "*", "MF", ")", "const", "{", "SparcMachineFunctionInfo", "*", "SparcFI", "=", "MF", "->", "getInfo", "<", "SparcMachineFunctionInfo", ">", "(", ")", ";", "unsigned", "GlobalBas...

[ "getGlobalBaseReg", "-", "Return", "a", "virtual", "register", "initialized", "with", "the", "the", "global", "base", "register", "value", "." ]

[ "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "0", "SP::IntRegsRegClass", "SP::GETPCX", "Sparc" ]

SparcInstrInfo13

getGlobalBaseReg

Sparc

CPU

LLVM

14,537

117

1

[]

[ "<s>", "void", "A57ChainingConstraint", "::", "apply", "(", "PBQPRAGraph", "&", "G", ")", "{", "const", "MachineFunction", "&", "MF", "=", "G", ".", "getMetadata", "(", ")", ".", "MF", ";", "LiveIntervals", "&", "LIs", "=", "G", ".", "getMetadata", "(", ...

[ "Apply", "the", "profile", "inference", "algorithm", "for", "a", "given", "function", "." ]

[ "AArch64", "8", "\"Killing chain \"", "\" at \"", "AArch64::FMSUBSrrr", "AArch64::FMADDSrrr", "AArch64::FNMSUBSrrr", "AArch64::FNMADDSrrr", "AArch64::FMSUBDrrr", "AArch64::FMADDDrrr", "AArch64::FNMSUBDrrr", "AArch64::FNMADDDrrr", "0", "3", "AArch64::FMLAv2f32", "AArch64::FMLSv2f32", ...

AArch64PBQPRegAlloc (2)

apply

AArch64

CPU

LLVM

14,538

321

1

[]

[ "<s>", "void", "msp430_output_labelref", "(", "FILE", "*", "file", ",", "const", "char", "*", "name", ")", "{", "int", "i", ";", "for", "(", "i", "=", "0", ";", "helper_function_name_mappings", "[", "i", "]", ".", "gcc_name", ";", "i", "++", ")", "if...

[ "This", "function", "does", "the", "same", "as", "the", "default", ",", "but", "it", "will", "replace", "GCC", "function", "names", "with", "the", "MSPABI-specified", "ones", "." ]

[ "msp430", "0", "0", "0", "0" ]

msp430

msp430_output_labelref

msp430

MPU

GCC

14,539

85

1

[]

[ "<s>", "void", "RegDefsUses", "::", "init", "(", "const", "MachineInstr", "&", "MI", ")", "{", "update", "(", "MI", ",", "0", ",", "MI", ".", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", ")", ";", "if", "(", "MI", ".", "isCall", "(", ")"...

[ "Initialize", "the", "machine", "model", "for", "instruction", "scheduling", "." ]

[ "Mips", "0", "Mips::RA", "Mips::AT" ]

MipsDelaySlotFiller

init

Mips

CPU

LLVM

14,540

86

1

[]

[ "<s>", "bool", "loongarch_do_optimize_block_move_p", "(", "void", ")", "{", "if", "(", "target_flags_explicit", "&", "MASK_MEMCPY", ")", "return", "!", "TARGET_MEMCPY", ";", "return", "!", "optimize_size", ";", "}", "</s>" ]

[ "Return", "true", "if", "loongarch_expand_block_move", "is", "the", "preferred", "implementation", "of", "the", "'cpymemsi", "'", "template", "." ]

[ "loongarch" ]

loongarch

loongarch_do_optimize_block_move_p

loongarch

CPU

GCC

14,541

21

1

[]

[ "<s>", "bool", "X86AsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ";", "SMShadowTracker", ".", "startFunction", "(", "MF", ")", ";"...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "X86", "X86", "X86" ]

X86AsmPrinter94

runOnMachineFunction

X86

CPU

LLVM

14,542

148

1

[]

[ "<s>", "int", "ix86_local_alignment", "(", "tree", "type", ",", "int", "align", ")", "{", "if", "(", "TARGET_64BIT", ")", "{", "if", "(", "AGGREGATE_TYPE_P", "(", "type", ")", "&&", "TYPE_SIZE", "(", "type", ")", "&&", "TREE_CODE", "(", "TYPE_SIZE", "(",...

[ "Compute", "the", "alignment", "for", "a", "local", "variable", ".", "TYPE", "is", "the", "data", "type", ",", "and", "ALIGN", "is", "the", "alignment", "that", "the", "object", "would", "ordinarily", "have", ".", "The", "value", "of", "this", "macro", "...

[ "i386", "16", "128", "128", "64", "64", "128", "128", "64", "64", "128", "128", "64", "64", "128", "128", "64", "64", "128", "128" ]

i3863

ix86_local_alignment

i386

CPU

GCC

14,543

294

1

[]

[ "<s>", "static", "int", "distance_agu_use", "(", "unsigned", "int", "regno0", ",", "rtx_insn", "*", "insn", ")", "{", "basic_block", "bb", "=", "BLOCK_FOR_INSN", "(", "insn", ")", ";", "int", "distance", "=", "0", ";", "bool", "found", "=", "false", ";",...

[ "Return", "the", "distance", "between", "INSN", "and", "the", "next", "insn", "that", "uses", "register", "number", "REGNO0", "in", "memory", "address", ".", "Return", "-1", "if", "no", "such", "a", "use", "is", "found", "within", "LEA_SEARCH_THRESHOLD", "or...

[ "i386", "0", "1", "0", "0", "1", "1" ]

i386

distance_agu_use

i386

CPU

GCC

14,544

257

1

[]

[ "<s>", "bool", "SIRegisterInfo", "::", "shouldCoalesce", "(", "MachineInstr", "*", "MI", ",", "const", "TargetRegisterClass", "*", "SrcRC", ",", "unsigned", "SubReg", ",", "const", "TargetRegisterClass", "*", "DstRC", ",", "unsigned", "DstSubReg", ",", "const", ...

[ "Subtarget", "Hooks", "." ]

[ "AMDGPU", "SI", "32", "32" ]

SIRegisterInfo11

shouldCoalesce

AMDGPU

GPU

LLVM

14,545

82

1

[]

[ "<s>", "void", "s390_expand_movmem", "(", "rtx", "dst", ",", "rtx", "src", ",", "rtx", "len", ")", "{", "if", "(", "GET_CODE", "(", "len", ")", "==", "CONST_INT", "&&", "INTVAL", "(", "len", ")", ">=", "0", "&&", "INTVAL", "(", "len", ")", "<=", ...

[ "Emit", "code", "to", "move", "LEN", "bytes", "from", "DST", "to", "SRC", "." ]

[ "s390", "0", "256", "0", "1", "1", "1", "1", "0", "0", "1", "0", "8", "1", "0", "1", "255", "256", "256", "1", "0", "1", "1" ]

s3903

s390_expand_movmem

s390

MPU

GCC

14,546

481

1

[]

[ "<s>", "unsigned", "WebAssemblyFastISel", "::", "signExtend", "(", "unsigned", "Reg", ",", "const", "Value", "*", "V", ",", "MVT", "::", "SimpleValueType", "From", ",", "MVT", "::", "SimpleValueType", "To", ")", "{", "if", "(", "To", "==", "MVT", "::", "...

[ "Return", "a", "new", "range", "in", "the", "specified", "integer", "type", ",", "which", "must", "be", "strictly", "larger", "than", "the", "current", "type", "." ]

[ "WebAssembly", "WebAssembly", "MVT::SimpleValueType", "MVT::SimpleValueType", "MVT::i64", "MVT::i64", "WebAssembly::I64RegClass", "WebAssembly::I64_EXTEND_S_I32", "MVT::i32", "0" ]

WebAssemblyFastISel1

signExtend

WebAssembly

Virtual ISA

LLVM

14,547

125

1

[]

[ "<s>", "unsigned", "int", "s390_case_values_threshold", "(", "void", ")", "{", "if", "(", "TARGET_INDIRECT_BRANCH_NOBP_JUMP", ")", "return", "20", ";", "return", "default_case_values_threshold", "(", ")", ";", "}", "</s>" ]

[ "Implement", "the", "TARGET_CASE_VALUES_THRESHOLD", "target", "hook", "." ]

[ "s390", "20" ]

s390

s390_case_values_threshold

s390

MPU

GCC

14,548

20

1

[]

[ "<s>", "void", "recordRelocation", "(", "MachObjectWriter", "*", "Writer", ",", "MCAssembler", "&", "Asm", ",", "const", "MCAsmLayout", "&", "Layout", ",", "const", "MCFragment", "*", "Fragment", ",", "const", "MCFixup", "&", "Fixup", ",", "MCValue", "Target",...

[ "Record", "a", "relocation", "entry", "." ]

[ "PowerPC", "\"Relocation emission for MachO/PPC64 unimplemented.\"", "PPC" ]

PPCMachObjectWriter

recordRelocation

PowerPC

CPU

LLVM

14,549

69

1

[]

[ "<s>", "unsigned", "AArch64FrameLowering", "::", "getWinEHParentFrameOffset", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "0", ";", "}", "</s>" ]

[ "The", "parent", "frame", "offset", "(", "aka", "dispFrame", ")", "is", "only", "used", "on", "X86_64", "to", "retrieve", "the", "parent", "'s", "frame", "pointer", "." ]

[ "AArch64", "AArch64", "0" ]

AArch64FrameLowering (2)1

getWinEHParentFrameOffset

AArch64

CPU

LLVM

14,550

16

1

[]

[ "<s>", "SDValue", "RISCVTargetLowering", "::", "joinRegisterPartsIntoValue", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "DL", ",", "const", "SDValue", "*", "Parts", ",", "unsigned", "NumParts", ",", "MVT", "PartVT", ",", "EVT", "ValueVT", ","...

[ "Target-specific", "combining", "of", "register", "parts", "into", "its", "original", "value", "." ]

[ "RISCV", "RISCV", "MVT::f16", "MVT::f32", "0", "ISD::BITCAST", "MVT::i32", "ISD::TRUNCATE", "MVT::i16", "ISD::BITCAST", "MVT::f16", "0", "0", "0", "\"The number of element should not be zero.\"", "ISD::BITCAST", "ISD::EXTRACT_SUBVECTOR", "0" ]

RISCVISelLowering20

joinRegisterPartsIntoValue

RISCV

CPU

LLVM

14,551

329

1

[]

[ "<s>", "void", "SparcInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{",...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "Sparc", "Sparc", "SP::IntRegsRegisterClass", "SP::LDri", "0", "SP::FPRegsRegisterClass", "SP::LDFri", "0", "SP::DFPRegsRegisterClass", "SP::LDDFri", "0", "0", "\"Can't load this register from stack slot\"" ]

SparcInstrInfo17

loadRegFromStackSlot

Sparc

CPU

LLVM

14,552

173

1

[]

[ "<s>", "static", "bool", "ia64_function_value_regno_p", "(", "const", "unsigned", "int", "regno", ")", "{", "return", "(", "(", "regno", ">=", "GR_RET_FIRST", "&&", "regno", "<=", "GR_RET_LAST", ")", "||", "(", "regno", ">=", "FR_RET_FIRST", "&&", "regno", "...

[ "Worker", "function", "for", "FUNCTION_VALUE_REGNO_P", "." ]

[ "ia64" ]

ia64

ia64_function_value_regno_p

ia64

CPU

GCC

14,553

34

1

[]

[ "<s>", "const", "char", "*", "SparcTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "(", "SPISD", "::", "NodeType", ")", "Opcode", ")", "{", "case", "SPISD", "::", "FIRST_NUMBER", ":", "break", ";", "...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "Sparc", "Sparc", "SPISD::NodeType", "SPISD::FIRST_NUMBER", "SPISD::CMPICC", "\"SPISD::CMPICC\"", "SPISD::CMPFCC", "\"SPISD::CMPFCC\"", "SPISD::BRICC", "\"SPISD::BRICC\"", "SPISD::BRXCC", "\"SPISD::BRXCC\"", "SPISD::BRFCC", "\"SPISD::BRFCC\"", "SPISD::SELECT_ICC", "\"SPISD::SELECT_ICC\...

SparcISelLowering (2)2

getTargetNodeName

Sparc

CPU

LLVM

14,554

202

1

[]

[ "<s>", "const", "InstrItineraryData", "*", "getInstrItineraryData", "(", ")", "const", "override", "{", "return", "&", "InstrItins", ";", "}", "</s>" ]

[ "getInstrItineraryData", "-", "Returns", "instruction", "itinerary", "data", "for", "the", "target", "or", "specific", "subtarget", "." ]

[ "LC3" ]

LC3Subtarget

getInstrItineraryData

LC3

CPU

LLVM

14,555

14

1

[]

[ "<s>", "int", "first_reg_to_save", "(", "void", ")", "{", "int", "first_reg", ";", "for", "(", "first_reg", "=", "13", ";", "first_reg", "<=", "31", ";", "first_reg", "++", ")", "if", "(", "save_reg_p", "(", "first_reg", ")", ")", "break", ";", "if", ...

[ "Return", "the", "first", "register", "that", "is", "required", "to", "be", "saved", ".", "16", "if", "none", "." ]

[ "rs6000", "13", "31", "0" ]

rs60005

first_reg_to_save

rs6000

CPU

GCC

14,556

91

1

[]

[ "<s>", "TargetPassConfig", "*", "VideoCore4TargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "VideoCore4PassConfig", "(", "this", ",", "PM", ")", ";", "}", "</s>" ]

[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]

[ "VideoCore4", "VideoCore4", "VideoCore4" ]

VideoCore4TargetMachine

createPassConfig

VideoCore4

DSP

LLVM

14,557

21

1

[]

[ "<s>", "void", "ix86_expand_vector_move_misalign", "(", "machine_mode", "mode", ",", "rtx", "operands", "[", "]", ")", "{", "rtx", "op0", ",", "op1", ",", "m", ";", "op0", "=", "operands", "[", "0", "]", ";", "op1", "=", "operands", "[", "1", "]", ";...

[ "Implement", "the", "movmisalign", "patterns", "for", "SSE", ".", "Non-SSE", "modes", "go", "straight", "to", "ix86_expand_vector_move", "." ]

[ "i386", "0", "1", "64", "32", "0", "8", "0", "8", "0", "8", "0", "8" ]

i386-expand

ix86_expand_vector_move_misalign

i386

CPU

GCC

14,558

472

1

[]

[ "<s>", "ScheduleHazardRecognizer", "*", "PPCInstrInfo", "::", "CreateTargetPostRAHazardRecognizer", "(", "const", "InstrItineraryData", "*", "II", ",", "const", "ScheduleDAG", "*", "DAG", ")", "const", "{", "unsigned", "Directive", "=", "DAG", "->", "MF", ".", "ge...

[ "Allocate", "and", "return", "a", "hazard", "recognizer", "to", "use", "for", "by", "non-scheduling", "passes", "." ]

[ "PowerPC", "PPC", "PPC", "PPC::MCPU_PWR7", "PPC::MCPU_PWR8", "PPC", "PPC::MCPU_440", "PPC::MCPU_A2", "PPC::MCPU_E500mc", "PPC::MCPU_E5500", "\"No InstrInfo?\"", "PPC" ]

PPCInstrInfo31

CreateTargetPostRAHazardRecognizer

PowerPC

CPU

LLVM

14,559

114

1

[]

[ "<s>", "bool", "enableMachineScheduler", "(", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]

[ "Enable", "the", "MachineScheduler", "pass", "for", "all", "X86", "subtargets", "." ]

[ "R600" ]

AMDGPUSubtarget30

enableMachineScheduler

R600

GPU

LLVM

14,560

11

1

[]

[ "<s>", "void", "MipsSEFrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ",", "Save...

[ "This", "method", "determines", "which", "of", "the", "registers", "reported", "by", "TargetRegisterInfo", ":", ":getCalleeSavedRegs", "(", ")", "should", "actually", "get", "saved", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips::RA_64", "Mips::RA", "Mips::S7_64", "Mips::S7", "Mips", "Mips", "Mips", "Mips", "Mips::GPR64RegClass", "Mips::GPR32RegClass", "10", "16", "Mips::GPR64RegClass", "Mips::GPR32RegClass" ]

MipsSEFrameLowering (2)1

determineCalleeSaves

Mips

CPU

LLVM

14,561

343

1

[]

[ "<s>", "bool", "RedundantInstrElimination", "::", "processBlock", "(", "MachineBasicBlock", "&", "B", ",", "const", "RegisterSet", "&", ")", "{", "if", "(", "!", "BT", ".", "reached", "(", "&", "B", ")", ")", "return", "false", ";", "bool", "Changed", "=...

[ "processBlock", "-", "If", "there", "are", "any", "predecessors", "whose", "control", "can", "be", "threaded", "through", "to", "a", "successor", ",", "transform", "them", "now", "." ]

[ "Hexagon", "1", "0", "0", "0", "0" ]

HexagonBitSimplify13

processBlock

Hexagon

DSP

LLVM

14,562

429

1

[]

[ "<s>", "static", "bool", "is_end_basic_block", "(", "enum", "dispatch_group", "group", ")", "{", "return", "group", "==", "disp_branch", ";", "}", "</s>" ]

[ "This", "function", "returns", "true", "if", "a", "branch", "is", "detected", ".", "End", "of", "a", "basic", "block", "does", "not", "have", "to", "be", "a", "branch", ",", "but", "here", "we", "assume", "only", "branches", "end", "a", "window", "." ]

[ "i386" ]

i3864

is_end_basic_block

i386

CPU

GCC

14,563

15

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"SystemZ Assembly Printer\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "SystemZ", "\"SystemZ Assembly Printer\"" ]

SystemZAsmPrinter

getPassName

SystemZ

CPU

LLVM

14,564

11

1

[]

[ "<s>", "int", "VESubtarget", "::", "getAdjustedFrameSize", "(", "int", "frameSize", ")", "const", "{", "frameSize", "+=", "176", ";", "frameSize", "=", "alignTo", "(", "frameSize", ",", "16", ")", ";", "return", "frameSize", ";", "}", "</s>" ]

[ "Given", "a", "actual", "stack", "size", "as", "determined", "by", "FrameInfo", ",", "this", "function", "returns", "adjusted", "framesize", "which", "includes", "space", "for", "RSA", ",", "return", "address", ",", "and", "frame", "poitner", "." ]

[ "VE", "VE", "176", "16" ]

VESubtarget

getAdjustedFrameSize

VE

CPU

LLVM

14,565

27

1

[]

[ "<s>", "static", "int", "stackSlotSize", "(", ")", "{", "return", "16", ";", "}", "</s>" ]

[ "Stack", "slot", "size", "(", "4", "bytes", ")" ]

[ "CellSPU", "16" ]

SPUFrameInfo

stackSlotSize

CellSPU

MPU

LLVM

14,566

10

1

[]

[ "<s>", "static", "const", "char", "*", "cond_name_x", "(", "int", "code", ")", "{", "if", "(", "cc_prev_status", ".", "flags", "&", "CC_NO_OVERFLOW", ")", "{", "switch", "(", "code", ")", "{", "case", "LT", ":", "return", "\"mi\"", ";", "case", "GE", ...

[ "Turn", "a", "condition", "code", "into", "a", "string" ]

[ "z8k", "\"mi\"", "\"pl\"", "\"eq\"", "\"ne\"", "\"lt\"", "\"le\"", "\"gt\"", "\"ge\"", "\"ult\"", "\"ule\"", "\"ugt\"", "\"uge\"" ]

z8k

cond_name_x

z8k

MPU

GCC

14,567

111

1

[]

[ "<s>", "static", "tree", "spu_builtin_mask_for_load", "(", "void", ")", "{", "return", "spu_builtin_decls", "[", "SPU_MASK_FOR_LOAD", "]", ";", "}", "</s>" ]

[ "Implement", "targetm.vectorize.builtin_mask_for_load", "." ]

[ "spu" ]

spu

spu_builtin_mask_for_load

spu

MPU

GCC

14,568

14

1

[]

[ "<s>", "bool", "PPCInstrInfo", "::", "FoldImmediate", "(", "MachineInstr", "&", "UseMI", ",", "MachineInstr", "&", "DefMI", ",", "Register", "Reg", ",", "MachineRegisterInfo", "*", "MRI", ")", "const", "{", "bool", "Changed", "=", "onlyFoldImmediate", "(", "Us...

[ "Reg", "is", "known", "to", "be", "defined", "by", "a", "move", "immediate", "instruction", ",", "try", "to", "fold", "the", "immediate", "into", "the", "use", "instruction", "." ]

[ "PowerPC", "PPC" ]

PPCInstrInfo

FoldImmediate

PowerPC

CPU

LLVM

14,569

53

1

[]

[ "<s>", "bool", "MSP430AsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "StringRef", "IDVal", "=", "DirectiveID", ".", "getIdentifier", "(", ")", ";", "if", "(", "IDVal", ".", "lower", "(", ")", "==", "\".long\"", ")", "{", "Par...

[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]

[ "MSP430", "MSP430", "\".long\"", "4", "\".word\"", "\".short\"", "2", "\".byte\"", "1", "\".refsym\"" ]

MSP430AsmParser

ParseDirective

MSP430

MPU

LLVM

14,570

120

1

[]

[ "<s>", "MCSection", "*", "AMDGPUTargetObjectFile", "::", "getExplicitSectionGlobal", "(", "const", "GlobalObject", "*", "GO", ",", "SectionKind", "SK", ",", "const", "TargetMachine", "&", "TM", ")", "const", "{", "StringRef", "SectionName", "=", "GO", "->", "get...

[ "Targets", "should", "implement", "this", "method", "to", "assign", "a", "section", "to", "globals", "with", "an", "explicit", "section", "specfied", "." ]

[ "AMDGPU", "AMDGPU", "\".AMDGPU.comment.\"" ]

AMDGPUTargetObjectFile

getExplicitSectionGlobal

AMDGPU

GPU

LLVM

14,571

60

1

[]

[ "<s>", "inline", "bool", "function_call_info", "::", "function_returns_void_p", "(", ")", "{", "return", "TREE_TYPE", "(", "TREE_TYPE", "(", "fndecl", ")", ")", "==", "void_type_node", ";", "}", "</s>" ]

[ "Return", "true", "if", "the", "function", "has", "no", "return", "value", "." ]

[ "riscv" ]

riscv-vector-builtins

function_returns_void_p

riscv

CPU

GCC

14,572

20

1

[]

[ "<s>", "bool", "OptimizeLEAPass", "::", "isReplaceable", "(", "const", "MachineInstr", "&", "First", ",", "const", "MachineInstr", "&", "Last", ",", "int64_t", "&", "AddrDispShift", ")", "const", "{", "assert", "(", "isLEA", "(", "First", ")", "&&", "isLEA",...

[ "Check", "whether", "metadata", "is", "replaceable", "." ]

[ "X86", "\"The function works only with LEA instructions\"", "1", "1", "0", "0", "0", "X86II::getMemoryOperandNo", "0", "X86II::getOperandBias", "X86::AddrBaseReg", "0", "X86::AddrBaseReg", "X86::AddrDisp", "32", "X86::AddrDisp" ]

X86OptimizeLEAs12

isReplaceable

X86

CPU

LLVM

14,573

280

1

[]

[ "<s>", "iterator", "end", "(", ")", "{", "return", "Blocks", ".", "rend", "(", ")", ";", "}", "</s>" ]

[ "Get", "a", "const_iterator", "to", "the", "end", "of", "the", "symbol", "table", "." ]

[ "JVM" ]

JVMX2Java

end

JVM

Virtual ISA

LLVM

14,574

13

1

[]

[ "<s>", "bool", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "{", "llvm_unreachable", "(", "\"relaxInstruction() un...

[ "Simple", "predicate", "for", "targets", "where", "!", "Resolved", "implies", "requiring", "relaxation", "." ]

[ "PowerPC", "\"relaxInstruction() unimplemented\"" ]

PPCAsmBackend1

fixupNeedsRelaxation

PowerPC

CPU

LLVM

14,575

29

1

[]

[ "<s>", "bool", "ARMPassConfig", "::", "addPreSched2", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "if", "(", "!", "getARMSubtarget", "(", ")", ".", "isThumb1Only", "(", ")", ")", "{", "addPass", "(", ...

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "prolog-epilog", "insertion", "and", "before", "the", "second", "instruction", "scheduling", "pass", "." ]

[ "ARM", "ARM", "ARM", "ARM", "\"After ARM load / store optimizer\"", "ARM", "ARM::DPRRegClass", "ARM", "ARM", "ARM", "ARM", "ARM" ]

ARMTargetMachine27

addPreSched2

ARM

CPU

LLVM

14,576

150

1

[]

[ "<s>", "static", "int64_t", "getConstant", "(", "const", "MachineInstr", "*", "MI", ")", "{", "return", "MI", "->", "getOperand", "(", "1", ")", ".", "getCImm", "(", ")", "->", "getSExtValue", "(", ")", ";", "}", "</s>" ]

[ "Return", "the", "large", "constant", "at", "the", "given", "index", "." ]

[ "AMDGPU", "1" ]

AMDGPUInstructionSelector12

getConstant

AMDGPU

GPU

LLVM

14,577

27

1

[]

[ "<s>", "bool", "KudeyarPassConfig", "::", "addPreEmitPass", "(", ")", "{", "return", "false", ";", "}", "</s>" ]

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "Kudeyar", "Kudeyar" ]

KudeyarTargetMachine

addPreEmitPass

Kudeyar

CPU

LLVM

14,578

11

1

[]

[ "<s>", "ARMBaseTargetMachine", "::", "ARMBaseTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "...

[ "Create", "an", "ARM", "architecture", "model", "." ]

[ "ARM", "ARM", "ARM", "ARM", "ARM" ]

ARMTargetMachine58

ARMBaseTargetMachine

ARM

CPU

LLVM

14,579

291

1

[]

[ "<s>", "void", "XCoreInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "Register", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "XCore", "XCore", "XCore::STWFI", "0" ]

XCoreInstrInfo18

storeRegToStackSlot

XCore

MPU

LLVM

14,580

163

1

[]

[ "<s>", "void", "MipsAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "if", "(", "MI", "->", "isDebugValue", "(", ")", ")", "{", "SmallString", "<", "128", ">", "Str", ";", "raw_svector_ostream", "OS", "(", "Str", "...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "Mips", "Mips", "128" ]

MipsAsmPrinter12

EmitInstruction

Mips

CPU

LLVM

14,581

114

1

[]

[ "<s>", "void", "SparcPassConfig", "::", "addIRPasses", "(", ")", "{", "addPass", "(", "createAtomicExpandPass", "(", ")", ")", ";", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";", "}", "</s>" ]

[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]

[ "Sparc", "Sparc" ]

SparcTargetMachine (2)1

addIRPasses

Sparc

CPU

LLVM

14,582

21

1

[]

[ "<s>", "bool", "swiftAsyncContextIsDynamicallySet", "(", ")", "const", "{", "const", "Triple", "&", "TT", "=", "getTargetTriple", "(", ")", ";", "unsigned", "Major", ",", "Minor", ",", "Micro", ";", "TT", ".", "getOSVersion", "(", "Major", ",", "Minor", ",...

[ "Return", "whether", "FrameLowering", "should", "always", "set", "the", "``", "extended", "frame", "present", "''", "bit", "in", "FP", ",", "or", "set", "it", "based", "on", "a", "symbol", "in", "the", "runtime", "." ]

[ "AArch64", "15", "8", "12" ]

AArch64Subtarget (2)1

swiftAsyncContextIsDynamicallySet

AArch64

CPU

LLVM

14,583

89

1

[]

[ "<s>", "bool", "ARMPassConfig", "::", "addPreEmitPass", "(", ")", "{", "if", "(", "getARMSubtarget", "(", ")", ".", "isThumb2", "(", ")", ")", "{", "if", "(", "!", "getARMSubtarget", "(", ")", ".", "prefers32BitThumb", "(", ")", ")", "addPass", "(", "c...

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "ARM", "ARM", "ARM", "ARM", "ARM" ]

ARMTargetMachine100

addPreEmitPass

ARM

CPU

LLVM

14,584

54

1

[]

[ "<s>", "MCOperand", "SystemZMCInstLower", "::", "lowerOperand", "(", "const", "MachineOperand", "&", "MO", ")", "const", "{", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "case", "MachineOperand", "::", "MO_Register", ":", "return", "MCOperand", ...

[ "Wrapper", "for", "MCInstLowering.lowerOperand", "(", ")", "for", "the", "tblgen'erated", "pseudo", "lowering", "." ]

[ "SystemZ", "SystemZ" ]

SystemZMCInstLower12

lowerOperand

SystemZ

CPU

LLVM

14,585

88

1

[]

[ "<s>", "static", "rtx", "pa_function_value", "(", "const_tree", "valtype", ",", "const_tree", "func", "ATTRIBUTE_UNUSED", ",", "bool", "outgoing", "ATTRIBUTE_UNUSED", ")", "{", "machine_mode", "valmode", ";", "if", "(", "AGGREGATE_TYPE_P", "(", "valtype", ")", "||...

[ "On", "the", "HP-PA", "the", "value", "is", "found", "in", "register", "(", "s", ")", "28", "(", "-29", ")", ",", "unless", "the", "mode", "is", "SF", "or", "DF", ".", "Then", "the", "value", "is", "returned", "in", "fr4", "(", "32", ")", ".", ...

[ "pa", "1", "0", "28", "2", "0", "1", "2", "0", "28", "8", "28", "1", "32", "28" ]

pa4

pa_function_value

pa

CPU

GCC

14,586

278

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"### getPassName\\n\"", ")", ";", "return", "\"Comet2 DAG->DAG Pattern Instruction Selection\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "Comet2", "\"### getPassName\\n\"", "\"Comet2 DAG->DAG Pattern Instruction Selection\"" ]

Comet2ISelDAGToDAG

getPassName

Comet2

CPU

LLVM

14,587

20

1

[]

[ "<s>", "rtx_insn", "*", "sh_check_add_incdec_notes", "(", "rtx_insn", "*", "i", ")", "{", "struct", "for_each_inc_dec_clb", "{", "static", "int", "func", "(", "rtx", "mem", "ATTRIBUTE_UNUSED", ",", "rtx", "op", "ATTRIBUTE_UNUSED", ",", "rtx", "dest", ",", "rtx...

[ "Given", "an", "insn", "check", "if", "it", "contains", "any", "post/pre", "inc/dec", "mem", "operands", "and", "add", "the", "REG_INC", "notes", "accordingly", ".", "FIXME", ":", "This", "function", "is", "very", "similar", "to", "lra.cc", "(", "add_auto_in...

[ "sh", "0" ]

sh

sh_check_add_incdec_notes

sh

CPU

GCC

14,588

107

1

[]

[ "<s>", "void", "s390_indirect_branch_via_thunk", "(", "unsigned", "int", "regno", ",", "unsigned", "int", "return_addr_regno", ",", "rtx", "comparison_operator", ",", "enum", "s390_indirect_branch_type", "type", ")", "{", "enum", "s390_indirect_branch_option", "option", ...

[ "Output", "either", "an", "indirect", "jump", "or", "a", "an", "indirect", "call", "(", "RETURN_ADDR_REGNO", "!", "=", "INVALID_REGNUM", ")", "with", "target", "register", "REGNO", "using", "a", "branch", "trampoline", "disabling", "branch", "target", "predictio...

[ "s390", "32", "\" \\tbrasl\\t%%r%d,\"", "\" \\tjg\"", "\"\\t\"", "\"\\n\"", "\"\\n\"", "1", "1" ]

s390

s390_indirect_branch_via_thunk

s390

MPU

GCC

14,589

273

1

[]

[ "<s>", "void", "MipsTargetLowering", "::", "getOpndList", "(", "SmallVectorImpl", "<", "SDValue", ">", "&", "Ops", ",", "std", "::", "deque", "<", "std", "::", "pair", "<", "unsigned", ",", "SDValue", ">>", "&", "RegsToPass", ",", "bool", "IsPICCall", ",",...

[ "This", "function", "fills", "Ops", ",", "which", "is", "the", "list", "of", "operands", "that", "will", "later", "be", "used", "when", "a", "function", "call", "node", "is", "created", "." ]

[ "Mips", "Mips", "Mips::GP_64", "Mips::GP", "MVT::i64", "MVT::i32", "1", "\"Missing call preserved mask for calling convention\"", "Mips", "\"__Mips16RetHelper\"", "Mips", "Mips" ]

MipsISelLowering26

getOpndList

Mips

CPU

LLVM

14,590

347

1

[]

[ "<s>", "void", "print_operand", "(", "FILE", "*", "file", ",", "rtx", "op", ",", "int", "letter", ")", "{", "switch", "(", "letter", ")", "{", "case", "'#'", ":", "if", "(", "final_sequence", ")", "visium_indent_opcode", "=", "1", ";", "else", "fputs",...

[ "Use", "S", "for", "SI", "regsUse", "B", "&", "T", "for", "parts", "of", "DI", "regs", "X", "-", "stack", "pointer", "name", "Registers", "Q", "-", "byte", "sized", "register", "name", "U", "-", "high", "byte", "of", "word", "register", "V", "-", "...

[ "visium", "1", "\"\\n\\t nop\"", "0xff", "0xffff", "16", "0xffff", "0", "1", "0", "\"%LL%d\"", "1", "\"illegal operand \"" ]

visium2

print_operand

visium

Virtual ISA

GCC

14,591

330

1

[]

[ "<s>", "const", "rvexInstrInfo", "*", "getInstrInfo", "(", ")", "{", "return", "getTargetMachine", "(", ")", ".", "getInstrInfo", "(", ")", ";", "}", "</s>" ]

[ "TargetInstrInfo", "getter", "." ]

[ "rvex", "rvex" ]

rvexISelDAGToDAG

getInstrInfo

rvex

VLIW

LLVM

14,592

17

1

[]

[ "<s>", "static", "bool", "vsetvl_insn_p", "(", "rtx_insn", "*", "rinsn", ")", "{", "if", "(", "!", "vector_config_insn_p", "(", "rinsn", ")", ")", "return", "false", ";", "return", "(", "INSN_CODE", "(", "rinsn", ")", "==", "CODE_FOR_vsetvldi", "||", "INSN...

[ "Return", "true", "if", "it", "is", "vsetvldi", "or", "vsetvlsi", "." ]

[ "riscv" ]

riscv-vsetvl

vsetvl_insn_p

riscv

CPU

GCC

14,593

38

1

[]

[ "<s>", "const", "TargetRegisterClass", "*", "PPCRegisterInfo", "::", "getPointerRegClass", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Kind", ")", "const", "{", "if", "(", "Kind", "==", "1", ")", "{", "if", "(", "Subtarget", ".", "isPPC64",...

[ "getPointerRegClass", "-", "Returns", "a", "TargetRegisterClass", "used", "for", "pointer", "values", "." ]

[ "PowerPC", "PPC", "1", "PPC", "PPC::G8RC_NOX0RegClass", "PPC::GPRC_NOR0RegClass", "PPC", "PPC::G8RCRegClass", "PPC::GPRCRegClass" ]

PPCRegisterInfo (2)

getPointerRegClass

PowerPC

CPU

LLVM

14,594

66

1

[]

[ "<s>", "void", "AArch64PassConfig", "::", "addIRPasses", "(", ")", "{", "addPass", "(", "createAtomicExpandPass", "(", ")", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableAtomicTidy", ")", "addPass", ...

[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]

[ "AArch64", "AArch64", "1", "AArch64", "AArch64" ]

AArch64TargetMachine81

addIRPasses

AArch64

CPU

LLVM

14,595

177

1

[]

[ "<s>", "bool", "RISCVFrameLowering", "::", "hasReservedCallFrame", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "!", "MF", ".", "getFrameInfo", "(", ")", ".", "hasVarSizedObjects", "(", ")", ";", "}", "</s>" ]

[ "hasReservedCallFrame", "-", "Under", "normal", "circumstances", ",", "when", "a", "frame", "pointer", "is", "not", "required", ",", "we", "reserve", "argument", "space", "for", "call", "sites", "in", "the", "function", "immediately", "on", "entry", "to", "the...

[ "RI5CY", "RISCV" ]

RISCVFrameLowering

hasReservedCallFrame

RI5CY

CPU

LLVM

14,596

25

1

[]

[ "<s>", "void", "RISCVFrameLowering", "::", "determineFrameLayout", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "uint64_t", "FrameSize", "=", "MFI", ".", "getStackSize", "(...

[ "Determine", "the", "frame", "layout", "but", "do", "not", "update", "the", "machine", "function", "." ]

[ "RISCV", "RISCV" ]

RISCVFrameLowering11

determineFrameLayout

RISCV

CPU

LLVM

14,597

54

1

[]

[ "<s>", "bool", "AMDGPUPassConfig", "::", "addPreEmitPass", "(", ")", "{", "const", "AMDGPUSubtarget", "&", "ST", "=", "TM", "->", "getSubtarget", "<", "AMDGPUSubtarget", ">", "(", ")", ";", "if", "(", "ST", ".", "getGeneration", "(", ")", "<=", "AMDGPUSubt...

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "R600", "SI" ]

AMDGPUTargetMachine13

addPreEmitPass

R600

GPU

LLVM

14,598

93

1

[]

[ "<s>", "bool", "AMDGPUAnnotateUniformValues", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "skipFunction", "(", "F", ")", ")", "return", "false", ";", "DA", "=", "&", "getAnalysis", "<", "LegacyDivergenceAnalysis", ">", "(", ")", ...

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU::isEntryFunctionCC" ]

AMDGPUAnnotateUniformValues12

runOnFunction

AMDGPU

GPU

LLVM

14,599

72

1

[]