docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "static", "rtx", "tilepro_function_arg", "(", "cumulative_args_t", "cum_v", ",", "const", "function_arg_info", "&", "arg", ")", "{", "CUMULATIVE_ARGS", "cum", "=", "*", "get_cumulative_args", "(", "cum_v", ")", ";", "int", "byte_size", "=", "arg", ".", ...	[ "Implement", "TARGET_FUNCTION_ARG", "." ]	[ "tilepro", "1", "1" ]	tilepro	tilepro_function_arg	tilepro	VLIW	GCC	18,500	100	1	[]
[ "<s>", "unsigned", "X86TargetLowering", "::", "ComputeNumSignBitsForTargetNode", "(", "SDValue", "Op", ",", "const", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", ")", "const", "{", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "X86ISD", "::", "...	[ "Determine", "the", "number", "of", "bits", "in", "the", "operation", "that", "are", "sign", "bits", "." ]	[ "X86", "X86", "X86ISD::SETCC_CARRY", "X86ISD::VSEXT", "0", "0", "1", "1" ]	X86ISelLowering115	ComputeNumSignBitsForTargetNode	X86	CPU	LLVM	18,501	114	1	[]
[ "<s>", "Register", "ARMTargetLowering", "::", "getExceptionSelectorRegister", "(", "const", "Constant", "*", "PersonalityFn", ")", "const", "{", "return", "Subtarget", "->", "useSjLjEH", "(", ")", "?", "Register", "(", ")", ":", "ARM", "::", "R1", ";", "}", ...	[ "If", "a", "physical", "register", ",", "this", "returns", "the", "register", "that", "receives", "the", "exception", "typeid", "on", "entry", "to", "a", "landing", "pad", "." ]	[ "ARM", "ARM", "ARM::R1" ]	ARMISelLowering (2)5	getExceptionSelectorRegister	ARM	CPU	LLVM	18,502	28	1	[]
[ "<s>", "unsigned", "SHUXIRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "SHUXI", "::", "SP", ";", "}", "</s>" ]	[ "Debug", "information", "queries", "." ]	[ "SHUXI", "SHUXI", "SHUXI::SP" ]	SHUXIRegisterInfo	getFrameRegister	SHUXI	CPU	LLVM	18,503	18	1	[]
[ "<s>", "static", "machine_mode", "ix86_mpx_bound_mode", "(", ")", "{", "if", "(", "!", "TARGET_MPX", ")", "{", "if", "(", "flag_check_pointer_bounds", ")", "warning", "(", "0", ",", "\"Pointer Checker requires MPX support on this target.\"", "\" Use -mmpx options to enabl...	[ "Return", "mode", "to", "be", "used", "for", "bounds", "or", "VOIDmode", "if", "bounds", "are", "not", "supported", "." ]	[ "i386", "0", "\"Pointer Checker requires MPX support on this target.\"", "\" Use -mmpx options to enable MPX.\"" ]	i3867	ix86_mpx_bound_mode	i386	CPU	GCC	18,504	32	1	[]
[ "<s>", "bool", "SparcInstrInfo", "::", "reverseBranchCondition", "(", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ")", "const", "{", "assert", "(", "Cond", ".", "size", "(", ")", "==", "1", ")", ";", "SPCC", "::", "CondCodes", "CC", "=", ...	[ "Reverses", "the", "branch", "condition", "of", "the", "specified", "condition", "list", ",", "returning", "false", "on", "success", "and", "true", "if", "it", "can", "not", "be", "reversed", "." ]	[ "Sparc", "Sparc", "1", "SPCC::CondCodes", "SPCC::CondCodes", "0", "0" ]	SparcInstrInfo1	reverseBranchCondition	Sparc	CPU	LLVM	18,505	64	1	[]
[ "<s>", "static", "void", "xtensa_conditional_register_usage", "(", "void", ")", "{", "unsigned", "i", ",", "c_mask", ";", "c_mask", "=", "TARGET_WINDOWED_ABI", "?", "(", "1", "<<", "1", ")", ":", "(", "1", "<<", "2", ")", ";", "for", "(", "i", "=", "...	[ "Update", "register", "usage", "after", "having", "seen", "the", "compiler", "flags", "." ]	[ "xtensa", "1", "1", "1", "2", "0", "1", "0" ]	xtensa1	xtensa_conditional_register_usage	xtensa	MPU	GCC	18,506	94	1	[]
[ "<s>", "bool", "ARMSubtarget", "::", "enablePostRAScheduler", "(", ")", "const", "{", "return", "(", "!", "isThumb", "(", ")", "\|\|", "hasThumb2", "(", ")", ")", ";", "}", "</s>" ]	[ "True", "if", "the", "subtarget", "should", "run", "a", "scheduler", "after", "register", "allocation", "." ]	[ "ARM", "ARM" ]	ARMSubtarget60	enablePostRAScheduler	ARM	CPU	LLVM	18,507	21	1	[]
[ "<s>", "void", "AArch64AsmBackend", "::", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", ...	[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]	[ "AArch64", "AArch64", "\"Invalid fixup offset!\"", "0", "0", "8", "0xff", "\"Invalid fixup size!\"", "\"Invalid fixup size!\"", "0", "1", "8", "0xff" ]	AArch64AsmBackend12	applyFixup	AArch64	CPU	LLVM	18,508	255	1	[]
[ "<s>", "bool", "SystemZPassConfig", "::", "addPreSched2", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "getSystemZTargetMachine", "(", ")", ".", "getSubtargetImpl", "(", ")", "->", "hasLoadStoreOnCond", "(", ")", ...	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "prolog-epilog", "insertion", "and", "before", "the", "second", "instruction", "scheduling", "pass", "." ]	[ "SystemZ", "SystemZ", "SystemZ" ]	SystemZTargetMachine	addPreSched2	SystemZ	CPU	LLVM	18,509	39	1	[]
[ "<s>", "void", "s390_expand_atomic", "(", "machine_mode", "mode", ",", "enum", "rtx_code", "code", ",", "rtx", "target", ",", "rtx", "mem", ",", "rtx", "val", ",", "bool", "after", ")", "{", "struct", "alignment_context", "ac", ";", "rtx", "cmp", ";", "r...	[ "Expand", "an", "atomic", "operation", "CODE", "of", "mode", "MODE", ".", "MEM", "is", "the", "memory", "location", "and", "VAL", "the", "value", "to", "play", "with", ".", "If", "AFTER", "is", "true", "then", "store", "the", "the", "value", "MEM", "ho...	[ "s390", "1", "1", "1", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1" ]	s3901	s390_expand_atomic	s390	MPU	GCC	18,510	461	1	[]
[ "<s>", "void", "AMDGPUAsmPrinter", "::", "emitBasicBlockStart", "(", "const", "MachineBasicBlock", "&", "MBB", ")", "{", "if", "(", "DumpCodeInstEmitter", "&&", "!", "isBlockOnlyReachableByFallthrough", "(", "&", "MBB", ")", ")", "{", "DisasmLines", ".", "push_bac...	[ "Targets", "can", "override", "this", "to", "emit", "stuff", "at", "the", "start", "of", "a", "basic", "block", "." ]	[ "AMDGPU", "AMDGPU", "\"BB\"", "\"_\"", "\":\"", "\"\"" ]	AMDGPUAsmPrinter	emitBasicBlockStart	AMDGPU	GPU	LLVM	18,511	94	1	[]
[ "<s>", "void", "M68kInstrInfo", "::", "AddZExt", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "DebugLoc", "DL", ",", "unsigned", "Reg", ",", "MVT", "From", ",", "MVT", "To", ")", "const", "{", "unsigned", "Mas...	[ "Add", "appropriate", "ZExt", "nodes", "." ]	[ "M68k", "M68k", "MVT::i8", "0xFF", "0xFFFF", "MVT::i16", "M68k::AND16di", "M68k::AND32di" ]	M68kInstrInfo (2)	AddZExt	M68k	MPU	LLVM	18,512	98	1	[]
[ "<s>", "static", "bool", "v2df_reduction_p", "(", "rtx", "op", ")", "{", "if", "(", "GET_MODE", "(", "op", ")", "!=", "V2DFmode", ")", "return", "false", ";", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "op", ")", ";", "if", "(", "code", "!=", ...	[ "Return", "TRUE", "iff", "OP", "matches", "a", "V2DF", "reduction", "pattern", ".", "See", "the", "definition", "of", "vsx_reduc_", "<", "VEC_reduc_name", ">", "_v2df", "in", "vsx.md", "." ]	[ "powerpcspe", "0", "0", "1", "0", "0", "1", "1", "0", "0", "0", "0" ]	powerpcspe	v2df_reduction_p	powerpcspe	CPU	GCC	18,513	224	1	[]
[ "<s>", "ScheduleDAGInstrs", "", "createMachineScheduler", "(", "MachineSchedContext", "", "C", ")", "const", "override", "{", "ScheduleDAGMILive", "*", "DAG", "=", "createGenericSchedLive", "(", "C", ")", ";", "DAG", "->", "addMutation", "(", "createMacroFusionDAG...	[ "Create", "an", "instance", "of", "ScheduleDAGInstrs", "to", "be", "run", "within", "the", "standard", "MachineScheduler", "pass", "for", "this", "function", "and", "target", "at", "the", "current", "optimization", "level", "." ]	[ "X86" ]	X86TargetMachine45	createMachineScheduler	X86	CPU	LLVM	18,514	36	1	[]
[ "<s>", "void", "PPCVSXSwapRemoval", "::", "initialize", "(", "MachineFunction", "&", "MFParm", ")", "{", "MF", "=", "&", "MFParm", ";", "MRI", "=", "&", "MF", "->", "getRegInfo", "(", ")", ";", "TII", "=", "MF", "->", "getSubtarget", "<", "PPCSubtarget",...	[ "Initialize", "the", "strategy", "after", "building", "the", "DAG", "for", "a", "new", "region", "." ]	[ "PowerPC", "PPC", "PPC", "256" ]	PPCVSXSwapRemoval	initialize	PowerPC	CPU	LLVM	18,515	68	1	[]
[ "<s>", "static", "void", "mips_emit_binary", "(", "enum", "rtx_code", "code", ",", "rtx", "target", ",", "rtx", "op0", ",", "rtx", "op1", ")", "{", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "target", ",", "gen_rtx_fmt_ee", "(", "code", ",", ...	[ "Emit", "an", "instruction", "of", "the", "form", "(", "set", "TARGET", "(", "CODE", "OP0", "OP1", ")", ")", "." ]	[ "mips" ]	mips3	mips_emit_binary	mips	CPU	GCC	18,516	43	1	[]
[ "<s>", "tree", "find_instance", "(", "bool", "", "unsupported_builtin", ",", "ovlddata", "", "", "instance", ",", "rs6000_gen_builtins", "instance_code", ",", "rs6000_gen_builtins", "fcode", ",", "tree", "", "types", ",", "tree", "*", "args", ")", "{", "wh...	[ "Look", "for", "a", "matching", "instance", "in", "a", "chain", "of", "instances", ".", "INSTANCE", "points", "to", "the", "chain", "of", "instances", ";", "INSTANCE_CODE", "is", "the", "code", "identifying", "the", "specific", "built-in", "being", "searched",...	[ "rs6000", "0", "1", "2" ]	rs6000-c	find_instance	rs6000	CPU	GCC	18,517	196	1	[]
[ "<s>", "void", "SparcELFTargetObjectFile", "::", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "TargetLoweringObjectFileELF", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";", "}", "</s>" ]	[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]	[ "Sparc", "Sparc" ]	SparcTargetObjectFile12	Initialize	Sparc	CPU	LLVM	18,518	25	1	[]
[ "<s>", "bool", "ARMTargetLowering", "::", "lowerInterleavedStore", "(", "StoreInst", "", "SI", ",", "ShuffleVectorInst", "", "SVI", ",", "unsigned", "Factor", ")", "const", "{", "assert", "(", "Factor", ">=", "2", "&&", "Factor", "<=", "getMaxSupportedInterlea...	[ "Lower", "interleaved", "store", "(", "s", ")", "into", "target", "specific", "instructions/intrinsics", "." ]	[ "ARM", "ARM", "2", "\"Invalid interleave factor\"", "0", "\"Invalid interleaved store\"", "64", "64", "128", "0", "1", "Intrinsic::ID", "3", "Intrinsic::arm_neon_vst2", "Intrinsic::arm_neon_vst3", "Intrinsic::arm_neon_vst4", "6", "Intrinsic::getDeclaration", "2", "0" ]	ARMISelLowering	lowerInterleavedStore	ARM	CPU	LLVM	18,519	427	1	[]
[ "<s>", "bool", "LanaiInstrInfo", "::", "areMemAccessesTriviallyDisjoint", "(", "const", "MachineInstr", "&", "MIa", ",", "const", "MachineInstr", "&", "MIb", ")", "const", "{", "assert", "(", "MIa", ".", "mayLoadOrStore", "(", ")", "&&", "\"MIa must be a load or s...	[ "Sometimes", ",", "it", "is", "possible", "for", "the", "target", "to", "tell", ",", "even", "without", "aliasing", "information", ",", "that", "two", "MIs", "access", "different", "memory", "addresses", "." ]	[ "Lanai", "Lanai", "\"MIa must be a load or store.\"", "\"MIb must be a load or store.\"", "0", "0", "0", "0" ]	LanaiInstrInfo1	areMemAccessesTriviallyDisjoint	Lanai	CPU	LLVM	18,520	203	1	[]
[ "<s>", "static", "rtx_insn", "", "find_prev_insn_start", "(", "rtx_insn", "", "insn", ")", "{", "insn", "=", "PREV_INSN", "(", "insn", ")", ";", "gcc_assert", "(", "GET_MODE", "(", "insn", ")", "!=", "SImode", ")", ";", "if", "(", "GET_MODE", "(", "i...	[ "This", "function", "acts", "like", "PREV_INSN", ",", "but", "is", "aware", "of", "three-insn", "bundles", "and", "skips", "all", "subsequent", "parallel", "instructions", "if", "INSN", "is", "the", "start", "of", "such", "a", "group", "." ]	[ "bfin" ]	bfin	find_prev_insn_start	bfin	DSP	GCC	18,521	61	1	[]
[ "<s>", "static", "void", "m32c_print_operand_address", "(", "FILE", "*", "stream", ",", "rtx", "address", ")", "{", "if", "(", "GET_CODE", "(", "address", ")", "==", "MEM", ")", "address", "=", "XEXP", "(", "address", ",", "0", ")", ";", "else", "gcc_a...	[ "Implements", "PRINT_OPERAND_ADDRESS", ".", "Nothing", "unusual", "here", "." ]	[ "m32c", "0", "0" ]	m32c3	m32c_print_operand_address	m32c	MPU	GCC	18,522	51	1	[]
[ "<s>", "static", "void", "core2i7_first_cycle_multipass_backtrack", "(", "const", "void", "", "_data", ",", "signed", "char", "", "ready_try", ",", "int", "n_ready", "ATTRIBUTE_UNUSED", ")", "{", "const_ix86_first_cycle_multipass_data_t", "data", "=", "(", "const_ix...	[ "Revert", "the", "effect", "on", "ready_try", "." ]	[ "i386", "0", "0", "0" ]	i3864	core2i7_first_cycle_multipass_backtrack	i386	CPU	GCC	18,523	70	1	[]
[ "<s>", "SDValue", "HexagonTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "unsigned", "Opc", "=", "Op", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opc", ")", "{", "default", ":", "O...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "Hexagon", "Hexagon", "HexagonISD::OP_BEGIN", "HexagonISD::OP_END", "\"Check for a non-legal type in this operation\\n\"", "\"Should not custom lower this!\"", "ISD::CONCAT_VECTORS", "ISD::INSERT_SUBVECTOR", "ISD::INSERT_VECTOR_ELT", "ISD::EXTRACT_SUBVECTOR", "ISD::EXTRACT_VECTOR_ELT", "ISD::B...	HexagonISelLowering22	LowerOperation	Hexagon	DSP	LLVM	18,524	430	1	[]
[ "<s>", "bool", "LC3TargetLowering", "::", "CanLowerReturn", "(", "CallingConv", "::", "ID", "CallConv", ",", "MachineFunction", "&", "MF", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "LLVMCont...	[ "This", "hook", "should", "be", "implemented", "to", "check", "whether", "the", "return", "values", "described", "by", "the", "Outs", "array", "can", "fit", "into", "the", "return", "registers", "." ]	[ "LC3", "LC3", "ISD::OutputArg", "16", "LC3", "0" ]	LC3ISelLowering	CanLowerReturn	LC3	CPU	LLVM	18,525	93	1	[]
[ "<s>", "void", "ThumbRegisterInfo", "::", "emitLoadConstPool", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "const", "DebugLoc", "&", "dl", ",", "unsigned", "DestReg", ",", "unsigned", "SubIdx", ",", "int", ...	[ "emitLoadConstPool", "-", "Emits", "a", "load", "from", "constpool", "to", "materialize", "the", "specified", "immediate", "." ]	[ "ARM", "ARMCC::CondCodes", "ARM", "ARM", "ARM", "\"Thumb1 does not have ldr to high register\"" ]	ThumbRegisterInfo3	emitLoadConstPool	ARM	CPU	LLVM	18,526	141	1	[]
[ "<s>", "uint64_t", "SIMCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "...	[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]	[ "AMDGPU", "SI", "4", "0", "AMDGPU::isSISrcOperand", "0U", "255", "4", "\"Encoding of this operand type is not supported yet.\"", "0" ]	SIMCCodeEmitter2	getMachineOpValue	AMDGPU	GPU	LLVM	18,527	277	1	[]
[ "<s>", "const", "NVPTXFloatMCExpr", "*", "NVPTXFloatMCExpr", "::", "Create", "(", "VariantKind", "Kind", ",", "APFloat", "Flt", ",", "MCContext", "&", "Ctx", ")", "{", "return", "new", "(", "Ctx", ")", "NVPTXFloatMCExpr", "(", "Kind", ",", "Flt", ")", ";",...	[ "Construct", "a", "unary", "instruction", ",", "given", "the", "opcode", "and", "an", "operand", "." ]	[ "NVPTX", "NVPTX", "NVPTX", "NVPTX" ]	NVPTXMCExpr	Create	NVPTX	GPU	LLVM	18,528	31	1	[]
[ "<s>", "bool", "ARMTargetLowering", "::", "isLegalAddImmediate", "(", "int64_t", "Imm", ")", "const", "{", "int64_t", "AbsImm", "=", "llvm", "::", "abs64", "(", "Imm", ")", ";", "if", "(", "!", "Subtarget", "->", "isThumb", "(", ")", ")", "return", "ARM_...	[ "Return", "true", "if", "the", "specified", "immediate", "is", "legal", "add", "immediate", ",", "that", "is", "the", "target", "has", "add", "instructions", "which", "can", "add", "a", "register", "and", "the", "immediate", "without", "having", "to", "mater...	[ "ARM", "ARM", "ARM_AM::getSOImmVal", "1", "ARM_AM::getT2SOImmVal", "1", "0", "255" ]	ARMISelLowering (2)	isLegalAddImmediate	ARM	CPU	LLVM	18,529	69	1	[]
[ "<s>", "static", "int", "ix86_nsaved_sseregs", "(", "void", ")", "{", "int", "nregs", "=", "0", ";", "int", "regno", ";", "if", "(", "!", "TARGET_64BIT_MS_ABI", ")", "return", "0", ";", "for", "(", "regno", "=", "0", ";", "regno", "<", "FIRST_PSEUDO_RE...	[ "Return", "number", "of", "saved", "SSE", "registrers", "." ]	[ "i386", "0", "0", "0" ]	i386	ix86_nsaved_sseregs	i386	CPU	GCC	18,530	59	1	[]
[ "<s>", "virtual", "void", "EmitInstruction", "(", "const", "MCInst", "&", "Inst", ")", "{", "if", "(", "InstPrinter", ")", "InstPrinter", "->", "printInst", "(", "&", "Inst", ",", "OS", ",", "\"\"", ")", ";", "else", "Inst", ".", "print", "(", "OS", ...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "Cpu0", "\"\"" ]	Cpu0AsmStreamer	EmitInstruction	Cpu0	CPU	LLVM	18,531	42	1	[]
[ "<s>", "void", "sh_emit_compare_and_branch", "(", "rtx", "*", "operands", ",", "machine_mode", "mode", ")", "{", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "operands", "[", "0", "]", ")", ";", "enum", "rtx_code", "branch_code", ";", "rtx", "op0", "=...	[ "Called", "from", "the", "md", "file", ",", "set", "up", "the", "operands", "of", "a", "compare", "instruction", "." ]	[ "sh", "0", "1", "2", "3", "3" ]	sh4	sh_emit_compare_and_branch	sh	CPU	GCC	18,532	361	1	[]
[ "<s>", "bool", "ARCompactTargetMachine", "::", "addPreSched2", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{", "if", "(", "OptLevel", "!=", "CodeGenOpt", "::", "None", ")", "{", "PM", ".", "add", "(", "createIfConve...	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "prolog-epilog", "insertion", "and", "before", "the", "second", "instruction", "scheduling", "pass", "." ]	[ "ARCompact", "ARC" ]	ARCompactTargetMachine	addPreSched2	ARCompact	MPU	LLVM	18,533	38	1	[]
[ "<s>", "void", "SIFrameLowering", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "*", "RS", ")", "const", "{", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "GCNSubta...	[ "processFunctionBeforeFrameFinalized", "-", "This", "method", "is", "called", "immediately", "before", "the", "specified", "function", "'s", "frame", "layout", "(", "MF.getFrameInfo", "(", ")", ")", "is", "finalized", "." ]	[ "AMDGPU", "SI", "SI", "SI", "SI", "\"SGPR spill should have been removed in SILowerSGPRSpills\"", "\"RegScavenger required if spilling\"", "AMDGPU::SGPR_32RegClass", "0", "AMDGPU::SGPR_32RegClass", "AMDGPU::SGPR_32RegClass" ]	SIFrameLowering1	processFunctionBeforeFrameFinalized	AMDGPU	GPU	LLVM	18,534	178	1	[]
[ "<s>", "bool", "SystemZShortenInst", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "F", ")", "{", "const", "SystemZSubtarget", "&", "ST", "=", "F", ".", "getSubtarget", "<", "SystemZSubtarget", ">", "(", ")", ";", "TII", "=", "ST", ".", "getInst...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "SystemZ", "SystemZ", "SystemZ", "SystemZ" ]	SystemZShortenInst2	runOnMachineFunction	SystemZ	CPU	LLVM	18,535	71	1	[]
[ "<s>", "static", "HOST_WIDE_INT", "rs6000_starting_frame_offset", "(", "void", ")", "{", "if", "(", "FRAME_GROWS_DOWNWARD", ")", "return", "0", ";", "return", "RS6000_STARTING_FRAME_OFFSET", ";", "}", "</s>" ]	[ "Implement", "TARGET_STARTING_FRAME_OFFSET", "." ]	[ "rs6000", "0" ]	rs6000	rs6000_starting_frame_offset	rs6000	CPU	GCC	18,536	18	1	[]
[ "<s>", "MCDisassembler", "::", "DecodeStatus", "X86GenericDisassembler", "::", "getInstruction", "(", "MCInst", "&", "Instr", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "CStre...	[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]	[ "X86", "X86", "0", "0", "15", "\"Instruction exceeds 15-byte limit\"", "X86::IP_NO_PREFIX", "X86::IP_HAS_AD_SIZE", "X86::IP_HAS_OP_SIZE", "0xf2", "X86::IP_HAS_REPEAT_NE", "0xf3", "0x90", "X86::IP_HAS_REPEAT", "X86::IP_HAS_LOCK" ]	X86Disassembler (2)2	getInstruction	X86	CPU	LLVM	18,537	302	1	[]
[ "<s>", "void", "addPreSched2", "(", ")", "override", "{", "if", "(", "PatmosSinglePathInfo", "::", "isEnabled", "(", ")", ")", "{", "addPass", "(", "createPatmosSinglePathInfoPass", "(", "getPatmosTargetMachine", "(", ")", ")", ")", ";", "addPass", "(", "creat...	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "prolog-epilog", "insertion", "and", "before", "the", "second", "instruction", "scheduling", "pass", "." ]	[ "Patmos", "Patmos", "Patmos", "Patmos", "Patmos", "Patmos", "Patmos", "Patmos", "Patmos", "Patmos", "Patmos", "Patmos", "Patmos" ]	PatmosTargetMachine1	addPreSched2	Patmos	VLIW	LLVM	18,538	113	1	[]
[ "<s>", "int", "expand_block_clear", "(", "rtx", "operands", "[", "]", ")", "{", "rtx", "orig_dest", "=", "operands", "[", "0", "]", ";", "rtx", "bytes_rtx", "=", "operands", "[", "1", "]", ";", "rtx", "align_rtx", "=", "operands", "[", "3", "]", ";",...	[ "Expand", "a", "block", "clear", "operation", ",", "and", "return", "1", "if", "successful", ".", "Return", "0", "if", "we", "should", "let", "the", "compiler", "generate", "normal", "code", ".", "operands", "[", "0", "]", "is", "the", "destination", "op...	[ "powerpcspe", "0", "1", "3", "0", "0", "1", "128", "16", "64", "8", "64", "8", "4", "3", "0", "8", "0", "0", "0", "16", "128", "16", "8", "64", "8", "8", "64", "8", "0", "64", "0", "1", "1", "3", "0", "4", "32", "4", "2", "16", "2", ...	powerpcspe	expand_block_clear	powerpcspe	CPU	GCC	18,539	455	1	[]
[ "<s>", "static", "int", "mips_symbol_insns_1", "(", "enum", "mips_symbol_type", "type", ",", "machine_mode", "mode", ")", "{", "if", "(", "mips_use_pcrel_pool_p", "[", "(", "int", ")", "type", "]", ")", "{", "if", "(", "mode", "==", "MAX_MACHINE_MODE", ")", ...	[ "Like", "mips_symbol_insns", ",", "but", "treat", "extended", "MIPS16", "instructions", "as", "a", "single", "instruction", ".", "We", "rely", "on", "the", "fact", "that", ",", "in", "the", "worst", "case", ",", "all", "instructions", "involved", "in", "a", ...	[ "mips", "0", "6", "3", "2", "1", "4", "8", "1", "0", "0", "3", "1", "3", "2", "0" ]	mips	mips_symbol_insns_1	mips	CPU	GCC	18,540	176	1	[]
[ "<s>", "Align", "getStackAlignment", "(", ")", "const", "{", "return", "stackAlignment", ";", "}", "</s>" ]	[ "Returns", "the", "minimum", "alignment", "known", "to", "hold", "of", "the", "stack", "frame", "on", "entry", "to", "the", "function", "and", "which", "must", "be", "maintained", "by", "every", "function", "for", "this", "subtarget", "." ]	[ "Mips" ]	MipsSubtarget (2)3	getStackAlignment	Mips	CPU	LLVM	18,541	10	1	[]
[ "<s>", "void", "output_global_address", "(", "FILE", "*", "file", ",", "rtx", "x", ",", "int", "round_constant", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "HIGH", ")", "x", "=", "XEXP", "(", "x", ",", "0", ")", ";", "if", "(", "GET_CO...	[ "output", "a", "SYMBOL_REF", "or", "a", "CONST", "expression", "involving", "a", "SYMBOL_REF", "." ]	[ "pa", "0", "\"-$global$\"", "\"\"", "0", "0", "0", "0", "0", "0", "0", "0", "1", "0", "1", "0", "1", "0x1000", "0x1fff", "0", "0", "\"-\"", "\"+\"", "0", "0", "\"-\"", "\"-$global$\"", "\"%s%d\"" ]	pa3	output_global_address	pa	CPU	GCC	18,542	396	1	[]
[ "<s>", "static", "int", "mips_rewrite_small_data_1", "(", "rtx", "", "loc", ",", "void", "", "data", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "mips_rewrite_small_data_p", "(", "", "loc", ")", ")", "", "loc", "=", "gen_rtx_LO_SUM", "(", "Pmode", ",", "p...	[ "A", "for_each_rtx", "callback", ",", "used", "by", "mips_rewrite_small_data", "." ]	[ "mips", "1", "0" ]	mips3	mips_rewrite_small_data_1	mips	CPU	GCC	18,543	53	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"Lower AMX intrinsics\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "X86", "\"Lower AMX intrinsics\"" ]	X86LowerAMXIntrinsics	getPassName	X86	CPU	LLVM	18,544	11	1	[]
[ "<s>", "const", "char", "*", "rvexTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "case", "rvexISD", "::", "JmpLink", ":", "return", "\"rvexISD::JmpLink\"", ";", "case", "rvexISD", ":...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "rvex", "rvex", "rvexISD::JmpLink", "\"rvexISD::JmpLink\"", "rvexISD::Hi", "\"rvexISD::Hi\"", "rvexISD::Lo", "\"rvexISD::Lo\"", "rvexISD::GPRel", "\"rvexISD::GPRel\"", "rvexISD::Ret", "\"rvexISD::Ret\"", "rvexISD::DivRem", "\"rvexISD::DivRem\"", "rvexISD::DivRemU", "\"rvexISD::DivRemU\...	rvexISelLowering	getTargetNodeName	rvex	VLIW	LLVM	18,545	88	1	[]
[ "<s>", "bool", "MSP430InstrInfo", "::", "reverseBranchCondition", "(", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ")", "const", "{", "assert", "(", "Cond", ".", "size", "(", ")", "==", "1", "&&", "\"Invalid Xbranch condition!\"", ")", ";", "MS...	[ "Reverses", "the", "branch", "condition", "of", "the", "specified", "condition", "list", ",", "returning", "false", "on", "success", "and", "true", "if", "it", "can", "not", "be", "reversed", "." ]	[ "MSP430", "MSP430", "1", "\"Invalid Xbranch condition!\"", "MSP430CC::CondCodes", "MSP430CC::CondCodes", "0", "\"Invalid branch condition!\"", "MSP430CC::COND_E", "MSP430CC::COND_NE", "MSP430CC::COND_NE", "MSP430CC::COND_E", "MSP430CC::COND_L", "MSP430CC::COND_GE", "MSP430CC::COND_GE", ...	MSP430InstrInfo10	reverseBranchCondition	MSP430	MPU	LLVM	18,546	154	1	[]
[ "<s>", "int", "AArch64TTIImpl", "::", "getArithmeticReductionCost", "(", "unsigned", "Opcode", ",", "VectorType", "*", "ValTy", ",", "bool", "IsPairwiseForm", ",", "TTI", "::", "TargetCostKind", "CostKind", ")", "{", "if", "(", "isa", "<", "ScalableVectorType", ...	[ "Calculate", "the", "cost", "of", "vector", "reduction", "intrinsics", "." ]	[ "AArch64", "AArch64", "\"Invalid opcode\"", "ISD::ADD", "MVT::v8i8", "1", "ISD::ADD", "MVT::v16i8", "1", "ISD::ADD", "MVT::v4i16", "1", "ISD::ADD", "MVT::v8i16", "1", "ISD::ADD", "MVT::v4i32", "1" ]	AArch64TargetTransformInfo36	getArithmeticReductionCost	AArch64	CPU	LLVM	18,547	213	1	[]
[ "<s>", "static", "bool", "mips16_cfun_returns_in_fpr_p", "(", "void", ")", "{", "tree", "return_type", "=", "DECL_RESULT", "(", "current_function_decl", ")", ";", "return", "(", "TARGET_MIPS16", "&&", "TARGET_HARD_FLOAT_ABI", "&&", "!", "aggregate_value_p", "(", "re...	[ "Return", "true", "if", "the", "current", "function", "returns", "its", "value", "in", "a", "floating-point", "register", "in", "MIPS16", "mode", "." ]	[ "mips" ]	mips	mips16_cfun_returns_in_fpr_p	mips	CPU	GCC	18,548	39	1	[]
[ "<s>", "const_iterator", "end", "(", ")", "const", "{", "return", "Map", ".", "end", "(", ")", ";", "}", "</s>" ]	[ "Get", "a", "const_iterator", "to", "the", "end", "of", "the", "symbol", "table", "." ]	[ "Hexagon" ]	HexagonConstPropagation	end	Hexagon	DSP	LLVM	18,549	14	1	[]
[ "<s>", "rtx", "ix86_memtag_add_tag", "(", "rtx", "base", ",", "poly_int64", "offset", ",", "unsigned", "char", "tag_offset", ")", "{", "rtx", "base_tag", "=", "gen_reg_rtx", "(", "QImode", ")", ";", "rtx", "base_addr", "=", "gen_reg_rtx", "(", "Pmode", ")", ...	[ "Implement", "TARGET_MEMTAG_ADD_TAG", "." ]	[ "i386", "1" ]	i3861	ix86_memtag_add_tag	i386	CPU	GCC	18,550	146	1	[]
[ "<s>", "static", "rtx", "function_arg_32", "(", "const", "CUMULATIVE_ARGS", "*", "cum", ",", "machine_mode", "mode", ",", "machine_mode", "orig_mode", ",", "const_tree", "type", ",", "HOST_WIDE_INT", "bytes", ",", "HOST_WIDE_INT", "words", ")", "{", "if", "(", ...	[ "Define", "where", "to", "put", "the", "arguments", "to", "a", "function", ".", "Value", "is", "zero", "to", "push", "the", "argument", "on", "the", "stack", ",", "or", "a", "hard", "register", "in", "which", "to", "store", "the", "argument", ".", "MOD...	[ "i386", "0", "2", "1" ]	i3864	function_arg_32	i386	CPU	GCC	18,551	353	1	[]
[ "<s>", "static", "bool", "msp430_modes_tieable_p", "(", "machine_mode", "mode1", ",", "machine_mode", "mode2", ")", "{", "if", "(", "(", "mode1", "==", "PSImode", "\|\|", "mode2", "==", "SImode", ")", "\|\|", "(", "mode1", "==", "SImode", "\|\|", "mode2", "==", ...	[ "Implements", "MODES_TIEABLE_P", "." ]	[ "msp430" ]	msp430	msp430_modes_tieable_p	msp430	MPU	GCC	18,552	72	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"BPF Abstract Member Access\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "BPF", "\"BPF Abstract Member Access\"" ]	BPFAbstractMemberAccess	getPassName	BPF	Virtual ISA	LLVM	18,553	11	1	[]
[ "<s>", "unsigned", "SparcRegisterInfo", "::", "getRARegister", "(", ")", "const", "{", "assert", "(", "0", "&&", "\"What is the return address register\"", ")", ";", "return", "0", ";", "}", "</s>" ]	[ "This", "method", "should", "return", "the", "register", "where", "the", "return", "address", "can", "be", "found", "." ]	[ "Sparc", "Sparc", "0", "\"What is the return address register\"", "0" ]	SparcRegisterInfo28	getRARegister	Sparc	CPU	LLVM	18,554	19	1	[]
[ "<s>", "bool", "X86InstrInfo", "::", "classifyLEAReg", "(", "MachineInstr", "&", "MI", ",", "const", "MachineOperand", "&", "Src", ",", "unsigned", "Opc", ",", "bool", "AllowSP", ",", "unsigned", "&", "NewSrc", ",", "bool", "&", "isKill", ",", "bool", "&",...	[ "Given", "an", "operand", "within", "a", "MachineInstr", ",", "insert", "preceding", "code", "to", "put", "it", "into", "the", "right", "format", "for", "a", "particular", "kind", "of", "LEA", "instruction", "." ]	[ "X86", "X86", "X86::LEA32r", "X86::GR64RegClass", "X86::GR32RegClass", "X86::LEA32r", "X86::GR64_NOSPRegClass", "X86::GR32_NOSPRegClass", "X86::LEA64_32r", "X86", "64", "X86::sub_32bit" ]	X86InstrInfo6	classifyLEAReg	X86	CPU	LLVM	18,555	373	1	[]
[ "<s>", "AArch64Subtarget", "::", "AArch64Subtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "TargetMachine", "&", "TM", ",", "bool", "LittleEndian", ...	[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64" ]	AArch64Subtarget4	AArch64Subtarget	AArch64	CPU	LLVM	18,556	94	1	[]
[ "<s>", "bool", "Cpu0TargetObjectFile", "::", "IsGlobalInSmallSection", "(", "const", "GlobalObject", "*", "GO", ",", "const", "TargetMachine", "&", "TM", ",", "SectionKind", "Kind", ")", "const", "{", "return", "(", "IsGlobalInSmallSectionImpl", "(", "GO", ",", ...	[ "Return", "true", "if", "this", "global", "address", "should", "be", "placed", "into", "small", "data/bss", "section", "." ]	[ "Cpu0", "Cpu0" ]	Cpu0TargetObjectFile4	IsGlobalInSmallSection	Cpu0	CPU	LLVM	18,557	57	1	[]
[ "<s>", "bool", "PPCSubtarget", "::", "enableSubRegLiveness", "(", ")", "const", "{", "return", "UseSubRegLiveness", ";", "}", "</s>" ]	[ "Enable", "tracking", "of", "subregister", "liveness", "in", "register", "allocator", "." ]	[ "PowerPC", "PPC" ]	PPCSubtarget (2)	enableSubRegLiveness	PowerPC	CPU	LLVM	18,558	12	1	[]
[ "<s>", "bool", "RISCVTargetLowering", "::", "isFPImmLegal", "(", "const", "APFloat", "&", "Imm", ",", "EVT", "VT", ")", "const", "{", "return", "Imm", ".", "isPosZero", "(", ")", ";", "}", "</s>" ]	[ "Returns", "true", "if", "the", "target", "can", "instruction", "select", "the", "specified", "FP", "immediate", "natively", "." ]	[ "RISCV", "RISCV" ]	RISCVISelLowering (2)2	isFPImmLegal	RISCV	CPU	LLVM	18,559	23	1	[]
[ "<s>", "ChangeStatus", "updateImpl", "(", "Attributor", "&", "A", ")", "override", "{", "Function", "*", "F", "=", "getAssociatedFunction", "(", ")", ";", "auto", "OrigAssumed", "=", "getAssumed", "(", ")", ";", "const", "AACallEdges", "&", "AAEdges", "=", ...	[ "The", "actual", "update/transfer", "function", "which", "has", "to", "be", "implemented", "by", "the", "derived", "classes", "." ]	[ "AMDGPU", "AMDGPU::isEntryFunctionCC", "AMDGPU", "Intrinsic::ID", "Intrinsic::not_intrinsic", "AMDGPU::getAmdhsaCodeObjectVersion", "5", "\"hostcall needs implicitarg_ptr\"", "\"heap_ptr needs implicitarg_ptr\"", "\"queue_ptr needs implicitarg_ptr\"" ]	AMDGPUAttributor1	updateImpl	AMDGPU	GPU	LLVM	18,560	375	1	[]
[ "<s>", "rtx", "function_arg", "(", "CUMULATIVE_ARGS", "", "cum", ",", "enum", "machine_mode", "mode", ",", "tree", "type", ",", "int", "incoming_p", ")", "{", "int", "regbase", ",", "words", ",", "max", ";", "int", "", "arg_words", ";", "int", "regno",...	[ "Return", "an", "RTL", "expression", "containing", "the", "register", "for", "the", "given", "mode", ",", "or", "0", "if", "the", "argument", "is", "to", "be", "passed", "on", "the", "stack", ".", "INCOMING_P", "is", "nonzero", "if", "this", "is", "an", ...	[ "xtensa", "1", "1", "0" ]	xtensa3	function_arg	xtensa	MPU	GCC	18,561	179	1	[]
[ "<s>", "unsigned", "X86VectorTargetTransformInfo", "::", "getArithmeticInstrCost", "(", "unsigned", "Opcode", ",", "Type", "*", "Ty", ")", "const", "{", "std", "::", "pair", "<", "unsigned", ",", "MVT", ">", "LT", "=", "getTypeLegalizationCost", "(", "Ty", ")"...	[ "This", "is", "an", "approximation", "of", "reciprocal", "throughput", "of", "a", "math/logic", "op", "." ]	[ "X86", "X86", "\"Invalid opcode\"", "X86", "X86", "X86", "ISD::MUL", "MVT::v8i32", "4", "ISD::SUB", "MVT::v8i32", "4", "ISD::ADD", "MVT::v8i32", "4", "ISD::MUL", "MVT::v4i64", "4", "ISD::SUB", "MVT::v4i64", "4", "ISD::ADD", "MVT::v4i64", "4", "1" ]	X86ISelLowering142	getArithmeticInstrCost	X86	CPU	LLVM	18,562	203	1	[]
[ "<s>", "static", "void", "c6x_set_sched_flags", "(", "spec_info_t", "spec_info", ")", "{", "unsigned", "int", "", "flags", "=", "&", "(", "current_sched_info", "->", "flags", ")", ";", "if", "(", "", "flags", "&", "SCHED_EBB", ")", "{", "*", "flags", "...	[ "Provide", "information", "about", "speculation", "capabilities", ",", "and", "set", "the", "DO_BACKTRACKING", "flag", "." ]	[ "c6x", "0" ]	c6x	c6x_set_sched_flags	c6x	VLIW	GCC	18,563	52	1	[]
[ "<s>", "bool", "HexagonInstrInfo", "::", "PredicateInstruction", "(", "MachineInstr", "*", "MI", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ")", "const", "{", "if", "(", "Cond", ".", "empty", "(", ")", "\|\|", "isEndLoopN", "(", "Cond", "[", "0", ...	[ "Convert", "the", "instruction", "into", "a", "predicated", "instruction", "." ]	[ "Hexagon", "Hexagon", "0", "\"\\nCannot predicate:\"", "\"Expected predicable instruction\"", "0", "1", "0" ]	HexagonInstrInfo12	PredicateInstruction	Hexagon	DSP	LLVM	18,564	364	1	[]
[ "<s>", "bool", "isLittleEndian", "(", ")", "const", "{", "return", "isLittle", ";", "}", "</s>" ]	[ "Tests", "whether", "the", "target", "triple", "is", "little", "endian", "." ]	[ "ARM" ]	ARMTargetMachine (2)	isLittleEndian	ARM	CPU	LLVM	18,565	10	1	[]
[ "<s>", "unsigned", "char", "X86Subtarget", "::", "classifyLocalReference", "(", "const", "GlobalValue", "*", "GV", ")", "const", "{", "if", "(", "!", "isPositionIndependent", "(", ")", ")", "return", "X86II", "::", "MO_NO_FLAG", ";", "if", "(", "is64Bit", "(...	[ "Classify", "a", "global", "variable", "reference", "for", "the", "current", "subtarget", "according", "to", "how", "we", "should", "reference", "it", "in", "a", "non-pcrel", "context", "." ]	[ "X86", "X86", "X86II::MO_NO_FLAG", "\"Tiny codesize model not supported on X86\"", "X86II::MO_NO_FLAG", "X86II::MO_GOTOFF", "X86II::MO_NO_FLAG", "X86II::MO_GOTOFF", "\"invalid code model\"", "X86II::MO_NO_FLAG", "X86II::MO_NO_FLAG", "X86II::MO_DARWIN_NONLAZY_PIC_BASE", "X86II::MO_PIC_BASE_OF...	X86Subtarget33	classifyLocalReference	X86	CPU	LLVM	18,566	174	1	[]
[ "<s>", "bool", "LanaiInstrInfo", "::", "getMemOperandWithOffset", "(", "const", "MachineInstr", "&", "LdSt", ",", "const", "MachineOperand", "", "&", "BaseOp", ",", "int64_t", "&", "Offset", ",", "const", "TargetRegisterInfo", "", "TRI", ")", "const", "{", "...	[ "Get", "the", "base", "operand", "and", "byte", "offset", "of", "an", "instruction", "that", "reads/writes", "memory", "." ]	[ "Lanai", "Lanai", "Lanai::LDW_RI", "Lanai::LDW_RR", "Lanai::SW_RR", "Lanai::SW_RI", "Lanai::LDHs_RI", "Lanai::LDHz_RI", "Lanai::STH_RI", "Lanai::LDBs_RI", "Lanai::LDBz_RI" ]	LanaiInstrInfo10	getMemOperandWithOffset	Lanai	CPU	LLVM	18,567	105	1	[]
[ "<s>", "void", "MipsInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "Targ...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "Mips", "Mips", "0", "Mips::CPURegsRegisterClass", "Mips::LW_P8", "Mips::LW", "Mips::CPU64RegsRegisterClass", "Mips::LD_P8", "Mips::LD", "Mips::FGR32RegisterClass", "Mips::LWC1_P8", "Mips::LWC1", "Mips::AFGR64RegisterClass", "Mips::LDC1", "Mips::FGR64RegisterClass", "Mips::LDC164_P8", ...	MipsInstrInfo41	loadRegFromStackSlot	Mips	CPU	LLVM	18,568	210	1	[]
[ "<s>", "outliner", "::", "OutlinedFunction", "X86InstrInfo", "::", "getOutliningCandidateInfo", "(", "std", "::", "vector", "<", "outliner", "::", "Candidate", ">", "&", "RepeatedSequenceLocs", ")", "const", "{", "unsigned", "SequenceSize", "=", "std", "::", "accu...	[ "Returns", "a", "outliner", ":", ":OutlinedFunction", "struct", "containing", "target-specific", "information", "for", "a", "set", "of", "outlining", "candidates", "." ]	[ "X86", "X86", "0", "0", "0", "1", "0", "1", "0", "1", "1" ]	X86InstrInfo	getOutliningCandidateInfo	X86	CPU	LLVM	18,569	173	1	[]
[ "<s>", "TargetIRAnalysis", "XCoreTargetMachine", "::", "getTargetIRAnalysis", "(", ")", "{", "return", "TargetIRAnalysis", "(", "[", "this", "]", "(", "Function", "&", "F", ")", "{", "return", "TargetTransformInfo", "(", "XCoreTTIImpl", "(", "this", ",", "F", ...	[ "Get", "a", "TargetIRAnalysis", "appropriate", "for", "the", "target", "." ]	[ "XCore", "XCore", "XCore" ]	XCoreTargetMachine42	getTargetIRAnalysis	XCore	MPU	LLVM	18,570	34	1	[]
[ "<s>", "void", "warn_once_call_ms2sysv_xlogues", "(", "const", "char", "*", "feature", ")", "{", "static", "bool", "warned_once", "=", "false", ";", "if", "(", "!", "warned_once", ")", "{", "warning", "(", "0", ",", "\"%<-mcall-ms2sysv-xlogues%> is not compatible ...	[ "Emits", "a", "warning", "for", "unsupported", "msabi", "to", "sysv", "pro/epilogues", "." ]	[ "i386", "0", "\"%<-mcall-ms2sysv-xlogues%> is not compatible with %s\"" ]	i386	warn_once_call_ms2sysv_xlogues	i386	CPU	GCC	18,571	36	1	[]
[ "<s>", "static", "rtx", "mips_expand_builtin_movtf", "(", "enum", "mips_builtin_type", "type", ",", "enum", "insn_code", "icode", ",", "enum", "mips_fp_condition", "cond", ",", "rtx", "target", ",", "tree", "exp", ")", "{", "struct", "expand_operand", "ops", "["...	[ "Expand", "a", "__builtin_mips_movt_", "", "_ps", "(", ")", "or", "__builtin_mips_movf_", "", "_ps", "(", ")", "function", "(", "TYPE", "says", "which", ")", ".", "ARGLIST", "is", "the", "list", "of", "arguments", "to", "the", "function", ",", "ICODE", ...	[ "mips", "4", "2", "0", "2", "2", "1", "3", "1", "2", "2", "3", "3", "4" ]	mips	mips_expand_builtin_movtf	mips	CPU	GCC	18,572	152	1	[]
[ "<s>", "bool", "RISCVInstrInfo", "::", "isAsCheapAsAMove", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "const", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "break", ...	[ "Return", "true", "if", "the", "instruction", "is", "as", "cheap", "as", "a", "move", "instruction", "." ]	[ "RI5CY", "RISCV", "RISCV::FSGNJ_D", "RISCV::FSGNJ_S", "1", "2", "1", "2", "RISCV::ADDI", "RISCV::ORI", "RISCV::XORI", "1", "1", "RISCV::X0", "2", "2", "0" ]	RISCVInstrInfo	isAsCheapAsAMove	RI5CY	CPU	LLVM	18,573	165	1	[]
[ "<s>", "unsigned", "getNumRegisters", "(", "LLVMContext", "&", "Context", ",", "EVT", "VT", ",", "Optional", "<", "MVT", ">", "RegisterVT", ")", "const", "override", "{", "if", "(", "VT", "==", "MVT", "::", "i128", "&&", "RegisterVT", ".", "hasValue", "(...	[ "Return", "the", "number", "of", "registers", "that", "this", "ValueType", "will", "eventually", "require", "." ]	[ "SystemZ", "MVT::i128", "MVT::Untyped", "1" ]	SystemZISelLowering18	getNumRegisters	SystemZ	CPU	LLVM	18,574	57	1	[]
[ "<s>", "void", "emitInstruction", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "override", "{", "if", "(", "IsThumb", ")", "EmitThumbMappingSymbol", "(", ")", ";", "else", "EmitARMMappingSymbol", "(", ")", ";", "MCEL...	[ "Targets", "should", "implement", "this", "to", "emit", "instructions", "." ]	[ "ARM", "ARM" ]	ARMELFStreamer22	emitInstruction	ARM	CPU	LLVM	18,575	38	1	[]
[ "<s>", "bool", "WebAssemblyCallIndirectFixup", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"******** Fixing up CALL_INDIRECTs ********\\n\"", "<<", "MF", ".", "getName", "(", ")", "<<", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "WebAssembly", "WebAssembly", "\"******** Fixing up CALL_INDIRECTs ********\\n\"", "WebAssembly", "WebAssembly", "\"Found call_indirect: \"", "8", "0", "0", "1", "1", "\" After transform: \"", "\"\\nDone fixing up CALL_INDIRECTs\\n\\n\"" ]	WebAssemblyCallIndirectFixup16	runOnMachineFunction	WebAssembly	Virtual ISA	LLVM	18,576	288	1	[]
[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "STI", "=", "&", "static_cast", "<", "const", "M68kSubtarget", "&", ">", "(", "MF", ".", "getSubtarget", "(", ")", ")", ";", "TII", "=", "STI", "->", "getInst...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "M68k", "M68k", "M68k", "0", "0", "0", "M68k::MOVM32jm", "1", "0", "0", "M68k::MOVM32pm", "2", "1", "0", "M68k::MOVM32mj", "0", "1", "0", "M68k::MOVM32mp", "0", "2", "1" ]	M68kCollapseMOVEMPass	runOnMachineFunction	M68k	MPU	LLVM	18,577	445	1	[]
[ "<s>", "SDValue", "WebAssemblyTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "const...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "WebAssembly", "WebAssembly", "ISD::InputArg", "\"WebAssembly doesn't support non-C calling conventions\"", "WebAssembly", "WebAssembly::ARGUMENTS", "ISD::InputArg", "\"WebAssembly hasn't implemented inalloca arguments\"", "\"WebAssembly hasn't implemented nest arguments\"", "\"WebAssembly hasn't ...	WebAssemblyISelLowering (2)1	LowerFormalArguments	WebAssembly	Virtual ISA	LLVM	18,578	450	1	[]
[ "<s>", "bool", "ProtectReturnSupportPass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Func", ")", "{", "if", "(", "!", "Func", ".", "protectReturnPtr", "(", ")", ")", "return", "false", ";", "bool", "modified", "=", "false", ";", "if", "(", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "X86", "\"main\"", "X86", "X86", "X86::RBX", "X86::EBX", "X86::PUSH64r", "X86::PUSH32r", "16" ]	X86ProtectReturnSupport	runOnMachineFunction	X86	CPU	LLVM	18,579	335	1	[]
[ "<s>", "void", "ARMBaseRegisterInfo", "::", "resolveFrameIndex", "(", "MachineInstr", "&", "MI", ",", "Register", "BaseReg", ",", "int64_t", "Offset", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "Machi...	[ "Resolve", "a", "frame", "index", "operand", "of", "an", "instruction", "to", "reference", "the", "indicated", "base", "register", "plus", "offset", "instead", "." ]	[ "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "0", "\"This resolveFrameIndex does not support Thumb1!\"", "\"Instr doesn't have FrameIndex operand!\"", "ARM", "\"Unable to resolve frame index!\"" ]	ARMBaseRegisterInfo	resolveFrameIndex	ARM	CPU	LLVM	18,580	201	1	[]
[ "<s>", "bool", "SystemZInstrInfo", "::", "isPredicable", "(", "MachineInstr", "*", "MI", ")", "const", "{", "unsigned", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "STI", ".", "hasLoadStoreOnCond", "(", ")", "&&", "getConditionalMove", ...	[ "Return", "true", "if", "the", "specified", "instruction", "can", "be", "predicated", "." ]	[ "SystemZ", "SystemZ" ]	SystemZInstrInfo	isPredicable	SystemZ	CPU	LLVM	18,581	40	1	[]
[ "<s>", "void", "ix86_bd_do_dispatch", "(", "rtx_insn", "*", "insn", ",", "int", "mode", ")", "{", "if", "(", "mode", "==", "DISPATCH_INIT", ")", "init_dispatch_sched", "(", ")", ";", "else", "if", "(", "mode", "==", "ADD_TO_DISPATCH_WINDOW", ")", "add_to_dis...	[ "This", "routine", "is", "the", "driver", "of", "the", "dispatch", "scheduler", "." ]	[ "i386" ]	x86-tune-sched-bd	ix86_bd_do_dispatch	i386	CPU	GCC	18,582	34	1	[]
[ "<s>", "static", "void", "dump_minipool", "(", "rtx", "scan", ")", "{", "Mnode", "", "mp", ";", "Mnode", "", "nmp", ";", "int", "align64", "=", "0", ";", "if", "(", "ARM_DOUBLEWORD_ALIGN", ")", "for", "(", "mp", "=", "minipool_vector_head", ";", "mp"...	[ "Output", "the", "literal", "table" ]	[ "arm", "0", "0", "8", "1", "\";; Emitting minipool after insn %u; address %ld; align %d (bytes)\\n\"", "8", "4", "0", "\";; Offset %u, min %ld, max %ld \"", "1", "2", "4", "8" ]	arm3	dump_minipool	arm	CPU	GCC	18,583	334	1	[]
[ "<s>", "void", "X86TargetLowering", "::", "insertSSPDeclarations", "(", "Module", "&", "M", ")", "const", "{", "if", "(", "Subtarget", ".", "getTargetTriple", "(", ")", ".", "isWindowsMSVCEnvironment", "(", ")", "\|\|", "Subtarget", ".", "getTargetTriple", "(", ...	[ "Inserts", "necessary", "declarations", "for", "SSP", "(", "stack", "protection", ")", "purpose", "." ]	[ "X86", "X86", "\"__security_cookie\"", "\"__security_check_cookie\"", "X86", "1" ]	X86ISelLowering (2)8	insertSSPDeclarations	X86	CPU	LLVM	18,584	137	1	[]
[ "<s>", "XCoreTargetMachine", "::", "XCoreTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeMo...	[ "Create", "an", "ILP32", "architecture", "model", "." ]	[ "XCore", "XCore", "XCore", "\"e-p:32:32:32-a0:0:32-f32:32:32-f64:32:32-i1:8:32-i8:8:32-\"", "\"i16:16:32-i32:32:32-i64:32:32-n32\"" ]	XCoreTargetMachine33	XCoreTargetMachine	XCore	MPU	LLVM	18,585	95	1	[]
[ "<s>", "static", "void", "arm_init_acle_builtins", "(", "void", ")", "{", "unsigned", "int", "i", ",", "fcode", "=", "ARM_BUILTIN_ACLE_PATTERN_START", ";", "tree", "sat_check_fpr", "=", "build_function_type_list", "(", "void_type_node", ",", "intSI_type_node", ",", ...	[ "Set", "up", "ACLE", "builtins", ",", "even", "builtins", "for", "instructions", "that", "are", "not", "in", "the", "current", "target", "ISA", "to", "allow", "the", "user", "to", "compile", "particular", "modules", "with", "different", "target", "specific", ...	[ "arm", "\"__builtin_sat_imm_check\"", "0", "\"__builtin_arm\"" ]	arm-builtins	arm_init_acle_builtins	arm	CPU	GCC	18,586	92	1	[]
[ "<s>", "virtual", "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "{", "return", "&", "DL", ";", "}", "</s>" ]	[ "Return", "the", "DataLayout", "associated", "with", "the", "module", "this", "SCEV", "instance", "is", "operating", "on", "." ]	[ "Sparc" ]	SparcTargetMachine17	getDataLayout	Sparc	CPU	LLVM	18,587	14	1	[]
[ "<s>", "Value", "*", "Simplifier", "::", "simplify", "(", "Context", "&", "C", ")", "{", "WorkListType", "Q", ";", "Q", ".", "push_back", "(", "C", ".", "Root", ")", ";", "unsigned", "Count", "=", "0", ";", "const", "unsigned", "Limit", "=", "Simplif...	[ "Go", "through", "all", "the", "nodes", "in", "the", "graph", "and", "collapse", "any", "two", "nodes", "'", "a", "'", "and", "'", "b", "'", "if", "all", "of", "the", "following", "are", "true", ":" ]	[ "Hexagon", "0" ]	HexagonLoopIdiomRecognition3	simplify	Hexagon	DSP	LLVM	18,588	197	1	[]
[ "<s>", "static", "void", "arm_emit_ldrd_pop", "(", "unsigned", "long", "saved_regs_mask", ")", "{", "int", "j", "=", "0", ";", "int", "offset", "=", "0", ";", "rtx", "par", "=", "NULL_RTX", ";", "rtx", "dwarf", "=", "NULL_RTX", ";", "rtx", "tmp", ",", ...	[ "LDRD", "in", "ARM", "mode", "needs", "consecutive", "registers", "as", "operands", ".", "This", "function", "emits", "LDRD", "whenever", "possible", ",", "otherwise", "it", "emits", "single-word", "loads", ".", "It", "uses", "offset", "addressing", "and", "th...	[ "arm", "0", "0", "1", "0", "1", "2", "0", "1", "1", "1", "0", "1", "1", "8", "2", "0", "1", "4", "1", "0", "0", "1", "2", "0", "0", "1", "0", "1" ]	arm4	arm_emit_ldrd_pop	arm	CPU	GCC	18,589	492	1	[]
[ "<s>", "void", "MetadataStreamer", "::", "verify", "(", "StringRef", "YamlString", ")", "const", "{", "errs", "(", ")", "<<", "\"AMDGPU Code Object Metadata Parser Test: \"", ";", "CodeObject", "::", "Metadata", "FromYamlString", ";", "if", "(", "Metadata", "::", ...	[ "Check", "if", "this", "register", "bank", "is", "valid", "." ]	[ "AMDGPU", "\"AMDGPU Code Object Metadata Parser Test: \"", "\"FAIL\\n\"", "\"FAIL\\n\"", "\"PASS\"", "\"FAIL\"", "\"Original input: \"", "\"Produced output: \"" ]	AMDGPUCodeObjectMetadataStreamer	verify	AMDGPU	GPU	LLVM	18,590	109	1	[]
[ "<s>", "void", "setReg", "(", "unsigned", "Reg", ")", "{", "assert", "(", "isRegBase", "(", ")", "&&", "\"Invalid base register access!\"", ")", ";", "assert", "(", "Base", ".", "Reg", "==", "0", "&&", "\"Overwriting non-zero register\"", ")", ";", "Base", "...	[ "Assigns", "the", "associated", "register", "for", "this", "edge", "." ]	[ "WebAssembly", "\"Invalid base register access!\"", "0", "\"Overwriting non-zero register\"" ]	WebAssemblyFastISel11	setReg	WebAssembly	Virtual ISA	LLVM	18,591	34	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "AssumptionCacheTracker", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "DominatorTreeWrapperPass", ">", "(", ")", ";", "AU...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "TPC" ]	MemoryToReg	getAnalysisUsage	TPC	Virtual ISA	LLVM	18,592	35	1	[]
[ "<s>", "static", "void", "s390_indirect_branch_settings", "(", "tree", "fndecl", ")", "{", "tree", "attr", ";", "if", "(", "!", "fndecl", ")", "return", ";", "cfun", "->", "machine", "->", "indirect_branch_jump", "=", "s390_indirect_branch_jump", ";", "cfun", ...	[ "Memorize", "the", "setting", "for", "-mindirect-branch", "", "and", "-mfunction-return", "", "from", "either", "the", "cmdline", "or", "the", "function", "attributes", "in", "cfun-", ">", "machine", "." ]	[ "s390", "\"indirect_branch\"", "\"indirect_branch_jump\"", "\"indirect_branch_call\"", "\"function_return\"", "\"function_return_reg\"", "\"function_return_mem\"" ]	s390	s390_indirect_branch_settings	s390	MPU	GCC	18,593	247	1	[]
[ "<s>", "MachineInstrBuilder", "SIInstrInfo", "::", "getAddNoCarry", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "Register", "DestReg", ",", "RegScavenger", "&", "RS", ")", "cons...	[ "Return", "a", "partially", "built", "integer", "add", "instruction", "without", "carry", "." ]	[ "AMDGPU", "SI", "AMDGPU::V_ADD_U32_e32", "0", "AMDGPU::V_ADD_I32_e64" ]	SIInstrInfo134	getAddNoCarry	AMDGPU	GPU	LLVM	18,594	122	1	[]
[ "<s>", "SDNode", "", "SparcDAGToDAGISel", "::", "Select", "(", "SDNode", "", "N", ")", "{", "SDLoc", "dl", "(", "N", ")", ";", "if", "(", "N", "->", "isMachineOpcode", "(", ")", ")", "{", "N", "->", "setNodeId", "(", "-", "1", ")", ";", "return...	[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]	[ "Sparc", "Sparc", "1", "SPISD::GLOBAL_BASE_REG", "ISD::SDIV", "ISD::UDIV", "0", "MVT::i64", "0", "1", "ISD::SDIV", "SP::SRAri", "MVT::i32", "31", "MVT::i32", "0", "SP::G0", "MVT::i32", "SP::WRASRrr", "MVT::i32", "SP::G0", "MVT::i32", "0", "SP::Y", "1", "ISD::SDIV", ...	SparcISelDAGToDAG28	Select	Sparc	CPU	LLVM	18,595	406	1	[]
[ "<s>", "bool", "PPCAsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "StringRef", "IDVal", "=", "DirectiveID", ".", "getIdentifier", "(", ")", ";", "if", "(", "!", "isDarwin", "(", ")", ")", "{", "if", "(", "IDVal", "==", "\"....	[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]	[ "PowerPC", "PPC", "\".word\"", "2", "\".llong\"", "8", "\".tc\"", "PPC", "8", "4", "\".machine\"", "\".machine\"" ]	PPCAsmParser (2)	ParseDirective	PowerPC	CPU	LLVM	18,596	126	1	[]
[ "<s>", "rtx", "rs6000_libcall_value", "(", "machine_mode", "mode", ")", "{", "unsigned", "int", "regno", ";", "if", "(", "TARGET_32BIT", "&&", "TARGET_POWERPC64", "&&", "mode", "==", "DImode", ")", "return", "rs6000_parallel_return", "(", "mode", ",", "2", ","...	[ "Define", "how", "to", "find", "the", "value", "returned", "by", "a", "library", "function", "assuming", "the", "value", "has", "mode", "MODE", "." ]	[ "powerpcspe", "2", "1", "1" ]	powerpcspe	rs6000_libcall_value	powerpcspe	CPU	GCC	18,597	172	1	[]
[ "<s>", "int", "PIC16RegisterInfo", "::", "getDwarfRegNum", "(", "unsigned", "RegNum", ",", "bool", "isEH", ")", "const", "{", "llvm_unreachable", "(", "\"Not keeping track of debug information yet!!\"", ")", ";", "return", "-", "1", ";", "}", "</s>" ]	[ "Map", "a", "target", "register", "to", "an", "equivalent", "dwarf", "register", "number", "." ]	[ "PIC16", "PIC16", "\"Not keeping track of debug information yet!!\"", "1" ]	PIC16RegisterInfo	getDwarfRegNum	PIC16	MPU	LLVM	18,598	23	1	[]
[ "<s>", "bool", "X86PassConfig", "::", "addPreEmitPass", "(", ")", "{", "bool", "ShouldPrint", "=", "false", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "getX86Subtarget", "(", ")", ".", "hasSSE2", "(", ")", ")", "{", ...	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "X86", "X86", "X86", "X86::VR128RegClass", "X86", "X86" ]	X86TargetMachine43	addPreEmitPass	X86	CPU	LLVM	18,599	80	1	[]

[ "<s>", "static", "rtx", "tilepro_function_arg", "(", "cumulative_args_t", "cum_v", ",", "const", "function_arg_info", "&", "arg", ")", "{", "CUMULATIVE_ARGS", "cum", "=", "*", "get_cumulative_args", "(", "cum_v", ")", ";", "int", "byte_size", "=", "arg", ".", ...

[ "Implement", "TARGET_FUNCTION_ARG", "." ]

[ "tilepro", "1", "1" ]

tilepro

tilepro_function_arg

tilepro

VLIW

GCC

18,500

100

1

[]

[ "<s>", "unsigned", "X86TargetLowering", "::", "ComputeNumSignBitsForTargetNode", "(", "SDValue", "Op", ",", "const", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", ")", "const", "{", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "X86ISD", "::", "...

[ "Determine", "the", "number", "of", "bits", "in", "the", "operation", "that", "are", "sign", "bits", "." ]

[ "X86", "X86", "X86ISD::SETCC_CARRY", "X86ISD::VSEXT", "0", "0", "1", "1" ]

X86ISelLowering115

ComputeNumSignBitsForTargetNode

X86

CPU

LLVM

18,501

114

1

[]

[ "<s>", "Register", "ARMTargetLowering", "::", "getExceptionSelectorRegister", "(", "const", "Constant", "*", "PersonalityFn", ")", "const", "{", "return", "Subtarget", "->", "useSjLjEH", "(", ")", "?", "Register", "(", ")", ":", "ARM", "::", "R1", ";", "}", ...

[ "If", "a", "physical", "register", ",", "this", "returns", "the", "register", "that", "receives", "the", "exception", "typeid", "on", "entry", "to", "a", "landing", "pad", "." ]

[ "ARM", "ARM", "ARM::R1" ]

ARMISelLowering (2)5

getExceptionSelectorRegister

ARM

CPU

LLVM

18,502

28

1

[]

[ "<s>", "unsigned", "SHUXIRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "SHUXI", "::", "SP", ";", "}", "</s>" ]

[ "Debug", "information", "queries", "." ]

[ "SHUXI", "SHUXI", "SHUXI::SP" ]

SHUXIRegisterInfo

getFrameRegister

SHUXI

CPU

LLVM

18,503

18

1

[]

[ "<s>", "static", "machine_mode", "ix86_mpx_bound_mode", "(", ")", "{", "if", "(", "!", "TARGET_MPX", ")", "{", "if", "(", "flag_check_pointer_bounds", ")", "warning", "(", "0", ",", "\"Pointer Checker requires MPX support on this target.\"", "\" Use -mmpx options to enabl...

[ "Return", "mode", "to", "be", "used", "for", "bounds", "or", "VOIDmode", "if", "bounds", "are", "not", "supported", "." ]

[ "i386", "0", "\"Pointer Checker requires MPX support on this target.\"", "\" Use -mmpx options to enable MPX.\"" ]

i3867

ix86_mpx_bound_mode

i386

CPU

GCC

18,504

32

1

[]

[ "<s>", "bool", "SparcInstrInfo", "::", "reverseBranchCondition", "(", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ")", "const", "{", "assert", "(", "Cond", ".", "size", "(", ")", "==", "1", ")", ";", "SPCC", "::", "CondCodes", "CC", "=", ...

[ "Reverses", "the", "branch", "condition", "of", "the", "specified", "condition", "list", ",", "returning", "false", "on", "success", "and", "true", "if", "it", "can", "not", "be", "reversed", "." ]

[ "Sparc", "Sparc", "1", "SPCC::CondCodes", "SPCC::CondCodes", "0", "0" ]

SparcInstrInfo1

reverseBranchCondition

Sparc

CPU

LLVM

18,505

64

1

[]

[ "<s>", "static", "void", "xtensa_conditional_register_usage", "(", "void", ")", "{", "unsigned", "i", ",", "c_mask", ";", "c_mask", "=", "TARGET_WINDOWED_ABI", "?", "(", "1", "<<", "1", ")", ":", "(", "1", "<<", "2", ")", ";", "for", "(", "i", "=", "...

[ "Update", "register", "usage", "after", "having", "seen", "the", "compiler", "flags", "." ]

[ "xtensa", "1", "1", "1", "2", "0", "1", "0" ]

xtensa1

xtensa_conditional_register_usage

xtensa

MPU

GCC

18,506

94

1

[]

[ "<s>", "bool", "ARMSubtarget", "::", "enablePostRAScheduler", "(", ")", "const", "{", "return", "(", "!", "isThumb", "(", ")", "||", "hasThumb2", "(", ")", ")", ";", "}", "</s>" ]

[ "True", "if", "the", "subtarget", "should", "run", "a", "scheduler", "after", "register", "allocation", "." ]

[ "ARM", "ARM" ]

ARMSubtarget60

enablePostRAScheduler

ARM

CPU

LLVM

18,507

21

1

[]

[ "<s>", "void", "AArch64AsmBackend", "::", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", ...

[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]

[ "AArch64", "AArch64", "\"Invalid fixup offset!\"", "0", "0", "8", "0xff", "\"Invalid fixup size!\"", "\"Invalid fixup size!\"", "0", "1", "8", "0xff" ]

AArch64AsmBackend12

applyFixup

AArch64

CPU

LLVM

18,508

255

1

[]

[ "<s>", "bool", "SystemZPassConfig", "::", "addPreSched2", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "getSystemZTargetMachine", "(", ")", ".", "getSubtargetImpl", "(", ")", "->", "hasLoadStoreOnCond", "(", ")", ...

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "prolog-epilog", "insertion", "and", "before", "the", "second", "instruction", "scheduling", "pass", "." ]

[ "SystemZ", "SystemZ", "SystemZ" ]

SystemZTargetMachine

addPreSched2

SystemZ

CPU

LLVM

18,509

39

1

[]

[ "<s>", "void", "s390_expand_atomic", "(", "machine_mode", "mode", ",", "enum", "rtx_code", "code", ",", "rtx", "target", ",", "rtx", "mem", ",", "rtx", "val", ",", "bool", "after", ")", "{", "struct", "alignment_context", "ac", ";", "rtx", "cmp", ";", "r...

[ "Expand", "an", "atomic", "operation", "CODE", "of", "mode", "MODE", ".", "MEM", "is", "the", "memory", "location", "and", "VAL", "the", "value", "to", "play", "with", ".", "If", "AFTER", "is", "true", "then", "store", "the", "the", "value", "MEM", "ho...

[ "s390", "1", "1", "1", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1" ]

s3901

s390_expand_atomic

s390

MPU

GCC

18,510

461

1

[]

[ "<s>", "void", "AMDGPUAsmPrinter", "::", "emitBasicBlockStart", "(", "const", "MachineBasicBlock", "&", "MBB", ")", "{", "if", "(", "DumpCodeInstEmitter", "&&", "!", "isBlockOnlyReachableByFallthrough", "(", "&", "MBB", ")", ")", "{", "DisasmLines", ".", "push_bac...

[ "Targets", "can", "override", "this", "to", "emit", "stuff", "at", "the", "start", "of", "a", "basic", "block", "." ]

[ "AMDGPU", "AMDGPU", "\"BB\"", "\"_\"", "\":\"", "\"\"" ]

AMDGPUAsmPrinter

emitBasicBlockStart

AMDGPU

GPU

LLVM

18,511

94

1

[]

[ "<s>", "void", "M68kInstrInfo", "::", "AddZExt", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "DebugLoc", "DL", ",", "unsigned", "Reg", ",", "MVT", "From", ",", "MVT", "To", ")", "const", "{", "unsigned", "Mas...

[ "Add", "appropriate", "ZExt", "nodes", "." ]

[ "M68k", "M68k", "MVT::i8", "0xFF", "0xFFFF", "MVT::i16", "M68k::AND16di", "M68k::AND32di" ]

M68kInstrInfo (2)

AddZExt

M68k

MPU

LLVM

18,512

98

1

[]

[ "<s>", "static", "bool", "v2df_reduction_p", "(", "rtx", "op", ")", "{", "if", "(", "GET_MODE", "(", "op", ")", "!=", "V2DFmode", ")", "return", "false", ";", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "op", ")", ";", "if", "(", "code", "!=", ...

[ "Return", "TRUE", "iff", "OP", "matches", "a", "V2DF", "reduction", "pattern", ".", "See", "the", "definition", "of", "vsx_reduc_", "<", "VEC_reduc_name", ">", "_v2df", "in", "vsx.md", "." ]

[ "powerpcspe", "0", "0", "1", "0", "0", "1", "1", "0", "0", "0", "0" ]

powerpcspe

v2df_reduction_p

powerpcspe

CPU

GCC

18,513

224

1

[]

[ "<s>", "ScheduleDAGInstrs", "*", "createMachineScheduler", "(", "MachineSchedContext", "*", "C", ")", "const", "override", "{", "ScheduleDAGMILive", "*", "DAG", "=", "createGenericSchedLive", "(", "C", ")", ";", "DAG", "->", "addMutation", "(", "createMacroFusionDAG...

[ "Create", "an", "instance", "of", "ScheduleDAGInstrs", "to", "be", "run", "within", "the", "standard", "MachineScheduler", "pass", "for", "this", "function", "and", "target", "at", "the", "current", "optimization", "level", "." ]

[ "X86" ]

X86TargetMachine45

createMachineScheduler

X86

CPU

LLVM

18,514

36

1

[]

[ "<s>", "void", "PPCVSXSwapRemoval", "::", "initialize", "(", "MachineFunction", "&", "MFParm", ")", "{", "MF", "=", "&", "MFParm", ";", "MRI", "=", "&", "MF", "->", "getRegInfo", "(", ")", ";", "TII", "=", "MF", "->", "getSubtarget", "<", "PPCSubtarget",...

[ "Initialize", "the", "strategy", "after", "building", "the", "DAG", "for", "a", "new", "region", "." ]

[ "PowerPC", "PPC", "PPC", "256" ]

PPCVSXSwapRemoval

initialize

PowerPC

CPU

LLVM

18,515

68

1

[]

[ "<s>", "static", "void", "mips_emit_binary", "(", "enum", "rtx_code", "code", ",", "rtx", "target", ",", "rtx", "op0", ",", "rtx", "op1", ")", "{", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "target", ",", "gen_rtx_fmt_ee", "(", "code", ",", ...

[ "Emit", "an", "instruction", "of", "the", "form", "(", "set", "TARGET", "(", "CODE", "OP0", "OP1", ")", ")", "." ]

[ "mips" ]

mips3

mips_emit_binary

mips

CPU

GCC

18,516

43

1

[]

[ "<s>", "tree", "find_instance", "(", "bool", "*", "unsupported_builtin", ",", "ovlddata", "*", "*", "instance", ",", "rs6000_gen_builtins", "instance_code", ",", "rs6000_gen_builtins", "fcode", ",", "tree", "*", "types", ",", "tree", "*", "args", ")", "{", "wh...

[ "Look", "for", "a", "matching", "instance", "in", "a", "chain", "of", "instances", ".", "INSTANCE", "points", "to", "the", "chain", "of", "instances", ";", "INSTANCE_CODE", "is", "the", "code", "identifying", "the", "specific", "built-in", "being", "searched",...

[ "rs6000", "0", "1", "2" ]

rs6000-c

find_instance

rs6000

CPU

GCC

18,517

196

1

[]

[ "<s>", "void", "SparcELFTargetObjectFile", "::", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "TargetLoweringObjectFileELF", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";", "}", "</s>" ]

[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]

[ "Sparc", "Sparc" ]

SparcTargetObjectFile12

Initialize

Sparc

CPU

LLVM

18,518

25

1

[]

[ "<s>", "bool", "ARMTargetLowering", "::", "lowerInterleavedStore", "(", "StoreInst", "*", "SI", ",", "ShuffleVectorInst", "*", "SVI", ",", "unsigned", "Factor", ")", "const", "{", "assert", "(", "Factor", ">=", "2", "&&", "Factor", "<=", "getMaxSupportedInterlea...

[ "Lower", "interleaved", "store", "(", "s", ")", "into", "target", "specific", "instructions/intrinsics", "." ]

[ "ARM", "ARM", "2", "\"Invalid interleave factor\"", "0", "\"Invalid interleaved store\"", "64", "64", "128", "0", "1", "Intrinsic::ID", "3", "Intrinsic::arm_neon_vst2", "Intrinsic::arm_neon_vst3", "Intrinsic::arm_neon_vst4", "6", "Intrinsic::getDeclaration", "2", "0" ]

ARMISelLowering

lowerInterleavedStore

ARM

CPU

LLVM

18,519

427

1

[]

[ "<s>", "bool", "LanaiInstrInfo", "::", "areMemAccessesTriviallyDisjoint", "(", "const", "MachineInstr", "&", "MIa", ",", "const", "MachineInstr", "&", "MIb", ")", "const", "{", "assert", "(", "MIa", ".", "mayLoadOrStore", "(", ")", "&&", "\"MIa must be a load or s...

[ "Sometimes", ",", "it", "is", "possible", "for", "the", "target", "to", "tell", ",", "even", "without", "aliasing", "information", ",", "that", "two", "MIs", "access", "different", "memory", "addresses", "." ]

[ "Lanai", "Lanai", "\"MIa must be a load or store.\"", "\"MIb must be a load or store.\"", "0", "0", "0", "0" ]

LanaiInstrInfo1

areMemAccessesTriviallyDisjoint

Lanai

CPU

LLVM

18,520

203

1

[]

[ "<s>", "static", "rtx_insn", "*", "find_prev_insn_start", "(", "rtx_insn", "*", "insn", ")", "{", "insn", "=", "PREV_INSN", "(", "insn", ")", ";", "gcc_assert", "(", "GET_MODE", "(", "insn", ")", "!=", "SImode", ")", ";", "if", "(", "GET_MODE", "(", "i...

[ "This", "function", "acts", "like", "PREV_INSN", ",", "but", "is", "aware", "of", "three-insn", "bundles", "and", "skips", "all", "subsequent", "parallel", "instructions", "if", "INSN", "is", "the", "start", "of", "such", "a", "group", "." ]

[ "bfin" ]

bfin

find_prev_insn_start

bfin

DSP

GCC

18,521

61

1

[]

[ "<s>", "static", "void", "m32c_print_operand_address", "(", "FILE", "*", "stream", ",", "rtx", "address", ")", "{", "if", "(", "GET_CODE", "(", "address", ")", "==", "MEM", ")", "address", "=", "XEXP", "(", "address", ",", "0", ")", ";", "else", "gcc_a...

[ "Implements", "PRINT_OPERAND_ADDRESS", ".", "Nothing", "unusual", "here", "." ]

[ "m32c", "0", "0" ]

m32c3

m32c_print_operand_address

m32c

MPU

GCC

18,522

51

1

[]

[ "<s>", "static", "void", "core2i7_first_cycle_multipass_backtrack", "(", "const", "void", "*", "_data", ",", "signed", "char", "*", "ready_try", ",", "int", "n_ready", "ATTRIBUTE_UNUSED", ")", "{", "const_ix86_first_cycle_multipass_data_t", "data", "=", "(", "const_ix...

[ "Revert", "the", "effect", "on", "ready_try", "." ]

[ "i386", "0", "0", "0" ]

i3864

core2i7_first_cycle_multipass_backtrack

i386

CPU

GCC

18,523

70

1

[]

[ "<s>", "SDValue", "HexagonTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "unsigned", "Opc", "=", "Op", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opc", ")", "{", "default", ":", "O...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "Hexagon", "Hexagon", "HexagonISD::OP_BEGIN", "HexagonISD::OP_END", "\"Check for a non-legal type in this operation\\n\"", "\"Should not custom lower this!\"", "ISD::CONCAT_VECTORS", "ISD::INSERT_SUBVECTOR", "ISD::INSERT_VECTOR_ELT", "ISD::EXTRACT_SUBVECTOR", "ISD::EXTRACT_VECTOR_ELT", "ISD::B...

HexagonISelLowering22

LowerOperation

Hexagon

DSP

LLVM

18,524

430

1

[]

[ "<s>", "bool", "LC3TargetLowering", "::", "CanLowerReturn", "(", "CallingConv", "::", "ID", "CallConv", ",", "MachineFunction", "&", "MF", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "LLVMCont...

[ "This", "hook", "should", "be", "implemented", "to", "check", "whether", "the", "return", "values", "described", "by", "the", "Outs", "array", "can", "fit", "into", "the", "return", "registers", "." ]

[ "LC3", "LC3", "ISD::OutputArg", "16", "LC3", "0" ]

LC3ISelLowering

CanLowerReturn

LC3

CPU

LLVM

18,525

93

1

[]

[ "<s>", "void", "ThumbRegisterInfo", "::", "emitLoadConstPool", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "const", "DebugLoc", "&", "dl", ",", "unsigned", "DestReg", ",", "unsigned", "SubIdx", ",", "int", ...

[ "emitLoadConstPool", "-", "Emits", "a", "load", "from", "constpool", "to", "materialize", "the", "specified", "immediate", "." ]

[ "ARM", "ARMCC::CondCodes", "ARM", "ARM", "ARM", "\"Thumb1 does not have ldr to high register\"" ]

ThumbRegisterInfo3

emitLoadConstPool

ARM

CPU

LLVM

18,526

141

1

[]

[ "<s>", "uint64_t", "SIMCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "...

[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]

[ "AMDGPU", "SI", "4", "0", "AMDGPU::isSISrcOperand", "0U", "255", "4", "\"Encoding of this operand type is not supported yet.\"", "0" ]

SIMCCodeEmitter2

getMachineOpValue

AMDGPU

GPU

LLVM

18,527

277

1

[]

[ "<s>", "const", "NVPTXFloatMCExpr", "*", "NVPTXFloatMCExpr", "::", "Create", "(", "VariantKind", "Kind", ",", "APFloat", "Flt", ",", "MCContext", "&", "Ctx", ")", "{", "return", "new", "(", "Ctx", ")", "NVPTXFloatMCExpr", "(", "Kind", ",", "Flt", ")", ";",...

[ "Construct", "a", "unary", "instruction", ",", "given", "the", "opcode", "and", "an", "operand", "." ]

[ "NVPTX", "NVPTX", "NVPTX", "NVPTX" ]

NVPTXMCExpr

Create

NVPTX

GPU

LLVM

18,528

31

1

[]

[ "<s>", "bool", "ARMTargetLowering", "::", "isLegalAddImmediate", "(", "int64_t", "Imm", ")", "const", "{", "int64_t", "AbsImm", "=", "llvm", "::", "abs64", "(", "Imm", ")", ";", "if", "(", "!", "Subtarget", "->", "isThumb", "(", ")", ")", "return", "ARM_...

[ "Return", "true", "if", "the", "specified", "immediate", "is", "legal", "add", "immediate", ",", "that", "is", "the", "target", "has", "add", "instructions", "which", "can", "add", "a", "register", "and", "the", "immediate", "without", "having", "to", "mater...

[ "ARM", "ARM", "ARM_AM::getSOImmVal", "1", "ARM_AM::getT2SOImmVal", "1", "0", "255" ]

ARMISelLowering (2)

isLegalAddImmediate

ARM

CPU

LLVM

18,529

69

1

[]

[ "<s>", "static", "int", "ix86_nsaved_sseregs", "(", "void", ")", "{", "int", "nregs", "=", "0", ";", "int", "regno", ";", "if", "(", "!", "TARGET_64BIT_MS_ABI", ")", "return", "0", ";", "for", "(", "regno", "=", "0", ";", "regno", "<", "FIRST_PSEUDO_RE...

[ "Return", "number", "of", "saved", "SSE", "registrers", "." ]

[ "i386", "0", "0", "0" ]

i386

ix86_nsaved_sseregs

i386

CPU

GCC

18,530

59

1

[]

[ "<s>", "virtual", "void", "EmitInstruction", "(", "const", "MCInst", "&", "Inst", ")", "{", "if", "(", "InstPrinter", ")", "InstPrinter", "->", "printInst", "(", "&", "Inst", ",", "OS", ",", "\"\"", ")", ";", "else", "Inst", ".", "print", "(", "OS", ...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "Cpu0", "\"\"" ]

Cpu0AsmStreamer

EmitInstruction

Cpu0

CPU

LLVM

18,531

42

1

[]

[ "<s>", "void", "sh_emit_compare_and_branch", "(", "rtx", "*", "operands", ",", "machine_mode", "mode", ")", "{", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "operands", "[", "0", "]", ")", ";", "enum", "rtx_code", "branch_code", ";", "rtx", "op0", "=...

[ "Called", "from", "the", "md", "file", ",", "set", "up", "the", "operands", "of", "a", "compare", "instruction", "." ]

[ "sh", "0", "1", "2", "3", "3" ]

sh4

sh_emit_compare_and_branch

sh

CPU

GCC

18,532

361

1

[]

[ "<s>", "bool", "ARCompactTargetMachine", "::", "addPreSched2", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{", "if", "(", "OptLevel", "!=", "CodeGenOpt", "::", "None", ")", "{", "PM", ".", "add", "(", "createIfConve...

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "prolog-epilog", "insertion", "and", "before", "the", "second", "instruction", "scheduling", "pass", "." ]

[ "ARCompact", "ARC" ]

ARCompactTargetMachine

addPreSched2

ARCompact

MPU

LLVM

18,533

38

1

[]

[ "<s>", "void", "SIFrameLowering", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "*", "RS", ")", "const", "{", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "GCNSubta...

[ "processFunctionBeforeFrameFinalized", "-", "This", "method", "is", "called", "immediately", "before", "the", "specified", "function", "'s", "frame", "layout", "(", "MF.getFrameInfo", "(", ")", ")", "is", "finalized", "." ]

[ "AMDGPU", "SI", "SI", "SI", "SI", "\"SGPR spill should have been removed in SILowerSGPRSpills\"", "\"RegScavenger required if spilling\"", "AMDGPU::SGPR_32RegClass", "0", "AMDGPU::SGPR_32RegClass", "AMDGPU::SGPR_32RegClass" ]

SIFrameLowering1

processFunctionBeforeFrameFinalized

AMDGPU

GPU

LLVM

18,534

178

1

[]

[ "<s>", "bool", "SystemZShortenInst", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "F", ")", "{", "const", "SystemZSubtarget", "&", "ST", "=", "F", ".", "getSubtarget", "<", "SystemZSubtarget", ">", "(", ")", ";", "TII", "=", "ST", ".", "getInst...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "SystemZ", "SystemZ", "SystemZ", "SystemZ" ]

SystemZShortenInst2

runOnMachineFunction

SystemZ

CPU

LLVM

18,535

71

1

[]

[ "<s>", "static", "HOST_WIDE_INT", "rs6000_starting_frame_offset", "(", "void", ")", "{", "if", "(", "FRAME_GROWS_DOWNWARD", ")", "return", "0", ";", "return", "RS6000_STARTING_FRAME_OFFSET", ";", "}", "</s>" ]

[ "Implement", "TARGET_STARTING_FRAME_OFFSET", "." ]

[ "rs6000", "0" ]

rs6000

rs6000_starting_frame_offset

rs6000

CPU

GCC

18,536

18

1

[]

[ "<s>", "MCDisassembler", "::", "DecodeStatus", "X86GenericDisassembler", "::", "getInstruction", "(", "MCInst", "&", "Instr", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "CStre...

[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]

[ "X86", "X86", "0", "0", "15", "\"Instruction exceeds 15-byte limit\"", "X86::IP_NO_PREFIX", "X86::IP_HAS_AD_SIZE", "X86::IP_HAS_OP_SIZE", "0xf2", "X86::IP_HAS_REPEAT_NE", "0xf3", "0x90", "X86::IP_HAS_REPEAT", "X86::IP_HAS_LOCK" ]

X86Disassembler (2)2

getInstruction

X86

CPU

LLVM

18,537

302

1

[]

[ "<s>", "void", "addPreSched2", "(", ")", "override", "{", "if", "(", "PatmosSinglePathInfo", "::", "isEnabled", "(", ")", ")", "{", "addPass", "(", "createPatmosSinglePathInfoPass", "(", "getPatmosTargetMachine", "(", ")", ")", ")", ";", "addPass", "(", "creat...

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "prolog-epilog", "insertion", "and", "before", "the", "second", "instruction", "scheduling", "pass", "." ]

[ "Patmos", "Patmos", "Patmos", "Patmos", "Patmos", "Patmos", "Patmos", "Patmos", "Patmos", "Patmos", "Patmos", "Patmos", "Patmos" ]

PatmosTargetMachine1

addPreSched2

Patmos

VLIW

LLVM

18,538

113

1

[]

[ "<s>", "int", "expand_block_clear", "(", "rtx", "operands", "[", "]", ")", "{", "rtx", "orig_dest", "=", "operands", "[", "0", "]", ";", "rtx", "bytes_rtx", "=", "operands", "[", "1", "]", ";", "rtx", "align_rtx", "=", "operands", "[", "3", "]", ";",...

[ "Expand", "a", "block", "clear", "operation", ",", "and", "return", "1", "if", "successful", ".", "Return", "0", "if", "we", "should", "let", "the", "compiler", "generate", "normal", "code", ".", "operands", "[", "0", "]", "is", "the", "destination", "op...

[ "powerpcspe", "0", "1", "3", "0", "0", "1", "128", "16", "64", "8", "64", "8", "4", "3", "0", "8", "0", "0", "0", "16", "128", "16", "8", "64", "8", "8", "64", "8", "0", "64", "0", "1", "1", "3", "0", "4", "32", "4", "2", "16", "2", ...

powerpcspe

expand_block_clear

powerpcspe

CPU

GCC

18,539

455

1

[]

[ "<s>", "static", "int", "mips_symbol_insns_1", "(", "enum", "mips_symbol_type", "type", ",", "machine_mode", "mode", ")", "{", "if", "(", "mips_use_pcrel_pool_p", "[", "(", "int", ")", "type", "]", ")", "{", "if", "(", "mode", "==", "MAX_MACHINE_MODE", ")", ...

[ "Like", "mips_symbol_insns", ",", "but", "treat", "extended", "MIPS16", "instructions", "as", "a", "single", "instruction", ".", "We", "rely", "on", "the", "fact", "that", ",", "in", "the", "worst", "case", ",", "all", "instructions", "involved", "in", "a", ...

[ "mips", "0", "6", "3", "2", "1", "4", "8", "1", "0", "0", "3", "1", "3", "2", "0" ]

mips

mips_symbol_insns_1

mips

CPU

GCC

18,540

176

1

[]

[ "<s>", "Align", "getStackAlignment", "(", ")", "const", "{", "return", "stackAlignment", ";", "}", "</s>" ]

[ "Returns", "the", "minimum", "alignment", "known", "to", "hold", "of", "the", "stack", "frame", "on", "entry", "to", "the", "function", "and", "which", "must", "be", "maintained", "by", "every", "function", "for", "this", "subtarget", "." ]

[ "Mips" ]

MipsSubtarget (2)3

getStackAlignment

Mips

CPU

LLVM

18,541

10

1

[]

[ "<s>", "void", "output_global_address", "(", "FILE", "*", "file", ",", "rtx", "x", ",", "int", "round_constant", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "HIGH", ")", "x", "=", "XEXP", "(", "x", ",", "0", ")", ";", "if", "(", "GET_CO...

[ "output", "a", "SYMBOL_REF", "or", "a", "CONST", "expression", "involving", "a", "SYMBOL_REF", "." ]

[ "pa", "0", "\"-$global$\"", "\"\"", "0", "0", "0", "0", "0", "0", "0", "0", "1", "0", "1", "0", "1", "0x1000", "0x1fff", "0", "0", "\"-\"", "\"+\"", "0", "0", "\"-\"", "\"-$global$\"", "\"%s%d\"" ]

pa3

output_global_address

pa

CPU

GCC

18,542

396

1

[]

[ "<s>", "static", "int", "mips_rewrite_small_data_1", "(", "rtx", "*", "loc", ",", "void", "*", "data", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "mips_rewrite_small_data_p", "(", "*", "loc", ")", ")", "*", "loc", "=", "gen_rtx_LO_SUM", "(", "Pmode", ",", "p...

[ "A", "for_each_rtx", "callback", ",", "used", "by", "mips_rewrite_small_data", "." ]

[ "mips", "1", "0" ]

mips3

mips_rewrite_small_data_1

mips

CPU

GCC

18,543

53

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"Lower AMX intrinsics\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "X86", "\"Lower AMX intrinsics\"" ]

X86LowerAMXIntrinsics

getPassName

X86

CPU

LLVM

18,544

11

1

[]

[ "<s>", "const", "char", "*", "rvexTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "case", "rvexISD", "::", "JmpLink", ":", "return", "\"rvexISD::JmpLink\"", ";", "case", "rvexISD", ":...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "rvex", "rvex", "rvexISD::JmpLink", "\"rvexISD::JmpLink\"", "rvexISD::Hi", "\"rvexISD::Hi\"", "rvexISD::Lo", "\"rvexISD::Lo\"", "rvexISD::GPRel", "\"rvexISD::GPRel\"", "rvexISD::Ret", "\"rvexISD::Ret\"", "rvexISD::DivRem", "\"rvexISD::DivRem\"", "rvexISD::DivRemU", "\"rvexISD::DivRemU\...

rvexISelLowering

getTargetNodeName

rvex

VLIW

LLVM

18,545

88

1

[]

[ "<s>", "bool", "MSP430InstrInfo", "::", "reverseBranchCondition", "(", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ")", "const", "{", "assert", "(", "Cond", ".", "size", "(", ")", "==", "1", "&&", "\"Invalid Xbranch condition!\"", ")", ";", "MS...

[ "Reverses", "the", "branch", "condition", "of", "the", "specified", "condition", "list", ",", "returning", "false", "on", "success", "and", "true", "if", "it", "can", "not", "be", "reversed", "." ]

[ "MSP430", "MSP430", "1", "\"Invalid Xbranch condition!\"", "MSP430CC::CondCodes", "MSP430CC::CondCodes", "0", "\"Invalid branch condition!\"", "MSP430CC::COND_E", "MSP430CC::COND_NE", "MSP430CC::COND_NE", "MSP430CC::COND_E", "MSP430CC::COND_L", "MSP430CC::COND_GE", "MSP430CC::COND_GE", ...

MSP430InstrInfo10

reverseBranchCondition

MSP430

MPU

LLVM

18,546

154

1

[]

[ "<s>", "int", "AArch64TTIImpl", "::", "getArithmeticReductionCost", "(", "unsigned", "Opcode", ",", "VectorType", "*", "ValTy", ",", "bool", "IsPairwiseForm", ",", "TTI", "::", "TargetCostKind", "CostKind", ")", "{", "if", "(", "isa", "<", "ScalableVectorType", ...

[ "Calculate", "the", "cost", "of", "vector", "reduction", "intrinsics", "." ]

[ "AArch64", "AArch64", "\"Invalid opcode\"", "ISD::ADD", "MVT::v8i8", "1", "ISD::ADD", "MVT::v16i8", "1", "ISD::ADD", "MVT::v4i16", "1", "ISD::ADD", "MVT::v8i16", "1", "ISD::ADD", "MVT::v4i32", "1" ]

AArch64TargetTransformInfo36

getArithmeticReductionCost

AArch64

CPU

LLVM

18,547

213

1

[]

[ "<s>", "static", "bool", "mips16_cfun_returns_in_fpr_p", "(", "void", ")", "{", "tree", "return_type", "=", "DECL_RESULT", "(", "current_function_decl", ")", ";", "return", "(", "TARGET_MIPS16", "&&", "TARGET_HARD_FLOAT_ABI", "&&", "!", "aggregate_value_p", "(", "re...

[ "Return", "true", "if", "the", "current", "function", "returns", "its", "value", "in", "a", "floating-point", "register", "in", "MIPS16", "mode", "." ]

[ "mips" ]

mips

mips16_cfun_returns_in_fpr_p

mips

CPU

GCC

18,548

39

1

[]

[ "<s>", "const_iterator", "end", "(", ")", "const", "{", "return", "Map", ".", "end", "(", ")", ";", "}", "</s>" ]

[ "Get", "a", "const_iterator", "to", "the", "end", "of", "the", "symbol", "table", "." ]

[ "Hexagon" ]

HexagonConstPropagation

end

Hexagon

DSP

LLVM

18,549

14

1

[]

[ "<s>", "rtx", "ix86_memtag_add_tag", "(", "rtx", "base", ",", "poly_int64", "offset", ",", "unsigned", "char", "tag_offset", ")", "{", "rtx", "base_tag", "=", "gen_reg_rtx", "(", "QImode", ")", ";", "rtx", "base_addr", "=", "gen_reg_rtx", "(", "Pmode", ")", ...

[ "Implement", "TARGET_MEMTAG_ADD_TAG", "." ]

[ "i386", "1" ]

i3861

ix86_memtag_add_tag

i386

CPU

GCC

18,550

146

1

[]

[ "<s>", "static", "rtx", "function_arg_32", "(", "const", "CUMULATIVE_ARGS", "*", "cum", ",", "machine_mode", "mode", ",", "machine_mode", "orig_mode", ",", "const_tree", "type", ",", "HOST_WIDE_INT", "bytes", ",", "HOST_WIDE_INT", "words", ")", "{", "if", "(", ...

[ "Define", "where", "to", "put", "the", "arguments", "to", "a", "function", ".", "Value", "is", "zero", "to", "push", "the", "argument", "on", "the", "stack", ",", "or", "a", "hard", "register", "in", "which", "to", "store", "the", "argument", ".", "MOD...

[ "i386", "0", "2", "1" ]

i3864

function_arg_32

i386

CPU

GCC

18,551

353

1

[]

[ "<s>", "static", "bool", "msp430_modes_tieable_p", "(", "machine_mode", "mode1", ",", "machine_mode", "mode2", ")", "{", "if", "(", "(", "mode1", "==", "PSImode", "||", "mode2", "==", "SImode", ")", "||", "(", "mode1", "==", "SImode", "||", "mode2", "==", ...

[ "Implements", "MODES_TIEABLE_P", "." ]

[ "msp430" ]

msp430

msp430_modes_tieable_p

msp430

MPU

GCC

18,552

72

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"BPF Abstract Member Access\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "BPF", "\"BPF Abstract Member Access\"" ]

BPFAbstractMemberAccess

getPassName

BPF

Virtual ISA

LLVM

18,553

11

1

[]

[ "<s>", "unsigned", "SparcRegisterInfo", "::", "getRARegister", "(", ")", "const", "{", "assert", "(", "0", "&&", "\"What is the return address register\"", ")", ";", "return", "0", ";", "}", "</s>" ]

[ "This", "method", "should", "return", "the", "register", "where", "the", "return", "address", "can", "be", "found", "." ]

[ "Sparc", "Sparc", "0", "\"What is the return address register\"", "0" ]

SparcRegisterInfo28

getRARegister

Sparc

CPU

LLVM

18,554

19

1

[]

[ "<s>", "bool", "X86InstrInfo", "::", "classifyLEAReg", "(", "MachineInstr", "&", "MI", ",", "const", "MachineOperand", "&", "Src", ",", "unsigned", "Opc", ",", "bool", "AllowSP", ",", "unsigned", "&", "NewSrc", ",", "bool", "&", "isKill", ",", "bool", "&",...

[ "Given", "an", "operand", "within", "a", "MachineInstr", ",", "insert", "preceding", "code", "to", "put", "it", "into", "the", "right", "format", "for", "a", "particular", "kind", "of", "LEA", "instruction", "." ]

[ "X86", "X86", "X86::LEA32r", "X86::GR64RegClass", "X86::GR32RegClass", "X86::LEA32r", "X86::GR64_NOSPRegClass", "X86::GR32_NOSPRegClass", "X86::LEA64_32r", "X86", "64", "X86::sub_32bit" ]

X86InstrInfo6

classifyLEAReg

X86

CPU

LLVM

18,555

373

1

[]

[ "<s>", "AArch64Subtarget", "::", "AArch64Subtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "TargetMachine", "&", "TM", ",", "bool", "LittleEndian", ...

[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64" ]

AArch64Subtarget4

AArch64Subtarget

AArch64

CPU

LLVM

18,556

94

1

[]

[ "<s>", "bool", "Cpu0TargetObjectFile", "::", "IsGlobalInSmallSection", "(", "const", "GlobalObject", "*", "GO", ",", "const", "TargetMachine", "&", "TM", ",", "SectionKind", "Kind", ")", "const", "{", "return", "(", "IsGlobalInSmallSectionImpl", "(", "GO", ",", ...

[ "Return", "true", "if", "this", "global", "address", "should", "be", "placed", "into", "small", "data/bss", "section", "." ]

[ "Cpu0", "Cpu0" ]

Cpu0TargetObjectFile4

IsGlobalInSmallSection

Cpu0

CPU

LLVM

18,557

57

1

[]

[ "<s>", "bool", "PPCSubtarget", "::", "enableSubRegLiveness", "(", ")", "const", "{", "return", "UseSubRegLiveness", ";", "}", "</s>" ]

[ "Enable", "tracking", "of", "subregister", "liveness", "in", "register", "allocator", "." ]

[ "PowerPC", "PPC" ]

PPCSubtarget (2)

enableSubRegLiveness

PowerPC

CPU

LLVM

18,558

12

1

[]

[ "<s>", "bool", "RISCVTargetLowering", "::", "isFPImmLegal", "(", "const", "APFloat", "&", "Imm", ",", "EVT", "VT", ")", "const", "{", "return", "Imm", ".", "isPosZero", "(", ")", ";", "}", "</s>" ]

[ "Returns", "true", "if", "the", "target", "can", "instruction", "select", "the", "specified", "FP", "immediate", "natively", "." ]

[ "RISCV", "RISCV" ]

RISCVISelLowering (2)2

isFPImmLegal

RISCV

CPU

LLVM

18,559

23

1

[]

[ "<s>", "ChangeStatus", "updateImpl", "(", "Attributor", "&", "A", ")", "override", "{", "Function", "*", "F", "=", "getAssociatedFunction", "(", ")", ";", "auto", "OrigAssumed", "=", "getAssumed", "(", ")", ";", "const", "AACallEdges", "&", "AAEdges", "=", ...

[ "The", "actual", "update/transfer", "function", "which", "has", "to", "be", "implemented", "by", "the", "derived", "classes", "." ]

[ "AMDGPU", "AMDGPU::isEntryFunctionCC", "AMDGPU", "Intrinsic::ID", "Intrinsic::not_intrinsic", "AMDGPU::getAmdhsaCodeObjectVersion", "5", "\"hostcall needs implicitarg_ptr\"", "\"heap_ptr needs implicitarg_ptr\"", "\"queue_ptr needs implicitarg_ptr\"" ]

AMDGPUAttributor1

updateImpl

AMDGPU

GPU

LLVM

18,560

375

1

[]

[ "<s>", "rtx", "function_arg", "(", "CUMULATIVE_ARGS", "*", "cum", ",", "enum", "machine_mode", "mode", ",", "tree", "type", ",", "int", "incoming_p", ")", "{", "int", "regbase", ",", "words", ",", "max", ";", "int", "*", "arg_words", ";", "int", "regno",...

[ "Return", "an", "RTL", "expression", "containing", "the", "register", "for", "the", "given", "mode", ",", "or", "0", "if", "the", "argument", "is", "to", "be", "passed", "on", "the", "stack", ".", "INCOMING_P", "is", "nonzero", "if", "this", "is", "an", ...

[ "xtensa", "1", "1", "0" ]

xtensa3

function_arg

xtensa

MPU

GCC

18,561

179

1

[]

[ "<s>", "unsigned", "X86VectorTargetTransformInfo", "::", "getArithmeticInstrCost", "(", "unsigned", "Opcode", ",", "Type", "*", "Ty", ")", "const", "{", "std", "::", "pair", "<", "unsigned", ",", "MVT", ">", "LT", "=", "getTypeLegalizationCost", "(", "Ty", ")"...

[ "This", "is", "an", "approximation", "of", "reciprocal", "throughput", "of", "a", "math/logic", "op", "." ]

[ "X86", "X86", "\"Invalid opcode\"", "X86", "X86", "X86", "ISD::MUL", "MVT::v8i32", "4", "ISD::SUB", "MVT::v8i32", "4", "ISD::ADD", "MVT::v8i32", "4", "ISD::MUL", "MVT::v4i64", "4", "ISD::SUB", "MVT::v4i64", "4", "ISD::ADD", "MVT::v4i64", "4", "1" ]

X86ISelLowering142

getArithmeticInstrCost

X86

CPU

LLVM

18,562

203

1

[]

[ "<s>", "static", "void", "c6x_set_sched_flags", "(", "spec_info_t", "spec_info", ")", "{", "unsigned", "int", "*", "flags", "=", "&", "(", "current_sched_info", "->", "flags", ")", ";", "if", "(", "*", "flags", "&", "SCHED_EBB", ")", "{", "*", "flags", "...

[ "Provide", "information", "about", "speculation", "capabilities", ",", "and", "set", "the", "DO_BACKTRACKING", "flag", "." ]

[ "c6x", "0" ]

c6x

c6x_set_sched_flags

c6x

VLIW

GCC

18,563

52

1

[]

[ "<s>", "bool", "HexagonInstrInfo", "::", "PredicateInstruction", "(", "MachineInstr", "*", "MI", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ")", "const", "{", "if", "(", "Cond", ".", "empty", "(", ")", "||", "isEndLoopN", "(", "Cond", "[", "0", ...

[ "Convert", "the", "instruction", "into", "a", "predicated", "instruction", "." ]

[ "Hexagon", "Hexagon", "0", "\"\\nCannot predicate:\"", "\"Expected predicable instruction\"", "0", "1", "0" ]

HexagonInstrInfo12

PredicateInstruction

Hexagon

DSP

LLVM

18,564

364

1

[]

[ "<s>", "bool", "isLittleEndian", "(", ")", "const", "{", "return", "isLittle", ";", "}", "</s>" ]

[ "Tests", "whether", "the", "target", "triple", "is", "little", "endian", "." ]

[ "ARM" ]

ARMTargetMachine (2)

isLittleEndian

ARM

CPU

LLVM

18,565

10

1

[]

[ "<s>", "unsigned", "char", "X86Subtarget", "::", "classifyLocalReference", "(", "const", "GlobalValue", "*", "GV", ")", "const", "{", "if", "(", "!", "isPositionIndependent", "(", ")", ")", "return", "X86II", "::", "MO_NO_FLAG", ";", "if", "(", "is64Bit", "(...

[ "Classify", "a", "global", "variable", "reference", "for", "the", "current", "subtarget", "according", "to", "how", "we", "should", "reference", "it", "in", "a", "non-pcrel", "context", "." ]

[ "X86", "X86", "X86II::MO_NO_FLAG", "\"Tiny codesize model not supported on X86\"", "X86II::MO_NO_FLAG", "X86II::MO_GOTOFF", "X86II::MO_NO_FLAG", "X86II::MO_GOTOFF", "\"invalid code model\"", "X86II::MO_NO_FLAG", "X86II::MO_NO_FLAG", "X86II::MO_DARWIN_NONLAZY_PIC_BASE", "X86II::MO_PIC_BASE_OF...

X86Subtarget33

classifyLocalReference

X86

CPU

LLVM

18,566

174

1

[]

[ "<s>", "bool", "LanaiInstrInfo", "::", "getMemOperandWithOffset", "(", "const", "MachineInstr", "&", "LdSt", ",", "const", "MachineOperand", "*", "&", "BaseOp", ",", "int64_t", "&", "Offset", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "...

[ "Get", "the", "base", "operand", "and", "byte", "offset", "of", "an", "instruction", "that", "reads/writes", "memory", "." ]

[ "Lanai", "Lanai", "Lanai::LDW_RI", "Lanai::LDW_RR", "Lanai::SW_RR", "Lanai::SW_RI", "Lanai::LDHs_RI", "Lanai::LDHz_RI", "Lanai::STH_RI", "Lanai::LDBs_RI", "Lanai::LDBz_RI" ]

LanaiInstrInfo10

getMemOperandWithOffset

Lanai

CPU

LLVM

18,567

105

1

[]

[ "<s>", "void", "MipsInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "Targ...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "Mips", "Mips", "0", "Mips::CPURegsRegisterClass", "Mips::LW_P8", "Mips::LW", "Mips::CPU64RegsRegisterClass", "Mips::LD_P8", "Mips::LD", "Mips::FGR32RegisterClass", "Mips::LWC1_P8", "Mips::LWC1", "Mips::AFGR64RegisterClass", "Mips::LDC1", "Mips::FGR64RegisterClass", "Mips::LDC164_P8", ...

MipsInstrInfo41

loadRegFromStackSlot

Mips

CPU

LLVM

18,568

210

1

[]

[ "<s>", "outliner", "::", "OutlinedFunction", "X86InstrInfo", "::", "getOutliningCandidateInfo", "(", "std", "::", "vector", "<", "outliner", "::", "Candidate", ">", "&", "RepeatedSequenceLocs", ")", "const", "{", "unsigned", "SequenceSize", "=", "std", "::", "accu...

[ "Returns", "a", "outliner", ":", ":OutlinedFunction", "struct", "containing", "target-specific", "information", "for", "a", "set", "of", "outlining", "candidates", "." ]

[ "X86", "X86", "0", "0", "0", "1", "0", "1", "0", "1", "1" ]

X86InstrInfo

getOutliningCandidateInfo

X86

CPU

LLVM

18,569

173

1

[]

[ "<s>", "TargetIRAnalysis", "XCoreTargetMachine", "::", "getTargetIRAnalysis", "(", ")", "{", "return", "TargetIRAnalysis", "(", "[", "this", "]", "(", "Function", "&", "F", ")", "{", "return", "TargetTransformInfo", "(", "XCoreTTIImpl", "(", "this", ",", "F", ...

[ "Get", "a", "TargetIRAnalysis", "appropriate", "for", "the", "target", "." ]

[ "XCore", "XCore", "XCore" ]

XCoreTargetMachine42

getTargetIRAnalysis

XCore

MPU

LLVM

18,570

34

1

[]

[ "<s>", "void", "warn_once_call_ms2sysv_xlogues", "(", "const", "char", "*", "feature", ")", "{", "static", "bool", "warned_once", "=", "false", ";", "if", "(", "!", "warned_once", ")", "{", "warning", "(", "0", ",", "\"%<-mcall-ms2sysv-xlogues%> is not compatible ...

[ "Emits", "a", "warning", "for", "unsupported", "msabi", "to", "sysv", "pro/epilogues", "." ]

[ "i386", "0", "\"%<-mcall-ms2sysv-xlogues%> is not compatible with %s\"" ]

i386

warn_once_call_ms2sysv_xlogues

i386

CPU

GCC

18,571

36

1

[]

[ "<s>", "static", "rtx", "mips_expand_builtin_movtf", "(", "enum", "mips_builtin_type", "type", ",", "enum", "insn_code", "icode", ",", "enum", "mips_fp_condition", "cond", ",", "rtx", "target", ",", "tree", "exp", ")", "{", "struct", "expand_operand", "ops", "["...

[ "Expand", "a", "__builtin_mips_movt_", "*", "_ps", "(", ")", "or", "__builtin_mips_movf_", "*", "_ps", "(", ")", "function", "(", "TYPE", "says", "which", ")", ".", "ARGLIST", "is", "the", "list", "of", "arguments", "to", "the", "function", ",", "ICODE", ...

[ "mips", "4", "2", "0", "2", "2", "1", "3", "1", "2", "2", "3", "3", "4" ]

mips

mips_expand_builtin_movtf

mips

CPU

GCC

18,572

152

1

[]

[ "<s>", "bool", "RISCVInstrInfo", "::", "isAsCheapAsAMove", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "const", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "break", ...

[ "Return", "true", "if", "the", "instruction", "is", "as", "cheap", "as", "a", "move", "instruction", "." ]

[ "RI5CY", "RISCV", "RISCV::FSGNJ_D", "RISCV::FSGNJ_S", "1", "2", "1", "2", "RISCV::ADDI", "RISCV::ORI", "RISCV::XORI", "1", "1", "RISCV::X0", "2", "2", "0" ]

RISCVInstrInfo

isAsCheapAsAMove

RI5CY

CPU

LLVM

18,573

165

1

[]

[ "<s>", "unsigned", "getNumRegisters", "(", "LLVMContext", "&", "Context", ",", "EVT", "VT", ",", "Optional", "<", "MVT", ">", "RegisterVT", ")", "const", "override", "{", "if", "(", "VT", "==", "MVT", "::", "i128", "&&", "RegisterVT", ".", "hasValue", "(...

[ "Return", "the", "number", "of", "registers", "that", "this", "ValueType", "will", "eventually", "require", "." ]

[ "SystemZ", "MVT::i128", "MVT::Untyped", "1" ]

SystemZISelLowering18

getNumRegisters

SystemZ

CPU

LLVM

18,574

57

1

[]

[ "<s>", "void", "emitInstruction", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "override", "{", "if", "(", "IsThumb", ")", "EmitThumbMappingSymbol", "(", ")", ";", "else", "EmitARMMappingSymbol", "(", ")", ";", "MCEL...

[ "Targets", "should", "implement", "this", "to", "emit", "instructions", "." ]

[ "ARM", "ARM" ]

ARMELFStreamer22

emitInstruction

ARM

CPU

LLVM

18,575

38

1

[]

[ "<s>", "bool", "WebAssemblyCallIndirectFixup", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"********** Fixing up CALL_INDIRECTs **********\\n\"", "<<", "MF", ".", "getName", "(", ")", "<<", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "WebAssembly", "WebAssembly", "\"********** Fixing up CALL_INDIRECTs **********\\n\"", "WebAssembly", "WebAssembly", "\"Found call_indirect: \"", "8", "0", "0", "1", "1", "\" After transform: \"", "\"\\nDone fixing up CALL_INDIRECTs\\n\\n\"" ]

WebAssemblyCallIndirectFixup16

runOnMachineFunction

WebAssembly

Virtual ISA

LLVM

18,576

288

1

[]

[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "STI", "=", "&", "static_cast", "<", "const", "M68kSubtarget", "&", ">", "(", "MF", ".", "getSubtarget", "(", ")", ")", ";", "TII", "=", "STI", "->", "getInst...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "M68k", "M68k", "M68k", "0", "0", "0", "M68k::MOVM32jm", "1", "0", "0", "M68k::MOVM32pm", "2", "1", "0", "M68k::MOVM32mj", "0", "1", "0", "M68k::MOVM32mp", "0", "2", "1" ]

M68kCollapseMOVEMPass

runOnMachineFunction

M68k

MPU

LLVM

18,577

445

1

[]

[ "<s>", "SDValue", "WebAssemblyTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "const...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "WebAssembly", "WebAssembly", "ISD::InputArg", "\"WebAssembly doesn't support non-C calling conventions\"", "WebAssembly", "WebAssembly::ARGUMENTS", "ISD::InputArg", "\"WebAssembly hasn't implemented inalloca arguments\"", "\"WebAssembly hasn't implemented nest arguments\"", "\"WebAssembly hasn't ...

WebAssemblyISelLowering (2)1

LowerFormalArguments

WebAssembly

Virtual ISA

LLVM

18,578

450

1

[]

[ "<s>", "bool", "ProtectReturnSupportPass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Func", ")", "{", "if", "(", "!", "Func", ".", "protectReturnPtr", "(", ")", ")", "return", "false", ";", "bool", "modified", "=", "false", ";", "if", "(", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "X86", "\"main\"", "X86", "X86", "X86::RBX", "X86::EBX", "X86::PUSH64r", "X86::PUSH32r", "16" ]

X86ProtectReturnSupport

runOnMachineFunction

X86

CPU

LLVM

18,579

335

1

[]

[ "<s>", "void", "ARMBaseRegisterInfo", "::", "resolveFrameIndex", "(", "MachineInstr", "&", "MI", ",", "Register", "BaseReg", ",", "int64_t", "Offset", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "Machi...

[ "Resolve", "a", "frame", "index", "operand", "of", "an", "instruction", "to", "reference", "the", "indicated", "base", "register", "plus", "offset", "instead", "." ]

[ "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "0", "\"This resolveFrameIndex does not support Thumb1!\"", "\"Instr doesn't have FrameIndex operand!\"", "ARM", "\"Unable to resolve frame index!\"" ]

ARMBaseRegisterInfo

resolveFrameIndex

ARM

CPU

LLVM

18,580

201

1

[]

[ "<s>", "bool", "SystemZInstrInfo", "::", "isPredicable", "(", "MachineInstr", "*", "MI", ")", "const", "{", "unsigned", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "STI", ".", "hasLoadStoreOnCond", "(", ")", "&&", "getConditionalMove", ...

[ "Return", "true", "if", "the", "specified", "instruction", "can", "be", "predicated", "." ]

[ "SystemZ", "SystemZ" ]

SystemZInstrInfo

isPredicable

SystemZ

CPU

LLVM

18,581

40

1

[]

[ "<s>", "void", "ix86_bd_do_dispatch", "(", "rtx_insn", "*", "insn", ",", "int", "mode", ")", "{", "if", "(", "mode", "==", "DISPATCH_INIT", ")", "init_dispatch_sched", "(", ")", ";", "else", "if", "(", "mode", "==", "ADD_TO_DISPATCH_WINDOW", ")", "add_to_dis...

[ "This", "routine", "is", "the", "driver", "of", "the", "dispatch", "scheduler", "." ]

[ "i386" ]

x86-tune-sched-bd

ix86_bd_do_dispatch

i386

CPU

GCC

18,582

34

1

[]

[ "<s>", "static", "void", "dump_minipool", "(", "rtx", "scan", ")", "{", "Mnode", "*", "mp", ";", "Mnode", "*", "nmp", ";", "int", "align64", "=", "0", ";", "if", "(", "ARM_DOUBLEWORD_ALIGN", ")", "for", "(", "mp", "=", "minipool_vector_head", ";", "mp"...

[ "Output", "the", "literal", "table" ]

[ "arm", "0", "0", "8", "1", "\";; Emitting minipool after insn %u; address %ld; align %d (bytes)\\n\"", "8", "4", "0", "\";; Offset %u, min %ld, max %ld \"", "1", "2", "4", "8" ]

arm3

dump_minipool

arm

CPU

GCC

18,583

334

1

[]

[ "<s>", "void", "X86TargetLowering", "::", "insertSSPDeclarations", "(", "Module", "&", "M", ")", "const", "{", "if", "(", "Subtarget", ".", "getTargetTriple", "(", ")", ".", "isWindowsMSVCEnvironment", "(", ")", "||", "Subtarget", ".", "getTargetTriple", "(", ...

[ "Inserts", "necessary", "declarations", "for", "SSP", "(", "stack", "protection", ")", "purpose", "." ]

[ "X86", "X86", "\"__security_cookie\"", "\"__security_check_cookie\"", "X86", "1" ]

X86ISelLowering (2)8

insertSSPDeclarations

X86

CPU

LLVM

18,584

137

1

[]

[ "<s>", "XCoreTargetMachine", "::", "XCoreTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeMo...

[ "Create", "an", "ILP32", "architecture", "model", "." ]

[ "XCore", "XCore", "XCore", "\"e-p:32:32:32-a0:0:32-f32:32:32-f64:32:32-i1:8:32-i8:8:32-\"", "\"i16:16:32-i32:32:32-i64:32:32-n32\"" ]

XCoreTargetMachine33

XCoreTargetMachine

XCore

MPU

LLVM

18,585

95

1

[]

[ "<s>", "static", "void", "arm_init_acle_builtins", "(", "void", ")", "{", "unsigned", "int", "i", ",", "fcode", "=", "ARM_BUILTIN_ACLE_PATTERN_START", ";", "tree", "sat_check_fpr", "=", "build_function_type_list", "(", "void_type_node", ",", "intSI_type_node", ",", ...

[ "Set", "up", "ACLE", "builtins", ",", "even", "builtins", "for", "instructions", "that", "are", "not", "in", "the", "current", "target", "ISA", "to", "allow", "the", "user", "to", "compile", "particular", "modules", "with", "different", "target", "specific", ...

[ "arm", "\"__builtin_sat_imm_check\"", "0", "\"__builtin_arm\"" ]

arm-builtins

arm_init_acle_builtins

arm

CPU

GCC

18,586

92

1

[]

[ "<s>", "virtual", "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "{", "return", "&", "DL", ";", "}", "</s>" ]

[ "Return", "the", "DataLayout", "associated", "with", "the", "module", "this", "SCEV", "instance", "is", "operating", "on", "." ]

[ "Sparc" ]

SparcTargetMachine17

getDataLayout

Sparc

CPU

LLVM

18,587

14

1

[]

[ "<s>", "Value", "*", "Simplifier", "::", "simplify", "(", "Context", "&", "C", ")", "{", "WorkListType", "Q", ";", "Q", ".", "push_back", "(", "C", ".", "Root", ")", ";", "unsigned", "Count", "=", "0", ";", "const", "unsigned", "Limit", "=", "Simplif...

[ "Go", "through", "all", "the", "nodes", "in", "the", "graph", "and", "collapse", "any", "two", "nodes", "'", "a", "'", "and", "'", "b", "'", "if", "all", "of", "the", "following", "are", "true", ":" ]

[ "Hexagon", "0" ]

HexagonLoopIdiomRecognition3

simplify

Hexagon

DSP

LLVM

18,588

197

1

[]

[ "<s>", "static", "void", "arm_emit_ldrd_pop", "(", "unsigned", "long", "saved_regs_mask", ")", "{", "int", "j", "=", "0", ";", "int", "offset", "=", "0", ";", "rtx", "par", "=", "NULL_RTX", ";", "rtx", "dwarf", "=", "NULL_RTX", ";", "rtx", "tmp", ",", ...

[ "LDRD", "in", "ARM", "mode", "needs", "consecutive", "registers", "as", "operands", ".", "This", "function", "emits", "LDRD", "whenever", "possible", ",", "otherwise", "it", "emits", "single-word", "loads", ".", "It", "uses", "offset", "addressing", "and", "th...

[ "arm", "0", "0", "1", "0", "1", "2", "0", "1", "1", "1", "0", "1", "1", "8", "2", "0", "1", "4", "1", "0", "0", "1", "2", "0", "0", "1", "0", "1" ]

arm4

arm_emit_ldrd_pop

arm

CPU

GCC

18,589

492

1

[]

[ "<s>", "void", "MetadataStreamer", "::", "verify", "(", "StringRef", "YamlString", ")", "const", "{", "errs", "(", ")", "<<", "\"AMDGPU Code Object Metadata Parser Test: \"", ";", "CodeObject", "::", "Metadata", "FromYamlString", ";", "if", "(", "Metadata", "::", ...

[ "Check", "if", "this", "register", "bank", "is", "valid", "." ]

[ "AMDGPU", "\"AMDGPU Code Object Metadata Parser Test: \"", "\"FAIL\\n\"", "\"FAIL\\n\"", "\"PASS\"", "\"FAIL\"", "\"Original input: \"", "\"Produced output: \"" ]

AMDGPUCodeObjectMetadataStreamer

verify

AMDGPU

GPU

LLVM

18,590

109

1

[]

[ "<s>", "void", "setReg", "(", "unsigned", "Reg", ")", "{", "assert", "(", "isRegBase", "(", ")", "&&", "\"Invalid base register access!\"", ")", ";", "assert", "(", "Base", ".", "Reg", "==", "0", "&&", "\"Overwriting non-zero register\"", ")", ";", "Base", "...

[ "Assigns", "the", "associated", "register", "for", "this", "edge", "." ]

[ "WebAssembly", "\"Invalid base register access!\"", "0", "\"Overwriting non-zero register\"" ]

WebAssemblyFastISel11

setReg

WebAssembly

Virtual ISA

LLVM

18,591

34

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "AssumptionCacheTracker", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "DominatorTreeWrapperPass", ">", "(", ")", ";", "AU...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "TPC" ]

MemoryToReg

getAnalysisUsage

TPC

Virtual ISA

LLVM

18,592

35

1

[]

[ "<s>", "static", "void", "s390_indirect_branch_settings", "(", "tree", "fndecl", ")", "{", "tree", "attr", ";", "if", "(", "!", "fndecl", ")", "return", ";", "cfun", "->", "machine", "->", "indirect_branch_jump", "=", "s390_indirect_branch_jump", ";", "cfun", ...

[ "Memorize", "the", "setting", "for", "-mindirect-branch", "*", "and", "-mfunction-return", "*", "from", "either", "the", "cmdline", "or", "the", "function", "attributes", "in", "cfun-", ">", "machine", "." ]

[ "s390", "\"indirect_branch\"", "\"indirect_branch_jump\"", "\"indirect_branch_call\"", "\"function_return\"", "\"function_return_reg\"", "\"function_return_mem\"" ]

s390

s390_indirect_branch_settings

s390

MPU

GCC

18,593

247

1

[]

[ "<s>", "MachineInstrBuilder", "SIInstrInfo", "::", "getAddNoCarry", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "Register", "DestReg", ",", "RegScavenger", "&", "RS", ")", "cons...

[ "Return", "a", "partially", "built", "integer", "add", "instruction", "without", "carry", "." ]

[ "AMDGPU", "SI", "AMDGPU::V_ADD_U32_e32", "0", "AMDGPU::V_ADD_I32_e64" ]

SIInstrInfo134

getAddNoCarry

AMDGPU

GPU

LLVM

18,594

122

1

[]

[ "<s>", "SDNode", "*", "SparcDAGToDAGISel", "::", "Select", "(", "SDNode", "*", "N", ")", "{", "SDLoc", "dl", "(", "N", ")", ";", "if", "(", "N", "->", "isMachineOpcode", "(", ")", ")", "{", "N", "->", "setNodeId", "(", "-", "1", ")", ";", "return...

[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]

[ "Sparc", "Sparc", "1", "SPISD::GLOBAL_BASE_REG", "ISD::SDIV", "ISD::UDIV", "0", "MVT::i64", "0", "1", "ISD::SDIV", "SP::SRAri", "MVT::i32", "31", "MVT::i32", "0", "SP::G0", "MVT::i32", "SP::WRASRrr", "MVT::i32", "SP::G0", "MVT::i32", "0", "SP::Y", "1", "ISD::SDIV", ...

SparcISelDAGToDAG28

Select

Sparc

CPU

LLVM

18,595

406

1

[]

[ "<s>", "bool", "PPCAsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "StringRef", "IDVal", "=", "DirectiveID", ".", "getIdentifier", "(", ")", ";", "if", "(", "!", "isDarwin", "(", ")", ")", "{", "if", "(", "IDVal", "==", "\"....

[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]

[ "PowerPC", "PPC", "\".word\"", "2", "\".llong\"", "8", "\".tc\"", "PPC", "8", "4", "\".machine\"", "\".machine\"" ]

PPCAsmParser (2)

ParseDirective

PowerPC

CPU

LLVM

18,596

126

1

[]

[ "<s>", "rtx", "rs6000_libcall_value", "(", "machine_mode", "mode", ")", "{", "unsigned", "int", "regno", ";", "if", "(", "TARGET_32BIT", "&&", "TARGET_POWERPC64", "&&", "mode", "==", "DImode", ")", "return", "rs6000_parallel_return", "(", "mode", ",", "2", ","...

[ "Define", "how", "to", "find", "the", "value", "returned", "by", "a", "library", "function", "assuming", "the", "value", "has", "mode", "MODE", "." ]

[ "powerpcspe", "2", "1", "1" ]

powerpcspe

rs6000_libcall_value

powerpcspe

CPU

GCC

18,597

172

1

[]

[ "<s>", "int", "PIC16RegisterInfo", "::", "getDwarfRegNum", "(", "unsigned", "RegNum", ",", "bool", "isEH", ")", "const", "{", "llvm_unreachable", "(", "\"Not keeping track of debug information yet!!\"", ")", ";", "return", "-", "1", ";", "}", "</s>" ]

[ "Map", "a", "target", "register", "to", "an", "equivalent", "dwarf", "register", "number", "." ]

[ "PIC16", "PIC16", "\"Not keeping track of debug information yet!!\"", "1" ]

PIC16RegisterInfo

getDwarfRegNum

PIC16

MPU

LLVM

18,598

23

1

[]

[ "<s>", "bool", "X86PassConfig", "::", "addPreEmitPass", "(", ")", "{", "bool", "ShouldPrint", "=", "false", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "getX86Subtarget", "(", ")", ".", "hasSSE2", "(", ")", ")", "{", ...

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "X86", "X86", "X86", "X86::VR128RegClass", "X86", "X86" ]

X86TargetMachine43

addPreEmitPass

X86

CPU

LLVM

18,599

80

1

[]