docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "bool", "LanaiInstrInfo", "::", "analyzeCompare", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "&", "SrcReg", ",", "unsigned", "&", "SrcReg2", ",", "int", "&", "CmpMask", ",", "int", "&", "CmpValue", ")", "const", "{", "switch", "(", ...	[ "analyzeCompare", "-", "For", "a", "comparison", "instruction", ",", "return", "the", "source", "registers", "in", "SrcReg", "and", "SrcReg2", "if", "having", "two", "register", "operands", ",", "and", "the", "value", "it", "compares", "against", "in", "CmpVal...	[ "Lanai", "Lanai", "Lanai::SFSUB_F_RI_LO", "Lanai::SFSUB_F_RI_HI", "0", "0", "0", "1", "Lanai::SFSUB_F_RR", "0", "1", "0", "0" ]	LanaiInstrInfo (2)	analyzeCompare	Lanai	CPU	LLVM	18,300	137	1	[]
[ "<s>", "static", "bool", "isSigned", "(", "Value", "*", "V", ")", "{", "if", "(", "!", "isa", "<", "Instruction", ">", "(", "V", ")", ")", "return", "false", ";", "unsigned", "Opc", "=", "cast", "<", "Instruction", ">", "(", "V", ")", "->", "getO...	[ "Returns", "true", "if", "all", "source", "operands", "of", "the", "recurrence", "are", "SExtInsts", "." ]	[ "ARM" ]	ARMCodeGenPrepare1	isSigned	ARM	CPU	LLVM	18,301	58	1	[]
[ "<s>", "static", "bool", "rs6000_return_in_memory", "(", "const_tree", "type", ",", "const_tree", "fntype", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "TARGET_MACHO", "&&", "rs6000_darwin64_abi", "&&", "TREE_CODE", "(", "type", ")", "==", "RECORD_TYPE", "&&", "int_s...	[ "Return", "a", "nonzero", "value", "to", "say", "to", "return", "the", "function", "value", "in", "memory", ",", "just", "as", "large", "structures", "are", "always", "returned", ".", "TYPE", "will", "be", "the", "data", "type", "of", "the", "value", ","...	[ "rs6000", "0", "0", "16", "8", "16", "8", "\"GCC vector returned by reference: \"", "\"non-standard ABI extension with no compatibility \"", "\"guarantee\"" ]	rs60007	rs6000_return_in_memory	rs6000	CPU	GCC	18,302	242	1	[]
[ "<s>", "const", "TargetRegisterClass", "*", "SHUXIRegisterInfo", "::", "getPointerRegClass", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Kind", ")", "const", "{", "return", "&", "SHUXI", "::", "GPRegsRegClass", ";", "}", "</s>" ]	[ "getPointerRegClass", "-", "Returns", "a", "TargetRegisterClass", "used", "for", "pointer", "values", "." ]	[ "SHUXI", "SHUXI", "SHUXI::GPRegsRegClass" ]	SHUXIRegisterInfo	getPointerRegClass	SHUXI	CPU	LLVM	18,303	24	1	[]
[ "<s>", "int", "pa_mem_shadd_constant_p", "(", "int", "val", ")", "{", "if", "(", "val", "==", "2", "\|\|", "val", "==", "4", "\|\|", "val", "==", "8", ")", "return", "1", ";", "else", "return", "0", ";", "}", "</s>" ]	[ "Return", "1", "if", "the", "given", "constant", "is", "2", ",", "4", ",", "or", "8", ".", "These", "are", "the", "valid", "constants", "for", "a", "MULT", "embedded", "inside", "a", "memory", "address", "." ]	[ "pa", "2", "4", "8", "1", "0" ]	pa	pa_mem_shadd_constant_p	pa	CPU	GCC	18,304	29	1	[]
[ "<s>", "SDValue", "SITargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "AMDGPUTargetLowering", "::", "LowerO...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "AMDGPU", "SI", "AMDGPU", "ISD::BRCOND", "ISD::LOAD", "2", "\"Load should return a value and a chain\"", "ISD::FSIN", "ISD::FCOS", "ISD::SELECT", "ISD::FDIV", "ISD::ATOMIC_CMP_SWAP", "ISD::STORE", "ISD::GlobalAddress", "SI", "SI", "ISD::INTRINSIC_WO_CHAIN", "SI", "ISD::INTRINSIC_...	SIISelLowering43	LowerOperation	AMDGPU	GPU	LLVM	18,305	341	1	[]
[ "<s>", "static", "bool", "nios2_in_small_data_p", "(", "const_tree", "exp", ")", "{", "if", "(", "TREE_CODE", "(", "exp", ")", "==", "STRING_CST", ")", "return", "false", ";", "if", "(", "TREE_CODE", "(", "exp", ")", "==", "VAR_DECL", ")", "{", "if", "...	[ "Return", "true", "if", "EXP", "should", "be", "placed", "in", "the", "small", "data", "section", "." ]	[ "nios2", "0" ]	nios22	nios2_in_small_data_p	nios2	MPU	GCC	18,306	95	1	[]
[ "<s>", "static", "opt_scalar_float_mode", "rs6000_floatn_mode", "(", "int", "n", ",", "bool", "extended", ")", "{", "if", "(", "extended", ")", "{", "switch", "(", "n", ")", "{", "case", "32", ":", "return", "DFmode", ";", "case", "64", ":", "if", "(",...	[ "Target", "hook", "for", "floatn_mode", "." ]	[ "powerpcspe", "32", "64", "128", "32", "64", "128" ]	powerpcspe	rs6000_floatn_mode	powerpcspe	CPU	GCC	18,307	122	1	[]
[ "<s>", "unsigned", "get132Opcode", "(", ")", "const", "{", "return", "Opcodes", "[", "Form132", "]", ";", "}", "</s>" ]	[ "Returns", "the", "132", "form", "of", "FMA", "opcode", "." ]	[ "X86" ]	X86InstrFMA3Info11	get132Opcode	X86	CPU	LLVM	18,308	13	1	[]
[ "<s>", "bool", "MSP430FrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "ArrayRef", "<", "CalleeSavedInfo", ">", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI", ")",...	[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...	[ "MSP430", "MSP430", "MSP430", "MSP430", "2", "MSP430", "MSP430", "MSP430", "0", "1", "MSP430", "MSP430::PUSH16r", "MSP430", "MSP430::PUSHM16r", "1" ]	MSP430FrameLowering31	spillCalleeSavedRegisters	MSP430	MPU	LLVM	18,309	268	1	[]
[ "<s>", "bool", "GeneralShuffle", "::", "add", "(", "SDValue", "Op", ",", "unsigned", "Elem", ")", "{", "unsigned", "BytesPerElement", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getStoreSize", "(", ")", ";", "EVT", "FromVT", "=", "Op", ".", "...	[ "Add", "a", "string", "to", "the", "builder", "." ]	[ "SystemZ", "SystemZ::VectorBytes", "ISD::BITCAST", "0", "ISD::VECTOR_SHUFFLE", "SystemZ::VectorBytes", "0", "SystemZ::VectorBytes", "SystemZ::VectorBytes", "0", "SystemZ::VectorBytes", "0" ]	SystemZISelLowering (2)2	add	SystemZ	CPU	LLVM	18,310	326	1	[]
[ "<s>", "bool", "rs6000_global_entry_point_prologue_needed_p", "(", "void", ")", "{", "if", "(", "DEFAULT_ABI", "!=", "ABI_ELFv2", ")", "return", "false", ";", "if", "(", "TARGET_SINGLE_PIC_BASE", ")", "return", "false", ";", "if", "(", "rs6000_pcrel_p", "(", ")"...	[ "Return", "whether", "we", "need", "to", "emit", "an", "ELFv2", "global", "entry", "point", "prologue", "." ]	[ "rs6000" ]	rs6000-logue	rs6000_global_entry_point_prologue_needed_p	rs6000	CPU	GCC	18,311	48	1	[]
[ "<s>", "bool", "AMDGPUPromoteAlloca", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "!", "TM", "\|\|", "skipFunction", "(", "F", ")", ")", "return", "false", ";", "FunctionType", "*", "FTy", "=", "F", ".", "getFunctionType", "(", ...	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU", "0", "\"Function has local memory argument. Promoting to \"", "\"local memory disabled.\\n\"", "AMDGPU", "AMDGPU", "0", "0", "AMDGPU", "0", "AMDGPU::getIntegerAttribute", "\"amdgpu-max-waves-per-eu\"", "0", "0", "7", "\" uses \"", "\" bytes of LDS\\n...	AMDGPUPromoteAlloca34	runOnFunction	AMDGPU	GPU	LLVM	18,312	468	1	[]
[ "<s>", "XCoreTargetMachine", "::", "XCoreTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeMo...	[ "Create", "an", "ILP32", "architecture", "model", "." ]	[ "XCore", "XCore", "XCore", "\"e-p:32:32:32-a0:0:32-f32:32:32-f64:32:32-i1:8:32-i8:8:32-\"", "\"i16:16:32-i32:32:32-i64:32:32-n32\"" ]	XCoreTargetMachine13	XCoreTargetMachine	XCore	MPU	LLVM	18,313	99	1	[]
[ "<s>", "void", "WebAssemblyRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", ")", ...	[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]	[ "WebAssembly", "WebAssembly", "0", "1", "0", "\"Can't eliminate FI yet if offset is already set\"", "1", "2", "WebAssembly::SP32", "WebAssembly::I32RegClass", "WebAssembly::CONST_I32", "WebAssembly::ADD_I32", "WebAssembly::SP32" ]	WebAssemblyRegisterInfo (2)	eliminateFrameIndex	WebAssembly	Virtual ISA	LLVM	18,314	276	1	[]
[ "<s>", "static", "unsigned", "getOppositeBranchOpc", "(", "unsigned", "Opcode", ")", "{", "switch", "(", "Opcode", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Unknown conditional branch!\"", ")", ";", "case", "CSKY", "::", "BT32", ":", "return", "CSKY"...	[ "getOppositeBranchOpc", "-", "Return", "the", "inverse", "of", "the", "specified", "opcode", ",", "e.g", "." ]	[ "CSKY", "\"Unknown conditional branch!\"", "CSKY::BT32", "CSKY::BF32", "CSKY::BT16", "CSKY::BF16", "CSKY::BF32", "CSKY::BT32", "CSKY::BF16", "CSKY::BT16", "CSKY::BHZ32", "CSKY::BLSZ32", "CSKY::BHSZ32", "CSKY::BLZ32", "CSKY::BLZ32", "CSKY::BHSZ32", "CSKY::BLSZ32", "CSKY::BHZ32", "...	CSKYInstrInfo1	getOppositeBranchOpc	CSKY	CPU	LLVM	18,315	122	1	[]
[ "<s>", "void", "RISCVDAGToDAGISel", "::", "PreprocessISelDAG", "(", ")", "{", "for", "(", "SelectionDAG", "::", "allnodes_iterator", "I", "=", "CurDAG", "->", "allnodes_begin", "(", ")", ",", "E", "=", "CurDAG", "->", "allnodes_end", "(", ")", ";", "I", "!...	[ "PreprocessISelDAG", "-", "This", "hook", "allows", "targets", "to", "hack", "on", "the", "graph", "before", "instruction", "selection", "starts", "." ]	[ "RISCV", "RISCV", "RISCVISD::SPLAT_VECTOR_SPLIT_I64_VL", "3", "\"Unexpected number of operands\"", "0", "0", "1", "2", "MVT::i64", "MVT::i32", "MVT::i32", "\"Unexpected VTs!\"", "RISCV", "RISCV", "8", "4", "4", "8", "ISD::TokenFactor", "MVT::Other", "MVT::Other", "Intrins...	RISCVISelDAGToDAG35	PreprocessISelDAG	RISCV	CPU	LLVM	18,316	463	1	[]
[ "<s>", "int", "spu_saved_regs_size", "(", "void", ")", "{", "int", "reg_save_size", "=", "0", ";", "int", "regno", ";", "for", "(", "regno", "=", "FIRST_PSEUDO_REGISTER", "-", "1", ";", "regno", ">=", "0", ";", "--", "regno", ")", "if", "(", "need_to_s...	[ "This", "function", "is", "only", "correct", "starting", "with", "local", "register", "allocation" ]	[ "spu", "0", "1", "0", "0", "0x10" ]	spu	spu_saved_regs_size	spu	MPU	GCC	18,317	46	1	[]
[ "<s>", "void", "MINA32InstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "OS", ",", "unsigned", "RegNo", ")", "const", "{", "OS", "<<", "'$'", "<<", "StringRef", "(", "getRegisterName", "(", "RegNo", ")", ")", ".", "lower", "(", ")", ";", "}", ...	[ "Print", "the", "assembler", "register", "name", "." ]	[ "MINA32", "MINA32" ]	MINA32InstPrinter	printRegName	MINA32	CPU	LLVM	18,318	31	1	[]
[ "<s>", "static", "Cpu0ABIInfo", "Unknown", "(", ")", "{", "return", "Cpu0ABIInfo", "(", "ABI", "::", "Unknown", ")", ";", "}", "</s>" ]	[ "The", "kind", "of", "location", "description", "being", "produced", ".", "More", "..." ]	[ "Cpu0", "Cpu0", "Cpu0", "ABI::Unknown" ]	Cpu0ABIInfo	Unknown	Cpu0	CPU	LLVM	18,319	15	1	[]
[ "<s>", "static", "bool", "frv_local_funcdesc_p", "(", "rtx", "fnx", ")", "{", "tree", "fn", ";", "enum", "symbol_visibility", "vis", ";", "bool", "ret", ";", "if", "(", "!", "SYMBOL_REF_LOCAL_P", "(", "fnx", ")", ")", "return", "FALSE", ";", "fn", "=", ...	[ "Test", "whether", "a", "local", "function", "descriptor", "is", "canonical", ",", "i.e.", ",", "whether", "we", "can", "use", "FUNCDESC_GOTOFF", "to", "compute", "the", "address", "of", "the", "function", "." ]	[ "frv" ]	frv	frv_local_funcdesc_p	frv	VLIW	GCC	18,320	89	1	[]
[ "<s>", "bool", "X86TargetLowering", "::", "isBinOp", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "case", "X86ISD", "::", "ANDNP", ":", "case", "X86ISD", "::", "PCMPGT", ":", "case", "X86ISD", "::", "FMAX", ":", "case"...	[ "Add", "x86-specific", "opcodes", "to", "the", "default", "list", "." ]	[ "X86", "X86", "X86ISD::ANDNP", "X86ISD::PCMPGT", "X86ISD::FMAX", "X86ISD::FMIN", "X86ISD::FANDN", "X86ISD::VPSHA", "X86ISD::VPSHL", "X86ISD::VSHLV", "X86ISD::VSRLV", "X86ISD::VSRAV" ]	X86ISelLowering100	isBinOp	X86	CPU	LLVM	18,321	78	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"X86 WinAlloca Expander\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "X86", "\"X86 WinAlloca Expander\"" ]	X86WinAllocaExpander1	getPassName	X86	CPU	LLVM	18,322	13	1	[]
[ "<s>", "unsigned", "getReg", "(", ")", "const", "override", "{", "assert", "(", "(", "Kind", "==", "k_Register", ")", "&&", "\"Invalid access!\"", ")", ";", "return", "Reg", ".", "RegNum", ";", "}", "</s>" ]	[ "Returns", "the", "register", "associated", "with", "this", "edge", "." ]	[ "VE", "\"Invalid access!\"" ]	VEAsmParser (2)	getReg	VE	CPU	LLVM	18,323	24	1	[]
[ "<s>", "AArch64Subtarget", "::", "AArch64Subtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "TargetMachine", "&", "TM", ",", "bool", "LittleEndian", ...	[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64" ]	AArch64Subtarget24	AArch64Subtarget	AArch64	CPU	LLVM	18,324	163	1	[]
[ "<s>", "void", "SystemZInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ")", "{", "printInstruction", "(", "MI", ",", "O", ")", ";", "printAnnotation", "(", "O", ",", "Annot", ")...	[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]	[ "SystemZ", "SystemZ" ]	SystemZInstPrinter	printInst	SystemZ	CPU	LLVM	18,325	33	1	[]
[ "<s>", "void", "aarch64_split_128bit_move", "(", "rtx", "dst", ",", "rtx", "src", ")", "{", "rtx", "dst_lo", ",", "dst_hi", ";", "rtx", "src_lo", ",", "src_hi", ";", "machine_mode", "mode", "=", "GET_MODE", "(", "dst", ")", ";", "gcc_assert", "(", "mode"...	[ "Split", "a", "128-bit", "move", "operation", "into", "two", "64-bit", "move", "operations", ",", "taking", "care", "to", "handle", "partial", "overlap", "of", "register", "to", "register", "copies", ".", "Special", "cases", "are", "needed", "when", "moving", ...	[ "aarch64" ]	aarch642	aarch64_split_128bit_move	aarch64	CPU	GCC	18,326	354	1	[]
[ "<s>", "type_suffix_index", "function_resolver", "::", "infer_pointer_type", "(", "unsigned", "int", "argno", ",", "bool", "gather_scatter_p", ")", "{", "tree", "actual", "=", "get_argument_type", "(", "argno", ")", ";", "if", "(", "actual", "==", "error_mark_node...	[ "Require", "argument", "ARGNO", "to", "be", "a", "pointer", "to", "a", "scalar", "type", "that", "has", "a", "corresponding", "type", "suffix", ".", "Return", "that", "type", "suffix", "on", "success", ",", "otherwise", "report", "an", "error", "and", "ret...	[ "aarch64", "\"passing %qT to argument %d of %qE, which\"", "\" expects a pointer type\"", "1", "\"an explicit type suffix is needed\"", "\" when using a vector of base addresses\"", "\"passing %qT to argument %d of %qE, but %qT is not\"", "\" a valid SVE element type\"", "1", "0", "32", "64", ...	aarch64-sve-builtins	infer_pointer_type	aarch64	CPU	GCC	18,327	175	1	[]
[ "<s>", "void", "ix86_function_specific_print", "(", "FILE", "", "file", ",", "int", "indent", ",", "struct", "cl_target_option", "", "ptr", ")", "{", "char", "*", "target_string", "=", "ix86_target_string", "(", "ptr", "->", "x_ix86_isa_flags", ",", "ptr", "...	[ "Print", "the", "current", "options" ]	[ "i386", "\"%sarch = %d (%s)\\n\"", "\"\"", "\"%stune = %d (%s)\\n\"", "\"\"", "\"%sbranch_cost = %d\\n\"", "\"\"", "\"%s%s\\n\"", "\"\"" ]	i386-options	ix86_function_specific_print	i386	CPU	GCC	18,328	165	1	[]
[ "<s>", "SUnit", "", "TPCSchedStrategy", "::", "pickNode", "(", "bool", "&", "IsTopNode", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"\\n** pickNode\\n\"", ")", ";", "SUnit", "*", "SU", "=", "nullptr", ";", "if", "(", "DAG", "->", "top", "...	[ "Pick", "the", "next", "node", "to", "schedule", ",", "or", "return", "NULL", "." ]	[ "TPC", "TPC", "\"\\n* pickNode\\n\"", "\"ReadyQ garbage\"", "\"failed to find the first candidate\"", "\"failed to find the first candidate\"", "\"* Pick node \"", "\"Top\"", "\"Bottom\"", "\" at cycle \"", "\" \"", "\" ** NO NODE \\n\"", "0" ]	TPCMachineScheduler	pickNode	TPC	Virtual ISA	LLVM	18,329	344	1	[]
[ "<s>", "static", "void", "s390_reorg", "(", "void", ")", "{", "bool", "pool_overflow", "=", "false", ";", "int", "hw_before", ",", "hw_after", ";", "split_all_insns_noflow", "(", ")", ";", "for", "(", ";", ";", ")", "{", "struct", "constant_pool", "*", "...	[ "Perform", "machine-dependent", "processing", "." ]	[ "s390", "0", "1", "1", "0", "0", "0", "3", "3", "2", "2", "1" ]	s3905	s390_reorg	s390	MPU	GCC	18,330	469	1	[]
[ "<s>", "unsigned", "int", "LC2200AsmParser", "::", "validateTargetOperandClass", "(", "MCParsedAsmOperand", "&", "Op", ",", "unsigned", "Kind", ")", "{", "return", "MCTargetAsmParser", "::", "validateTargetOperandClass", "(", "Op", ",", "Kind", ")", ";", "}", "</s...	[ "Allow", "a", "target", "to", "add", "special", "case", "operand", "matching", "for", "things", "that", "tblgen", "doesn't/ca", "n't", "handle", "effectively", "." ]	[ "LC2200", "LC2200" ]	LC2200AsmParser	validateTargetOperandClass	LC2200	CPU	LLVM	18,331	25	1	[]
[ "<s>", "static", "unsigned", "int", "aarch64_parse_boolean_options", "(", "const", "char", "", "option", ",", "const", "struct", "aarch64_flag_desc", "", "flags", ",", "unsigned", "int", "initial_state", ",", "const", "char", "*", "option_name", ")", "{", "con...	[ "Parse", "OPTION", "which", "is", "a", "comma-separated", "list", "of", "flags", "to", "enable", ".", "FLAGS", "gives", "the", "list", "of", "flags", "we", "understand", ",", "INITIAL_STATE", "gives", "any", "default", "state", "we", "inherit", "from", "the"...	[ "aarch64", "0", "\"%s string ill-formed\\n\"", "0", "0" ]	aarch64	aarch64_parse_boolean_options	aarch64	CPU	GCC	18,332	165	1	[]
[ "<s>", "void", "c4x_global_label", "(", "const", "char", "", "name", ")", "{", "struct", "name_list", "", "p", ",", "*", "last", ";", "p", "=", "global_head", ";", "while", "(", "p", ")", "{", "if", "(", "strcmp", "(", "p", "->", "name", ",", "...	[ "Add", "NAME", "to", "list", "of", "global", "symbols", "and", "remove", "from", "external", "list", "if", "present", "on", "external", "list", "." ]	[ "c4x", "0", "0" ]	c4x1	c4x_global_label	c4x	DSP	GCC	18,333	139	1	[]
[ "<s>", "MachineInstr", "*", "Z80InstrInfo", "::", "foldMemoryOperandImpl", "(", "MachineFunction", "&", "MF", ",", "MachineInstr", "&", "MI", ",", "ArrayRef", "<", "unsigned", ">", "Ops", ",", "MachineBasicBlock", "::", "iterator", "InsertPt", ",", "MachineInstr",...	[ "foldMemoryOperand", "-", "Same", "as", "the", "previous", "version", "except", "it", "allows", "folding", "of", "any", "load", "and", "store", "from", "/", "to", "any", "address", ",", "not", "just", "from", "a", "specific", "stack", "slot", "." ]	[ "Z80", "Z80", "\"Unimplemented\"" ]	Z80InstrInfo2	foldMemoryOperandImpl	Z80	MPU	LLVM	18,334	44	1	[]
[ "<s>", "void", "setReg", "(", "unsigned", "Val", ")", "{", "Contents", ".", "RegNum", "=", "Val", ";", "}", "</s>" ]	[ "Assigns", "the", "associated", "register", "for", "this", "edge", "." ]	[ "PowerPC" ]	PPCCTRLoops2	setReg	PowerPC	CPU	LLVM	18,335	14	1	[]
[ "<s>", "static", "int", "ia64_first_cycle_multipass_dfa_lookahead_guard", "(", "rtx_insn", "*", "insn", ",", "int", "ready_index", ")", "{", "gcc_assert", "(", "insn", "&&", "INSN_P", "(", "insn", ")", ")", ";", "if", "(", "pending_data_specs", ">=", "16", "&&...	[ "We", "are", "choosing", "insn", "from", "the", "ready", "queue", ".", "Return", "nonzero", "if", "INSN", "can", "be", "chosen", "." ]	[ "ia64", "16", "0", "1", "1", "0", "0", "4", "0", "1" ]	ia64	ia64_first_cycle_multipass_dfa_lookahead_guard	ia64	CPU	GCC	18,336	96	1	[]
[ "<s>", "bool", "SIFixSGPRCopies", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", ".", "getTarget",...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "R600", "SI", "0" ]	SIFixSGPRCopies7	runOnMachineFunction	R600	GPU	LLVM	18,337	180	1	[]
[ "<s>", "static", "rtx_insn", "", "rs6000_emit_allocate_stack", "(", "HOST_WIDE_INT", "size", ",", "rtx", "copy_reg", ",", "int", "copy_off", ")", "{", "rtx_insn", "", "insn", ";", "rtx", "stack_reg", "=", "gen_rtx_REG", "(", "Pmode", ",", "STACK_POINTER_REGNUM...	[ "Emit", "the", "correct", "code", "for", "allocating", "stack", "space", ",", "as", "insns", ".", "If", "COPY_R12", ",", "make", "sure", "a", "copy", "of", "the", "old", "frame", "is", "left", "in", "r12", ".", "The", "generated", "code", "may", "use",...	[ "rs6000", "0", "0", "\"stack frame too large\"", "0", "1", "31", "0", "\"stack limit expression is not supported\"", "0" ]	rs60007	rs6000_emit_allocate_stack	rs6000	CPU	GCC	18,338	342	1	[]
[ "<s>", "void", "BPFRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "&&", ...	[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]	[ "BPF", "BPF", "0", "\"Unexpected\"", "0", "\"Instr doesn't have FrameIndex operand!\"", "BPF::MOV_rr", "1", "BPF::ADD_ri", "1", "32", "\"bug in frame offset\"", "BPF::FI_ri", "1", "BPF::MOV_rr", "BPF::ADD_ri", "1" ]	BPFRegisterInfo1	eliminateFrameIndex	BPF	Virtual ISA	LLVM	18,339	406	1	[]
[ "<s>", "bool", "isScheduled", "(", "const", "SUnit", "*", "SU", ")", "const", "{", "assert", "(", "!", "SU", "->", "isBoundaryNode", "(", ")", ")", ";", "return", "NumPreds", "[", "SU", "->", "NodeNum", "]", "==", "std", "::", "numeric_limits", "<", ...	[ "True", "once", "scheduled", "." ]	[ "AMDGPU" ]	GCNMinRegStrategy	isScheduled	AMDGPU	GPU	LLVM	18,340	40	1	[]
[ "<s>", "static", "int", "msp430_memory_move_cost", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "reg_class_t", "rclass", "ATTRIBUTE_UNUSED", ",", "bool", "in", ")", "{", "int", "cost", ";", "const", "struct", "double_op_cost", "*", "cost_p", ";", "bool", ...	[ "Return", "the", "cost", "of", "moving", "data", "between", "registers", "and", "memory", ".", "The", "returned", "cost", "must", "be", "relative", "to", "the", "default", "TARGET_REGISTER_MOVE_COST", "of", "2", ".", "IN", "is", "false", "if", "the", "value"...	[ "msp430", "2", "2" ]	msp430	msp430_memory_move_cost	msp430	MPU	GCC	18,341	72	1	[]
[ "<s>", "bool", "ARMAsmBackend", "::", "writeNopData", "(", "raw_ostream", "&", "OS", ",", "uint64_t", "Count", ")", "const", "{", "const", "uint16_t", "Thumb1_16bitNopEncoding", "=", "0x46c0", ";", "const", "uint16_t", "Thumb2_16bitNopEncoding", "=", "0xbf00", ";"...	[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]	[ "ARM", "ARM", "0x46c0", "0xbf00", "ARM", "0xe1a00000", "ARM", "0xe320f000", "2", "0", "support::endian", "1", "ARM", "ARM", "4", "0", "support::endian", "4", "1", "2", "\"\\0\\0\"", "2", "3", "\"\\0\\0\\xa0\"", "3" ]	ARMAsmBackend (2)2	writeNopData	ARM	CPU	LLVM	18,342	204	1	[]
[ "<s>", "static", "rtx_insn", "", "nvptx_discover_pre", "(", "basic_block", "block", ",", "int", "expected", ")", "{", "gcc_assert", "(", "block", "->", "preds", "->", "length", "(", ")", "==", "1", ")", ";", "basic_block", "pre_block", "=", "(", "", "b...	[ "BLOCK", "is", "a", "basic", "block", "containing", "a", "head", "or", "tail", "instruction", ".", "Locate", "the", "associated", "prehead", "or", "pretail", "instruction", ",", "which", "must", "be", "in", "the", "single", "predecessor", "block", "." ]	[ "nvptx", "1", "0" ]	nvptx	nvptx_discover_pre	nvptx	GPU	GCC	18,343	90	1	[]
[ "<s>", "const", "uint32_t", "*", "Z80RegisterInfo", "::", "getNoPreservedMask", "(", ")", "const", "{", "return", "CSR_NoRegs_RegMask", ";", "}", "</s>" ]	[ "Return", "a", "register", "mask", "that", "clobbers", "everything", "." ]	[ "Z80", "Z80" ]	Z80RegisterInfo2	getNoPreservedMask	Z80	MPU	LLVM	18,344	14	1	[]
[ "<s>", "void", "SIInstrInfo", "::", "moveToVALU", "(", "MachineInstr", "&", "TopInst", ")", "const", "{", "SmallVector", "<", "MachineInstr", "*", ",", "128", ">", "Worklist", ";", "Worklist", ".", "push_back", "(", "&", "TopInst", ")", ";", "while", "(", ...	[ "Replace", "the", "instructions", "opcode", "with", "the", "equivalent", "VALU", "opcode", "." ]	[ "R600", "SI", "128", "1", "0", "0", "0", "0", "0" ]	SIInstrInfo43	moveToVALU	R600	GPU	LLVM	18,345	443	1	[]
[ "<s>", "bool", "F2003fTargetLowering", "::", "CanLowerReturn", "(", "CallingConv", "::", "ID", "CallConv", ",", "MachineFunction", "&", "MF", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "LLVMC...	[ "This", "hook", "should", "be", "implemented", "to", "check", "whether", "the", "return", "values", "described", "by", "the", "Outs", "array", "can", "fit", "into", "the", "return", "registers", "." ]	[ "F2003f", "F2003f", "ISD::OutputArg", "16", "F2003f" ]	F2003fISelLowering	CanLowerReturn	F2003f	CPU	LLVM	18,346	66	1	[]
[ "<s>", "RISCVSubtarget", "&", "RISCVSubtarget", "::", "initializeSubtargetDependencies", "(", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "TuneCPU", ",", "StringRef", "FS", ",", "StringRef", "ABIName", ")", "{", "bool", "Is64Bit", "=...	[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]	[ "RI5CY", "RISCV", "RISCV", "\"generic-rv64\"", "\"generic-rv32\"", "MVT::i64", "64", "RISCVABI::computeTargetABI", "RISCVFeatures::validate" ]	RISCVSubtarget	initializeSubtargetDependencies	RI5CY	CPU	LLVM	18,347	159	1	[]
[ "<s>", "TargetPassConfig", "*", "RISCVTargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "RISCVPassConfig", "(", "this", ",", "PM", ")", ";", "}", "</s>" ]	[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]	[ "RISCV", "RISCV", "RISCV" ]	RISCVTargetMachine (2)1	createPassConfig	RISCV	CPU	LLVM	18,348	21	1	[]
[ "<s>", "bool", "VLIWResourceModel", "::", "reserveResources", "(", "SUnit", "*", "SU", ")", "{", "bool", "startNewCycle", "=", "false", ";", "if", "(", "!", "SU", ")", "{", "ResourcesModel", "->", "clearResources", "(", ")", ";", "Packet", ".", "clear", ...	[ "Keep", "track", "of", "available", "resources", "." ]	[ "Hexagon", "\"Packet[\"", "\"]:\\n\"", "0", "\"\\t[\"", "\"] SU(\"", "\")\\t\"" ]	HexagonMachineScheduler (2)2	reserveResources	Hexagon	DSP	LLVM	18,349	278	1	[]
[ "<s>", "bool", "X86InstrInfo", "::", "expandPostRAPseudo", "(", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "bool", "HasAVX", "=", "Subtarget", ".", "hasAVX", "(", ")", ";", "MachineInstrBuilder", "MIB", "(", "*", "MI", "->", "getParent", ...	[ "This", "function", "is", "called", "for", "all", "pseudo", "instructions", "that", "remain", "after", "register", "allocation", "." ]	[ "X86", "X86", "X86::MOV32r0", "X86::XOR32rr", "X86::SETB_C8r", "X86::SBB8rr", "X86::SETB_C16r", "X86::SBB16rr", "X86::SETB_C32r", "X86::SBB32rr", "X86::SETB_C64r", "X86::SBB64rr", "X86::V_SET0", "X86::FsFLD0SS", "X86::FsFLD0SD", "X86::VXORPSrr", "X86::XORPSrr", "X86::AVX_SET0", "...	X86InstrInfo109	expandPostRAPseudo	X86	CPU	LLVM	18,350	343	1	[]
[ "<s>", "void", "print_operand_address", "(", "FILE", "*", "file", ",", "rtx", "addr", ")", "{", "int", "basereg", "=", "31", ";", "HOST_WIDE_INT", "offset", "=", "0", ";", "if", "(", "GET_CODE", "(", "addr", ")", "==", "AND", ")", "addr", "=", "XEXP"...	[ "Print", "the", "operand", "address", "represented", "by", "the", "rtx", "addr" ]	[ "alpha", "31", "0", "0", "1", "1", "0", "1", "0", "0", "1", "16", "\"dtprel\"", "\"dtprello\"", "16", "\"tprel\"", "\"tprello\"", "\"unknown relocation unspec\"", "0", "0", "\"gprel\"", "\"gprellow\"", "\"+\"", "0", "\"($%d)\\t\\t!%s\"", "29", "\"%s\"", "0", "...	alpha4	print_operand_address	alpha	MPU	GCC	18,351	496	1	[]
[ "<s>", "static", "void", "loongarch_emit_int_order_test", "(", "enum", "rtx_code", "code", ",", "bool", "*", "invert_ptr", ",", "rtx", "target", ",", "rtx", "cmp0", ",", "rtx", "cmp1", ")", "{", "machine_mode", "mode", ";", "mode", "=", "GET_MODE", "(", "c...	[ "Compare", "CMP0", "and", "CMP1", "using", "ordering", "test", "CODE", "and", "store", "the", "result", "in", "TARGET", ".", "CMP0", "and", "TARGET", "are", "register_operands", ".", "If", "INVERT_PTR", "is", "nonnull", ",", "it", "'s", "OK", "to", "set", ...	[ "loongarch", "0" ]	loongarch	loongarch_emit_int_order_test	loongarch	CPU	GCC	18,352	167	1	[]
[ "<s>", "void", "HexagonTargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "isHvxOperation", "(", "N", ",", "DAG", ...	[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]	[ "Hexagon", "Hexagon", "ISD::SRL", "ISD::SRA", "ISD::SHL", "ISD::BITCAST", "0", "MVT::i8", "Hexagon::C2_tfrpr", "MVT::i32", "0", "MVT::i8" ]	HexagonISelLowering9	ReplaceNodeResults	Hexagon	DSP	LLVM	18,353	159	1	[]
[ "<s>", "bool", "SystemZMCAsmBackend", "::", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ")", "const", "{", "return", "getRelaxedOpcode", "(", "Inst", ".", "getOpcode", "(", ")", ")", "!=", "0", ";", "}", "</s>" ]	[ "Check", "whether", "the", "given", "instruction", "may", "need", "relaxation", "." ]	[ "SystemZ", "SystemZ", "0" ]	SystemZMCAsmBackend28	mayNeedRelaxation	SystemZ	CPU	LLVM	18,354	25	1	[]
[ "<s>", "int", "m32c_legitimate_address_p", "(", "enum", "machine_mode", "mode", ",", "rtx", "x", ",", "int", "strict", ")", "{", "int", "mode_adjust", ";", "if", "(", "CONSTANT_P", "(", "x", ")", ")", "return", "1", ";", "mode_adjust", "=", "GET_MODE_SIZE"...	[ "Used", "by", "GO_IF_LEGITIMATE_ADDRESS", ".", "The", "r8c/m32c", "family", "supports", "a", "wide", "range", "of", "non-orthogonal", "addressing", "modes", ",", "including", "the", "ability", "to", "double-indirect", "on", "", "some", "", "of", "them", ".", ...	[ "m32c", "1", "1", "0", "0", "0", "\"double indirect\\n\"", "0", "\"r\"", "0", "1", "0", "1", "0", "\"+ri\"", "1", "2", "65536", "65535", "0", "65535", "16777216", "16777215", "128", "127", "65536", "65535", "128", "127", "1", "1", "0", "\"+rs\"", "\"...	m32c2	m32c_legitimate_address_p	m32c	MPU	GCC	18,355	421	1	[]
[ "<s>", "bool", "ARMAsmPrinter", "::", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpNum", ",", "unsigned", "AsmVariant", ",", "const", "char", "", "ExtraCode", ")", "{", "if", "(", "ExtraCode", "&&", "ExtraCode", "[", ...	[ "Print", "the", "specified", "operand", "of", "MI", ",", "an", "INLINEASM", "instruction", ",", "using", "the", "specified", "assembler", "variant", "as", "an", "address", "." ]	[ "ARM", "ARM", "0" ]	ARMAsmPrinter20	PrintAsmMemoryOperand	ARM	CPU	LLVM	18,356	45	1	[]
[ "<s>", "void", "MipsTargetMachine", "::", "resetSubtarget", "(", "MachineFunction", "*", "MF", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"resetSubtarget\\n\"", ")", ";", "AttributeSet", "FnAttrs", "=", "MF", "->", "getFunction", "(", ")", "->", "getA...	[ "Reset", "the", "subtarget", "for", "the", "Mips", "target", "." ]	[ "Mips", "Mips", "\"resetSubtarget\\n\"", "Mips", "\"mips16\"", "Mips", "\"nomips16\"", "Mips", "Mips", "\"mips16 and nomips16 specified on the same function\"", "Mips", "Mips", "Mips", "Mips" ]	MipsTargetMachine79	resetSubtarget	Mips	CPU	LLVM	18,357	107	1	[]
[ "<s>", "SDValue", "BPFTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "const", "SD...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "BPF", "BPF", "ISD::InputArg", "\"Unsupported calling convention\"", "16", "BPF", "BPF", "MVT::SimpleValueType", "\"LowerFormalArguments Unhandled argument type: \"", "0", "MVT::i32", "MVT::i64", "MVT::i64", "BPF::GPRRegClass", "BPF::GPR32RegClass", "ISD::AssertSext", "ISD::AssertZex...	BPFISelLowering1	LowerFormalArguments	BPF	Virtual ISA	LLVM	18,358	449	1	[]
[ "<s>", "unsigned", "MipsMCCodeEmitter", "::", "getJumpOffset16OpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "con...	[ "getJumpOffset16OpValue", "-", "Return", "binary", "encoding", "of", "the", "jump", "target", "operand", "." ]	[ "Mips", "Mips", "\"getJumpOffset16OpValue expects only expressions or an immediate\"", "0" ]	MipsMCCodeEmitter (2)	getJumpOffset16OpValue	Mips	CPU	LLVM	18,359	69	1	[]
[ "<s>", "static", "void", "", "rs6000_init_cost", "(", "struct", "loop", "", "loop_info", ")", "{", "rs6000_cost_data", "*", "data", "=", "XNEW", "(", "struct", "_rs6000_cost_data", ")", ";", "data", "->", "loop_info", "=", "loop_info", ";", "data", "->", ...	[ "Implement", "targetm.vectorize.init_cost", "." ]	[ "powerpcspe", "0", "0", "0" ]	powerpcspe	rs6000_init_cost	powerpcspe	CPU	GCC	18,360	62	1	[]
[ "<s>", "Register", "getStackAddress", "(", "uint64_t", "Size", ",", "int64_t", "Offset", ",", "MachinePointerInfo", "&", "MPO", ",", "ISD", "::", "ArgFlagsTy", "Flags", ")", "override", "{", "auto", "&", "MFI", "=", "MIRBuilder", ".", "getMF", "(", ")", "....	[ "Materialize", "a", "VReg", "containing", "the", "address", "of", "the", "specified", "stack-based", "object", "." ]	[ "MOS", "ISD::ArgFlagsTy", "0", "16", "0" ]	MOSCallLowering	getStackAddress	MOS	MPU	LLVM	18,361	91	1	[]
[ "<s>", "void", "PatmosPostRASchedStrategy", "::", "scheduleTree", "(", "unsigned", "SubtreeID", ")", "{", "ReadyQ", ".", "scheduledTree", "(", "SubtreeID", ")", ";", "}", "</s>" ]	[ "Scheduler", "callback", "to", "update", "SubtreeConnectLevels", "when", "a", "tree", "is", "initially", "scheduled", "." ]	[ "Patmos", "Patmos" ]	PatmosSchedStrategy	scheduleTree	Patmos	VLIW	LLVM	18,362	17	1	[]
[ "<s>", "int", "sh_media_register_for_return", "(", "void", ")", "{", "int", "regno", ";", "int", "tr0_used", ";", "if", "(", "!", "current_function_is_leaf", ")", "return", "-", "1", ";", "if", "(", "lookup_attribute", "(", "\"interrupt_handler\"", ",", "DECL_...	[ "Choose", "a", "call-clobbered", "target-branch", "register", "that", "remains", "unchanged", "along", "the", "whole", "function", ".", "We", "set", "it", "up", "as", "the", "return", "value", "in", "the", "prologue", "." ]	[ "sh", "1", "\"interrupt_handler\"", "1", "1", "1" ]	sh3	sh_media_register_for_return	sh	CPU	GCC	18,363	92	1	[]
[ "<s>", "static", "bool", "h8300_hard_regno_mode_ok", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "return", "regno", "==", "MAC_REG", "?", "mode", "==", "SImode", ":", "1", ";", "}", "</s>" ]	[ "Worker", "function", "for", "HARD_REGNO_MODE_OK", "." ]	[ "h8300", "1" ]	h8300	h8300_hard_regno_mode_ok	h8300	MPU	GCC	18,364	24	1	[]
[ "<s>", "bool", "XtensaAsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpNo", ",", "unsigned", ",", "const", "char", "", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "llvm_unreachable", "(", "\"XXX:\"", ...	[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]	[ "Xtensa", "Xtensa", "\"XXX:\"" ]	XtensaAsmPrinter	PrintAsmOperand	Xtensa	MPU	LLVM	18,365	31	1	[]
[ "<s>", "static", "unsigned", "findDeadCallerSavedReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "const", "X86RegisterInfo", "", "TRI", ",", "bool", "Is64Bit", ")", "{", "const", "MachineFunction", "", ...	[ "findDeadCallerSavedReg", "-", "Return", "a", "caller-saved", "register", "that", "is", "n't", "live", "when", "it", "reaches", "the", "``", "return", "''", "instruction", "." ]	[ "X86", "X86", "0", "0", "0", "X86::RET", "X86::RETL", "X86::RETQ", "X86::RETIL", "X86::RETIQ", "X86::TCRETURNdi", "X86::TCRETURNri", "X86::TCRETURNmi", "X86::TCRETURNdi64", "X86::TCRETURNri64", "X86::TCRETURNmi64", "X86::EH_RETURN", "X86::EH_RETURN64", "8", "0", "X86::RIP", ...	X86FrameLowering11	findDeadCallerSavedReg	X86	CPU	LLVM	18,366	308	1	[]
[ "<s>", "static", "void", "aarch64_override_options_after_change", "(", "void", ")", "{", "aarch64_override_options_after_change_1", "(", "&", "global_options", ")", ";", "}", "</s>" ]	[ "Implement", "targetm.override_options_after_change", "." ]	[ "aarch64" ]	aarch64	aarch64_override_options_after_change	aarch64	CPU	GCC	18,367	14	1	[]
[ "<s>", "bool", "function_arg_regno_p", "(", "int", "n", ")", "{", "int", "i", ";", "for", "(", "i", "=", "0", ";", "arg_regs", "[", "i", "]", "!=", "-", "1", ";", "i", "++", ")", "if", "(", "n", "==", "arg_regs", "[", "i", "]", ")", "return",...	[ "Return", "true", "when", "register", "may", "be", "used", "to", "pass", "function", "parameters", "." ]	[ "bfin", "0", "1" ]	bfin	function_arg_regno_p	bfin	DSP	GCC	18,368	43	1	[]
[ "<s>", "static", "bool", "pa_function_ok_for_sibcall", "(", "tree", "decl", ",", "tree", "exp", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "TARGET_PORTABLE_RUNTIME", ")", "return", "false", ";", "if", "(", "TARGET_ELF32", ")", "return", "(", "decl", "!=", "NULL_...	[ "Only", "direct", "calls", "to", "static", "functions", "are", "allowed", "to", "be", "sibling", "(", "tail", ")", "call", "optimized", ".", "This", "restriction", "is", "necessary", "because", "some", "linker", "generated", "stubs", "will", "store", "return",...	[ "pa" ]	pa3	pa_function_ok_for_sibcall	pa	CPU	GCC	18,369	49	1	[]
[ "<s>", "bool", "VZeroUpperInserter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "X86Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ";", "if", "(", "!", "ST", ".", "hasAVX"...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "X86", "X86", "X86", "X86::VR256RegClass", "\"X86VZeroUpper state should be clear\"", "\"MBB #\"", "\" was Pass-through, is now Dirty-out.\\n\"" ]	X86VZeroUpper12	runOnMachineFunction	X86	CPU	LLVM	18,370	362	1	[]
[ "<s>", "bool", "hasFP", "(", "const", "MachineFunction", "&", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]	[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]	[ "Cpu0" ]	Cpu0FrameLowering3	hasFP	Cpu0	CPU	LLVM	18,371	14	1	[]
[ "<s>", "bool", "ARMTargetLowering", "::", "getPostIndexedAddressParts", "(", "SDNode", "", "N", ",", "SDNode", "", "Op", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ",", "ISD", "::", "MemIndexedMode", "&", "AM", ",", "SelectionDAG", "&", ...	[ "Returns", "true", "by", "value", ",", "base", "pointer", "and", "offset", "pointer", "and", "addressing", "mode", "by", "reference", "if", "this", "node", "can", "be", "combined", "with", "a", "load", "/", "store", "to", "form", "a", "post-indexed", "load...	[ "ARM", "ARM", "ISD::MemIndexedMode", "ISD::SEXTLOAD", "ISD::NON_EXTLOAD", "0", "MVT::i32", "\"Non-i32 post-inc op?!\"", "ISD::ADD", "1", "4", "1", "0", "ISD::POST_INC", "ARM", "ISD::ADD", "ISD::POST_INC", "ISD::POST_DEC" ]	ARMISelLowering (3)	getPostIndexedAddressParts	ARM	CPU	LLVM	18,372	380	1	[]
[ "<s>", "bool", "PPCLoopPreIncPrep", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "LI", "=", "&", "getAnalysis", "<", "LoopInfoWrapperPass", ">", "(", ")", ".", "getLoopInfo", "(", ")", ";", "SE", "=", "&", "getAnalysis", "<", "ScalarEvolutio...	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "PowerPC", "PPC" ]	PPCLoopPreIncPrep7	runOnFunction	PowerPC	CPU	LLVM	18,373	87	1	[]
[ "<s>", "bool", "PPCAsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpNo", ",", "const", "char", "", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "ExtraCode", "&&", "ExtraCode", "[", "0", ...	[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]	[ "PowerPC", "PPC", "0", "1", "0", "0", "1", "1", "\"i\"", "PPC", "PPC::VSX32", "PPC::V0", "PPC", "PPC::VSX32", "PPC::VF0", "PPC", "PPC" ]	PPCAsmPrinter (2)3	PrintAsmOperand	PowerPC	CPU	LLVM	18,374	267	1	[]
[ "<s>", "bool", "isValid", "(", ")", "const", "{", "return", "Block", ";", "}", "</s>" ]	[ "Returns", "true", "if", "this", "iterator", "is", "still", "pointing", "at", "a", "valid", "entry", "." ]	[ "AMDGPU" ]	SIMachineScheduler	isValid	AMDGPU	GPU	LLVM	18,375	10	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addPreserved", "<", "ScalarEvolutionWrapperPass", ">", "(", ")", ";", "getLoopAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "TPC" ]	TPCoptimization	getAnalysisUsage	TPC	Virtual ISA	LLVM	18,376	25	1	[]
[ "<s>", "int", "M680x0FrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "unsigned", "&", "FrameReg", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "("...	[ "getFrameIndexReference", "-", "This", "method", "should", "return", "the", "base", "register", "and", "offset", "used", "to", "reference", "a", "frame", "index", "location", "." ]	[ "M680x0", "M680x0", "M680x0", "M680x0", "\"VLAs and dynamic stack realign, but no FP?!\"", "0", "0", "0", "0", "0" ]	M680x0FrameLowering	getFrameIndexReference	M680x0	MPU	LLVM	18,377	274	1	[]
[ "<s>", "bool", "SystemZInstrInfo", "::", "PredicateInstruction", "(", "MachineInstr", "*", "MI", ",", "const", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Pred", ")", "const", "{", "assert", "(", "Pred", ".", "size", "(", ")", "==", "2", "&&", "\"...	[ "Convert", "the", "instruction", "into", "a", "predicated", "instruction", "." ]	[ "SystemZ", "SystemZ", "2", "\"Invalid condition\"", "0", "1", "0", "15", "\"Invalid predicate\"", "SystemZ::CC" ]	SystemZInstrInfo (2)	PredicateInstruction	SystemZ	CPU	LLVM	18,378	159	1	[]
[ "<s>", "int", "mmix_initial_elimination_offset", "(", "int", "fromreg", ",", "int", "toreg", ")", "{", "int", "regno", ";", "int", "fp_sp_offset", "=", "(", "get_frame_size", "(", ")", "+", "crtl", "->", "outgoing_args_size", "+", "7", ")", "&", "~", "7", ...	[ "The", "difference", "between", "the", "(", "imaginary", ")", "frame", "pointer", "and", "the", "stack", "pointer", ".", "Used", "to", "eliminate", "the", "frame", "pointer", "." ]	[ "mmix", "7", "7", "0", "255", "8", "16", "8", "0", "0", "8" ]	mmix	mmix_initial_elimination_offset	mmix	CPU	GCC	18,379	109	1	[]
[ "<s>", "Register", "VETargetLowering", "::", "getRegisterByName", "(", "const", "char", "*", "RegName", ",", "LLT", "VT", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "Register", "Reg", "=", "StringSwitch", "<", "Register", ">", "(", "RegNa...	[ "Return", "the", "register", "ID", "of", "the", "name", "passed", "in", "." ]	[ "VE", "VE", "\"sp\"", "VE::SX11", "\"fp\"", "VE::SX9", "\"sl\"", "VE::SX8", "\"lr\"", "VE::SX10", "\"tp\"", "VE::SX14", "\"outer\"", "VE::SX12", "\"info\"", "VE::SX17", "\"got\"", "VE::SX15", "\"plt\"", "VE::SX16", "0", "\"Invalid register name global variable\"" ]	VEISelLowering	getRegisterByName	VE	CPU	LLVM	18,380	130	1	[]
[ "<s>", "unsigned", "TOYInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "T...	[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...	[ "TOY", "TOY", "TOY::STORErr", "1", "1", "0", "0" ]	TOYInstrInfo	isStoreToStackSlot	TOY	CPU	LLVM	18,381	81	1	[]
[ "<s>", "void", "RISCVFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "const",...	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "RISCV", "RISCV", "RISCV", "RISCV", "RISCV", "\"frame pointer should not have been eliminated\"", "0", "0", "0" ]	RISCVFrameLowering32	emitEpilogue	RISCV	CPU	LLVM	18,382	452	1	[]
[ "<s>", "static", "void", "assign_fp_registers", "(", "const_tree", "field", ",", "int", "bitpos", ",", "assign_data_t", "*", "data", ")", "{", "int", "nregs", ";", "machine_mode", "mode", ";", "if", "(", "!", "compute_fp_layout", "(", "field", ",", "bitpos",...	[ "A", "subroutine", "of", "function_arg_record_value", ".", "Assign", "FIELD", "at", "position", "BITPOS", "to", "FP", "registers", "." ]	[ "sparc", "2", "4", "32", "0", "0", "1", "4", "0" ]	sparc	assign_fp_registers	sparc	CPU	GCC	18,383	162	1	[]
[ "<s>", "bool", "isImm", "(", ")", "const", "override", "{", "return", "is", "(", "k_Immediate", ")", ";", "}", "</s>" ]	[ "isImm", "-", "Is", "this", "an", "immediate", "operand", "?" ]	[ "MOS" ]	MOSAsmParser	isImm	MOS	MPU	LLVM	18,384	14	1	[]
[ "<s>", "int", "standard_sse_constant_p", "(", "rtx", "x", ")", "{", "if", "(", "x", "==", "const0_rtx", ")", "return", "1", ";", "return", "(", "x", "==", "CONST0_RTX", "(", "GET_MODE", "(", "x", ")", ")", ")", ";", "}", "</s>" ]	[ "Return", "1", "if", "X", "is", "all", "0s", "and", "2", "if", "x", "is", "all", "1s", "in", "supported", "SSE/AVX", "vector", "mode", "." ]	[ "i386", "1" ]	i3863	standard_sse_constant_p	i386	CPU	GCC	18,385	30	1	[]
[ "<s>", "void", "VEInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "Register", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "Target...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "VE", "VE", "VE::I64RegClass", "VE::LDrii", "0", "0", "VE::I32RegClass", "VE::LDLSXrii", "0", "0", "VE::F32RegClass", "VE::LDUrii", "0", "0", "\"Can't load this register from stack slot\"" ]	VEInstrInfo1	loadRegFromStackSlot	VE	CPU	LLVM	18,386	267	1	[]
[ "<s>", "bool", "ARMCodeEmitter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "assert", "(", "(", "MF", ".", "getTarget", "(", ")", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "Default", "\|\|", "MF", ".", "getTarg...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "ARM", "ARM", "\"JIT relocation model must be set to static or default!\"", "ARM", "ARM", "ARM", "0", "ARM", "\"JITTing function '\"", "\"'\\n\"" ]	ARMCodeEmitter15	runOnMachineFunction	ARM	CPU	LLVM	18,387	307	1	[]
[ "<s>", "bool", "hasUsableDSOffset", "(", ")", "const", "{", "return", "getGeneration", "(", ")", ">=", "SEA_ISLANDS", ";", "}", "</s>" ]	[ "True", "if", "the", "offset", "field", "of", "DS", "instructions", "works", "as", "expected", "." ]	[ "AMDGPU" ]	AMDGPUSubtarget107	hasUsableDSOffset	AMDGPU	GPU	LLVM	18,388	14	1	[]
[ "<s>", "bool", "MipsLongBranch", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "F", ")", "{", "if", "(", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "&&", "TM", ".", "getSubtarget", "<", "MipsSubtarget", "...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Mips", "Mips", "Mips", "Mips", "16", "16", "4", "4", "Mips", "0" ]	MipsLongBranch16	runOnMachineFunction	Mips	CPU	LLVM	18,389	295	1	[]
[ "<s>", "static", "bool", "frv_registers_conflict_p", "(", "rtx", "x", ")", "{", "regstate_t", "flags", ";", "flags", "=", "0", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "COND_EXEC", ")", "{", "if", "(", "frv_registers_conflict_p_1", "(", "XEXP", "...	[ "Return", "true", "if", "something", "in", "X", "might", "depend", "on", "an", "instruction", "in", "the", "current", "packet", "." ]	[ "frv", "0", "0", "0", "1" ]	frv	frv_registers_conflict_p	frv	VLIW	GCC	18,390	73	1	[]
[ "<s>", "std", "::", "string", "getDataLayout", "(", ")", "const", "{", "const", "char", "*", "p", ";", "if", "(", "is64Bit", "(", ")", ")", "p", "=", "\"e-p:64:64-s:64-f64:64:64-i64:64:64-f80:128:128\"", ";", "else", "if", "(", "isTargetDarwin", "(", ")", ...	[ "Return", "the", "DataLayout", "associated", "with", "the", "module", "this", "SCEV", "instance", "is", "operating", "on", "." ]	[ "X86", "\"e-p:64:64-s:64-f64:64:64-i64:64:64-f80:128:128\"", "\"e-p:32:32-f64:32:64-i64:32:64-f80:128:128\"", "\"e-p:32:32-f64:32:64-i64:32:64-f80:32:32\"" ]	X86Subtarget46	getDataLayout	X86	CPU	LLVM	18,391	48	1	[]
[ "<s>", "static", "unsigned", "long", "rs6000_arg_size", "(", "machine_mode", "mode", ",", "const_tree", "type", ")", "{", "unsigned", "long", "size", ";", "if", "(", "mode", "!=", "BLKmode", ")", "size", "=", "GET_MODE_SIZE", "(", "mode", ")", ";", "else",...	[ "Compute", "the", "size", "(", "in", "words", ")", "of", "a", "function", "argument", "." ]	[ "rs6000", "3", "2", "7", "3" ]	rs6000-call	rs6000_arg_size	rs6000	CPU	GCC	18,392	61	1	[]
[ "<s>", "void", "AArch64PassConfig", "::", "addPreEmitPass", "(", ")", "{", "if", "(", "TM", "->", "getOptLevel", "(", ")", ">=", "CodeGenOpt", "::", "Aggressive", "&&", "EnableLoadStoreOpt", ")", "addPass", "(", "createAArch64LoadStoreOptimizationPass", "(", ")", ...	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64" ]	AArch64TargetMachine15	addPreEmitPass	AArch64	CPU	LLVM	18,393	132	1	[]
[ "<s>", "unsigned", "ARMFastISel", "::", "fastEmitInst_i", "(", "unsigned", "MachineInstOpcode", ",", "const", "TargetRegisterClass", "*", "RC", ",", "uint64_t", "Imm", ")", "{", "Register", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "const", "MCIn...	[ "Emit", "a", "MachineInstr", "with", "a", "single", "immediate", "operand", ",", "and", "a", "result", "register", "in", "the", "given", "register", "class", "." ]	[ "ARM", "ARM", "1", "0" ]	ARMFastISel36	fastEmitInst_i	ARM	CPU	LLVM	18,394	144	1	[]
[ "<s>", "const", "char", "*", "SparcTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "(", "SPISD", "::", "NodeType", ")", "Opcode", ")", "{", "case", "SPISD", "::", "FIRST_NUMBER", ":", "break", ";", "...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "Sparc", "Sparc", "SPISD::NodeType", "SPISD::FIRST_NUMBER", "SPISD::CMPICC", "\"SPISD::CMPICC\"", "SPISD::CMPFCC", "\"SPISD::CMPFCC\"", "SPISD::BRICC", "\"SPISD::BRICC\"", "SPISD::BRXCC", "\"SPISD::BRXCC\"", "SPISD::BRFCC", "\"SPISD::BRFCC\"", "SPISD::SELECT_ICC", "\"SPISD::SELECT_ICC\...	SparcISelLowering14	getTargetNodeName	Sparc	CPU	LLVM	18,395	218	1	[]
[ "<s>", "bool", "strict_low_part_peephole_ok", "(", "machine_mode", "mode", ",", "rtx_insn", "", "first_insn", ",", "rtx", "target", ")", "{", "rtx_insn", "", "p", "=", "first_insn", ";", "while", "(", "(", "p", "=", "PREV_INSN", "(", "p", ")", ")", ")"...	[ "Check", "for", "cases", "where", "a", "clr", "insns", "can", "be", "omitted", "from", "code", "using", "strict_low_part", "sets", ".", "For", "example", ",", "the", "second", "clrl", "here", "is", "not", "needed", ":", "clrl", "d0", ";", "movw", "a0", ...	[ "m68k", "0", "0", "0" ]	m68k	strict_low_part_peephole_ok	m68k	MPU	GCC	18,396	185	1	[]
[ "<s>", "bool", "XCoreAsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpNo", ",", "unsigned", "AsmVariant", ",", "const", "char", "", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "!", "Ext...	[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]	[ "XCore", "XCore", "0" ]	XCoreAsmPrinter (2)	PrintAsmOperand	XCore	MPU	LLVM	18,397	68	1	[]
[ "<s>", "BitVector", "ARMBaseRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "BitVe...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "ARM", "ARM", "ARM::SP", "ARM::PC", "ARM::FPSCR", "ARM::R9", "ARM::D31", "ARM::D16", "15", "0", "16", "ARM::D16", "ARM::GPRPairRegClass" ]	ARMBaseRegisterInfo21	getReservedRegs	ARM	CPU	LLVM	18,398	244	1	[]
[ "<s>", "void", "alpha_set_memflags", "(", "rtx", "insn", ",", "rtx", "ref", ")", "{", "rtx", "*", "base_ptr", ";", "if", "(", "GET_CODE", "(", "ref", ")", "!=", "MEM", ")", "return", ";", "if", "(", "!", "MEM_VOLATILE_P", "(", "ref", ")", "&&", "!"...	[ "Given", "INSN", ",", "which", "is", "an", "INSN", "list", "or", "the", "PATTERN", "of", "a", "single", "insn", "generated", "to", "perform", "a", "memory", "operation", ",", "look", "for", "any", "MEMs", "in", "either", "a", "SET_DEST", "or", "a", "SE...	[ "alpha" ]	alpha3	alpha_set_memflags	alpha	MPU	GCC	18,399	94	1	[]

[ "<s>", "bool", "LanaiInstrInfo", "::", "analyzeCompare", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "&", "SrcReg", ",", "unsigned", "&", "SrcReg2", ",", "int", "&", "CmpMask", ",", "int", "&", "CmpValue", ")", "const", "{", "switch", "(", ...

[ "analyzeCompare", "-", "For", "a", "comparison", "instruction", ",", "return", "the", "source", "registers", "in", "SrcReg", "and", "SrcReg2", "if", "having", "two", "register", "operands", ",", "and", "the", "value", "it", "compares", "against", "in", "CmpVal...

[ "Lanai", "Lanai", "Lanai::SFSUB_F_RI_LO", "Lanai::SFSUB_F_RI_HI", "0", "0", "0", "1", "Lanai::SFSUB_F_RR", "0", "1", "0", "0" ]

LanaiInstrInfo (2)

analyzeCompare

Lanai

CPU

LLVM

18,300

137

1

[]

[ "<s>", "static", "bool", "isSigned", "(", "Value", "*", "V", ")", "{", "if", "(", "!", "isa", "<", "Instruction", ">", "(", "V", ")", ")", "return", "false", ";", "unsigned", "Opc", "=", "cast", "<", "Instruction", ">", "(", "V", ")", "->", "getO...

[ "Returns", "true", "if", "all", "source", "operands", "of", "the", "recurrence", "are", "SExtInsts", "." ]

[ "ARM" ]

ARMCodeGenPrepare1

isSigned

ARM

CPU

LLVM

18,301

58

1

[]

[ "<s>", "static", "bool", "rs6000_return_in_memory", "(", "const_tree", "type", ",", "const_tree", "fntype", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "TARGET_MACHO", "&&", "rs6000_darwin64_abi", "&&", "TREE_CODE", "(", "type", ")", "==", "RECORD_TYPE", "&&", "int_s...

[ "Return", "a", "nonzero", "value", "to", "say", "to", "return", "the", "function", "value", "in", "memory", ",", "just", "as", "large", "structures", "are", "always", "returned", ".", "TYPE", "will", "be", "the", "data", "type", "of", "the", "value", ","...

[ "rs6000", "0", "0", "16", "8", "16", "8", "\"GCC vector returned by reference: \"", "\"non-standard ABI extension with no compatibility \"", "\"guarantee\"" ]

rs60007

rs6000_return_in_memory

rs6000

CPU

GCC

18,302

242

1

[]

[ "<s>", "const", "TargetRegisterClass", "*", "SHUXIRegisterInfo", "::", "getPointerRegClass", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Kind", ")", "const", "{", "return", "&", "SHUXI", "::", "GPRegsRegClass", ";", "}", "</s>" ]

[ "getPointerRegClass", "-", "Returns", "a", "TargetRegisterClass", "used", "for", "pointer", "values", "." ]

[ "SHUXI", "SHUXI", "SHUXI::GPRegsRegClass" ]

SHUXIRegisterInfo

getPointerRegClass

SHUXI

CPU

LLVM

18,303

24

1

[]

[ "<s>", "int", "pa_mem_shadd_constant_p", "(", "int", "val", ")", "{", "if", "(", "val", "==", "2", "||", "val", "==", "4", "||", "val", "==", "8", ")", "return", "1", ";", "else", "return", "0", ";", "}", "</s>" ]

[ "Return", "1", "if", "the", "given", "constant", "is", "2", ",", "4", ",", "or", "8", ".", "These", "are", "the", "valid", "constants", "for", "a", "MULT", "embedded", "inside", "a", "memory", "address", "." ]

[ "pa", "2", "4", "8", "1", "0" ]

pa

pa_mem_shadd_constant_p

pa

CPU

GCC

18,304

29

1

[]

[ "<s>", "SDValue", "SITargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "AMDGPUTargetLowering", "::", "LowerO...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "AMDGPU", "SI", "AMDGPU", "ISD::BRCOND", "ISD::LOAD", "2", "\"Load should return a value and a chain\"", "ISD::FSIN", "ISD::FCOS", "ISD::SELECT", "ISD::FDIV", "ISD::ATOMIC_CMP_SWAP", "ISD::STORE", "ISD::GlobalAddress", "SI", "SI", "ISD::INTRINSIC_WO_CHAIN", "SI", "ISD::INTRINSIC_...

SIISelLowering43

LowerOperation

AMDGPU

GPU

LLVM

18,305

341

1

[]

[ "<s>", "static", "bool", "nios2_in_small_data_p", "(", "const_tree", "exp", ")", "{", "if", "(", "TREE_CODE", "(", "exp", ")", "==", "STRING_CST", ")", "return", "false", ";", "if", "(", "TREE_CODE", "(", "exp", ")", "==", "VAR_DECL", ")", "{", "if", "...

[ "Return", "true", "if", "EXP", "should", "be", "placed", "in", "the", "small", "data", "section", "." ]

[ "nios2", "0" ]

nios22

nios2_in_small_data_p

nios2

MPU

GCC

18,306

95

1

[]

[ "<s>", "static", "opt_scalar_float_mode", "rs6000_floatn_mode", "(", "int", "n", ",", "bool", "extended", ")", "{", "if", "(", "extended", ")", "{", "switch", "(", "n", ")", "{", "case", "32", ":", "return", "DFmode", ";", "case", "64", ":", "if", "(",...

[ "Target", "hook", "for", "floatn_mode", "." ]

[ "powerpcspe", "32", "64", "128", "32", "64", "128" ]

powerpcspe

rs6000_floatn_mode

powerpcspe

CPU

GCC

18,307

122

1

[]

[ "<s>", "unsigned", "get132Opcode", "(", ")", "const", "{", "return", "Opcodes", "[", "Form132", "]", ";", "}", "</s>" ]

[ "Returns", "the", "132", "form", "of", "FMA", "opcode", "." ]

[ "X86" ]

X86InstrFMA3Info11

get132Opcode

X86

CPU

LLVM

18,308

13

1

[]

[ "<s>", "bool", "MSP430FrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "ArrayRef", "<", "CalleeSavedInfo", ">", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI", ")",...

[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...

[ "MSP430", "MSP430", "MSP430", "MSP430", "2", "MSP430", "MSP430", "MSP430", "0", "1", "MSP430", "MSP430::PUSH16r", "MSP430", "MSP430::PUSHM16r", "1" ]

MSP430FrameLowering31

spillCalleeSavedRegisters

MSP430

MPU

LLVM

18,309

268

1

[]

[ "<s>", "bool", "GeneralShuffle", "::", "add", "(", "SDValue", "Op", ",", "unsigned", "Elem", ")", "{", "unsigned", "BytesPerElement", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getStoreSize", "(", ")", ";", "EVT", "FromVT", "=", "Op", ".", "...

[ "Add", "a", "string", "to", "the", "builder", "." ]

[ "SystemZ", "SystemZ::VectorBytes", "ISD::BITCAST", "0", "ISD::VECTOR_SHUFFLE", "SystemZ::VectorBytes", "0", "SystemZ::VectorBytes", "SystemZ::VectorBytes", "0", "SystemZ::VectorBytes", "0" ]

SystemZISelLowering (2)2

add

SystemZ

CPU

LLVM

18,310

326

1

[]

[ "<s>", "bool", "rs6000_global_entry_point_prologue_needed_p", "(", "void", ")", "{", "if", "(", "DEFAULT_ABI", "!=", "ABI_ELFv2", ")", "return", "false", ";", "if", "(", "TARGET_SINGLE_PIC_BASE", ")", "return", "false", ";", "if", "(", "rs6000_pcrel_p", "(", ")"...

[ "Return", "whether", "we", "need", "to", "emit", "an", "ELFv2", "global", "entry", "point", "prologue", "." ]

[ "rs6000" ]

rs6000-logue

rs6000_global_entry_point_prologue_needed_p

rs6000

CPU

GCC

18,311

48

1

[]

[ "<s>", "bool", "AMDGPUPromoteAlloca", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "!", "TM", "||", "skipFunction", "(", "F", ")", ")", "return", "false", ";", "FunctionType", "*", "FTy", "=", "F", ".", "getFunctionType", "(", ...

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU", "0", "\"Function has local memory argument. Promoting to \"", "\"local memory disabled.\\n\"", "AMDGPU", "AMDGPU", "0", "0", "AMDGPU", "0", "AMDGPU::getIntegerAttribute", "\"amdgpu-max-waves-per-eu\"", "0", "0", "7", "\" uses \"", "\" bytes of LDS\\n...

AMDGPUPromoteAlloca34

runOnFunction

AMDGPU

GPU

LLVM

18,312

468

1

[]

[ "<s>", "XCoreTargetMachine", "::", "XCoreTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeMo...

[ "Create", "an", "ILP32", "architecture", "model", "." ]

[ "XCore", "XCore", "XCore", "\"e-p:32:32:32-a0:0:32-f32:32:32-f64:32:32-i1:8:32-i8:8:32-\"", "\"i16:16:32-i32:32:32-i64:32:32-n32\"" ]

XCoreTargetMachine13

XCoreTargetMachine

XCore

MPU

LLVM

18,313

99

1

[]

[ "<s>", "void", "WebAssemblyRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", ")", ...

[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]

[ "WebAssembly", "WebAssembly", "0", "1", "0", "\"Can't eliminate FI yet if offset is already set\"", "1", "2", "WebAssembly::SP32", "WebAssembly::I32RegClass", "WebAssembly::CONST_I32", "WebAssembly::ADD_I32", "WebAssembly::SP32" ]

WebAssemblyRegisterInfo (2)

eliminateFrameIndex

WebAssembly

Virtual ISA

LLVM

18,314

276

1

[]

[ "<s>", "static", "unsigned", "getOppositeBranchOpc", "(", "unsigned", "Opcode", ")", "{", "switch", "(", "Opcode", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Unknown conditional branch!\"", ")", ";", "case", "CSKY", "::", "BT32", ":", "return", "CSKY"...

[ "getOppositeBranchOpc", "-", "Return", "the", "inverse", "of", "the", "specified", "opcode", ",", "e.g", "." ]

[ "CSKY", "\"Unknown conditional branch!\"", "CSKY::BT32", "CSKY::BF32", "CSKY::BT16", "CSKY::BF16", "CSKY::BF32", "CSKY::BT32", "CSKY::BF16", "CSKY::BT16", "CSKY::BHZ32", "CSKY::BLSZ32", "CSKY::BHSZ32", "CSKY::BLZ32", "CSKY::BLZ32", "CSKY::BHSZ32", "CSKY::BLSZ32", "CSKY::BHZ32", "...

CSKYInstrInfo1

getOppositeBranchOpc

CSKY

CPU

LLVM

18,315

122

1

[]

[ "<s>", "void", "RISCVDAGToDAGISel", "::", "PreprocessISelDAG", "(", ")", "{", "for", "(", "SelectionDAG", "::", "allnodes_iterator", "I", "=", "CurDAG", "->", "allnodes_begin", "(", ")", ",", "E", "=", "CurDAG", "->", "allnodes_end", "(", ")", ";", "I", "!...

[ "PreprocessISelDAG", "-", "This", "hook", "allows", "targets", "to", "hack", "on", "the", "graph", "before", "instruction", "selection", "starts", "." ]

[ "RISCV", "RISCV", "RISCVISD::SPLAT_VECTOR_SPLIT_I64_VL", "3", "\"Unexpected number of operands\"", "0", "0", "1", "2", "MVT::i64", "MVT::i32", "MVT::i32", "\"Unexpected VTs!\"", "RISCV", "RISCV", "8", "4", "4", "8", "ISD::TokenFactor", "MVT::Other", "MVT::Other", "Intrins...

RISCVISelDAGToDAG35

PreprocessISelDAG

RISCV

CPU

LLVM

18,316

463

1

[]

[ "<s>", "int", "spu_saved_regs_size", "(", "void", ")", "{", "int", "reg_save_size", "=", "0", ";", "int", "regno", ";", "for", "(", "regno", "=", "FIRST_PSEUDO_REGISTER", "-", "1", ";", "regno", ">=", "0", ";", "--", "regno", ")", "if", "(", "need_to_s...

[ "This", "function", "is", "only", "correct", "starting", "with", "local", "register", "allocation" ]

[ "spu", "0", "1", "0", "0", "0x10" ]

spu

spu_saved_regs_size

spu

MPU

GCC

18,317

46

1

[]

[ "<s>", "void", "MINA32InstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "OS", ",", "unsigned", "RegNo", ")", "const", "{", "OS", "<<", "'$'", "<<", "StringRef", "(", "getRegisterName", "(", "RegNo", ")", ")", ".", "lower", "(", ")", ";", "}", ...

[ "Print", "the", "assembler", "register", "name", "." ]

[ "MINA32", "MINA32" ]

MINA32InstPrinter

printRegName

MINA32

CPU

LLVM

18,318

31

1

[]

[ "<s>", "static", "Cpu0ABIInfo", "Unknown", "(", ")", "{", "return", "Cpu0ABIInfo", "(", "ABI", "::", "Unknown", ")", ";", "}", "</s>" ]

[ "The", "kind", "of", "location", "description", "being", "produced", ".", "More", "..." ]

[ "Cpu0", "Cpu0", "Cpu0", "ABI::Unknown" ]

Cpu0ABIInfo

Unknown

Cpu0

CPU

LLVM

18,319

15

1

[]

[ "<s>", "static", "bool", "frv_local_funcdesc_p", "(", "rtx", "fnx", ")", "{", "tree", "fn", ";", "enum", "symbol_visibility", "vis", ";", "bool", "ret", ";", "if", "(", "!", "SYMBOL_REF_LOCAL_P", "(", "fnx", ")", ")", "return", "FALSE", ";", "fn", "=", ...

[ "Test", "whether", "a", "local", "function", "descriptor", "is", "canonical", ",", "i.e.", ",", "whether", "we", "can", "use", "FUNCDESC_GOTOFF", "to", "compute", "the", "address", "of", "the", "function", "." ]

[ "frv" ]

frv

frv_local_funcdesc_p

frv

VLIW

GCC

18,320

89

1

[]

[ "<s>", "bool", "X86TargetLowering", "::", "isBinOp", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "case", "X86ISD", "::", "ANDNP", ":", "case", "X86ISD", "::", "PCMPGT", ":", "case", "X86ISD", "::", "FMAX", ":", "case"...

[ "Add", "x86-specific", "opcodes", "to", "the", "default", "list", "." ]

[ "X86", "X86", "X86ISD::ANDNP", "X86ISD::PCMPGT", "X86ISD::FMAX", "X86ISD::FMIN", "X86ISD::FANDN", "X86ISD::VPSHA", "X86ISD::VPSHL", "X86ISD::VSHLV", "X86ISD::VSRLV", "X86ISD::VSRAV" ]

X86ISelLowering100

isBinOp

X86

CPU

LLVM

18,321

78

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"X86 WinAlloca Expander\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "X86", "\"X86 WinAlloca Expander\"" ]

X86WinAllocaExpander1

getPassName

X86

CPU

LLVM

18,322

13

1

[]

[ "<s>", "unsigned", "getReg", "(", ")", "const", "override", "{", "assert", "(", "(", "Kind", "==", "k_Register", ")", "&&", "\"Invalid access!\"", ")", ";", "return", "Reg", ".", "RegNum", ";", "}", "</s>" ]

[ "Returns", "the", "register", "associated", "with", "this", "edge", "." ]

[ "VE", "\"Invalid access!\"" ]

VEAsmParser (2)

getReg

VE

CPU

LLVM

18,323

24

1

[]

[ "<s>", "AArch64Subtarget", "::", "AArch64Subtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "TargetMachine", "&", "TM", ",", "bool", "LittleEndian", ...

[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64" ]

AArch64Subtarget24

AArch64Subtarget

AArch64

CPU

LLVM

18,324

163

1

[]

[ "<s>", "void", "SystemZInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ")", "{", "printInstruction", "(", "MI", ",", "O", ")", ";", "printAnnotation", "(", "O", ",", "Annot", ")...

[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]

[ "SystemZ", "SystemZ" ]

SystemZInstPrinter

printInst

SystemZ

CPU

LLVM

18,325

33

1

[]

[ "<s>", "void", "aarch64_split_128bit_move", "(", "rtx", "dst", ",", "rtx", "src", ")", "{", "rtx", "dst_lo", ",", "dst_hi", ";", "rtx", "src_lo", ",", "src_hi", ";", "machine_mode", "mode", "=", "GET_MODE", "(", "dst", ")", ";", "gcc_assert", "(", "mode"...

[ "Split", "a", "128-bit", "move", "operation", "into", "two", "64-bit", "move", "operations", ",", "taking", "care", "to", "handle", "partial", "overlap", "of", "register", "to", "register", "copies", ".", "Special", "cases", "are", "needed", "when", "moving", ...

[ "aarch64" ]

aarch642

aarch64_split_128bit_move

aarch64

CPU

GCC

18,326

354

1

[]

[ "<s>", "type_suffix_index", "function_resolver", "::", "infer_pointer_type", "(", "unsigned", "int", "argno", ",", "bool", "gather_scatter_p", ")", "{", "tree", "actual", "=", "get_argument_type", "(", "argno", ")", ";", "if", "(", "actual", "==", "error_mark_node...

[ "Require", "argument", "ARGNO", "to", "be", "a", "pointer", "to", "a", "scalar", "type", "that", "has", "a", "corresponding", "type", "suffix", ".", "Return", "that", "type", "suffix", "on", "success", ",", "otherwise", "report", "an", "error", "and", "ret...

[ "aarch64", "\"passing %qT to argument %d of %qE, which\"", "\" expects a pointer type\"", "1", "\"an explicit type suffix is needed\"", "\" when using a vector of base addresses\"", "\"passing %qT to argument %d of %qE, but %qT is not\"", "\" a valid SVE element type\"", "1", "0", "32", "64", ...

aarch64-sve-builtins

infer_pointer_type

aarch64

CPU

GCC

18,327

175

1

[]

[ "<s>", "void", "ix86_function_specific_print", "(", "FILE", "*", "file", ",", "int", "indent", ",", "struct", "cl_target_option", "*", "ptr", ")", "{", "char", "*", "target_string", "=", "ix86_target_string", "(", "ptr", "->", "x_ix86_isa_flags", ",", "ptr", "...

[ "Print", "the", "current", "options" ]

[ "i386", "\"%*sarch = %d (%s)\\n\"", "\"\"", "\"%*stune = %d (%s)\\n\"", "\"\"", "\"%*sbranch_cost = %d\\n\"", "\"\"", "\"%*s%s\\n\"", "\"\"" ]

i386-options

ix86_function_specific_print

i386

CPU

GCC

18,328

165

1

[]

[ "<s>", "SUnit", "*", "TPCSchedStrategy", "::", "pickNode", "(", "bool", "&", "IsTopNode", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"\\n*** pickNode\\n\"", ")", ";", "SUnit", "*", "SU", "=", "nullptr", ";", "if", "(", "DAG", "->", "top", "...

[ "Pick", "the", "next", "node", "to", "schedule", ",", "or", "return", "NULL", "." ]

[ "TPC", "TPC", "\"\\n*** pickNode\\n\"", "\"ReadyQ garbage\"", "\"failed to find the first candidate\"", "\"failed to find the first candidate\"", "\"*** Pick node \"", "\"Top\"", "\"Bottom\"", "\" at cycle \"", "\" \"", "\" ** NO NODE \\n\"", "0" ]

TPCMachineScheduler

pickNode

TPC

Virtual ISA

LLVM

18,329

344

1

[]

[ "<s>", "static", "void", "s390_reorg", "(", "void", ")", "{", "bool", "pool_overflow", "=", "false", ";", "int", "hw_before", ",", "hw_after", ";", "split_all_insns_noflow", "(", ")", ";", "for", "(", ";", ";", ")", "{", "struct", "constant_pool", "*", "...

[ "Perform", "machine-dependent", "processing", "." ]

[ "s390", "0", "1", "1", "0", "0", "0", "3", "3", "2", "2", "1" ]

s3905

s390_reorg

s390

MPU

GCC

18,330

469

1

[]

[ "<s>", "unsigned", "int", "LC2200AsmParser", "::", "validateTargetOperandClass", "(", "MCParsedAsmOperand", "&", "Op", ",", "unsigned", "Kind", ")", "{", "return", "MCTargetAsmParser", "::", "validateTargetOperandClass", "(", "Op", ",", "Kind", ")", ";", "}", "</s...

[ "Allow", "a", "target", "to", "add", "special", "case", "operand", "matching", "for", "things", "that", "tblgen", "doesn't/ca", "n't", "handle", "effectively", "." ]

[ "LC2200", "LC2200" ]

LC2200AsmParser

validateTargetOperandClass

LC2200

CPU

LLVM

18,331

25

1

[]

[ "<s>", "static", "unsigned", "int", "aarch64_parse_boolean_options", "(", "const", "char", "*", "option", ",", "const", "struct", "aarch64_flag_desc", "*", "flags", ",", "unsigned", "int", "initial_state", ",", "const", "char", "*", "option_name", ")", "{", "con...

[ "Parse", "OPTION", "which", "is", "a", "comma-separated", "list", "of", "flags", "to", "enable", ".", "FLAGS", "gives", "the", "list", "of", "flags", "we", "understand", ",", "INITIAL_STATE", "gives", "any", "default", "state", "we", "inherit", "from", "the"...

[ "aarch64", "0", "\"%s string ill-formed\\n\"", "0", "0" ]

aarch64

aarch64_parse_boolean_options

aarch64

CPU

GCC

18,332

165

1

[]

[ "<s>", "void", "c4x_global_label", "(", "const", "char", "*", "name", ")", "{", "struct", "name_list", "*", "p", ",", "*", "last", ";", "p", "=", "global_head", ";", "while", "(", "p", ")", "{", "if", "(", "strcmp", "(", "p", "->", "name", ",", "...

[ "Add", "NAME", "to", "list", "of", "global", "symbols", "and", "remove", "from", "external", "list", "if", "present", "on", "external", "list", "." ]

[ "c4x", "0", "0" ]

c4x1

c4x_global_label

c4x

DSP

GCC

18,333

139

1

[]

[ "<s>", "MachineInstr", "*", "Z80InstrInfo", "::", "foldMemoryOperandImpl", "(", "MachineFunction", "&", "MF", ",", "MachineInstr", "&", "MI", ",", "ArrayRef", "<", "unsigned", ">", "Ops", ",", "MachineBasicBlock", "::", "iterator", "InsertPt", ",", "MachineInstr",...

[ "foldMemoryOperand", "-", "Same", "as", "the", "previous", "version", "except", "it", "allows", "folding", "of", "any", "load", "and", "store", "from", "/", "to", "any", "address", ",", "not", "just", "from", "a", "specific", "stack", "slot", "." ]

[ "Z80", "Z80", "\"Unimplemented\"" ]

Z80InstrInfo2

foldMemoryOperandImpl

Z80

MPU

LLVM

18,334

44

1

[]

[ "<s>", "void", "setReg", "(", "unsigned", "Val", ")", "{", "Contents", ".", "RegNum", "=", "Val", ";", "}", "</s>" ]

[ "Assigns", "the", "associated", "register", "for", "this", "edge", "." ]

[ "PowerPC" ]

PPCCTRLoops2

setReg

PowerPC

CPU

LLVM

18,335

14

1

[]

[ "<s>", "static", "int", "ia64_first_cycle_multipass_dfa_lookahead_guard", "(", "rtx_insn", "*", "insn", ",", "int", "ready_index", ")", "{", "gcc_assert", "(", "insn", "&&", "INSN_P", "(", "insn", ")", ")", ";", "if", "(", "pending_data_specs", ">=", "16", "&&...

[ "We", "are", "choosing", "insn", "from", "the", "ready", "queue", ".", "Return", "nonzero", "if", "INSN", "can", "be", "chosen", "." ]

[ "ia64", "16", "0", "1", "1", "0", "0", "4", "0", "1" ]

ia64

ia64_first_cycle_multipass_dfa_lookahead_guard

ia64

CPU

GCC

18,336

96

1

[]

[ "<s>", "bool", "SIFixSGPRCopies", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", ".", "getTarget",...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "R600", "SI", "0" ]

SIFixSGPRCopies7

runOnMachineFunction

R600

GPU

LLVM

18,337

180

1

[]

[ "<s>", "static", "rtx_insn", "*", "rs6000_emit_allocate_stack", "(", "HOST_WIDE_INT", "size", ",", "rtx", "copy_reg", ",", "int", "copy_off", ")", "{", "rtx_insn", "*", "insn", ";", "rtx", "stack_reg", "=", "gen_rtx_REG", "(", "Pmode", ",", "STACK_POINTER_REGNUM...

[ "Emit", "the", "correct", "code", "for", "allocating", "stack", "space", ",", "as", "insns", ".", "If", "COPY_R12", ",", "make", "sure", "a", "copy", "of", "the", "old", "frame", "is", "left", "in", "r12", ".", "The", "generated", "code", "may", "use",...

[ "rs6000", "0", "0", "\"stack frame too large\"", "0", "1", "31", "0", "\"stack limit expression is not supported\"", "0" ]

rs60007

rs6000_emit_allocate_stack

rs6000

CPU

GCC

18,338

342

1

[]

[ "<s>", "void", "BPFRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "&&", ...

[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]

[ "BPF", "BPF", "0", "\"Unexpected\"", "0", "\"Instr doesn't have FrameIndex operand!\"", "BPF::MOV_rr", "1", "BPF::ADD_ri", "1", "32", "\"bug in frame offset\"", "BPF::FI_ri", "1", "BPF::MOV_rr", "BPF::ADD_ri", "1" ]

BPFRegisterInfo1

eliminateFrameIndex

BPF

Virtual ISA

LLVM

18,339

406

1

[]

[ "<s>", "bool", "isScheduled", "(", "const", "SUnit", "*", "SU", ")", "const", "{", "assert", "(", "!", "SU", "->", "isBoundaryNode", "(", ")", ")", ";", "return", "NumPreds", "[", "SU", "->", "NodeNum", "]", "==", "std", "::", "numeric_limits", "<", ...

[ "True", "once", "scheduled", "." ]

[ "AMDGPU" ]

GCNMinRegStrategy

isScheduled

AMDGPU

GPU

LLVM

18,340

40

1

[]

[ "<s>", "static", "int", "msp430_memory_move_cost", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "reg_class_t", "rclass", "ATTRIBUTE_UNUSED", ",", "bool", "in", ")", "{", "int", "cost", ";", "const", "struct", "double_op_cost", "*", "cost_p", ";", "bool", ...

[ "Return", "the", "cost", "of", "moving", "data", "between", "registers", "and", "memory", ".", "The", "returned", "cost", "must", "be", "relative", "to", "the", "default", "TARGET_REGISTER_MOVE_COST", "of", "2", ".", "IN", "is", "false", "if", "the", "value"...

[ "msp430", "2", "2" ]

msp430

msp430_memory_move_cost

msp430

MPU

GCC

18,341

72

1

[]

[ "<s>", "bool", "ARMAsmBackend", "::", "writeNopData", "(", "raw_ostream", "&", "OS", ",", "uint64_t", "Count", ")", "const", "{", "const", "uint16_t", "Thumb1_16bitNopEncoding", "=", "0x46c0", ";", "const", "uint16_t", "Thumb2_16bitNopEncoding", "=", "0xbf00", ";"...

[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]

[ "ARM", "ARM", "0x46c0", "0xbf00", "ARM", "0xe1a00000", "ARM", "0xe320f000", "2", "0", "support::endian", "1", "ARM", "ARM", "4", "0", "support::endian", "4", "1", "2", "\"\\0\\0\"", "2", "3", "\"\\0\\0\\xa0\"", "3" ]

ARMAsmBackend (2)2

writeNopData

ARM

CPU

LLVM

18,342

204

1

[]

[ "<s>", "static", "rtx_insn", "*", "nvptx_discover_pre", "(", "basic_block", "block", ",", "int", "expected", ")", "{", "gcc_assert", "(", "block", "->", "preds", "->", "length", "(", ")", "==", "1", ")", ";", "basic_block", "pre_block", "=", "(", "*", "b...

[ "BLOCK", "is", "a", "basic", "block", "containing", "a", "head", "or", "tail", "instruction", ".", "Locate", "the", "associated", "prehead", "or", "pretail", "instruction", ",", "which", "must", "be", "in", "the", "single", "predecessor", "block", "." ]

[ "nvptx", "1", "0" ]

nvptx

nvptx_discover_pre

nvptx

GPU

GCC

18,343

90

1

[]

[ "<s>", "const", "uint32_t", "*", "Z80RegisterInfo", "::", "getNoPreservedMask", "(", ")", "const", "{", "return", "CSR_NoRegs_RegMask", ";", "}", "</s>" ]

[ "Return", "a", "register", "mask", "that", "clobbers", "everything", "." ]

[ "Z80", "Z80" ]

Z80RegisterInfo2

getNoPreservedMask

Z80

MPU

LLVM

18,344

14

1

[]

[ "<s>", "void", "SIInstrInfo", "::", "moveToVALU", "(", "MachineInstr", "&", "TopInst", ")", "const", "{", "SmallVector", "<", "MachineInstr", "*", ",", "128", ">", "Worklist", ";", "Worklist", ".", "push_back", "(", "&", "TopInst", ")", ";", "while", "(", ...

[ "Replace", "the", "instructions", "opcode", "with", "the", "equivalent", "VALU", "opcode", "." ]

[ "R600", "SI", "128", "1", "0", "0", "0", "0", "0" ]

SIInstrInfo43

moveToVALU

R600

GPU

LLVM

18,345

443

1

[]

[ "<s>", "bool", "F2003fTargetLowering", "::", "CanLowerReturn", "(", "CallingConv", "::", "ID", "CallConv", ",", "MachineFunction", "&", "MF", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "LLVMC...

[ "This", "hook", "should", "be", "implemented", "to", "check", "whether", "the", "return", "values", "described", "by", "the", "Outs", "array", "can", "fit", "into", "the", "return", "registers", "." ]

[ "F2003f", "F2003f", "ISD::OutputArg", "16", "F2003f" ]

F2003fISelLowering

CanLowerReturn

F2003f

CPU

LLVM

18,346

66

1

[]

[ "<s>", "RISCVSubtarget", "&", "RISCVSubtarget", "::", "initializeSubtargetDependencies", "(", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "TuneCPU", ",", "StringRef", "FS", ",", "StringRef", "ABIName", ")", "{", "bool", "Is64Bit", "=...

[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]

[ "RI5CY", "RISCV", "RISCV", "\"generic-rv64\"", "\"generic-rv32\"", "MVT::i64", "64", "RISCVABI::computeTargetABI", "RISCVFeatures::validate" ]

RISCVSubtarget

initializeSubtargetDependencies

RI5CY

CPU

LLVM

18,347

159

1

[]

[ "<s>", "TargetPassConfig", "*", "RISCVTargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "RISCVPassConfig", "(", "this", ",", "PM", ")", ";", "}", "</s>" ]

[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]

[ "RISCV", "RISCV", "RISCV" ]

RISCVTargetMachine (2)1

createPassConfig

RISCV

CPU

LLVM

18,348

21

1

[]

[ "<s>", "bool", "VLIWResourceModel", "::", "reserveResources", "(", "SUnit", "*", "SU", ")", "{", "bool", "startNewCycle", "=", "false", ";", "if", "(", "!", "SU", ")", "{", "ResourcesModel", "->", "clearResources", "(", ")", ";", "Packet", ".", "clear", ...

[ "Keep", "track", "of", "available", "resources", "." ]

[ "Hexagon", "\"Packet[\"", "\"]:\\n\"", "0", "\"\\t[\"", "\"] SU(\"", "\")\\t\"" ]

HexagonMachineScheduler (2)2

reserveResources

Hexagon

DSP

LLVM

18,349

278

1

[]

[ "<s>", "bool", "X86InstrInfo", "::", "expandPostRAPseudo", "(", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "bool", "HasAVX", "=", "Subtarget", ".", "hasAVX", "(", ")", ";", "MachineInstrBuilder", "MIB", "(", "*", "MI", "->", "getParent", ...

[ "This", "function", "is", "called", "for", "all", "pseudo", "instructions", "that", "remain", "after", "register", "allocation", "." ]

[ "X86", "X86", "X86::MOV32r0", "X86::XOR32rr", "X86::SETB_C8r", "X86::SBB8rr", "X86::SETB_C16r", "X86::SBB16rr", "X86::SETB_C32r", "X86::SBB32rr", "X86::SETB_C64r", "X86::SBB64rr", "X86::V_SET0", "X86::FsFLD0SS", "X86::FsFLD0SD", "X86::VXORPSrr", "X86::XORPSrr", "X86::AVX_SET0", "...

X86InstrInfo109

expandPostRAPseudo

X86

CPU

LLVM

18,350

343

1

[]

[ "<s>", "void", "print_operand_address", "(", "FILE", "*", "file", ",", "rtx", "addr", ")", "{", "int", "basereg", "=", "31", ";", "HOST_WIDE_INT", "offset", "=", "0", ";", "if", "(", "GET_CODE", "(", "addr", ")", "==", "AND", ")", "addr", "=", "XEXP"...

[ "Print", "the", "operand", "address", "represented", "by", "the", "rtx", "addr" ]

[ "alpha", "31", "0", "0", "1", "1", "0", "1", "0", "0", "1", "16", "\"dtprel\"", "\"dtprello\"", "16", "\"tprel\"", "\"tprello\"", "\"unknown relocation unspec\"", "0", "0", "\"gprel\"", "\"gprellow\"", "\"+\"", "0", "\"($%d)\\t\\t!%s\"", "29", "\"%s\"", "0", "...

alpha4

print_operand_address

alpha

MPU

GCC

18,351

496

1

[]

[ "<s>", "static", "void", "loongarch_emit_int_order_test", "(", "enum", "rtx_code", "code", ",", "bool", "*", "invert_ptr", ",", "rtx", "target", ",", "rtx", "cmp0", ",", "rtx", "cmp1", ")", "{", "machine_mode", "mode", ";", "mode", "=", "GET_MODE", "(", "c...

[ "Compare", "CMP0", "and", "CMP1", "using", "ordering", "test", "CODE", "and", "store", "the", "result", "in", "TARGET", ".", "CMP0", "and", "TARGET", "are", "register_operands", ".", "If", "INVERT_PTR", "is", "nonnull", ",", "it", "'s", "OK", "to", "set", ...

[ "loongarch", "0" ]

loongarch

loongarch_emit_int_order_test

loongarch

CPU

GCC

18,352

167

1

[]

[ "<s>", "void", "HexagonTargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "isHvxOperation", "(", "N", ",", "DAG", ...

[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]

[ "Hexagon", "Hexagon", "ISD::SRL", "ISD::SRA", "ISD::SHL", "ISD::BITCAST", "0", "MVT::i8", "Hexagon::C2_tfrpr", "MVT::i32", "0", "MVT::i8" ]

HexagonISelLowering9

ReplaceNodeResults

Hexagon

DSP

LLVM

18,353

159

1

[]

[ "<s>", "bool", "SystemZMCAsmBackend", "::", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ")", "const", "{", "return", "getRelaxedOpcode", "(", "Inst", ".", "getOpcode", "(", ")", ")", "!=", "0", ";", "}", "</s>" ]

[ "Check", "whether", "the", "given", "instruction", "may", "need", "relaxation", "." ]

[ "SystemZ", "SystemZ", "0" ]

SystemZMCAsmBackend28

mayNeedRelaxation

SystemZ

CPU

LLVM

18,354

25

1

[]

[ "<s>", "int", "m32c_legitimate_address_p", "(", "enum", "machine_mode", "mode", ",", "rtx", "x", ",", "int", "strict", ")", "{", "int", "mode_adjust", ";", "if", "(", "CONSTANT_P", "(", "x", ")", ")", "return", "1", ";", "mode_adjust", "=", "GET_MODE_SIZE"...

[ "Used", "by", "GO_IF_LEGITIMATE_ADDRESS", ".", "The", "r8c/m32c", "family", "supports", "a", "wide", "range", "of", "non-orthogonal", "addressing", "modes", ",", "including", "the", "ability", "to", "double-indirect", "on", "*", "some", "*", "of", "them", ".", ...

[ "m32c", "1", "1", "0", "0", "0", "\"double indirect\\n\"", "0", "\"r\"", "0", "1", "0", "1", "0", "\"+ri\"", "1", "2", "65536", "65535", "0", "65535", "16777216", "16777215", "128", "127", "65536", "65535", "128", "127", "1", "1", "0", "\"+rs\"", "\"...

m32c2

m32c_legitimate_address_p

m32c

MPU

GCC

18,355

421

1

[]

[ "<s>", "bool", "ARMAsmPrinter", "::", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNum", ",", "unsigned", "AsmVariant", ",", "const", "char", "*", "ExtraCode", ")", "{", "if", "(", "ExtraCode", "&&", "ExtraCode", "[", ...

[ "Print", "the", "specified", "operand", "of", "MI", ",", "an", "INLINEASM", "instruction", ",", "using", "the", "specified", "assembler", "variant", "as", "an", "address", "." ]

[ "ARM", "ARM", "0" ]

ARMAsmPrinter20

PrintAsmMemoryOperand

ARM

CPU

LLVM

18,356

45

1

[]

[ "<s>", "void", "MipsTargetMachine", "::", "resetSubtarget", "(", "MachineFunction", "*", "MF", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"resetSubtarget\\n\"", ")", ";", "AttributeSet", "FnAttrs", "=", "MF", "->", "getFunction", "(", ")", "->", "getA...

[ "Reset", "the", "subtarget", "for", "the", "Mips", "target", "." ]

[ "Mips", "Mips", "\"resetSubtarget\\n\"", "Mips", "\"mips16\"", "Mips", "\"nomips16\"", "Mips", "Mips", "\"mips16 and nomips16 specified on the same function\"", "Mips", "Mips", "Mips", "Mips" ]

MipsTargetMachine79

resetSubtarget

Mips

CPU

LLVM

18,357

107

1

[]

[ "<s>", "SDValue", "BPFTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "const", "SD...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "BPF", "BPF", "ISD::InputArg", "\"Unsupported calling convention\"", "16", "BPF", "BPF", "MVT::SimpleValueType", "\"LowerFormalArguments Unhandled argument type: \"", "0", "MVT::i32", "MVT::i64", "MVT::i64", "BPF::GPRRegClass", "BPF::GPR32RegClass", "ISD::AssertSext", "ISD::AssertZex...

BPFISelLowering1

LowerFormalArguments

BPF

Virtual ISA

LLVM

18,358

449

1

[]

[ "<s>", "unsigned", "MipsMCCodeEmitter", "::", "getJumpOffset16OpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "con...

[ "getJumpOffset16OpValue", "-", "Return", "binary", "encoding", "of", "the", "jump", "target", "operand", "." ]

[ "Mips", "Mips", "\"getJumpOffset16OpValue expects only expressions or an immediate\"", "0" ]

MipsMCCodeEmitter (2)

getJumpOffset16OpValue

Mips

CPU

LLVM

18,359

69

1

[]

[ "<s>", "static", "void", "*", "rs6000_init_cost", "(", "struct", "loop", "*", "loop_info", ")", "{", "rs6000_cost_data", "*", "data", "=", "XNEW", "(", "struct", "_rs6000_cost_data", ")", ";", "data", "->", "loop_info", "=", "loop_info", ";", "data", "->", ...

[ "Implement", "targetm.vectorize.init_cost", "." ]

[ "powerpcspe", "0", "0", "0" ]

powerpcspe

rs6000_init_cost

powerpcspe

CPU

GCC

18,360

62

1

[]

[ "<s>", "Register", "getStackAddress", "(", "uint64_t", "Size", ",", "int64_t", "Offset", ",", "MachinePointerInfo", "&", "MPO", ",", "ISD", "::", "ArgFlagsTy", "Flags", ")", "override", "{", "auto", "&", "MFI", "=", "MIRBuilder", ".", "getMF", "(", ")", "....

[ "Materialize", "a", "VReg", "containing", "the", "address", "of", "the", "specified", "stack-based", "object", "." ]

[ "MOS", "ISD::ArgFlagsTy", "0", "16", "0" ]

MOSCallLowering

getStackAddress

MOS

MPU

LLVM

18,361

91

1

[]

[ "<s>", "void", "PatmosPostRASchedStrategy", "::", "scheduleTree", "(", "unsigned", "SubtreeID", ")", "{", "ReadyQ", ".", "scheduledTree", "(", "SubtreeID", ")", ";", "}", "</s>" ]

[ "Scheduler", "callback", "to", "update", "SubtreeConnectLevels", "when", "a", "tree", "is", "initially", "scheduled", "." ]

[ "Patmos", "Patmos" ]

PatmosSchedStrategy

scheduleTree

Patmos

VLIW

LLVM

18,362

17

1

[]

[ "<s>", "int", "sh_media_register_for_return", "(", "void", ")", "{", "int", "regno", ";", "int", "tr0_used", ";", "if", "(", "!", "current_function_is_leaf", ")", "return", "-", "1", ";", "if", "(", "lookup_attribute", "(", "\"interrupt_handler\"", ",", "DECL_...

[ "Choose", "a", "call-clobbered", "target-branch", "register", "that", "remains", "unchanged", "along", "the", "whole", "function", ".", "We", "set", "it", "up", "as", "the", "return", "value", "in", "the", "prologue", "." ]

[ "sh", "1", "\"interrupt_handler\"", "1", "1", "1" ]

sh3

sh_media_register_for_return

sh

CPU

GCC

18,363

92

1

[]

[ "<s>", "static", "bool", "h8300_hard_regno_mode_ok", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "return", "regno", "==", "MAC_REG", "?", "mode", "==", "SImode", ":", "1", ";", "}", "</s>" ]

[ "Worker", "function", "for", "HARD_REGNO_MODE_OK", "." ]

[ "h8300", "1" ]

h8300

h8300_hard_regno_mode_ok

h8300

MPU

GCC

18,364

24

1

[]

[ "<s>", "bool", "XtensaAsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "unsigned", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "llvm_unreachable", "(", "\"XXX:\"", ...

[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]

[ "Xtensa", "Xtensa", "\"XXX:\"" ]

XtensaAsmPrinter

PrintAsmOperand

Xtensa

MPU

LLVM

18,365

31

1

[]

[ "<s>", "static", "unsigned", "findDeadCallerSavedReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "const", "X86RegisterInfo", "*", "TRI", ",", "bool", "Is64Bit", ")", "{", "const", "MachineFunction", "*", ...

[ "findDeadCallerSavedReg", "-", "Return", "a", "caller-saved", "register", "that", "is", "n't", "live", "when", "it", "reaches", "the", "``", "return", "''", "instruction", "." ]

[ "X86", "X86", "0", "0", "0", "X86::RET", "X86::RETL", "X86::RETQ", "X86::RETIL", "X86::RETIQ", "X86::TCRETURNdi", "X86::TCRETURNri", "X86::TCRETURNmi", "X86::TCRETURNdi64", "X86::TCRETURNri64", "X86::TCRETURNmi64", "X86::EH_RETURN", "X86::EH_RETURN64", "8", "0", "X86::RIP", ...

X86FrameLowering11

findDeadCallerSavedReg

X86

CPU

LLVM

18,366

308

1

[]

[ "<s>", "static", "void", "aarch64_override_options_after_change", "(", "void", ")", "{", "aarch64_override_options_after_change_1", "(", "&", "global_options", ")", ";", "}", "</s>" ]

[ "Implement", "targetm.override_options_after_change", "." ]

[ "aarch64" ]

aarch64

aarch64_override_options_after_change

aarch64

CPU

GCC

18,367

14

1

[]

[ "<s>", "bool", "function_arg_regno_p", "(", "int", "n", ")", "{", "int", "i", ";", "for", "(", "i", "=", "0", ";", "arg_regs", "[", "i", "]", "!=", "-", "1", ";", "i", "++", ")", "if", "(", "n", "==", "arg_regs", "[", "i", "]", ")", "return",...

[ "Return", "true", "when", "register", "may", "be", "used", "to", "pass", "function", "parameters", "." ]

[ "bfin", "0", "1" ]

bfin

function_arg_regno_p

bfin

DSP

GCC

18,368

43

1

[]

[ "<s>", "static", "bool", "pa_function_ok_for_sibcall", "(", "tree", "decl", ",", "tree", "exp", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "TARGET_PORTABLE_RUNTIME", ")", "return", "false", ";", "if", "(", "TARGET_ELF32", ")", "return", "(", "decl", "!=", "NULL_...

[ "Only", "direct", "calls", "to", "static", "functions", "are", "allowed", "to", "be", "sibling", "(", "tail", ")", "call", "optimized", ".", "This", "restriction", "is", "necessary", "because", "some", "linker", "generated", "stubs", "will", "store", "return",...

[ "pa" ]

pa3

pa_function_ok_for_sibcall

pa

CPU

GCC

18,369

49

1

[]

[ "<s>", "bool", "VZeroUpperInserter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "X86Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ";", "if", "(", "!", "ST", ".", "hasAVX"...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "X86", "X86", "X86", "X86::VR256RegClass", "\"X86VZeroUpper state should be clear\"", "\"MBB #\"", "\" was Pass-through, is now Dirty-out.\\n\"" ]

X86VZeroUpper12

runOnMachineFunction

X86

CPU

LLVM

18,370

362

1

[]

[ "<s>", "bool", "hasFP", "(", "const", "MachineFunction", "&", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]

[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]

[ "Cpu0" ]

Cpu0FrameLowering3

hasFP

Cpu0

CPU

LLVM

18,371

14

1

[]

[ "<s>", "bool", "ARMTargetLowering", "::", "getPostIndexedAddressParts", "(", "SDNode", "*", "N", ",", "SDNode", "*", "Op", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ",", "ISD", "::", "MemIndexedMode", "&", "AM", ",", "SelectionDAG", "&", ...

[ "Returns", "true", "by", "value", ",", "base", "pointer", "and", "offset", "pointer", "and", "addressing", "mode", "by", "reference", "if", "this", "node", "can", "be", "combined", "with", "a", "load", "/", "store", "to", "form", "a", "post-indexed", "load...

[ "ARM", "ARM", "ISD::MemIndexedMode", "ISD::SEXTLOAD", "ISD::NON_EXTLOAD", "0", "MVT::i32", "\"Non-i32 post-inc op?!\"", "ISD::ADD", "1", "4", "1", "0", "ISD::POST_INC", "ARM", "ISD::ADD", "ISD::POST_INC", "ISD::POST_DEC" ]

ARMISelLowering (3)

getPostIndexedAddressParts

ARM

CPU

LLVM

18,372

380

1

[]

[ "<s>", "bool", "PPCLoopPreIncPrep", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "LI", "=", "&", "getAnalysis", "<", "LoopInfoWrapperPass", ">", "(", ")", ".", "getLoopInfo", "(", ")", ";", "SE", "=", "&", "getAnalysis", "<", "ScalarEvolutio...

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "PowerPC", "PPC" ]

PPCLoopPreIncPrep7

runOnFunction

PowerPC

CPU

LLVM

18,373

87

1

[]

[ "<s>", "bool", "PPCAsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "ExtraCode", "&&", "ExtraCode", "[", "0", ...

[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]

[ "PowerPC", "PPC", "0", "1", "0", "0", "1", "1", "\"i\"", "PPC", "PPC::VSX32", "PPC::V0", "PPC", "PPC::VSX32", "PPC::VF0", "PPC", "PPC" ]

PPCAsmPrinter (2)3

PrintAsmOperand

PowerPC

CPU

LLVM

18,374

267

1

[]

[ "<s>", "bool", "isValid", "(", ")", "const", "{", "return", "Block", ";", "}", "</s>" ]

[ "Returns", "true", "if", "this", "iterator", "is", "still", "pointing", "at", "a", "valid", "entry", "." ]

[ "AMDGPU" ]

SIMachineScheduler

isValid

AMDGPU

GPU

LLVM

18,375

10

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addPreserved", "<", "ScalarEvolutionWrapperPass", ">", "(", ")", ";", "getLoopAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "TPC" ]

TPCoptimization

getAnalysisUsage

TPC

Virtual ISA

LLVM

18,376

25

1

[]

[ "<s>", "int", "M680x0FrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "unsigned", "&", "FrameReg", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "("...

[ "getFrameIndexReference", "-", "This", "method", "should", "return", "the", "base", "register", "and", "offset", "used", "to", "reference", "a", "frame", "index", "location", "." ]

[ "M680x0", "M680x0", "M680x0", "M680x0", "\"VLAs and dynamic stack realign, but no FP?!\"", "0", "0", "0", "0", "0" ]

M680x0FrameLowering

getFrameIndexReference

M680x0

MPU

LLVM

18,377

274

1

[]

[ "<s>", "bool", "SystemZInstrInfo", "::", "PredicateInstruction", "(", "MachineInstr", "*", "MI", ",", "const", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Pred", ")", "const", "{", "assert", "(", "Pred", ".", "size", "(", ")", "==", "2", "&&", "\"...

[ "Convert", "the", "instruction", "into", "a", "predicated", "instruction", "." ]

[ "SystemZ", "SystemZ", "2", "\"Invalid condition\"", "0", "1", "0", "15", "\"Invalid predicate\"", "SystemZ::CC" ]

SystemZInstrInfo (2)

PredicateInstruction

SystemZ

CPU

LLVM

18,378

159

1

[]

[ "<s>", "int", "mmix_initial_elimination_offset", "(", "int", "fromreg", ",", "int", "toreg", ")", "{", "int", "regno", ";", "int", "fp_sp_offset", "=", "(", "get_frame_size", "(", ")", "+", "crtl", "->", "outgoing_args_size", "+", "7", ")", "&", "~", "7", ...

[ "The", "difference", "between", "the", "(", "imaginary", ")", "frame", "pointer", "and", "the", "stack", "pointer", ".", "Used", "to", "eliminate", "the", "frame", "pointer", "." ]

[ "mmix", "7", "7", "0", "255", "8", "16", "8", "0", "0", "8" ]

mmix

mmix_initial_elimination_offset

mmix

CPU

GCC

18,379

109

1

[]

[ "<s>", "Register", "VETargetLowering", "::", "getRegisterByName", "(", "const", "char", "*", "RegName", ",", "LLT", "VT", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "Register", "Reg", "=", "StringSwitch", "<", "Register", ">", "(", "RegNa...

[ "Return", "the", "register", "ID", "of", "the", "name", "passed", "in", "." ]

[ "VE", "VE", "\"sp\"", "VE::SX11", "\"fp\"", "VE::SX9", "\"sl\"", "VE::SX8", "\"lr\"", "VE::SX10", "\"tp\"", "VE::SX14", "\"outer\"", "VE::SX12", "\"info\"", "VE::SX17", "\"got\"", "VE::SX15", "\"plt\"", "VE::SX16", "0", "\"Invalid register name global variable\"" ]

VEISelLowering

getRegisterByName

VE

CPU

LLVM

18,380

130

1

[]

[ "<s>", "unsigned", "TOYInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "T...

[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...

[ "TOY", "TOY", "TOY::STORErr", "1", "1", "0", "0" ]

TOYInstrInfo

isStoreToStackSlot

TOY

CPU

LLVM

18,381

81

1

[]

[ "<s>", "void", "RISCVFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "const",...

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "RISCV", "RISCV", "RISCV", "RISCV", "RISCV", "\"frame pointer should not have been eliminated\"", "0", "0", "0" ]

RISCVFrameLowering32

emitEpilogue

RISCV

CPU

LLVM

18,382

452

1

[]

[ "<s>", "static", "void", "assign_fp_registers", "(", "const_tree", "field", ",", "int", "bitpos", ",", "assign_data_t", "*", "data", ")", "{", "int", "nregs", ";", "machine_mode", "mode", ";", "if", "(", "!", "compute_fp_layout", "(", "field", ",", "bitpos",...

[ "A", "subroutine", "of", "function_arg_record_value", ".", "Assign", "FIELD", "at", "position", "BITPOS", "to", "FP", "registers", "." ]

[ "sparc", "2", "4", "32", "0", "0", "1", "4", "0" ]

sparc

assign_fp_registers

sparc

CPU

GCC

18,383

162

1

[]

[ "<s>", "bool", "isImm", "(", ")", "const", "override", "{", "return", "is", "(", "k_Immediate", ")", ";", "}", "</s>" ]

[ "isImm", "-", "Is", "this", "an", "immediate", "operand", "?" ]

[ "MOS" ]

MOSAsmParser

isImm

MOS

MPU

LLVM

18,384

14

1

[]

[ "<s>", "int", "standard_sse_constant_p", "(", "rtx", "x", ")", "{", "if", "(", "x", "==", "const0_rtx", ")", "return", "1", ";", "return", "(", "x", "==", "CONST0_RTX", "(", "GET_MODE", "(", "x", ")", ")", ")", ";", "}", "</s>" ]

[ "Return", "1", "if", "X", "is", "all", "0s", "and", "2", "if", "x", "is", "all", "1s", "in", "supported", "SSE/AVX", "vector", "mode", "." ]

[ "i386", "1" ]

i3863

standard_sse_constant_p

i386

CPU

GCC

18,385

30

1

[]

[ "<s>", "void", "VEInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "Register", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "Target...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "VE", "VE", "VE::I64RegClass", "VE::LDrii", "0", "0", "VE::I32RegClass", "VE::LDLSXrii", "0", "0", "VE::F32RegClass", "VE::LDUrii", "0", "0", "\"Can't load this register from stack slot\"" ]

VEInstrInfo1

loadRegFromStackSlot

VE

CPU

LLVM

18,386

267

1

[]

[ "<s>", "bool", "ARMCodeEmitter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "assert", "(", "(", "MF", ".", "getTarget", "(", ")", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "Default", "||", "MF", ".", "getTarg...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "ARM", "ARM", "\"JIT relocation model must be set to static or default!\"", "ARM", "ARM", "ARM", "0", "ARM", "\"JITTing function '\"", "\"'\\n\"" ]

ARMCodeEmitter15

runOnMachineFunction

ARM

CPU

LLVM

18,387

307

1

[]

[ "<s>", "bool", "hasUsableDSOffset", "(", ")", "const", "{", "return", "getGeneration", "(", ")", ">=", "SEA_ISLANDS", ";", "}", "</s>" ]

[ "True", "if", "the", "offset", "field", "of", "DS", "instructions", "works", "as", "expected", "." ]

[ "AMDGPU" ]

AMDGPUSubtarget107

hasUsableDSOffset

AMDGPU

GPU

LLVM

18,388

14

1

[]

[ "<s>", "bool", "MipsLongBranch", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "F", ")", "{", "if", "(", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "&&", "TM", ".", "getSubtarget", "<", "MipsSubtarget", "...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Mips", "Mips", "Mips", "Mips", "16", "16", "4", "4", "Mips", "0" ]

MipsLongBranch16

runOnMachineFunction

Mips

CPU

LLVM

18,389

295

1

[]

[ "<s>", "static", "bool", "frv_registers_conflict_p", "(", "rtx", "x", ")", "{", "regstate_t", "flags", ";", "flags", "=", "0", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "COND_EXEC", ")", "{", "if", "(", "frv_registers_conflict_p_1", "(", "XEXP", "...

[ "Return", "true", "if", "something", "in", "X", "might", "depend", "on", "an", "instruction", "in", "the", "current", "packet", "." ]

[ "frv", "0", "0", "0", "1" ]

frv

frv_registers_conflict_p

frv

VLIW

GCC

18,390

73

1

[]

[ "<s>", "std", "::", "string", "getDataLayout", "(", ")", "const", "{", "const", "char", "*", "p", ";", "if", "(", "is64Bit", "(", ")", ")", "p", "=", "\"e-p:64:64-s:64-f64:64:64-i64:64:64-f80:128:128\"", ";", "else", "if", "(", "isTargetDarwin", "(", ")", ...

[ "Return", "the", "DataLayout", "associated", "with", "the", "module", "this", "SCEV", "instance", "is", "operating", "on", "." ]

[ "X86", "\"e-p:64:64-s:64-f64:64:64-i64:64:64-f80:128:128\"", "\"e-p:32:32-f64:32:64-i64:32:64-f80:128:128\"", "\"e-p:32:32-f64:32:64-i64:32:64-f80:32:32\"" ]

X86Subtarget46

getDataLayout

X86

CPU

LLVM

18,391

48

1

[]

[ "<s>", "static", "unsigned", "long", "rs6000_arg_size", "(", "machine_mode", "mode", ",", "const_tree", "type", ")", "{", "unsigned", "long", "size", ";", "if", "(", "mode", "!=", "BLKmode", ")", "size", "=", "GET_MODE_SIZE", "(", "mode", ")", ";", "else",...

[ "Compute", "the", "size", "(", "in", "words", ")", "of", "a", "function", "argument", "." ]

[ "rs6000", "3", "2", "7", "3" ]

rs6000-call

rs6000_arg_size

rs6000

CPU

GCC

18,392

61

1

[]

[ "<s>", "void", "AArch64PassConfig", "::", "addPreEmitPass", "(", ")", "{", "if", "(", "TM", "->", "getOptLevel", "(", ")", ">=", "CodeGenOpt", "::", "Aggressive", "&&", "EnableLoadStoreOpt", ")", "addPass", "(", "createAArch64LoadStoreOptimizationPass", "(", ")", ...

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64" ]

AArch64TargetMachine15

addPreEmitPass

AArch64

CPU

LLVM

18,393

132

1

[]

[ "<s>", "unsigned", "ARMFastISel", "::", "fastEmitInst_i", "(", "unsigned", "MachineInstOpcode", ",", "const", "TargetRegisterClass", "*", "RC", ",", "uint64_t", "Imm", ")", "{", "Register", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "const", "MCIn...

[ "Emit", "a", "MachineInstr", "with", "a", "single", "immediate", "operand", ",", "and", "a", "result", "register", "in", "the", "given", "register", "class", "." ]

[ "ARM", "ARM", "1", "0" ]

ARMFastISel36

fastEmitInst_i

ARM

CPU

LLVM

18,394

144

1

[]

[ "<s>", "const", "char", "*", "SparcTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "(", "SPISD", "::", "NodeType", ")", "Opcode", ")", "{", "case", "SPISD", "::", "FIRST_NUMBER", ":", "break", ";", "...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "Sparc", "Sparc", "SPISD::NodeType", "SPISD::FIRST_NUMBER", "SPISD::CMPICC", "\"SPISD::CMPICC\"", "SPISD::CMPFCC", "\"SPISD::CMPFCC\"", "SPISD::BRICC", "\"SPISD::BRICC\"", "SPISD::BRXCC", "\"SPISD::BRXCC\"", "SPISD::BRFCC", "\"SPISD::BRFCC\"", "SPISD::SELECT_ICC", "\"SPISD::SELECT_ICC\...

SparcISelLowering14

getTargetNodeName

Sparc

CPU

LLVM

18,395

218

1

[]

[ "<s>", "bool", "strict_low_part_peephole_ok", "(", "machine_mode", "mode", ",", "rtx_insn", "*", "first_insn", ",", "rtx", "target", ")", "{", "rtx_insn", "*", "p", "=", "first_insn", ";", "while", "(", "(", "p", "=", "PREV_INSN", "(", "p", ")", ")", ")"...

[ "Check", "for", "cases", "where", "a", "clr", "insns", "can", "be", "omitted", "from", "code", "using", "strict_low_part", "sets", ".", "For", "example", ",", "the", "second", "clrl", "here", "is", "not", "needed", ":", "clrl", "d0", ";", "movw", "a0", ...

[ "m68k", "0", "0", "0" ]

m68k

strict_low_part_peephole_ok

m68k

MPU

GCC

18,396

185

1

[]

[ "<s>", "bool", "XCoreAsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "unsigned", "AsmVariant", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "!", "Ext...

[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]

[ "XCore", "XCore", "0" ]

XCoreAsmPrinter (2)

PrintAsmOperand

XCore

MPU

LLVM

18,397

68

1

[]

[ "<s>", "BitVector", "ARMBaseRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "BitVe...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "ARM", "ARM", "ARM::SP", "ARM::PC", "ARM::FPSCR", "ARM::R9", "ARM::D31", "ARM::D16", "15", "0", "16", "ARM::D16", "ARM::GPRPairRegClass" ]

ARMBaseRegisterInfo21

getReservedRegs

ARM

CPU

LLVM

18,398

244

1

[]

[ "<s>", "void", "alpha_set_memflags", "(", "rtx", "insn", ",", "rtx", "ref", ")", "{", "rtx", "*", "base_ptr", ";", "if", "(", "GET_CODE", "(", "ref", ")", "!=", "MEM", ")", "return", ";", "if", "(", "!", "MEM_VOLATILE_P", "(", "ref", ")", "&&", "!"...

[ "Given", "INSN", ",", "which", "is", "an", "INSN", "list", "or", "the", "PATTERN", "of", "a", "single", "insn", "generated", "to", "perform", "a", "memory", "operation", ",", "look", "for", "any", "MEMs", "in", "either", "a", "SET_DEST", "or", "a", "SE...

[ "alpha" ]

alpha3

alpha_set_memflags

alpha

MPU

GCC

18,399

94

1

[]