docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "bool", "AArch64InstrInfo", "::", "optimizeCondBranch", "(", "MachineInstr", "*", "MI", ")", "const", "{", "bool", "IsNegativeBranch", "=", "false", ";", "bool", "IsTestAndBranch", "=", "false", ";", "unsigned", "TargetBBInMI", "=", "0", ";", "switch", ...	[ "Replace", "csincr-branch", "sequence", "by", "simple", "conditional", "branch", "." ]	[ "AArch64", "AArch64", "0", "\"Unknown branch instruction?\"", "AArch64::Bcc", "AArch64::CBZW", "AArch64::CBZX", "1", "AArch64::CBNZW", "AArch64::CBNZX", "1", "AArch64::TBZW", "AArch64::TBZX", "2", "AArch64::TBNZW", "AArch64::TBNZX", "2", "1", "\"Incomplete machine instruciton\\n\...	AArch64InstrInfo1	optimizeCondBranch	AArch64	CPU	LLVM	18,800	464	1	[]
[ "<s>", "static", "void", "do_unlink", "(", "rtx", "spreg", ",", "HOST_WIDE_INT", "frame_size", ",", "bool", "all", ")", "{", "frame_size", "+=", "arg_area_size", "(", ")", ";", "if", "(", "all", "\|\|", "stack_frame_needed_p", "(", ")", ")", "emit_insn", "("...	[ "Like", "do_link", ",", "but", "used", "for", "epilogues", "to", "deallocate", "the", "stack", "frame", "." ]	[ "bfin", "0" ]	bfin2	do_unlink	bfin	DSP	GCC	18,801	122	1	[]
[ "<s>", "unsigned", "RISCVAsmParser", "::", "validateTargetOperandClass", "(", "MCParsedAsmOperand", "&", "AsmOp", ",", "unsigned", "Kind", ")", "{", "RISCVOperand", "&", "Op", "=", "static_cast", "<", "RISCVOperand", "&", ">", "(", "AsmOp", ")", ";", "if", "("...	[ "Allow", "a", "target", "to", "add", "special", "case", "operand", "matching", "for", "things", "that", "tblgen", "doesn't/ca", "n't", "handle", "effectively", "." ]	[ "RISCV", "RISCV", "RISCV", "RISCV", "RISCV", "RISCV::FPR64RegClassID", "RISCV", "RISCV::FPR64CRegClassID" ]	RISCVAsmParser13	validateTargetOperandClass	RISCV	CPU	LLVM	18,802	115	1	[]
[ "<s>", "bool", "PPCTargetLowering", "::", "getPreIndexedAddressParts", "(", "SDNode", "*", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ",", "ISD", "::", "MemIndexedMode", "&", "AM", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "...	[ "Returns", "true", "by", "value", ",", "base", "pointer", "and", "offset", "pointer", "and", "addressing", "mode", "by", "reference", "if", "the", "node", "'s", "address", "can", "be", "legally", "represented", "as", "pre-indexed", "load", "/", "store", "add...	[ "PowerPC", "PPC", "ISD::MemIndexedMode", "PPC", "MVT::i64", "0", "MVT::i64", "MVT::i32", "ISD::SEXTLOAD", "ISD::PRE_INC" ]	PPCISelLowering107	getPreIndexedAddressParts	PowerPC	CPU	LLVM	18,803	244	1	[]
[ "<s>", "static", "rsqrte_type", "get_rsqrte_type", "(", "machine_mode", "mode", ")", "{", "switch", "(", "mode", ")", "{", "case", "E_DFmode", ":", "return", "gen_aarch64_rsqrtedf", ";", "case", "E_SFmode", ":", "return", "gen_aarch64_rsqrtesf", ";", "case", "E_...	[ "Select", "reciprocal", "square", "root", "initial", "estimate", "insn", "depending", "on", "machine", "mode", "." ]	[ "aarch64" ]	aarch645	get_rsqrte_type	aarch64	CPU	GCC	18,804	51	1	[]
[ "<s>", "int", "arm_no_early_store_addr_dep", "(", "rtx", "producer", ",", "rtx", "consumer", ")", "{", "rtx", "value", "=", "PATTERN", "(", "producer", ")", ";", "rtx", "addr", "=", "PATTERN", "(", "consumer", ")", ";", "if", "(", "GET_CODE", "(", "value...	[ "Return", "nonzero", "if", "the", "CONSUMER", "instruction", "(", "a", "store", ")", "does", "not", "need", "PRODUCER", "'s", "value", "to", "calculate", "the", "address", "." ]	[ "arm", "0", "0", "0", "0", "0", "0" ]	arm3	arm_no_early_store_addr_dep	arm	CPU	GCC	18,805	126	1	[]
[ "<s>", "bool", "AArch64CallLowering", "::", "isEligibleForTailCallOptimization", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "CallLoweringInfo", "&", "Info", ",", "SmallVectorImpl", "<", "ArgInfo", ">", "&", "InArgs", ",", "SmallVectorImpl", "<", "ArgInfo", ">", ...	[ "Returns", "true", "if", "the", "call", "can", "be", "lowered", "as", "a", "tail", "call", "." ]	[ "AArch64", "AArch64", "\"Attempting to lower call as tail call\\n\"", "\"... Cannot handle tail calls with swifterror yet.\\n\"", "\"... Calling convention cannot be tail called.\\n\"", "\"... Cannot tail call from callers with byval, \"", "\"inreg, or swifterror arguments\\n\"", "\"... Cannot tail ca...	AArch64CallLowering13	isEligibleForTailCallOptimization	AArch64	CPU	LLVM	18,806	358	1	[]
[ "<s>", "bool", "Error", "(", "SMLoc", "L", ",", "const", "Twine", "&", "Msg", ",", "ArrayRef", "<", "SMRange", ">", "Ranges", "=", "None", ",", "bool", "MatchingInlineAsm", "=", "false", ")", "{", "if", "(", "MatchingInlineAsm", ")", "return", "true", ...	[ "Return", "an", "error", "at", "the", "location", "L", ",", "with", "the", "message", "Msg", "." ]	[ "X86" ]	X86AsmParser (2)	Error	X86	CPU	LLVM	18,807	45	1	[]
[ "<s>", "unsigned", "LEGMCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", ...	[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]	[ "LEG", "LEG", "\"unknown operand kind in printOperand\"", "\"Unknown fixup kind!\"", "LEG", "LEG::fixup_leg_mov_lo16_pcrel", "LEG", "LEG::fixup_leg_mov_hi16_pcrel", "0", "0" ]	LEGMCCodeEmitter	getMachineOpValue	LEG	CPU	LLVM	18,808	237	1	[]
[ "<s>", "std", "::", "string", "getDataLayout", "(", ")", "const", "{", "const", "char", "*", "p", ";", "if", "(", "is64Bit", "(", ")", ")", "{", "p", "=", "\"E-p:64:64:64-i64:64:64-f64:64:64-f128:128:128-n32:64\"", ";", "}", "else", "{", "p", "=", "\"E-p:3...	[ "Return", "the", "DataLayout", "associated", "with", "the", "module", "this", "SCEV", "instance", "is", "operating", "on", "." ]	[ "Sparc", "\"E-p:64:64:64-i64:64:64-f64:64:64-f128:128:128-n32:64\"", "\"E-p:32:32:32-i64:64:64-f64:64:64-f128:64:64-n32\"" ]	SparcSubtarget	getDataLayout	Sparc	CPU	LLVM	18,809	41	1	[]
[ "<s>", "SDValue", "X86TargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "unsigned", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "Debug...	[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]	[ "X86", "X86", "ISD::InputArg", "16", "X86", "0", "MVT::f32", "MVT::f64", "\"SSE register return with SSE disabled\"", "X86::ST0", "X86::ST1", "MVT::f80", "64", "X86::XMM0", "X86::XMM1", "MVT::v2i64", "1", "0", "ISD::EXTRACT_VECTOR_ELT", "MVT::i64", "0", "MVT::i64", "MVT::...	X86ISelLowering94	LowerCallResult	X86	CPU	LLVM	18,810	484	1	[]
[ "<s>", "static", "rtx", "or1k_adjust_atomic_subword", "(", "rtx", "orig_mem", ",", "rtx", "", "pshift", ",", "rtx", "", "pmask", ")", "{", "rtx", "addr", ",", "align", ",", "shift", ",", "mask", ",", "mem", ";", "machine_mode", "mode", "=", "GET_MODE",...	[ "A", "subroutine", "of", "the", "various", "atomic", "expanders", ".", "For", "sub-word", "operations", ",", "we", "must", "adjust", "things", "to", "operate", "on", "SImode", ".", "Given", "the", "original", "MEM", ",", "return", "a", "new", "aligned", "m...	[ "or1k", "0", "4", "1", "3", "2", "1", "1", "3", "1", "1" ]	or1k	or1k_adjust_atomic_subword	or1k	CPU	GCC	18,811	233	1	[]
[ "<s>", "static", "bool", "v850_rtx_ok_for_base_p", "(", "const_rtx", "x", ",", "bool", "strict_p", ")", "{", "return", "(", "(", "REG_P", "(", "x", ")", "&&", "v850_reg_ok_for_base_p", "(", "x", ",", "strict_p", ")", ")", "\|\|", "(", "SUBREG_P", "(", "x",...	[ "Accept", "either", "REG", "or", "SUBREG", "where", "a", "register", "is", "valid", "." ]	[ "v850" ]	v850	v850_rtx_ok_for_base_p	v850	MPU	GCC	18,812	54	1	[]
[ "<s>", "int", "NVPTXFrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "unsigned", "&", "FrameReg", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(",...	[ "getFrameIndexReference", "-", "This", "method", "should", "return", "the", "base", "register", "and", "offset", "used", "to", "reference", "a", "frame", "index", "location", "." ]	[ "NVPTX", "NVPTX", "NVPTX::VRDepot" ]	NVPTXFrameLowering18	getFrameIndexReference	NVPTX	GPU	LLVM	18,813	49	1	[]
[ "<s>", "bool", "HexagonPassConfig", "::", "addInstSelector", "(", ")", "{", "HexagonTargetMachine", "&", "TM", "=", "getHexagonTargetMachine", "(", ")", ";", "bool", "NoOpt", "=", "(", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ")", ";", "if"...	[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]	HexagonTargetMachine	addInstSelector	Hexagon	DSP	LLVM	18,814	168	1	[]
[ "<s>", "void", "get_ppc476_thunk_name", "(", "char", "name", "[", "32", "]", ")", "{", "gcc_assert", "(", "TARGET_LINK_STACK", ")", ";", "if", "(", "USE_HIDDEN_LINKONCE", ")", "sprintf", "(", "name", ",", "\"__ppc476.get_thunk\"", ")", ";", "else", "ASM_GENERA...	[ "Fills", "in", "the", "label", "name", "that", "should", "be", "used", "for", "a", "476", "link", "stack", "thunk", "." ]	[ "rs6000", "32", "\"__ppc476.get_thunk\"", "\"LPPC476_\"", "0" ]	rs6000	get_ppc476_thunk_name	rs6000	CPU	GCC	18,815	37	1	[]
[ "<s>", "bool", "ARMTargetLowering", "::", "allowsMisalignedMemoryAccesses", "(", "EVT", "VT", ",", "unsigned", ",", "unsigned", ",", "bool", "*", "Fast", ")", "const", "{", "bool", "AllowsUnaligned", "=", "Subtarget", "->", "allowsUnalignedMem", "(", ")", ";", ...	[ "Returns", "true", "if", "the", "target", "allows", "unaligned", "memory", "accesses", "of", "the", "specified", "type", "." ]	[ "ARM", "ARM", "MVT::i8", "MVT::i16", "MVT::i32", "MVT::f64", "MVT::v2f64" ]	ARMISelLowering (2)3	allowsMisalignedMemoryAccesses	ARM	CPU	LLVM	18,816	132	1	[]
[ "<s>", "SDNode", "", "SITargetLowering", "::", "PostISelFolding", "(", "MachineSDNode", "", "Node", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "const", "SIInstrInfo", "*", "TII", "=", "getSubtarget", "(", ")", "->", "getInstrInfo", "(", ")", ";", ...	[ "Fold", "the", "instructions", "after", "selecting", "them", "." ]	[ "AMDGPU", "SI", "SI", "AMDGPU::INSERT_SUBREG", "AMDGPU::REG_SEQUENCE", "AMDGPU::V_DIV_SCALE_F32", "AMDGPU::V_DIV_SCALE_F64", "0", "1", "2", "AMDGPU::IMPLICIT_DEF", "AMDGPU::IMPLICIT_DEF", "AMDGPU::IMPLICIT_DEF", "AMDGPU::IMPLICIT_DEF", "AMDGPU::IMPLICIT_DEF", "4", "3", "1" ]	SIISelLowering41	PostISelFolding	AMDGPU	GPU	LLVM	18,817	444	1	[]
[ "<s>", "bool", "function_resolver", "::", "require_pointer_type", "(", "unsigned", "int", "argno", ")", "{", "if", "(", "!", "scalar_argument_p", "(", "argno", ")", ")", "{", "error_at", "(", "location", ",", "\"passing %qT to argument %d of %qE, which\"", "\" expec...	[ "Require", "argument", "ARGNO", "to", "be", "some", "form", "of", "pointer", ",", "without", "being", "specific", "about", "its", "target", "type", ".", "Return", "true", "if", "the", "argument", "has", "the", "right", "form", ",", "otherwise", "report", "...	[ "aarch64", "\"passing %qT to argument %d of %qE, which\"", "\" expects a scalar pointer\"", "1" ]	aarch64-sve-builtins	require_pointer_type	aarch64	CPU	GCC	18,818	46	1	[]
[ "<s>", "const", "SpillSlot", "*", "getCalleeSavedSpillSlots", "(", "unsigned", "&", "NumEntries", ")", "const", "override", "{", "static", "const", "SpillSlot", "Offsets", "[", "]", "=", "{", "{", "Hexagon", "::", "R17", ",", "-", "4", "}", ",", "{", "He...	[ "getCalleeSavedSpillSlots", "-", "This", "method", "returns", "a", "pointer", "to", "an", "array", "of", "pairs", ",", "that", "contains", "an", "entry", "for", "each", "callee", "saved", "register", "that", "must", "be", "spilled", "to", "a", "particular", ...	[ "Hexagon", "Hexagon::R17", "4", "Hexagon::R16", "8", "Hexagon::D8", "8", "Hexagon::R19", "12", "Hexagon::R18", "16", "Hexagon::D9", "16", "Hexagon::R21", "20", "Hexagon::R20", "24", "Hexagon::D10", "24", "Hexagon::R23", "28", "Hexagon::R22", "32", "Hexagon::D11", "32"...	HexagonFrameLowering22	getCalleeSavedSpillSlots	Hexagon	DSP	LLVM	18,819	439	1	[]
[ "<s>", "bool", "HexagonAsmParser", "::", "parseExpression", "(", "MCExpr", "const", "*", "&", "Expr", ")", "{", "SmallVector", "<", "AsmToken", ",", "4", ">", "Tokens", ";", "MCAsmLexer", "&", "Lexer", "=", "getLexer", "(", ")", ";", "bool", "Done", "=",...	[ "Parse", "an", "arbitrary", "expression", "." ]	[ "Hexagon", "Hexagon", "4", "\",\"", "1", "2", "2" ]	HexagonAsmParser	parseExpression	Hexagon	DSP	LLVM	18,820	231	1	[]
[ "<s>", "static", "void", "s390_conditional_register_usage", "(", "void", ")", "{", "int", "i", ";", "if", "(", "flag_pic", ")", "{", "fixed_regs", "[", "PIC_OFFSET_TABLE_REGNUM", "]", "=", "1", ";", "call_used_regs", "[", "PIC_OFFSET_TABLE_REGNUM", "]", "=", "...	[ "Implement", "CONDITIONAL_REGISTER_USAGE", "." ]	[ "s390", "1", "1", "0", "0", "0", "0", "0", "0", "0", "1", "1" ]	s3905	s390_conditional_register_usage	s390	MPU	GCC	18,821	191	1	[]
[ "<s>", "bool", "arm_legitimate_address_p", "(", "machine_mode", "mode", ",", "rtx", "x", ",", "bool", "strict_p", ")", "{", "if", "(", "TARGET_ARM", ")", "return", "arm_legitimate_address_outer_p", "(", "mode", ",", "x", ",", "SET", ",", "strict_p", ")", ";"...	[ "Return", "nonzero", "if", "X", "is", "a", "valid", "ARM", "state", "address", "operand", "." ]	[ "arm" ]	arm	arm_legitimate_address_p	arm	CPU	GCC	18,822	56	1	[]
[ "<s>", "TargetPassConfig", "*", "CJGTargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "CJGPassConfig", "(", "this", ",", "PM", ")", ";", "}", "</s>" ]	[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]	[ "CJG", "CJG", "CJG" ]	CJGTargetMachine	createPassConfig	CJG	CPU	LLVM	18,823	21	1	[]
[ "<s>", "static", "void", "s390_frame_area", "(", "int", "", "area_bottom", ",", "int", "", "area_top", ")", "{", "int", "b", ",", "t", ";", "int", "i", ";", "b", "=", "INT_MAX", ";", "t", "=", "INT_MIN", ";", "if", "(", "cfun_frame_layout", ".", ...	[ "Determine", "the", "frame", "area", "which", "actually", "has", "to", "be", "accessed", "in", "the", "function", "epilogue", ".", "The", "values", "are", "stored", "at", "the", "given", "pointers", "AREA_BOTTOM", "(", "address", "of", "the", "lowest", "used...	[ "s390", "1", "1", "8", "2", "4", "2", "8", "1", "8" ]	s3903	s390_frame_area	s390	MPU	GCC	18,824	186	1	[]
[ "<s>", "static", "bool", "ix86_expand_vec_shift_qihi_constant", "(", "enum", "rtx_code", "code", ",", "rtx", "dest", ",", "rtx", "op1", ",", "rtx", "op2", ")", "{", "machine_mode", "qimode", ",", "himode", ";", "HOST_WIDE_INT", "and_constant", ",", "xor_constant...	[ "Expand", "a", "vector", "operation", "shift", "by", "constant", "for", "a", "V", "", "QImode", "in", "terms", "of", "the", "same", "operation", "on", "V", "", "HImode", ".", "Return", "true", "if", "success", "." ]	[ "i386", "7", "1", "8", "1", "256", "1", "1", "8", "1", "0" ]	i386-expand	ix86_expand_vec_shift_qihi_constant	i386	CPU	GCC	18,825	469	1	[]
[ "<s>", "bool", "CSKYDAGToDAGISel", "::", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "unsigned", "ConstraintID", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "{", "switch", "(", "ConstraintID", ")", "{", "...	[ "SelectInlineAsmMemoryOperand", "-", "Select", "the", "specified", "address", "as", "a", "target", "addressing", "mode", ",", "according", "to", "the", "specified", "constraint", "." ]	[ "CSKY", "CSKY" ]	CSKYISelDAGToDAG	SelectInlineAsmMemoryOperand	CSKY	CPU	LLVM	18,826	52	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"Hexagon bit simplification\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "Hexagon", "\"Hexagon bit simplification\"" ]	HexagonBitSimplify (2)1	getPassName	Hexagon	DSP	LLVM	18,827	11	1	[]
[ "<s>", "void", "AVRPassConfig", "::", "addPreSched2", "(", ")", "{", "}", "</s>" ]	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "prolog-epilog", "insertion", "and", "before", "the", "second", "instruction", "scheduling", "pass", "." ]	[ "AVR", "AVR" ]	AVRTargetMachine2	addPreSched2	AVR	MPU	LLVM	18,828	8	1	[]
[ "<s>", "static", "rtx", "loongarch_frame_set", "(", "rtx", "mem", ",", "rtx", "reg", ")", "{", "rtx", "set", "=", "gen_rtx_SET", "(", "mem", ",", "reg", ")", ";", "RTX_FRAME_RELATED_P", "(", "set", ")", "=", "1", ";", "return", "set", ";", "}", "</s>...	[ "Return", "a", "frame-related", "rtx", "that", "stores", "REG", "at", "MEM", ".", "REG", "must", "be", "a", "single", "register", "." ]	[ "loongarch", "1" ]	loongarch	loongarch_frame_set	loongarch	CPU	GCC	18,829	32	1	[]
[ "<s>", "bool", "AMDGPUAnnotateKernelFeatures", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "Triple", "TT", "(", "M", ".", "getTargetTriple", "(", ")", ")", ";", "static", "const", "StringRef", "IntrinsicToAttr", "[", "]", "[", "2", "]", "=", ...	[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]	[ "AMDGPU", "AMDGPU", "2", "\"llvm.amdgcn.workitem.id.y\"", "\"amdgpu-work-item-id-y\"", "\"llvm.amdgcn.workitem.id.z\"", "\"amdgpu-work-item-id-z\"", "\"llvm.amdgcn.workgroup.id.y\"", "\"amdgpu-work-group-id-y\"", "\"llvm.amdgcn.workgroup.id.z\"", "\"amdgpu-work-group-id-z\"", "\"llvm.r600.read...	AMDGPUAnnotateKernelFeatures9	runOnModule	AMDGPU	GPU	LLVM	18,830	192	1	[]
[ "<s>", "bool", "X86TargetMachine", "::", "addInstSelector", "(", "PassManagerBase", "&", "PM", ",", "bool", "Fast", ")", "{", "PM", ".", "add", "(", "createX86ISelDag", "(", "*", "this", ",", "Fast", ")", ")", ";", "if", "(", "EnableFastISel", ")", "PM",...	[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]	[ "X86", "X86", "X86" ]	X86TargetMachine92	addInstSelector	X86	CPU	LLVM	18,831	52	1	[]
[ "<s>", "SparcTargetMachine", "::", "SparcTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::",...	[ "Create", "an", "ILP32", "architecture", "model", "." ]	[ "Sparc", "Sparc", "Sparc", "Sparc", "Sparc" ]	SparcTargetMachine (2)1	SparcTargetMachine	Sparc	CPU	LLVM	18,832	140	1	[]
[ "<s>", "void", "tilegx_expand_umuldi3_highpart", "(", "rtx", "op0", ",", "rtx", "op1", ",", "rtx", "op2", ")", "{", "tilegx_expand_high_multiply", "(", "op0", ",", "op1", ",", "op2", ",", "false", ")", ";", "}", "</s>" ]	[ "Implement", "umuldi3_highpart", "." ]	[ "tilegx" ]	tilegx	tilegx_expand_umuldi3_highpart	tilegx	VLIW	GCC	18,833	25	1	[]
[ "<s>", "void", "nios2_function_profiler", "(", "FILE", "*", "file", ",", "int", "labelno", "ATTRIBUTE_UNUSED", ")", "{", "fprintf", "(", "file", ",", "\"\\tmov\\tr8, ra\\n\"", ")", ";", "if", "(", "flag_pic", "==", "1", ")", "{", "fprintf", "(", "file", ",...	[ "Implement", "FUNCTION_PROFILER", "macro", "." ]	[ "nios2", "\"\\tmov\\tr8, ra\\n\"", "1", "\"\\tnextpc\\tr2\\n\"", "\"\\t1: movhi\\tr3, %%hiadj(_gp_got - 1b)\\n\"", "\"\\taddi\\tr3, r3, %%lo(_gp_got - 1b)\\n\"", "\"\\tadd\\tr2, r2, r3\\n\"", "\"\\tldw\\tr2, %%call(_mcount)(r2)\\n\"", "\"\\tcallr\\tr2\\n\"", "2", "\"\\tnextpc\\tr2\\n\"", "\"\\...	nios2	nios2_function_profiler	nios2	MPU	GCC	18,834	157	1	[]
[ "<s>", "const", "MSP430InstrInfo", "*", "getInstrInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]	[ "TargetInstrInfo", "getter", "." ]	[ "MSP430", "MSP430" ]	MSP430Subtarget2	getInstrInfo	MSP430	MPU	LLVM	18,835	13	1	[]
[ "<s>", "void", "RV16KPassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "createRV16KUseLWSPSWSPPass", "(", ")", ")", ";", "addPass", "(", "&", "BranchRelaxationPassID", ")", ";", "}", "</s>" ]	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "RV16K", "RV16K", "RV16K" ]	RV16KTargetMachine	addPreEmitPass	RV16K	Virtual ISA	LLVM	18,836	21	1	[]
[ "<s>", "ScheduleHazardRecognizer", "::", "HazardType", "GCNHazardRecognizer", "::", "getHazardType", "(", "SUnit", "", "SU", ",", "int", "Stalls", ")", "{", "MachineInstr", "", "MI", "=", "SU", "->", "getInstr", "(", ")", ";", "if", "(", "SIInstrInfo", "::...	[ "getHazardType", "-", "Return", "the", "hazard", "type", "of", "emitting", "this", "node", "." ]	[ "AMDGPU", "SI", "0", "SI", "0", "SI", "0", "SI", "0", "0", "0", "0", "0", "0", "0", "0" ]	GCNHazardRecognizer22	getHazardType	AMDGPU	GPU	LLVM	18,837	258	1	[]
[ "<s>", "rtx", "riscv_function_value", "(", "const_tree", "type", ",", "const_tree", "func", ",", "machine_mode", "mode", ")", "{", "struct", "riscv_arg_info", "info", ";", "CUMULATIVE_ARGS", "args", ";", "if", "(", "type", ")", "{", "int", "unsigned_p", "=", ...	[ "Implement", "FUNCTION_VALUE", "and", "LIBCALL_VALUE", ".", "For", "normal", "calls", ",", "VALTYPE", "is", "the", "return", "type", "and", "MODE", "is", "VOIDmode", ".", "For", "libcalls", ",", "VALTYPE", "is", "null", "and", "MODE", "is", "the", "mode", ...	[ "riscv", "1", "0" ]	riscv	riscv_function_value	riscv	CPU	GCC	18,838	87	1	[]
[ "<s>", "bool", "PadShortFunc", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "if", "(", "MF", ".", "getFunction", "(", ")",...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "X86", "X86", "0", "\"Basic block should contain at least a RET but is empty\"", "\"Basic block does not end with RET\"" ]	X86PadShortFunction15	runOnMachineFunction	X86	CPU	LLVM	18,839	293	1	[]
[ "<s>", "void", "m68hc11_notice_keep_cc", "(", "rtx", "reg", ")", "{", "if", "(", "reg", "==", "0", "\|\|", "cc_prev_status", ".", "value1", "==", "0", "\|\|", "rtx_equal_p", "(", "reg", ",", "cc_prev_status", ".", "value1", ")", "\|\|", "(", "cc_prev_status", ...	[ "The", "current", "instruction", "does", "not", "affect", "the", "flags", "but", "changes", "the", "register", "'reg", "'", ".", "See", "if", "the", "previous", "flags", "can", "be", "kept", "for", "the", "next", "instruction", "to", "avoid", "a", "compari...	[ "m68hc11", "0", "0" ]	m68hc111	m68hc11_notice_keep_cc	m68hc11	MPU	GCC	18,840	51	1	[]
[ "<s>", "bool", "nds32_can_use_bset_p", "(", "HOST_WIDE_INT", "ival", ")", "{", "int", "one_bit_count", ";", "unsigned", "HOST_WIDE_INT", "mask", "=", "GET_MODE_MASK", "(", "SImode", ")", ";", "one_bit_count", "=", "popcount_hwi", "(", "(", "unsigned", "HOST_WIDE_I...	[ "Function", "to", "check", "if", "'bset", "'", "instruction", "can", "be", "used", "with", "IVAL", "." ]	[ "nds32", "1" ]	nds32-predicates	nds32_can_use_bset_p	nds32	CPU	GCC	18,841	46	1	[]
[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"OR1K DAG->DAG Pattern Instruction Selection\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "OR1K", "\"OR1K DAG->DAG Pattern Instruction Selection\"" ]	OR1KISelDAGToDAG	getPassName	OR1K	CPU	LLVM	18,842	13	1	[]
[ "<s>", "static", "rtx", "avr_find_unused_d_reg", "(", "rtx_insn", "*", "insn", ",", "rtx", "exclude", ")", "{", "int", "regno", ";", "bool", "isr_p", "=", "(", "avr_interrupt_function_p", "(", "current_function_decl", ")", "\|\|", "avr_signal_function_p", "(", "cu...	[ "Fixme", ":", "This", "is", "a", "hack", "because", "secondary", "reloads", "do", "n't", "works", "as", "expected", ".", "Find", "an", "unused", "d-register", "to", "be", "used", "as", "scratch", "in", "INSN", ".", "EXCLUDE", "is", "either", "NULL_RTX", ...	[ "avr", "16", "32" ]	avr4	avr_find_unused_d_reg	avr	MPU	GCC	18,843	140	1	[]
[ "<s>", "HexagonSubtarget", "&", "HexagonSubtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "static", "std", "::", "map", "<", "StringRef", ",", "Hexagon", "::", "ArchEnum", ">", "CpuTable", "{", "{", ...	[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "Hexagon::ArchEnum", "\"hexagonv4\"", "Hexagon::ArchEnum", "\"hexagonv5\"", "Hexagon::ArchEnum", "\"hexagonv55\"", "Hexagon::ArchEnum", "\"hexagonv60\"", "Hexagon::ArchEnum", "\"hexagonv62\"", "Hexagon::ArchEnum", "Hexagon", "\"Unrecognized Hexagon proc...	HexagonSubtarget30	initializeSubtargetDependencies	Hexagon	DSP	LLVM	18,844	166	1	[]
[ "<s>", "static", "void", "frv_insert_nop_in_packet", "(", "rtx", "insn", ")", "{", "struct", "frv_packet_group", "*", "packet_group", ";", "rtx", "last", ";", "packet_group", "=", "&", "frv_packet", ".", "groups", "[", "frv_unit_groups", "[", "frv_insn_unit", "(...	[ "Insert", "INSN", "(", "a", "member", "of", "frv_nops", "[", "]", ")", "into", "the", "current", "packet", ".", "If", "the", "packet", "ends", "in", "a", "branch", "or", "call", ",", "insert", "the", "nop", "before", "it", ",", "otherwise", "add", "t...	[ "frv", "1", "1" ]	frv2	frv_insert_nop_in_packet	frv	VLIW	GCC	18,845	133	1	[]
[ "<s>", "static", "void", "mips_block_move_straight", "(", "rtx", "dest", ",", "rtx", "src", ",", "HOST_WIDE_INT", "length", ")", "{", "HOST_WIDE_INT", "offset", ",", "delta", ";", "unsigned", "HOST_WIDE_INT", "bits", ";", "int", "i", ";", "machine_mode", "mode...	[ "Emit", "straight-line", "code", "to", "move", "LENGTH", "bytes", "from", "SRC", "to", "DEST", ".", "Assume", "that", "the", "areas", "do", "not", "overlap", "." ]	[ "mips", "2", "2", "2", "0", "0", "0", "0", "0", "0", "0", "0", "0" ]	mips4	mips_block_move_straight	mips	CPU	GCC	18,846	347	1	[]
[ "<s>", "bool", "X86FixupSetCCPass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "bool", "Changed", "=", "false", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "TII", "=", "MF", ".", "getSubtarget", "<", "X86...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "X86", "X86", "X86", "4", "X86::SETCCr", "0", "X86::MOVZX32rr8", "X86", "X86::GR32RegClass", "X86::GR32_ABCDRegClass", "X86::MOV32r0", "X86::INSERT_SUBREG", "0", "X86::sub_8bit", "0" ]	X86FixupSetCC11	runOnMachineFunction	X86	CPU	LLVM	18,847	348	1	[]
[ "<s>", "static", "void", "aarch64_option_restore", "(", "struct", "gcc_options", "", "opts", ",", "struct", "gcc_options", "", ",", "struct", "cl_target_option", "*", "ptr", ")", "{", "opts", "->", "x_explicit_arch", "=", "ptr", "->", "x_explicit_arch", ";", ...	[ "Implements", "TARGET_OPTION_RESTORE", ".", "Restore", "the", "backend", "codegen", "decisions", "using", "the", "information", "saved", "in", "PTR", "." ]	[ "aarch64" ]	aarch641	aarch64_option_restore	aarch64	CPU	GCC	18,848	117	1	[]
[ "<s>", "void", "VEFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "const", "VEMachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "VEMachineFunctionInfo", ">", "...	[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]	[ "VE", "VE", "VE", "VE", "\"Shrink-wrapping not yet supported\"", "VE", "VE", "\"Function \\\"\"", "\"\\\" required \"", "\"stack re-alignment, but LLVM couldn't handle it \"", "\"(probably because it has a dynamic alloca).\"", "VE::ORri", "VE::SX9", "VE::SX11", "0", "\"SP has to be sav...	VEFrameLowering5	emitPrologue	VE	CPU	LLVM	18,849	347	1	[]
[ "<s>", "void", "AMDGPUPassConfig", "::", "addIRPasses", "(", ")", "{", "const", "AMDGPUTargetMachine", "&", "TM", "=", "getAMDGPUTargetMachine", "(", ")", ";", "disablePass", "(", "&", "StackMapLivenessID", ")", ";", "disablePass", "(", "&", "FuncletLayoutID", "...	[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU" ]	AMDGPUTargetMachine29	addIRPasses	AMDGPU	GPU	LLVM	18,850	241	1	[]
[ "<s>", "bool", "AArch64TargetLowering", "::", "isIntDivCheap", "(", "EVT", "VT", ",", "AttributeList", "Attr", ")", "const", "{", "bool", "OptSize", "=", "Attr", ".", "hasAttribute", "(", "AttributeList", "::", "FunctionIndex", ",", "Attribute", "::", "MinSize",...	[ "Return", "true", "if", "integer", "divide", "is", "usually", "cheaper", "than", "a", "sequence", "of", "several", "shifts", ",", "adds", ",", "and", "multiplies", "for", "this", "target", "." ]	[ "AArch64", "AArch64" ]	AArch64ISelLowering (2)3	isIntDivCheap	AArch64	CPU	LLVM	18,851	40	1	[]
[ "<s>", "bool", "s390_bytemask_vector_p", "(", "rtx", "op", ",", "unsigned", "*", "mask", ")", "{", "int", "i", ";", "unsigned", "tmp_mask", "=", "0", ";", "int", "nunit", ",", "unit_size", ";", "if", "(", "!", "VECTOR_MODE_P", "(", "GET_MODE", "(", "op...	[ "Return", "true", "if", "C", "consists", "only", "of", "byte", "chunks", "being", "either", "0", "or", "0xff", ".", "If", "MASK", "is", "!", "=NULL", "a", "byte", "mask", "is", "generated", "which", "is", "appropriate", "for", "the", "vector", "generate"...	[ "s390", "0", "0", "0", "0", "0", "0", "0", "0xff", "0", "0xff", "0xff", "1", "1" ]	s390	s390_bytemask_vector_p	s390	MPU	GCC	18,852	211	1	[]
[ "<s>", "void", "XCoreInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const"...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "XCore", "XCore", "XCore::LDWFI", "0" ]	XCoreInstrInfo (2)	loadRegFromStackSlot	XCore	MPU	LLVM	18,853	153	1	[]
[ "<s>", "InstructionCost", "PPCTTIImpl", "::", "getArithmeticInstrCost", "(", "unsigned", "Opcode", ",", "Type", "*", "Ty", ",", "TTI", "::", "TargetCostKind", "CostKind", ",", "TTI", "::", "OperandValueKind", "Op1Info", ",", "TTI", "::", "OperandValueKind", "Op2In...	[ "This", "is", "an", "approximation", "of", "reciprocal", "throughput", "of", "a", "math/logic", "op", "." ]	[ "PowerPC", "PPC", "\"Invalid opcode\"" ]	PPCTargetTransformInfo1	getArithmeticInstrCost	PowerPC	CPU	LLVM	18,854	130	1	[]
[ "<s>", "unsigned", "ARMFastISel", "::", "fastEmitInst_rri", "(", "unsigned", "MachineInstOpcode", ",", "const", "TargetRegisterClass", "*", "RC", ",", "unsigned", "Op0", ",", "bool", "Op0IsKill", ",", "unsigned", "Op1", ",", "bool", "Op1IsKill", ",", "uint64_t", ...	[ "Emit", "a", "MachineInstr", "with", "two", "register", "operands", ",", "an", "immediate", ",", "and", "a", "result", "register", "in", "the", "given", "register", "class", "." ]	[ "ARM", "ARM", "1", "2", "1", "0" ]	ARMFastISel (3)	fastEmitInst_rri	ARM	CPU	LLVM	18,855	222	1	[]
[ "<s>", "void", "GBZ80PassConfig", "::", "addPreSched2", "(", ")", "{", "addPass", "(", "createGBZ80PostPEIPass", "(", ")", ")", ";", "}", "</s>" ]	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "prolog-epilog", "insertion", "and", "before", "the", "second", "instruction", "scheduling", "pass", "." ]	[ "GBZ80", "GB", "GB" ]	GBZ80TargetMachine	addPreSched2	GBZ80	MPU	LLVM	18,856	15	1	[]
[ "<s>", "static", "rtx", "adjust_vec_address_pcrel", "(", "rtx", "addr", ",", "rtx", "element_offset", ",", "rtx", "base_tmp", ")", "{", "rtx", "new_addr", "=", "NULL", ";", "gcc_assert", "(", "CONST_INT_P", "(", "element_offset", ")", ")", ";", "if", "(", ...	[ "Helper", "function", "update", "PC-relative", "addresses", "when", "we", "are", "adjusting", "a", "memory", "address", "(", "ADDR", ")", "to", "a", "vector", "to", "point", "to", "a", "scalar", "field", "within", "the", "vector", "with", "a", "constant", ...	[ "rs6000", "0", "0", "1", "1", "0" ]	rs6000	adjust_vec_address_pcrel	rs6000	CPU	GCC	18,857	206	1	[]
[ "<s>", "bool", "RISCVInstrInfo", "::", "analyzeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "", "&", "TBB", ",", "MachineBasicBlock", "", "&", "FBB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "bool", "A...	[ "analyzeBranch", "-", "Analyze", "the", "branching", "code", "at", "the", "end", "of", "MBB", ",", "returning", "true", "if", "it", "can", "not", "be", "understood", "(", "e.g", "." ]	[ "RISCV", "RISCV", "RISCV", "0", "2", "1", "1", "2" ]	RISCVInstrInfo2	analyzeBranch	RISCV	CPU	LLVM	18,858	377	1	[]
[ "<s>", "static", "int", "get_vec_cmp_insn", "(", "enum", "rtx_code", "code", ",", "machine_mode", "dest_mode", ",", "machine_mode", "op_mode", ")", "{", "switch", "(", "code", ")", "{", "case", "EQ", ":", "if", "(", "dest_mode", "==", "V16QImode", "&&", "o...	[ "Return", "insn", "index", "for", "the", "vector", "compare", "instruction", "for", "given", "CODE", ",", "and", "DEST_MODE", ",", "OP_MODE", ".", "Return", "-1", "if", "valid", "insn", "is", "not", "available", "." ]	[ "spu", "1" ]	spu	get_vec_cmp_insn	spu	MPU	GCC	18,859	214	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"Hexagon generate \\\"insert\\\" instructions\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "Hexagon", "\"Hexagon generate \\\"insert\\\" instructions\"" ]	HexagonGenInsert10	getPassName	Hexagon	DSP	LLVM	18,860	11	1	[]
[ "<s>", "void", "R600SchedStrategy", "::", "releaseBottomNode", "(", "SUnit", "*", "SU", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"Bottom Releasing \"", ";", "SU", "->", "dump", "(", "DAG", ")", ";", ")", ";", "if", "(", "isPhysicalRegCopy", "(",...	[ "Currently", "only", "scheduling", "top-down", ",", "so", "this", "method", "is", "empty", "." ]	[ "AMDGPU", "R600", "\"Bottom Releasing \"" ]	R600MachineScheduler (2)	releaseBottomNode	AMDGPU	GPU	LLVM	18,861	85	1	[]
[ "<s>", "AArch64TargetMachine", "::", "AArch64TargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "Co...	[ "Create", "an", "AArch64", "architecture", "model", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64" ]	AArch64TargetMachine77	AArch64TargetMachine	AArch64	CPU	LLVM	18,862	114	1	[]
[ "<s>", "void", "M680x0DAGToDAGISel", "::", "Select", "(", "SDNode", "*", "Node", ")", "{", "unsigned", "Opcode", "=", "Node", "->", "getOpcode", "(", ")", ";", "SDLoc", "DL", "(", "Node", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"Selectin...	[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]	[ "M680x0", "M680x0", "\"Selecting: \"", "\"== \"", "1", "M680x0ISD::GlobalBaseReg" ]	M680x0ISelDAGToDAG	Select	M680x0	MPU	LLVM	18,863	121	1	[]
[ "<s>", "unsigned", "BlackfinRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "hasFP", "(", "MF", ")", "?", "BF", "::", "FP", ":", "BF", "::", "SP", ";", "}", "</s>" ]	[ "Debug", "information", "queries", "." ]	[ "Blackfin", "BF::FP", "BF::SP" ]	BlackfinRegisterInfo1	getFrameRegister	Blackfin	DSP	LLVM	18,864	27	1	[]
[ "<s>", "bool", "targetHandlesStackFrameRounding", "(", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]	[ "targetHandlesStackFrameRounding", "-", "Returns", "true", "if", "the", "target", "is", "responsible", "for", "rounding", "up", "the", "stack", "frame", "(", "probably", "at", "emitPrologue", "time", ")", "." ]	[ "TPC" ]	TPCFrameLowering	targetHandlesStackFrameRounding	TPC	Virtual ISA	LLVM	18,865	11	1	[]
[ "<s>", "unsigned", "getDstReg", "(", ")", "const", "{", "return", "Dst", ";", "}", "</s>" ]	[ "Get", "the", "definition", "register", "of", "the", "loaded", "value", "." ]	[ "AArch64" ]	AArch64AsmParser (2)2	getDstReg	AArch64	CPU	LLVM	18,866	10	1	[]
[ "<s>", "SDValue", "TeeRISCTargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", ...	[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]	[ "TeeRISC", "TeeRISC", "ISD::InputArg", "16", "TeeRISC", "0", "1", "2", "0" ]	TeeRISCISelLowering	LowerCallResult	TeeRISC	CPU	LLVM	18,867	170	1	[]
[ "<s>", "bool", "R600AsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "MF", ".", "ensureAlignment", "(", "8", ")", ";", "SetupMachineFunction", "(", "MF", ")", ";", "MCContext", "&", "Context", "=", "getObjFileLowering", "...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AMDGPU", "R600", "8", "\".AMDGPU.config\"", "0", "R600", "\".AMDGPU.csdata\"", "0", "R600", "R600", "\"SQ_PGM_RESOURCES:STACK_SIZE = \"" ]	R600AsmPrinter	runOnMachineFunction	AMDGPU	GPU	LLVM	18,868	133	1	[]
[ "<s>", "static", "rtx", "ix86_internal_arg_pointer", "(", "void", ")", "{", "if", "(", "FORCE_PREFERRED_STACK_BOUNDARY_IN_MAIN", "&&", "DECL_NAME", "(", "current_function_decl", ")", "&&", "MAIN_NAME_P", "(", "DECL_NAME", "(", "current_function_decl", ")", ")", "&&", ...	[ "Handle", "the", "TARGET_INTERNAL_ARG_POINTER", "hook", "." ]	[ "i386", "2" ]	i3863	ix86_internal_arg_pointer	i386	CPU	GCC	18,869	59	1	[]
[ "<s>", "bool", "SITargetLowering", "::", "isFMAFasterThanFMulAndFAdd", "(", "EVT", "VT", ")", "const", "{", "VT", "=", "VT", ".", "getScalarType", "(", ")", ";", "if", "(", "!", "VT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "switch", "(...	[ "Return", "true", "if", "an", "FMA", "operation", "is", "faster", "than", "a", "pair", "of", "fmul", "and", "fadd", "instructions", "." ]	[ "AMDGPU", "SI", "MVT::f32", "MVT::f64" ]	SIISelLowering (2)	isFMAFasterThanFMulAndFAdd	AMDGPU	GPU	LLVM	18,870	76	1	[]
[ "<s>", "void", "Z80RegisterInfo", "::", "materializeFrameBaseRegister", "(", "MachineBasicBlock", "", "MBB", ",", "unsigned", "BaseReg", ",", "int", "FrameIdx", ",", "int64_t", "Offset", ")", "const", "{", "MachineFunction", "&", "MF", "=", "", "MBB", "->", ...	[ "Insert", "defining", "instruction", "(", "s", ")", "for", "a", "pointer", "to", "FrameIdx", "before", "insertion", "point", "I", "." ]	[ "Z80", "Z80", "Z80::I24RegClass", "Z80::I16RegClass", "Z80::LEA24ro", "Z80::LEA16ro", "Z80::I24RegClass", "Z80::I16RegClass", "Z80::O24RegClass", "Z80::O16RegClass", "Z80::LD24ri", "Z80::LD16ri", "Z80::ADD24ao", "Z80::ADD16ao" ]	Z80RegisterInfo2	materializeFrameBaseRegister	Z80	MPU	LLVM	18,871	275	1	[]
[ "<s>", "bool", "PPCTTIImpl", "::", "shouldBuildRelLookupTables", "(", ")", "const", "{", "const", "PPCTargetMachine", "&", "TM", "=", "ST", "->", "getTargetMachine", "(", ")", ";", "if", "(", "!", "TM", ".", "isELFv2ABI", "(", ")", ")", "return", "false", ...	[ "Return", "true", "if", "lookup", "tables", "should", "be", "turned", "into", "relative", "lookup", "tables", "." ]	[ "PowerPC", "PPC", "PPC" ]	PPCTargetTransformInfo1	shouldBuildRelLookupTables	PowerPC	CPU	LLVM	18,872	39	1	[]
[ "<s>", "static", "void", "emit_and_preserve", "(", "rtx", "seq", ",", "rtx", "reg", ",", "rtx", "reg2", ")", "{", "HOST_WIDE_INT", "offset", "=", "16", "*", "UNITS_PER_WORD", ";", "HOST_WIDE_INT", "size", "=", "SPARC_STACK_ALIGN", "(", "offset", "+", "2", ...	[ "Emit", "the", "sequence", "of", "insns", "SEQ", "while", "preserving", "the", "registers", "." ]	[ "sparc", "16", "2" ]	sparc	emit_and_preserve	sparc	CPU	GCC	18,873	143	1	[]
[ "<s>", "bool", "AMDGPUPromoteKernelArguments", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "MemorySSA", "&", "MSSA", "=", "getAnalysis", "<", "MemorySSAWrapperPass", ">", "(", ")", ".", "getMSSA", "(", ")", ";", "return", "run", "(", "F", "...	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "AMDGPU", "AMDGPU" ]	AMDGPUPromoteKernelArguments1	runOnFunction	AMDGPU	GPU	LLVM	18,874	34	1	[]
[ "<s>", "static", "std", "::", "unique_ptr", "<", "AVROperand", ">", "CreateReg", "(", "unsigned", "RegNum", ",", "SMLoc", "S", ",", "SMLoc", "E", ")", "{", "return", "std", "::", "make_unique", "<", "AVROperand", ">", "(", "RegNum", ",", "S", ",", "E",...	[ "CreateReg", "-", "Allocate", "a", "single", "virtual", "register", "for", "the", "given", "type", "." ]	[ "AVR", "AVR", "AVR" ]	AVRAsmParser	CreateReg	AVR	MPU	LLVM	18,875	35	1	[]
[ "<s>", "static", "rtx", "altivec_expand_dst_builtin", "(", "tree", "exp", ",", "rtx", "target", "ATTRIBUTE_UNUSED", ",", "bool", "*", "expandedp", ")", "{", "tree", "fndecl", "=", "TREE_OPERAND", "(", "CALL_EXPR_FN", "(", "exp", ")", ",", "0", ")", ";", "e...	[ "Expand", "the", "dst", "builtins", "." ]	[ "rs6000", "0", "0", "0", "1", "2", "0", "1", "0x3", "\"argument to %qs must be a 2-bit unsigned literal\"", "0", "1", "0" ]	rs60004	altivec_expand_dst_builtin	rs6000	CPU	GCC	18,876	350	1	[]
[ "<s>", "void", "AArch64InstPrinter", "::", "printImplicitlyTypedVectorList", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "printVectorList", "(", "MI", ",", "OpNum", ",", "O", ",", "\"\"", ")", ";", "...	[ "Print", "a", "list", "of", "vector", "registers", "where", "the", "type", "suffix", "is", "implicit", "(", "i.e", "." ]	[ "AArch64", "AArch64", "\"\"" ]	AArch64InstPrinter	printImplicitlyTypedVectorList	AArch64	CPU	LLVM	18,877	30	1	[]
[ "<s>", "const", "char", "*", "rs6000_output_load_multiple", "(", "rtx", "operands", "[", "3", "]", ")", "{", "int", "i", ",", "j", ";", "int", "words", "=", "XVECLEN", "(", "operands", "[", "0", "]", ",", "0", ")", ";", "rtx", "xop", "[", "10", "...	[ "Return", "a", "string", "to", "perform", "a", "load_multiple", "operation", ".", "operands", "[", "0", "]", "is", "the", "vector", ".", "operands", "[", "1", "]", "is", "the", "source", "address", ".", "operands", "[", "2", "]", "is", "the", "first", ...	[ "rs6000", "3", "0", "0", "10", "0", "0", "1", "\"lwz %2,0(%1)\"", "0", "2", "1", "1", "0", "4", "1", "1", "1", "2", "2", "\"lswi %2,%1,%0\\n\\tlwz %1,%0(%1)\"", "\"\"", "0", "0", "4", "1", "1", "1", "2", "2", "1", "\"addi %1,%1,4\\n\\tlswi %2,%1,%0\\n\\t...	rs60004	rs6000_output_load_multiple	rs6000	CPU	GCC	18,878	318	1	[]
[ "<s>", "unsigned", "Z80oldInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "if", "(", "isFrameLoadOpcode", "(", "MI", ".", "getOpcode", "(", ")", ")", "&&", "!", "MI", ".", ...	[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...	[ "Z80old", "Z80old", "0", "1", "0", "0" ]	Z80oldInstrInfo	isLoadFromStackSlot	Z80old	MPU	LLVM	18,879	66	1	[]
[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"SSE execution domain fixup\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "X86", "\"SSE execution domain fixup\"" ]	SSEDomainFix	getPassName	X86	CPU	LLVM	18,880	13	1	[]
[ "<s>", "virtual", "const", "TargetRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "XCore" ]	XCoreTargetMachine1	getRegisterInfo	XCore	MPU	LLVM	18,881	18	1	[]
[ "<s>", "HOST_WIDE_INT", "compute_frame_size", "(", "HOST_WIDE_INT", "size", ")", "{", "int", "regno", ";", "HOST_WIDE_INT", "total_size", ";", "HOST_WIDE_INT", "var_size", ";", "HOST_WIDE_INT", "args_size", ";", "HOST_WIDE_INT", "extra_size", ";", "HOST_WIDE_INT", "gp...	[ "Typical", "stack", "layout", "should", "looks", "like", "this", "after", "the", "function", "'s", "prologue", ":", "\|", "\|", "--", "^", "\|", "\|", "\\", "\|", "\|", "\|", "arguments", "saved", "\|", "Increasing", "\|", "\|", "on", "the", "stack", "\|", "add...	[ "iq2000", "0", "0", "0", "0", "0", "4", "1L", "0", "1L", "0", "0", "0", "0", "0" ]	iq2000	compute_frame_size	iq2000	CPU	GCC	18,882	395	1	[]
[ "<s>", "MCSymbol", "*", "MBlazeMCInstLower", "::", "GetExternalSymbolSymbol", "(", "const", "MachineOperand", "&", "MO", ")", "const", "{", "switch", "(", "MO", ".", "getTargetFlags", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Unknown target...	[ "Return", "the", "MCSymbol", "for", "the", "specified", "ExternalSymbol", "." ]	[ "MBlaze", "MBlaze", "\"Unknown target flag on GV operand\"", "0" ]	MBlazeMCInstLower	GetExternalSymbolSymbol	MBlaze	MPU	LLVM	18,883	48	1	[]
[ "<s>", "void", "Thumb2InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "Ta...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "ARM", "ARM::GPRRegisterClass", "ARM::tGPRRegisterClass", "ARM::tcGPRRegisterClass", "ARM::rGPRRegisterClass", "ARM::GPRnopcRegisterClass", "ARM::t2LDRi12", "0", "ARM" ]	Thumb2InstrInfo63	loadRegFromStackSlot	ARM	CPU	LLVM	18,884	202	1	[]
[ "<s>", "static", "bool", "ix86_masked_all_ones", "(", "unsigned", "HOST_WIDE_INT", "elems", ",", "tree", "arg_mask", ")", "{", "if", "(", "TREE_CODE", "(", "arg_mask", ")", "!=", "INTEGER_CST", ")", "return", "false", ";", "unsigned", "HOST_WIDE_INT", "mask", ...	[ "Return", "true", "if", "arg_mask", "is", "all", "ones", ",", "ELEMS", "is", "elements", "number", "of", "corresponding", "vector", "." ]	[ "i386" ]	i386	ix86_masked_all_ones	i386	CPU	GCC	18,885	54	1	[]
[ "<s>", "void", "assignValueToAddress", "(", "const", "CallLowering", "::", "ArgInfo", "&", "Arg", ",", "unsigned", "RegIndex", ",", "Register", "Addr", ",", "LLT", "MemTy", ",", "MachinePointerInfo", "&", "MPO", ",", "CCValAssign", "&", "VA", ")", "override", ...	[ "An", "overload", "which", "takes", "an", "ArgInfo", "if", "additional", "information", "about", "the", "arg", "is", "needed", "." ]	[ "AArch64", "8", "0", "MVT::i8", "MVT::i16" ]	AArch64CallLowering13	assignValueToAddress	AArch64	CPU	LLVM	18,886	178	1	[]
[ "<s>", "void", "MipsPostLegalizerCombiner", "::", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "addRequired", "<", "TargetPassConfig", ">", "(", ")", ";", "AU", ".", "setPreservesCFG", "(", ")", ";", "getSelectionDAGFallback...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "Mips", "Mips" ]	MipsPostLegalizerCombiner	getAnalysisUsage	Mips	CPU	LLVM	18,887	82	1	[]
[ "<s>", "void", "NVPTXAsmPrinter", "::", "emitHeader", "(", "Module", "&", "M", ",", "raw_ostream", "&", "O", ")", "{", "O", "<<", "\"//\\n\"", ";", "O", "<<", "\"// Generated by LLVM NVPTX Back-End\\n\"", ";", "O", "<<", "\"//\\n\"", ";", "O", "<<", "\"\\n\"...	[ "Emit", "the", "header", "for", "this", "unit", ",", "not", "including", "the", "initial", "length", "field", "." ]	[ "NVPTX", "NVPTX", "\"//\\n\"", "\"// Generated by LLVM NVPTX Back-End\\n\"", "\"//\\n\"", "\"\\n\"", "\".version \"", "10", "\".\"", "10", "\"\\n\"", "\".target \"", "NVPTX::NVCL", "\", texmode_independent\"", "NVPTX::CUDA", "\", map_f64_to_f32\"", "\", debug\"", "\"\\n\"", "\".a...	NVPTXAsmPrinter30	emitHeader	NVPTX	GPU	LLVM	18,888	160	1	[]
[ "<s>", "static", "tree", "bpf_core_walk", "(", "tree", "", "tp", ",", "int", "", "walk_subtrees", ",", "void", "", "data", ")", "{", "location_t", "loc", "=", "", "(", "(", "location_t", "", ")", "data", ")", ";", "if", "(", "TYPE_P", "(", ""...	[ "Callback", "function", "used", "with", "walk_tree", "from", "bpf_resolve_overloaded_builtin", "." ]	[ "bpf", "0", "1", "0" ]	bpf	bpf_core_walk	bpf	Virtual ISA	GCC	18,889	98	1	[]
[ "<s>", "SDValue", "WebAssemblySelectionDAGInfo", "::", "EmitTargetCodeForMemmove", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "DL", ",", "SDValue", "Chain", ",", "SDValue", "Op1", ",", "SDValue", "Op2", ",", "SDValue", "Op3", ",", "Align", "A...	[ "Emit", "target-specific", "code", "that", "performs", "a", "memmove", "." ]	[ "WebAssembly", "WebAssembly" ]	WebAssemblySelectionDAGInfo9	EmitTargetCodeForMemmove	WebAssembly	Virtual ISA	LLVM	18,890	67	1	[]
[ "<s>", "void", "SparcTargetLowering", "::", "computeKnownBitsForTargetNode", "(", "const", "SDValue", "Op", ",", "KnownBits", "&", "Known", ",", "const", "APInt", "&", "DemandedElts", ",", "const", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", ")", "cons...	[ "Determine", "which", "of", "the", "bits", "specified", "in", "Mask", "are", "known", "to", "be", "either", "zero", "or", "one", "and", "return", "them", "in", "the", "KnownZero/KnownOne", "bitsets", "." ]	[ "Sparc", "Sparc", "SPISD::SELECT_ICC", "SPISD::SELECT_XCC", "SPISD::SELECT_FCC", "1", "1", "0", "1" ]	SparcISelLowering12	computeKnownBitsForTargetNode	Sparc	CPU	LLVM	18,891	116	1	[]
[ "<s>", "const", "HexagonRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "Hexagon", "Hexagon" ]	HexagonSubtarget	getRegisterInfo	Hexagon	DSP	LLVM	18,892	18	1	[]
[ "<s>", "static", "void", "aarch64_emit_probe_stack_range", "(", "HOST_WIDE_INT", "first", ",", "poly_int64", "poly_size", ")", "{", "HOST_WIDE_INT", "size", ";", "if", "(", "!", "poly_size", ".", "is_constant", "(", "&", "size", ")", ")", "{", "sorry", "(", ...	[ "Emit", "code", "to", "probe", "a", "range", "of", "stack", "addresses", "from", "FIRST", "to", "FIRST+SIZE", ",", "inclusive", ".", "These", "are", "offsets", "from", "the", "current", "stack", "pointer", "." ]	[ "aarch64", "\"stack probes for SVE frames\"", "0", "4", "2", "256", "256" ]	aarch641	aarch64_emit_probe_stack_range	aarch64	CPU	GCC	18,893	453	1	[]
[ "<s>", "void", "XCoreFrameLowering", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "RS", "&&", "\"requiresRegisterScavenging failed\"", ")", ";", "MachineFrameInfo", "&...	[ "processFunctionBeforeFrameFinalized", "-", "This", "method", "is", "called", "immediately", "before", "the", "specified", "function", "'s", "frame", "layout", "(", "MF.getFrameInfo", "(", ")", ")", "is", "finalized", "." ]	[ "XCore", "XCore", "\"requiresRegisterScavenging failed\"", "XCore::GRRegsRegClass", "XCore", "XCore" ]	XCoreFrameLowering12	processFunctionBeforeFrameFinalized	XCore	MPU	LLVM	18,894	152	1	[]
[ "<s>", "bool", "isPassEnabled", "(", "const", "cl", "::", "opt", "<", "bool", ">", "&", "Opt", ",", "CodeGenOpt", "::", "Level", "Level", "=", "CodeGenOpt", "::", "Default", ")", "const", "{", "if", "(", "Opt", ".", "getNumOccurrences", "(", ")", ")", ...	[ "Check", "if", "a", "pass", "is", "enabled", "given", "Opt", "option", "." ]	[ "AMDGPU" ]	AMDGPUTargetMachine11	isPassEnabled	AMDGPU	GPU	LLVM	18,895	52	1	[]
[ "<s>", "static", "bool", "avr_set_core_architecture", "(", "void", ")", "{", "if", "(", "!", "avr_mmcu", ")", "avr_mmcu", "=", "AVR_MMCU_DEFAULT", ";", "avr_arch", "=", "&", "avr_arch_types", "[", "0", "]", ";", "for", "(", "const", "avr_mcu_t", "*", "mcu"...	[ "Set", "`", "avr_arch", "'", "as", "specified", "by", "`", "-mmcu=", "'", ".", "Return", "true", "on", "success", "." ]	[ "avr", "0", "\"unknown core architecture %qs specified with %qs\"", "\"-mmcu=\"", "0", "0", "1", "1", "0x10000" ]	avr6	avr_set_core_architecture	avr	MPU	GCC	18,896	123	1	[]
[ "<s>", "bool", "KudeyarPassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "createKudeyarISelDag", "(", "getKudeyarTargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]	[ "Kudeyar", "Kudeyar", "Kudeyar", "Kudeyar" ]	KudeyarTargetMachine	addInstSelector	Kudeyar	CPU	LLVM	18,897	25	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"SI optimize exec mask operations pre-RA\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "AMDGPU", "\"SI optimize exec mask operations pre-RA\"" ]	SIOptimizeExecMaskingPreRA	getPassName	AMDGPU	GPU	LLVM	18,898	11	1	[]
[ "<s>", "static", "rtx", "ft32_libcall_value", "(", "enum", "machine_mode", "mode", ",", "const_rtx", "fun", "ATTRIBUTE_UNUSED", ")", "{", "return", "gen_rtx_REG", "(", "mode", ",", "FT32_R0", ")", ";", "}", "</s>" ]	[ "Define", "how", "to", "find", "the", "value", "returned", "by", "a", "library", "function", ".", "We", "always", "return", "values", "in", "register", "$", "r0", "for", "ft32", "." ]	[ "ft32" ]	ft322	ft32_libcall_value	ft32	MPU	GCC	18,899	22	1	[]

[ "<s>", "bool", "AArch64InstrInfo", "::", "optimizeCondBranch", "(", "MachineInstr", "*", "MI", ")", "const", "{", "bool", "IsNegativeBranch", "=", "false", ";", "bool", "IsTestAndBranch", "=", "false", ";", "unsigned", "TargetBBInMI", "=", "0", ";", "switch", ...

[ "Replace", "csincr-branch", "sequence", "by", "simple", "conditional", "branch", "." ]

[ "AArch64", "AArch64", "0", "\"Unknown branch instruction?\"", "AArch64::Bcc", "AArch64::CBZW", "AArch64::CBZX", "1", "AArch64::CBNZW", "AArch64::CBNZX", "1", "AArch64::TBZW", "AArch64::TBZX", "2", "AArch64::TBNZW", "AArch64::TBNZX", "2", "1", "\"Incomplete machine instruciton\\n\...

AArch64InstrInfo1

optimizeCondBranch

AArch64

CPU

LLVM

18,800

464

1

[]

[ "<s>", "static", "void", "do_unlink", "(", "rtx", "spreg", ",", "HOST_WIDE_INT", "frame_size", ",", "bool", "all", ")", "{", "frame_size", "+=", "arg_area_size", "(", ")", ";", "if", "(", "all", "||", "stack_frame_needed_p", "(", ")", ")", "emit_insn", "("...

[ "Like", "do_link", ",", "but", "used", "for", "epilogues", "to", "deallocate", "the", "stack", "frame", "." ]

[ "bfin", "0" ]

bfin2

do_unlink

bfin

DSP

GCC

18,801

122

1

[]

[ "<s>", "unsigned", "RISCVAsmParser", "::", "validateTargetOperandClass", "(", "MCParsedAsmOperand", "&", "AsmOp", ",", "unsigned", "Kind", ")", "{", "RISCVOperand", "&", "Op", "=", "static_cast", "<", "RISCVOperand", "&", ">", "(", "AsmOp", ")", ";", "if", "("...

[ "Allow", "a", "target", "to", "add", "special", "case", "operand", "matching", "for", "things", "that", "tblgen", "doesn't/ca", "n't", "handle", "effectively", "." ]

[ "RISCV", "RISCV", "RISCV", "RISCV", "RISCV", "RISCV::FPR64RegClassID", "RISCV", "RISCV::FPR64CRegClassID" ]

RISCVAsmParser13

validateTargetOperandClass

RISCV

CPU

LLVM

18,802

115

1

[]

[ "<s>", "bool", "PPCTargetLowering", "::", "getPreIndexedAddressParts", "(", "SDNode", "*", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ",", "ISD", "::", "MemIndexedMode", "&", "AM", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "...

[ "Returns", "true", "by", "value", ",", "base", "pointer", "and", "offset", "pointer", "and", "addressing", "mode", "by", "reference", "if", "the", "node", "'s", "address", "can", "be", "legally", "represented", "as", "pre-indexed", "load", "/", "store", "add...

[ "PowerPC", "PPC", "ISD::MemIndexedMode", "PPC", "MVT::i64", "0", "MVT::i64", "MVT::i32", "ISD::SEXTLOAD", "ISD::PRE_INC" ]

PPCISelLowering107

getPreIndexedAddressParts

PowerPC

CPU

LLVM

18,803

244

1

[]

[ "<s>", "static", "rsqrte_type", "get_rsqrte_type", "(", "machine_mode", "mode", ")", "{", "switch", "(", "mode", ")", "{", "case", "E_DFmode", ":", "return", "gen_aarch64_rsqrtedf", ";", "case", "E_SFmode", ":", "return", "gen_aarch64_rsqrtesf", ";", "case", "E_...

[ "Select", "reciprocal", "square", "root", "initial", "estimate", "insn", "depending", "on", "machine", "mode", "." ]

[ "aarch64" ]

aarch645

get_rsqrte_type

aarch64

CPU

GCC

18,804

51

1

[]

[ "<s>", "int", "arm_no_early_store_addr_dep", "(", "rtx", "producer", ",", "rtx", "consumer", ")", "{", "rtx", "value", "=", "PATTERN", "(", "producer", ")", ";", "rtx", "addr", "=", "PATTERN", "(", "consumer", ")", ";", "if", "(", "GET_CODE", "(", "value...

[ "Return", "nonzero", "if", "the", "CONSUMER", "instruction", "(", "a", "store", ")", "does", "not", "need", "PRODUCER", "'s", "value", "to", "calculate", "the", "address", "." ]

[ "arm", "0", "0", "0", "0", "0", "0" ]

arm3

arm_no_early_store_addr_dep

arm

CPU

GCC

18,805

126

1

[]

[ "<s>", "bool", "AArch64CallLowering", "::", "isEligibleForTailCallOptimization", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "CallLoweringInfo", "&", "Info", ",", "SmallVectorImpl", "<", "ArgInfo", ">", "&", "InArgs", ",", "SmallVectorImpl", "<", "ArgInfo", ">", ...

[ "Returns", "true", "if", "the", "call", "can", "be", "lowered", "as", "a", "tail", "call", "." ]

[ "AArch64", "AArch64", "\"Attempting to lower call as tail call\\n\"", "\"... Cannot handle tail calls with swifterror yet.\\n\"", "\"... Calling convention cannot be tail called.\\n\"", "\"... Cannot tail call from callers with byval, \"", "\"inreg, or swifterror arguments\\n\"", "\"... Cannot tail ca...

AArch64CallLowering13

isEligibleForTailCallOptimization

AArch64

CPU

LLVM

18,806

358

1

[]

[ "<s>", "bool", "Error", "(", "SMLoc", "L", ",", "const", "Twine", "&", "Msg", ",", "ArrayRef", "<", "SMRange", ">", "Ranges", "=", "None", ",", "bool", "MatchingInlineAsm", "=", "false", ")", "{", "if", "(", "MatchingInlineAsm", ")", "return", "true", ...

[ "Return", "an", "error", "at", "the", "location", "L", ",", "with", "the", "message", "Msg", "." ]

[ "X86" ]

X86AsmParser (2)

Error

X86

CPU

LLVM

18,807

45

1

[]

[ "<s>", "unsigned", "LEGMCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", ...

[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]

[ "LEG", "LEG", "\"unknown operand kind in printOperand\"", "\"Unknown fixup kind!\"", "LEG", "LEG::fixup_leg_mov_lo16_pcrel", "LEG", "LEG::fixup_leg_mov_hi16_pcrel", "0", "0" ]

LEGMCCodeEmitter

getMachineOpValue

LEG

CPU

LLVM

18,808

237

1

[]

[ "<s>", "std", "::", "string", "getDataLayout", "(", ")", "const", "{", "const", "char", "*", "p", ";", "if", "(", "is64Bit", "(", ")", ")", "{", "p", "=", "\"E-p:64:64:64-i64:64:64-f64:64:64-f128:128:128-n32:64\"", ";", "}", "else", "{", "p", "=", "\"E-p:3...

[ "Return", "the", "DataLayout", "associated", "with", "the", "module", "this", "SCEV", "instance", "is", "operating", "on", "." ]

[ "Sparc", "\"E-p:64:64:64-i64:64:64-f64:64:64-f128:128:128-n32:64\"", "\"E-p:32:32:32-i64:64:64-f64:64:64-f128:64:64-n32\"" ]

SparcSubtarget

getDataLayout

Sparc

CPU

LLVM

18,809

41

1

[]

[ "<s>", "SDValue", "X86TargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "unsigned", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "Debug...

[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]

[ "X86", "X86", "ISD::InputArg", "16", "X86", "0", "MVT::f32", "MVT::f64", "\"SSE register return with SSE disabled\"", "X86::ST0", "X86::ST1", "MVT::f80", "64", "X86::XMM0", "X86::XMM1", "MVT::v2i64", "1", "0", "ISD::EXTRACT_VECTOR_ELT", "MVT::i64", "0", "MVT::i64", "MVT::...

X86ISelLowering94

LowerCallResult

X86

CPU

LLVM

18,810

484

1

[]

[ "<s>", "static", "rtx", "or1k_adjust_atomic_subword", "(", "rtx", "orig_mem", ",", "rtx", "*", "pshift", ",", "rtx", "*", "pmask", ")", "{", "rtx", "addr", ",", "align", ",", "shift", ",", "mask", ",", "mem", ";", "machine_mode", "mode", "=", "GET_MODE",...

[ "A", "subroutine", "of", "the", "various", "atomic", "expanders", ".", "For", "sub-word", "operations", ",", "we", "must", "adjust", "things", "to", "operate", "on", "SImode", ".", "Given", "the", "original", "MEM", ",", "return", "a", "new", "aligned", "m...

[ "or1k", "0", "4", "1", "3", "2", "1", "1", "3", "1", "1" ]

or1k

or1k_adjust_atomic_subword

or1k

CPU

GCC

18,811

233

1

[]

[ "<s>", "static", "bool", "v850_rtx_ok_for_base_p", "(", "const_rtx", "x", ",", "bool", "strict_p", ")", "{", "return", "(", "(", "REG_P", "(", "x", ")", "&&", "v850_reg_ok_for_base_p", "(", "x", ",", "strict_p", ")", ")", "||", "(", "SUBREG_P", "(", "x",...

[ "Accept", "either", "REG", "or", "SUBREG", "where", "a", "register", "is", "valid", "." ]

[ "v850" ]

v850

v850_rtx_ok_for_base_p

v850

MPU

GCC

18,812

54

1

[]

[ "<s>", "int", "NVPTXFrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "unsigned", "&", "FrameReg", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(",...

[ "getFrameIndexReference", "-", "This", "method", "should", "return", "the", "base", "register", "and", "offset", "used", "to", "reference", "a", "frame", "index", "location", "." ]

[ "NVPTX", "NVPTX", "NVPTX::VRDepot" ]

NVPTXFrameLowering18

getFrameIndexReference

NVPTX

GPU

LLVM

18,813

49

1

[]

[ "<s>", "bool", "HexagonPassConfig", "::", "addInstSelector", "(", ")", "{", "HexagonTargetMachine", "&", "TM", "=", "getHexagonTargetMachine", "(", ")", ";", "bool", "NoOpt", "=", "(", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ")", ";", "if"...

[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]

HexagonTargetMachine

addInstSelector

Hexagon

DSP

LLVM

18,814

168

1

[]

[ "<s>", "void", "get_ppc476_thunk_name", "(", "char", "name", "[", "32", "]", ")", "{", "gcc_assert", "(", "TARGET_LINK_STACK", ")", ";", "if", "(", "USE_HIDDEN_LINKONCE", ")", "sprintf", "(", "name", ",", "\"__ppc476.get_thunk\"", ")", ";", "else", "ASM_GENERA...

[ "Fills", "in", "the", "label", "name", "that", "should", "be", "used", "for", "a", "476", "link", "stack", "thunk", "." ]

[ "rs6000", "32", "\"__ppc476.get_thunk\"", "\"LPPC476_\"", "0" ]

rs6000

get_ppc476_thunk_name

rs6000

CPU

GCC

18,815

37

1

[]

[ "<s>", "bool", "ARMTargetLowering", "::", "allowsMisalignedMemoryAccesses", "(", "EVT", "VT", ",", "unsigned", ",", "unsigned", ",", "bool", "*", "Fast", ")", "const", "{", "bool", "AllowsUnaligned", "=", "Subtarget", "->", "allowsUnalignedMem", "(", ")", ";", ...

[ "Returns", "true", "if", "the", "target", "allows", "unaligned", "memory", "accesses", "of", "the", "specified", "type", "." ]

[ "ARM", "ARM", "MVT::i8", "MVT::i16", "MVT::i32", "MVT::f64", "MVT::v2f64" ]

ARMISelLowering (2)3

allowsMisalignedMemoryAccesses

ARM

CPU

LLVM

18,816

132

1

[]

[ "<s>", "SDNode", "*", "SITargetLowering", "::", "PostISelFolding", "(", "MachineSDNode", "*", "Node", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "const", "SIInstrInfo", "*", "TII", "=", "getSubtarget", "(", ")", "->", "getInstrInfo", "(", ")", ";", ...

[ "Fold", "the", "instructions", "after", "selecting", "them", "." ]

[ "AMDGPU", "SI", "SI", "AMDGPU::INSERT_SUBREG", "AMDGPU::REG_SEQUENCE", "AMDGPU::V_DIV_SCALE_F32", "AMDGPU::V_DIV_SCALE_F64", "0", "1", "2", "AMDGPU::IMPLICIT_DEF", "AMDGPU::IMPLICIT_DEF", "AMDGPU::IMPLICIT_DEF", "AMDGPU::IMPLICIT_DEF", "AMDGPU::IMPLICIT_DEF", "4", "3", "1" ]

SIISelLowering41

PostISelFolding

AMDGPU

GPU

LLVM

18,817

444

1

[]

[ "<s>", "bool", "function_resolver", "::", "require_pointer_type", "(", "unsigned", "int", "argno", ")", "{", "if", "(", "!", "scalar_argument_p", "(", "argno", ")", ")", "{", "error_at", "(", "location", ",", "\"passing %qT to argument %d of %qE, which\"", "\" expec...

[ "Require", "argument", "ARGNO", "to", "be", "some", "form", "of", "pointer", ",", "without", "being", "specific", "about", "its", "target", "type", ".", "Return", "true", "if", "the", "argument", "has", "the", "right", "form", ",", "otherwise", "report", "...

[ "aarch64", "\"passing %qT to argument %d of %qE, which\"", "\" expects a scalar pointer\"", "1" ]

aarch64-sve-builtins

require_pointer_type

aarch64

CPU

GCC

18,818

46

1

[]

[ "<s>", "const", "SpillSlot", "*", "getCalleeSavedSpillSlots", "(", "unsigned", "&", "NumEntries", ")", "const", "override", "{", "static", "const", "SpillSlot", "Offsets", "[", "]", "=", "{", "{", "Hexagon", "::", "R17", ",", "-", "4", "}", ",", "{", "He...

[ "getCalleeSavedSpillSlots", "-", "This", "method", "returns", "a", "pointer", "to", "an", "array", "of", "pairs", ",", "that", "contains", "an", "entry", "for", "each", "callee", "saved", "register", "that", "must", "be", "spilled", "to", "a", "particular", ...

[ "Hexagon", "Hexagon::R17", "4", "Hexagon::R16", "8", "Hexagon::D8", "8", "Hexagon::R19", "12", "Hexagon::R18", "16", "Hexagon::D9", "16", "Hexagon::R21", "20", "Hexagon::R20", "24", "Hexagon::D10", "24", "Hexagon::R23", "28", "Hexagon::R22", "32", "Hexagon::D11", "32"...

HexagonFrameLowering22

getCalleeSavedSpillSlots

Hexagon

DSP

LLVM

18,819

439

1

[]

[ "<s>", "bool", "HexagonAsmParser", "::", "parseExpression", "(", "MCExpr", "const", "*", "&", "Expr", ")", "{", "SmallVector", "<", "AsmToken", ",", "4", ">", "Tokens", ";", "MCAsmLexer", "&", "Lexer", "=", "getLexer", "(", ")", ";", "bool", "Done", "=",...

[ "Parse", "an", "arbitrary", "expression", "." ]

[ "Hexagon", "Hexagon", "4", "\",\"", "1", "2", "2" ]

HexagonAsmParser

parseExpression

Hexagon

DSP

LLVM

18,820

231

1

[]

[ "<s>", "static", "void", "s390_conditional_register_usage", "(", "void", ")", "{", "int", "i", ";", "if", "(", "flag_pic", ")", "{", "fixed_regs", "[", "PIC_OFFSET_TABLE_REGNUM", "]", "=", "1", ";", "call_used_regs", "[", "PIC_OFFSET_TABLE_REGNUM", "]", "=", "...

[ "Implement", "CONDITIONAL_REGISTER_USAGE", "." ]

[ "s390", "1", "1", "0", "0", "0", "0", "0", "0", "0", "1", "1" ]

s3905

s390_conditional_register_usage

s390

MPU

GCC

18,821

191

1

[]

[ "<s>", "bool", "arm_legitimate_address_p", "(", "machine_mode", "mode", ",", "rtx", "x", ",", "bool", "strict_p", ")", "{", "if", "(", "TARGET_ARM", ")", "return", "arm_legitimate_address_outer_p", "(", "mode", ",", "x", ",", "SET", ",", "strict_p", ")", ";"...

[ "Return", "nonzero", "if", "X", "is", "a", "valid", "ARM", "state", "address", "operand", "." ]

[ "arm" ]

arm

arm_legitimate_address_p

arm

CPU

GCC

18,822

56

1

[]

[ "<s>", "TargetPassConfig", "*", "CJGTargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "CJGPassConfig", "(", "this", ",", "PM", ")", ";", "}", "</s>" ]

[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]

[ "CJG", "CJG", "CJG" ]

CJGTargetMachine

createPassConfig

CJG

CPU

LLVM

18,823

21

1

[]

[ "<s>", "static", "void", "s390_frame_area", "(", "int", "*", "area_bottom", ",", "int", "*", "area_top", ")", "{", "int", "b", ",", "t", ";", "int", "i", ";", "b", "=", "INT_MAX", ";", "t", "=", "INT_MIN", ";", "if", "(", "cfun_frame_layout", ".", ...

[ "Determine", "the", "frame", "area", "which", "actually", "has", "to", "be", "accessed", "in", "the", "function", "epilogue", ".", "The", "values", "are", "stored", "at", "the", "given", "pointers", "AREA_BOTTOM", "(", "address", "of", "the", "lowest", "used...

[ "s390", "1", "1", "8", "2", "4", "2", "8", "1", "8" ]

s3903

s390_frame_area

s390

MPU

GCC

18,824

186

1

[]

[ "<s>", "static", "bool", "ix86_expand_vec_shift_qihi_constant", "(", "enum", "rtx_code", "code", ",", "rtx", "dest", ",", "rtx", "op1", ",", "rtx", "op2", ")", "{", "machine_mode", "qimode", ",", "himode", ";", "HOST_WIDE_INT", "and_constant", ",", "xor_constant...

[ "Expand", "a", "vector", "operation", "shift", "by", "constant", "for", "a", "V", "*", "QImode", "in", "terms", "of", "the", "same", "operation", "on", "V", "*", "HImode", ".", "Return", "true", "if", "success", "." ]

[ "i386", "7", "1", "8", "1", "256", "1", "1", "8", "1", "0" ]

i386-expand

ix86_expand_vec_shift_qihi_constant

i386

CPU

GCC

18,825

469

1

[]

[ "<s>", "bool", "CSKYDAGToDAGISel", "::", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "unsigned", "ConstraintID", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "{", "switch", "(", "ConstraintID", ")", "{", "...

[ "SelectInlineAsmMemoryOperand", "-", "Select", "the", "specified", "address", "as", "a", "target", "addressing", "mode", ",", "according", "to", "the", "specified", "constraint", "." ]

[ "CSKY", "CSKY" ]

CSKYISelDAGToDAG

SelectInlineAsmMemoryOperand

CSKY

CPU

LLVM

18,826

52

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"Hexagon bit simplification\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "Hexagon", "\"Hexagon bit simplification\"" ]

HexagonBitSimplify (2)1

getPassName

Hexagon

DSP

LLVM

18,827

11

1

[]

[ "<s>", "void", "AVRPassConfig", "::", "addPreSched2", "(", ")", "{", "}", "</s>" ]

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "prolog-epilog", "insertion", "and", "before", "the", "second", "instruction", "scheduling", "pass", "." ]

[ "AVR", "AVR" ]

AVRTargetMachine2

addPreSched2

AVR

MPU

LLVM

18,828

8

1

[]

[ "<s>", "static", "rtx", "loongarch_frame_set", "(", "rtx", "mem", ",", "rtx", "reg", ")", "{", "rtx", "set", "=", "gen_rtx_SET", "(", "mem", ",", "reg", ")", ";", "RTX_FRAME_RELATED_P", "(", "set", ")", "=", "1", ";", "return", "set", ";", "}", "</s>...

[ "Return", "a", "frame-related", "rtx", "that", "stores", "REG", "at", "MEM", ".", "REG", "must", "be", "a", "single", "register", "." ]

[ "loongarch", "1" ]

loongarch

loongarch_frame_set

loongarch

CPU

GCC

18,829

32

1

[]

[ "<s>", "bool", "AMDGPUAnnotateKernelFeatures", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "Triple", "TT", "(", "M", ".", "getTargetTriple", "(", ")", ")", ";", "static", "const", "StringRef", "IntrinsicToAttr", "[", "]", "[", "2", "]", "=", ...

[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]

[ "AMDGPU", "AMDGPU", "2", "\"llvm.amdgcn.workitem.id.y\"", "\"amdgpu-work-item-id-y\"", "\"llvm.amdgcn.workitem.id.z\"", "\"amdgpu-work-item-id-z\"", "\"llvm.amdgcn.workgroup.id.y\"", "\"amdgpu-work-group-id-y\"", "\"llvm.amdgcn.workgroup.id.z\"", "\"amdgpu-work-group-id-z\"", "\"llvm.r600.read...

AMDGPUAnnotateKernelFeatures9

runOnModule

AMDGPU

GPU

LLVM

18,830

192

1

[]

[ "<s>", "bool", "X86TargetMachine", "::", "addInstSelector", "(", "PassManagerBase", "&", "PM", ",", "bool", "Fast", ")", "{", "PM", ".", "add", "(", "createX86ISelDag", "(", "*", "this", ",", "Fast", ")", ")", ";", "if", "(", "EnableFastISel", ")", "PM",...

[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]

[ "X86", "X86", "X86" ]

X86TargetMachine92

addInstSelector

X86

CPU

LLVM

18,831

52

1

[]

[ "<s>", "SparcTargetMachine", "::", "SparcTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::",...

[ "Create", "an", "ILP32", "architecture", "model", "." ]

[ "Sparc", "Sparc", "Sparc", "Sparc", "Sparc" ]

SparcTargetMachine (2)1

SparcTargetMachine

Sparc

CPU

LLVM

18,832

140

1

[]

[ "<s>", "void", "tilegx_expand_umuldi3_highpart", "(", "rtx", "op0", ",", "rtx", "op1", ",", "rtx", "op2", ")", "{", "tilegx_expand_high_multiply", "(", "op0", ",", "op1", ",", "op2", ",", "false", ")", ";", "}", "</s>" ]

[ "Implement", "umuldi3_highpart", "." ]

[ "tilegx" ]

tilegx

tilegx_expand_umuldi3_highpart

tilegx

VLIW

GCC

18,833

25

1

[]

[ "<s>", "void", "nios2_function_profiler", "(", "FILE", "*", "file", ",", "int", "labelno", "ATTRIBUTE_UNUSED", ")", "{", "fprintf", "(", "file", ",", "\"\\tmov\\tr8, ra\\n\"", ")", ";", "if", "(", "flag_pic", "==", "1", ")", "{", "fprintf", "(", "file", ",...

[ "Implement", "FUNCTION_PROFILER", "macro", "." ]

[ "nios2", "\"\\tmov\\tr8, ra\\n\"", "1", "\"\\tnextpc\\tr2\\n\"", "\"\\t1: movhi\\tr3, %%hiadj(_gp_got - 1b)\\n\"", "\"\\taddi\\tr3, r3, %%lo(_gp_got - 1b)\\n\"", "\"\\tadd\\tr2, r2, r3\\n\"", "\"\\tldw\\tr2, %%call(_mcount)(r2)\\n\"", "\"\\tcallr\\tr2\\n\"", "2", "\"\\tnextpc\\tr2\\n\"", "\"\\...

nios2

nios2_function_profiler

nios2

MPU

GCC

18,834

157

1

[]

[ "<s>", "const", "MSP430InstrInfo", "*", "getInstrInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]

[ "TargetInstrInfo", "getter", "." ]

[ "MSP430", "MSP430" ]

MSP430Subtarget2

getInstrInfo

MSP430

MPU

LLVM

18,835

13

1

[]

[ "<s>", "void", "RV16KPassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "createRV16KUseLWSPSWSPPass", "(", ")", ")", ";", "addPass", "(", "&", "BranchRelaxationPassID", ")", ";", "}", "</s>" ]

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "RV16K", "RV16K", "RV16K" ]

RV16KTargetMachine

addPreEmitPass

RV16K

Virtual ISA

LLVM

18,836

21

1

[]

[ "<s>", "ScheduleHazardRecognizer", "::", "HazardType", "GCNHazardRecognizer", "::", "getHazardType", "(", "SUnit", "*", "SU", ",", "int", "Stalls", ")", "{", "MachineInstr", "*", "MI", "=", "SU", "->", "getInstr", "(", ")", ";", "if", "(", "SIInstrInfo", "::...

[ "getHazardType", "-", "Return", "the", "hazard", "type", "of", "emitting", "this", "node", "." ]

[ "AMDGPU", "SI", "0", "SI", "0", "SI", "0", "SI", "0", "0", "0", "0", "0", "0", "0", "0" ]

GCNHazardRecognizer22

getHazardType

AMDGPU

GPU

LLVM

18,837

258

1

[]

[ "<s>", "rtx", "riscv_function_value", "(", "const_tree", "type", ",", "const_tree", "func", ",", "machine_mode", "mode", ")", "{", "struct", "riscv_arg_info", "info", ";", "CUMULATIVE_ARGS", "args", ";", "if", "(", "type", ")", "{", "int", "unsigned_p", "=", ...

[ "Implement", "FUNCTION_VALUE", "and", "LIBCALL_VALUE", ".", "For", "normal", "calls", ",", "VALTYPE", "is", "the", "return", "type", "and", "MODE", "is", "VOIDmode", ".", "For", "libcalls", ",", "VALTYPE", "is", "null", "and", "MODE", "is", "the", "mode", ...

[ "riscv", "1", "0" ]

riscv

riscv_function_value

riscv

CPU

GCC

18,838

87

1

[]

[ "<s>", "bool", "PadShortFunc", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "if", "(", "MF", ".", "getFunction", "(", ")",...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "X86", "X86", "0", "\"Basic block should contain at least a RET but is empty\"", "\"Basic block does not end with RET\"" ]

X86PadShortFunction15

runOnMachineFunction

X86

CPU

LLVM

18,839

293

1

[]

[ "<s>", "void", "m68hc11_notice_keep_cc", "(", "rtx", "reg", ")", "{", "if", "(", "reg", "==", "0", "||", "cc_prev_status", ".", "value1", "==", "0", "||", "rtx_equal_p", "(", "reg", ",", "cc_prev_status", ".", "value1", ")", "||", "(", "cc_prev_status", ...

[ "The", "current", "instruction", "does", "not", "affect", "the", "flags", "but", "changes", "the", "register", "'reg", "'", ".", "See", "if", "the", "previous", "flags", "can", "be", "kept", "for", "the", "next", "instruction", "to", "avoid", "a", "compari...

[ "m68hc11", "0", "0" ]

m68hc111

m68hc11_notice_keep_cc

m68hc11

MPU

GCC

18,840

51

1

[]

[ "<s>", "bool", "nds32_can_use_bset_p", "(", "HOST_WIDE_INT", "ival", ")", "{", "int", "one_bit_count", ";", "unsigned", "HOST_WIDE_INT", "mask", "=", "GET_MODE_MASK", "(", "SImode", ")", ";", "one_bit_count", "=", "popcount_hwi", "(", "(", "unsigned", "HOST_WIDE_I...

[ "Function", "to", "check", "if", "'bset", "'", "instruction", "can", "be", "used", "with", "IVAL", "." ]

[ "nds32", "1" ]

nds32-predicates

nds32_can_use_bset_p

nds32

CPU

GCC

18,841

46

1

[]

[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"OR1K DAG->DAG Pattern Instruction Selection\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "OR1K", "\"OR1K DAG->DAG Pattern Instruction Selection\"" ]

OR1KISelDAGToDAG

getPassName

OR1K

CPU

LLVM

18,842

13

1

[]

[ "<s>", "static", "rtx", "avr_find_unused_d_reg", "(", "rtx_insn", "*", "insn", ",", "rtx", "exclude", ")", "{", "int", "regno", ";", "bool", "isr_p", "=", "(", "avr_interrupt_function_p", "(", "current_function_decl", ")", "||", "avr_signal_function_p", "(", "cu...

[ "Fixme", ":", "This", "is", "a", "hack", "because", "secondary", "reloads", "do", "n't", "works", "as", "expected", ".", "Find", "an", "unused", "d-register", "to", "be", "used", "as", "scratch", "in", "INSN", ".", "EXCLUDE", "is", "either", "NULL_RTX", ...

[ "avr", "16", "32" ]

avr4

avr_find_unused_d_reg

avr

MPU

GCC

18,843

140

1

[]

[ "<s>", "HexagonSubtarget", "&", "HexagonSubtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "static", "std", "::", "map", "<", "StringRef", ",", "Hexagon", "::", "ArchEnum", ">", "CpuTable", "{", "{", ...

[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "Hexagon::ArchEnum", "\"hexagonv4\"", "Hexagon::ArchEnum", "\"hexagonv5\"", "Hexagon::ArchEnum", "\"hexagonv55\"", "Hexagon::ArchEnum", "\"hexagonv60\"", "Hexagon::ArchEnum", "\"hexagonv62\"", "Hexagon::ArchEnum", "Hexagon", "\"Unrecognized Hexagon proc...

HexagonSubtarget30

initializeSubtargetDependencies

Hexagon

DSP

LLVM

18,844

166

1

[]

[ "<s>", "static", "void", "frv_insert_nop_in_packet", "(", "rtx", "insn", ")", "{", "struct", "frv_packet_group", "*", "packet_group", ";", "rtx", "last", ";", "packet_group", "=", "&", "frv_packet", ".", "groups", "[", "frv_unit_groups", "[", "frv_insn_unit", "(...

[ "Insert", "INSN", "(", "a", "member", "of", "frv_nops", "[", "]", ")", "into", "the", "current", "packet", ".", "If", "the", "packet", "ends", "in", "a", "branch", "or", "call", ",", "insert", "the", "nop", "before", "it", ",", "otherwise", "add", "t...

[ "frv", "1", "1" ]

frv2

frv_insert_nop_in_packet

frv

VLIW

GCC

18,845

133

1

[]

[ "<s>", "static", "void", "mips_block_move_straight", "(", "rtx", "dest", ",", "rtx", "src", ",", "HOST_WIDE_INT", "length", ")", "{", "HOST_WIDE_INT", "offset", ",", "delta", ";", "unsigned", "HOST_WIDE_INT", "bits", ";", "int", "i", ";", "machine_mode", "mode...

[ "Emit", "straight-line", "code", "to", "move", "LENGTH", "bytes", "from", "SRC", "to", "DEST", ".", "Assume", "that", "the", "areas", "do", "not", "overlap", "." ]

[ "mips", "2", "2", "2", "0", "0", "0", "0", "0", "0", "0", "0", "0" ]

mips4

mips_block_move_straight

mips

CPU

GCC

18,846

347

1

[]

[ "<s>", "bool", "X86FixupSetCCPass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "bool", "Changed", "=", "false", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "TII", "=", "MF", ".", "getSubtarget", "<", "X86...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "X86", "X86", "X86", "4", "X86::SETCCr", "0", "X86::MOVZX32rr8", "X86", "X86::GR32RegClass", "X86::GR32_ABCDRegClass", "X86::MOV32r0", "X86::INSERT_SUBREG", "0", "X86::sub_8bit", "0" ]

X86FixupSetCC11

runOnMachineFunction

X86

CPU

LLVM

18,847

348

1

[]

[ "<s>", "static", "void", "aarch64_option_restore", "(", "struct", "gcc_options", "*", "opts", ",", "struct", "gcc_options", "*", ",", "struct", "cl_target_option", "*", "ptr", ")", "{", "opts", "->", "x_explicit_arch", "=", "ptr", "->", "x_explicit_arch", ";", ...

[ "Implements", "TARGET_OPTION_RESTORE", ".", "Restore", "the", "backend", "codegen", "decisions", "using", "the", "information", "saved", "in", "PTR", "." ]

[ "aarch64" ]

aarch641

aarch64_option_restore

aarch64

CPU

GCC

18,848

117

1

[]

[ "<s>", "void", "VEFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "const", "VEMachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "VEMachineFunctionInfo", ">", "...

[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]

[ "VE", "VE", "VE", "VE", "\"Shrink-wrapping not yet supported\"", "VE", "VE", "\"Function \\\"\"", "\"\\\" required \"", "\"stack re-alignment, but LLVM couldn't handle it \"", "\"(probably because it has a dynamic alloca).\"", "VE::ORri", "VE::SX9", "VE::SX11", "0", "\"SP has to be sav...

VEFrameLowering5

emitPrologue

VE

CPU

LLVM

18,849

347

1

[]

[ "<s>", "void", "AMDGPUPassConfig", "::", "addIRPasses", "(", ")", "{", "const", "AMDGPUTargetMachine", "&", "TM", "=", "getAMDGPUTargetMachine", "(", ")", ";", "disablePass", "(", "&", "StackMapLivenessID", ")", ";", "disablePass", "(", "&", "FuncletLayoutID", "...

[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU" ]

AMDGPUTargetMachine29

addIRPasses

AMDGPU

GPU

LLVM

18,850

241

1

[]

[ "<s>", "bool", "AArch64TargetLowering", "::", "isIntDivCheap", "(", "EVT", "VT", ",", "AttributeList", "Attr", ")", "const", "{", "bool", "OptSize", "=", "Attr", ".", "hasAttribute", "(", "AttributeList", "::", "FunctionIndex", ",", "Attribute", "::", "MinSize",...

[ "Return", "true", "if", "integer", "divide", "is", "usually", "cheaper", "than", "a", "sequence", "of", "several", "shifts", ",", "adds", ",", "and", "multiplies", "for", "this", "target", "." ]

[ "AArch64", "AArch64" ]

AArch64ISelLowering (2)3

isIntDivCheap

AArch64

CPU

LLVM

18,851

40

1

[]

[ "<s>", "bool", "s390_bytemask_vector_p", "(", "rtx", "op", ",", "unsigned", "*", "mask", ")", "{", "int", "i", ";", "unsigned", "tmp_mask", "=", "0", ";", "int", "nunit", ",", "unit_size", ";", "if", "(", "!", "VECTOR_MODE_P", "(", "GET_MODE", "(", "op...

[ "Return", "true", "if", "C", "consists", "only", "of", "byte", "chunks", "being", "either", "0", "or", "0xff", ".", "If", "MASK", "is", "!", "=NULL", "a", "byte", "mask", "is", "generated", "which", "is", "appropriate", "for", "the", "vector", "generate"...

[ "s390", "0", "0", "0", "0", "0", "0", "0", "0xff", "0", "0xff", "0xff", "1", "1" ]

s390

s390_bytemask_vector_p

s390

MPU

GCC

18,852

211

1

[]

[ "<s>", "void", "XCoreInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const"...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "XCore", "XCore", "XCore::LDWFI", "0" ]

XCoreInstrInfo (2)

loadRegFromStackSlot

XCore

MPU

LLVM

18,853

153

1

[]

[ "<s>", "InstructionCost", "PPCTTIImpl", "::", "getArithmeticInstrCost", "(", "unsigned", "Opcode", ",", "Type", "*", "Ty", ",", "TTI", "::", "TargetCostKind", "CostKind", ",", "TTI", "::", "OperandValueKind", "Op1Info", ",", "TTI", "::", "OperandValueKind", "Op2In...

[ "This", "is", "an", "approximation", "of", "reciprocal", "throughput", "of", "a", "math/logic", "op", "." ]

[ "PowerPC", "PPC", "\"Invalid opcode\"" ]

PPCTargetTransformInfo1

getArithmeticInstrCost

PowerPC

CPU

LLVM

18,854

130

1

[]

[ "<s>", "unsigned", "ARMFastISel", "::", "fastEmitInst_rri", "(", "unsigned", "MachineInstOpcode", ",", "const", "TargetRegisterClass", "*", "RC", ",", "unsigned", "Op0", ",", "bool", "Op0IsKill", ",", "unsigned", "Op1", ",", "bool", "Op1IsKill", ",", "uint64_t", ...

[ "Emit", "a", "MachineInstr", "with", "two", "register", "operands", ",", "an", "immediate", ",", "and", "a", "result", "register", "in", "the", "given", "register", "class", "." ]

[ "ARM", "ARM", "1", "2", "1", "0" ]

ARMFastISel (3)

fastEmitInst_rri

ARM

CPU

LLVM

18,855

222

1

[]

[ "<s>", "void", "GBZ80PassConfig", "::", "addPreSched2", "(", ")", "{", "addPass", "(", "createGBZ80PostPEIPass", "(", ")", ")", ";", "}", "</s>" ]

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "prolog-epilog", "insertion", "and", "before", "the", "second", "instruction", "scheduling", "pass", "." ]

[ "GBZ80", "GB", "GB" ]

GBZ80TargetMachine

addPreSched2

GBZ80

MPU

LLVM

18,856

15

1

[]

[ "<s>", "static", "rtx", "adjust_vec_address_pcrel", "(", "rtx", "addr", ",", "rtx", "element_offset", ",", "rtx", "base_tmp", ")", "{", "rtx", "new_addr", "=", "NULL", ";", "gcc_assert", "(", "CONST_INT_P", "(", "element_offset", ")", ")", ";", "if", "(", ...

[ "Helper", "function", "update", "PC-relative", "addresses", "when", "we", "are", "adjusting", "a", "memory", "address", "(", "ADDR", ")", "to", "a", "vector", "to", "point", "to", "a", "scalar", "field", "within", "the", "vector", "with", "a", "constant", ...

[ "rs6000", "0", "0", "1", "1", "0" ]

rs6000

adjust_vec_address_pcrel

rs6000

CPU

GCC

18,857

206

1

[]

[ "<s>", "bool", "RISCVInstrInfo", "::", "analyzeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "&", "TBB", ",", "MachineBasicBlock", "*", "&", "FBB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "bool", "A...

[ "analyzeBranch", "-", "Analyze", "the", "branching", "code", "at", "the", "end", "of", "MBB", ",", "returning", "true", "if", "it", "can", "not", "be", "understood", "(", "e.g", "." ]

[ "RISCV", "RISCV", "RISCV", "0", "2", "1", "1", "2" ]

RISCVInstrInfo2

analyzeBranch

RISCV

CPU

LLVM

18,858

377

1

[]

[ "<s>", "static", "int", "get_vec_cmp_insn", "(", "enum", "rtx_code", "code", ",", "machine_mode", "dest_mode", ",", "machine_mode", "op_mode", ")", "{", "switch", "(", "code", ")", "{", "case", "EQ", ":", "if", "(", "dest_mode", "==", "V16QImode", "&&", "o...

[ "Return", "insn", "index", "for", "the", "vector", "compare", "instruction", "for", "given", "CODE", ",", "and", "DEST_MODE", ",", "OP_MODE", ".", "Return", "-1", "if", "valid", "insn", "is", "not", "available", "." ]

[ "spu", "1" ]

spu

get_vec_cmp_insn

spu

MPU

GCC

18,859

214

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"Hexagon generate \\\"insert\\\" instructions\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "Hexagon", "\"Hexagon generate \\\"insert\\\" instructions\"" ]

HexagonGenInsert10

getPassName

Hexagon

DSP

LLVM

18,860

11

1

[]

[ "<s>", "void", "R600SchedStrategy", "::", "releaseBottomNode", "(", "SUnit", "*", "SU", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"Bottom Releasing \"", ";", "SU", "->", "dump", "(", "DAG", ")", ";", ")", ";", "if", "(", "isPhysicalRegCopy", "(",...

[ "Currently", "only", "scheduling", "top-down", ",", "so", "this", "method", "is", "empty", "." ]

[ "AMDGPU", "R600", "\"Bottom Releasing \"" ]

R600MachineScheduler (2)

releaseBottomNode

AMDGPU

GPU

LLVM

18,861

85

1

[]

[ "<s>", "AArch64TargetMachine", "::", "AArch64TargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "Co...

[ "Create", "an", "AArch64", "architecture", "model", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64" ]

AArch64TargetMachine77

AArch64TargetMachine

AArch64

CPU

LLVM

18,862

114

1

[]

[ "<s>", "void", "M680x0DAGToDAGISel", "::", "Select", "(", "SDNode", "*", "Node", ")", "{", "unsigned", "Opcode", "=", "Node", "->", "getOpcode", "(", ")", ";", "SDLoc", "DL", "(", "Node", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"Selectin...

[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]

[ "M680x0", "M680x0", "\"Selecting: \"", "\"== \"", "1", "M680x0ISD::GlobalBaseReg" ]

M680x0ISelDAGToDAG

Select

M680x0

MPU

LLVM

18,863

121

1

[]

[ "<s>", "unsigned", "BlackfinRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "hasFP", "(", "MF", ")", "?", "BF", "::", "FP", ":", "BF", "::", "SP", ";", "}", "</s>" ]

[ "Debug", "information", "queries", "." ]

[ "Blackfin", "BF::FP", "BF::SP" ]

BlackfinRegisterInfo1

getFrameRegister

Blackfin

DSP

LLVM

18,864

27

1

[]

[ "<s>", "bool", "targetHandlesStackFrameRounding", "(", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]

[ "targetHandlesStackFrameRounding", "-", "Returns", "true", "if", "the", "target", "is", "responsible", "for", "rounding", "up", "the", "stack", "frame", "(", "probably", "at", "emitPrologue", "time", ")", "." ]

[ "TPC" ]

TPCFrameLowering

targetHandlesStackFrameRounding

TPC

Virtual ISA

LLVM

18,865

11

1

[]

[ "<s>", "unsigned", "getDstReg", "(", ")", "const", "{", "return", "Dst", ";", "}", "</s>" ]

[ "Get", "the", "definition", "register", "of", "the", "loaded", "value", "." ]

[ "AArch64" ]

AArch64AsmParser (2)2

getDstReg

AArch64

CPU

LLVM

18,866

10

1

[]

[ "<s>", "SDValue", "TeeRISCTargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", ...

[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]

[ "TeeRISC", "TeeRISC", "ISD::InputArg", "16", "TeeRISC", "0", "1", "2", "0" ]

TeeRISCISelLowering

LowerCallResult

TeeRISC

CPU

LLVM

18,867

170

1

[]

[ "<s>", "bool", "R600AsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "MF", ".", "ensureAlignment", "(", "8", ")", ";", "SetupMachineFunction", "(", "MF", ")", ";", "MCContext", "&", "Context", "=", "getObjFileLowering", "...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AMDGPU", "R600", "8", "\".AMDGPU.config\"", "0", "R600", "\".AMDGPU.csdata\"", "0", "R600", "R600", "\"SQ_PGM_RESOURCES:STACK_SIZE = \"" ]

R600AsmPrinter

runOnMachineFunction

AMDGPU

GPU

LLVM

18,868

133

1

[]

[ "<s>", "static", "rtx", "ix86_internal_arg_pointer", "(", "void", ")", "{", "if", "(", "FORCE_PREFERRED_STACK_BOUNDARY_IN_MAIN", "&&", "DECL_NAME", "(", "current_function_decl", ")", "&&", "MAIN_NAME_P", "(", "DECL_NAME", "(", "current_function_decl", ")", ")", "&&", ...

[ "Handle", "the", "TARGET_INTERNAL_ARG_POINTER", "hook", "." ]

[ "i386", "2" ]

i3863

ix86_internal_arg_pointer

i386

CPU

GCC

18,869

59

1

[]

[ "<s>", "bool", "SITargetLowering", "::", "isFMAFasterThanFMulAndFAdd", "(", "EVT", "VT", ")", "const", "{", "VT", "=", "VT", ".", "getScalarType", "(", ")", ";", "if", "(", "!", "VT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "switch", "(...

[ "Return", "true", "if", "an", "FMA", "operation", "is", "faster", "than", "a", "pair", "of", "fmul", "and", "fadd", "instructions", "." ]

[ "AMDGPU", "SI", "MVT::f32", "MVT::f64" ]

SIISelLowering (2)

isFMAFasterThanFMulAndFAdd

AMDGPU

GPU

LLVM

18,870

76

1

[]

[ "<s>", "void", "Z80RegisterInfo", "::", "materializeFrameBaseRegister", "(", "MachineBasicBlock", "*", "MBB", ",", "unsigned", "BaseReg", ",", "int", "FrameIdx", ",", "int64_t", "Offset", ")", "const", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", "->", ...

[ "Insert", "defining", "instruction", "(", "s", ")", "for", "a", "pointer", "to", "FrameIdx", "before", "insertion", "point", "I", "." ]

[ "Z80", "Z80", "Z80::I24RegClass", "Z80::I16RegClass", "Z80::LEA24ro", "Z80::LEA16ro", "Z80::I24RegClass", "Z80::I16RegClass", "Z80::O24RegClass", "Z80::O16RegClass", "Z80::LD24ri", "Z80::LD16ri", "Z80::ADD24ao", "Z80::ADD16ao" ]

Z80RegisterInfo2

materializeFrameBaseRegister

Z80

MPU

LLVM

18,871

275

1

[]

[ "<s>", "bool", "PPCTTIImpl", "::", "shouldBuildRelLookupTables", "(", ")", "const", "{", "const", "PPCTargetMachine", "&", "TM", "=", "ST", "->", "getTargetMachine", "(", ")", ";", "if", "(", "!", "TM", ".", "isELFv2ABI", "(", ")", ")", "return", "false", ...

[ "Return", "true", "if", "lookup", "tables", "should", "be", "turned", "into", "relative", "lookup", "tables", "." ]

[ "PowerPC", "PPC", "PPC" ]

PPCTargetTransformInfo1

shouldBuildRelLookupTables

PowerPC

CPU

LLVM

18,872

39

1

[]

[ "<s>", "static", "void", "emit_and_preserve", "(", "rtx", "seq", ",", "rtx", "reg", ",", "rtx", "reg2", ")", "{", "HOST_WIDE_INT", "offset", "=", "16", "*", "UNITS_PER_WORD", ";", "HOST_WIDE_INT", "size", "=", "SPARC_STACK_ALIGN", "(", "offset", "+", "2", ...

[ "Emit", "the", "sequence", "of", "insns", "SEQ", "while", "preserving", "the", "registers", "." ]

[ "sparc", "16", "2" ]

sparc

emit_and_preserve

sparc

CPU

GCC

18,873

143

1

[]

[ "<s>", "bool", "AMDGPUPromoteKernelArguments", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "MemorySSA", "&", "MSSA", "=", "getAnalysis", "<", "MemorySSAWrapperPass", ">", "(", ")", ".", "getMSSA", "(", ")", ";", "return", "run", "(", "F", "...

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "AMDGPU", "AMDGPU" ]

AMDGPUPromoteKernelArguments1

runOnFunction

AMDGPU

GPU

LLVM

18,874

34

1

[]

[ "<s>", "static", "std", "::", "unique_ptr", "<", "AVROperand", ">", "CreateReg", "(", "unsigned", "RegNum", ",", "SMLoc", "S", ",", "SMLoc", "E", ")", "{", "return", "std", "::", "make_unique", "<", "AVROperand", ">", "(", "RegNum", ",", "S", ",", "E",...

[ "CreateReg", "-", "Allocate", "a", "single", "virtual", "register", "for", "the", "given", "type", "." ]

[ "AVR", "AVR", "AVR" ]

AVRAsmParser

CreateReg

AVR

MPU

LLVM

18,875

35

1

[]

[ "<s>", "static", "rtx", "altivec_expand_dst_builtin", "(", "tree", "exp", ",", "rtx", "target", "ATTRIBUTE_UNUSED", ",", "bool", "*", "expandedp", ")", "{", "tree", "fndecl", "=", "TREE_OPERAND", "(", "CALL_EXPR_FN", "(", "exp", ")", ",", "0", ")", ";", "e...

[ "Expand", "the", "dst", "builtins", "." ]

[ "rs6000", "0", "0", "0", "1", "2", "0", "1", "0x3", "\"argument to %qs must be a 2-bit unsigned literal\"", "0", "1", "0" ]

rs60004

altivec_expand_dst_builtin

rs6000

CPU

GCC

18,876

350

1

[]

[ "<s>", "void", "AArch64InstPrinter", "::", "printImplicitlyTypedVectorList", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "printVectorList", "(", "MI", ",", "OpNum", ",", "O", ",", "\"\"", ")", ";", "...

[ "Print", "a", "list", "of", "vector", "registers", "where", "the", "type", "suffix", "is", "implicit", "(", "i.e", "." ]

[ "AArch64", "AArch64", "\"\"" ]

AArch64InstPrinter

printImplicitlyTypedVectorList

AArch64

CPU

LLVM

18,877

30

1

[]

[ "<s>", "const", "char", "*", "rs6000_output_load_multiple", "(", "rtx", "operands", "[", "3", "]", ")", "{", "int", "i", ",", "j", ";", "int", "words", "=", "XVECLEN", "(", "operands", "[", "0", "]", ",", "0", ")", ";", "rtx", "xop", "[", "10", "...

[ "Return", "a", "string", "to", "perform", "a", "load_multiple", "operation", ".", "operands", "[", "0", "]", "is", "the", "vector", ".", "operands", "[", "1", "]", "is", "the", "source", "address", ".", "operands", "[", "2", "]", "is", "the", "first", ...

[ "rs6000", "3", "0", "0", "10", "0", "0", "1", "\"lwz %2,0(%1)\"", "0", "2", "1", "1", "0", "4", "1", "1", "1", "2", "2", "\"lswi %2,%1,%0\\n\\tlwz %1,%0(%1)\"", "\"\"", "0", "0", "4", "1", "1", "1", "2", "2", "1", "\"addi %1,%1,4\\n\\tlswi %2,%1,%0\\n\\t...

rs60004

rs6000_output_load_multiple

rs6000

CPU

GCC

18,878

318

1

[]

[ "<s>", "unsigned", "Z80oldInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "if", "(", "isFrameLoadOpcode", "(", "MI", ".", "getOpcode", "(", ")", ")", "&&", "!", "MI", ".", ...

[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...

[ "Z80old", "Z80old", "0", "1", "0", "0" ]

Z80oldInstrInfo

isLoadFromStackSlot

Z80old

MPU

LLVM

18,879

66

1

[]

[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"SSE execution domain fixup\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "X86", "\"SSE execution domain fixup\"" ]

SSEDomainFix

getPassName

X86

CPU

LLVM

18,880

13

1

[]

[ "<s>", "virtual", "const", "TargetRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "XCore" ]

XCoreTargetMachine1

getRegisterInfo

XCore

MPU

LLVM

18,881

18

1

[]

[ "<s>", "HOST_WIDE_INT", "compute_frame_size", "(", "HOST_WIDE_INT", "size", ")", "{", "int", "regno", ";", "HOST_WIDE_INT", "total_size", ";", "HOST_WIDE_INT", "var_size", ";", "HOST_WIDE_INT", "args_size", ";", "HOST_WIDE_INT", "extra_size", ";", "HOST_WIDE_INT", "gp...

[ "Typical", "stack", "layout", "should", "looks", "like", "this", "after", "the", "function", "'s", "prologue", ":", "|", "|", "--", "^", "|", "|", "\\", "|", "|", "|", "arguments", "saved", "|", "Increasing", "|", "|", "on", "the", "stack", "|", "add...

[ "iq2000", "0", "0", "0", "0", "0", "4", "1L", "0", "1L", "0", "0", "0", "0", "0" ]

iq2000

compute_frame_size

iq2000

CPU

GCC

18,882

395

1

[]

[ "<s>", "MCSymbol", "*", "MBlazeMCInstLower", "::", "GetExternalSymbolSymbol", "(", "const", "MachineOperand", "&", "MO", ")", "const", "{", "switch", "(", "MO", ".", "getTargetFlags", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Unknown target...

[ "Return", "the", "MCSymbol", "for", "the", "specified", "ExternalSymbol", "." ]

[ "MBlaze", "MBlaze", "\"Unknown target flag on GV operand\"", "0" ]

MBlazeMCInstLower

GetExternalSymbolSymbol

MBlaze

MPU

LLVM

18,883

48

1

[]

[ "<s>", "void", "Thumb2InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "Ta...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "ARM", "ARM::GPRRegisterClass", "ARM::tGPRRegisterClass", "ARM::tcGPRRegisterClass", "ARM::rGPRRegisterClass", "ARM::GPRnopcRegisterClass", "ARM::t2LDRi12", "0", "ARM" ]

Thumb2InstrInfo63

loadRegFromStackSlot

ARM

CPU

LLVM

18,884

202

1

[]

[ "<s>", "static", "bool", "ix86_masked_all_ones", "(", "unsigned", "HOST_WIDE_INT", "elems", ",", "tree", "arg_mask", ")", "{", "if", "(", "TREE_CODE", "(", "arg_mask", ")", "!=", "INTEGER_CST", ")", "return", "false", ";", "unsigned", "HOST_WIDE_INT", "mask", ...

[ "Return", "true", "if", "arg_mask", "is", "all", "ones", ",", "ELEMS", "is", "elements", "number", "of", "corresponding", "vector", "." ]

[ "i386" ]

i386

ix86_masked_all_ones

i386

CPU

GCC

18,885

54

1

[]

[ "<s>", "void", "assignValueToAddress", "(", "const", "CallLowering", "::", "ArgInfo", "&", "Arg", ",", "unsigned", "RegIndex", ",", "Register", "Addr", ",", "LLT", "MemTy", ",", "MachinePointerInfo", "&", "MPO", ",", "CCValAssign", "&", "VA", ")", "override", ...

[ "An", "overload", "which", "takes", "an", "ArgInfo", "if", "additional", "information", "about", "the", "arg", "is", "needed", "." ]

[ "AArch64", "8", "0", "MVT::i8", "MVT::i16" ]

AArch64CallLowering13

assignValueToAddress

AArch64

CPU

LLVM

18,886

178

1

[]

[ "<s>", "void", "MipsPostLegalizerCombiner", "::", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "addRequired", "<", "TargetPassConfig", ">", "(", ")", ";", "AU", ".", "setPreservesCFG", "(", ")", ";", "getSelectionDAGFallback...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "Mips", "Mips" ]

MipsPostLegalizerCombiner

getAnalysisUsage

Mips

CPU

LLVM

18,887

82

1

[]

[ "<s>", "void", "NVPTXAsmPrinter", "::", "emitHeader", "(", "Module", "&", "M", ",", "raw_ostream", "&", "O", ")", "{", "O", "<<", "\"//\\n\"", ";", "O", "<<", "\"// Generated by LLVM NVPTX Back-End\\n\"", ";", "O", "<<", "\"//\\n\"", ";", "O", "<<", "\"\\n\"...

[ "Emit", "the", "header", "for", "this", "unit", ",", "not", "including", "the", "initial", "length", "field", "." ]

[ "NVPTX", "NVPTX", "\"//\\n\"", "\"// Generated by LLVM NVPTX Back-End\\n\"", "\"//\\n\"", "\"\\n\"", "\".version \"", "10", "\".\"", "10", "\"\\n\"", "\".target \"", "NVPTX::NVCL", "\", texmode_independent\"", "NVPTX::CUDA", "\", map_f64_to_f32\"", "\", debug\"", "\"\\n\"", "\".a...

NVPTXAsmPrinter30

emitHeader

NVPTX

GPU

LLVM

18,888

160

1

[]

[ "<s>", "static", "tree", "bpf_core_walk", "(", "tree", "*", "tp", ",", "int", "*", "walk_subtrees", ",", "void", "*", "data", ")", "{", "location_t", "loc", "=", "*", "(", "(", "location_t", "*", ")", "data", ")", ";", "if", "(", "TYPE_P", "(", "*"...

[ "Callback", "function", "used", "with", "walk_tree", "from", "bpf_resolve_overloaded_builtin", "." ]

[ "bpf", "0", "1", "0" ]

bpf

bpf_core_walk

bpf

Virtual ISA

GCC

18,889

98

1

[]

[ "<s>", "SDValue", "WebAssemblySelectionDAGInfo", "::", "EmitTargetCodeForMemmove", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "DL", ",", "SDValue", "Chain", ",", "SDValue", "Op1", ",", "SDValue", "Op2", ",", "SDValue", "Op3", ",", "Align", "A...

[ "Emit", "target-specific", "code", "that", "performs", "a", "memmove", "." ]

[ "WebAssembly", "WebAssembly" ]

WebAssemblySelectionDAGInfo9

EmitTargetCodeForMemmove

WebAssembly

Virtual ISA

LLVM

18,890

67

1

[]

[ "<s>", "void", "SparcTargetLowering", "::", "computeKnownBitsForTargetNode", "(", "const", "SDValue", "Op", ",", "KnownBits", "&", "Known", ",", "const", "APInt", "&", "DemandedElts", ",", "const", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", ")", "cons...

[ "Determine", "which", "of", "the", "bits", "specified", "in", "Mask", "are", "known", "to", "be", "either", "zero", "or", "one", "and", "return", "them", "in", "the", "KnownZero/KnownOne", "bitsets", "." ]

[ "Sparc", "Sparc", "SPISD::SELECT_ICC", "SPISD::SELECT_XCC", "SPISD::SELECT_FCC", "1", "1", "0", "1" ]

SparcISelLowering12

computeKnownBitsForTargetNode

Sparc

CPU

LLVM

18,891

116

1

[]

[ "<s>", "const", "HexagonRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "Hexagon", "Hexagon" ]

HexagonSubtarget

getRegisterInfo

Hexagon

DSP

LLVM

18,892

18

1

[]

[ "<s>", "static", "void", "aarch64_emit_probe_stack_range", "(", "HOST_WIDE_INT", "first", ",", "poly_int64", "poly_size", ")", "{", "HOST_WIDE_INT", "size", ";", "if", "(", "!", "poly_size", ".", "is_constant", "(", "&", "size", ")", ")", "{", "sorry", "(", ...

[ "Emit", "code", "to", "probe", "a", "range", "of", "stack", "addresses", "from", "FIRST", "to", "FIRST+SIZE", ",", "inclusive", ".", "These", "are", "offsets", "from", "the", "current", "stack", "pointer", "." ]

[ "aarch64", "\"stack probes for SVE frames\"", "0", "4", "2", "256", "256" ]

aarch641

aarch64_emit_probe_stack_range

aarch64

CPU

GCC

18,893

453

1

[]

[ "<s>", "void", "XCoreFrameLowering", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "RS", "&&", "\"requiresRegisterScavenging failed\"", ")", ";", "MachineFrameInfo", "&...

[ "processFunctionBeforeFrameFinalized", "-", "This", "method", "is", "called", "immediately", "before", "the", "specified", "function", "'s", "frame", "layout", "(", "MF.getFrameInfo", "(", ")", ")", "is", "finalized", "." ]

[ "XCore", "XCore", "\"requiresRegisterScavenging failed\"", "XCore::GRRegsRegClass", "XCore", "XCore" ]

XCoreFrameLowering12

processFunctionBeforeFrameFinalized

XCore

MPU

LLVM

18,894

152

1

[]

[ "<s>", "bool", "isPassEnabled", "(", "const", "cl", "::", "opt", "<", "bool", ">", "&", "Opt", ",", "CodeGenOpt", "::", "Level", "Level", "=", "CodeGenOpt", "::", "Default", ")", "const", "{", "if", "(", "Opt", ".", "getNumOccurrences", "(", ")", ")", ...

[ "Check", "if", "a", "pass", "is", "enabled", "given", "Opt", "option", "." ]

[ "AMDGPU" ]

AMDGPUTargetMachine11

isPassEnabled

AMDGPU

GPU

LLVM

18,895

52

1

[]

[ "<s>", "static", "bool", "avr_set_core_architecture", "(", "void", ")", "{", "if", "(", "!", "avr_mmcu", ")", "avr_mmcu", "=", "AVR_MMCU_DEFAULT", ";", "avr_arch", "=", "&", "avr_arch_types", "[", "0", "]", ";", "for", "(", "const", "avr_mcu_t", "*", "mcu"...

[ "Set", "`", "avr_arch", "'", "as", "specified", "by", "`", "-mmcu=", "'", ".", "Return", "true", "on", "success", "." ]

[ "avr", "0", "\"unknown core architecture %qs specified with %qs\"", "\"-mmcu=\"", "0", "0", "1", "1", "0x10000" ]

avr6

avr_set_core_architecture

avr

MPU

GCC

18,896

123

1

[]

[ "<s>", "bool", "KudeyarPassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "createKudeyarISelDag", "(", "getKudeyarTargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]

[ "Kudeyar", "Kudeyar", "Kudeyar", "Kudeyar" ]

KudeyarTargetMachine

addInstSelector

Kudeyar

CPU

LLVM

18,897

25

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"SI optimize exec mask operations pre-RA\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "AMDGPU", "\"SI optimize exec mask operations pre-RA\"" ]

SIOptimizeExecMaskingPreRA

getPassName

AMDGPU

GPU

LLVM

18,898

11

1

[]

[ "<s>", "static", "rtx", "ft32_libcall_value", "(", "enum", "machine_mode", "mode", ",", "const_rtx", "fun", "ATTRIBUTE_UNUSED", ")", "{", "return", "gen_rtx_REG", "(", "mode", ",", "FT32_R0", ")", ";", "}", "</s>" ]

[ "Define", "how", "to", "find", "the", "value", "returned", "by", "a", "library", "function", ".", "We", "always", "return", "values", "in", "register", "$", "r0", "for", "ft32", "." ]

[ "ft32" ]

ft322

ft32_libcall_value

ft32

MPU

GCC

18,899

22

1

[]