docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"WebAssembly Lower RefTypes Int-Ptr Conversions\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "WebAssembly", "\"WebAssembly Lower RefTypes Int-Ptr Conversions\"" ]	WebAssemblyLowerRefTypesIntPtrConv	getPassName	WebAssembly	Virtual ISA	LLVM	18,900	11	1	[]
[ "<s>", "static", "bool", "sparc_function_value_regno_p", "(", "const", "unsigned", "int", "regno", ")", "{", "return", "(", "regno", "==", "8", "\|\|", "(", "TARGET_FPU", "&&", "regno", "==", "32", ")", ")", ";", "}", "</s>" ]	[ "Handle", "FUNCTION_VALUE_REGNO_P", ".", "On", "the", "SPARC", ",", "the", "first", "``", "output", "''", "reg", "is", "used", "for", "integer", "values", ",", "and", "the", "first", "floating", "point", "register", "is", "used", "for", "floating", "point", ...	[ "sparc", "8", "32" ]	sparc	sparc_function_value_regno_p	sparc	CPU	GCC	18,901	26	1	[]
[ "<s>", "bool", "runOnFunction", "(", "Function", "&", "F", ")", "override", "{", "if", "(", "DisableParallelDSP", ")", "return", "false", ";", "if", "(", "skipFunction", "(", "F", ")", ")", "return", "false", ";", "SE", "=", "&", "getAnalysis", "<", "S...	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "ARM", "ARM", "\"Unaligned memory access not supported: not \"", "\"running pass ARMParallelDSP\\n\"", "\"DSP extension not enabled: not running pass \"", "\"ARMParallelDSP\\n\"", "\"Only supporting little endian: not running pass \"", "\"ARMParallelDSP\\n\"", "\"\\n== Parallel DSP pass ==\\n\"", ...	ARMParallelDSP1	runOnFunction	ARM	CPU	LLVM	18,902	249	1	[]
[ "<s>", "static", "void", "riscv_v_adjust_scalable_frame", "(", "rtx", "target", ",", "poly_int64", "offset", ",", "bool", "epilogue", ")", "{", "rtx", "tmp", "=", "RISCV_PROLOGUE_TEMP", "(", "Pmode", ")", ";", "rtx", "adjust_size", "=", "RISCV_PROLOGUE_TEMP2", "...	[ "Adjust", "scalable", "frame", "of", "vector", "for", "prologue", "&", "&", "epilogue", "." ]	[ "riscv", "1" ]	riscv1	riscv_v_adjust_scalable_frame	riscv	CPU	GCC	18,903	137	1	[]
[ "<s>", "static", "bool", "arc_rewrite_small_data_p", "(", "const_rtx", "x", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "CONST", ")", "x", "=", "XEXP", "(", "x", ",", "0", ")", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", ")...	[ "Return", "true", "if", "X", "is", "a", "small", "data", "address", "that", "can", "be", "rewritten", "as", "a", "gp+symref", "." ]	[ "arc", "0", "1", "0", "0" ]	arc6	arc_rewrite_small_data_p	arc	MPU	GCC	18,904	93	1	[]
[ "<s>", "void", "Tile64AsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "SmallString", "<", "128", ">", "Str", ";", "raw_svector_ostream", "OS", "(", "Str", ")", ";", "if", "(", "MI", "->", "isBundle", "(", ")", ")"...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "Tile64", "128", "0", "\"Corrupt Bundle!\"", "\"\\t{\\n\"", "0", "\"\\t\"", "\"\\n\"", "\"\\t}\\n\"" ]	Tile64AsmPrinter	EmitInstruction	Tile64	VLIW	LLVM	18,905	232	1	[]
[ "<s>", "static", "tree", "arm_handle_fndecl_attribute", "(", "tree", "", "node", ",", "tree", "name", ",", "tree", "args", "ATTRIBUTE_UNUSED", ",", "int", "flags", "ATTRIBUTE_UNUSED", ",", "bool", "", "no_add_attrs", ")", "{", "if", "(", "TREE_CODE", "(", ...	[ "Handle", "an", "attribute", "requiring", "a", "FUNCTION_DECL", ";", "arguments", "as", "in", "struct", "attribute_spec.handler", "." ]	[ "arm", "\"%qs attribute only applies to functions\"" ]	arm3	arm_handle_fndecl_attribute	arm	CPU	GCC	18,906	57	1	[]
[ "<s>", "unsigned", "PPCFastISel", "::", "fastEmitInst_ri", "(", "unsigned", "MachineInstOpcode", ",", "const", "TargetRegisterClass", "*", "RC", ",", "unsigned", "Op0", ",", "bool", "Op0IsKill", ",", "uint64_t", "Imm", ")", "{", "if", "(", "MachineInstOpcode", "...	[ "Emit", "a", "MachineInstr", "with", "a", "register", "operand", ",", "an", "immediate", ",", "and", "a", "result", "register", "in", "the", "given", "register", "class", "." ]	[ "PowerPC", "PPC", "PPC::ADDI", "PPC::GPRC_and_GPRC_NOR0RegClass", "PPC::ADDI8", "PPC::G8RC_and_G8RC_NOX0RegClass", "PPC::GPRCRegClass", "PPC::GPRC_and_GPRC_NOR0RegClass", "PPC::G8RCRegClass", "PPC::G8RC_and_G8RC_NOX0RegClass" ]	PPCFastISel (2)	fastEmitInst_ri	PowerPC	CPU	LLVM	18,907	116	1	[]
[ "<s>", "int", "h8300_eightbit_constant_address_p", "(", "rtx", "x", ")", "{", "const", "unsigned", "HOST_WIDE_INT", "n1", "=", "trunc_int_for_mode", "(", "0xff00", ",", "HImode", ")", ";", "const", "unsigned", "HOST_WIDE_INT", "n2", "=", "trunc_int_for_mode", "(",...	[ "Nonzero", "if", "X", "is", "a", "constant", "address", "suitable", "as", "an", "8-bit", "absolute", ",", "which", "is", "a", "special", "case", "of", "the", "'", "R", "'", "operand", "." ]	[ "h8300", "0xff00", "0xffff", "0x00ffff00", "0x00ffffff", "0xffffff00", "0xffffffff", "0", "0", "0", "0", "0", "0", "0", "1", "0", "0" ]	h8300	h8300_eightbit_constant_address_p	h8300	MPU	GCC	18,908	230	1	[]
[ "<s>", "const", "char", "*", "AVRMCExpr", "::", "getName", "(", ")", "const", "{", "const", "auto", "&", "Modifier", "=", "llvm", "::", "find_if", "(", "ModifierNames", ",", "[", "this", "]", "(", "ModifierEntry", "const", "&", "Mod", ")", "{", "return...	[ "Return", "a", "string", "with", "the", "name", "of", "the", "plan", "and", "the", "applicable", "VFs", "and", "UFs", "." ]	[ "AVR", "AVR" ]	AVRMCExpr1	getName	AVR	MPU	LLVM	18,909	63	1	[]
[ "<s>", "bool", "HexagonHardwareLoops", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"******* Hexagon Hardware Loops *******\\n\"", ")", ";", "if", "(", "skipFunction", "(", "MF", ".", "...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Hexagon", "Hexagon", "\"******* Hexagon Hardware Loops *******\\n\"", "Hexagon", "Hexagon" ]	HexagonHardwareLoops12	runOnMachineFunction	Hexagon	DSP	LLVM	18,910	141	1	[]
[ "<s>", "Optional", "<", "Value", "*", ">", "AArch64TTIImpl", "::", "simplifyDemandedVectorEltsIntrinsic", "(", "InstCombiner", "&", "IC", ",", "IntrinsicInst", "&", "II", ",", "APInt", "OrigDemandedElts", ",", "APInt", "&", "UndefElts", ",", "APInt", "&", "Undef...	[ "Can", "be", "used", "to", "implement", "target-specific", "instruction", "combining", "." ]	[ "AArch64", "AArch64", "Intrinsic::aarch64_neon_fcvtxn", "Intrinsic::aarch64_neon_rshrn", "Intrinsic::aarch64_neon_sqrshrn", "Intrinsic::aarch64_neon_sqrshrun", "Intrinsic::aarch64_neon_sqshrn", "Intrinsic::aarch64_neon_sqshrun", "Intrinsic::aarch64_neon_sqxtn", "Intrinsic::aarch64_neon_sqxtun", ...	AArch64TargetTransformInfo24	simplifyDemandedVectorEltsIntrinsic	AArch64	CPU	LLVM	18,911	140	1	[]
[ "<s>", "const", "TargetRegisterClass", "", "GBZ80RegisterInfo", "::", "getLargestLegalSuperClass", "(", "const", "TargetRegisterClass", "", "RC", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", ...	[ "Returns", "the", "largest", "super", "class", "of", "RC", "that", "is", "legal", "to", "use", "in", "the", "current", "sub-target", "and", "has", "the", "same", "spill", "size", "." ]	[ "GBZ80", "GB", "GB::R8_GPRRegClass", "GB::R8RegClass", "GB::R8RegClass", "GB::R16_HLRegClass", "GB::R16_BCDERegClass", "GB::R16RegClass", "GB::R16RegClass" ]	GBZ80RegisterInfo	getLargestLegalSuperClass	GBZ80	MPU	LLVM	18,912	93	1	[]
[ "<s>", "MVT", "PPCTargetLowering", "::", "getRegisterTypeForCallingConv", "(", "LLVMContext", "&", "Context", ",", "CallingConv", "::", "ID", "CC", ",", "EVT", "VT", ")", "const", "{", "if", "(", "Subtarget", ".", "hasSPE", "(", ")", "&&", "VT", "==", "MVT...	[ "Certain", "combinations", "of", "ABIs", ",", "Targets", "and", "features", "require", "that", "types", "are", "legal", "for", "some", "operations", "and", "not", "for", "other", "operations", "." ]	[ "PowerPC", "PPC", "MVT::f64", "MVT::i32", "PPC" ]	PPCISelLowering (2)7	getRegisterTypeForCallingConv	PowerPC	CPU	LLVM	18,913	49	1	[]
[ "<s>", "void", "AArch64PassConfig", "::", "addPreEmitPass", "(", ")", "{", "if", "(", "TM", "->", "getOptLevel", "(", ")", ">=", "CodeGenOpt", "::", "Aggressive", "&&", "EnableLoadStoreOpt", ")", "addPass", "(", "createAArch64LoadStoreOptimizationPass", "(", ")", ...	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64" ]	AArch64TargetMachine37	addPreEmitPass	AArch64	CPU	LLVM	18,914	132	1	[]
[ "<s>", "TargetPassConfig", "*", "Tile64TargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "Tile64PassConfig", "(", "this", ",", "PM", ")", ";", "}", "</s>" ]	[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]	[ "Tile64" ]	Tile64TargetMachine	createPassConfig	Tile64	VLIW	LLVM	18,915	21	1	[]
[ "<s>", "static", "bool", "s390_cannot_force_const_mem", "(", "rtx", "x", ")", "{", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "CONST_INT", ":", "case", "CONST_DOUBLE", ":", "return", "false", ";", "case", "LABEL_REF", ":", "return", "flag_...	[ "Determine", "if", "it", "'s", "legal", "to", "put", "X", "into", "the", "constant", "pool", ".", "This", "is", "not", "possible", "if", "X", "contains", "the", "address", "of", "a", "symbol", "that", "is", "not", "constant", "(", "TLS", ")", "or", "...	[ "s390", "0", "0", "0", "0", "1", "1" ]	s3903	s390_cannot_force_const_mem	s390	MPU	GCC	18,916	161	1	[]
[ "<s>", "static", "bool", "ia64_hard_regno_mode_ok", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "if", "(", "FR_REGNO_P", "(", "regno", ")", ")", "return", "(", "GET_MODE_CLASS", "(", "mode", ")", "!=", "MODE_CC", "&&", "mode", "...	[ "Implement", "TARGET_HARD_REGNO_MODE_OK", "." ]	[ "ia64" ]	ia64	ia64_hard_regno_mode_ok	ia64	CPU	GCC	18,917	104	1	[]
[ "<s>", "static", "bool", "pru_hard_regno_mode_ok", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "switch", "(", "GET_MODE_SIZE", "(", "mode", ")", ")", "{", "case", "1", ":", "return", "true", ";", "case", "2", ":", "return", "(...	[ "Implement", "TARGET_HARD_REGNO_MODE_OK", "." ]	[ "pru", "1", "2", "4", "2", "4", "4", "0", "8", "4", "0", "16", "4", "0", "32", "4", "0", "4", "0" ]	pru	pru_hard_regno_mode_ok	pru	CPU	GCC	18,918	110	1	[]
[ "<s>", "void", "X86IntelInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "uint64_t", "Address", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "OS", ")", "{", "printInstFlags", "(", "M...	[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]	[ "X86", "X86", "X86::DATA16_PREFIX", "X86::Mode16Bit", "\"\\tdata32\"", "X86" ]	X86IntelInstPrinter21	printInst	X86	CPU	LLVM	18,919	114	1	[]
[ "<s>", "bool", "TL45AsmBackend", "::", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "return", "false", ";", "}", "</s>" ]	[ "Check", "whether", "the", "given", "instruction", "may", "need", "relaxation", "." ]	[ "TL45", "TL45" ]	TL45AsmBackend	mayNeedRelaxation	TL45	MPU	LLVM	18,920	21	1	[]
[ "<s>", "static", "int", "thumb2_legitimate_index_p", "(", "machine_mode", "mode", ",", "rtx", "index", ",", "int", "strict_p", ")", "{", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "index", ")", ";", "if", "(", "TARGET_HARD_FLOAT", "&&", "(", "mode", ...	[ "Return", "nonzero", "if", "INDEX", "is", "a", "valid", "Thumb-2", "address", "index", "operand", "." ]	[ "arm", "1024", "256", "3", "0", "1024", "1024", "3", "0", "1016", "1024", "3", "0", "1024", "1024", "3", "0", "4", "1", "1020", "1020", "3", "0", "255", "4095", "4", "0", "0", "1", "1", "0", "0", "3", "4096", "256" ]	arm7	thumb2_legitimate_index_p	arm	CPU	GCC	18,921	432	1	[]
[ "<s>", "static", "MCSubtargetInfo", "*", "createMCSubtargetInfo", "(", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "return", "createJVMMCSubtargetInfoImpl", "(", "TT", ",", "CPU", ",", "FS", ")", ";", "}", "</s>" ...	[ "createMCSubtargetInfo", "-", "Create", "a", "MCSubtargetInfo", "implementation", "." ]	[ "JVM", "JVM" ]	JVMMCTargetDesc	createMCSubtargetInfo	JVM	Virtual ISA	LLVM	18,922	28	1	[]
[ "<s>", "static", "void", "write_fn_proto", "(", "std", "::", "stringstream", "&", "s", ",", "bool", "is_defn", ",", "const", "char", "", "name", ",", "const_tree", "decl", ",", "bool", "force_public", "=", "false", ")", "{", "const", "char", "", "repla...	[ "Write", "a", ".func", "or", ".kernel", "declaration", "or", "definition", "along", "with", "a", "helper", "comment", "for", "use", "by", "ld", ".", "S", "is", "the", "stream", "to", "write", "to", ",", "DECL", "the", "decl", "for", "the", "function", ...	[ "nvptx", "0" ]	nvptx1	write_fn_proto	nvptx	GPU	GCC	18,923	123	1	[]
[ "<s>", "void", "RISCVDAGToDAGISel", "::", "PostprocessISelDAG", "(", ")", "{", "doPeepholeLoadStoreADDI", "(", ")", ";", "}", "</s>" ]	[ "PostprocessISelDAG", "(", ")", "-", "This", "hook", "allows", "the", "target", "to", "hack", "on", "the", "graph", "right", "after", "selection", "." ]	[ "RI5CY", "RISCV" ]	RISCVISelDAGToDAG	PostprocessISelDAG	RI5CY	CPU	LLVM	18,924	12	1	[]
[ "<s>", "static", "rtx", "get_branch_target", "(", "rtx", "branch", ")", "{", "if", "(", "CALL_P", "(", "branch", ")", ")", "{", "rtx", "call", ";", "call", "=", "XVECEXP", "(", "PATTERN", "(", "branch", ")", ",", "0", ",", "0", ")", ";", "if", "(...	[ "Returns", "0", "if", "we", "do", "n't", "want", "a", "hint", "for", "this", "branch", ".", "Otherwise", "return", "the", "rtx", "for", "the", "branch", "target", "." ]	[ "microblaze", "0", "0", "0", "0" ]	microblaze1	get_branch_target	microblaze	MPU	GCC	18,925	80	1	[]
[ "<s>", "void", "BPFPassConfig", "::", "addIRPasses", "(", ")", "{", "addPass", "(", "createBPFCheckAndAdjustIR", "(", ")", ")", ";", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";", "}", "</s>" ]	[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]	[ "BPF", "BPF", "BPF" ]	BPFTargetMachine	addIRPasses	BPF	Virtual ISA	LLVM	18,926	21	1	[]
[ "<s>", "bool", "s390_check_symref_alignment", "(", "rtx", "addr", ",", "HOST_WIDE_INT", "alignment", ")", "{", "HOST_WIDE_INT", "addend", ";", "rtx", "symref", ";", "if", "(", "alignment", "<", "2", "\|\|", "alignment", ">", "8", ")", "return", "false", ";", ...	[ "Return", "true", "if", "ADDR", "is", "SYMBOL_REF", "+", "addend", "with", "addend", "being", "a", "multiple", "of", "ALIGNMENT", "and", "the", "SYMBOL_REF", "being", "naturally", "aligned", "." ]	[ "s390", "2", "8", "1", "0", "1", "0", "8", "4", "2" ]	s390	s390_check_symref_alignment	s390	MPU	GCC	18,927	189	1	[]
[ "<s>", "const", "MCSection", "", "PIC16TargetObjectFile", "::", "getExplicitSectionGlobal", "(", "const", "GlobalValue", "", "GV", ",", "SectionKind", "Kind", ",", "Mangler", "*", "Mang", ",", "const", "TargetMachine", "&", "TM", ")", "const", "{", "assert", ...	[ "Targets", "should", "implement", "this", "method", "to", "assign", "a", "section", "to", "globals", "with", "an", "explicit", "section", "specfied", "." ]	[ "PIC16", "PIC16", "\"Address=\"", "0", "0", "\"NEAR\"", "0", "PIC16" ]	PIC16TargetObjectFile	getExplicitSectionGlobal	PIC16	MPU	LLVM	18,928	158	1	[]
[ "<s>", "void", "CAHPMCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "cons...	[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]	[ "CAHP", "CAHP", "CAHP::PseudoHLT", "2", "\"Unhandled encodeInstruction length!\"", "2", "support::endian", "support::little", "3", "support::endian", "0xffff", "support::little", "16", "0xff" ]	CAHPMCCodeEmitter	encodeInstruction	CAHP	CPU	LLVM	18,929	190	1	[]
[ "<s>", "void", "timode_scalar_chain", "::", "convert_op", "(", "rtx", "", "op", ",", "rtx_insn", "", "insn", ")", "{", "if", "(", "GET_MODE", "(", "", "op", ")", "==", "V1TImode", ")", "return", ";", "", "op", "=", "copy_rtx_if_shared", "(", "*", ...	[ "Convert", "operand", "OP", "in", "INSN", ".", "We", "should", "handle", "memory", "operands", "and", "uninitialized", "registers", ".", "All", "other", "register", "uses", "are", "converted", "during", "registers", "conversion", "." ]	[ "i386", "0", "\" Preloading operand for insn %d into r%d\\n\"", "1", "0", "1" ]	i386-features1	convert_op	i386	CPU	GCC	18,930	282	1	[]
[ "<s>", "const", "ARMSubtarget", "*", "ARMBaseTargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "Attribute", "CPUAttr", "=", "F", ".", "getFnAttribute", "(", "\"target-cpu\"", ")", ";", "Attribute", "FSAttr", "=", ...	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "ARM", "ARM", "ARM", "\"target-cpu\"", "\"target-features\"", "\"use-soft-float\"", "\"true\"", "\"+soft-float\"", "\",+soft-float\"", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM" ]	ARMTargetMachine108	getSubtargetImpl	ARM	CPU	LLVM	18,931	271	1	[]
[ "<s>", "static", "int", "aarch64_unspec_may_trap_p", "(", "const_rtx", "x", ",", "unsigned", "flags", ")", "{", "switch", "(", "XINT", "(", "x", ",", "1", ")", ")", "{", "case", "UNSPEC_GOTSMALLPIC", ":", "case", "UNSPEC_GOTSMALLPIC28K", ":", "case", "UNSPEC...	[ "Implement", "TARGET_UNSPEC_MAY_TRAP_P", "." ]	[ "aarch64", "1", "0" ]	aarch64	aarch64_unspec_may_trap_p	aarch64	CPU	GCC	18,932	47	1	[]
[ "<s>", "bool", "PPCTargetLowering", "::", "shouldConvertConstantLoadToIntImm", "(", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ")", "const", "{", "assert", "(", "Ty", "->", "isIntegerTy", "(", ")", ")", ";", "unsigned", "BitSize", "=", "Ty", "->...	[ "Returns", "true", "if", "it", "is", "beneficial", "to", "convert", "a", "load", "of", "a", "constant", "to", "just", "the", "constant", "itself", "." ]	[ "PowerPC", "PPC", "0", "64" ]	PPCISelLowering (2)7	shouldConvertConstantLoadToIntImm	PowerPC	CPU	LLVM	18,933	47	1	[]
[ "<s>", "bool", "AArch64TargetLowering", "::", "isFPImmLegal", "(", "const", "APFloat", "&", "Imm", ",", "EVT", "VT", ")", "const", "{", "if", "(", "Imm", ".", "isPosZero", "(", ")", "&&", "(", "VT", "==", "MVT", "::", "f64", "\|\|", "VT", "==", "MVT", ...	[ "Returns", "true", "if", "the", "target", "can", "instruction", "select", "the", "specified", "FP", "immediate", "natively", "." ]	[ "AArch64", "AArch64", "MVT::f64", "MVT::f32", "MVT::f16", "MVT::f64", "AArch64_AM::getFP64Imm", "1", "MVT::f32", "AArch64_AM::getFP32Imm", "1" ]	AArch64ISelLowering102	isFPImmLegal	AArch64	CPU	LLVM	18,934	89	1	[]
[ "<s>", "bool", "SIWholeQuadMode", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "Instructions", ".", "clear", "(", ")", ";", "Blocks", ".", "clear", "(", ")", ";", "LiveMaskQueries", ".", "clear", "(", ")", ";", "LowerToCopyInstr...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AMDGPU", "SI", "0", "AMDGPU::EXEC_LO", "AMDGPU::EXEC", "AMDGPU::COPY", "AMDGPU::S_WQM_B32", "AMDGPU::S_WQM_B64", "AMDGPU::SCC" ]	SIWholeQuadMode33	runOnMachineFunction	AMDGPU	GPU	LLVM	18,935	404	1	[]
[ "<s>", "bool", "arc_legitimate_pic_addr_p", "(", "rtx", "addr", ")", "{", "if", "(", "GET_CODE", "(", "addr", ")", "==", "LABEL_REF", ")", "return", "true", ";", "if", "(", "GET_CODE", "(", "addr", ")", "!=", "CONST", ")", "return", "false", ";", "addr...	[ "Return", "true", "if", "ADDR", "is", "a", "valid", "pic", "address", ".", "A", "valid", "pic", "address", "on", "arc", "should", "look", "like", "const", "(", "unspec", "(", "SYMBOL_REF/LABEL", ")", "(", "ARC_UNSPEC_GOTOFF/ARC_UNSPEC_GOT", ")", ")" ]	[ "arc", "0", "1", "0", "0", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0" ]	arc6	arc_legitimate_pic_addr_p	arc	MPU	GCC	18,936	185	1	[]
[ "<s>", "virtual", "bool", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ")", "const", "LLVM_OVERRIDE", "{", "return", "false", ";", "}", "</s>" ]	[ "Check", "whether", "the", "given", "instruction", "may", "need", "relaxation", "." ]	[ "SystemZ" ]	SystemZMCAsmBackend29	mayNeedRelaxation	SystemZ	CPU	LLVM	18,937	16	1	[]
[ "<s>", "InstructionCost", "RISCVTTIImpl", "::", "getArithmeticReductionCost", "(", "unsigned", "Opcode", ",", "VectorType", "*", "VTy", ",", "Optional", "<", "FastMathFlags", ">", "FMF", ",", "TTI", "::", "TargetCostKind", "CostKind", ")", "{", "if", "(", "!", ...	[ "Calculate", "the", "cost", "of", "vector", "reduction", "intrinsics", "." ]	[ "RISCV", "RISCV", "1", "\"Invalid opcode\"", "ISD::ADD", "ISD::OR", "ISD::XOR", "ISD::AND", "ISD::FADD", "2", "1", "1" ]	RISCVTargetTransformInfo10	getArithmeticReductionCost	RISCV	CPU	LLVM	18,938	268	1	[]
[ "<s>", "bool", "PatmosAsmParser", "::", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "bool", "HasGuard", "...	[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]	[ "Patmos", "Patmos", "\"{\"", "\"(\"", "\"Couldn't find Mnemonic\"", "0", "Patmos", "1", "Patmos", "Patmos", "Patmos::P0", "Patmos", "0", "\"found bundle end marker without a matching \"", "\"start marker\"", "0", "\"comma before first operand\"", "0", "\"missing separator between...	PatmosAsmParser	ParseInstruction	Patmos	VLIW	LLVM	18,939	461	1	[]
[ "<s>", "int", "pa_attr_length_indirect_call", "(", "rtx_insn", "*", "insn", ")", "{", "unsigned", "long", "distance", "=", "-", "1", ";", "unsigned", "long", "total", "=", "IN_NAMED_SECTION_P", "(", "cfun", "->", "decl", ")", "?", "0", ":", "total_code_bytes...	[ "Return", "the", "attribute", "length", "of", "the", "indirect", "call", "instruction", "INSN", ".", "The", "length", "must", "match", "the", "code", "generated", "by", "output_indirect", "call", ".", "The", "returned", "length", "includes", "the", "delay", "s...	[ "pa", "1", "0", "1", "12", "8", "16", "20", "7600000", "8", "12", "20", "36", "20" ]	pa6	pa_attr_length_indirect_call	pa	CPU	GCC	18,940	149	1	[]
[ "<s>", "enum", "avms_arg_type", "alpha_arg_type", "(", "machine_mode", "mode", ")", "{", "switch", "(", "mode", ")", "{", "case", "SFmode", ":", "return", "TARGET_FLOAT_VAX", "?", "FF", ":", "FS", ";", "case", "DFmode", ":", "return", "TARGET_FLOAT_VAX", "?"...	[ "Return", "the", "VMS", "argument", "type", "corresponding", "to", "MODE", "." ]	[ "alpha" ]	alpha4	alpha_arg_type	alpha	MPU	GCC	18,941	40	1	[]
[ "<s>", "static", "void", "frv_function_epilogue", "(", "FILE", "", ")", "{", "frv_stack_cache", "=", "(", "frv_stack_t", "", ")", "0", ";", "memset", "(", "&", "frv_ifcvt", ".", "tmp_reg", ",", "0", ",", "sizeof", "(", "frv_ifcvt", ".", "tmp_reg", ")",...	[ "Under", "frv", ",", "all", "of", "the", "work", "is", "done", "via", "frv_expand_epilogue", ",", "but", "this", "function", "provides", "a", "convenient", "place", "to", "do", "cleanup", "." ]	[ "frv", "0", "0" ]	frv	frv_function_epilogue	frv	VLIW	GCC	18,942	41	1	[]
[ "<s>", "int", "m32c_cannot_change_mode_class", "(", "machine_mode", "from", ",", "machine_mode", "to", ",", "int", "rclass", ")", "{", "int", "rn", ";", "fprintf", "(", "stderr", ",", "\"cannot change from %s to %s in %s\\n\"", ",", "mode_name", "[", "from", "]", ...	[ "Implements", "CANNOT_CHANGE_MODE_CLASS", ".", "Only", "r0", "and", "r1", "can", "change", "to", "QI", "(", "r0l", ",", "r1l", ")", "because", "the", "chip", "does", "n't", "support", "QI", "ops", "on", "other", "registers", "(", "well", ",", "it", "does...	[ "m32c", "\"cannot change from %s to %s in %s\\n\"", "0", "0", "1", "1", "0", "0x1ffa", "0", "0x0005", "1", "0", "2", "0", "1" ]	m32c3	m32c_cannot_change_mode_class	m32c	MPU	GCC	18,943	137	1	[]
[ "<s>", "TargetLowering", "::", "ConstraintWeight", "ARM64TargetLowering", "::", "getSingleConstraintMatchWeight", "(", "AsmOperandInfo", "&", "info", ",", "const", "char", "*", "constraint", ")", "const", "{", "ConstraintWeight", "weight", "=", "CW_Invalid", ";", "Val...	[ "Examine", "constraint", "string", "and", "operand", "type", "and", "determine", "a", "weight", "value", "." ]	[ "ARM64", "ARM64" ]	ARM64ISelLowering	getSingleConstraintMatchWeight	ARM64	CPU	LLVM	18,944	110	1	[]
[ "<s>", "static", "const", "char", "*", "ia64_invalid_unary_op", "(", "int", "op", ",", "const_tree", "type", ")", "{", "if", "(", "TYPE_MODE", "(", "type", ")", "==", "RFmode", "&&", "op", "!=", "CONVERT_EXPR", "&&", "op", "!=", "ADDR_EXPR", ")", "return...	[ "Return", "the", "diagnostic", "message", "string", "if", "the", "unary", "operation", "OP", "is", "not", "permitted", "on", "TYPE", ",", "NULL", "otherwise", "." ]	[ "ia64", "\"invalid operation on %<__fpreg%>\"" ]	ia64	ia64_invalid_unary_op	ia64	CPU	GCC	18,945	40	1	[]
[ "<s>", "void", "X86LinuxTargetObjectFile", "::", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "TargetLoweringObjectFileELF", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";", "InitializeELF", "(", "TM", "."...	[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]	[ "X86", "X86" ]	X86TargetObjectFile	Initialize	X86	CPU	LLVM	18,946	34	1	[]
[ "<s>", "void", "F2003fAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "", "MI", ")", "{", "F2003fMCInstLower", "MCInstLowering", "(", "OutContext", ",", "", "this", ")", ";", "MachineBasicBlock", "::", "const_instr_iterator", "I", "=", "MI", ...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "F2003f", "F2003f", "F2003f" ]	F2003fAsmPrinter	EmitInstruction	F2003f	CPU	LLVM	18,947	88	1	[]
[ "<s>", "SDValue", "PIC16TargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "DebugLoc", ...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "PIC16", "PIC16", "ISD::InputArg", "MVT::i8", "MVT::i8", "MVT::Other", "1", "MVT::i8", "0", "MVT::i8", "PIC16ISD::PIC16LdArg" ]	PIC16ISelLowering	LowerFormalArguments	PIC16	MPU	LLVM	18,948	224	1	[]
[ "<s>", "const", "TargetRegisterClass", "", "X86RegisterInfo", "::", "getLargestLegalSuperClass", "(", "const", "TargetRegisterClass", "", "RC", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "RC", "==", "&", "X86", "::", "GR8_NOREXRe...	[ "Returns", "the", "largest", "super", "class", "of", "RC", "that", "is", "legal", "to", "use", "in", "the", "current", "sub-target", "and", "has", "the", "same", "spill", "size", "." ]	[ "X86", "X86", "X86::GR8_NOREXRegClass", "X86", "X86", "X86::FR32RegClassID", "X86::FR64RegClassID", "X86::VR128RegClassID", "X86::VR256RegClassID", "X86::VR128XRegClassID", "X86::VR256XRegClassID", "X86::FR32XRegClassID", "X86::FR64XRegClassID", "X86::GR8RegClassID", "X86::GR16RegClassID...	X86RegisterInfo100	getLargestLegalSuperClass	X86	CPU	LLVM	18,949	290	1	[]
[ "<s>", "bool", "ComplexPatternFuncMutatesDAG", "(", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]	[ "Return", "true", "if", "complex", "patterns", "for", "this", "target", "can", "mutate", "the", "DAG", "." ]	[ "ARM" ]	ARMISelDAGToDAG10	ComplexPatternFuncMutatesDAG	ARM	CPU	LLVM	18,950	11	1	[]
[ "<s>", "SDValue", "LC3TargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InGlue", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "In...	[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]	[ "LC3", "LC3", "ISD::InputArg", "\"Unsupported\"", "16", "LC3", "1", "2", "0" ]	LC3ISelLowering	LowerCallResult	LC3	CPU	LLVM	18,951	158	1	[]
[ "<s>", "SDValue", "SITargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "AMDGPUTargetLowering", "::"...	[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]	[ "AMDGPU", "SI", "AMDGPU", "ISD::FADD", "ISD::FSUB", "ISD::SETCC", "ISD::FMAXNUM", "ISD::FMINNUM", "ISD::SMAX", "ISD::SMIN", "ISD::UMAX", "ISD::UMIN", "AMDGPUISD::FMIN_LEGACY", "AMDGPUISD::FMAX_LEGACY", "0", "MVT::f64", "ISD::LOAD", "ISD::STORE", "ISD::ATOMIC_LOAD", "ISD::ATOMIC...	SIISelLowering113	PerformDAGCombine	AMDGPU	GPU	LLVM	18,952	464	1	[]
[ "<s>", "unsigned", "PPCRegisterInfo", "::", "getRegPressureLimit", "(", "const", "TargetRegisterClass", "", "RC", ",", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "ge...	[ "Return", "the", "register", "pressure", "``", "high", "water", "mark", "''", "for", "the", "specific", "register", "class", "." ]	[ "PowerPC", "PPC", "1", "0", "PPC::G8RC_NOX0RegClassID", "PPC::GPRC_NOR0RegClassID", "PPC::G8RCRegClassID", "PPC::GPRCRegClassID", "1", "0", "32", "PPC::F8RCRegClassID", "PPC::F4RCRegClassID", "PPC::VRRCRegClassID", "32", "PPC::CRRCRegClassID", "8" ]	PPCRegisterInfo (2)	getRegPressureLimit	PowerPC	CPU	LLVM	18,953	126	1	[]
[ "<s>", "static", "short", "find_set_regmode_weight", "(", "rtx", "x", ",", "machine_mode", "mode", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "CLOBBER", "&&", "register_operand", "(", "SET_DEST", "(", "x", ")", ",", "mode", ")", ")", "return",...	[ "Get", "weight", "for", "mode", "for", "a", "set", "x", "." ]	[ "sh", "1", "1", "0", "1", "0" ]	sh	find_set_regmode_weight	sh	CPU	GCC	18,954	96	1	[]
[ "<s>", "static", "int", "spu_sms_res_mii", "(", "struct", "ddg", "*", "g", ")", "{", "int", "i", ";", "unsigned", "t", "[", "4", "]", "=", "{", "0", ",", "0", ",", "0", ",", "0", "}", ";", "for", "(", "i", "=", "0", ";", "i", "<", "g", "-...	[ "Count", "the", "total", "number", "of", "instructions", "in", "each", "pipe", "and", "return", "the", "maximum", ",", "which", "is", "used", "as", "the", "Minimum", "Iteration", "Interval", "(", "MII", ")", "in", "the", "modulo", "scheduler", ".", "get_pi...	[ "spu", "4", "0", "0", "0", "0", "0", "2", "0", "4", "\"i%d %s %d %d\\n\"", "\"%d %d %d %d\\n\"", "0", "1", "2", "3", "0", "2", "3", "1", "2", "2", "3" ]	spu	spu_sms_res_mii	spu	MPU	GCC	18,955	197	1	[]
[ "<s>", "rtx", "frv_index_memory", "(", "rtx", "memref", ",", "machine_mode", "mode", ",", "int", "index", ")", "{", "rtx", "base", "=", "XEXP", "(", "memref", ",", "0", ")", ";", "if", "(", "GET_CODE", "(", "base", ")", "==", "PRE_MODIFY", ")", "base...	[ "Given", "a", "memory", "reference", "MEMREF", ",", "interpret", "the", "referenced", "memory", "as", "an", "array", "of", "MODE", "values", ",", "and", "return", "a", "reference", "to", "the", "element", "specified", "by", "INDEX", ".", "Assume", "that", ...	[ "frv", "0", "0" ]	frv	frv_index_memory	frv	VLIW	GCC	18,956	64	1	[]
[ "<s>", "void", "arm_output_fn_unwind", "(", "FILE", "*", "f", ",", "bool", "prologue", ")", "{", "if", "(", "arm_except_unwind_info", "(", "&", "global_options", ")", "!=", "UI_TARGET", ")", "return", ";", "if", "(", "prologue", ")", "fputs", "(", "\"\\t.f...	[ "Output", "unwind", "directives", "for", "the", "start/end", "of", "a", "function", "." ]	[ "arm", "\"\\t.fnstart\\n\"", "\"\\t.cantunwind\\n\"", "\"\\t.fnend\\n\"" ]	arm	arm_output_fn_unwind	arm	CPU	GCC	18,957	74	1	[]
[ "<s>", "MachineInstrBuilder", "R600InstrInfo", "::", "buildIndirectWrite", "(", "MachineBasicBlock", "*", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "ValueReg", ",", "unsigned", "Address", ",", "unsigned", "OffsetReg", ")", "const", "{"...	[ "Build", "instruction", "(", "s", ")", "for", "an", "indirect", "register", "write", "." ]	[ "R600", "R600Operands::WRITE", "0", "R600Operands::DST_REL", "1" ]	R600InstrInfo65	buildIndirectWrite	R600	GPU	LLVM	18,958	119	1	[]
[ "<s>", "void", "X86TargetLowering", "::", "insertSSPDeclarations", "(", "Module", "&", "M", ")", "const", "{", "if", "(", "Subtarget", ".", "getTargetTriple", "(", ")", ".", "isWindowsMSVCEnvironment", "(", ")", "\|\|", "Subtarget", ".", "getTargetTriple", "(", ...	[ "Inserts", "necessary", "declarations", "for", "SSP", "(", "stack", "protection", ")", "purpose", "." ]	[ "X86", "X86", "\"__security_cookie\"", "\"__security_check_cookie\"", "X86", "0", "\"tls\"" ]	X86ISelLowering (2)5	insertSSPDeclarations	X86	CPU	LLVM	18,959	171	1	[]
[ "<s>", "TargetLowering", "::", "ConstraintType", "XNCMTargetLowering", "::", "getConstraintType", "(", "const", "std", "::", "string", "&", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", "(", ...	[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]	[ "XNCM", "XNCM", "1", "0" ]	XNCMISelLowering	getConstraintType	XNCM	CPU	LLVM	18,960	56	1	[]
[ "<s>", "bool", "canAddEdge", "(", "const", "SUnit", "", "Succ", ",", "const", "SUnit", "", "Pred", ")", "const", "{", "if", "(", "Pred", "->", "NodeNum", "<", "Succ", "->", "NodeNum", ")", "return", "true", ";", "SmallVector", "<", "const", "SUnit", ...	[ "True", "if", "an", "edge", "can", "be", "added", "from", "PredSU", "to", "SuccSU", "without", "creating", "a", "cycle", "." ]	[ "AMDGPU", "64", "0", "SI", "SI", "32", "SI", "SI", "SI", "SI" ]	AMDGPUSubtarget106	canAddEdge	AMDGPU	GPU	LLVM	18,961	235	1	[]
[ "<s>", "MVT", "::", "SimpleValueType", "MipsTargetLowering", "::", "getSetCCResultType", "(", "EVT", "VT", ")", "const", "{", "return", "MVT", "::", "i32", ";", "}", "</s>" ]	[ "Return", "the", "value", "type", "to", "use", "for", "ISD", ":", ":SETCC", "." ]	[ "Mips", "MVT::SimpleValueType", "Mips", "MVT::i32" ]	MipsISelLowering115	getSetCCResultType	Mips	CPU	LLVM	18,962	18	1	[]
[ "<s>", "parallel", "::", "parallel", "(", "parallel", "*", "parent_", ",", "unsigned", "mask_", ")", ":", "parent", "(", "parent_", ")", ",", "next", "(", "0", ")", ",", "inner", "(", "0", ")", ",", "mask", "(", "mask_", ")", ",", "inner_mask", "("...	[ "Constructor", "links", "the", "new", "parallel", "into", "it", "'s", "parent", "'s", "chain", "of", "children", "." ]	[ "nvptx", "0", "0", "0", "0", "0", "0" ]	nvptx	parallel	nvptx	GPU	GCC	18,963	74	1	[]
[ "<s>", "void", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "MCInst", "&", "Res", ")", "const", "override", "{", "}", "</s>" ]	[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]	[ "Cpu0" ]	Cpu0AsmBackend	relaxInstruction	Cpu0	CPU	LLVM	18,964	21	1	[]
[ "<s>", "static", "void", "rs6000_assemble_visibility", "(", "tree", "decl", ",", "int", "vis", ")", "{", "if", "(", "TARGET_XCOFF", ")", "return", ";", "if", "(", "DEFAULT_ABI", "==", "ABI_AIX", "&&", "DOT_SYMBOLS", "&&", "TREE_CODE", "(", "decl", ")", "==...	[ "Emit", "an", "assembler", "directive", "to", "set", "symbol", "visibility", "for", "DECL", "to", "VISIBILITY_TYPE", "." ]	[ "powerpcspe", "\"protected\"", "\"hidden\"", "\"internal\"", "\"\\t.%s\\t%s\\n\"", "\"\\t.%s\\t.%s\\n\"" ]	powerpcspe	rs6000_assemble_visibility	powerpcspe	CPU	GCC	18,965	119	1	[]
[ "<s>", "SDValue", "XCoreTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "unsigned", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "DebugLoc", "dl", ",", "Selectio...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "XCore", "XCore", "ISD::OutputArg", "16", "XCore", "0", "0", "\"Can only return in registers!\"", "1", "XCoreISD::RETSP", "MVT::Other", "0", "MVT::i32", "XCoreISD::RETSP", "MVT::Other", "0", "MVT::i32" ]	XCoreISelLowering59	LowerReturn	XCore	MPU	LLVM	18,966	287	1	[]
[ "<s>", "void", "assignValueToAddress", "(", "unsigned", "ValVReg", ",", "unsigned", "Addr", ",", "uint64_t", "Size", ",", "MachinePointerInfo", "&", "MPO", ",", "CCValAssign", "&", "VA", ")", "override", "{", "auto", "MMO", "=", "MIRBuilder", ".", "getMF", "...	[ "An", "overload", "which", "takes", "an", "ArgInfo", "if", "additional", "information", "about", "the", "arg", "is", "needed", "." ]	[ "AArch64", "0" ]	AArch64CallLowering (2)	assignValueToAddress	AArch64	CPU	LLVM	18,967	57	1	[]
[ "<s>", "static", "void", "rs6000_xcoff_output_toc_section_asm_op", "(", "const", "void", "*", "data", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "TARGET_MINIMAL_TOC", ")", "{", "if", "(", "!", "toc_initialized", ")", "{", "fputs", "(", "\"\\t.toc\\nLCTOC..1:\\n\"", ...	[ "A", "get_unnamed_section", "callback", ",", "used", "for", "switching", "to", "toc_section", "." ]	[ "powerpcspe", "\"\\t.toc\\nLCTOC..1:\\n\"", "\"\\t.tc toc_table[TC],toc_table[RW]\\n\"", "1", "\"\\t.csect toc_table[RW]%s\\n\"", "\"\"", "\",3\"", "\"\\t.toc\\n\"" ]	powerpcspe	rs6000_xcoff_output_toc_section_asm_op	powerpcspe	CPU	GCC	18,968	66	1	[]
[ "<s>", "bool", "PatmosAsmBackend", "::", "writeNopData", "(", "raw_ostream", "&", "OS", ",", "uint64_t", "Count", ")", "const", "{", "if", "(", "(", "Count", "%", "4", ")", "!=", "0", ")", "return", "false", ";", "for", "(", "uint64_t", "i", "=", "0"...	[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]	[ "Patmos", "Patmos", "4", "0", "0", "4", "support::endian", "0x00400000" ]	PatmosAsmBackend1	writeNopData	Patmos	VLIW	LLVM	18,969	62	1	[]
[ "<s>", "const", "ARM64InstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]	[ "TargetInstrInfo", "getter", "." ]	[ "ARM64", "ARM64" ]	ARM64TargetMachine	getInstrInfo	ARM64	CPU	LLVM	18,970	14	1	[]
[ "<s>", "static", "bool", "rs6000_member_type_forces_blk", "(", "const_tree", "field", ",", "machine_mode", "mode", ")", "{", "return", "(", "(", "TARGET_SPE", "&&", "TREE_CODE", "(", "TREE_TYPE", "(", "field", ")", ")", "==", "VECTOR_TYPE", ")", "\|\|", "(", "...	[ "Return", "true", "if", "a", "structure", ",", "union", "or", "array", "containing", "FIELD", "should", "be", "accessed", "using", "`", "BLKMODE", "'", ".", "For", "the", "SPE", ",", "simd", "types", "are", "V2SI", ",", "and", "gcc", "can", "be", "temp...	[ "rs6000" ]	rs60004	rs6000_member_type_forces_blk	rs6000	CPU	GCC	18,971	37	1	[]
[ "<s>", "bool", "AArch64AddressTypePromotion", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "!", "EnableAddressTypePromotion", "\|\|", "F", ".", "isDeclaration", "(", ")", ")", "return", "false", ";", "Func", "=", "&", "F", ";", "Con...	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "AArch64", "AArch64", "\"*** \"", "\": \"" ]	AArch64AddressTypePromotion	runOnFunction	AArch64	CPU	LLVM	18,972	80	1	[]
[ "<s>", "bool", "requiresRegisterScavenging", "(", "const", "MachineFunction", "&", "MF", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]	[ "Returns", "true", "if", "the", "target", "requires", "(", "and", "can", "make", "use", "of", ")", "the", "register", "scavenger", "." ]	[ "P2" ]	P2RegisterInfo	requiresRegisterScavenging	P2	MPU	LLVM	18,973	15	1	[]
[ "<s>", "bool", "riscv_split_64bit_move_p", "(", "rtx", "dest", ",", "rtx", "src", ")", "{", "if", "(", "TARGET_64BIT", ")", "return", "false", ";", "if", "(", "TARGET_DOUBLE_FLOAT", "&&", "(", "(", "FP_REG_RTX_P", "(", "src", ")", "&&", "FP_REG_RTX_P", "("...	[ "Return", "true", "if", "a", "64-bit", "move", "from", "SRC", "to", "DEST", "should", "be", "split", "into", "two", "." ]	[ "riscv" ]	riscv	riscv_split_64bit_move_p	riscv	CPU	GCC	18,974	83	1	[]
[ "<s>", "void", "SIMachineFunctionInfo", "::", "removeDeadFrameIndices", "(", "MachineFrameInfo", "&", "MFI", ")", "{", "for", "(", "auto", "&", "R", ":", "SGPRToVGPRSpills", ")", "{", "if", "(", "R", ".", "first", "!=", "FramePointerSaveIndex", "&&", "R", "....	[ "If", "ResetSGPRSpillStackIDs", "is", "true", ",", "reset", "the", "stack", "ID", "from", "sgpr-spill", "to", "the", "default", "stack", "." ]	[ "AMDGPU", "SI" ]	SIMachineFunctionInfo2	removeDeadFrameIndices	AMDGPU	GPU	LLVM	18,975	118	1	[]
[ "<s>", "static", "void", "mt_setup_incoming_varargs", "(", "CUMULATIVE_ARGS", "", "cum", ",", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "tree", "type", "ATTRIBUTE_UNUSED", ",", "int", "", "pretend_size", ",", "int", "no_rtl", ")", "{", "int", "r...	[ "Do", "what", "is", "necessary", "for", "`", "va_start", "'", ".", "We", "look", "at", "the", "current", "function", "to", "determine", "if", "stdarg", "or", "varargs", "is", "used", "and", "return", "the", "address", "of", "the", "first", "unnamed", "pa...	[ "mt", "0", "0" ]	mt	mt_setup_incoming_varargs	mt	CPU	GCC	18,976	121	1	[]
[ "<s>", "void", "aarch64_expand_compare_and_swap", "(", "rtx", "operands", "[", "]", ")", "{", "rtx", "bval", ",", "rval", ",", "mem", ",", "oldval", ",", "newval", ",", "is_weak", ",", "mod_s", ",", "mod_f", ",", "x", ",", "cc_reg", ";", "machine_mode", ...	[ "Expand", "a", "compare", "and", "swap", "pattern", "." ]	[ "aarch64", "0", "1", "2", "3", "4", "5", "6", "7", "0", "2", "1" ]	aarch64	aarch64_expand_compare_and_swap	aarch64	CPU	GCC	18,977	423	1	[]
[ "<s>", "bool", "SILowerSGPRSpills", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "TII", "=", "ST", ".", "getInstrInfo",...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AMDGPU", "SI", "SI", "SI", "AMDGPU::OpName", "\"failed to spill SGPR to VGPR when allocated\"", "0", "0", "0" ]	SILowerSGPRSpills6	runOnMachineFunction	AMDGPU	GPU	LLVM	18,978	446	1	[]
[ "<s>", "MachineBasicBlock", "::", "iterator", "AAPFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "assert", "(", "!", ...	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "AAP", "AAP", "\"Frame pointer unsupported!\"" ]	AAPFrameLowering	eliminateCallFramePseudoInstr	AAP	MPU	LLVM	18,979	42	1	[]
[ "<s>", "static", "void", "mips_legitimize_const_move", "(", "machine_mode", "mode", ",", "rtx", "dest", ",", "rtx", "src", ")", "{", "rtx", "base", ",", "offset", ";", "if", "(", "splittable_const_int_operand", "(", "src", ",", "mode", ")", ")", "{", "mips...	[ "Subroutine", "of", "mips_legitimize_move", ".", "Move", "constant", "SRC", "into", "register", "DEST", "given", "that", "SRC", "satisfies", "immediate_operand", "but", "does", "n't", "satisfy", "move_operand", "." ]	[ "mips", "0", "0" ]	mips	mips_legitimize_const_move	mips	CPU	GCC	18,980	199	1	[]
[ "<s>", "SDValue", "BlackfinTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "Smal...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "Blackfin", "ISD::OutputArg", "16", "0", "0", "\"Can only return in registers!\"", "\"Unknown loc info!\"", "ISD::SIGN_EXTEND", "ISD::ZERO_EXTEND", "ISD::ANY_EXTEND", "1", "BFISD::RET_FLAG", "MVT::Other", "BFISD::RET_FLAG", "MVT::Other" ]	BlackfinISelLowering	LowerReturn	Blackfin	DSP	LLVM	18,981	390	1	[]
[ "<s>", "void", "print", "(", ")", "{", "if", "(", "numSymbols", "==", "0", ")", "{", "for", "(", "unsigned", "i", "=", "0", ";", "i", "<", "size", ";", "i", "++", ")", "{", "if", "(", "i", ")", "O", "<<", "\", \"", ";", "O", "<<", "(", "u...	[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]	[ "NVPTX", "0", "0", "\", \"", "0", "0", "4", "8", "0", "\", \"", "nvptx::LowerConstant", "\"symbol type unknown\"", "1", "4" ]	NVPTXAsmPrinter3	print	NVPTX	GPU	LLVM	18,982	264	1	[]
[ "<s>", "bool", "ARMInstrInfo", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ")", "const", "{", "MachineFun...	[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...	[ "ARM", "ARM", "ARM", "ARM", "ARM::tPUSH", "0", "1" ]	ARMInstrInfo14	spillCalleeSavedRegisters	ARM	CPU	LLVM	18,983	170	1	[]
[ "<s>", "bool", "AArch64AsmBackend", "::", "writeNopData", "(", "uint64_t", "Count", ",", "MCObjectWriter", "*", "OW", ")", "const", "{", "if", "(", "(", "Count", "&", "3", ")", "!=", "0", ")", "{", "for", "(", "uint64_t", "i", "=", "0", ",", "e", "...	[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]	[ "AArch64", "AArch64", "3", "0", "0", "3", "0", "4", "0", "0xd503201f" ]	AArch64AsmBackend	writeNopData	AArch64	CPU	LLVM	18,984	84	1	[]
[ "<s>", "void", "ix86_emit_swdivsf", "(", "rtx", "res", ",", "rtx", "a", ",", "rtx", "b", ",", "machine_mode", "mode", ")", "{", "rtx", "x0", ",", "x1", ",", "e0", ",", "e1", ";", "x0", "=", "gen_reg_rtx", "(", "mode", ")", ";", "e0", "=", "gen_re...	[ "Output", "code", "to", "perform", "a", "Newton-Rhapson", "approximation", "of", "a", "single", "precision", "floating", "point", "divide", "[", "http", ":", "//en.wikipedia.org/wiki/N-th_root_algorithm", "]", "." ]	[ "i386", "1", "1" ]	i3864	ix86_emit_swdivsf	i386	CPU	GCC	18,985	217	1	[]
[ "<s>", "void", "SIScheduleBlockScheduler", "::", "addLiveRegs", "(", "std", "::", "set", "<", "unsigned", ">", "&", "Regs", ")", "{", "for", "(", "Register", "Reg", ":", "Regs", ")", "{", "if", "(", "!", "Reg", ".", "isVirtual", "(", ")", ")", "conti...	[ "Force", "liveness", "of", "virtual", "registers", "or", "physical", "register", "units", "." ]	[ "AMDGPU", "SI" ]	SIMachineScheduler (2)	addLiveRegs	AMDGPU	GPU	LLVM	18,986	46	1	[]
[ "<s>", "void", "VEFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "assert", "(", "&", "MF", ".", "front", "(", ")", "==", "&", "MBB", "&&", "\"Shrink-wrapping not yet supported\"...	[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]	[ "VE", "VE", "\"Shrink-wrapping not yet supported\"", "VE", "VE", "VE", "VE", "VE", "VE", "\"Function \\\"\"", "\"\\\" required \"", "\"stack re-alignment, but LLVM couldn't handle it \"", "\"(probably because it has a dynamic alloca).\"", "VE::SX9" ]	VEFrameLowering1	emitPrologue	VE	CPU	LLVM	18,987	346	1	[]
[ "<s>", "static", "void", "visium_trampoline_init", "(", "rtx", "m_tramp", ",", "tree", "fndecl", ",", "rtx", "static_chain", ")", "{", "rtx", "fnaddr", "=", "XEXP", "(", "DECL_RTL", "(", "fndecl", ")", ",", "0", ")", ";", "rtx", "addr", "=", "XEXP", "(...	[ "Initialize", "a", "trampoline", ".", "M_TRAMP", "is", "an", "RTX", "for", "the", "memory", "block", "for", "the", "trampoline", ",", "FNDECL", "is", "the", "FUNCTION_DECL", "for", "the", "nested", "function", "and", "STATIC_CHAIN", "is", "an", "RTX", "for",...	[ "visium", "0", "0", "0", "16", "1", "0x04a90000", "4", "0xffff", "0x04890000", "8", "16", "1", "0x04b40000", "12", "0xff892404", "16", "0xffff", "0x04940000" ]	visium5	visium_trampoline_init	visium	Virtual ISA	GCC	18,988	229	1	[]
[ "<s>", "void", "AAPInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", ...	[ "}", "Branch", "Analysis", "&", "Modification" ]	[ "AAP", "AAP", "AAP::GR64RegClass", "AAP::GR64RegClass", "\"Impossible register-register copy\"", "AAP::MOV_r" ]	AAPInstrInfo	copyPhysReg	AAP	MPU	LLVM	18,989	82	1	[]
[ "<s>", "void", "print", "(", "raw_ostream", "&", "OS", ")", "const", "override", "{", "switch", "(", "Kind", ")", "{", "case", "Immediate", ":", "OS", "<<", "*", "getImm", "(", ")", ";", "break", ";", "case", "Register", ":", "OS", "<<", "\"<register...	[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]	[ "MMIX", "\"<register x\"", "\">\"", "\"'\"", "\"'\"" ]	MMIXAsmParser	print	MMIX	CPU	LLVM	18,990	61	1	[]
[ "<s>", "RV16KSubtarget", "&", "RV16KSubtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "std", "::", "string", "CPUName", "=", "CPU", ";", "if", "(", "CPUName", ".", "empty", "(", ")", ")", "CPUName...	[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]	[ "RV16K", "RV16K", "RV16K", "\"generic-rv16k\"" ]	RV16KSubtarget	initializeSubtargetDependencies	RV16K	Virtual ISA	LLVM	18,991	44	1	[]
[ "<s>", "SDValue", "FISCTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Unimplemented opera...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "FISC", "FISC", "\"Unimplemented operand\"", "ISD::GlobalAddress", "ISD::SELECT_CC", "ISD::VASTART" ]	FISCISelLowering	LowerOperation	FISC	CPU	LLVM	18,992	71	1	[]
[ "<s>", "const", "char", "*", "RISCVTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "(", "RISCVISD", "::", "NodeType", ")", "Opcode", ")", "{", "case", "RISCVISD", "::", "FIRST_NUMBER", ":", "break", ";...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "RISCV", "RISCV", "RISCVISD::NodeType", "RISCVISD::FIRST_NUMBER", "RISCVISD::RET_FLAG", "\"RISCVISD::RET_FLAG\"", "RISCVISD::CALL", "\"RISCVISD::CALL\"", "RISCVISD::SELECT_CC", "\"RISCVISD::SELECT_CC\"", "RISCVISD::BuildPairF64", "\"RISCVISD::BuildPairF64\"", "RISCVISD::SplitF64", "\"RISCV...	RISCVISelLowering10	getTargetNodeName	RISCV	CPU	LLVM	18,993	74	1	[]
[ "<s>", "static", "void", "riscv_print_operand_reloc", "(", "FILE", "", "file", ",", "rtx", "op", ",", "bool", "hi_reloc", ")", "{", "const", "char", "", "reloc", ";", "switch", "(", "riscv_classify_symbolic_expression", "(", "op", ")", ")", "{", "case", ...	[ "Print", "symbolic", "operand", "OP", ",", "which", "is", "part", "of", "a", "HIGH", "or", "LO_SUM", "in", "context", "CONTEXT", ".", "HI_RELOC", "indicates", "a", "high-part", "reloc", "." ]	[ "riscv", "\"%hi\"", "\"%lo\"", "\"%pcrel_hi\"", "\"%pcrel_lo\"", "\"%tprel_hi\"", "\"%tprel_lo\"", "\"%s(\"" ]	riscv2	riscv_print_operand_reloc	riscv	CPU	GCC	18,994	101	1	[]
[ "<s>", "static", "uint16_t", "name", "(", "struct", "InternalInstruction", "", "insn", ",", "\\", "OperandType", "type", ",", "\\", "uint8_t", "index", ",", "\\", "uint8_t", "", "valid", ")", "{", "\\", "*", "valid", "=", "1", ";", "\\", "switch", "(...	[ "Gets", "the", "name", "of", "the", "pass", "we", "are", "mixed", "into", "." ]	[ "X86", "1", "\"Unhandled register type\"", "0", "0", "4", "7", "4", "7", "0", "0x7", "5", "0", "3", "0" ]	X86DisassemblerDecoder10	name	X86	CPU	LLVM	18,995	334	1	[]
[ "<s>", "SDValue", "WebAssemblyTargetLowering", "::", "LowerCall", "(", "CallLoweringInfo", "&", "CLI", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "CLI", ".", "DAG", ";", "SDLoc", "DL", "=",...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "calls", "into", "the", "specified", "DAG", "." ]	[ "WebAssembly", "WebAssembly", "\"WebAssembly doesn't support non-C calling conventions\"", "\"WebAssembly doesn't support tail call yet\"", "\"WebAssembly doesn't support patch point yet\"", "ISD::OutputArg", "0", "\"WebAssembly doesn't support struct return yet\"", "ISD::InputArg", "1", "\"WebA...	WebAssemblyISelLowering57	LowerCall	WebAssembly	Virtual ISA	LLVM	18,996	497	1	[]
[ "<s>", "bool", "X86CallLowering", "::", "lowerReturn", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Value", "*", "Val", ",", "unsigned", "VReg", ")", "const", "{", "if", "(", "Val", ")", "return", "false", ";", "(", "void", ")", "RetCC_X86", ...	[ "This", "hook", "behaves", "as", "the", "extended", "lowerReturn", "function", ",", "but", "for", "targets", "that", "do", "not", "support", "swifterror", "value", "promotion", "." ]	[ "X86", "X86", "X86", "X86::RET", "0" ]	X86CallLowering8	lowerReturn	X86	CPU	LLVM	18,997	49	1	[]
[ "<s>", "RegisterBankInfo", "::", "InstructionMapping", "AMDGPURegisterBankInfo", "::", "getInstrMapping", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "RegisterBankInfo", "::", "InstructionMapping", "Mapping", "=", "getInstrMappingImpl", "(", "MI", ")", ...	[ "Get", "the", "mapping", "of", "the", "different", "operands", "of", "MI", "on", "the", "register", "bank", "." ]	[ "AMDGPU", "AMDGPU", "1", "1", "8", "AMDGPU::G_CONSTANT", "0", "0", "AMDGPU::getValueMapping", "AMDGPU::SGPRRegBankID", "AMDGPU::G_GEP", "0", "AMDGPU::getValueMapping", "AMDGPU::SGPRRegBankID", "AMDGPU::G_STORE", "0", "0", "AMDGPU::getValueMapping", "AMDGPU::VGPRRegBankID", "AMD...	AMDGPURegisterBankInfo31	getInstrMapping	AMDGPU	GPU	LLVM	18,998	493	1	[]
[ "<s>", "CCAssignFn", "*", "AArch64TargetLowering", "::", "CCAssignFnForCall", "(", "CallingConv", "::", "ID", "CC", ",", "bool", "IsVarArg", ")", "const", "{", "switch", "(", "CC", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Unsupported calling conventio...	[ "Selects", "the", "correct", "CCAssignFn", "for", "a", "given", "CallingConvention", "value", "." ]	[ "AArch64", "AArch64", "\"Unsupported calling convention.\"", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64" ]	AArch64ISelLowering144	CCAssignFnForCall	AArch64	CPU	LLVM	18,999	115	1	[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"WebAssembly Lower RefTypes Int-Ptr Conversions\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "WebAssembly", "\"WebAssembly Lower RefTypes Int-Ptr Conversions\"" ]

WebAssemblyLowerRefTypesIntPtrConv

getPassName

WebAssembly

Virtual ISA

LLVM

18,900

11

1

[]

[ "<s>", "static", "bool", "sparc_function_value_regno_p", "(", "const", "unsigned", "int", "regno", ")", "{", "return", "(", "regno", "==", "8", "||", "(", "TARGET_FPU", "&&", "regno", "==", "32", ")", ")", ";", "}", "</s>" ]

[ "Handle", "FUNCTION_VALUE_REGNO_P", ".", "On", "the", "SPARC", ",", "the", "first", "``", "output", "''", "reg", "is", "used", "for", "integer", "values", ",", "and", "the", "first", "floating", "point", "register", "is", "used", "for", "floating", "point", ...

[ "sparc", "8", "32" ]

sparc

sparc_function_value_regno_p

sparc

CPU

GCC

18,901

26

1

[]

[ "<s>", "bool", "runOnFunction", "(", "Function", "&", "F", ")", "override", "{", "if", "(", "DisableParallelDSP", ")", "return", "false", ";", "if", "(", "skipFunction", "(", "F", ")", ")", "return", "false", ";", "SE", "=", "&", "getAnalysis", "<", "S...

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "ARM", "ARM", "\"Unaligned memory access not supported: not \"", "\"running pass ARMParallelDSP\\n\"", "\"DSP extension not enabled: not running pass \"", "\"ARMParallelDSP\\n\"", "\"Only supporting little endian: not running pass \"", "\"ARMParallelDSP\\n\"", "\"\\n== Parallel DSP pass ==\\n\"", ...

ARMParallelDSP1

runOnFunction

ARM

CPU

LLVM

18,902

249

1

[]

[ "<s>", "static", "void", "riscv_v_adjust_scalable_frame", "(", "rtx", "target", ",", "poly_int64", "offset", ",", "bool", "epilogue", ")", "{", "rtx", "tmp", "=", "RISCV_PROLOGUE_TEMP", "(", "Pmode", ")", ";", "rtx", "adjust_size", "=", "RISCV_PROLOGUE_TEMP2", "...

[ "Adjust", "scalable", "frame", "of", "vector", "for", "prologue", "&", "&", "epilogue", "." ]

[ "riscv", "1" ]

riscv1

riscv_v_adjust_scalable_frame

riscv

CPU

GCC

18,903

137

1

[]

[ "<s>", "static", "bool", "arc_rewrite_small_data_p", "(", "const_rtx", "x", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "CONST", ")", "x", "=", "XEXP", "(", "x", ",", "0", ")", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", ")...

[ "Return", "true", "if", "X", "is", "a", "small", "data", "address", "that", "can", "be", "rewritten", "as", "a", "gp+symref", "." ]

[ "arc", "0", "1", "0", "0" ]

arc6

arc_rewrite_small_data_p

arc

MPU

GCC

18,904

93

1

[]

[ "<s>", "void", "Tile64AsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "SmallString", "<", "128", ">", "Str", ";", "raw_svector_ostream", "OS", "(", "Str", ")", ";", "if", "(", "MI", "->", "isBundle", "(", ")", ")"...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "Tile64", "128", "0", "\"Corrupt Bundle!\"", "\"\\t{\\n\"", "0", "\"\\t\"", "\"\\n\"", "\"\\t}\\n\"" ]

Tile64AsmPrinter

EmitInstruction

Tile64

VLIW

LLVM

18,905

232

1

[]

[ "<s>", "static", "tree", "arm_handle_fndecl_attribute", "(", "tree", "*", "node", ",", "tree", "name", ",", "tree", "args", "ATTRIBUTE_UNUSED", ",", "int", "flags", "ATTRIBUTE_UNUSED", ",", "bool", "*", "no_add_attrs", ")", "{", "if", "(", "TREE_CODE", "(", ...

[ "Handle", "an", "attribute", "requiring", "a", "FUNCTION_DECL", ";", "arguments", "as", "in", "struct", "attribute_spec.handler", "." ]

[ "arm", "\"%qs attribute only applies to functions\"" ]

arm3

arm_handle_fndecl_attribute

arm

CPU

GCC

18,906

57

1

[]

[ "<s>", "unsigned", "PPCFastISel", "::", "fastEmitInst_ri", "(", "unsigned", "MachineInstOpcode", ",", "const", "TargetRegisterClass", "*", "RC", ",", "unsigned", "Op0", ",", "bool", "Op0IsKill", ",", "uint64_t", "Imm", ")", "{", "if", "(", "MachineInstOpcode", "...

[ "Emit", "a", "MachineInstr", "with", "a", "register", "operand", ",", "an", "immediate", ",", "and", "a", "result", "register", "in", "the", "given", "register", "class", "." ]

[ "PowerPC", "PPC", "PPC::ADDI", "PPC::GPRC_and_GPRC_NOR0RegClass", "PPC::ADDI8", "PPC::G8RC_and_G8RC_NOX0RegClass", "PPC::GPRCRegClass", "PPC::GPRC_and_GPRC_NOR0RegClass", "PPC::G8RCRegClass", "PPC::G8RC_and_G8RC_NOX0RegClass" ]

PPCFastISel (2)

fastEmitInst_ri

PowerPC

CPU

LLVM

18,907

116

1

[]

[ "<s>", "int", "h8300_eightbit_constant_address_p", "(", "rtx", "x", ")", "{", "const", "unsigned", "HOST_WIDE_INT", "n1", "=", "trunc_int_for_mode", "(", "0xff00", ",", "HImode", ")", ";", "const", "unsigned", "HOST_WIDE_INT", "n2", "=", "trunc_int_for_mode", "(",...

[ "Nonzero", "if", "X", "is", "a", "constant", "address", "suitable", "as", "an", "8-bit", "absolute", ",", "which", "is", "a", "special", "case", "of", "the", "'", "R", "'", "operand", "." ]

[ "h8300", "0xff00", "0xffff", "0x00ffff00", "0x00ffffff", "0xffffff00", "0xffffffff", "0", "0", "0", "0", "0", "0", "0", "1", "0", "0" ]

h8300

h8300_eightbit_constant_address_p

h8300

MPU

GCC

18,908

230

1

[]

[ "<s>", "const", "char", "*", "AVRMCExpr", "::", "getName", "(", ")", "const", "{", "const", "auto", "&", "Modifier", "=", "llvm", "::", "find_if", "(", "ModifierNames", ",", "[", "this", "]", "(", "ModifierEntry", "const", "&", "Mod", ")", "{", "return...

[ "Return", "a", "string", "with", "the", "name", "of", "the", "plan", "and", "the", "applicable", "VFs", "and", "UFs", "." ]

[ "AVR", "AVR" ]

AVRMCExpr1

getName

AVR

MPU

LLVM

18,909

63

1

[]

[ "<s>", "bool", "HexagonHardwareLoops", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"********* Hexagon Hardware Loops *********\\n\"", ")", ";", "if", "(", "skipFunction", "(", "MF", ".", "...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Hexagon", "Hexagon", "\"********* Hexagon Hardware Loops *********\\n\"", "Hexagon", "Hexagon" ]

HexagonHardwareLoops12

runOnMachineFunction

Hexagon

DSP

LLVM

18,910

141

1

[]

[ "<s>", "Optional", "<", "Value", "*", ">", "AArch64TTIImpl", "::", "simplifyDemandedVectorEltsIntrinsic", "(", "InstCombiner", "&", "IC", ",", "IntrinsicInst", "&", "II", ",", "APInt", "OrigDemandedElts", ",", "APInt", "&", "UndefElts", ",", "APInt", "&", "Undef...

[ "Can", "be", "used", "to", "implement", "target-specific", "instruction", "combining", "." ]

[ "AArch64", "AArch64", "Intrinsic::aarch64_neon_fcvtxn", "Intrinsic::aarch64_neon_rshrn", "Intrinsic::aarch64_neon_sqrshrn", "Intrinsic::aarch64_neon_sqrshrun", "Intrinsic::aarch64_neon_sqshrn", "Intrinsic::aarch64_neon_sqshrun", "Intrinsic::aarch64_neon_sqxtn", "Intrinsic::aarch64_neon_sqxtun", ...

AArch64TargetTransformInfo24

simplifyDemandedVectorEltsIntrinsic

AArch64

CPU

LLVM

18,911

140

1

[]

[ "<s>", "const", "TargetRegisterClass", "*", "GBZ80RegisterInfo", "::", "getLargestLegalSuperClass", "(", "const", "TargetRegisterClass", "*", "RC", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", ...

[ "Returns", "the", "largest", "super", "class", "of", "RC", "that", "is", "legal", "to", "use", "in", "the", "current", "sub-target", "and", "has", "the", "same", "spill", "size", "." ]

[ "GBZ80", "GB", "GB::R8_GPRRegClass", "GB::R8RegClass", "GB::R8RegClass", "GB::R16_HLRegClass", "GB::R16_BCDERegClass", "GB::R16RegClass", "GB::R16RegClass" ]

GBZ80RegisterInfo

getLargestLegalSuperClass

GBZ80

MPU

LLVM

18,912

93

1

[]

[ "<s>", "MVT", "PPCTargetLowering", "::", "getRegisterTypeForCallingConv", "(", "LLVMContext", "&", "Context", ",", "CallingConv", "::", "ID", "CC", ",", "EVT", "VT", ")", "const", "{", "if", "(", "Subtarget", ".", "hasSPE", "(", ")", "&&", "VT", "==", "MVT...

[ "Certain", "combinations", "of", "ABIs", ",", "Targets", "and", "features", "require", "that", "types", "are", "legal", "for", "some", "operations", "and", "not", "for", "other", "operations", "." ]

[ "PowerPC", "PPC", "MVT::f64", "MVT::i32", "PPC" ]

PPCISelLowering (2)7

getRegisterTypeForCallingConv

PowerPC

CPU

LLVM

18,913

49

1

[]

[ "<s>", "void", "AArch64PassConfig", "::", "addPreEmitPass", "(", ")", "{", "if", "(", "TM", "->", "getOptLevel", "(", ")", ">=", "CodeGenOpt", "::", "Aggressive", "&&", "EnableLoadStoreOpt", ")", "addPass", "(", "createAArch64LoadStoreOptimizationPass", "(", ")", ...

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64" ]

AArch64TargetMachine37

addPreEmitPass

AArch64

CPU

LLVM

18,914

132

1

[]

[ "<s>", "TargetPassConfig", "*", "Tile64TargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "Tile64PassConfig", "(", "this", ",", "PM", ")", ";", "}", "</s>" ]

[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]

[ "Tile64" ]

Tile64TargetMachine

createPassConfig

Tile64

VLIW

LLVM

18,915

21

1

[]

[ "<s>", "static", "bool", "s390_cannot_force_const_mem", "(", "rtx", "x", ")", "{", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "CONST_INT", ":", "case", "CONST_DOUBLE", ":", "return", "false", ";", "case", "LABEL_REF", ":", "return", "flag_...

[ "Determine", "if", "it", "'s", "legal", "to", "put", "X", "into", "the", "constant", "pool", ".", "This", "is", "not", "possible", "if", "X", "contains", "the", "address", "of", "a", "symbol", "that", "is", "not", "constant", "(", "TLS", ")", "or", "...

[ "s390", "0", "0", "0", "0", "1", "1" ]

s3903

s390_cannot_force_const_mem

s390

MPU

GCC

18,916

161

1

[]

[ "<s>", "static", "bool", "ia64_hard_regno_mode_ok", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "if", "(", "FR_REGNO_P", "(", "regno", ")", ")", "return", "(", "GET_MODE_CLASS", "(", "mode", ")", "!=", "MODE_CC", "&&", "mode", "...

[ "Implement", "TARGET_HARD_REGNO_MODE_OK", "." ]

[ "ia64" ]

ia64

ia64_hard_regno_mode_ok

ia64

CPU

GCC

18,917

104

1

[]

[ "<s>", "static", "bool", "pru_hard_regno_mode_ok", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "switch", "(", "GET_MODE_SIZE", "(", "mode", ")", ")", "{", "case", "1", ":", "return", "true", ";", "case", "2", ":", "return", "(...

[ "Implement", "TARGET_HARD_REGNO_MODE_OK", "." ]

[ "pru", "1", "2", "4", "2", "4", "4", "0", "8", "4", "0", "16", "4", "0", "32", "4", "0", "4", "0" ]

pru

pru_hard_regno_mode_ok

pru

CPU

GCC

18,918

110

1

[]

[ "<s>", "void", "X86IntelInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "uint64_t", "Address", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "OS", ")", "{", "printInstFlags", "(", "M...

[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]

[ "X86", "X86", "X86::DATA16_PREFIX", "X86::Mode16Bit", "\"\\tdata32\"", "X86" ]

X86IntelInstPrinter21

printInst

X86

CPU

LLVM

18,919

114

1

[]

[ "<s>", "bool", "TL45AsmBackend", "::", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "return", "false", ";", "}", "</s>" ]

[ "Check", "whether", "the", "given", "instruction", "may", "need", "relaxation", "." ]

[ "TL45", "TL45" ]

TL45AsmBackend

mayNeedRelaxation

TL45

MPU

LLVM

18,920

21

1

[]

[ "<s>", "static", "int", "thumb2_legitimate_index_p", "(", "machine_mode", "mode", ",", "rtx", "index", ",", "int", "strict_p", ")", "{", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "index", ")", ";", "if", "(", "TARGET_HARD_FLOAT", "&&", "(", "mode", ...

[ "Return", "nonzero", "if", "INDEX", "is", "a", "valid", "Thumb-2", "address", "index", "operand", "." ]

[ "arm", "1024", "256", "3", "0", "1024", "1024", "3", "0", "1016", "1024", "3", "0", "1024", "1024", "3", "0", "4", "1", "1020", "1020", "3", "0", "255", "4095", "4", "0", "0", "1", "1", "0", "0", "3", "4096", "256" ]

arm7

thumb2_legitimate_index_p

arm

CPU

GCC

18,921

432

1

[]

[ "<s>", "static", "MCSubtargetInfo", "*", "createMCSubtargetInfo", "(", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "return", "createJVMMCSubtargetInfoImpl", "(", "TT", ",", "CPU", ",", "FS", ")", ";", "}", "</s>" ...

[ "createMCSubtargetInfo", "-", "Create", "a", "MCSubtargetInfo", "implementation", "." ]

[ "JVM", "JVM" ]

JVMMCTargetDesc

createMCSubtargetInfo

JVM

Virtual ISA

LLVM

18,922

28

1

[]

[ "<s>", "static", "void", "write_fn_proto", "(", "std", "::", "stringstream", "&", "s", ",", "bool", "is_defn", ",", "const", "char", "*", "name", ",", "const_tree", "decl", ",", "bool", "force_public", "=", "false", ")", "{", "const", "char", "*", "repla...

[ "Write", "a", ".func", "or", ".kernel", "declaration", "or", "definition", "along", "with", "a", "helper", "comment", "for", "use", "by", "ld", ".", "S", "is", "the", "stream", "to", "write", "to", ",", "DECL", "the", "decl", "for", "the", "function", ...

[ "nvptx", "0" ]

nvptx1

write_fn_proto

nvptx

GPU

GCC

18,923

123

1

[]

[ "<s>", "void", "RISCVDAGToDAGISel", "::", "PostprocessISelDAG", "(", ")", "{", "doPeepholeLoadStoreADDI", "(", ")", ";", "}", "</s>" ]

[ "PostprocessISelDAG", "(", ")", "-", "This", "hook", "allows", "the", "target", "to", "hack", "on", "the", "graph", "right", "after", "selection", "." ]

[ "RI5CY", "RISCV" ]

RISCVISelDAGToDAG

PostprocessISelDAG

RI5CY

CPU

LLVM

18,924

12

1

[]

[ "<s>", "static", "rtx", "get_branch_target", "(", "rtx", "branch", ")", "{", "if", "(", "CALL_P", "(", "branch", ")", ")", "{", "rtx", "call", ";", "call", "=", "XVECEXP", "(", "PATTERN", "(", "branch", ")", ",", "0", ",", "0", ")", ";", "if", "(...

[ "Returns", "0", "if", "we", "do", "n't", "want", "a", "hint", "for", "this", "branch", ".", "Otherwise", "return", "the", "rtx", "for", "the", "branch", "target", "." ]

[ "microblaze", "0", "0", "0", "0" ]

microblaze1

get_branch_target

microblaze

MPU

GCC

18,925

80

1

[]

[ "<s>", "void", "BPFPassConfig", "::", "addIRPasses", "(", ")", "{", "addPass", "(", "createBPFCheckAndAdjustIR", "(", ")", ")", ";", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";", "}", "</s>" ]

[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]

[ "BPF", "BPF", "BPF" ]

BPFTargetMachine

addIRPasses

BPF

Virtual ISA

LLVM

18,926

21

1

[]

[ "<s>", "bool", "s390_check_symref_alignment", "(", "rtx", "addr", ",", "HOST_WIDE_INT", "alignment", ")", "{", "HOST_WIDE_INT", "addend", ";", "rtx", "symref", ";", "if", "(", "alignment", "<", "2", "||", "alignment", ">", "8", ")", "return", "false", ";", ...

[ "Return", "true", "if", "ADDR", "is", "SYMBOL_REF", "+", "addend", "with", "addend", "being", "a", "multiple", "of", "ALIGNMENT", "and", "the", "SYMBOL_REF", "being", "naturally", "aligned", "." ]

[ "s390", "2", "8", "1", "0", "1", "0", "8", "4", "2" ]

s390

s390_check_symref_alignment

s390

MPU

GCC

18,927

189

1

[]

[ "<s>", "const", "MCSection", "*", "PIC16TargetObjectFile", "::", "getExplicitSectionGlobal", "(", "const", "GlobalValue", "*", "GV", ",", "SectionKind", "Kind", ",", "Mangler", "*", "Mang", ",", "const", "TargetMachine", "&", "TM", ")", "const", "{", "assert", ...

[ "Targets", "should", "implement", "this", "method", "to", "assign", "a", "section", "to", "globals", "with", "an", "explicit", "section", "specfied", "." ]

[ "PIC16", "PIC16", "\"Address=\"", "0", "0", "\"NEAR\"", "0", "PIC16" ]

PIC16TargetObjectFile

getExplicitSectionGlobal

PIC16

MPU

LLVM

18,928

158

1

[]

[ "<s>", "void", "CAHPMCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "cons...

[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]

[ "CAHP", "CAHP", "CAHP::PseudoHLT", "2", "\"Unhandled encodeInstruction length!\"", "2", "support::endian", "support::little", "3", "support::endian", "0xffff", "support::little", "16", "0xff" ]

CAHPMCCodeEmitter

encodeInstruction

CAHP

CPU

LLVM

18,929

190

1

[]

[ "<s>", "void", "timode_scalar_chain", "::", "convert_op", "(", "rtx", "*", "op", ",", "rtx_insn", "*", "insn", ")", "{", "if", "(", "GET_MODE", "(", "*", "op", ")", "==", "V1TImode", ")", "return", ";", "*", "op", "=", "copy_rtx_if_shared", "(", "*", ...

[ "Convert", "operand", "OP", "in", "INSN", ".", "We", "should", "handle", "memory", "operands", "and", "uninitialized", "registers", ".", "All", "other", "register", "uses", "are", "converted", "during", "registers", "conversion", "." ]

[ "i386", "0", "\" Preloading operand for insn %d into r%d\\n\"", "1", "0", "1" ]

i386-features1

convert_op

i386

CPU

GCC

18,930

282

1

[]

[ "<s>", "const", "ARMSubtarget", "*", "ARMBaseTargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "Attribute", "CPUAttr", "=", "F", ".", "getFnAttribute", "(", "\"target-cpu\"", ")", ";", "Attribute", "FSAttr", "=", ...

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "ARM", "ARM", "ARM", "\"target-cpu\"", "\"target-features\"", "\"use-soft-float\"", "\"true\"", "\"+soft-float\"", "\",+soft-float\"", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM" ]

ARMTargetMachine108

getSubtargetImpl

ARM

CPU

LLVM

18,931

271

1

[]

[ "<s>", "static", "int", "aarch64_unspec_may_trap_p", "(", "const_rtx", "x", ",", "unsigned", "flags", ")", "{", "switch", "(", "XINT", "(", "x", ",", "1", ")", ")", "{", "case", "UNSPEC_GOTSMALLPIC", ":", "case", "UNSPEC_GOTSMALLPIC28K", ":", "case", "UNSPEC...

[ "Implement", "TARGET_UNSPEC_MAY_TRAP_P", "." ]

[ "aarch64", "1", "0" ]

aarch64

aarch64_unspec_may_trap_p

aarch64

CPU

GCC

18,932

47

1

[]

[ "<s>", "bool", "PPCTargetLowering", "::", "shouldConvertConstantLoadToIntImm", "(", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ")", "const", "{", "assert", "(", "Ty", "->", "isIntegerTy", "(", ")", ")", ";", "unsigned", "BitSize", "=", "Ty", "->...

[ "Returns", "true", "if", "it", "is", "beneficial", "to", "convert", "a", "load", "of", "a", "constant", "to", "just", "the", "constant", "itself", "." ]

[ "PowerPC", "PPC", "0", "64" ]

PPCISelLowering (2)7

shouldConvertConstantLoadToIntImm

PowerPC

CPU

LLVM

18,933

47

1

[]

[ "<s>", "bool", "AArch64TargetLowering", "::", "isFPImmLegal", "(", "const", "APFloat", "&", "Imm", ",", "EVT", "VT", ")", "const", "{", "if", "(", "Imm", ".", "isPosZero", "(", ")", "&&", "(", "VT", "==", "MVT", "::", "f64", "||", "VT", "==", "MVT", ...

[ "Returns", "true", "if", "the", "target", "can", "instruction", "select", "the", "specified", "FP", "immediate", "natively", "." ]

[ "AArch64", "AArch64", "MVT::f64", "MVT::f32", "MVT::f16", "MVT::f64", "AArch64_AM::getFP64Imm", "1", "MVT::f32", "AArch64_AM::getFP32Imm", "1" ]

AArch64ISelLowering102

isFPImmLegal

AArch64

CPU

LLVM

18,934

89

1

[]

[ "<s>", "bool", "SIWholeQuadMode", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "Instructions", ".", "clear", "(", ")", ";", "Blocks", ".", "clear", "(", ")", ";", "LiveMaskQueries", ".", "clear", "(", ")", ";", "LowerToCopyInstr...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AMDGPU", "SI", "0", "AMDGPU::EXEC_LO", "AMDGPU::EXEC", "AMDGPU::COPY", "AMDGPU::S_WQM_B32", "AMDGPU::S_WQM_B64", "AMDGPU::SCC" ]

SIWholeQuadMode33

runOnMachineFunction

AMDGPU

GPU

LLVM

18,935

404

1

[]

[ "<s>", "bool", "arc_legitimate_pic_addr_p", "(", "rtx", "addr", ")", "{", "if", "(", "GET_CODE", "(", "addr", ")", "==", "LABEL_REF", ")", "return", "true", ";", "if", "(", "GET_CODE", "(", "addr", ")", "!=", "CONST", ")", "return", "false", ";", "addr...

[ "Return", "true", "if", "ADDR", "is", "a", "valid", "pic", "address", ".", "A", "valid", "pic", "address", "on", "arc", "should", "look", "like", "const", "(", "unspec", "(", "SYMBOL_REF/LABEL", ")", "(", "ARC_UNSPEC_GOTOFF/ARC_UNSPEC_GOT", ")", ")" ]

[ "arc", "0", "1", "0", "0", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0" ]

arc6

arc_legitimate_pic_addr_p

arc

MPU

GCC

18,936

185

1

[]

[ "<s>", "virtual", "bool", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ")", "const", "LLVM_OVERRIDE", "{", "return", "false", ";", "}", "</s>" ]

[ "Check", "whether", "the", "given", "instruction", "may", "need", "relaxation", "." ]

[ "SystemZ" ]

SystemZMCAsmBackend29

mayNeedRelaxation

SystemZ

CPU

LLVM

18,937

16

1

[]

[ "<s>", "InstructionCost", "RISCVTTIImpl", "::", "getArithmeticReductionCost", "(", "unsigned", "Opcode", ",", "VectorType", "*", "VTy", ",", "Optional", "<", "FastMathFlags", ">", "FMF", ",", "TTI", "::", "TargetCostKind", "CostKind", ")", "{", "if", "(", "!", ...

[ "Calculate", "the", "cost", "of", "vector", "reduction", "intrinsics", "." ]

[ "RISCV", "RISCV", "1", "\"Invalid opcode\"", "ISD::ADD", "ISD::OR", "ISD::XOR", "ISD::AND", "ISD::FADD", "2", "1", "1" ]

RISCVTargetTransformInfo10

getArithmeticReductionCost

RISCV

CPU

LLVM

18,938

268

1

[]

[ "<s>", "bool", "PatmosAsmParser", "::", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "bool", "HasGuard", "...

[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]

[ "Patmos", "Patmos", "\"{\"", "\"(\"", "\"Couldn't find Mnemonic\"", "0", "Patmos", "1", "Patmos", "Patmos", "Patmos::P0", "Patmos", "0", "\"found bundle end marker without a matching \"", "\"start marker\"", "0", "\"comma before first operand\"", "0", "\"missing separator between...

PatmosAsmParser

ParseInstruction

Patmos

VLIW

LLVM

18,939

461

1

[]

[ "<s>", "int", "pa_attr_length_indirect_call", "(", "rtx_insn", "*", "insn", ")", "{", "unsigned", "long", "distance", "=", "-", "1", ";", "unsigned", "long", "total", "=", "IN_NAMED_SECTION_P", "(", "cfun", "->", "decl", ")", "?", "0", ":", "total_code_bytes...

[ "Return", "the", "attribute", "length", "of", "the", "indirect", "call", "instruction", "INSN", ".", "The", "length", "must", "match", "the", "code", "generated", "by", "output_indirect", "call", ".", "The", "returned", "length", "includes", "the", "delay", "s...

[ "pa", "1", "0", "1", "12", "8", "16", "20", "7600000", "8", "12", "20", "36", "20" ]

pa6

pa_attr_length_indirect_call

pa

CPU

GCC

18,940

149

1

[]

[ "<s>", "enum", "avms_arg_type", "alpha_arg_type", "(", "machine_mode", "mode", ")", "{", "switch", "(", "mode", ")", "{", "case", "SFmode", ":", "return", "TARGET_FLOAT_VAX", "?", "FF", ":", "FS", ";", "case", "DFmode", ":", "return", "TARGET_FLOAT_VAX", "?"...

[ "Return", "the", "VMS", "argument", "type", "corresponding", "to", "MODE", "." ]

[ "alpha" ]

alpha4

alpha_arg_type

alpha

MPU

GCC

18,941

40

1

[]

[ "<s>", "static", "void", "frv_function_epilogue", "(", "FILE", "*", ")", "{", "frv_stack_cache", "=", "(", "frv_stack_t", "*", ")", "0", ";", "memset", "(", "&", "frv_ifcvt", ".", "tmp_reg", ",", "0", ",", "sizeof", "(", "frv_ifcvt", ".", "tmp_reg", ")",...

[ "Under", "frv", ",", "all", "of", "the", "work", "is", "done", "via", "frv_expand_epilogue", ",", "but", "this", "function", "provides", "a", "convenient", "place", "to", "do", "cleanup", "." ]

[ "frv", "0", "0" ]

frv

frv_function_epilogue

frv

VLIW

GCC

18,942

41

1

[]

[ "<s>", "int", "m32c_cannot_change_mode_class", "(", "machine_mode", "from", ",", "machine_mode", "to", ",", "int", "rclass", ")", "{", "int", "rn", ";", "fprintf", "(", "stderr", ",", "\"cannot change from %s to %s in %s\\n\"", ",", "mode_name", "[", "from", "]", ...

[ "Implements", "CANNOT_CHANGE_MODE_CLASS", ".", "Only", "r0", "and", "r1", "can", "change", "to", "QI", "(", "r0l", ",", "r1l", ")", "because", "the", "chip", "does", "n't", "support", "QI", "ops", "on", "other", "registers", "(", "well", ",", "it", "does...

[ "m32c", "\"cannot change from %s to %s in %s\\n\"", "0", "0", "1", "1", "0", "0x1ffa", "0", "0x0005", "1", "0", "2", "0", "1" ]

m32c3

m32c_cannot_change_mode_class

m32c

MPU

GCC

18,943

137

1

[]

[ "<s>", "TargetLowering", "::", "ConstraintWeight", "ARM64TargetLowering", "::", "getSingleConstraintMatchWeight", "(", "AsmOperandInfo", "&", "info", ",", "const", "char", "*", "constraint", ")", "const", "{", "ConstraintWeight", "weight", "=", "CW_Invalid", ";", "Val...

[ "Examine", "constraint", "string", "and", "operand", "type", "and", "determine", "a", "weight", "value", "." ]

[ "ARM64", "ARM64" ]

ARM64ISelLowering

getSingleConstraintMatchWeight

ARM64

CPU

LLVM

18,944

110

1

[]

[ "<s>", "static", "const", "char", "*", "ia64_invalid_unary_op", "(", "int", "op", ",", "const_tree", "type", ")", "{", "if", "(", "TYPE_MODE", "(", "type", ")", "==", "RFmode", "&&", "op", "!=", "CONVERT_EXPR", "&&", "op", "!=", "ADDR_EXPR", ")", "return...

[ "Return", "the", "diagnostic", "message", "string", "if", "the", "unary", "operation", "OP", "is", "not", "permitted", "on", "TYPE", ",", "NULL", "otherwise", "." ]

[ "ia64", "\"invalid operation on %<__fpreg%>\"" ]

ia64

ia64_invalid_unary_op

ia64

CPU

GCC

18,945

40

1

[]

[ "<s>", "void", "X86LinuxTargetObjectFile", "::", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "TargetLoweringObjectFileELF", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";", "InitializeELF", "(", "TM", "."...

[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]

[ "X86", "X86" ]

X86TargetObjectFile

Initialize

X86

CPU

LLVM

18,946

34

1

[]

[ "<s>", "void", "F2003fAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "F2003fMCInstLower", "MCInstLowering", "(", "OutContext", ",", "*", "this", ")", ";", "MachineBasicBlock", "::", "const_instr_iterator", "I", "=", "MI", ...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "F2003f", "F2003f", "F2003f" ]

F2003fAsmPrinter

EmitInstruction

F2003f

CPU

LLVM

18,947

88

1

[]

[ "<s>", "SDValue", "PIC16TargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "DebugLoc", ...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "PIC16", "PIC16", "ISD::InputArg", "MVT::i8", "MVT::i8", "MVT::Other", "1", "MVT::i8", "0", "MVT::i8", "PIC16ISD::PIC16LdArg" ]

PIC16ISelLowering

LowerFormalArguments

PIC16

MPU

LLVM

18,948

224

1

[]

[ "<s>", "const", "TargetRegisterClass", "*", "X86RegisterInfo", "::", "getLargestLegalSuperClass", "(", "const", "TargetRegisterClass", "*", "RC", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "RC", "==", "&", "X86", "::", "GR8_NOREXRe...

[ "Returns", "the", "largest", "super", "class", "of", "RC", "that", "is", "legal", "to", "use", "in", "the", "current", "sub-target", "and", "has", "the", "same", "spill", "size", "." ]

[ "X86", "X86", "X86::GR8_NOREXRegClass", "X86", "X86", "X86::FR32RegClassID", "X86::FR64RegClassID", "X86::VR128RegClassID", "X86::VR256RegClassID", "X86::VR128XRegClassID", "X86::VR256XRegClassID", "X86::FR32XRegClassID", "X86::FR64XRegClassID", "X86::GR8RegClassID", "X86::GR16RegClassID...

X86RegisterInfo100

getLargestLegalSuperClass

X86

CPU

LLVM

18,949

290

1

[]

[ "<s>", "bool", "ComplexPatternFuncMutatesDAG", "(", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]

[ "Return", "true", "if", "complex", "patterns", "for", "this", "target", "can", "mutate", "the", "DAG", "." ]

[ "ARM" ]

ARMISelDAGToDAG10

ComplexPatternFuncMutatesDAG

ARM

CPU

LLVM

18,950

11

1

[]

[ "<s>", "SDValue", "LC3TargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InGlue", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "In...

[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]

[ "LC3", "LC3", "ISD::InputArg", "\"Unsupported\"", "16", "LC3", "1", "2", "0" ]

LC3ISelLowering

LowerCallResult

LC3

CPU

LLVM

18,951

158

1

[]

[ "<s>", "SDValue", "SITargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "AMDGPUTargetLowering", "::"...

[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]

[ "AMDGPU", "SI", "AMDGPU", "ISD::FADD", "ISD::FSUB", "ISD::SETCC", "ISD::FMAXNUM", "ISD::FMINNUM", "ISD::SMAX", "ISD::SMIN", "ISD::UMAX", "ISD::UMIN", "AMDGPUISD::FMIN_LEGACY", "AMDGPUISD::FMAX_LEGACY", "0", "MVT::f64", "ISD::LOAD", "ISD::STORE", "ISD::ATOMIC_LOAD", "ISD::ATOMIC...

SIISelLowering113

PerformDAGCombine

AMDGPU

GPU

LLVM

18,952

464

1

[]

[ "<s>", "unsigned", "PPCRegisterInfo", "::", "getRegPressureLimit", "(", "const", "TargetRegisterClass", "*", "RC", ",", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "ge...

[ "Return", "the", "register", "pressure", "``", "high", "water", "mark", "''", "for", "the", "specific", "register", "class", "." ]

[ "PowerPC", "PPC", "1", "0", "PPC::G8RC_NOX0RegClassID", "PPC::GPRC_NOR0RegClassID", "PPC::G8RCRegClassID", "PPC::GPRCRegClassID", "1", "0", "32", "PPC::F8RCRegClassID", "PPC::F4RCRegClassID", "PPC::VRRCRegClassID", "32", "PPC::CRRCRegClassID", "8" ]

PPCRegisterInfo (2)

getRegPressureLimit

PowerPC

CPU

LLVM

18,953

126

1

[]

[ "<s>", "static", "short", "find_set_regmode_weight", "(", "rtx", "x", ",", "machine_mode", "mode", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "CLOBBER", "&&", "register_operand", "(", "SET_DEST", "(", "x", ")", ",", "mode", ")", ")", "return",...

[ "Get", "weight", "for", "mode", "for", "a", "set", "x", "." ]

[ "sh", "1", "1", "0", "1", "0" ]

sh

find_set_regmode_weight

sh

CPU

GCC

18,954

96

1

[]

[ "<s>", "static", "int", "spu_sms_res_mii", "(", "struct", "ddg", "*", "g", ")", "{", "int", "i", ";", "unsigned", "t", "[", "4", "]", "=", "{", "0", ",", "0", ",", "0", ",", "0", "}", ";", "for", "(", "i", "=", "0", ";", "i", "<", "g", "-...

[ "Count", "the", "total", "number", "of", "instructions", "in", "each", "pipe", "and", "return", "the", "maximum", ",", "which", "is", "used", "as", "the", "Minimum", "Iteration", "Interval", "(", "MII", ")", "in", "the", "modulo", "scheduler", ".", "get_pi...

[ "spu", "4", "0", "0", "0", "0", "0", "2", "0", "4", "\"i%d %s %d %d\\n\"", "\"%d %d %d %d\\n\"", "0", "1", "2", "3", "0", "2", "3", "1", "2", "2", "3" ]

spu

spu_sms_res_mii

spu

MPU

GCC

18,955

197

1

[]

[ "<s>", "rtx", "frv_index_memory", "(", "rtx", "memref", ",", "machine_mode", "mode", ",", "int", "index", ")", "{", "rtx", "base", "=", "XEXP", "(", "memref", ",", "0", ")", ";", "if", "(", "GET_CODE", "(", "base", ")", "==", "PRE_MODIFY", ")", "base...

[ "Given", "a", "memory", "reference", "MEMREF", ",", "interpret", "the", "referenced", "memory", "as", "an", "array", "of", "MODE", "values", ",", "and", "return", "a", "reference", "to", "the", "element", "specified", "by", "INDEX", ".", "Assume", "that", ...

[ "frv", "0", "0" ]

frv

frv_index_memory

frv

VLIW

GCC

18,956

64

1

[]

[ "<s>", "void", "arm_output_fn_unwind", "(", "FILE", "*", "f", ",", "bool", "prologue", ")", "{", "if", "(", "arm_except_unwind_info", "(", "&", "global_options", ")", "!=", "UI_TARGET", ")", "return", ";", "if", "(", "prologue", ")", "fputs", "(", "\"\\t.f...

[ "Output", "unwind", "directives", "for", "the", "start/end", "of", "a", "function", "." ]

[ "arm", "\"\\t.fnstart\\n\"", "\"\\t.cantunwind\\n\"", "\"\\t.fnend\\n\"" ]

arm

arm_output_fn_unwind

arm

CPU

GCC

18,957

74

1

[]

[ "<s>", "MachineInstrBuilder", "R600InstrInfo", "::", "buildIndirectWrite", "(", "MachineBasicBlock", "*", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "ValueReg", ",", "unsigned", "Address", ",", "unsigned", "OffsetReg", ")", "const", "{"...

[ "Build", "instruction", "(", "s", ")", "for", "an", "indirect", "register", "write", "." ]

[ "R600", "R600Operands::WRITE", "0", "R600Operands::DST_REL", "1" ]

R600InstrInfo65

buildIndirectWrite

R600

GPU

LLVM

18,958

119

1

[]

[ "<s>", "void", "X86TargetLowering", "::", "insertSSPDeclarations", "(", "Module", "&", "M", ")", "const", "{", "if", "(", "Subtarget", ".", "getTargetTriple", "(", ")", ".", "isWindowsMSVCEnvironment", "(", ")", "||", "Subtarget", ".", "getTargetTriple", "(", ...

[ "Inserts", "necessary", "declarations", "for", "SSP", "(", "stack", "protection", ")", "purpose", "." ]

[ "X86", "X86", "\"__security_cookie\"", "\"__security_check_cookie\"", "X86", "0", "\"tls\"" ]

X86ISelLowering (2)5

insertSSPDeclarations

X86

CPU

LLVM

18,959

171

1

[]

[ "<s>", "TargetLowering", "::", "ConstraintType", "XNCMTargetLowering", "::", "getConstraintType", "(", "const", "std", "::", "string", "&", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", "(", ...

[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]

[ "XNCM", "XNCM", "1", "0" ]

XNCMISelLowering

getConstraintType

XNCM

CPU

LLVM

18,960

56

1

[]

[ "<s>", "bool", "canAddEdge", "(", "const", "SUnit", "*", "Succ", ",", "const", "SUnit", "*", "Pred", ")", "const", "{", "if", "(", "Pred", "->", "NodeNum", "<", "Succ", "->", "NodeNum", ")", "return", "true", ";", "SmallVector", "<", "const", "SUnit", ...

[ "True", "if", "an", "edge", "can", "be", "added", "from", "PredSU", "to", "SuccSU", "without", "creating", "a", "cycle", "." ]

[ "AMDGPU", "64", "0", "SI", "SI", "32", "SI", "SI", "SI", "SI" ]

AMDGPUSubtarget106

canAddEdge

AMDGPU

GPU

LLVM

18,961

235

1

[]

[ "<s>", "MVT", "::", "SimpleValueType", "MipsTargetLowering", "::", "getSetCCResultType", "(", "EVT", "VT", ")", "const", "{", "return", "MVT", "::", "i32", ";", "}", "</s>" ]

[ "Return", "the", "value", "type", "to", "use", "for", "ISD", ":", ":SETCC", "." ]

[ "Mips", "MVT::SimpleValueType", "Mips", "MVT::i32" ]

MipsISelLowering115

getSetCCResultType

Mips

CPU

LLVM

18,962

18

1

[]

[ "<s>", "parallel", "::", "parallel", "(", "parallel", "*", "parent_", ",", "unsigned", "mask_", ")", ":", "parent", "(", "parent_", ")", ",", "next", "(", "0", ")", ",", "inner", "(", "0", ")", ",", "mask", "(", "mask_", ")", ",", "inner_mask", "("...

[ "Constructor", "links", "the", "new", "parallel", "into", "it", "'s", "parent", "'s", "chain", "of", "children", "." ]

[ "nvptx", "0", "0", "0", "0", "0", "0" ]

nvptx

parallel

nvptx

GPU

GCC

18,963

74

1

[]

[ "<s>", "void", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "MCInst", "&", "Res", ")", "const", "override", "{", "}", "</s>" ]

[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]

[ "Cpu0" ]

Cpu0AsmBackend

relaxInstruction

Cpu0

CPU

LLVM

18,964

21

1

[]

[ "<s>", "static", "void", "rs6000_assemble_visibility", "(", "tree", "decl", ",", "int", "vis", ")", "{", "if", "(", "TARGET_XCOFF", ")", "return", ";", "if", "(", "DEFAULT_ABI", "==", "ABI_AIX", "&&", "DOT_SYMBOLS", "&&", "TREE_CODE", "(", "decl", ")", "==...

[ "Emit", "an", "assembler", "directive", "to", "set", "symbol", "visibility", "for", "DECL", "to", "VISIBILITY_TYPE", "." ]

[ "powerpcspe", "\"protected\"", "\"hidden\"", "\"internal\"", "\"\\t.%s\\t%s\\n\"", "\"\\t.%s\\t.%s\\n\"" ]

powerpcspe

rs6000_assemble_visibility

powerpcspe

CPU

GCC

18,965

119

1

[]

[ "<s>", "SDValue", "XCoreTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "unsigned", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "DebugLoc", "dl", ",", "Selectio...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "XCore", "XCore", "ISD::OutputArg", "16", "XCore", "0", "0", "\"Can only return in registers!\"", "1", "XCoreISD::RETSP", "MVT::Other", "0", "MVT::i32", "XCoreISD::RETSP", "MVT::Other", "0", "MVT::i32" ]

XCoreISelLowering59

LowerReturn

XCore

MPU

LLVM

18,966

287

1

[]

[ "<s>", "void", "assignValueToAddress", "(", "unsigned", "ValVReg", ",", "unsigned", "Addr", ",", "uint64_t", "Size", ",", "MachinePointerInfo", "&", "MPO", ",", "CCValAssign", "&", "VA", ")", "override", "{", "auto", "MMO", "=", "MIRBuilder", ".", "getMF", "...

[ "An", "overload", "which", "takes", "an", "ArgInfo", "if", "additional", "information", "about", "the", "arg", "is", "needed", "." ]

[ "AArch64", "0" ]

AArch64CallLowering (2)

assignValueToAddress

AArch64

CPU

LLVM

18,967

57

1

[]

[ "<s>", "static", "void", "rs6000_xcoff_output_toc_section_asm_op", "(", "const", "void", "*", "data", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "TARGET_MINIMAL_TOC", ")", "{", "if", "(", "!", "toc_initialized", ")", "{", "fputs", "(", "\"\\t.toc\\nLCTOC..1:\\n\"", ...

[ "A", "get_unnamed_section", "callback", ",", "used", "for", "switching", "to", "toc_section", "." ]

[ "powerpcspe", "\"\\t.toc\\nLCTOC..1:\\n\"", "\"\\t.tc toc_table[TC],toc_table[RW]\\n\"", "1", "\"\\t.csect toc_table[RW]%s\\n\"", "\"\"", "\",3\"", "\"\\t.toc\\n\"" ]

powerpcspe

rs6000_xcoff_output_toc_section_asm_op

powerpcspe

CPU

GCC

18,968

66

1

[]

[ "<s>", "bool", "PatmosAsmBackend", "::", "writeNopData", "(", "raw_ostream", "&", "OS", ",", "uint64_t", "Count", ")", "const", "{", "if", "(", "(", "Count", "%", "4", ")", "!=", "0", ")", "return", "false", ";", "for", "(", "uint64_t", "i", "=", "0"...

[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]

[ "Patmos", "Patmos", "4", "0", "0", "4", "support::endian", "0x00400000" ]

PatmosAsmBackend1

writeNopData

Patmos

VLIW

LLVM

18,969

62

1

[]

[ "<s>", "const", "ARM64InstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]

[ "TargetInstrInfo", "getter", "." ]

[ "ARM64", "ARM64" ]

ARM64TargetMachine

getInstrInfo

ARM64

CPU

LLVM

18,970

14

1

[]

[ "<s>", "static", "bool", "rs6000_member_type_forces_blk", "(", "const_tree", "field", ",", "machine_mode", "mode", ")", "{", "return", "(", "(", "TARGET_SPE", "&&", "TREE_CODE", "(", "TREE_TYPE", "(", "field", ")", ")", "==", "VECTOR_TYPE", ")", "||", "(", "...

[ "Return", "true", "if", "a", "structure", ",", "union", "or", "array", "containing", "FIELD", "should", "be", "accessed", "using", "`", "BLKMODE", "'", ".", "For", "the", "SPE", ",", "simd", "types", "are", "V2SI", ",", "and", "gcc", "can", "be", "temp...

[ "rs6000" ]

rs60004

rs6000_member_type_forces_blk

rs6000

CPU

GCC

18,971

37

1

[]

[ "<s>", "bool", "AArch64AddressTypePromotion", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "!", "EnableAddressTypePromotion", "||", "F", ".", "isDeclaration", "(", ")", ")", "return", "false", ";", "Func", "=", "&", "F", ";", "Con...

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "AArch64", "AArch64", "\"*** \"", "\": \"" ]

AArch64AddressTypePromotion

runOnFunction

AArch64

CPU

LLVM

18,972

80

1

[]

[ "<s>", "bool", "requiresRegisterScavenging", "(", "const", "MachineFunction", "&", "MF", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]

[ "Returns", "true", "if", "the", "target", "requires", "(", "and", "can", "make", "use", "of", ")", "the", "register", "scavenger", "." ]

[ "P2" ]

P2RegisterInfo

requiresRegisterScavenging

P2

MPU

LLVM

18,973

15

1

[]

[ "<s>", "bool", "riscv_split_64bit_move_p", "(", "rtx", "dest", ",", "rtx", "src", ")", "{", "if", "(", "TARGET_64BIT", ")", "return", "false", ";", "if", "(", "TARGET_DOUBLE_FLOAT", "&&", "(", "(", "FP_REG_RTX_P", "(", "src", ")", "&&", "FP_REG_RTX_P", "("...

[ "Return", "true", "if", "a", "64-bit", "move", "from", "SRC", "to", "DEST", "should", "be", "split", "into", "two", "." ]

[ "riscv" ]

riscv

riscv_split_64bit_move_p

riscv

CPU

GCC

18,974

83

1

[]

[ "<s>", "void", "SIMachineFunctionInfo", "::", "removeDeadFrameIndices", "(", "MachineFrameInfo", "&", "MFI", ")", "{", "for", "(", "auto", "&", "R", ":", "SGPRToVGPRSpills", ")", "{", "if", "(", "R", ".", "first", "!=", "FramePointerSaveIndex", "&&", "R", "....

[ "If", "ResetSGPRSpillStackIDs", "is", "true", ",", "reset", "the", "stack", "ID", "from", "sgpr-spill", "to", "the", "default", "stack", "." ]

[ "AMDGPU", "SI" ]

SIMachineFunctionInfo2

removeDeadFrameIndices

AMDGPU

GPU

LLVM

18,975

118

1

[]

[ "<s>", "static", "void", "mt_setup_incoming_varargs", "(", "CUMULATIVE_ARGS", "*", "cum", ",", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "tree", "type", "ATTRIBUTE_UNUSED", ",", "int", "*", "pretend_size", ",", "int", "no_rtl", ")", "{", "int", "r...

[ "Do", "what", "is", "necessary", "for", "`", "va_start", "'", ".", "We", "look", "at", "the", "current", "function", "to", "determine", "if", "stdarg", "or", "varargs", "is", "used", "and", "return", "the", "address", "of", "the", "first", "unnamed", "pa...

[ "mt", "0", "0" ]

mt

mt_setup_incoming_varargs

mt

CPU

GCC

18,976

121

1

[]

[ "<s>", "void", "aarch64_expand_compare_and_swap", "(", "rtx", "operands", "[", "]", ")", "{", "rtx", "bval", ",", "rval", ",", "mem", ",", "oldval", ",", "newval", ",", "is_weak", ",", "mod_s", ",", "mod_f", ",", "x", ",", "cc_reg", ";", "machine_mode", ...

[ "Expand", "a", "compare", "and", "swap", "pattern", "." ]

[ "aarch64", "0", "1", "2", "3", "4", "5", "6", "7", "0", "2", "1" ]

aarch64

aarch64_expand_compare_and_swap

aarch64

CPU

GCC

18,977

423

1

[]

[ "<s>", "bool", "SILowerSGPRSpills", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "TII", "=", "ST", ".", "getInstrInfo",...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AMDGPU", "SI", "SI", "SI", "AMDGPU::OpName", "\"failed to spill SGPR to VGPR when allocated\"", "0", "0", "0" ]

SILowerSGPRSpills6

runOnMachineFunction

AMDGPU

GPU

LLVM

18,978

446

1

[]

[ "<s>", "MachineBasicBlock", "::", "iterator", "AAPFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "assert", "(", "!", ...

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "AAP", "AAP", "\"Frame pointer unsupported!\"" ]

AAPFrameLowering

eliminateCallFramePseudoInstr

AAP

MPU

LLVM

18,979

42

1

[]

[ "<s>", "static", "void", "mips_legitimize_const_move", "(", "machine_mode", "mode", ",", "rtx", "dest", ",", "rtx", "src", ")", "{", "rtx", "base", ",", "offset", ";", "if", "(", "splittable_const_int_operand", "(", "src", ",", "mode", ")", ")", "{", "mips...

[ "Subroutine", "of", "mips_legitimize_move", ".", "Move", "constant", "SRC", "into", "register", "DEST", "given", "that", "SRC", "satisfies", "immediate_operand", "but", "does", "n't", "satisfy", "move_operand", "." ]

[ "mips", "0", "0" ]

mips

mips_legitimize_const_move

mips

CPU

GCC

18,980

199

1

[]

[ "<s>", "SDValue", "BlackfinTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "Smal...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "Blackfin", "ISD::OutputArg", "16", "0", "0", "\"Can only return in registers!\"", "\"Unknown loc info!\"", "ISD::SIGN_EXTEND", "ISD::ZERO_EXTEND", "ISD::ANY_EXTEND", "1", "BFISD::RET_FLAG", "MVT::Other", "BFISD::RET_FLAG", "MVT::Other" ]

BlackfinISelLowering

LowerReturn

Blackfin

DSP

LLVM

18,981

390

1

[]

[ "<s>", "void", "print", "(", ")", "{", "if", "(", "numSymbols", "==", "0", ")", "{", "for", "(", "unsigned", "i", "=", "0", ";", "i", "<", "size", ";", "i", "++", ")", "{", "if", "(", "i", ")", "O", "<<", "\", \"", ";", "O", "<<", "(", "u...

[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]

[ "NVPTX", "0", "0", "\", \"", "0", "0", "4", "8", "0", "\", \"", "nvptx::LowerConstant", "\"symbol type unknown\"", "1", "4" ]

NVPTXAsmPrinter3

print

NVPTX

GPU

LLVM

18,982

264

1

[]

[ "<s>", "bool", "ARMInstrInfo", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ")", "const", "{", "MachineFun...

[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...

[ "ARM", "ARM", "ARM", "ARM", "ARM::tPUSH", "0", "1" ]

ARMInstrInfo14

spillCalleeSavedRegisters

ARM

CPU

LLVM

18,983

170

1

[]

[ "<s>", "bool", "AArch64AsmBackend", "::", "writeNopData", "(", "uint64_t", "Count", ",", "MCObjectWriter", "*", "OW", ")", "const", "{", "if", "(", "(", "Count", "&", "3", ")", "!=", "0", ")", "{", "for", "(", "uint64_t", "i", "=", "0", ",", "e", "...

[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]

[ "AArch64", "AArch64", "3", "0", "0", "3", "0", "4", "0", "0xd503201f" ]

AArch64AsmBackend

writeNopData

AArch64

CPU

LLVM

18,984

84

1

[]

[ "<s>", "void", "ix86_emit_swdivsf", "(", "rtx", "res", ",", "rtx", "a", ",", "rtx", "b", ",", "machine_mode", "mode", ")", "{", "rtx", "x0", ",", "x1", ",", "e0", ",", "e1", ";", "x0", "=", "gen_reg_rtx", "(", "mode", ")", ";", "e0", "=", "gen_re...

[ "Output", "code", "to", "perform", "a", "Newton-Rhapson", "approximation", "of", "a", "single", "precision", "floating", "point", "divide", "[", "http", ":", "//en.wikipedia.org/wiki/N-th_root_algorithm", "]", "." ]

[ "i386", "1", "1" ]

i3864

ix86_emit_swdivsf

i386

CPU

GCC

18,985

217

1

[]

[ "<s>", "void", "SIScheduleBlockScheduler", "::", "addLiveRegs", "(", "std", "::", "set", "<", "unsigned", ">", "&", "Regs", ")", "{", "for", "(", "Register", "Reg", ":", "Regs", ")", "{", "if", "(", "!", "Reg", ".", "isVirtual", "(", ")", ")", "conti...

[ "Force", "liveness", "of", "virtual", "registers", "or", "physical", "register", "units", "." ]

[ "AMDGPU", "SI" ]

SIMachineScheduler (2)

addLiveRegs

AMDGPU

GPU

LLVM

18,986

46

1

[]

[ "<s>", "void", "VEFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "assert", "(", "&", "MF", ".", "front", "(", ")", "==", "&", "MBB", "&&", "\"Shrink-wrapping not yet supported\"...

[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]

[ "VE", "VE", "\"Shrink-wrapping not yet supported\"", "VE", "VE", "VE", "VE", "VE", "VE", "\"Function \\\"\"", "\"\\\" required \"", "\"stack re-alignment, but LLVM couldn't handle it \"", "\"(probably because it has a dynamic alloca).\"", "VE::SX9" ]

VEFrameLowering1

emitPrologue

VE

CPU

LLVM

18,987

346

1

[]

[ "<s>", "static", "void", "visium_trampoline_init", "(", "rtx", "m_tramp", ",", "tree", "fndecl", ",", "rtx", "static_chain", ")", "{", "rtx", "fnaddr", "=", "XEXP", "(", "DECL_RTL", "(", "fndecl", ")", ",", "0", ")", ";", "rtx", "addr", "=", "XEXP", "(...

[ "Initialize", "a", "trampoline", ".", "M_TRAMP", "is", "an", "RTX", "for", "the", "memory", "block", "for", "the", "trampoline", ",", "FNDECL", "is", "the", "FUNCTION_DECL", "for", "the", "nested", "function", "and", "STATIC_CHAIN", "is", "an", "RTX", "for",...

[ "visium", "0", "0", "0", "16", "1", "0x04a90000", "4", "0xffff", "0x04890000", "8", "16", "1", "0x04b40000", "12", "0xff892404", "16", "0xffff", "0x04940000" ]

visium5

visium_trampoline_init

visium

Virtual ISA

GCC

18,988

229

1

[]

[ "<s>", "void", "AAPInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", ...

[ "}", "Branch", "Analysis", "&", "Modification" ]

[ "AAP", "AAP", "AAP::GR64RegClass", "AAP::GR64RegClass", "\"Impossible register-register copy\"", "AAP::MOV_r" ]

AAPInstrInfo

copyPhysReg

AAP

MPU

LLVM

18,989

82

1

[]

[ "<s>", "void", "print", "(", "raw_ostream", "&", "OS", ")", "const", "override", "{", "switch", "(", "Kind", ")", "{", "case", "Immediate", ":", "OS", "<<", "*", "getImm", "(", ")", ";", "break", ";", "case", "Register", ":", "OS", "<<", "\"<register...

[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]

[ "MMIX", "\"<register x\"", "\">\"", "\"'\"", "\"'\"" ]

MMIXAsmParser

print

MMIX

CPU

LLVM

18,990

61

1

[]

[ "<s>", "RV16KSubtarget", "&", "RV16KSubtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "std", "::", "string", "CPUName", "=", "CPU", ";", "if", "(", "CPUName", ".", "empty", "(", ")", ")", "CPUName...

[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]

[ "RV16K", "RV16K", "RV16K", "\"generic-rv16k\"" ]

RV16KSubtarget

initializeSubtargetDependencies

RV16K

Virtual ISA

LLVM

18,991

44

1

[]

[ "<s>", "SDValue", "FISCTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Unimplemented opera...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "FISC", "FISC", "\"Unimplemented operand\"", "ISD::GlobalAddress", "ISD::SELECT_CC", "ISD::VASTART" ]

FISCISelLowering

LowerOperation

FISC

CPU

LLVM

18,992

71

1

[]

[ "<s>", "const", "char", "*", "RISCVTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "(", "RISCVISD", "::", "NodeType", ")", "Opcode", ")", "{", "case", "RISCVISD", "::", "FIRST_NUMBER", ":", "break", ";...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "RISCV", "RISCV", "RISCVISD::NodeType", "RISCVISD::FIRST_NUMBER", "RISCVISD::RET_FLAG", "\"RISCVISD::RET_FLAG\"", "RISCVISD::CALL", "\"RISCVISD::CALL\"", "RISCVISD::SELECT_CC", "\"RISCVISD::SELECT_CC\"", "RISCVISD::BuildPairF64", "\"RISCVISD::BuildPairF64\"", "RISCVISD::SplitF64", "\"RISCV...

RISCVISelLowering10

getTargetNodeName

RISCV

CPU

LLVM

18,993

74

1

[]

[ "<s>", "static", "void", "riscv_print_operand_reloc", "(", "FILE", "*", "file", ",", "rtx", "op", ",", "bool", "hi_reloc", ")", "{", "const", "char", "*", "reloc", ";", "switch", "(", "riscv_classify_symbolic_expression", "(", "op", ")", ")", "{", "case", ...

[ "Print", "symbolic", "operand", "OP", ",", "which", "is", "part", "of", "a", "HIGH", "or", "LO_SUM", "in", "context", "CONTEXT", ".", "HI_RELOC", "indicates", "a", "high-part", "reloc", "." ]

[ "riscv", "\"%hi\"", "\"%lo\"", "\"%pcrel_hi\"", "\"%pcrel_lo\"", "\"%tprel_hi\"", "\"%tprel_lo\"", "\"%s(\"" ]

riscv2

riscv_print_operand_reloc

riscv

CPU

GCC

18,994

101

1

[]

[ "<s>", "static", "uint16_t", "name", "(", "struct", "InternalInstruction", "*", "insn", ",", "\\", "OperandType", "type", ",", "\\", "uint8_t", "index", ",", "\\", "uint8_t", "*", "valid", ")", "{", "\\", "*", "valid", "=", "1", ";", "\\", "switch", "(...

[ "Gets", "the", "name", "of", "the", "pass", "we", "are", "mixed", "into", "." ]

[ "X86", "1", "\"Unhandled register type\"", "0", "0", "4", "7", "4", "7", "0", "0x7", "5", "0", "3", "0" ]

X86DisassemblerDecoder10

name

X86

CPU

LLVM

18,995

334

1

[]

[ "<s>", "SDValue", "WebAssemblyTargetLowering", "::", "LowerCall", "(", "CallLoweringInfo", "&", "CLI", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "CLI", ".", "DAG", ";", "SDLoc", "DL", "=",...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "calls", "into", "the", "specified", "DAG", "." ]

[ "WebAssembly", "WebAssembly", "\"WebAssembly doesn't support non-C calling conventions\"", "\"WebAssembly doesn't support tail call yet\"", "\"WebAssembly doesn't support patch point yet\"", "ISD::OutputArg", "0", "\"WebAssembly doesn't support struct return yet\"", "ISD::InputArg", "1", "\"WebA...

WebAssemblyISelLowering57

LowerCall

WebAssembly

Virtual ISA

LLVM

18,996

497

1

[]

[ "<s>", "bool", "X86CallLowering", "::", "lowerReturn", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Value", "*", "Val", ",", "unsigned", "VReg", ")", "const", "{", "if", "(", "Val", ")", "return", "false", ";", "(", "void", ")", "RetCC_X86", ...

[ "This", "hook", "behaves", "as", "the", "extended", "lowerReturn", "function", ",", "but", "for", "targets", "that", "do", "not", "support", "swifterror", "value", "promotion", "." ]

[ "X86", "X86", "X86", "X86::RET", "0" ]

X86CallLowering8

lowerReturn

X86

CPU

LLVM

18,997

49

1

[]

[ "<s>", "RegisterBankInfo", "::", "InstructionMapping", "AMDGPURegisterBankInfo", "::", "getInstrMapping", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "RegisterBankInfo", "::", "InstructionMapping", "Mapping", "=", "getInstrMappingImpl", "(", "MI", ")", ...

[ "Get", "the", "mapping", "of", "the", "different", "operands", "of", "MI", "on", "the", "register", "bank", "." ]

[ "AMDGPU", "AMDGPU", "1", "1", "8", "AMDGPU::G_CONSTANT", "0", "0", "AMDGPU::getValueMapping", "AMDGPU::SGPRRegBankID", "AMDGPU::G_GEP", "0", "AMDGPU::getValueMapping", "AMDGPU::SGPRRegBankID", "AMDGPU::G_STORE", "0", "0", "AMDGPU::getValueMapping", "AMDGPU::VGPRRegBankID", "AMD...

AMDGPURegisterBankInfo31

getInstrMapping

AMDGPU

GPU

LLVM

18,998

493

1

[]

[ "<s>", "CCAssignFn", "*", "AArch64TargetLowering", "::", "CCAssignFnForCall", "(", "CallingConv", "::", "ID", "CC", ",", "bool", "IsVarArg", ")", "const", "{", "switch", "(", "CC", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Unsupported calling conventio...

[ "Selects", "the", "correct", "CCAssignFn", "for", "a", "given", "CallingConvention", "value", "." ]

[ "AArch64", "AArch64", "\"Unsupported calling convention.\"", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64" ]

AArch64ISelLowering144

CCAssignFnForCall

AArch64

CPU

LLVM

18,999

115

1

[]