docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "bool", "XCoreTargetMachine", "::", "addInstSelector", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{", "PM", ".", "add", "(", "createXCoreISelDag", "(", "*", "this", ")", ")", ";", "return", "false", ";", "...	[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]	[ "XCore", "XCore", "XCore" ]	XCoreTargetMachine14	addInstSelector	XCore	MPU	LLVM	1,900	30	1	[]
[ "<s>", "void", "Mips16InstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "DebugLoc", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{...	[ "}", "Branch", "Analysis", "&", "Modification" ]	[ "Mips", "Mips", "0", "Mips::CPU16RegsRegClass", "Mips::GPR32RegClass", "Mips::MoveR3216", "Mips::GPR32RegClass", "Mips::CPU16RegsRegClass", "Mips::Move32R16", "Mips::HI", "Mips::CPU16RegsRegClass", "Mips::Mfhi16", "0", "Mips::LO", "Mips::CPU16RegsRegClass", "Mips::Mflo16", "0", "\"...	Mips16InstrInfo5	copyPhysReg	Mips	CPU	LLVM	1,901	206	1	[]
[ "<s>", "Register", "getExceptionSelectorRegister", "(", "const", "Constant", "*", "PersonalityFn", ")", "const", "override", "{", "return", "XCore", "::", "R1", ";", "}", "</s>" ]	[ "If", "a", "physical", "register", ",", "this", "returns", "the", "register", "that", "receives", "the", "exception", "typeid", "on", "entry", "to", "a", "landing", "pad", "." ]	[ "XCore", "XCore::R1" ]	XCoreISelLowering17	getExceptionSelectorRegister	XCore	MPU	LLVM	1,902	17	1	[]
[ "<s>", "void", "SNESMCCodeEmitter", "::", "emitInstruction", "(", "uint64_t", "Val", ",", "unsigned", "Size", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "OS", ")", "const", "{", "const", "uint16_t", "*", "Words", "=", "reinterpret_ca...	[ "Targets", "should", "implement", "this", "to", "emit", "instructions", "." ]	[ "SNES", "SNES", "2", "1", "0", "0x00ff", "0", "0xff00", "8" ]	SNESMCCodeEmitter	emitInstruction	SNES	DSP	LLVM	1,903	102	1	[]
[ "<s>", "bool", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCInstFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "{", "return", "false", ";", "}", "</s>" ]	[ "Simple", "predicate", "for", "targets", "where", "!", "Resolved", "implies", "requiring", "relaxation", "." ]	[ "BPF" ]	BPFAsmBackend27	fixupNeedsRelaxation	BPF	Virtual ISA	LLVM	1,904	27	1	[]
[ "<s>", "void", "tilepro_final_prescan_insn", "(", "rtx_insn", "*", "insn", ")", "{", "insn_mode", "=", "GET_MODE", "(", "insn", ")", ";", "}", "</s>" ]	[ "Implement", "FINAL_PRESCAN_INSN", ".", "This", "is", "used", "to", "emit", "bundles", "." ]	[ "tilepro" ]	tilepro	tilepro_final_prescan_insn	tilepro	VLIW	GCC	1,905	16	1	[]
[ "<s>", "bool", "HexagonFrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "MF", ".", "getFunction", "(", ")", "->", "hasFnAttribute", "(", "Attribute", "::", "Naked", ")", ")", "return", "false", ";", ...	[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "0", "Hexagon", "\"Need to know CSI\"" ]	HexagonFrameLowering14	hasFP	Hexagon	DSP	LLVM	1,906	234	1	[]
[ "<s>", "void", "MipsAsmBackend", "::", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", "b...	[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]	[ "Mips", "Mips", "7", "8", "Mips::fixup_Mips_16", "Mips::fixup_MICROMIPS_PC10_S1", "2", "Mips::fixup_Mips_64", "8", "4", "0", "Mips", "0", "Mips", "1", "8", "1", "64", "0", "Mips", "1", "8", "0xff" ]	MipsAsmBackend17	applyFixup	Mips	CPU	LLVM	1,907	326	1	[]
[ "<s>", "bool", "NVPTXPrologEpilogPass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "TargetSubtargetInfo", "&", "STI", "=", "MF", ".", "getSubtarget", "(", ")", ";", "const", "TargetFrameLowering", "&", "TFI", "=", "*", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "NVPTX", "NVPTX", "0", "0" ]	NVPTXPrologEpilogPass21	runOnMachineFunction	NVPTX	GPU	LLVM	1,908	250	1	[]
[ "<s>", "bool", "PPCLinuxAsmPrinter", "::", "doFinalization", "(", "Module", "&", "M", ")", "{", "const", "DataLayout", "*", "TD", "=", "TM", ".", "getDataLayout", "(", ")", ";", "bool", "isPPC64", "=", "TD", "->", "getPointerSizeInBits", "(", ")", "==", ...	[ "doFinalization", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "any", "necessary", "clean", "up", "after", "all", "passes", "have", "run", "." ]	[ "PowerPC", "PPC", "PPC", "64", "PPC", "PPC", "PPC", "\".toc\"", "\".got2\"", "PPC", "4", "0", "PPC", "8", "4" ]	PPCAsmPrinter45	doFinalization	PowerPC	CPU	LLVM	1,909	359	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"OR1K PIC Global Base Reg Initialization\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "OR1K", "\"OR1K PIC Global Base Reg Initialization\"" ]	OR1KInstrInfo1	getPassName	OR1K	CPU	LLVM	1,910	13	1	[]
[ "<s>", "static", "int", "aarch64_builtin_vectorization_cost", "(", "enum", "vect_cost_for_stmt", "type_of_cost", ",", "tree", "vectype", ",", "int", "misalign", "ATTRIBUTE_UNUSED", ")", "{", "unsigned", "elements", ";", "switch", "(", "type_of_cost", ")", "{", "case...	[ "Implement", "targetm.vectorize.builtin_vectorization_cost", "." ]	[ "aarch64", "2", "1" ]	aarch642	aarch64_builtin_vectorization_cost	aarch64	CPU	GCC	1,911	182	1	[]
[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "", ">", "SparcTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "TargetRegisterInfo", "", "TRI", ",", "StringRef", "Constraint", ",", "MVT", "VT", ")", "const",...	[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]	[ "Sparc", "Sparc", "1", "0", "0U", "SP::FPRegsRegClass", "MVT::v2i32", "0U", "SP::IntPairRegClass", "0U", "SP::IntRegsRegClass", "5", "0", "1", "1", "2", "0", "0", "1", "\"r\"", "1", "10", "31", "8", "8", "0" ]	SparcISelLowering7	getRegForInlineAsmConstraint	Sparc	CPU	LLVM	1,912	295	1	[]
[ "<s>", "bool", "SystemZInstrInfo", "::", "isPredicable", "(", "MachineInstr", "*", "MI", ")", "const", "{", "unsigned", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "return", "STI", ".", "hasLoadStoreOnCond", "(", ")", "&&", "getConditionalMove", "...	[ "Return", "true", "if", "the", "specified", "instruction", "can", "be", "predicated", "." ]	[ "SystemZ", "SystemZ" ]	SystemZInstrInfo47	isPredicable	SystemZ	CPU	LLVM	1,913	33	1	[]
[ "<s>", "bool", "addRange", "(", "uint64_t", "Start", ",", "uint64_t", "End", ",", "Instruction", "*", "Inst", ")", "{", "auto", "I", "=", "std", "::", "lower_bound", "(", "Ranges", ".", "begin", "(", ")", ",", "Ranges", ".", "end", "(", ")", ",", "...	[ "addRange", "-", "Add", "an", "address", "range", "to", "the", "list", "of", "ranges", "for", "this", "unit", "." ]	[ "AArch64" ]	AArch64StackTagging	addRange	AArch64	CPU	LLVM	1,914	97	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"Mips Assembly Printer\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "Mips", "\"Mips Assembly Printer\"" ]	MipsAsmPrinter	getPassName	Mips	CPU	LLVM	1,915	13	1	[]
[ "<s>", "void", "print", "(", "raw_ostream", "&", "OS", ")", "const", "override", "{", "switch", "(", "Kind", ")", "{", "case", "k_Immediate", ":", "OS", "<<", "\"Imm<\"", ";", "Imm", ".", "Val", "->", "print", "(", "OS", ")", ";", "OS", "<<", "\">\...	[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]	[ "Mips", "\"Imm<\"", "\">\"", "\"Mem<\"", "\", \"", "\">\"", "\"PhysReg<\"", "\">\"", "\"RegIdx<\"", "\":\"", "\">\"", "\"RegList< \"", "\" \"", "\">\"", "\"RegPair<\"", "\",\"", "1", "\">\"" ]	MipsAsmParser19	print	Mips	CPU	LLVM	1,916	175	1	[]
[ "<s>", "static", "void", "reorg_emit_nops", "(", "rtx_insn", "", "", "call_labels", ")", "{", "bool", "first", ";", "rtx", "last_call", ";", "rtx_insn", "*", "prev", ";", "int", "prev_clock", ",", "earliest_bb_end", ";", "int", "prev_implicit_nops", ";", "...	[ "Called", "as", "part", "of", "c6x_reorg", ".", "This", "function", "emits", "multi-cycle", "NOP", "insns", "as", "required", "for", "correctness", ".", "CALL_LABELS", "is", "the", "array", "that", "holds", "the", "return", "labels", "for", "call", "insns", ...	[ "c6x", "1", "0", "0", "1", "0", "1", "1", "1", "6", "0", "0", "5", "1", "0", "1", "1", "0", "1", "1", "1", "0", "1" ]	c6x4	reorg_emit_nops	c6x	VLIW	GCC	1,917	483	1	[]
[ "<s>", "bool", "AArch64MCInstLower", "::", "lowerOperand", "(", "const", "MachineOperand", "&", "MO", ",", "MCOperand", "&", "MCOp", ")", "const", "{", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "default", ":", "assert", "(", "0", "&&", "...	[ "Wrapper", "for", "MCInstLowering.lowerOperand", "(", ")", "for", "the", "tblgen'erated", "pseudo", "lowering", "." ]	[ "AArch64", "AArch64", "0", "\"unknown operand type\"" ]	AArch64MCInstLower18	lowerOperand	AArch64	CPU	LLVM	1,918	242	1	[]
[ "<s>", "static", "void", "ix86_emit_mode_set", "(", "int", "entity", ",", "int", "mode", ",", "int", "prev_mode", "ATTRIBUTE_UNUSED", ",", "HARD_REG_SET", "regs_live", ")", "{", "switch", "(", "entity", ")", "{", "case", "AVX_U128", ":", "if", "(", "mode", ...	[ "Generate", "one", "or", "more", "insns", "to", "set", "ENTITY", "to", "MODE", ".", "HARD_REG_LIVE", "is", "the", "set", "of", "hard", "registers", "live", "at", "the", "point", "where", "the", "insn", "(", "s", ")", "are", "to", "be", "inserted", "." ...	[ "i386" ]	i3864	ix86_emit_mode_set	i386	CPU	GCC	1,919	76	1	[]
[ "<s>", "void", "rs6000_emit_swdiv", "(", "rtx", "dst", ",", "rtx", "n", ",", "rtx", "d", ",", "bool", "note_p", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "dst", ")", ";", "rtx", "one", ",", "x0", ",", "e0", ",", "x1", ",", "xprev", ...	[ "Newton-Raphson", "approximation", "of", "floating", "point", "divide", "DST", "=", "N/D", ".", "If", "NOTE_P", ",", "add", "a", "reg_note", "saying", "that", "this", "was", "a", "division", ".", "Support", "both", "scalar", "and", "vector", "divide", ".", ...	[ "rs6000", "1", "3", "1", "1", "0", "2" ]	rs6000	rs6000_emit_swdiv	rs6000	CPU	GCC	1,920	326	1	[]
[ "<s>", "static", "int", "thumb1_base_register_rtx_p", "(", "rtx", "x", ",", "machine_mode", "mode", ",", "int", "strict_p", ")", "{", "int", "regno", ";", "if", "(", "!", "REG_P", "(", "x", ")", ")", "return", "0", ";", "regno", "=", "REGNO", "(", "x...	[ "Return", "nonzero", "if", "X", "is", "valid", "as", "a", "16-bit", "Thumb", "state", "base", "register", "." ]	[ "arm", "0", "4" ]	arm	thumb1_base_register_rtx_p	arm	CPU	GCC	1,921	90	1	[]
[ "<s>", "virtual", "const", "TargetFrameInfo", "*", "getFrameInfo", "(", ")", "const", "{", "return", "&", "FrameInfo", ";", "}", "</s>" ]	[ "getFrameInfo", "-", "Return", "the", "frame", "info", "object", "for", "the", "current", "function", "." ]	[ "SystemZ" ]	SystemZTargetMachine12	getFrameInfo	SystemZ	CPU	LLVM	1,922	14	1	[]
[ "<s>", "static", "HARD_REG_SET", "ix86_zero_call_used_regs", "(", "HARD_REG_SET", "need_zeroed_hardregs", ")", "{", "HARD_REG_SET", "zeroed_hardregs", ";", "bool", "all_sse_zeroed", "=", "false", ";", "int", "all_st_zeroed_num", "=", "0", ";", "bool", "all_mm_zeroed", ...	[ "Generate", "a", "sequence", "of", "instructions", "that", "zero", "registers", "specified", "by", "NEED_ZEROED_HARDREGS", ".", "Return", "the", "ZEROED_HARDREGS", "that", "are", "actually", "zeroed", "." ]	[ "i386", "0", "0", "8", "6", "6", "1", "0", "2" ]	i3861	ix86_zero_call_used_regs	i386	CPU	GCC	1,923	375	1	[]
[ "<s>", "const", "char", "*", "output_probe_stack_range", "(", "rtx", "reg1", ",", "rtx", "reg2", ")", "{", "static", "int", "labelno", "=", "0", ";", "char", "loop_lab", "[", "32", "]", ";", "rtx", "xops", "[", "3", "]", ";", "ASM_GENERATE_INTERNAL_LABEL...	[ "Wrapper", "around", "the", "output_probe_stack_range", "routines", "." ]	[ "ia64", "0", "32", "3", "\"LPSRL\"", "0", "1", "\"addl %0 = %1, %0\"", "\"\\t;;\\n\"", "\"probe.w.fault %0, 0\"", "1", "2", "6", "\"cmp.eq %2, %I2 = %0, %1\"", "\"\\t(%s) br.cond.dpnt \"", "7", "\"\"" ]	ia64	output_probe_stack_range	ia64	CPU	GCC	1,924	148	1	[]
[ "<s>", "bool", "AArch64RegisterInfo", "::", "isFrameOffsetLegal", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "BaseReg", ",", "int64_t", "Offset", ")", "const", "{", "assert", "(", "Offset", "<=", "INT_MAX", "&&", "\"Offset too big to fit in int.\"", ...	[ "Determine", "whether", "a", "given", "base", "register", "plus", "offset", "immediate", "is", "encodable", "to", "resolve", "a", "frame", "index", "." ]	[ "AArch64", "AArch64", "\"Offset too big to fit in int.\"", "\"Unable to get the legal offset for nil instruction.\"", "MVT::i8", "AArch64", "AArch64" ]	AArch64RegisterInfo13	isFrameOffsetLegal	AArch64	CPU	LLVM	1,925	56	1	[]
[ "<s>", "static", "void", "rs6000_file_start", "(", "void", ")", "{", "size_t", "i", ";", "char", "buffer", "[", "80", "]", ";", "const", "char", "", "start", "=", "buffer", ";", "struct", "rs6000_cpu_select", "", "ptr", ";", "const", "char", "*", "de...	[ "Do", "anything", "needed", "at", "the", "start", "of", "the", "asm", "file", "." ]	[ "rs6000", "80", "0", "\"\\n%s rs6000/powerpc options:\"", "0", "0", "0", "0", "\"%s %s%s\"", "\"\"", "\"%s PPC405CR_ERRATUM77\"", "\"\"", "\"%s -msdata=none\"", "\"\"", "\"%s -msdata=data\"", "\"\"", "\"%s -msdata=sysv\"", "\"\"", "\"%s -msdata=eabi\"", "\"\"", "\"%s -G \"", ...	rs60003	rs6000_file_start	rs6000	CPU	GCC	1,926	313	1	[]
[ "<s>", "static", "bool", "mn10300_rtx_costs", "(", "rtx", "x", ",", "int", "code", ",", "int", "outer_code", ",", "int", "*", "total", ")", "{", "switch", "(", "code", ")", "{", "case", "CONST_INT", ":", "if", "(", "INTVAL", "(", "x", ")", "==", "0...	[ "Implement", "the", "TARGET_RTX_COSTS", "hook", ".", "Speed-relative", "costs", "are", "relative", "to", "COSTS_N_INSNS", ",", "which", "is", "intended", "to", "represent", "cycles", ".", "Size-relative", "costs", "are", "in", "bytes", "." ]	[ "mn10300", "0", "0", "1", "0xffff", "0", "0xffff0000", "0", "2", "4", "6", "8", "8" ]	mn103003	mn10300_rtx_costs	mn10300	MPU	GCC	1,927	159	1	[]
[ "<s>", "static", "int", "get_insn_side", "(", "rtx_insn", "*", "insn", ",", "enum", "attr_units", "units", ")", "{", "if", "(", "units", "==", "UNITS_D_ADDR", ")", "return", "(", "get_attr_addr_regfile", "(", "insn", ")", "==", "ADDR_REGFILE_A", "?", "0", ...	[ "Compute", "the", "side", "of", "the", "machine", "used", "by", "INSN", ",", "which", "reserves", "UNITS", ".", "This", "must", "match", "the", "reservations", "in", "the", "scheduling", "description", "." ]	[ "c6x", "0", "1", "0", "1", "0", "1" ]	c6x	get_insn_side	c6x	VLIW	GCC	1,928	74	1	[]
[ "<s>", "const", "char", "*", "LC3TargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "NULL", ";", "case", "LC3ISD", "::", "RET_FLAG", ":", "return", "\"RetFlag...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "LC3", "LC3", "LC3ISD::RET_FLAG", "\"RetFlag\"", "LC3ISD::LOAD_SYM", "\"LOAD_SYM\"", "LC3ISD::MOVEi16", "\"MOVEi16\"", "LC3ISD::CALL", "\"CALL\"" ]	LC3ISelLowering	getTargetNodeName	LC3	CPU	LLVM	1,929	56	1	[]
[ "<s>", "void", "ix86_expand_truncdf_32", "(", "rtx", "operand0", ",", "rtx", "operand1", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "operand0", ")", ";", "rtx", "xa", ",", "xa2", ",", "TWO52", ",", "tmp", ",", "one", ",", "res", ",", "mask...	[ "Expand", "SSE", "sequence", "for", "computing", "trunc", "from", "OPERAND1", "storing", "into", "OPERAND0", "." ]	[ "i386", "0", "0", "0", "1" ]	i386-expand	ix86_expand_truncdf_32	i386	CPU	GCC	1,930	224	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"2003f Eliminate Pseudo Instr FI_MALKRZ\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "F2003f", "\"2003f Eliminate Pseudo Instr FI_MALKRZ\"" ]	F2003fFiMalkrz	getPassName	F2003f	CPU	LLVM	1,931	11	1	[]
[ "<s>", "static", "reg_class_t", "pa_secondary_reload", "(", "bool", "in_p", ",", "rtx", "x", ",", "reg_class_t", "rclass_i", ",", "machine_mode", "mode", ",", "secondary_reload_info", "*", "sri", ")", "{", "int", "regno", ";", "enum", "reg_class", "rclass", "=...	[ "Inform", "reload", "about", "cases", "where", "moving", "X", "with", "a", "mode", "MODE", "to", "or", "from", "a", "register", "in", "RCLASS", "requires", "an", "extra", "scratch", "or", "immediate", "register", ".", "Return", "the", "class", "needed", "f...	[ "pa", "1", "0", "0", "1", "0", "0", "0" ]	pa	pa_secondary_reload	pa	CPU	GCC	1,932	446	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"WebAssembly Prepare For LiveIntervals\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "WebAssembly", "\"WebAssembly Prepare For LiveIntervals\"" ]	WebAssemblyPrepareForLiveIntervals	getPassName	WebAssembly	Virtual ISA	LLVM	1,933	13	1	[]
[ "<s>", "static", "tree", "v850_handle_interrupt_attribute", "(", "tree", "", "node", ",", "tree", "name", ",", "tree", "args", "ATTRIBUTE_UNUSED", ",", "int", "flags", "ATTRIBUTE_UNUSED", ",", "bool", "", "no_add_attrs", ")", "{", "if", "(", "TREE_CODE", "("...	[ "Handle", "an", "``", "interrupt", "''", "attribute", ";", "arguments", "as", "in", "struct", "attribute_spec.handler", "." ]	[ "v850", "\"%qs attribute only applies to functions\"" ]	v8503	v850_handle_interrupt_attribute	v850	MPU	GCC	1,934	57	1	[]
[ "<s>", "const", "SIRegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "RI", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "AMDGPU", "SI" ]	SIInstrInfo (2)	getRegisterInfo	AMDGPU	GPU	LLVM	1,935	13	1	[]
[ "<s>", "InstructionCost", "RISCVTTIImpl", "::", "getMinMaxReductionCost", "(", "VectorType", "", "Ty", ",", "VectorType", "", "CondTy", ",", "bool", "IsUnsigned", ",", "TTI", "::", "TargetCostKind", "CostKind", ")", "{", "if", "(", "!", "isa", "<", "FixedVec...	[ "Try", "to", "calculate", "op", "costs", "for", "min/max", "reduction", "operations", "." ]	[ "RISCV", "RISCV", "2", "1" ]	RISCVTargetTransformInfo5	getMinMaxReductionCost	RISCV	CPU	LLVM	1,936	154	1	[]
[ "<s>", "SDValue", "SITargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "AMDGPUTargetLowering", "::", "LowerO...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "AMDGPU", "SI", "AMDGPU", "ISD::FrameIndex", "ISD::BRCOND", "ISD::LOAD", "2", "\"Load should return a value and a chain\"", "ISD::FSIN", "ISD::FCOS", "ISD::SELECT", "ISD::FDIV", "ISD::ATOMIC_CMP_SWAP", "ISD::STORE", "ISD::GlobalAddress", "SI", "SI", "ISD::INTRINSIC_WO_CHAIN", "SI...	SIISelLowering101	LowerOperation	AMDGPU	GPU	LLVM	1,937	289	1	[]
[ "<s>", "static", "void", "set_callers_may_not_allocate_frame", "(", "function", "", "fn", ")", "{", "basic_block", "bb", ";", "gimple_stmt_iterator", "gsi", ";", "gimple", "", "stmt", ";", "tree", "called_fn_tree", ";", "function", "*", "called_fn", ";", "if",...	[ "Set", "the", "callers_may_not_allocate_frame", "flag", "for", "any", "function", "which", "function", "FN", "calls", "because", "FN", "may", "not", "allocate", "a", "frame", "header", "." ]	[ "mips" ]	frame-header-opt	set_callers_may_not_allocate_frame	mips	CPU	GCC	1,938	122	1	[]
[ "<s>", "static", "void", "AnalyzeArguments", "(", "CCState", "&", "State", ",", "SmallVectorImpl", "<", "CCValAssign", ">", "&", "ArgLocs", ",", "const", "SmallVectorImpl", "<", "ArgT", ">", "&", "Args", ")", "{", "static", "const", "uint16_t", "RegList", "[...	[ "The", "function", "will", "invoke", "AnalyzeCallOperands", "." ]	[ "Mandarin", "MD::R0", "MD::R1", "MD::R2", "MD::R3", "4", "0", "0", "ISD::ArgFlagsTy", "2", "2", "0", "0", "4", "4", "MVT::i32", "MVT::f32", "4", "4" ]	MandarinISelLowering	AnalyzeArguments	Mandarin	CPU	LLVM	1,939	383	1	[]
[ "<s>", "static", "section", "*", "ft32_select_section", "(", "tree", "decl", ",", "int", "reloc", ",", "unsigned", "HOST_WIDE_INT", "align", ")", "{", "if", "(", "TREE_TYPE", "(", "decl", ")", "!=", "error_mark_node", "&&", "TYPE_ADDR_SPACE", "(", "TREE_TYPE",...	[ "Implement", "targetm.select_section", "." ]	[ "ft32", "\"._pm\"", "\"._pm\"" ]	ft32	ft32_select_section	ft32	MPU	GCC	1,940	78	1	[]
[ "<s>", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "SystemZSelectionDAGInfo", "::", "EmitTargetCodeForMemchr", "(", "SelectionDAG", "&", "DAG", ",", "SDLoc", "DL", ",", "SDValue", "Chain", ",", "SDValue", "Src", ",", "SDValue", "Char", ",", "SD...	[ "Emit", "target-specific", "code", "that", "performs", "a", "memchr", ",", "in", "cases", "where", "that", "is", "faster", "than", "a", "libcall", "." ]	[ "SystemZ", "SystemZ", "MVT::Other", "MVT::Glue", "MVT::i32", "ISD::AND", "MVT::i32", "255", "MVT::i32", "ISD::ADD", "SystemZISD::SEARCH_STRING", "1", "2", "0", "SystemZ::CCMASK_SRST", "MVT::i32", "SystemZ::CCMASK_SRST_FOUND", "MVT::i32", "MVT::Glue", "SystemZISD::SELECT_CCMASK"...	SystemZSelectionDAGInfo (2)	EmitTargetCodeForMemchr	SystemZ	CPU	LLVM	1,941	279	1	[]
[ "<s>", "bool", "Thumb1FrameLowering", "::", "hasReservedCallFrame", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "unsigned", "CFSize", "=", "MFI", ".", ...	[ "hasReservedCallFrame", "-", "Under", "normal", "circumstances", ",", "when", "a", "frame", "pointer", "is", "not", "required", ",", "we", "reserve", "argument", "space", "for", "call", "sites", "in", "the", "function", "immediately", "on", "entry", "to", "the...	[ "ARM", "1", "8", "1", "4", "2" ]	Thumb1FrameLowering (2)1	hasReservedCallFrame	ARM	CPU	LLVM	1,942	62	1	[]
[ "<s>", "void", "PPCPostRASchedStrategy", "::", "enterMBB", "(", "MachineBasicBlock", "*", "MBB", ")", "{", "PostGenericScheduler", "::", "enterMBB", "(", "MBB", ")", ";", "}", "</s>" ]	[ "Tell", "the", "strategy", "that", "MBB", "is", "about", "to", "be", "processed", "." ]	[ "PowerPC", "PPC" ]	PPCMachineScheduler	enterMBB	PowerPC	CPU	LLVM	1,943	18	1	[]
[ "<s>", "static", "bool", "ix86_tieable_integer_mode_p", "(", "machine_mode", "mode", ")", "{", "switch", "(", "mode", ")", "{", "case", "E_HImode", ":", "case", "E_SImode", ":", "return", "true", ";", "case", "E_QImode", ":", "return", "TARGET_64BIT", "\|\|", ...	[ "A", "subroutine", "of", "ix86_modes_tieable_p", ".", "Return", "true", "if", "MODE", "is", "a", "tieable", "integer", "mode", "." ]	[ "i386" ]	i386	ix86_tieable_integer_mode_p	i386	CPU	GCC	1,944	44	1	[]
[ "<s>", "static", "void", "moxie_trampoline_init", "(", "rtx", "m_tramp", ",", "tree", "fndecl", ",", "rtx", "chain_value", ")", "{", "rtx", "mem", ",", "fnaddr", "=", "XEXP", "(", "DECL_RTL", "(", "fndecl", ")", ",", "0", ")", ";", "emit_block_move", "("...	[ "Worker", "function", "for", "TARGET_TRAMPOLINE_INIT", "." ]	[ "moxie", "0", "4", "16" ]	moxie	moxie_trampoline_init	moxie	CPU	GCC	1,945	82	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"CAHP DAG->DAG Pattern Instruction Selection\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "CAHP", "\"CAHP DAG->DAG Pattern Instruction Selection\"" ]	CAHPISelDAGToDAG	getPassName	CAHP	CPU	LLVM	1,946	11	1	[]
[ "<s>", "const", "char", "*", "X86_64Relocator", "::", "getName", "(", "Relocation", "::", "Type", "pType", ")", "const", "{", "return", "X86_64ApplyFunctions", "[", "pType", "]", ".", "name", ";", "}", "</s>" ]	[ "Return", "a", "string", "with", "the", "name", "of", "the", "plan", "and", "the", "applicable", "VFs", "and", "UFs", "." ]	[ "X86", "X86", "X86" ]	X86Relocator	getName	X86	CPU	LLVM	1,947	23	1	[]
[ "<s>", "static", "const", "char", "", "avr_asm_len", "(", "const", "char", "", "tpl", ",", "rtx", "", "operands", ",", "int", "", "plen", ",", "int", "n_words", ")", "{", "if", "(", "plen", "==", "NULL", ")", "output_asm_insn", "(", "tpl", ",", ...	[ "Helper", "function", "to", "print", "assembler", "resp", ".", "track", "instruction", "sequence", "lengths", ".", "Always", "return", "``", "''", ".", "If", "PLEN", "==", "NULL", ":", "Output", "assembler", "code", "from", "template", "TPL", "with", "operan...	[ "avr", "0", "\"\"" ]	avr	avr_asm_len	avr	MPU	GCC	1,948	61	1	[]
[ "<s>", "const", "SystemZRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "SystemZ", "SystemZ" ]	SystemZSubtarget16	getRegisterInfo	SystemZ	CPU	LLVM	1,949	17	1	[]
[ "<s>", "void", "SIRegisterInfo", "::", "resolveFrameIndex", "(", "MachineInstr", "&", "MI", ",", "Register", "BaseReg", ",", "int64_t", "Offset", ")", "const", "{", "const", "SIInstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "bool", ...	[ "Resolve", "a", "frame", "index", "operand", "of", "an", "instruction", "to", "reference", "the", "indicated", "base", "register", "plus", "offset", "instead", "." ]	[ "AMDGPU", "SI", "SI", "\"should not see multiple frame indices\"", "AMDGPU::OpName", "\"frame index must be address operand\"", "AMDGPU::OpName", "SI", "\"should only be seeing stack pointer offset relative FrameIndex\"", "AMDGPU::OpName", "12", "\"offset should be legal\"" ]	SIRegisterInfo112	resolveFrameIndex	AMDGPU	GPU	LLVM	1,950	224	1	[]
[ "<s>", "bool", "GCNPassConfig", "::", "addPreISel", "(", ")", "{", "AMDGPUPassConfig", "::", "addPreISel", "(", ")", ";", "addPass", "(", "createAMDGPUAnnotateKernelFeaturesPass", "(", ")", ")", ";", "addPass", "(", "&", "AMDGPUUnifyDivergentExitNodesID", ")", ";"...	[ "{", "{", "@", "For", "GlobalISel" ]	[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "SI", "AMDGPU", "SI" ]	AMDGPUTargetMachine18	addPreISel	AMDGPU	GPU	LLVM	1,951	80	1	[]
[ "<s>", "X86Subtarget", "::", "X86Subtarget", "(", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "TuneCPU", ",", "StringRef", "FS", ",", "const", "X86TargetMachine", "&", "TM", ",", "MaybeAlign", "StackAlignOverride", ",", "unsigned", ...	[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]	[ "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86" ]	X86Subtarget3	X86Subtarget	X86	CPU	LLVM	1,952	253	1	[]
[ "<s>", "DecodeStatus", "AMDGPUDisassembler", "::", "getInstruction", "(", "MCInst", "&", "MI", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes_", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "WS", ",", "raw_ostream", "&", "...	[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU::FeatureGCN3Encoding", "\"Disassembly not yet supported for subtarget\"", "8", "0", "8", "0", "4", "AMDGPU", "4", "32", "AMDGPU", "AMDGPU::V_MAC_F32_e64_vi", "AMDGPU::V_MAC_F32_e64_si", "AMDGPU::V_MAC_F16_e64_vi", "0", "AMDGPU::OpName", "0" ]	AMDGPUDisassembler (2)	getInstruction	AMDGPU	GPU	LLVM	1,953	429	1	[]
[ "<s>", "void", "ARMHazardRecognizer", "::", "EmitInstruction", "(", "SUnit", "", "SU", ")", "{", "MachineInstr", "", "MI", "=", "SU", "->", "getInstr", "(", ")", ";", "if", "(", "!", "MI", "->", "isDebugInstr", "(", ")", ")", "{", "LastMI", "=", "M...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "ARM", "ARM", "0" ]	ARMHazardRecognizer (2)	EmitInstruction	ARM	CPU	LLVM	1,954	47	1	[]
[ "<s>", "static", "inline", "bool", "save_reg_p", "(", "int", "r", ")", "{", "return", "!", "call_used_regs", "[", "r", "]", "&&", "df_regs_ever_live_p", "(", "r", ")", ";", "}", "</s>" ]	[ "Determine", "whether", "the", "REG", "is", "really", "used", "." ]	[ "powerpcspe" ]	powerpcspe	save_reg_p	powerpcspe	CPU	GCC	1,955	22	1	[]
[ "<s>", "static", "bool", "isPairedLdSt", "(", "const", "MachineInstr", "&", "MI", ")", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "AArch64", "::", "LDPSi", ":", "case", "AArch64", "::...	[ "Returns", "whether", "the", "instruction", "is", "a", "paired", "load/store", "." ]	[ "AArch64", "AArch64::LDPSi", "AArch64::LDPSWi", "AArch64::LDPDi", "AArch64::LDPQi", "AArch64::LDPWi", "AArch64::LDPXi", "AArch64::STPSi", "AArch64::STPDi", "AArch64::STPQi", "AArch64::STPWi", "AArch64::STPXi" ]	AArch64LoadStoreOptimizer	isPairedLdSt	AArch64	CPU	LLVM	1,956	84	1	[]
[ "<s>", "uint64_t", "evaluateBranch", "(", "const", "MCInst", "&", "Inst", ",", "uint64_t", "Addr", ",", "uint64_t", "Size", ")", "const", "{", "unsigned", "LblOperand", "=", "Inst", ".", "getOpcode", "(", ")", "==", "AArch64", "::", "Bcc", "?", "1", ":",...	[ "Given", "a", "branch", "instruction", "try", "to", "get", "the", "address", "the", "branch", "targets", "." ]	[ "AArch64", "AArch64::Bcc", "1", "0", "1ULL" ]	AArch64MCTargetDesc1	evaluateBranch	AArch64	CPU	LLVM	1,957	81	1	[]
[ "<s>", "SDValue", "HexagonTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "Small...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "Hexagon", "Hexagon", "ISD::OutputArg", "16", "Hexagon", "4", "1", "0", "1", "0", "HexagonISD::RET_FLAG", "MVT::Other", "0" ]	HexagonISelLowering112	LowerReturn	Hexagon	DSP	LLVM	1,958	238	1	[]
[ "<s>", "TargetLoweringObjectFile", "*", "getObjFileLowering", "(", ")", "const", "override", "{", "return", "this", "->", "TLOF", ".", "get", "(", ")", ";", "}", "</s>" ]	[ "Return", "information", "about", "object", "file", "lowering", "." ]	[ "MCS51" ]	MCS51TargetMachine	getObjFileLowering	MCS51	MPU	LLVM	1,959	18	1	[]
[ "<s>", "static", "bool", "aarch64_rtx_costs_wrapper", "(", "rtx", "x", ",", "machine_mode", "mode", ",", "int", "outer", ",", "int", "param", ",", "int", "*", "cost", ",", "bool", "speed", ")", "{", "bool", "result", "=", "aarch64_rtx_costs", "(", "x", "...	[ "Wrapper", "around", "aarch64_rtx_costs", ",", "dumps", "the", "partial", ",", "or", "total", "cost", "calculated", "for", "X", ".", "This", "cost", "is", "stored", "in", "*", "COST", ".", "Returns", "true", "if", "the", "total", "cost", "of", "X", "was"...	[ "aarch64", "\"\\n%s cost: %d (%s)\\n\"", "\"Hot\"", "\"Cold\"", "\"final\"", "\"partial\"" ]	aarch643	aarch64_rtx_costs_wrapper	aarch64	CPU	GCC	1,960	87	1	[]
[ "<s>", "void", "XCoreAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "SmallString", "<", "128", ">", "Str", ";", "raw_svector_ostream", "O", "(", "Str", ")", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "XCore", "XCore", "128", "XCore::DBG_VALUE", "\"Should be handled target independently\"", "XCore::ADD_2rus", "2", "0", "\"\\tmov \"", "XCore", "0", "\", \"", "XCore", "1", "XCore::BR_JT", "XCore::BR_JT32", "\"\\tbru \"", "XCore", "1", "XCore::BR_JT", "0", "0" ]	XCoreAsmPrinter	EmitInstruction	XCore	MPU	LLVM	1,961	218	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"Hexagon Expand Condsets\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "Hexagon", "\"Hexagon Expand Condsets\"" ]	HexagonExpandCondsets	getPassName	Hexagon	DSP	LLVM	1,962	11	1	[]
[ "<s>", "static", "void", "single_move_for_cpymem", "(", "rtx", "dst", ",", "rtx", "src", ",", "machine_mode", "mode", ",", "HOST_WIDE_INT", "offset", ")", "{", "rtx", "scratch", "=", "gen_reg_rtx", "(", "mode", ")", ";", "rtx", "srcmem", ",", "dstmem", ";"...	[ "Adjust", "DST", "and", "SRC", "by", "OFFSET", "bytes", ",", "and", "generate", "one", "move", "in", "mode", "MODE", "." ]	[ "bfin" ]	bfin	single_move_for_cpymem	bfin	DSP	GCC	1,963	67	1	[]
[ "<s>", "const", "char", "", "output_add_immediate", "(", "rtx", "", "operands", ")", "{", "HOST_WIDE_INT", "n", "=", "INTVAL", "(", "operands", "[", "2", "]", ")", ";", "if", "(", "n", "!=", "0", "\|\|", "REGNO", "(", "operands", "[", "0", "]", ")"...	[ "Output", "an", "ADD", "r", ",", "s", ",", "#", "n", "where", "n", "may", "be", "too", "big", "for", "one", "instruction", ".", "If", "adding", "zero", "to", "one", "register", ",", "output", "nothing", "." ]	[ "arm", "2", "0", "0", "1", "0", "\"sub%?\\t%0, %1, %2\"", "\"sub%?\\t%0, %0, %2\"", "2", "\"add%?\\t%0, %1, %2\"", "\"add%?\\t%0, %0, %2\"", "2", "\"\"" ]	arm	output_add_immediate	arm	CPU	GCC	1,964	83	1	[]
[ "<s>", "static", "struct", "machine_function", "*", "ft32_init_machine_status", "(", "void", ")", "{", "return", "ggc_cleared_alloc", "<", "machine_function", ">", "(", ")", ";", "}", "</s>" ]	[ "Zero", "initialization", "is", "OK", "for", "all", "current", "fields", "." ]	[ "ft32" ]	ft32	ft32_init_machine_status	ft32	MPU	GCC	1,965	18	1	[]
[ "<s>", "static", "void", "sparc_function_arg_advance", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "...	[ "Handle", "the", "TARGET_FUNCTION_ARG_ADVANCE", "hook", ".", "Update", "the", "data", "in", "CUM", "to", "advance", "over", "an", "argument", "of", "mode", "MODE", "and", "data", "type", "TYPE", ".", "TYPE", "is", "null", "for", "libcalls", "where", "that", ...	[ "sparc", "8", "16", "2" ]	sparc5	sparc_function_arg_advance	sparc	CPU	GCC	1,966	166	1	[]
[ "<s>", "TargetLowering", "::", "AtomicExpansionKind", "X86TargetLowering", "::", "shouldExpandAtomicLoadInIR", "(", "LoadInst", "", "LI", ")", "const", "{", "Type", "", "MemType", "=", "LI", "->", "getType", "(", ")", ";", "bool", "NoImplicitFloatOps", "=", "L...	[ "Returns", "how", "the", "given", "(", "atomic", ")", "load", "should", "be", "expanded", "by", "the", "IR-level", "AtomicExpand", "pass", "." ]	[ "X86", "X86", "64" ]	X86ISelLowering (2)6	shouldExpandAtomicLoadInIR	X86	CPU	LLVM	1,967	100	1	[]
[ "<s>", "static", "bool", "consume", "(", "InternalInstruction", "*", "insn", ",", "T", "&", "ptr", ")", "{", "auto", "r", "=", "insn", "->", "bytes", ";", "uint64_t", "offset", "=", "insn", "->", "readerCursor", "-", "insn", "->", "startLocation", ";", ...	[ "Consume", "N", "operations", "." ]	[ "X86", "0", "0", "8" ]	X86Disassembler (2)2	consume	X86	CPU	LLVM	1,968	106	1	[]
[ "<s>", "TargetPassConfig", "*", "DCPU16TargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "DCPU16PassConfig", "(", "this", ",", "PM", ")", ";", "}", "</s>" ]	[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]	[ "Dcpu16", "DCPU16", "DCPU16" ]	Dcpu16TargetMachine	createPassConfig	Dcpu16	CPU	LLVM	1,969	21	1	[]
[ "<s>", "static", "bool", "extract_base_offset_in_addr", "(", "rtx", "mem", ",", "rtx", "", "base", ",", "rtx", "", "offset", ")", "{", "rtx", "addr", ";", "gcc_assert", "(", "MEM_P", "(", "mem", ")", ")", ";", "addr", "=", "XEXP", "(", "mem", ",", ...	[ "If", "MEM", "is", "in", "the", "form", "of", "``", "base+offset", "''", ",", "extract", "the", "two", "parts", "of", "address", "and", "set", "to", "BASE", "and", "OFFSET", ",", "otherwise", "return", "false", "after", "clearing", "BASE", "and", "OFFSET...	[ "arm", "0", "0", "0", "1", "0", "1" ]	arm	extract_base_offset_in_addr	arm	CPU	GCC	1,970	146	1	[]
[ "<s>", "Optional", "<", "uint64_t", ">", "X86MCInstrAnalysis", "::", "evaluateMemoryOperandAddress", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "*", "STI", ",", "uint64_t", "Addr", ",", "uint64_t", "Size", ")", "const", "{", "const", ...	[ "Given", "an", "instruction", "tries", "to", "get", "the", "address", "of", "a", "memory", "operand", "." ]	[ "X86", "X86", "X86II::getMemoryOperandNo", "1", "X86II::getOperandBias", "X86::AddrSegmentReg", "X86::AddrBaseReg", "X86::AddrIndexReg", "X86::AddrScaleAmt", "X86::AddrDisp", "0", "0", "1", "X86::RIP" ]	X86MCTargetDesc13	evaluateMemoryOperandAddress	X86	CPU	LLVM	1,971	216	1	[]
[ "<s>", "bool", "VEInstrInfo", "::", "analyzeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "", "&", "TBB", ",", "MachineBasicBlock", "", "&", "FBB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "bool", "Allo...	[ "analyzeBranch", "-", "Analyze", "the", "branching", "code", "at", "the", "end", "of", "MBB", ",", "returning", "true", "if", "it", "can", "not", "be", "understood", "(", "e.g", "." ]	[ "VE", "VE", "0", "0", "0", "0" ]	VEInstrInfo	analyzeBranch	VE	CPU	LLVM	1,972	384	1	[]
[ "<s>", "int", "general_scalar_chain", "::", "vector_const_cost", "(", "rtx", "exp", ")", "{", "gcc_assert", "(", "CONST_INT_P", "(", "exp", ")", ")", ";", "if", "(", "standard_sse_constant_p", "(", "exp", ",", "vmode", ")", ")", "return", "ix86_cost", "->", ...	[ "Return", "a", "cost", "of", "building", "a", "vector", "costant", "instead", "of", "using", "a", "scalar", "one", "." ]	[ "i386", "1", "0" ]	i386-features	vector_const_cost	i386	CPU	GCC	1,973	46	1	[]
[ "<s>", "const", "SITargetLowering", "*", "getTLI", "(", ")", "const", "{", "return", "TLI", ";", "}", "</s>" ]	[ "Getter", "for", "generic", "TargetLowering", "class", "." ]	[ "AMDGPU", "SI" ]	AMDGPUTargetTransformInfo (2)2	getTLI	AMDGPU	GPU	LLVM	1,974	12	1	[]
[ "<s>", "bool", "X86TTIImpl", "::", "isLegalMaskedGather", "(", "Type", "*", "DataTy", ")", "{", "if", "(", "isa", "<", "VectorType", ">", "(", "DataTy", ")", "&&", "!", "isPowerOf2_32", "(", "DataTy", "->", "getVectorNumElements", "(", ")", ")", ")", "re...	[ "Return", "true", "if", "the", "target", "supports", "masked", "gather", "." ]	[ "X86", "X86", "32" ]	X86TargetTransformInfo (3)	isLegalMaskedGather	X86	CPU	LLVM	1,975	78	1	[]
[ "<s>", "InstructionCost", "X86TTIImpl", "::", "getGatherScatterOpCost", "(", "unsigned", "Opcode", ",", "Type", "", "SrcVTy", ",", "const", "Value", "", "Ptr", ",", "bool", "VariableMask", ",", "Align", "Alignment", ",", "TTI", "::", "TargetCostKind", "CostKin...	[ "Calculate", "the", "cost", "of", "Gather", "/", "Scatter", "operation", "." ]	[ "X86", "X86", "1", "\"Unexpected data type for Gather/Scatter\"", "\"Unexpected type for Ptr argument\"" ]	X86TargetTransformInfo10	getGatherScatterOpCost	X86	CPU	LLVM	1,976	328	1	[]
[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "if", "(", "skipFunction", "(", "*", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "const", "PPCSubtarget", "&", "STI", "=", "MF", "."...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "PowerPC", "PPC", "PPC" ]	PPCVSXSwapRemoval12	runOnMachineFunction	PowerPC	CPU	LLVM	1,977	100	1	[]
[ "<s>", "bool", "ARMBaseTargetMachine", "::", "addPreSched2", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{", "if", "(", "OptLevel", "!=", "CodeGenOpt", "::", "None", "&&", "!", "Subtarget", ".", "isThumb1Only", "(", ...	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "prolog-epilog", "insertion", "and", "before", "the", "second", "instruction", "scheduling", "pass", "." ]	[ "ARM", "ARM", "ARM", "ARM" ]	ARMTargetMachine91	addPreSched2	ARM	CPU	LLVM	1,978	52	1	[]
[ "<s>", "const", "MOSMCExpr", "", "MOSMCExpr", "::", "create", "(", "VariantKind", "Kind", ",", "const", "MCExpr", "", "Expr", ",", "bool", "Negated", ",", "MCContext", "&", "Ctx", ")", "{", "return", "new", "(", "Ctx", ")", "MOSMCExpr", "(", "Kind", ...	[ "This", "creates", "an", "identified", "struct", "." ]	[ "MOS", "MOS", "MOS", "MOS" ]	MOSMCExpr	create	MOS	MPU	LLVM	1,979	38	1	[]
[ "<s>", "EVT", "PPCTargetLowering", "::", "getSetCCResultType", "(", "EVT", "VT", ")", "const", "{", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "return", "MVT", "::", "i32", ";", "return", "VT", ".", "changeVectorElementTypeToInteger", "(", ")", ...	[ "Return", "the", "value", "type", "to", "use", "for", "ISD", ":", ":SETCC", "." ]	[ "PowerPC", "PPC", "MVT::i32" ]	PPCISelLowering105	getSetCCResultType	PowerPC	CPU	LLVM	1,980	32	1	[]
[ "<s>", "SDValue", "SparcTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Should not custom lower this!...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "Sparc", "Sparc", "\"Should not custom lower this!\"", "ISD::RETURNADDR", "ISD::FRAMEADDR", "ISD::GlobalTLSAddress", "\"TLS not implemented for Sparc.\"", "ISD::GlobalAddress", "ISD::ConstantPool", "ISD::FP_TO_SINT", "ISD::SINT_TO_FP", "ISD::BR_CC", "ISD::SELECT_CC", "ISD::VASTART", "ISD...	SparcISelLowering13	LowerOperation	Sparc	CPU	LLVM	1,981	181	1	[]
[ "<s>", "void", "HexagonDAGToDAGISel", "::", "Select", "(", "SDNode", "*", "N", ")", "{", "if", "(", "N", "->", "isMachineOpcode", "(", ")", ")", "return", "N", "->", "setNodeId", "(", "-", "1", ")", ";", "switch", "(", "N", "->", "getOpcode", "(", ...	[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]	[ "Hexagon", "Hexagon", "1", "ISD::Constant", "ISD::ConstantFP", "ISD::FrameIndex", "ISD::BITCAST", "ISD::SHL", "ISD::LOAD", "ISD::STORE", "ISD::ZERO_EXTEND", "ISD::INTRINSIC_W_CHAIN", "ISD::INTRINSIC_WO_CHAIN" ]	HexagonISelDAGToDAG11	Select	Hexagon	DSP	LLVM	1,982	153	1	[]
[ "<s>", "static", "rtx", "rs6000_emit_vector_compare", "(", "enum", "rtx_code", "rcode", ",", "rtx", "op0", ",", "rtx", "op1", ",", "machine_mode", "dmode", ")", "{", "rtx", "mask", ";", "bool", "swap_operands", "=", "false", ";", "bool", "try_again", "=", ...	[ "Emit", "vector", "compare", "for", "operands", "OP0", "and", "OP1", "using", "code", "RCODE", ".", "DMODE", "is", "expected", "destination", "mode", ".", "This", "is", "a", "recursive", "function", "." ]	[ "powerpcspe" ]	powerpcspe	rs6000_emit_vector_compare	powerpcspe	CPU	GCC	1,983	426	1	[]
[ "<s>", "void", "SPUHazardRecognizer", "::", "AdvanceCycle", "(", ")", "{", "DOUT", "<<", "\"SPUHazardRecognizer::AdvanceCycle\\n\"", ";", "}", "</s>" ]	[ "AdvanceCycle", "-", "This", "callback", "is", "invoked", "whenever", "the", "next", "top-down", "instruction", "to", "be", "scheduled", "can", "not", "issue", "in", "the", "current", "cycle", ",", "either", "because", "of", "latency", "or", "resource", "confl...	[ "CellSPU", "SPU", "\"SPUHazardRecognizer::AdvanceCycle\\n\"" ]	SPUHazardRecognizers2	AdvanceCycle	CellSPU	MPU	LLVM	1,984	12	1	[]
[ "<s>", "bool", "lowerOperand", "(", "const", "MachineOperand", "&", "MO", ",", "MCOperand", "&", "MCOp", ")", "const", "{", "return", "lowerRISCVMachineOperandToMCOperand", "(", "MO", ",", "MCOp", ",", "*", "this", ")", ";", "}", "</s>" ]	[ "Wrapper", "for", "MCInstLowering.lowerOperand", "(", ")", "for", "the", "tblgen'erated", "pseudo", "lowering", "." ]	[ "RISCV", "RISCV" ]	RISCVAsmPrinter6	lowerOperand	RISCV	CPU	LLVM	1,985	26	1	[]
[ "<s>", "bool", "HCE", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "if", "(", "MF", ".", "getFunction", "(", ")", ".", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Hexagon", "\": skipping \"", "\" due to exception handling\\n\"", "\"Before \"", "Hexagon", "1", "1", "\"Collected \"", "\" extenders\\n\"", "0", "\"After \"", "\"No changes\\n\"" ]	HexagonConstExtenders11	runOnMachineFunction	Hexagon	DSP	LLVM	1,986	442	1	[]
[ "<s>", "uint64_t", "SIMCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "if", "(", "MO", ".", "isReg", "(", "...	[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]	[ "R600", "SI", "0", "0", "\"Encoding of this operand type is not supported yet.\"", "0" ]	SIMCCodeEmitter31	getMachineOpValue	R600	GPU	LLVM	1,987	166	1	[]
[ "<s>", "bool", "SITargetLowering", "::", "getAddrModeArguments", "(", "IntrinsicInst", "", "II", ",", "SmallVectorImpl", "<", "Value", "", ">", "&", "Ops", ",", "Type", "*", "&", "AccessTy", ")", "const", "{", "switch", "(", "II", "->", "getIntrinsicID", ...	[ "CodeGenPrepare", "sinks", "address", "calculations", "into", "the", "same", "BB", "as", "Load/Store", "instructions", "reading", "the", "address", "." ]	[ "AMDGPU", "SI", "Intrinsic::amdgcn_atomic_inc", "Intrinsic::amdgcn_atomic_dec", "Intrinsic::amdgcn_atomic_fadd", "Intrinsic::amdgcn_atomic_fmin", "Intrinsic::amdgcn_atomic_fmax", "0" ]	SIISelLowering31	getAddrModeArguments	AMDGPU	GPU	LLVM	1,988	96	1	[]
[ "<s>", "void", "function_arg_advance", "(", "struct", "sparc_args", "*", "cum", ",", "enum", "machine_mode", "mode", ",", "tree", "type", ",", "int", "named", ")", "{", "int", "slotno", ",", "regno", ",", "padding", ";", "slotno", "=", "function_arg_slotno",...	[ "Handle", "the", "FUNCTION_ARG_ADVANCE", "macro", ".", "Update", "the", "data", "in", "CUM", "to", "advance", "over", "an", "argument", "of", "mode", "MODE", "and", "data", "type", "TYPE", ".", "TYPE", "is", "null", "for", "libcalls", "where", "that", "inf...	[ "sparc", "0", "1", "8", "16", "2" ]	sparc3	function_arg_advance	sparc	CPU	GCC	1,989	174	1	[]
[ "<s>", "bool", "X86AsmBackend", "::", "writeNopData", "(", "uint64_t", "Count", ",", "MCObjectWriter", "*", "OW", ")", "const", "{", "static", "const", "uint8_t", "Nops", "[", "10", "]", "[", "10", "]", "=", "{", "{", "0x90", "}", ",", "{", "0x66", "...	[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]	[ "X86", "X86", "10", "10", "0x90", "0x66", "0x90", "0x0f", "0x1f", "0x00", "0x0f", "0x1f", "0x40", "0x00", "0x0f", "0x1f", "0x44", "0x00", "0x00", "0x66", "0x0f", "0x1f", "0x44", "0x00", "0x00", "0x0f", "0x1f", "0x80", "0x00", "0x00", "0x00", "0x00", "0...	X86AsmBackend45	writeNopData	X86	CPU	LLVM	1,990	313	1	[]
[ "<s>", "PointerTypeMap", "PointerTypeAnalysis", "::", "run", "(", "const", "Module", "&", "M", ")", "{", "PointerTypeMap", "Map", ";", "for", "(", "auto", "&", "G", ":", "M", ".", "globals", "(", ")", ")", "{", "if", "(", "G", ".", "getType", "(", ...	[ "Run", "the", "analysis", "pass", "over", "a", "function", "and", "produce", "a", "dominator", "tree", "." ]	[ "DirectX" ]	PointerTypeAnalysis	run	DirectX	Virtual ISA	LLVM	1,991	119	1	[]
[ "<s>", "void", "X86DAGToDAGISel", "::", "PreprocessISelDAG", "(", ")", "{", "OptForSize", "=", "MF", "->", "getFunction", "(", ")", "->", "getFnAttributes", "(", ")", ".", "hasOptimizeForSizeAttr", "(", ")", ";", "for", "(", "SelectionDAG", "::", "allnodes_ite...	[ "PreprocessISelDAG", "-", "This", "hook", "allows", "targets", "to", "hack", "on", "the", "graph", "before", "instruction", "selection", "starts", "." ]	[ "X86", "X86", "X86ISD::CALL", "X86ISD::TC_RETURN", "X86ISD::CALL", "0", "1", "0", "ISD::FP_ROUND", "ISD::FP_EXTEND", "0", "0", "X86", "X86", "ISD::FP_EXTEND", "1", "ISD::FP_ROUND", "0", "0", "ISD::EXTLOAD", "0", "0" ]	X86ISelDAGToDAG71	PreprocessISelDAG	X86	CPU	LLVM	1,992	429	1	[]
[ "<s>", "static", "tree", "make_resolver_func", "(", "const", "tree", "default_decl", ",", "const", "tree", "dispatch_decl", ",", "basic_block", "*", "empty_bb", ")", "{", "tree", "decl_name", "=", "clone_function_name", "(", "default_decl", ",", "\"resolver\"", ")...	[ "Make", "the", "resolver", "function", "decl", "to", "dispatch", "the", "versions", "of", "a", "multi-", "versioned", "function", ",", "DEFAULT_DECL", ".", "Create", "an", "empty", "basic", "block", "in", "the", "resolver", "and", "store", "the", "pointer", ...	[ "rs6000", "\"resolver\"", "1", "1", "0", "0", "1", "0", "0", "0", "1", "1", "\"ifunc\"" ]	rs60008	make_resolver_func	rs6000	CPU	GCC	1,993	270	1	[]
[ "<s>", "unsigned", "PPCFrameLowering", "::", "determineFrameLayout", "(", "MachineFunction", "&", "MF", ",", "bool", "UpdateMF", ",", "bool", "UseEstimate", ")", "const", "{", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "unsi...	[ "Determine", "the", "frame", "layout", "but", "do", "not", "update", "the", "machine", "function", "." ]	[ "PowerPC", "PPC", "1", "PPC", "PPC", "0", "224", "0", "0" ]	PPCFrameLowering10	determineFrameLayout	PowerPC	CPU	LLVM	1,994	272	1	[]
[ "<s>", "void", "HexagonTTIImpl", "::", "getUnrollingPreferences", "(", "Loop", "*", "L", ",", "ScalarEvolution", "&", "SE", ",", "TTI", "::", "UnrollingPreferences", "&", "UP", ")", "{", "UP", ".", "Runtime", "=", "UP", ".", "Partial", "=", "true", ";", ...	[ "Get", "target-customized", "preferences", "for", "the", "generic", "loop", "unrolling", "transformation", "." ]	[ "Hexagon", "Hexagon" ]	HexagonTargetTransformInfo10	getUnrollingPreferences	Hexagon	DSP	LLVM	1,995	31	1	[]
[ "<s>", "MCInst", "ARMInstrInfo", "::", "getNop", "(", ")", "const", "{", "MCInst", "NopInst", ";", "if", "(", "hasNOP", "(", ")", ")", "{", "NopInst", ".", "setOpcode", "(", "ARM", "::", "HINT", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand",...	[ "Return", "the", "noop", "instruction", "to", "use", "for", "a", "noop", "." ]	[ "ARM", "ARM", "ARM::HINT", "0", "ARMCC::AL", "0", "ARM::MOVr", "ARM::R0", "ARM::R0", "ARMCC::AL", "0", "0" ]	ARMInstrInfo21	getNop	ARM	CPU	LLVM	1,996	148	1	[]
[ "<s>", "SDValue", "PPCTargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "In...	[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]	[ "PowerPC", "PPC", "ISD::InputArg", "16", "PPC", "0", "\"Can only return in registers!\"", "1", "2", "\"Unknown loc info!\"", "ISD::TRUNCATE", "ISD::AssertZext", "ISD::TRUNCATE", "ISD::AssertSext", "ISD::TRUNCATE" ]	PPCISelLowering (2)2	LowerCallResult	PowerPC	CPU	LLVM	1,997	356	1	[]
[ "<s>", "bool", "HexagonTargetLowering", "::", "isTruncateFree", "(", "EVT", "VT1", ",", "EVT", "VT2", ")", "const", "{", "if", "(", "!", "VT1", ".", "isSimple", "(", ")", "\|\|", "!", "VT2", ".", "isSimple", "(", ")", ")", "return", "false", ";", "retu...	[ "Return", "true", "if", "it", "'s", "free", "to", "truncate", "a", "value", "of", "type", "Ty1", "to", "type", "Ty2", "." ]	[ "Hexagon", "Hexagon", "MVT::i64", "MVT::i32" ]	HexagonISelLowering1	isTruncateFree	Hexagon	DSP	LLVM	1,998	54	1	[]
[ "<s>", "Register", "OutgoingValueHandler", "::", "getStackAddress", "(", "const", "CCValAssign", "&", "VA", ",", "MachineMemOperand", "*", "&", "MMO", ")", "{", "MachineFunction", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "const", "TargetFrame...	[ "Materialize", "a", "VReg", "containing", "the", "address", "of", "the", "specified", "stack-based", "object", "." ]	[ "Mips", "0", "32", "32", "Mips::SP", "8", "8" ]	MipsCallLowering10	getStackAddress	Mips	CPU	LLVM	1,999	207	1	[]

[ "<s>", "bool", "XCoreTargetMachine", "::", "addInstSelector", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{", "PM", ".", "add", "(", "createXCoreISelDag", "(", "*", "this", ")", ")", ";", "return", "false", ";", "...

[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]

[ "XCore", "XCore", "XCore" ]

XCoreTargetMachine14

addInstSelector

XCore

MPU

LLVM

1,900

30

1

[]

[ "<s>", "void", "Mips16InstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "DebugLoc", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{...

[ "}", "Branch", "Analysis", "&", "Modification" ]

[ "Mips", "Mips", "0", "Mips::CPU16RegsRegClass", "Mips::GPR32RegClass", "Mips::MoveR3216", "Mips::GPR32RegClass", "Mips::CPU16RegsRegClass", "Mips::Move32R16", "Mips::HI", "Mips::CPU16RegsRegClass", "Mips::Mfhi16", "0", "Mips::LO", "Mips::CPU16RegsRegClass", "Mips::Mflo16", "0", "\"...

Mips16InstrInfo5

copyPhysReg

Mips

CPU

LLVM

1,901

206

1

[]

[ "<s>", "Register", "getExceptionSelectorRegister", "(", "const", "Constant", "*", "PersonalityFn", ")", "const", "override", "{", "return", "XCore", "::", "R1", ";", "}", "</s>" ]

[ "If", "a", "physical", "register", ",", "this", "returns", "the", "register", "that", "receives", "the", "exception", "typeid", "on", "entry", "to", "a", "landing", "pad", "." ]

[ "XCore", "XCore::R1" ]

XCoreISelLowering17

getExceptionSelectorRegister

XCore

MPU

LLVM

1,902

17

1

[]

[ "<s>", "void", "SNESMCCodeEmitter", "::", "emitInstruction", "(", "uint64_t", "Val", ",", "unsigned", "Size", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "OS", ")", "const", "{", "const", "uint16_t", "*", "Words", "=", "reinterpret_ca...

[ "Targets", "should", "implement", "this", "to", "emit", "instructions", "." ]

[ "SNES", "SNES", "2", "1", "0", "0x00ff", "0", "0xff00", "8" ]

SNESMCCodeEmitter

emitInstruction

SNES

DSP

LLVM

1,903

102

1

[]

[ "<s>", "bool", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCInstFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "{", "return", "false", ";", "}", "</s>" ]

[ "Simple", "predicate", "for", "targets", "where", "!", "Resolved", "implies", "requiring", "relaxation", "." ]

[ "BPF" ]

BPFAsmBackend27

fixupNeedsRelaxation

BPF

Virtual ISA

LLVM

1,904

27

1

[]

[ "<s>", "void", "tilepro_final_prescan_insn", "(", "rtx_insn", "*", "insn", ")", "{", "insn_mode", "=", "GET_MODE", "(", "insn", ")", ";", "}", "</s>" ]

[ "Implement", "FINAL_PRESCAN_INSN", ".", "This", "is", "used", "to", "emit", "bundles", "." ]

[ "tilepro" ]

tilepro

tilepro_final_prescan_insn

tilepro

VLIW

GCC

1,905

16

1

[]

[ "<s>", "bool", "HexagonFrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "MF", ".", "getFunction", "(", ")", "->", "hasFnAttribute", "(", "Attribute", "::", "Naked", ")", ")", "return", "false", ";", ...

[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "0", "Hexagon", "\"Need to know CSI\"" ]

HexagonFrameLowering14

hasFP

Hexagon

DSP

LLVM

1,906

234

1

[]

[ "<s>", "void", "MipsAsmBackend", "::", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", "b...

[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]

[ "Mips", "Mips", "7", "8", "Mips::fixup_Mips_16", "Mips::fixup_MICROMIPS_PC10_S1", "2", "Mips::fixup_Mips_64", "8", "4", "0", "Mips", "0", "Mips", "1", "8", "1", "64", "0", "Mips", "1", "8", "0xff" ]

MipsAsmBackend17

applyFixup

Mips

CPU

LLVM

1,907

326

1

[]

[ "<s>", "bool", "NVPTXPrologEpilogPass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "TargetSubtargetInfo", "&", "STI", "=", "MF", ".", "getSubtarget", "(", ")", ";", "const", "TargetFrameLowering", "&", "TFI", "=", "*", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "NVPTX", "NVPTX", "0", "0" ]

NVPTXPrologEpilogPass21

runOnMachineFunction

NVPTX

GPU

LLVM

1,908

250

1

[]

[ "<s>", "bool", "PPCLinuxAsmPrinter", "::", "doFinalization", "(", "Module", "&", "M", ")", "{", "const", "DataLayout", "*", "TD", "=", "TM", ".", "getDataLayout", "(", ")", ";", "bool", "isPPC64", "=", "TD", "->", "getPointerSizeInBits", "(", ")", "==", ...

[ "doFinalization", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "any", "necessary", "clean", "up", "after", "all", "passes", "have", "run", "." ]

[ "PowerPC", "PPC", "PPC", "64", "PPC", "PPC", "PPC", "\".toc\"", "\".got2\"", "PPC", "4", "0", "PPC", "8", "4" ]

PPCAsmPrinter45

doFinalization

PowerPC

CPU

LLVM

1,909

359

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"OR1K PIC Global Base Reg Initialization\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "OR1K", "\"OR1K PIC Global Base Reg Initialization\"" ]

OR1KInstrInfo1

getPassName

OR1K

CPU

LLVM

1,910

13

1

[]

[ "<s>", "static", "int", "aarch64_builtin_vectorization_cost", "(", "enum", "vect_cost_for_stmt", "type_of_cost", ",", "tree", "vectype", ",", "int", "misalign", "ATTRIBUTE_UNUSED", ")", "{", "unsigned", "elements", ";", "switch", "(", "type_of_cost", ")", "{", "case...

[ "Implement", "targetm.vectorize.builtin_vectorization_cost", "." ]

[ "aarch64", "2", "1" ]

aarch642

aarch64_builtin_vectorization_cost

aarch64

CPU

GCC

1,911

182

1

[]

[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "SparcTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "TargetRegisterInfo", "*", "TRI", ",", "StringRef", "Constraint", ",", "MVT", "VT", ")", "const",...

[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]

[ "Sparc", "Sparc", "1", "0", "0U", "SP::FPRegsRegClass", "MVT::v2i32", "0U", "SP::IntPairRegClass", "0U", "SP::IntRegsRegClass", "5", "0", "1", "1", "2", "0", "0", "1", "\"r\"", "1", "10", "31", "8", "8", "0" ]

SparcISelLowering7

getRegForInlineAsmConstraint

Sparc

CPU

LLVM

1,912

295

1

[]

[ "<s>", "bool", "SystemZInstrInfo", "::", "isPredicable", "(", "MachineInstr", "*", "MI", ")", "const", "{", "unsigned", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "return", "STI", ".", "hasLoadStoreOnCond", "(", ")", "&&", "getConditionalMove", "...

[ "Return", "true", "if", "the", "specified", "instruction", "can", "be", "predicated", "." ]

[ "SystemZ", "SystemZ" ]

SystemZInstrInfo47

isPredicable

SystemZ

CPU

LLVM

1,913

33

1

[]

[ "<s>", "bool", "addRange", "(", "uint64_t", "Start", ",", "uint64_t", "End", ",", "Instruction", "*", "Inst", ")", "{", "auto", "I", "=", "std", "::", "lower_bound", "(", "Ranges", ".", "begin", "(", ")", ",", "Ranges", ".", "end", "(", ")", ",", "...

[ "addRange", "-", "Add", "an", "address", "range", "to", "the", "list", "of", "ranges", "for", "this", "unit", "." ]

[ "AArch64" ]

AArch64StackTagging

addRange

AArch64

CPU

LLVM

1,914

97

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"Mips Assembly Printer\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "Mips", "\"Mips Assembly Printer\"" ]

MipsAsmPrinter

getPassName

Mips

CPU

LLVM

1,915

13

1

[]

[ "<s>", "void", "print", "(", "raw_ostream", "&", "OS", ")", "const", "override", "{", "switch", "(", "Kind", ")", "{", "case", "k_Immediate", ":", "OS", "<<", "\"Imm<\"", ";", "Imm", ".", "Val", "->", "print", "(", "OS", ")", ";", "OS", "<<", "\">\...

[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]

[ "Mips", "\"Imm<\"", "\">\"", "\"Mem<\"", "\", \"", "\">\"", "\"PhysReg<\"", "\">\"", "\"RegIdx<\"", "\":\"", "\">\"", "\"RegList< \"", "\" \"", "\">\"", "\"RegPair<\"", "\",\"", "1", "\">\"" ]

MipsAsmParser19

print

Mips

CPU

LLVM

1,916

175

1

[]

[ "<s>", "static", "void", "reorg_emit_nops", "(", "rtx_insn", "*", "*", "call_labels", ")", "{", "bool", "first", ";", "rtx", "last_call", ";", "rtx_insn", "*", "prev", ";", "int", "prev_clock", ",", "earliest_bb_end", ";", "int", "prev_implicit_nops", ";", "...

[ "Called", "as", "part", "of", "c6x_reorg", ".", "This", "function", "emits", "multi-cycle", "NOP", "insns", "as", "required", "for", "correctness", ".", "CALL_LABELS", "is", "the", "array", "that", "holds", "the", "return", "labels", "for", "call", "insns", ...

[ "c6x", "1", "0", "0", "1", "0", "1", "1", "1", "6", "0", "0", "5", "1", "0", "1", "1", "0", "1", "1", "1", "0", "1" ]

c6x4

reorg_emit_nops

c6x

VLIW

GCC

1,917

483

1

[]

[ "<s>", "bool", "AArch64MCInstLower", "::", "lowerOperand", "(", "const", "MachineOperand", "&", "MO", ",", "MCOperand", "&", "MCOp", ")", "const", "{", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "default", ":", "assert", "(", "0", "&&", "...

[ "Wrapper", "for", "MCInstLowering.lowerOperand", "(", ")", "for", "the", "tblgen'erated", "pseudo", "lowering", "." ]

[ "AArch64", "AArch64", "0", "\"unknown operand type\"" ]

AArch64MCInstLower18

lowerOperand

AArch64

CPU

LLVM

1,918

242

1

[]

[ "<s>", "static", "void", "ix86_emit_mode_set", "(", "int", "entity", ",", "int", "mode", ",", "int", "prev_mode", "ATTRIBUTE_UNUSED", ",", "HARD_REG_SET", "regs_live", ")", "{", "switch", "(", "entity", ")", "{", "case", "AVX_U128", ":", "if", "(", "mode", ...

[ "Generate", "one", "or", "more", "insns", "to", "set", "ENTITY", "to", "MODE", ".", "HARD_REG_LIVE", "is", "the", "set", "of", "hard", "registers", "live", "at", "the", "point", "where", "the", "insn", "(", "s", ")", "are", "to", "be", "inserted", "." ...

[ "i386" ]

i3864

ix86_emit_mode_set

i386

CPU

GCC

1,919

76

1

[]

[ "<s>", "void", "rs6000_emit_swdiv", "(", "rtx", "dst", ",", "rtx", "n", ",", "rtx", "d", ",", "bool", "note_p", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "dst", ")", ";", "rtx", "one", ",", "x0", ",", "e0", ",", "x1", ",", "xprev", ...

[ "Newton-Raphson", "approximation", "of", "floating", "point", "divide", "DST", "=", "N/D", ".", "If", "NOTE_P", ",", "add", "a", "reg_note", "saying", "that", "this", "was", "a", "division", ".", "Support", "both", "scalar", "and", "vector", "divide", ".", ...

[ "rs6000", "1", "3", "1", "1", "0", "2" ]

rs6000

rs6000_emit_swdiv

rs6000

CPU

GCC

1,920

326

1

[]

[ "<s>", "static", "int", "thumb1_base_register_rtx_p", "(", "rtx", "x", ",", "machine_mode", "mode", ",", "int", "strict_p", ")", "{", "int", "regno", ";", "if", "(", "!", "REG_P", "(", "x", ")", ")", "return", "0", ";", "regno", "=", "REGNO", "(", "x...

[ "Return", "nonzero", "if", "X", "is", "valid", "as", "a", "16-bit", "Thumb", "state", "base", "register", "." ]

[ "arm", "0", "4" ]

arm

thumb1_base_register_rtx_p

arm

CPU

GCC

1,921

90

1

[]

[ "<s>", "virtual", "const", "TargetFrameInfo", "*", "getFrameInfo", "(", ")", "const", "{", "return", "&", "FrameInfo", ";", "}", "</s>" ]

[ "getFrameInfo", "-", "Return", "the", "frame", "info", "object", "for", "the", "current", "function", "." ]

[ "SystemZ" ]

SystemZTargetMachine12

getFrameInfo

SystemZ

CPU

LLVM

1,922

14

1

[]

[ "<s>", "static", "HARD_REG_SET", "ix86_zero_call_used_regs", "(", "HARD_REG_SET", "need_zeroed_hardregs", ")", "{", "HARD_REG_SET", "zeroed_hardregs", ";", "bool", "all_sse_zeroed", "=", "false", ";", "int", "all_st_zeroed_num", "=", "0", ";", "bool", "all_mm_zeroed", ...

[ "Generate", "a", "sequence", "of", "instructions", "that", "zero", "registers", "specified", "by", "NEED_ZEROED_HARDREGS", ".", "Return", "the", "ZEROED_HARDREGS", "that", "are", "actually", "zeroed", "." ]

[ "i386", "0", "0", "8", "6", "6", "1", "0", "2" ]

i3861

ix86_zero_call_used_regs

i386

CPU

GCC

1,923

375

1

[]

[ "<s>", "const", "char", "*", "output_probe_stack_range", "(", "rtx", "reg1", ",", "rtx", "reg2", ")", "{", "static", "int", "labelno", "=", "0", ";", "char", "loop_lab", "[", "32", "]", ";", "rtx", "xops", "[", "3", "]", ";", "ASM_GENERATE_INTERNAL_LABEL...

[ "Wrapper", "around", "the", "output_probe_stack_range", "routines", "." ]

[ "ia64", "0", "32", "3", "\"LPSRL\"", "0", "1", "\"addl %0 = %1, %0\"", "\"\\t;;\\n\"", "\"probe.w.fault %0, 0\"", "1", "2", "6", "\"cmp.eq %2, %I2 = %0, %1\"", "\"\\t(%s) br.cond.dpnt \"", "7", "\"\"" ]

ia64

output_probe_stack_range

ia64

CPU

GCC

1,924

148

1

[]

[ "<s>", "bool", "AArch64RegisterInfo", "::", "isFrameOffsetLegal", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "BaseReg", ",", "int64_t", "Offset", ")", "const", "{", "assert", "(", "Offset", "<=", "INT_MAX", "&&", "\"Offset too big to fit in int.\"", ...

[ "Determine", "whether", "a", "given", "base", "register", "plus", "offset", "immediate", "is", "encodable", "to", "resolve", "a", "frame", "index", "." ]

[ "AArch64", "AArch64", "\"Offset too big to fit in int.\"", "\"Unable to get the legal offset for nil instruction.\"", "MVT::i8", "AArch64", "AArch64" ]

AArch64RegisterInfo13

isFrameOffsetLegal

AArch64

CPU

LLVM

1,925

56

1

[]

[ "<s>", "static", "void", "rs6000_file_start", "(", "void", ")", "{", "size_t", "i", ";", "char", "buffer", "[", "80", "]", ";", "const", "char", "*", "start", "=", "buffer", ";", "struct", "rs6000_cpu_select", "*", "ptr", ";", "const", "char", "*", "de...

[ "Do", "anything", "needed", "at", "the", "start", "of", "the", "asm", "file", "." ]

[ "rs6000", "80", "0", "\"\\n%s rs6000/powerpc options:\"", "0", "0", "0", "0", "\"%s %s%s\"", "\"\"", "\"%s PPC405CR_ERRATUM77\"", "\"\"", "\"%s -msdata=none\"", "\"\"", "\"%s -msdata=data\"", "\"\"", "\"%s -msdata=sysv\"", "\"\"", "\"%s -msdata=eabi\"", "\"\"", "\"%s -G \"", ...

rs60003

rs6000_file_start

rs6000

CPU

GCC

1,926

313

1

[]

[ "<s>", "static", "bool", "mn10300_rtx_costs", "(", "rtx", "x", ",", "int", "code", ",", "int", "outer_code", ",", "int", "*", "total", ")", "{", "switch", "(", "code", ")", "{", "case", "CONST_INT", ":", "if", "(", "INTVAL", "(", "x", ")", "==", "0...

[ "Implement", "the", "TARGET_RTX_COSTS", "hook", ".", "Speed-relative", "costs", "are", "relative", "to", "COSTS_N_INSNS", ",", "which", "is", "intended", "to", "represent", "cycles", ".", "Size-relative", "costs", "are", "in", "bytes", "." ]

[ "mn10300", "0", "0", "1", "0xffff", "0", "0xffff0000", "0", "2", "4", "6", "8", "8" ]

mn103003

mn10300_rtx_costs

mn10300

MPU

GCC

1,927

159

1

[]

[ "<s>", "static", "int", "get_insn_side", "(", "rtx_insn", "*", "insn", ",", "enum", "attr_units", "units", ")", "{", "if", "(", "units", "==", "UNITS_D_ADDR", ")", "return", "(", "get_attr_addr_regfile", "(", "insn", ")", "==", "ADDR_REGFILE_A", "?", "0", ...

[ "Compute", "the", "side", "of", "the", "machine", "used", "by", "INSN", ",", "which", "reserves", "UNITS", ".", "This", "must", "match", "the", "reservations", "in", "the", "scheduling", "description", "." ]

[ "c6x", "0", "1", "0", "1", "0", "1" ]

c6x

get_insn_side

c6x

VLIW

GCC

1,928

74

1

[]

[ "<s>", "const", "char", "*", "LC3TargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "NULL", ";", "case", "LC3ISD", "::", "RET_FLAG", ":", "return", "\"RetFlag...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "LC3", "LC3", "LC3ISD::RET_FLAG", "\"RetFlag\"", "LC3ISD::LOAD_SYM", "\"LOAD_SYM\"", "LC3ISD::MOVEi16", "\"MOVEi16\"", "LC3ISD::CALL", "\"CALL\"" ]

LC3ISelLowering

getTargetNodeName

LC3

CPU

LLVM

1,929

56

1

[]

[ "<s>", "void", "ix86_expand_truncdf_32", "(", "rtx", "operand0", ",", "rtx", "operand1", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "operand0", ")", ";", "rtx", "xa", ",", "xa2", ",", "TWO52", ",", "tmp", ",", "one", ",", "res", ",", "mask...

[ "Expand", "SSE", "sequence", "for", "computing", "trunc", "from", "OPERAND1", "storing", "into", "OPERAND0", "." ]

[ "i386", "0", "0", "0", "1" ]

i386-expand

ix86_expand_truncdf_32

i386

CPU

GCC

1,930

224

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"2003f Eliminate Pseudo Instr FI_MALKRZ\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "F2003f", "\"2003f Eliminate Pseudo Instr FI_MALKRZ\"" ]

F2003fFiMalkrz

getPassName

F2003f

CPU

LLVM

1,931

11

1

[]

[ "<s>", "static", "reg_class_t", "pa_secondary_reload", "(", "bool", "in_p", ",", "rtx", "x", ",", "reg_class_t", "rclass_i", ",", "machine_mode", "mode", ",", "secondary_reload_info", "*", "sri", ")", "{", "int", "regno", ";", "enum", "reg_class", "rclass", "=...

[ "Inform", "reload", "about", "cases", "where", "moving", "X", "with", "a", "mode", "MODE", "to", "or", "from", "a", "register", "in", "RCLASS", "requires", "an", "extra", "scratch", "or", "immediate", "register", ".", "Return", "the", "class", "needed", "f...

[ "pa", "1", "0", "0", "1", "0", "0", "0" ]

pa

pa_secondary_reload

pa

CPU

GCC

1,932

446

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"WebAssembly Prepare For LiveIntervals\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "WebAssembly", "\"WebAssembly Prepare For LiveIntervals\"" ]

WebAssemblyPrepareForLiveIntervals

getPassName

WebAssembly

Virtual ISA

LLVM

1,933

13

1

[]

[ "<s>", "static", "tree", "v850_handle_interrupt_attribute", "(", "tree", "*", "node", ",", "tree", "name", ",", "tree", "args", "ATTRIBUTE_UNUSED", ",", "int", "flags", "ATTRIBUTE_UNUSED", ",", "bool", "*", "no_add_attrs", ")", "{", "if", "(", "TREE_CODE", "("...

[ "Handle", "an", "``", "interrupt", "''", "attribute", ";", "arguments", "as", "in", "struct", "attribute_spec.handler", "." ]

[ "v850", "\"%qs attribute only applies to functions\"" ]

v8503

v850_handle_interrupt_attribute

v850

MPU

GCC

1,934

57

1

[]

[ "<s>", "const", "SIRegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "RI", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "AMDGPU", "SI" ]

SIInstrInfo (2)

getRegisterInfo

AMDGPU

GPU

LLVM

1,935

13

1

[]

[ "<s>", "InstructionCost", "RISCVTTIImpl", "::", "getMinMaxReductionCost", "(", "VectorType", "*", "Ty", ",", "VectorType", "*", "CondTy", ",", "bool", "IsUnsigned", ",", "TTI", "::", "TargetCostKind", "CostKind", ")", "{", "if", "(", "!", "isa", "<", "FixedVec...

[ "Try", "to", "calculate", "op", "costs", "for", "min/max", "reduction", "operations", "." ]

[ "RISCV", "RISCV", "2", "1" ]

RISCVTargetTransformInfo5

getMinMaxReductionCost

RISCV

CPU

LLVM

1,936

154

1

[]

[ "<s>", "SDValue", "SITargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "AMDGPUTargetLowering", "::", "LowerO...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "AMDGPU", "SI", "AMDGPU", "ISD::FrameIndex", "ISD::BRCOND", "ISD::LOAD", "2", "\"Load should return a value and a chain\"", "ISD::FSIN", "ISD::FCOS", "ISD::SELECT", "ISD::FDIV", "ISD::ATOMIC_CMP_SWAP", "ISD::STORE", "ISD::GlobalAddress", "SI", "SI", "ISD::INTRINSIC_WO_CHAIN", "SI...

SIISelLowering101

LowerOperation

AMDGPU

GPU

LLVM

1,937

289

1

[]

[ "<s>", "static", "void", "set_callers_may_not_allocate_frame", "(", "function", "*", "fn", ")", "{", "basic_block", "bb", ";", "gimple_stmt_iterator", "gsi", ";", "gimple", "*", "stmt", ";", "tree", "called_fn_tree", ";", "function", "*", "called_fn", ";", "if",...

[ "Set", "the", "callers_may_not_allocate_frame", "flag", "for", "any", "function", "which", "function", "FN", "calls", "because", "FN", "may", "not", "allocate", "a", "frame", "header", "." ]

[ "mips" ]

frame-header-opt

set_callers_may_not_allocate_frame

mips

CPU

GCC

1,938

122

1

[]

[ "<s>", "static", "void", "AnalyzeArguments", "(", "CCState", "&", "State", ",", "SmallVectorImpl", "<", "CCValAssign", ">", "&", "ArgLocs", ",", "const", "SmallVectorImpl", "<", "ArgT", ">", "&", "Args", ")", "{", "static", "const", "uint16_t", "RegList", "[...

[ "The", "function", "will", "invoke", "AnalyzeCallOperands", "." ]

[ "Mandarin", "MD::R0", "MD::R1", "MD::R2", "MD::R3", "4", "0", "0", "ISD::ArgFlagsTy", "2", "2", "0", "0", "4", "4", "MVT::i32", "MVT::f32", "4", "4" ]

MandarinISelLowering

AnalyzeArguments

Mandarin

CPU

LLVM

1,939

383

1

[]

[ "<s>", "static", "section", "*", "ft32_select_section", "(", "tree", "decl", ",", "int", "reloc", ",", "unsigned", "HOST_WIDE_INT", "align", ")", "{", "if", "(", "TREE_TYPE", "(", "decl", ")", "!=", "error_mark_node", "&&", "TYPE_ADDR_SPACE", "(", "TREE_TYPE",...

[ "Implement", "targetm.select_section", "." ]

[ "ft32", "\"._pm\"", "\"._pm\"" ]

ft32

ft32_select_section

ft32

MPU

GCC

1,940

78

1

[]

[ "<s>", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "SystemZSelectionDAGInfo", "::", "EmitTargetCodeForMemchr", "(", "SelectionDAG", "&", "DAG", ",", "SDLoc", "DL", ",", "SDValue", "Chain", ",", "SDValue", "Src", ",", "SDValue", "Char", ",", "SD...

[ "Emit", "target-specific", "code", "that", "performs", "a", "memchr", ",", "in", "cases", "where", "that", "is", "faster", "than", "a", "libcall", "." ]

[ "SystemZ", "SystemZ", "MVT::Other", "MVT::Glue", "MVT::i32", "ISD::AND", "MVT::i32", "255", "MVT::i32", "ISD::ADD", "SystemZISD::SEARCH_STRING", "1", "2", "0", "SystemZ::CCMASK_SRST", "MVT::i32", "SystemZ::CCMASK_SRST_FOUND", "MVT::i32", "MVT::Glue", "SystemZISD::SELECT_CCMASK"...

SystemZSelectionDAGInfo (2)

EmitTargetCodeForMemchr

SystemZ

CPU

LLVM

1,941

279

1

[]

[ "<s>", "bool", "Thumb1FrameLowering", "::", "hasReservedCallFrame", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "unsigned", "CFSize", "=", "MFI", ".", ...

[ "hasReservedCallFrame", "-", "Under", "normal", "circumstances", ",", "when", "a", "frame", "pointer", "is", "not", "required", ",", "we", "reserve", "argument", "space", "for", "call", "sites", "in", "the", "function", "immediately", "on", "entry", "to", "the...

[ "ARM", "1", "8", "1", "4", "2" ]

Thumb1FrameLowering (2)1

hasReservedCallFrame

ARM

CPU

LLVM

1,942

62

1

[]

[ "<s>", "void", "PPCPostRASchedStrategy", "::", "enterMBB", "(", "MachineBasicBlock", "*", "MBB", ")", "{", "PostGenericScheduler", "::", "enterMBB", "(", "MBB", ")", ";", "}", "</s>" ]

[ "Tell", "the", "strategy", "that", "MBB", "is", "about", "to", "be", "processed", "." ]

[ "PowerPC", "PPC" ]

PPCMachineScheduler

enterMBB

PowerPC

CPU

LLVM

1,943

18

1

[]

[ "<s>", "static", "bool", "ix86_tieable_integer_mode_p", "(", "machine_mode", "mode", ")", "{", "switch", "(", "mode", ")", "{", "case", "E_HImode", ":", "case", "E_SImode", ":", "return", "true", ";", "case", "E_QImode", ":", "return", "TARGET_64BIT", "||", ...

[ "A", "subroutine", "of", "ix86_modes_tieable_p", ".", "Return", "true", "if", "MODE", "is", "a", "tieable", "integer", "mode", "." ]

[ "i386" ]

i386

ix86_tieable_integer_mode_p

i386

CPU

GCC

1,944

44

1

[]

[ "<s>", "static", "void", "moxie_trampoline_init", "(", "rtx", "m_tramp", ",", "tree", "fndecl", ",", "rtx", "chain_value", ")", "{", "rtx", "mem", ",", "fnaddr", "=", "XEXP", "(", "DECL_RTL", "(", "fndecl", ")", ",", "0", ")", ";", "emit_block_move", "("...

[ "Worker", "function", "for", "TARGET_TRAMPOLINE_INIT", "." ]

[ "moxie", "0", "4", "16" ]

moxie

moxie_trampoline_init

moxie

CPU

GCC

1,945

82

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"CAHP DAG->DAG Pattern Instruction Selection\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "CAHP", "\"CAHP DAG->DAG Pattern Instruction Selection\"" ]

CAHPISelDAGToDAG

getPassName

CAHP

CPU

LLVM

1,946

11

1

[]

[ "<s>", "const", "char", "*", "X86_64Relocator", "::", "getName", "(", "Relocation", "::", "Type", "pType", ")", "const", "{", "return", "X86_64ApplyFunctions", "[", "pType", "]", ".", "name", ";", "}", "</s>" ]

[ "Return", "a", "string", "with", "the", "name", "of", "the", "plan", "and", "the", "applicable", "VFs", "and", "UFs", "." ]

[ "X86", "X86", "X86" ]

X86Relocator

getName

X86

CPU

LLVM

1,947

23

1

[]

[ "<s>", "static", "const", "char", "*", "avr_asm_len", "(", "const", "char", "*", "tpl", ",", "rtx", "*", "operands", ",", "int", "*", "plen", ",", "int", "n_words", ")", "{", "if", "(", "plen", "==", "NULL", ")", "output_asm_insn", "(", "tpl", ",", ...

[ "Helper", "function", "to", "print", "assembler", "resp", ".", "track", "instruction", "sequence", "lengths", ".", "Always", "return", "``", "''", ".", "If", "PLEN", "==", "NULL", ":", "Output", "assembler", "code", "from", "template", "TPL", "with", "operan...

[ "avr", "0", "\"\"" ]

avr

avr_asm_len

avr

MPU

GCC

1,948

61

1

[]

[ "<s>", "const", "SystemZRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "SystemZ", "SystemZ" ]

SystemZSubtarget16

getRegisterInfo

SystemZ

CPU

LLVM

1,949

17

1

[]

[ "<s>", "void", "SIRegisterInfo", "::", "resolveFrameIndex", "(", "MachineInstr", "&", "MI", ",", "Register", "BaseReg", ",", "int64_t", "Offset", ")", "const", "{", "const", "SIInstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "bool", ...

[ "Resolve", "a", "frame", "index", "operand", "of", "an", "instruction", "to", "reference", "the", "indicated", "base", "register", "plus", "offset", "instead", "." ]

[ "AMDGPU", "SI", "SI", "\"should not see multiple frame indices\"", "AMDGPU::OpName", "\"frame index must be address operand\"", "AMDGPU::OpName", "SI", "\"should only be seeing stack pointer offset relative FrameIndex\"", "AMDGPU::OpName", "12", "\"offset should be legal\"" ]

SIRegisterInfo112

resolveFrameIndex

AMDGPU

GPU

LLVM

1,950

224

1

[]

[ "<s>", "bool", "GCNPassConfig", "::", "addPreISel", "(", ")", "{", "AMDGPUPassConfig", "::", "addPreISel", "(", ")", ";", "addPass", "(", "createAMDGPUAnnotateKernelFeaturesPass", "(", ")", ")", ";", "addPass", "(", "&", "AMDGPUUnifyDivergentExitNodesID", ")", ";"...

[ "{", "{", "@", "For", "GlobalISel" ]

[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "SI", "AMDGPU", "SI" ]

AMDGPUTargetMachine18

addPreISel

AMDGPU

GPU

LLVM

1,951

80

1

[]

[ "<s>", "X86Subtarget", "::", "X86Subtarget", "(", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "TuneCPU", ",", "StringRef", "FS", ",", "const", "X86TargetMachine", "&", "TM", ",", "MaybeAlign", "StackAlignOverride", ",", "unsigned", ...

[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]

[ "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86" ]

X86Subtarget3

X86Subtarget

X86

CPU

LLVM

1,952

253

1

[]

[ "<s>", "DecodeStatus", "AMDGPUDisassembler", "::", "getInstruction", "(", "MCInst", "&", "MI", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes_", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "WS", ",", "raw_ostream", "&", "...

[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU::FeatureGCN3Encoding", "\"Disassembly not yet supported for subtarget\"", "8", "0", "8", "0", "4", "AMDGPU", "4", "32", "AMDGPU", "AMDGPU::V_MAC_F32_e64_vi", "AMDGPU::V_MAC_F32_e64_si", "AMDGPU::V_MAC_F16_e64_vi", "0", "AMDGPU::OpName", "0" ]

AMDGPUDisassembler (2)

getInstruction

AMDGPU

GPU

LLVM

1,953

429

1

[]

[ "<s>", "void", "ARMHazardRecognizer", "::", "EmitInstruction", "(", "SUnit", "*", "SU", ")", "{", "MachineInstr", "*", "MI", "=", "SU", "->", "getInstr", "(", ")", ";", "if", "(", "!", "MI", "->", "isDebugInstr", "(", ")", ")", "{", "LastMI", "=", "M...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "ARM", "ARM", "0" ]

ARMHazardRecognizer (2)

EmitInstruction

ARM

CPU

LLVM

1,954

47

1

[]

[ "<s>", "static", "inline", "bool", "save_reg_p", "(", "int", "r", ")", "{", "return", "!", "call_used_regs", "[", "r", "]", "&&", "df_regs_ever_live_p", "(", "r", ")", ";", "}", "</s>" ]

[ "Determine", "whether", "the", "REG", "is", "really", "used", "." ]

[ "powerpcspe" ]

powerpcspe

save_reg_p

powerpcspe

CPU

GCC

1,955

22

1

[]

[ "<s>", "static", "bool", "isPairedLdSt", "(", "const", "MachineInstr", "&", "MI", ")", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "AArch64", "::", "LDPSi", ":", "case", "AArch64", "::...

[ "Returns", "whether", "the", "instruction", "is", "a", "paired", "load/store", "." ]

[ "AArch64", "AArch64::LDPSi", "AArch64::LDPSWi", "AArch64::LDPDi", "AArch64::LDPQi", "AArch64::LDPWi", "AArch64::LDPXi", "AArch64::STPSi", "AArch64::STPDi", "AArch64::STPQi", "AArch64::STPWi", "AArch64::STPXi" ]

AArch64LoadStoreOptimizer

isPairedLdSt

AArch64

CPU

LLVM

1,956

84

1

[]

[ "<s>", "uint64_t", "evaluateBranch", "(", "const", "MCInst", "&", "Inst", ",", "uint64_t", "Addr", ",", "uint64_t", "Size", ")", "const", "{", "unsigned", "LblOperand", "=", "Inst", ".", "getOpcode", "(", ")", "==", "AArch64", "::", "Bcc", "?", "1", ":",...

[ "Given", "a", "branch", "instruction", "try", "to", "get", "the", "address", "the", "branch", "targets", "." ]

[ "AArch64", "AArch64::Bcc", "1", "0", "1ULL" ]

AArch64MCTargetDesc1

evaluateBranch

AArch64

CPU

LLVM

1,957

81

1

[]

[ "<s>", "SDValue", "HexagonTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "Small...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "Hexagon", "Hexagon", "ISD::OutputArg", "16", "Hexagon", "4", "1", "0", "1", "0", "HexagonISD::RET_FLAG", "MVT::Other", "0" ]

HexagonISelLowering112

LowerReturn

Hexagon

DSP

LLVM

1,958

238

1

[]

[ "<s>", "TargetLoweringObjectFile", "*", "getObjFileLowering", "(", ")", "const", "override", "{", "return", "this", "->", "TLOF", ".", "get", "(", ")", ";", "}", "</s>" ]

[ "Return", "information", "about", "object", "file", "lowering", "." ]

[ "MCS51" ]

MCS51TargetMachine

getObjFileLowering

MCS51

MPU

LLVM

1,959

18

1

[]

[ "<s>", "static", "bool", "aarch64_rtx_costs_wrapper", "(", "rtx", "x", ",", "machine_mode", "mode", ",", "int", "outer", ",", "int", "param", ",", "int", "*", "cost", ",", "bool", "speed", ")", "{", "bool", "result", "=", "aarch64_rtx_costs", "(", "x", "...

[ "Wrapper", "around", "aarch64_rtx_costs", ",", "dumps", "the", "partial", ",", "or", "total", "cost", "calculated", "for", "X", ".", "This", "cost", "is", "stored", "in", "*", "COST", ".", "Returns", "true", "if", "the", "total", "cost", "of", "X", "was"...

[ "aarch64", "\"\\n%s cost: %d (%s)\\n\"", "\"Hot\"", "\"Cold\"", "\"final\"", "\"partial\"" ]

aarch643

aarch64_rtx_costs_wrapper

aarch64

CPU

GCC

1,960

87

1

[]

[ "<s>", "void", "XCoreAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "SmallString", "<", "128", ">", "Str", ";", "raw_svector_ostream", "O", "(", "Str", ")", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "XCore", "XCore", "128", "XCore::DBG_VALUE", "\"Should be handled target independently\"", "XCore::ADD_2rus", "2", "0", "\"\\tmov \"", "XCore", "0", "\", \"", "XCore", "1", "XCore::BR_JT", "XCore::BR_JT32", "\"\\tbru \"", "XCore", "1", "XCore::BR_JT", "0", "0" ]

XCoreAsmPrinter

EmitInstruction

XCore

MPU

LLVM

1,961

218

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"Hexagon Expand Condsets\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "Hexagon", "\"Hexagon Expand Condsets\"" ]

HexagonExpandCondsets

getPassName

Hexagon

DSP

LLVM

1,962

11

1

[]

[ "<s>", "static", "void", "single_move_for_cpymem", "(", "rtx", "dst", ",", "rtx", "src", ",", "machine_mode", "mode", ",", "HOST_WIDE_INT", "offset", ")", "{", "rtx", "scratch", "=", "gen_reg_rtx", "(", "mode", ")", ";", "rtx", "srcmem", ",", "dstmem", ";"...

[ "Adjust", "DST", "and", "SRC", "by", "OFFSET", "bytes", ",", "and", "generate", "one", "move", "in", "mode", "MODE", "." ]

[ "bfin" ]

bfin

single_move_for_cpymem

bfin

DSP

GCC

1,963

67

1

[]

[ "<s>", "const", "char", "*", "output_add_immediate", "(", "rtx", "*", "operands", ")", "{", "HOST_WIDE_INT", "n", "=", "INTVAL", "(", "operands", "[", "2", "]", ")", ";", "if", "(", "n", "!=", "0", "||", "REGNO", "(", "operands", "[", "0", "]", ")"...

[ "Output", "an", "ADD", "r", ",", "s", ",", "#", "n", "where", "n", "may", "be", "too", "big", "for", "one", "instruction", ".", "If", "adding", "zero", "to", "one", "register", ",", "output", "nothing", "." ]

[ "arm", "2", "0", "0", "1", "0", "\"sub%?\\t%0, %1, %2\"", "\"sub%?\\t%0, %0, %2\"", "2", "\"add%?\\t%0, %1, %2\"", "\"add%?\\t%0, %0, %2\"", "2", "\"\"" ]

arm

output_add_immediate

arm

CPU

GCC

1,964

83

1

[]

[ "<s>", "static", "struct", "machine_function", "*", "ft32_init_machine_status", "(", "void", ")", "{", "return", "ggc_cleared_alloc", "<", "machine_function", ">", "(", ")", ";", "}", "</s>" ]

[ "Zero", "initialization", "is", "OK", "for", "all", "current", "fields", "." ]

[ "ft32" ]

ft32

ft32_init_machine_status

ft32

MPU

GCC

1,965

18

1

[]

[ "<s>", "static", "void", "sparc_function_arg_advance", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "...

[ "Handle", "the", "TARGET_FUNCTION_ARG_ADVANCE", "hook", ".", "Update", "the", "data", "in", "CUM", "to", "advance", "over", "an", "argument", "of", "mode", "MODE", "and", "data", "type", "TYPE", ".", "TYPE", "is", "null", "for", "libcalls", "where", "that", ...

[ "sparc", "8", "16", "2" ]

sparc5

sparc_function_arg_advance

sparc

CPU

GCC

1,966

166

1

[]

[ "<s>", "TargetLowering", "::", "AtomicExpansionKind", "X86TargetLowering", "::", "shouldExpandAtomicLoadInIR", "(", "LoadInst", "*", "LI", ")", "const", "{", "Type", "*", "MemType", "=", "LI", "->", "getType", "(", ")", ";", "bool", "NoImplicitFloatOps", "=", "L...

[ "Returns", "how", "the", "given", "(", "atomic", ")", "load", "should", "be", "expanded", "by", "the", "IR-level", "AtomicExpand", "pass", "." ]

[ "X86", "X86", "64" ]

X86ISelLowering (2)6

shouldExpandAtomicLoadInIR

X86

CPU

LLVM

1,967

100

1

[]

[ "<s>", "static", "bool", "consume", "(", "InternalInstruction", "*", "insn", ",", "T", "&", "ptr", ")", "{", "auto", "r", "=", "insn", "->", "bytes", ";", "uint64_t", "offset", "=", "insn", "->", "readerCursor", "-", "insn", "->", "startLocation", ";", ...

[ "Consume", "N", "operations", "." ]

[ "X86", "0", "0", "8" ]

X86Disassembler (2)2

consume

X86

CPU

LLVM

1,968

106

1

[]

[ "<s>", "TargetPassConfig", "*", "DCPU16TargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "DCPU16PassConfig", "(", "this", ",", "PM", ")", ";", "}", "</s>" ]

[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]

[ "Dcpu16", "DCPU16", "DCPU16" ]

Dcpu16TargetMachine

createPassConfig

Dcpu16

CPU

LLVM

1,969

21

1

[]

[ "<s>", "static", "bool", "extract_base_offset_in_addr", "(", "rtx", "mem", ",", "rtx", "*", "base", ",", "rtx", "*", "offset", ")", "{", "rtx", "addr", ";", "gcc_assert", "(", "MEM_P", "(", "mem", ")", ")", ";", "addr", "=", "XEXP", "(", "mem", ",", ...

[ "If", "MEM", "is", "in", "the", "form", "of", "``", "base+offset", "''", ",", "extract", "the", "two", "parts", "of", "address", "and", "set", "to", "BASE", "and", "OFFSET", ",", "otherwise", "return", "false", "after", "clearing", "BASE", "and", "OFFSET...

[ "arm", "0", "0", "0", "1", "0", "1" ]

arm

extract_base_offset_in_addr

arm

CPU

GCC

1,970

146

1

[]

[ "<s>", "Optional", "<", "uint64_t", ">", "X86MCInstrAnalysis", "::", "evaluateMemoryOperandAddress", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "*", "STI", ",", "uint64_t", "Addr", ",", "uint64_t", "Size", ")", "const", "{", "const", ...

[ "Given", "an", "instruction", "tries", "to", "get", "the", "address", "of", "a", "memory", "operand", "." ]

[ "X86", "X86", "X86II::getMemoryOperandNo", "1", "X86II::getOperandBias", "X86::AddrSegmentReg", "X86::AddrBaseReg", "X86::AddrIndexReg", "X86::AddrScaleAmt", "X86::AddrDisp", "0", "0", "1", "X86::RIP" ]

X86MCTargetDesc13

evaluateMemoryOperandAddress

X86

CPU

LLVM

1,971

216

1

[]

[ "<s>", "bool", "VEInstrInfo", "::", "analyzeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "&", "TBB", ",", "MachineBasicBlock", "*", "&", "FBB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "bool", "Allo...

[ "analyzeBranch", "-", "Analyze", "the", "branching", "code", "at", "the", "end", "of", "MBB", ",", "returning", "true", "if", "it", "can", "not", "be", "understood", "(", "e.g", "." ]

[ "VE", "VE", "0", "0", "0", "0" ]

VEInstrInfo

analyzeBranch

VE

CPU

LLVM

1,972

384

1

[]

[ "<s>", "int", "general_scalar_chain", "::", "vector_const_cost", "(", "rtx", "exp", ")", "{", "gcc_assert", "(", "CONST_INT_P", "(", "exp", ")", ")", ";", "if", "(", "standard_sse_constant_p", "(", "exp", ",", "vmode", ")", ")", "return", "ix86_cost", "->", ...

[ "Return", "a", "cost", "of", "building", "a", "vector", "costant", "instead", "of", "using", "a", "scalar", "one", "." ]

[ "i386", "1", "0" ]

i386-features

vector_const_cost

i386

CPU

GCC

1,973

46

1

[]

[ "<s>", "const", "SITargetLowering", "*", "getTLI", "(", ")", "const", "{", "return", "TLI", ";", "}", "</s>" ]

[ "Getter", "for", "generic", "TargetLowering", "class", "." ]

[ "AMDGPU", "SI" ]

AMDGPUTargetTransformInfo (2)2

getTLI

AMDGPU

GPU

LLVM

1,974

12

1

[]

[ "<s>", "bool", "X86TTIImpl", "::", "isLegalMaskedGather", "(", "Type", "*", "DataTy", ")", "{", "if", "(", "isa", "<", "VectorType", ">", "(", "DataTy", ")", "&&", "!", "isPowerOf2_32", "(", "DataTy", "->", "getVectorNumElements", "(", ")", ")", ")", "re...

[ "Return", "true", "if", "the", "target", "supports", "masked", "gather", "." ]

[ "X86", "X86", "32" ]

X86TargetTransformInfo (3)

isLegalMaskedGather

X86

CPU

LLVM

1,975

78

1

[]

[ "<s>", "InstructionCost", "X86TTIImpl", "::", "getGatherScatterOpCost", "(", "unsigned", "Opcode", ",", "Type", "*", "SrcVTy", ",", "const", "Value", "*", "Ptr", ",", "bool", "VariableMask", ",", "Align", "Alignment", ",", "TTI", "::", "TargetCostKind", "CostKin...

[ "Calculate", "the", "cost", "of", "Gather", "/", "Scatter", "operation", "." ]

[ "X86", "X86", "1", "\"Unexpected data type for Gather/Scatter\"", "\"Unexpected type for Ptr argument\"" ]

X86TargetTransformInfo10

getGatherScatterOpCost

X86

CPU

LLVM

1,976

328

1

[]

[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "if", "(", "skipFunction", "(", "*", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "const", "PPCSubtarget", "&", "STI", "=", "MF", "."...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "PowerPC", "PPC", "PPC" ]

PPCVSXSwapRemoval12

runOnMachineFunction

PowerPC

CPU

LLVM

1,977

100

1

[]

[ "<s>", "bool", "ARMBaseTargetMachine", "::", "addPreSched2", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{", "if", "(", "OptLevel", "!=", "CodeGenOpt", "::", "None", "&&", "!", "Subtarget", ".", "isThumb1Only", "(", ...

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "prolog-epilog", "insertion", "and", "before", "the", "second", "instruction", "scheduling", "pass", "." ]

[ "ARM", "ARM", "ARM", "ARM" ]

ARMTargetMachine91

addPreSched2

ARM

CPU

LLVM

1,978

52

1

[]

[ "<s>", "const", "MOSMCExpr", "*", "MOSMCExpr", "::", "create", "(", "VariantKind", "Kind", ",", "const", "MCExpr", "*", "Expr", ",", "bool", "Negated", ",", "MCContext", "&", "Ctx", ")", "{", "return", "new", "(", "Ctx", ")", "MOSMCExpr", "(", "Kind", ...

[ "This", "creates", "an", "identified", "struct", "." ]

[ "MOS", "MOS", "MOS", "MOS" ]

MOSMCExpr

create

MOS

MPU

LLVM

1,979

38

1

[]

[ "<s>", "EVT", "PPCTargetLowering", "::", "getSetCCResultType", "(", "EVT", "VT", ")", "const", "{", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "return", "MVT", "::", "i32", ";", "return", "VT", ".", "changeVectorElementTypeToInteger", "(", ")", ...

[ "Return", "the", "value", "type", "to", "use", "for", "ISD", ":", ":SETCC", "." ]

[ "PowerPC", "PPC", "MVT::i32" ]

PPCISelLowering105

getSetCCResultType

PowerPC

CPU

LLVM

1,980

32

1

[]

[ "<s>", "SDValue", "SparcTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Should not custom lower this!...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "Sparc", "Sparc", "\"Should not custom lower this!\"", "ISD::RETURNADDR", "ISD::FRAMEADDR", "ISD::GlobalTLSAddress", "\"TLS not implemented for Sparc.\"", "ISD::GlobalAddress", "ISD::ConstantPool", "ISD::FP_TO_SINT", "ISD::SINT_TO_FP", "ISD::BR_CC", "ISD::SELECT_CC", "ISD::VASTART", "ISD...

SparcISelLowering13

LowerOperation

Sparc

CPU

LLVM

1,981

181

1

[]

[ "<s>", "void", "HexagonDAGToDAGISel", "::", "Select", "(", "SDNode", "*", "N", ")", "{", "if", "(", "N", "->", "isMachineOpcode", "(", ")", ")", "return", "N", "->", "setNodeId", "(", "-", "1", ")", ";", "switch", "(", "N", "->", "getOpcode", "(", ...

[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]

[ "Hexagon", "Hexagon", "1", "ISD::Constant", "ISD::ConstantFP", "ISD::FrameIndex", "ISD::BITCAST", "ISD::SHL", "ISD::LOAD", "ISD::STORE", "ISD::ZERO_EXTEND", "ISD::INTRINSIC_W_CHAIN", "ISD::INTRINSIC_WO_CHAIN" ]

HexagonISelDAGToDAG11

Select

Hexagon

DSP

LLVM

1,982

153

1

[]

[ "<s>", "static", "rtx", "rs6000_emit_vector_compare", "(", "enum", "rtx_code", "rcode", ",", "rtx", "op0", ",", "rtx", "op1", ",", "machine_mode", "dmode", ")", "{", "rtx", "mask", ";", "bool", "swap_operands", "=", "false", ";", "bool", "try_again", "=", ...

[ "Emit", "vector", "compare", "for", "operands", "OP0", "and", "OP1", "using", "code", "RCODE", ".", "DMODE", "is", "expected", "destination", "mode", ".", "This", "is", "a", "recursive", "function", "." ]

[ "powerpcspe" ]

powerpcspe

rs6000_emit_vector_compare

powerpcspe

CPU

GCC

1,983

426

1

[]

[ "<s>", "void", "SPUHazardRecognizer", "::", "AdvanceCycle", "(", ")", "{", "DOUT", "<<", "\"SPUHazardRecognizer::AdvanceCycle\\n\"", ";", "}", "</s>" ]

[ "AdvanceCycle", "-", "This", "callback", "is", "invoked", "whenever", "the", "next", "top-down", "instruction", "to", "be", "scheduled", "can", "not", "issue", "in", "the", "current", "cycle", ",", "either", "because", "of", "latency", "or", "resource", "confl...

[ "CellSPU", "SPU", "\"SPUHazardRecognizer::AdvanceCycle\\n\"" ]

SPUHazardRecognizers2

AdvanceCycle

CellSPU

MPU

LLVM

1,984

12

1

[]

[ "<s>", "bool", "lowerOperand", "(", "const", "MachineOperand", "&", "MO", ",", "MCOperand", "&", "MCOp", ")", "const", "{", "return", "lowerRISCVMachineOperandToMCOperand", "(", "MO", ",", "MCOp", ",", "*", "this", ")", ";", "}", "</s>" ]

[ "Wrapper", "for", "MCInstLowering.lowerOperand", "(", ")", "for", "the", "tblgen'erated", "pseudo", "lowering", "." ]

[ "RISCV", "RISCV" ]

RISCVAsmPrinter6

lowerOperand

RISCV

CPU

LLVM

1,985

26

1

[]

[ "<s>", "bool", "HCE", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "if", "(", "MF", ".", "getFunction", "(", ")", ".", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Hexagon", "\": skipping \"", "\" due to exception handling\\n\"", "\"Before \"", "Hexagon", "1", "1", "\"Collected \"", "\" extenders\\n\"", "0", "\"After \"", "\"No changes\\n\"" ]

HexagonConstExtenders11

runOnMachineFunction

Hexagon

DSP

LLVM

1,986

442

1

[]

[ "<s>", "uint64_t", "SIMCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "if", "(", "MO", ".", "isReg", "(", "...

[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]

[ "R600", "SI", "0", "0", "\"Encoding of this operand type is not supported yet.\"", "0" ]

SIMCCodeEmitter31

getMachineOpValue

R600

GPU

LLVM

1,987

166

1

[]

[ "<s>", "bool", "SITargetLowering", "::", "getAddrModeArguments", "(", "IntrinsicInst", "*", "II", ",", "SmallVectorImpl", "<", "Value", "*", ">", "&", "Ops", ",", "Type", "*", "&", "AccessTy", ")", "const", "{", "switch", "(", "II", "->", "getIntrinsicID", ...

[ "CodeGenPrepare", "sinks", "address", "calculations", "into", "the", "same", "BB", "as", "Load/Store", "instructions", "reading", "the", "address", "." ]

[ "AMDGPU", "SI", "Intrinsic::amdgcn_atomic_inc", "Intrinsic::amdgcn_atomic_dec", "Intrinsic::amdgcn_atomic_fadd", "Intrinsic::amdgcn_atomic_fmin", "Intrinsic::amdgcn_atomic_fmax", "0" ]

SIISelLowering31

getAddrModeArguments

AMDGPU

GPU

LLVM

1,988

96

1

[]

[ "<s>", "void", "function_arg_advance", "(", "struct", "sparc_args", "*", "cum", ",", "enum", "machine_mode", "mode", ",", "tree", "type", ",", "int", "named", ")", "{", "int", "slotno", ",", "regno", ",", "padding", ";", "slotno", "=", "function_arg_slotno",...

[ "Handle", "the", "FUNCTION_ARG_ADVANCE", "macro", ".", "Update", "the", "data", "in", "CUM", "to", "advance", "over", "an", "argument", "of", "mode", "MODE", "and", "data", "type", "TYPE", ".", "TYPE", "is", "null", "for", "libcalls", "where", "that", "inf...

[ "sparc", "0", "1", "8", "16", "2" ]

sparc3

function_arg_advance

sparc

CPU

GCC

1,989

174

1

[]

[ "<s>", "bool", "X86AsmBackend", "::", "writeNopData", "(", "uint64_t", "Count", ",", "MCObjectWriter", "*", "OW", ")", "const", "{", "static", "const", "uint8_t", "Nops", "[", "10", "]", "[", "10", "]", "=", "{", "{", "0x90", "}", ",", "{", "0x66", "...

[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]

[ "X86", "X86", "10", "10", "0x90", "0x66", "0x90", "0x0f", "0x1f", "0x00", "0x0f", "0x1f", "0x40", "0x00", "0x0f", "0x1f", "0x44", "0x00", "0x00", "0x66", "0x0f", "0x1f", "0x44", "0x00", "0x00", "0x0f", "0x1f", "0x80", "0x00", "0x00", "0x00", "0x00", "0...

X86AsmBackend45

writeNopData

X86

CPU

LLVM

1,990

313

1

[]

[ "<s>", "PointerTypeMap", "PointerTypeAnalysis", "::", "run", "(", "const", "Module", "&", "M", ")", "{", "PointerTypeMap", "Map", ";", "for", "(", "auto", "&", "G", ":", "M", ".", "globals", "(", ")", ")", "{", "if", "(", "G", ".", "getType", "(", ...

[ "Run", "the", "analysis", "pass", "over", "a", "function", "and", "produce", "a", "dominator", "tree", "." ]

[ "DirectX" ]

PointerTypeAnalysis

run

DirectX

Virtual ISA

LLVM

1,991

119

1

[]

[ "<s>", "void", "X86DAGToDAGISel", "::", "PreprocessISelDAG", "(", ")", "{", "OptForSize", "=", "MF", "->", "getFunction", "(", ")", "->", "getFnAttributes", "(", ")", ".", "hasOptimizeForSizeAttr", "(", ")", ";", "for", "(", "SelectionDAG", "::", "allnodes_ite...

[ "PreprocessISelDAG", "-", "This", "hook", "allows", "targets", "to", "hack", "on", "the", "graph", "before", "instruction", "selection", "starts", "." ]

[ "X86", "X86", "X86ISD::CALL", "X86ISD::TC_RETURN", "X86ISD::CALL", "0", "1", "0", "ISD::FP_ROUND", "ISD::FP_EXTEND", "0", "0", "X86", "X86", "ISD::FP_EXTEND", "1", "ISD::FP_ROUND", "0", "0", "ISD::EXTLOAD", "0", "0" ]

X86ISelDAGToDAG71

PreprocessISelDAG

X86

CPU

LLVM

1,992

429

1

[]

[ "<s>", "static", "tree", "make_resolver_func", "(", "const", "tree", "default_decl", ",", "const", "tree", "dispatch_decl", ",", "basic_block", "*", "empty_bb", ")", "{", "tree", "decl_name", "=", "clone_function_name", "(", "default_decl", ",", "\"resolver\"", ")...

[ "Make", "the", "resolver", "function", "decl", "to", "dispatch", "the", "versions", "of", "a", "multi-", "versioned", "function", ",", "DEFAULT_DECL", ".", "Create", "an", "empty", "basic", "block", "in", "the", "resolver", "and", "store", "the", "pointer", ...

[ "rs6000", "\"resolver\"", "1", "1", "0", "0", "1", "0", "0", "0", "1", "1", "\"ifunc\"" ]

rs60008

make_resolver_func

rs6000

CPU

GCC

1,993

270

1

[]

[ "<s>", "unsigned", "PPCFrameLowering", "::", "determineFrameLayout", "(", "MachineFunction", "&", "MF", ",", "bool", "UpdateMF", ",", "bool", "UseEstimate", ")", "const", "{", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "unsi...

[ "Determine", "the", "frame", "layout", "but", "do", "not", "update", "the", "machine", "function", "." ]

[ "PowerPC", "PPC", "1", "PPC", "PPC", "0", "224", "0", "0" ]

PPCFrameLowering10

determineFrameLayout

PowerPC

CPU

LLVM

1,994

272

1

[]

[ "<s>", "void", "HexagonTTIImpl", "::", "getUnrollingPreferences", "(", "Loop", "*", "L", ",", "ScalarEvolution", "&", "SE", ",", "TTI", "::", "UnrollingPreferences", "&", "UP", ")", "{", "UP", ".", "Runtime", "=", "UP", ".", "Partial", "=", "true", ";", ...

[ "Get", "target-customized", "preferences", "for", "the", "generic", "loop", "unrolling", "transformation", "." ]

[ "Hexagon", "Hexagon" ]

HexagonTargetTransformInfo10

getUnrollingPreferences

Hexagon

DSP

LLVM

1,995

31

1

[]

[ "<s>", "MCInst", "ARMInstrInfo", "::", "getNop", "(", ")", "const", "{", "MCInst", "NopInst", ";", "if", "(", "hasNOP", "(", ")", ")", "{", "NopInst", ".", "setOpcode", "(", "ARM", "::", "HINT", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand",...

[ "Return", "the", "noop", "instruction", "to", "use", "for", "a", "noop", "." ]

[ "ARM", "ARM", "ARM::HINT", "0", "ARMCC::AL", "0", "ARM::MOVr", "ARM::R0", "ARM::R0", "ARMCC::AL", "0", "0" ]

ARMInstrInfo21

getNop

ARM

CPU

LLVM

1,996

148

1

[]

[ "<s>", "SDValue", "PPCTargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "In...

[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]

[ "PowerPC", "PPC", "ISD::InputArg", "16", "PPC", "0", "\"Can only return in registers!\"", "1", "2", "\"Unknown loc info!\"", "ISD::TRUNCATE", "ISD::AssertZext", "ISD::TRUNCATE", "ISD::AssertSext", "ISD::TRUNCATE" ]

PPCISelLowering (2)2

LowerCallResult

PowerPC

CPU

LLVM

1,997

356

1

[]

[ "<s>", "bool", "HexagonTargetLowering", "::", "isTruncateFree", "(", "EVT", "VT1", ",", "EVT", "VT2", ")", "const", "{", "if", "(", "!", "VT1", ".", "isSimple", "(", ")", "||", "!", "VT2", ".", "isSimple", "(", ")", ")", "return", "false", ";", "retu...

[ "Return", "true", "if", "it", "'s", "free", "to", "truncate", "a", "value", "of", "type", "Ty1", "to", "type", "Ty2", "." ]

[ "Hexagon", "Hexagon", "MVT::i64", "MVT::i32" ]

HexagonISelLowering1

isTruncateFree

Hexagon

DSP

LLVM

1,998

54

1

[]

[ "<s>", "Register", "OutgoingValueHandler", "::", "getStackAddress", "(", "const", "CCValAssign", "&", "VA", ",", "MachineMemOperand", "*", "&", "MMO", ")", "{", "MachineFunction", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "const", "TargetFrame...

[ "Materialize", "a", "VReg", "containing", "the", "address", "of", "the", "specified", "stack-based", "object", "." ]

[ "Mips", "0", "32", "32", "Mips::SP", "8", "8" ]

MipsCallLowering10

getStackAddress

Mips

CPU

LLVM

1,999

207

1

[]