docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "static", "void", "rs6000_elf_asm_out_constructor", "(", "rtx", "symbol", ",", "int", "priority", ")", "{", "const", "char", "*", "section", "=", "\".ctors\"", ";", "char", "buf", "[", "18", "]", ";", "if", "(", "priority", "!=", "DEFAULT_INIT_PRIORIT...	[ "Record", "an", "element", "in", "the", "table", "of", "global", "constructors", ".", "SYMBOL", "is", "a", "SYMBOL_REF", "of", "the", "function", "to", "be", "called", ";", "PRIORITY", "is", "a", "number", "between", "0", "and", "MAX_INIT_PRIORITY", ".", "...	[ "powerpcspe", "\".ctors\"", "18", "\".ctors.%.5u\"", "1", "\"\\t.long (\"", "\")@fixup\\n\"", "1" ]	powerpcspe	rs6000_elf_asm_out_constructor	powerpcspe	CPU	GCC	2,100	116	1	[]
[ "<s>", "static", "bool", "arc_assemble_integer", "(", "rtx", "x", ",", "unsigned", "int", "size", ",", "int", "aligned_p", ")", "{", "if", "(", "size", "==", "UNITS_PER_WORD", "&&", "aligned_p", "&&", "(", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_RE...	[ "Target", "hook", "to", "assemble", "an", "integer", "object", ".", "The", "ARC", "version", "needs", "to", "emit", "a", "special", "directive", "for", "references", "to", "labels", "and", "function", "symbols", "." ]	[ "arc", "\"\\t.word\\t%st(\"", "\")\\n\"" ]	arc3	arc_assemble_integer	arc	MPU	GCC	2,101	83	1	[]
[ "<s>", "static", "int", "ix86_mode_needed", "(", "int", "entity", ",", "rtx_insn", "*", "insn", ")", "{", "switch", "(", "entity", ")", "{", "case", "AVX_U128", ":", "return", "ix86_avx_u128_mode_needed", "(", "insn", ")", ";", "case", "I387_TRUNC", ":", "...	[ "Return", "needed", "mode", "for", "entity", "in", "optimize_mode_switching", "pass", "." ]	[ "i386", "0" ]	i3864	ix86_mode_needed	i386	CPU	GCC	2,102	57	1	[]
[ "<s>", "int", "frv_legitimate_constant_p", "(", "rtx", "x", ")", "{", "enum", "machine_mode", "mode", "=", "GET_MODE", "(", "x", ")", ";", "if", "(", "TARGET_FDPIC", ")", "return", "LEGITIMATE_PIC_OPERAND_P", "(", "x", ")", ";", "if", "(", "GET_CODE", "(",...	[ "A", "C", "expression", "that", "is", "nonzero", "if", "X", "is", "a", "legitimate", "constant", "for", "an", "immediate", "operand", "on", "the", "target", "machine", ".", "You", "can", "assume", "that", "X", "satisfies", "`", "CONSTANT_P", "'", ",", "s...	[ "frv" ]	frv2	frv_legitimate_constant_p	frv	VLIW	GCC	2,103	87	1	[]
[ "<s>", "const", "uint32_t", "*", "MipsRegisterInfo", "::", "getCallPreservedMask", "(", "CallingConv", "::", "ID", ")", "const", "{", "if", "(", "Subtarget", ".", "isSingleFloat", "(", ")", ")", "return", "CSR_SingleFloatOnly_RegMask", ";", "if", "(", "Subtarget...	[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]	[ "Mips", "Mips" ]	MipsRegisterInfo30	getCallPreservedMask	Mips	CPU	LLVM	2,104	39	1	[]
[ "<s>", "unsigned", "aarch64_dbx_register_number", "(", "unsigned", "regno", ")", "{", "if", "(", "GP_REGNUM_P", "(", "regno", ")", ")", "return", "AARCH64_DWARF_R0", "+", "regno", "-", "R0_REGNUM", ";", "else", "if", "(", "regno", "==", "SP_REGNUM", ")", "re...	[ "Provide", "a", "mapping", "from", "gcc", "register", "numbers", "to", "dwarf", "register", "numbers", "." ]	[ "aarch64" ]	aarch642	aarch64_dbx_register_number	aarch64	CPU	GCC	2,105	50	1	[]
[ "<s>", "static", "bool", "avr_function_ok_for_sibcall", "(", "tree", "decl_callee", ",", "tree", "exp_callee", ")", "{", "tree", "fntype_callee", ";", "if", "(", "cfun", "->", "machine", "->", "sibcall_fails", "\|\|", "TARGET_CALL_PROLOGUES", ")", "{", "return", "...	[ "Decide", "whether", "we", "can", "make", "a", "sibling", "call", "to", "a", "function", ".", "DECL", "is", "the", "declaration", "of", "the", "function", "being", "targeted", "by", "the", "call", "and", "EXP", "is", "the", "CALL_EXPR", "representing", "th...	[ "avr" ]	avr4	avr_function_ok_for_sibcall	avr	MPU	GCC	2,106	144	1	[]
[ "<s>", "MachineBasicBlock", "", "MSP430TargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "", "BB", ")", "const", "{", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "Opc...	[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]	[ "MSP430", "MSP430", "MSP430::Shl8", "MSP430::Shl16", "MSP430::Sra8", "MSP430::Sra16", "MSP430::Srl8", "MSP430::Srl16", "MSP430::Rrcl8", "MSP430::Rrcl16", "MSP430::Select16", "MSP430::Select8", "\"Unexpected instr type to insert\"", "MSP430::JCC", "3", "MSP430::PHI", "0", "2", "1"...	MSP430ISelLowering (2)1	EmitInstrWithCustomInserter	MSP430	MPU	LLVM	2,107	394	1	[]
[ "<s>", "bool", "SPIRVCallLowering", "::", "lowerReturn", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Value", "*", "Val", ",", "ArrayRef", "<", "Register", ">", "VRegs", ",", "FunctionLoweringInfo", "&", "FLI", ",", "Register", "SwiftErrorVReg", ")...	[ "This", "hook", "behaves", "as", "the", "extended", "lowerReturn", "function", ",", "but", "for", "targets", "that", "do", "not", "support", "swifterror", "value", "promotion", "." ]	[ "SPIRV", "SPIRV", "2", "\"All return types should use a single register\"", "SPIRV::OpReturnValue", "0", "SPIRV::OpReturn" ]	SPIRVCallLowering1	lowerReturn	SPIRV	Virtual ISA	LLVM	2,108	117	1	[]
[ "<s>", "static", "SDValue", "getTargetNode", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "unsigned", "Flag", ")", "{", "EVT", "Ty", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "GlobalAddressSDNode", "*", "N", "=", "dyn_cast"...	[ "Retrieve", "the", "target", "node", "this", "edge", "connects", "to", "." ]	[ "Mips", "0", "0", "\"Unexpected node type.\"" ]	MipsISelLowering (2)	getTargetNode	Mips	CPU	LLVM	2,109	206	1	[]
[ "<s>", "void", "ARMWinCOFFStreamer", "::", "finishImpl", "(", ")", "{", "emitFrames", "(", "nullptr", ")", ";", "emitWindowsUnwindTables", "(", ")", ";", "MCWinCOFFStreamer", "::", "finishImpl", "(", ")", ";", "}", "</s>" ]	[ "Streamer", "specific", "finalization", "." ]	[ "ARM", "ARM" ]	ARMWinCOFFStreamer5	finishImpl	ARM	CPU	LLVM	2,110	23	1	[]
[ "<s>", "SDNode", "*", "SICDAGToDAGISel", "::", "getGlobalBaseReg", "(", ")", "{", "unsigned", "GlobalBaseReg", "=", "MF", "->", "getInfo", "<", "SICFunctionInfo", ">", "(", ")", "->", "getGlobalBaseReg", "(", ")", ";", "return", "CurDAG", "->", "getRegister", ...	[ "getGlobalBaseReg", "-", "Return", "a", "virtual", "register", "initialized", "with", "the", "the", "global", "base", "register", "value", "." ]	[ "SIC", "SIC", "SIC" ]	SICISelDAGToDAG	getGlobalBaseReg	SIC	CPU	LLVM	2,111	50	1	[]
[ "<s>", "int", "s390_N_constraint_str", "(", "const", "char", "*", "str", ",", "HOST_WIDE_INT", "value", ")", "{", "machine_mode", "mode", ",", "part_mode", ";", "int", "def", ";", "int", "part", ",", "part_goal", ";", "if", "(", "str", "[", "0", "]", "...	[ "Evaluates", "constraint", "strings", "starting", "with", "letter", "N.", "Parameter", "STR", "contains", "the", "letters", "following", "letter", "``", "N", "''", "in", "the", "constraint", "string", ".", "Returns", "true", "if", "VALUE", "matches", "the", "c...	[ "s390", "0", "1", "0", "1", "0", "2", "0", "3", "0", "1", "0", "0", "0", "0", "1", "0", "1" ]	s390	s390_N_constraint_str	s390	MPU	GCC	2,112	222	1	[]
[ "<s>", "int", "mn10300_legitimate_pic_operand_p", "(", "rtx", "x", ")", "{", "const", "char", "*", "fmt", ";", "int", "i", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", "\|\|", "GET_CODE", "(", "x", ")", "==", "LABEL_REF", ")", "return",...	[ "Return", "zero", "if", "X", "references", "a", "SYMBOL_REF", "or", "LABEL_REF", "whose", "symbol", "is", "n't", "protected", "by", "a", "PIC", "unspec", ";", "nonzero", "otherwise", "." ]	[ "mn10300", "0", "1", "1", "1", "1", "1", "1", "1", "0", "1", "0", "0", "0", "1" ]	mn10300	mn10300_legitimate_pic_operand_p	mn10300	MPU	GCC	2,113	206	1	[]
[ "<s>", "unsigned", "AVRRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "if", ...	[ "Debug", "information", "queries", "." ]	[ "AVR", "AVR", "AVR::R28", "AVR::SP" ]	AVRRegisterInfo	getFrameRegister	AVR	MPU	LLVM	2,114	49	1	[]
[ "<s>", "void", "m32c_output_reg_pop", "(", "FILE", "*", "s", ",", "int", "regno", ")", "{", "if", "(", "regno", "==", "FLG_REGNO", ")", "fprintf", "(", "s", ",", "\"\\tpopc\\tflg\\n\"", ")", ";", "else", "fprintf", "(", "s", ",", "\"\\tpop.%c\\t%s\"", ",...	[ "Likewise", "for", "ASM_OUTPUT_REG_POP", "." ]	[ "m32c", "\"\\tpopc\\tflg\\n\"", "\"\\tpop.%c\\t%s\"", "\" bwll\"" ]	m32c2	m32c_output_reg_pop	m32c	MPU	GCC	2,115	46	1	[]
[ "<s>", "VSETVLIInfo", "intersect", "(", "const", "VSETVLIInfo", "&", "Other", ")", "const", "{", "if", "(", "!", "Other", ".", "isValid", "(", ")", ")", "return", "*", "this", ";", "if", "(", "!", "isValid", "(", ")", ")", "return", "Other", ";", "...	[ "Intersect", "this", "set", "with", "a", "temporary", "other", "set", "in", "place", "." ]	[ "RISCV", "VSETVLIInfo::getUnknown", "VSETVLIInfo::getUnknown" ]	RISCVInsertVSETVLI	intersect	RISCV	CPU	LLVM	2,116	100	1	[]
[ "<s>", "bool", "HexagonGenPredicate", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "TII", "=", "MF", ".", "getSubtarget", "<...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]	HexagonGenPredicate1	runOnMachineFunction	Hexagon	DSP	LLVM	2,117	262	1	[]
[ "<s>", "void", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "SmallString", "<", "128", ">", "Str", ";", "raw_svector_ostream", "OS", "(", "Str", ")", ";", "printInstruction", "(", "MI", ",", "OS", ")", ";", "OutStreamer", ".", "E...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "Alpha", "128" ]	AlphaAsmPrinter	EmitInstruction	Alpha	MPU	LLVM	2,118	40	1	[]
[ "<s>", "static", "bool", "const_load_sequence_p", "(", "swap_web_entry", "*", "insn_entry", ",", "rtx", "insn", ")", "{", "unsigned", "uid", "=", "INSN_UID", "(", "insn", ")", ";", "if", "(", "!", "insn_entry", "[", "uid", "]", ".", "is_swap", "\|\|", "ins...	[ "Return", "TRUE", "if", "insn", "is", "a", "swap", "fed", "by", "a", "load", "from", "the", "constant", "pool", "." ]	[ "rs6000", "0", "0", "0", "0", "0", "0" ]	rs60005	const_load_sequence_p	rs6000	CPU	GCC	2,119	359	1	[]
[ "<s>", "void", "s390_output_pool_entry", "(", "rtx", "exp", ",", "machine_mode", "mode", ",", "unsigned", "int", "align", ")", "{", "switch", "(", "GET_MODE_CLASS", "(", "mode", ")", ")", "{", "case", "MODE_FLOAT", ":", "case", "MODE_DECIMAL_FLOAT", ":", "gc...	[ "Output", "the", "constant", "pool", "entry", "EXP", "in", "mode", "MODE", "with", "alignment", "ALIGN", "." ]	[ "s390", "1", "0", "0", "0", "0" ]	s390	s390_output_pool_entry	s390	MPU	GCC	2,120	170	1	[]
[ "<s>", "bool", "HexagonPacketizer", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "auto", "&", "HST", "=", "MF", ".", "getSubtarget", "<", "HexagonSubtarget", ">", "(", ")", ";", "if", "(", "DisablePacketizer", "\|\|", "!", "HST", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "\"Empty DFA table!\"" ]	HexagonVLIWPacketizer13	runOnMachineFunction	Hexagon	DSP	LLVM	2,121	346	1	[]
[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "LLVM_OVERRIDE", "{", "return", "\"ARM Assembly / Object Emitter\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "ARM", "\"ARM Assembly / Object Emitter\"" ]	ARMAsmPrinter21	getPassName	ARM	CPU	LLVM	2,122	14	1	[]
[ "<s>", "enum", "machine_mode", "mmix_select_cc_mode", "(", "RTX_CODE", "op", ",", "rtx", "x", ",", "rtx", "y", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "GET_MODE_CLASS", "(", "GET_MODE", "(", "x", ")", ")", "==", "MODE_FLOAT", ")", "{", "if", "(", "op", ...	[ "SELECT_CC_MODE", "." ]	[ "mmix" ]	mmix3	mmix_select_cc_mode	mmix	CPU	GCC	2,123	99	1	[]
[ "<s>", "static", "std", "::", "unique_ptr", "<", "FISCOperand", ">", "CreateMem", "(", "unsigned", "Base", ",", "const", "MCExpr", "*", "Off", ",", "SMLoc", "S", ",", "SMLoc", "E", ")", "{", "auto", "Op", "=", "make_unique", "<", "FISCOperand", ">", "(...	[ "Create", "a", "generalized", "memory", "operand", "." ]	[ "FISC", "FISC", "FISC" ]	FISCAsmParser	CreateMem	FISC	CPU	LLVM	2,124	67	1	[]
[ "<s>", "int", "pa_insn_refs_are_delayed", "(", "rtx_insn", "*", "insn", ")", "{", "return", "(", "(", "NONJUMP_INSN_P", "(", "insn", ")", "&&", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "!=", "SEQUENCE", "&&", "GET_CODE", "(", "PATTERN", "(", "i...	[ "Return", "nonzero", "if", "references", "for", "INSN", "are", "delayed", ".", "Millicode", "insns", "are", "actually", "function", "calls", "with", "some", "special", "constraints", "on", "arguments", "and", "register", "usage", ".", "Millicode", "calls", "alwa...	[ "pa" ]	pa	pa_insn_refs_are_delayed	pa	CPU	GCC	2,125	56	1	[]
[ "<s>", "static", "void", "mips_expand_vi_constant", "(", "machine_mode", "vmode", ",", "unsigned", "nelt", ",", "rtx", "target", ",", "rtx", "vals", ")", "{", "rtvec", "vec", "=", "shallow_copy_rtvec", "(", "XVEC", "(", "vals", ",", "0", ")", ")", ";", "...	[ "A", "subroutine", "of", "mips_expand_vec_init", ",", "replacing", "all", "of", "the", "non-constant", "elements", "of", "VALS", "with", "zeros", ",", "copy", "the", "constant", "vector", "to", "TARGET", "." ]	[ "mips", "0", "0" ]	mips4	mips_expand_vi_constant	mips	CPU	GCC	2,126	83	1	[]
[ "<s>", "static", "bool", "is_load_insn", "(", "rtx", "insn", ",", "rtx", "*", "load_mem", ")", "{", "if", "(", "!", "insn", "\|\|", "!", "INSN_P", "(", "insn", ")", ")", "return", "false", ";", "if", "(", "CALL_P", "(", "insn", ")", ")", "return", ...	[ "Determine", "if", "INSN", "loads", "from", "memory", "." ]	[ "rs6000" ]	rs6000	is_load_insn	rs6000	CPU	GCC	2,127	48	1	[]
[ "<s>", "static", "const", "char", "", "avr_out_movqi_r_mr_reg_disp_tiny", "(", "rtx_insn", "", "insn", ",", "rtx", "op", "[", "]", ",", "int", "*", "plen", ")", "{", "rtx", "dest", "=", "op", "[", "0", "]", ";", "rtx", "src", "=", "op", "[", "1",...	[ "Same", "as", "out_movqi_r_mr", ",", "but", "TINY", "does", "not", "have", "ADIW", "or", "SBIW" ]	[ "avr", "0", "1", "0", "\"ld %0,%b1\"", "3", "0", "0", "2", "\"\"" ]	avr4	avr_out_movqi_r_mr_reg_disp_tiny	avr	MPU	GCC	2,128	123	1	[]
[ "<s>", "const", "TargetRegisterClass", "*", "SIInstrInfo", "::", "getOpRegClass", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpNo", ")", "const", "{", "const", "MachineRegisterInfo", "&", "MRI", "=", "MI", ".", "getParent", "(", ")", "->", "g...	[ "Return", "the", "correct", "register", "class", "for", "OpNo", "." ]	[ "AMDGPU", "SI", "1" ]	SIInstrInfo (2)	getOpRegClass	AMDGPU	GPU	LLVM	2,129	140	1	[]
[ "<s>", "bool", "X86FastISel", "::", "tryToFoldLoadIntoMI", "(", "MachineInstr", "", "MI", ",", "unsigned", "OpNo", ",", "const", "LoadInst", "", "LI", ")", "{", "const", "Value", "*", "Ptr", "=", "LI", "->", "getPointerOperand", "(", ")", ";", "X86Addres...	[ "The", "specified", "machine", "instr", "operand", "is", "a", "vreg", ",", "and", "that", "vreg", "is", "being", "provided", "by", "the", "specified", "load", "instruction", "." ]	[ "X86", "X86", "X86", "X86", "X86", "X86", "8", "0" ]	X86FastISel18	tryToFoldLoadIntoMI	X86	CPU	LLVM	2,130	316	1	[]
[ "<s>", "static", "void", "frv_extract_membar", "(", "struct", "frv_io", "", "io", ",", "rtx_insn", "", "insn", ")", "{", "extract_insn", "(", "insn", ")", ";", "io", "->", "type", "=", "(", "enum", "frv_io_type", ")", "INTVAL", "(", "recog_data", ".", ...	[ "Fill", "IO", "with", "information", "about", "the", "load", "or", "store", "associated", "with", "membar", "instruction", "INSN", "." ]	[ "frv", "2", "1", "0", "0" ]	frv	frv_extract_membar	frv	VLIW	GCC	2,131	68	1	[]
[ "<s>", "static", "bool", "alg_usable_p", "(", "enum", "stringop_alg", "alg", ",", "bool", "memset", ",", "bool", "have_as", ")", "{", "if", "(", "alg", "==", "no_stringop", ")", "return", "false", ";", "if", "(", "alg", "==", "vector_loop", ")", "return"...	[ "Return", "true", "if", "ALG", "can", "be", "used", "in", "current", "context", ".", "Assume", "we", "expand", "memset", "if", "MEMSET", "is", "true", "." ]	[ "i386" ]	i386-expand	alg_usable_p	i386	CPU	GCC	2,132	91	1	[]
[ "<s>", "void", "PPC64LinuxTargetObjectFile", "::", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "TargetLoweringObjectFileELF", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";", "InitializeELF", "(", "TM", "...	[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]	[ "PowerPC", "PPC" ]	PPCTargetObjectFile	Initialize	PowerPC	CPU	LLVM	2,133	34	1	[]
[ "<s>", "static", "tree", "alpha_fold_builtin_insxx", "(", "tree", "op", "[", "]", ",", "unsigned", "HOST_WIDE_INT", "opint", "[", "]", ",", "long", "op_const", ",", "unsigned", "HOST_WIDE_INT", "bytemask", ",", "bool", "is_high", ")", "{", "if", "(", "(", ...	[ "Fold", "the", "builtins", "for", "the", "INS", "family", "of", "instructions", "." ]	[ "alpha", "1", "0", "0", "0", "2", "1", "7", "7", "0", "64", "8", "0x3f", "0", "8", "8", "0", "0", "1" ]	alpha3	alpha_fold_builtin_insxx	alpha	MPU	GCC	2,134	190	1	[]
[ "<s>", "void", "ARMDAGToDAGISel", "::", "PreprocessISelDAG", "(", ")", "{", "if", "(", "!", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "return", ";", "bool", "isThumb2", "=", "Subtarget", "->", "isThumb", "(", ")", ";", "for", "(", "SelectionDAG", "...	[ "PreprocessISelDAG", "-", "This", "hook", "allows", "targets", "to", "hack", "on", "the", "graph", "before", "instruction", "selection", "starts", "." ]	[ "ARM", "ARM", "ISD::ADD", "0", "1", "0", "ISD::AND", "ISD::AND", "1", "2", "1", "0", "0", "ISD::SRL", "2", "ISD::SRL", "MVT::i32", "0", "MVT::i32", "ISD::AND", "MVT::i32", "MVT::i32", "ISD::SHL", "MVT::i32", "MVT::i32" ]	ARMISelDAGToDAG1	PreprocessISelDAG	ARM	CPU	LLVM	2,135	419	1	[]
[ "<s>", "void", "print", "(", "raw_ostream", "&", "OS", ")", "const", "override", "{", "switch", "(", "Kind", ")", "{", "case", "Token", ":", "OS", "<<", "\"Tok:\"", "<<", "Tok", ".", "Tok", ";", "break", ";", "case", "Integer", ":", "OS", "<<", "\"...	[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]	[ "WebAssembly", "\"Tok:\"", "\"Int:\"", "\"Flt:\"", "\"Sym:\"" ]	WebAssemblyAsmParser12	print	WebAssembly	Virtual ISA	LLVM	2,136	69	1	[]
[ "<s>", "void", "Coloring", "::", "dump", "(", ")", "const", "{", "dbgs", "(", ")", "<<", "\"{ Order: {\"", ";", "for", "(", "unsigned", "I", "=", "0", ";", "I", "!=", "Order", ".", "size", "(", ")", ";", "++", "I", ")", "{", "Node", "P", "=",...	[ "Dump", "the", "plan", "to", "stderr", "(", "for", "debugging", ")", "." ]	[ "Hexagon", "\"{ Order: {\"", "0", "\" -\"", "\" }\\n\"", "\" Needed: {\"", "\" }\\n\"", "\" Edges: {\\n\"", "\" \"", "\" -> {\"", "\" }\\n\"", "\" }\\n\"", "\"None\"", "\"Red\"", "\"Black\"", "\"all ColorKinds should be handled by the switch above\"", "\" Colors: {\\n\"", ...	HexagonISelDAGToDAGHVX11	dump	Hexagon	DSP	LLVM	2,137	240	1	[]
[ "<s>", "static", "bool", "arm_function_in_section_p", "(", "tree", "decl", ",", "section", "*", "section", ")", "{", "if", "(", "!", "decl_binds_to_current_def_p", "(", "decl", ")", ")", "return", "false", ";", "if", "(", "!", "DECL_SECTION_NAME", "(", "decl...	[ "Return", "true", "if", "DECL", "is", "known", "to", "be", "linked", "into", "section", "SECTION", "." ]	[ "arm" ]	arm	arm_function_in_section_p	arm	CPU	GCC	2,138	54	1	[]
[ "<s>", "const", "uint32_t", "*", "AArch64RegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "if", "(", "CC", "==", "CallingConv", "::", "GHC", ")", "return", "CSR_...	[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64" ]	AArch64RegisterInfo (2)	getCallPreservedMask	AArch64	CPU	LLVM	2,139	57	1	[]
[ "<s>", "bool", "X86RetpolineThunks", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "getPassName", "(", ")", "<<", "'\\n'", ")", ";", "auto", "*", "TPC", "=", "getAnalysisIfAvailable", "<", "TargetPassConfig",...	[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]	[ "X86", "X86", "\"X86-specific target pass should not be run without a target \"", "\"pass config!\"", "X86", "\"r11\"", "X86::R11", "\"eax\"", "X86::EAX", "\"ecx\"", "X86::ECX", "\"edx\"", "X86::EDX", "\"push\"" ]	X86RetpolineThunks1	runOnModule	X86	CPU	LLVM	2,140	204	1	[]
[ "<s>", "void", "AMDGPUPassConfig", "::", "addCodeGenPrepare", "(", ")", "{", "if", "(", "TM", "->", "getTargetTriple", "(", ")", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", ")", "addPass", "(", "createAMDGPUAnnotateKernelFeaturesPass", "(", ")", ...	[ "Add", "pass", "to", "prepare", "the", "LLVM", "IR", "for", "code", "generation", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU" ]	AMDGPUTargetMachine74	addCodeGenPrepare	AMDGPU	GPU	LLVM	2,141	102	1	[]
[ "<s>", "void", "SITargetLowering", "::", "AdjustInstrPostInstrSelection", "(", "MachineInstr", "", "MI", ",", "SDNode", "", "Node", ")", "const", "{", "const", "SIInstrInfo", "", "TII", "=", "static_cast", "<", "const", "SIInstrInfo", "", ">", "(", "getTar...	[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'hasPostISelHook", "'", "flag", "." ]	[ "R600", "SI", "SI", "SI", "0", "1", "0", "0", "4", "1", "1", "0", "1", "2", "3", "1", "0", "0" ]	SIISelLowering126	AdjustInstrPostInstrSelection	R600	GPU	LLVM	2,142	281	1	[]
[ "<s>", "static", "void", "bpf_compute_frame_layout", "(", "void", ")", "{", "int", "stack_alignment", "=", "STACK_BOUNDARY", "/", "BITS_PER_UNIT", ";", "int", "padding_locals", ",", "regno", ";", "cfun", "->", "machine", "->", "local_vars_size", "=", "get_frame_si...	[ "Compute", "the", "size", "of", "the", "function", "'s", "stack", "frame", ",", "including", "the", "local", "area", "and", "the", "register-save", "area", "." ]	[ "bpf", "0", "8", "0", "\"eBPF stack limit exceeded\"", "1" ]	bpf	bpf_compute_frame_layout	bpf	Virtual ISA	GCC	2,143	150	1	[]
[ "<s>", "MCDisassembler", "::", "DecodeStatus", "WebAssemblyDisassembler", "::", "onSymbolStart", "(", "StringRef", "Name", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "VStream", ...	[ "Used", "to", "perform", "separate", "target", "specific", "disassembly", "for", "a", "particular", "symbol", "." ]	[ "WebAssembly", "WebAssembly", "0", "0", "\" # \"", "\" functions in section.\"", "\" .local \"", "0", "0", "\", \"", "WebAssembly::anyTypeToString", "\"\\n\"" ]	WebAssemblyDisassembler11	onSymbolStart	WebAssembly	Virtual ISA	LLVM	2,144	231	1	[]
[ "<s>", "void", "X86InstrInfo", "::", "breakPartialRegDependency", "(", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "OpNum", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "unsigned", "Reg", "=", "MI", "->", "getOperand", "("...	[ "Insert", "a", "dependency-breaking", "instruction", "before", "MI", "to", "eliminate", "an", "unwanted", "dependency", "on", "OpNum", "." ]	[ "X86", "X86", "X86::VR128RegClass", "X86::VXORPSrr", "X86::XORPSrr", "X86::VR256RegClass", "X86::sub_xmm", "X86::VXORPSrr" ]	X86InstrInfo (2)2	breakPartialRegDependency	X86	CPU	LLVM	2,145	222	1	[]
[ "<s>", "const", "MipsSubtarget", "*", "MipsTargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "Attribute", "CPUAttr", "=", "F", ".", "getFnAttribute", "(", "\"target-cpu\"", ")", ";", "Attribute", "FSAttr", "=", "F...	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "Mips", "Mips", "Mips", "\"target-cpu\"", "\"target-features\"", "Mips", "\"mips16\"", "Mips", "\"nomips16\"", "Mips", "\"micromips\"", "Mips", "\"nomicromips\"", "\"use-soft-float\"", "\"use-soft-float\"", "\"true\"", "Mips", "\"+mips16\"", "\",+mips16\"", "Mips", "\"-mips16...	MipsTargetMachine10	getSubtargetImpl	Mips	CPU	LLVM	2,146	317	1	[]
[ "<s>", "void", "RISCVPassConfig", "::", "addPreEmitPass2", "(", ")", "{", "addPass", "(", "createRISCVExpandPseudoPass", "(", ")", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "create...	[ "Targets", "may", "add", "passes", "immediately", "before", "machine", "code", "is", "emitted", "in", "this", "callback", "." ]	[ "RISCV", "RISCV", "RISCV", "RISCV" ]	RISCVTargetMachine39	addPreEmitPass2	RISCV	CPU	LLVM	2,147	36	1	[]
[ "<s>", "static", "bool", "tilegx_frame_pointer_required", "(", "void", ")", "{", "return", "crtl", "->", "calls_eh_return", "\|\|", "cfun", "->", "calls_alloca", ";", "}", "</s>" ]	[ "Implement", "TARGET_FRAME_POINTER_REQUIRED", "." ]	[ "tilegx" ]	tilegx	tilegx_frame_pointer_required	tilegx	VLIW	GCC	2,148	17	1	[]
[ "<s>", "void", "visium_expand_prologue", "(", "void", ")", "{", "const", "int", "frame_size", "=", "visium_compute_frame_size", "(", "get_frame_size", "(", ")", ")", ";", "const", "int", "save_area_size", "=", "current_frame_info", ".", "save_area_size", ";", "con...	[ "This", "function", "generates", "the", "code", "for", "function", "entry", "." ]	[ "visium", "0", "1", "0", "1", "1", "65535" ]	visium	visium_expand_prologue	visium	Virtual ISA	GCC	2,149	429	1	[]
[ "<s>", "const", "X86Subtarget", "*", "X86TargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "Attribute", "CPUAttr", "=", "F", ".", "getFnAttribute", "(", "\"target-cpu\"", ")", ";", "Attribute", "FSAttr", "=", "F",...	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "X86", "X86", "X86", "\"target-cpu\"", "\"target-features\"", "512", "\"use-soft-float\"", "\"true\"", "\"+soft-float\"", "\",+soft-float\"", "0", "\"prefer-vector-width\"", "\"prefer-vector-width\"", "0", "\",prefer-vector-width=\"", "\"required-vector-width\"", "\"required-vector-w...	X86TargetMachine101	getSubtargetImpl	X86	CPU	LLVM	2,150	343	1	[]
[ "<s>", "static", "bool", "pru_hard_regno_call_part_clobbered", "(", "unsigned", ",", "unsigned", "regno", ",", "machine_mode", "mode", ")", "{", "HARD_REG_SET", "caller_saved_set", ";", "HARD_REG_SET", "callee_saved_set", ";", "CLEAR_HARD_REG_SET", "(", "caller_saved_set"...	[ "Implement", "TARGET_HARD_REGNO_CALL_PART_CLOBBERED", "." ]	[ "pru", "0", "2", "4", "1", "4", "1" ]	pru	pru_hard_regno_call_part_clobbered	pru	CPU	GCC	2,151	99	1	[]
[ "<s>", "bool", "SIInstrInfo", "::", "moveFlatAddrToVGPR", "(", "MachineInstr", "&", "Inst", ")", "const", "{", "unsigned", "Opc", "=", "Inst", ".", "getOpcode", "(", ")", ";", "int", "OldSAddrIdx", "=", "AMDGPU", "::", "getNamedOperandIdx", "(", "Opc", ",", ...	[ "Change", "SADDR", "form", "of", "a", "FLAT", "Inst", "to", "its", "VADDR", "form", "if", "saddr", "operand", "was", "moved", "to", "VGPR", "." ]	[ "AMDGPU", "SI", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "0", "AMDGPU::getGlobalVaddrOp", "0", "AMDGPU::getFlatScratchInstSVfromSS", "0", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "0", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "0", "AMDGPU::V_MOV_B32_e32", "1", "...	SIInstrInfo120	moveFlatAddrToVGPR	AMDGPU	GPU	LLVM	2,152	469	1	[]
[ "<s>", "bool", "PPCTargetLowering", "::", "isFPImmLegal", "(", "const", "APFloat", "&", "Imm", ",", "EVT", "VT", ",", "bool", "ForCodeSize", ")", "const", "{", "if", "(", "!", "VT", ".", "isSimple", "(", ")", "\|\|", "!", "Subtarget", ".", "hasVSX", "(",...	[ "Returns", "true", "if", "the", "target", "can", "instruction", "select", "the", "specified", "FP", "immediate", "natively", "." ]	[ "PowerPC", "PPC", "MVT::f32", "MVT::f64", "MVT::ppcf128" ]	PPCISelLowering109	isFPImmLegal	PowerPC	CPU	LLVM	2,153	92	1	[]
[ "<s>", "void", "X86InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "Register", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", ...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "X86", "X86", "\"Stack slot too small for store\"", "X86::TILERegClassID", "X86::TILESTORED", "X86::GR64_NOSPRegClass", "X86::MOV64ri", "64", "2", "X86::TILECFGRegClassID", "X86::PSTTILECFG", "16" ]	X86InstrInfo140	storeRegToStackSlot	X86	CPU	LLVM	2,154	351	1	[]
[ "<s>", "bool", "FixFunctionBitcasts", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "SmallVector", "<", "std", "::", "pair", "<", "Use", "", ",", "Function", "", ">", ",", "0", ">", "Uses", ";", "SmallPtrSet", "<", "Constant", "*", ",", "...	[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]	[ "WebAssembly", "0", "2" ]	WebAssemblyFixFunctionBitcasts10	runOnModule	WebAssembly	Virtual ISA	LLVM	2,155	256	1	[]
[ "<s>", "pure_scalable_type_info", "::", "analysis_result", "pure_scalable_type_info", "::", "analyze_array", "(", "const_tree", "type", ")", "{", "pure_scalable_type_info", "element_info", ";", "analysis_result", "result", "=", "element_info", ".", "analyze", "(", "TREE_T...	[ "Subroutine", "of", "analyze", "for", "handling", "ARRAY_TYPEs", "." ]	[ "aarch64", "1", "0", "0" ]	aarch64	analyze_array	aarch64	CPU	GCC	2,156	195	1	[]
[ "<s>", "void", "rvexInstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "OS", ",", "unsigned", "RegNo", ")", "const", "{", "OS", "<<", "'$'", "<<", "StringRef", "(", "getRegisterName", "(", "RegNo", ")", ")", ".", "lower", "(", ")", ";", "}", ...	[ "Print", "the", "assembler", "register", "name", "." ]	[ "rvex", "rvex" ]	rvexInstPrinter	printRegName	rvex	VLIW	LLVM	2,157	31	1	[]
[ "<s>", "bool", "AArch64TargetLowering", "::", "getTgtMemIntrinsic", "(", "IntrinsicInfo", "&", "Info", ",", "const", "CallInst", "&", "I", ",", "unsigned", "Intrinsic", ")", "const", "{", "switch", "(", "Intrinsic", ")", "{", "case", "Intrinsic", "::", "arm_ne...	[ "Given", "an", "intrinsic", ",", "checks", "if", "on", "the", "target", "the", "intrinsic", "will", "need", "to", "map", "to", "a", "MemIntrinsicNode", "(", "touches", "memory", ")", "." ]	[ "AArch64", "AArch64", "Intrinsic::arm_neon_vld1", "Intrinsic::arm_neon_vld2", "Intrinsic::arm_neon_vld3", "Intrinsic::arm_neon_vld4", "Intrinsic::aarch64_neon_vld1x2", "Intrinsic::aarch64_neon_vld1x3", "Intrinsic::aarch64_neon_vld1x4", "Intrinsic::arm_neon_vld2lane", "Intrinsic::arm_neon_vld3lan...	AArch64ISelLowering109	getTgtMemIntrinsic	AArch64	CPU	LLVM	2,158	431	1	[]
[ "<s>", "SDValue", "Tile64TargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallV...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "Tile64", "ISD::OutputArg", "16", "0", "0", "\"Can only return in registers!\"", "1", "\"sret virtual register not created in the entry block\"", "T64::R0", "1", "T64::R0", "T64::LinkRegister", "T64ISD::JRP", "MVT::Other", "T64ISD::JRP", "MVT::Other" ]	Tile64ISelLowering	LowerReturn	Tile64	VLIW	LLVM	2,159	421	1	[]
[ "<s>", "static", "bool", "pru_valid_addr_expr_p", "(", "machine_mode", "mode", ",", "rtx", "base", ",", "rtx", "offset", ",", "bool", "strict_p", ")", "{", "if", "(", "!", "strict_p", "&&", "GET_CODE", "(", "base", ")", "==", "SUBREG", ")", "base", "=", ...	[ "Return", "true", "if", "the", "address", "expression", "formed", "by", "BASE", "+", "OFFSET", "is", "valid", ".", "Note", "that", "the", "following", "address", "is", "not", "handled", "here", ":", "base", "CTABLE", "constant", "base", "+", "UBYTE", "cons...	[ "pru" ]	pru	pru_valid_addr_expr_p	pru	CPU	GCC	2,160	144	1	[]
[ "<s>", "void", "IA64InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*",...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "IA64", "IA64", "IA64::FPRegisterClass", "IA64::STF_SPILL", "IA64::GRRegisterClass", "IA64::ST8", "IA64::PRRegisterClass", "IA64::MOV", "IA64::r2", "IA64::r0", "IA64::CADDIMM22", "IA64::r2", "IA64::r2", "1", "IA64::ST8", "IA64::r2", "0", "\"sorry, I don't know how to store this sor...	IA64InstrInfo1	storeRegToStackSlot	IA64	CPU	LLVM	2,161	260	1	[]
[ "<s>", "static", "std", "::", "unique_ptr", "<", "MCS51Operand", ">", "CreateReg", "(", "unsigned", "RegNum", ",", "SMLoc", "S", ",", "SMLoc", "E", ")", "{", "return", "std", "::", "make_unique", "<", "MCS51Operand", ">", "(", "RegNum", ",", "S", ",", ...	[ "CreateReg", "-", "Allocate", "a", "single", "virtual", "register", "for", "the", "given", "type", "." ]	[ "MCS51", "MCS51", "MCS51" ]	MCS51AsmParser	CreateReg	MCS51	MPU	LLVM	2,162	35	1	[]
[ "<s>", "static", "int", "pa_arg_partial_bytes", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "tree", "type", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ...	[ "If", "this", "arg", "would", "be", "passed", "totally", "in", "registers", "or", "totally", "on", "the", "stack", ",", "then", "this", "routine", "should", "return", "zero", "." ]	[ "pa", "8", "0", "0", "1", "1", "1", "0", "0" ]	pa7	pa_arg_partial_bytes	pa	CPU	GCC	2,163	119	1	[]
[ "<s>", "std", "::", "string", "AMDGPUIntrinsicInfo", "::", "getName", "(", "unsigned", "IntrID", ",", "Type", "", "", "Tys", ",", "unsigned", "numTys", ")", "const", "{", "static", "const", "char", "*", "const", "names", "[", "]", "=", "{", "}", ";",...	[ "Return", "a", "string", "with", "the", "name", "of", "the", "plan", "and", "the", "applicable", "VFs", "and", "UFs", "." ]	[ "R600", "Intrinsic::num_intrinsics", "AMDGPUIntrinsic::num_AMDGPU_intrinsics", "\"Invalid intrinsic ID\"", "Intrinsic::num_intrinsics" ]	AMDGPUIntrinsicInfo5	getName	R600	GPU	LLVM	2,164	75	1	[]
[ "<s>", "static", "struct", "machine_function", "*", "mmix_init_machine_status", "(", "void", ")", "{", "return", "ggc_cleared_alloc", "<", "machine_function", ">", "(", ")", ";", "}", "</s>" ]	[ "Set", "the", "per-function", "data", "." ]	[ "mmix" ]	mmix	mmix_init_machine_status	mmix	CPU	GCC	2,165	18	1	[]
[ "<s>", "static", "void", "vax_output_mi_thunk", "(", "FILE", "", "file", ",", "tree", "thunk", "ATTRIBUTE_UNUSED", ",", "HOST_WIDE_INT", "delta", ",", "HOST_WIDE_INT", "vcall_offset", "ATTRIBUTE_UNUSED", ",", "tree", "function", ")", "{", "const", "char", "", ...	[ "Output", "code", "to", "add", "DELTA", "to", "the", "first", "argument", ",", "and", "then", "jump", "to", "FUNCTION", ".", "Used", "for", "C++", "multiple", "inheritance", ".", ".mask", "^m", "<", "r2", ",", "r3", ",", "r4", ",", "r5", ",", "r6", ...	[ "vax", "\"\\t.word 0x0ffc\\n\\taddl2 $\"", "\",4(%Rap)\\n\"", "\"\\tjmp \"", "0", "0", "\"+2\\n\"" ]	vax	vax_output_mi_thunk	vax	CPU	GCC	2,166	102	1	[]
[ "<s>", "DecodeStatus", "PPCDisassembler", "::", "getInstruction", "(", "MCInst", "&", "MI", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "OS", ",", "raw_ostream", "&", "CS",...	[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]	[ "PowerPC", "PPC", "4", "4", "0", "0", "24", "1", "16", "2", "8", "3", "0" ]	PPCDisassembler29	getInstruction	PowerPC	CPU	LLVM	2,167	113	1	[]
[ "<s>", "void", "AArch64MCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "v...	[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]	[ "AArch64", "AArch64", "AArch64::TLSDESCCALL", "AArch64::fixup_aarch64_tlsdesc_call", "0", "0", "support::endian", "support::little" ]	AArch64MCCodeEmitter20	encodeInstruction	AArch64	CPU	LLVM	2,168	131	1	[]
[ "<s>", "void", "SIInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", ...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "AMDGPU", "SI", "SI", "SI", "4", "AMDGPU::SReg_32_XM0RegClass", "1", "AMDGPU::M0", "\"SIInstrInfo::loadRegFromStackSlot - Do not know how to\"", "\" restore register\"", "AMDGPU::IMPLICIT_DEF", "\"Only VGPR spilling expected\"", "0" ]	SIInstrInfo122	loadRegFromStackSlot	AMDGPU	GPU	LLVM	2,169	419	1	[]
[ "<s>", "static", "tree", "rs6000_handle_longcall_attribute", "(", "tree", "", "node", ",", "tree", "name", ",", "tree", "args", "ATTRIBUTE_UNUSED", ",", "int", "flags", "ATTRIBUTE_UNUSED", ",", "bool", "", "no_add_attrs", ")", "{", "if", "(", "TREE_CODE", "(...	[ "Handle", "a", "``", "longcall", "''", "attribute", ";", "arguments", "as", "in", "struct", "attribute_spec.handler", "." ]	[ "powerpcspe", "\"%qE attribute only applies to functions\"" ]	powerpcspe	rs6000_handle_longcall_attribute	powerpcspe	CPU	GCC	2,170	70	1	[]
[ "<s>", "static", "int", "store_with_one_insn_p", "(", "rtx", "mem", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "mem", ")", ";", "rtx", "addr", "=", "XEXP", "(", "mem", ",", "0", ")", ";", "if", "(", "mode", "==", "BLKmode", ")", "return"...	[ "Return", "TRUE", "if", "we", "are", "certain", "the", "mem", "refers", "to", "a", "complete", "object", "which", "is", "both", "16-byte", "aligned", "and", "padded", "to", "a", "16-byte", "boundary", ".", "This", "would", "make", "it", "safe", "to", "st...	[ "spu", "0", "0", "16", "1", "1", "1", "0" ]	spu	store_with_one_insn_p	spu	MPU	GCC	2,171	131	1	[]
[ "<s>", "void", "AMDGPUAsmBackend", "::", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", ...	[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]	[ "AMDGPU", "AMDGPU", "\"Invalid fixup offset!\"", "0", "8", "0xff" ]	AMDGPUAsmBackend (2)1	applyFixup	AMDGPU	GPU	LLVM	2,172	156	1	[]
[ "<s>", "static", "bool", "rs6000_vector_mode_supported_p", "(", "machine_mode", "mode", ")", "{", "if", "(", "VECTOR_MEM_ALTIVEC_OR_VSX_P", "(", "mode", ")", "&&", "!", "FLOAT128_IEEE_P", "(", "mode", ")", ")", "return", "true", ";", "else", "return", "false", ...	[ "Target", "hook", "for", "vector_mode_supported_p", "." ]	[ "rs6000" ]	rs6000	rs6000_vector_mode_supported_p	rs6000	CPU	GCC	2,173	29	1	[]
[ "<s>", "int", "expand_block_clear", "(", "rtx", "operands", "[", "]", ")", "{", "rtx", "orig_dest", "=", "operands", "[", "0", "]", ";", "rtx", "bytes_rtx", "=", "operands", "[", "1", "]", ";", "rtx", "align_rtx", "=", "operands", "[", "3", "]", ";",...	[ "Expand", "a", "block", "clear", "operation", ",", "and", "return", "1", "if", "successful", ".", "Return", "0", "if", "we", "should", "let", "the", "compiler", "generate", "normal", "code", ".", "operands", "[", "0", "]", "is", "the", "destination", "op...	[ "rs6000", "0", "1", "3", "0", "0", "1", "128", "16", "64", "8", "64", "8", "4", "3", "0", "8", "0", "0", "0", "16", "128", "16", "8", "64", "8", "8", "64", "8", "0", "64", "0", "1", "1", "3", "0", "4", "32", "4", "2", "16", "2", "1"...	rs60004	expand_block_clear	rs6000	CPU	GCC	2,174	455	1	[]
[ "<s>", "static", "void", "def_builtin", "(", "const", "char", "*", "name", ",", "tree", "type", ",", "enum", "rs6000_builtins", "code", ")", "{", "tree", "t", ";", "unsigned", "classify", "=", "rs6000_builtin_info", "[", "(", "int", ")", "code", "]", "."...	[ "Add", "a", "SPARC", "builtin", "function", "with", "NAME", ",", "ICODE", ",", "CODE", "and", "TYPE", ".", "Return", "the", "function", "decl", "or", "NULL_TREE", "if", "the", "builtin", "was", "not", "added", "." ]	[ "rs6000", "\"\"", "0", "\"internal error: builtin function %qs already processed\"", "0", "1", "1", "\", const\"", "0", "1", "1", "\", pure\"", "0", "1", "1", "1", "\", fp, pure\"", "1", "\", fp, const\"", "0", "0", "\"rs6000_builtin, code = %4d, %s%s\\n\"" ]	rs6000-call1	def_builtin	rs6000	CPU	GCC	2,175	291	1	[]
[ "<s>", "unsigned", "MSP430RegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "return...	[ "Debug", "information", "queries", "." ]	[ "MSP430", "MSP430", "MSP430::FPW", "MSP430::SPW" ]	MSP430RegisterInfo	getFrameRegister	MSP430	MPU	LLVM	2,176	44	1	[]
[ "<s>", "void", "DXILBitcodeWriter", "::", "write", "(", ")", "{", "Stream", ".", "EnterSubblock", "(", "bitc", "::", "MODULE_BLOCK_ID", ",", "3", ")", ";", "DXILBitcodeWriter", "::", "writeModuleVersion", "(", ")", ";", "writeBlockInfo", "(", ")", ";", "writ...	[ "Write", "the", "profile", "to", "a", "string", "output", "stream", "OS", "." ]	[ "DirectX", "DXIL", "3", "DXIL" ]	DXILBitcodeWriter	write	DirectX	Virtual ISA	LLVM	2,177	112	1	[]
[ "<s>", "unsigned", "PPCDispatchGroupSBHazardRecognizer", "::", "PreEmitNoops", "(", "SUnit", "*", "SU", ")", "{", "if", "(", "isLoadAfterStore", "(", "SU", ")", "&&", "CurSlots", "<", "6", ")", "{", "unsigned", "Directive", "=", "DAG", "->", "TM", ".", "ge...	[ "PreEmitNoops", "-", "This", "callback", "is", "invoked", "prior", "to", "emitting", "an", "instruction", "." ]	[ "PowerPC", "PPC", "6", "PPC", "PPC::DIR_PWR6", "PPC::DIR_PWR7", "1", "5" ]	PPCHazardRecognizers16	PreEmitNoops	PowerPC	CPU	LLVM	2,178	72	1	[]
[ "<s>", "void", "RISCVInstrInfo", "::", "insertIndirectBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "&", "DestBB", ",", "MachineBasicBlock", "&", "RestoreBB", ",", "const", "DebugLoc", "&", "DL", ",", "int64_t", "BrOffset", ",", "RegScav...	[ "Insert", "an", "unconditional", "indirect", "branch", "at", "the", "end", "of", "MBB", "to", "NewDestBB", "." ]	[ "RISCV", "RISCV", "\"RegScavenger required for long branching\"", "\"new block should be inserted for expanding unconditional branch\"", "1", "32", "\"Branch offsets outside of the signed 32-bit range not supported\"", "RISCV::GPRRegClass", "RISCV::PseudoJump", "RISCVII::MO_CALL", "RISCV::GPRReg...	RISCVInstrInfo14	insertIndirectBranch	RISCV	CPU	LLVM	2,179	225	1	[]
[ "<s>", "int", "VideocoreAsmParser", "::", "tryParseRegister", "(", ")", "{", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "0", ";"...	[ "tryParseRegister", "-", "parse", "one", "register", "if", "possible" ]	[ "Videocore", "Videocore", "0", "\"r25\"", "VC::SP", "\"r26\"", "VC::LR", "\"r30\"", "VC::SR", "\"r31\"", "VC::PC", "0", "1" ]	VideocoreAsmParser	tryParseRegister	Videocore	DSP	LLVM	2,180	132	1	[]
[ "<s>", "bool", "SIInstrInfo", "::", "areMemAccessesTriviallyDisjoint", "(", "MachineInstr", "", "MIa", ",", "MachineInstr", "", "MIb", ",", "AliasAnalysis", "*", "AA", ")", "const", "{", "unsigned", "Opc0", "=", "MIa", "->", "getOpcode", "(", ")", ";", "un...	[ "Sometimes", ",", "it", "is", "possible", "for", "the", "target", "to", "tell", ",", "even", "without", "aliasing", "information", ",", "that", "two", "MIs", "access", "different", "memory", "addresses", "." ]	[ "R600", "SI", "\"MIa must load from or modify a memory location\"", "\"MIb must load from or modify a memory location\"" ]	SIInstrInfo101	areMemAccessesTriviallyDisjoint	R600	GPU	LLVM	2,181	265	1	[]
[ "<s>", "void", "h8300_expand_epilogue", "(", "bool", "sibcall_p", ")", "{", "int", "regno", ";", "int", "saved_regs", ";", "int", "n_regs", ";", "HOST_WIDE_INT", "frame_size", ";", "bool", "returned_p", ";", "if", "(", "h8300_os_task_function_p", "(", "current_f...	[ "Generate", "RTL", "code", "for", "the", "function", "epilogue", "." ]	[ "h8300", "1", "1", "0", "1", "1", "3", "3", "3", "0x0f", "0x0f", "4", "3", "2", "2", "0x07", "0x07", "3", "1", "1", "1", "0x03", "0x03", "2", "0", "1", "1", "1", "0", "1", "1" ]	h8300	h8300_expand_epilogue	h8300	MPU	GCC	2,182	292	1	[]
[ "<s>", "const", "char", "*", "PatmosTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "NULL", ";", "case", "PatmosISD", "::", "RET_FLAG", ":", "return", "\"P...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "Patmos", "Patmos", "PatmosISD::RET_FLAG", "\"PatmosISD::RET_FLAG\"", "PatmosISD::CALL", "\"PatmosISD::CALL\"", "PatmosISD::MUL", "\"PatmosISD::MUL\"", "PatmosISD::MULU", "\"PatmosISD::MULU\"" ]	PatmosISelLowering	getTargetNodeName	Patmos	VLIW	LLVM	2,183	56	1	[]
[ "<s>", "TargetPassConfig", "", "MSP430TargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "MSP430PassConfig", "(", "", "this", ",", "PM", ")", ";", "}", "</s>" ]	[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]	[ "MSP430", "MSP430", "MSP430" ]	MSP430TargetMachine	createPassConfig	MSP430	MPU	LLVM	2,184	22	1	[]
[ "<s>", "int", "regs_used", "(", "rtx", "x", ",", "int", "is_dest", ")", "{", "enum", "rtx_code", "code", ";", "const", "char", "*", "fmt", ";", "int", "i", ",", "used", "=", "0", ";", "if", "(", "!", "x", ")", "return", "used", ";", "code", "="...	[ "Given", "a", "X", ",", "a", "pattern", "of", "an", "insn", "or", "a", "part", "of", "it", ",", "return", "a", "mask", "of", "used", "general", "registers", ".", "Bits", "0", "..", "15", "mean", "that", "the", "respective", "registers", "are", "used"...	[ "sh", "0", "16", "1", "0", "1", "0", "16", "1", "0", "1", "0", "0", "16", "0x00ffff00", "1", "0", "0x00ff00f0", "1", "0", "1", "0" ]	sh3	regs_used	sh	CPU	GCC	2,185	348	1	[]
[ "<s>", "Relocator", "::", "Size", "HexagonRelocator", "::", "getSize", "(", "Relocation", "::", "Type", "pType", ")", "const", "{", "return", "32", ";", "}", "</s>" ]	[ "Return", "the", "number", "of", "bytes", "in", "the", "encoding", "of", "this", "instruction", ",", "or", "zero", "if", "the", "encoding", "size", "can", "not", "be", "known", "from", "the", "opcode", "." ]	[ "Hexagon", "Hexagon", "32" ]	HexagonRelocator	getSize	Hexagon	DSP	LLVM	2,186	18	1	[]
[ "<s>", "bool", "AMDGPUCodeGenPrepare", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "skipFunction", "(", "F", ")", ")", "return", "false", ";", "auto", "*", "TPC", "=", "getAnalysisIfAvailable", "<", "TargetPassConfig", ">", "(", ...	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "AMDGPU", "AMDGPU", "SI" ]	AMDGPUCodeGenPrepare10	runOnFunction	AMDGPU	GPU	LLVM	2,187	155	1	[]
[ "<s>", "bool", "SIInstrInfo", "::", "findCommutedOpIndices", "(", "MachineInstr", "*", "MI", ",", "unsigned", "&", "SrcOpIdx0", ",", "unsigned", "&", "SrcOpIdx1", ")", "const", "{", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ...	[ "Returns", "true", "iff", "the", "routine", "could", "find", "two", "commutable", "operands", "in", "the", "given", "machine", "instruction", "." ]	[ "AMDGPU", "SI", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "1", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "1", "AMDGPU::OpName", "AMDGPU::OpName" ]	SIInstrInfo (3)	findCommutedOpIndices	AMDGPU	GPU	LLVM	2,188	223	1	[]
[ "<s>", "bool", "AArch64InstrInfo", "::", "isAsCheapAsAMove", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "!", "Subtarget", ".", "hasCustomCheapAsMoveHandling", "(", ")", ")", "return", "MI", ".", "isAsCheapAsAMove", "(", ")", ";", ...	[ "Return", "true", "if", "the", "instruction", "is", "as", "cheap", "as", "a", "move", "instruction", "." ]	[ "AArch64", "AArch64", "AArch64::FMOVH0", "AArch64::FMOVS0", "AArch64::FMOVD0", "1", "AArch64::WZR", "1", "AArch64::XZR", "AArch64::ADDWri", "AArch64::ADDXri", "AArch64::SUBWri", "AArch64::SUBXri", "3", "0", "AArch64::ANDWri", "AArch64::ANDXri", "AArch64::EORWri", "AArch64::EORXri...	AArch64InstrInfo (2)1	isAsCheapAsAMove	AArch64	CPU	LLVM	2,189	326	1	[]
[ "<s>", "BaseKind", "getKind", "(", ")", "const", "{", "return", "Kind", ";", "}", "</s>" ]	[ "Returns", "the", "Kind", "of", "lane", "offset", "." ]	[ "AArch64" ]	AArch64FastISel (2)	getKind	AArch64	CPU	LLVM	2,190	10	1	[]
[ "<s>", "bool", "AMDGPUAsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpNo", ",", "const", "char", "", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "!", "AsmPrinter", "::", "PrintAsmOperand...	[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]	[ "AMDGPU", "AMDGPU", "0", "1", "0", "0", "AMDGPU" ]	AMDGPUAsmPrinter100	PrintAsmOperand	AMDGPU	GPU	LLVM	2,191	137	1	[]
[ "<s>", "bool", "RISCVInsertVSETVLI", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "RISCVSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "RISCVSubtarget", ">", "(", ")", ";", "if", "(", "!", "ST", ".", "has...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "RISCV", "RISCV", "RISCV", "RISCV", "\"Expect empty block infos\"" ]	RISCVInsertVSETVLI	runOnMachineFunction	RISCV	CPU	LLVM	2,192	191	1	[]
[ "<s>", "bool", "HexagonAsmParser", "::", "isLabel", "(", "AsmToken", "&", "Token", ")", "{", "MCAsmLexer", "&", "Lexer", "=", "getLexer", "(", ")", ";", "AsmToken", "const", "&", "Second", "=", "Lexer", ".", "getTok", "(", ")", ";", "AsmToken", "Third", ...	[ "Returns", "true", "if", "the", "MachineInstr", "represents", "a", "label", "." ]	[ "Hexagon", "Hexagon", "\"vwhist256\"", "\"sat\"" ]	HexagonAsmParser16	isLabel	Hexagon	DSP	LLVM	2,193	263	1	[]
[ "<s>", "bool", "AArch64InstrInfo", "::", "isAsCheapAsAMove", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "!", "Subtarget", ".", "hasCustomCheapAsMoveHandling", "(", ")", ")", "return", "MI", ".", "isAsCheapAsAMove", "(", ")", ";", ...	[ "Return", "true", "if", "the", "instruction", "is", "as", "cheap", "as", "a", "move", "instruction", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64::ADDWri", "AArch64::ADDXri", "AArch64::SUBWri", "AArch64::SUBXri", "3", "0", "AArch64::ANDWri", "AArch64::ANDXri", "AArch64::EORWri", "AArch64::EORXri", "AArch64::ORRWri", "AArch64::ORRXri", "AArch64::ANDWrr", "AArch64::ANDXrr", "AArch64::B...	AArch64InstrInfo (2)	isAsCheapAsAMove	AArch64	CPU	LLVM	2,194	295	1	[]
[ "<s>", "static", "void", "rs6000_darwin64_record_arg_advance_recurse", "(", "CUMULATIVE_ARGS", "*", "cum", ",", "tree", "type", ",", "HOST_WIDE_INT", "startbitpos", ")", "{", "tree", "f", ";", "for", "(", "f", "=", "TYPE_FIELDS", "(", "type", ")", ";", "f", ...	[ "The", "darwin64", "ABI", "calls", "for", "us", "to", "recurse", "down", "through", "structs", ",", "looking", "for", "elements", "passed", "in", "registers", ".", "Unfortunately", ",", "we", "have", "to", "track", "int", "register", "count", "here", "also",...	[ "rs6000", "0", "1", "7", "3", "7", "3", "1", "2", "1" ]	rs60003	rs6000_darwin64_record_arg_advance_recurse	rs6000	CPU	GCC	2,195	215	1	[]
[ "<s>", "inline", "void", "assign_registers", "(", "const_tree", "field", ",", "HOST_WIDE_INT", "bitpos", ",", "bool", "fp", ",", "assign_data_t", "*", "data", ")", "{", "if", "(", "fp", ")", "{", "assign_int_registers", "(", "bitpos", ",", "data", ")", ";"...	[ "A", "subroutine", "of", "function_arg_record_value", ".", "Assign", "FIELD", "and", "the", "bits", "of", "the", "structure", "between", "PARMS-", ">", "intoffset", "and", "BITPOS", "to", "registers", "." ]	[ "sparc", "0" ]	sparc5	assign_registers	sparc	CPU	GCC	2,196	58	1	[]
[ "<s>", "unsigned", "getLoc", "(", ")", "const", "{", "return", "loc", ";", "}", "</s>" ]	[ "Get", "the", "source", "location", "of", "the", "point", "where", "the", "field", "was", "defined", "." ]	[ "Patmos" ]	RAInfo1	getLoc	Patmos	VLIW	LLVM	2,197	10	1	[]
[ "<s>", "static", "void", "ft32_compute_frame", "(", "void", ")", "{", "int", "stack_alignment", "=", "STACK_BOUNDARY", "/", "BITS_PER_UNIT", ";", "int", "padding_locals", ";", "int", "regno", ";", "cfun", "->", "machine", "->", "local_vars_size", "=", "get_frame...	[ "Compute", "the", "size", "of", "the", "local", "area", "and", "the", "size", "to", "be", "adjusted", "by", "the", "*", "prologue", "and", "epilogue", "." ]	[ "ft32", "0", "0", "4", "0" ]	ft322	ft32_compute_frame	ft32	MPU	GCC	2,198	131	1	[]
[ "<s>", "void", "addExpr", "(", "MCInst", "&", "Inst", ",", "const", "MCExpr", "*", "Expr", ")", "const", "{", "assert", "(", "Expr", "&&", "\"Expr shouldn't be null!\"", ")", ";", "int64_t", "Imm", "=", "0", ";", "RISCVMCExpr", "::", "VariantKind", "VK", ...	[ "Add", "a", "new", "MCExpr", "operand", "." ]	[ "RISCV", "\"Expr shouldn't be null!\"", "0", "RISCV", "RISCV", "RISCV" ]	RISCVAsmParser (2)	addExpr	RISCV	CPU	LLVM	2,199	77	1	[]

[ "<s>", "static", "void", "rs6000_elf_asm_out_constructor", "(", "rtx", "symbol", ",", "int", "priority", ")", "{", "const", "char", "*", "section", "=", "\".ctors\"", ";", "char", "buf", "[", "18", "]", ";", "if", "(", "priority", "!=", "DEFAULT_INIT_PRIORIT...

[ "Record", "an", "element", "in", "the", "table", "of", "global", "constructors", ".", "SYMBOL", "is", "a", "SYMBOL_REF", "of", "the", "function", "to", "be", "called", ";", "PRIORITY", "is", "a", "number", "between", "0", "and", "MAX_INIT_PRIORITY", ".", "...

[ "powerpcspe", "\".ctors\"", "18", "\".ctors.%.5u\"", "1", "\"\\t.long (\"", "\")@fixup\\n\"", "1" ]

powerpcspe

rs6000_elf_asm_out_constructor

powerpcspe

CPU

GCC

2,100

116

1

[]

[ "<s>", "static", "bool", "arc_assemble_integer", "(", "rtx", "x", ",", "unsigned", "int", "size", ",", "int", "aligned_p", ")", "{", "if", "(", "size", "==", "UNITS_PER_WORD", "&&", "aligned_p", "&&", "(", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_RE...

[ "Target", "hook", "to", "assemble", "an", "integer", "object", ".", "The", "ARC", "version", "needs", "to", "emit", "a", "special", "directive", "for", "references", "to", "labels", "and", "function", "symbols", "." ]

[ "arc", "\"\\t.word\\t%st(\"", "\")\\n\"" ]

arc3

arc_assemble_integer

arc

MPU

GCC

2,101

83

1

[]

[ "<s>", "static", "int", "ix86_mode_needed", "(", "int", "entity", ",", "rtx_insn", "*", "insn", ")", "{", "switch", "(", "entity", ")", "{", "case", "AVX_U128", ":", "return", "ix86_avx_u128_mode_needed", "(", "insn", ")", ";", "case", "I387_TRUNC", ":", "...

[ "Return", "needed", "mode", "for", "entity", "in", "optimize_mode_switching", "pass", "." ]

[ "i386", "0" ]

i3864

ix86_mode_needed

i386

CPU

GCC

2,102

57

1

[]

[ "<s>", "int", "frv_legitimate_constant_p", "(", "rtx", "x", ")", "{", "enum", "machine_mode", "mode", "=", "GET_MODE", "(", "x", ")", ";", "if", "(", "TARGET_FDPIC", ")", "return", "LEGITIMATE_PIC_OPERAND_P", "(", "x", ")", ";", "if", "(", "GET_CODE", "(",...

[ "A", "C", "expression", "that", "is", "nonzero", "if", "X", "is", "a", "legitimate", "constant", "for", "an", "immediate", "operand", "on", "the", "target", "machine", ".", "You", "can", "assume", "that", "X", "satisfies", "`", "CONSTANT_P", "'", ",", "s...

[ "frv" ]

frv2

frv_legitimate_constant_p

frv

VLIW

GCC

2,103

87

1

[]

[ "<s>", "const", "uint32_t", "*", "MipsRegisterInfo", "::", "getCallPreservedMask", "(", "CallingConv", "::", "ID", ")", "const", "{", "if", "(", "Subtarget", ".", "isSingleFloat", "(", ")", ")", "return", "CSR_SingleFloatOnly_RegMask", ";", "if", "(", "Subtarget...

[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]

[ "Mips", "Mips" ]

MipsRegisterInfo30

getCallPreservedMask

Mips

CPU

LLVM

2,104

39

1

[]

[ "<s>", "unsigned", "aarch64_dbx_register_number", "(", "unsigned", "regno", ")", "{", "if", "(", "GP_REGNUM_P", "(", "regno", ")", ")", "return", "AARCH64_DWARF_R0", "+", "regno", "-", "R0_REGNUM", ";", "else", "if", "(", "regno", "==", "SP_REGNUM", ")", "re...

[ "Provide", "a", "mapping", "from", "gcc", "register", "numbers", "to", "dwarf", "register", "numbers", "." ]

[ "aarch64" ]

aarch642

aarch64_dbx_register_number

aarch64

CPU

GCC

2,105

50

1

[]

[ "<s>", "static", "bool", "avr_function_ok_for_sibcall", "(", "tree", "decl_callee", ",", "tree", "exp_callee", ")", "{", "tree", "fntype_callee", ";", "if", "(", "cfun", "->", "machine", "->", "sibcall_fails", "||", "TARGET_CALL_PROLOGUES", ")", "{", "return", "...

[ "Decide", "whether", "we", "can", "make", "a", "sibling", "call", "to", "a", "function", ".", "DECL", "is", "the", "declaration", "of", "the", "function", "being", "targeted", "by", "the", "call", "and", "EXP", "is", "the", "CALL_EXPR", "representing", "th...

[ "avr" ]

avr4

avr_function_ok_for_sibcall

avr

MPU

GCC

2,106

144

1

[]

[ "<s>", "MachineBasicBlock", "*", "MSP430TargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "*", "BB", ")", "const", "{", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "Opc...

[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]

[ "MSP430", "MSP430", "MSP430::Shl8", "MSP430::Shl16", "MSP430::Sra8", "MSP430::Sra16", "MSP430::Srl8", "MSP430::Srl16", "MSP430::Rrcl8", "MSP430::Rrcl16", "MSP430::Select16", "MSP430::Select8", "\"Unexpected instr type to insert\"", "MSP430::JCC", "3", "MSP430::PHI", "0", "2", "1"...

MSP430ISelLowering (2)1

EmitInstrWithCustomInserter

MSP430

MPU

LLVM

2,107

394

1

[]

[ "<s>", "bool", "SPIRVCallLowering", "::", "lowerReturn", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Value", "*", "Val", ",", "ArrayRef", "<", "Register", ">", "VRegs", ",", "FunctionLoweringInfo", "&", "FLI", ",", "Register", "SwiftErrorVReg", ")...

[ "This", "hook", "behaves", "as", "the", "extended", "lowerReturn", "function", ",", "but", "for", "targets", "that", "do", "not", "support", "swifterror", "value", "promotion", "." ]

[ "SPIRV", "SPIRV", "2", "\"All return types should use a single register\"", "SPIRV::OpReturnValue", "0", "SPIRV::OpReturn" ]

SPIRVCallLowering1

lowerReturn

SPIRV

Virtual ISA

LLVM

2,108

117

1

[]

[ "<s>", "static", "SDValue", "getTargetNode", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "unsigned", "Flag", ")", "{", "EVT", "Ty", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "GlobalAddressSDNode", "*", "N", "=", "dyn_cast"...

[ "Retrieve", "the", "target", "node", "this", "edge", "connects", "to", "." ]

[ "Mips", "0", "0", "\"Unexpected node type.\"" ]

MipsISelLowering (2)

getTargetNode

Mips

CPU

LLVM

2,109

206

1

[]

[ "<s>", "void", "ARMWinCOFFStreamer", "::", "finishImpl", "(", ")", "{", "emitFrames", "(", "nullptr", ")", ";", "emitWindowsUnwindTables", "(", ")", ";", "MCWinCOFFStreamer", "::", "finishImpl", "(", ")", ";", "}", "</s>" ]

[ "Streamer", "specific", "finalization", "." ]

[ "ARM", "ARM" ]

ARMWinCOFFStreamer5

finishImpl

ARM

CPU

LLVM

2,110

23

1

[]

[ "<s>", "SDNode", "*", "SICDAGToDAGISel", "::", "getGlobalBaseReg", "(", ")", "{", "unsigned", "GlobalBaseReg", "=", "MF", "->", "getInfo", "<", "SICFunctionInfo", ">", "(", ")", "->", "getGlobalBaseReg", "(", ")", ";", "return", "CurDAG", "->", "getRegister", ...

[ "getGlobalBaseReg", "-", "Return", "a", "virtual", "register", "initialized", "with", "the", "the", "global", "base", "register", "value", "." ]

[ "SIC", "SIC", "SIC" ]

SICISelDAGToDAG

getGlobalBaseReg

SIC

CPU

LLVM

2,111

50

1

[]

[ "<s>", "int", "s390_N_constraint_str", "(", "const", "char", "*", "str", ",", "HOST_WIDE_INT", "value", ")", "{", "machine_mode", "mode", ",", "part_mode", ";", "int", "def", ";", "int", "part", ",", "part_goal", ";", "if", "(", "str", "[", "0", "]", "...

[ "Evaluates", "constraint", "strings", "starting", "with", "letter", "N.", "Parameter", "STR", "contains", "the", "letters", "following", "letter", "``", "N", "''", "in", "the", "constraint", "string", ".", "Returns", "true", "if", "VALUE", "matches", "the", "c...

[ "s390", "0", "1", "0", "1", "0", "2", "0", "3", "0", "1", "0", "0", "0", "0", "1", "0", "1" ]

s390

s390_N_constraint_str

s390

MPU

GCC

2,112

222

1

[]

[ "<s>", "int", "mn10300_legitimate_pic_operand_p", "(", "rtx", "x", ")", "{", "const", "char", "*", "fmt", ";", "int", "i", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", "||", "GET_CODE", "(", "x", ")", "==", "LABEL_REF", ")", "return",...

[ "Return", "zero", "if", "X", "references", "a", "SYMBOL_REF", "or", "LABEL_REF", "whose", "symbol", "is", "n't", "protected", "by", "a", "PIC", "unspec", ";", "nonzero", "otherwise", "." ]

[ "mn10300", "0", "1", "1", "1", "1", "1", "1", "1", "0", "1", "0", "0", "0", "1" ]

mn10300

mn10300_legitimate_pic_operand_p

mn10300

MPU

GCC

2,113

206

1

[]

[ "<s>", "unsigned", "AVRRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "if", ...

[ "Debug", "information", "queries", "." ]

[ "AVR", "AVR", "AVR::R28", "AVR::SP" ]

AVRRegisterInfo

getFrameRegister

AVR

MPU

LLVM

2,114

49

1

[]

[ "<s>", "void", "m32c_output_reg_pop", "(", "FILE", "*", "s", ",", "int", "regno", ")", "{", "if", "(", "regno", "==", "FLG_REGNO", ")", "fprintf", "(", "s", ",", "\"\\tpopc\\tflg\\n\"", ")", ";", "else", "fprintf", "(", "s", ",", "\"\\tpop.%c\\t%s\"", ",...

[ "Likewise", "for", "ASM_OUTPUT_REG_POP", "." ]

[ "m32c", "\"\\tpopc\\tflg\\n\"", "\"\\tpop.%c\\t%s\"", "\" bwll\"" ]

m32c2

m32c_output_reg_pop

m32c

MPU

GCC

2,115

46

1

[]

[ "<s>", "VSETVLIInfo", "intersect", "(", "const", "VSETVLIInfo", "&", "Other", ")", "const", "{", "if", "(", "!", "Other", ".", "isValid", "(", ")", ")", "return", "*", "this", ";", "if", "(", "!", "isValid", "(", ")", ")", "return", "Other", ";", "...

[ "Intersect", "this", "set", "with", "a", "temporary", "other", "set", "in", "place", "." ]

[ "RISCV", "VSETVLIInfo::getUnknown", "VSETVLIInfo::getUnknown" ]

RISCVInsertVSETVLI

intersect

RISCV

CPU

LLVM

2,116

100

1

[]

[ "<s>", "bool", "HexagonGenPredicate", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "TII", "=", "MF", ".", "getSubtarget", "<...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]

HexagonGenPredicate1

runOnMachineFunction

Hexagon

DSP

LLVM

2,117

262

1

[]

[ "<s>", "void", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "SmallString", "<", "128", ">", "Str", ";", "raw_svector_ostream", "OS", "(", "Str", ")", ";", "printInstruction", "(", "MI", ",", "OS", ")", ";", "OutStreamer", ".", "E...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "Alpha", "128" ]

AlphaAsmPrinter

EmitInstruction

Alpha

MPU

LLVM

2,118

40

1

[]

[ "<s>", "static", "bool", "const_load_sequence_p", "(", "swap_web_entry", "*", "insn_entry", ",", "rtx", "insn", ")", "{", "unsigned", "uid", "=", "INSN_UID", "(", "insn", ")", ";", "if", "(", "!", "insn_entry", "[", "uid", "]", ".", "is_swap", "||", "ins...

[ "Return", "TRUE", "if", "insn", "is", "a", "swap", "fed", "by", "a", "load", "from", "the", "constant", "pool", "." ]

[ "rs6000", "0", "0", "0", "0", "0", "0" ]

rs60005

const_load_sequence_p

rs6000

CPU

GCC

2,119

359

1

[]

[ "<s>", "void", "s390_output_pool_entry", "(", "rtx", "exp", ",", "machine_mode", "mode", ",", "unsigned", "int", "align", ")", "{", "switch", "(", "GET_MODE_CLASS", "(", "mode", ")", ")", "{", "case", "MODE_FLOAT", ":", "case", "MODE_DECIMAL_FLOAT", ":", "gc...

[ "Output", "the", "constant", "pool", "entry", "EXP", "in", "mode", "MODE", "with", "alignment", "ALIGN", "." ]

[ "s390", "1", "0", "0", "0", "0" ]

s390

s390_output_pool_entry

s390

MPU

GCC

2,120

170

1

[]

[ "<s>", "bool", "HexagonPacketizer", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "auto", "&", "HST", "=", "MF", ".", "getSubtarget", "<", "HexagonSubtarget", ">", "(", ")", ";", "if", "(", "DisablePacketizer", "||", "!", "HST", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "\"Empty DFA table!\"" ]

HexagonVLIWPacketizer13

runOnMachineFunction

Hexagon

DSP

LLVM

2,121

346

1

[]

[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "LLVM_OVERRIDE", "{", "return", "\"ARM Assembly / Object Emitter\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "ARM", "\"ARM Assembly / Object Emitter\"" ]

ARMAsmPrinter21

getPassName

ARM

CPU

LLVM

2,122

14

1

[]

[ "<s>", "enum", "machine_mode", "mmix_select_cc_mode", "(", "RTX_CODE", "op", ",", "rtx", "x", ",", "rtx", "y", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "GET_MODE_CLASS", "(", "GET_MODE", "(", "x", ")", ")", "==", "MODE_FLOAT", ")", "{", "if", "(", "op", ...

[ "SELECT_CC_MODE", "." ]

[ "mmix" ]

mmix3

mmix_select_cc_mode

mmix

CPU

GCC

2,123

99

1

[]

[ "<s>", "static", "std", "::", "unique_ptr", "<", "FISCOperand", ">", "CreateMem", "(", "unsigned", "Base", ",", "const", "MCExpr", "*", "Off", ",", "SMLoc", "S", ",", "SMLoc", "E", ")", "{", "auto", "Op", "=", "make_unique", "<", "FISCOperand", ">", "(...

[ "Create", "a", "generalized", "memory", "operand", "." ]

[ "FISC", "FISC", "FISC" ]

FISCAsmParser

CreateMem

FISC

CPU

LLVM

2,124

67

1

[]

[ "<s>", "int", "pa_insn_refs_are_delayed", "(", "rtx_insn", "*", "insn", ")", "{", "return", "(", "(", "NONJUMP_INSN_P", "(", "insn", ")", "&&", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "!=", "SEQUENCE", "&&", "GET_CODE", "(", "PATTERN", "(", "i...

[ "Return", "nonzero", "if", "references", "for", "INSN", "are", "delayed", ".", "Millicode", "insns", "are", "actually", "function", "calls", "with", "some", "special", "constraints", "on", "arguments", "and", "register", "usage", ".", "Millicode", "calls", "alwa...

[ "pa" ]

pa

pa_insn_refs_are_delayed

pa

CPU

GCC

2,125

56

1

[]

[ "<s>", "static", "void", "mips_expand_vi_constant", "(", "machine_mode", "vmode", ",", "unsigned", "nelt", ",", "rtx", "target", ",", "rtx", "vals", ")", "{", "rtvec", "vec", "=", "shallow_copy_rtvec", "(", "XVEC", "(", "vals", ",", "0", ")", ")", ";", "...

[ "A", "subroutine", "of", "mips_expand_vec_init", ",", "replacing", "all", "of", "the", "non-constant", "elements", "of", "VALS", "with", "zeros", ",", "copy", "the", "constant", "vector", "to", "TARGET", "." ]

[ "mips", "0", "0" ]

mips4

mips_expand_vi_constant

mips

CPU

GCC

2,126

83

1

[]

[ "<s>", "static", "bool", "is_load_insn", "(", "rtx", "insn", ",", "rtx", "*", "load_mem", ")", "{", "if", "(", "!", "insn", "||", "!", "INSN_P", "(", "insn", ")", ")", "return", "false", ";", "if", "(", "CALL_P", "(", "insn", ")", ")", "return", ...

[ "Determine", "if", "INSN", "loads", "from", "memory", "." ]

[ "rs6000" ]

rs6000

is_load_insn

rs6000

CPU

GCC

2,127

48

1

[]

[ "<s>", "static", "const", "char", "*", "avr_out_movqi_r_mr_reg_disp_tiny", "(", "rtx_insn", "*", "insn", ",", "rtx", "op", "[", "]", ",", "int", "*", "plen", ")", "{", "rtx", "dest", "=", "op", "[", "0", "]", ";", "rtx", "src", "=", "op", "[", "1",...

[ "Same", "as", "out_movqi_r_mr", ",", "but", "TINY", "does", "not", "have", "ADIW", "or", "SBIW" ]

[ "avr", "0", "1", "0", "\"ld %0,%b1\"", "3", "0", "0", "2", "\"\"" ]

avr4

avr_out_movqi_r_mr_reg_disp_tiny

avr

MPU

GCC

2,128

123

1

[]

[ "<s>", "const", "TargetRegisterClass", "*", "SIInstrInfo", "::", "getOpRegClass", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpNo", ")", "const", "{", "const", "MachineRegisterInfo", "&", "MRI", "=", "MI", ".", "getParent", "(", ")", "->", "g...

[ "Return", "the", "correct", "register", "class", "for", "OpNo", "." ]

[ "AMDGPU", "SI", "1" ]

SIInstrInfo (2)

getOpRegClass

AMDGPU

GPU

LLVM

2,129

140

1

[]

[ "<s>", "bool", "X86FastISel", "::", "tryToFoldLoadIntoMI", "(", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "LoadInst", "*", "LI", ")", "{", "const", "Value", "*", "Ptr", "=", "LI", "->", "getPointerOperand", "(", ")", ";", "X86Addres...

[ "The", "specified", "machine", "instr", "operand", "is", "a", "vreg", ",", "and", "that", "vreg", "is", "being", "provided", "by", "the", "specified", "load", "instruction", "." ]

[ "X86", "X86", "X86", "X86", "X86", "X86", "8", "0" ]

X86FastISel18

tryToFoldLoadIntoMI

X86

CPU

LLVM

2,130

316

1

[]

[ "<s>", "static", "void", "frv_extract_membar", "(", "struct", "frv_io", "*", "io", ",", "rtx_insn", "*", "insn", ")", "{", "extract_insn", "(", "insn", ")", ";", "io", "->", "type", "=", "(", "enum", "frv_io_type", ")", "INTVAL", "(", "recog_data", ".", ...

[ "Fill", "IO", "with", "information", "about", "the", "load", "or", "store", "associated", "with", "membar", "instruction", "INSN", "." ]

[ "frv", "2", "1", "0", "0" ]

frv

frv_extract_membar

frv

VLIW

GCC

2,131

68

1

[]

[ "<s>", "static", "bool", "alg_usable_p", "(", "enum", "stringop_alg", "alg", ",", "bool", "memset", ",", "bool", "have_as", ")", "{", "if", "(", "alg", "==", "no_stringop", ")", "return", "false", ";", "if", "(", "alg", "==", "vector_loop", ")", "return"...

[ "Return", "true", "if", "ALG", "can", "be", "used", "in", "current", "context", ".", "Assume", "we", "expand", "memset", "if", "MEMSET", "is", "true", "." ]

[ "i386" ]

i386-expand

alg_usable_p

i386

CPU

GCC

2,132

91

1

[]

[ "<s>", "void", "PPC64LinuxTargetObjectFile", "::", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "TargetLoweringObjectFileELF", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";", "InitializeELF", "(", "TM", "...

[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]

[ "PowerPC", "PPC" ]

PPCTargetObjectFile

Initialize

PowerPC

CPU

LLVM

2,133

34

1

[]

[ "<s>", "static", "tree", "alpha_fold_builtin_insxx", "(", "tree", "op", "[", "]", ",", "unsigned", "HOST_WIDE_INT", "opint", "[", "]", ",", "long", "op_const", ",", "unsigned", "HOST_WIDE_INT", "bytemask", ",", "bool", "is_high", ")", "{", "if", "(", "(", ...

[ "Fold", "the", "builtins", "for", "the", "INS", "family", "of", "instructions", "." ]

[ "alpha", "1", "0", "0", "0", "2", "1", "7", "7", "0", "64", "8", "0x3f", "0", "8", "8", "0", "0", "1" ]

alpha3

alpha_fold_builtin_insxx

alpha

MPU

GCC

2,134

190

1

[]

[ "<s>", "void", "ARMDAGToDAGISel", "::", "PreprocessISelDAG", "(", ")", "{", "if", "(", "!", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "return", ";", "bool", "isThumb2", "=", "Subtarget", "->", "isThumb", "(", ")", ";", "for", "(", "SelectionDAG", "...

[ "PreprocessISelDAG", "-", "This", "hook", "allows", "targets", "to", "hack", "on", "the", "graph", "before", "instruction", "selection", "starts", "." ]

[ "ARM", "ARM", "ISD::ADD", "0", "1", "0", "ISD::AND", "ISD::AND", "1", "2", "1", "0", "0", "ISD::SRL", "2", "ISD::SRL", "MVT::i32", "0", "MVT::i32", "ISD::AND", "MVT::i32", "MVT::i32", "ISD::SHL", "MVT::i32", "MVT::i32" ]

ARMISelDAGToDAG1

PreprocessISelDAG

ARM

CPU

LLVM

2,135

419

1

[]

[ "<s>", "void", "print", "(", "raw_ostream", "&", "OS", ")", "const", "override", "{", "switch", "(", "Kind", ")", "{", "case", "Token", ":", "OS", "<<", "\"Tok:\"", "<<", "Tok", ".", "Tok", ";", "break", ";", "case", "Integer", ":", "OS", "<<", "\"...

[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]

[ "WebAssembly", "\"Tok:\"", "\"Int:\"", "\"Flt:\"", "\"Sym:\"" ]

WebAssemblyAsmParser12

print

WebAssembly

Virtual ISA

LLVM

2,136

69

1

[]

[ "<s>", "void", "Coloring", "::", "dump", "(", ")", "const", "{", "dbgs", "(", ")", "<<", "\"{ Order: {\"", ";", "for", "(", "unsigned", "I", "=", "0", ";", "I", "!=", "Order", ".", "size", "(", ")", ";", "++", "I", ")", "{", "Node", "P", "=",...

[ "Dump", "the", "plan", "to", "stderr", "(", "for", "debugging", ")", "." ]

[ "Hexagon", "\"{ Order: {\"", "0", "\" -\"", "\" }\\n\"", "\" Needed: {\"", "\" }\\n\"", "\" Edges: {\\n\"", "\" \"", "\" -> {\"", "\" }\\n\"", "\" }\\n\"", "\"None\"", "\"Red\"", "\"Black\"", "\"all ColorKinds should be handled by the switch above\"", "\" Colors: {\\n\"", ...

HexagonISelDAGToDAGHVX11

dump

Hexagon

DSP

LLVM

2,137

240

1

[]

[ "<s>", "static", "bool", "arm_function_in_section_p", "(", "tree", "decl", ",", "section", "*", "section", ")", "{", "if", "(", "!", "decl_binds_to_current_def_p", "(", "decl", ")", ")", "return", "false", ";", "if", "(", "!", "DECL_SECTION_NAME", "(", "decl...

[ "Return", "true", "if", "DECL", "is", "known", "to", "be", "linked", "into", "section", "SECTION", "." ]

[ "arm" ]

arm

arm_function_in_section_p

arm

CPU

GCC

2,138

54

1

[]

[ "<s>", "const", "uint32_t", "*", "AArch64RegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "if", "(", "CC", "==", "CallingConv", "::", "GHC", ")", "return", "CSR_...

[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64" ]

AArch64RegisterInfo (2)

getCallPreservedMask

AArch64

CPU

LLVM

2,139

57

1

[]

[ "<s>", "bool", "X86RetpolineThunks", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "getPassName", "(", ")", "<<", "'\\n'", ")", ";", "auto", "*", "TPC", "=", "getAnalysisIfAvailable", "<", "TargetPassConfig",...

[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]

[ "X86", "X86", "\"X86-specific target pass should not be run without a target \"", "\"pass config!\"", "X86", "\"r11\"", "X86::R11", "\"eax\"", "X86::EAX", "\"ecx\"", "X86::ECX", "\"edx\"", "X86::EDX", "\"push\"" ]

X86RetpolineThunks1

runOnModule

X86

CPU

LLVM

2,140

204

1

[]

[ "<s>", "void", "AMDGPUPassConfig", "::", "addCodeGenPrepare", "(", ")", "{", "if", "(", "TM", "->", "getTargetTriple", "(", ")", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", ")", "addPass", "(", "createAMDGPUAnnotateKernelFeaturesPass", "(", ")", ...

[ "Add", "pass", "to", "prepare", "the", "LLVM", "IR", "for", "code", "generation", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU" ]

AMDGPUTargetMachine74

addCodeGenPrepare

AMDGPU

GPU

LLVM

2,141

102

1

[]

[ "<s>", "void", "SITargetLowering", "::", "AdjustInstrPostInstrSelection", "(", "MachineInstr", "*", "MI", ",", "SDNode", "*", "Node", ")", "const", "{", "const", "SIInstrInfo", "*", "TII", "=", "static_cast", "<", "const", "SIInstrInfo", "*", ">", "(", "getTar...

[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'hasPostISelHook", "'", "flag", "." ]

[ "R600", "SI", "SI", "SI", "0", "1", "0", "0", "4", "1", "1", "0", "1", "2", "3", "1", "0", "0" ]

SIISelLowering126

AdjustInstrPostInstrSelection

R600

GPU

LLVM

2,142

281

1

[]

[ "<s>", "static", "void", "bpf_compute_frame_layout", "(", "void", ")", "{", "int", "stack_alignment", "=", "STACK_BOUNDARY", "/", "BITS_PER_UNIT", ";", "int", "padding_locals", ",", "regno", ";", "cfun", "->", "machine", "->", "local_vars_size", "=", "get_frame_si...

[ "Compute", "the", "size", "of", "the", "function", "'s", "stack", "frame", ",", "including", "the", "local", "area", "and", "the", "register-save", "area", "." ]

[ "bpf", "0", "8", "0", "\"eBPF stack limit exceeded\"", "1" ]

bpf

bpf_compute_frame_layout

bpf

Virtual ISA

GCC

2,143

150

1

[]

[ "<s>", "MCDisassembler", "::", "DecodeStatus", "WebAssemblyDisassembler", "::", "onSymbolStart", "(", "StringRef", "Name", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "VStream", ...

[ "Used", "to", "perform", "separate", "target", "specific", "disassembly", "for", "a", "particular", "symbol", "." ]

[ "WebAssembly", "WebAssembly", "0", "0", "\" # \"", "\" functions in section.\"", "\" .local \"", "0", "0", "\", \"", "WebAssembly::anyTypeToString", "\"\\n\"" ]

WebAssemblyDisassembler11

onSymbolStart

WebAssembly

Virtual ISA

LLVM

2,144

231

1

[]

[ "<s>", "void", "X86InstrInfo", "::", "breakPartialRegDependency", "(", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "OpNum", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "unsigned", "Reg", "=", "MI", "->", "getOperand", "("...

[ "Insert", "a", "dependency-breaking", "instruction", "before", "MI", "to", "eliminate", "an", "unwanted", "dependency", "on", "OpNum", "." ]

[ "X86", "X86", "X86::VR128RegClass", "X86::VXORPSrr", "X86::XORPSrr", "X86::VR256RegClass", "X86::sub_xmm", "X86::VXORPSrr" ]

X86InstrInfo (2)2

breakPartialRegDependency

X86

CPU

LLVM

2,145

222

1

[]

[ "<s>", "const", "MipsSubtarget", "*", "MipsTargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "Attribute", "CPUAttr", "=", "F", ".", "getFnAttribute", "(", "\"target-cpu\"", ")", ";", "Attribute", "FSAttr", "=", "F...

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "Mips", "Mips", "Mips", "\"target-cpu\"", "\"target-features\"", "Mips", "\"mips16\"", "Mips", "\"nomips16\"", "Mips", "\"micromips\"", "Mips", "\"nomicromips\"", "\"use-soft-float\"", "\"use-soft-float\"", "\"true\"", "Mips", "\"+mips16\"", "\",+mips16\"", "Mips", "\"-mips16...

MipsTargetMachine10

getSubtargetImpl

Mips

CPU

LLVM

2,146

317

1

[]

[ "<s>", "void", "RISCVPassConfig", "::", "addPreEmitPass2", "(", ")", "{", "addPass", "(", "createRISCVExpandPseudoPass", "(", ")", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "create...

[ "Targets", "may", "add", "passes", "immediately", "before", "machine", "code", "is", "emitted", "in", "this", "callback", "." ]

[ "RISCV", "RISCV", "RISCV", "RISCV" ]

RISCVTargetMachine39

addPreEmitPass2

RISCV

CPU

LLVM

2,147

36

1

[]

[ "<s>", "static", "bool", "tilegx_frame_pointer_required", "(", "void", ")", "{", "return", "crtl", "->", "calls_eh_return", "||", "cfun", "->", "calls_alloca", ";", "}", "</s>" ]

[ "Implement", "TARGET_FRAME_POINTER_REQUIRED", "." ]

[ "tilegx" ]

tilegx

tilegx_frame_pointer_required

tilegx

VLIW

GCC

2,148

17

1

[]

[ "<s>", "void", "visium_expand_prologue", "(", "void", ")", "{", "const", "int", "frame_size", "=", "visium_compute_frame_size", "(", "get_frame_size", "(", ")", ")", ";", "const", "int", "save_area_size", "=", "current_frame_info", ".", "save_area_size", ";", "con...

[ "This", "function", "generates", "the", "code", "for", "function", "entry", "." ]

[ "visium", "0", "1", "0", "1", "1", "65535" ]

visium

visium_expand_prologue

visium

Virtual ISA

GCC

2,149

429

1

[]

[ "<s>", "const", "X86Subtarget", "*", "X86TargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "Attribute", "CPUAttr", "=", "F", ".", "getFnAttribute", "(", "\"target-cpu\"", ")", ";", "Attribute", "FSAttr", "=", "F",...

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "X86", "X86", "X86", "\"target-cpu\"", "\"target-features\"", "512", "\"use-soft-float\"", "\"true\"", "\"+soft-float\"", "\",+soft-float\"", "0", "\"prefer-vector-width\"", "\"prefer-vector-width\"", "0", "\",prefer-vector-width=\"", "\"required-vector-width\"", "\"required-vector-w...

X86TargetMachine101

getSubtargetImpl

X86

CPU

LLVM

2,150

343

1

[]

[ "<s>", "static", "bool", "pru_hard_regno_call_part_clobbered", "(", "unsigned", ",", "unsigned", "regno", ",", "machine_mode", "mode", ")", "{", "HARD_REG_SET", "caller_saved_set", ";", "HARD_REG_SET", "callee_saved_set", ";", "CLEAR_HARD_REG_SET", "(", "caller_saved_set"...

[ "Implement", "TARGET_HARD_REGNO_CALL_PART_CLOBBERED", "." ]

[ "pru", "0", "2", "4", "1", "4", "1" ]

pru

pru_hard_regno_call_part_clobbered

pru

CPU

GCC

2,151

99

1

[]

[ "<s>", "bool", "SIInstrInfo", "::", "moveFlatAddrToVGPR", "(", "MachineInstr", "&", "Inst", ")", "const", "{", "unsigned", "Opc", "=", "Inst", ".", "getOpcode", "(", ")", ";", "int", "OldSAddrIdx", "=", "AMDGPU", "::", "getNamedOperandIdx", "(", "Opc", ",", ...

[ "Change", "SADDR", "form", "of", "a", "FLAT", "Inst", "to", "its", "VADDR", "form", "if", "saddr", "operand", "was", "moved", "to", "VGPR", "." ]

[ "AMDGPU", "SI", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "0", "AMDGPU::getGlobalVaddrOp", "0", "AMDGPU::getFlatScratchInstSVfromSS", "0", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "0", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "0", "AMDGPU::V_MOV_B32_e32", "1", "...

SIInstrInfo120

moveFlatAddrToVGPR

AMDGPU

GPU

LLVM

2,152

469

1

[]

[ "<s>", "bool", "PPCTargetLowering", "::", "isFPImmLegal", "(", "const", "APFloat", "&", "Imm", ",", "EVT", "VT", ",", "bool", "ForCodeSize", ")", "const", "{", "if", "(", "!", "VT", ".", "isSimple", "(", ")", "||", "!", "Subtarget", ".", "hasVSX", "(",...

[ "Returns", "true", "if", "the", "target", "can", "instruction", "select", "the", "specified", "FP", "immediate", "natively", "." ]

[ "PowerPC", "PPC", "MVT::f32", "MVT::f64", "MVT::ppcf128" ]

PPCISelLowering109

isFPImmLegal

PowerPC

CPU

LLVM

2,153

92

1

[]

[ "<s>", "void", "X86InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "Register", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", ...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "X86", "X86", "\"Stack slot too small for store\"", "X86::TILERegClassID", "X86::TILESTORED", "X86::GR64_NOSPRegClass", "X86::MOV64ri", "64", "2", "X86::TILECFGRegClassID", "X86::PSTTILECFG", "16" ]

X86InstrInfo140

storeRegToStackSlot

X86

CPU

LLVM

2,154

351

1

[]

[ "<s>", "bool", "FixFunctionBitcasts", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "SmallVector", "<", "std", "::", "pair", "<", "Use", "*", ",", "Function", "*", ">", ",", "0", ">", "Uses", ";", "SmallPtrSet", "<", "Constant", "*", ",", "...

[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]

[ "WebAssembly", "0", "2" ]

WebAssemblyFixFunctionBitcasts10

runOnModule

WebAssembly

Virtual ISA

LLVM

2,155

256

1

[]

[ "<s>", "pure_scalable_type_info", "::", "analysis_result", "pure_scalable_type_info", "::", "analyze_array", "(", "const_tree", "type", ")", "{", "pure_scalable_type_info", "element_info", ";", "analysis_result", "result", "=", "element_info", ".", "analyze", "(", "TREE_T...

[ "Subroutine", "of", "analyze", "for", "handling", "ARRAY_TYPEs", "." ]

[ "aarch64", "1", "0", "0" ]

aarch64

analyze_array

aarch64

CPU

GCC

2,156

195

1

[]

[ "<s>", "void", "rvexInstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "OS", ",", "unsigned", "RegNo", ")", "const", "{", "OS", "<<", "'$'", "<<", "StringRef", "(", "getRegisterName", "(", "RegNo", ")", ")", ".", "lower", "(", ")", ";", "}", ...

[ "Print", "the", "assembler", "register", "name", "." ]

[ "rvex", "rvex" ]

rvexInstPrinter

printRegName

rvex

VLIW

LLVM

2,157

31

1

[]

[ "<s>", "bool", "AArch64TargetLowering", "::", "getTgtMemIntrinsic", "(", "IntrinsicInfo", "&", "Info", ",", "const", "CallInst", "&", "I", ",", "unsigned", "Intrinsic", ")", "const", "{", "switch", "(", "Intrinsic", ")", "{", "case", "Intrinsic", "::", "arm_ne...

[ "Given", "an", "intrinsic", ",", "checks", "if", "on", "the", "target", "the", "intrinsic", "will", "need", "to", "map", "to", "a", "MemIntrinsicNode", "(", "touches", "memory", ")", "." ]

[ "AArch64", "AArch64", "Intrinsic::arm_neon_vld1", "Intrinsic::arm_neon_vld2", "Intrinsic::arm_neon_vld3", "Intrinsic::arm_neon_vld4", "Intrinsic::aarch64_neon_vld1x2", "Intrinsic::aarch64_neon_vld1x3", "Intrinsic::aarch64_neon_vld1x4", "Intrinsic::arm_neon_vld2lane", "Intrinsic::arm_neon_vld3lan...

AArch64ISelLowering109

getTgtMemIntrinsic

AArch64

CPU

LLVM

2,158

431

1

[]

[ "<s>", "SDValue", "Tile64TargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallV...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "Tile64", "ISD::OutputArg", "16", "0", "0", "\"Can only return in registers!\"", "1", "\"sret virtual register not created in the entry block\"", "T64::R0", "1", "T64::R0", "T64::LinkRegister", "T64ISD::JRP", "MVT::Other", "T64ISD::JRP", "MVT::Other" ]

Tile64ISelLowering

LowerReturn

Tile64

VLIW

LLVM

2,159

421

1

[]

[ "<s>", "static", "bool", "pru_valid_addr_expr_p", "(", "machine_mode", "mode", ",", "rtx", "base", ",", "rtx", "offset", ",", "bool", "strict_p", ")", "{", "if", "(", "!", "strict_p", "&&", "GET_CODE", "(", "base", ")", "==", "SUBREG", ")", "base", "=", ...

[ "Return", "true", "if", "the", "address", "expression", "formed", "by", "BASE", "+", "OFFSET", "is", "valid", ".", "Note", "that", "the", "following", "address", "is", "not", "handled", "here", ":", "base", "CTABLE", "constant", "base", "+", "UBYTE", "cons...

[ "pru" ]

pru

pru_valid_addr_expr_p

pru

CPU

GCC

2,160

144

1

[]

[ "<s>", "void", "IA64InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*",...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "IA64", "IA64", "IA64::FPRegisterClass", "IA64::STF_SPILL", "IA64::GRRegisterClass", "IA64::ST8", "IA64::PRRegisterClass", "IA64::MOV", "IA64::r2", "IA64::r0", "IA64::CADDIMM22", "IA64::r2", "IA64::r2", "1", "IA64::ST8", "IA64::r2", "0", "\"sorry, I don't know how to store this sor...

IA64InstrInfo1

storeRegToStackSlot

IA64

CPU

LLVM

2,161

260

1

[]

[ "<s>", "static", "std", "::", "unique_ptr", "<", "MCS51Operand", ">", "CreateReg", "(", "unsigned", "RegNum", ",", "SMLoc", "S", ",", "SMLoc", "E", ")", "{", "return", "std", "::", "make_unique", "<", "MCS51Operand", ">", "(", "RegNum", ",", "S", ",", ...

[ "CreateReg", "-", "Allocate", "a", "single", "virtual", "register", "for", "the", "given", "type", "." ]

[ "MCS51", "MCS51", "MCS51" ]

MCS51AsmParser

CreateReg

MCS51

MPU

LLVM

2,162

35

1

[]

[ "<s>", "static", "int", "pa_arg_partial_bytes", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "tree", "type", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ...

[ "If", "this", "arg", "would", "be", "passed", "totally", "in", "registers", "or", "totally", "on", "the", "stack", ",", "then", "this", "routine", "should", "return", "zero", "." ]

[ "pa", "8", "0", "0", "1", "1", "1", "0", "0" ]

pa7

pa_arg_partial_bytes

pa

CPU

GCC

2,163

119

1

[]

[ "<s>", "std", "::", "string", "AMDGPUIntrinsicInfo", "::", "getName", "(", "unsigned", "IntrID", ",", "Type", "*", "*", "Tys", ",", "unsigned", "numTys", ")", "const", "{", "static", "const", "char", "*", "const", "names", "[", "]", "=", "{", "}", ";",...

[ "Return", "a", "string", "with", "the", "name", "of", "the", "plan", "and", "the", "applicable", "VFs", "and", "UFs", "." ]

[ "R600", "Intrinsic::num_intrinsics", "AMDGPUIntrinsic::num_AMDGPU_intrinsics", "\"Invalid intrinsic ID\"", "Intrinsic::num_intrinsics" ]

AMDGPUIntrinsicInfo5

getName

R600

GPU

LLVM

2,164

75

1

[]

[ "<s>", "static", "struct", "machine_function", "*", "mmix_init_machine_status", "(", "void", ")", "{", "return", "ggc_cleared_alloc", "<", "machine_function", ">", "(", ")", ";", "}", "</s>" ]

[ "Set", "the", "per-function", "data", "." ]

[ "mmix" ]

mmix

mmix_init_machine_status

mmix

CPU

GCC

2,165

18

1

[]

[ "<s>", "static", "void", "vax_output_mi_thunk", "(", "FILE", "*", "file", ",", "tree", "thunk", "ATTRIBUTE_UNUSED", ",", "HOST_WIDE_INT", "delta", ",", "HOST_WIDE_INT", "vcall_offset", "ATTRIBUTE_UNUSED", ",", "tree", "function", ")", "{", "const", "char", "*", ...

[ "Output", "code", "to", "add", "DELTA", "to", "the", "first", "argument", ",", "and", "then", "jump", "to", "FUNCTION", ".", "Used", "for", "C++", "multiple", "inheritance", ".", ".mask", "^m", "<", "r2", ",", "r3", ",", "r4", ",", "r5", ",", "r6", ...

[ "vax", "\"\\t.word 0x0ffc\\n\\taddl2 $\"", "\",4(%Rap)\\n\"", "\"\\tjmp \"", "0", "0", "\"+2\\n\"" ]

vax

vax_output_mi_thunk

vax

CPU

GCC

2,166

102

1

[]

[ "<s>", "DecodeStatus", "PPCDisassembler", "::", "getInstruction", "(", "MCInst", "&", "MI", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "OS", ",", "raw_ostream", "&", "CS",...

[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]

[ "PowerPC", "PPC", "4", "4", "0", "0", "24", "1", "16", "2", "8", "3", "0" ]

PPCDisassembler29

getInstruction

PowerPC

CPU

LLVM

2,167

113

1

[]

[ "<s>", "void", "AArch64MCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "v...

[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]

[ "AArch64", "AArch64", "AArch64::TLSDESCCALL", "AArch64::fixup_aarch64_tlsdesc_call", "0", "0", "support::endian", "support::little" ]

AArch64MCCodeEmitter20

encodeInstruction

AArch64

CPU

LLVM

2,168

131

1

[]

[ "<s>", "void", "SIInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", ...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "AMDGPU", "SI", "SI", "SI", "4", "AMDGPU::SReg_32_XM0RegClass", "1", "AMDGPU::M0", "\"SIInstrInfo::loadRegFromStackSlot - Do not know how to\"", "\" restore register\"", "AMDGPU::IMPLICIT_DEF", "\"Only VGPR spilling expected\"", "0" ]

SIInstrInfo122

loadRegFromStackSlot

AMDGPU

GPU

LLVM

2,169

419

1

[]

[ "<s>", "static", "tree", "rs6000_handle_longcall_attribute", "(", "tree", "*", "node", ",", "tree", "name", ",", "tree", "args", "ATTRIBUTE_UNUSED", ",", "int", "flags", "ATTRIBUTE_UNUSED", ",", "bool", "*", "no_add_attrs", ")", "{", "if", "(", "TREE_CODE", "(...

[ "Handle", "a", "``", "longcall", "''", "attribute", ";", "arguments", "as", "in", "struct", "attribute_spec.handler", "." ]

[ "powerpcspe", "\"%qE attribute only applies to functions\"" ]

powerpcspe

rs6000_handle_longcall_attribute

powerpcspe

CPU

GCC

2,170

70

1

[]

[ "<s>", "static", "int", "store_with_one_insn_p", "(", "rtx", "mem", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "mem", ")", ";", "rtx", "addr", "=", "XEXP", "(", "mem", ",", "0", ")", ";", "if", "(", "mode", "==", "BLKmode", ")", "return"...

[ "Return", "TRUE", "if", "we", "are", "certain", "the", "mem", "refers", "to", "a", "complete", "object", "which", "is", "both", "16-byte", "aligned", "and", "padded", "to", "a", "16-byte", "boundary", ".", "This", "would", "make", "it", "safe", "to", "st...

[ "spu", "0", "0", "16", "1", "1", "1", "0" ]

spu

store_with_one_insn_p

spu

MPU

GCC

2,171

131

1

[]

[ "<s>", "void", "AMDGPUAsmBackend", "::", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", ...

[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]

[ "AMDGPU", "AMDGPU", "\"Invalid fixup offset!\"", "0", "8", "0xff" ]

AMDGPUAsmBackend (2)1

applyFixup

AMDGPU

GPU

LLVM

2,172

156

1

[]

[ "<s>", "static", "bool", "rs6000_vector_mode_supported_p", "(", "machine_mode", "mode", ")", "{", "if", "(", "VECTOR_MEM_ALTIVEC_OR_VSX_P", "(", "mode", ")", "&&", "!", "FLOAT128_IEEE_P", "(", "mode", ")", ")", "return", "true", ";", "else", "return", "false", ...

[ "Target", "hook", "for", "vector_mode_supported_p", "." ]

[ "rs6000" ]

rs6000

rs6000_vector_mode_supported_p

rs6000

CPU

GCC

2,173

29

1

[]

[ "<s>", "int", "expand_block_clear", "(", "rtx", "operands", "[", "]", ")", "{", "rtx", "orig_dest", "=", "operands", "[", "0", "]", ";", "rtx", "bytes_rtx", "=", "operands", "[", "1", "]", ";", "rtx", "align_rtx", "=", "operands", "[", "3", "]", ";",...

[ "Expand", "a", "block", "clear", "operation", ",", "and", "return", "1", "if", "successful", ".", "Return", "0", "if", "we", "should", "let", "the", "compiler", "generate", "normal", "code", ".", "operands", "[", "0", "]", "is", "the", "destination", "op...

[ "rs6000", "0", "1", "3", "0", "0", "1", "128", "16", "64", "8", "64", "8", "4", "3", "0", "8", "0", "0", "0", "16", "128", "16", "8", "64", "8", "8", "64", "8", "0", "64", "0", "1", "1", "3", "0", "4", "32", "4", "2", "16", "2", "1"...

rs60004

expand_block_clear

rs6000

CPU

GCC

2,174

455

1

[]

[ "<s>", "static", "void", "def_builtin", "(", "const", "char", "*", "name", ",", "tree", "type", ",", "enum", "rs6000_builtins", "code", ")", "{", "tree", "t", ";", "unsigned", "classify", "=", "rs6000_builtin_info", "[", "(", "int", ")", "code", "]", "."...

[ "Add", "a", "SPARC", "builtin", "function", "with", "NAME", ",", "ICODE", ",", "CODE", "and", "TYPE", ".", "Return", "the", "function", "decl", "or", "NULL_TREE", "if", "the", "builtin", "was", "not", "added", "." ]

[ "rs6000", "\"\"", "0", "\"internal error: builtin function %qs already processed\"", "0", "1", "1", "\", const\"", "0", "1", "1", "\", pure\"", "0", "1", "1", "1", "\", fp, pure\"", "1", "\", fp, const\"", "0", "0", "\"rs6000_builtin, code = %4d, %s%s\\n\"" ]

rs6000-call1

def_builtin

rs6000

CPU

GCC

2,175

291

1

[]

[ "<s>", "unsigned", "MSP430RegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "return...

[ "Debug", "information", "queries", "." ]

[ "MSP430", "MSP430", "MSP430::FPW", "MSP430::SPW" ]

MSP430RegisterInfo

getFrameRegister

MSP430

MPU

LLVM

2,176

44

1

[]

[ "<s>", "void", "DXILBitcodeWriter", "::", "write", "(", ")", "{", "Stream", ".", "EnterSubblock", "(", "bitc", "::", "MODULE_BLOCK_ID", ",", "3", ")", ";", "DXILBitcodeWriter", "::", "writeModuleVersion", "(", ")", ";", "writeBlockInfo", "(", ")", ";", "writ...

[ "Write", "the", "profile", "to", "a", "string", "output", "stream", "OS", "." ]

[ "DirectX", "DXIL", "3", "DXIL" ]

DXILBitcodeWriter

write

DirectX

Virtual ISA

LLVM

2,177

112

1

[]

[ "<s>", "unsigned", "PPCDispatchGroupSBHazardRecognizer", "::", "PreEmitNoops", "(", "SUnit", "*", "SU", ")", "{", "if", "(", "isLoadAfterStore", "(", "SU", ")", "&&", "CurSlots", "<", "6", ")", "{", "unsigned", "Directive", "=", "DAG", "->", "TM", ".", "ge...

[ "PreEmitNoops", "-", "This", "callback", "is", "invoked", "prior", "to", "emitting", "an", "instruction", "." ]

[ "PowerPC", "PPC", "6", "PPC", "PPC::DIR_PWR6", "PPC::DIR_PWR7", "1", "5" ]

PPCHazardRecognizers16

PreEmitNoops

PowerPC

CPU

LLVM

2,178

72

1

[]

[ "<s>", "void", "RISCVInstrInfo", "::", "insertIndirectBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "&", "DestBB", ",", "MachineBasicBlock", "&", "RestoreBB", ",", "const", "DebugLoc", "&", "DL", ",", "int64_t", "BrOffset", ",", "RegScav...

[ "Insert", "an", "unconditional", "indirect", "branch", "at", "the", "end", "of", "MBB", "to", "NewDestBB", "." ]

[ "RISCV", "RISCV", "\"RegScavenger required for long branching\"", "\"new block should be inserted for expanding unconditional branch\"", "1", "32", "\"Branch offsets outside of the signed 32-bit range not supported\"", "RISCV::GPRRegClass", "RISCV::PseudoJump", "RISCVII::MO_CALL", "RISCV::GPRReg...

RISCVInstrInfo14

insertIndirectBranch

RISCV

CPU

LLVM

2,179

225

1

[]

[ "<s>", "int", "VideocoreAsmParser", "::", "tryParseRegister", "(", ")", "{", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "0", ";"...

[ "tryParseRegister", "-", "parse", "one", "register", "if", "possible" ]

[ "Videocore", "Videocore", "0", "\"r25\"", "VC::SP", "\"r26\"", "VC::LR", "\"r30\"", "VC::SR", "\"r31\"", "VC::PC", "0", "1" ]

VideocoreAsmParser

tryParseRegister

Videocore

DSP

LLVM

2,180

132

1

[]

[ "<s>", "bool", "SIInstrInfo", "::", "areMemAccessesTriviallyDisjoint", "(", "MachineInstr", "*", "MIa", ",", "MachineInstr", "*", "MIb", ",", "AliasAnalysis", "*", "AA", ")", "const", "{", "unsigned", "Opc0", "=", "MIa", "->", "getOpcode", "(", ")", ";", "un...

[ "Sometimes", ",", "it", "is", "possible", "for", "the", "target", "to", "tell", ",", "even", "without", "aliasing", "information", ",", "that", "two", "MIs", "access", "different", "memory", "addresses", "." ]

[ "R600", "SI", "\"MIa must load from or modify a memory location\"", "\"MIb must load from or modify a memory location\"" ]

SIInstrInfo101

areMemAccessesTriviallyDisjoint

R600

GPU

LLVM

2,181

265

1

[]

[ "<s>", "void", "h8300_expand_epilogue", "(", "bool", "sibcall_p", ")", "{", "int", "regno", ";", "int", "saved_regs", ";", "int", "n_regs", ";", "HOST_WIDE_INT", "frame_size", ";", "bool", "returned_p", ";", "if", "(", "h8300_os_task_function_p", "(", "current_f...

[ "Generate", "RTL", "code", "for", "the", "function", "epilogue", "." ]

[ "h8300", "1", "1", "0", "1", "1", "3", "3", "3", "0x0f", "0x0f", "4", "3", "2", "2", "0x07", "0x07", "3", "1", "1", "1", "0x03", "0x03", "2", "0", "1", "1", "1", "0", "1", "1" ]

h8300

h8300_expand_epilogue

h8300

MPU

GCC

2,182

292

1

[]

[ "<s>", "const", "char", "*", "PatmosTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "NULL", ";", "case", "PatmosISD", "::", "RET_FLAG", ":", "return", "\"P...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "Patmos", "Patmos", "PatmosISD::RET_FLAG", "\"PatmosISD::RET_FLAG\"", "PatmosISD::CALL", "\"PatmosISD::CALL\"", "PatmosISD::MUL", "\"PatmosISD::MUL\"", "PatmosISD::MULU", "\"PatmosISD::MULU\"" ]

PatmosISelLowering

getTargetNodeName

Patmos

VLIW

LLVM

2,183

56

1

[]

[ "<s>", "TargetPassConfig", "*", "MSP430TargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "MSP430PassConfig", "(", "*", "this", ",", "PM", ")", ";", "}", "</s>" ]

[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]

[ "MSP430", "MSP430", "MSP430" ]

MSP430TargetMachine

createPassConfig

MSP430

MPU

LLVM

2,184

22

1

[]

[ "<s>", "int", "regs_used", "(", "rtx", "x", ",", "int", "is_dest", ")", "{", "enum", "rtx_code", "code", ";", "const", "char", "*", "fmt", ";", "int", "i", ",", "used", "=", "0", ";", "if", "(", "!", "x", ")", "return", "used", ";", "code", "="...

[ "Given", "a", "X", ",", "a", "pattern", "of", "an", "insn", "or", "a", "part", "of", "it", ",", "return", "a", "mask", "of", "used", "general", "registers", ".", "Bits", "0", "..", "15", "mean", "that", "the", "respective", "registers", "are", "used"...

[ "sh", "0", "16", "1", "0", "1", "0", "16", "1", "0", "1", "0", "0", "16", "0x00ffff00", "1", "0", "0x00ff00f0", "1", "0", "1", "0" ]

sh3

regs_used

sh

CPU

GCC

2,185

348

1

[]

[ "<s>", "Relocator", "::", "Size", "HexagonRelocator", "::", "getSize", "(", "Relocation", "::", "Type", "pType", ")", "const", "{", "return", "32", ";", "}", "</s>" ]

[ "Return", "the", "number", "of", "bytes", "in", "the", "encoding", "of", "this", "instruction", ",", "or", "zero", "if", "the", "encoding", "size", "can", "not", "be", "known", "from", "the", "opcode", "." ]

[ "Hexagon", "Hexagon", "32" ]

HexagonRelocator

getSize

Hexagon

DSP

LLVM

2,186

18

1

[]

[ "<s>", "bool", "AMDGPUCodeGenPrepare", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "skipFunction", "(", "F", ")", ")", "return", "false", ";", "auto", "*", "TPC", "=", "getAnalysisIfAvailable", "<", "TargetPassConfig", ">", "(", ...

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "AMDGPU", "AMDGPU", "SI" ]

AMDGPUCodeGenPrepare10

runOnFunction

AMDGPU

GPU

LLVM

2,187

155

1

[]

[ "<s>", "bool", "SIInstrInfo", "::", "findCommutedOpIndices", "(", "MachineInstr", "*", "MI", ",", "unsigned", "&", "SrcOpIdx0", ",", "unsigned", "&", "SrcOpIdx1", ")", "const", "{", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ...

[ "Returns", "true", "iff", "the", "routine", "could", "find", "two", "commutable", "operands", "in", "the", "given", "machine", "instruction", "." ]

[ "AMDGPU", "SI", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "1", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "1", "AMDGPU::OpName", "AMDGPU::OpName" ]

SIInstrInfo (3)

findCommutedOpIndices

AMDGPU

GPU

LLVM

2,188

223

1

[]

[ "<s>", "bool", "AArch64InstrInfo", "::", "isAsCheapAsAMove", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "!", "Subtarget", ".", "hasCustomCheapAsMoveHandling", "(", ")", ")", "return", "MI", ".", "isAsCheapAsAMove", "(", ")", ";", ...

[ "Return", "true", "if", "the", "instruction", "is", "as", "cheap", "as", "a", "move", "instruction", "." ]

[ "AArch64", "AArch64", "AArch64::FMOVH0", "AArch64::FMOVS0", "AArch64::FMOVD0", "1", "AArch64::WZR", "1", "AArch64::XZR", "AArch64::ADDWri", "AArch64::ADDXri", "AArch64::SUBWri", "AArch64::SUBXri", "3", "0", "AArch64::ANDWri", "AArch64::ANDXri", "AArch64::EORWri", "AArch64::EORXri...

AArch64InstrInfo (2)1

isAsCheapAsAMove

AArch64

CPU

LLVM

2,189

326

1

[]

[ "<s>", "BaseKind", "getKind", "(", ")", "const", "{", "return", "Kind", ";", "}", "</s>" ]

[ "Returns", "the", "Kind", "of", "lane", "offset", "." ]

[ "AArch64" ]

AArch64FastISel (2)

getKind

AArch64

CPU

LLVM

2,190

10

1

[]

[ "<s>", "bool", "AMDGPUAsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "!", "AsmPrinter", "::", "PrintAsmOperand...

[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]

[ "AMDGPU", "AMDGPU", "0", "1", "0", "0", "AMDGPU" ]

AMDGPUAsmPrinter100

PrintAsmOperand

AMDGPU

GPU

LLVM

2,191

137

1

[]

[ "<s>", "bool", "RISCVInsertVSETVLI", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "RISCVSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "RISCVSubtarget", ">", "(", ")", ";", "if", "(", "!", "ST", ".", "has...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "RISCV", "RISCV", "RISCV", "RISCV", "\"Expect empty block infos\"" ]

RISCVInsertVSETVLI

runOnMachineFunction

RISCV

CPU

LLVM

2,192

191

1

[]

[ "<s>", "bool", "HexagonAsmParser", "::", "isLabel", "(", "AsmToken", "&", "Token", ")", "{", "MCAsmLexer", "&", "Lexer", "=", "getLexer", "(", ")", ";", "AsmToken", "const", "&", "Second", "=", "Lexer", ".", "getTok", "(", ")", ";", "AsmToken", "Third", ...

[ "Returns", "true", "if", "the", "MachineInstr", "represents", "a", "label", "." ]

[ "Hexagon", "Hexagon", "\"vwhist256\"", "\"sat\"" ]

HexagonAsmParser16

isLabel

Hexagon

DSP

LLVM

2,193

263

1

[]

[ "<s>", "bool", "AArch64InstrInfo", "::", "isAsCheapAsAMove", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "!", "Subtarget", ".", "hasCustomCheapAsMoveHandling", "(", ")", ")", "return", "MI", ".", "isAsCheapAsAMove", "(", ")", ";", ...

[ "Return", "true", "if", "the", "instruction", "is", "as", "cheap", "as", "a", "move", "instruction", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64::ADDWri", "AArch64::ADDXri", "AArch64::SUBWri", "AArch64::SUBXri", "3", "0", "AArch64::ANDWri", "AArch64::ANDXri", "AArch64::EORWri", "AArch64::EORXri", "AArch64::ORRWri", "AArch64::ORRXri", "AArch64::ANDWrr", "AArch64::ANDXrr", "AArch64::B...

AArch64InstrInfo (2)

isAsCheapAsAMove

AArch64

CPU

LLVM

2,194

295

1

[]

[ "<s>", "static", "void", "rs6000_darwin64_record_arg_advance_recurse", "(", "CUMULATIVE_ARGS", "*", "cum", ",", "tree", "type", ",", "HOST_WIDE_INT", "startbitpos", ")", "{", "tree", "f", ";", "for", "(", "f", "=", "TYPE_FIELDS", "(", "type", ")", ";", "f", ...

[ "The", "darwin64", "ABI", "calls", "for", "us", "to", "recurse", "down", "through", "structs", ",", "looking", "for", "elements", "passed", "in", "registers", ".", "Unfortunately", ",", "we", "have", "to", "track", "int", "register", "count", "here", "also",...

[ "rs6000", "0", "1", "7", "3", "7", "3", "1", "2", "1" ]

rs60003

rs6000_darwin64_record_arg_advance_recurse

rs6000

CPU

GCC

2,195

215

1

[]

[ "<s>", "inline", "void", "assign_registers", "(", "const_tree", "field", ",", "HOST_WIDE_INT", "bitpos", ",", "bool", "fp", ",", "assign_data_t", "*", "data", ")", "{", "if", "(", "fp", ")", "{", "assign_int_registers", "(", "bitpos", ",", "data", ")", ";"...

[ "A", "subroutine", "of", "function_arg_record_value", ".", "Assign", "FIELD", "and", "the", "bits", "of", "the", "structure", "between", "PARMS-", ">", "intoffset", "and", "BITPOS", "to", "registers", "." ]

[ "sparc", "0" ]

sparc5

assign_registers

sparc

CPU

GCC

2,196

58

1

[]

[ "<s>", "unsigned", "getLoc", "(", ")", "const", "{", "return", "loc", ";", "}", "</s>" ]

[ "Get", "the", "source", "location", "of", "the", "point", "where", "the", "field", "was", "defined", "." ]

[ "Patmos" ]

RAInfo1

getLoc

Patmos

VLIW

LLVM

2,197

10

1

[]

[ "<s>", "static", "void", "ft32_compute_frame", "(", "void", ")", "{", "int", "stack_alignment", "=", "STACK_BOUNDARY", "/", "BITS_PER_UNIT", ";", "int", "padding_locals", ";", "int", "regno", ";", "cfun", "->", "machine", "->", "local_vars_size", "=", "get_frame...

[ "Compute", "the", "size", "of", "the", "local", "area", "and", "the", "size", "to", "be", "adjusted", "by", "the", "*", "prologue", "and", "epilogue", "." ]

[ "ft32", "0", "0", "4", "0" ]

ft322

ft32_compute_frame

ft32

MPU

GCC

2,198

131

1

[]

[ "<s>", "void", "addExpr", "(", "MCInst", "&", "Inst", ",", "const", "MCExpr", "*", "Expr", ")", "const", "{", "assert", "(", "Expr", "&&", "\"Expr shouldn't be null!\"", ")", ";", "int64_t", "Imm", "=", "0", ";", "RISCVMCExpr", "::", "VariantKind", "VK", ...

[ "Add", "a", "new", "MCExpr", "operand", "." ]

[ "RISCV", "\"Expr shouldn't be null!\"", "0", "RISCV", "RISCV", "RISCV" ]

RISCVAsmParser (2)

addExpr

RISCV

CPU

LLVM

2,199

77

1

[]