docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "int", "num_insns_constant", "(", "rtx", "op", ",", "machine_mode", "mode", ")", "{", "HOST_WIDE_INT", "low", ",", "high", ";", "switch", "(", "GET_CODE", "(", "op", ")", ")", "{", "case", "CONST_INT", ":", "if", "(", "(", "INTVAL", "(", "op", ...	[ "Return", "the", "number", "of", "instructions", "it", "takes", "to", "form", "a", "constant", "in", "as", "many", "gprs", "are", "needed", "for", "MODE", "." ]	[ "rs6000", "31", "0", "31", "1", "2", "1", "0", "2", "0", "0", "0", "0", "1", "0", "2", "0", "1", "1" ]	rs60004	num_insns_constant	rs6000	CPU	GCC	19,800	336	1	[]
[ "<s>", "bool", "AMDGPUAsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "StringRef", "IDVal", "=", "DirectiveID", ".", "getString", "(", ")", ";", "if", "(", "IDVal", "==", "\".hsa_code_object_version\"", ")", "return", "ParseDirectiveH...	[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]	[ "AMDGPU", "AMDGPU", "\".hsa_code_object_version\"", "\".hsa_code_object_isa\"", "\".amd_kernel_code_t\"", "\".hsatext\"", "\".amdgpu_hsa_kernel\"", "AMDGPU", "\".amdgpu_hsa_module_global\"", "AMDGPU", "\".amdgpu_hsa_program_global\"", "AMDGPU", "\".hsadata_global_agent\"", "\".hsadata_glob...	AMDGPUAsmParser10	ParseDirective	AMDGPU	GPU	LLVM	19,801	132	1	[]
[ "<s>", "const", "char", "*", "HexagonTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "(", "HexagonISD", "::", "NodeType", ")", "Opcode", ")", "{", "case", "HexagonISD", "::", "ADDC", ":", "return", "\"...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "Hexagon", "Hexagon", "HexagonISD::NodeType", "HexagonISD::ADDC", "\"HexagonISD::ADDC\"", "HexagonISD::SUBC", "\"HexagonISD::SUBC\"", "HexagonISD::ALLOCA", "\"HexagonISD::ALLOCA\"", "HexagonISD::AT_GOT", "\"HexagonISD::AT_GOT\"", "HexagonISD::AT_PCREL", "\"HexagonISD::AT_PCREL\"", "Hexagon...	HexagonISelLowering100	getTargetNodeName	Hexagon	DSP	LLVM	19,802	386	1	[]
[ "<s>", "unsigned", "BPFMCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", ...	[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]	[ "BPF", "BPF", "BPF::JAL", "0", "BPF::LD_imm64", "0", "0", "0" ]	BPFMCCodeEmitter	getMachineOpValue	BPF	Virtual ISA	LLVM	19,803	181	1	[]
[ "<s>", "CCAssignFn", "*", "ARMFastISel", "::", "CCAssignFnForCall", "(", "CallingConv", "::", "ID", "CC", ",", "bool", "Return", ",", "bool", "isVarArg", ")", "{", "switch", "(", "CC", ")", "{", "default", ":", "report_fatal_error", "(", "\"Unsupported calling...	[ "Selects", "the", "correct", "CCAssignFn", "for", "a", "given", "CallingConvention", "value", "." ]	[ "ARM", "ARM", "\"Unsupported calling convention\"", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "\"Can't return in GHC call convention\"", "ARM" ]	ARMFastISel (2)2	CCAssignFnForCall	ARM	CPU	LLVM	19,804	223	1	[]
[ "<s>", "bool", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "{", "assert", "(", "0", "&&", "\"RelaxInstruction...	[ "Simple", "predicate", "for", "targets", "where", "!", "Resolved", "implies", "requiring", "relaxation", "." ]	[ "TeeRISC", "0", "\"RelaxInstruction() is not implemented\"" ]	TeeRISCAsmBackend	fixupNeedsRelaxation	TeeRISC	CPU	LLVM	19,805	34	1	[]
[ "<s>", "static", "rtx_insn", "*", "aarch64_speculation_clobber_sp", "(", ")", "{", "rtx", "sp", "=", "gen_rtx_REG", "(", "DImode", ",", "SP_REGNUM", ")", ";", "rtx", "tracker", "=", "gen_rtx_REG", "(", "DImode", ",", "SPECULATION_TRACKER_REGNUM", ")", ";", "rt...	[ "Generate", "a", "code", "sequence", "to", "clobber", "SP", "if", "speculating", "incorreclty", "." ]	[ "aarch64" ]	aarch64-speculation	aarch64_speculation_clobber_sp	aarch64	CPU	GCC	19,806	89	1	[]
[ "<s>", "static", "bool", "ix86_function_ok_for_sibcall", "(", "tree", "decl", ",", "tree", "exp", ")", "{", "tree", "type", ",", "decl_or_type", ";", "rtx", "a", ",", "b", ";", "bool", "bind_global", "=", "decl", "&&", "!", "targetm", ".", "binds_local_p",...	[ "Decide", "whether", "we", "can", "make", "a", "sibling", "call", "to", "a", "function", ".", "DECL", "is", "the", "declaration", "of", "the", "function", "being", "targeted", "by", "the", "call", "and", "EXP", "is", "the", "CALL_EXPR", "representing", "th...	[ "i386", "3" ]	i3866	ix86_function_ok_for_sibcall	i386	CPU	GCC	19,807	291	1	[]
[ "<s>", "bool", "shouldConvertConstantLoadToIntImm", "(", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]	[ "Returns", "true", "if", "it", "is", "beneficial", "to", "convert", "a", "load", "of", "a", "constant", "to", "just", "the", "constant", "itself", "." ]	[ "CJG" ]	CJGISelLowering	shouldConvertConstantLoadToIntImm	CJG	CPU	LLVM	19,808	19	1	[]
[ "<s>", "bool", "SIRegisterInfo", "::", "needsFrameBaseReg", "(", "MachineInstr", "", "MI", ",", "int64_t", "Offset", ")", "const", "{", "if", "(", "!", "SIInstrInfo", "::", "isMUBUF", "(", "", "MI", ")", "&&", "!", "SIInstrInfo", "::", "isFLATScratch", "...	[ "Returns", "true", "if", "the", "instruction", "'s", "frame", "index", "reference", "would", "be", "better", "served", "by", "a", "base", "register", "other", "than", "FP", "or", "SP", "." ]	[ "AMDGPU", "SI", "SI", "SI", "SI", "SI", "SI", "AMDGPU", "SIInstrFlags::FlatScratch" ]	SIRegisterInfo (3)	needsFrameBaseReg	AMDGPU	GPU	LLVM	19,809	95	1	[]
[ "<s>", "rtx", "iq2000_legitimize_address", "(", "rtx", "xinsn", ",", "rtx", "old_x", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", ")", "{", "if", "(", "TARGET_DEBUG_B_MODE", ")", "{", "GO_PRINTF", "(", "\"\\n========== LEGITIMIZE_ADDRESS\\n\"", ")", ";", "GO_DEB...	[ "For", "the", "IQ2000", ",", "transform", ":", "memory", "(", "X", "+", "<", "large", "int", ">", ")", "into", ":", "Y", "=", "<", "large", "int", ">", "&", "~0x7fff", ";", "Z", "=", "X", "+", "Y", "memory", "(", "Z", "+", "(", "<", "large", ...	[ "iq2000", "\"\\n========== LEGITIMIZE_ADDRESS\\n\"", "0", "1", "1", "0", "0x7fff", "0x7fff", "\"LEGITIMIZE_ADDRESS could not fix.\\n\"" ]	iq20003	iq2000_legitimize_address	iq2000	CPU	GCC	19,810	258	1	[]
[ "<s>", "tree", "aarch64_builtin_rsqrt", "(", "unsigned", "int", "fn", ")", "{", "if", "(", "fn", "==", "AARCH64_SIMD_BUILTIN_UNOP_sqrtv2df", ")", "return", "aarch64_builtin_decls", "[", "AARCH64_BUILTIN_RSQRT_V2DF", "]", ";", "if", "(", "fn", "==", "AARCH64_SIMD_BUI...	[ "Return", "builtin", "for", "reciprocal", "square", "root", "." ]	[ "aarch64" ]	aarch64-builtins3	aarch64_builtin_rsqrt	aarch64	CPU	GCC	19,811	48	1	[]
[ "<s>", "bool", "SystemZAsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "return", "true", ";", "}", "</s>" ]	[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]	[ "SystemZ", "SystemZ" ]	SystemZAsmParser (2)	ParseDirective	SystemZ	CPU	LLVM	19,812	13	1	[]
[ "<s>", "bool", "HSAILRegisterInfo", "::", "requiresRegisterScavenging", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "true", ";", "}", "</s>" ]	[ "Returns", "true", "if", "the", "target", "requires", "(", "and", "can", "make", "use", "of", ")", "the", "register", "scavenger", "." ]	[ "HSAIL", "HSAIL" ]	HSAILRegisterInfo	requiresRegisterScavenging	HSAIL	Virtual ISA	LLVM	19,813	16	1	[]
[ "<s>", "const", "InstrItineraryData", "&", "getInstrItineraryData", "(", ")", "const", "{", "return", "InstrItins", ";", "}", "</s>" ]	[ "getInstrItineraryData", "-", "Returns", "instruction", "itinerary", "data", "for", "the", "target", "or", "specific", "subtarget", "." ]	[ "TMS320C64X" ]	TMS320C64XSubtarget	getInstrItineraryData	TMS320C64X	VLIW	LLVM	19,814	12	1	[]
[ "<s>", "static", "rtx", "legitimize_pe_coff_extern_decl", "(", "rtx", "symbol", ",", "bool", "want_reg", ")", "{", "tree", "imp_decl", ";", "rtx", "x", ";", "gcc_assert", "(", "SYMBOL_REF_DECL", "(", "symbol", ")", ")", ";", "imp_decl", "=", "get_dllimport_dec...	[ "Expand", "SYMBOL", "into", "its", "corresponding", "far-addresse", "symbol", ".", "WANT_REG", "is", "true", "if", "we", "require", "the", "result", "be", "a", "register", "." ]	[ "i386" ]	i386	legitimize_pe_coff_extern_decl	i386	CPU	GCC	19,815	61	1	[]
[ "<s>", "const", "char", "", "mips_output_conditional_branch", "(", "rtx_insn", "", "insn", ",", "rtx", "", "operands", ",", "const", "char", "", "branch_if_true", ",", "const", "char", "*", "branch_if_false", ")", "{", "unsigned", "int", "length", ";", "...	[ "Output", "assembly", "instructions", "to", "peform", "a", "conditional", "branch", ".", "INSN", "is", "the", "branch", "instruction", ".", "OPERANDS", "[", "0", "]", "is", "the", "condition", ".", "OPERANDS", "[", "1", "]", "is", "the", "target", "of", ...	[ "mips", "0", "8", "0", "0", "1", "1", "1", "\"nop\"", "0", "\"\\n\"", "\"j\\t%0%/\"", "\"jr\\t%@%]%/\"", "0", "1", "1", "1", "\"nop\"", "0", "\"\\n\"", "\"L\"", "\"\"" ]	mips4	mips_output_conditional_branch	mips	CPU	GCC	19,816	273	1	[]
[ "<s>", "static", "rtx", "expand_set_or_movmem_prologue", "(", "rtx", "destmem", ",", "rtx", "srcmem", ",", "rtx", "destptr", ",", "rtx", "srcptr", ",", "rtx", "value", ",", "rtx", "vec_value", ",", "rtx", "count", ",", "int", "align", ",", "int", "desired_...	[ "Depending", "on", "ISSETMEM", ",", "copy", "enough", "from", "SRCMEM", "to", "DESTMEM", "or", "set", "enough", "to", "DESTMEM", "to", "align", "it", "to", "DESIRED_ALIGNMENT", ".", "Original", "alignment", "is", "ALIGN", ".", "Depending", "on", "ISSETMEM", ...	[ "i386", "1", "1", "1", "2" ]	i3864	expand_set_or_movmem_prologue	i386	CPU	GCC	19,817	173	1	[]
[ "<s>", "BitVector", "ARCompactRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "ARC", "::", "GP", ")", ";", "...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "ARCompact", "ARC", "ARC::GP", "ARC::SP", "ARC::FP", "ARC::BLINK", "ARC::ILINK1", "ARC::ILINK2" ]	ARCompactRegisterInfo	getReservedRegs	ARCompact	MPU	LLVM	19,818	78	1	[]
[ "<s>", "void", "Thumb1InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "Ta...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "ARM", "ARM::tGPRRegisterClass", "ARM", "\"Unknown regclass!\"", "ARM::tGPRRegisterClass", "ARM", "ARM::tLDRspi", "0" ]	Thumb1InstrInfo41	loadRegFromStackSlot	ARM	CPU	LLVM	19,819	200	1	[]
[ "<s>", "ARMSubtarget", "::", "ARMSubtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "ARMBaseTargetMachine", "&", "TM", ",", "bool", ...	[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]	[ "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "4", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM" ]	ARMSubtarget40	ARMSubtarget	ARM	CPU	LLVM	19,820	180	1	[]
[ "<s>", "void", "RISCVDAGToDAGISel", "::", "Select", "(", "SDNode", "*", "Node", ")", "{", "if", "(", "Node", "->", "isMachineOpcode", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"== \"", ";", "Node", "->", "dump", "(", "CurDAG", ...	[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]	[ "RISCV", "RISCV", "\"== \"", "\"\\n\"", "1", "0", "ISD::Constant", "RISCV::X0", "MVT::i64", "ISD::FrameIndex", "0", "RISCV::ADDI", "ISD::SRL", "0", "1", "ISD::Constant", "0xffffffff", "RISCV::SRLIW", "0" ]	RISCVISelDAGToDAG36	Select	RISCV	CPU	LLVM	19,821	428	1	[]
[ "<s>", "static", "bool", "has_dispatch", "(", "rtx_insn", "*", "insn", ",", "int", "action", ")", "{", "if", "(", "(", "TARGET_BDVER1", "\|\|", "TARGET_BDVER2", "\|\|", "TARGET_BDVER3", "\|\|", "TARGET_BDVER4", "\|\|", "TARGET_ZNVER1", ")", "&&", "flag_dispatch_schedule...	[ "Return", "TRUE", "if", "Dispatch", "Scheduling", "is", "supported", "." ]	[ "i386" ]	i3865	has_dispatch	i386	CPU	GCC	19,822	77	1	[]
[ "<s>", "int", "X86FrameLowering", "::", "mergeSPUpdates", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "unsigned", "StackPtr", ",", "bool", "doMergeWithPrevious", ")", "{", "if", "(", "(", "doMergeWithPrevious...	[ "Check", "the", "instruction", "before/after", "the", "passed", "instruction", "." ]	[ "X86", "X86", "0", "0", "X86::ADD64ri32", "X86::ADD64ri8", "X86::ADD32ri", "X86::ADD32ri8", "X86::LEA32r", "X86::LEA64_32r", "0", "2", "X86::SUB64ri32", "X86::SUB64ri8", "X86::SUB32ri", "X86::SUB32ri8", "0", "2" ]	X86FrameLowering90	mergeSPUpdates	X86	CPU	LLVM	19,823	259	1	[]
[ "<s>", "bool", "AArch64RegisterInfo", "::", "isArgumentRegister", "(", "const", "MachineFunction", "&", "MF", ",", "MCRegister", "Reg", ")", "const", "{", "CallingConv", "::", "ID", "CC", "=", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", "...	[ "isArgumentReg", "-", "Returns", "true", "if", "Reg", "can", "be", "used", "as", "an", "argument", "to", "a", "function", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64", "\"Unsupported calling convention.\"", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64" ]	AArch64RegisterInfo30	isArgumentRegister	AArch64	CPU	LLVM	19,824	376	1	[]
[ "<s>", "XCoreTargetMachine", "::", "XCoreTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeMo...	[ "Create", "an", "ILP32", "architecture", "model", "." ]	[ "XCore", "XCore", "XCore", "\"e-m:e-p:32:32-i1:8:32-i8:8:32-i16:16:32-i64:32-f64:32-a:0:32-n32\"", "XCore" ]	XCoreTargetMachine47	XCoreTargetMachine	XCore	MPU	LLVM	19,825	87	1	[]
[ "<s>", "const", "X86InstrInfo", "*", "getInstrInfo", "(", ")", "const", "{", "return", "getTargetMachine", "(", ")", "->", "getInstrInfo", "(", ")", ";", "}", "</s>" ]	[ "TargetInstrInfo", "getter", "." ]	[ "X86", "X86" ]	X86FastISel (2)	getInstrInfo	X86	CPU	LLVM	19,826	18	1	[]
[ "<s>", "unsigned", "AMDGPUAsmBackend", "::", "getMinimumNopSize", "(", ")", "const", "{", "return", "4", ";", "}", "</s>" ]	[ "Returns", "the", "minimum", "size", "of", "a", "nop", "in", "bytes", "on", "this", "target", "." ]	[ "AMDGPU", "AMDGPU", "4" ]	AMDGPUAsmBackend (2)1	getMinimumNopSize	AMDGPU	GPU	LLVM	19,827	12	1	[]
[ "<s>", "void", "ARMTargetLowering", "::", "AdjustInstrPostInstrSelection", "(", "MachineInstr", "", "MI", ",", "SDNode", "", "Node", ")", "const", "{", "if", "(", "!", "MI", "->", "hasPostISelHook", "(", ")", ")", "{", "assert", "(", "!", "convertAddSubFla...	[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'hasPostISelHook", "'", "flag", "." ]	[ "ARM", "ARM", "\"Pseudo flag-setting opcodes must be marked with 'hasPostISelHook'\"", "ARM", "ARM", "1", "\"converted opcode should be the same except for cc_out\"", "0", "1", "\"Optional cc_out operand required\"", "ARM::CPSR", "\"Optional cc_out operand required\"", "1", "\"inconsistent...	ARMISelLowering (2)	AdjustInstrPostInstrSelection	ARM	CPU	LLVM	19,828	379	1	[]
[ "<s>", "MachineBasicBlock", "::", "iterator", "X86InstrInfo", "::", "insertOutlinedCall", "(", "Module", "&", "M", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "It", ",", "MachineFunction", "&", "MF", ",", "bool", "IsTai...	[ "Insert", "a", "call", "to", "an", "outlined", "function", "into", "the", "program", "." ]	[ "X86", "X86", "X86::JMP_1", "X86::CALL64pcrel32" ]	X86InstrInfo114	insertOutlinedCall	X86	CPU	LLVM	19,829	121	1	[]
[ "<s>", "bool", "X86AsmParser", "::", "processInstruction", "(", "MCInst", "&", "Inst", ",", "const", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Ops", ")", "{", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "default", ":", ...	[ "Process", "a", "single", "instruction", "and", "collect", "debug", "info", "anchors", "." ]	[ "X86", "X86", "X86::AND16i16", "X86::AND16ri8", "X86::AND32i32", "X86::AND32ri8", "X86::AND64i32", "X86::AND64ri8", "X86::XOR16i16", "X86::XOR16ri8", "X86::XOR32i32", "X86::XOR32ri8", "X86::XOR64i32", "X86::XOR64ri8", "X86::OR16i16", "X86::OR16ri8", "X86::OR32i32", "X86::OR32ri8", ...	X86AsmParser (2)2	processInstruction	X86	CPU	LLVM	19,830	401	1	[]
[ "<s>", "void", "AArch64Operand", "::", "print", "(", "raw_ostream", "&", "OS", ")", "const", "{", "switch", "(", "Kind", ")", "{", "case", "k_FPImm", ":", "OS", "<<", "\"<fpimm \"", "<<", "getFPImm", "(", ")", ".", "bitcastToAPInt", "(", ")", ".", "get...	[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]	[ "AArch64", "AArch64", "\"<fpimm \"", "\" (inexact)\"", "\">\"", "\"<barrier \"", "\">\"", "\"<barrier invalid #\"", "\">\"", "\"<shiftedimm \"", "\", lsl #\"", "AArch64_AM::getShiftValue", "\">\"", "\"<condcode \"", "\">\"", "\"<vectorlist \"", "0", "\" \"", "\">\"", "\"<vector...	AArch64AsmParser (2)2	print	AArch64	CPU	LLVM	19,831	401	1	[]
[ "<s>", "TargetTransformInfo", "AArch64TargetMachine", "::", "getTargetTransformInfo", "(", "const", "Function", "&", "F", ")", "const", "{", "return", "TargetTransformInfo", "(", "AArch64TTIImpl", "(", "this", ",", "F", ")", ")", ";", "}", "</s>" ]	[ "Get", "a", "TargetTransformInfo", "implementation", "for", "the", "target", "." ]	[ "AArch64", "AArch64", "AArch64" ]	AArch64TargetMachine32	getTargetTransformInfo	AArch64	CPU	LLVM	19,832	24	1	[]
[ "<s>", "bool", "X86InstrInfo", "::", "isSchedulingBoundary", "(", "const", "MachineInstr", "&", "MI", ",", "const", "MachineBasicBlock", "*", "MBB", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "unsigned", "Opcode", "=", "MI", ".", "getOpcode...	[ "isSchedulingBoundary", "-", "Overrides", "the", "isSchedulingBoundary", "from", "Codegen/TargetInstrInfo.cpp", "to", "make", "it", "capable", "of", "identifying", "ENDBR", "intructions", "and", "prevent", "it", "from", "being", "re-scheduled", "." ]	[ "X86", "X86", "X86::ENDBR64", "X86::ENDBR32" ]	X86InstrInfo136	isSchedulingBoundary	X86	CPU	LLVM	19,833	61	1	[]
[ "<s>", "int", "pdp10_starting_frame_offset", "(", ")", "{", "return", "0", ";", "}", "</s>" ]	[ "Called", "by", "the", "STARTING_FRAME_OFFSET", "macro", "." ]	[ "pdp10", "0" ]	pdp10	pdp10_starting_frame_offset	pdp10	MPU	GCC	19,834	9	1	[]
[ "<s>", "bool", "arm_valid_symbolic_address_p", "(", "rtx", "addr", ")", "{", "rtx", "xop0", ",", "xop1", "=", "NULL_RTX", ";", "rtx", "tmp", "=", "addr", ";", "if", "(", "GET_CODE", "(", "tmp", ")", "==", "SYMBOL_REF", "\|\|", "GET_CODE", "(", "tmp", ")"...	[ "Returns", "true", "if", "the", "pattern", "is", "a", "valid", "symbolic", "address", ",", "which", "is", "either", "a", "symbol_ref", "or", "(", "symbol_ref", "+", "addend", ")", ".", "According", "to", "the", "ARM", "ELF", "ABI", ",", "the", "initial",...	[ "arm", "0", "0", "1", "0x8000", "0x7fff" ]	arm5	arm_valid_symbolic_address_p	arm	CPU	GCC	19,835	117	1	[]
[ "<s>", "const", "MCExpr", "*", "VEAsmParser", "::", "parseIdentifier", "(", "StringRef", "Identifier", ")", "{", "StringRef", "Modifier", ";", "size_t", "at", "=", "Identifier", ".", "rfind", "(", "'@'", ")", ";", "if", "(", "at", "!=", "0", "\|\|", "at", ...	[ "Parse", "an", "identifier", "or", "string", "(", "as", "a", "quoted", "identifier", ")", "and", "set", "Res", "to", "the", "identifier", "contents", "." ]	[ "VE", "VE", "0", "\"@\"", "VE", "VE", "VE", "VE", "VE", "VE", "VE", "VE", "VE" ]	VEAsmParser1	parseIdentifier	VE	CPU	LLVM	19,836	182	1	[]
[ "<s>", "void", "ix86_rewrite_tls_address_1", "(", "rtx", "", "loc", ")", "{", "subrtx_ptr_iterator", "::", "array_type", "array", ";", "FOR_EACH_SUBRTX_PTR", "(", "iter", ",", "array", ",", "loc", ",", "ALL", ")", "{", "rtx", "", "loc", "=", "*", "iter",...	[ "Rewrite", "*", "LOC", "so", "that", "it", "refers", "to", "a", "default", "TLS", "address", "space", "." ]	[ "i386", "0", "0", "2", "0", "1", "1", "0" ]	i386	ix86_rewrite_tls_address_1	i386	CPU	GCC	19,837	198	1	[]
[ "<s>", "enum", "arc_function_type", "arc_compute_function_type", "(", "struct", "function", "*", "fun", ")", "{", "tree", "decl", "=", "fun", "->", "decl", ";", "tree", "a", ";", "enum", "arc_function_type", "fn_type", "=", "fun", "->", "machine", "->", "fn_...	[ "Type", "of", "function", "DECL", ".", "The", "result", "is", "cached", ".", "To", "reset", "the", "cache", "at", "the", "end", "of", "a", "function", ",", "call", "with", "DECL", "=", "NULL_TREE", "." ]	[ "arc", "\"interrupt\"", "1", "\"ilink1\"", "\"ilink2\"" ]	arc4	arc_compute_function_type	arc	MPU	GCC	19,838	166	1	[]
[ "<s>", "void", "TriCoreCallingConvHook", "::", "init", "(", ")", "{", "curPos", "=", "0", ";", "curArg", "=", "0", ";", "}", "</s>" ]	[ "Initialize", "the", "machine", "model", "for", "instruction", "scheduling", "." ]	[ "TriCore", "TriCore", "0", "0" ]	TriCoreCallingConvHook	init	TriCore	MPU	LLVM	19,839	16	1	[]
[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "initialize", "(", "MF", ")", ";", "unskipableSimplifyCode", "(", ")", ";", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "retur...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "PowerPC" ]	PPCMIPeephole5	runOnMachineFunction	PowerPC	CPU	LLVM	19,840	38	1	[]
[ "<s>", "const", "MCPhysReg", "", "RISCVRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "auto", "&", "Subtarget", "=", "MF", "->", "getSubtarget", "<", "RISCVSubtarget", ">", "(", ")", ";", "if", "(",...	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "RISCV", "RISCV", "RISCV", "\"interrupt\"", "\"Unrecognized ABI\"", "RISCVABI::ABI_ILP32", "RISCVABI::ABI_LP64", "RISCVABI::ABI_ILP32F", "RISCVABI::ABI_LP64F", "RISCVABI::ABI_ILP32D", "RISCVABI::ABI_LP64D" ]	RISCVRegisterInfo10	getCalleeSavedRegs	RISCV	CPU	LLVM	19,841	124	1	[]
[ "<s>", "bool", "BlackfinFrameInfo", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "return", "DisableFramePointerElim", "(", "MF", ")", "\|\|...	[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]	[ "Blackfin" ]	BlackfinFrameInfo	hasFP	Blackfin	DSP	LLVM	19,842	42	1	[]
[ "<s>", "MCELFStreamer", "&", "VETargetELFStreamer", "::", "getStreamer", "(", ")", "{", "return", "static_cast", "<", "MCELFStreamer", "&", ">", "(", "Streamer", ")", ";", "}", "</s>" ]	[ "Return", "the", "output", "streamer", "for", "the", "assembler", "." ]	[ "VE", "VE" ]	VETargetStreamer	getStreamer	VE	CPU	LLVM	19,843	19	1	[]
[ "<s>", "static", "bool", "arm_cannot_force_const_mem", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "rtx", "x", ")", "{", "rtx", "base", ",", "offset", ";", "if", "(", "ARM_OFFSETS_MUST_BE_WITHIN_SECTIONS_P", ")", "{", "split_const", "(", "x", ",", "&",...	[ "Implement", "TARGET_CANNOT_FORCE_CONST_MEM", "." ]	[ "arm" ]	arm4	arm_cannot_force_const_mem	arm	CPU	GCC	19,844	64	1	[]
[ "<s>", "void", "AGCAsmBackend", "::", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", "bo...	[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]	[ "AGC", "AGC" ]	AGCAsmBackend	applyFixup	AGC	MPU	LLVM	19,845	42	1	[]
[ "<s>", "const", "BPFInstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]	[ "TargetInstrInfo", "getter", "." ]	[ "BPF", "BPF" ]	BPFSubtarget	getInstrInfo	BPF	Virtual ISA	LLVM	19,846	14	1	[]
[ "<s>", "bool", "WinEHStatePass", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "F", ".", "hasAvailableExternallyLinkage", "(", ")", ")", "return", "false", ";", "if", "(", "!", "F", ".", "hasPersonalityFn", "(", ")", ")", "return...	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "X86", "\"_setjmp3\"" ]	X86WinEHState1	runOnFunction	X86	CPU	LLVM	19,847	215	1	[]
[ "<s>", "static", "bool", "ix86_member_type_forces_blk", "(", "const_tree", "field", ",", "machine_mode", "mode", ")", "{", "return", "(", "mode", "==", "XFmode", "&&", "(", "TREE_CODE", "(", "DECL_FIELD_CONTEXT", "(", "field", ")", ")", "==", "UNION_TYPE", "\|\|...	[ "Return", "true", "if", "a", "structure", ",", "union", "or", "array", "with", "MODE", "containing", "FIELD", "should", "be", "accessed", "using", "BLKmode", "." ]	[ "i386" ]	i386	ix86_member_type_forces_blk	i386	CPU	GCC	19,848	41	1	[]
[ "<s>", "unsigned", "SparcInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "SP", "::", "STri", "\|\|", "MI", "->", "getOpco...	[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...	[ "Sparc", "Sparc", "SP::STri", "SP::STFri", "SP::STDFri", "0", "1", "1", "0", "0", "2", "0" ]	SparcInstrInfo16	isStoreToStackSlot	Sparc	CPU	LLVM	19,849	118	1	[]
[ "<s>", "bool", "PPCInstrInfo", "::", "shouldClusterMemOps", "(", "ArrayRef", "<", "const", "MachineOperand", "", ">", "BaseOps1", ",", "ArrayRef", "<", "const", "MachineOperand", "", ">", "BaseOps2", ",", "unsigned", "NumLoads", ",", "unsigned", "NumBytes", ")...	[ "Returns", "true", "if", "the", "two", "given", "memory", "operations", "should", "be", "scheduled", "adjacent", "." ]	[ "PowerPC", "PPC", "1", "1", "\"Only base registers and frame indices are supported.\"", "2", "0", "0", "0", "0", "\"getMemOperandWithOffsetWidth return incorrect base op\"", "\"Caller should have ordered offsets.\"" ]	PPCInstrInfo	shouldClusterMemOps	PowerPC	CPU	LLVM	19,850	346	1	[]
[ "<s>", "InstructionCost", "HexagonTTIImpl", "::", "getOperandsScalarizationOverhead", "(", "ArrayRef", "<", "const", "Value", "", ">", "Args", ",", "ArrayRef", "<", "Type", "", ">", "Tys", ")", "{", "return", "BaseT", "::", "getOperandsScalarizationOverhead", "(...	[ "Estimate", "the", "overhead", "of", "scalarizing", "an", "instructions", "unique", "non-constant", "operands", "." ]	[ "Hexagon", "Hexagon" ]	HexagonTargetTransformInfo16	getOperandsScalarizationOverhead	Hexagon	DSP	LLVM	19,851	32	1	[]
[ "<s>", "SMLoc", "getEndLoc", "(", ")", "const", "{", "return", "EndLoc", ";", "}", "</s>" ]	[ "getEndLoc", "-", "Get", "the", "location", "of", "the", "last", "token", "of", "this", "operand", "." ]	[ "Sparc" ]	SparcAsmParser11	getEndLoc	Sparc	CPU	LLVM	19,852	10	1	[]
[ "<s>", "std", "::", "unique_ptr", "<", "DLXOperand", ">", "DLXAsmParser", "::", "parseIdentifier", "(", ")", "{", "SMLoc", "Start", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "SMLoc", "End", "=", "SMLoc", "::", "getFromPointer"...	[ "Parse", "an", "identifier", "or", "string", "(", "as", "a", "quoted", "identifier", ")", "and", "set", "Res", "to", "the", "identifier", "contents", "." ]	[ "DLX", "DLX", "DLX", "1", "DLX", "DLX", "DLX", "\"hi\"", "DLX", "DLX", "\"lo\"", "DLX", "DLX", "DLX", "DLX", "\"Expected '('\"", "DLX", "DLX", "\"Expected ')'\"", "1", "DLX", "DLXOperand::createImm" ]	DLXAsmParser	parseIdentifier	DLX	CPU	LLVM	19,853	350	1	[]
[ "<s>", "void", "MSP430InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "MSP430", "MSP430", "MSP430::GR16RegClass", "MSP430::MOV16mr", "0", "MSP430::GR8RegClass", "MSP430::MOV8mr", "0", "\"Cannot store this register to stack slot!\"" ]	MSP430InstrInfo31	storeRegToStackSlot	MSP430	MPU	LLVM	19,854	222	1	[]
[ "<s>", "bool", "RISCVCallLowering", "::", "lowerCall", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "CallLoweringInfo", "&", "Info", ")", "const", "{", "return", "false", ";", "}", "</s>" ]	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "given", "call", "instruction", ",", "including", "argument", "and", "return", "value", "marshalling", "." ]	[ "RISCV", "RISCV" ]	RISCVCallLowering	lowerCall	RISCV	CPU	LLVM	19,855	19	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "RISCV_OPTIMIZE_VSETVL_USES_NAME", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "RISCV", "RISCV" ]	RISCVOptimizeVSETVLUses	getPassName	RISCV	CPU	LLVM	19,856	11	1	[]
[ "<s>", "Relocator", "::", "Result", "none", "(", "Relocation", "&", "pReloc", ",", "X86_64Relocator", "&", "pParent", ")", "{", "return", "Relocator", "::", "OK", ";", "}", "</s>" ]	[ "Returns", "true", "if", "none", "of", "the", "bits", "are", "set", "." ]	[ "X86", "X86" ]	X86Relocator	none	X86	CPU	LLVM	19,857	20	1	[]
[ "<s>", "const", "RegisterBankInfo", "*", "RISCVSubtarget", "::", "getRegBankInfo", "(", ")", "const", "{", "return", "RegBankInfo", ".", "get", "(", ")", ";", "}", "</s>" ]	[ "If", "the", "information", "for", "the", "register", "banks", "is", "available", ",", "return", "it", "." ]	[ "RI5CY", "RISCV" ]	RISCVSubtarget	getRegBankInfo	RI5CY	CPU	LLVM	19,858	18	1	[]
[ "<s>", "void", "M68kOperand", "::", "print", "(", "raw_ostream", "&", "OS", ")", "const", "{", "switch", "(", "Kind", ")", "{", "case", "Kind", "::", "Invalid", ":", "OS", "<<", "\"invalid\"", ";", "break", ";", "case", "Kind", "::", "Token", ":", "O...	[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]	[ "M68k", "M68k", "\"invalid\"", "\"token '\"", "\"'\"", "\"immediate \"" ]	M68kAsmParser3	print	M68k	MPU	LLVM	19,859	71	1	[]
[ "<s>", "static", "void", "ix86_add_new_builtins", "(", "HOST_WIDE_INT", "isa", ",", "HOST_WIDE_INT", "isa2", ")", "{", "isa", "&=", "~", "OPTION_MASK_ISA_64BIT", ";", "if", "(", "(", "isa", "&", "deferred_isa_values", ")", "==", "0", "&&", "(", "isa2", "&", ...	[ "Add", "any", "new", "builtin", "functions", "for", "a", "given", "ISA", "that", "may", "not", "have", "been", "declared", ".", "This", "saves", "a", "bit", "of", "space", "compared", "to", "adding", "all", "of", "the", "declarations", "to", "the", "tree...	[ "i386", "0", "0", "0", "0", "0", "1" ]	i3868	ix86_add_new_builtins	i386	CPU	GCC	19,860	191	1	[]
[ "<s>", "enum", "attr_opx_type", "m68k_sched_attr_opx_type", "(", "rtx_insn", "*", "insn", ",", "int", "address_p", ")", "{", "switch", "(", "sched_attr_op_type", "(", "insn", ",", "true", ",", "address_p", "!=", "0", ")", ")", "{", "case", "OP_TYPE_RN", ":",...	[ "Implement", "opx_type", "attribute", ".", "Return", "type", "of", "INSN", "'s", "operand", "X", ".", "If", "ADDRESS_P", "is", "true", ",", "return", "type", "of", "memory", "location", "operand", "refers", "to", "." ]	[ "m68k", "0" ]	m68k	m68k_sched_attr_opx_type	m68k	MPU	GCC	19,861	94	1	[]
[ "<s>", "rtx", "xtensa_function_value", "(", "const_tree", "valtype", ",", "const_tree", "func", "ATTRIBUTE_UNUSED", ",", "bool", "outgoing", ")", "{", "return", "gen_rtx_REG", "(", "(", "INTEGRAL_TYPE_P", "(", "valtype", ")", "&&", "TYPE_PRECISION", "(", "valtype"...	[ "Worker", "function", "for", "TARGET_FUNCTION_VALUE", "." ]	[ "xtensa" ]	xtensa1	xtensa_function_value	xtensa	MPU	GCC	19,862	46	1	[]
[ "<s>", "AMDGPUSubtarget", "&", "AMDGPUSubtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "TT", ",", "StringRef", "GPU", ",", "StringRef", "FS", ")", "{", "SmallString", "<", "256", ">", "FullFS", "(", "\"+promote-alloca,+fp64-denormals,\"", ")", ...	[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]	[ "R600", "256", "\"+promote-alloca,+fp64-denormals,\"", "\"\"", "\"SI\"" ]	AMDGPUSubtarget26	initializeSubtargetDependencies	R600	GPU	LLVM	19,863	84	1	[]
[ "<s>", "static", "rtx", "aapcs_vfp_allocate_return_reg", "(", "enum", "arm_pcs", "pcs_variant", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", ",", "const_tree", "type", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "!", "use_vfp_abi", "(", "pcs_variant", ",", "false",...	[ "Implement", "the", "allocate_return_reg", "field", "in", "aapcs_cp_arg_layout", ".", "See", "the", "comment", "there", "for", "the", "behaviour", "of", "this", "function", "." ]	[ "arm", "2", "0", "0" ]	arm	aapcs_vfp_allocate_return_reg	arm	CPU	GCC	19,864	227	1	[]
[ "<s>", "bool", "AAPAsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", "Opcode", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "uint64_t", "&", "ErrorInfo", ",", "bool", "matchingInlineAsm", ")",...	[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]	[ "AAP", "AAP", "\"Unknown missing feature!\"", "\"Use of this instruction requires:\"", "1", "0", "8", "1", "\" \"", "1", "\"Unrecognized instruction mnemonic\"", "0U", "\"Too few operands for instruction\"", "AAP", "\"Invalid operand for instruction\"", "\"Unknown match type detected!\...	AAPAsmParser	MatchAndEmitInstruction	AAP	MPU	LLVM	19,865	241	1	[]
[ "<s>", "void", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", "bool", "IsResolved", ")",...	[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]	[ "PowerPC", "0", "1", "8", "0xff" ]	PPCAsmBackend13	applyFixup	PowerPC	CPU	LLVM	19,866	128	1	[]
[ "<s>", "static", "rtx", "m68k_call_tls_get_addr", "(", "rtx", "x", ",", "rtx", "eqv", ",", "enum", "m68k_reloc", "reloc", ")", "{", "rtx", "a0", ";", "rtx_insn", "*", "insns", ";", "rtx", "dest", ";", "start_sequence", "(", ")", ";", "x", "=", "m68k_wr...	[ "Emit", "instruction", "sequence", "that", "calls", "__tls_get_addr", ".", "X", "is", "the", "TLS", "symbol", "we", "are", "referencing", "and", "RELOC", "is", "the", "symbol", "type", "to", "use", "(", "either", "TLSGD", "or", "TLSLDM", ")", ".", "EQV", ...	[ "m68k" ]	m68k	m68k_call_tls_get_addr	m68k	MPU	GCC	19,867	110	1	[]
[ "<s>", "bool", "SIInstrInfo", "::", "hasUnwantedEffectsWhenEXECEmpty", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "MI", ".", "mayStore", "(", ")", "&&", "isSMRD",...	[ "Whether", "we", "must", "prevent", "this", "instruction", "from", "executing", "with", "EXEC", "=", "0", "." ]	[ "AMDGPU", "SI", "AMDGPU::S_SENDMSG", "AMDGPU::S_SENDMSGHALT", "AMDGPU::EXP", "AMDGPU::EXP_DONE", "AMDGPU::V_READFIRSTLANE_B32", "AMDGPU::V_READLANE_B32" ]	SIInstrInfo10	hasUnwantedEffectsWhenEXECEmpty	AMDGPU	GPU	LLVM	19,868	98	1	[]
[ "<s>", "const", "uint32_t", "*", "MipsRegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", ")", "const", "{", "const", "MipsSubtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "...	[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]	[ "Mips", "Mips", "Mips", "Mips" ]	MipsRegisterInfo35	getCallPreservedMask	Mips	CPU	LLVM	19,869	113	1	[]
[ "<s>", "struct", "xstormy16_stack_layout", "xstormy16_compute_stack_layout", "(", ")", "{", "struct", "xstormy16_stack_layout", "layout", ";", "int", "regno", ";", "const", "int", "ifun", "=", "xstormy16_interrupt_function_p", "(", ")", ";", "layout", ".", "locals_siz...	[ "Compute", "the", "stack", "layout", "." ]	[ "stormy16", "0", "0", "0", "2048", "1", "2048", "2048" ]	stormy162	xstormy16_compute_stack_layout	stormy16	CPU	GCC	19,870	195	1	[]
[ "<s>", "static", "bool", "sparc_legitimate_constant_p", "(", "machine_mode", "mode", ",", "rtx", "x", ")", "{", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "CONST", ":", "case", "SYMBOL_REF", ":", "if", "(", "sparc_tls_referenced_p", "(", "...	[ "Determine", "if", "a", "given", "RTX", "is", "a", "valid", "constant", ".", "We", "already", "know", "this", "satisfies", "CONSTANT_P", "." ]	[ "sparc" ]	sparc	sparc_legitimate_constant_p	sparc	CPU	GCC	19,871	109	1	[]
[ "<s>", "void", "SIInstrInfo", "::", "legalizeOpWithMove", "(", "MachineInstr", "", "MI", ",", "unsigned", "OpIdx", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "I", "=", "MI", ";", "MachineBasicBlock", "", "MBB", "=", "MI", "->", "getParent", ...	[ "Legalize", "the", "OpIndex", "operand", "of", "this", "instruction", "by", "inserting", "a", "MOV", "." ]	[ "AMDGPU", "SI", "AMDGPU::V_MOV_B32_e32", "AMDGPU::COPY", "AMDGPU::S_MOV_B32", "AMDGPU::VReg_64RegClass", "AMDGPU::VReg_64RegClass", "AMDGPU::VGPR_32RegClass" ]	SIInstrInfo (3)	legalizeOpWithMove	AMDGPU	GPU	LLVM	19,872	221	1	[]
[ "<s>", "MachineInstr", "", "SIInstrInfo", "::", "convertToThreeAddress", "(", "MachineFunction", "::", "iterator", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MI", ",", "LiveVariables", "", "LV", ")", "const", "{", "switch", "(", "MI", "->"...	[ "convertToThreeAddress", "-", "This", "method", "must", "be", "implemented", "by", "targets", "that", "set", "the", "M_CONVERTIBLE_TO_3_ADDR", "flag", "." ]	[ "AMDGPU", "SI", "AMDGPU::V_MAC_F32_e64", "AMDGPU::V_MAC_F32_e32", "AMDGPU::OpName", "4", "AMDGPU::OpName", "AMDGPU::OpName", "AMDGPU::OpName", "AMDGPU::OpName", "AMDGPU::V_MAD_F32", "0", "0", "0", "0", "0" ]	SIInstrInfo128	convertToThreeAddress	AMDGPU	GPU	LLVM	19,873	232	1	[]
[ "<s>", "void", "WebAssemblyPassConfig", "::", "addPostRegAlloc", "(", ")", "{", "disablePass", "(", "&", "PrologEpilogCodeInserterID", ")", ";", "disablePass", "(", "&", "MachineCopyPropagationID", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", ...	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "register", "allocation", "pass", "pipeline", "but", "before", "prolog-epilog", "insertion", "." ]	[ "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly" ]	WebAssemblyTargetMachine4	addPostRegAlloc	WebAssembly	Virtual ISA	LLVM	19,874	59	1	[]
[ "<s>", "bool", "M68kInstrInfo", "::", "ExpandCCR", "(", "MachineInstrBuilder", "&", "MIB", ",", "bool", "IsToCCR", ")", "const", "{", "if", "(", "IsToCCR", ")", "MIB", "->", "setDesc", "(", "get", "(", "M68k", "::", "MOV16cd", ")", ")", ";", "else", "M...	[ "Moves", "to/from", "CCR", "." ]	[ "M68k", "M68k", "M68k::MOV16cd", "M68k::MOV16dc", "1", "M68k::MxSubRegIndex8Lo", "M68k::DR16RegClass" ]	M68kInstrInfo (2)	ExpandCCR	M68k	MPU	LLVM	19,875	85	1	[]
[ "<s>", "static", "const", "char", "", "elf_platform", "(", "void", ")", "{", "static", "const", "char", "", "cpu", "=", "NULL", ";", "if", "(", "cpu", "!=", "NULL", ")", "return", "cpu", ";", "int", "fd", "=", "open", "(", "\"/proc/self/auxv\"", ",...	[ "Returns", "the", "canonical", "AT_PLATFORM", "if", "present", ",", "otherwise", "NULL", "." ]	[ "rs6000", "\"/proc/self/auxv\"", "1", "1024", "0", "0", "0", "0", "0", "1", "0", "\"unsupported cpu name returned from kernel \"", "\"for %<-mcpu=native%>: %s\"", "\"please use an explicit cpu name; \"", "\"valid cpu names are: %s\"" ]	driver-rs6000	elf_platform	rs6000	CPU	GCC	19,876	327	1	[]
[ "<s>", "unsigned", "R600InstrInfo", "::", "insertBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "", "TBB", ",", "MachineBasicBlock", "", "FBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "const", "DebugLoc", "&", "DL", ...	[ "Insert", "branch", "code", "into", "the", "end", "of", "the", "specified", "MachineBasicBlock", "." ]	[ "AMDGPU", "R600", "\"insertBranch must not be told to insert a fallthrough\"", "\"code size not handled\"", "R600::JUMP", "1", "\"No previous predicate !\"", "0", "2", "1", "R600::JUMP_COND", "R600::PREDICATE_BIT", "1", "R600::CF_ALU", "R600::CF_ALU_PUSH_BEFORE", "1", "\"No previous ...	R600InstrInfo (2)1	insertBranch	AMDGPU	GPU	LLVM	19,877	382	1	[]
[ "<s>", "const", "char", "*", "LEGTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "NULL", ";", "case", "LEGISD", "::", "RET_FLAG", ":", "return", "\"RetFlag...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "LEG", "LEG", "LEGISD::RET_FLAG", "\"RetFlag\"", "LEGISD::LOAD_SYM", "\"LOAD_SYM\"", "LEGISD::MOVEi32", "\"MOVEi32\"", "LEGISD::CALL", "\"CALL\"" ]	LEGISelLowering	getTargetNodeName	LEG	CPU	LLVM	19,878	56	1	[]
[ "<s>", "bool", "MipsAsmParser", "::", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "OperandVector", "&", "Operands", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"ParseInstruction\\n\"...	[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]	[ "Mips", "Mips", "\"ParseInstruction\\n\"", "0", "\"Unknown instruction\"", "MipsOperand::CreateToken", "\"unexpected token in argument list\"", "\"unexpected token in argument list\"", "\"unexpected token in argument list\"" ]	MipsAsmParser92	ParseInstruction	Mips	CPU	LLVM	19,879	312	1	[]
[ "<s>", "bool", "RISCVTargetLowering", "::", "signExtendConstant", "(", "const", "ConstantInt", "*", "CI", ")", "const", "{", "return", "Subtarget", ".", "is64Bit", "(", ")", "&&", "CI", "->", "getType", "(", ")", "->", "isIntegerTy", "(", "32", ")", ";", ...	[ "Return", "true", "if", "this", "constant", "should", "be", "sign", "extended", "when", "promoting", "to", "a", "larger", "type", "." ]	[ "RISCV", "RISCV", "32" ]	RISCVISelLowering33	signExtendConstant	RISCV	CPU	LLVM	19,880	31	1	[]
[ "<s>", "bool", "MLxExpansion", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "TII", "=", "static_cast", "<", "const", "ARMBaseInstrInfo", "*", ">", "(", "Fn", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";",...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "ARM", "ARM" ]	MLxExpansionPass10	runOnMachineFunction	ARM	CPU	LLVM	19,881	104	1	[]
[ "<s>", "int", "initial_elimination_offset", "(", "int", "from", ",", "int", "to", ")", "{", "int", "regs_saved", ";", "int", "regs_saved_rounding", "=", "0", ";", "int", "total_saved_regs_space", ";", "int", "total_auto_space", ";", "int", "save_flags", "=", "...	[ "Define", "the", "offset", "between", "two", "registers", ",", "one", "to", "be", "eliminated", ",", "and", "the", "other", "its", "replacement", ",", "at", "the", "start", "of", "a", "routine", "." ]	[ "sh", "0", "8", "8", "0", "0", "0", "1" ]	sh4	initial_elimination_offset	sh	CPU	GCC	19,882	350	1	[]
[ "<s>", "rtx", "sh_remove_overlapping_post_inc", "(", "rtx", "dst", ",", "rtx", "src", ")", "{", "if", "(", "!", "MEM_P", "(", "src", ")", ")", "return", "src", ";", "rtx", "addr", "=", "XEXP", "(", "src", ",", "0", ")", ";", "if", "(", "GET_CODE", ...	[ "Given", "a", "move", "insn", "destiation", "and", "a", "source", ",", "make", "sure", "that", "the", "move", "source", "operand", "is", "not", "a", "post-inc", "mem", "load", "with", "the", "same", "address", "reg", "as", "the", "destination", ".", "Ret...	[ "sh", "0", "0", "0" ]	sh	sh_remove_overlapping_post_inc	sh	CPU	GCC	19,883	79	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "AU", ".", "addRequired", "<", "TargetLibraryInfoWrapperPass", ">", "(", ")", ";", "MachineFunctionPass", "::", "get...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "WebAssembly" ]	WebAssemblyPeephole	getAnalysisUsage	WebAssembly	Virtual ISA	LLVM	19,884	33	1	[]
[ "<s>", "bool", "isMem", "(", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]	[ "isMem", "-", "Is", "this", "a", "memory", "operand", "?" ]	[ "RISCV" ]	RISCVAsmParser (2)	isMem	RISCV	CPU	LLVM	19,885	11	1	[]
[ "<s>", "bool", "s390_decompose_shift_count", "(", "rtx", "op", ",", "rtx", "", "base", ",", "HOST_WIDE_INT", "", "offset", ")", "{", "HOST_WIDE_INT", "off", "=", "0", ";", "if", "(", "GET_CODE", "(", "op", ")", "==", "CONST_INT", ")", "{", "off", "="...	[ "Decompose", "a", "RTL", "expression", "OP", "for", "a", "shift", "count", "into", "its", "components", ",", "and", "return", "the", "base", "register", "in", "BASE", "and", "the", "offset", "in", "OFFSET", ".", "Return", "true", "if", "OP", "is", "a", ...	[ "s390", "0", "1", "1", "0" ]	s3903	s390_decompose_shift_count	s390	MPU	GCC	19,886	142	1	[]
[ "<s>", "bool", "AArch64RegisterInfo", "::", "needsFrameBaseReg", "(", "MachineInstr", "*", "MI", ",", "int64_t", "Offset", ")", "const", "{", "for", "(", "unsigned", "i", "=", "0", ";", "!", "MI", "->", "getOperand", "(", "i", ")", ".", "isFI", "(", ")...	[ "Returns", "true", "if", "the", "instruction", "'s", "frame", "index", "reference", "would", "be", "better", "served", "by", "a", "base", "register", "other", "than", "FP", "or", "SP", "." ]	[ "AArch64", "AArch64", "0", "\"Instr doesn't have FrameIndex operand!\"", "16", "20", "128" ]	AArch64RegisterInfo47	needsFrameBaseReg	AArch64	CPU	LLVM	19,887	164	1	[]
[ "<s>", "void", "replace_arg_pushes", "(", ")", "{", "}", "</s>" ]	[ "Here", "during", "RTL", "generation", "of", "return", ".", "If", "we", "are", "at", "the", "final", "return", "in", "a", "function", ",", "go", "through", "the", "function", "and", "replace", "pushes", "with", "stores", "into", "a", "frame", "arg", "blo...	[ "convex" ]	convex	replace_arg_pushes	convex	VLIW	GCC	19,888	6	1	[]
[ "<s>", "bool", "ARMBaseRegisterInfo", "::", "requiresFrameIndexScavenging", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "true", ";", "}", "</s>" ]	[ "Returns", "true", "if", "the", "target", "requires", "post", "PEI", "scavenging", "of", "registers", "for", "materializing", "frame", "index", "constants", "." ]	[ "ARM", "ARM" ]	ARMBaseRegisterInfo	requiresFrameIndexScavenging	ARM	CPU	LLVM	19,889	16	1	[]
[ "<s>", "void", "BT", "::", "run", "(", ")", "{", "reset", "(", ")", ";", "assert", "(", "FlowQ", ".", "empty", "(", ")", ")", ";", "using", "MachineFlowGraphTraits", "=", "GraphTraits", "<", "const", "MachineFunction", "*", ">", ";", "const", "MachineB...	[ "Run", "the", "analysis", "pass", "over", "a", "function", "and", "produce", "a", "dominator", "tree", "." ]	[ "Hexagon", "0", "0", "\"Disconnected block\"", "1", "1", "\"Cells after propagation:\\n\"" ]	BitTracker15	run	Hexagon	DSP	LLVM	19,890	406	1	[]
[ "<s>", "virtual", "const", "TargetRegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{", "return", "RI", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "MSP430" ]	MSP430InstrInfo10	getRegisterInfo	MSP430	MPU	LLVM	19,891	13	1	[]
[ "<s>", "gimple", "", "gimple_fold_builtin", "(", "unsigned", "int", "code", ",", "gimple_stmt_iterator", "", "gsi", ",", "gcall", "", "stmt", ")", "{", "registered_function", "&", "rfn", "=", "", "(", "*", "registered_functions", ")", "[", "code", "]", ...	[ "Attempt", "to", "fold", "STMT", ",", "given", "that", "it", "'s", "a", "call", "to", "the", "SVE", "function", "with", "subcode", "CODE", ".", "Return", "the", "new", "statement", "on", "success", "and", "null", "on", "failure", ".", "Insert", "any", ...	[ "riscv" ]	riscv-vector-builtins	gimple_fold_builtin	riscv	CPU	GCC	19,892	51	1	[]
[ "<s>", "static", "void", "csky_print_operand", "(", "FILE", "*", "stream", ",", "rtx", "x", ",", "int", "code", ")", "{", "switch", "(", "code", ")", "{", "case", "'N'", ":", "if", "(", "(", "INTVAL", "(", "x", ")", "&", "0xffffffff", ")", "==", ...	[ "Implement", "TARGET_PRINT_OPERAND", ".", "Print", "operand", "X", "(", "an", "rtx", ")", "in", "assembler", "syntax", "to", "file", "STREAM", "according", "to", "modifier", "CODE", ".", "'N'", "print", "the", "log2", "(", "X+1", ")", ",", "mainly", "used"...	[ "csky", "0xffffffff", "0xffffffff", "\"0\"", "\"%d\"", "0xffffffff", "1", "32", "\"%d\"", "0xffffffff", "\"%d\"", "0xffffffff", "\"%d\"", "\"%d\"", "1", "4", "0", "\"%ld\"", "0xFFFF0000", "16", "0", "20", "0", "1", "\"%s\"" ]	csky	csky_print_operand	csky	CPU	GCC	19,893	382	1	[]
[ "<s>", "bool", "SIInstrInfo", "::", "isSchedulingBoundary", "(", "const", "MachineInstr", "&", "MI", ",", "const", "MachineBasicBlock", "*", "MBB", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "MI", ".", "isTerminator", "(", ")",...	[ "isSchedulingBoundary", "-", "Overrides", "the", "isSchedulingBoundary", "from", "Codegen/TargetInstrInfo.cpp", "to", "make", "it", "capable", "of", "identifying", "ENDBR", "intructions", "and", "prevent", "it", "from", "being", "re-scheduled", "." ]	[ "AMDGPU", "SI", "AMDGPU::EXEC", "AMDGPU::S_SETREG_IMM32_B32", "AMDGPU::S_SETREG_B32" ]	SIInstrInfo46	isSchedulingBoundary	AMDGPU	GPU	LLVM	19,894	78	1	[]
[ "<s>", "virtual", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "TargetTransformInfo", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "R600" ]	AMDGPUTargetTransformInfo38	getAnalysisUsage	R600	GPU	LLVM	19,895	19	1	[]
[ "<s>", "bool", "AMDGPUCallLowering", "::", "isEligibleForTailCallOptimization", "(", "MachineIRBuilder", "&", "B", ",", "CallLoweringInfo", "&", "Info", ",", "SmallVectorImpl", "<", "ArgInfo", ">", "&", "InArgs", ",", "SmallVectorImpl", "<", "ArgInfo", ">", "&", "...	[ "Returns", "true", "if", "the", "call", "can", "be", "lowered", "as", "a", "tail", "call", "." ]	[ "AMDGPU", "AMDGPU", "SI", "\"... Calling convention cannot be tail called.\\n\"", "\"... Cannot tail call from callers with byval \"", "\"or swifterror arguments\\n\"", "\"... Caller and callee have incompatible calling conventions.\\n\"", "\"... Call is eligible for tail call optimization.\\n\"" ]	AMDGPUCallLowering10	isEligibleForTailCallOptimization	AMDGPU	GPU	LLVM	19,896	285	1	[]
[ "<s>", "rtx", "m68k_libcall_value", "(", "machine_mode", "mode", ")", "{", "switch", "(", "mode", ")", "{", "case", "E_SFmode", ":", "case", "E_DFmode", ":", "case", "E_XFmode", ":", "if", "(", "TARGET_68881", ")", "return", "gen_rtx_REG", "(", "mode", ","...	[ "Return", "floating", "point", "values", "in", "a", "68881", "register", ".", "This", "makes", "68881", "code", "a", "little", "bit", "faster", ".", "It", "also", "makes", "-msoft-float", "code", "incompatible", "with", "hard-float", "code", ",", "so", "peop...	[ "m68k" ]	m68k	m68k_libcall_value	m68k	MPU	GCC	19,897	53	1	[]
[ "<s>", "unsigned", "RISCVInstrInfo", "::", "getInstSizeInBytes", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "{", "if", "...	[ "Returns", "the", "size", "in", "bytes", "of", "the", "specified", "MachineInstr", ",", "or", "~0U", "when", "this", "function", "is", "not", "implemented", "by", "a", "target", "." ]	[ "RISCV", "RISCV", "RISCV", "RISCV", "RISCV", "2", "0", "RISCV::PseudoCALLReg", "RISCV::PseudoCALL", "RISCV::PseudoJump", "RISCV::PseudoTAIL", "RISCV::PseudoLLA", "RISCV::PseudoLA", "RISCV::PseudoLA_TLS_IE", "RISCV::PseudoLA_TLS_GD", "8", "RISCV", "0" ]	RISCVInstrInfo29	getInstSizeInBytes	RISCV	CPU	LLVM	19,898	281	1	[]
[ "<s>", "rtx", "prepare_scc_operands", "(", "enum", "rtx_code", "code", ")", "{", "rtx", "t_reg", "=", "gen_rtx_REG", "(", "SImode", ",", "T_REG", ")", ";", "enum", "rtx_code", "oldcode", "=", "code", ";", "enum", "machine_mode", "mode", ";", "switch", "(",...	[ "Prepare", "the", "operands", "for", "an", "scc", "instruction", ";", "make", "sure", "that", "the", "compare", "has", "been", "done", "." ]	[ "sh", "2" ]	sh3	prepare_scc_operands	sh	CPU	GCC	19,899	284	1	[]

[ "<s>", "int", "num_insns_constant", "(", "rtx", "op", ",", "machine_mode", "mode", ")", "{", "HOST_WIDE_INT", "low", ",", "high", ";", "switch", "(", "GET_CODE", "(", "op", ")", ")", "{", "case", "CONST_INT", ":", "if", "(", "(", "INTVAL", "(", "op", ...

[ "Return", "the", "number", "of", "instructions", "it", "takes", "to", "form", "a", "constant", "in", "as", "many", "gprs", "are", "needed", "for", "MODE", "." ]

[ "rs6000", "31", "0", "31", "1", "2", "1", "0", "2", "0", "0", "0", "0", "1", "0", "2", "0", "1", "1" ]

rs60004

num_insns_constant

rs6000

CPU

GCC

19,800

336

1

[]

[ "<s>", "bool", "AMDGPUAsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "StringRef", "IDVal", "=", "DirectiveID", ".", "getString", "(", ")", ";", "if", "(", "IDVal", "==", "\".hsa_code_object_version\"", ")", "return", "ParseDirectiveH...

[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]

[ "AMDGPU", "AMDGPU", "\".hsa_code_object_version\"", "\".hsa_code_object_isa\"", "\".amd_kernel_code_t\"", "\".hsatext\"", "\".amdgpu_hsa_kernel\"", "AMDGPU", "\".amdgpu_hsa_module_global\"", "AMDGPU", "\".amdgpu_hsa_program_global\"", "AMDGPU", "\".hsadata_global_agent\"", "\".hsadata_glob...

AMDGPUAsmParser10

ParseDirective

AMDGPU

GPU

LLVM

19,801

132

1

[]

[ "<s>", "const", "char", "*", "HexagonTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "(", "HexagonISD", "::", "NodeType", ")", "Opcode", ")", "{", "case", "HexagonISD", "::", "ADDC", ":", "return", "\"...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "Hexagon", "Hexagon", "HexagonISD::NodeType", "HexagonISD::ADDC", "\"HexagonISD::ADDC\"", "HexagonISD::SUBC", "\"HexagonISD::SUBC\"", "HexagonISD::ALLOCA", "\"HexagonISD::ALLOCA\"", "HexagonISD::AT_GOT", "\"HexagonISD::AT_GOT\"", "HexagonISD::AT_PCREL", "\"HexagonISD::AT_PCREL\"", "Hexagon...

HexagonISelLowering100

getTargetNodeName

Hexagon

DSP

LLVM

19,802

386

1

[]

[ "<s>", "unsigned", "BPFMCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", ...

[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]

[ "BPF", "BPF", "BPF::JAL", "0", "BPF::LD_imm64", "0", "0", "0" ]

BPFMCCodeEmitter

getMachineOpValue

BPF

Virtual ISA

LLVM

19,803

181

1

[]

[ "<s>", "CCAssignFn", "*", "ARMFastISel", "::", "CCAssignFnForCall", "(", "CallingConv", "::", "ID", "CC", ",", "bool", "Return", ",", "bool", "isVarArg", ")", "{", "switch", "(", "CC", ")", "{", "default", ":", "report_fatal_error", "(", "\"Unsupported calling...

[ "Selects", "the", "correct", "CCAssignFn", "for", "a", "given", "CallingConvention", "value", "." ]

[ "ARM", "ARM", "\"Unsupported calling convention\"", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "\"Can't return in GHC call convention\"", "ARM" ]

ARMFastISel (2)2

CCAssignFnForCall

ARM

CPU

LLVM

19,804

223

1

[]

[ "<s>", "bool", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "{", "assert", "(", "0", "&&", "\"RelaxInstruction...

[ "Simple", "predicate", "for", "targets", "where", "!", "Resolved", "implies", "requiring", "relaxation", "." ]

[ "TeeRISC", "0", "\"RelaxInstruction() is not implemented\"" ]

TeeRISCAsmBackend

fixupNeedsRelaxation

TeeRISC

CPU

LLVM

19,805

34

1

[]

[ "<s>", "static", "rtx_insn", "*", "aarch64_speculation_clobber_sp", "(", ")", "{", "rtx", "sp", "=", "gen_rtx_REG", "(", "DImode", ",", "SP_REGNUM", ")", ";", "rtx", "tracker", "=", "gen_rtx_REG", "(", "DImode", ",", "SPECULATION_TRACKER_REGNUM", ")", ";", "rt...

[ "Generate", "a", "code", "sequence", "to", "clobber", "SP", "if", "speculating", "incorreclty", "." ]

[ "aarch64" ]

aarch64-speculation

aarch64_speculation_clobber_sp

aarch64

CPU

GCC

19,806

89

1

[]

[ "<s>", "static", "bool", "ix86_function_ok_for_sibcall", "(", "tree", "decl", ",", "tree", "exp", ")", "{", "tree", "type", ",", "decl_or_type", ";", "rtx", "a", ",", "b", ";", "bool", "bind_global", "=", "decl", "&&", "!", "targetm", ".", "binds_local_p",...

[ "Decide", "whether", "we", "can", "make", "a", "sibling", "call", "to", "a", "function", ".", "DECL", "is", "the", "declaration", "of", "the", "function", "being", "targeted", "by", "the", "call", "and", "EXP", "is", "the", "CALL_EXPR", "representing", "th...

[ "i386", "3" ]

i3866

ix86_function_ok_for_sibcall

i386

CPU

GCC

19,807

291

1

[]

[ "<s>", "bool", "shouldConvertConstantLoadToIntImm", "(", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]

[ "Returns", "true", "if", "it", "is", "beneficial", "to", "convert", "a", "load", "of", "a", "constant", "to", "just", "the", "constant", "itself", "." ]

[ "CJG" ]

CJGISelLowering

shouldConvertConstantLoadToIntImm

CJG

CPU

LLVM

19,808

19

1

[]

[ "<s>", "bool", "SIRegisterInfo", "::", "needsFrameBaseReg", "(", "MachineInstr", "*", "MI", ",", "int64_t", "Offset", ")", "const", "{", "if", "(", "!", "SIInstrInfo", "::", "isMUBUF", "(", "*", "MI", ")", "&&", "!", "SIInstrInfo", "::", "isFLATScratch", "...

[ "Returns", "true", "if", "the", "instruction", "'s", "frame", "index", "reference", "would", "be", "better", "served", "by", "a", "base", "register", "other", "than", "FP", "or", "SP", "." ]

[ "AMDGPU", "SI", "SI", "SI", "SI", "SI", "SI", "AMDGPU", "SIInstrFlags::FlatScratch" ]

SIRegisterInfo (3)

needsFrameBaseReg

AMDGPU

GPU

LLVM

19,809

95

1

[]

[ "<s>", "rtx", "iq2000_legitimize_address", "(", "rtx", "xinsn", ",", "rtx", "old_x", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", ")", "{", "if", "(", "TARGET_DEBUG_B_MODE", ")", "{", "GO_PRINTF", "(", "\"\\n========== LEGITIMIZE_ADDRESS\\n\"", ")", ";", "GO_DEB...

[ "For", "the", "IQ2000", ",", "transform", ":", "memory", "(", "X", "+", "<", "large", "int", ">", ")", "into", ":", "Y", "=", "<", "large", "int", ">", "&", "~0x7fff", ";", "Z", "=", "X", "+", "Y", "memory", "(", "Z", "+", "(", "<", "large", ...

[ "iq2000", "\"\\n========== LEGITIMIZE_ADDRESS\\n\"", "0", "1", "1", "0", "0x7fff", "0x7fff", "\"LEGITIMIZE_ADDRESS could not fix.\\n\"" ]

iq20003

iq2000_legitimize_address

iq2000

CPU

GCC

19,810

258

1

[]

[ "<s>", "tree", "aarch64_builtin_rsqrt", "(", "unsigned", "int", "fn", ")", "{", "if", "(", "fn", "==", "AARCH64_SIMD_BUILTIN_UNOP_sqrtv2df", ")", "return", "aarch64_builtin_decls", "[", "AARCH64_BUILTIN_RSQRT_V2DF", "]", ";", "if", "(", "fn", "==", "AARCH64_SIMD_BUI...

[ "Return", "builtin", "for", "reciprocal", "square", "root", "." ]

[ "aarch64" ]

aarch64-builtins3

aarch64_builtin_rsqrt

aarch64

CPU

GCC

19,811

48

1

[]

[ "<s>", "bool", "SystemZAsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "return", "true", ";", "}", "</s>" ]

[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]

[ "SystemZ", "SystemZ" ]

SystemZAsmParser (2)

ParseDirective

SystemZ

CPU

LLVM

19,812

13

1

[]

[ "<s>", "bool", "HSAILRegisterInfo", "::", "requiresRegisterScavenging", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "true", ";", "}", "</s>" ]

[ "Returns", "true", "if", "the", "target", "requires", "(", "and", "can", "make", "use", "of", ")", "the", "register", "scavenger", "." ]

[ "HSAIL", "HSAIL" ]

HSAILRegisterInfo

requiresRegisterScavenging

HSAIL

Virtual ISA

LLVM

19,813

16

1

[]

[ "<s>", "const", "InstrItineraryData", "&", "getInstrItineraryData", "(", ")", "const", "{", "return", "InstrItins", ";", "}", "</s>" ]

[ "getInstrItineraryData", "-", "Returns", "instruction", "itinerary", "data", "for", "the", "target", "or", "specific", "subtarget", "." ]

[ "TMS320C64X" ]

TMS320C64XSubtarget

getInstrItineraryData

TMS320C64X

VLIW

LLVM

19,814

12

1

[]

[ "<s>", "static", "rtx", "legitimize_pe_coff_extern_decl", "(", "rtx", "symbol", ",", "bool", "want_reg", ")", "{", "tree", "imp_decl", ";", "rtx", "x", ";", "gcc_assert", "(", "SYMBOL_REF_DECL", "(", "symbol", ")", ")", ";", "imp_decl", "=", "get_dllimport_dec...

[ "Expand", "SYMBOL", "into", "its", "corresponding", "far-addresse", "symbol", ".", "WANT_REG", "is", "true", "if", "we", "require", "the", "result", "be", "a", "register", "." ]

[ "i386" ]

i386

legitimize_pe_coff_extern_decl

i386

CPU

GCC

19,815

61

1

[]

[ "<s>", "const", "char", "*", "mips_output_conditional_branch", "(", "rtx_insn", "*", "insn", ",", "rtx", "*", "operands", ",", "const", "char", "*", "branch_if_true", ",", "const", "char", "*", "branch_if_false", ")", "{", "unsigned", "int", "length", ";", "...

[ "Output", "assembly", "instructions", "to", "peform", "a", "conditional", "branch", ".", "INSN", "is", "the", "branch", "instruction", ".", "OPERANDS", "[", "0", "]", "is", "the", "condition", ".", "OPERANDS", "[", "1", "]", "is", "the", "target", "of", ...

[ "mips", "0", "8", "0", "0", "1", "1", "1", "\"nop\"", "0", "\"\\n\"", "\"j\\t%0%/\"", "\"jr\\t%@%]%/\"", "0", "1", "1", "1", "\"nop\"", "0", "\"\\n\"", "\"L\"", "\"\"" ]

mips4

mips_output_conditional_branch

mips

CPU

GCC

19,816

273

1

[]

[ "<s>", "static", "rtx", "expand_set_or_movmem_prologue", "(", "rtx", "destmem", ",", "rtx", "srcmem", ",", "rtx", "destptr", ",", "rtx", "srcptr", ",", "rtx", "value", ",", "rtx", "vec_value", ",", "rtx", "count", ",", "int", "align", ",", "int", "desired_...

[ "Depending", "on", "ISSETMEM", ",", "copy", "enough", "from", "SRCMEM", "to", "DESTMEM", "or", "set", "enough", "to", "DESTMEM", "to", "align", "it", "to", "DESIRED_ALIGNMENT", ".", "Original", "alignment", "is", "ALIGN", ".", "Depending", "on", "ISSETMEM", ...

[ "i386", "1", "1", "1", "2" ]

i3864

expand_set_or_movmem_prologue

i386

CPU

GCC

19,817

173

1

[]

[ "<s>", "BitVector", "ARCompactRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "ARC", "::", "GP", ")", ";", "...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "ARCompact", "ARC", "ARC::GP", "ARC::SP", "ARC::FP", "ARC::BLINK", "ARC::ILINK1", "ARC::ILINK2" ]

ARCompactRegisterInfo

getReservedRegs

ARCompact

MPU

LLVM

19,818

78

1

[]

[ "<s>", "void", "Thumb1InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "Ta...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "ARM", "ARM::tGPRRegisterClass", "ARM", "\"Unknown regclass!\"", "ARM::tGPRRegisterClass", "ARM", "ARM::tLDRspi", "0" ]

Thumb1InstrInfo41

loadRegFromStackSlot

ARM

CPU

LLVM

19,819

200

1

[]

[ "<s>", "ARMSubtarget", "::", "ARMSubtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "ARMBaseTargetMachine", "&", "TM", ",", "bool", ...

[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]

[ "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "4", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM" ]

ARMSubtarget40

ARMSubtarget

ARM

CPU

LLVM

19,820

180

1

[]

[ "<s>", "void", "RISCVDAGToDAGISel", "::", "Select", "(", "SDNode", "*", "Node", ")", "{", "if", "(", "Node", "->", "isMachineOpcode", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"== \"", ";", "Node", "->", "dump", "(", "CurDAG", ...

[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]

[ "RISCV", "RISCV", "\"== \"", "\"\\n\"", "1", "0", "ISD::Constant", "RISCV::X0", "MVT::i64", "ISD::FrameIndex", "0", "RISCV::ADDI", "ISD::SRL", "0", "1", "ISD::Constant", "0xffffffff", "RISCV::SRLIW", "0" ]

RISCVISelDAGToDAG36

Select

RISCV

CPU

LLVM

19,821

428

1

[]

[ "<s>", "static", "bool", "has_dispatch", "(", "rtx_insn", "*", "insn", ",", "int", "action", ")", "{", "if", "(", "(", "TARGET_BDVER1", "||", "TARGET_BDVER2", "||", "TARGET_BDVER3", "||", "TARGET_BDVER4", "||", "TARGET_ZNVER1", ")", "&&", "flag_dispatch_schedule...

[ "Return", "TRUE", "if", "Dispatch", "Scheduling", "is", "supported", "." ]

[ "i386" ]

i3865

has_dispatch

i386

CPU

GCC

19,822

77

1

[]

[ "<s>", "int", "X86FrameLowering", "::", "mergeSPUpdates", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "unsigned", "StackPtr", ",", "bool", "doMergeWithPrevious", ")", "{", "if", "(", "(", "doMergeWithPrevious...

[ "Check", "the", "instruction", "before/after", "the", "passed", "instruction", "." ]

[ "X86", "X86", "0", "0", "X86::ADD64ri32", "X86::ADD64ri8", "X86::ADD32ri", "X86::ADD32ri8", "X86::LEA32r", "X86::LEA64_32r", "0", "2", "X86::SUB64ri32", "X86::SUB64ri8", "X86::SUB32ri", "X86::SUB32ri8", "0", "2" ]

X86FrameLowering90

mergeSPUpdates

X86

CPU

LLVM

19,823

259

1

[]

[ "<s>", "bool", "AArch64RegisterInfo", "::", "isArgumentRegister", "(", "const", "MachineFunction", "&", "MF", ",", "MCRegister", "Reg", ")", "const", "{", "CallingConv", "::", "ID", "CC", "=", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", "...

[ "isArgumentReg", "-", "Returns", "true", "if", "Reg", "can", "be", "used", "as", "an", "argument", "to", "a", "function", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64", "\"Unsupported calling convention.\"", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64" ]

AArch64RegisterInfo30

isArgumentRegister

AArch64

CPU

LLVM

19,824

376

1

[]

[ "<s>", "XCoreTargetMachine", "::", "XCoreTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeMo...

[ "Create", "an", "ILP32", "architecture", "model", "." ]

[ "XCore", "XCore", "XCore", "\"e-m:e-p:32:32-i1:8:32-i8:8:32-i16:16:32-i64:32-f64:32-a:0:32-n32\"", "XCore" ]

XCoreTargetMachine47

XCoreTargetMachine

XCore

MPU

LLVM

19,825

87

1

[]

[ "<s>", "const", "X86InstrInfo", "*", "getInstrInfo", "(", ")", "const", "{", "return", "getTargetMachine", "(", ")", "->", "getInstrInfo", "(", ")", ";", "}", "</s>" ]

[ "TargetInstrInfo", "getter", "." ]

[ "X86", "X86" ]

X86FastISel (2)

getInstrInfo

X86

CPU

LLVM

19,826

18

1

[]

[ "<s>", "unsigned", "AMDGPUAsmBackend", "::", "getMinimumNopSize", "(", ")", "const", "{", "return", "4", ";", "}", "</s>" ]

[ "Returns", "the", "minimum", "size", "of", "a", "nop", "in", "bytes", "on", "this", "target", "." ]

[ "AMDGPU", "AMDGPU", "4" ]

AMDGPUAsmBackend (2)1

getMinimumNopSize

AMDGPU

GPU

LLVM

19,827

12

1

[]

[ "<s>", "void", "ARMTargetLowering", "::", "AdjustInstrPostInstrSelection", "(", "MachineInstr", "*", "MI", ",", "SDNode", "*", "Node", ")", "const", "{", "if", "(", "!", "MI", "->", "hasPostISelHook", "(", ")", ")", "{", "assert", "(", "!", "convertAddSubFla...

[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'hasPostISelHook", "'", "flag", "." ]

[ "ARM", "ARM", "\"Pseudo flag-setting opcodes must be marked with 'hasPostISelHook'\"", "ARM", "ARM", "1", "\"converted opcode should be the same except for cc_out\"", "0", "1", "\"Optional cc_out operand required\"", "ARM::CPSR", "\"Optional cc_out operand required\"", "1", "\"inconsistent...

ARMISelLowering (2)

AdjustInstrPostInstrSelection

ARM

CPU

LLVM

19,828

379

1

[]

[ "<s>", "MachineBasicBlock", "::", "iterator", "X86InstrInfo", "::", "insertOutlinedCall", "(", "Module", "&", "M", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "It", ",", "MachineFunction", "&", "MF", ",", "bool", "IsTai...

[ "Insert", "a", "call", "to", "an", "outlined", "function", "into", "the", "program", "." ]

[ "X86", "X86", "X86::JMP_1", "X86::CALL64pcrel32" ]

X86InstrInfo114

insertOutlinedCall

X86

CPU

LLVM

19,829

121

1

[]

[ "<s>", "bool", "X86AsmParser", "::", "processInstruction", "(", "MCInst", "&", "Inst", ",", "const", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Ops", ")", "{", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "default", ":", ...

[ "Process", "a", "single", "instruction", "and", "collect", "debug", "info", "anchors", "." ]

[ "X86", "X86", "X86::AND16i16", "X86::AND16ri8", "X86::AND32i32", "X86::AND32ri8", "X86::AND64i32", "X86::AND64ri8", "X86::XOR16i16", "X86::XOR16ri8", "X86::XOR32i32", "X86::XOR32ri8", "X86::XOR64i32", "X86::XOR64ri8", "X86::OR16i16", "X86::OR16ri8", "X86::OR32i32", "X86::OR32ri8", ...

X86AsmParser (2)2

processInstruction

X86

CPU

LLVM

19,830

401

1

[]

[ "<s>", "void", "AArch64Operand", "::", "print", "(", "raw_ostream", "&", "OS", ")", "const", "{", "switch", "(", "Kind", ")", "{", "case", "k_FPImm", ":", "OS", "<<", "\"<fpimm \"", "<<", "getFPImm", "(", ")", ".", "bitcastToAPInt", "(", ")", ".", "get...

[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]

[ "AArch64", "AArch64", "\"<fpimm \"", "\" (inexact)\"", "\">\"", "\"<barrier \"", "\">\"", "\"<barrier invalid #\"", "\">\"", "\"<shiftedimm \"", "\", lsl #\"", "AArch64_AM::getShiftValue", "\">\"", "\"<condcode \"", "\">\"", "\"<vectorlist \"", "0", "\" \"", "\">\"", "\"<vector...

AArch64AsmParser (2)2

print

AArch64

CPU

LLVM

19,831

401

1

[]

[ "<s>", "TargetTransformInfo", "AArch64TargetMachine", "::", "getTargetTransformInfo", "(", "const", "Function", "&", "F", ")", "const", "{", "return", "TargetTransformInfo", "(", "AArch64TTIImpl", "(", "this", ",", "F", ")", ")", ";", "}", "</s>" ]

[ "Get", "a", "TargetTransformInfo", "implementation", "for", "the", "target", "." ]

[ "AArch64", "AArch64", "AArch64" ]

AArch64TargetMachine32

getTargetTransformInfo

AArch64

CPU

LLVM

19,832

24

1

[]

[ "<s>", "bool", "X86InstrInfo", "::", "isSchedulingBoundary", "(", "const", "MachineInstr", "&", "MI", ",", "const", "MachineBasicBlock", "*", "MBB", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "unsigned", "Opcode", "=", "MI", ".", "getOpcode...

[ "isSchedulingBoundary", "-", "Overrides", "the", "isSchedulingBoundary", "from", "Codegen/TargetInstrInfo.cpp", "to", "make", "it", "capable", "of", "identifying", "ENDBR", "intructions", "and", "prevent", "it", "from", "being", "re-scheduled", "." ]

[ "X86", "X86", "X86::ENDBR64", "X86::ENDBR32" ]

X86InstrInfo136

isSchedulingBoundary

X86

CPU

LLVM

19,833

61

1

[]

[ "<s>", "int", "pdp10_starting_frame_offset", "(", ")", "{", "return", "0", ";", "}", "</s>" ]

[ "Called", "by", "the", "STARTING_FRAME_OFFSET", "macro", "." ]

[ "pdp10", "0" ]

pdp10

pdp10_starting_frame_offset

pdp10

MPU

GCC

19,834

9

1

[]

[ "<s>", "bool", "arm_valid_symbolic_address_p", "(", "rtx", "addr", ")", "{", "rtx", "xop0", ",", "xop1", "=", "NULL_RTX", ";", "rtx", "tmp", "=", "addr", ";", "if", "(", "GET_CODE", "(", "tmp", ")", "==", "SYMBOL_REF", "||", "GET_CODE", "(", "tmp", ")"...

[ "Returns", "true", "if", "the", "pattern", "is", "a", "valid", "symbolic", "address", ",", "which", "is", "either", "a", "symbol_ref", "or", "(", "symbol_ref", "+", "addend", ")", ".", "According", "to", "the", "ARM", "ELF", "ABI", ",", "the", "initial",...

[ "arm", "0", "0", "1", "0x8000", "0x7fff" ]

arm5

arm_valid_symbolic_address_p

arm

CPU

GCC

19,835

117

1

[]

[ "<s>", "const", "MCExpr", "*", "VEAsmParser", "::", "parseIdentifier", "(", "StringRef", "Identifier", ")", "{", "StringRef", "Modifier", ";", "size_t", "at", "=", "Identifier", ".", "rfind", "(", "'@'", ")", ";", "if", "(", "at", "!=", "0", "||", "at", ...

[ "Parse", "an", "identifier", "or", "string", "(", "as", "a", "quoted", "identifier", ")", "and", "set", "Res", "to", "the", "identifier", "contents", "." ]

[ "VE", "VE", "0", "\"@\"", "VE", "VE", "VE", "VE", "VE", "VE", "VE", "VE", "VE" ]

VEAsmParser1

parseIdentifier

VE

CPU

LLVM

19,836

182

1

[]

[ "<s>", "void", "ix86_rewrite_tls_address_1", "(", "rtx", "*", "loc", ")", "{", "subrtx_ptr_iterator", "::", "array_type", "array", ";", "FOR_EACH_SUBRTX_PTR", "(", "iter", ",", "array", ",", "loc", ",", "ALL", ")", "{", "rtx", "*", "loc", "=", "*", "iter",...

[ "Rewrite", "*", "LOC", "so", "that", "it", "refers", "to", "a", "default", "TLS", "address", "space", "." ]

[ "i386", "0", "0", "2", "0", "1", "1", "0" ]

i386

ix86_rewrite_tls_address_1

i386

CPU

GCC

19,837

198

1

[]

[ "<s>", "enum", "arc_function_type", "arc_compute_function_type", "(", "struct", "function", "*", "fun", ")", "{", "tree", "decl", "=", "fun", "->", "decl", ";", "tree", "a", ";", "enum", "arc_function_type", "fn_type", "=", "fun", "->", "machine", "->", "fn_...

[ "Type", "of", "function", "DECL", ".", "The", "result", "is", "cached", ".", "To", "reset", "the", "cache", "at", "the", "end", "of", "a", "function", ",", "call", "with", "DECL", "=", "NULL_TREE", "." ]

[ "arc", "\"interrupt\"", "1", "\"ilink1\"", "\"ilink2\"" ]

arc4

arc_compute_function_type

arc

MPU

GCC

19,838

166

1

[]

[ "<s>", "void", "TriCoreCallingConvHook", "::", "init", "(", ")", "{", "curPos", "=", "0", ";", "curArg", "=", "0", ";", "}", "</s>" ]

[ "Initialize", "the", "machine", "model", "for", "instruction", "scheduling", "." ]

[ "TriCore", "TriCore", "0", "0" ]

TriCoreCallingConvHook

init

TriCore

MPU

LLVM

19,839

16

1

[]

[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "initialize", "(", "MF", ")", ";", "unskipableSimplifyCode", "(", ")", ";", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "retur...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "PowerPC" ]

PPCMIPeephole5

runOnMachineFunction

PowerPC

CPU

LLVM

19,840

38

1

[]

[ "<s>", "const", "MCPhysReg", "*", "RISCVRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "auto", "&", "Subtarget", "=", "MF", "->", "getSubtarget", "<", "RISCVSubtarget", ">", "(", ")", ";", "if", "(",...

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "RISCV", "RISCV", "RISCV", "\"interrupt\"", "\"Unrecognized ABI\"", "RISCVABI::ABI_ILP32", "RISCVABI::ABI_LP64", "RISCVABI::ABI_ILP32F", "RISCVABI::ABI_LP64F", "RISCVABI::ABI_ILP32D", "RISCVABI::ABI_LP64D" ]

RISCVRegisterInfo10

getCalleeSavedRegs

RISCV

CPU

LLVM

19,841

124

1

[]

[ "<s>", "bool", "BlackfinFrameInfo", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "return", "DisableFramePointerElim", "(", "MF", ")", "||...

[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]

[ "Blackfin" ]

BlackfinFrameInfo

hasFP

Blackfin

DSP

LLVM

19,842

42

1

[]

[ "<s>", "MCELFStreamer", "&", "VETargetELFStreamer", "::", "getStreamer", "(", ")", "{", "return", "static_cast", "<", "MCELFStreamer", "&", ">", "(", "Streamer", ")", ";", "}", "</s>" ]

[ "Return", "the", "output", "streamer", "for", "the", "assembler", "." ]

[ "VE", "VE" ]

VETargetStreamer

getStreamer

VE

CPU

LLVM

19,843

19

1

[]

[ "<s>", "static", "bool", "arm_cannot_force_const_mem", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "rtx", "x", ")", "{", "rtx", "base", ",", "offset", ";", "if", "(", "ARM_OFFSETS_MUST_BE_WITHIN_SECTIONS_P", ")", "{", "split_const", "(", "x", ",", "&",...

[ "Implement", "TARGET_CANNOT_FORCE_CONST_MEM", "." ]

[ "arm" ]

arm4

arm_cannot_force_const_mem

arm

CPU

GCC

19,844

64

1

[]

[ "<s>", "void", "AGCAsmBackend", "::", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", "bo...

[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]

[ "AGC", "AGC" ]

AGCAsmBackend

applyFixup

AGC

MPU

LLVM

19,845

42

1

[]

[ "<s>", "const", "BPFInstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]

[ "TargetInstrInfo", "getter", "." ]

[ "BPF", "BPF" ]

BPFSubtarget

getInstrInfo

BPF

Virtual ISA

LLVM

19,846

14

1

[]

[ "<s>", "bool", "WinEHStatePass", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "F", ".", "hasAvailableExternallyLinkage", "(", ")", ")", "return", "false", ";", "if", "(", "!", "F", ".", "hasPersonalityFn", "(", ")", ")", "return...

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "X86", "\"_setjmp3\"" ]

X86WinEHState1

runOnFunction

X86

CPU

LLVM

19,847

215

1

[]

[ "<s>", "static", "bool", "ix86_member_type_forces_blk", "(", "const_tree", "field", ",", "machine_mode", "mode", ")", "{", "return", "(", "mode", "==", "XFmode", "&&", "(", "TREE_CODE", "(", "DECL_FIELD_CONTEXT", "(", "field", ")", ")", "==", "UNION_TYPE", "||...

[ "Return", "true", "if", "a", "structure", ",", "union", "or", "array", "with", "MODE", "containing", "FIELD", "should", "be", "accessed", "using", "BLKmode", "." ]

[ "i386" ]

i386

ix86_member_type_forces_blk

i386

CPU

GCC

19,848

41

1

[]

[ "<s>", "unsigned", "SparcInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "SP", "::", "STri", "||", "MI", "->", "getOpco...

[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...

[ "Sparc", "Sparc", "SP::STri", "SP::STFri", "SP::STDFri", "0", "1", "1", "0", "0", "2", "0" ]

SparcInstrInfo16

isStoreToStackSlot

Sparc

CPU

LLVM

19,849

118

1

[]

[ "<s>", "bool", "PPCInstrInfo", "::", "shouldClusterMemOps", "(", "ArrayRef", "<", "const", "MachineOperand", "*", ">", "BaseOps1", ",", "ArrayRef", "<", "const", "MachineOperand", "*", ">", "BaseOps2", ",", "unsigned", "NumLoads", ",", "unsigned", "NumBytes", ")...

[ "Returns", "true", "if", "the", "two", "given", "memory", "operations", "should", "be", "scheduled", "adjacent", "." ]

[ "PowerPC", "PPC", "1", "1", "\"Only base registers and frame indices are supported.\"", "2", "0", "0", "0", "0", "\"getMemOperandWithOffsetWidth return incorrect base op\"", "\"Caller should have ordered offsets.\"" ]

PPCInstrInfo

shouldClusterMemOps

PowerPC

CPU

LLVM

19,850

346

1

[]

[ "<s>", "InstructionCost", "HexagonTTIImpl", "::", "getOperandsScalarizationOverhead", "(", "ArrayRef", "<", "const", "Value", "*", ">", "Args", ",", "ArrayRef", "<", "Type", "*", ">", "Tys", ")", "{", "return", "BaseT", "::", "getOperandsScalarizationOverhead", "(...

[ "Estimate", "the", "overhead", "of", "scalarizing", "an", "instructions", "unique", "non-constant", "operands", "." ]

[ "Hexagon", "Hexagon" ]

HexagonTargetTransformInfo16

getOperandsScalarizationOverhead

Hexagon

DSP

LLVM

19,851

32

1

[]

[ "<s>", "SMLoc", "getEndLoc", "(", ")", "const", "{", "return", "EndLoc", ";", "}", "</s>" ]

[ "getEndLoc", "-", "Get", "the", "location", "of", "the", "last", "token", "of", "this", "operand", "." ]

[ "Sparc" ]

SparcAsmParser11

getEndLoc

Sparc

CPU

LLVM

19,852

10

1

[]

[ "<s>", "std", "::", "unique_ptr", "<", "DLXOperand", ">", "DLXAsmParser", "::", "parseIdentifier", "(", ")", "{", "SMLoc", "Start", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "SMLoc", "End", "=", "SMLoc", "::", "getFromPointer"...

[ "Parse", "an", "identifier", "or", "string", "(", "as", "a", "quoted", "identifier", ")", "and", "set", "Res", "to", "the", "identifier", "contents", "." ]

[ "DLX", "DLX", "DLX", "1", "DLX", "DLX", "DLX", "\"hi\"", "DLX", "DLX", "\"lo\"", "DLX", "DLX", "DLX", "DLX", "\"Expected '('\"", "DLX", "DLX", "\"Expected ')'\"", "1", "DLX", "DLXOperand::createImm" ]

DLXAsmParser

parseIdentifier

DLX

CPU

LLVM

19,853

350

1

[]

[ "<s>", "void", "MSP430InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "MSP430", "MSP430", "MSP430::GR16RegClass", "MSP430::MOV16mr", "0", "MSP430::GR8RegClass", "MSP430::MOV8mr", "0", "\"Cannot store this register to stack slot!\"" ]

MSP430InstrInfo31

storeRegToStackSlot

MSP430

MPU

LLVM

19,854

222

1

[]

[ "<s>", "bool", "RISCVCallLowering", "::", "lowerCall", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "CallLoweringInfo", "&", "Info", ")", "const", "{", "return", "false", ";", "}", "</s>" ]

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "given", "call", "instruction", ",", "including", "argument", "and", "return", "value", "marshalling", "." ]

[ "RISCV", "RISCV" ]

RISCVCallLowering

lowerCall

RISCV

CPU

LLVM

19,855

19

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "RISCV_OPTIMIZE_VSETVL_USES_NAME", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "RISCV", "RISCV" ]

RISCVOptimizeVSETVLUses

getPassName

RISCV

CPU

LLVM

19,856

11

1

[]

[ "<s>", "Relocator", "::", "Result", "none", "(", "Relocation", "&", "pReloc", ",", "X86_64Relocator", "&", "pParent", ")", "{", "return", "Relocator", "::", "OK", ";", "}", "</s>" ]

[ "Returns", "true", "if", "none", "of", "the", "bits", "are", "set", "." ]

[ "X86", "X86" ]

X86Relocator

none

X86

CPU

LLVM

19,857

20

1

[]

[ "<s>", "const", "RegisterBankInfo", "*", "RISCVSubtarget", "::", "getRegBankInfo", "(", ")", "const", "{", "return", "RegBankInfo", ".", "get", "(", ")", ";", "}", "</s>" ]

[ "If", "the", "information", "for", "the", "register", "banks", "is", "available", ",", "return", "it", "." ]

[ "RI5CY", "RISCV" ]

RISCVSubtarget

getRegBankInfo

RI5CY

CPU

LLVM

19,858

18

1

[]

[ "<s>", "void", "M68kOperand", "::", "print", "(", "raw_ostream", "&", "OS", ")", "const", "{", "switch", "(", "Kind", ")", "{", "case", "Kind", "::", "Invalid", ":", "OS", "<<", "\"invalid\"", ";", "break", ";", "case", "Kind", "::", "Token", ":", "O...

[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]

[ "M68k", "M68k", "\"invalid\"", "\"token '\"", "\"'\"", "\"immediate \"" ]

M68kAsmParser3

print

M68k

MPU

LLVM

19,859

71

1

[]

[ "<s>", "static", "void", "ix86_add_new_builtins", "(", "HOST_WIDE_INT", "isa", ",", "HOST_WIDE_INT", "isa2", ")", "{", "isa", "&=", "~", "OPTION_MASK_ISA_64BIT", ";", "if", "(", "(", "isa", "&", "deferred_isa_values", ")", "==", "0", "&&", "(", "isa2", "&", ...

[ "Add", "any", "new", "builtin", "functions", "for", "a", "given", "ISA", "that", "may", "not", "have", "been", "declared", ".", "This", "saves", "a", "bit", "of", "space", "compared", "to", "adding", "all", "of", "the", "declarations", "to", "the", "tree...

[ "i386", "0", "0", "0", "0", "0", "1" ]

i3868

ix86_add_new_builtins

i386

CPU

GCC

19,860

191

1

[]

[ "<s>", "enum", "attr_opx_type", "m68k_sched_attr_opx_type", "(", "rtx_insn", "*", "insn", ",", "int", "address_p", ")", "{", "switch", "(", "sched_attr_op_type", "(", "insn", ",", "true", ",", "address_p", "!=", "0", ")", ")", "{", "case", "OP_TYPE_RN", ":",...

[ "Implement", "opx_type", "attribute", ".", "Return", "type", "of", "INSN", "'s", "operand", "X", ".", "If", "ADDRESS_P", "is", "true", ",", "return", "type", "of", "memory", "location", "operand", "refers", "to", "." ]

[ "m68k", "0" ]

m68k

m68k_sched_attr_opx_type

m68k

MPU

GCC

19,861

94

1

[]

[ "<s>", "rtx", "xtensa_function_value", "(", "const_tree", "valtype", ",", "const_tree", "func", "ATTRIBUTE_UNUSED", ",", "bool", "outgoing", ")", "{", "return", "gen_rtx_REG", "(", "(", "INTEGRAL_TYPE_P", "(", "valtype", ")", "&&", "TYPE_PRECISION", "(", "valtype"...

[ "Worker", "function", "for", "TARGET_FUNCTION_VALUE", "." ]

[ "xtensa" ]

xtensa1

xtensa_function_value

xtensa

MPU

GCC

19,862

46

1

[]

[ "<s>", "AMDGPUSubtarget", "&", "AMDGPUSubtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "TT", ",", "StringRef", "GPU", ",", "StringRef", "FS", ")", "{", "SmallString", "<", "256", ">", "FullFS", "(", "\"+promote-alloca,+fp64-denormals,\"", ")", ...

[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]

[ "R600", "256", "\"+promote-alloca,+fp64-denormals,\"", "\"\"", "\"SI\"" ]

AMDGPUSubtarget26

initializeSubtargetDependencies

R600

GPU

LLVM

19,863

84

1

[]

[ "<s>", "static", "rtx", "aapcs_vfp_allocate_return_reg", "(", "enum", "arm_pcs", "pcs_variant", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", ",", "const_tree", "type", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "!", "use_vfp_abi", "(", "pcs_variant", ",", "false",...

[ "Implement", "the", "allocate_return_reg", "field", "in", "aapcs_cp_arg_layout", ".", "See", "the", "comment", "there", "for", "the", "behaviour", "of", "this", "function", "." ]

[ "arm", "2", "0", "0" ]

arm

aapcs_vfp_allocate_return_reg

arm

CPU

GCC

19,864

227

1

[]

[ "<s>", "bool", "AAPAsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", "Opcode", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "uint64_t", "&", "ErrorInfo", ",", "bool", "matchingInlineAsm", ")",...

[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]

[ "AAP", "AAP", "\"Unknown missing feature!\"", "\"Use of this instruction requires:\"", "1", "0", "8", "1", "\" \"", "1", "\"Unrecognized instruction mnemonic\"", "0U", "\"Too few operands for instruction\"", "AAP", "\"Invalid operand for instruction\"", "\"Unknown match type detected!\...

AAPAsmParser

MatchAndEmitInstruction

AAP

MPU

LLVM

19,865

241

1

[]

[ "<s>", "void", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", "bool", "IsResolved", ")",...

[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]

[ "PowerPC", "0", "1", "8", "0xff" ]

PPCAsmBackend13

applyFixup

PowerPC

CPU

LLVM

19,866

128

1

[]

[ "<s>", "static", "rtx", "m68k_call_tls_get_addr", "(", "rtx", "x", ",", "rtx", "eqv", ",", "enum", "m68k_reloc", "reloc", ")", "{", "rtx", "a0", ";", "rtx_insn", "*", "insns", ";", "rtx", "dest", ";", "start_sequence", "(", ")", ";", "x", "=", "m68k_wr...

[ "Emit", "instruction", "sequence", "that", "calls", "__tls_get_addr", ".", "X", "is", "the", "TLS", "symbol", "we", "are", "referencing", "and", "RELOC", "is", "the", "symbol", "type", "to", "use", "(", "either", "TLSGD", "or", "TLSLDM", ")", ".", "EQV", ...

[ "m68k" ]

m68k

m68k_call_tls_get_addr

m68k

MPU

GCC

19,867

110

1

[]

[ "<s>", "bool", "SIInstrInfo", "::", "hasUnwantedEffectsWhenEXECEmpty", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "MI", ".", "mayStore", "(", ")", "&&", "isSMRD",...

[ "Whether", "we", "must", "prevent", "this", "instruction", "from", "executing", "with", "EXEC", "=", "0", "." ]

[ "AMDGPU", "SI", "AMDGPU::S_SENDMSG", "AMDGPU::S_SENDMSGHALT", "AMDGPU::EXP", "AMDGPU::EXP_DONE", "AMDGPU::V_READFIRSTLANE_B32", "AMDGPU::V_READLANE_B32" ]

SIInstrInfo10

hasUnwantedEffectsWhenEXECEmpty

AMDGPU

GPU

LLVM

19,868

98

1

[]

[ "<s>", "const", "uint32_t", "*", "MipsRegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", ")", "const", "{", "const", "MipsSubtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "...

[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]

[ "Mips", "Mips", "Mips", "Mips" ]

MipsRegisterInfo35

getCallPreservedMask

Mips

CPU

LLVM

19,869

113

1

[]

[ "<s>", "struct", "xstormy16_stack_layout", "xstormy16_compute_stack_layout", "(", ")", "{", "struct", "xstormy16_stack_layout", "layout", ";", "int", "regno", ";", "const", "int", "ifun", "=", "xstormy16_interrupt_function_p", "(", ")", ";", "layout", ".", "locals_siz...

[ "Compute", "the", "stack", "layout", "." ]

[ "stormy16", "0", "0", "0", "2048", "1", "2048", "2048" ]

stormy162

xstormy16_compute_stack_layout

stormy16

CPU

GCC

19,870

195

1

[]

[ "<s>", "static", "bool", "sparc_legitimate_constant_p", "(", "machine_mode", "mode", ",", "rtx", "x", ")", "{", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "CONST", ":", "case", "SYMBOL_REF", ":", "if", "(", "sparc_tls_referenced_p", "(", "...

[ "Determine", "if", "a", "given", "RTX", "is", "a", "valid", "constant", ".", "We", "already", "know", "this", "satisfies", "CONSTANT_P", "." ]

[ "sparc" ]

sparc

sparc_legitimate_constant_p

sparc

CPU

GCC

19,871

109

1

[]

[ "<s>", "void", "SIInstrInfo", "::", "legalizeOpWithMove", "(", "MachineInstr", "*", "MI", ",", "unsigned", "OpIdx", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "I", "=", "MI", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", ...

[ "Legalize", "the", "OpIndex", "operand", "of", "this", "instruction", "by", "inserting", "a", "MOV", "." ]

[ "AMDGPU", "SI", "AMDGPU::V_MOV_B32_e32", "AMDGPU::COPY", "AMDGPU::S_MOV_B32", "AMDGPU::VReg_64RegClass", "AMDGPU::VReg_64RegClass", "AMDGPU::VGPR_32RegClass" ]

SIInstrInfo (3)

legalizeOpWithMove

AMDGPU

GPU

LLVM

19,872

221

1

[]

[ "<s>", "MachineInstr", "*", "SIInstrInfo", "::", "convertToThreeAddress", "(", "MachineFunction", "::", "iterator", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MI", ",", "LiveVariables", "*", "LV", ")", "const", "{", "switch", "(", "MI", "->"...

[ "convertToThreeAddress", "-", "This", "method", "must", "be", "implemented", "by", "targets", "that", "set", "the", "M_CONVERTIBLE_TO_3_ADDR", "flag", "." ]

[ "AMDGPU", "SI", "AMDGPU::V_MAC_F32_e64", "AMDGPU::V_MAC_F32_e32", "AMDGPU::OpName", "4", "AMDGPU::OpName", "AMDGPU::OpName", "AMDGPU::OpName", "AMDGPU::OpName", "AMDGPU::V_MAD_F32", "0", "0", "0", "0", "0" ]

SIInstrInfo128

convertToThreeAddress

AMDGPU

GPU

LLVM

19,873

232

1

[]

[ "<s>", "void", "WebAssemblyPassConfig", "::", "addPostRegAlloc", "(", ")", "{", "disablePass", "(", "&", "PrologEpilogCodeInserterID", ")", ";", "disablePass", "(", "&", "MachineCopyPropagationID", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", ...

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "register", "allocation", "pass", "pipeline", "but", "before", "prolog-epilog", "insertion", "." ]

[ "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly" ]

WebAssemblyTargetMachine4

addPostRegAlloc

WebAssembly

Virtual ISA

LLVM

19,874

59

1

[]

[ "<s>", "bool", "M68kInstrInfo", "::", "ExpandCCR", "(", "MachineInstrBuilder", "&", "MIB", ",", "bool", "IsToCCR", ")", "const", "{", "if", "(", "IsToCCR", ")", "MIB", "->", "setDesc", "(", "get", "(", "M68k", "::", "MOV16cd", ")", ")", ";", "else", "M...

[ "Moves", "to/from", "CCR", "." ]

[ "M68k", "M68k", "M68k::MOV16cd", "M68k::MOV16dc", "1", "M68k::MxSubRegIndex8Lo", "M68k::DR16RegClass" ]

M68kInstrInfo (2)

ExpandCCR

M68k

MPU

LLVM

19,875

85

1

[]

[ "<s>", "static", "const", "char", "*", "elf_platform", "(", "void", ")", "{", "static", "const", "char", "*", "cpu", "=", "NULL", ";", "if", "(", "cpu", "!=", "NULL", ")", "return", "cpu", ";", "int", "fd", "=", "open", "(", "\"/proc/self/auxv\"", ",...

[ "Returns", "the", "canonical", "AT_PLATFORM", "if", "present", ",", "otherwise", "NULL", "." ]

[ "rs6000", "\"/proc/self/auxv\"", "1", "1024", "0", "0", "0", "0", "0", "1", "0", "\"unsupported cpu name returned from kernel \"", "\"for %<-mcpu=native%>: %s\"", "\"please use an explicit cpu name; \"", "\"valid cpu names are: %s\"" ]

driver-rs6000

elf_platform

rs6000

CPU

GCC

19,876

327

1

[]

[ "<s>", "unsigned", "R600InstrInfo", "::", "insertBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "TBB", ",", "MachineBasicBlock", "*", "FBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "const", "DebugLoc", "&", "DL", ...

[ "Insert", "branch", "code", "into", "the", "end", "of", "the", "specified", "MachineBasicBlock", "." ]

[ "AMDGPU", "R600", "\"insertBranch must not be told to insert a fallthrough\"", "\"code size not handled\"", "R600::JUMP", "1", "\"No previous predicate !\"", "0", "2", "1", "R600::JUMP_COND", "R600::PREDICATE_BIT", "1", "R600::CF_ALU", "R600::CF_ALU_PUSH_BEFORE", "1", "\"No previous ...

R600InstrInfo (2)1

insertBranch

AMDGPU

GPU

LLVM

19,877

382

1

[]

[ "<s>", "const", "char", "*", "LEGTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "NULL", ";", "case", "LEGISD", "::", "RET_FLAG", ":", "return", "\"RetFlag...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "LEG", "LEG", "LEGISD::RET_FLAG", "\"RetFlag\"", "LEGISD::LOAD_SYM", "\"LOAD_SYM\"", "LEGISD::MOVEi32", "\"MOVEi32\"", "LEGISD::CALL", "\"CALL\"" ]

LEGISelLowering

getTargetNodeName

LEG

CPU

LLVM

19,878

56

1

[]

[ "<s>", "bool", "MipsAsmParser", "::", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "OperandVector", "&", "Operands", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"ParseInstruction\\n\"...

[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]

[ "Mips", "Mips", "\"ParseInstruction\\n\"", "0", "\"Unknown instruction\"", "MipsOperand::CreateToken", "\"unexpected token in argument list\"", "\"unexpected token in argument list\"", "\"unexpected token in argument list\"" ]

MipsAsmParser92

ParseInstruction

Mips

CPU

LLVM

19,879

312

1

[]

[ "<s>", "bool", "RISCVTargetLowering", "::", "signExtendConstant", "(", "const", "ConstantInt", "*", "CI", ")", "const", "{", "return", "Subtarget", ".", "is64Bit", "(", ")", "&&", "CI", "->", "getType", "(", ")", "->", "isIntegerTy", "(", "32", ")", ";", ...

[ "Return", "true", "if", "this", "constant", "should", "be", "sign", "extended", "when", "promoting", "to", "a", "larger", "type", "." ]

[ "RISCV", "RISCV", "32" ]

RISCVISelLowering33

signExtendConstant

RISCV

CPU

LLVM

19,880

31

1

[]

[ "<s>", "bool", "MLxExpansion", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "TII", "=", "static_cast", "<", "const", "ARMBaseInstrInfo", "*", ">", "(", "Fn", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";",...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "ARM", "ARM" ]

MLxExpansionPass10

runOnMachineFunction

ARM

CPU

LLVM

19,881

104

1

[]

[ "<s>", "int", "initial_elimination_offset", "(", "int", "from", ",", "int", "to", ")", "{", "int", "regs_saved", ";", "int", "regs_saved_rounding", "=", "0", ";", "int", "total_saved_regs_space", ";", "int", "total_auto_space", ";", "int", "save_flags", "=", "...

[ "Define", "the", "offset", "between", "two", "registers", ",", "one", "to", "be", "eliminated", ",", "and", "the", "other", "its", "replacement", ",", "at", "the", "start", "of", "a", "routine", "." ]

[ "sh", "0", "8", "8", "0", "0", "0", "1" ]

sh4

initial_elimination_offset

sh

CPU

GCC

19,882

350

1

[]

[ "<s>", "rtx", "sh_remove_overlapping_post_inc", "(", "rtx", "dst", ",", "rtx", "src", ")", "{", "if", "(", "!", "MEM_P", "(", "src", ")", ")", "return", "src", ";", "rtx", "addr", "=", "XEXP", "(", "src", ",", "0", ")", ";", "if", "(", "GET_CODE", ...

[ "Given", "a", "move", "insn", "destiation", "and", "a", "source", ",", "make", "sure", "that", "the", "move", "source", "operand", "is", "not", "a", "post-inc", "mem", "load", "with", "the", "same", "address", "reg", "as", "the", "destination", ".", "Ret...

[ "sh", "0", "0", "0" ]

sh

sh_remove_overlapping_post_inc

sh

CPU

GCC

19,883

79

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "AU", ".", "addRequired", "<", "TargetLibraryInfoWrapperPass", ">", "(", ")", ";", "MachineFunctionPass", "::", "get...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "WebAssembly" ]

WebAssemblyPeephole

getAnalysisUsage

WebAssembly

Virtual ISA

LLVM

19,884

33

1

[]

[ "<s>", "bool", "isMem", "(", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]

[ "isMem", "-", "Is", "this", "a", "memory", "operand", "?" ]

[ "RISCV" ]

RISCVAsmParser (2)

isMem

RISCV

CPU

LLVM

19,885

11

1

[]

[ "<s>", "bool", "s390_decompose_shift_count", "(", "rtx", "op", ",", "rtx", "*", "base", ",", "HOST_WIDE_INT", "*", "offset", ")", "{", "HOST_WIDE_INT", "off", "=", "0", ";", "if", "(", "GET_CODE", "(", "op", ")", "==", "CONST_INT", ")", "{", "off", "="...

[ "Decompose", "a", "RTL", "expression", "OP", "for", "a", "shift", "count", "into", "its", "components", ",", "and", "return", "the", "base", "register", "in", "BASE", "and", "the", "offset", "in", "OFFSET", ".", "Return", "true", "if", "OP", "is", "a", ...

[ "s390", "0", "1", "1", "0" ]

s3903

s390_decompose_shift_count

s390

MPU

GCC

19,886

142

1

[]

[ "<s>", "bool", "AArch64RegisterInfo", "::", "needsFrameBaseReg", "(", "MachineInstr", "*", "MI", ",", "int64_t", "Offset", ")", "const", "{", "for", "(", "unsigned", "i", "=", "0", ";", "!", "MI", "->", "getOperand", "(", "i", ")", ".", "isFI", "(", ")...

[ "Returns", "true", "if", "the", "instruction", "'s", "frame", "index", "reference", "would", "be", "better", "served", "by", "a", "base", "register", "other", "than", "FP", "or", "SP", "." ]

[ "AArch64", "AArch64", "0", "\"Instr doesn't have FrameIndex operand!\"", "16", "20", "128" ]

AArch64RegisterInfo47

needsFrameBaseReg

AArch64

CPU

LLVM

19,887

164

1

[]

[ "<s>", "void", "replace_arg_pushes", "(", ")", "{", "}", "</s>" ]

[ "Here", "during", "RTL", "generation", "of", "return", ".", "If", "we", "are", "at", "the", "final", "return", "in", "a", "function", ",", "go", "through", "the", "function", "and", "replace", "pushes", "with", "stores", "into", "a", "frame", "arg", "blo...

[ "convex" ]

convex

replace_arg_pushes

convex

VLIW

GCC

19,888

6

1

[]

[ "<s>", "bool", "ARMBaseRegisterInfo", "::", "requiresFrameIndexScavenging", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "true", ";", "}", "</s>" ]

[ "Returns", "true", "if", "the", "target", "requires", "post", "PEI", "scavenging", "of", "registers", "for", "materializing", "frame", "index", "constants", "." ]

[ "ARM", "ARM" ]

ARMBaseRegisterInfo

requiresFrameIndexScavenging

ARM

CPU

LLVM

19,889

16

1

[]

[ "<s>", "void", "BT", "::", "run", "(", ")", "{", "reset", "(", ")", ";", "assert", "(", "FlowQ", ".", "empty", "(", ")", ")", ";", "using", "MachineFlowGraphTraits", "=", "GraphTraits", "<", "const", "MachineFunction", "*", ">", ";", "const", "MachineB...

[ "Run", "the", "analysis", "pass", "over", "a", "function", "and", "produce", "a", "dominator", "tree", "." ]

[ "Hexagon", "0", "0", "\"Disconnected block\"", "1", "1", "\"Cells after propagation:\\n\"" ]

BitTracker15

run

Hexagon

DSP

LLVM

19,890

406

1

[]

[ "<s>", "virtual", "const", "TargetRegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{", "return", "RI", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "MSP430" ]

MSP430InstrInfo10

getRegisterInfo

MSP430

MPU

LLVM

19,891

13

1

[]

[ "<s>", "gimple", "*", "gimple_fold_builtin", "(", "unsigned", "int", "code", ",", "gimple_stmt_iterator", "*", "gsi", ",", "gcall", "*", "stmt", ")", "{", "registered_function", "&", "rfn", "=", "*", "(", "*", "registered_functions", ")", "[", "code", "]", ...

[ "Attempt", "to", "fold", "STMT", ",", "given", "that", "it", "'s", "a", "call", "to", "the", "SVE", "function", "with", "subcode", "CODE", ".", "Return", "the", "new", "statement", "on", "success", "and", "null", "on", "failure", ".", "Insert", "any", ...

[ "riscv" ]

riscv-vector-builtins

gimple_fold_builtin

riscv

CPU

GCC

19,892

51

1

[]

[ "<s>", "static", "void", "csky_print_operand", "(", "FILE", "*", "stream", ",", "rtx", "x", ",", "int", "code", ")", "{", "switch", "(", "code", ")", "{", "case", "'N'", ":", "if", "(", "(", "INTVAL", "(", "x", ")", "&", "0xffffffff", ")", "==", ...

[ "Implement", "TARGET_PRINT_OPERAND", ".", "Print", "operand", "X", "(", "an", "rtx", ")", "in", "assembler", "syntax", "to", "file", "STREAM", "according", "to", "modifier", "CODE", ".", "'N'", "print", "the", "log2", "(", "X+1", ")", ",", "mainly", "used"...

[ "csky", "0xffffffff", "0xffffffff", "\"0\"", "\"%d\"", "0xffffffff", "1", "32", "\"%d\"", "0xffffffff", "\"%d\"", "0xffffffff", "\"%d\"", "\"%d\"", "1", "4", "0", "\"%ld\"", "0xFFFF0000", "16", "0", "20", "0", "1", "\"%s\"" ]

csky

csky_print_operand

csky

CPU

GCC

19,893

382

1

[]

[ "<s>", "bool", "SIInstrInfo", "::", "isSchedulingBoundary", "(", "const", "MachineInstr", "&", "MI", ",", "const", "MachineBasicBlock", "*", "MBB", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "MI", ".", "isTerminator", "(", ")",...

[ "isSchedulingBoundary", "-", "Overrides", "the", "isSchedulingBoundary", "from", "Codegen/TargetInstrInfo.cpp", "to", "make", "it", "capable", "of", "identifying", "ENDBR", "intructions", "and", "prevent", "it", "from", "being", "re-scheduled", "." ]

[ "AMDGPU", "SI", "AMDGPU::EXEC", "AMDGPU::S_SETREG_IMM32_B32", "AMDGPU::S_SETREG_B32" ]

SIInstrInfo46

isSchedulingBoundary

AMDGPU

GPU

LLVM

19,894

78

1

[]

[ "<s>", "virtual", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "TargetTransformInfo", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "R600" ]

AMDGPUTargetTransformInfo38

getAnalysisUsage

R600

GPU

LLVM

19,895

19

1

[]

[ "<s>", "bool", "AMDGPUCallLowering", "::", "isEligibleForTailCallOptimization", "(", "MachineIRBuilder", "&", "B", ",", "CallLoweringInfo", "&", "Info", ",", "SmallVectorImpl", "<", "ArgInfo", ">", "&", "InArgs", ",", "SmallVectorImpl", "<", "ArgInfo", ">", "&", "...

[ "Returns", "true", "if", "the", "call", "can", "be", "lowered", "as", "a", "tail", "call", "." ]

[ "AMDGPU", "AMDGPU", "SI", "\"... Calling convention cannot be tail called.\\n\"", "\"... Cannot tail call from callers with byval \"", "\"or swifterror arguments\\n\"", "\"... Caller and callee have incompatible calling conventions.\\n\"", "\"... Call is eligible for tail call optimization.\\n\"" ]

AMDGPUCallLowering10

isEligibleForTailCallOptimization

AMDGPU

GPU

LLVM

19,896

285

1

[]

[ "<s>", "rtx", "m68k_libcall_value", "(", "machine_mode", "mode", ")", "{", "switch", "(", "mode", ")", "{", "case", "E_SFmode", ":", "case", "E_DFmode", ":", "case", "E_XFmode", ":", "if", "(", "TARGET_68881", ")", "return", "gen_rtx_REG", "(", "mode", ","...

[ "Return", "floating", "point", "values", "in", "a", "68881", "register", ".", "This", "makes", "68881", "code", "a", "little", "bit", "faster", ".", "It", "also", "makes", "-msoft-float", "code", "incompatible", "with", "hard-float", "code", ",", "so", "peop...

[ "m68k" ]

m68k

m68k_libcall_value

m68k

MPU

GCC

19,897

53

1

[]

[ "<s>", "unsigned", "RISCVInstrInfo", "::", "getInstSizeInBytes", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "{", "if", "...

[ "Returns", "the", "size", "in", "bytes", "of", "the", "specified", "MachineInstr", ",", "or", "~0U", "when", "this", "function", "is", "not", "implemented", "by", "a", "target", "." ]

[ "RISCV", "RISCV", "RISCV", "RISCV", "RISCV", "2", "0", "RISCV::PseudoCALLReg", "RISCV::PseudoCALL", "RISCV::PseudoJump", "RISCV::PseudoTAIL", "RISCV::PseudoLLA", "RISCV::PseudoLA", "RISCV::PseudoLA_TLS_IE", "RISCV::PseudoLA_TLS_GD", "8", "RISCV", "0" ]

RISCVInstrInfo29

getInstSizeInBytes

RISCV

CPU

LLVM

19,898

281

1

[]

[ "<s>", "rtx", "prepare_scc_operands", "(", "enum", "rtx_code", "code", ")", "{", "rtx", "t_reg", "=", "gen_rtx_REG", "(", "SImode", ",", "T_REG", ")", ";", "enum", "rtx_code", "oldcode", "=", "code", ";", "enum", "machine_mode", "mode", ";", "switch", "(",...

[ "Prepare", "the", "operands", "for", "an", "scc", "instruction", ";", "make", "sure", "that", "the", "compare", "has", "been", "done", "." ]

[ "sh", "2" ]

sh3

prepare_scc_operands

sh

CPU

GCC

19,899

284

1

[]