docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "bool", "X86TargetLowering", "::", "IsEligibleForTailCallOptimization", "(", "CallSDNode", "*", "TheCall", ",", "SDValue", "Ret", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "!", "PerformTailCallOpt", ")", "return", "false", ";", "if", ...	[ "IsEligibleForTailCallOptimization", "-", "Check", "whether", "the", "call", "is", "eligible", "for", "tail", "call", "optimization", "." ]	[ "X86", "X86" ]	X86ISelLowering160	IsEligibleForTailCallOptimization	X86	CPU	LLVM	19,900	162	1	[]
[ "<s>", "ARMSubtarget", "::", "ARMSubtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ")", ":", "ARMGenSubtargetInfo", "(", "TT", ",", "CPU", ",", ...	[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]	[ "ARM", "ARM", "ARM", "ARM", "ARM", "4", "ARM" ]	ARMSubtarget1	ARMSubtarget	ARM	CPU	LLVM	19,901	72	1	[]
[ "<s>", "bool", "ARMBaseTargetMachine", "::", "addPreISel", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{", "if", "(", "OptLevel", "!=", "CodeGenOpt", "::", "None", "&&", "EnableGlobalMerge", ")", "PM", ".", "add", "...	[ "{", "{", "@", "For", "GlobalISel" ]	[ "ARM", "ARM", "ARM" ]	ARMTargetMachine87	addPreISel	ARM	CPU	LLVM	19,902	41	1	[]
[ "<s>", "void", "ARMBaseInstrInfo", "::", "buildOutlinedFrame", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineFunction", "&", "MF", ",", "const", "outliner", "::", "OutlinedFunction", "&", "OF", ")", "const", "{", "if", "(", "OF", ".", "FrameConstructionID",...	[ "Insert", "a", "custom", "frame", "for", "outlined", "functions", "." ]	[ "ARM", "ARM", "2", "0", "ARM::tTAILJMPr", "ARM::TAILJMPr", "ARM::tTAILJMPd", "ARM::tTAILJMPdND", "ARM::TAILJMPd", "ARMCC::AL", "ARM::LR", "ARM::LR", "ARMCC::AL" ]	ARMBaseInstrInfo65	buildOutlinedFrame	ARM	CPU	LLVM	19,903	373	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"Hexagon VectorPrint pass\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "Hexagon", "\"Hexagon VectorPrint pass\"" ]	HexagonVectorPrint	getPassName	Hexagon	DSP	LLVM	19,904	13	1	[]
[ "<s>", "const", "char", "", "output_ubranch", "(", "rtx", "dest", ",", "rtx_insn", "", "insn", ")", "{", "static", "char", "string", "[", "64", "]", ";", "bool", "v9_form", "=", "false", ";", "int", "delta", ";", "char", "*", "p", ";", "delta", "...	[ "Output", "an", "unconditional", "branch", "to", "LABEL", ".", "INSN", "is", "the", "instruction", "." ]	[ "sparc", "64", "5000000", "260000", "260000", "500", "500", "\"ba,a,pt\\t%%xcc, %l0\"", "\"b,a\\t%l0\"", "\"cwbe\\t%%g0, %%g0, %l0\\n\\tnop\"", "\"cwbe\\t%%g0, %%g0, %l0\"", "\"ba%,pt\\t%%xcc, \"", "\"b%\\t\"" ]	sparc4	output_ubranch	sparc	CPU	GCC	19,905	223	1	[]
[ "<s>", "enum", "reg_class", "m32c_regno_reg_class", "(", "int", "regno", ")", "{", "switch", "(", "regno", ")", "{", "case", "R0_REGNO", ":", "return", "R0_REGS", ";", "case", "R1_REGNO", ":", "return", "R1_REGS", ";", "case", "R2_REGNO", ":", "return", "R...	[ "Implements", "REGNO_REG_CLASS", "." ]	[ "m32c" ]	m32c	m32c_regno_reg_class	m32c	MPU	GCC	19,906	90	1	[]
[ "<s>", "unsigned", "R600InstrInfo", "::", "calculateIndirectAddress", "(", "unsigned", "RegIndex", ",", "unsigned", "Channel", ")", "const", "{", "assert", "(", "Channel", "==", "0", ")", ";", "return", "RegIndex", ";", "}", "</s>" ]	[ "Calculate", "the", "``", "Indirect", "Address", "''", "for", "the", "given", "RegIndex", "and", "Channel", "." ]	[ "R600", "0" ]	R600InstrInfo	calculateIndirectAddress	R600	GPU	LLVM	19,907	24	1	[]
[ "<s>", "SDValue", "JVMTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "DL", "(", "Op", ")", ";", "auto", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "JVM", "JVM", "\"unimplemented operation lowering\"", "ISD::ARRAY_REF", "ISD::STRUCT_REF", "ISD::BRCOND", "ISD::BR_CC", "ISD::DYNAMIC_STACKALLOC", "ISD::SHL", "ISD::SRA", "ISD::SRL", "ISD::OR", "ISD::AND", "ISD::XOR", "ISD::ADD", "ISD::SUB", "ISD::MUL", "ISD::UDIV", "ISD::SDIV", ...	JVMISelLowering	LowerOperation	JVM	Virtual ISA	LLVM	19,908	275	1	[]
[ "<s>", "static", "void", "rx_get_stack_layout", "(", "unsigned", "int", "", "lowest", ",", "unsigned", "int", "", "highest", ",", "unsigned", "int", "", "register_mask", ",", "unsigned", "int", "", "frame_size", ",", "unsigned", "int", "*", "stack_size", ...	[ "Returns", "either", "the", "lowest", "numbered", "and", "highest", "numbered", "registers", "that", "occupy", "the", "call-saved", "area", "of", "the", "stack", "frame", ",", "if", "the", "registers", "are", "stored", "as", "a", "contiguous", "block", ",", ...	[ "rx", "0", "0", "0", "0", "0", "0", "0", "1", "10", "13", "0", "1", "0", "0", "2", "1", "13", "1", "14", "0", "13", "0", "1", "1", "1", "1", "0", "0", "0", "0" ]	rx2	rx_get_stack_layout	rx	CPU	GCC	19,909	420	1	[]
[ "<s>", "bool", "SystemZTargetLowering", "::", "isLegalAddressingMode", "(", "const", "DataLayout", "&", "DL", ",", "const", "AddrMode", "&", "AM", ",", "Type", "", "Ty", ",", "unsigned", "AS", ",", "Instruction", "", "I", ")", "const", "{", "if", "(", ...	[ "isLegalAddressingMode", "-", "Return", "true", "if", "the", "addressing", "mode", "represented", "by", "AM", "is", "legal", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]	[ "SystemZ", "SystemZ", "20", "12", "0", "0", "1" ]	SystemZISelLowering57	isLegalAddressingMode	SystemZ	CPU	LLVM	19,910	146	1	[]
[ "<s>", "ARMBaseTargetMachine", "::", "ARMBaseTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "...	[ "Create", "an", "ARM", "architecture", "model", "." ]	[ "ARM", "ARM", "ARM" ]	ARMTargetMachine42	ARMBaseTargetMachine	ARM	CPU	LLVM	19,911	285	1	[]
[ "<s>", "const", "MCFixupKindInfo", "&", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "override", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "Teak", "::", "NumTargetFixupKinds", "]", "=", "{", "{", "\"fixup_teak_call_imm18\"", ",", "0...	[ "Get", "information", "on", "a", "fixup", "kind", "." ]	[ "Teak", "Teak::NumTargetFixupKinds", "\"fixup_teak_call_imm18\"", "0", "18", "0", "\"fixup_teak_rel7\"", "0", "7", "\"fixup_teak_ptr_imm16\"", "0", "16", "0", "\"fixup_teak_bkrep_reg\"", "0", "18", "0", "\"fixup_teak_bkrep_r6\"", "0", "18", "0", "\"Invalid kind!\"" ]	TeakAsmBackend	getFixupKindInfo	Teak	DSP	LLVM	19,912	115	1	[]
[ "<s>", "void", "AVRAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "", "MI", ")", "{", "AVRMCInstLower", "MCInstLowering", "(", "OutContext", ",", "", "this", ")", ";", "MCInst", "I", ";", "MCInstLowering", ".", "lowerInstruction", "(", "...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "AVR", "AVR", "AVR" ]	AVRAsmPrinter1	EmitInstruction	AVR	MPU	LLVM	19,913	42	1	[]
[ "<s>", "void", "RISCVFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "const",...	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "RISCV", "RISCV", "RISCV", "RISCV", "\"frame pointer should not have been eliminated\"" ]	RISCVFrameLowering10	emitEpilogue	RISCV	CPU	LLVM	19,914	187	1	[]
[ "<s>", "bool", "Warning", "(", "SMLoc", "L", ",", "const", "Twine", "&", "Msg", ",", "ArrayRef", "<", "SMRange", ">", "Ranges", "=", "None", ")", "{", "return", "getParser", "(", ")", ".", "Warning", "(", "L", ",", "Msg", ",", "Ranges", ")", ";", ...	[ "Emit", "a", "warning", "at", "the", "location", "L", ",", "with", "the", "message", "Msg", "." ]	[ "ARM" ]	ARMAsmParser (2)5	Warning	ARM	CPU	LLVM	19,915	35	1	[]
[ "<s>", "bool", "ARMBaseInstrInfo", "::", "expandPostRAPseudo", "(", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "MachineFunction", "&", "MF", "=", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "Reloc", "::", ...	[ "This", "function", "is", "called", "for", "all", "pseudo", "instructions", "that", "remain", "after", "register", "allocation", "." ]	[ "ARM", "ARM", "\"LOAD_STACK_GUARD currently supported only for MachO.\"", "ARM::MEMCPY", "0", "1", "ARM::SPRRegClass", "ARM::ssub_0", "ARM::DPRRegClass", "ARM::ssub_0", "ARM::DPRRegClass", "0", "\"widening: \"", "1", "ARM::VMOVD", "0", "1", "1", "1", "1", "\"replaced by: \...	ARMBaseInstrInfo (2)3	expandPostRAPseudo	ARM	CPU	LLVM	19,916	457	1	[]
[ "<s>", "void", "X86AsmPrinter", "::", "emitStartOfAsmFile", "(", "Module", "&", "M", ")", "{", "const", "Triple", "&", "TT", "=", "TM", ".", "getTargetTriple", "(", ")", ";", "if", "(", "TT", ".", "isOSBinFormatELF", "(", ")", ")", "{", "unsigned", "Fe...	[ "This", "virtual", "method", "can", "be", "overridden", "by", "targets", "that", "want", "to", "emit", "something", "at", "the", "start", "of", "their", "file", "." ]	[ "X86", "X86", "0", "\"cf-protection-branch\"", "X86", "\"cf-protection-fine\"", "X86", "\"cf-protection-return\"", "X86", "\"CFProtection used on invalid architecture!\"", "\".note.gnu.property\"", "8", "4", "4", "4", "8", "4", "4", "8", "4", "4", "\"GNU\"", "4", "X86",...	X86AsmPrinter9	emitStartOfAsmFile	X86	CPU	LLVM	19,917	465	1	[]
[ "<s>", "void", "arc_print_operand_address", "(", "FILE", "*", "file", ",", "rtx", "addr", ")", "{", "register", "rtx", "base", ",", "index", "=", "0", ";", "int", "offset", "=", "0", ";", "switch", "(", "GET_CODE", "(", "addr", ")", ")", "{", "case",...	[ "Print", "a", "memory", "address", "as", "an", "operand", "to", "reference", "that", "memory", "location", "." ]	[ "arc", "0", "0", "0", "\"%%st(\"", "\")\"", "0", "0", "1", "1", "1", "0", "0", "1", "0", "0", "\",%d\"", "\",%s\"" ]	arc3	arc_print_operand_address	arc	MPU	GCC	19,918	318	1	[]
[ "<s>", "bool", "SIInstrInfo", "::", "isInlineConstant", "(", "const", "MachineOperand", "&", "MO", ",", "uint8_t", "OperandType", ")", "const", "{", "if", "(", "!", "MO", ".", "isImm", "(", ")", "\|\|", "OperandType", "<", "AMDGPU", "::", "OPERAND_SRC_FIRST", ...	[ "returns", "true", "if", "the", "operand", "OpIdx", "in", "MI", "is", "a", "valid", "inline", "immediate", "." ]	[ "AMDGPU", "SI", "AMDGPU::OPERAND_SRC_FIRST", "AMDGPU::OPERAND_SRC_LAST", "AMDGPU::OPERAND_REG_IMM_INT32", "AMDGPU::OPERAND_REG_IMM_FP32", "AMDGPU::OPERAND_REG_INLINE_C_INT32", "AMDGPU::OPERAND_REG_INLINE_C_FP32", "AMDGPU::isInlinableLiteral32", "AMDGPU::OPERAND_REG_IMM_INT64", "AMDGPU::OPERAND_R...	SIInstrInfo110	isInlineConstant	AMDGPU	GPU	LLVM	19,919	270	1	[]
[ "<s>", "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "override", "{", "return", "&", "DL", ";", "}", "</s>" ]	[ "Return", "the", "DataLayout", "associated", "with", "the", "module", "this", "SCEV", "instance", "is", "operating", "on", "." ]	[ "MSP430" ]	MSP430TargetMachine19	getDataLayout	MSP430	MPU	LLVM	19,920	14	1	[]
[ "<s>", "static", "int", "h8300_rtx_ok_for_base_p", "(", "rtx", "x", ",", "int", "strict", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "SUBREG", ")", "x", "=", "SUBREG_REG", "(", "x", ")", ";", "return", "(", "REG_P", "(", "x", ")", "&&", ...	[ "Return", "nonzero", "if", "X", "is", "a", "REG", "or", "SUBREG", "suitable", "as", "a", "base", "register", "." ]	[ "h8300" ]	h8300	h8300_rtx_ok_for_base_p	h8300	MPU	GCC	19,921	50	1	[]
[ "<s>", "void", "arc_clear_unalign", "(", "void", ")", "{", "if", "(", "cfun", ")", "cfun", "->", "machine", "->", "unalign", "=", "0", ";", "}", "</s>" ]	[ "Accessor", "functions", "for", "cfun-", ">", "machine-", ">", "unalign", "." ]	[ "arc", "0" ]	arc	arc_clear_unalign	arc	MPU	GCC	19,922	19	1	[]
[ "<s>", "bool", "X86TargetLowering", "::", "isShuffleMaskLegal", "(", "const", "SmallVectorImpl", "<", "int", ">", "&", "M", ",", "EVT", "VT", ")", "const", "{", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "64", ")", "return", "false", ";", "...	[ "Targets", "can", "use", "this", "to", "indicate", "that", "they", "only", "support", "some", "VECTOR_SHUFFLE", "operations", ",", "those", "with", "specific", "masks", "." ]	[ "X86", "X86", "64", "2", "0" ]	X86ISelLowering (2)2	isShuffleMaskLegal	X86	CPU	LLVM	19,923	170	1	[]
[ "<s>", "static", "rtx", "ix86_expand_sse_fabs", "(", "rtx", "op0", ",", "rtx", "*", "smask", ")", "{", "machine_mode", "vmode", ",", "mode", "=", "GET_MODE", "(", "op0", ")", ";", "rtx", "xa", ",", "mask", ";", "xa", "=", "gen_reg_rtx", "(", "mode", ...	[ "Expand", "fabs", "(", "OP0", ")", "and", "return", "a", "new", "rtx", "that", "holds", "the", "result", ".", "The", "mask", "for", "masking", "out", "the", "sign-bit", "is", "stored", "in", "*", "SMASK", ",", "if", "that", "is", "non-null", "." ]	[ "i386", "1" ]	i3864	ix86_expand_sse_fabs	i386	CPU	GCC	19,924	161	1	[]
[ "<s>", "const", "SystemZSubtarget", "*", "SystemZTargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "Attribute", "CPUAttr", "=", "F", ".", "getFnAttribute", "(", "\"target-cpu\"", ")", ";", "Attribute", "FSAttr", "="...	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "SystemZ", "SystemZ", "SystemZ", "\"target-cpu\"", "\"target-features\"", "\"use-soft-float\"", "\"use-soft-float\"", "\"true\"", "\"+soft-float\"", "\",+soft-float\"", "SystemZ" ]	SystemZTargetMachine19	getSubtargetImpl	SystemZ	CPU	LLVM	19,925	169	1	[]
[ "<s>", "unsigned", "xlogue_layout", "::", "count_stub_managed_regs", "(", ")", "{", "bool", "hfp", "=", "frame_pointer_needed", "\|\|", "stack_realign_fp", ";", "unsigned", "i", ",", "count", ";", "unsigned", "regno", ";", "for", "(", "count", "=", "i", "=", "...	[ "Determine", "how", "many", "clobbered", "registers", "can", "be", "saved", "by", "the", "stub", ".", "Returns", "the", "count", "of", "registers", "the", "stub", "will", "save", "and", "restore", "." ]	[ "i386" ]	i386-features	count_stub_managed_regs	i386	CPU	GCC	19,926	77	1	[]
[ "<s>", "SDValue", "AArch64SelectionDAGInfo", "::", "EmitTargetCodeForMemset", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "Align", "Align...	[ "Emit", "target-specific", "code", "that", "performs", "a", "memset", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64", "256", "AArch64" ]	AArch64SelectionDAGInfo16	EmitTargetCodeForMemset	AArch64	CPU	LLVM	19,927	283	1	[]
[ "<s>", "avr_regno_mode_code_ok_for_base_p", "(", "num", ",", "mode", ",", "as", ",", "outer_code", ",", "index_code", ")", "{", "ARG_POINTER_REGNUM", ",", "STACK_POINTER_REGNUM", "}", ",", "\\", "{", "ARG_POINTER_REGNUM", ",", "FRAME_POINTER_REGNUM", "}", ",", "\\...	[ "Implement", "`", "REGNO_MODE_CODE_OK_FOR_BASE_P", "'", "." ]	[ "avr", "1", "1" ]	avr2	avr_regno_mode_code_ok_for_base_p	avr	MPU	GCC	19,928	42	1	[]
[ "<s>", "unsigned", "HexagonTTIImpl", "::", "getGatherScatterOpCost", "(", "unsigned", "Opcode", ",", "Type", "", "DataTy", ",", "Value", "", "Ptr", ",", "bool", "VariableMask", ",", "unsigned", "Alignment", ",", "TTI", "::", "TargetCostKind", "CostKind", ",", ...	[ "Calculate", "the", "cost", "of", "Gather", "/", "Scatter", "operation", "." ]	[ "Hexagon", "Hexagon" ]	HexagonTargetTransformInfo	getGatherScatterOpCost	Hexagon	DSP	LLVM	19,929	54	1	[]
[ "<s>", "void", "addExpr", "(", "MCInst", "&", "Inst", ",", "const", "MCExpr", "", "Expr", ")", "const", "{", "if", "(", "const", "MCConstantExpr", "", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Expr", ")", ")", "Inst", ".", "addOperand"...	[ "Add", "a", "new", "MCExpr", "operand", "." ]	[ "X86" ]	X86Operand (2)	addExpr	X86	CPU	LLVM	19,930	59	1	[]
[ "<s>", "void", "Mips16TargetLowering", "::", "getOpndList", "(", "SmallVectorImpl", "<", "SDValue", ">", "&", "Ops", ",", "std", "::", "deque", "<", "std", "::", "pair", "<", "unsigned", ",", "SDValue", ">", ">", "&", "RegsToPass", ",", "bool", "IsPICCall"...	[ "This", "function", "fills", "Ops", ",", "which", "is", "the", "list", "of", "operands", "that", "will", "later", "be", "used", "when", "a", "function", "call", "node", "is", "created", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips", "0", "Mips", "Mips", "Mips", "Mips", "\"\"", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips::V0", "Mips", "Mips", "MipsII::MO_GOT", "Mips::T9", "Mips" ]	Mips16ISelLowering29	getOpndList	Mips	CPU	LLVM	19,931	465	1	[]
[ "<s>", "swap", "(", ")", ":", "xchgTop", "(", "1", ")", "{", "}", "</s>" ]	[ "Provide", "a", "fast", "substitute", "to", "std", ":", ":swap", "<", "Use", ">", "that", "also", "works", "with", "less", "standard-compliant", "compilers", "." ]	[ "TVM", "1" ]	TVMStackFixup	swap	TVM	Virtual ISA	LLVM	19,932	10	1	[]
[ "<s>", "virtual", "void", "initializePass", "(", ")", "override", "{", "pushTTIStack", "(", "this", ")", ";", "}", "</s>" ]	[ "initializePass", "-", "This", "method", "may", "be", "overriden", "by", "immutable", "passes", "to", "allow", "them", "to", "perform", "various", "initialization", "actions", "they", "require", "." ]	[ "XCore" ]	XCoreTargetTransformInfo	initializePass	XCore	MPU	LLVM	19,933	13	1	[]
[ "<s>", "static", "void", "nios2_set_current_function", "(", "tree", "fndecl", ")", "{", "tree", "old_tree", "=", "(", "nios2_previous_fndecl", "?", "DECL_FUNCTION_SPECIFIC_TARGET", "(", "nios2_previous_fndecl", ")", ":", "NULL_TREE", ")", ";", "tree", "new_tree", "=...	[ "Establish", "appropriate", "back-end", "context", "for", "processing", "the", "function", "FNDECL", ".", "The", "argument", "might", "be", "NULL", "to", "indicate", "processing", "at", "top", "level", ",", "outside", "of", "any", "function", "scope", "." ]	[ "nios2" ]	nios2	nios2_set_current_function	nios2	MPU	GCC	19,934	115	1	[]
[ "<s>", "void", "SIFrameLowering", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "*", "RS", ")", "const", "{", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "GCNSubta...	[ "processFunctionBeforeFrameFinalized", "-", "This", "method", "is", "called", "immediately", "before", "the", "specified", "function", "'s", "frame", "layout", "(", "MF.getFrameInfo", "(", ")", ")", "is", "finalized", "." ]	[ "AMDGPU", "SI", "SI", "SI", "SI", "\"SGPR spill should have been removed in SILowerSGPRSpills\"", "\"RegScavenger required if spilling\"", "AMDGPU::SGPR_32RegClass", "0", "AMDGPU::SGPR_32RegClass", "AMDGPU::SGPR_32RegClass" ]	SIFrameLowering2	processFunctionBeforeFrameFinalized	AMDGPU	GPU	LLVM	19,935	174	1	[]
[ "<s>", "static", "rtx", "rs6000_emit_stack_reset", "(", "rtx", "frame_reg_rtx", ",", "HOST_WIDE_INT", "frame_off", ",", "unsigned", "updt_regno", ")", "{", "if", "(", "frame_off", "==", "0", "&&", "REGNO", "(", "frame_reg_rtx", ")", "==", "updt_regno", ")", "r...	[ "Emit", "a", "sequence", "of", "insns", ",", "including", "a", "stack", "tie", "if", "needed", ",", "for", "resetting", "the", "stack", "pointer", ".", "If", "UPDT_REGNO", "is", "not", "1", ",", "then", "do", "n't", "reset", "the", "stack", "pointer", ...	[ "rs6000", "0", "0" ]	rs6000-logue	rs6000_emit_stack_reset	rs6000	CPU	GCC	19,936	97	1	[]
[ "<s>", "static", "void", "s390_atomic_assign_expand_fenv", "(", "tree", "", "hold", ",", "tree", "", "clear", ",", "tree", "*", "update", ")", "{", "tree", "sfpc", "=", "s390_builtin_decls", "[", "S390_BUILTIN_s390_sfpc", "]", ";", "tree", "efpc", "=", "s3...	[ "Implement", "TARGET_ATOMIC_ASSIGN_EXPAND_FENV", "hook", "." ]	[ "s390", "0", "1", "1", "1", "1" ]	s390	s390_atomic_assign_expand_fenv	s390	MPU	GCC	19,937	272	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "MachineFunctionAnalysis", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "MachineFunctionAnalysis", ">", "(", ")", ";", "A...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "Hexagon" ]	HexagonOptimizeSZextends5	getAnalysisUsage	Hexagon	DSP	LLVM	19,938	45	1	[]
[ "<s>", "rtx", "rs6000_allocate_stack_temp", "(", "machine_mode", "mode", ",", "bool", "offsettable_p", ",", "bool", "reg_reg_p", ")", "{", "rtx", "stack", "=", "assign_stack_temp", "(", "mode", ",", "GET_MODE_SIZE", "(", "mode", ")", ")", ";", "rtx", "addr", ...	[ "Allocate", "a", "stack", "temp", "and", "fixup", "the", "address", "so", "it", "meets", "the", "particular", "memory", "requirements", "(", "either", "offetable", "or", "REG+REG", "addressing", ")", "." ]	[ "rs6000", "0" ]	rs6000	rs6000_allocate_stack_temp	rs6000	CPU	GCC	19,939	110	1	[]
[ "<s>", "void", "tilegx_expand_builtin_vector_binop", "(", "rtx", "(", "*", "gen", ")", "(", "rtx", ",", "rtx", ",", "rtx", ")", ",", "machine_mode", "dest_mode", ",", "rtx", "dest", ",", "machine_mode", "src_mode", ",", "rtx", "src0", ",", "rtx", "src1", ...	[ "Expand", "a", "builtin", "vector", "binary", "op", ",", "by", "calling", "gen", "function", "GEN", "with", "operands", "in", "the", "proper", "modes", ".", "DEST", "is", "converted", "to", "DEST_MODE", ",", "and", "src0", "and", "src1", "(", "if", "DO_S...	[ "tilegx" ]	tilegx	tilegx_expand_builtin_vector_binop	tilegx	VLIW	GCC	19,940	112	1	[]
[ "<s>", "bool", "ARMTargetLowering", "::", "isLegalAddressingMode", "(", "const", "AddrMode", "&", "AM", ",", "Type", "*", "Ty", ")", "const", "{", "EVT", "VT", "=", "getValueType", "(", "Ty", ",", "true", ")", ";", "if", "(", "!", "isLegalAddressImmediate"...	[ "isLegalAddressingMode", "-", "Return", "true", "if", "the", "addressing", "mode", "represented", "by", "AM", "is", "legal", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]	[ "ARM", "ARM", "0", "1", "MVT::i1", "MVT::i8", "MVT::i32", "0", "1", "1", "MVT::i16", "MVT::i64", "2", "MVT::isVoid", "1" ]	ARMISelLowering152	isLegalAddressingMode	ARM	CPU	LLVM	19,941	243	1	[]
[ "<s>", "bool", "RISCVInstrInfo", "::", "getMemOperandWithOffsetWidth", "(", "const", "MachineInstr", "&", "LdSt", ",", "const", "MachineOperand", "*", "&", "BaseReg", ",", "int64_t", "&", "Offset", ",", "unsigned", "&", "Width", ",", "const", "TargetRegisterInfo",...	[ "Return", "true", "if", "get", "the", "base", "operand", ",", "byte", "offset", "of", "an", "instruction", "and", "the", "memory", "width", "." ]	[ "RI5CY", "RISCV", "3", "1", "2", "1", "2" ]	RISCVInstrInfo	getMemOperandWithOffsetWidth	RI5CY	CPU	LLVM	19,942	139	1	[]
[ "<s>", "void", "SIInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*",...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "AMDGPU", "SI", "SI", "SI", "4", "AMDGPU::SReg_32_XM0RegClass", "1", "AMDGPU::M0", "\"SIInstrInfo::storeRegToStackSlot - Do not know how to\"", "\" spill register\"", "AMDGPU::KILL", "\"Only VGPR spilling expected\"", "0" ]	SIInstrInfo122	storeRegToStackSlot	AMDGPU	GPU	LLVM	19,943	452	1	[]
[ "<s>", "unsigned", "HexagonInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", ...	[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...	[ "Hexagon", "Hexagon", "Hexagon::S2_storerb_io", "Hexagon::S2_storerh_io", "Hexagon::S2_storeri_io", "Hexagon::S2_storerd_io", "Hexagon::V6_vS32b_ai", "Hexagon::V6_vS32b_ai_128B", "Hexagon::V6_vS32Ub_ai", "Hexagon::V6_vS32Ub_ai_128B", "Hexagon::STriw_pred", "Hexagon::STriw_mod", "Hexagon::PS_...	HexagonInstrInfo10	isStoreToStackSlot	Hexagon	DSP	LLVM	19,944	300	1	[]
[ "<s>", "BPFSubtarget", "&", "BPFSubtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "initializeEnvironment", "(", ")", ";", "initSubtargetFeatures", "(", "CPU", ",", "FS", ")", ";", "return", "*", "this...	[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]	[ "BPF", "BPF", "BPF" ]	BPFSubtarget4	initializeSubtargetDependencies	BPF	Virtual ISA	LLVM	19,945	29	1	[]
[ "<s>", "static", "Register", "buildLoad", "(", "SPIRVType", "", "BaseType", ",", "Register", "PtrVReg", ",", "MachineIRBuilder", "&", "MIRBuilder", ",", "SPIRVGlobalRegistry", "", "GR", ",", "LLT", "llt", ",", "Register", "dstReg", "=", "Register", "(", "0",...	[ "Build", "and", "insert", "a", "G_LOAD", "instruction", ",", "while", "constructing", "the", "MachineMemOperand", "." ]	[ "SPIRV", "SPIRV", "SPIRV", "0", "SPIRV::IDRegClass", "32", "SPIRV" ]	SPIRVOpenCLBIFs	buildLoad	SPIRV	Virtual ISA	LLVM	19,946	119	1	[]
[ "<s>", "ScheduleHazardRecognizer", "::", "HazardType", "PPCHazardRecognizer970", "::", "getHazardType", "(", "SUnit", "", "SU", ")", "{", "const", "SDNode", "", "Node", "=", "SU", "->", "getNode", "(", ")", "->", "getFlaggedMachineNode", "(", ")", ";", "bool...	[ "getHazardType", "-", "Return", "the", "hazard", "type", "of", "emitting", "this", "node", "." ]	[ "PowerPC", "PPC", "PPCII::PPC970_Unit", "PPCII::PPC970_Pseudo", "0", "2", "0", "\"Unknown instruction type!\"", "PPCII::PPC970_FXU", "PPCII::PPC970_LSU", "PPCII::PPC970_FPU", "PPCII::PPC970_VALU", "PPCII::PPC970_VPERM", "4", "PPCII::PPC970_CRU", "2", "PPCII::PPC970_BRU", "PPC::BCTR...	PPCHazardRecognizers19	getHazardType	PowerPC	CPU	LLVM	19,947	492	1	[]
[ "<s>", "bool", "RISCVMCExpr", "::", "evaluateAsConstant", "(", "int64_t", "&", "Res", ")", "const", "{", "MCValue", "Value", ";", "if", "(", "Kind", "==", "VK_RISCV_PCREL_HI", "\|\|", "Kind", "==", "VK_RISCV_PCREL_LO", "\|\|", "Kind", "==", "VK_RISCV_CALL", ")", ...	[ "Evaluates", "the", "fixup", "as", "a", "constant", "value", "." ]	[ "RISCV", "RISCV", "RISCV", "RISCV", "RISCV" ]	RISCVMCExpr (2)	evaluateAsConstant	RISCV	CPU	LLVM	19,948	77	1	[]
[ "<s>", "bool", "SIInstrInfo", "::", "isLegalRegOperand", "(", "const", "MachineRegisterInfo", "&", "MRI", ",", "const", "MCOperandInfo", "&", "OpInfo", ",", "const", "MachineOperand", "&", "MO", ")", "const", "{", "if", "(", "!", "MO", ".", "isReg", "(", "...	[ "Check", "if", "MO", "(", "a", "register", "operand", ")", "is", "a", "legal", "register", "for", "the", "given", "operand", "description", "." ]	[ "AMDGPU", "SI", "SI", "SI" ]	SIInstrInfo131	isLegalRegOperand	AMDGPU	GPU	LLVM	19,949	123	1	[]
[ "<s>", "void", "ELFAArch64AsmBackend", "::", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ",", "bool", "IsPCRel", ")", "const", "{", "if", "(", "!", "IsLittleEndian", ...	[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]	[ "AArch64", "AArch64", "\".eh_frame\"", "AArch64" ]	AArch64AsmBackend14	applyFixup	AArch64	CPU	LLVM	19,950	107	1	[]
[ "<s>", "int", "mcore_expand_insv", "(", "rtx", "operands", "[", "]", ")", "{", "int", "width", "=", "INTVAL", "(", "operands", "[", "1", "]", ")", ";", "int", "posn", "=", "INTVAL", "(", "operands", "[", "2", "]", ")", ";", "int", "mask", ";", "r...	[ "Expand", "insert", "bit", "field", ".", "BRC" ]	[ "mcore", "1", "2", "1", "3", "3", "1", "0", "1", "0", "0", "1", "0", "0", "1", "0", "8", "8", "0", "0", "16", "16", "0", "0", "3", "3", "1", "1", "3", "0", "0", "1", "1", "1", "0", "0", "3", "3", "0", "1", "3", "1", "1", "0", "0...	mcore4	mcore_expand_insv	mcore	MPU	GCC	19,951	469	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"AMDGPU Promote Alloca\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "AMDGPU", "\"AMDGPU Promote Alloca\"" ]	AMDGPUPromoteAlloca (2)	getPassName	AMDGPU	GPU	LLVM	19,952	13	1	[]
[ "<s>", "bool", "MSP430AsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpNo", ",", "const", "char", "", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "ExtraCode", "&&", "ExtraCode", "[", "0...	[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]	[ "MSP430", "MSP430", "0" ]	MSP430AsmPrinter (2)1	PrintAsmOperand	MSP430	MPU	LLVM	19,953	59	1	[]
[ "<s>", "const", "MCPhysReg", "", "X86RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "assert", "(", "MF", "&&", "\"MachineFunction required\"", ")", ";", "const", "X86Subtarget", "&", "Subtarget", "=", "...	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "X86", "X86", "\"MachineFunction required\"", "X86", "X86", "\"no_caller_saved_registers\"", "X86", "X86", "X86", "X86", "X86" ]	X86RegisterInfo (2)2	getCalleeSavedRegs	X86	CPU	LLVM	19,954	497	1	[]
[ "<s>", "static", "void", "c6x_mark_reg_written", "(", "rtx", "reg", ",", "int", "cycles", ")", "{", "unsigned", "regno", "=", "REGNO", "(", "reg", ")", ";", "unsigned", "nregs", "=", "hard_regno_nregs", "[", "regno", "]", "[", "GET_MODE", "(", "reg", ")"...	[ "Note", "that", "register", "REG", "is", "written", "in", "cycle", "CYCLES", "." ]	[ "c6x", "0" ]	c6x2	c6x_mark_reg_written	c6x	VLIW	GCC	19,955	52	1	[]
[ "<s>", "bool", "NVPTXPrologEpilogPass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "TargetSubtargetInfo", "&", "STI", "=", "MF", ".", "getSubtarget", "(", ")", ";", "const", "TargetFrameLowering", "&", "TFI", "=", "*", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "NVPTX", "NVPTX", "0", "0", "\"Frame indices can only appear as the first \"", "\"operand of a DBG_VALUE machine instruction\"", "0", "0", "0", "0" ]	NVPTXPrologEpilogPass14	runOnMachineFunction	NVPTX	GPU	LLVM	19,956	306	1	[]
[ "<s>", "const", "RegisterBank", "&", "MipsRegisterBankInfo", "::", "getRegBankFromRegClass", "(", "const", "TargetRegisterClass", "&", "RC", ")", "const", "{", "using", "namespace", "Mips", ";", "switch", "(", "RC", ".", "getID", "(", ")", ")", "{", "case", ...	[ "Get", "a", "register", "bank", "that", "covers", "RC", "." ]	[ "Mips", "Mips", "Mips", "Mips::GPR32RegClassID", "Mips::CPU16Regs_and_GPRMM16ZeroRegClassID", "Mips::GPRMM16MovePPairFirstRegClassID", "Mips::CPU16Regs_and_GPRMM16MovePPairSecondRegClassID", "Mips::GPRMM16MoveP_and_CPU16Regs_and_GPRMM16ZeroRegClassID", "Mips::GPRMM16MovePPairFirst_and_GPRMM16MovePPa...	MipsRegisterBankInfo16	getRegBankFromRegClass	Mips	CPU	LLVM	19,957	132	1	[]
[ "<s>", "bool", "evaluateBranch", "(", "MCInst", "const", "&", "Inst", ",", "uint64_t", "Addr", ",", "uint64_t", "Size", ",", "uint64_t", "&", "Target", ")", "const", "override", "{", "if", "(", "!", "(", "isCall", "(", "Inst", ")", "\|\|", "isUnconditional...	[ "Given", "a", "branch", "instruction", "try", "to", "get", "the", "address", "the", "branch", "targets", "." ]	[ "Hexagon", "Hexagon", "Hexagon" ]	HexagonMCTargetDesc	evaluateBranch	Hexagon	DSP	LLVM	19,958	113	1	[]
[ "<s>", "bool", "MipsCodeEmitter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "MipsTargetMachine", "&", "Target", "=", "static_cast", "<", "MipsTargetMachine", "&", ">", "(", "const_cast", "<", "TargetMachine", "&", ">", "(", "MF",...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips", "0", "\"JITTing function '\"", "\"'\\n\"" ]	MipsCodeEmitter	runOnMachineFunction	Mips	CPU	LLVM	19,959	250	1	[]
[ "<s>", "void", "PPCTargetLowering", "::", "LowerAsmOperandForConstraint", "(", "SDValue", "Op", ",", "std", "::", "string", "&", "Constraint", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "Ops", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", ...	[ "Lower", "the", "specified", "operand", "into", "the", "Ops", "vector", "." ]	[ "PowerPC", "PPC", "1", "0", "MVT::i64", "\"Unknown constraint letter!\"", "16", "16", "16", "16", "16", "16", "31", "0", "0", "16" ]	PPCISelLowering8	LowerAsmOperandForConstraint	PowerPC	CPU	LLVM	19,960	377	1	[]
[ "<s>", "void", "XtensaPassConfig", "::", "addIRPasses", "(", ")", "{", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";", "}", "</s>" ]	[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]	[ "Xtensa", "Xtensa" ]	XtensaTargetMachine1	addIRPasses	Xtensa	MPU	LLVM	19,961	14	1	[]
[ "<s>", "const", "MipsRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", "->", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "Mips", "Mips" ]	MipsSubtarget (2)	getRegisterInfo	Mips	CPU	LLVM	19,962	17	1	[]
[ "<s>", "std", "::", "string", "MCGNode", "::", "getLabel", "(", ")", "const", "{", "std", "::", "string", "tmps", ";", "raw_string_ostream", "tmp", "(", "tmps", ")", ";", "if", "(", "isUnknown", "(", ")", ")", "tmp", "<<", "\"<UNKNOWN-\"", "<<", "*", ...	[ "Returns", "the", "MDNode", "pointer", "for", "the", "label", "." ]	[ "Patmos", "\"<UNKNOWN-\"", "\">\"" ]	PatmosCallGraphBuilder1	getLabel	Patmos	VLIW	LLVM	19,963	53	1	[]
[ "<s>", "bool", "X86InstrInfo", "::", "canInsertSelect", "(", "const", "MachineBasicBlock", "&", "MBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "unsigned", "TrueReg", ",", "unsigned", "FalseReg", ",", "int", "&", "CondCycles", ",", "int", "&",...	[ "Return", "true", "if", "it", "is", "possible", "to", "insert", "a", "select", "instruction", "that", "chooses", "between", "TrueReg", "and", "FalseReg", "based", "on", "the", "condition", "code", "in", "Cond", "." ]	[ "X86", "X86", "1", "X86::CondCode", "0", "X86::COND_S", "X86::GR16RegClass", "X86::GR32RegClass", "X86::GR64RegClass", "2", "2", "2" ]	X86InstrInfo (2)1	canInsertSelect	X86	CPU	LLVM	19,964	181	1	[]
[ "<s>", "static", "int", "ix86_mode_exit", "(", "int", "entity", ")", "{", "switch", "(", "entity", ")", "{", "case", "AVX_U128", ":", "return", "ix86_avx_u128_mode_exit", "(", ")", ";", "case", "I387_TRUNC", ":", "case", "I387_FLOOR", ":", "case", "I387_CEIL...	[ "Return", "a", "mode", "that", "ENTITY", "is", "assumed", "to", "be", "switched", "to", "at", "function", "exit", "." ]	[ "i386" ]	i3864	ix86_mode_exit	i386	CPU	GCC	19,965	44	1	[]
[ "<s>", "bool", "MicroMipsSizeReduce", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "MipsSubtarget", ">", "(", ")", ";", "if", "(", "!", "Subtarget", "->", "inMicroMipsMode", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips" ]	MicroMipsSizeReduction8	runOnMachineFunction	Mips	CPU	LLVM	19,966	109	1	[]
[ "<s>", "bool", "MOSPassConfig", "::", "addPreISel", "(", ")", "{", "return", "false", ";", "}", "</s>" ]	[ "{", "{", "@", "For", "GlobalISel" ]	[ "MOS", "MOS" ]	MOSTargetMachine	addPreISel	MOS	MPU	LLVM	19,967	11	1	[]
[ "<s>", "void", "SIMachineFunctionInfo", "::", "removeDeadFrameIndices", "(", "MachineFrameInfo", "&", "MFI", ")", "{", "for", "(", "auto", "&", "R", ":", "make_early_inc_range", "(", "SGPRToVGPRSpills", ")", ")", "{", "if", "(", "R", ".", "first", "!=", "Fra...	[ "If", "ResetSGPRSpillStackIDs", "is", "true", ",", "reset", "the", "stack", "ID", "from", "sgpr-spill", "to", "the", "default", "stack", "." ]	[ "AMDGPU", "SI" ]	SIMachineFunctionInfo15	removeDeadFrameIndices	AMDGPU	GPU	LLVM	19,968	132	1	[]
[ "<s>", "void", "SIInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "Register", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*",...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "AMDGPU", "SI", "SI", "SI", "AMDGPU::M0", "\"m0 should not be spilled\"", "AMDGPU::EXEC_LO", "AMDGPU::EXEC_HI", "AMDGPU::EXEC", "\"exec should not be spilled\"", "4", "AMDGPU::SReg_32_XM0_XEXECRegClass", "AMDGPU::VGPR_32RegClass", "0" ]	SIInstrInfo118	storeRegToStackSlot	AMDGPU	GPU	LLVM	19,969	446	1	[]
[ "<s>", "static", "int", "loongarch_sign_extend_cost", "(", "rtx", "op", ")", "{", "if", "(", "MEM_P", "(", "op", ")", ")", "return", "0", ";", "return", "COSTS_N_INSNS", "(", "1", ")", ";", "}", "</s>" ]	[ "Return", "the", "cost", "of", "sign-extending", "OP", "to", "mode", "MODE", ",", "not", "including", "the", "cost", "of", "OP", "itself", "." ]	[ "loongarch", "0", "1" ]	loongarch	loongarch_sign_extend_cost	loongarch	CPU	GCC	19,970	25	1	[]
[ "<s>", "void", "Thumb1InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "Ta...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "ARM", "ARM::tGPRRegClass", "ARM", "\"Unknown regclass!\"", "ARM::tGPRRegClass", "ARM", "ARM::tLDRspi", "0" ]	Thumb1InstrInfo21	loadRegFromStackSlot	ARM	CPU	LLVM	19,971	201	1	[]
[ "<s>", "bool", "writeNopData", "(", "raw_ostream", "&", "OS", ",", "uint64_t", "Count", ")", "const", "override", "{", "if", "(", "(", "Count", "%", "8", ")", "!=", "0", ")", "return", "false", ";", "for", "(", "uint64_t", "i", "=", "0", ";", "i", ...	[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]	[ "VE", "8", "0", "0", "8", "support::endian", "0x7900000000000000ULL", "support::little" ]	VEAsmBackend1	writeNopData	VE	CPU	LLVM	19,972	63	1	[]
[ "<s>", "bool", "AArch64TargetLowering", "::", "isFMAFasterThanFMulAndFAdd", "(", "EVT", "VT", ")", "const", "{", "VT", "=", "VT", ".", "getScalarType", "(", ")", ";", "if", "(", "!", "VT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "switch",...	[ "Return", "true", "if", "an", "FMA", "operation", "is", "faster", "than", "a", "pair", "of", "fmul", "and", "fadd", "instructions", "." ]	[ "AArch64", "AArch64", "MVT::f16", "MVT::f32", "MVT::f64", "MVT::f128" ]	AArch64ISelLowering109	isFMAFasterThanFMulAndFAdd	AArch64	CPU	LLVM	19,973	76	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"SNES DAG->DAG Instruction Selection\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "SNES", "\"SNES DAG->DAG Instruction Selection\"" ]	SNESISelDAGToDAG	getPassName	SNES	DSP	LLVM	19,974	11	1	[]
[ "<s>", "void", "SIInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*",...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "AMDGPU", "SI", "SI", "SI", "4", "AMDGPU::SReg_32_XM0RegClass", "SIStackID::SGPR_SPILL", "AMDGPU::M0", "\"Only VGPR spilling expected\"", "0" ]	SIInstrInfo1	storeRegToStackSlot	AMDGPU	GPU	LLVM	19,975	394	1	[]
[ "<s>", "void", "AArch64MacroFusion", "::", "apply", "(", "ScheduleDAGInstrs", "", "DAGInstrs", ")", "{", "ScheduleDAGMI", "", "DAG", "=", "static_cast", "<", "ScheduleDAGMI", "*", ">", "(", "DAGInstrs", ")", ";", "for", "(", "SUnit", "&", "ISU", ":", "DA...	[ "Apply", "the", "profile", "inference", "algorithm", "for", "a", "given", "function", "." ]	[ "AArch64", "AArch64" ]	AArch64MacroFusion	apply	AArch64	CPU	LLVM	19,976	50	1	[]
[ "<s>", "void", "finishImpl", "(", ")", "override", "{", "}", "</s>" ]	[ "Streamer", "specific", "finalization", "." ]	[ "Patmos" ]	PatmosInstrInfo1	finishImpl	Patmos	VLIW	LLVM	19,977	7	1	[]
[ "<s>", "MachineBasicBlock", "::", "iterator", "TPCFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "llvm_unreachable", "(...	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "TPC", "TPC", "\"No stack frame pseudos\"" ]	TPCFrameLowering	eliminateCallFramePseudoInstr	TPC	Virtual ISA	LLVM	19,978	28	1	[]
[ "<s>", "bool", "HexagonTargetLowering", "::", "isFPImmLegal", "(", "const", "APFloat", "&", "Imm", ",", "EVT", "VT", ",", "bool", "ForCodeSize", ")", "const", "{", "return", "true", ";", "}", "</s>" ]	[ "Returns", "true", "if", "the", "target", "can", "instruction", "select", "the", "specified", "FP", "immediate", "natively", "." ]	[ "Hexagon", "Hexagon" ]	HexagonISelLowering100	isFPImmLegal	Hexagon	DSP	LLVM	19,979	22	1	[]
[ "<s>", "bool", "AArch64FastISel", "::", "optimizeSelect", "(", "const", "SelectInst", "", "SI", ")", "{", "if", "(", "!", "SI", "->", "getType", "(", ")", "->", "isIntegerTy", "(", "1", ")", ")", "return", "false", ";", "const", "Value", "", "Src1Val...	[ "Given", "a", "select", "instruction", "that", "was", "understood", "by", "analyzeSelect", "and", "returned", "Optimizable", "=", "true", ",", "attempt", "to", "optimize", "MI", "by", "merging", "it", "with", "one", "of", "its", "operands", "." ]	[ "AArch64", "AArch64", "1", "0", "AArch64::ORRWrr", "AArch64::BICWrr", "AArch64::ORRWrr", "AArch64::ANDWrr", "ISD::XOR", "MVT::i32", "1", "AArch64::GPR32RegClass" ]	AArch64FastISel21	optimizeSelect	AArch64	CPU	LLVM	19,980	312	1	[]
[ "<s>", "bool", "AMDGPUDAGToDAGISel", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "Subtarget", "=", "&", "static_cast", "<", "const", "AMDGPUSubtarget", "&", ">", "(", "MF", ".", "getSubtarget", "(", ")", ")", ";", "return", "Se...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "R600" ]	AMDGPUISelDAGToDAG24	runOnMachineFunction	R600	GPU	LLVM	19,981	36	1	[]
[ "<s>", "const", "char", "*", "output_adjust_stack_and_probe", "(", "rtx", "reg", ")", "{", "static", "int", "labelno", "=", "0", ";", "char", "loop_lab", "[", "32", "]", ";", "rtx", "xops", "[", "2", "]", ";", "ASM_GENERATE_INTERNAL_LABEL", "(", "loop_lab"...	[ "Adjust", "the", "stack", "pointer", "up", "to", "REG", "while", "probing", "it", "." ]	[ "i386", "0", "32", "2", "\"LPSRL\"", "0", "1", "\"sub%z0\\t{%1, %0\|%0, %1}\"", "1", "\"or%z0\\t{%1, (%0)\|DWORD PTR [%0], %1}\"", "0", "1", "\"cmp%z0\\t{%1, %0\|%0, %1}\"", "\"\\tjne\\t\"", "\"\"" ]	i386	output_adjust_stack_and_probe	i386	CPU	GCC	19,982	130	1	[]
[ "<s>", "void", "ScheduleDAGPostRA", "::", "viewGraph", "(", ")", "{", "viewGraph", "(", "getDAGName", "(", ")", ",", "\"Scheduling-Units Graph for \"", "+", "getDAGName", "(", ")", ")", ";", "}", "</s>" ]	[ "Pop", "up", "a", "GraphViz/gv", "window", "with", "the", "DAG", "rendered", "using", "'dot", "'", "." ]	[ "Patmos", "\"Scheduling-Units Graph for \"" ]	PatmosPostRAScheduler	viewGraph	Patmos	VLIW	LLVM	19,983	21	1	[]
[ "<s>", "void", "SystemZTTIImpl", "::", "getUnrollingPreferences", "(", "Loop", "*", "L", ",", "ScalarEvolution", "&", "SE", ",", "TTI", "::", "UnrollingPreferences", "&", "UP", ")", "{", "bool", "HasCall", "=", "false", ";", "unsigned", "NumStores", "=", "0"...	[ "Get", "target-customized", "preferences", "for", "the", "generic", "loop", "unrolling", "transformation", "." ]	[ "SystemZ", "SystemZ", "0", "Intrinsic::memcpy", "Intrinsic::memset", "0", "0", "12", "1", "1", "75", "4" ]	SystemZTargetTransformInfo25	getUnrollingPreferences	SystemZ	CPU	LLVM	19,984	270	1	[]
[ "<s>", "static", "MCSymbol", "", "GetSymbolFromOperand", "(", "const", "MachineOperand", "&", "MO", ",", "AsmPrinter", "&", "AP", ")", "{", "const", "TargetMachine", "&", "TM", "=", "AP", ".", "TM", ";", "Mangler", "", "Mang", "=", "AP", ".", "Mang", ...	[ "Lower", "an", "MO_GlobalAddress", "or", "MO_ExternalSymbol", "operand", "to", "an", "MCSymbol", "." ]	[ "PowerPC", "128", "PPCII::MO_PLT_OR_STUB", "\"$stub\"", "PPCII::MO_NLP_FLAG", "\"$non_lazy_ptr\"", "\"Isn't a symbol reference\"", "PPCII::MO_PLT_OR_STUB", "PPCII::MO_NLP_FLAG", "PPCII::MO_NLP_HIDDEN_FLAG", "\"Extern symbol not handled yet\"" ]	PPCMCInstLower21	GetSymbolFromOperand	PowerPC	CPU	LLVM	19,985	464	1	[]
[ "<s>", "GCNSubtarget", "&", "GCNSubtarget", "::", "initializeSubtargetDependencies", "(", "const", "Triple", "&", "TT", ",", "StringRef", "GPU", ",", "StringRef", "FS", ")", "{", "SmallString", "<", "256", ">", "FullFS", "(", "\"+promote-alloca,+load-store-opt,+enab...	[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]	[ "AMDGPU", "256", "\"+promote-alloca,+load-store-opt,+enable-ds128,+sram-ecc,+xnack,\"", "\"+flat-for-global,+unaligned-buffer-access,+trap-handler,\"", "\"+enable-prt-strict-null,\"", "\"+wavefrontsize\"", "\"wavefrontsize16\"", "\"-wavefrontsize16,\"", "\"wavefrontsize32\"", "\"-wavefrontsize32,\...	AMDGPUSubtarget29	initializeSubtargetDependencies	AMDGPU	GPU	LLVM	19,986	284	1	[]
[ "<s>", "void", "AArch64PassConfig", "::", "addIRPasses", "(", ")", "{", "addPass", "(", "createAtomicExpandLoadLinkedPass", "(", "TM", ")", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableAtomicTidy", ...	[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]	[ "AArch64", "AArch64" ]	AArch64TargetMachine3	addIRPasses	AArch64	CPU	LLVM	19,987	43	1	[]
[ "<s>", "static", "void", "mips_avoid_hazards", "(", "void", ")", "{", "rtx", "insn", ",", "last_insn", ",", "lo_reg", ",", "delayed_reg", ";", "int", "hilo_delay", ",", "i", ";", "split_all_insns_noflow", "(", ")", ";", "cfun", "->", "machine", "->", "igno...	[ "Go", "through", "the", "instruction", "stream", "and", "insert", "nops", "where", "necessary", ".", "See", "if", "the", "whole", "function", "can", "then", "be", "put", "into", ".set", "noreorder", "&", ".set", "nomacro", "." ]	[ "mips", "0", "2", "0", "0", "0", "0", "0" ]	mips3	mips_avoid_hazards	mips	CPU	GCC	19,988	215	1	[]
[ "<s>", "void", "final_prescan_insn", "(", "rtx_insn", "*", "insn", ",", "rtx", "opvec", "[", "]", "ATTRIBUTE_UNUSED", ",", "int", "noperands", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "dslots_number_nops", ">", "0", ")", "{", "rtx", "pattern", "=", "PATTERN"...	[ "If", "defined", ",", "a", "C", "statement", "to", "be", "executed", "just", "prior", "to", "the", "output", "of", "assembler", "code", "for", "INSN", ",", "to", "modify", "the", "extracted", "operands", "so", "they", "will", "be", "output", "differently",...	[ "iq2000", "0", "0", "0", "0", "0", "0", "\"\\tnop\\n\"", "0", "\"\\tnop\\n\"", "0", "0", "0", "0", "1" ]	iq2000	final_prescan_insn	iq2000	CPU	GCC	19,989	220	1	[]
[ "<s>", "int", "AMDGPUTTIImpl", "::", "getArithmeticReductionCost", "(", "unsigned", "Opcode", ",", "Type", "*", "Ty", ",", "bool", "IsPairwise", ")", "{", "EVT", "OrigTy", "=", "TLI", "->", "getValueType", "(", "DL", ",", "Ty", ")", ";", "if", "(", "IsPa...	[ "Calculate", "the", "cost", "of", "vector", "reduction", "intrinsics", "." ]	[ "AMDGPU", "AMDGPU", "16" ]	AMDGPUTargetTransformInfo15	getArithmeticReductionCost	AMDGPU	GPU	LLVM	19,990	88	1	[]
[ "<s>", "bool", "X86RegisterInfo", "::", "canRealignStack", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "!", "TargetRegisterInfo", "::", "canRealignStack", "(", "MF", ")", ")", "return", "false", ";", "const", "MachineFrameInfo", "...	[ "True", "if", "the", "stack", "can", "be", "realigned", "for", "the", "target", "." ]	[ "X86", "X86" ]	X86RegisterInfo (2)1	canRealignStack	X86	CPU	LLVM	19,991	80	1	[]
[ "<s>", "void", "LC2200AsmBackend", "::", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "MCInst", "&", "Res", ")", "const", "{", "}", "</s>" ]	[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]	[ "LC2200", "LC2200" ]	LC2200AsmBackend	relaxInstruction	LC2200	CPU	LLVM	19,992	22	1	[]
[ "<s>", "bool", "AArch64LowerHomogeneousPE", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "TII", "=", "static_cast", "<", "const", "AArch64InstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AArch64", "AArch64", "AArch64" ]	AArch64LowerHomogeneousPrologEpilog	runOnMachineFunction	AArch64	CPU	LLVM	19,993	54	1	[]
[ "<s>", "bool", "AMDGPUAsmParser", "::", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "OperandVector", "&", "Operands", ")", "{", "Name", "=", "parseMnemonicSuffix", "(", "Name", ")", ";", ...	[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU", "\"image_\"", "2", "0", "\"failed parsing operand.\"", "\"not a valid operand.\"" ]	AMDGPUAsmParser1	ParseInstruction	AMDGPU	GPU	LLVM	19,994	184	1	[]
[ "<s>", "static", "int", "index_term_p", "(", "rtx", "prod", ",", "enum", "machine_mode", "mode", ",", "int", "strict", ")", "{", "rtx", "xfoo0", ",", "xfoo1", ";", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", "==", "1", ")", "return", "BASE_REGISTER_P",...	[ "1", "if", "PROD", "is", "either", "a", "reg", "times", "size", "of", "mode", "MODE", "and", "MODE", "is", "less", "than", "or", "equal", "8", "bytes", ",", "or", "just", "a", "reg", "if", "MODE", "is", "one", "byte", "." ]	[ "vax", "1", "8", "0", "0", "1", "1", "1", "0" ]	vax3	index_term_p	vax	CPU	GCC	19,995	142	1	[]
[ "<s>", "void", "c6x_init_cumulative_args", "(", "CUMULATIVE_ARGS", "*", "cum", ",", "const_tree", "fntype", ",", "rtx", "libname", ",", "int", "n_named_args", "ATTRIBUTE_UNUSED", ")", "{", "cum", "->", "count", "=", "0", ";", "cum", "->", "nregs", "=", "10",...	[ "Implements", "the", "macro", "INIT_CUMULATIVE_ARGS", "defined", "in", "c6x.h", "." ]	[ "c6x", "0", "10", "1", "10", "10" ]	c6x	c6x_init_cumulative_args	c6x	VLIW	GCC	19,996	72	1	[]
[ "<s>", "char", "*", "get_name", "(", "function_builder", "&", "b", ",", "const", "function_instance", "&", "instance", ",", "bool", "overloaded_p", ")", "const", "override", "{", "if", "(", "overloaded_p", ")", "if", "(", "instance", ".", "pred", "==", "PR...	[ "Return", "the", "overloaded", "or", "full", "function", "name", "for", "INSTANCE", ";", "OVERLOADED_P", "selects", "which", ".", "Allocate", "the", "string", "on", "m_string_obstack", ";", "the", "caller", "must", "use", "obstack_free", "to", "free", "it", "a...	[ "riscv", "\"__riscv_\"", "\"vle\"", "\"ff\"" ]	riscv-vector-builtins-shapes	get_name	riscv	CPU	GCC	19,997	175	1	[]
[ "<s>", "bool", "ARMSubtarget", "::", "enablePostRAScheduler", "(", "CodeGenOpt", "::", "Level", "OptLevel", ",", "TargetSubtarget", "::", "AntiDepBreakMode", "&", "Mode", ",", "RegClassVector", "&", "CriticalPathRCs", ")", "const", "{", "Mode", "=", "TargetSubtarget...	[ "True", "if", "the", "subtarget", "should", "run", "a", "scheduler", "after", "register", "allocation", "." ]	[ "ARM", "ARM", "ARM::GPRRegClass" ]	ARMSubtarget10	enablePostRAScheduler	ARM	CPU	LLVM	19,998	54	1	[]
[ "<s>", "bool", "ARMSubtarget", "::", "isGVInGOT", "(", "const", "GlobalValue", "", "GV", ")", "const", "{", "return", "isTargetELF", "(", ")", "&&", "TM", ".", "isPositionIndependent", "(", ")", "&&", "!", "TM", ".", "shouldAssumeDSOLocal", "(", "", "GV"...	[ "Returns", "the", "constant", "pool", "modifier", "needed", "to", "access", "the", "GV", "." ]	[ "ARM", "ARM" ]	ARMSubtarget	isGVInGOT	ARM	CPU	LLVM	19,999	39	1	[]

[ "<s>", "bool", "X86TargetLowering", "::", "IsEligibleForTailCallOptimization", "(", "CallSDNode", "*", "TheCall", ",", "SDValue", "Ret", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "!", "PerformTailCallOpt", ")", "return", "false", ";", "if", ...

[ "IsEligibleForTailCallOptimization", "-", "Check", "whether", "the", "call", "is", "eligible", "for", "tail", "call", "optimization", "." ]

[ "X86", "X86" ]

X86ISelLowering160

IsEligibleForTailCallOptimization

X86

CPU

LLVM

19,900

162

1

[]

[ "<s>", "ARMSubtarget", "::", "ARMSubtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ")", ":", "ARMGenSubtargetInfo", "(", "TT", ",", "CPU", ",", ...

[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]

[ "ARM", "ARM", "ARM", "ARM", "ARM", "4", "ARM" ]

ARMSubtarget1

ARMSubtarget

ARM

CPU

LLVM

19,901

72

1

[]

[ "<s>", "bool", "ARMBaseTargetMachine", "::", "addPreISel", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{", "if", "(", "OptLevel", "!=", "CodeGenOpt", "::", "None", "&&", "EnableGlobalMerge", ")", "PM", ".", "add", "...

[ "{", "{", "@", "For", "GlobalISel" ]

[ "ARM", "ARM", "ARM" ]

ARMTargetMachine87

addPreISel

ARM

CPU

LLVM

19,902

41

1

[]

[ "<s>", "void", "ARMBaseInstrInfo", "::", "buildOutlinedFrame", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineFunction", "&", "MF", ",", "const", "outliner", "::", "OutlinedFunction", "&", "OF", ")", "const", "{", "if", "(", "OF", ".", "FrameConstructionID",...

[ "Insert", "a", "custom", "frame", "for", "outlined", "functions", "." ]

[ "ARM", "ARM", "2", "0", "ARM::tTAILJMPr", "ARM::TAILJMPr", "ARM::tTAILJMPd", "ARM::tTAILJMPdND", "ARM::TAILJMPd", "ARMCC::AL", "ARM::LR", "ARM::LR", "ARMCC::AL" ]

ARMBaseInstrInfo65

buildOutlinedFrame

ARM

CPU

LLVM

19,903

373

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"Hexagon VectorPrint pass\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "Hexagon", "\"Hexagon VectorPrint pass\"" ]

HexagonVectorPrint

getPassName

Hexagon

DSP

LLVM

19,904

13

1

[]

[ "<s>", "const", "char", "*", "output_ubranch", "(", "rtx", "dest", ",", "rtx_insn", "*", "insn", ")", "{", "static", "char", "string", "[", "64", "]", ";", "bool", "v9_form", "=", "false", ";", "int", "delta", ";", "char", "*", "p", ";", "delta", "...

[ "Output", "an", "unconditional", "branch", "to", "LABEL", ".", "INSN", "is", "the", "instruction", "." ]

[ "sparc", "64", "5000000", "260000", "260000", "500", "500", "\"ba,a,pt\\t%%xcc, %l0\"", "\"b,a\\t%l0\"", "\"cwbe\\t%%g0, %%g0, %l0\\n\\tnop\"", "\"cwbe\\t%%g0, %%g0, %l0\"", "\"ba%*,pt\\t%%xcc, \"", "\"b%*\\t\"" ]

sparc4

output_ubranch

sparc

CPU

GCC

19,905

223

1

[]

[ "<s>", "enum", "reg_class", "m32c_regno_reg_class", "(", "int", "regno", ")", "{", "switch", "(", "regno", ")", "{", "case", "R0_REGNO", ":", "return", "R0_REGS", ";", "case", "R1_REGNO", ":", "return", "R1_REGS", ";", "case", "R2_REGNO", ":", "return", "R...

[ "Implements", "REGNO_REG_CLASS", "." ]

[ "m32c" ]

m32c

m32c_regno_reg_class

m32c

MPU

GCC

19,906

90

1

[]

[ "<s>", "unsigned", "R600InstrInfo", "::", "calculateIndirectAddress", "(", "unsigned", "RegIndex", ",", "unsigned", "Channel", ")", "const", "{", "assert", "(", "Channel", "==", "0", ")", ";", "return", "RegIndex", ";", "}", "</s>" ]

[ "Calculate", "the", "``", "Indirect", "Address", "''", "for", "the", "given", "RegIndex", "and", "Channel", "." ]

[ "R600", "0" ]

R600InstrInfo

calculateIndirectAddress

R600

GPU

LLVM

19,907

24

1

[]

[ "<s>", "SDValue", "JVMTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "DL", "(", "Op", ")", ";", "auto", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "JVM", "JVM", "\"unimplemented operation lowering\"", "ISD::ARRAY_REF", "ISD::STRUCT_REF", "ISD::BRCOND", "ISD::BR_CC", "ISD::DYNAMIC_STACKALLOC", "ISD::SHL", "ISD::SRA", "ISD::SRL", "ISD::OR", "ISD::AND", "ISD::XOR", "ISD::ADD", "ISD::SUB", "ISD::MUL", "ISD::UDIV", "ISD::SDIV", ...

JVMISelLowering

LowerOperation

JVM

Virtual ISA

LLVM

19,908

275

1

[]

[ "<s>", "static", "void", "rx_get_stack_layout", "(", "unsigned", "int", "*", "lowest", ",", "unsigned", "int", "*", "highest", ",", "unsigned", "int", "*", "register_mask", ",", "unsigned", "int", "*", "frame_size", ",", "unsigned", "int", "*", "stack_size", ...

[ "Returns", "either", "the", "lowest", "numbered", "and", "highest", "numbered", "registers", "that", "occupy", "the", "call-saved", "area", "of", "the", "stack", "frame", ",", "if", "the", "registers", "are", "stored", "as", "a", "contiguous", "block", ",", ...

[ "rx", "0", "0", "0", "0", "0", "0", "0", "1", "10", "13", "0", "1", "0", "0", "2", "1", "13", "1", "14", "0", "13", "0", "1", "1", "1", "1", "0", "0", "0", "0" ]

rx2

rx_get_stack_layout

rx

CPU

GCC

19,909

420

1

[]

[ "<s>", "bool", "SystemZTargetLowering", "::", "isLegalAddressingMode", "(", "const", "DataLayout", "&", "DL", ",", "const", "AddrMode", "&", "AM", ",", "Type", "*", "Ty", ",", "unsigned", "AS", ",", "Instruction", "*", "I", ")", "const", "{", "if", "(", ...

[ "isLegalAddressingMode", "-", "Return", "true", "if", "the", "addressing", "mode", "represented", "by", "AM", "is", "legal", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]

[ "SystemZ", "SystemZ", "20", "12", "0", "0", "1" ]

SystemZISelLowering57

isLegalAddressingMode

SystemZ

CPU

LLVM

19,910

146

1

[]

[ "<s>", "ARMBaseTargetMachine", "::", "ARMBaseTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "...

[ "Create", "an", "ARM", "architecture", "model", "." ]

[ "ARM", "ARM", "ARM" ]

ARMTargetMachine42

ARMBaseTargetMachine

ARM

CPU

LLVM

19,911

285

1

[]

[ "<s>", "const", "MCFixupKindInfo", "&", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "override", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "Teak", "::", "NumTargetFixupKinds", "]", "=", "{", "{", "\"fixup_teak_call_imm18\"", ",", "0...

[ "Get", "information", "on", "a", "fixup", "kind", "." ]

[ "Teak", "Teak::NumTargetFixupKinds", "\"fixup_teak_call_imm18\"", "0", "18", "0", "\"fixup_teak_rel7\"", "0", "7", "\"fixup_teak_ptr_imm16\"", "0", "16", "0", "\"fixup_teak_bkrep_reg\"", "0", "18", "0", "\"fixup_teak_bkrep_r6\"", "0", "18", "0", "\"Invalid kind!\"" ]

TeakAsmBackend

getFixupKindInfo

Teak

DSP

LLVM

19,912

115

1

[]

[ "<s>", "void", "AVRAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "AVRMCInstLower", "MCInstLowering", "(", "OutContext", ",", "*", "this", ")", ";", "MCInst", "I", ";", "MCInstLowering", ".", "lowerInstruction", "(", "...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "AVR", "AVR", "AVR" ]

AVRAsmPrinter1

EmitInstruction

AVR

MPU

LLVM

19,913

42

1

[]

[ "<s>", "void", "RISCVFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "const",...

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "RISCV", "RISCV", "RISCV", "RISCV", "\"frame pointer should not have been eliminated\"" ]

RISCVFrameLowering10

emitEpilogue

RISCV

CPU

LLVM

19,914

187

1

[]

[ "<s>", "bool", "Warning", "(", "SMLoc", "L", ",", "const", "Twine", "&", "Msg", ",", "ArrayRef", "<", "SMRange", ">", "Ranges", "=", "None", ")", "{", "return", "getParser", "(", ")", ".", "Warning", "(", "L", ",", "Msg", ",", "Ranges", ")", ";", ...

[ "Emit", "a", "warning", "at", "the", "location", "L", ",", "with", "the", "message", "Msg", "." ]

[ "ARM" ]

ARMAsmParser (2)5

Warning

ARM

CPU

LLVM

19,915

35

1

[]

[ "<s>", "bool", "ARMBaseInstrInfo", "::", "expandPostRAPseudo", "(", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "MachineFunction", "&", "MF", "=", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "Reloc", "::", ...

[ "This", "function", "is", "called", "for", "all", "pseudo", "instructions", "that", "remain", "after", "register", "allocation", "." ]

[ "ARM", "ARM", "\"LOAD_STACK_GUARD currently supported only for MachO.\"", "ARM::MEMCPY", "0", "1", "ARM::SPRRegClass", "ARM::ssub_0", "ARM::DPRRegClass", "ARM::ssub_0", "ARM::DPRRegClass", "0", "\"widening: \"", "1", "ARM::VMOVD", "0", "1", "1", "1", "1", "\"replaced by: \...

ARMBaseInstrInfo (2)3

expandPostRAPseudo

ARM

CPU

LLVM

19,916

457

1

[]

[ "<s>", "void", "X86AsmPrinter", "::", "emitStartOfAsmFile", "(", "Module", "&", "M", ")", "{", "const", "Triple", "&", "TT", "=", "TM", ".", "getTargetTriple", "(", ")", ";", "if", "(", "TT", ".", "isOSBinFormatELF", "(", ")", ")", "{", "unsigned", "Fe...

[ "This", "virtual", "method", "can", "be", "overridden", "by", "targets", "that", "want", "to", "emit", "something", "at", "the", "start", "of", "their", "file", "." ]

[ "X86", "X86", "0", "\"cf-protection-branch\"", "X86", "\"cf-protection-fine\"", "X86", "\"cf-protection-return\"", "X86", "\"CFProtection used on invalid architecture!\"", "\".note.gnu.property\"", "8", "4", "4", "4", "8", "4", "4", "8", "4", "4", "\"GNU\"", "4", "X86",...

X86AsmPrinter9

emitStartOfAsmFile

X86

CPU

LLVM

19,917

465

1

[]

[ "<s>", "void", "arc_print_operand_address", "(", "FILE", "*", "file", ",", "rtx", "addr", ")", "{", "register", "rtx", "base", ",", "index", "=", "0", ";", "int", "offset", "=", "0", ";", "switch", "(", "GET_CODE", "(", "addr", ")", ")", "{", "case",...

[ "Print", "a", "memory", "address", "as", "an", "operand", "to", "reference", "that", "memory", "location", "." ]

[ "arc", "0", "0", "0", "\"%%st(\"", "\")\"", "0", "0", "1", "1", "1", "0", "0", "1", "0", "0", "\",%d\"", "\",%s\"" ]

arc3

arc_print_operand_address

arc

MPU

GCC

19,918

318

1

[]

[ "<s>", "bool", "SIInstrInfo", "::", "isInlineConstant", "(", "const", "MachineOperand", "&", "MO", ",", "uint8_t", "OperandType", ")", "const", "{", "if", "(", "!", "MO", ".", "isImm", "(", ")", "||", "OperandType", "<", "AMDGPU", "::", "OPERAND_SRC_FIRST", ...

[ "returns", "true", "if", "the", "operand", "OpIdx", "in", "MI", "is", "a", "valid", "inline", "immediate", "." ]

[ "AMDGPU", "SI", "AMDGPU::OPERAND_SRC_FIRST", "AMDGPU::OPERAND_SRC_LAST", "AMDGPU::OPERAND_REG_IMM_INT32", "AMDGPU::OPERAND_REG_IMM_FP32", "AMDGPU::OPERAND_REG_INLINE_C_INT32", "AMDGPU::OPERAND_REG_INLINE_C_FP32", "AMDGPU::isInlinableLiteral32", "AMDGPU::OPERAND_REG_IMM_INT64", "AMDGPU::OPERAND_R...

SIInstrInfo110

isInlineConstant

AMDGPU

GPU

LLVM

19,919

270

1

[]

[ "<s>", "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "override", "{", "return", "&", "DL", ";", "}", "</s>" ]

[ "Return", "the", "DataLayout", "associated", "with", "the", "module", "this", "SCEV", "instance", "is", "operating", "on", "." ]

[ "MSP430" ]

MSP430TargetMachine19

getDataLayout

MSP430

MPU

LLVM

19,920

14

1

[]

[ "<s>", "static", "int", "h8300_rtx_ok_for_base_p", "(", "rtx", "x", ",", "int", "strict", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "SUBREG", ")", "x", "=", "SUBREG_REG", "(", "x", ")", ";", "return", "(", "REG_P", "(", "x", ")", "&&", ...

[ "Return", "nonzero", "if", "X", "is", "a", "REG", "or", "SUBREG", "suitable", "as", "a", "base", "register", "." ]

[ "h8300" ]

h8300

h8300_rtx_ok_for_base_p

h8300

MPU

GCC

19,921

50

1

[]

[ "<s>", "void", "arc_clear_unalign", "(", "void", ")", "{", "if", "(", "cfun", ")", "cfun", "->", "machine", "->", "unalign", "=", "0", ";", "}", "</s>" ]

[ "Accessor", "functions", "for", "cfun-", ">", "machine-", ">", "unalign", "." ]

[ "arc", "0" ]

arc

arc_clear_unalign

arc

MPU

GCC

19,922

19

1

[]

[ "<s>", "bool", "X86TargetLowering", "::", "isShuffleMaskLegal", "(", "const", "SmallVectorImpl", "<", "int", ">", "&", "M", ",", "EVT", "VT", ")", "const", "{", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "64", ")", "return", "false", ";", "...

[ "Targets", "can", "use", "this", "to", "indicate", "that", "they", "only", "support", "some", "VECTOR_SHUFFLE", "operations", ",", "those", "with", "specific", "masks", "." ]

[ "X86", "X86", "64", "2", "0" ]

X86ISelLowering (2)2

isShuffleMaskLegal

X86

CPU

LLVM

19,923

170

1

[]

[ "<s>", "static", "rtx", "ix86_expand_sse_fabs", "(", "rtx", "op0", ",", "rtx", "*", "smask", ")", "{", "machine_mode", "vmode", ",", "mode", "=", "GET_MODE", "(", "op0", ")", ";", "rtx", "xa", ",", "mask", ";", "xa", "=", "gen_reg_rtx", "(", "mode", ...

[ "Expand", "fabs", "(", "OP0", ")", "and", "return", "a", "new", "rtx", "that", "holds", "the", "result", ".", "The", "mask", "for", "masking", "out", "the", "sign-bit", "is", "stored", "in", "*", "SMASK", ",", "if", "that", "is", "non-null", "." ]

[ "i386", "1" ]

i3864

ix86_expand_sse_fabs

i386

CPU

GCC

19,924

161

1

[]

[ "<s>", "const", "SystemZSubtarget", "*", "SystemZTargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "Attribute", "CPUAttr", "=", "F", ".", "getFnAttribute", "(", "\"target-cpu\"", ")", ";", "Attribute", "FSAttr", "="...

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "SystemZ", "SystemZ", "SystemZ", "\"target-cpu\"", "\"target-features\"", "\"use-soft-float\"", "\"use-soft-float\"", "\"true\"", "\"+soft-float\"", "\",+soft-float\"", "SystemZ" ]

SystemZTargetMachine19

getSubtargetImpl

SystemZ

CPU

LLVM

19,925

169

1

[]

[ "<s>", "unsigned", "xlogue_layout", "::", "count_stub_managed_regs", "(", ")", "{", "bool", "hfp", "=", "frame_pointer_needed", "||", "stack_realign_fp", ";", "unsigned", "i", ",", "count", ";", "unsigned", "regno", ";", "for", "(", "count", "=", "i", "=", "...

[ "Determine", "how", "many", "clobbered", "registers", "can", "be", "saved", "by", "the", "stub", ".", "Returns", "the", "count", "of", "registers", "the", "stub", "will", "save", "and", "restore", "." ]

[ "i386" ]

i386-features

count_stub_managed_regs

i386

CPU

GCC

19,926

77

1

[]

[ "<s>", "SDValue", "AArch64SelectionDAGInfo", "::", "EmitTargetCodeForMemset", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "Align", "Align...

[ "Emit", "target-specific", "code", "that", "performs", "a", "memset", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64", "256", "AArch64" ]

AArch64SelectionDAGInfo16

EmitTargetCodeForMemset

AArch64

CPU

LLVM

19,927

283

1

[]

[ "<s>", "avr_regno_mode_code_ok_for_base_p", "(", "num", ",", "mode", ",", "as", ",", "outer_code", ",", "index_code", ")", "{", "ARG_POINTER_REGNUM", ",", "STACK_POINTER_REGNUM", "}", ",", "\\", "{", "ARG_POINTER_REGNUM", ",", "FRAME_POINTER_REGNUM", "}", ",", "\\...

[ "Implement", "`", "REGNO_MODE_CODE_OK_FOR_BASE_P", "'", "." ]

[ "avr", "1", "1" ]

avr2

avr_regno_mode_code_ok_for_base_p

avr

MPU

GCC

19,928

42

1

[]

[ "<s>", "unsigned", "HexagonTTIImpl", "::", "getGatherScatterOpCost", "(", "unsigned", "Opcode", ",", "Type", "*", "DataTy", ",", "Value", "*", "Ptr", ",", "bool", "VariableMask", ",", "unsigned", "Alignment", ",", "TTI", "::", "TargetCostKind", "CostKind", ",", ...

[ "Calculate", "the", "cost", "of", "Gather", "/", "Scatter", "operation", "." ]

[ "Hexagon", "Hexagon" ]

HexagonTargetTransformInfo

getGatherScatterOpCost

Hexagon

DSP

LLVM

19,929

54

1

[]

[ "<s>", "void", "addExpr", "(", "MCInst", "&", "Inst", ",", "const", "MCExpr", "*", "Expr", ")", "const", "{", "if", "(", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Expr", ")", ")", "Inst", ".", "addOperand"...

[ "Add", "a", "new", "MCExpr", "operand", "." ]

[ "X86" ]

X86Operand (2)

addExpr

X86

CPU

LLVM

19,930

59

1

[]

[ "<s>", "void", "Mips16TargetLowering", "::", "getOpndList", "(", "SmallVectorImpl", "<", "SDValue", ">", "&", "Ops", ",", "std", "::", "deque", "<", "std", "::", "pair", "<", "unsigned", ",", "SDValue", ">", ">", "&", "RegsToPass", ",", "bool", "IsPICCall"...

[ "This", "function", "fills", "Ops", ",", "which", "is", "the", "list", "of", "operands", "that", "will", "later", "be", "used", "when", "a", "function", "call", "node", "is", "created", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips", "0", "Mips", "Mips", "Mips", "Mips", "\"\"", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips::V0", "Mips", "Mips", "MipsII::MO_GOT", "Mips::T9", "Mips" ]

Mips16ISelLowering29

getOpndList

Mips

CPU

LLVM

19,931

465

1

[]

[ "<s>", "swap", "(", ")", ":", "xchgTop", "(", "1", ")", "{", "}", "</s>" ]

[ "Provide", "a", "fast", "substitute", "to", "std", ":", ":swap", "<", "Use", ">", "that", "also", "works", "with", "less", "standard-compliant", "compilers", "." ]

[ "TVM", "1" ]

TVMStackFixup

swap

TVM

Virtual ISA

LLVM

19,932

10

1

[]

[ "<s>", "virtual", "void", "initializePass", "(", ")", "override", "{", "pushTTIStack", "(", "this", ")", ";", "}", "</s>" ]

[ "initializePass", "-", "This", "method", "may", "be", "overriden", "by", "immutable", "passes", "to", "allow", "them", "to", "perform", "various", "initialization", "actions", "they", "require", "." ]

[ "XCore" ]

XCoreTargetTransformInfo

initializePass

XCore

MPU

LLVM

19,933

13

1

[]

[ "<s>", "static", "void", "nios2_set_current_function", "(", "tree", "fndecl", ")", "{", "tree", "old_tree", "=", "(", "nios2_previous_fndecl", "?", "DECL_FUNCTION_SPECIFIC_TARGET", "(", "nios2_previous_fndecl", ")", ":", "NULL_TREE", ")", ";", "tree", "new_tree", "=...

[ "Establish", "appropriate", "back-end", "context", "for", "processing", "the", "function", "FNDECL", ".", "The", "argument", "might", "be", "NULL", "to", "indicate", "processing", "at", "top", "level", ",", "outside", "of", "any", "function", "scope", "." ]

[ "nios2" ]

nios2

nios2_set_current_function

nios2

MPU

GCC

19,934

115

1

[]

[ "<s>", "void", "SIFrameLowering", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "*", "RS", ")", "const", "{", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "GCNSubta...

[ "processFunctionBeforeFrameFinalized", "-", "This", "method", "is", "called", "immediately", "before", "the", "specified", "function", "'s", "frame", "layout", "(", "MF.getFrameInfo", "(", ")", ")", "is", "finalized", "." ]

[ "AMDGPU", "SI", "SI", "SI", "SI", "\"SGPR spill should have been removed in SILowerSGPRSpills\"", "\"RegScavenger required if spilling\"", "AMDGPU::SGPR_32RegClass", "0", "AMDGPU::SGPR_32RegClass", "AMDGPU::SGPR_32RegClass" ]

SIFrameLowering2

processFunctionBeforeFrameFinalized

AMDGPU

GPU

LLVM

19,935

174

1

[]

[ "<s>", "static", "rtx", "rs6000_emit_stack_reset", "(", "rtx", "frame_reg_rtx", ",", "HOST_WIDE_INT", "frame_off", ",", "unsigned", "updt_regno", ")", "{", "if", "(", "frame_off", "==", "0", "&&", "REGNO", "(", "frame_reg_rtx", ")", "==", "updt_regno", ")", "r...

[ "Emit", "a", "sequence", "of", "insns", ",", "including", "a", "stack", "tie", "if", "needed", ",", "for", "resetting", "the", "stack", "pointer", ".", "If", "UPDT_REGNO", "is", "not", "1", ",", "then", "do", "n't", "reset", "the", "stack", "pointer", ...

[ "rs6000", "0", "0" ]

rs6000-logue

rs6000_emit_stack_reset

rs6000

CPU

GCC

19,936

97

1

[]

[ "<s>", "static", "void", "s390_atomic_assign_expand_fenv", "(", "tree", "*", "hold", ",", "tree", "*", "clear", ",", "tree", "*", "update", ")", "{", "tree", "sfpc", "=", "s390_builtin_decls", "[", "S390_BUILTIN_s390_sfpc", "]", ";", "tree", "efpc", "=", "s3...

[ "Implement", "TARGET_ATOMIC_ASSIGN_EXPAND_FENV", "hook", "." ]

[ "s390", "0", "1", "1", "1", "1" ]

s390

s390_atomic_assign_expand_fenv

s390

MPU

GCC

19,937

272

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "MachineFunctionAnalysis", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "MachineFunctionAnalysis", ">", "(", ")", ";", "A...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "Hexagon" ]

HexagonOptimizeSZextends5

getAnalysisUsage

Hexagon

DSP

LLVM

19,938

45

1

[]

[ "<s>", "rtx", "rs6000_allocate_stack_temp", "(", "machine_mode", "mode", ",", "bool", "offsettable_p", ",", "bool", "reg_reg_p", ")", "{", "rtx", "stack", "=", "assign_stack_temp", "(", "mode", ",", "GET_MODE_SIZE", "(", "mode", ")", ")", ";", "rtx", "addr", ...

[ "Allocate", "a", "stack", "temp", "and", "fixup", "the", "address", "so", "it", "meets", "the", "particular", "memory", "requirements", "(", "either", "offetable", "or", "REG+REG", "addressing", ")", "." ]

[ "rs6000", "0" ]

rs6000

rs6000_allocate_stack_temp

rs6000

CPU

GCC

19,939

110

1

[]

[ "<s>", "void", "tilegx_expand_builtin_vector_binop", "(", "rtx", "(", "*", "gen", ")", "(", "rtx", ",", "rtx", ",", "rtx", ")", ",", "machine_mode", "dest_mode", ",", "rtx", "dest", ",", "machine_mode", "src_mode", ",", "rtx", "src0", ",", "rtx", "src1", ...

[ "Expand", "a", "builtin", "vector", "binary", "op", ",", "by", "calling", "gen", "function", "GEN", "with", "operands", "in", "the", "proper", "modes", ".", "DEST", "is", "converted", "to", "DEST_MODE", ",", "and", "src0", "and", "src1", "(", "if", "DO_S...

[ "tilegx" ]

tilegx

tilegx_expand_builtin_vector_binop

tilegx

VLIW

GCC

19,940

112

1

[]

[ "<s>", "bool", "ARMTargetLowering", "::", "isLegalAddressingMode", "(", "const", "AddrMode", "&", "AM", ",", "Type", "*", "Ty", ")", "const", "{", "EVT", "VT", "=", "getValueType", "(", "Ty", ",", "true", ")", ";", "if", "(", "!", "isLegalAddressImmediate"...

[ "isLegalAddressingMode", "-", "Return", "true", "if", "the", "addressing", "mode", "represented", "by", "AM", "is", "legal", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]

[ "ARM", "ARM", "0", "1", "MVT::i1", "MVT::i8", "MVT::i32", "0", "1", "1", "MVT::i16", "MVT::i64", "2", "MVT::isVoid", "1" ]

ARMISelLowering152

isLegalAddressingMode

ARM

CPU

LLVM

19,941

243

1

[]

[ "<s>", "bool", "RISCVInstrInfo", "::", "getMemOperandWithOffsetWidth", "(", "const", "MachineInstr", "&", "LdSt", ",", "const", "MachineOperand", "*", "&", "BaseReg", ",", "int64_t", "&", "Offset", ",", "unsigned", "&", "Width", ",", "const", "TargetRegisterInfo",...

[ "Return", "true", "if", "get", "the", "base", "operand", ",", "byte", "offset", "of", "an", "instruction", "and", "the", "memory", "width", "." ]

[ "RI5CY", "RISCV", "3", "1", "2", "1", "2" ]

RISCVInstrInfo

getMemOperandWithOffsetWidth

RI5CY

CPU

LLVM

19,942

139

1

[]

[ "<s>", "void", "SIInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*",...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "AMDGPU", "SI", "SI", "SI", "4", "AMDGPU::SReg_32_XM0RegClass", "1", "AMDGPU::M0", "\"SIInstrInfo::storeRegToStackSlot - Do not know how to\"", "\" spill register\"", "AMDGPU::KILL", "\"Only VGPR spilling expected\"", "0" ]

SIInstrInfo122

storeRegToStackSlot

AMDGPU

GPU

LLVM

19,943

452

1

[]

[ "<s>", "unsigned", "HexagonInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", ...

[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...

[ "Hexagon", "Hexagon", "Hexagon::S2_storerb_io", "Hexagon::S2_storerh_io", "Hexagon::S2_storeri_io", "Hexagon::S2_storerd_io", "Hexagon::V6_vS32b_ai", "Hexagon::V6_vS32b_ai_128B", "Hexagon::V6_vS32Ub_ai", "Hexagon::V6_vS32Ub_ai_128B", "Hexagon::STriw_pred", "Hexagon::STriw_mod", "Hexagon::PS_...

HexagonInstrInfo10

isStoreToStackSlot

Hexagon

DSP

LLVM

19,944

300

1

[]

[ "<s>", "BPFSubtarget", "&", "BPFSubtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "initializeEnvironment", "(", ")", ";", "initSubtargetFeatures", "(", "CPU", ",", "FS", ")", ";", "return", "*", "this...

[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]

[ "BPF", "BPF", "BPF" ]

BPFSubtarget4

initializeSubtargetDependencies

BPF

Virtual ISA

LLVM

19,945

29

1

[]

[ "<s>", "static", "Register", "buildLoad", "(", "SPIRVType", "*", "BaseType", ",", "Register", "PtrVReg", ",", "MachineIRBuilder", "&", "MIRBuilder", ",", "SPIRVGlobalRegistry", "*", "GR", ",", "LLT", "llt", ",", "Register", "dstReg", "=", "Register", "(", "0",...

[ "Build", "and", "insert", "a", "G_LOAD", "instruction", ",", "while", "constructing", "the", "MachineMemOperand", "." ]

[ "SPIRV", "SPIRV", "SPIRV", "0", "SPIRV::IDRegClass", "32", "SPIRV" ]

SPIRVOpenCLBIFs

buildLoad

SPIRV

Virtual ISA

LLVM

19,946

119

1

[]

[ "<s>", "ScheduleHazardRecognizer", "::", "HazardType", "PPCHazardRecognizer970", "::", "getHazardType", "(", "SUnit", "*", "SU", ")", "{", "const", "SDNode", "*", "Node", "=", "SU", "->", "getNode", "(", ")", "->", "getFlaggedMachineNode", "(", ")", ";", "bool...

[ "getHazardType", "-", "Return", "the", "hazard", "type", "of", "emitting", "this", "node", "." ]

[ "PowerPC", "PPC", "PPCII::PPC970_Unit", "PPCII::PPC970_Pseudo", "0", "2", "0", "\"Unknown instruction type!\"", "PPCII::PPC970_FXU", "PPCII::PPC970_LSU", "PPCII::PPC970_FPU", "PPCII::PPC970_VALU", "PPCII::PPC970_VPERM", "4", "PPCII::PPC970_CRU", "2", "PPCII::PPC970_BRU", "PPC::BCTR...

PPCHazardRecognizers19

getHazardType

PowerPC

CPU

LLVM

19,947

492

1

[]

[ "<s>", "bool", "RISCVMCExpr", "::", "evaluateAsConstant", "(", "int64_t", "&", "Res", ")", "const", "{", "MCValue", "Value", ";", "if", "(", "Kind", "==", "VK_RISCV_PCREL_HI", "||", "Kind", "==", "VK_RISCV_PCREL_LO", "||", "Kind", "==", "VK_RISCV_CALL", ")", ...

[ "Evaluates", "the", "fixup", "as", "a", "constant", "value", "." ]

[ "RISCV", "RISCV", "RISCV", "RISCV", "RISCV" ]

RISCVMCExpr (2)

evaluateAsConstant

RISCV

CPU

LLVM

19,948

77

1

[]

[ "<s>", "bool", "SIInstrInfo", "::", "isLegalRegOperand", "(", "const", "MachineRegisterInfo", "&", "MRI", ",", "const", "MCOperandInfo", "&", "OpInfo", ",", "const", "MachineOperand", "&", "MO", ")", "const", "{", "if", "(", "!", "MO", ".", "isReg", "(", "...

[ "Check", "if", "MO", "(", "a", "register", "operand", ")", "is", "a", "legal", "register", "for", "the", "given", "operand", "description", "." ]

[ "AMDGPU", "SI", "SI", "SI" ]

SIInstrInfo131

isLegalRegOperand

AMDGPU

GPU

LLVM

19,949

123

1

[]

[ "<s>", "void", "ELFAArch64AsmBackend", "::", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ",", "bool", "IsPCRel", ")", "const", "{", "if", "(", "!", "IsLittleEndian", ...

[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]

[ "AArch64", "AArch64", "\".eh_frame\"", "AArch64" ]

AArch64AsmBackend14

applyFixup

AArch64

CPU

LLVM

19,950

107

1

[]

[ "<s>", "int", "mcore_expand_insv", "(", "rtx", "operands", "[", "]", ")", "{", "int", "width", "=", "INTVAL", "(", "operands", "[", "1", "]", ")", ";", "int", "posn", "=", "INTVAL", "(", "operands", "[", "2", "]", ")", ";", "int", "mask", ";", "r...

[ "Expand", "insert", "bit", "field", ".", "BRC" ]

[ "mcore", "1", "2", "1", "3", "3", "1", "0", "1", "0", "0", "1", "0", "0", "1", "0", "8", "8", "0", "0", "16", "16", "0", "0", "3", "3", "1", "1", "3", "0", "0", "1", "1", "1", "0", "0", "3", "3", "0", "1", "3", "1", "1", "0", "0...

mcore4

mcore_expand_insv

mcore

MPU

GCC

19,951

469

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"AMDGPU Promote Alloca\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "AMDGPU", "\"AMDGPU Promote Alloca\"" ]

AMDGPUPromoteAlloca (2)

getPassName

AMDGPU

GPU

LLVM

19,952

13

1

[]

[ "<s>", "bool", "MSP430AsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "ExtraCode", "&&", "ExtraCode", "[", "0...

[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]

[ "MSP430", "MSP430", "0" ]

MSP430AsmPrinter (2)1

PrintAsmOperand

MSP430

MPU

LLVM

19,953

59

1

[]

[ "<s>", "const", "MCPhysReg", "*", "X86RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "assert", "(", "MF", "&&", "\"MachineFunction required\"", ")", ";", "const", "X86Subtarget", "&", "Subtarget", "=", "...

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "X86", "X86", "\"MachineFunction required\"", "X86", "X86", "\"no_caller_saved_registers\"", "X86", "X86", "X86", "X86", "X86" ]

X86RegisterInfo (2)2

getCalleeSavedRegs

X86

CPU

LLVM

19,954

497

1

[]

[ "<s>", "static", "void", "c6x_mark_reg_written", "(", "rtx", "reg", ",", "int", "cycles", ")", "{", "unsigned", "regno", "=", "REGNO", "(", "reg", ")", ";", "unsigned", "nregs", "=", "hard_regno_nregs", "[", "regno", "]", "[", "GET_MODE", "(", "reg", ")"...

[ "Note", "that", "register", "REG", "is", "written", "in", "cycle", "CYCLES", "." ]

[ "c6x", "0" ]

c6x2

c6x_mark_reg_written

c6x

VLIW

GCC

19,955

52

1

[]

[ "<s>", "bool", "NVPTXPrologEpilogPass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "TargetSubtargetInfo", "&", "STI", "=", "MF", ".", "getSubtarget", "(", ")", ";", "const", "TargetFrameLowering", "&", "TFI", "=", "*", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "NVPTX", "NVPTX", "0", "0", "\"Frame indices can only appear as the first \"", "\"operand of a DBG_VALUE machine instruction\"", "0", "0", "0", "0" ]

NVPTXPrologEpilogPass14

runOnMachineFunction

NVPTX

GPU

LLVM

19,956

306

1

[]

[ "<s>", "const", "RegisterBank", "&", "MipsRegisterBankInfo", "::", "getRegBankFromRegClass", "(", "const", "TargetRegisterClass", "&", "RC", ")", "const", "{", "using", "namespace", "Mips", ";", "switch", "(", "RC", ".", "getID", "(", ")", ")", "{", "case", ...

[ "Get", "a", "register", "bank", "that", "covers", "RC", "." ]

[ "Mips", "Mips", "Mips", "Mips::GPR32RegClassID", "Mips::CPU16Regs_and_GPRMM16ZeroRegClassID", "Mips::GPRMM16MovePPairFirstRegClassID", "Mips::CPU16Regs_and_GPRMM16MovePPairSecondRegClassID", "Mips::GPRMM16MoveP_and_CPU16Regs_and_GPRMM16ZeroRegClassID", "Mips::GPRMM16MovePPairFirst_and_GPRMM16MovePPa...

MipsRegisterBankInfo16

getRegBankFromRegClass

Mips

CPU

LLVM

19,957

132

1

[]

[ "<s>", "bool", "evaluateBranch", "(", "MCInst", "const", "&", "Inst", ",", "uint64_t", "Addr", ",", "uint64_t", "Size", ",", "uint64_t", "&", "Target", ")", "const", "override", "{", "if", "(", "!", "(", "isCall", "(", "Inst", ")", "||", "isUnconditional...

[ "Given", "a", "branch", "instruction", "try", "to", "get", "the", "address", "the", "branch", "targets", "." ]

[ "Hexagon", "Hexagon", "Hexagon" ]

HexagonMCTargetDesc

evaluateBranch

Hexagon

DSP

LLVM

19,958

113

1

[]

[ "<s>", "bool", "MipsCodeEmitter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "MipsTargetMachine", "&", "Target", "=", "static_cast", "<", "MipsTargetMachine", "&", ">", "(", "const_cast", "<", "TargetMachine", "&", ">", "(", "MF",...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips", "0", "\"JITTing function '\"", "\"'\\n\"" ]

MipsCodeEmitter

runOnMachineFunction

Mips

CPU

LLVM

19,959

250

1

[]

[ "<s>", "void", "PPCTargetLowering", "::", "LowerAsmOperandForConstraint", "(", "SDValue", "Op", ",", "std", "::", "string", "&", "Constraint", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "Ops", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", ...

[ "Lower", "the", "specified", "operand", "into", "the", "Ops", "vector", "." ]

[ "PowerPC", "PPC", "1", "0", "MVT::i64", "\"Unknown constraint letter!\"", "16", "16", "16", "16", "16", "16", "31", "0", "0", "16" ]

PPCISelLowering8

LowerAsmOperandForConstraint

PowerPC

CPU

LLVM

19,960

377

1

[]

[ "<s>", "void", "XtensaPassConfig", "::", "addIRPasses", "(", ")", "{", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";", "}", "</s>" ]

[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]

[ "Xtensa", "Xtensa" ]

XtensaTargetMachine1

addIRPasses

Xtensa

MPU

LLVM

19,961

14

1

[]

[ "<s>", "const", "MipsRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", "->", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "Mips", "Mips" ]

MipsSubtarget (2)

getRegisterInfo

Mips

CPU

LLVM

19,962

17

1

[]

[ "<s>", "std", "::", "string", "MCGNode", "::", "getLabel", "(", ")", "const", "{", "std", "::", "string", "tmps", ";", "raw_string_ostream", "tmp", "(", "tmps", ")", ";", "if", "(", "isUnknown", "(", ")", ")", "tmp", "<<", "\"<UNKNOWN-\"", "<<", "*", ...

[ "Returns", "the", "MDNode", "pointer", "for", "the", "label", "." ]

[ "Patmos", "\"<UNKNOWN-\"", "\">\"" ]

PatmosCallGraphBuilder1

getLabel

Patmos

VLIW

LLVM

19,963

53

1

[]

[ "<s>", "bool", "X86InstrInfo", "::", "canInsertSelect", "(", "const", "MachineBasicBlock", "&", "MBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "unsigned", "TrueReg", ",", "unsigned", "FalseReg", ",", "int", "&", "CondCycles", ",", "int", "&",...

[ "Return", "true", "if", "it", "is", "possible", "to", "insert", "a", "select", "instruction", "that", "chooses", "between", "TrueReg", "and", "FalseReg", "based", "on", "the", "condition", "code", "in", "Cond", "." ]

[ "X86", "X86", "1", "X86::CondCode", "0", "X86::COND_S", "X86::GR16RegClass", "X86::GR32RegClass", "X86::GR64RegClass", "2", "2", "2" ]

X86InstrInfo (2)1

canInsertSelect

X86

CPU

LLVM

19,964

181

1

[]

[ "<s>", "static", "int", "ix86_mode_exit", "(", "int", "entity", ")", "{", "switch", "(", "entity", ")", "{", "case", "AVX_U128", ":", "return", "ix86_avx_u128_mode_exit", "(", ")", ";", "case", "I387_TRUNC", ":", "case", "I387_FLOOR", ":", "case", "I387_CEIL...

[ "Return", "a", "mode", "that", "ENTITY", "is", "assumed", "to", "be", "switched", "to", "at", "function", "exit", "." ]

[ "i386" ]

i3864

ix86_mode_exit

i386

CPU

GCC

19,965

44

1

[]

[ "<s>", "bool", "MicroMipsSizeReduce", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "MipsSubtarget", ">", "(", ")", ";", "if", "(", "!", "Subtarget", "->", "inMicroMipsMode", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips" ]

MicroMipsSizeReduction8

runOnMachineFunction

Mips

CPU

LLVM

19,966

109

1

[]

[ "<s>", "bool", "MOSPassConfig", "::", "addPreISel", "(", ")", "{", "return", "false", ";", "}", "</s>" ]

[ "{", "{", "@", "For", "GlobalISel" ]

[ "MOS", "MOS" ]

MOSTargetMachine

addPreISel

MOS

MPU

LLVM

19,967

11

1

[]

[ "<s>", "void", "SIMachineFunctionInfo", "::", "removeDeadFrameIndices", "(", "MachineFrameInfo", "&", "MFI", ")", "{", "for", "(", "auto", "&", "R", ":", "make_early_inc_range", "(", "SGPRToVGPRSpills", ")", ")", "{", "if", "(", "R", ".", "first", "!=", "Fra...

[ "If", "ResetSGPRSpillStackIDs", "is", "true", ",", "reset", "the", "stack", "ID", "from", "sgpr-spill", "to", "the", "default", "stack", "." ]

[ "AMDGPU", "SI" ]

SIMachineFunctionInfo15

removeDeadFrameIndices

AMDGPU

GPU

LLVM

19,968

132

1

[]

[ "<s>", "void", "SIInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "Register", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*",...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "AMDGPU", "SI", "SI", "SI", "AMDGPU::M0", "\"m0 should not be spilled\"", "AMDGPU::EXEC_LO", "AMDGPU::EXEC_HI", "AMDGPU::EXEC", "\"exec should not be spilled\"", "4", "AMDGPU::SReg_32_XM0_XEXECRegClass", "AMDGPU::VGPR_32RegClass", "0" ]

SIInstrInfo118

storeRegToStackSlot

AMDGPU

GPU

LLVM

19,969

446

1

[]

[ "<s>", "static", "int", "loongarch_sign_extend_cost", "(", "rtx", "op", ")", "{", "if", "(", "MEM_P", "(", "op", ")", ")", "return", "0", ";", "return", "COSTS_N_INSNS", "(", "1", ")", ";", "}", "</s>" ]

[ "Return", "the", "cost", "of", "sign-extending", "OP", "to", "mode", "MODE", ",", "not", "including", "the", "cost", "of", "OP", "itself", "." ]

[ "loongarch", "0", "1" ]

loongarch

loongarch_sign_extend_cost

loongarch

CPU

GCC

19,970

25

1

[]

[ "<s>", "void", "Thumb1InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "Ta...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "ARM", "ARM::tGPRRegClass", "ARM", "\"Unknown regclass!\"", "ARM::tGPRRegClass", "ARM", "ARM::tLDRspi", "0" ]

Thumb1InstrInfo21

loadRegFromStackSlot

ARM

CPU

LLVM

19,971

201

1

[]

[ "<s>", "bool", "writeNopData", "(", "raw_ostream", "&", "OS", ",", "uint64_t", "Count", ")", "const", "override", "{", "if", "(", "(", "Count", "%", "8", ")", "!=", "0", ")", "return", "false", ";", "for", "(", "uint64_t", "i", "=", "0", ";", "i", ...

[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]

[ "VE", "8", "0", "0", "8", "support::endian", "0x7900000000000000ULL", "support::little" ]

VEAsmBackend1

writeNopData

VE

CPU

LLVM

19,972

63

1

[]

[ "<s>", "bool", "AArch64TargetLowering", "::", "isFMAFasterThanFMulAndFAdd", "(", "EVT", "VT", ")", "const", "{", "VT", "=", "VT", ".", "getScalarType", "(", ")", ";", "if", "(", "!", "VT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "switch",...

[ "Return", "true", "if", "an", "FMA", "operation", "is", "faster", "than", "a", "pair", "of", "fmul", "and", "fadd", "instructions", "." ]

[ "AArch64", "AArch64", "MVT::f16", "MVT::f32", "MVT::f64", "MVT::f128" ]

AArch64ISelLowering109

isFMAFasterThanFMulAndFAdd

AArch64

CPU

LLVM

19,973

76

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"SNES DAG->DAG Instruction Selection\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "SNES", "\"SNES DAG->DAG Instruction Selection\"" ]

SNESISelDAGToDAG

getPassName

SNES

DSP

LLVM

19,974

11

1

[]

[ "<s>", "void", "SIInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*",...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "AMDGPU", "SI", "SI", "SI", "4", "AMDGPU::SReg_32_XM0RegClass", "SIStackID::SGPR_SPILL", "AMDGPU::M0", "\"Only VGPR spilling expected\"", "0" ]

SIInstrInfo1

storeRegToStackSlot

AMDGPU

GPU

LLVM

19,975

394

1

[]

[ "<s>", "void", "AArch64MacroFusion", "::", "apply", "(", "ScheduleDAGInstrs", "*", "DAGInstrs", ")", "{", "ScheduleDAGMI", "*", "DAG", "=", "static_cast", "<", "ScheduleDAGMI", "*", ">", "(", "DAGInstrs", ")", ";", "for", "(", "SUnit", "&", "ISU", ":", "DA...

[ "Apply", "the", "profile", "inference", "algorithm", "for", "a", "given", "function", "." ]

[ "AArch64", "AArch64" ]

AArch64MacroFusion

apply

AArch64

CPU

LLVM

19,976

50

1

[]

[ "<s>", "void", "finishImpl", "(", ")", "override", "{", "}", "</s>" ]

[ "Streamer", "specific", "finalization", "." ]

[ "Patmos" ]

PatmosInstrInfo1

finishImpl

Patmos

VLIW

LLVM

19,977

7

1

[]

[ "<s>", "MachineBasicBlock", "::", "iterator", "TPCFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "llvm_unreachable", "(...

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "TPC", "TPC", "\"No stack frame pseudos\"" ]

TPCFrameLowering

eliminateCallFramePseudoInstr

TPC

Virtual ISA

LLVM

19,978

28

1

[]

[ "<s>", "bool", "HexagonTargetLowering", "::", "isFPImmLegal", "(", "const", "APFloat", "&", "Imm", ",", "EVT", "VT", ",", "bool", "ForCodeSize", ")", "const", "{", "return", "true", ";", "}", "</s>" ]

[ "Returns", "true", "if", "the", "target", "can", "instruction", "select", "the", "specified", "FP", "immediate", "natively", "." ]

[ "Hexagon", "Hexagon" ]

HexagonISelLowering100

isFPImmLegal

Hexagon

DSP

LLVM

19,979

22

1

[]

[ "<s>", "bool", "AArch64FastISel", "::", "optimizeSelect", "(", "const", "SelectInst", "*", "SI", ")", "{", "if", "(", "!", "SI", "->", "getType", "(", ")", "->", "isIntegerTy", "(", "1", ")", ")", "return", "false", ";", "const", "Value", "*", "Src1Val...

[ "Given", "a", "select", "instruction", "that", "was", "understood", "by", "analyzeSelect", "and", "returned", "Optimizable", "=", "true", ",", "attempt", "to", "optimize", "MI", "by", "merging", "it", "with", "one", "of", "its", "operands", "." ]

[ "AArch64", "AArch64", "1", "0", "AArch64::ORRWrr", "AArch64::BICWrr", "AArch64::ORRWrr", "AArch64::ANDWrr", "ISD::XOR", "MVT::i32", "1", "AArch64::GPR32RegClass" ]

AArch64FastISel21

optimizeSelect

AArch64

CPU

LLVM

19,980

312

1

[]

[ "<s>", "bool", "AMDGPUDAGToDAGISel", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "Subtarget", "=", "&", "static_cast", "<", "const", "AMDGPUSubtarget", "&", ">", "(", "MF", ".", "getSubtarget", "(", ")", ")", ";", "return", "Se...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "R600" ]

AMDGPUISelDAGToDAG24

runOnMachineFunction

R600

GPU

LLVM

19,981

36

1

[]

[ "<s>", "const", "char", "*", "output_adjust_stack_and_probe", "(", "rtx", "reg", ")", "{", "static", "int", "labelno", "=", "0", ";", "char", "loop_lab", "[", "32", "]", ";", "rtx", "xops", "[", "2", "]", ";", "ASM_GENERATE_INTERNAL_LABEL", "(", "loop_lab"...

[ "Adjust", "the", "stack", "pointer", "up", "to", "REG", "while", "probing", "it", "." ]

[ "i386", "0", "32", "2", "\"LPSRL\"", "0", "1", "\"sub%z0\\t{%1, %0|%0, %1}\"", "1", "\"or%z0\\t{%1, (%0)|DWORD PTR [%0], %1}\"", "0", "1", "\"cmp%z0\\t{%1, %0|%0, %1}\"", "\"\\tjne\\t\"", "\"\"" ]

i386

output_adjust_stack_and_probe

i386

CPU

GCC

19,982

130

1

[]

[ "<s>", "void", "ScheduleDAGPostRA", "::", "viewGraph", "(", ")", "{", "viewGraph", "(", "getDAGName", "(", ")", ",", "\"Scheduling-Units Graph for \"", "+", "getDAGName", "(", ")", ")", ";", "}", "</s>" ]

[ "Pop", "up", "a", "GraphViz/gv", "window", "with", "the", "DAG", "rendered", "using", "'dot", "'", "." ]

[ "Patmos", "\"Scheduling-Units Graph for \"" ]

PatmosPostRAScheduler

viewGraph

Patmos

VLIW

LLVM

19,983

21

1

[]

[ "<s>", "void", "SystemZTTIImpl", "::", "getUnrollingPreferences", "(", "Loop", "*", "L", ",", "ScalarEvolution", "&", "SE", ",", "TTI", "::", "UnrollingPreferences", "&", "UP", ")", "{", "bool", "HasCall", "=", "false", ";", "unsigned", "NumStores", "=", "0"...

[ "Get", "target-customized", "preferences", "for", "the", "generic", "loop", "unrolling", "transformation", "." ]

[ "SystemZ", "SystemZ", "0", "Intrinsic::memcpy", "Intrinsic::memset", "0", "0", "12", "1", "1", "75", "4" ]

SystemZTargetTransformInfo25

getUnrollingPreferences

SystemZ

CPU

LLVM

19,984

270

1

[]

[ "<s>", "static", "MCSymbol", "*", "GetSymbolFromOperand", "(", "const", "MachineOperand", "&", "MO", ",", "AsmPrinter", "&", "AP", ")", "{", "const", "TargetMachine", "&", "TM", "=", "AP", ".", "TM", ";", "Mangler", "*", "Mang", "=", "AP", ".", "Mang", ...

[ "Lower", "an", "MO_GlobalAddress", "or", "MO_ExternalSymbol", "operand", "to", "an", "MCSymbol", "." ]

[ "PowerPC", "128", "PPCII::MO_PLT_OR_STUB", "\"$stub\"", "PPCII::MO_NLP_FLAG", "\"$non_lazy_ptr\"", "\"Isn't a symbol reference\"", "PPCII::MO_PLT_OR_STUB", "PPCII::MO_NLP_FLAG", "PPCII::MO_NLP_HIDDEN_FLAG", "\"Extern symbol not handled yet\"" ]

PPCMCInstLower21

GetSymbolFromOperand

PowerPC

CPU

LLVM

19,985

464

1

[]

[ "<s>", "GCNSubtarget", "&", "GCNSubtarget", "::", "initializeSubtargetDependencies", "(", "const", "Triple", "&", "TT", ",", "StringRef", "GPU", ",", "StringRef", "FS", ")", "{", "SmallString", "<", "256", ">", "FullFS", "(", "\"+promote-alloca,+load-store-opt,+enab...

[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]

[ "AMDGPU", "256", "\"+promote-alloca,+load-store-opt,+enable-ds128,+sram-ecc,+xnack,\"", "\"+flat-for-global,+unaligned-buffer-access,+trap-handler,\"", "\"+enable-prt-strict-null,\"", "\"+wavefrontsize\"", "\"wavefrontsize16\"", "\"-wavefrontsize16,\"", "\"wavefrontsize32\"", "\"-wavefrontsize32,\...

AMDGPUSubtarget29

initializeSubtargetDependencies

AMDGPU

GPU

LLVM

19,986

284

1

[]

[ "<s>", "void", "AArch64PassConfig", "::", "addIRPasses", "(", ")", "{", "addPass", "(", "createAtomicExpandLoadLinkedPass", "(", "TM", ")", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableAtomicTidy", ...

[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]

[ "AArch64", "AArch64" ]

AArch64TargetMachine3

addIRPasses

AArch64

CPU

LLVM

19,987

43

1

[]

[ "<s>", "static", "void", "mips_avoid_hazards", "(", "void", ")", "{", "rtx", "insn", ",", "last_insn", ",", "lo_reg", ",", "delayed_reg", ";", "int", "hilo_delay", ",", "i", ";", "split_all_insns_noflow", "(", ")", ";", "cfun", "->", "machine", "->", "igno...

[ "Go", "through", "the", "instruction", "stream", "and", "insert", "nops", "where", "necessary", ".", "See", "if", "the", "whole", "function", "can", "then", "be", "put", "into", ".set", "noreorder", "&", ".set", "nomacro", "." ]

[ "mips", "0", "2", "0", "0", "0", "0", "0" ]

mips3

mips_avoid_hazards

mips

CPU

GCC

19,988

215

1

[]

[ "<s>", "void", "final_prescan_insn", "(", "rtx_insn", "*", "insn", ",", "rtx", "opvec", "[", "]", "ATTRIBUTE_UNUSED", ",", "int", "noperands", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "dslots_number_nops", ">", "0", ")", "{", "rtx", "pattern", "=", "PATTERN"...

[ "If", "defined", ",", "a", "C", "statement", "to", "be", "executed", "just", "prior", "to", "the", "output", "of", "assembler", "code", "for", "INSN", ",", "to", "modify", "the", "extracted", "operands", "so", "they", "will", "be", "output", "differently",...

[ "iq2000", "0", "0", "0", "0", "0", "0", "\"\\tnop\\n\"", "0", "\"\\tnop\\n\"", "0", "0", "0", "0", "1" ]

iq2000

final_prescan_insn

iq2000

CPU

GCC

19,989

220

1

[]

[ "<s>", "int", "AMDGPUTTIImpl", "::", "getArithmeticReductionCost", "(", "unsigned", "Opcode", ",", "Type", "*", "Ty", ",", "bool", "IsPairwise", ")", "{", "EVT", "OrigTy", "=", "TLI", "->", "getValueType", "(", "DL", ",", "Ty", ")", ";", "if", "(", "IsPa...

[ "Calculate", "the", "cost", "of", "vector", "reduction", "intrinsics", "." ]

[ "AMDGPU", "AMDGPU", "16" ]

AMDGPUTargetTransformInfo15

getArithmeticReductionCost

AMDGPU

GPU

LLVM

19,990

88

1

[]

[ "<s>", "bool", "X86RegisterInfo", "::", "canRealignStack", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "!", "TargetRegisterInfo", "::", "canRealignStack", "(", "MF", ")", ")", "return", "false", ";", "const", "MachineFrameInfo", "...

[ "True", "if", "the", "stack", "can", "be", "realigned", "for", "the", "target", "." ]

[ "X86", "X86" ]

X86RegisterInfo (2)1

canRealignStack

X86

CPU

LLVM

19,991

80

1

[]

[ "<s>", "void", "LC2200AsmBackend", "::", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "MCInst", "&", "Res", ")", "const", "{", "}", "</s>" ]

[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]

[ "LC2200", "LC2200" ]

LC2200AsmBackend

relaxInstruction

LC2200

CPU

LLVM

19,992

22

1

[]

[ "<s>", "bool", "AArch64LowerHomogeneousPE", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "TII", "=", "static_cast", "<", "const", "AArch64InstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AArch64", "AArch64", "AArch64" ]

AArch64LowerHomogeneousPrologEpilog

runOnMachineFunction

AArch64

CPU

LLVM

19,993

54

1

[]

[ "<s>", "bool", "AMDGPUAsmParser", "::", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "OperandVector", "&", "Operands", ")", "{", "Name", "=", "parseMnemonicSuffix", "(", "Name", ")", ";", ...

[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU", "\"image_\"", "2", "0", "\"failed parsing operand.\"", "\"not a valid operand.\"" ]

AMDGPUAsmParser1

ParseInstruction

AMDGPU

GPU

LLVM

19,994

184

1

[]

[ "<s>", "static", "int", "index_term_p", "(", "rtx", "prod", ",", "enum", "machine_mode", "mode", ",", "int", "strict", ")", "{", "rtx", "xfoo0", ",", "xfoo1", ";", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", "==", "1", ")", "return", "BASE_REGISTER_P",...

[ "1", "if", "PROD", "is", "either", "a", "reg", "times", "size", "of", "mode", "MODE", "and", "MODE", "is", "less", "than", "or", "equal", "8", "bytes", ",", "or", "just", "a", "reg", "if", "MODE", "is", "one", "byte", "." ]

[ "vax", "1", "8", "0", "0", "1", "1", "1", "0" ]

vax3

index_term_p

vax

CPU

GCC

19,995

142

1

[]

[ "<s>", "void", "c6x_init_cumulative_args", "(", "CUMULATIVE_ARGS", "*", "cum", ",", "const_tree", "fntype", ",", "rtx", "libname", ",", "int", "n_named_args", "ATTRIBUTE_UNUSED", ")", "{", "cum", "->", "count", "=", "0", ";", "cum", "->", "nregs", "=", "10",...

[ "Implements", "the", "macro", "INIT_CUMULATIVE_ARGS", "defined", "in", "c6x.h", "." ]

[ "c6x", "0", "10", "1", "10", "10" ]

c6x

c6x_init_cumulative_args

c6x

VLIW

GCC

19,996

72

1

[]

[ "<s>", "char", "*", "get_name", "(", "function_builder", "&", "b", ",", "const", "function_instance", "&", "instance", ",", "bool", "overloaded_p", ")", "const", "override", "{", "if", "(", "overloaded_p", ")", "if", "(", "instance", ".", "pred", "==", "PR...

[ "Return", "the", "overloaded", "or", "full", "function", "name", "for", "INSTANCE", ";", "OVERLOADED_P", "selects", "which", ".", "Allocate", "the", "string", "on", "m_string_obstack", ";", "the", "caller", "must", "use", "obstack_free", "to", "free", "it", "a...

[ "riscv", "\"__riscv_\"", "\"vle\"", "\"ff\"" ]

riscv-vector-builtins-shapes

get_name

riscv

CPU

GCC

19,997

175

1

[]

[ "<s>", "bool", "ARMSubtarget", "::", "enablePostRAScheduler", "(", "CodeGenOpt", "::", "Level", "OptLevel", ",", "TargetSubtarget", "::", "AntiDepBreakMode", "&", "Mode", ",", "RegClassVector", "&", "CriticalPathRCs", ")", "const", "{", "Mode", "=", "TargetSubtarget...

[ "True", "if", "the", "subtarget", "should", "run", "a", "scheduler", "after", "register", "allocation", "." ]

[ "ARM", "ARM", "ARM::GPRRegClass" ]

ARMSubtarget10

enablePostRAScheduler

ARM

CPU

LLVM

19,998

54

1

[]

[ "<s>", "bool", "ARMSubtarget", "::", "isGVInGOT", "(", "const", "GlobalValue", "*", "GV", ")", "const", "{", "return", "isTargetELF", "(", ")", "&&", "TM", ".", "isPositionIndependent", "(", ")", "&&", "!", "TM", ".", "shouldAssumeDSOLocal", "(", "*", "GV"...

[ "Returns", "the", "constant", "pool", "modifier", "needed", "to", "access", "the", "GV", "." ]

[ "ARM", "ARM" ]

ARMSubtarget

isGVInGOT

ARM

CPU

LLVM

19,999

39

1

[]