docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "bool", "isFPImm", "(", ")", "const", "{", "return", "Kind", "==", "Float", ";", "}", "</s>" ]	[ "isFPImm", "-", "Tests", "if", "this", "is", "a", "MO_FPImmediate", "operand", "." ]	[ "WebAssembly" ]	WebAssemblyAsmParser	isFPImm	WebAssembly	Virtual ISA	LLVM	20,200	12	1	[]
[ "<s>", "unsigned", "AMDGPUTargetLowering", "::", "ComputeNumSignBitsForTargetNode", "(", "SDValue", "Op", ",", "const", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", ...	[ "Determine", "the", "number", "of", "bits", "in", "the", "operation", "that", "are", "sign", "bits", "." ]	[ "R600", "AMDGPUISD::BFE_I32", "2", "1", "32", "1", "1", "0", "1", "AMDGPUISD::BFE_U32", "2", "32", "0x1f", "1", "1" ]	AMDGPUISelLowering100	ComputeNumSignBitsForTargetNode	R600	GPU	LLVM	20,201	181	1	[]
[ "<s>", "virtual", "bool", "doInitialization", "(", "Module", "&", "M", ")", "override", "{", "if", "(", "!", "TOC", ".", "empty", "(", ")", ")", "TOC", ".", "clear", "(", ")", ";", "return", "AsmPrinter", "::", "doInitialization", "(", "M", ")", ";",...	[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]	[ "PowerPC" ]	PPCAsmPrinter (2)1	doInitialization	PowerPC	CPU	LLVM	20,202	34	1	[]
[ "<s>", "static", "tree", "rs6000_get_function_versions_dispatcher", "(", "void", "", "decl", ")", "{", "tree", "fn", "=", "(", "tree", ")", "decl", ";", "struct", "cgraph_node", "", "node", "=", "NULL", ";", "struct", "cgraph_node", "*", "default_node", "=...	[ "Make", "a", "dispatcher", "declaration", "for", "the", "multi-versioned", "function", "DECL", ".", "Calls", "to", "DECL", "function", "will", "be", "replaced", "with", "calls", "to", "the", "dispatcher", "by", "the", "front-end", ".", "Returns", "the", "decl"...	[ "rs6000", "\"rs6000_get_function_versions_dispatcher (%s)\\n\"", "\"%<target_clones%> attribute needs GLIBC (2.23 and newer) that \"", "\"exports hardware capability bits\"", "1", "1", "\"multiversioning needs %<ifunc%> which is not supported \"", "\"on this target\"" ]	rs6000	rs6000_get_function_versions_dispatcher	rs6000	CPU	GCC	20,203	390	1	[]
[ "<s>", "static", "bool", "aarch64_handle_attr_tune", "(", "const", "char", "", "str", ",", "const", "char", "", "pragma_or_attr", ")", "{", "const", "struct", "processor", "*", "tmp_tune", "=", "NULL", ";", "enum", "aarch64_parse_opt_result", "parse_res", "=",...	[ "Handle", "the", "argument", "STR", "to", "the", "tune=", "target", "attribute", ".", "PRAGMA_OR_ATTR", "is", "used", "in", "potential", "error", "messages", "." ]	[ "aarch64", "\"unknown value %qs for 'tune' target %s\"" ]	aarch643	aarch64_handle_attr_tune	aarch64	CPU	GCC	20,204	91	1	[]
[ "<s>", "MachineBasicBlock", "::", "iterator", "SNESFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "const", "SNESSubtar...	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "SNES", "SNES", "SNES", "SNES", "SNES", "0", "1", "\"Unsupported stack alignment\"", "SNES::SUBIWRdK", "SNES::SPREAD", "SNES::A", "SNES::SP", "SNES::A", "SNES::A", "3", "SNES::SPWRITE", "SNES::SP", "SNES::A" ]	SNESFrameLowering	eliminateCallFramePseudoInstr	SNES	DSP	LLVM	20,205	314	1	[]
[ "<s>", "static", "bool", "ix86_expand_vector_init_one_var", "(", "bool", "mmx_ok", ",", "machine_mode", "mode", ",", "rtx", "target", ",", "rtx", "vals", ",", "int", "one_var", ")", "{", "rtx", "var", "=", "XVECEXP", "(", "vals", ",", "0", ",", "one_var", ...	[ "A", "subroutine", "of", "ix86_expand_vector_init", ".", "Store", "into", "TARGET", "a", "vector", "consisting", "of", "the", "values", "in", "VALS", ".", "It", "is", "known", "that", "all", "elements", "except", "ONE_VAR", "are", "constants", ".", "Return", ...	[ "i386", "0", "0", "0", "0", "1", "1", "8", "1", "0xff", "8", "1", "1" ]	i386-expand1	ix86_expand_vector_init_one_var	i386	CPU	GCC	20,206	397	1	[]
[ "<s>", "static", "void", "mips_init_libfuncs", "(", "void", ")", "{", "if", "(", "TARGET_FIX_VR4120", ")", "{", "set_optab_libfunc", "(", "sdiv_optab", ",", "SImode", ",", "\"__vr4120_divsi3\"", ")", ";", "set_optab_libfunc", "(", "smod_optab", ",", "SImode", ",...	[ "Implement", "TARGET_INIT_LIBFUNCS", "." ]	[ "mips", "\"__vr4120_divsi3\"", "\"__vr4120_modsi3\"", "\"__mips16_addsf3\"", "\"__mips16_subsf3\"", "\"__mips16_mulsf3\"", "\"__mips16_divsf3\"", "\"__mips16_eqsf2\"", "\"__mips16_nesf2\"", "\"__mips16_gtsf2\"", "\"__mips16_gesf2\"", "\"__mips16_ltsf2\"", "\"__mips16_lesf2\"", "\"__mips16_...	mips3	mips_init_libfuncs	mips	CPU	GCC	20,207	297	1	[]
[ "<s>", "JVMSubtarget", "&", "JVMSubtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "FS", ")", "{", "if", "(", "CPUString", ".", "empty", "(", ")", ")", "CPUString", "=", "\"jvm\"", ";", "return", "*", "this", ";", "}", "</s>" ]	[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]	[ "JVM", "JVM", "JVM", "\"jvm\"" ]	JVMSubtarget	initializeSubtargetDependencies	JVM	Virtual ISA	LLVM	20,208	27	1	[]
[ "<s>", "void", "MipsTargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "return", "LowerOperationWrapper", "(", "N", ",", "Result...	[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]	[ "Mips", "Mips" ]	MipsISelLowering (2)	ReplaceNodeResults	Mips	CPU	LLVM	20,209	33	1	[]
[ "<s>", "bool", "SITargetLowering", "::", "isKnownNeverNaNForTargetNode", "(", "SDValue", "Op", ",", "const", "SelectionDAG", "&", "DAG", ",", "bool", "SNaN", ",", "unsigned", "Depth", ")", "const", "{", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "A...	[ "If", "SNaN", "is", "false", ",", "." ]	[ "AMDGPU", "SI", "AMDGPUISD::CLAMP", "SI", "SI", "0", "1", "AMDGPU" ]	SIISelLowering10	isKnownNeverNaNForTargetNode	AMDGPU	GPU	LLVM	20,210	107	1	[]
[ "<s>", "static", "void", "load_reg", "(", "int", "reg", ",", "HOST_WIDE_INT", "disp", ",", "int", "base", ")", "{", "rtx", "dest", "=", "gen_rtx_REG", "(", "word_mode", ",", "reg", ")", ";", "rtx", "basereg", "=", "gen_rtx_REG", "(", "Pmode", ",", "bas...	[ "Emit", "RTL", "to", "load", "REG", "from", "the", "memory", "location", "specified", "by", "BASE+DISP", ".", "Handle", "case", "where", "DISP", ">", "8k", "by", "using", "the", "add_high_const", "patterns", "." ]	[ "pa", "1", "1" ]	pa3	load_reg	pa	CPU	GCC	20,211	211	1	[]
[ "<s>", "static", "rtx", "frame_stack_add", "(", "HOST_WIDE_INT", "offset", ")", "{", "return", "frame_add", "(", "stack_pointer_rtx", ",", "offset", ")", ";", "}", "</s>" ]	[ "Emit", "a", "frame", "insn", "which", "adjusts", "stack", "pointer", "by", "OFFSET", "." ]	[ "arc" ]	arc	frame_stack_add	arc	MPU	GCC	20,212	17	1	[]
[ "<s>", "unsigned", "MSP430RegisterInfo", "::", "getRARegister", "(", ")", "const", "{", "return", "MSP430", "::", "PCW", ";", "}", "</s>" ]	[ "This", "method", "should", "return", "the", "register", "where", "the", "return", "address", "can", "be", "found", "." ]	[ "MSP430", "MSP430", "MSP430::PCW" ]	MSP430RegisterInfo10	getRARegister	MSP430	MPU	LLVM	20,213	14	1	[]
[ "<s>", "const", "char", "*", "SystemZTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "OPCODE", "(", "RET_FLAG", ")", ";", "OPCODE", "(", "CALL", ")", ";", "OPCODE", "(", "SIBCALL"...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "SystemZ", "SystemZ" ]	SystemZISelLowering19	getTargetNodeName	SystemZ	CPU	LLVM	20,214	232	1	[]
[ "<s>", "BitVector", "AArch64RegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "Bi...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "AArch64", "AArch64", "AArch64::SP", "AArch64::XZR", "AArch64::WSP", "AArch64::WZR", "AArch64::FP", "AArch64::W29", "AArch64::X18", "AArch64::W18", "AArch64::X19", "AArch64::W19" ]	AArch64RegisterInfo34	getReservedRegs	AArch64	CPU	LLVM	20,215	167	1	[]
[ "<s>", "static", "rtx", "zero_all_vector_registers", "(", "HARD_REG_SET", "need_zeroed_hardregs", ")", "{", "if", "(", "!", "TARGET_AVX", ")", "return", "NULL", ";", "for", "(", "unsigned", "int", "regno", "=", "0", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ...	[ "Generate", "a", "rtx", "to", "zero", "all", "vector", "registers", "together", "if", "possible", ",", "otherwise", ",", "return", "NULL", "." ]	[ "i386", "0" ]	i3861	zero_all_vector_registers	i386	CPU	GCC	20,216	81	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"Patmos Single-Path Mark (machine code)\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "Patmos", "\"Patmos Single-Path Mark (machine code)\"" ]	PatmosSPMark1	getPassName	Patmos	VLIW	LLVM	20,217	11	1	[]
[ "<s>", "static", "void", "frv_extract_membar", "(", "struct", "frv_io", "*", "io", ",", "rtx", "insn", ")", "{", "extract_insn", "(", "insn", ")", ";", "io", "->", "type", "=", "INTVAL", "(", "recog_data", ".", "operand", "[", "2", "]", ")", ";", "io...	[ "Fill", "IO", "with", "information", "about", "the", "load", "or", "store", "associated", "with", "membar", "instruction", "INSN", "." ]	[ "frv", "2", "1", "0", "0" ]	frv2	frv_extract_membar	frv	VLIW	GCC	20,218	63	1	[]
[ "<s>", "void", "gen_conditional_branch", "(", "rtx", "*", "operands", ",", "enum", "rtx_code", "code", ")", "{", "rtx", "op0", ",", "op1", ",", "target", ";", "mips_emit_compare", "(", "&", "code", ",", "&", "op0", ",", "&", "op1", ",", "TARGET_MIPS16", ...	[ "Emit", "the", "common", "code", "for", "doing", "conditional", "branches", ".", "operand", "[", "0", "]", "is", "the", "label", "to", "jump", "to", ".", "The", "comparison", "operands", "are", "saved", "away", "by", "cmp", "{", "si", ",", "di", ",", ...	[ "mips", "0" ]	mips3	gen_conditional_branch	mips	CPU	GCC	20,219	79	1	[]
[ "<s>", "std", "::", "pair", "<", "uint16_t", ",", "uint16_t", ">", "X86InstrInfo", "::", "getExecutionDomain", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "uint16_t", "domain", "=", "(", "MI", "->", "getDesc", "(", ")", ".", "TSFlags", ">...	[ "Return", "the", "current", "execution", "domain", "and", "bit", "mask", "of", "possible", "domains", "for", "instruction", "." ]	[ "X86", "X86", "X86II::SSEDomainShift", "3", "0xe", "0" ]	X86InstrInfo139	getExecutionDomain	X86	CPU	LLVM	20,220	64	1	[]
[ "<s>", "unsigned", "RISCVInstrInfo", "::", "insertBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "", "TBB", ",", "MachineBasicBlock", "", "FBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "const", "DebugLoc", "&", "DL",...	[ "Insert", "branch", "code", "into", "the", "end", "of", "the", "specified", "MachineBasicBlock", "." ]	[ "RISCV", "RISCV", "0", "\"insertBranch must not be told to insert a fallthrough\"", "3", "0", "\"RISCV branch conditions have two components!\"", "RISCV", "RISCV", "RISCVABI::isCheriPureCapABI", "RISCV::PseudoCBR", "RISCV::PseudoBR", "1", "0", "1", "2", "1", "2" ]	RISCVInstrInfo26	insertBranch	RISCV	CPU	LLVM	20,221	284	1	[]
[ "<s>", "bool", "PPCAsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "StringRef", "IDVal", "=", "DirectiveID", ".", "getIdentifier", "(", ")", ";", "if", "(", "IDVal", "==", "\".word\"", ")", "return", "ParseDirectiveWord", "(", "4"...	[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]	[ "PowerPC", "PPC", "\".word\"", "4", "\".tc\"", "PPC", "8", "4" ]	PPCAsmParser1	ParseDirective	PowerPC	CPU	LLVM	20,222	64	1	[]
[ "<s>", "static", "cond_type", "is_cond_candidate", "(", "rtx", "insn", ")", "{", "if", "(", "GET_CODE", "(", "insn", ")", "==", "INSN", ")", "{", "rtx", "pat", "=", "PATTERN", "(", "insn", ")", ";", "rtx", "src", ",", "dst", ";", "if", "(", "GET_CO...	[ "Check", "whether", "insn", "is", "a", "candidate", "for", "a", "conditional", "." ]	[ "mcore", "0", "1", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "1" ]	mcore3	is_cond_candidate	mcore	MPU	GCC	20,223	414	1	[]
[ "<s>", "bool", "R600InstrInfo", "::", "SubsumesPredicate", "(", "const", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Pred1", ",", "const", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Pred2", ")", "const", "{", "return", "false", ";", "}", "</...	[ "Returns", "true", "if", "the", "first", "specified", "predicate", "subsumes", "the", "second", ",", "e.g", "." ]	[ "R600" ]	R600InstrInfo	SubsumesPredicate	R600	GPU	LLVM	20,224	27	1	[]
[ "<s>", "Function", "", "AMDGPULibFunc", "::", "getOrInsertFunction", "(", "Module", "", "M", ",", "const", "AMDGPULibFunc", "&", "fInfo", ")", "{", "std", "::", "string", "const", "FuncName", "=", "fInfo", ".", "mangle", "(", ")", ";", "Function", "*", ...	[ "Look", "up", "the", "specified", "function", "in", "the", "module", "symbol", "table", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU" ]	AMDGPULibFunc1	getOrInsertFunction	AMDGPU	GPU	LLVM	20,225	259	1	[]
[ "<s>", "SparcTargetMachine", "::", "SparcTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeMo...	[ "Create", "an", "ILP32", "architecture", "model", "." ]	[ "Sparc", "Sparc", "Sparc", "Sparc" ]	SparcTargetMachine46	SparcTargetMachine	Sparc	CPU	LLVM	20,226	90	1	[]
[ "<s>", "virtual", "bool", "isToken", "(", ")", "const", "LLVM_OVERRIDE", "{", "return", "Kind", "==", "KindToken", ";", "}", "</s>" ]	[ "isToken", "-", "Is", "this", "a", "token", "operand", "?" ]	[ "Videocore" ]	VideocoreAsmParser	isToken	Videocore	DSP	LLVM	20,227	14	1	[]
[ "<s>", "NodeId", "getNext", "(", ")", "const", "{", "return", "Next", ";", "}", "</s>" ]	[ "Get", "the", "next", "SDUse", "in", "the", "use", "list", "." ]	[ "Hexagon" ]	RDFGraph	getNext	Hexagon	DSP	LLVM	20,228	10	1	[]
[ "<s>", "void", "ix86_expand_round_sse4", "(", "rtx", "op0", ",", "rtx", "op1", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "op0", ")", ";", "rtx", "e1", ",", "e2", ",", "res", ",", "half", ";", "const", "struct", "real_format", "*", "fmt", ...	[ "Expand", "SSE", "sequence", "for", "computing", "round", "from", "OP1", "storing", "into", "OP0", "using", "sse4", "round", "insn", "." ]	[ "i386", "1", "0" ]	i386-expand	ix86_expand_round_sse4	i386	CPU	GCC	20,229	217	1	[]
[ "<s>", "void", "AMDGPUPassConfig", "::", "addIRPasses", "(", ")", "{", "disablePass", "(", "&", "StackMapLivenessID", ")", ";", "disablePass", "(", "&", "FuncletLayoutID", ")", ";", "disablePass", "(", "&", "PatchableFunctionID", ")", ";", "addPass", "(", "cre...	[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU" ]	AMDGPUTargetMachine85	addIRPasses	AMDGPU	GPU	LLVM	20,230	232	1	[]
[ "<s>", "unsigned", "getReg", "(", ")", "const", "{", "assert", "(", "Kind", "==", "Register", "&&", "\"Invalid access!\"", ")", ";", "return", "Reg", ".", "RegNum", ";", "}", "</s>" ]	[ "Returns", "the", "register", "associated", "with", "this", "edge", "." ]	[ "ARM", "\"Invalid access!\"" ]	ARMAsmParser13	getReg	ARM	CPU	LLVM	20,231	21	1	[]
[ "<s>", "static", "int", "tilepro_sched_adjust_cost", "(", "rtx_insn", "", "insn", ",", "rtx", "link", ",", "rtx_insn", "", "dep_insn", ",", "int", "cost", ")", "{", "if", "(", "CALL_P", "(", "insn", ")", "&&", "REG_NOTE_KIND", "(", "link", ")", "==", ...	[ "Implement", "TARGET_SCHED_ADJUST_COST", "." ]	[ "tilepro", "0" ]	tilepro2	tilepro_sched_adjust_cost	tilepro	VLIW	GCC	20,232	66	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"ARM MVE VPT Optimisation Pass\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "ARM", "\"ARM MVE VPT Optimisation Pass\"" ]	MVEVPTOptimisationsPass	getPassName	ARM	CPU	LLVM	20,233	11	1	[]
[ "<s>", "bool", "RISCVTargetLowering", "::", "isZExtFree", "(", "SDValue", "Val", ",", "EVT", "VT2", ")", "const", "{", "if", "(", "auto", "*", "LD", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "Val", ")", ")", "{", "EVT", "MemVT", "=", "LD", "->", ...	[ "Return", "true", "if", "zero-extending", "the", "specific", "node", "Val", "to", "type", "VT2", "is", "free", "(", "either", "because", "it", "'s", "implicitly", "zero-extended", "such", "as", "ARM", "ldrb", "/", "ldrh", "or", "because", "it", "'s", "fold...	[ "RISCV", "RISCV", "MVT::i8", "MVT::i16", "MVT::i32", "ISD::NON_EXTLOAD", "ISD::ZEXTLOAD" ]	RISCVISelLowering	isZExtFree	RISCV	CPU	LLVM	20,234	104	1	[]
[ "<s>", "bool", "ix86_expand_int_addcc", "(", "rtx", "operands", "[", "]", ")", "{", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "operands", "[", "1", "]", ")", ";", "rtx", "flags", ";", "rtx", "(", "*", "insn", ")", "(", "rtx", ",", "rtx", ",...	[ "Expand", "conditional", "increment", "or", "decrement", "using", "adb/sbb", "instructions", ".", "The", "default", "case", "using", "setcc", "followed", "by", "the", "conditional", "move", "can", "be", "done", "by", "generic", "code", "." ]	[ "i386", "1", "1", "0", "1", "1", "3", "3", "0", "0", "3", "0", "2" ]	i3864	ix86_expand_int_addcc	i386	CPU	GCC	20,235	362	1	[]
[ "<s>", "void", "AVRTargetObjectFile", "::", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "Base", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";", "ProgmemDataSection", "=", "Ctx", ".", "getELFSection", ...	[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]	[ "AVR", "AVR", "\".progmem.data\"", "\".progmem1.data\"", "\".progmem2.data\"", "\".progmem3.data\"", "\".progmem4.data\"", "\".progmem5.data\"" ]	AVRTargetObjectFile4	Initialize	AVR	MPU	LLVM	20,236	127	1	[]
[ "<s>", "static", "void", "handle_attr_preserve", "(", "function", "", "fn", ")", "{", "basic_block", "bb", ";", "rtx_insn", "", "insn", ";", "rtx_code_label", "*", "label", ";", "FOR_EACH_BB_FN", "(", "bb", ",", "fn", ")", "{", "FOR_BB_INSNS", "(", "bb",...	[ "The", "body", "of", "pass_bpf_core_attr", ".", "Scan", "RTL", "for", "accesses", "to", "structs/unions", "marked", "with", "__attribute__", "(", "(", "preserve_access_index", ")", ")", "and", "generate", "a", "CO-RE", "relocation", "for", "any", "such", "access...	[ "bpf", "0", "2", "0", "0", "16", "1", "\".text\"", "1" ]	bpf	handle_attr_preserve	bpf	Virtual ISA	GCC	20,237	304	1	[]
[ "<s>", "enum", "machine_mode", "select_cc_mode", "(", "enum", "rtx_code", "op", ",", "rtx", "x", ",", "rtx", "y", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "GET_MODE_CLASS", "(", "GET_MODE", "(", "x", ")", ")", "==", "MODE_FLOAT", ")", "{", "switch", "(",...	[ "Given", "a", "comparison", "code", "(", "EQ", ",", "NE", ",", "etc", ".", ")", "and", "the", "first", "operand", "of", "a", "COMPARE", ",", "return", "the", "mode", "to", "be", "used", "for", "the", "comparison", ".", "For", "floating-point", ",", "...	[ "sparc" ]	sparc3	select_cc_mode	sparc	CPU	GCC	20,238	163	1	[]
[ "<s>", "void", "relaxInstruction", "(", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "override", "{", "llvm_unreachable", "(", "\"relaxInstruction() unimplemented\"", ")", ";", "}", "</s>" ]	[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]	[ "VE", "\"relaxInstruction() unimplemented\"" ]	VEAsmBackend1	relaxInstruction	VE	CPU	LLVM	20,239	21	1	[]
[ "<s>", "void", "X86InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", ...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "X86", "X86", "\"Stack slot too small for store\"", "16" ]	X86InstrInfo12	storeRegToStackSlot	X86	CPU	LLVM	20,240	143	1	[]
[ "<s>", "virtual", "const", "ARMBaseInstrInfo", "*", "getInstrInfo", "(", ")", "const", "{", "llvm_unreachable", "(", "\"getInstrInfo not implemented\"", ")", ";", "}", "</s>" ]	[ "TargetInstrInfo", "getter", "." ]	[ "ARM", "ARM", "\"getInstrInfo not implemented\"" ]	ARMTargetMachine51	getInstrInfo	ARM	CPU	LLVM	20,241	15	1	[]
[ "<s>", "void", "SystemZPostRASchedStrategy", "::", "schedNode", "(", "SUnit", "*", "SU", ",", "bool", "IsTopNode", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"+++ Scheduling SU(\"", "<<", "SU", "->", "NodeNum", "<<", "\")\\n\"", ";", ")", ";", "Avai...	[ "ScheduleDAGMI", "has", "scheduled", "an", "instruction", "-", "tell", "HazardRec", "about", "it", "." ]	[ "SystemZ", "SystemZ", "\"+++ Scheduling SU(\"", "\")\\n\"" ]	SystemZMachineScheduler14	schedNode	SystemZ	CPU	LLVM	20,242	44	1	[]
[ "<s>", "bool", "AMDGPUTargetLowering", "::", "isFNegFree", "(", "EVT", "VT", ")", "const", "{", "assert", "(", "VT", ".", "isFloatingPoint", "(", ")", ")", ";", "VT", "=", "VT", ".", "getScalarType", "(", ")", ";", "return", "VT", "==", "MVT", "::", ...	[ "Return", "true", "if", "an", "fneg", "operation", "is", "free", "to", "the", "point", "where", "it", "is", "never", "worthwhile", "to", "replace", "it", "with", "a", "bitwise", "operation", "." ]	[ "AMDGPU", "AMDGPU", "MVT::f32", "MVT::f64", "MVT::f16" ]	AMDGPUISelLowering (2)1	isFNegFree	AMDGPU	GPU	LLVM	20,243	47	1	[]
[ "<s>", "MCObjectWriter", "*", "BPFAsmBackend", "::", "createObjectWriter", "(", "raw_pwrite_stream", "&", "OS", ")", "const", "{", "return", "createBPFELFObjectWriter", "(", "OS", ",", "0", ",", "IsLittleEndian", ")", ";", "}", "</s>" ]	[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]	[ "BPF", "BPF", "BPF", "0" ]	BPFAsmBackend	createObjectWriter	BPF	Virtual ISA	LLVM	20,244	23	1	[]
[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "", ">", "NVPTXTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "TargetRegisterInfo", "", "TRI", ",", "const", "std", "::", "string", "&", "Constraint", ",", ...	[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]	[ "NVPTX", "NVPTX", "1", "0", "0U", "NVPTX::Int1RegsRegClass", "0U", "NVPTX::Int16RegsRegClass", "0U", "NVPTX::Int16RegsRegClass", "0U", "NVPTX::Int32RegsRegClass", "0U", "NVPTX::Int64RegsRegClass", "0U", "NVPTX::Float32RegsRegClass", "0U", "NVPTX::Float64RegsRegClass" ]	NVPTXISelLowering53	getRegForInlineAsmConstraint	NVPTX	GPU	LLVM	20,245	180	1	[]
[ "<s>", "void", "SPUTargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "unsigned", "Opc", "=", "(", "unsigned", ")", "N", "->...	[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]	[ "CellSPU", "SPU", "0", "\"SPUTargetLowering::ReplaceNodeResults(): need to fix this!\\n\"", "\"Op.getOpcode() = \"", "\"\\n\"", "\"*Op.getNode():\\n\"" ]	SPUISelLowering11	ReplaceNodeResults	CellSPU	MPU	LLVM	20,246	87	1	[]
[ "<s>", "MachineInstr", "*", "ARMBaseInstrInfo", "::", "commuteInstructionImpl", "(", "MachineInstr", "&", "MI", ",", "bool", "NewMI", ",", "unsigned", "OpIdx1", ",", "unsigned", "OpIdx2", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")...	[ "Commutes", "the", "operands", "in", "the", "given", "instruction", "by", "changing", "the", "operands", "order", "and/or", "changing", "the", "instruction", "'s", "opcode", "and/or", "the", "immediate", "value", "operand", "." ]	[ "ARM", "ARM", "ARM::MOVCCr", "ARM::t2MOVCCr", "ARMCC::CondCodes", "ARMCC::AL", "ARM::CPSR", "ARMCC::getOppositeCondition" ]	ARMBaseInstrInfo110	commuteInstructionImpl	ARM	CPU	LLVM	20,247	139	1	[]
[ "<s>", "bool", "ARCompactTargetMachine", "::", "addInstSelector", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{", "PM", ".", "add", "(", "createARCompactISelDag", "(", "*", "this", ")", ")", ";", "return", "false", ...	[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]	[ "ARCompact", "ARC", "ARC" ]	ARCompactTargetMachine	addInstSelector	ARCompact	MPU	LLVM	20,248	30	1	[]
[ "<s>", "void", "arm_option_reconfigure_globals", "(", "void", ")", "{", "sprintf", "(", "arm_arch_name", ",", "\"__ARM_ARCH_%s__\"", ",", "arm_active_target", ".", "arch_pp_name", ")", ";", "arm_base_arch", "=", "arm_active_target", ".", "base_arch", ";", "arm_arch4",...	[ "Reconfigure", "global", "status", "flags", "from", "the", "active_target.isa", "." ]	[ "arm", "\"__ARM_ARCH_%s__\"", "\"selected fp16 options are incompatible\"", "0", "0", "0", "\"%<-mstack-protector-guard=tls%> needs a hardware TLS register\"" ]	arm	arm_option_reconfigure_globals	arm	CPU	GCC	20,249	510	1	[]
[ "<s>", "const", "MCPhysReg", "", "SIRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "CallingConv", "::", "ID", "CC", "=", "MF", "->", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", ";", ...	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "AMDGPU", "SI", "AMDGPU", "AMDGPU::NoRegister" ]	AMDGPURegisterInfo15	getCalleeSavedRegs	AMDGPU	GPU	LLVM	20,250	66	1	[]
[ "<s>", "unsigned", "getReg", "(", ")", "const", "override", "{", "assert", "(", "Kind", "==", "Register", "&&", "\"Invalid type access!\"", ")", ";", "return", "Reg", ".", "RegNum", ";", "}", "</s>" ]	[ "Returns", "the", "register", "associated", "with", "this", "edge", "." ]	[ "BPF", "\"Invalid type access!\"" ]	BPFAsmParser	getReg	BPF	Virtual ISA	LLVM	20,251	22	1	[]
[ "<s>", "static", "void", "arm_init_mve_builtins", "(", "void", ")", "{", "volatile", "unsigned", "int", "i", ",", "fcode", "=", "ARM_BUILTIN_MVE_PATTERN_START", ";", "arm_init_simd_builtin_scalar_types", "(", ")", ";", "arm_init_simd_builtin_types", "(", ")", ";", "...	[ "Set", "up", "all", "the", "MVE", "builtins", "mentioned", "in", "arm_mve_builtins.def", "file", "." ]	[ "arm", "\"__builtin_arm_get_fpscr_nzcvqc\"", "\"__builtin_arm_set_fpscr_nzcvqc\"", "0", "\"__builtin_mve\"" ]	arm-builtins	arm_init_mve_builtins	arm	CPU	GCC	20,252	127	1	[]
[ "<s>", "bool", "AMDGPUCommonSubtarget", "::", "makeLIDRangeMetadata", "(", "Instruction", "", "I", ")", "const", "{", "Function", "", "Kernel", "=", "I", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "unsigned", "MinSize", "=", "0", ";",...	[ "Creates", "value", "range", "metadata", "on", "an", "workitemid", ".", "*", "intrinsic", "call", "or", "load", "." ]	[ "AMDGPU", "AMDGPU", "0", "Intrinsic::amdgcn_workitem_id_x", "Intrinsic::r600_read_tidig_x", "Intrinsic::r600_read_local_size_x", "0", "Intrinsic::amdgcn_workitem_id_y", "Intrinsic::r600_read_tidig_y", "Intrinsic::r600_read_local_size_y", "1", "Intrinsic::amdgcn_workitem_id_z", "Intrinsic::r6...	AMDGPUSubtarget76	makeLIDRangeMetadata	AMDGPU	GPU	LLVM	20,253	300	1	[]
[ "<s>", "void", "pdp11_expand_prologue", "(", "void", ")", "{", "HOST_WIDE_INT", "fsize", "=", "get_frame_size", "(", ")", ";", "unsigned", "regno", ";", "rtx", "x", ",", "via_ac", "=", "NULL", ";", "if", "(", "MAIN_NAME_P", "(", "DECL_NAME", "(", "current_...	[ "Expand", "the", "function", "prologue", "." ]	[ "pdp11" ]	pdp11	pdp11_expand_prologue	pdp11	MPU	GCC	20,254	257	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"Hexagon generate predicate operations\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "Hexagon", "\"Hexagon generate predicate operations\"" ]	HexagonGenPredicate1	getPassName	Hexagon	DSP	LLVM	20,255	11	1	[]
[ "<s>", "void", "cris_asm_output_label_ref", "(", "FILE", "", "file", ",", "char", "", "buf", ")", "{", "if", "(", "flag_pic", "&&", "in_code", ">", "0", ")", "{", "assemble_name", "(", "file", ",", "buf", ")", ";", "if", "(", "!", "current_function_u...	[ "Worker", "function", "for", "ASM_OUTPUT_LABEL_REF", "." ]	[ "cris", "0", "\"emitting PIC operand, but PIC register isn't set up\"" ]	cris3	cris_asm_output_label_ref	cris	MPU	GCC	20,256	48	1	[]
[ "<s>", "void", "SITargetLowering", "::", "computeKnownBitsForTargetInstr", "(", "GISelKnownBits", "&", "KB", ",", "Register", "R", ",", "KnownBits", "&", "Known", ",", "const", "APInt", "&", "DemandedElts", ",", "const", "MachineRegisterInfo", "&", "MRI", ",", "...	[ "Determine", "which", "of", "the", "bits", "specified", "in", "Mask", "are", "known", "to", "be", "either", "zero", "or", "one", "and", "return", "them", "in", "the", "KnownZero/KnownOne", "bitsets", "." ]	[ "AMDGPU", "SI", "AMDGPU::G_INTRINSIC", "Intrinsic::amdgcn_workitem_id_x", "0", "Intrinsic::amdgcn_workitem_id_y", "1", "Intrinsic::amdgcn_workitem_id_z", "2", "Intrinsic::amdgcn_mbcnt_lo", "Intrinsic::amdgcn_mbcnt_hi", "Intrinsic::amdgcn_groupstaticsize" ]	SIISelLowering120	computeKnownBitsForTargetInstr	AMDGPU	GPU	LLVM	20,257	210	1	[]
[ "<s>", "static", "void", "frv_registers_update_1", "(", "rtx", "x", ",", "rtx", "pat", "ATTRIBUTE_UNUSED", ",", "void", "*", "data", ")", "{", "unsigned", "int", "regno", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "REG", ")", "FOR_EACH_REGNO", "(",...	[ "A", "note_stores", "callback", ".", "DATA", "points", "to", "the", "regstate_t", "condition", "under", "which", "X", "is", "modified", ".", "Update", "FRV_PACKET", "accordingly", "." ]	[ "frv" ]	frv2	frv_registers_update_1	frv	VLIW	GCC	20,258	112	1	[]
[ "<s>", "void", "WebAssemblyFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "auto", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "assert", "(", "MFI", ".", "getC...	[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]	[ "WebAssembly", "WebAssembly", "\"WebAssembly should not have callee-saved registers\"", "WebAssembly", "\"__stack_pointer\"", "WebAssembly::CONST_I32", "0", "4", "4", "WebAssembly::LOAD_I32", "WebAssembly::SP32", "2", "WebAssembly::CONST_I32", "WebAssembly::SUB_I32", "WebAssembly::SP32",...	WebAssemblyFrameLowering31	emitPrologue	WebAssembly	Virtual ISA	LLVM	20,259	402	1	[]
[ "<s>", "void", "print", "(", "raw_ostream", "&", "OS", ")", "const", "override", "{", "switch", "(", "Kind", ")", "{", "case", "KindTy", "::", "Immediate", ":", "OS", "<<", "*", "getImm", "(", ")", ";", "break", ";", "case", "KindTy", "::", "Register...	[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]	[ "RISCV", "\"<register x\"", "\">\"", "\"'\"", "\"'\"", "\"<sysreg: \"", "\"<vecreg: \"", "8", "\"<vtypei: \"" ]	RISCVAsmParser43	print	RISCV	CPU	LLVM	20,260	127	1	[]
[ "<s>", "static", "void", "nios2_function_arg_advance", "(", "cumulative_args_t", "cum_v", ",", "const", "function_arg_info", "&", "arg", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "HOST_WIDE_INT", "param_size", "=", ...	[ "Update", "the", "data", "in", "CUM", "to", "advance", "over", "an", "argument", "of", "mode", "MODE", "and", "data", "type", "TYPE", ";", "TYPE", "is", "null", "for", "libcalls", "where", "that", "information", "may", "not", "be", "available", "." ]	[ "nios2", "0", "1" ]	nios2	nios2_function_arg_advance	nios2	MPU	GCC	20,261	74	1	[]
[ "<s>", "Value", "*", "X86TargetLowering", "::", "getIRStackGuard", "(", "IRBuilder", "<", ">", "&", "IRB", ")", "const", "{", "if", "(", "hasStackGuardSlotTLS", "(", "Subtarget", ".", "getTargetTriple", "(", ")", ")", ")", "{", "if", "(", "Subtarget", ".",...	[ "If", "the", "target", "has", "a", "standard", "location", "for", "the", "stack", "protector", "cookie", ",", "returns", "the", "address", "of", "that", "location", "." ]	[ "X86", "X86", "0x10", "0x28", "0x14", "\"fs\"", "X86AS::FS", "\"gs\"", "X86AS::GS" ]	X86ISelLowering159	getIRStackGuard	X86	CPU	LLVM	20,262	147	1	[]
[ "<s>", "SDValue", "MipsSelectionDAGInfo", "::", "EmitTargetCodeForMemmove", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "Align", "Alignme...	[ "Emit", "target-specific", "code", "that", "performs", "a", "memmove", "." ]	[ "Mips", "Mips" ]	MipsSelectionDAGInfo3	EmitTargetCodeForMemmove	Mips	CPU	LLVM	20,263	74	1	[]
[ "<s>", "unsigned", "PPCInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "...	[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...	[ "PowerPC", "PPC", "PPC::LD", "PPC::LWZ", "PPC::LFS", "PPC::LFD", "PPC::RESTORE_CR", "PPC::LVX", "PPC::RESTORE_VRSAVE", "1", "1", "2", "2", "0", "0" ]	PPCInstrInfo108	isLoadFromStackSlot	PowerPC	CPU	LLVM	20,264	134	1	[]
[ "<s>", "void", "RISCVAsmBackend", "::", "relaxInstruction", "(", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "MCInst", "Res", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "ll...	[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]	[ "RI5CY", "RISCV", "\"Opcode not expected!\"", "RISCV::C_BEQZ", "RISCV::BEQ", "0", "RISCV::X0", "1", "RISCV::C_BNEZ", "RISCV::BNE", "0", "RISCV::X0", "1", "RISCV::C_J", "RISCV::JAL", "RISCV::X0", "0", "RISCV::C_JAL", "RISCV::JAL", "RISCV::X1", "0" ]	RISCVAsmBackend	relaxInstruction	RI5CY	CPU	LLVM	20,265	238	1	[]
[ "<s>", "const", "InstrItineraryData", "*", "getInstrItineraryData", "(", ")", "const", "override", "{", "return", "&", "getSubtargetImpl", "(", ")", "->", "getInstrItineraryData", "(", ")", ";", "}", "</s>" ]	[ "getInstrItineraryData", "-", "Returns", "instruction", "itinerary", "data", "for", "the", "target", "or", "specific", "subtarget", "." ]	[ "ARM" ]	ARMTargetMachine5	getInstrItineraryData	ARM	CPU	LLVM	20,266	20	1	[]
[ "<s>", "bool", "TVMArgumentMove", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "{", "dbgs", "(", ")", "<<", "\"******** Argument Move ******\\n\"", "<<", "\"******** Function: \"", "<<", "MF", ".", "getName", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "TVM", "TVM", "\"******** Argument Move ******\\n\"", "\"******** Function: \"", "TVM::isArgument", "TVM::isArgument" ]	TVMArgumentMove	runOnMachineFunction	TVM	Virtual ISA	LLVM	20,267	139	1	[]
[ "<s>", "void", "c6x_final_prescan_insn", "(", "rtx_insn", "", "insn", ",", "rtx", "", "opvec", "ATTRIBUTE_UNUSED", ",", "int", "noperands", "ATTRIBUTE_UNUSED", ")", "{", "c6x_current_insn", "=", "insn", ";", "}", "</s>" ]	[ "Implements", "FINAL_PRESCAN_INSN", "." ]	[ "c6x" ]	c6x	c6x_final_prescan_insn	c6x	VLIW	GCC	20,268	22	1	[]
[ "<s>", "SDValue", "HexagonTargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", ...	[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]	[ "Hexagon", "Hexagon", "ISD::InputArg", "16", "Hexagon", "0", "1", "2", "0" ]	HexagonISelLowering112	LowerCallResult	Hexagon	DSP	LLVM	20,269	181	1	[]
[ "<s>", "static", "bool", "backward_propagate_worthwhile_p", "(", "const", "basic_block", "cfg_bb", ",", "const", "vector_block_info", "block_info", ")", "{", "if", "(", "loop_basic_block_p", "(", "cfg_bb", ")", ")", "{", "if", "(", "block_info", ".", "reaching_out...	[ "Return", "true", "if", "the", "block", "is", "worthwhile", "backward", "propagation", "." ]	[ "riscv" ]	riscv-vsetvl	backward_propagate_worthwhile_p	riscv	CPU	GCC	20,270	95	1	[]
[ "<s>", "int", "X86FrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "unsigned", "&", "FrameReg", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ...	[ "getFrameIndexReference", "-", "This", "method", "should", "return", "the", "base", "register", "and", "offset", "used", "to", "reference", "a", "frame", "index", "location", "." ]	[ "X86", "X86", "X86", "X86", "X86", "X86", "0", "16", "8", "X86", "X86", "16", "0", "\"FPDelta isn't aligned per the Win64 ABI!\"", "\"VLAs and dynamic stack realign, but no FP?!\"", "0", "0", "0", "0", "X86", "0" ]	X86FrameLowering102	getFrameIndexReference	X86	CPU	LLVM	20,271	413	1	[]
[ "<s>", "static", "bool", "isEqual", "(", "const", "TOCKey", "&", "A", ",", "const", "TOCKey", "&", "B", ")", "{", "return", "A", "==", "B", ";", "}", "</s>" ]	[ "isEqual", "-", "Compares", "two", "trees", "for", "structural", "equality", "and", "returns", "true", "if", "they", "are", "equal", "." ]	[ "PowerPC" ]	PPCAsmPrinter (2)3	isEqual	PowerPC	CPU	LLVM	20,272	21	1	[]
[ "<s>", "bool", "SITargetLowering", "::", "isOffsetFoldingLegal", "(", "const", "GlobalAddressSDNode", "*", "GA", ")", "const", "{", "return", "(", "GA", "->", "getAddressSpace", "(", ")", "==", "AMDGPUAS", "::", "GLOBAL_ADDRESS", "\|\|", "GA", "->", "getAddressSpa...	[ "Return", "true", "if", "folding", "a", "constant", "offset", "with", "the", "given", "GlobalAddress", "is", "legal", "." ]	[ "AMDGPU", "SI", "AMDGPU", "AMDGPU" ]	SIISelLowering113	isOffsetFoldingLegal	AMDGPU	GPU	LLVM	20,273	46	1	[]
[ "<s>", "rtx", "create_TOC_reference", "(", "rtx", "symbol", ",", "rtx", "largetoc_reg", ")", "{", "rtx", "tocrel", ",", "tocreg", ",", "hi", ";", "gcc_assert", "(", "TARGET_TOC", ")", ";", "if", "(", "TARGET_DEBUG_ADDR", ")", "{", "if", "(", "SYMBOL_REF_P"...	[ "Create", "a", "TOC", "reference", "for", "symbol_ref", "SYMBOL", ".", "If", "LARGETOC_REG", "is", "non-null", ",", "use", "that", "as", "the", "register", "to", "put", "the", "HIGH", "value", "into", "if", "register", "allocation", "is", "already", "done", ...	[ "rs6000", "\"\\ncreate_TOC_reference, (symbol_ref %s)\\n\"", "0", "\"\\ncreate_TOC_reference, code %s:\\n\"", "2" ]	rs6000	create_TOC_reference	rs6000	CPU	GCC	20,274	168	1	[]
[ "<s>", "bool", "isMaskAndCmp0FoldingBeneficial", "(", "const", "Instruction", "&", "AndI", ")", "const", "override", "{", "ConstantInt", "*", "Mask", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "AndI", ".", "getOperand", "(", "1", ")", ")", ";", "return",...	[ "Return", "if", "the", "target", "supports", "combining", "a", "chain", "like", ":" ]	[ "SystemZ", "1", "16" ]	SystemZISelLowering18	isMaskAndCmp0FoldingBeneficial	SystemZ	CPU	LLVM	20,275	43	1	[]
[ "<s>", "void", "CSKYInstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "O", ",", "unsigned", "RegNo", ")", "const", "{", "O", "<<", "getRegisterName", "(", "RegNo", ")", ";", "}", "</s>" ]	[ "Print", "the", "assembler", "register", "name", "." ]	[ "CSKY", "CSKY" ]	CSKYInstPrinter	printRegName	CSKY	CPU	LLVM	20,276	22	1	[]
[ "<s>", "bool", "X86TargetLowering", "::", "isTruncateFree", "(", "const", "Type", "", "Ty1", ",", "const", "Type", "", "Ty2", ")", "const", "{", "if", "(", "!", "Ty1", "->", "isIntegerTy", "(", ")", "\|\|", "!", "Ty2", "->", "isIntegerTy", "(", ")", ...	[ "Return", "true", "if", "it", "'s", "free", "to", "truncate", "a", "value", "of", "type", "Ty1", "to", "type", "Ty2", "." ]	[ "X86", "X86" ]	X86ISelLowering144	isTruncateFree	X86	CPU	LLVM	20,277	67	1	[]
[ "<s>", "static", "void", "sparc_atomic_assign_expand_fenv", "(", "tree", "", "hold", ",", "tree", "", "clear", ",", "tree", "*", "update", ")", "{", "if", "(", "!", "TARGET_FPU", ")", "return", ";", "const", "unsigned", "HOST_WIDE_INT", "accrued_exception_ma...	[ "Implement", "TARGET_ATOMIC_ASSIGN_EXPAND_FENV", "hook", "." ]	[ "sparc", "0x1f", "5", "0x1f", "23", "1", "1", "1", "1", "1", "1", "5" ]	sparc4	sparc_atomic_assign_expand_fenv	sparc	CPU	GCC	20,278	323	1	[]
[ "<s>", "virtual", "const", "OR1KInstrInfo", "*", "getInstrInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]	[ "TargetInstrInfo", "getter", "." ]	[ "OR1K", "OR1K" ]	OR1KTargetMachine	getInstrInfo	OR1K	CPU	LLVM	20,279	14	1	[]
[ "<s>", "bool", "SystemZAsmParser", "::", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "OperandVector", "&", "Operands", ")", "{", "applyMnemonicAliases", "(", "Name", ",", "getAvailableFeatures...	[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]	[ "SystemZ", "SystemZ", "0", "SystemZ", "\"unexpected token in argument list\"" ]	SystemZAsmParser31	ParseInstruction	SystemZ	CPU	LLVM	20,280	153	1	[]
[ "<s>", "StackOffset", "(", "const", "StackOffset", "&", "Other", ")", ":", "Bytes", "(", "Other", ".", "Bytes", ")", ",", "ScalableBytes", "(", "Other", ".", "ScalableBytes", ")", "{", "}", "</s>" ]	[ "Offset", "from", "the", "stack", "pointer", "." ]	[ "AArch64" ]	AArch64StackOffset	StackOffset	AArch64	CPU	LLVM	20,281	23	1	[]
[ "<s>", "void", "VEFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "const", "VEMachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "VEMachineFunctionInfo", ">", "...	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "VE", "VE", "VE", "VE", "VE", "VE::ORri", "VE::SX11", "VE::SX9", "0" ]	VEFrameLowering2	emitEpilogue	VE	CPU	LLVM	20,282	149	1	[]
[ "<s>", "static", "bool", "nds32_function_ok_for_sibcall", "(", "tree", "decl", ",", "tree", "exp", "ATTRIBUTE_UNUSED", ")", "{", "return", "(", "!", "TARGET_V3PUSH", "&&", "(", "cfun", "->", "machine", "->", "va_args_size", "==", "0", ")", "&&", "decl", ")",...	[ "Return", "true", "if", "it", "is", "ok", "to", "do", "sibling", "call", "optimization", "." ]	[ "nds32", "0" ]	nds325	nds32_function_ok_for_sibcall	nds32	CPU	GCC	20,283	31	1	[]
[ "<s>", "static", "bool", "timode_mem_p", "(", "rtx", "x", ")", "{", "return", "MEM_P", "(", "x", ")", "&&", "(", "TARGET_SSE_UNALIGNED_LOAD_OPTIMAL", "\|\|", "!", "misaligned_operand", "(", "x", ",", "TImode", ")", ")", ";", "}", "</s>" ]	[ "Check", "for", "a", "suitable", "TImode", "memory", "operand", "." ]	[ "i386" ]	i386-features1	timode_mem_p	i386	CPU	GCC	20,284	27	1	[]
[ "<s>", "bool", "GCNDownwardRPTracker", "::", "advance", "(", "MachineBasicBlock", "::", "const_iterator", "Begin", ",", "MachineBasicBlock", "::", "const_iterator", "End", ",", "const", "LiveRegSet", "", "LiveRegsCopy", ")", "{", "reset", "(", "", "Begin", ",", ...	[ "Advance", "across", "the", "current", "instruction", "." ]	[ "AMDGPU" ]	GCNRegPressure	advance	AMDGPU	GPU	LLVM	20,285	36	1	[]
[ "<s>", "virtual", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "ARMFunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "ARMFunctionInfo", ">", "(", ")", ";", "if", "(", "AFI", "->", "getGlobalBaseReg", "(", ")", "==",...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "ARM", "ARM", "ARM", "0", "ARM", "ARM", "0", "\"_GLOBAL_OFFSET_TABLE_\"", "ARM", "ARM", "ARM", "ARM::t2LDRpci", "ARM::LDRcp", "ARM::LDRcp", "0" ]	ARMInstrInfo11	runOnMachineFunction	ARM	CPU	LLVM	20,286	293	1	[]
[ "<s>", "void", "HexagonDAGToDAGISel", "::", "Select", "(", "SDNode", "*", "N", ")", "{", "if", "(", "N", "->", "isMachineOpcode", "(", ")", ")", "return", "N", "->", "setNodeId", "(", "-", "1", ")", ";", "switch", "(", "N", "->", "getOpcode", "(", ...	[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]	[ "Hexagon", "Hexagon", "1", "ISD::Constant", "ISD::ConstantFP", "ISD::FrameIndex", "ISD::SHL", "ISD::LOAD", "ISD::STORE", "ISD::INTRINSIC_W_CHAIN", "ISD::INTRINSIC_WO_CHAIN", "HexagonISD::VALIGN", "HexagonISD::VALIGNADDR", "HexagonISD::TYPECAST", "HexagonISD::P2D", "HexagonISD::D2P", ...	HexagonISelDAGToDAG18	Select	Hexagon	DSP	LLVM	20,287	250	1	[]
[ "<s>", "unsigned", "getNumFixupKinds", "(", ")", "const", "{", "return", "X86", "::", "NumTargetFixupKinds", ";", "}", "</s>" ]	[ "Get", "the", "number", "of", "target", "specific", "fixup", "kinds", "." ]	[ "X86", "X86::NumTargetFixupKinds" ]	X86AsmBackend20	getNumFixupKinds	X86	CPU	LLVM	20,288	12	1	[]
[ "<s>", "static", "rtx", "h8300_function_value", "(", "const_tree", "ret_type", ",", "const_tree", "fn_decl_or_type", "ATTRIBUTE_UNUSED", ",", "bool", "outgoing", "ATTRIBUTE_UNUSED", ")", "{", "return", "gen_rtx_REG", "(", "TYPE_MODE", "(", "ret_type", ")", ",", "R0_...	[ "Worker", "function", "for", "TARGET_FUNCTION_VALUE", ".", "On", "the", "H8", "the", "return", "value", "is", "in", "R0/R1", "." ]	[ "h8300" ]	h8300	h8300_function_value	h8300	MPU	GCC	20,289	28	1	[]
[ "<s>", "void", "h8300_expand_branch", "(", "enum", "rtx_code", "code", ",", "rtx", "label", ")", "{", "rtx", "tmp", ";", "tmp", "=", "gen_rtx_fmt_ee", "(", "code", ",", "VOIDmode", ",", "cc0_rtx", ",", "const0_rtx", ")", ";", "tmp", "=", "gen_rtx_IF_THEN_E...	[ "Expand", "a", "conditional", "branch", "." ]	[ "h8300" ]	h83003	h8300_expand_branch	h8300	MPU	GCC	20,290	58	1	[]
[ "<s>", "static", "void", "pru_print_operand_address", "(", "FILE", "*", "file", ",", "machine_mode", "mode", ",", "rtx", "op", ")", "{", "if", "(", "CONSTANT_ADDRESS_P", "(", "op", ")", "&&", "text_segment_operand", "(", "op", ",", "VOIDmode", ")", ")", "{...	[ "Implement", "TARGET_PRINT_OPERAND_ADDRESS", "." ]	[ "pru", "\"unexpected text address:\"", "0", "\"unsupported constant address:\"", "\"%d, %d\"", "0", "1", "0", "\"%d, %s\"", "0", "\"%s, \"", "\"%s, %s\"", "\"%s, 0\"", "0", "\"unsupported memory expression:\"" ]	pru	pru_print_operand_address	pru	CPU	GCC	20,291	372	1	[]
[ "<s>", "void", "MipsTargetStreamer", "::", "emitGPRestore", "(", "int", "Offset", ",", "SMLoc", "IDLoc", ",", "const", "MCSubtargetInfo", "*", "STI", ")", "{", "emitLoadWithImmOffset", "(", "Mips", "::", "LW", ",", "GPReg", ",", "Mips", "::", "SP", ",", "O...	[ "Emit", "the", "$", "gp", "restore", "operation", "for", ".cprestore", "." ]	[ "Mips", "Mips", "Mips::LW", "Mips::SP" ]	MipsTargetStreamer (2)1	emitGPRestore	Mips	CPU	LLVM	20,292	39	1	[]
[ "<s>", "unsigned", "getNumBlocks", "(", ")", "const", "override", "{", "return", "Region", "->", "getNumBlocks", "(", ")", ";", "}", "</s>" ]	[ "Get", "the", "number", "of", "blocks", "in", "this", "loop", "in", "constant", "time", "." ]	[ "WebAssembly" ]	WebAssemblyCFGSort	getNumBlocks	WebAssembly	Virtual ISA	LLVM	20,293	15	1	[]
[ "<s>", "bool", "MBlazeFrameInfo", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "return", "DisableFramePointerElim", "(", "MF", ")", "\|\|",...	[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]	[ "MBlaze", "MBlaze" ]	MBlazeFrameInfo	hasFP	MBlaze	MPU	LLVM	20,294	36	1	[]
[ "<s>", "bool", "X86TargetLowering", "::", "isVectorShiftByScalarCheap", "(", "Type", "*", "Ty", ")", "const", "{", "unsigned", "Bits", "=", "Ty", "->", "getScalarSizeInBits", "(", ")", ";", "if", "(", "Bits", "==", "8", ")", "return", "false", ";", "if", ...	[ "This", "is", "used", "to", "enable", "splatted", "operand", "transforms", "for", "vector", "shifts", "and", "vector", "funnel", "shifts", "." ]	[ "X86", "X86", "8", "128", "8", "16", "32", "64", "32", "64", "16" ]	X86ISelLowering (2)6	isVectorShiftByScalarCheap	X86	CPU	LLVM	20,295	106	1	[]
[ "<s>", "bool", "X86TTIImpl", "::", "isLegalMaskedGather", "(", "Type", "*", "DataTy", ",", "Align", "Alignment", ")", "{", "if", "(", "!", "(", "ST", "->", "hasAVX512", "(", ")", "\|\|", "(", "ST", "->", "hasFastGather", "(", ")", "&&", "ST", "->", "ha...	[ "Return", "true", "if", "the", "target", "supports", "masked", "gather", "." ]	[ "X86", "X86", "1", "2", "4", "32", "64" ]	X86TargetTransformInfo101	isLegalMaskedGather	X86	CPU	LLVM	20,296	174	1	[]
[ "<s>", "bool", "AMDGPUInliner", "::", "runOnSCC", "(", "CallGraphSCC", "&", "SCC", ")", "{", "TTIWP", "=", "&", "getAnalysis", "<", "TargetTransformInfoWrapperPass", ">", "(", ")", ";", "return", "LegacyInlinerBase", "::", "runOnSCC", "(", "SCC", ")", ";", "...	[ "runOnSCC", "-", "This", "method", "should", "be", "implemented", "by", "the", "subclass", "to", "perform", "whatever", "action", "is", "necessary", "for", "the", "specified", "SCC", "." ]	[ "AMDGPU", "AMDGPU" ]	AMDGPUInline	runOnSCC	AMDGPU	GPU	LLVM	20,297	29	1	[]
[ "<s>", "bool", "rs6000_discover_homogeneous_aggregate", "(", "machine_mode", "mode", ",", "const_tree", "type", ",", "machine_mode", "", "elt_mode", ",", "int", "", "n_elts", ")", "{", "if", "(", "TARGET_HARD_FLOAT", "&&", "DEFAULT_ABI", "==", "ABI_ELFv2", "&&",...	[ "If", "an", "argument", ",", "whose", "type", "is", "described", "by", "TYPE", "and", "MODE", ",", "is", "a", "homogeneous", "float", "or", "vector", "aggregate", "that", "shall", "be", "passed", "in", "FP/vector", "registers", "according", "to", "the", "E...	[ "rs6000", "0", "0", "0", "16", "8", "\"gcc-10/changes.html#empty_base\"", "1", "\"parameter passing for argument of type %qT \"", "\"when C++17 is enabled changed to match C++14 \"", "\"%{in GCC 10.1%}\"", "\"parameter passing for argument of type %qT \"", "\"with %<[[no_unique_address]]%> m...	rs6000-call	rs6000_discover_homogeneous_aggregate	rs6000	CPU	GCC	20,298	297	1	[]
[ "<s>", "static", "void", "mmix_option_override", "(", "void", ")", "{", "if", "(", "flag_pic", ")", "{", "warning", "(", "0", ",", "\"%<-f%s%> not supported: ignored\"", ",", "(", "flag_pic", ">", "1", ")", "?", "\"PIC\"", ":", "\"pic\"", ")", ";", "flag_p...	[ "TARGET_OPTION_OVERRIDE", "." ]	[ "mmix", "0", "\"%<-f%s%> not supported: ignored\"", "1", "\"PIC\"", "\"pic\"", "0", "\"\\t.byte\\t\"", "\"\\t.short\\t\"", "\"\\t.long\\t\"", "\"\\t.dc.a\\t\"" ]	mmix	mmix_option_override	mmix	CPU	GCC	20,299	83	1	[]

[ "<s>", "bool", "isFPImm", "(", ")", "const", "{", "return", "Kind", "==", "Float", ";", "}", "</s>" ]

[ "isFPImm", "-", "Tests", "if", "this", "is", "a", "MO_FPImmediate", "operand", "." ]

[ "WebAssembly" ]

WebAssemblyAsmParser

isFPImm

WebAssembly

Virtual ISA

LLVM

20,200

12

1

[]

[ "<s>", "unsigned", "AMDGPUTargetLowering", "::", "ComputeNumSignBitsForTargetNode", "(", "SDValue", "Op", ",", "const", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", ...

[ "Determine", "the", "number", "of", "bits", "in", "the", "operation", "that", "are", "sign", "bits", "." ]

[ "R600", "AMDGPUISD::BFE_I32", "2", "1", "32", "1", "1", "0", "1", "AMDGPUISD::BFE_U32", "2", "32", "0x1f", "1", "1" ]

AMDGPUISelLowering100

ComputeNumSignBitsForTargetNode

R600

GPU

LLVM

20,201

181

1

[]

[ "<s>", "virtual", "bool", "doInitialization", "(", "Module", "&", "M", ")", "override", "{", "if", "(", "!", "TOC", ".", "empty", "(", ")", ")", "TOC", ".", "clear", "(", ")", ";", "return", "AsmPrinter", "::", "doInitialization", "(", "M", ")", ";",...

[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]

[ "PowerPC" ]

PPCAsmPrinter (2)1

doInitialization

PowerPC

CPU

LLVM

20,202

34

1

[]

[ "<s>", "static", "tree", "rs6000_get_function_versions_dispatcher", "(", "void", "*", "decl", ")", "{", "tree", "fn", "=", "(", "tree", ")", "decl", ";", "struct", "cgraph_node", "*", "node", "=", "NULL", ";", "struct", "cgraph_node", "*", "default_node", "=...

[ "Make", "a", "dispatcher", "declaration", "for", "the", "multi-versioned", "function", "DECL", ".", "Calls", "to", "DECL", "function", "will", "be", "replaced", "with", "calls", "to", "the", "dispatcher", "by", "the", "front-end", ".", "Returns", "the", "decl"...

[ "rs6000", "\"rs6000_get_function_versions_dispatcher (%s)\\n\"", "\"%<target_clones%> attribute needs GLIBC (2.23 and newer) that \"", "\"exports hardware capability bits\"", "1", "1", "\"multiversioning needs %<ifunc%> which is not supported \"", "\"on this target\"" ]

rs6000

rs6000_get_function_versions_dispatcher

rs6000

CPU

GCC

20,203

390

1

[]

[ "<s>", "static", "bool", "aarch64_handle_attr_tune", "(", "const", "char", "*", "str", ",", "const", "char", "*", "pragma_or_attr", ")", "{", "const", "struct", "processor", "*", "tmp_tune", "=", "NULL", ";", "enum", "aarch64_parse_opt_result", "parse_res", "=",...

[ "Handle", "the", "argument", "STR", "to", "the", "tune=", "target", "attribute", ".", "PRAGMA_OR_ATTR", "is", "used", "in", "potential", "error", "messages", "." ]

[ "aarch64", "\"unknown value %qs for 'tune' target %s\"" ]

aarch643

aarch64_handle_attr_tune

aarch64

CPU

GCC

20,204

91

1

[]

[ "<s>", "MachineBasicBlock", "::", "iterator", "SNESFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "const", "SNESSubtar...

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "SNES", "SNES", "SNES", "SNES", "SNES", "0", "1", "\"Unsupported stack alignment\"", "SNES::SUBIWRdK", "SNES::SPREAD", "SNES::A", "SNES::SP", "SNES::A", "SNES::A", "3", "SNES::SPWRITE", "SNES::SP", "SNES::A" ]

SNESFrameLowering

eliminateCallFramePseudoInstr

SNES

DSP

LLVM

20,205

314

1

[]

[ "<s>", "static", "bool", "ix86_expand_vector_init_one_var", "(", "bool", "mmx_ok", ",", "machine_mode", "mode", ",", "rtx", "target", ",", "rtx", "vals", ",", "int", "one_var", ")", "{", "rtx", "var", "=", "XVECEXP", "(", "vals", ",", "0", ",", "one_var", ...

[ "A", "subroutine", "of", "ix86_expand_vector_init", ".", "Store", "into", "TARGET", "a", "vector", "consisting", "of", "the", "values", "in", "VALS", ".", "It", "is", "known", "that", "all", "elements", "except", "ONE_VAR", "are", "constants", ".", "Return", ...

[ "i386", "0", "0", "0", "0", "1", "1", "8", "1", "0xff", "8", "1", "1" ]

i386-expand1

ix86_expand_vector_init_one_var

i386

CPU

GCC

20,206

397

1

[]

[ "<s>", "static", "void", "mips_init_libfuncs", "(", "void", ")", "{", "if", "(", "TARGET_FIX_VR4120", ")", "{", "set_optab_libfunc", "(", "sdiv_optab", ",", "SImode", ",", "\"__vr4120_divsi3\"", ")", ";", "set_optab_libfunc", "(", "smod_optab", ",", "SImode", ",...

[ "Implement", "TARGET_INIT_LIBFUNCS", "." ]

[ "mips", "\"__vr4120_divsi3\"", "\"__vr4120_modsi3\"", "\"__mips16_addsf3\"", "\"__mips16_subsf3\"", "\"__mips16_mulsf3\"", "\"__mips16_divsf3\"", "\"__mips16_eqsf2\"", "\"__mips16_nesf2\"", "\"__mips16_gtsf2\"", "\"__mips16_gesf2\"", "\"__mips16_ltsf2\"", "\"__mips16_lesf2\"", "\"__mips16_...

mips3

mips_init_libfuncs

mips

CPU

GCC

20,207

297

1

[]

[ "<s>", "JVMSubtarget", "&", "JVMSubtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "FS", ")", "{", "if", "(", "CPUString", ".", "empty", "(", ")", ")", "CPUString", "=", "\"jvm\"", ";", "return", "*", "this", ";", "}", "</s>" ]

[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]

[ "JVM", "JVM", "JVM", "\"jvm\"" ]

JVMSubtarget

initializeSubtargetDependencies

JVM

Virtual ISA

LLVM

20,208

27

1

[]

[ "<s>", "void", "MipsTargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "return", "LowerOperationWrapper", "(", "N", ",", "Result...

[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]

[ "Mips", "Mips" ]

MipsISelLowering (2)

ReplaceNodeResults

Mips

CPU

LLVM

20,209

33

1

[]

[ "<s>", "bool", "SITargetLowering", "::", "isKnownNeverNaNForTargetNode", "(", "SDValue", "Op", ",", "const", "SelectionDAG", "&", "DAG", ",", "bool", "SNaN", ",", "unsigned", "Depth", ")", "const", "{", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "A...

[ "If", "SNaN", "is", "false", ",", "." ]

[ "AMDGPU", "SI", "AMDGPUISD::CLAMP", "SI", "SI", "0", "1", "AMDGPU" ]

SIISelLowering10

isKnownNeverNaNForTargetNode

AMDGPU

GPU

LLVM

20,210

107

1

[]

[ "<s>", "static", "void", "load_reg", "(", "int", "reg", ",", "HOST_WIDE_INT", "disp", ",", "int", "base", ")", "{", "rtx", "dest", "=", "gen_rtx_REG", "(", "word_mode", ",", "reg", ")", ";", "rtx", "basereg", "=", "gen_rtx_REG", "(", "Pmode", ",", "bas...

[ "Emit", "RTL", "to", "load", "REG", "from", "the", "memory", "location", "specified", "by", "BASE+DISP", ".", "Handle", "case", "where", "DISP", ">", "8k", "by", "using", "the", "add_high_const", "patterns", "." ]

[ "pa", "1", "1" ]

pa3

load_reg

pa

CPU

GCC

20,211

211

1

[]

[ "<s>", "static", "rtx", "frame_stack_add", "(", "HOST_WIDE_INT", "offset", ")", "{", "return", "frame_add", "(", "stack_pointer_rtx", ",", "offset", ")", ";", "}", "</s>" ]

[ "Emit", "a", "frame", "insn", "which", "adjusts", "stack", "pointer", "by", "OFFSET", "." ]

[ "arc" ]

arc

frame_stack_add

arc

MPU

GCC

20,212

17

1

[]

[ "<s>", "unsigned", "MSP430RegisterInfo", "::", "getRARegister", "(", ")", "const", "{", "return", "MSP430", "::", "PCW", ";", "}", "</s>" ]

[ "This", "method", "should", "return", "the", "register", "where", "the", "return", "address", "can", "be", "found", "." ]

[ "MSP430", "MSP430", "MSP430::PCW" ]

MSP430RegisterInfo10

getRARegister

MSP430

MPU

LLVM

20,213

14

1

[]

[ "<s>", "const", "char", "*", "SystemZTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "OPCODE", "(", "RET_FLAG", ")", ";", "OPCODE", "(", "CALL", ")", ";", "OPCODE", "(", "SIBCALL"...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "SystemZ", "SystemZ" ]

SystemZISelLowering19

getTargetNodeName

SystemZ

CPU

LLVM

20,214

232

1

[]

[ "<s>", "BitVector", "AArch64RegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "Bi...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "AArch64", "AArch64", "AArch64::SP", "AArch64::XZR", "AArch64::WSP", "AArch64::WZR", "AArch64::FP", "AArch64::W29", "AArch64::X18", "AArch64::W18", "AArch64::X19", "AArch64::W19" ]

AArch64RegisterInfo34

getReservedRegs

AArch64

CPU

LLVM

20,215

167

1

[]

[ "<s>", "static", "rtx", "zero_all_vector_registers", "(", "HARD_REG_SET", "need_zeroed_hardregs", ")", "{", "if", "(", "!", "TARGET_AVX", ")", "return", "NULL", ";", "for", "(", "unsigned", "int", "regno", "=", "0", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ...

[ "Generate", "a", "rtx", "to", "zero", "all", "vector", "registers", "together", "if", "possible", ",", "otherwise", ",", "return", "NULL", "." ]

[ "i386", "0" ]

i3861

zero_all_vector_registers

i386

CPU

GCC

20,216

81

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"Patmos Single-Path Mark (machine code)\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "Patmos", "\"Patmos Single-Path Mark (machine code)\"" ]

PatmosSPMark1

getPassName

Patmos

VLIW

LLVM

20,217

11

1

[]

[ "<s>", "static", "void", "frv_extract_membar", "(", "struct", "frv_io", "*", "io", ",", "rtx", "insn", ")", "{", "extract_insn", "(", "insn", ")", ";", "io", "->", "type", "=", "INTVAL", "(", "recog_data", ".", "operand", "[", "2", "]", ")", ";", "io...

[ "Fill", "IO", "with", "information", "about", "the", "load", "or", "store", "associated", "with", "membar", "instruction", "INSN", "." ]

[ "frv", "2", "1", "0", "0" ]

frv2

frv_extract_membar

frv

VLIW

GCC

20,218

63

1

[]

[ "<s>", "void", "gen_conditional_branch", "(", "rtx", "*", "operands", ",", "enum", "rtx_code", "code", ")", "{", "rtx", "op0", ",", "op1", ",", "target", ";", "mips_emit_compare", "(", "&", "code", ",", "&", "op0", ",", "&", "op1", ",", "TARGET_MIPS16", ...

[ "Emit", "the", "common", "code", "for", "doing", "conditional", "branches", ".", "operand", "[", "0", "]", "is", "the", "label", "to", "jump", "to", ".", "The", "comparison", "operands", "are", "saved", "away", "by", "cmp", "{", "si", ",", "di", ",", ...

[ "mips", "0" ]

mips3

gen_conditional_branch

mips

CPU

GCC

20,219

79

1

[]

[ "<s>", "std", "::", "pair", "<", "uint16_t", ",", "uint16_t", ">", "X86InstrInfo", "::", "getExecutionDomain", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "uint16_t", "domain", "=", "(", "MI", "->", "getDesc", "(", ")", ".", "TSFlags", ">...

[ "Return", "the", "current", "execution", "domain", "and", "bit", "mask", "of", "possible", "domains", "for", "instruction", "." ]

[ "X86", "X86", "X86II::SSEDomainShift", "3", "0xe", "0" ]

X86InstrInfo139

getExecutionDomain

X86

CPU

LLVM

20,220

64

1

[]

[ "<s>", "unsigned", "RISCVInstrInfo", "::", "insertBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "TBB", ",", "MachineBasicBlock", "*", "FBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "const", "DebugLoc", "&", "DL",...

[ "Insert", "branch", "code", "into", "the", "end", "of", "the", "specified", "MachineBasicBlock", "." ]

[ "RISCV", "RISCV", "0", "\"insertBranch must not be told to insert a fallthrough\"", "3", "0", "\"RISCV branch conditions have two components!\"", "RISCV", "RISCV", "RISCVABI::isCheriPureCapABI", "RISCV::PseudoCBR", "RISCV::PseudoBR", "1", "0", "1", "2", "1", "2" ]

RISCVInstrInfo26

insertBranch

RISCV

CPU

LLVM

20,221

284

1

[]

[ "<s>", "bool", "PPCAsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "StringRef", "IDVal", "=", "DirectiveID", ".", "getIdentifier", "(", ")", ";", "if", "(", "IDVal", "==", "\".word\"", ")", "return", "ParseDirectiveWord", "(", "4"...

[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]

[ "PowerPC", "PPC", "\".word\"", "4", "\".tc\"", "PPC", "8", "4" ]

PPCAsmParser1

ParseDirective

PowerPC

CPU

LLVM

20,222

64

1

[]

[ "<s>", "static", "cond_type", "is_cond_candidate", "(", "rtx", "insn", ")", "{", "if", "(", "GET_CODE", "(", "insn", ")", "==", "INSN", ")", "{", "rtx", "pat", "=", "PATTERN", "(", "insn", ")", ";", "rtx", "src", ",", "dst", ";", "if", "(", "GET_CO...

[ "Check", "whether", "insn", "is", "a", "candidate", "for", "a", "conditional", "." ]

[ "mcore", "0", "1", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "1" ]

mcore3

is_cond_candidate

mcore

MPU

GCC

20,223

414

1

[]

[ "<s>", "bool", "R600InstrInfo", "::", "SubsumesPredicate", "(", "const", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Pred1", ",", "const", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Pred2", ")", "const", "{", "return", "false", ";", "}", "</...

[ "Returns", "true", "if", "the", "first", "specified", "predicate", "subsumes", "the", "second", ",", "e.g", "." ]

[ "R600" ]

R600InstrInfo

SubsumesPredicate

R600

GPU

LLVM

20,224

27

1

[]

[ "<s>", "Function", "*", "AMDGPULibFunc", "::", "getOrInsertFunction", "(", "Module", "*", "M", ",", "const", "AMDGPULibFunc", "&", "fInfo", ")", "{", "std", "::", "string", "const", "FuncName", "=", "fInfo", ".", "mangle", "(", ")", ";", "Function", "*", ...

[ "Look", "up", "the", "specified", "function", "in", "the", "module", "symbol", "table", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU" ]

AMDGPULibFunc1

getOrInsertFunction

AMDGPU

GPU

LLVM

20,225

259

1

[]

[ "<s>", "SparcTargetMachine", "::", "SparcTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeMo...

[ "Create", "an", "ILP32", "architecture", "model", "." ]

[ "Sparc", "Sparc", "Sparc", "Sparc" ]

SparcTargetMachine46

SparcTargetMachine

Sparc

CPU

LLVM

20,226

90

1

[]

[ "<s>", "virtual", "bool", "isToken", "(", ")", "const", "LLVM_OVERRIDE", "{", "return", "Kind", "==", "KindToken", ";", "}", "</s>" ]

[ "isToken", "-", "Is", "this", "a", "token", "operand", "?" ]

[ "Videocore" ]

VideocoreAsmParser

isToken

Videocore

DSP

LLVM

20,227

14

1

[]

[ "<s>", "NodeId", "getNext", "(", ")", "const", "{", "return", "Next", ";", "}", "</s>" ]

[ "Get", "the", "next", "SDUse", "in", "the", "use", "list", "." ]

[ "Hexagon" ]

RDFGraph

getNext

Hexagon

DSP

LLVM

20,228

10

1

[]

[ "<s>", "void", "ix86_expand_round_sse4", "(", "rtx", "op0", ",", "rtx", "op1", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "op0", ")", ";", "rtx", "e1", ",", "e2", ",", "res", ",", "half", ";", "const", "struct", "real_format", "*", "fmt", ...

[ "Expand", "SSE", "sequence", "for", "computing", "round", "from", "OP1", "storing", "into", "OP0", "using", "sse4", "round", "insn", "." ]

[ "i386", "1", "0" ]

i386-expand

ix86_expand_round_sse4

i386

CPU

GCC

20,229

217

1

[]

[ "<s>", "void", "AMDGPUPassConfig", "::", "addIRPasses", "(", ")", "{", "disablePass", "(", "&", "StackMapLivenessID", ")", ";", "disablePass", "(", "&", "FuncletLayoutID", ")", ";", "disablePass", "(", "&", "PatchableFunctionID", ")", ";", "addPass", "(", "cre...

[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU" ]

AMDGPUTargetMachine85

addIRPasses

AMDGPU

GPU

LLVM

20,230

232

1

[]

[ "<s>", "unsigned", "getReg", "(", ")", "const", "{", "assert", "(", "Kind", "==", "Register", "&&", "\"Invalid access!\"", ")", ";", "return", "Reg", ".", "RegNum", ";", "}", "</s>" ]

[ "Returns", "the", "register", "associated", "with", "this", "edge", "." ]

[ "ARM", "\"Invalid access!\"" ]

ARMAsmParser13

getReg

ARM

CPU

LLVM

20,231

21

1

[]

[ "<s>", "static", "int", "tilepro_sched_adjust_cost", "(", "rtx_insn", "*", "insn", ",", "rtx", "link", ",", "rtx_insn", "*", "dep_insn", ",", "int", "cost", ")", "{", "if", "(", "CALL_P", "(", "insn", ")", "&&", "REG_NOTE_KIND", "(", "link", ")", "==", ...

[ "Implement", "TARGET_SCHED_ADJUST_COST", "." ]

[ "tilepro", "0" ]

tilepro2

tilepro_sched_adjust_cost

tilepro

VLIW

GCC

20,232

66

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"ARM MVE VPT Optimisation Pass\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "ARM", "\"ARM MVE VPT Optimisation Pass\"" ]

MVEVPTOptimisationsPass

getPassName

ARM

CPU

LLVM

20,233

11

1

[]

[ "<s>", "bool", "RISCVTargetLowering", "::", "isZExtFree", "(", "SDValue", "Val", ",", "EVT", "VT2", ")", "const", "{", "if", "(", "auto", "*", "LD", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "Val", ")", ")", "{", "EVT", "MemVT", "=", "LD", "->", ...

[ "Return", "true", "if", "zero-extending", "the", "specific", "node", "Val", "to", "type", "VT2", "is", "free", "(", "either", "because", "it", "'s", "implicitly", "zero-extended", "such", "as", "ARM", "ldrb", "/", "ldrh", "or", "because", "it", "'s", "fold...

[ "RISCV", "RISCV", "MVT::i8", "MVT::i16", "MVT::i32", "ISD::NON_EXTLOAD", "ISD::ZEXTLOAD" ]

RISCVISelLowering

isZExtFree

RISCV

CPU

LLVM

20,234

104

1

[]

[ "<s>", "bool", "ix86_expand_int_addcc", "(", "rtx", "operands", "[", "]", ")", "{", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "operands", "[", "1", "]", ")", ";", "rtx", "flags", ";", "rtx", "(", "*", "insn", ")", "(", "rtx", ",", "rtx", ",...

[ "Expand", "conditional", "increment", "or", "decrement", "using", "adb/sbb", "instructions", ".", "The", "default", "case", "using", "setcc", "followed", "by", "the", "conditional", "move", "can", "be", "done", "by", "generic", "code", "." ]

[ "i386", "1", "1", "0", "1", "1", "3", "3", "0", "0", "3", "0", "2" ]

i3864

ix86_expand_int_addcc

i386

CPU

GCC

20,235

362

1

[]

[ "<s>", "void", "AVRTargetObjectFile", "::", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "Base", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";", "ProgmemDataSection", "=", "Ctx", ".", "getELFSection", ...

[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]

[ "AVR", "AVR", "\".progmem.data\"", "\".progmem1.data\"", "\".progmem2.data\"", "\".progmem3.data\"", "\".progmem4.data\"", "\".progmem5.data\"" ]

AVRTargetObjectFile4

Initialize

AVR

MPU

LLVM

20,236

127

1

[]

[ "<s>", "static", "void", "handle_attr_preserve", "(", "function", "*", "fn", ")", "{", "basic_block", "bb", ";", "rtx_insn", "*", "insn", ";", "rtx_code_label", "*", "label", ";", "FOR_EACH_BB_FN", "(", "bb", ",", "fn", ")", "{", "FOR_BB_INSNS", "(", "bb",...

[ "The", "body", "of", "pass_bpf_core_attr", ".", "Scan", "RTL", "for", "accesses", "to", "structs/unions", "marked", "with", "__attribute__", "(", "(", "preserve_access_index", ")", ")", "and", "generate", "a", "CO-RE", "relocation", "for", "any", "such", "access...

[ "bpf", "0", "2", "0", "0", "16", "1", "\".text\"", "1" ]

bpf

handle_attr_preserve

bpf

Virtual ISA

GCC

20,237

304

1

[]

[ "<s>", "enum", "machine_mode", "select_cc_mode", "(", "enum", "rtx_code", "op", ",", "rtx", "x", ",", "rtx", "y", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "GET_MODE_CLASS", "(", "GET_MODE", "(", "x", ")", ")", "==", "MODE_FLOAT", ")", "{", "switch", "(",...

[ "Given", "a", "comparison", "code", "(", "EQ", ",", "NE", ",", "etc", ".", ")", "and", "the", "first", "operand", "of", "a", "COMPARE", ",", "return", "the", "mode", "to", "be", "used", "for", "the", "comparison", ".", "For", "floating-point", ",", "...

[ "sparc" ]

sparc3

select_cc_mode

sparc

CPU

GCC

20,238

163

1

[]

[ "<s>", "void", "relaxInstruction", "(", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "override", "{", "llvm_unreachable", "(", "\"relaxInstruction() unimplemented\"", ")", ";", "}", "</s>" ]

[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]

[ "VE", "\"relaxInstruction() unimplemented\"" ]

VEAsmBackend1

relaxInstruction

VE

CPU

LLVM

20,239

21

1

[]

[ "<s>", "void", "X86InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", ...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "X86", "X86", "\"Stack slot too small for store\"", "16" ]

X86InstrInfo12

storeRegToStackSlot

X86

CPU

LLVM

20,240

143

1

[]

[ "<s>", "virtual", "const", "ARMBaseInstrInfo", "*", "getInstrInfo", "(", ")", "const", "{", "llvm_unreachable", "(", "\"getInstrInfo not implemented\"", ")", ";", "}", "</s>" ]

[ "TargetInstrInfo", "getter", "." ]

[ "ARM", "ARM", "\"getInstrInfo not implemented\"" ]

ARMTargetMachine51

getInstrInfo

ARM

CPU

LLVM

20,241

15

1

[]

[ "<s>", "void", "SystemZPostRASchedStrategy", "::", "schedNode", "(", "SUnit", "*", "SU", ",", "bool", "IsTopNode", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"+++ Scheduling SU(\"", "<<", "SU", "->", "NodeNum", "<<", "\")\\n\"", ";", ")", ";", "Avai...

[ "ScheduleDAGMI", "has", "scheduled", "an", "instruction", "-", "tell", "HazardRec", "about", "it", "." ]

[ "SystemZ", "SystemZ", "\"+++ Scheduling SU(\"", "\")\\n\"" ]

SystemZMachineScheduler14

schedNode

SystemZ

CPU

LLVM

20,242

44

1

[]

[ "<s>", "bool", "AMDGPUTargetLowering", "::", "isFNegFree", "(", "EVT", "VT", ")", "const", "{", "assert", "(", "VT", ".", "isFloatingPoint", "(", ")", ")", ";", "VT", "=", "VT", ".", "getScalarType", "(", ")", ";", "return", "VT", "==", "MVT", "::", ...

[ "Return", "true", "if", "an", "fneg", "operation", "is", "free", "to", "the", "point", "where", "it", "is", "never", "worthwhile", "to", "replace", "it", "with", "a", "bitwise", "operation", "." ]

[ "AMDGPU", "AMDGPU", "MVT::f32", "MVT::f64", "MVT::f16" ]

AMDGPUISelLowering (2)1

isFNegFree

AMDGPU

GPU

LLVM

20,243

47

1

[]

[ "<s>", "MCObjectWriter", "*", "BPFAsmBackend", "::", "createObjectWriter", "(", "raw_pwrite_stream", "&", "OS", ")", "const", "{", "return", "createBPFELFObjectWriter", "(", "OS", ",", "0", ",", "IsLittleEndian", ")", ";", "}", "</s>" ]

[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]

[ "BPF", "BPF", "BPF", "0" ]

BPFAsmBackend

createObjectWriter

BPF

Virtual ISA

LLVM

20,244

23

1

[]

[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "NVPTXTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "TargetRegisterInfo", "*", "TRI", ",", "const", "std", "::", "string", "&", "Constraint", ",", ...

[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]

[ "NVPTX", "NVPTX", "1", "0", "0U", "NVPTX::Int1RegsRegClass", "0U", "NVPTX::Int16RegsRegClass", "0U", "NVPTX::Int16RegsRegClass", "0U", "NVPTX::Int32RegsRegClass", "0U", "NVPTX::Int64RegsRegClass", "0U", "NVPTX::Float32RegsRegClass", "0U", "NVPTX::Float64RegsRegClass" ]

NVPTXISelLowering53

getRegForInlineAsmConstraint

NVPTX

GPU

LLVM

20,245

180

1

[]

[ "<s>", "void", "SPUTargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "unsigned", "Opc", "=", "(", "unsigned", ")", "N", "->...

[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]

[ "CellSPU", "SPU", "0", "\"SPUTargetLowering::ReplaceNodeResults(): need to fix this!\\n\"", "\"Op.getOpcode() = \"", "\"\\n\"", "\"*Op.getNode():\\n\"" ]

SPUISelLowering11

ReplaceNodeResults

CellSPU

MPU

LLVM

20,246

87

1

[]

[ "<s>", "MachineInstr", "*", "ARMBaseInstrInfo", "::", "commuteInstructionImpl", "(", "MachineInstr", "&", "MI", ",", "bool", "NewMI", ",", "unsigned", "OpIdx1", ",", "unsigned", "OpIdx2", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")...

[ "Commutes", "the", "operands", "in", "the", "given", "instruction", "by", "changing", "the", "operands", "order", "and/or", "changing", "the", "instruction", "'s", "opcode", "and/or", "the", "immediate", "value", "operand", "." ]

[ "ARM", "ARM", "ARM::MOVCCr", "ARM::t2MOVCCr", "ARMCC::CondCodes", "ARMCC::AL", "ARM::CPSR", "ARMCC::getOppositeCondition" ]

ARMBaseInstrInfo110

commuteInstructionImpl

ARM

CPU

LLVM

20,247

139

1

[]

[ "<s>", "bool", "ARCompactTargetMachine", "::", "addInstSelector", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{", "PM", ".", "add", "(", "createARCompactISelDag", "(", "*", "this", ")", ")", ";", "return", "false", ...

[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]

[ "ARCompact", "ARC", "ARC" ]

ARCompactTargetMachine

addInstSelector

ARCompact

MPU

LLVM

20,248

30

1

[]

[ "<s>", "void", "arm_option_reconfigure_globals", "(", "void", ")", "{", "sprintf", "(", "arm_arch_name", ",", "\"__ARM_ARCH_%s__\"", ",", "arm_active_target", ".", "arch_pp_name", ")", ";", "arm_base_arch", "=", "arm_active_target", ".", "base_arch", ";", "arm_arch4",...

[ "Reconfigure", "global", "status", "flags", "from", "the", "active_target.isa", "." ]

[ "arm", "\"__ARM_ARCH_%s__\"", "\"selected fp16 options are incompatible\"", "0", "0", "0", "\"%<-mstack-protector-guard=tls%> needs a hardware TLS register\"" ]

arm

arm_option_reconfigure_globals

arm

CPU

GCC

20,249

510

1

[]

[ "<s>", "const", "MCPhysReg", "*", "SIRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "CallingConv", "::", "ID", "CC", "=", "MF", "->", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", ";", ...

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "AMDGPU", "SI", "AMDGPU", "AMDGPU::NoRegister" ]

AMDGPURegisterInfo15

getCalleeSavedRegs

AMDGPU

GPU

LLVM

20,250

66

1

[]

[ "<s>", "unsigned", "getReg", "(", ")", "const", "override", "{", "assert", "(", "Kind", "==", "Register", "&&", "\"Invalid type access!\"", ")", ";", "return", "Reg", ".", "RegNum", ";", "}", "</s>" ]

[ "Returns", "the", "register", "associated", "with", "this", "edge", "." ]

[ "BPF", "\"Invalid type access!\"" ]

BPFAsmParser

getReg

BPF

Virtual ISA

LLVM

20,251

22

1

[]

[ "<s>", "static", "void", "arm_init_mve_builtins", "(", "void", ")", "{", "volatile", "unsigned", "int", "i", ",", "fcode", "=", "ARM_BUILTIN_MVE_PATTERN_START", ";", "arm_init_simd_builtin_scalar_types", "(", ")", ";", "arm_init_simd_builtin_types", "(", ")", ";", "...

[ "Set", "up", "all", "the", "MVE", "builtins", "mentioned", "in", "arm_mve_builtins.def", "file", "." ]

[ "arm", "\"__builtin_arm_get_fpscr_nzcvqc\"", "\"__builtin_arm_set_fpscr_nzcvqc\"", "0", "\"__builtin_mve\"" ]

arm-builtins

arm_init_mve_builtins

arm

CPU

GCC

20,252

127

1

[]

[ "<s>", "bool", "AMDGPUCommonSubtarget", "::", "makeLIDRangeMetadata", "(", "Instruction", "*", "I", ")", "const", "{", "Function", "*", "Kernel", "=", "I", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "unsigned", "MinSize", "=", "0", ";",...

[ "Creates", "value", "range", "metadata", "on", "an", "workitemid", ".", "*", "intrinsic", "call", "or", "load", "." ]

[ "AMDGPU", "AMDGPU", "0", "Intrinsic::amdgcn_workitem_id_x", "Intrinsic::r600_read_tidig_x", "Intrinsic::r600_read_local_size_x", "0", "Intrinsic::amdgcn_workitem_id_y", "Intrinsic::r600_read_tidig_y", "Intrinsic::r600_read_local_size_y", "1", "Intrinsic::amdgcn_workitem_id_z", "Intrinsic::r6...

AMDGPUSubtarget76

makeLIDRangeMetadata

AMDGPU

GPU

LLVM

20,253

300

1

[]

[ "<s>", "void", "pdp11_expand_prologue", "(", "void", ")", "{", "HOST_WIDE_INT", "fsize", "=", "get_frame_size", "(", ")", ";", "unsigned", "regno", ";", "rtx", "x", ",", "via_ac", "=", "NULL", ";", "if", "(", "MAIN_NAME_P", "(", "DECL_NAME", "(", "current_...

[ "Expand", "the", "function", "prologue", "." ]

[ "pdp11" ]

pdp11

pdp11_expand_prologue

pdp11

MPU

GCC

20,254

257

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"Hexagon generate predicate operations\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "Hexagon", "\"Hexagon generate predicate operations\"" ]

HexagonGenPredicate1

getPassName

Hexagon

DSP

LLVM

20,255

11

1

[]

[ "<s>", "void", "cris_asm_output_label_ref", "(", "FILE", "*", "file", ",", "char", "*", "buf", ")", "{", "if", "(", "flag_pic", "&&", "in_code", ">", "0", ")", "{", "assemble_name", "(", "file", ",", "buf", ")", ";", "if", "(", "!", "current_function_u...

[ "Worker", "function", "for", "ASM_OUTPUT_LABEL_REF", "." ]

[ "cris", "0", "\"emitting PIC operand, but PIC register isn't set up\"" ]

cris3

cris_asm_output_label_ref

cris

MPU

GCC

20,256

48

1

[]

[ "<s>", "void", "SITargetLowering", "::", "computeKnownBitsForTargetInstr", "(", "GISelKnownBits", "&", "KB", ",", "Register", "R", ",", "KnownBits", "&", "Known", ",", "const", "APInt", "&", "DemandedElts", ",", "const", "MachineRegisterInfo", "&", "MRI", ",", "...

[ "Determine", "which", "of", "the", "bits", "specified", "in", "Mask", "are", "known", "to", "be", "either", "zero", "or", "one", "and", "return", "them", "in", "the", "KnownZero/KnownOne", "bitsets", "." ]

[ "AMDGPU", "SI", "AMDGPU::G_INTRINSIC", "Intrinsic::amdgcn_workitem_id_x", "0", "Intrinsic::amdgcn_workitem_id_y", "1", "Intrinsic::amdgcn_workitem_id_z", "2", "Intrinsic::amdgcn_mbcnt_lo", "Intrinsic::amdgcn_mbcnt_hi", "Intrinsic::amdgcn_groupstaticsize" ]

SIISelLowering120

computeKnownBitsForTargetInstr

AMDGPU

GPU

LLVM

20,257

210

1

[]

[ "<s>", "static", "void", "frv_registers_update_1", "(", "rtx", "x", ",", "rtx", "pat", "ATTRIBUTE_UNUSED", ",", "void", "*", "data", ")", "{", "unsigned", "int", "regno", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "REG", ")", "FOR_EACH_REGNO", "(",...

[ "A", "note_stores", "callback", ".", "DATA", "points", "to", "the", "regstate_t", "condition", "under", "which", "X", "is", "modified", ".", "Update", "FRV_PACKET", "accordingly", "." ]

[ "frv" ]

frv2

frv_registers_update_1

frv

VLIW

GCC

20,258

112

1

[]

[ "<s>", "void", "WebAssemblyFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "auto", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "assert", "(", "MFI", ".", "getC...

[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]

[ "WebAssembly", "WebAssembly", "\"WebAssembly should not have callee-saved registers\"", "WebAssembly", "\"__stack_pointer\"", "WebAssembly::CONST_I32", "0", "4", "4", "WebAssembly::LOAD_I32", "WebAssembly::SP32", "2", "WebAssembly::CONST_I32", "WebAssembly::SUB_I32", "WebAssembly::SP32",...

WebAssemblyFrameLowering31

emitPrologue

WebAssembly

Virtual ISA

LLVM

20,259

402

1

[]

[ "<s>", "void", "print", "(", "raw_ostream", "&", "OS", ")", "const", "override", "{", "switch", "(", "Kind", ")", "{", "case", "KindTy", "::", "Immediate", ":", "OS", "<<", "*", "getImm", "(", ")", ";", "break", ";", "case", "KindTy", "::", "Register...

[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]

[ "RISCV", "\"<register x\"", "\">\"", "\"'\"", "\"'\"", "\"<sysreg: \"", "\"<vecreg: \"", "8", "\"<vtypei: \"" ]

RISCVAsmParser43

print

RISCV

CPU

LLVM

20,260

127

1

[]

[ "<s>", "static", "void", "nios2_function_arg_advance", "(", "cumulative_args_t", "cum_v", ",", "const", "function_arg_info", "&", "arg", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "HOST_WIDE_INT", "param_size", "=", ...

[ "Update", "the", "data", "in", "CUM", "to", "advance", "over", "an", "argument", "of", "mode", "MODE", "and", "data", "type", "TYPE", ";", "TYPE", "is", "null", "for", "libcalls", "where", "that", "information", "may", "not", "be", "available", "." ]

[ "nios2", "0", "1" ]

nios2

nios2_function_arg_advance

nios2

MPU

GCC

20,261

74

1

[]

[ "<s>", "Value", "*", "X86TargetLowering", "::", "getIRStackGuard", "(", "IRBuilder", "<", ">", "&", "IRB", ")", "const", "{", "if", "(", "hasStackGuardSlotTLS", "(", "Subtarget", ".", "getTargetTriple", "(", ")", ")", ")", "{", "if", "(", "Subtarget", ".",...

[ "If", "the", "target", "has", "a", "standard", "location", "for", "the", "stack", "protector", "cookie", ",", "returns", "the", "address", "of", "that", "location", "." ]

[ "X86", "X86", "0x10", "0x28", "0x14", "\"fs\"", "X86AS::FS", "\"gs\"", "X86AS::GS" ]

X86ISelLowering159

getIRStackGuard

X86

CPU

LLVM

20,262

147

1

[]

[ "<s>", "SDValue", "MipsSelectionDAGInfo", "::", "EmitTargetCodeForMemmove", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "Align", "Alignme...

[ "Emit", "target-specific", "code", "that", "performs", "a", "memmove", "." ]

[ "Mips", "Mips" ]

MipsSelectionDAGInfo3

EmitTargetCodeForMemmove

Mips

CPU

LLVM

20,263

74

1

[]

[ "<s>", "unsigned", "PPCInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "...

[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...

[ "PowerPC", "PPC", "PPC::LD", "PPC::LWZ", "PPC::LFS", "PPC::LFD", "PPC::RESTORE_CR", "PPC::LVX", "PPC::RESTORE_VRSAVE", "1", "1", "2", "2", "0", "0" ]

PPCInstrInfo108

isLoadFromStackSlot

PowerPC

CPU

LLVM

20,264

134

1

[]

[ "<s>", "void", "RISCVAsmBackend", "::", "relaxInstruction", "(", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "MCInst", "Res", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "ll...

[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]

[ "RI5CY", "RISCV", "\"Opcode not expected!\"", "RISCV::C_BEQZ", "RISCV::BEQ", "0", "RISCV::X0", "1", "RISCV::C_BNEZ", "RISCV::BNE", "0", "RISCV::X0", "1", "RISCV::C_J", "RISCV::JAL", "RISCV::X0", "0", "RISCV::C_JAL", "RISCV::JAL", "RISCV::X1", "0" ]

RISCVAsmBackend

relaxInstruction

RI5CY

CPU

LLVM

20,265

238

1

[]

[ "<s>", "const", "InstrItineraryData", "*", "getInstrItineraryData", "(", ")", "const", "override", "{", "return", "&", "getSubtargetImpl", "(", ")", "->", "getInstrItineraryData", "(", ")", ";", "}", "</s>" ]

[ "getInstrItineraryData", "-", "Returns", "instruction", "itinerary", "data", "for", "the", "target", "or", "specific", "subtarget", "." ]

[ "ARM" ]

ARMTargetMachine5

getInstrItineraryData

ARM

CPU

LLVM

20,266

20

1

[]

[ "<s>", "bool", "TVMArgumentMove", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "{", "dbgs", "(", ")", "<<", "\"********** Argument Move **********\\n\"", "<<", "\"********** Function: \"", "<<", "MF", ".", "getName", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "TVM", "TVM", "\"********** Argument Move **********\\n\"", "\"********** Function: \"", "TVM::isArgument", "TVM::isArgument" ]

TVMArgumentMove

runOnMachineFunction

TVM

Virtual ISA

LLVM

20,267

139

1

[]

[ "<s>", "void", "c6x_final_prescan_insn", "(", "rtx_insn", "*", "insn", ",", "rtx", "*", "opvec", "ATTRIBUTE_UNUSED", ",", "int", "noperands", "ATTRIBUTE_UNUSED", ")", "{", "c6x_current_insn", "=", "insn", ";", "}", "</s>" ]

[ "Implements", "FINAL_PRESCAN_INSN", "." ]

[ "c6x" ]

c6x

c6x_final_prescan_insn

c6x

VLIW

GCC

20,268

22

1

[]

[ "<s>", "SDValue", "HexagonTargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", ...

[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]

[ "Hexagon", "Hexagon", "ISD::InputArg", "16", "Hexagon", "0", "1", "2", "0" ]

HexagonISelLowering112

LowerCallResult

Hexagon

DSP

LLVM

20,269

181

1

[]

[ "<s>", "static", "bool", "backward_propagate_worthwhile_p", "(", "const", "basic_block", "cfg_bb", ",", "const", "vector_block_info", "block_info", ")", "{", "if", "(", "loop_basic_block_p", "(", "cfg_bb", ")", ")", "{", "if", "(", "block_info", ".", "reaching_out...

[ "Return", "true", "if", "the", "block", "is", "worthwhile", "backward", "propagation", "." ]

[ "riscv" ]

riscv-vsetvl

backward_propagate_worthwhile_p

riscv

CPU

GCC

20,270

95

1

[]

[ "<s>", "int", "X86FrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "unsigned", "&", "FrameReg", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ...

[ "getFrameIndexReference", "-", "This", "method", "should", "return", "the", "base", "register", "and", "offset", "used", "to", "reference", "a", "frame", "index", "location", "." ]

[ "X86", "X86", "X86", "X86", "X86", "X86", "0", "16", "8", "X86", "X86", "16", "0", "\"FPDelta isn't aligned per the Win64 ABI!\"", "\"VLAs and dynamic stack realign, but no FP?!\"", "0", "0", "0", "0", "X86", "0" ]

X86FrameLowering102

getFrameIndexReference

X86

CPU

LLVM

20,271

413

1

[]

[ "<s>", "static", "bool", "isEqual", "(", "const", "TOCKey", "&", "A", ",", "const", "TOCKey", "&", "B", ")", "{", "return", "A", "==", "B", ";", "}", "</s>" ]

[ "isEqual", "-", "Compares", "two", "trees", "for", "structural", "equality", "and", "returns", "true", "if", "they", "are", "equal", "." ]

[ "PowerPC" ]

PPCAsmPrinter (2)3

isEqual

PowerPC

CPU

LLVM

20,272

21

1

[]

[ "<s>", "bool", "SITargetLowering", "::", "isOffsetFoldingLegal", "(", "const", "GlobalAddressSDNode", "*", "GA", ")", "const", "{", "return", "(", "GA", "->", "getAddressSpace", "(", ")", "==", "AMDGPUAS", "::", "GLOBAL_ADDRESS", "||", "GA", "->", "getAddressSpa...

[ "Return", "true", "if", "folding", "a", "constant", "offset", "with", "the", "given", "GlobalAddress", "is", "legal", "." ]

[ "AMDGPU", "SI", "AMDGPU", "AMDGPU" ]

SIISelLowering113

isOffsetFoldingLegal

AMDGPU

GPU

LLVM

20,273

46

1

[]

[ "<s>", "rtx", "create_TOC_reference", "(", "rtx", "symbol", ",", "rtx", "largetoc_reg", ")", "{", "rtx", "tocrel", ",", "tocreg", ",", "hi", ";", "gcc_assert", "(", "TARGET_TOC", ")", ";", "if", "(", "TARGET_DEBUG_ADDR", ")", "{", "if", "(", "SYMBOL_REF_P"...

[ "Create", "a", "TOC", "reference", "for", "symbol_ref", "SYMBOL", ".", "If", "LARGETOC_REG", "is", "non-null", ",", "use", "that", "as", "the", "register", "to", "put", "the", "HIGH", "value", "into", "if", "register", "allocation", "is", "already", "done", ...

[ "rs6000", "\"\\ncreate_TOC_reference, (symbol_ref %s)\\n\"", "0", "\"\\ncreate_TOC_reference, code %s:\\n\"", "2" ]

rs6000

create_TOC_reference

rs6000

CPU

GCC

20,274

168

1

[]

[ "<s>", "bool", "isMaskAndCmp0FoldingBeneficial", "(", "const", "Instruction", "&", "AndI", ")", "const", "override", "{", "ConstantInt", "*", "Mask", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "AndI", ".", "getOperand", "(", "1", ")", ")", ";", "return",...

[ "Return", "if", "the", "target", "supports", "combining", "a", "chain", "like", ":" ]

[ "SystemZ", "1", "16" ]

SystemZISelLowering18

isMaskAndCmp0FoldingBeneficial

SystemZ

CPU

LLVM

20,275

43

1

[]

[ "<s>", "void", "CSKYInstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "O", ",", "unsigned", "RegNo", ")", "const", "{", "O", "<<", "getRegisterName", "(", "RegNo", ")", ";", "}", "</s>" ]

[ "Print", "the", "assembler", "register", "name", "." ]

[ "CSKY", "CSKY" ]

CSKYInstPrinter

printRegName

CSKY

CPU

LLVM

20,276

22

1

[]

[ "<s>", "bool", "X86TargetLowering", "::", "isTruncateFree", "(", "const", "Type", "*", "Ty1", ",", "const", "Type", "*", "Ty2", ")", "const", "{", "if", "(", "!", "Ty1", "->", "isIntegerTy", "(", ")", "||", "!", "Ty2", "->", "isIntegerTy", "(", ")", ...

[ "Return", "true", "if", "it", "'s", "free", "to", "truncate", "a", "value", "of", "type", "Ty1", "to", "type", "Ty2", "." ]

[ "X86", "X86" ]

X86ISelLowering144

isTruncateFree

X86

CPU

LLVM

20,277

67

1

[]

[ "<s>", "static", "void", "sparc_atomic_assign_expand_fenv", "(", "tree", "*", "hold", ",", "tree", "*", "clear", ",", "tree", "*", "update", ")", "{", "if", "(", "!", "TARGET_FPU", ")", "return", ";", "const", "unsigned", "HOST_WIDE_INT", "accrued_exception_ma...

[ "Implement", "TARGET_ATOMIC_ASSIGN_EXPAND_FENV", "hook", "." ]

[ "sparc", "0x1f", "5", "0x1f", "23", "1", "1", "1", "1", "1", "1", "5" ]

sparc4

sparc_atomic_assign_expand_fenv

sparc

CPU

GCC

20,278

323

1

[]

[ "<s>", "virtual", "const", "OR1KInstrInfo", "*", "getInstrInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]

[ "TargetInstrInfo", "getter", "." ]

[ "OR1K", "OR1K" ]

OR1KTargetMachine

getInstrInfo

OR1K

CPU

LLVM

20,279

14

1

[]

[ "<s>", "bool", "SystemZAsmParser", "::", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "OperandVector", "&", "Operands", ")", "{", "applyMnemonicAliases", "(", "Name", ",", "getAvailableFeatures...

[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]

[ "SystemZ", "SystemZ", "0", "SystemZ", "\"unexpected token in argument list\"" ]

SystemZAsmParser31

ParseInstruction

SystemZ

CPU

LLVM

20,280

153

1

[]

[ "<s>", "StackOffset", "(", "const", "StackOffset", "&", "Other", ")", ":", "Bytes", "(", "Other", ".", "Bytes", ")", ",", "ScalableBytes", "(", "Other", ".", "ScalableBytes", ")", "{", "}", "</s>" ]

[ "Offset", "from", "the", "stack", "pointer", "." ]

[ "AArch64" ]

AArch64StackOffset

StackOffset

AArch64

CPU

LLVM

20,281

23

1

[]

[ "<s>", "void", "VEFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "const", "VEMachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "VEMachineFunctionInfo", ">", "...

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "VE", "VE", "VE", "VE", "VE", "VE::ORri", "VE::SX11", "VE::SX9", "0" ]

VEFrameLowering2

emitEpilogue

VE

CPU

LLVM

20,282

149

1

[]

[ "<s>", "static", "bool", "nds32_function_ok_for_sibcall", "(", "tree", "decl", ",", "tree", "exp", "ATTRIBUTE_UNUSED", ")", "{", "return", "(", "!", "TARGET_V3PUSH", "&&", "(", "cfun", "->", "machine", "->", "va_args_size", "==", "0", ")", "&&", "decl", ")",...

[ "Return", "true", "if", "it", "is", "ok", "to", "do", "sibling", "call", "optimization", "." ]

[ "nds32", "0" ]

nds325

nds32_function_ok_for_sibcall

nds32

CPU

GCC

20,283

31

1

[]

[ "<s>", "static", "bool", "timode_mem_p", "(", "rtx", "x", ")", "{", "return", "MEM_P", "(", "x", ")", "&&", "(", "TARGET_SSE_UNALIGNED_LOAD_OPTIMAL", "||", "!", "misaligned_operand", "(", "x", ",", "TImode", ")", ")", ";", "}", "</s>" ]

[ "Check", "for", "a", "suitable", "TImode", "memory", "operand", "." ]

[ "i386" ]

i386-features1

timode_mem_p

i386

CPU

GCC

20,284

27

1

[]

[ "<s>", "bool", "GCNDownwardRPTracker", "::", "advance", "(", "MachineBasicBlock", "::", "const_iterator", "Begin", ",", "MachineBasicBlock", "::", "const_iterator", "End", ",", "const", "LiveRegSet", "*", "LiveRegsCopy", ")", "{", "reset", "(", "*", "Begin", ",", ...

[ "Advance", "across", "the", "current", "instruction", "." ]

[ "AMDGPU" ]

GCNRegPressure

advance

AMDGPU

GPU

LLVM

20,285

36

1

[]

[ "<s>", "virtual", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "ARMFunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "ARMFunctionInfo", ">", "(", ")", ";", "if", "(", "AFI", "->", "getGlobalBaseReg", "(", ")", "==",...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "ARM", "ARM", "ARM", "0", "ARM", "ARM", "0", "\"_GLOBAL_OFFSET_TABLE_\"", "ARM", "ARM", "ARM", "ARM::t2LDRpci", "ARM::LDRcp", "ARM::LDRcp", "0" ]

ARMInstrInfo11

runOnMachineFunction

ARM

CPU

LLVM

20,286

293

1

[]

[ "<s>", "void", "HexagonDAGToDAGISel", "::", "Select", "(", "SDNode", "*", "N", ")", "{", "if", "(", "N", "->", "isMachineOpcode", "(", ")", ")", "return", "N", "->", "setNodeId", "(", "-", "1", ")", ";", "switch", "(", "N", "->", "getOpcode", "(", ...

[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]

[ "Hexagon", "Hexagon", "1", "ISD::Constant", "ISD::ConstantFP", "ISD::FrameIndex", "ISD::SHL", "ISD::LOAD", "ISD::STORE", "ISD::INTRINSIC_W_CHAIN", "ISD::INTRINSIC_WO_CHAIN", "HexagonISD::VALIGN", "HexagonISD::VALIGNADDR", "HexagonISD::TYPECAST", "HexagonISD::P2D", "HexagonISD::D2P", ...

HexagonISelDAGToDAG18

Select

Hexagon

DSP

LLVM

20,287

250

1

[]

[ "<s>", "unsigned", "getNumFixupKinds", "(", ")", "const", "{", "return", "X86", "::", "NumTargetFixupKinds", ";", "}", "</s>" ]

[ "Get", "the", "number", "of", "target", "specific", "fixup", "kinds", "." ]

[ "X86", "X86::NumTargetFixupKinds" ]

X86AsmBackend20

getNumFixupKinds

X86

CPU

LLVM

20,288

12

1

[]

[ "<s>", "static", "rtx", "h8300_function_value", "(", "const_tree", "ret_type", ",", "const_tree", "fn_decl_or_type", "ATTRIBUTE_UNUSED", ",", "bool", "outgoing", "ATTRIBUTE_UNUSED", ")", "{", "return", "gen_rtx_REG", "(", "TYPE_MODE", "(", "ret_type", ")", ",", "R0_...

[ "Worker", "function", "for", "TARGET_FUNCTION_VALUE", ".", "On", "the", "H8", "the", "return", "value", "is", "in", "R0/R1", "." ]

[ "h8300" ]

h8300

h8300_function_value

h8300

MPU

GCC

20,289

28

1

[]

[ "<s>", "void", "h8300_expand_branch", "(", "enum", "rtx_code", "code", ",", "rtx", "label", ")", "{", "rtx", "tmp", ";", "tmp", "=", "gen_rtx_fmt_ee", "(", "code", ",", "VOIDmode", ",", "cc0_rtx", ",", "const0_rtx", ")", ";", "tmp", "=", "gen_rtx_IF_THEN_E...

[ "Expand", "a", "conditional", "branch", "." ]

[ "h8300" ]

h83003

h8300_expand_branch

h8300

MPU

GCC

20,290

58

1

[]

[ "<s>", "static", "void", "pru_print_operand_address", "(", "FILE", "*", "file", ",", "machine_mode", "mode", ",", "rtx", "op", ")", "{", "if", "(", "CONSTANT_ADDRESS_P", "(", "op", ")", "&&", "text_segment_operand", "(", "op", ",", "VOIDmode", ")", ")", "{...

[ "Implement", "TARGET_PRINT_OPERAND_ADDRESS", "." ]

[ "pru", "\"unexpected text address:\"", "0", "\"unsupported constant address:\"", "\"%d, %d\"", "0", "1", "0", "\"%d, %s\"", "0", "\"%s, \"", "\"%s, %s\"", "\"%s, 0\"", "0", "\"unsupported memory expression:\"" ]

pru

pru_print_operand_address

pru

CPU

GCC

20,291

372

1

[]

[ "<s>", "void", "MipsTargetStreamer", "::", "emitGPRestore", "(", "int", "Offset", ",", "SMLoc", "IDLoc", ",", "const", "MCSubtargetInfo", "*", "STI", ")", "{", "emitLoadWithImmOffset", "(", "Mips", "::", "LW", ",", "GPReg", ",", "Mips", "::", "SP", ",", "O...

[ "Emit", "the", "$", "gp", "restore", "operation", "for", ".cprestore", "." ]

[ "Mips", "Mips", "Mips::LW", "Mips::SP" ]

MipsTargetStreamer (2)1

emitGPRestore

Mips

CPU

LLVM

20,292

39

1

[]

[ "<s>", "unsigned", "getNumBlocks", "(", ")", "const", "override", "{", "return", "Region", "->", "getNumBlocks", "(", ")", ";", "}", "</s>" ]

[ "Get", "the", "number", "of", "blocks", "in", "this", "loop", "in", "constant", "time", "." ]

[ "WebAssembly" ]

WebAssemblyCFGSort

getNumBlocks

WebAssembly

Virtual ISA

LLVM

20,293

15

1

[]

[ "<s>", "bool", "MBlazeFrameInfo", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "return", "DisableFramePointerElim", "(", "MF", ")", "||",...

[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]

[ "MBlaze", "MBlaze" ]

MBlazeFrameInfo

hasFP

MBlaze

MPU

LLVM

20,294

36

1

[]

[ "<s>", "bool", "X86TargetLowering", "::", "isVectorShiftByScalarCheap", "(", "Type", "*", "Ty", ")", "const", "{", "unsigned", "Bits", "=", "Ty", "->", "getScalarSizeInBits", "(", ")", ";", "if", "(", "Bits", "==", "8", ")", "return", "false", ";", "if", ...

[ "This", "is", "used", "to", "enable", "splatted", "operand", "transforms", "for", "vector", "shifts", "and", "vector", "funnel", "shifts", "." ]

[ "X86", "X86", "8", "128", "8", "16", "32", "64", "32", "64", "16" ]

X86ISelLowering (2)6

isVectorShiftByScalarCheap

X86

CPU

LLVM

20,295

106

1

[]

[ "<s>", "bool", "X86TTIImpl", "::", "isLegalMaskedGather", "(", "Type", "*", "DataTy", ",", "Align", "Alignment", ")", "{", "if", "(", "!", "(", "ST", "->", "hasAVX512", "(", ")", "||", "(", "ST", "->", "hasFastGather", "(", ")", "&&", "ST", "->", "ha...

[ "Return", "true", "if", "the", "target", "supports", "masked", "gather", "." ]

[ "X86", "X86", "1", "2", "4", "32", "64" ]

X86TargetTransformInfo101

isLegalMaskedGather

X86

CPU

LLVM

20,296

174

1

[]

[ "<s>", "bool", "AMDGPUInliner", "::", "runOnSCC", "(", "CallGraphSCC", "&", "SCC", ")", "{", "TTIWP", "=", "&", "getAnalysis", "<", "TargetTransformInfoWrapperPass", ">", "(", ")", ";", "return", "LegacyInlinerBase", "::", "runOnSCC", "(", "SCC", ")", ";", "...

[ "runOnSCC", "-", "This", "method", "should", "be", "implemented", "by", "the", "subclass", "to", "perform", "whatever", "action", "is", "necessary", "for", "the", "specified", "SCC", "." ]

[ "AMDGPU", "AMDGPU" ]

AMDGPUInline

runOnSCC

AMDGPU

GPU

LLVM

20,297

29

1

[]

[ "<s>", "bool", "rs6000_discover_homogeneous_aggregate", "(", "machine_mode", "mode", ",", "const_tree", "type", ",", "machine_mode", "*", "elt_mode", ",", "int", "*", "n_elts", ")", "{", "if", "(", "TARGET_HARD_FLOAT", "&&", "DEFAULT_ABI", "==", "ABI_ELFv2", "&&",...

[ "If", "an", "argument", ",", "whose", "type", "is", "described", "by", "TYPE", "and", "MODE", ",", "is", "a", "homogeneous", "float", "or", "vector", "aggregate", "that", "shall", "be", "passed", "in", "FP/vector", "registers", "according", "to", "the", "E...

[ "rs6000", "0", "0", "0", "16", "8", "\"gcc-10/changes.html#empty_base\"", "1", "\"parameter passing for argument of type %qT \"", "\"when C++17 is enabled changed to match C++14 \"", "\"%{in GCC 10.1%}\"", "\"parameter passing for argument of type %qT \"", "\"with %<[[no_unique_address]]%> m...

rs6000-call

rs6000_discover_homogeneous_aggregate

rs6000

CPU

GCC

20,298

297

1

[]

[ "<s>", "static", "void", "mmix_option_override", "(", "void", ")", "{", "if", "(", "flag_pic", ")", "{", "warning", "(", "0", ",", "\"%<-f%s%> not supported: ignored\"", ",", "(", "flag_pic", ">", "1", ")", "?", "\"PIC\"", ":", "\"pic\"", ")", ";", "flag_p...

[ "TARGET_OPTION_OVERRIDE", "." ]

[ "mmix", "0", "\"%<-f%s%> not supported: ignored\"", "1", "\"PIC\"", "\"pic\"", "0", "\"\\t.byte\\t\"", "\"\\t.short\\t\"", "\"\\t.long\\t\"", "\"\\t.dc.a\\t\"" ]

mmix

mmix_option_override

mmix

CPU

GCC

20,299

83

1

[]