docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "bool", "X86TargetLowering", "::", "getTgtMemIntrinsic", "(", "IntrinsicInfo", "&", "Info", ",", "const", "CallInst", "&", "I", ",", "MachineFunction", "&", "MF", ",", "unsigned", "Intrinsic", ")", "const", "{", "const", "IntrinsicData", "*", "IntrData", ...	[ "Given", "an", "intrinsic", ",", "checks", "if", "on", "the", "target", "the", "intrinsic", "will", "need", "to", "map", "to", "a", "MemIntrinsicNode", "(", "touches", "memory", ")", "." ]	[ "X86", "X86", "0", "ISD::INTRINSIC_VOID", "0", "MVT::getVT", "1", "MVT::INVALID_SIMPLE_VALUE_TYPE", "MVT::i8", "MVT::i16", "MVT::i32", "MVT::getVectorVT", "ISD::INTRINSIC_W_CHAIN", "MVT::getVT", "MVT::getVT", "2", "MVT::getVectorVT", "ISD::INTRINSIC_VOID", "MVT::getVT", "3", ...	X86ISelLowering (2)6	getTgtMemIntrinsic	X86	CPU	LLVM	20,100	435	1	[]
[ "<s>", "static", "void", "mips16_load_branch_target", "(", "rtx", "dest", ",", "rtx", "src", ")", "{", "if", "(", "TARGET_ABICALLS", "&&", "!", "TARGET_ABSOLUTE_ABICALLS", ")", "{", "rtx", "page", ",", "low", ";", "if", "(", "mips_cfun_has_cprestore_slot_p", "...	[ "Emit", "code", "to", "load", "LABEL_REF", "SRC", "into", "MIPS16", "register", "DEST", ".", "This", "is", "called", "very", "late", "in", "mips_reorg", ",", "but", "the", "caller", "is", "required", "to", "run", "mips16_lay_out_constants", "on", "the", "res...	[ "mips" ]	mips4	mips16_load_branch_target	mips	CPU	GCC	20,101	129	1	[]
[ "<s>", "MachineBasicBlock", "::", "iterator", "MSP430FrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "MSP430Ins...	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "MSP430", "MSP430", "MSP430", "MSP430", "0", "1", "MSP430::SUB16ri", "MSP430::SP", "MSP430::SP", "MSP430::ADD16ri", "MSP430::SP", "MSP430::SP", "3", "MSP430::SUB16ri", "MSP430::SP", "MSP430::SP", "3" ]	MSP430FrameLowering19	eliminateCallFramePseudoInstr	MSP430	MPU	LLVM	20,102	365	1	[]
[ "<s>", "void", "SPIRVPassConfig", "::", "addIRPasses", "(", ")", "{", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";", "}", "</s>" ]	[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]	[ "SPIRV", "SPIRV" ]	SPIRVTargetMachine	addIRPasses	SPIRV	Virtual ISA	LLVM	20,103	14	1	[]
[ "<s>", "void", "RV16KInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DstReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", "...	[ "}", "Branch", "Analysis", "&", "Modification" ]	[ "RV16K", "RV16K", "RV16K::GPRRegClass", "\"Impossible reg-to-reg copy\"", "RV16K::MOV" ]	RV16KInstrInfo	copyPhysReg	RV16K	Virtual ISA	LLVM	20,104	75	1	[]
[ "<s>", "void", "AMDGPUTargetELFStreamer", "::", "finish", "(", ")", "{", "MCAssembler", "&", "MCA", "=", "getStreamer", "(", ")", ".", "getAssembler", "(", ")", ";", "MCA", ".", "setELFHeaderEFlags", "(", "getEFlags", "(", ")", ")", ";", "std", "::", "st...	[ "finish", "-", "after", "all", "the", "new", "live", "ranges", "have", "been", "created", ",", "compute", "the", "remaining", "live", "range", ",", "and", "rewrite", "instructions", "to", "use", "the", "new", "registers", "." ]	[ "AMDGPU", "AMDGPU" ]	AMDGPUTargetStreamer1	finish	AMDGPU	GPU	LLVM	20,105	127	1	[]
[ "<s>", "rtx", "visium_legitimize_reload_address", "(", "rtx", "x", ",", "machine_mode", "mode", ",", "int", "opnum", ",", "int", "type", ",", "int", "ind", "ATTRIBUTE_UNUSED", ")", "{", "rtx", "newrtx", ",", "tem", "=", "NULL_RTX", ";", "if", "(", "mode", ...	[ "Perform", "a", "similar", "function", "to", "visium_legitimize_address", ",", "but", "this", "time", "for", "reload", ".", "Generating", "new", "registers", "is", "not", "an", "option", "here", ".", "Parts", "that", "need", "reloading", "are", "indicated", "b...	[ "visium", "0", "1", "1", "0", "0", "1", "1", "0x1f", "2", "0x3f", "0x7f", "1", "0", "2", "1", "3", "4", "0x80", "0x3f", "0", "0", "0", "0", "0", "0", "0", "0" ]	visium	visium_legitimize_reload_address	visium	Virtual ISA	GCC	20,106	318	1	[]
[ "<s>", "void", "SIInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", ...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "AMDGPU", "SI", "SI", "SI", "4", "AMDGPU::SReg_32_XM0RegClass", "AMDGPU::M0", "\"Only VGPR spilling expected\"", "0" ]	SIInstrInfo139	loadRegFromStackSlot	AMDGPU	GPU	LLVM	20,107	369	1	[]
[ "<s>", "bool", "MBlazeAsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ",", "MCStreamer", "&", "Out", ")", "{", "MCInst", "Inst", ";", "SMLoc", "ErrorLoc", ";", "u...	[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]	[ "MBlaze", "MBlaze", "\"instruction use requires an option to be enabled\"", "\"unrecognized instruction mnemonic\"", "\"unable to convert operands to instruction\"", "0U", "\"too few operands for instruction\"", "MBlaze", "\"invalid operand for instruction\"", "\"Implement any new match types adde...	MBlazeAsmParser10	MatchAndEmitInstruction	MBlaze	MPU	LLVM	20,108	173	1	[]
[ "<s>", "bool", "AArch64TargetLowering", "::", "getPreIndexedAddressParts", "(", "SDNode", "*", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ",", "ISD", "::", "MemIndexedMode", "&", "AM", ",", "SelectionDAG", "&", "DAG", ")", "const", "{",...	[ "Returns", "true", "by", "value", ",", "base", "pointer", "and", "offset", "pointer", "and", "addressing", "mode", "by", "reference", "if", "the", "node", "'s", "address", "can", "be", "legally", "represented", "as", "pre-indexed", "load", "/", "store", "add...	[ "AArch64", "AArch64", "ISD::MemIndexedMode", "ISD::PRE_INC", "ISD::PRE_DEC" ]	AArch64ISelLowering (2)	getPreIndexedAddressParts	AArch64	CPU	LLVM	20,109	148	1	[]
[ "<s>", "void", "HexagonEarlyIfConversion", "::", "removeBlock", "(", "MachineBasicBlock", "", "B", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"Removing block \"", "<<", "PrintMB", "(", "B", ")", "<<", "\"\\n\"", ")", ";", "MachineDomTreeNode", "", "...	[ "This", "method", "completely", "removes", "BB", "from", "all", "data", "structures", ",", "including", "all", "of", "the", "Loop", "objects", "it", "is", "nested", "in", "and", "our", "mapping", "from", "MachineBasicBlocks", "to", "loops", "." ]	[ "Hexagon", "Hexagon", "\"Removing block \"", "\"\\n\"", "4", "0" ]	HexagonEarlyIfConv	removeBlock	Hexagon	DSP	LLVM	20,110	237	1	[]
[ "<s>", "void", "scalar_chain", "::", "mark_dual_mode_def", "(", "df_ref", "def", ")", "{", "gcc_assert", "(", "DF_REF_REG_DEF_P", "(", "def", ")", ")", ";", "if", "(", "bitmap_bit_p", "(", "defs_conv", ",", "DF_REF_REGNO", "(", "def", ")", ")", ")", "retur...	[ "For", "DImode", "conversion", ",", "mark", "register", "defined", "by", "DEF", "as", "requiring", "conversion", "." ]	[ "i386", "\" Mark r%d def in insn %d as requiring both modes in chain #%d\\n\"" ]	i3865	mark_dual_mode_def	i386	CPU	GCC	20,111	65	1	[]
[ "<s>", "bool", "SIMachineFunctionInfo", "::", "allocateVGPRSpillToAGPR", "(", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "bool", "isAGPRtoVGPR", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "MachineFrameInfo...	[ "Reserve", "AGPRs", "or", "VGPRs", "to", "support", "spilling", "for", "FrameIndex", "FI", "." ]	[ "AMDGPU", "SI", "4", "AMDGPU::NoRegister", "AMDGPU::VGPR_32RegClass", "AMDGPU::AGPR_32RegClass", "SI", "1", "0" ]	SIMachineFunctionInfo	allocateVGPRSpillToAGPR	AMDGPU	GPU	LLVM	20,112	383	1	[]
[ "<s>", "unsigned", "TOYMCCodeEmitter", "::", "getJumpTargetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "llvm_unreachable", "(", "\"getJumpTargetOpValue is not im...	[ "getJumpTargetOpValue", "-", "Return", "binary", "encoding", "of", "the", "jump", "target", "operand", "." ]	[ "TOY", "TOY", "\"getJumpTargetOpValue is not implemented yet\"" ]	TOYMCCodeEmitter	getJumpTargetOpValue	TOY	CPU	LLVM	20,113	28	1	[]
[ "<s>", "MCObjectWriter", "*", "WebAssemblyAsmBackend", "::", "createObjectWriter", "(", "raw_pwrite_stream", "&", "OS", ")", "const", "{", "return", "createWebAssemblyELFObjectWriter", "(", "OS", ",", "Is64Bit", ",", "0", ")", ";", "}", "</s>" ]	[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]	[ "WebAssembly", "WebAssembly", "WebAssembly", "0" ]	WebAssemblyAsmBackend (2)	createObjectWriter	WebAssembly	Virtual ISA	LLVM	20,114	23	1	[]
[ "<s>", "unsigned", "LoongArchAsmParser", "::", "validateTargetOperandClass", "(", "MCParsedAsmOperand", "&", "AsmOp", ",", "unsigned", "Kind", ")", "{", "LoongArchOperand", "&", "Op", "=", "static_cast", "<", "LoongArchOperand", "&", ">", "(", "AsmOp", ")", ";", ...	[ "Allow", "a", "target", "to", "add", "special", "case", "operand", "matching", "for", "things", "that", "tblgen", "doesn't/ca", "n't", "handle", "effectively", "." ]	[ "LoongArch", "LoongArch", "LoongArch", "LoongArch", "LoongArch", "LoongArch::FPR32RegClassID" ]	LoongArchAsmParser1	validateTargetOperandClass	LoongArch	CPU	LLVM	20,115	84	1	[]
[ "<s>", "static", "int", "pcrel_constant_p", "(", "rtx", "x", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "MINUS", ")", "return", "symbol_mentioned_p", "(", "XEXP", "(", "x", ",", "0", ")", ")", "&&", "label_mentioned_p", "(", "XEXP", "(", "...	[ "Return", "TRUE", "if", "this", "rtx", "is", "the", "difference", "of", "a", "symbol", "and", "a", "label", ",", "and", "will", "reduce", "to", "a", "PC-relative", "relocation", "in", "the", "object", "file", ".", "Expressions", "like", "this", "can", "b...	[ "arm", "0", "1" ]	arm	pcrel_constant_p	arm	CPU	GCC	20,116	42	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"VE Assembly Printer\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "VE", "\"VE Assembly Printer\"" ]	VEAsmPrinter	getPassName	VE	CPU	LLVM	20,117	11	1	[]
[ "<s>", "const", "MipsAnalyzeImmediate", "::", "InstSeq", "&", "MipsAnalyzeImmediate", "::", "Analyze", "(", "uint64_t", "Imm", ",", "unsigned", "Size", ",", "bool", "LastInstrIsADDiu", ")", "{", "this", "->", "Size", "=", "Size", ";", "if", "(", "Size", "=="...	[ "Analyze", "-", "Get", "an", "instruction", "sequence", "to", "load", "immediate", "Imm", "." ]	[ "Mips", "Mips", "Mips", "32", "Mips::ADDiu", "Mips::ORi", "Mips::SLL", "Mips::LUi", "Mips::DADDiu", "Mips::ORi64", "Mips::DSLL", "Mips::LUi64" ]	MipsAnalyzeImmediate (2)	Analyze	Mips	CPU	LLVM	20,118	124	1	[]
[ "<s>", "bool", "MSP430RegisterInfo", "::", "hasReservedCallFrame", "(", "MachineFunction", "&", "MF", ")", "const", "{", "return", "!", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "(", ")", ";", "}", "</s>" ]	[ "hasReservedCallFrame", "-", "Under", "normal", "circumstances", ",", "when", "a", "frame", "pointer", "is", "not", "required", ",", "we", "reserve", "argument", "space", "for", "call", "sites", "in", "the", "function", "immediately", "on", "entry", "to", "the...	[ "MSP430", "MSP430" ]	MSP430RegisterInfo11	hasReservedCallFrame	MSP430	MPU	LLVM	20,119	24	1	[]
[ "<s>", "SDValue", "MBlazeTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallV...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "MBlaze", "MBlaze", "ISD::OutputArg", "16", "MBlaze", "0", "0", "\"Can only return in registers!\"", "1", "MBlazeISD::IRet", "MBlazeISD::Ret", "MBlaze::R14", "MBlaze::R15", "MVT::i32", "MVT::Other", "MVT::Other" ]	MBlazeISelLowering14	LowerReturn	MBlaze	MPU	LLVM	20,120	335	1	[]
[ "<s>", "bool", "AArch64TargetLowering", "::", "mayBeEmittedAsTailCall", "(", "const", "CallInst", "*", "CI", ")", "const", "{", "return", "CI", "->", "isTailCall", "(", ")", ";", "}", "</s>" ]	[ "Return", "true", "if", "the", "target", "may", "be", "able", "emit", "the", "call", "instruction", "as", "a", "tail", "call", "." ]	[ "AArch64", "AArch64" ]	AArch64ISelLowering (2)2	mayBeEmittedAsTailCall	AArch64	CPU	LLVM	20,121	20	1	[]
[ "<s>", "SDValue", "PPCTargetLowering", "::", "LowerCall", "(", "TargetLowering", "::", "CallLoweringInfo", "&", "CLI", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "CLI", ".", "DAG", ";", "SD...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "calls", "into", "the", "specified", "DAG", "." ]	[ "PowerPC", "PPC", "ISD::OutputArg", "ISD::InputArg", "PPC", "\"Callee should be an llvm::Function object.\"", "80", "\"TCO caller: \"", "\", callee linkage: 0, 0\"", "\"TCO caller: \"", "\", callee linkage: \"", "\", \"", "\"\\n\"", "\"failed to perform tail call elimination on a call \"",...	PPCISelLowering135	LowerCall	PowerPC	CPU	LLVM	20,122	473	1	[]
[ "<s>", "static", "bool", "classof", "(", "const", "SpecialTypeDescriptor", "*", "TD", ")", "{", "return", "TD", "->", "Kind", "==", "SpecialTypeKind", "::", "STK_Pipe", ";", "}", "</s>" ]	[ "Methods", "for", "support", "type", "inquiry", "through", "isa", ",", "cast", ",", "and", "dyn_cast", ":" ]	[ "SPIRV" ]	SPIRVDuplicatesTracker	classof	SPIRV	Virtual ISA	LLVM	20,123	20	1	[]
[ "<s>", "void", "aarch64_emit_sve_pred_move", "(", "rtx", "dest", ",", "rtx", "pred", ",", "rtx", "src", ")", "{", "expand_operand", "ops", "[", "3", "]", ";", "machine_mode", "mode", "=", "GET_MODE", "(", "dest", ")", ";", "create_output_operand", "(", "&"...	[ "Emit", "an", "SVE", "predicated", "move", "from", "SRC", "to", "DEST", ".", "PRED", "is", "a", "predicate", "that", "is", "known", "to", "contain", "PTRUE", "." ]	[ "aarch64", "3", "0", "1", "2", "3" ]	aarch64	aarch64_emit_sve_pred_move	aarch64	CPU	GCC	20,124	88	1	[]
[ "<s>", "MCSection", "", "XCoreTargetObjectFile", "::", "getExplicitSectionGlobal", "(", "const", "GlobalObject", "", "GO", ",", "SectionKind", "Kind", ",", "const", "TargetMachine", "&", "TM", ")", "const", "{", "StringRef", "SectionName", "=", "GO", "->", "ge...	[ "Targets", "should", "implement", "this", "method", "to", "assign", "a", "section", "to", "globals", "with", "an", "explicit", "section", "specfied", "." ]	[ "XCore", "XCore", "\".cp.\"", "\"Using .cp. section for writeable object.\"", "XCore", "XCore" ]	XCoreTargetObjectFile13	getExplicitSectionGlobal	XCore	MPU	LLVM	20,125	79	1	[]
[ "<s>", "OperandMatchResultTy", "P2AsmParser", "::", "tryParseRegister", "(", "unsigned", "&", "reg_no", ",", "SMLoc", "&", "start", ",", "SMLoc", "&", "end", ")", "{", "start", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "reg_no...	[ "tryParseRegister", "-", "parse", "one", "register", "if", "possible" ]	[ "P2", "P2", "\"\"", "1" ]	P2AsmParser	tryParseRegister	P2	MPU	LLVM	20,126	66	1	[]
[ "<s>", "static", "rtx", "csky_function_value", "(", "const_tree", "type", ",", "const_tree", "func", ",", "bool", "outgoing", "ATTRIBUTE_UNUSED", ")", "{", "machine_mode", "mode", ";", "int", "unsignedp", "ATTRIBUTE_UNUSED", ";", "int", "size", ";", "mode", "=",...	[ "Implement", "TARGET_FUNCTION_VALUE", "." ]	[ "csky", "1", "1", "2", "2", "0", "0", "1", "1", "1", "2", "0", "1" ]	csky	csky_function_value	csky	CPU	GCC	20,127	214	1	[]
[ "<s>", "SDValue", "SITargetLowering", "::", "CreateLiveInRegister", "(", "SelectionDAG", "&", "DAG", ",", "const", "TargetRegisterClass", "*", "RC", ",", "unsigned", "Reg", ",", "EVT", "VT", ")", "const", "{", "SDValue", "VReg", "=", "AMDGPUTargetLowering", "::"...	[ "Helper", "function", "that", "adds", "Reg", "to", "the", "LiveIn", "list", "of", "the", "DAG", "'s", "MachineFunction", "." ]	[ "AMDGPU", "SI", "AMDGPU" ]	SIISelLowering (2)	CreateLiveInRegister	AMDGPU	GPU	LLVM	20,128	74	1	[]
[ "<s>", "bool", "X86TTIImpl", "::", "isLegalMaskedGather", "(", "Type", "*", "DataTy", ",", "Align", "Alignment", ")", "{", "if", "(", "!", "(", "ST", "->", "hasAVX512", "(", ")", "\|\|", "(", "ST", "->", "hasFastGather", "(", ")", "&&", "ST", "->", "ha...	[ "Return", "true", "if", "the", "target", "supports", "masked", "gather", "." ]	[ "X86", "X86", "1", "32", "64" ]	X86TargetTransformInfo103	isLegalMaskedGather	X86	CPU	LLVM	20,129	144	1	[]
[ "<s>", "SDValue", "AAPTargetLowering", "::", "LowerCall", "(", "TargetLowering", "::", "CallLoweringInfo", "&", "CLI", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "CLI", ".", "DAG", ";", "SD...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "calls", "into", "the", "specified", "DAG", "." ]	[ "AAP", "AAP", "ISD::OutputArg", "ISD::InputArg", "\"Unsupported calling convention\"" ]	AAPISelLowering	LowerCall	AAP	MPU	LLVM	20,130	165	1	[]
[ "<s>", "void", "P2MCInstLower", "::", "lowerInstruction", "(", "const", "MachineInstr", "&", "MI", ",", "MCInst", "&", "OutMI", ")", "const", "{", "OutMI", ".", "setOpcode", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "OutMI", ".", "setFlags", "(", ...	[ "Lowers", "a", "MachineInstr", "into", "a", "MCInst", "." ]	[ "P2", "P2", "0" ]	P2MCInstLower	lowerInstruction	P2	MPU	LLVM	20,131	100	1	[]
[ "<s>", "const", "MCRegisterInfo", "*", "getRegInfo", "(", ")", "const", "{", "return", "RegInfo", ".", "get", "(", ")", ";", "}", "</s>" ]	[ "getRegInfo", "-", "Return", "information", "about", "the", "registers", "currently", "in", "use", "." ]	[ "Mips" ]	MipsDisassembler14	getRegInfo	Mips	CPU	LLVM	20,132	16	1	[]
[ "<s>", "EVT", "PPCTargetLowering", "::", "getOptimalMemOpType", "(", "uint64_t", "Size", ",", "unsigned", "DstAlign", ",", "unsigned", "SrcAlign", ",", "bool", "IsMemset", ",", "bool", "ZeroMemset", ",", "bool", "MemcpyStrSrc", ",", "MachineFunction", "&", "MF", ...	[ "It", "returns", "EVT", ":", ":Other", "if", "the", "type", "should", "be", "determined", "using", "generic", "target-independent", "logic", "." ]	[ "PowerPC", "PPC", "PPC", "MVT::i64", "MVT::i32" ]	PPCISelLowering148	getOptimalMemOpType	PowerPC	CPU	LLVM	20,133	53	1	[]
[ "<s>", "bool", "HexagonTargetLowering", "::", "isFMAFasterThanFMulAndFAdd", "(", "EVT", "VT", ")", "const", "{", "return", "isOperationLegalOrCustom", "(", "ISD", "::", "FMA", ",", "VT", ")", ";", "}", "</s>" ]	[ "Return", "true", "if", "an", "FMA", "operation", "is", "faster", "than", "a", "pair", "of", "fmul", "and", "fadd", "instructions", "." ]	[ "Hexagon", "Hexagon", "ISD::FMA" ]	HexagonISelLowering (2)1	isFMAFasterThanFMulAndFAdd	Hexagon	DSP	LLVM	20,134	21	1	[]
[ "<s>", "int", "PatmosInstrInfo", "::", "getOperandLatency", "(", "const", "InstrItineraryData", "", "ItinData", ",", "const", "MachineInstr", "", "DefMI", ",", "unsigned", "DefIdx", ",", "const", "MachineInstr", "*", "UseMI", ",", "unsigned", "UseIdx", ")", "c...	[ "Compute", "and", "return", "the", "use", "operand", "latency", "of", "a", "given", "pair", "of", "def", "and", "use", "." ]	[ "Patmos", "Patmos" ]	PatmosInstrInfo	getOperandLatency	Patmos	VLIW	LLVM	20,135	65	1	[]
[ "<s>", "void", "RISCVInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DstReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "Targ...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "RISCV", "RISCV", "RISCV::GPRRegClass", "RISCV::LW", "0", "\"Can't load this register from stack slot\"" ]	RISCVInstrInfo33	loadRegFromStackSlot	RISCV	CPU	LLVM	20,136	97	1	[]
[ "<s>", "SDNode", "*", "SparcDAGToDAGISel", "::", "getGlobalBaseReg", "(", ")", "{", "unsigned", "GlobalBaseReg", "=", "Subtarget", "->", "getInstrInfo", "(", ")", "->", "getGlobalBaseReg", "(", "MF", ")", ";", "return", "CurDAG", "->", "getRegister", "(", "Glo...	[ "getGlobalBaseReg", "-", "Return", "a", "virtual", "register", "initialized", "with", "the", "the", "global", "base", "register", "value", "." ]	[ "Sparc", "Sparc" ]	SparcISelDAGToDAG10	getGlobalBaseReg	Sparc	CPU	LLVM	20,137	41	1	[]
[ "<s>", "unsigned", "int", "fr30_compute_frame_size", "(", "int", "from_reg", ",", "int", "to_reg", ")", "{", "int", "regno", ";", "unsigned", "int", "return_value", ";", "unsigned", "int", "var_size", ";", "unsigned", "int", "args_size", ";", "unsigned", "int"...	[ "Returns", "the", "number", "of", "bytes", "offset", "between", "FROM_REG", "and", "TO_REG", "for", "the", "current", "function", ".", "As", "a", "side", "effect", "it", "fills", "in", "the", "current_frame_info", "structure", ",", "if", "the", "data", "is",...	[ "fr30", "0", "0", "0", "1", "0" ]	fr30	fr30_compute_frame_size	fr30	DSP	GCC	20,138	218	1	[]
[ "<s>", "static", "reg_class_t", "s390_preferred_reload_class", "(", "rtx", "op", ",", "reg_class_t", "rclass", ")", "{", "switch", "(", "GET_CODE", "(", "op", ")", ")", "{", "case", "CONST_VECTOR", ":", "case", "CONST_DOUBLE", ":", "case", "CONST_INT", ":", ...	[ "Given", "an", "rtx", "OP", "being", "reloaded", "into", "a", "reg", "required", "to", "be", "in", "class", "CLASS", ",", "return", "the", "class", "of", "reg", "to", "actually", "use", "." ]	[ "s390", "0", "0", "0", "0", "1" ]	s3905	s390_preferred_reload_class	s390	MPU	GCC	20,139	223	1	[]
[ "<s>", "unsigned", "int", "nds32_data_alignment", "(", "tree", "data", ",", "unsigned", "int", "basic_align", ")", "{", "if", "(", "(", "basic_align", "<", "BITS_PER_WORD", ")", "&&", "(", "TREE_CODE", "(", "data", ")", "==", "ARRAY_TYPE", "\|\|", "TREE_CODE",...	[ "Return", "alignment", "for", "data", "." ]	[ "nds32" ]	nds32	nds32_data_alignment	nds32	CPU	GCC	20,140	51	1	[]
[ "<s>", "bool", "LanaiTargetObjectFile", "::", "isConstantInSmallSection", "(", "const", "DataLayout", "&", "DL", ",", "const", "Constant", "*", "CN", ")", "const", "{", "return", "isInSmallSection", "(", "DL", ".", "getTypeAllocSize", "(", "CN", "->", "getType",...	[ "Return", "true", "if", "this", "constant", "should", "be", "placed", "into", "small", "data", "section", "." ]	[ "Lanai", "Lanai" ]	LanaiTargetObjectFile	isConstantInSmallSection	Lanai	CPU	LLVM	20,141	33	1	[]
[ "<s>", "static", "void", "nds32_emit_load_store", "(", "rtx", "reg", ",", "rtx", "mem", ",", "enum", "machine_mode", "mode", ",", "int", "offset", ",", "bool", "load_p", ")", "{", "rtx", "new_mem", ";", "new_mem", "=", "adjust_address", "(", "mem", ",", ...	[ "Auxiliary", "static", "function", "definitions", "." ]	[ "nds32" ]	nds32-memory-manipulation	nds32_emit_load_store	nds32	CPU	GCC	20,142	55	1	[]
[ "<s>", "const", "SPIRVRegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{", "return", "RI", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "SPIRV", "SPIRV" ]	SPIRVInstrInfo	getRegisterInfo	SPIRV	Virtual ISA	LLVM	20,143	12	1	[]
[ "<s>", "void", "AMDGPUPassConfig", "::", "addCodeGenPrepare", "(", ")", "{", "if", "(", "TM", "->", "getTargetTriple", "(", ")", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", "&&", "EnableLowerKernelArguments", ")", "addPass", "(", "createAMDGPULow...	[ "Add", "pass", "to", "prepare", "the", "LLVM", "IR", "for", "code", "generation", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU" ]	AMDGPUTargetMachine102	addCodeGenPrepare	AMDGPU	GPU	LLVM	20,144	50	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "COREV_HWLP_BLOCKS_NAME", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "RISCV" ]	RISCVCoreVHwlpBlocks	getPassName	RISCV	CPU	LLVM	20,145	11	1	[]
[ "<s>", "inline", "type_suffix_index", "find_type_suffix", "(", "type_class_index", "tclass", ",", "unsigned", "int", "element_bits", ")", "{", "for", "(", "unsigned", "int", "i", "=", "0", ";", "i", "<", "NUM_TYPE_SUFFIXES", ";", "++", "i", ")", "if", "(", ...	[ "Return", "the", "type", "suffix", "associated", "with", "ELEMENT_BITS-bit", "elements", "of", "type", "class", "TCLASS", "." ]	[ "aarch64", "0" ]	aarch64-sve-builtins	find_type_suffix	aarch64	CPU	GCC	20,146	58	1	[]
[ "<s>", "static", "void", "replace_swapped_aligned_store", "(", "swap_web_entry", "", "insn_entry", ",", "rtx_insn", "", "store_insn", ")", "{", "unsigned", "uid", "=", "INSN_UID", "(", "store_insn", ")", ";", "gcc_assert", "(", "insn_entry", "[", "uid", "]", ...	[ "Given", "that", "STORE_INSN", "represents", "an", "aligned", "store-with-swap", "of", "a", "swapped", "value", ",", "replace", "the", "store", "with", "an", "aligned", "store", "(", "without", "swap", ")", "and", "replace", "the", "swap", "with", "a", "copy...	[ "rs6000", "0", "0", "0", "0", "128" ]	rs6000-p8swap2	replace_swapped_aligned_store	rs6000	CPU	GCC	20,147	384	1	[]
[ "<s>", "static", "tree", "ia64_gimplify_va_arg", "(", "tree", "valist", ",", "tree", "type", ",", "tree", "", "pre_p", ",", "tree", "", "post_p", ")", "{", "if", "(", "pass_by_reference", "(", "NULL", ",", "TYPE_MODE", "(", "type", ")", ",", "type", ...	[ "Implement", "va_arg", "." ]	[ "ia64", "8", "8", "2", "1", "2" ]	ia643	ia64_gimplify_va_arg	ia64	CPU	GCC	20,148	187	1	[]
[ "<s>", "bool", "isKZeroMasked", "(", ")", "const", "{", "return", "(", "Attributes", "&", "X86FMA3KZeroMasked", ")", "!=", "0", ";", "}", "</s>" ]	[ "Returns", "true", "iff", "the", "group", "of", "FMA", "opcodes", "holds", "k-zero-masked", "opcodes", "." ]	[ "X86", "X86", "0" ]	X86InstrFMA3Info	isKZeroMasked	X86	CPU	LLVM	20,149	16	1	[]
[ "<s>", "enum", "aarch64_symbol_type", "aarch64_classify_symbolic_expression", "(", "rtx", "x", ")", "{", "rtx", "offset", ";", "split_const", "(", "x", ",", "&", "x", ",", "&", "offset", ")", ";", "return", "aarch64_classify_symbol", "(", "x", ",", "offset", ...	[ "Classify", "the", "base", "of", "symbolic", "expression", "X", ",", "given", "that", "X", "appears", "in", "context", "CONTEXT", "." ]	[ "aarch64" ]	aarch643	aarch64_classify_symbolic_expression	aarch64	CPU	GCC	20,150	31	1	[]
[ "<s>", "static", "inline", "CvtDirection", "getTombstoneKey", "(", ")", "{", "return", "{", "T_UNDEF", ",", "0", ";", "}", "</s>" ]	[ "Difference", "in", "tombstone", "is", "that", "the", "Optional", "is", "meaningful", "." ]	[ "TPC", "0" ]	TPCISelLowering	getTombstoneKey	TPC	Virtual ISA	LLVM	20,151	14	1	[]
[ "<s>", "static", "uint32_t", "getFastMathFlags", "(", "const", "MachineInstr", "&", "I", ")", "{", "uint32_t", "flags", "=", "FPFastMathMode", "::", "None", ";", "if", "(", "I", ".", "getFlag", "(", "MachineInstr", "::", "MIFlag", "::", "FmNoNans", ")", ")...	[ "Get", "the", "flags", "to", "be", "applied", "to", "created", "floating", "point", "ops", "." ]	[ "SPIRV" ]	SPIRVGenerateDecorations	getFastMathFlags	SPIRV	Virtual ISA	LLVM	20,152	116	1	[]
[ "<s>", "BitVector", "RISCVRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "RISCVFrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "BitVector", "Reserved", "(", "getNumRegs", ...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "RI5CY", "RISCV", "RISCV", "RISCV", "0", "RISCV", "RISCV::X0", "RISCV::X2", "RISCV::X3", "RISCV::X4", "RISCV::X8", "RISCVABI::getBPReg", "RISCV::VL", "RISCV::VTYPE", "RISCV::VXSAT", "RISCV::VXRM", "0", "8", "1", "RISCV::F0_D" ]	RISCVRegisterInfo	getReservedRegs	RI5CY	CPU	LLVM	20,153	248	1	[]
[ "<s>", "static", "inline", "bool", "bpf_address_base_p", "(", "rtx", "x", ",", "bool", "strict", ")", "{", "return", "(", "GET_CODE", "(", "x", ")", "==", "REG", "&&", "(", "REGNO", "(", "x", ")", "<", "11", "\|\|", "(", "!", "strict", "&&", "REGNO",...	[ "Return", "`", "true", "'", "if", "the", "given", "RTX", "X", "is", "a", "valid", "base", "for", "an", "indirect", "memory", "access", ".", "STRICT", "has", "the", "same", "meaning", "than", "in", "bpf_legitimate_address_p", "." ]	[ "bpf", "11" ]	bpf	bpf_address_base_p	bpf	Virtual ISA	GCC	20,154	44	1	[]
[ "<s>", "int", "s390_agen_dep_p", "(", "rtx_insn", "", "dep_insn", ",", "rtx_insn", "", "insn", ")", "{", "rtx", "dep_rtx", "=", "PATTERN", "(", "dep_insn", ")", ";", "int", "i", ";", "if", "(", "GET_CODE", "(", "dep_rtx", ")", "==", "SET", "&&", "a...	[ "Return", "1", ",", "if", "dep_insn", "sets", "register", "used", "in", "insn", "in", "the", "agen", "unit", "." ]	[ "s390", "1", "0", "0", "0", "1", "0" ]	s390	s390_agen_dep_p	s390	MPU	GCC	20,155	97	1	[]
[ "<s>", "Value", "", "AArch64TargetLowering", "::", "emitStoreConditional", "(", "IRBuilder", "<", ">", "&", "Builder", ",", "Value", "", "Val", ",", "Value", "", "Addr", ",", "AtomicOrdering", "Ord", ")", "const", "{", "Module", "", "M", "=", "Builder"...	[ "Perform", "a", "store-conditional", "operation", "to", "Addr", "." ]	[ "AArch64", "AArch64", "128", "Intrinsic::ID", "Intrinsic::aarch64_stlxp", "Intrinsic::aarch64_stxp", "Intrinsic::getDeclaration", "\"lo\"", "64", "\"hi\"", "Intrinsic::ID", "Intrinsic::aarch64_stlxr", "Intrinsic::aarch64_stxr", "Intrinsic::getDeclaration", "0" ]	AArch64ISelLowering23	emitStoreConditional	AArch64	CPU	LLVM	20,156	261	1	[]
[ "<s>", "void", "PatmosAsmPrinter", "::", "emitBasicBlockStart", "(", "const", "MachineBasicBlock", "&", "MBB", ")", "{", "auto", "align", "=", "MBB", ".", "getAlignment", "(", ")", ";", "if", "(", "align", ".", "value", "(", ")", "&&", "(", "MBB", ".", ...	[ "Targets", "can", "override", "this", "to", "emit", "stuff", "at", "the", "start", "of", "a", "basic", "block", "." ]	[ "Patmos", "Patmos", "0", "0", "\"Basic block without predecessors do not emit labels, unsupported.\"", "1" ]	PatmosAsmPrinter1	emitBasicBlockStart	Patmos	VLIW	LLVM	20,157	174	1	[]
[ "<s>", "rtx", "alpha_tablejump_addr_vec", "(", "rtx", "insn", ")", "{", "rtx", "tmp", ";", "tmp", "=", "JUMP_LABEL", "(", "insn", ")", ";", "if", "(", "!", "tmp", ")", "return", "NULL_RTX", ";", "tmp", "=", "NEXT_INSN", "(", "tmp", ")", ";", "if", ...	[ "Return", "the", "ADDR_VEC", "associated", "with", "a", "tablejump", "insn", "." ]	[ "alpha" ]	alpha3	alpha_tablejump_addr_vec	alpha	MPU	GCC	20,158	69	1	[]
[ "<s>", "void", "Comet2DAGToDAGISel", "::", "Select", "(", "SDNode", "*", "Node", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"### Select\\n\"", ")", ";", "if", "(", "Node", "->", "isMachineOpcode", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs"...	[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]	[ "Comet2", "Comet2", "\"### Select\\n\"", "\"== \"", "\"\\n\"", "1" ]	Comet2ISelDAGToDAG	Select	Comet2	CPU	LLVM	20,159	67	1	[]
[ "<s>", "bool", "ARM64RegisterInfo", "::", "requiresFrameIndexScavenging", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "true", ";", "}", "</s>" ]	[ "Returns", "true", "if", "the", "target", "requires", "post", "PEI", "scavenging", "of", "registers", "for", "materializing", "frame", "index", "constants", "." ]	[ "ARM64", "ARM64" ]	ARM64RegisterInfo	requiresFrameIndexScavenging	ARM64	CPU	LLVM	20,160	16	1	[]
[ "<s>", "void", "SparcRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "&&",...	[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]	[ "Sparc", "Sparc", "SP", "SP", "0", "\"Unexpected\"", "Sparc", "Sparc", "Sparc", "1", "SP::STQFri", "2", "SP::sub_even64", "SP::sub_odd64", "SP::STDFri", "0", "0", "SP::STDFri", "2", "8", "SP::LDQFri", "0", "SP::sub_even64", "SP::sub_odd64", "SP::LDDFri", "0", "1",...	SparcRegisterInfo (2)	eliminateFrameIndex	Sparc	CPU	LLVM	20,161	476	1	[]
[ "<s>", "void", "PPCVSXSwapRemoval", "::", "initialize", "(", "MachineFunction", "&", "MFParm", ")", "{", "MF", "=", "&", "MFParm", ";", "MRI", "=", "&", "MF", "->", "getRegInfo", "(", ")", ";", "TII", "=", "static_cast", "<", "const", "PPCInstrInfo", "*"...	[ "Initialize", "the", "strategy", "after", "building", "the", "DAG", "for", "a", "new", "region", "." ]	[ "PowerPC", "PPC", "PPC", "256" ]	PPCVSXSwapRemoval13	initialize	PowerPC	CPU	LLVM	20,162	73	1	[]
[ "<s>", "void", "F2003fMCAsmStreamer", "::", "EmitInstruction", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "bool", "PrintSchedInfo", ")", "{", "MCStreamer", "::", "EmitInstruction", "(", "Inst", ",", "STI", ")", ";", ...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "F2003f", "F2003f", "\"\\n\"", "\"\\n \"", "\"\\n\"", "\"\"", "1", "\"\\n\"" ]	F2003fMCAsmStreamer	EmitInstruction	F2003f	CPU	LLVM	20,163	173	1	[]
[ "<s>", "ArrayRef", "<", "std", "::", "pair", "<", "unsigned", ",", "const", "char", "*", ">>", "PPCInstrInfo", "::", "getSerializableBitmaskMachineOperandTargetFlags", "(", ")", "const", "{", "using", "namespace", "PPCII", ";", "static", "const", "std", "::", ...	[ "Return", "an", "array", "that", "contains", "the", "bitmask", "target", "flag", "values", "and", "their", "names", "." ]	[ "PowerPC", "PPC", "PPC", "\"ppc-plt-or-stub\"", "\"ppc-pic\"", "\"ppc-nlp\"", "\"ppc-nlp-hidden\"" ]	PPCInstrInfo (3)	getSerializableBitmaskMachineOperandTargetFlags	PowerPC	CPU	LLVM	20,164	72	1	[]
[ "<s>", "SDValue", "PPCTargetLowering", "::", "getPICJumpTableRelocBase", "(", "SDValue", "Table", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "!", "Subtarget", ".", "isPPC64", "(", ")", ")", "return", "TargetLowering", "::", "getPICJumpTableRe...	[ "Returns", "relocation", "base", "for", "the", "given", "PIC", "jumptable", "." ]	[ "PowerPC", "PPC", "PPC", "PPCISD::GlobalBaseReg" ]	PPCISelLowering135	getPICJumpTableRelocBase	PowerPC	CPU	LLVM	20,165	96	1	[]
[ "<s>", "const", "uint32_t", "*", "CSKYRegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "Id", ")", "const", "{", "const", "CSKYSubtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", ...	[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]	[ "CSKY", "CSKY", "CSKY", "CSKY" ]	CSKYRegisterInfo	getCallPreservedMask	CSKY	CPU	LLVM	20,166	37	1	[]
[ "<s>", "static", "int", "scheduled_good_insn", "(", "rtx_insn", "*", "last", ")", "{", "if", "(", "last", "&&", "recog_memoized", "(", "last", ")", ">=", "0", ")", "return", "1", ";", "for", "(", ";", "last", "!=", "NULL", "&&", "!", "NOTE_INSN_BASIC_B...	[ "Returns", "1", "when", "a", "meaningful", "insn", "was", "scheduled", "between", "the", "last", "group", "barrier", "and", "LAST", "." ]	[ "ia64", "0", "1", "0", "1", "0" ]	ia64	scheduled_good_insn	ia64	CPU	GCC	20,167	73	1	[]
[ "<s>", "static", "bool", "arm_array_mode_supported_p", "(", "machine_mode", "mode", ",", "unsigned", "HOST_WIDE_INT", "nelems", ")", "{", "if", "(", "TARGET_NEON", "&&", "!", "BYTES_BIG_ENDIAN", "&&", "(", "VALID_NEON_DREG_MODE", "(", "mode", ")", "\|\|", "VALID_NEO...	[ "Implements", "target", "hook", "array_mode_supported_p", "." ]	[ "arm", "2", "4" ]	arm7	arm_array_mode_supported_p	arm	CPU	GCC	20,168	48	1	[]
[ "<s>", "int", "msp430_expand_shift", "(", "enum", "rtx_code", "code", ",", "machine_mode", "mode", ",", "rtx", "*", "operands", ")", "{", "if", "(", "!", "CONST_INT_P", "(", "operands", "[", "2", "]", ")", "\|\|", "mode", "==", "E_DImode", "\|\|", "use_helpe...	[ "For", "shift", "operations", "which", "will", "use", "an", "mspabi", "helper", "function", ",", "setup", "the", "call", "to", "msp430_expand", "helper", ".", "Return", "1", "to", "indicate", "we", "have", "finished", "with", "this", "insn", "and", "invoke",...	[ "msp430", "2", "2", "\"__mspabi_slli\"", "\"__mspabi_srai\"", "\"__mspabi_srli\"", "\"__gnu_mspabi_sllp\"", "\"__gnu_mspabi_srap\"", "\"__gnu_mspabi_srlp\"", "\"__mspabi_slll\"", "\"__mspabi_sral\"", "\"__mspabi_srll\"", "\"__mspabi_sllll\"", "\"__mspabi_srall\"", "\"__mspabi_srlll\"", ...	msp430	msp430_expand_shift	msp430	MPU	GCC	20,169	233	1	[]
[ "<s>", "int", "NVPTXTTIImpl", "::", "getArithmeticInstrCost", "(", "unsigned", "Opcode", ",", "Type", "*", "Ty", ",", "TTI", "::", "OperandValueKind", "Opd1Info", ",", "TTI", "::", "OperandValueKind", "Opd2Info", ",", "TTI", "::", "OperandValueProperties", "Opd1Pr...	[ "This", "is", "an", "approximation", "of", "reciprocal", "throughput", "of", "a", "math/logic", "op", "." ]	[ "NVPTX", "NVPTX", "ISD::ADD", "ISD::MUL", "ISD::XOR", "ISD::OR", "ISD::AND", "MVT::i64", "2" ]	NVPTXTargetTransformInfo (2)	getArithmeticInstrCost	NVPTX	GPU	LLVM	20,170	159	1	[]
[ "<s>", "SDValue", "XtensaTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "const", ...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "Xtensa", "Xtensa", "ISD::InputArg" ]	XtensaISelLowering1	LowerFormalArguments	Xtensa	MPU	LLVM	20,171	51	1	[]
[ "<s>", "const", "MCFixupKindInfo", "&", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "X86", "::", "NumTargetFixupKinds", "]", "=", "{", "{", "\"reloc_riprel_4byte\"", ",", "0", ",", "4", ...	[ "Get", "information", "on", "a", "fixup", "kind", "." ]	[ "X86", "X86::NumTargetFixupKinds", "\"reloc_riprel_4byte\"", "0", "4", "8", "\"reloc_riprel_4byte_movq_load\"", "0", "4", "8", "\"reloc_signed_4byte\"", "0", "4", "8", "0", "\"reloc_global_offset_table\"", "0", "4", "8", "0", "\"Invalid kind!\"" ]	X86AsmBackend32	getFixupKindInfo	X86	CPU	LLVM	20,172	113	1	[]
[ "<s>", "bool", "X86FrameLowering", "::", "canUseAsPrologue", "(", "const", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "assert", "(", "MBB", ".", "getParent", "(", ")", "&&", "\"Block is not attached to a function!\"", ")", ";", "const", "MachineFunction", ...	[ "Check", "whether", "or", "not", "the", "given", "MBB", "can", "be", "used", "as", "a", "prologue", "for", "the", "target", "." ]	[ "X86", "X86", "\"Block is not attached to a function!\"", "X86::EFLAGS", "X86", "X86", "X86", "X86" ]	X86FrameLowering12	canUseAsPrologue	X86	CPU	LLVM	20,173	81	1	[]
[ "<s>", "int", "m32c_hard_regno_nregs", "(", "int", "regno", ",", "enum", "machine_mode", "mode", ")", "{", "if", "(", "regno", "==", "FLG_REGNO", "&&", "mode", "==", "CCmode", ")", "return", "1", ";", "if", "(", "regno", ">=", "FIRST_PSEUDO_REGISTER", ")",...	[ "Implements", "HARD_REGNO_NREGS", ".", "This", "is", "complicated", "by", "the", "fact", "that", "different", "registers", "are", "different", "sizes", "from", "each", "other", ",", "", "and", "", "may", "be", "different", "sizes", "in", "different", "chip",...	[ "m32c", "1", "1", "1", "2", "1", "2", "2", "3", "4", "8", "0" ]	m32c2	m32c_hard_regno_nregs	m32c	MPU	GCC	20,174	180	1	[]
[ "<s>", "const", "LM32RegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{", "return", "RI", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "LM32", "LM32" ]	LM32InstrInfo	getRegisterInfo	LM32	MPU	LLVM	20,175	12	1	[]
[ "<s>", "bool", "loongarch_check_zero_div_p", "(", "void", ")", "{", "if", "(", "target_flags_explicit", "&", "MASK_CHECK_ZERO_DIV", ")", "return", "TARGET_CHECK_ZERO_DIV", ";", "return", "!", "optimize", "\|\|", "optimize_debug", ";", "}", "</s>" ]	[ "Return", "true", "if", "we", "need", "to", "trap", "on", "division", "by", "zero", "." ]	[ "loongarch" ]	loongarch1	loongarch_check_zero_div_p	loongarch	CPU	GCC	20,176	22	1	[]
[ "<s>", "int", "arm_hard_regno_mode_ok", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "if", "(", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_CC", ")", "return", "(", "regno", "==", "CC_REGNUM", "\|\|", "(", "TARGET_HARD_FLOAT", "&...	[ "Returns", "true", "if", "REGNO", "is", "a", "valid", "register", "for", "holding", "a", "quantity", "of", "type", "MODE", "." ]	[ "arm", "2", "2", "3", "4", "6", "8", "4", "4", "1", "0" ]	arm4	arm_hard_regno_mode_ok	arm	CPU	GCC	20,177	326	1	[]
[ "<s>", "static", "vector_costs", "", "ix86_vectorize_create_costs", "(", "vec_info", "", "vinfo", ",", "bool", "costing_for_scalar", ")", "{", "return", "new", "ix86_vector_costs", "(", "vinfo", ",", "costing_for_scalar", ")", ";", "}", "</s>" ]	[ "Implement", "targetm.vectorize.create_costs", "." ]	[ "i386" ]	i386	ix86_vectorize_create_costs	i386	CPU	GCC	20,178	23	1	[]
[ "<s>", "unsigned", "AlphaRegisterInfo", "::", "getRARegister", "(", ")", "const", "{", "assert", "(", "0", "&&", "\"What is the return address register\"", ")", ";", "return", "0", ";", "}", "</s>" ]	[ "This", "method", "should", "return", "the", "register", "where", "the", "return", "address", "can", "be", "found", "." ]	[ "Alpha", "Alpha", "0", "\"What is the return address register\"", "0" ]	AlphaRegisterInfo2	getRARegister	Alpha	MPU	LLVM	20,179	19	1	[]
[ "<s>", "static", "void", "rs6000_split_v4si_init_di_reg", "(", "rtx", "dest", ",", "rtx", "si1", ",", "rtx", "si2", ",", "rtx", "tmp", ")", "{", "const", "unsigned", "HOST_WIDE_INT", "mask_32bit", "=", "HOST_WIDE_INT_C", "(", "0xffffffff", ")", ";", "if", "(...	[ "Helper", "function", "for", "rs6000_split_v4si_init", "to", "build", "up", "a", "DImode", "value", "from", "two", "SImode", "values", "." ]	[ "powerpcspe", "0xffffffff", "32", "32", "32", "32" ]	powerpcspe	rs6000_split_v4si_init_di_reg	powerpcspe	CPU	GCC	20,180	240	1	[]
[ "<s>", "DEBUG_FUNCTION", "void", "rs6000_debug_print_mode", "(", "ssize_t", "m", ")", "{", "ssize_t", "rc", ";", "int", "spaces", "=", "0", ";", "fprintf", "(", "stderr", ",", "\"Mode: %-5s\"", ",", "GET_MODE_NAME", "(", "m", ")", ")", ";", "for", "(", "...	[ "Print", "the", "address", "masks", "in", "a", "human", "readble", "fashion", "." ]	[ "rs6000", "0", "\"Mode: %-5s\"", "0", "\" %s: %s\"", "\"%s Reload=%c%c\"", "\"\"", "0", "\" Reload=sl\"", "\"%s Upper=y\"", "\"\"", "0", "\" Upper=y\"", "\"%*s vector: arith=%-10s mem=%s\"", "\"\"", "\"\\n\"" ]	rs6000	rs6000_debug_print_mode	rs6000	CPU	GCC	20,181	236	1	[]
[ "<s>", "bool", "X86TargetLowering", "::", "isShuffleMaskLegal", "(", "const", "SmallVectorImpl", "<", "int", ">", "&", "M", ",", "EVT", "VT", ")", "const", "{", "if", "(", "!", "VT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "MVT", "SVT",...	[ "Targets", "can", "use", "this", "to", "indicate", "that", "they", "only", "support", "some", "VECTOR_SHUFFLE", "operations", ",", "those", "with", "specific", "masks", "." ]	[ "X86", "X86", "64", "0", "2", "0" ]	X86ISelLowering (2)4	isShuffleMaskLegal	X86	CPU	LLVM	20,182	365	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"CSKY DAG->DAG Pattern Instruction Selection\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "CSKY", "\"CSKY DAG->DAG Pattern Instruction Selection\"" ]	CSKYISelDAGToDAG	getPassName	CSKY	CPU	LLVM	20,183	11	1	[]
[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"Patmos Delay Slot Killer\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "Patmos", "\"Patmos Delay Slot Killer\"" ]	PatmosDelaySlotKiller	getPassName	Patmos	VLIW	LLVM	20,184	13	1	[]
[ "<s>", "void", "HexagonInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "Register", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "Hexagon", "Hexagon", "Hexagon::IntRegsRegClass", "Hexagon::S2_storeri_io", "0", "Hexagon::DoubleRegsRegClass", "Hexagon::S2_storerd_io", "0", "Hexagon::PredRegsRegClass", "Hexagon::STriw_pred", "0", "Hexagon::ModRegsRegClass", "Hexagon::STriw_ctr", "0", "Hexagon::HvxQRRegClass", "Hexa...	HexagonInstrInfo15	storeRegToStackSlot	Hexagon	DSP	LLVM	20,185	482	1	[]
[ "<s>", "virtual", "const", "AMDGPURegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", "->", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "R600" ]	AMDGPUTargetMachine10	getRegisterInfo	R600	GPU	LLVM	20,186	18	1	[]
[ "<s>", "static", "bool", "mips_vector_mode_supported_p", "(", "machine_mode", "mode", ")", "{", "switch", "(", "mode", ")", "{", "case", "E_V2SFmode", ":", "return", "TARGET_PAIRED_SINGLE_FLOAT", ";", "case", "E_V2HImode", ":", "case", "E_V4QImode", ":", "case", ...	[ "Target", "hook", "for", "vector_mode_supported_p", "." ]	[ "mips" ]	mips	mips_vector_mode_supported_p	mips	CPU	GCC	20,187	68	1	[]
[ "<s>", "void", "X86ATTInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "OS", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".",...	[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]	[ "X86", "X86", "X86", "X86II::LOCK", "\"\\tlock\\t\"", "X86::CALLpcrel32", "X86::Mode64Bit", "\"\\tcallq\\t\"", "0" ]	X86ATTInstPrinter	printInst	X86	CPU	LLVM	20,188	140	1	[]
[ "<s>", "rtx", "s390_emit_compare", "(", "enum", "rtx_code", "code", ",", "rtx", "op0", ",", "rtx", "op1", ")", "{", "machine_mode", "mode", "=", "s390_select_ccmode", "(", "code", ",", "op0", ",", "op1", ")", ";", "rtx", "cc", ";", "if", "(", "TARGET_V...	[ "Emit", "a", "compare", "instruction", "suitable", "to", "implement", "the", "comparison", "OP0", "CODE", "OP1", ".", "Return", "the", "correct", "condition", "RTL", "to", "be", "placed", "in", "the", "IF_THEN_ELSE", "of", "the", "conditional", "branch", "test...	[ "s390" ]	s390	s390_emit_compare	s390	MPU	GCC	20,189	127	1	[]
[ "<s>", "bool", "TPCHWWAGeneral", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Func", ")", "{", "bool", "Status", "=", "lookupWorkAround", "(", "Func", ")", ";", "return", "Status", ";", "}", "</s>" ]	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "TPC", "TPC" ]	TPCHwWaGeneral	runOnMachineFunction	TPC	Virtual ISA	LLVM	20,190	22	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"AArch64PostLegalizerLowering\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "AArch64", "\"AArch64PostLegalizerLowering\"" ]	AArch64PostLegalizerLowering	getPassName	AArch64	CPU	LLVM	20,191	11	1	[]
[ "<s>", "bool", "PPCPassConfig", "::", "addPreISel", "(", ")", "{", "if", "(", "!", "DisablePreIncPrep", "&&", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createPPCLoopPreIncPrepPass", "(", "getPPCTargetMachine", "(", ")", "...	[ "{", "{", "@", "For", "GlobalISel" ]	[ "PowerPC", "PPC", "PPC", "PPC", "PPC", "PPC" ]	PPCTargetMachine13	addPreISel	PowerPC	CPU	LLVM	20,192	57	1	[]
[ "<s>", "void", "print", "(", "raw_ostream", "&", "OS", ")", "const", "override", "{", "switch", "(", "Kind", ")", "{", "case", "Immediate", ":", "OS", "<<", "*", "getImm", "(", ")", ";", "break", ";", "case", "Register", ":", "OS", "<<", "\"<register...	[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]	[ "RISCV", "\"<register x\"", "\">\"", "\"'\"", "\"'\"", "\"<sysreg: \"" ]	RISCVAsmParser	print	RISCV	CPU	LLVM	20,193	76	1	[]
[ "<s>", "const", "MCPhysReg", "", "PPCRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "const", "PPCSubtarget", "&", "Subtarget", "=", "MF", "->", "getSubtarget", "<", "PPCSubtarget", ">", "(", ")", ";",...	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "PowerPC", "PPC", "PPC", "PPC", "PPC", "\"AnyReg unimplemented on 32-bit AIX.\"", "PPC::X2", "\"Cold calling unimplemented on AIX.\"", "PPC", "PPC", "PPC", "PPC", "PPC", "PPC" ]	PPCRegisterInfo34	getCalleeSavedRegs	PowerPC	CPU	LLVM	20,194	351	1	[]
[ "<s>", "static", "int", "sh_address_cost", "(", "rtx", "X", ")", "{", "return", "(", "GET_CODE", "(", "X", ")", "==", "PLUS", "&&", "!", "CONSTANT_P", "(", "XEXP", "(", "X", ",", "1", ")", ")", "&&", "!", "TARGET_SHMEDIA", "?", "1", ":", "0", ")"...	[ "Compute", "the", "cost", "of", "an", "address", ".", "For", "the", "SH", ",", "all", "valid", "addresses", "are", "the", "same", "cost", ".", "Use", "a", "slightly", "higher", "cost", "for", "reg", "+", "reg", "addressing", ",", "since", "it", "increa...	[ "sh", "1", "1", "0" ]	sh3	sh_address_cost	sh	CPU	GCC	20,195	37	1	[]
[ "<s>", "bool", "SparcAsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "this", "->", "MF", "=", "&", "MF", ";", "SetupMachineFunction", "(", "MF", ")", ";", "EmitConstantPool", "(", "MF", ".", "getConstantPool", "(", ")"...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Sparc", "Sparc", "0", "\"\\n\\n\"", "4", "\"\\t.globl\\t\"", "\"\\t.type\\t\"", "\", #function\\n\"", "\":\\n\"" ]	SparcAsmPrinter32	runOnMachineFunction	Sparc	CPU	LLVM	20,196	247	1	[]
[ "<s>", "bool", "SICFrameLowering", "::", "hasReservedCallFrame", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "return", "isUInt", "<", "12", ">", "(", ...	[ "hasReservedCallFrame", "-", "Under", "normal", "circumstances", ",", "when", "a", "frame", "pointer", "is", "not", "required", ",", "we", "reserve", "argument", "space", "for", "call", "sites", "in", "the", "function", "immediately", "on", "entry", "to", "the...	[ "SIC", "SIC", "12" ]	SICFrameLowering	hasReservedCallFrame	SIC	CPU	LLVM	20,197	48	1	[]
[ "<s>", "bool", "ix86_expand_int_vec_cmp", "(", "rtx", "operands", "[", "]", ")", "{", "rtx_code", "code", "=", "GET_CODE", "(", "operands", "[", "1", "]", ")", ";", "bool", "negate", "=", "false", ";", "rtx", "cmp", "=", "ix86_expand_int_sse_cmp", "(", "...	[ "Expand", "integer", "vector", "comparison", "." ]	[ "i386", "1", "0", "2", "3", "0", "0", "0" ]	i386-expand	ix86_expand_int_vec_cmp	i386	CPU	GCC	20,198	125	1	[]
[ "<s>", "SDNode", "", "Tile64DAGToDAGISel", "::", "Select", "(", "SDNode", "", "N", ")", "{", "DebugLoc", "DL", "=", "N", "->", "getDebugLoc", "(", ")", ";", "if", "(", "N", "->", "isMachineOpcode", "(", ")", ")", "return", "NULL", ";", "switch", "(...	[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]	[ "Tile64", "T64ISD::GLOBAL_BASE_REG", "ISD::MUL", "0", "1", "T64::MULLL_UU", "MVT::i32", "T64::MULHLSA_UU", "MVT::i32", "0", "T64::MULHLSA_UU", "MVT::i32", "0", "ISD::MULHU", "ISD::MULHS", "0", "1", "ISD::MULHU", "T64::MULHL_UU", "T64::MULHL_SS", "MVT::i32", "ISD::MULHU", ...	Tile64ISelDAGToDAG	Select	Tile64	VLIW	LLVM	20,199	378	1	[]

[ "<s>", "bool", "X86TargetLowering", "::", "getTgtMemIntrinsic", "(", "IntrinsicInfo", "&", "Info", ",", "const", "CallInst", "&", "I", ",", "MachineFunction", "&", "MF", ",", "unsigned", "Intrinsic", ")", "const", "{", "const", "IntrinsicData", "*", "IntrData", ...

[ "Given", "an", "intrinsic", ",", "checks", "if", "on", "the", "target", "the", "intrinsic", "will", "need", "to", "map", "to", "a", "MemIntrinsicNode", "(", "touches", "memory", ")", "." ]

[ "X86", "X86", "0", "ISD::INTRINSIC_VOID", "0", "MVT::getVT", "1", "MVT::INVALID_SIMPLE_VALUE_TYPE", "MVT::i8", "MVT::i16", "MVT::i32", "MVT::getVectorVT", "ISD::INTRINSIC_W_CHAIN", "MVT::getVT", "MVT::getVT", "2", "MVT::getVectorVT", "ISD::INTRINSIC_VOID", "MVT::getVT", "3", ...

X86ISelLowering (2)6

getTgtMemIntrinsic

X86

CPU

LLVM

20,100

435

1

[]

[ "<s>", "static", "void", "mips16_load_branch_target", "(", "rtx", "dest", ",", "rtx", "src", ")", "{", "if", "(", "TARGET_ABICALLS", "&&", "!", "TARGET_ABSOLUTE_ABICALLS", ")", "{", "rtx", "page", ",", "low", ";", "if", "(", "mips_cfun_has_cprestore_slot_p", "...

[ "Emit", "code", "to", "load", "LABEL_REF", "SRC", "into", "MIPS16", "register", "DEST", ".", "This", "is", "called", "very", "late", "in", "mips_reorg", ",", "but", "the", "caller", "is", "required", "to", "run", "mips16_lay_out_constants", "on", "the", "res...

[ "mips" ]

mips4

mips16_load_branch_target

mips

CPU

GCC

20,101

129

1

[]

[ "<s>", "MachineBasicBlock", "::", "iterator", "MSP430FrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "MSP430Ins...

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "MSP430", "MSP430", "MSP430", "MSP430", "0", "1", "MSP430::SUB16ri", "MSP430::SP", "MSP430::SP", "MSP430::ADD16ri", "MSP430::SP", "MSP430::SP", "3", "MSP430::SUB16ri", "MSP430::SP", "MSP430::SP", "3" ]

MSP430FrameLowering19

eliminateCallFramePseudoInstr

MSP430

MPU

LLVM

20,102

365

1

[]

[ "<s>", "void", "SPIRVPassConfig", "::", "addIRPasses", "(", ")", "{", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";", "}", "</s>" ]

[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]

[ "SPIRV", "SPIRV" ]

SPIRVTargetMachine

addIRPasses

SPIRV

Virtual ISA

LLVM

20,103

14

1

[]

[ "<s>", "void", "RV16KInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DstReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", "...

[ "}", "Branch", "Analysis", "&", "Modification" ]

[ "RV16K", "RV16K", "RV16K::GPRRegClass", "\"Impossible reg-to-reg copy\"", "RV16K::MOV" ]

RV16KInstrInfo

copyPhysReg

RV16K

Virtual ISA

LLVM

20,104

75

1

[]

[ "<s>", "void", "AMDGPUTargetELFStreamer", "::", "finish", "(", ")", "{", "MCAssembler", "&", "MCA", "=", "getStreamer", "(", ")", ".", "getAssembler", "(", ")", ";", "MCA", ".", "setELFHeaderEFlags", "(", "getEFlags", "(", ")", ")", ";", "std", "::", "st...

[ "finish", "-", "after", "all", "the", "new", "live", "ranges", "have", "been", "created", ",", "compute", "the", "remaining", "live", "range", ",", "and", "rewrite", "instructions", "to", "use", "the", "new", "registers", "." ]

[ "AMDGPU", "AMDGPU" ]

AMDGPUTargetStreamer1

finish

AMDGPU

GPU

LLVM

20,105

127

1

[]

[ "<s>", "rtx", "visium_legitimize_reload_address", "(", "rtx", "x", ",", "machine_mode", "mode", ",", "int", "opnum", ",", "int", "type", ",", "int", "ind", "ATTRIBUTE_UNUSED", ")", "{", "rtx", "newrtx", ",", "tem", "=", "NULL_RTX", ";", "if", "(", "mode", ...

[ "Perform", "a", "similar", "function", "to", "visium_legitimize_address", ",", "but", "this", "time", "for", "reload", ".", "Generating", "new", "registers", "is", "not", "an", "option", "here", ".", "Parts", "that", "need", "reloading", "are", "indicated", "b...

[ "visium", "0", "1", "1", "0", "0", "1", "1", "0x1f", "2", "0x3f", "0x7f", "1", "0", "2", "1", "3", "4", "0x80", "0x3f", "0", "0", "0", "0", "0", "0", "0", "0" ]

visium

visium_legitimize_reload_address

visium

Virtual ISA

GCC

20,106

318

1

[]

[ "<s>", "void", "SIInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", ...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "AMDGPU", "SI", "SI", "SI", "4", "AMDGPU::SReg_32_XM0RegClass", "AMDGPU::M0", "\"Only VGPR spilling expected\"", "0" ]

SIInstrInfo139

loadRegFromStackSlot

AMDGPU

GPU

LLVM

20,107

369

1

[]

[ "<s>", "bool", "MBlazeAsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ",", "MCStreamer", "&", "Out", ")", "{", "MCInst", "Inst", ";", "SMLoc", "ErrorLoc", ";", "u...

[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]

[ "MBlaze", "MBlaze", "\"instruction use requires an option to be enabled\"", "\"unrecognized instruction mnemonic\"", "\"unable to convert operands to instruction\"", "0U", "\"too few operands for instruction\"", "MBlaze", "\"invalid operand for instruction\"", "\"Implement any new match types adde...

MBlazeAsmParser10

MatchAndEmitInstruction

MBlaze

MPU

LLVM

20,108

173

1

[]

[ "<s>", "bool", "AArch64TargetLowering", "::", "getPreIndexedAddressParts", "(", "SDNode", "*", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ",", "ISD", "::", "MemIndexedMode", "&", "AM", ",", "SelectionDAG", "&", "DAG", ")", "const", "{",...

[ "Returns", "true", "by", "value", ",", "base", "pointer", "and", "offset", "pointer", "and", "addressing", "mode", "by", "reference", "if", "the", "node", "'s", "address", "can", "be", "legally", "represented", "as", "pre-indexed", "load", "/", "store", "add...

[ "AArch64", "AArch64", "ISD::MemIndexedMode", "ISD::PRE_INC", "ISD::PRE_DEC" ]

AArch64ISelLowering (2)

getPreIndexedAddressParts

AArch64

CPU

LLVM

20,109

148

1

[]

[ "<s>", "void", "HexagonEarlyIfConversion", "::", "removeBlock", "(", "MachineBasicBlock", "*", "B", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"Removing block \"", "<<", "PrintMB", "(", "B", ")", "<<", "\"\\n\"", ")", ";", "MachineDomTreeNode", "*", "...

[ "This", "method", "completely", "removes", "BB", "from", "all", "data", "structures", ",", "including", "all", "of", "the", "Loop", "objects", "it", "is", "nested", "in", "and", "our", "mapping", "from", "MachineBasicBlocks", "to", "loops", "." ]

[ "Hexagon", "Hexagon", "\"Removing block \"", "\"\\n\"", "4", "0" ]

HexagonEarlyIfConv

removeBlock

Hexagon

DSP

LLVM

20,110

237

1

[]

[ "<s>", "void", "scalar_chain", "::", "mark_dual_mode_def", "(", "df_ref", "def", ")", "{", "gcc_assert", "(", "DF_REF_REG_DEF_P", "(", "def", ")", ")", ";", "if", "(", "bitmap_bit_p", "(", "defs_conv", ",", "DF_REF_REGNO", "(", "def", ")", ")", ")", "retur...

[ "For", "DImode", "conversion", ",", "mark", "register", "defined", "by", "DEF", "as", "requiring", "conversion", "." ]

[ "i386", "\" Mark r%d def in insn %d as requiring both modes in chain #%d\\n\"" ]

i3865

mark_dual_mode_def

i386

CPU

GCC

20,111

65

1

[]

[ "<s>", "bool", "SIMachineFunctionInfo", "::", "allocateVGPRSpillToAGPR", "(", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "bool", "isAGPRtoVGPR", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "MachineFrameInfo...

[ "Reserve", "AGPRs", "or", "VGPRs", "to", "support", "spilling", "for", "FrameIndex", "FI", "." ]

[ "AMDGPU", "SI", "4", "AMDGPU::NoRegister", "AMDGPU::VGPR_32RegClass", "AMDGPU::AGPR_32RegClass", "SI", "1", "0" ]

SIMachineFunctionInfo

allocateVGPRSpillToAGPR

AMDGPU

GPU

LLVM

20,112

383

1

[]

[ "<s>", "unsigned", "TOYMCCodeEmitter", "::", "getJumpTargetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "llvm_unreachable", "(", "\"getJumpTargetOpValue is not im...

[ "getJumpTargetOpValue", "-", "Return", "binary", "encoding", "of", "the", "jump", "target", "operand", "." ]

[ "TOY", "TOY", "\"getJumpTargetOpValue is not implemented yet\"" ]

TOYMCCodeEmitter

getJumpTargetOpValue

TOY

CPU

LLVM

20,113

28

1

[]

[ "<s>", "MCObjectWriter", "*", "WebAssemblyAsmBackend", "::", "createObjectWriter", "(", "raw_pwrite_stream", "&", "OS", ")", "const", "{", "return", "createWebAssemblyELFObjectWriter", "(", "OS", ",", "Is64Bit", ",", "0", ")", ";", "}", "</s>" ]

[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]

[ "WebAssembly", "WebAssembly", "WebAssembly", "0" ]

WebAssemblyAsmBackend (2)

createObjectWriter

WebAssembly

Virtual ISA

LLVM

20,114

23

1

[]

[ "<s>", "unsigned", "LoongArchAsmParser", "::", "validateTargetOperandClass", "(", "MCParsedAsmOperand", "&", "AsmOp", ",", "unsigned", "Kind", ")", "{", "LoongArchOperand", "&", "Op", "=", "static_cast", "<", "LoongArchOperand", "&", ">", "(", "AsmOp", ")", ";", ...

[ "Allow", "a", "target", "to", "add", "special", "case", "operand", "matching", "for", "things", "that", "tblgen", "doesn't/ca", "n't", "handle", "effectively", "." ]

[ "LoongArch", "LoongArch", "LoongArch", "LoongArch", "LoongArch", "LoongArch::FPR32RegClassID" ]

LoongArchAsmParser1

validateTargetOperandClass

LoongArch

CPU

LLVM

20,115

84

1

[]

[ "<s>", "static", "int", "pcrel_constant_p", "(", "rtx", "x", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "MINUS", ")", "return", "symbol_mentioned_p", "(", "XEXP", "(", "x", ",", "0", ")", ")", "&&", "label_mentioned_p", "(", "XEXP", "(", "...

[ "Return", "TRUE", "if", "this", "rtx", "is", "the", "difference", "of", "a", "symbol", "and", "a", "label", ",", "and", "will", "reduce", "to", "a", "PC-relative", "relocation", "in", "the", "object", "file", ".", "Expressions", "like", "this", "can", "b...

[ "arm", "0", "1" ]

arm

pcrel_constant_p

arm

CPU

GCC

20,116

42

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"VE Assembly Printer\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "VE", "\"VE Assembly Printer\"" ]

VEAsmPrinter

getPassName

VE

CPU

LLVM

20,117

11

1

[]

[ "<s>", "const", "MipsAnalyzeImmediate", "::", "InstSeq", "&", "MipsAnalyzeImmediate", "::", "Analyze", "(", "uint64_t", "Imm", ",", "unsigned", "Size", ",", "bool", "LastInstrIsADDiu", ")", "{", "this", "->", "Size", "=", "Size", ";", "if", "(", "Size", "=="...

[ "Analyze", "-", "Get", "an", "instruction", "sequence", "to", "load", "immediate", "Imm", "." ]

[ "Mips", "Mips", "Mips", "32", "Mips::ADDiu", "Mips::ORi", "Mips::SLL", "Mips::LUi", "Mips::DADDiu", "Mips::ORi64", "Mips::DSLL", "Mips::LUi64" ]

MipsAnalyzeImmediate (2)

Analyze

Mips

CPU

LLVM

20,118

124

1

[]

[ "<s>", "bool", "MSP430RegisterInfo", "::", "hasReservedCallFrame", "(", "MachineFunction", "&", "MF", ")", "const", "{", "return", "!", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "(", ")", ";", "}", "</s>" ]

[ "hasReservedCallFrame", "-", "Under", "normal", "circumstances", ",", "when", "a", "frame", "pointer", "is", "not", "required", ",", "we", "reserve", "argument", "space", "for", "call", "sites", "in", "the", "function", "immediately", "on", "entry", "to", "the...

[ "MSP430", "MSP430" ]

MSP430RegisterInfo11

hasReservedCallFrame

MSP430

MPU

LLVM

20,119

24

1

[]

[ "<s>", "SDValue", "MBlazeTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallV...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "MBlaze", "MBlaze", "ISD::OutputArg", "16", "MBlaze", "0", "0", "\"Can only return in registers!\"", "1", "MBlazeISD::IRet", "MBlazeISD::Ret", "MBlaze::R14", "MBlaze::R15", "MVT::i32", "MVT::Other", "MVT::Other" ]

MBlazeISelLowering14

LowerReturn

MBlaze

MPU

LLVM

20,120

335

1

[]

[ "<s>", "bool", "AArch64TargetLowering", "::", "mayBeEmittedAsTailCall", "(", "const", "CallInst", "*", "CI", ")", "const", "{", "return", "CI", "->", "isTailCall", "(", ")", ";", "}", "</s>" ]

[ "Return", "true", "if", "the", "target", "may", "be", "able", "emit", "the", "call", "instruction", "as", "a", "tail", "call", "." ]

[ "AArch64", "AArch64" ]

AArch64ISelLowering (2)2

mayBeEmittedAsTailCall

AArch64

CPU

LLVM

20,121

20

1

[]

[ "<s>", "SDValue", "PPCTargetLowering", "::", "LowerCall", "(", "TargetLowering", "::", "CallLoweringInfo", "&", "CLI", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "CLI", ".", "DAG", ";", "SD...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "calls", "into", "the", "specified", "DAG", "." ]

[ "PowerPC", "PPC", "ISD::OutputArg", "ISD::InputArg", "PPC", "\"Callee should be an llvm::Function object.\"", "80", "\"TCO caller: \"", "\", callee linkage: 0, 0\"", "\"TCO caller: \"", "\", callee linkage: \"", "\", \"", "\"\\n\"", "\"failed to perform tail call elimination on a call \"",...

PPCISelLowering135

LowerCall

PowerPC

CPU

LLVM

20,122

473

1

[]

[ "<s>", "static", "bool", "classof", "(", "const", "SpecialTypeDescriptor", "*", "TD", ")", "{", "return", "TD", "->", "Kind", "==", "SpecialTypeKind", "::", "STK_Pipe", ";", "}", "</s>" ]

[ "Methods", "for", "support", "type", "inquiry", "through", "isa", ",", "cast", ",", "and", "dyn_cast", ":" ]

[ "SPIRV" ]

SPIRVDuplicatesTracker

classof

SPIRV

Virtual ISA

LLVM

20,123

20

1

[]

[ "<s>", "void", "aarch64_emit_sve_pred_move", "(", "rtx", "dest", ",", "rtx", "pred", ",", "rtx", "src", ")", "{", "expand_operand", "ops", "[", "3", "]", ";", "machine_mode", "mode", "=", "GET_MODE", "(", "dest", ")", ";", "create_output_operand", "(", "&"...

[ "Emit", "an", "SVE", "predicated", "move", "from", "SRC", "to", "DEST", ".", "PRED", "is", "a", "predicate", "that", "is", "known", "to", "contain", "PTRUE", "." ]

[ "aarch64", "3", "0", "1", "2", "3" ]

aarch64

aarch64_emit_sve_pred_move

aarch64

CPU

GCC

20,124

88

1

[]

[ "<s>", "MCSection", "*", "XCoreTargetObjectFile", "::", "getExplicitSectionGlobal", "(", "const", "GlobalObject", "*", "GO", ",", "SectionKind", "Kind", ",", "const", "TargetMachine", "&", "TM", ")", "const", "{", "StringRef", "SectionName", "=", "GO", "->", "ge...

[ "Targets", "should", "implement", "this", "method", "to", "assign", "a", "section", "to", "globals", "with", "an", "explicit", "section", "specfied", "." ]

[ "XCore", "XCore", "\".cp.\"", "\"Using .cp. section for writeable object.\"", "XCore", "XCore" ]

XCoreTargetObjectFile13

getExplicitSectionGlobal

XCore

MPU

LLVM

20,125

79

1

[]

[ "<s>", "OperandMatchResultTy", "P2AsmParser", "::", "tryParseRegister", "(", "unsigned", "&", "reg_no", ",", "SMLoc", "&", "start", ",", "SMLoc", "&", "end", ")", "{", "start", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "reg_no...

[ "tryParseRegister", "-", "parse", "one", "register", "if", "possible" ]

[ "P2", "P2", "\"\"", "1" ]

P2AsmParser

tryParseRegister

P2

MPU

LLVM

20,126

66

1

[]

[ "<s>", "static", "rtx", "csky_function_value", "(", "const_tree", "type", ",", "const_tree", "func", ",", "bool", "outgoing", "ATTRIBUTE_UNUSED", ")", "{", "machine_mode", "mode", ";", "int", "unsignedp", "ATTRIBUTE_UNUSED", ";", "int", "size", ";", "mode", "=",...

[ "Implement", "TARGET_FUNCTION_VALUE", "." ]

[ "csky", "1", "1", "2", "2", "0", "0", "1", "1", "1", "2", "0", "1" ]

csky

csky_function_value

csky

CPU

GCC

20,127

214

1

[]

[ "<s>", "SDValue", "SITargetLowering", "::", "CreateLiveInRegister", "(", "SelectionDAG", "&", "DAG", ",", "const", "TargetRegisterClass", "*", "RC", ",", "unsigned", "Reg", ",", "EVT", "VT", ")", "const", "{", "SDValue", "VReg", "=", "AMDGPUTargetLowering", "::"...

[ "Helper", "function", "that", "adds", "Reg", "to", "the", "LiveIn", "list", "of", "the", "DAG", "'s", "MachineFunction", "." ]

[ "AMDGPU", "SI", "AMDGPU" ]

SIISelLowering (2)

CreateLiveInRegister

AMDGPU

GPU

LLVM

20,128

74

1

[]

[ "<s>", "bool", "X86TTIImpl", "::", "isLegalMaskedGather", "(", "Type", "*", "DataTy", ",", "Align", "Alignment", ")", "{", "if", "(", "!", "(", "ST", "->", "hasAVX512", "(", ")", "||", "(", "ST", "->", "hasFastGather", "(", ")", "&&", "ST", "->", "ha...

[ "Return", "true", "if", "the", "target", "supports", "masked", "gather", "." ]

[ "X86", "X86", "1", "32", "64" ]

X86TargetTransformInfo103

isLegalMaskedGather

X86

CPU

LLVM

20,129

144

1

[]

[ "<s>", "SDValue", "AAPTargetLowering", "::", "LowerCall", "(", "TargetLowering", "::", "CallLoweringInfo", "&", "CLI", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "CLI", ".", "DAG", ";", "SD...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "calls", "into", "the", "specified", "DAG", "." ]

[ "AAP", "AAP", "ISD::OutputArg", "ISD::InputArg", "\"Unsupported calling convention\"" ]

AAPISelLowering

LowerCall

AAP

MPU

LLVM

20,130

165

1

[]

[ "<s>", "void", "P2MCInstLower", "::", "lowerInstruction", "(", "const", "MachineInstr", "&", "MI", ",", "MCInst", "&", "OutMI", ")", "const", "{", "OutMI", ".", "setOpcode", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "OutMI", ".", "setFlags", "(", ...

[ "Lowers", "a", "MachineInstr", "into", "a", "MCInst", "." ]

[ "P2", "P2", "0" ]

P2MCInstLower

lowerInstruction

P2

MPU

LLVM

20,131

100

1

[]

[ "<s>", "const", "MCRegisterInfo", "*", "getRegInfo", "(", ")", "const", "{", "return", "RegInfo", ".", "get", "(", ")", ";", "}", "</s>" ]

[ "getRegInfo", "-", "Return", "information", "about", "the", "registers", "currently", "in", "use", "." ]

[ "Mips" ]

MipsDisassembler14

getRegInfo

Mips

CPU

LLVM

20,132

16

1

[]

[ "<s>", "EVT", "PPCTargetLowering", "::", "getOptimalMemOpType", "(", "uint64_t", "Size", ",", "unsigned", "DstAlign", ",", "unsigned", "SrcAlign", ",", "bool", "IsMemset", ",", "bool", "ZeroMemset", ",", "bool", "MemcpyStrSrc", ",", "MachineFunction", "&", "MF", ...

[ "It", "returns", "EVT", ":", ":Other", "if", "the", "type", "should", "be", "determined", "using", "generic", "target-independent", "logic", "." ]

[ "PowerPC", "PPC", "PPC", "MVT::i64", "MVT::i32" ]

PPCISelLowering148

getOptimalMemOpType

PowerPC

CPU

LLVM

20,133

53

1

[]

[ "<s>", "bool", "HexagonTargetLowering", "::", "isFMAFasterThanFMulAndFAdd", "(", "EVT", "VT", ")", "const", "{", "return", "isOperationLegalOrCustom", "(", "ISD", "::", "FMA", ",", "VT", ")", ";", "}", "</s>" ]

[ "Return", "true", "if", "an", "FMA", "operation", "is", "faster", "than", "a", "pair", "of", "fmul", "and", "fadd", "instructions", "." ]

[ "Hexagon", "Hexagon", "ISD::FMA" ]

HexagonISelLowering (2)1

isFMAFasterThanFMulAndFAdd

Hexagon

DSP

LLVM

20,134

21

1

[]

[ "<s>", "int", "PatmosInstrInfo", "::", "getOperandLatency", "(", "const", "InstrItineraryData", "*", "ItinData", ",", "const", "MachineInstr", "*", "DefMI", ",", "unsigned", "DefIdx", ",", "const", "MachineInstr", "*", "UseMI", ",", "unsigned", "UseIdx", ")", "c...

[ "Compute", "and", "return", "the", "use", "operand", "latency", "of", "a", "given", "pair", "of", "def", "and", "use", "." ]

[ "Patmos", "Patmos" ]

PatmosInstrInfo

getOperandLatency

Patmos

VLIW

LLVM

20,135

65

1

[]

[ "<s>", "void", "RISCVInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DstReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "Targ...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "RISCV", "RISCV", "RISCV::GPRRegClass", "RISCV::LW", "0", "\"Can't load this register from stack slot\"" ]

RISCVInstrInfo33

loadRegFromStackSlot

RISCV

CPU

LLVM

20,136

97

1

[]

[ "<s>", "SDNode", "*", "SparcDAGToDAGISel", "::", "getGlobalBaseReg", "(", ")", "{", "unsigned", "GlobalBaseReg", "=", "Subtarget", "->", "getInstrInfo", "(", ")", "->", "getGlobalBaseReg", "(", "MF", ")", ";", "return", "CurDAG", "->", "getRegister", "(", "Glo...

[ "getGlobalBaseReg", "-", "Return", "a", "virtual", "register", "initialized", "with", "the", "the", "global", "base", "register", "value", "." ]

[ "Sparc", "Sparc" ]

SparcISelDAGToDAG10

getGlobalBaseReg

Sparc

CPU

LLVM

20,137

41

1

[]

[ "<s>", "unsigned", "int", "fr30_compute_frame_size", "(", "int", "from_reg", ",", "int", "to_reg", ")", "{", "int", "regno", ";", "unsigned", "int", "return_value", ";", "unsigned", "int", "var_size", ";", "unsigned", "int", "args_size", ";", "unsigned", "int"...

[ "Returns", "the", "number", "of", "bytes", "offset", "between", "FROM_REG", "and", "TO_REG", "for", "the", "current", "function", ".", "As", "a", "side", "effect", "it", "fills", "in", "the", "current_frame_info", "structure", ",", "if", "the", "data", "is",...

[ "fr30", "0", "0", "0", "1", "0" ]

fr30

fr30_compute_frame_size

fr30

DSP

GCC

20,138

218

1

[]

[ "<s>", "static", "reg_class_t", "s390_preferred_reload_class", "(", "rtx", "op", ",", "reg_class_t", "rclass", ")", "{", "switch", "(", "GET_CODE", "(", "op", ")", ")", "{", "case", "CONST_VECTOR", ":", "case", "CONST_DOUBLE", ":", "case", "CONST_INT", ":", ...

[ "Given", "an", "rtx", "OP", "being", "reloaded", "into", "a", "reg", "required", "to", "be", "in", "class", "CLASS", ",", "return", "the", "class", "of", "reg", "to", "actually", "use", "." ]

[ "s390", "0", "0", "0", "0", "1" ]

s3905

s390_preferred_reload_class

s390

MPU

GCC

20,139

223

1

[]

[ "<s>", "unsigned", "int", "nds32_data_alignment", "(", "tree", "data", ",", "unsigned", "int", "basic_align", ")", "{", "if", "(", "(", "basic_align", "<", "BITS_PER_WORD", ")", "&&", "(", "TREE_CODE", "(", "data", ")", "==", "ARRAY_TYPE", "||", "TREE_CODE",...

[ "Return", "alignment", "for", "data", "." ]

[ "nds32" ]

nds32

nds32_data_alignment

nds32

CPU

GCC

20,140

51

1

[]

[ "<s>", "bool", "LanaiTargetObjectFile", "::", "isConstantInSmallSection", "(", "const", "DataLayout", "&", "DL", ",", "const", "Constant", "*", "CN", ")", "const", "{", "return", "isInSmallSection", "(", "DL", ".", "getTypeAllocSize", "(", "CN", "->", "getType",...

[ "Return", "true", "if", "this", "constant", "should", "be", "placed", "into", "small", "data", "section", "." ]

[ "Lanai", "Lanai" ]

LanaiTargetObjectFile

isConstantInSmallSection

Lanai

CPU

LLVM

20,141

33

1

[]

[ "<s>", "static", "void", "nds32_emit_load_store", "(", "rtx", "reg", ",", "rtx", "mem", ",", "enum", "machine_mode", "mode", ",", "int", "offset", ",", "bool", "load_p", ")", "{", "rtx", "new_mem", ";", "new_mem", "=", "adjust_address", "(", "mem", ",", ...

[ "Auxiliary", "static", "function", "definitions", "." ]

[ "nds32" ]

nds32-memory-manipulation

nds32_emit_load_store

nds32

CPU

GCC

20,142

55

1

[]

[ "<s>", "const", "SPIRVRegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{", "return", "RI", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "SPIRV", "SPIRV" ]

SPIRVInstrInfo

getRegisterInfo

SPIRV

Virtual ISA

LLVM

20,143

12

1

[]

[ "<s>", "void", "AMDGPUPassConfig", "::", "addCodeGenPrepare", "(", ")", "{", "if", "(", "TM", "->", "getTargetTriple", "(", ")", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", "&&", "EnableLowerKernelArguments", ")", "addPass", "(", "createAMDGPULow...

[ "Add", "pass", "to", "prepare", "the", "LLVM", "IR", "for", "code", "generation", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU" ]

AMDGPUTargetMachine102

addCodeGenPrepare

AMDGPU

GPU

LLVM

20,144

50

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "COREV_HWLP_BLOCKS_NAME", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "RISCV" ]

RISCVCoreVHwlpBlocks

getPassName

RISCV

CPU

LLVM

20,145

11

1

[]

[ "<s>", "inline", "type_suffix_index", "find_type_suffix", "(", "type_class_index", "tclass", ",", "unsigned", "int", "element_bits", ")", "{", "for", "(", "unsigned", "int", "i", "=", "0", ";", "i", "<", "NUM_TYPE_SUFFIXES", ";", "++", "i", ")", "if", "(", ...

[ "Return", "the", "type", "suffix", "associated", "with", "ELEMENT_BITS-bit", "elements", "of", "type", "class", "TCLASS", "." ]

[ "aarch64", "0" ]

aarch64-sve-builtins

find_type_suffix

aarch64

CPU

GCC

20,146

58

1

[]

[ "<s>", "static", "void", "replace_swapped_aligned_store", "(", "swap_web_entry", "*", "insn_entry", ",", "rtx_insn", "*", "store_insn", ")", "{", "unsigned", "uid", "=", "INSN_UID", "(", "store_insn", ")", ";", "gcc_assert", "(", "insn_entry", "[", "uid", "]", ...

[ "Given", "that", "STORE_INSN", "represents", "an", "aligned", "store-with-swap", "of", "a", "swapped", "value", ",", "replace", "the", "store", "with", "an", "aligned", "store", "(", "without", "swap", ")", "and", "replace", "the", "swap", "with", "a", "copy...

[ "rs6000", "0", "0", "0", "0", "128" ]

rs6000-p8swap2

replace_swapped_aligned_store

rs6000

CPU

GCC

20,147

384

1

[]

[ "<s>", "static", "tree", "ia64_gimplify_va_arg", "(", "tree", "valist", ",", "tree", "type", ",", "tree", "*", "pre_p", ",", "tree", "*", "post_p", ")", "{", "if", "(", "pass_by_reference", "(", "NULL", ",", "TYPE_MODE", "(", "type", ")", ",", "type", ...

[ "Implement", "va_arg", "." ]

[ "ia64", "8", "8", "2", "1", "2" ]

ia643

ia64_gimplify_va_arg

ia64

CPU

GCC

20,148

187

1

[]

[ "<s>", "bool", "isKZeroMasked", "(", ")", "const", "{", "return", "(", "Attributes", "&", "X86FMA3KZeroMasked", ")", "!=", "0", ";", "}", "</s>" ]

[ "Returns", "true", "iff", "the", "group", "of", "FMA", "opcodes", "holds", "k-zero-masked", "opcodes", "." ]

[ "X86", "X86", "0" ]

X86InstrFMA3Info

isKZeroMasked

X86

CPU

LLVM

20,149

16

1

[]

[ "<s>", "enum", "aarch64_symbol_type", "aarch64_classify_symbolic_expression", "(", "rtx", "x", ")", "{", "rtx", "offset", ";", "split_const", "(", "x", ",", "&", "x", ",", "&", "offset", ")", ";", "return", "aarch64_classify_symbol", "(", "x", ",", "offset", ...

[ "Classify", "the", "base", "of", "symbolic", "expression", "X", ",", "given", "that", "X", "appears", "in", "context", "CONTEXT", "." ]

[ "aarch64" ]

aarch643

aarch64_classify_symbolic_expression

aarch64

CPU

GCC

20,150

31

1

[]

[ "<s>", "static", "inline", "CvtDirection", "getTombstoneKey", "(", ")", "{", "return", "{", "T_UNDEF", ",", "0", ";", "}", "</s>" ]

[ "Difference", "in", "tombstone", "is", "that", "the", "Optional", "is", "meaningful", "." ]

[ "TPC", "0" ]

TPCISelLowering

getTombstoneKey

TPC

Virtual ISA

LLVM

20,151

14

1

[]

[ "<s>", "static", "uint32_t", "getFastMathFlags", "(", "const", "MachineInstr", "&", "I", ")", "{", "uint32_t", "flags", "=", "FPFastMathMode", "::", "None", ";", "if", "(", "I", ".", "getFlag", "(", "MachineInstr", "::", "MIFlag", "::", "FmNoNans", ")", ")...

[ "Get", "the", "flags", "to", "be", "applied", "to", "created", "floating", "point", "ops", "." ]

[ "SPIRV" ]

SPIRVGenerateDecorations

getFastMathFlags

SPIRV

Virtual ISA

LLVM

20,152

116

1

[]

[ "<s>", "BitVector", "RISCVRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "RISCVFrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "BitVector", "Reserved", "(", "getNumRegs", ...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "RI5CY", "RISCV", "RISCV", "RISCV", "0", "RISCV", "RISCV::X0", "RISCV::X2", "RISCV::X3", "RISCV::X4", "RISCV::X8", "RISCVABI::getBPReg", "RISCV::VL", "RISCV::VTYPE", "RISCV::VXSAT", "RISCV::VXRM", "0", "8", "1", "RISCV::F0_D" ]

RISCVRegisterInfo

getReservedRegs

RI5CY

CPU

LLVM

20,153

248

1

[]

[ "<s>", "static", "inline", "bool", "bpf_address_base_p", "(", "rtx", "x", ",", "bool", "strict", ")", "{", "return", "(", "GET_CODE", "(", "x", ")", "==", "REG", "&&", "(", "REGNO", "(", "x", ")", "<", "11", "||", "(", "!", "strict", "&&", "REGNO",...

[ "Return", "`", "true", "'", "if", "the", "given", "RTX", "X", "is", "a", "valid", "base", "for", "an", "indirect", "memory", "access", ".", "STRICT", "has", "the", "same", "meaning", "than", "in", "bpf_legitimate_address_p", "." ]

[ "bpf", "11" ]

bpf

bpf_address_base_p

bpf

Virtual ISA

GCC

20,154

44

1

[]

[ "<s>", "int", "s390_agen_dep_p", "(", "rtx_insn", "*", "dep_insn", ",", "rtx_insn", "*", "insn", ")", "{", "rtx", "dep_rtx", "=", "PATTERN", "(", "dep_insn", ")", ";", "int", "i", ";", "if", "(", "GET_CODE", "(", "dep_rtx", ")", "==", "SET", "&&", "a...

[ "Return", "1", ",", "if", "dep_insn", "sets", "register", "used", "in", "insn", "in", "the", "agen", "unit", "." ]

[ "s390", "1", "0", "0", "0", "1", "0" ]

s390

s390_agen_dep_p

s390

MPU

GCC

20,155

97

1

[]

[ "<s>", "Value", "*", "AArch64TargetLowering", "::", "emitStoreConditional", "(", "IRBuilder", "<", ">", "&", "Builder", ",", "Value", "*", "Val", ",", "Value", "*", "Addr", ",", "AtomicOrdering", "Ord", ")", "const", "{", "Module", "*", "M", "=", "Builder"...

[ "Perform", "a", "store-conditional", "operation", "to", "Addr", "." ]

[ "AArch64", "AArch64", "128", "Intrinsic::ID", "Intrinsic::aarch64_stlxp", "Intrinsic::aarch64_stxp", "Intrinsic::getDeclaration", "\"lo\"", "64", "\"hi\"", "Intrinsic::ID", "Intrinsic::aarch64_stlxr", "Intrinsic::aarch64_stxr", "Intrinsic::getDeclaration", "0" ]

AArch64ISelLowering23

emitStoreConditional

AArch64

CPU

LLVM

20,156

261

1

[]

[ "<s>", "void", "PatmosAsmPrinter", "::", "emitBasicBlockStart", "(", "const", "MachineBasicBlock", "&", "MBB", ")", "{", "auto", "align", "=", "MBB", ".", "getAlignment", "(", ")", ";", "if", "(", "align", ".", "value", "(", ")", "&&", "(", "MBB", ".", ...

[ "Targets", "can", "override", "this", "to", "emit", "stuff", "at", "the", "start", "of", "a", "basic", "block", "." ]

[ "Patmos", "Patmos", "0", "0", "\"Basic block without predecessors do not emit labels, unsupported.\"", "1" ]

PatmosAsmPrinter1

emitBasicBlockStart

Patmos

VLIW

LLVM

20,157

174

1

[]

[ "<s>", "rtx", "alpha_tablejump_addr_vec", "(", "rtx", "insn", ")", "{", "rtx", "tmp", ";", "tmp", "=", "JUMP_LABEL", "(", "insn", ")", ";", "if", "(", "!", "tmp", ")", "return", "NULL_RTX", ";", "tmp", "=", "NEXT_INSN", "(", "tmp", ")", ";", "if", ...

[ "Return", "the", "ADDR_VEC", "associated", "with", "a", "tablejump", "insn", "." ]

[ "alpha" ]

alpha3

alpha_tablejump_addr_vec

alpha

MPU

GCC

20,158

69

1

[]

[ "<s>", "void", "Comet2DAGToDAGISel", "::", "Select", "(", "SDNode", "*", "Node", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"### Select\\n\"", ")", ";", "if", "(", "Node", "->", "isMachineOpcode", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs"...

[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]

[ "Comet2", "Comet2", "\"### Select\\n\"", "\"== \"", "\"\\n\"", "1" ]

Comet2ISelDAGToDAG

Select

Comet2

CPU

LLVM

20,159

67

1

[]

[ "<s>", "bool", "ARM64RegisterInfo", "::", "requiresFrameIndexScavenging", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "true", ";", "}", "</s>" ]

[ "Returns", "true", "if", "the", "target", "requires", "post", "PEI", "scavenging", "of", "registers", "for", "materializing", "frame", "index", "constants", "." ]

[ "ARM64", "ARM64" ]

ARM64RegisterInfo

requiresFrameIndexScavenging

ARM64

CPU

LLVM

20,160

16

1

[]

[ "<s>", "void", "SparcRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "&&",...

[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]

[ "Sparc", "Sparc", "SP", "SP", "0", "\"Unexpected\"", "Sparc", "Sparc", "Sparc", "1", "SP::STQFri", "2", "SP::sub_even64", "SP::sub_odd64", "SP::STDFri", "0", "0", "SP::STDFri", "2", "8", "SP::LDQFri", "0", "SP::sub_even64", "SP::sub_odd64", "SP::LDDFri", "0", "1",...

SparcRegisterInfo (2)

eliminateFrameIndex

Sparc

CPU

LLVM

20,161

476

1

[]

[ "<s>", "void", "PPCVSXSwapRemoval", "::", "initialize", "(", "MachineFunction", "&", "MFParm", ")", "{", "MF", "=", "&", "MFParm", ";", "MRI", "=", "&", "MF", "->", "getRegInfo", "(", ")", ";", "TII", "=", "static_cast", "<", "const", "PPCInstrInfo", "*"...

[ "Initialize", "the", "strategy", "after", "building", "the", "DAG", "for", "a", "new", "region", "." ]

[ "PowerPC", "PPC", "PPC", "256" ]

PPCVSXSwapRemoval13

initialize

PowerPC

CPU

LLVM

20,162

73

1

[]

[ "<s>", "void", "F2003fMCAsmStreamer", "::", "EmitInstruction", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "bool", "PrintSchedInfo", ")", "{", "MCStreamer", "::", "EmitInstruction", "(", "Inst", ",", "STI", ")", ";", ...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "F2003f", "F2003f", "\"\\n\"", "\"\\n \"", "\"\\n\"", "\"\"", "1", "\"\\n\"" ]

F2003fMCAsmStreamer

EmitInstruction

F2003f

CPU

LLVM

20,163

173

1

[]

[ "<s>", "ArrayRef", "<", "std", "::", "pair", "<", "unsigned", ",", "const", "char", "*", ">>", "PPCInstrInfo", "::", "getSerializableBitmaskMachineOperandTargetFlags", "(", ")", "const", "{", "using", "namespace", "PPCII", ";", "static", "const", "std", "::", ...

[ "Return", "an", "array", "that", "contains", "the", "bitmask", "target", "flag", "values", "and", "their", "names", "." ]

[ "PowerPC", "PPC", "PPC", "\"ppc-plt-or-stub\"", "\"ppc-pic\"", "\"ppc-nlp\"", "\"ppc-nlp-hidden\"" ]

PPCInstrInfo (3)

getSerializableBitmaskMachineOperandTargetFlags

PowerPC

CPU

LLVM

20,164

72

1

[]

[ "<s>", "SDValue", "PPCTargetLowering", "::", "getPICJumpTableRelocBase", "(", "SDValue", "Table", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "!", "Subtarget", ".", "isPPC64", "(", ")", ")", "return", "TargetLowering", "::", "getPICJumpTableRe...

[ "Returns", "relocation", "base", "for", "the", "given", "PIC", "jumptable", "." ]

[ "PowerPC", "PPC", "PPC", "PPCISD::GlobalBaseReg" ]

PPCISelLowering135

getPICJumpTableRelocBase

PowerPC

CPU

LLVM

20,165

96

1

[]

[ "<s>", "const", "uint32_t", "*", "CSKYRegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "Id", ")", "const", "{", "const", "CSKYSubtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", ...

[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]

[ "CSKY", "CSKY", "CSKY", "CSKY" ]

CSKYRegisterInfo

getCallPreservedMask

CSKY

CPU

LLVM

20,166

37

1

[]

[ "<s>", "static", "int", "scheduled_good_insn", "(", "rtx_insn", "*", "last", ")", "{", "if", "(", "last", "&&", "recog_memoized", "(", "last", ")", ">=", "0", ")", "return", "1", ";", "for", "(", ";", "last", "!=", "NULL", "&&", "!", "NOTE_INSN_BASIC_B...

[ "Returns", "1", "when", "a", "meaningful", "insn", "was", "scheduled", "between", "the", "last", "group", "barrier", "and", "LAST", "." ]

[ "ia64", "0", "1", "0", "1", "0" ]

ia64

scheduled_good_insn

ia64

CPU

GCC

20,167

73

1

[]

[ "<s>", "static", "bool", "arm_array_mode_supported_p", "(", "machine_mode", "mode", ",", "unsigned", "HOST_WIDE_INT", "nelems", ")", "{", "if", "(", "TARGET_NEON", "&&", "!", "BYTES_BIG_ENDIAN", "&&", "(", "VALID_NEON_DREG_MODE", "(", "mode", ")", "||", "VALID_NEO...

[ "Implements", "target", "hook", "array_mode_supported_p", "." ]

[ "arm", "2", "4" ]

arm7

arm_array_mode_supported_p

arm

CPU

GCC

20,168

48

1

[]

[ "<s>", "int", "msp430_expand_shift", "(", "enum", "rtx_code", "code", ",", "machine_mode", "mode", ",", "rtx", "*", "operands", ")", "{", "if", "(", "!", "CONST_INT_P", "(", "operands", "[", "2", "]", ")", "||", "mode", "==", "E_DImode", "||", "use_helpe...

[ "For", "shift", "operations", "which", "will", "use", "an", "mspabi", "helper", "function", ",", "setup", "the", "call", "to", "msp430_expand", "helper", ".", "Return", "1", "to", "indicate", "we", "have", "finished", "with", "this", "insn", "and", "invoke",...

[ "msp430", "2", "2", "\"__mspabi_slli\"", "\"__mspabi_srai\"", "\"__mspabi_srli\"", "\"__gnu_mspabi_sllp\"", "\"__gnu_mspabi_srap\"", "\"__gnu_mspabi_srlp\"", "\"__mspabi_slll\"", "\"__mspabi_sral\"", "\"__mspabi_srll\"", "\"__mspabi_sllll\"", "\"__mspabi_srall\"", "\"__mspabi_srlll\"", ...

msp430

msp430_expand_shift

msp430

MPU

GCC

20,169

233

1

[]

[ "<s>", "int", "NVPTXTTIImpl", "::", "getArithmeticInstrCost", "(", "unsigned", "Opcode", ",", "Type", "*", "Ty", ",", "TTI", "::", "OperandValueKind", "Opd1Info", ",", "TTI", "::", "OperandValueKind", "Opd2Info", ",", "TTI", "::", "OperandValueProperties", "Opd1Pr...

[ "This", "is", "an", "approximation", "of", "reciprocal", "throughput", "of", "a", "math/logic", "op", "." ]

[ "NVPTX", "NVPTX", "ISD::ADD", "ISD::MUL", "ISD::XOR", "ISD::OR", "ISD::AND", "MVT::i64", "2" ]

NVPTXTargetTransformInfo (2)

getArithmeticInstrCost

NVPTX

GPU

LLVM

20,170

159

1

[]

[ "<s>", "SDValue", "XtensaTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "const", ...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "Xtensa", "Xtensa", "ISD::InputArg" ]

XtensaISelLowering1

LowerFormalArguments

Xtensa

MPU

LLVM

20,171

51

1

[]

[ "<s>", "const", "MCFixupKindInfo", "&", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "X86", "::", "NumTargetFixupKinds", "]", "=", "{", "{", "\"reloc_riprel_4byte\"", ",", "0", ",", "4", ...

[ "Get", "information", "on", "a", "fixup", "kind", "." ]

[ "X86", "X86::NumTargetFixupKinds", "\"reloc_riprel_4byte\"", "0", "4", "8", "\"reloc_riprel_4byte_movq_load\"", "0", "4", "8", "\"reloc_signed_4byte\"", "0", "4", "8", "0", "\"reloc_global_offset_table\"", "0", "4", "8", "0", "\"Invalid kind!\"" ]

X86AsmBackend32

getFixupKindInfo

X86

CPU

LLVM

20,172

113

1

[]

[ "<s>", "bool", "X86FrameLowering", "::", "canUseAsPrologue", "(", "const", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "assert", "(", "MBB", ".", "getParent", "(", ")", "&&", "\"Block is not attached to a function!\"", ")", ";", "const", "MachineFunction", ...

[ "Check", "whether", "or", "not", "the", "given", "MBB", "can", "be", "used", "as", "a", "prologue", "for", "the", "target", "." ]

[ "X86", "X86", "\"Block is not attached to a function!\"", "X86::EFLAGS", "X86", "X86", "X86", "X86" ]

X86FrameLowering12

canUseAsPrologue

X86

CPU

LLVM

20,173

81

1

[]

[ "<s>", "int", "m32c_hard_regno_nregs", "(", "int", "regno", ",", "enum", "machine_mode", "mode", ")", "{", "if", "(", "regno", "==", "FLG_REGNO", "&&", "mode", "==", "CCmode", ")", "return", "1", ";", "if", "(", "regno", ">=", "FIRST_PSEUDO_REGISTER", ")",...

[ "Implements", "HARD_REGNO_NREGS", ".", "This", "is", "complicated", "by", "the", "fact", "that", "different", "registers", "are", "different", "sizes", "from", "each", "other", ",", "*", "and", "*", "may", "be", "different", "sizes", "in", "different", "chip",...

[ "m32c", "1", "1", "1", "2", "1", "2", "2", "3", "4", "8", "0" ]

m32c2

m32c_hard_regno_nregs

m32c

MPU

GCC

20,174

180

1

[]

[ "<s>", "const", "LM32RegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{", "return", "RI", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "LM32", "LM32" ]

LM32InstrInfo

getRegisterInfo

LM32

MPU

LLVM

20,175

12

1

[]

[ "<s>", "bool", "loongarch_check_zero_div_p", "(", "void", ")", "{", "if", "(", "target_flags_explicit", "&", "MASK_CHECK_ZERO_DIV", ")", "return", "TARGET_CHECK_ZERO_DIV", ";", "return", "!", "optimize", "||", "optimize_debug", ";", "}", "</s>" ]

[ "Return", "true", "if", "we", "need", "to", "trap", "on", "division", "by", "zero", "." ]

[ "loongarch" ]

loongarch1

loongarch_check_zero_div_p

loongarch

CPU

GCC

20,176

22

1

[]

[ "<s>", "int", "arm_hard_regno_mode_ok", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "if", "(", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_CC", ")", "return", "(", "regno", "==", "CC_REGNUM", "||", "(", "TARGET_HARD_FLOAT", "&...

[ "Returns", "true", "if", "REGNO", "is", "a", "valid", "register", "for", "holding", "a", "quantity", "of", "type", "MODE", "." ]

[ "arm", "2", "2", "3", "4", "6", "8", "4", "4", "1", "0" ]

arm4

arm_hard_regno_mode_ok

arm

CPU

GCC

20,177

326

1

[]

[ "<s>", "static", "vector_costs", "*", "ix86_vectorize_create_costs", "(", "vec_info", "*", "vinfo", ",", "bool", "costing_for_scalar", ")", "{", "return", "new", "ix86_vector_costs", "(", "vinfo", ",", "costing_for_scalar", ")", ";", "}", "</s>" ]

[ "Implement", "targetm.vectorize.create_costs", "." ]

[ "i386" ]

i386

ix86_vectorize_create_costs

i386

CPU

GCC

20,178

23

1

[]

[ "<s>", "unsigned", "AlphaRegisterInfo", "::", "getRARegister", "(", ")", "const", "{", "assert", "(", "0", "&&", "\"What is the return address register\"", ")", ";", "return", "0", ";", "}", "</s>" ]

[ "This", "method", "should", "return", "the", "register", "where", "the", "return", "address", "can", "be", "found", "." ]

[ "Alpha", "Alpha", "0", "\"What is the return address register\"", "0" ]

AlphaRegisterInfo2

getRARegister

Alpha

MPU

LLVM

20,179

19

1

[]

[ "<s>", "static", "void", "rs6000_split_v4si_init_di_reg", "(", "rtx", "dest", ",", "rtx", "si1", ",", "rtx", "si2", ",", "rtx", "tmp", ")", "{", "const", "unsigned", "HOST_WIDE_INT", "mask_32bit", "=", "HOST_WIDE_INT_C", "(", "0xffffffff", ")", ";", "if", "(...

[ "Helper", "function", "for", "rs6000_split_v4si_init", "to", "build", "up", "a", "DImode", "value", "from", "two", "SImode", "values", "." ]

[ "powerpcspe", "0xffffffff", "32", "32", "32", "32" ]

powerpcspe

rs6000_split_v4si_init_di_reg

powerpcspe

CPU

GCC

20,180

240

1

[]

[ "<s>", "DEBUG_FUNCTION", "void", "rs6000_debug_print_mode", "(", "ssize_t", "m", ")", "{", "ssize_t", "rc", ";", "int", "spaces", "=", "0", ";", "fprintf", "(", "stderr", ",", "\"Mode: %-5s\"", ",", "GET_MODE_NAME", "(", "m", ")", ")", ";", "for", "(", "...

[ "Print", "the", "address", "masks", "in", "a", "human", "readble", "fashion", "." ]

[ "rs6000", "0", "\"Mode: %-5s\"", "0", "\" %s: %s\"", "\"%*s Reload=%c%c\"", "\"\"", "0", "\" Reload=sl\"", "\"%*s Upper=y\"", "\"\"", "0", "\" Upper=y\"", "\"%*s vector: arith=%-10s mem=%s\"", "\"\"", "\"\\n\"" ]

rs6000

rs6000_debug_print_mode

rs6000

CPU

GCC

20,181

236

1

[]

[ "<s>", "bool", "X86TargetLowering", "::", "isShuffleMaskLegal", "(", "const", "SmallVectorImpl", "<", "int", ">", "&", "M", ",", "EVT", "VT", ")", "const", "{", "if", "(", "!", "VT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "MVT", "SVT",...

[ "Targets", "can", "use", "this", "to", "indicate", "that", "they", "only", "support", "some", "VECTOR_SHUFFLE", "operations", ",", "those", "with", "specific", "masks", "." ]

[ "X86", "X86", "64", "0", "2", "0" ]

X86ISelLowering (2)4

isShuffleMaskLegal

X86

CPU

LLVM

20,182

365

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"CSKY DAG->DAG Pattern Instruction Selection\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "CSKY", "\"CSKY DAG->DAG Pattern Instruction Selection\"" ]

CSKYISelDAGToDAG

getPassName

CSKY

CPU

LLVM

20,183

11

1

[]

[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"Patmos Delay Slot Killer\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "Patmos", "\"Patmos Delay Slot Killer\"" ]

PatmosDelaySlotKiller

getPassName

Patmos

VLIW

LLVM

20,184

13

1

[]

[ "<s>", "void", "HexagonInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "Register", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "Hexagon", "Hexagon", "Hexagon::IntRegsRegClass", "Hexagon::S2_storeri_io", "0", "Hexagon::DoubleRegsRegClass", "Hexagon::S2_storerd_io", "0", "Hexagon::PredRegsRegClass", "Hexagon::STriw_pred", "0", "Hexagon::ModRegsRegClass", "Hexagon::STriw_ctr", "0", "Hexagon::HvxQRRegClass", "Hexa...

HexagonInstrInfo15

storeRegToStackSlot

Hexagon

DSP

LLVM

20,185

482

1

[]

[ "<s>", "virtual", "const", "AMDGPURegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", "->", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "R600" ]

AMDGPUTargetMachine10

getRegisterInfo

R600

GPU

LLVM

20,186

18

1

[]

[ "<s>", "static", "bool", "mips_vector_mode_supported_p", "(", "machine_mode", "mode", ")", "{", "switch", "(", "mode", ")", "{", "case", "E_V2SFmode", ":", "return", "TARGET_PAIRED_SINGLE_FLOAT", ";", "case", "E_V2HImode", ":", "case", "E_V4QImode", ":", "case", ...

[ "Target", "hook", "for", "vector_mode_supported_p", "." ]

[ "mips" ]

mips

mips_vector_mode_supported_p

mips

CPU

GCC

20,187

68

1

[]

[ "<s>", "void", "X86ATTInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "OS", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".",...

[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]

[ "X86", "X86", "X86", "X86II::LOCK", "\"\\tlock\\t\"", "X86::CALLpcrel32", "X86::Mode64Bit", "\"\\tcallq\\t\"", "0" ]

X86ATTInstPrinter

printInst

X86

CPU

LLVM

20,188

140

1

[]

[ "<s>", "rtx", "s390_emit_compare", "(", "enum", "rtx_code", "code", ",", "rtx", "op0", ",", "rtx", "op1", ")", "{", "machine_mode", "mode", "=", "s390_select_ccmode", "(", "code", ",", "op0", ",", "op1", ")", ";", "rtx", "cc", ";", "if", "(", "TARGET_V...

[ "Emit", "a", "compare", "instruction", "suitable", "to", "implement", "the", "comparison", "OP0", "CODE", "OP1", ".", "Return", "the", "correct", "condition", "RTL", "to", "be", "placed", "in", "the", "IF_THEN_ELSE", "of", "the", "conditional", "branch", "test...

[ "s390" ]

s390

s390_emit_compare

s390

MPU

GCC

20,189

127

1

[]

[ "<s>", "bool", "TPCHWWAGeneral", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Func", ")", "{", "bool", "Status", "=", "lookupWorkAround", "(", "Func", ")", ";", "return", "Status", ";", "}", "</s>" ]

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "TPC", "TPC" ]

TPCHwWaGeneral

runOnMachineFunction

TPC

Virtual ISA

LLVM

20,190

22

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"AArch64PostLegalizerLowering\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "AArch64", "\"AArch64PostLegalizerLowering\"" ]

AArch64PostLegalizerLowering

getPassName

AArch64

CPU

LLVM

20,191

11

1

[]

[ "<s>", "bool", "PPCPassConfig", "::", "addPreISel", "(", ")", "{", "if", "(", "!", "DisablePreIncPrep", "&&", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createPPCLoopPreIncPrepPass", "(", "getPPCTargetMachine", "(", ")", "...

[ "{", "{", "@", "For", "GlobalISel" ]

[ "PowerPC", "PPC", "PPC", "PPC", "PPC", "PPC" ]

PPCTargetMachine13

addPreISel

PowerPC

CPU

LLVM

20,192

57

1

[]

[ "<s>", "void", "print", "(", "raw_ostream", "&", "OS", ")", "const", "override", "{", "switch", "(", "Kind", ")", "{", "case", "Immediate", ":", "OS", "<<", "*", "getImm", "(", ")", ";", "break", ";", "case", "Register", ":", "OS", "<<", "\"<register...

[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]

[ "RISCV", "\"<register x\"", "\">\"", "\"'\"", "\"'\"", "\"<sysreg: \"" ]

RISCVAsmParser

print

RISCV

CPU

LLVM

20,193

76

1

[]

[ "<s>", "const", "MCPhysReg", "*", "PPCRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "const", "PPCSubtarget", "&", "Subtarget", "=", "MF", "->", "getSubtarget", "<", "PPCSubtarget", ">", "(", ")", ";",...

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "PowerPC", "PPC", "PPC", "PPC", "PPC", "\"AnyReg unimplemented on 32-bit AIX.\"", "PPC::X2", "\"Cold calling unimplemented on AIX.\"", "PPC", "PPC", "PPC", "PPC", "PPC", "PPC" ]

PPCRegisterInfo34

getCalleeSavedRegs

PowerPC

CPU

LLVM

20,194

351

1

[]

[ "<s>", "static", "int", "sh_address_cost", "(", "rtx", "X", ")", "{", "return", "(", "GET_CODE", "(", "X", ")", "==", "PLUS", "&&", "!", "CONSTANT_P", "(", "XEXP", "(", "X", ",", "1", ")", ")", "&&", "!", "TARGET_SHMEDIA", "?", "1", ":", "0", ")"...

[ "Compute", "the", "cost", "of", "an", "address", ".", "For", "the", "SH", ",", "all", "valid", "addresses", "are", "the", "same", "cost", ".", "Use", "a", "slightly", "higher", "cost", "for", "reg", "+", "reg", "addressing", ",", "since", "it", "increa...

[ "sh", "1", "1", "0" ]

sh3

sh_address_cost

sh

CPU

GCC

20,195

37

1

[]

[ "<s>", "bool", "SparcAsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "this", "->", "MF", "=", "&", "MF", ";", "SetupMachineFunction", "(", "MF", ")", ";", "EmitConstantPool", "(", "MF", ".", "getConstantPool", "(", ")"...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Sparc", "Sparc", "0", "\"\\n\\n\"", "4", "\"\\t.globl\\t\"", "\"\\t.type\\t\"", "\", #function\\n\"", "\":\\n\"" ]

SparcAsmPrinter32

runOnMachineFunction

Sparc

CPU

LLVM

20,196

247

1

[]

[ "<s>", "bool", "SICFrameLowering", "::", "hasReservedCallFrame", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "return", "isUInt", "<", "12", ">", "(", ...

[ "hasReservedCallFrame", "-", "Under", "normal", "circumstances", ",", "when", "a", "frame", "pointer", "is", "not", "required", ",", "we", "reserve", "argument", "space", "for", "call", "sites", "in", "the", "function", "immediately", "on", "entry", "to", "the...

[ "SIC", "SIC", "12" ]

SICFrameLowering

hasReservedCallFrame

SIC

CPU

LLVM

20,197

48

1

[]

[ "<s>", "bool", "ix86_expand_int_vec_cmp", "(", "rtx", "operands", "[", "]", ")", "{", "rtx_code", "code", "=", "GET_CODE", "(", "operands", "[", "1", "]", ")", ";", "bool", "negate", "=", "false", ";", "rtx", "cmp", "=", "ix86_expand_int_sse_cmp", "(", "...

[ "Expand", "integer", "vector", "comparison", "." ]

[ "i386", "1", "0", "2", "3", "0", "0", "0" ]

i386-expand

ix86_expand_int_vec_cmp

i386

CPU

GCC

20,198

125

1

[]

[ "<s>", "SDNode", "*", "Tile64DAGToDAGISel", "::", "Select", "(", "SDNode", "*", "N", ")", "{", "DebugLoc", "DL", "=", "N", "->", "getDebugLoc", "(", ")", ";", "if", "(", "N", "->", "isMachineOpcode", "(", ")", ")", "return", "NULL", ";", "switch", "(...

[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]

[ "Tile64", "T64ISD::GLOBAL_BASE_REG", "ISD::MUL", "0", "1", "T64::MULLL_UU", "MVT::i32", "T64::MULHLSA_UU", "MVT::i32", "0", "T64::MULHLSA_UU", "MVT::i32", "0", "ISD::MULHU", "ISD::MULHS", "0", "1", "ISD::MULHU", "T64::MULHL_UU", "T64::MULHL_SS", "MVT::i32", "ISD::MULHU", ...

Tile64ISelDAGToDAG

Select

Tile64

VLIW

LLVM

20,199

378

1

[]