docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "SMLoc", "getStartLoc", "(", ")", "const", "override", "{", "return", "StartLoc", ";", "}", "</s>" ]	[ "getStartLoc", "-", "Get", "the", "location", "of", "the", "first", "token", "of", "this", "operand", "." ]	[ "X86" ]	X86Operand (2)	getStartLoc	X86	CPU	LLVM	22,100	11	1	[]
[ "<s>", "unsigned", "MipsMCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "if", "(", "MO", ".", "isReg", "(", ...	[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]	[ "Mips", "Mips", "Mips", "32", "0", "\"Binary expression must be sym+const.\"", "Mips::Fixups", "Mips", "Mips::fixup_Mips_GPREL16", "Mips", "Mips::fixup_Mips_CALL16", "Mips", "Mips::fixup_Mips_GOT16", "Mips", "Mips::fixup_Mips_HI16", "Mips", "Mips::fixup_Mips_LO16", "Mips", "Mips:...	MipsMCCodeEmitter69	getMachineOpValue	Mips	CPU	LLVM	22,101	421	1	[]
[ "<s>", "Register", "CSKYTargetLowering", "::", "getExceptionSelectorRegister", "(", "const", "Constant", "*", "PersonalityFn", ")", "const", "{", "return", "CSKY", "::", "R1", ";", "}", "</s>" ]	[ "If", "a", "physical", "register", ",", "this", "returns", "the", "register", "that", "receives", "the", "exception", "typeid", "on", "entry", "to", "a", "landing", "pad", "." ]	[ "CSKY", "CSKY", "CSKY::R1" ]	CSKYISelLowering	getExceptionSelectorRegister	CSKY	CPU	LLVM	22,102	18	1	[]
[ "<s>", "bool", "AArch64InstrInfo", "::", "canInsertSelect", "(", "const", "MachineBasicBlock", "&", "MBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "unsigned", "DstReg", ",", "unsigned", "TrueReg", ",", "unsigned", "FalseReg", ",", "int", "&", ...	[ "Return", "true", "if", "it", "is", "possible", "to", "insert", "a", "select", "instruction", "that", "chooses", "between", "TrueReg", "and", "FalseReg", "based", "on", "the", "condition", "code", "in", "Cond", "." ]	[ "AArch64", "AArch64", "1", "AArch64::GPR64allRegClass", "AArch64::GPR32allRegClass", "1", "1", "0", "0", "AArch64::FPR64RegClass", "AArch64::FPR32RegClass", "5", "2" ]	AArch64InstrInfo120	canInsertSelect	AArch64	CPU	LLVM	22,103	222	1	[]
[ "<s>", "void", "ARMInstrInfo", "::", "reMaterialize", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "const", "MachineInstr", "*", "Orig", ")", "const", "{", "DebugLoc", "dl", "=", "Orig"...	[ "Re-issue", "the", "specified", "'original", "'", "instruction", "at", "the", "specific", "location", "targeting", "a", "new", "destination", "register", "." ]	[ "ARM", "ARM", "ARM::MOVi2pieces", "1", "2", "3", "0" ]	ARMInstrInfo14	reMaterialize	ARM	CPU	LLVM	22,104	136	1	[]
[ "<s>", "bool", "MOSFrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "return", "MFI", ".", "isFrameAddressTaken", "(", ")", ...	[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]	[ "MOS", "MOS" ]	MOSFrameLowering	hasFP	MOS	MPU	LLVM	22,105	37	1	[]
[ "<s>", "void", "ix86_expand_copysign", "(", "rtx", "operands", "[", "]", ")", "{", "machine_mode", "mode", ",", "vmode", ";", "rtx", "dest", ",", "vdest", ",", "op0", ",", "op1", ",", "mask", ",", "op2", ",", "op3", ";", "mode", "=", "GET_MODE", "(",...	[ "Expand", "a", "copysign", "operation", ".", "Special", "case", "operand", "0", "being", "a", "constant", "." ]	[ "i386", "0", "1", "2", "0", "1", "0", "2", "0", "0", "1", "1", "16", "1" ]	i386-expand	ix86_expand_copysign	i386	CPU	GCC	22,106	387	1	[]
[ "<s>", "bool", "RISCVInstrInfo", "::", "isSchedulingBoundary", "(", "const", "MachineInstr", "&", "MI", ",", "const", "MachineBasicBlock", "*", "MBB", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "TargetInstrInfo", "::", "isSchedulin...	[ "isSchedulingBoundary", "-", "Overrides", "the", "isSchedulingBoundary", "from", "Codegen/TargetInstrInfo.cpp", "to", "make", "it", "capable", "of", "identifying", "ENDBR", "intructions", "and", "prevent", "it", "from", "being", "re-scheduled", "." ]	[ "RI5CY", "RISCV", "RISCV::LOOP0setup", "RISCV::LOOP1setup", "RISCV::LOOP0setupi", "RISCV::LOOP1setupi" ]	RISCVInstrInfo	isSchedulingBoundary	RI5CY	CPU	LLVM	22,107	80	1	[]
[ "<s>", "const", "uint32_t", "*", "ARMBaseRegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "const", "ARMSubtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<",...	[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]	[ "ARM", "ARM", "ARM", "ARM" ]	ARMBaseRegisterInfo22	getCallPreservedMask	ARM	CPU	LLVM	22,108	67	1	[]
[ "<s>", "void", "AArch64PreLegalizerCombiner", "::", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "addRequired", "<", "TargetPassConfig", ">", "(", ")", ";", "AU", ".", "setPreservesCFG", "(", ")", ";", "getSelectionDAGFallba...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "AArch64", "AArch64" ]	AArch64PreLegalizerCombiner	getAnalysisUsage	AArch64	CPU	LLVM	22,109	82	1	[]
[ "<s>", "int", "arm_coproc_mem_operand", "(", "rtx", "op", ",", "bool", "wb", ")", "{", "return", "arm_coproc_mem_operand_wb", "(", "op", ",", "wb", "?", "2", ":", "1", ")", ";", "}", "</s>" ]	[ "Return", "TRUE", "if", "OP", "is", "a", "valid", "coprocessor", "memory", "address", "pattern", ".", "WB", "if", "true", "if", "writeback", "address", "modes", "are", "allowed", "." ]	[ "arm", "2", "1" ]	arm	arm_coproc_mem_operand	arm	CPU	GCC	22,110	23	1	[]
[ "<s>", "static", "tree", "aarch64_int_or_fp_type", "(", "machine_mode", "mode", ",", "enum", "aarch64_type_qualifiers", "qualifiers", ")", "{", "?", "unsigned_int", "##", "M", "##", "_type_node", ":", "int", "##", "M", "##", "_type_node", ")", ";", "switch", "...	[ "Helper", "function", "for", "aarch64_simd_builtin_type", "." ]	[ "aarch64" ]	aarch64-builtins1	aarch64_int_or_fp_type	aarch64	CPU	GCC	22,111	126	1	[]
[ "<s>", "unsigned", "internalKnownBits", "(", ")", "const", "{", "return", "Unalign", "?", "Unalign", ":", "KnownBits", ";", "}", "</s>" ]	[ "Compute", "the", "number", "of", "known", "offset", "bits", "internally", "to", "this", "block", "." ]	[ "ARM" ]	ARMConstantIslandPass10	internalKnownBits	ARM	CPU	LLVM	22,112	14	1	[]
[ "<s>", "const", "Triple", "&", "getTargetTriple", "(", ")", "const", "{", "return", "TargetTriple", ";", "}", "</s>" ]	[ "Get", "the", "target", "triple", "which", "is", "a", "string", "describing", "the", "target", "host", "." ]	[ "FPGA" ]	FPGASubtarget	getTargetTriple	FPGA	CPU	LLVM	22,113	12	1	[]
[ "<s>", "unsigned", "X86FrameLowering", "::", "getInitialCFARegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "TRI", "->", "getDwarfRegNum", "(", "StackPtr", ",", "true", ")", ";", "}", "</s>" ]	[ "Return", "initial", "CFA", "register", "value", "i.e", "." ]	[ "X86", "X86" ]	X86FrameLowering10	getInitialCFARegister	X86	CPU	LLVM	22,114	23	1	[]
[ "<s>", "static", "rtx_insn", "", "mips_call_tls_get_addr", "(", "rtx", "sym", ",", "enum", "mips_symbol_type", "type", ",", "rtx", "v0", ")", "{", "rtx", "loc", ",", "a0", ";", "rtx_insn", "", "insn", ";", "a0", "=", "gen_rtx_REG", "(", "Pmode", ",", ...	[ "Return", "an", "instruction", "sequence", "that", "calls", "__tls_get_addr", ".", "SYM", "is", "the", "TLS", "symbol", "we", "are", "referencing", "and", "TYPE", "is", "the", "symbol", "type", "to", "use", "(", "either", "global", "dynamic", "or", "local", ...	[ "mips", "\"__tls_get_addr\"", "1" ]	mips	mips_call_tls_get_addr	mips	CPU	GCC	22,115	125	1	[]
[ "<s>", "bool", "mergeStoresAfterLegalization", "(", "EVT", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]	[ "Do", "not", "merge", "vector", "stores", "after", "legalization", "because", "that", "may", "conflict", "with", "x86-specific", "store", "splitting", "optimizations", "." ]	[ "AMDGPU" ]	AMDGPUISelLowering10	mergeStoresAfterLegalization	AMDGPU	GPU	LLVM	22,116	12	1	[]
[ "<s>", "bool", "FISCAsmPrinter", "::", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpNum", ",", "unsigned", "AsmVariant", ",", "const", "char", "", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "int", "Offset", ...	[ "Print", "the", "specified", "operand", "of", "MI", ",", "an", "INLINEASM", "instruction", ",", "using", "the", "specified", "assembler", "variant", "as", "an", "address", "." ]	[ "FISC", "FISC", "0", "\"unexpected inline asm memory operand\"", "\"[\"", "FISC", "\", \"", "\"]\"" ]	FISCAsmPrinter	PrintAsmMemoryOperand	FISC	CPU	LLVM	22,117	86	1	[]
[ "<s>", "static", "reg_class_t", "m32c_preferred_reload_class", "(", "rtx", "x", ",", "reg_class_t", "rclass", ")", "{", "reg_class_t", "newclass", "=", "rclass", ";", "fprintf", "(", "stderr", ",", "\"\\npreferred_reload_class for %s is \"", ",", "class_names", "[", ...	[ "Implements", "PREFERRED_RELOAD_CLASS", ".", "In", "general", ",", "prefer", "general", "registers", "of", "the", "appropriate", "size", "." ]	[ "m32c", "\"\\npreferred_reload_class for %s is \"", "2", "4", "\"%s\\n\"", "0", "0", "0", "\"Glorm!\\n\"" ]	m32c3	m32c_preferred_reload_class	m32c	MPU	GCC	22,118	223	1	[]
[ "<s>", "unsigned", "ARMTargetLowering", "::", "getABIAlignmentForCallingConv", "(", "Type", "*", "ArgTy", ",", "DataLayout", "DL", ")", "const", "{", "if", "(", "!", "ArgTy", "->", "isVectorTy", "(", ")", ")", "return", "DL", ".", "getABITypeAlignment", "(", ...	[ "Return", "the", "correct", "alignment", "for", "the", "current", "calling", "convention", "." ]	[ "ARM", "ARM" ]	ARMISelLowering101	getABIAlignmentForCallingConv	ARM	CPU	LLVM	22,119	58	1	[]
[ "<s>", "const", "TargetRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "AAP" ]	AAPSubtarget	getRegisterInfo	AAP	MPU	LLVM	22,120	18	1	[]
[ "<s>", "static", "bool", "alpha_vector_mode_supported_p", "(", "machine_mode", "mode", ")", "{", "return", "mode", "==", "V8QImode", "\|\|", "mode", "==", "V4HImode", "\|\|", "mode", "==", "V2SImode", ";", "}", "</s>" ]	[ "Alpha", "implements", "a", "couple", "of", "integer", "vector", "mode", "operations", "when", "TARGET_MAX", "is", "enabled", ".", "We", "do", "not", "check", "TARGET_MAX", "here", ",", "however", ",", "which", "allows", "the", "vectorizer", "to", "operate", ...	[ "alpha" ]	alpha	alpha_vector_mode_supported_p	alpha	MPU	GCC	22,121	22	1	[]
[ "<s>", "bool", "X86FrameLowering", "::", "hasReservedCallFrame", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "!", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "(", ")", "&&", "!", "MF", ".", "getInfo", "<", ...	[ "hasReservedCallFrame", "-", "Under", "normal", "circumstances", ",", "when", "a", "frame", "pointer", "is", "not", "required", ",", "we", "reserve", "argument", "space", "for", "call", "sites", "in", "the", "function", "immediately", "on", "entry", "to", "the...	[ "X86", "X86", "X86" ]	X86FrameLowering (2)4	hasReservedCallFrame	X86	CPU	LLVM	22,122	39	1	[]
[ "<s>", "ConstantPool", "", "AssemblerConstantPools", "::", "getConstantPool", "(", "const", "MCSection", "", "Section", ")", "{", "ConstantPoolMapTy", "::", "iterator", "CP", "=", "ConstantPools", ".", "find", "(", "Section", ")", ";", "if", "(", "CP", "==",...	[ "Return", "a", "pseudo", "source", "value", "referencing", "the", "constant", "pool", "." ]	[ "ARM" ]	ARMTargetStreamer18	getConstantPool	ARM	CPU	LLVM	22,123	44	1	[]
[ "<s>", "TargetLowering", "::", "AtomicExpansionKind", "X86TargetLowering", "::", "shouldExpandAtomicLoadInIR", "(", "LoadInst", "*", "LI", ")", "const", "{", "auto", "PTy", "=", "cast", "<", "PointerType", ">", "(", "LI", "->", "getPointerOperand", "(", ")", "->...	[ "Returns", "how", "the", "given", "(", "atomic", ")", "load", "should", "be", "expanded", "by", "the", "IR-level", "AtomicExpand", "pass", "." ]	[ "X86", "X86" ]	X86ISelLowering (2)3	shouldExpandAtomicLoadInIR	X86	CPU	LLVM	22,124	51	1	[]
[ "<s>", "unsigned", "SIInstrInfo", "::", "getInstSizeInBytes", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "const", "MCInstrDesc", "&", "Desc", "=", "getMCOpcodeFromPseudo", "(", "...	[ "Returns", "the", "size", "in", "bytes", "of", "the", "specified", "MachineInstr", ",", "or", "~0U", "when", "this", "function", "is", "not", "implemented", "by", "a", "target", "." ]	[ "AMDGPU", "SI", "4", "0", "4", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "0", "8", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "8", "4", "2", "4", "0", "0" ]	SIInstrInfo51	getInstSizeInBytes	AMDGPU	GPU	LLVM	22,125	342	1	[]
[ "<s>", "void", "s390_reload_symref_address", "(", "rtx", "reg", ",", "rtx", "mem", ",", "rtx", "scratch", ",", "bool", "tomem", ")", "{", "if", "(", "CONST_INT_P", "(", "mem", ")", "\|\|", "GET_CODE", "(", "mem", ")", "==", "CONST_DOUBLE", "\|\|", "GET_CODE"...	[ "Generate", "what", "is", "necessary", "to", "move", "between", "REG", "and", "MEM", "using", "SCRATCH", ".", "The", "direction", "is", "given", "by", "TOMEM", "." ]	[ "s390", "0" ]	s390	s390_reload_symref_address	s390	MPU	GCC	22,126	151	1	[]
[ "<s>", "bool", "isProfitableToDupForIfCvt", "(", "MachineBasicBlock", "&", "MBB", ",", "unsigned", "NumCycles", ",", "BranchProbability", "Probability", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]	[ "Return", "true", "if", "it", "'s", "profitable", "for", "if-converter", "to", "duplicate", "instructions", "of", "specified", "accumulated", "instruction", "latencies", "in", "the", "specified", "MBB", "to", "enable", "if-conversion", "." ]	[ "PowerPC" ]	PPCInstrInfo (2)2	isProfitableToDupForIfCvt	PowerPC	CPU	LLVM	22,127	20	1	[]
[ "<s>", "bool", "R600InstrInfo", "::", "fitsReadPortLimitations", "(", "const", "std", "::", "vector", "<", "MachineInstr", "*", ">", "&", "IG", ",", "const", "DenseMap", "<", "unsigned", ",", "unsigned", ">", "&", "PV", ",", "std", "::", "vector", "<", "...	[ "Given", "the", "order", "VEC_012", "<", "VEC_021", "<", "VEC_120", "<", "VEC_102", "<", "VEC_201", "<", "VEC_210", "returns", "true", "and", "the", "first", "(", "in", "lexical", "order", ")", "BankSwizzle", "affectation", "starting", "from", "the", "one", ...	[ "AMDGPU", "R600", "0", "AMDGPU::OpName", "R600", "R600", "0", "4" ]	R600InstrInfo (2)	fitsReadPortLimitations	AMDGPU	GPU	LLVM	22,128	307	1	[]
[ "<s>", "bool", "GCNScheduleDAGMILive", "::", "isTriviallyReMaterializable", "(", "const", "MachineInstr", "&", "MI", ",", "AAResults", "*", "AA", ")", "{", "if", "(", "!", "TII", "->", "isTriviallyReMaterializable", "(", "MI", ",", "AA", ")", ")", "return", ...	[ "Return", "true", "if", "the", "instruction", "is", "trivially", "rematerializable", ",", "meaning", "it", "has", "no", "side", "effects", "and", "requires", "no", "operands", "that", "are", "n't", "always", "available", "." ]	[ "AMDGPU" ]	GCNSchedStrategy13	isTriviallyReMaterializable	AMDGPU	GPU	LLVM	22,129	74	1	[]
[ "<s>", "void", "avr_expand_prologue", "(", "void", ")", "{", "HARD_REG_SET", "set", ";", "HOST_WIDE_INT", "size", ";", "size", "=", "get_frame_size", "(", ")", "+", "avr_outgoing_args_size", "(", ")", ";", "cfun", "->", "machine", "->", "stack_usage", "=", "...	[ "Output", "function", "prologue", "." ]	[ "avr", "0", "1", "0", "3", "1", "1", "1" ]	avr	avr_expand_prologue	avr	MPU	GCC	22,130	346	1	[]
[ "<s>", "bool", "SIRegisterInfo", "::", "eliminateSGPRToVGPRSpillFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "MI", ",", "int", "FI", ",", "RegScavenger", "", "RS", ",", "LiveIntervals", "", "LIS", ")", "const", "{", "bool", "NeedsCFI", "=", "false"...	[ "Special", "case", "of", "eliminateFrameIndex", "." ]	[ "AMDGPU", "SI", "AMDGPU::SI_SPILL_S1024_CFI_SAVE", "AMDGPU::SI_SPILL_S512_CFI_SAVE", "AMDGPU::SI_SPILL_S256_CFI_SAVE", "AMDGPU::SI_SPILL_S224_CFI_SAVE", "AMDGPU::SI_SPILL_S192_CFI_SAVE", "AMDGPU::SI_SPILL_S160_CFI_SAVE", "AMDGPU::SI_SPILL_S128_CFI_SAVE", "AMDGPU::SI_SPILL_S96_CFI_SAVE", "AMDGPU:...	SIRegisterInfo1	eliminateSGPRToVGPRSpillFrameIndex	AMDGPU	GPU	LLVM	22,131	232	1	[]
[ "<s>", "bool", "aarch64_sve_ld1r_operand_p", "(", "rtx", "op", ")", "{", "struct", "aarch64_address_info", "addr", ";", "scalar_mode", "mode", ";", "return", "(", "MEM_P", "(", "op", ")", "&&", "is_a", "<", "scalar_mode", ">", "(", "GET_MODE", "(", "op", "...	[ "Return", "true", "if", "OP", "is", "a", "valid", "MEM", "operand", "for", "an", "SVE", "LD1R", "instruction", "." ]	[ "aarch64", "0" ]	aarch64	aarch64_sve_ld1r_operand_p	aarch64	CPU	GCC	22,132	69	1	[]
[ "<s>", "bool", "NVPTXTTIImpl", "::", "isSourceOfDivergence", "(", "const", "Value", "", "V", ")", "{", "if", "(", "const", "Argument", "", "Arg", "=", "dyn_cast", "<", "Argument", ">", "(", "V", ")", ")", "return", "!", "isKernelFunction", "(", "*", ...	[ "Returns", "whether", "V", "is", "a", "source", "of", "divergence", "." ]	[ "NVPTX", "NVPTX" ]	NVPTXTargetTransformInfo (2)	isSourceOfDivergence	NVPTX	GPU	LLVM	22,133	160	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequiredID", "(", "MachineDominatorsID", ")", ";", "AU", ".", "addRequiredID", "(", "MachineLoopInfoID", ")", ";", "AU", ".", "addPreserved", "<",...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "AMDGPU" ]	SIFixWWMLiveness3	getAnalysisUsage	AMDGPU	GPU	LLVM	22,134	77	1	[]
[ "<s>", "void", "R600TargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", ")",...	[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]	[ "AMDGPU", "R600", "AMDGPU", "ISD::FP_TO_UINT", "0", "MVT::i1", "0", "ISD::FP_TO_SINT", "SI", "ISD::SDIVREM", "1", "1", "ISD::UDIVREM", "0" ]	R600ISelLowering (2)	ReplaceNodeResults	AMDGPU	GPU	LLVM	22,135	193	1	[]
[ "<s>", "void", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "MCInst", "&", "Res", ")", "const", "override", "{", "llvm_unreachable", "(", "\"relaxInstruction() unimplemented\"", ")", ";", "}", "</s>" ]	[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]	[ "PowerPC", "\"relaxInstruction() unimplemented\"" ]	PPCAsmBackend	relaxInstruction	PowerPC	CPU	LLVM	22,136	21	1	[]
[ "<s>", "unsigned", "SIInstrInfo", "::", "getInstSizeInBytes", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "const", "MCInstrDesc", "&", "Desc", "=", "getMCOpcodeFromPseudo", "(", "...	[ "Returns", "the", "size", "in", "bytes", "of", "the", "specified", "MachineInstr", ",", "or", "~0U", "when", "this", "function", "is", "not", "implemented", "by", "a", "target", "." ]	[ "AMDGPU", "SI", "4", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "1", "12", "4", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "1", "12", "4", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "1", "12", "4", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "0", "8", "...	SIInstrInfo120	getInstSizeInBytes	AMDGPU	GPU	LLVM	22,137	433	1	[]
[ "<s>", "const", "TargetRegisterClass", "*", "SIInstrInfo", "::", "getOpRegClass", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpNo", ")", "const", "{", "const", "MachineRegisterInfo", "&", "MRI", "=", "MI", ".", "getParent", "(", ")", "->", "g...	[ "Return", "the", "correct", "register", "class", "for", "OpNo", "." ]	[ "AMDGPU", "SI", "1" ]	SIInstrInfo118	getOpRegClass	AMDGPU	GPU	LLVM	22,138	140	1	[]
[ "<s>", "StringRef", "getName", "(", ")", "const", "{", "return", "Name", ";", "}", "</s>" ]	[ "Return", "a", "string", "with", "the", "name", "of", "the", "plan", "and", "the", "applicable", "VFs", "and", "UFs", "." ]	[ "PIC16" ]	PIC16Section	getName	PIC16	MPU	LLVM	22,139	10	1	[]
[ "<s>", "void", "NVPTXAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "SmallString", "<", "128", ">", "Str", ";", "raw_svector_ostream", "OS", "(", "Str", ")", ";", "if", "(", "static_cast", "<", "NVPTXTargetMachine", ...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "NVPTX", "NVPTX", "128", "NVPTX", "NVPTX::CUDA" ]	NVPTXAsmPrinter	EmitInstruction	NVPTX	GPU	LLVM	22,140	67	1	[]
[ "<s>", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_ostream", "&", "OS", ")", "const", "{", "return", "createTeeRISCELFObjectWriter", "(", "OS", ",", "OSABI", ")", ";", "}", "</s>" ]	[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]	[ "TeeRISC", "TeeRISC" ]	TeeRISCAsmBackend	createObjectWriter	TeeRISC	CPU	LLVM	22,141	19	1	[]
[ "<s>", "static", "void", "ix86_set_indirect_branch_type", "(", "tree", "fndecl", ")", "{", "if", "(", "cfun", "->", "machine", "->", "indirect_branch_type", "==", "indirect_branch_unset", ")", "{", "tree", "attr", "=", "lookup_attribute", "(", "\"indirect_branch\"",...	[ "Set", "the", "indirect_branch_type", "field", "from", "the", "function", "FNDECL", "." ]	[ "i386", "\"indirect_branch\"", "\"keep\"", "0", "\"thunk\"", "0", "\"thunk-inline\"", "0", "\"thunk-extern\"", "0", "\"%<-mindirect-branch=%s%> and %<-mcmodel=large%> are not \"", "\"compatible\"", "\"thunk-extern\"", "\"thunk\"", "\"%<-mindirect-branch%> and %<-fcf-protection%> are not ...	i3868	ix86_set_indirect_branch_type	i386	CPU	GCC	22,142	493	1	[]
[ "<s>", "unsigned", "SIInstrInfo", "::", "getInstSizeInBytes", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "const", "MCInstrDesc", "&", "Desc", "=", "getMCOpcodeFromPseudo", "(", "...	[ "Returns", "the", "size", "in", "bytes", "of", "the", "specified", "MachineInstr", ",", "or", "~0U", "when", "this", "function", "is", "not", "implemented", "by", "a", "target", "." ]	[ "AMDGPU", "SI", "8", "4", "0", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "1", "4", "8", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "1", "4", "8", "4", "0", "0", "\"unable to find instruction size\"" ]	SIInstrInfo100	getInstSizeInBytes	AMDGPU	GPU	LLVM	22,143	270	1	[]
[ "<s>", "bool", "TVMInstrInfo", "::", "PredicateInstruction", "(", "MachineInstr", "&", "MI", ",", "ArrayRef", "<", "MachineOperand", ">", "Pred", ")", "const", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "!=", "TVM", "::", "THROW", "\|\|", "Pred", "....	[ "Convert", "the", "instruction", "into", "a", "predicated", "instruction", "." ]	[ "TVM", "TVM", "TVM::THROW", "2", "\"Expected predicable instruction\"", "0", "\"Expected immediate for 'Inverted'\"", "1", "\"Expected register for 'Cond'\"", "0", "0", "0", "TVM::THROWIFNOT", "TVM::THROWIF", "1" ]	TVMInstrInfo	PredicateInstruction	TVM	Virtual ISA	LLVM	22,144	160	1	[]
[ "<s>", "static", "tree", "avr_build_builtin_va_list", "(", "void", ")", "{", "avr_adjust_type_node", "(", "&", "ta_type_node", ",", "TAmode", ",", "0", ")", ";", "avr_adjust_type_node", "(", "&", "uta_type_node", ",", "UTAmode", ",", "0", ")", ";", "avr_adjust...	[ "Implement", "`", "TARGET_BUILD_BUILTIN_VA_LIST", "'", "." ]	[ "avr", "0", "0", "1", "1" ]	avr	avr_build_builtin_va_list	avr	MPU	GCC	22,145	69	1	[]
[ "<s>", "static", "inline", "bool", "offset_9bit_signed_unscaled_p", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "HOST_WIDE_INT", "offset", ")", "{", "return", "offset", ">=", "-", "256", "&&", "offset", "<", "256", ";", "}", "</s>" ]	[ "Return", "true", "if", "OFFSET", "is", "a", "signed", "9-bit", "value", "." ]	[ "aarch64", "256", "256" ]	aarch642	offset_9bit_signed_unscaled_p	aarch64	CPU	GCC	22,146	24	1	[]
[ "<s>", "unsigned", "PPCFrameLowering", "::", "determineFrameLayout", "(", "MachineFunction", "&", "MF", ",", "bool", "UpdateMF", ",", "bool", "UseEstimate", ")", "const", "{", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "unsi...	[ "Determine", "the", "frame", "layout", "but", "do", "not", "update", "the", "machine", "function", "." ]	[ "PowerPC", "PPC", "1", "PPC", "PPC", "PPC", "0", "224", "0", "0", "PPC" ]	PPCFrameLowering31	determineFrameLayout	PowerPC	CPU	LLVM	22,147	286	1	[]
[ "<s>", "const", "MCFixupKindInfo", "&", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "Mips", "::", "NumTargetFixupKinds", "]", "=", "{", "{", "\"fixup_Mips_16\"", ",", "0", ",", "16", ",...	[ "Get", "information", "on", "a", "fixup", "kind", "." ]	[ "Mips", "Mips::NumTargetFixupKinds", "\"fixup_Mips_16\"", "0", "16", "0", "\"fixup_Mips_32\"", "0", "32", "0", "\"fixup_Mips_REL32\"", "0", "32", "0", "\"fixup_Mips_26\"", "0", "26", "0", "\"fixup_Mips_HI16\"", "0", "16", "0", "\"fixup_Mips_LO16\"", "0", "16", "0", ...	MipsAsmBackend21	getFixupKindInfo	Mips	CPU	LLVM	22,148	345	1	[]
[ "<s>", "void", "XNCMInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*",...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "XNCM", "XNCM", "\"Cannot store this register to stack slot!\"" ]	XNCMInstrInfo	storeRegToStackSlot	XNCM	CPU	LLVM	22,149	41	1	[]
[ "<s>", "Function", "", "MBlazeIntrinsicInfo", "::", "getDeclaration", "(", "Module", "", "M", ",", "unsigned", "IntrID", ",", "Type", "", "", "Tys", ",", "unsigned", "numTy", ")", "const", "{", "assert", "(", "!", "isOverloaded", "(", "IntrID", ")", ...	[ "Create", "or", "insert", "an", "LLVM", "Function", "declaration", "for", "an", "intrinsic", ",", "and", "return", "it", "." ]	[ "MBlaze", "MBlaze", "\"MBlaze intrinsics are not overloaded\"", "mblazeIntrinsic::ID" ]	MBlazeIntrinsicInfo2	getDeclaration	MBlaze	MPU	LLVM	22,150	84	1	[]
[ "<s>", "bool", "Z80Operand", "::", "isToken", "(", ")", "const", "{", "return", "this", "->", "Kind", "==", "k_Token", ";", "}", "</s>" ]	[ "isToken", "-", "Is", "this", "a", "token", "operand", "?" ]	[ "Z80", "Z80" ]	Z80Operand	isToken	Z80	MPU	LLVM	22,151	16	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "getLoopAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "JVM" ]	JVMIRDecorator	getAnalysisUsage	JVM	Virtual ISA	LLVM	22,152	16	1	[]
[ "<s>", "static", "MCSymbol", "", "GetSymbolFromOperand", "(", "const", "MachineOperand", "&", "MO", ",", "AsmPrinter", "&", "AP", ")", "{", "const", "TargetMachine", "&", "TM", "=", "AP", ".", "TM", ";", "Mangler", "", "Mang", "=", "AP", ".", "Mang", ...	[ "Lower", "an", "MO_GlobalAddress", "or", "MO_ExternalSymbol", "operand", "to", "an", "MCSymbol", "." ]	[ "PowerPC", "128", "PPCII::MO_PLT_OR_STUB", "\"$stub\"", "PPCII::MO_NLP_FLAG", "\"$non_lazy_ptr\"", "\"Isn't a symbol reference\"", "PPCII::MO_PLT_OR_STUB", "PPCII::MO_NLP_FLAG", "PPCII::MO_NLP_HIDDEN_FLAG", "\"Extern symbol not handled yet\"" ]	PPCMCInstLower2	GetSymbolFromOperand	PowerPC	CPU	LLVM	22,153	460	1	[]
[ "<s>", "void", "MSP430InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "Register", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "MSP430", "MSP430", "MSP430::GR16RegClass", "MSP430::MOV16mr", "0", "MSP430::GR8RegClass", "MSP430::MOV8mr", "0", "\"Cannot store this register to stack slot!\"" ]	MSP430InstrInfo19	storeRegToStackSlot	MSP430	MPU	LLVM	22,154	221	1	[]
[ "<s>", "bool", "ix86_can_use_return_insn_p", "(", "void", ")", "{", "struct", "ix86_frame", "frame", ";", "if", "(", "!", "reload_completed", "\|\|", "frame_pointer_needed", "\|\|", "cfun", "->", "machine", "->", "func_type", "!=", "TYPE_NORMAL", ")", "return", "0",...	[ "Return", "1", "if", "it", "is", "appropriate", "to", "emit", "`", "ret", "'", "instructions", "in", "the", "body", "of", "a", "function", ".", "Do", "this", "only", "if", "the", "epilogue", "is", "simple", ",", "needing", "a", "couple", "of", "insns",...	[ "i386", "0", "32768", "0", "0" ]	i3866	ix86_can_use_return_insn_p	i386	CPU	GCC	22,155	75	1	[]
[ "<s>", "unsigned", "J2RegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "J2", "::", "R14", ";", "}", "</s>" ]	[ "Debug", "information", "queries", "." ]	[ "J2", "J2", "J2::R14" ]	J2RegisterInfo	getFrameRegister	J2	MPU	LLVM	22,156	18	1	[]
[ "<s>", "static", "bool", "nvptx_call_insn_is_syscall_p", "(", "rtx_insn", "*", "insn", ")", "{", "rtx", "pat", "=", "PATTERN", "(", "insn", ")", ";", "gcc_checking_assert", "(", "GET_CODE", "(", "pat", ")", "==", "PARALLEL", ")", ";", "pat", "=", "XVECEXP"...	[ "Return", "true", "if", "given", "call", "insn", "references", "one", "of", "the", "functions", "provided", "by", "the", "CUDA", "runtime", ":", "malloc", ",", "free", ",", "vprintf", "." ]	[ "nvptx", "0", "0", "0", "0", "0", "0", "\"vprintf\"", "\"vprintf\"", "\"malloc\"", "\"*free\"" ]	nvptx	nvptx_call_insn_is_syscall_p	nvptx	GPU	GCC	22,157	151	1	[]
[ "<s>", "void", "MipsAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "MipsTargetStreamer", "&", "TS", "=", "getTargetStreamer", "(", ")", ";", "TS", ".", "setCanHaveModuleDir", "(", "false", ")", ";", "if", "(", "MI", ...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "Mips", "Mips", "Mips", "128", "Mips::CONSTPOOL_ENTRY", "Mips::CONSTPOOL_ENTRY", "0", "1", "Mips::PseudoReturn", "Mips::PseudoReturn64", "Mips::PseudoIndirectBranch", "Mips::PseudoIndirectBranch64", "Mips", "\"Pseudo opcode found in EmitInstruction()\"" ]	MipsAsmPrinter3	EmitInstruction	Mips	CPU	LLVM	22,158	362	1	[]
[ "<s>", "bool", "h8sx_mergeable_memrefs_p", "(", "rtx", "lhs", ",", "rtx", "rhs", ")", "{", "if", "(", "GET_CODE", "(", "rhs", ")", "==", "MEM", "&&", "GET_CODE", "(", "lhs", ")", "==", "MEM", ")", "{", "rhs", "=", "XEXP", "(", "rhs", ",", "0", ")...	[ "Return", "true", "if", "LHS", "and", "RHS", "are", "memory", "references", "that", "can", "be", "mapped", "to", "the", "same", "h8sx", "assembly", "operand", ".", "LHS", "appears", "as", "the", "destination", "of", "an", "instruction", "and", "RHS", "appe...	[ "h8300", "0", "0", "0", "0" ]	h8300	h8sx_mergeable_memrefs_p	h8300	MPU	GCC	22,159	120	1	[]
[ "<s>", "bool", "AMDGPUAsmParser", "::", "usesConstantBus", "(", "const", "MCInst", "&", "Inst", ",", "unsigned", "OpIdx", ")", "{", "const", "MCOperand", "&", "MO", "=", "Inst", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "MO", ".", "isImm", ...	[ "Returns", "true", "if", "this", "operand", "uses", "the", "constant", "bus", "." ]	[ "AMDGPU", "AMDGPU" ]	AMDGPUAsmParser1	usesConstantBus	AMDGPU	GPU	LLVM	22,160	105	1	[]
[ "<s>", "void", "sh_emit_scc_to_t", "(", "enum", "rtx_code", "code", ",", "rtx", "op0", ",", "rtx", "op1", ")", "{", "rtx", "t_reg", "=", "get_t_reg_rtx", "(", ")", ";", "enum", "rtx_code", "oldcode", "=", "code", ";", "machine_mode", "mode", ";", "switch...	[ "Prepare", "the", "operands", "for", "an", "scc", "instruction", ";", "make", "sure", "that", "the", "compare", "has", "been", "done", "and", "the", "result", "is", "in", "T_REG", "." ]	[ "sh" ]	sh4	sh_emit_scc_to_t	sh	CPU	GCC	22,161	215	1	[]
[ "<s>", "enum", "reg_class", "mcore_reload_class", "(", "rtx", "x", ",", "enum", "reg_class", "class", ")", "{", "if", "(", "reg_class_subset_p", "(", "LRW_REGS", ",", "class", ")", "&&", "!", "mcore_r15_operand_p", "(", "x", ")", ")", "return", "LRW_REGS", ...	[ "Return", "the", "reg_class", "to", "use", "when", "reloading", "the", "rtx", "X", "into", "the", "class", "CLASS", ".", "If", "X", "is", "too", "complex", "to", "move", "directly", "into", "r15", ",", "prefer", "to", "use", "LRW_REGS", "instead", "." ]	[ "mcore" ]	mcore3	mcore_reload_class	mcore	MPU	GCC	22,162	34	1	[]
[ "<s>", "const", "char", "", "output_move_const_into_data_reg", "(", "rtx", "", "operands", ")", "{", "int", "i", ";", "i", "=", "INTVAL", "(", "operands", "[", "1", "]", ")", ";", "switch", "(", "const_method", "(", "operands", "[", "1", "]", ")", ...	[ "Return", "an", "instruction", "to", "move", "CONST_INT", "OPERANDS", "[", "1", "]", "into", "data", "register", "OPERANDS", "[", "0", "]", "." ]	[ "m68k", "1", "1", "\"mvsw %1,%0\"", "\"mvzw %1,%0\"", "\"moveq %1,%0\"", "1", "0xff", "\"moveq %1,%0\\n\\tnot%.b %0\"", "1", "0xffff", "\"moveq %1,%0\\n\\tnot%.w %0\"", "\"moveq #-128,%0\\n\\tneg%.w %0\"", "1", "16", "16", "\"moveq %1,%0\\n\\tswap %0\"", "\"move%.l %1,%0\"" ]	m68k3	output_move_const_into_data_reg	m68k	MPU	GCC	22,163	147	1	[]
[ "<s>", "bool", "addPassesToEmitMC", "(", "PassManagerBase", "&", ",", "MCContext", "*", "&", ",", "raw_pwrite_stream", "&", ",", "bool", "=", "true", ")", "override", "{", "return", "true", ";", "}", "</s>" ]	[ "Add", "passes", "to", "the", "specified", "pass", "manager", "to", "get", "machine", "code", "emitted", "with", "the", "MCJIT", "." ]	[ "NVPTX" ]	NVPTXTargetMachine15	addPassesToEmitMC	NVPTX	GPU	LLVM	22,164	23	1	[]
[ "<s>", "ScheduleDAGInstrs", "", "createPostMachineScheduler", "(", "MachineSchedContext", "", "C", ")", "const", "override", "{", "ScheduleDAGMI", "*", "DAG", "=", "createGenericSchedPostRA", "(", "C", ")", ";", "const", "ARMSubtarget", "&", "ST", "=", "C", "-...	[ "Similar", "to", "createMachineScheduler", "but", "used", "when", "postRA", "machine", "scheduling", "is", "enabled", "." ]	[ "ARM", "ARM", "ARM", "ARM" ]	ARMTargetMachine	createPostMachineScheduler	ARM	CPU	LLVM	22,165	57	1	[]
[ "<s>", "void", "HexagonHazardRecognizer", "::", "Reset", "(", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"Reset hazard recognizer\\n\"", ")", ";", "Resources", "->", "clearResources", "(", ")", ";", "PacketNum", "=", "0", ";", "UsesDotCur", "=", "null...	[ "Reset", "the", "unwind", "opcode", "assembler", "." ]	[ "Hexagon", "Hexagon", "\"Reset hazard recognizer\\n\"", "0", "1" ]	HexagonHazardRecognizer4	Reset	Hexagon	DSP	LLVM	22,166	42	1	[]
[ "<s>", "static", "void", "add_insn_window", "(", "rtx_insn", "", "insn", ",", "dispatch_windows", "", "window_list", ",", "int", "num_uops", ")", "{", "int", "byte_len", "=", "min_insn_size", "(", "insn", ")", ";", "int", "num_insn", "=", "window_list", "-...	[ "Add", "an", "instruction", "INSN", "with", "NUM_UOPS", "micro-operations", "to", "the", "dispatch", "window", "WINDOW_LIST", "." ]	[ "i386", "1", "1", "1", "1", "1" ]	i3864	add_insn_window	i386	CPU	GCC	22,167	252	1	[]
[ "<s>", "FPGASubtarget", "&", "FPGASubtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "initializeEnvironment", "(", ")", ";", "initSubtargetFeatures", "(", "CPU", ",", "FS", ")", ";", "return", "*", "th...	[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]	[ "FPGA", "FPGA", "FPGA" ]	FPGASubtarget	initializeSubtargetDependencies	FPGA	CPU	LLVM	22,168	29	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"WebAssembly Fix Function Bitcasts\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "WebAssembly", "\"WebAssembly Fix Function Bitcasts\"" ]	WebAssemblyFixFunctionBitcasts	getPassName	WebAssembly	Virtual ISA	LLVM	22,169	11	1	[]
[ "<s>", "virtual", "void", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "Mips", "0" ]	MipsInstrInfo45	storeRegToStackSlot	Mips	CPU	LLVM	22,170	54	1	[]
[ "<s>", "unsigned", "getExceptionPointerRegister", "(", "const", "Constant", "*", "PersonalityFn", ")", "const", "override", "{", "return", "ABI", ".", "IsN64", "(", ")", "?", "Mips", "::", "A0_64", ":", "Mips", "::", "A0", ";", "}", "</s>" ]	[ "If", "a", "physical", "register", ",", "this", "returns", "the", "register", "that", "receives", "the", "exception", "address", "on", "entry", "to", "an", "EH", "pad", "." ]	[ "Mips", "Mips::A0_64", "Mips::A0" ]	MipsISelLowering (2)	getExceptionPointerRegister	Mips	CPU	LLVM	22,171	27	1	[]
[ "<s>", "const", "MCFixupKindInfo", "&", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "override", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "X86", "::", "NumTargetFixupKinds", "]", "=", "{", "{", "\"reloc_riprel_4byte\"", ",", "0", ...	[ "Get", "information", "on", "a", "fixup", "kind", "." ]	[ "X86", "X86::NumTargetFixupKinds", "\"reloc_riprel_4byte\"", "0", "4", "8", "\"reloc_riprel_4byte_movq_load\"", "0", "4", "8", "\"reloc_signed_4byte\"", "0", "4", "8", "0", "\"reloc_global_offset_table\"", "0", "4", "8", "0", "\"reloc_global_offset_table8\"", "0", "8", ...	X86AsmBackend11	getFixupKindInfo	X86	CPU	LLVM	22,172	129	1	[]
[ "<s>", "int", "frv_class_max_nregs", "(", "enum", "reg_class", "class", ",", "enum", "machine_mode", "mode", ")", "{", "if", "(", "class", "==", "ACCG_REGS", ")", "return", "GET_MODE_SIZE", "(", "mode", ")", ";", "else", "return", "(", "GET_MODE_SIZE", "(", ...	[ "A", "C", "expression", "for", "the", "maximum", "number", "of", "consecutive", "registers", "of", "class", "RCLASS", "needed", "to", "hold", "a", "value", "of", "mode", "MODE", ".", "This", "is", "closely", "related", "to", "the", "macro", "`", "HARD_REGN...	[ "frv", "1" ]	frv2	frv_class_max_nregs	frv	VLIW	GCC	22,173	40	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"MCS51 DAG->DAG Instruction Selection\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "MCS51", "\"MCS51 DAG->DAG Instruction Selection\"" ]	MCS51ISelDAGToDAG	getPassName	MCS51	MPU	LLVM	22,174	11	1	[]
[ "<s>", "static", "void", "aarch64_sve_expand_vector_init_insert_elems", "(", "rtx", "target", ",", "const", "rtx_vector_builder", "&", "builder", ",", "int", "nelts_reqd", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "target", ")", ";", "scalar_mode", "...	[ "Subroutine", "of", "aarch64_sve_expand_vector_init", ".", "Works", "as", "follows", ":", "(", "a", ")", "Initialize", "TARGET", "by", "broadcasting", "element", "NELTS_REQD", "-", "1", "of", "BUILDER", ".", "(", "b", ")", "Skip", "trailing", "elements", "from...	[ "aarch64", "2", "0", "1", "1", "2", "1", "1", "1", "1", "0" ]	aarch64	aarch64_sve_expand_vector_init_insert_elems	aarch64	CPU	GCC	22,175	148	1	[]
[ "<s>", "const", "TargetRegisterClass", "*", "MipsRegisterInfo", "::", "getPointerRegClass", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Kind", ")", "const", "{", "return", "Subtarget", ".", "isABI_N64", "(", ")", "?", "&", "Mips", "::", "GPR6...	[ "getPointerRegClass", "-", "Returns", "a", "TargetRegisterClass", "used", "for", "pointer", "values", "." ]	[ "Mips", "Mips", "Mips::GPR64RegClass", "Mips::GPR32RegClass" ]	MipsRegisterInfo	getPointerRegClass	Mips	CPU	LLVM	22,176	35	1	[]
[ "<s>", "void", "rs6000_expand_vector_set", "(", "rtx", "target", ",", "rtx", "val", ",", "int", "elt", ")", "{", "enum", "machine_mode", "mode", "=", "GET_MODE", "(", "target", ")", ";", "enum", "machine_mode", "inner_mode", "=", "GET_MODE_INNER", "(", "mode...	[ "Set", "field", "ELT_RTX", "of", "TARGET", "to", "VAL", "." ]	[ "rs6000", "0", "0", "1", "2", "16", "0", "16", "0", "0", "0", "0x10", "0", "3" ]	rs60003	rs6000_expand_vector_set	rs6000	CPU	GCC	22,177	249	1	[]
[ "<s>", "void", "NVPTXTargetStreamer", "::", "changeSection", "(", "const", "MCSection", "", "CurSection", ",", "MCSection", "", "Section", ",", "const", "MCExpr", "*", "SubSection", ",", "raw_ostream", "&", "OS", ")", "{", "assert", "(", "!", "SubSection", ...	[ "Update", "streamer", "for", "a", "new", "active", "section", "." ]	[ "NVPTX", "NVPTX", "\"SubSection is not null!\"", "\"//\\t}\\n\"", "\"//\\t.section\"", "\"//\\t{\\n\"" ]	NVPTXTargetStreamer10	changeSection	NVPTX	GPU	LLVM	22,178	140	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "AARCH64_LOWER_HOMOGENEOUS_PROLOG_EPILOG_NAME", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "AArch64" ]	AArch64LowerHomogeneousPrologEpilog	getPassName	AArch64	CPU	LLVM	22,179	11	1	[]
[ "<s>", "unsigned", "AArch64AsmParser", "::", "validateTargetOperandClass", "(", "MCParsedAsmOperand", "&", "AsmOp", ",", "unsigned", "Kind", ")", "{", "AArch64Operand", "&", "Op", "=", "static_cast", "<", "AArch64Operand", "&", ">", "(", "AsmOp", ")", ";", "int6...	[ "Allow", "a", "target", "to", "add", "special", "case", "operand", "matching", "for", "things", "that", "tblgen", "doesn't/ca", "n't", "handle", "effectively", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64", "0", "1", "12", "16", "2", "24", "3", "32", "4", "48", "6", "64", "8" ]	AArch64AsmParser103	validateTargetOperandClass	AArch64	CPU	LLVM	22,180	211	1	[]
[ "<s>", "bool", "SparcAsmPrinter", "::", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpNo", ",", "unsigned", "AsmVariant", ",", "const", "char", "", "ExtraCode", ")", "{", "if", "(", "ExtraCode", "&&", "ExtraCode", "[", ...	[ "Print", "the", "specified", "operand", "of", "MI", ",", "an", "INLINEASM", "instruction", ",", "using", "the", "specified", "assembler", "variant", "as", "an", "address", "." ]	[ "Sparc", "Sparc", "0" ]	SparcAsmPrinter15	PrintAsmMemoryOperand	Sparc	CPU	LLVM	22,181	53	1	[]
[ "<s>", "bool", "MipsConstantIslands", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "mf", ")", "{", "MF", "=", "&", "mf", ";", "MCP", "=", "mf", ".", "getConstantPool", "(", ")", ";", "STI", "=", "&", "mf", ".", "getSubtarget", "<", "MipsSub...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Mips", "Mips", "Mips", "\"constant island machine function \"", "\"\\n\"", "Mips", "Mips", "Mips", "Mips", "\"constant island processing \"", "\"\\n\"", "0", "0", "\"Beginning CP iteration #\"", "0", "30", "\"Constant Island pass failed to converge!\"", "\"Beginning BR iteration #...	MipsConstantIslandPass (2)1	runOnMachineFunction	Mips	CPU	LLVM	22,182	418	1	[]
[ "<s>", "bool", "R600ClauseMergePass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "const", "R600Subtarget", "&", "ST", "=", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AMDGPU", "R600", "R600", "R600", "8", "\"CF ALU instruction disabled\"" ]	R600ClauseMergePass2	runOnMachineFunction	AMDGPU	GPU	LLVM	22,183	195	1	[]
[ "<s>", "mips_va_start", "(", "valist", ",", "nextarg", ")", "{", "\\", "if", "(", "TARGET_MIPS16", ")", "\\", "sorry", "(", "\"mips16 function profiling\"", ")", ";", "\\", "fprintf", "(", "FILE", ",", "\"\\t.set\\tnoat\\n\"", ")", ";", "\\", "fprintf", "(",...	[ "Implement", "va_start", "." ]	[ "mips", "\"mips16 function profiling\"", "\"\\t.set\\tnoat\\n\"", "\"\\tmove\\t%s,%s\\t\\t# save current return address\\n\"", "1", "31", "\"\\t%s\\t%s,%s,%d\\t\\t# _mcount pops 2 words from stack\\n\"", "\"dsubu\"", "\"subu\"", "16", "8", "\"\\tjal\\t_mcount\\n\"", "\"\\t.set\\tat\\n\"" ]	mips5	mips_va_start	mips	CPU	GCC	22,184	114	1	[]
[ "<s>", "bool", "ARM64TargetLowering", "::", "isDesirableToCommuteWithShift", "(", "const", "SDNode", "*", "N", ")", "const", "{", "EVT", "VT", "=", "N", "->", "getValueType", "(", "0", ")", ";", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "ISD", ...	[ "Return", "true", "if", "it", "is", "profitable", "to", "move", "this", "shift", "by", "a", "constant", "amount", "through", "its", "operand", ",", "adjusting", "any", "immediate", "operands", "as", "necessary", "to", "preserve", "semantics", "." ]	[ "ARM64", "ARM64", "0", "ISD::AND", "MVT::i32", "MVT::i64", "1", "1", "0", "ISD::SRL", "0", "1" ]	ARM64ISelLowering1	isDesirableToCommuteWithShift	ARM64	CPU	LLVM	22,185	120	1	[]
[ "<s>", "void", "ThumbRegisterInfo", "::", "emitLoadConstPool", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "DebugLoc", "dl", ",", "unsigned", "DestReg", ",", "unsigned", "SubIdx", ",", "int", "Val", ",", ...	[ "emitLoadConstPool", "-", "Emits", "a", "load", "from", "constpool", "to", "materialize", "the", "specified", "immediate", "." ]	[ "ARM", "ARMCC::CondCodes", "ARM", "ARM", "ARM", "\"Thumb1 does not have ldr to high register\"" ]	ThumbRegisterInfo13	emitLoadConstPool	ARM	CPU	LLVM	22,186	137	1	[]
[ "<s>", "bool", "SystemZAsmPrinter", "::", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpNo", ",", "const", "char", "", "ExtraCode", ",", "raw_ostream", "&", "OS", ")", "{", "SystemZInstPrinter", "::", "printAddress", "(",...	[ "Print", "the", "specified", "operand", "of", "MI", ",", "an", "INLINEASM", "instruction", ",", "using", "the", "specified", "assembler", "variant", "as", "an", "address", "." ]	[ "SystemZ", "SystemZ", "SystemZ", "1", "2" ]	SystemZAsmPrinter22	PrintAsmMemoryOperand	SystemZ	CPU	LLVM	22,187	73	1	[]
[ "<s>", "bool", "SIInstrInfo", "::", "isIgnorableUse", "(", "const", "MachineOperand", "&", "MO", ")", "const", "{", "return", "MO", ".", "getReg", "(", ")", "==", "AMDGPU", "::", "EXEC", "&&", "MO", ".", "isImplicit", "(", ")", "&&", "isVALU", "(", "*"...	[ "Given", "MO", "is", "a", "PhysReg", "use", "return", "if", "it", "can", "be", "ignored", "for", "the", "purpose", "of", "instruction", "rematerialization", "or", "sinking", "." ]	[ "AMDGPU", "SI", "AMDGPU::EXEC" ]	SIInstrInfo120	isIgnorableUse	AMDGPU	GPU	LLVM	22,188	40	1	[]
[ "<s>", "static", "int", "fast_interrupt_p", "(", "tree", "node", "ATTRIBUTE_UNUSED", ")", "{", "tree", "list", "=", "M32C_ATTRIBUTES", "(", "node", ")", ";", "while", "(", "list", ")", "{", "if", "(", "is_attribute_p", "(", "\"fast_interrupt\"", ",", "TREE_P...	[ "Returns", "TRUE", "if", "the", "given", "tree", "has", "the", "``", "fast_interrupt", "''", "attribute", "." ]	[ "m32c", "\"fast_interrupt\"", "1", "0" ]	m32c	fast_interrupt_p	m32c	MPU	GCC	22,189	49	1	[]
[ "<s>", "static", "rtx", "arc_get_ccfsm_cond", "(", "struct", "arc_ccfsm", "*", "statep", ",", "bool", "reverse", ")", "{", "rtx", "cond", "=", "statep", "->", "cond", ";", "int", "raw_cc", "=", "get_arc_condition_code", "(", "cond", ")", ";", "if", "(", ...	[ "Return", "a", "copy", "of", "COND", "from", "", "STATEP", ",", "inverted", "if", "that", "is", "indicated", "by", "the", "CC", "field", "of", "", "STATEP", "." ]	[ "arc", "0", "0", "1" ]	arc	arc_get_ccfsm_cond	arc	MPU	GCC	22,190	146	1	[]
[ "<s>", "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "override", "{", "return", "&", "DL", ";", "}", "</s>" ]	[ "Return", "the", "DataLayout", "associated", "with", "the", "module", "this", "SCEV", "instance", "is", "operating", "on", "." ]	[ "Sparc" ]	SparcSubtarget31	getDataLayout	Sparc	CPU	LLVM	22,191	14	1	[]
[ "<s>", "void", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "Register", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "cons...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "Mips", "0" ]	MipsInstrInfo19	storeRegToStackSlot	Mips	CPU	LLVM	22,192	54	1	[]
[ "<s>", "SDValue", "LEGTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Unimplemented operan...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "LEG", "LEG", "\"Unimplemented operand\"", "ISD::GlobalAddress" ]	LEGISelLowering	LowerOperation	LEG	CPU	LLVM	22,193	45	1	[]
[ "<s>", "void", "s390_expand_cs", "(", "machine_mode", "mode", ",", "rtx", "btarget", ",", "rtx", "vtarget", ",", "rtx", "mem", ",", "rtx", "cmp", ",", "rtx", "new_rtx", ",", "bool", "is_weak", ")", "{", "switch", "(", "mode", ")", "{", "case", "TImode"...	[ "Expand", "an", "atomic", "compare", "and", "swap", "operation", ".", "MEM", "is", "the", "memory", "location", ",", "CMP", "the", "old", "value", "to", "compare", "MEM", "with", "and", "NEW_RTX", "the", "value", "to", "set", "if", "CMP", "==", "MEM", ...	[ "s390" ]	s3906	s390_expand_cs	s390	MPU	GCC	22,194	91	1	[]
[ "<s>", "bool", "SystemZTargetLowering", "::", "isLegalICmpImmediate", "(", "int64_t", "Imm", ")", "const", "{", "return", "isInt", "<", "32", ">", "(", "Imm", ")", "\|\|", "isUInt", "<", "32", ">", "(", "Imm", ")", ";", "}", "</s>" ]	[ "Return", "true", "if", "the", "specified", "immediate", "is", "legal", "icmp", "immediate", ",", "that", "is", "the", "target", "has", "icmp", "instructions", "which", "can", "compare", "a", "register", "against", "the", "immediate", "without", "having", "to"...	[ "SystemZ", "SystemZ", "32", "32" ]	SystemZISelLowering (2)1	isLegalICmpImmediate	SystemZ	CPU	LLVM	22,195	28	1	[]
[ "<s>", "bool", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "{", "assert", "(", "0", "&&", "\"RelaxInstruction...	[ "Simple", "predicate", "for", "targets", "where", "!", "Resolved", "implies", "requiring", "relaxation", "." ]	[ "Videocore", "0", "\"RelaxInstruction() unimplemented\"" ]	VideocoreAsmBackend	fixupNeedsRelaxation	Videocore	DSP	LLVM	22,196	34	1	[]
[ "<s>", "void", "F2003fPassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "createF2003fFiMalkrzPass", "(", ")", ")", ";", "}", "</s>" ]	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "F2003f", "F2003f", "F2003f" ]	F2003fTargetMachine	addPreEmitPass	F2003f	CPU	LLVM	22,197	15	1	[]
[ "<s>", "unsigned", "X86TTIImpl", "::", "getScalarizationOverhead", "(", "Type", "", "Ty", ",", "const", "APInt", "&", "DemandedElts", ",", "bool", "Insert", ",", "bool", "Extract", ")", "{", "auto", "", "VecTy", "=", "cast", "<", "VectorType", ">", "(", ...	[ "Estimate", "the", "overhead", "of", "scalarizing", "an", "instruction", "." ]	[ "X86", "X86", "0", "MVT::i16", "MVT::f32", "128", "128", "1", "MVT::f32", "0", "4", "1" ]	X86TargetTransformInfo62	getScalarizationOverhead	X86	CPU	LLVM	22,198	326	1	[]
[ "<s>", "bool", "WebAssemblyExceptionInfo", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"******** Exception Info Calculation ******\\n\"", "\"******** Function: \"", "<<", "MF", ".", "getNa...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "WebAssembly", "WebAssembly", "\"******** Exception Info Calculation ******\\n\"", "\"******** Function: \"" ]	WebAssemblyExceptionInfo1	runOnMachineFunction	WebAssembly	Virtual ISA	LLVM	22,199	65	1	[]

[ "<s>", "SMLoc", "getStartLoc", "(", ")", "const", "override", "{", "return", "StartLoc", ";", "}", "</s>" ]

[ "getStartLoc", "-", "Get", "the", "location", "of", "the", "first", "token", "of", "this", "operand", "." ]

[ "X86" ]

X86Operand (2)

getStartLoc

X86

CPU

LLVM

22,100

11

1

[]

[ "<s>", "unsigned", "MipsMCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "if", "(", "MO", ".", "isReg", "(", ...

[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]

[ "Mips", "Mips", "Mips", "32", "0", "\"Binary expression must be sym+const.\"", "Mips::Fixups", "Mips", "Mips::fixup_Mips_GPREL16", "Mips", "Mips::fixup_Mips_CALL16", "Mips", "Mips::fixup_Mips_GOT16", "Mips", "Mips::fixup_Mips_HI16", "Mips", "Mips::fixup_Mips_LO16", "Mips", "Mips:...

MipsMCCodeEmitter69

getMachineOpValue

Mips

CPU

LLVM

22,101

421

1

[]

[ "<s>", "Register", "CSKYTargetLowering", "::", "getExceptionSelectorRegister", "(", "const", "Constant", "*", "PersonalityFn", ")", "const", "{", "return", "CSKY", "::", "R1", ";", "}", "</s>" ]

[ "If", "a", "physical", "register", ",", "this", "returns", "the", "register", "that", "receives", "the", "exception", "typeid", "on", "entry", "to", "a", "landing", "pad", "." ]

[ "CSKY", "CSKY", "CSKY::R1" ]

CSKYISelLowering

getExceptionSelectorRegister

CSKY

CPU

LLVM

22,102

18

1

[]

[ "<s>", "bool", "AArch64InstrInfo", "::", "canInsertSelect", "(", "const", "MachineBasicBlock", "&", "MBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "unsigned", "DstReg", ",", "unsigned", "TrueReg", ",", "unsigned", "FalseReg", ",", "int", "&", ...

[ "Return", "true", "if", "it", "is", "possible", "to", "insert", "a", "select", "instruction", "that", "chooses", "between", "TrueReg", "and", "FalseReg", "based", "on", "the", "condition", "code", "in", "Cond", "." ]

[ "AArch64", "AArch64", "1", "AArch64::GPR64allRegClass", "AArch64::GPR32allRegClass", "1", "1", "0", "0", "AArch64::FPR64RegClass", "AArch64::FPR32RegClass", "5", "2" ]

AArch64InstrInfo120

canInsertSelect

AArch64

CPU

LLVM

22,103

222

1

[]

[ "<s>", "void", "ARMInstrInfo", "::", "reMaterialize", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "const", "MachineInstr", "*", "Orig", ")", "const", "{", "DebugLoc", "dl", "=", "Orig"...

[ "Re-issue", "the", "specified", "'original", "'", "instruction", "at", "the", "specific", "location", "targeting", "a", "new", "destination", "register", "." ]

[ "ARM", "ARM", "ARM::MOVi2pieces", "1", "2", "3", "0" ]

ARMInstrInfo14

reMaterialize

ARM

CPU

LLVM

22,104

136

1

[]

[ "<s>", "bool", "MOSFrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "return", "MFI", ".", "isFrameAddressTaken", "(", ")", ...

[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]

[ "MOS", "MOS" ]

MOSFrameLowering

hasFP

MOS

MPU

LLVM

22,105

37

1

[]

[ "<s>", "void", "ix86_expand_copysign", "(", "rtx", "operands", "[", "]", ")", "{", "machine_mode", "mode", ",", "vmode", ";", "rtx", "dest", ",", "vdest", ",", "op0", ",", "op1", ",", "mask", ",", "op2", ",", "op3", ";", "mode", "=", "GET_MODE", "(",...

[ "Expand", "a", "copysign", "operation", ".", "Special", "case", "operand", "0", "being", "a", "constant", "." ]

[ "i386", "0", "1", "2", "0", "1", "0", "2", "0", "0", "1", "1", "16", "1" ]

i386-expand

ix86_expand_copysign

i386

CPU

GCC

22,106

387

1

[]

[ "<s>", "bool", "RISCVInstrInfo", "::", "isSchedulingBoundary", "(", "const", "MachineInstr", "&", "MI", ",", "const", "MachineBasicBlock", "*", "MBB", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "TargetInstrInfo", "::", "isSchedulin...

[ "isSchedulingBoundary", "-", "Overrides", "the", "isSchedulingBoundary", "from", "Codegen/TargetInstrInfo.cpp", "to", "make", "it", "capable", "of", "identifying", "ENDBR", "intructions", "and", "prevent", "it", "from", "being", "re-scheduled", "." ]

[ "RI5CY", "RISCV", "RISCV::LOOP0setup", "RISCV::LOOP1setup", "RISCV::LOOP0setupi", "RISCV::LOOP1setupi" ]

RISCVInstrInfo

isSchedulingBoundary

RI5CY

CPU

LLVM

22,107

80

1

[]

[ "<s>", "const", "uint32_t", "*", "ARMBaseRegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "const", "ARMSubtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<",...

[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]

[ "ARM", "ARM", "ARM", "ARM" ]

ARMBaseRegisterInfo22

getCallPreservedMask

ARM

CPU

LLVM

22,108

67

1

[]

[ "<s>", "void", "AArch64PreLegalizerCombiner", "::", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "addRequired", "<", "TargetPassConfig", ">", "(", ")", ";", "AU", ".", "setPreservesCFG", "(", ")", ";", "getSelectionDAGFallba...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "AArch64", "AArch64" ]

AArch64PreLegalizerCombiner

getAnalysisUsage

AArch64

CPU

LLVM

22,109

82

1

[]

[ "<s>", "int", "arm_coproc_mem_operand", "(", "rtx", "op", ",", "bool", "wb", ")", "{", "return", "arm_coproc_mem_operand_wb", "(", "op", ",", "wb", "?", "2", ":", "1", ")", ";", "}", "</s>" ]

[ "Return", "TRUE", "if", "OP", "is", "a", "valid", "coprocessor", "memory", "address", "pattern", ".", "WB", "if", "true", "if", "writeback", "address", "modes", "are", "allowed", "." ]

[ "arm", "2", "1" ]

arm

arm_coproc_mem_operand

arm

CPU

GCC

22,110

23

1

[]

[ "<s>", "static", "tree", "aarch64_int_or_fp_type", "(", "machine_mode", "mode", ",", "enum", "aarch64_type_qualifiers", "qualifiers", ")", "{", "?", "unsigned_int", "##", "M", "##", "_type_node", ":", "int", "##", "M", "##", "_type_node", ")", ";", "switch", "...

[ "Helper", "function", "for", "aarch64_simd_builtin_type", "." ]

[ "aarch64" ]

aarch64-builtins1

aarch64_int_or_fp_type

aarch64

CPU

GCC

22,111

126

1

[]

[ "<s>", "unsigned", "internalKnownBits", "(", ")", "const", "{", "return", "Unalign", "?", "Unalign", ":", "KnownBits", ";", "}", "</s>" ]

[ "Compute", "the", "number", "of", "known", "offset", "bits", "internally", "to", "this", "block", "." ]

[ "ARM" ]

ARMConstantIslandPass10

internalKnownBits

ARM

CPU

LLVM

22,112

14

1

[]

[ "<s>", "const", "Triple", "&", "getTargetTriple", "(", ")", "const", "{", "return", "TargetTriple", ";", "}", "</s>" ]

[ "Get", "the", "target", "triple", "which", "is", "a", "string", "describing", "the", "target", "host", "." ]

[ "FPGA" ]

FPGASubtarget

getTargetTriple

FPGA

CPU

LLVM

22,113

12

1

[]

[ "<s>", "unsigned", "X86FrameLowering", "::", "getInitialCFARegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "TRI", "->", "getDwarfRegNum", "(", "StackPtr", ",", "true", ")", ";", "}", "</s>" ]

[ "Return", "initial", "CFA", "register", "value", "i.e", "." ]

[ "X86", "X86" ]

X86FrameLowering10

getInitialCFARegister

X86

CPU

LLVM

22,114

23

1

[]

[ "<s>", "static", "rtx_insn", "*", "mips_call_tls_get_addr", "(", "rtx", "sym", ",", "enum", "mips_symbol_type", "type", ",", "rtx", "v0", ")", "{", "rtx", "loc", ",", "a0", ";", "rtx_insn", "*", "insn", ";", "a0", "=", "gen_rtx_REG", "(", "Pmode", ",", ...

[ "Return", "an", "instruction", "sequence", "that", "calls", "__tls_get_addr", ".", "SYM", "is", "the", "TLS", "symbol", "we", "are", "referencing", "and", "TYPE", "is", "the", "symbol", "type", "to", "use", "(", "either", "global", "dynamic", "or", "local", ...

[ "mips", "\"__tls_get_addr\"", "1" ]

mips

mips_call_tls_get_addr

mips

CPU

GCC

22,115

125

1

[]

[ "<s>", "bool", "mergeStoresAfterLegalization", "(", "EVT", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]

[ "Do", "not", "merge", "vector", "stores", "after", "legalization", "because", "that", "may", "conflict", "with", "x86-specific", "store", "splitting", "optimizations", "." ]

[ "AMDGPU" ]

AMDGPUISelLowering10

mergeStoresAfterLegalization

AMDGPU

GPU

LLVM

22,116

12

1

[]

[ "<s>", "bool", "FISCAsmPrinter", "::", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNum", ",", "unsigned", "AsmVariant", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "int", "Offset", ...

[ "Print", "the", "specified", "operand", "of", "MI", ",", "an", "INLINEASM", "instruction", ",", "using", "the", "specified", "assembler", "variant", "as", "an", "address", "." ]

[ "FISC", "FISC", "0", "\"unexpected inline asm memory operand\"", "\"[\"", "FISC", "\", \"", "\"]\"" ]

FISCAsmPrinter

PrintAsmMemoryOperand

FISC

CPU

LLVM

22,117

86

1

[]

[ "<s>", "static", "reg_class_t", "m32c_preferred_reload_class", "(", "rtx", "x", ",", "reg_class_t", "rclass", ")", "{", "reg_class_t", "newclass", "=", "rclass", ";", "fprintf", "(", "stderr", ",", "\"\\npreferred_reload_class for %s is \"", ",", "class_names", "[", ...

[ "Implements", "PREFERRED_RELOAD_CLASS", ".", "In", "general", ",", "prefer", "general", "registers", "of", "the", "appropriate", "size", "." ]

[ "m32c", "\"\\npreferred_reload_class for %s is \"", "2", "4", "\"%s\\n\"", "0", "0", "0", "\"Glorm!\\n\"" ]

m32c3

m32c_preferred_reload_class

m32c

MPU

GCC

22,118

223

1

[]

[ "<s>", "unsigned", "ARMTargetLowering", "::", "getABIAlignmentForCallingConv", "(", "Type", "*", "ArgTy", ",", "DataLayout", "DL", ")", "const", "{", "if", "(", "!", "ArgTy", "->", "isVectorTy", "(", ")", ")", "return", "DL", ".", "getABITypeAlignment", "(", ...

[ "Return", "the", "correct", "alignment", "for", "the", "current", "calling", "convention", "." ]

[ "ARM", "ARM" ]

ARMISelLowering101

getABIAlignmentForCallingConv

ARM

CPU

LLVM

22,119

58

1

[]

[ "<s>", "const", "TargetRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "AAP" ]

AAPSubtarget

getRegisterInfo

AAP

MPU

LLVM

22,120

18

1

[]

[ "<s>", "static", "bool", "alpha_vector_mode_supported_p", "(", "machine_mode", "mode", ")", "{", "return", "mode", "==", "V8QImode", "||", "mode", "==", "V4HImode", "||", "mode", "==", "V2SImode", ";", "}", "</s>" ]

[ "Alpha", "implements", "a", "couple", "of", "integer", "vector", "mode", "operations", "when", "TARGET_MAX", "is", "enabled", ".", "We", "do", "not", "check", "TARGET_MAX", "here", ",", "however", ",", "which", "allows", "the", "vectorizer", "to", "operate", ...

[ "alpha" ]

alpha

alpha_vector_mode_supported_p

alpha

MPU

GCC

22,121

22

1

[]

[ "<s>", "bool", "X86FrameLowering", "::", "hasReservedCallFrame", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "!", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "(", ")", "&&", "!", "MF", ".", "getInfo", "<", ...

[ "hasReservedCallFrame", "-", "Under", "normal", "circumstances", ",", "when", "a", "frame", "pointer", "is", "not", "required", ",", "we", "reserve", "argument", "space", "for", "call", "sites", "in", "the", "function", "immediately", "on", "entry", "to", "the...

[ "X86", "X86", "X86" ]

X86FrameLowering (2)4

hasReservedCallFrame

X86

CPU

LLVM

22,122

39

1

[]

[ "<s>", "ConstantPool", "*", "AssemblerConstantPools", "::", "getConstantPool", "(", "const", "MCSection", "*", "Section", ")", "{", "ConstantPoolMapTy", "::", "iterator", "CP", "=", "ConstantPools", ".", "find", "(", "Section", ")", ";", "if", "(", "CP", "==",...

[ "Return", "a", "pseudo", "source", "value", "referencing", "the", "constant", "pool", "." ]

[ "ARM" ]

ARMTargetStreamer18

getConstantPool

ARM

CPU

LLVM

22,123

44

1

[]

[ "<s>", "TargetLowering", "::", "AtomicExpansionKind", "X86TargetLowering", "::", "shouldExpandAtomicLoadInIR", "(", "LoadInst", "*", "LI", ")", "const", "{", "auto", "PTy", "=", "cast", "<", "PointerType", ">", "(", "LI", "->", "getPointerOperand", "(", ")", "->...

[ "Returns", "how", "the", "given", "(", "atomic", ")", "load", "should", "be", "expanded", "by", "the", "IR-level", "AtomicExpand", "pass", "." ]

[ "X86", "X86" ]

X86ISelLowering (2)3

shouldExpandAtomicLoadInIR

X86

CPU

LLVM

22,124

51

1

[]

[ "<s>", "unsigned", "SIInstrInfo", "::", "getInstSizeInBytes", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "const", "MCInstrDesc", "&", "Desc", "=", "getMCOpcodeFromPseudo", "(", "...

[ "Returns", "the", "size", "in", "bytes", "of", "the", "specified", "MachineInstr", ",", "or", "~0U", "when", "this", "function", "is", "not", "implemented", "by", "a", "target", "." ]

[ "AMDGPU", "SI", "4", "0", "4", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "0", "8", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "8", "4", "2", "4", "0", "0" ]

SIInstrInfo51

getInstSizeInBytes

AMDGPU

GPU

LLVM

22,125

342

1

[]

[ "<s>", "void", "s390_reload_symref_address", "(", "rtx", "reg", ",", "rtx", "mem", ",", "rtx", "scratch", ",", "bool", "tomem", ")", "{", "if", "(", "CONST_INT_P", "(", "mem", ")", "||", "GET_CODE", "(", "mem", ")", "==", "CONST_DOUBLE", "||", "GET_CODE"...

[ "Generate", "what", "is", "necessary", "to", "move", "between", "REG", "and", "MEM", "using", "SCRATCH", ".", "The", "direction", "is", "given", "by", "TOMEM", "." ]

[ "s390", "0" ]

s390

s390_reload_symref_address

s390

MPU

GCC

22,126

151

1

[]

[ "<s>", "bool", "isProfitableToDupForIfCvt", "(", "MachineBasicBlock", "&", "MBB", ",", "unsigned", "NumCycles", ",", "BranchProbability", "Probability", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]

[ "Return", "true", "if", "it", "'s", "profitable", "for", "if-converter", "to", "duplicate", "instructions", "of", "specified", "accumulated", "instruction", "latencies", "in", "the", "specified", "MBB", "to", "enable", "if-conversion", "." ]

[ "PowerPC" ]

PPCInstrInfo (2)2

isProfitableToDupForIfCvt

PowerPC

CPU

LLVM

22,127

20

1

[]

[ "<s>", "bool", "R600InstrInfo", "::", "fitsReadPortLimitations", "(", "const", "std", "::", "vector", "<", "MachineInstr", "*", ">", "&", "IG", ",", "const", "DenseMap", "<", "unsigned", ",", "unsigned", ">", "&", "PV", ",", "std", "::", "vector", "<", "...

[ "Given", "the", "order", "VEC_012", "<", "VEC_021", "<", "VEC_120", "<", "VEC_102", "<", "VEC_201", "<", "VEC_210", "returns", "true", "and", "the", "first", "(", "in", "lexical", "order", ")", "BankSwizzle", "affectation", "starting", "from", "the", "one", ...

[ "AMDGPU", "R600", "0", "AMDGPU::OpName", "R600", "R600", "0", "4" ]

R600InstrInfo (2)

fitsReadPortLimitations

AMDGPU

GPU

LLVM

22,128

307

1

[]

[ "<s>", "bool", "GCNScheduleDAGMILive", "::", "isTriviallyReMaterializable", "(", "const", "MachineInstr", "&", "MI", ",", "AAResults", "*", "AA", ")", "{", "if", "(", "!", "TII", "->", "isTriviallyReMaterializable", "(", "MI", ",", "AA", ")", ")", "return", ...

[ "Return", "true", "if", "the", "instruction", "is", "trivially", "rematerializable", ",", "meaning", "it", "has", "no", "side", "effects", "and", "requires", "no", "operands", "that", "are", "n't", "always", "available", "." ]

[ "AMDGPU" ]

GCNSchedStrategy13

isTriviallyReMaterializable

AMDGPU

GPU

LLVM

22,129

74

1

[]

[ "<s>", "void", "avr_expand_prologue", "(", "void", ")", "{", "HARD_REG_SET", "set", ";", "HOST_WIDE_INT", "size", ";", "size", "=", "get_frame_size", "(", ")", "+", "avr_outgoing_args_size", "(", ")", ";", "cfun", "->", "machine", "->", "stack_usage", "=", "...

[ "Output", "function", "prologue", "." ]

[ "avr", "0", "1", "0", "3", "1", "1", "1" ]

avr

avr_expand_prologue

avr

MPU

GCC

22,130

346

1

[]

[ "<s>", "bool", "SIRegisterInfo", "::", "eliminateSGPRToVGPRSpillFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "MI", ",", "int", "FI", ",", "RegScavenger", "*", "RS", ",", "LiveIntervals", "*", "LIS", ")", "const", "{", "bool", "NeedsCFI", "=", "false"...

[ "Special", "case", "of", "eliminateFrameIndex", "." ]

[ "AMDGPU", "SI", "AMDGPU::SI_SPILL_S1024_CFI_SAVE", "AMDGPU::SI_SPILL_S512_CFI_SAVE", "AMDGPU::SI_SPILL_S256_CFI_SAVE", "AMDGPU::SI_SPILL_S224_CFI_SAVE", "AMDGPU::SI_SPILL_S192_CFI_SAVE", "AMDGPU::SI_SPILL_S160_CFI_SAVE", "AMDGPU::SI_SPILL_S128_CFI_SAVE", "AMDGPU::SI_SPILL_S96_CFI_SAVE", "AMDGPU:...

SIRegisterInfo1

eliminateSGPRToVGPRSpillFrameIndex

AMDGPU

GPU

LLVM

22,131

232

1

[]

[ "<s>", "bool", "aarch64_sve_ld1r_operand_p", "(", "rtx", "op", ")", "{", "struct", "aarch64_address_info", "addr", ";", "scalar_mode", "mode", ";", "return", "(", "MEM_P", "(", "op", ")", "&&", "is_a", "<", "scalar_mode", ">", "(", "GET_MODE", "(", "op", "...

[ "Return", "true", "if", "OP", "is", "a", "valid", "MEM", "operand", "for", "an", "SVE", "LD1R", "instruction", "." ]

[ "aarch64", "0" ]

aarch64

aarch64_sve_ld1r_operand_p

aarch64

CPU

GCC

22,132

69

1

[]

[ "<s>", "bool", "NVPTXTTIImpl", "::", "isSourceOfDivergence", "(", "const", "Value", "*", "V", ")", "{", "if", "(", "const", "Argument", "*", "Arg", "=", "dyn_cast", "<", "Argument", ">", "(", "V", ")", ")", "return", "!", "isKernelFunction", "(", "*", ...

[ "Returns", "whether", "V", "is", "a", "source", "of", "divergence", "." ]

[ "NVPTX", "NVPTX" ]

NVPTXTargetTransformInfo (2)

isSourceOfDivergence

NVPTX

GPU

LLVM

22,133

160

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequiredID", "(", "MachineDominatorsID", ")", ";", "AU", ".", "addRequiredID", "(", "MachineLoopInfoID", ")", ";", "AU", ".", "addPreserved", "<",...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "AMDGPU" ]

SIFixWWMLiveness3

getAnalysisUsage

AMDGPU

GPU

LLVM

22,134

77

1

[]

[ "<s>", "void", "R600TargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", ")",...

[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]

[ "AMDGPU", "R600", "AMDGPU", "ISD::FP_TO_UINT", "0", "MVT::i1", "0", "ISD::FP_TO_SINT", "SI", "ISD::SDIVREM", "1", "1", "ISD::UDIVREM", "0" ]

R600ISelLowering (2)

ReplaceNodeResults

AMDGPU

GPU

LLVM

22,135

193

1

[]

[ "<s>", "void", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "MCInst", "&", "Res", ")", "const", "override", "{", "llvm_unreachable", "(", "\"relaxInstruction() unimplemented\"", ")", ";", "}", "</s>" ]

[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]

[ "PowerPC", "\"relaxInstruction() unimplemented\"" ]

PPCAsmBackend

relaxInstruction

PowerPC

CPU

LLVM

22,136

21

1

[]

[ "<s>", "unsigned", "SIInstrInfo", "::", "getInstSizeInBytes", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "const", "MCInstrDesc", "&", "Desc", "=", "getMCOpcodeFromPseudo", "(", "...

[ "Returns", "the", "size", "in", "bytes", "of", "the", "specified", "MachineInstr", ",", "or", "~0U", "when", "this", "function", "is", "not", "implemented", "by", "a", "target", "." ]

[ "AMDGPU", "SI", "4", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "1", "12", "4", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "1", "12", "4", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "1", "12", "4", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "0", "8", "...

SIInstrInfo120

getInstSizeInBytes

AMDGPU

GPU

LLVM

22,137

433

1

[]

[ "<s>", "const", "TargetRegisterClass", "*", "SIInstrInfo", "::", "getOpRegClass", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpNo", ")", "const", "{", "const", "MachineRegisterInfo", "&", "MRI", "=", "MI", ".", "getParent", "(", ")", "->", "g...

[ "Return", "the", "correct", "register", "class", "for", "OpNo", "." ]

[ "AMDGPU", "SI", "1" ]

SIInstrInfo118

getOpRegClass

AMDGPU

GPU

LLVM

22,138

140

1

[]

[ "<s>", "StringRef", "getName", "(", ")", "const", "{", "return", "Name", ";", "}", "</s>" ]

[ "Return", "a", "string", "with", "the", "name", "of", "the", "plan", "and", "the", "applicable", "VFs", "and", "UFs", "." ]

[ "PIC16" ]

PIC16Section

getName

PIC16

MPU

LLVM

22,139

10

1

[]

[ "<s>", "void", "NVPTXAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "SmallString", "<", "128", ">", "Str", ";", "raw_svector_ostream", "OS", "(", "Str", ")", ";", "if", "(", "static_cast", "<", "NVPTXTargetMachine", ...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "NVPTX", "NVPTX", "128", "NVPTX", "NVPTX::CUDA" ]

NVPTXAsmPrinter

EmitInstruction

NVPTX

GPU

LLVM

22,140

67

1

[]

[ "<s>", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_ostream", "&", "OS", ")", "const", "{", "return", "createTeeRISCELFObjectWriter", "(", "OS", ",", "OSABI", ")", ";", "}", "</s>" ]

[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]

[ "TeeRISC", "TeeRISC" ]

TeeRISCAsmBackend

createObjectWriter

TeeRISC

CPU

LLVM

22,141

19

1

[]

[ "<s>", "static", "void", "ix86_set_indirect_branch_type", "(", "tree", "fndecl", ")", "{", "if", "(", "cfun", "->", "machine", "->", "indirect_branch_type", "==", "indirect_branch_unset", ")", "{", "tree", "attr", "=", "lookup_attribute", "(", "\"indirect_branch\"",...

[ "Set", "the", "indirect_branch_type", "field", "from", "the", "function", "FNDECL", "." ]

[ "i386", "\"indirect_branch\"", "\"keep\"", "0", "\"thunk\"", "0", "\"thunk-inline\"", "0", "\"thunk-extern\"", "0", "\"%<-mindirect-branch=%s%> and %<-mcmodel=large%> are not \"", "\"compatible\"", "\"thunk-extern\"", "\"thunk\"", "\"%<-mindirect-branch%> and %<-fcf-protection%> are not ...

i3868

ix86_set_indirect_branch_type

i386

CPU

GCC

22,142

493

1

[]

[ "<s>", "unsigned", "SIInstrInfo", "::", "getInstSizeInBytes", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "const", "MCInstrDesc", "&", "Desc", "=", "getMCOpcodeFromPseudo", "(", "...

[ "Returns", "the", "size", "in", "bytes", "of", "the", "specified", "MachineInstr", ",", "or", "~0U", "when", "this", "function", "is", "not", "implemented", "by", "a", "target", "." ]

[ "AMDGPU", "SI", "8", "4", "0", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "1", "4", "8", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "1", "4", "8", "4", "0", "0", "\"unable to find instruction size\"" ]

SIInstrInfo100

getInstSizeInBytes

AMDGPU

GPU

LLVM

22,143

270

1

[]

[ "<s>", "bool", "TVMInstrInfo", "::", "PredicateInstruction", "(", "MachineInstr", "&", "MI", ",", "ArrayRef", "<", "MachineOperand", ">", "Pred", ")", "const", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "!=", "TVM", "::", "THROW", "||", "Pred", "....

[ "Convert", "the", "instruction", "into", "a", "predicated", "instruction", "." ]

[ "TVM", "TVM", "TVM::THROW", "2", "\"Expected predicable instruction\"", "0", "\"Expected immediate for 'Inverted'\"", "1", "\"Expected register for 'Cond'\"", "0", "0", "0", "TVM::THROWIFNOT", "TVM::THROWIF", "1" ]

TVMInstrInfo

PredicateInstruction

TVM

Virtual ISA

LLVM

22,144

160

1

[]

[ "<s>", "static", "tree", "avr_build_builtin_va_list", "(", "void", ")", "{", "avr_adjust_type_node", "(", "&", "ta_type_node", ",", "TAmode", ",", "0", ")", ";", "avr_adjust_type_node", "(", "&", "uta_type_node", ",", "UTAmode", ",", "0", ")", ";", "avr_adjust...

[ "Implement", "`", "TARGET_BUILD_BUILTIN_VA_LIST", "'", "." ]

[ "avr", "0", "0", "1", "1" ]

avr

avr_build_builtin_va_list

avr

MPU

GCC

22,145

69

1

[]

[ "<s>", "static", "inline", "bool", "offset_9bit_signed_unscaled_p", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "HOST_WIDE_INT", "offset", ")", "{", "return", "offset", ">=", "-", "256", "&&", "offset", "<", "256", ";", "}", "</s>" ]

[ "Return", "true", "if", "OFFSET", "is", "a", "signed", "9-bit", "value", "." ]

[ "aarch64", "256", "256" ]

aarch642

offset_9bit_signed_unscaled_p

aarch64

CPU

GCC

22,146

24

1

[]

[ "<s>", "unsigned", "PPCFrameLowering", "::", "determineFrameLayout", "(", "MachineFunction", "&", "MF", ",", "bool", "UpdateMF", ",", "bool", "UseEstimate", ")", "const", "{", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "unsi...

[ "Determine", "the", "frame", "layout", "but", "do", "not", "update", "the", "machine", "function", "." ]

[ "PowerPC", "PPC", "1", "PPC", "PPC", "PPC", "0", "224", "0", "0", "PPC" ]

PPCFrameLowering31

determineFrameLayout

PowerPC

CPU

LLVM

22,147

286

1

[]

[ "<s>", "const", "MCFixupKindInfo", "&", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "Mips", "::", "NumTargetFixupKinds", "]", "=", "{", "{", "\"fixup_Mips_16\"", ",", "0", ",", "16", ",...

[ "Get", "information", "on", "a", "fixup", "kind", "." ]

[ "Mips", "Mips::NumTargetFixupKinds", "\"fixup_Mips_16\"", "0", "16", "0", "\"fixup_Mips_32\"", "0", "32", "0", "\"fixup_Mips_REL32\"", "0", "32", "0", "\"fixup_Mips_26\"", "0", "26", "0", "\"fixup_Mips_HI16\"", "0", "16", "0", "\"fixup_Mips_LO16\"", "0", "16", "0", ...

MipsAsmBackend21

getFixupKindInfo

Mips

CPU

LLVM

22,148

345

1

[]

[ "<s>", "void", "XNCMInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*",...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "XNCM", "XNCM", "\"Cannot store this register to stack slot!\"" ]

XNCMInstrInfo

storeRegToStackSlot

XNCM

CPU

LLVM

22,149

41

1

[]

[ "<s>", "Function", "*", "MBlazeIntrinsicInfo", "::", "getDeclaration", "(", "Module", "*", "M", ",", "unsigned", "IntrID", ",", "Type", "*", "*", "Tys", ",", "unsigned", "numTy", ")", "const", "{", "assert", "(", "!", "isOverloaded", "(", "IntrID", ")", ...

[ "Create", "or", "insert", "an", "LLVM", "Function", "declaration", "for", "an", "intrinsic", ",", "and", "return", "it", "." ]

[ "MBlaze", "MBlaze", "\"MBlaze intrinsics are not overloaded\"", "mblazeIntrinsic::ID" ]

MBlazeIntrinsicInfo2

getDeclaration

MBlaze

MPU

LLVM

22,150

84

1

[]

[ "<s>", "bool", "Z80Operand", "::", "isToken", "(", ")", "const", "{", "return", "this", "->", "Kind", "==", "k_Token", ";", "}", "</s>" ]

[ "isToken", "-", "Is", "this", "a", "token", "operand", "?" ]

[ "Z80", "Z80" ]

Z80Operand

isToken

Z80

MPU

LLVM

22,151

16

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "getLoopAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "JVM" ]

JVMIRDecorator

getAnalysisUsage

JVM

Virtual ISA

LLVM

22,152

16

1

[]

[ "<s>", "static", "MCSymbol", "*", "GetSymbolFromOperand", "(", "const", "MachineOperand", "&", "MO", ",", "AsmPrinter", "&", "AP", ")", "{", "const", "TargetMachine", "&", "TM", "=", "AP", ".", "TM", ";", "Mangler", "*", "Mang", "=", "AP", ".", "Mang", ...

[ "Lower", "an", "MO_GlobalAddress", "or", "MO_ExternalSymbol", "operand", "to", "an", "MCSymbol", "." ]

[ "PowerPC", "128", "PPCII::MO_PLT_OR_STUB", "\"$stub\"", "PPCII::MO_NLP_FLAG", "\"$non_lazy_ptr\"", "\"Isn't a symbol reference\"", "PPCII::MO_PLT_OR_STUB", "PPCII::MO_NLP_FLAG", "PPCII::MO_NLP_HIDDEN_FLAG", "\"Extern symbol not handled yet\"" ]

PPCMCInstLower2

GetSymbolFromOperand

PowerPC

CPU

LLVM

22,153

460

1

[]

[ "<s>", "void", "MSP430InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "Register", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "MSP430", "MSP430", "MSP430::GR16RegClass", "MSP430::MOV16mr", "0", "MSP430::GR8RegClass", "MSP430::MOV8mr", "0", "\"Cannot store this register to stack slot!\"" ]

MSP430InstrInfo19

storeRegToStackSlot

MSP430

MPU

LLVM

22,154

221

1

[]

[ "<s>", "bool", "ix86_can_use_return_insn_p", "(", "void", ")", "{", "struct", "ix86_frame", "frame", ";", "if", "(", "!", "reload_completed", "||", "frame_pointer_needed", "||", "cfun", "->", "machine", "->", "func_type", "!=", "TYPE_NORMAL", ")", "return", "0",...

[ "Return", "1", "if", "it", "is", "appropriate", "to", "emit", "`", "ret", "'", "instructions", "in", "the", "body", "of", "a", "function", ".", "Do", "this", "only", "if", "the", "epilogue", "is", "simple", ",", "needing", "a", "couple", "of", "insns",...

[ "i386", "0", "32768", "0", "0" ]

i3866

ix86_can_use_return_insn_p

i386

CPU

GCC

22,155

75

1

[]

[ "<s>", "unsigned", "J2RegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "J2", "::", "R14", ";", "}", "</s>" ]

[ "Debug", "information", "queries", "." ]

[ "J2", "J2", "J2::R14" ]

J2RegisterInfo

getFrameRegister

J2

MPU

LLVM

22,156

18

1

[]

[ "<s>", "static", "bool", "nvptx_call_insn_is_syscall_p", "(", "rtx_insn", "*", "insn", ")", "{", "rtx", "pat", "=", "PATTERN", "(", "insn", ")", ";", "gcc_checking_assert", "(", "GET_CODE", "(", "pat", ")", "==", "PARALLEL", ")", ";", "pat", "=", "XVECEXP"...

[ "Return", "true", "if", "given", "call", "insn", "references", "one", "of", "the", "functions", "provided", "by", "the", "CUDA", "runtime", ":", "malloc", ",", "free", ",", "vprintf", "." ]

[ "nvptx", "0", "0", "0", "0", "0", "0", "\"vprintf\"", "\"*vprintf\"", "\"*malloc\"", "\"*free\"" ]

nvptx

nvptx_call_insn_is_syscall_p

nvptx

GPU

GCC

22,157

151

1

[]

[ "<s>", "void", "MipsAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "MipsTargetStreamer", "&", "TS", "=", "getTargetStreamer", "(", ")", ";", "TS", ".", "setCanHaveModuleDir", "(", "false", ")", ";", "if", "(", "MI", ...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "Mips", "Mips", "Mips", "128", "Mips::CONSTPOOL_ENTRY", "Mips::CONSTPOOL_ENTRY", "0", "1", "Mips::PseudoReturn", "Mips::PseudoReturn64", "Mips::PseudoIndirectBranch", "Mips::PseudoIndirectBranch64", "Mips", "\"Pseudo opcode found in EmitInstruction()\"" ]

MipsAsmPrinter3

EmitInstruction

Mips

CPU

LLVM

22,158

362

1

[]

[ "<s>", "bool", "h8sx_mergeable_memrefs_p", "(", "rtx", "lhs", ",", "rtx", "rhs", ")", "{", "if", "(", "GET_CODE", "(", "rhs", ")", "==", "MEM", "&&", "GET_CODE", "(", "lhs", ")", "==", "MEM", ")", "{", "rhs", "=", "XEXP", "(", "rhs", ",", "0", ")...

[ "Return", "true", "if", "LHS", "and", "RHS", "are", "memory", "references", "that", "can", "be", "mapped", "to", "the", "same", "h8sx", "assembly", "operand", ".", "LHS", "appears", "as", "the", "destination", "of", "an", "instruction", "and", "RHS", "appe...

[ "h8300", "0", "0", "0", "0" ]

h8300

h8sx_mergeable_memrefs_p

h8300

MPU

GCC

22,159

120

1

[]

[ "<s>", "bool", "AMDGPUAsmParser", "::", "usesConstantBus", "(", "const", "MCInst", "&", "Inst", ",", "unsigned", "OpIdx", ")", "{", "const", "MCOperand", "&", "MO", "=", "Inst", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "MO", ".", "isImm", ...

[ "Returns", "true", "if", "this", "operand", "uses", "the", "constant", "bus", "." ]

[ "AMDGPU", "AMDGPU" ]

AMDGPUAsmParser1

usesConstantBus

AMDGPU

GPU

LLVM

22,160

105

1

[]

[ "<s>", "void", "sh_emit_scc_to_t", "(", "enum", "rtx_code", "code", ",", "rtx", "op0", ",", "rtx", "op1", ")", "{", "rtx", "t_reg", "=", "get_t_reg_rtx", "(", ")", ";", "enum", "rtx_code", "oldcode", "=", "code", ";", "machine_mode", "mode", ";", "switch...

[ "Prepare", "the", "operands", "for", "an", "scc", "instruction", ";", "make", "sure", "that", "the", "compare", "has", "been", "done", "and", "the", "result", "is", "in", "T_REG", "." ]

[ "sh" ]

sh4

sh_emit_scc_to_t

sh

CPU

GCC

22,161

215

1

[]

[ "<s>", "enum", "reg_class", "mcore_reload_class", "(", "rtx", "x", ",", "enum", "reg_class", "class", ")", "{", "if", "(", "reg_class_subset_p", "(", "LRW_REGS", ",", "class", ")", "&&", "!", "mcore_r15_operand_p", "(", "x", ")", ")", "return", "LRW_REGS", ...

[ "Return", "the", "reg_class", "to", "use", "when", "reloading", "the", "rtx", "X", "into", "the", "class", "CLASS", ".", "If", "X", "is", "too", "complex", "to", "move", "directly", "into", "r15", ",", "prefer", "to", "use", "LRW_REGS", "instead", "." ]

[ "mcore" ]

mcore3

mcore_reload_class

mcore

MPU

GCC

22,162

34

1

[]

[ "<s>", "const", "char", "*", "output_move_const_into_data_reg", "(", "rtx", "*", "operands", ")", "{", "int", "i", ";", "i", "=", "INTVAL", "(", "operands", "[", "1", "]", ")", ";", "switch", "(", "const_method", "(", "operands", "[", "1", "]", ")", ...

[ "Return", "an", "instruction", "to", "move", "CONST_INT", "OPERANDS", "[", "1", "]", "into", "data", "register", "OPERANDS", "[", "0", "]", "." ]

[ "m68k", "1", "1", "\"mvsw %1,%0\"", "\"mvzw %1,%0\"", "\"moveq %1,%0\"", "1", "0xff", "\"moveq %1,%0\\n\\tnot%.b %0\"", "1", "0xffff", "\"moveq %1,%0\\n\\tnot%.w %0\"", "\"moveq #-128,%0\\n\\tneg%.w %0\"", "1", "16", "16", "\"moveq %1,%0\\n\\tswap %0\"", "\"move%.l %1,%0\"" ]

m68k3

output_move_const_into_data_reg

m68k

MPU

GCC

22,163

147

1

[]

[ "<s>", "bool", "addPassesToEmitMC", "(", "PassManagerBase", "&", ",", "MCContext", "*", "&", ",", "raw_pwrite_stream", "&", ",", "bool", "=", "true", ")", "override", "{", "return", "true", ";", "}", "</s>" ]

[ "Add", "passes", "to", "the", "specified", "pass", "manager", "to", "get", "machine", "code", "emitted", "with", "the", "MCJIT", "." ]

[ "NVPTX" ]

NVPTXTargetMachine15

addPassesToEmitMC

NVPTX

GPU

LLVM

22,164

23

1

[]

[ "<s>", "ScheduleDAGInstrs", "*", "createPostMachineScheduler", "(", "MachineSchedContext", "*", "C", ")", "const", "override", "{", "ScheduleDAGMI", "*", "DAG", "=", "createGenericSchedPostRA", "(", "C", ")", ";", "const", "ARMSubtarget", "&", "ST", "=", "C", "-...

[ "Similar", "to", "createMachineScheduler", "but", "used", "when", "postRA", "machine", "scheduling", "is", "enabled", "." ]

[ "ARM", "ARM", "ARM", "ARM" ]

ARMTargetMachine

createPostMachineScheduler

ARM

CPU

LLVM

22,165

57

1

[]

[ "<s>", "void", "HexagonHazardRecognizer", "::", "Reset", "(", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"Reset hazard recognizer\\n\"", ")", ";", "Resources", "->", "clearResources", "(", ")", ";", "PacketNum", "=", "0", ";", "UsesDotCur", "=", "null...

[ "Reset", "the", "unwind", "opcode", "assembler", "." ]

[ "Hexagon", "Hexagon", "\"Reset hazard recognizer\\n\"", "0", "1" ]

HexagonHazardRecognizer4

Reset

Hexagon

DSP

LLVM

22,166

42

1

[]

[ "<s>", "static", "void", "add_insn_window", "(", "rtx_insn", "*", "insn", ",", "dispatch_windows", "*", "window_list", ",", "int", "num_uops", ")", "{", "int", "byte_len", "=", "min_insn_size", "(", "insn", ")", ";", "int", "num_insn", "=", "window_list", "-...

[ "Add", "an", "instruction", "INSN", "with", "NUM_UOPS", "micro-operations", "to", "the", "dispatch", "window", "WINDOW_LIST", "." ]

[ "i386", "1", "1", "1", "1", "1" ]

i3864

add_insn_window

i386

CPU

GCC

22,167

252

1

[]

[ "<s>", "FPGASubtarget", "&", "FPGASubtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "initializeEnvironment", "(", ")", ";", "initSubtargetFeatures", "(", "CPU", ",", "FS", ")", ";", "return", "*", "th...

[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]

[ "FPGA", "FPGA", "FPGA" ]

FPGASubtarget

initializeSubtargetDependencies

FPGA

CPU

LLVM

22,168

29

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"WebAssembly Fix Function Bitcasts\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "WebAssembly", "\"WebAssembly Fix Function Bitcasts\"" ]

WebAssemblyFixFunctionBitcasts

getPassName

WebAssembly

Virtual ISA

LLVM

22,169

11

1

[]

[ "<s>", "virtual", "void", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "Mips", "0" ]

MipsInstrInfo45

storeRegToStackSlot

Mips

CPU

LLVM

22,170

54

1

[]

[ "<s>", "unsigned", "getExceptionPointerRegister", "(", "const", "Constant", "*", "PersonalityFn", ")", "const", "override", "{", "return", "ABI", ".", "IsN64", "(", ")", "?", "Mips", "::", "A0_64", ":", "Mips", "::", "A0", ";", "}", "</s>" ]

[ "If", "a", "physical", "register", ",", "this", "returns", "the", "register", "that", "receives", "the", "exception", "address", "on", "entry", "to", "an", "EH", "pad", "." ]

[ "Mips", "Mips::A0_64", "Mips::A0" ]

MipsISelLowering (2)

getExceptionPointerRegister

Mips

CPU

LLVM

22,171

27

1

[]

[ "<s>", "const", "MCFixupKindInfo", "&", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "override", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "X86", "::", "NumTargetFixupKinds", "]", "=", "{", "{", "\"reloc_riprel_4byte\"", ",", "0", ...

[ "Get", "information", "on", "a", "fixup", "kind", "." ]

[ "X86", "X86::NumTargetFixupKinds", "\"reloc_riprel_4byte\"", "0", "4", "8", "\"reloc_riprel_4byte_movq_load\"", "0", "4", "8", "\"reloc_signed_4byte\"", "0", "4", "8", "0", "\"reloc_global_offset_table\"", "0", "4", "8", "0", "\"reloc_global_offset_table8\"", "0", "8", ...

X86AsmBackend11

getFixupKindInfo

X86

CPU

LLVM

22,172

129

1

[]

[ "<s>", "int", "frv_class_max_nregs", "(", "enum", "reg_class", "class", ",", "enum", "machine_mode", "mode", ")", "{", "if", "(", "class", "==", "ACCG_REGS", ")", "return", "GET_MODE_SIZE", "(", "mode", ")", ";", "else", "return", "(", "GET_MODE_SIZE", "(", ...

[ "A", "C", "expression", "for", "the", "maximum", "number", "of", "consecutive", "registers", "of", "class", "RCLASS", "needed", "to", "hold", "a", "value", "of", "mode", "MODE", ".", "This", "is", "closely", "related", "to", "the", "macro", "`", "HARD_REGN...

[ "frv", "1" ]

frv2

frv_class_max_nregs

frv

VLIW

GCC

22,173

40

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"MCS51 DAG->DAG Instruction Selection\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "MCS51", "\"MCS51 DAG->DAG Instruction Selection\"" ]

MCS51ISelDAGToDAG

getPassName

MCS51

MPU

LLVM

22,174

11

1

[]

[ "<s>", "static", "void", "aarch64_sve_expand_vector_init_insert_elems", "(", "rtx", "target", ",", "const", "rtx_vector_builder", "&", "builder", ",", "int", "nelts_reqd", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "target", ")", ";", "scalar_mode", "...

[ "Subroutine", "of", "aarch64_sve_expand_vector_init", ".", "Works", "as", "follows", ":", "(", "a", ")", "Initialize", "TARGET", "by", "broadcasting", "element", "NELTS_REQD", "-", "1", "of", "BUILDER", ".", "(", "b", ")", "Skip", "trailing", "elements", "from...

[ "aarch64", "2", "0", "1", "1", "2", "1", "1", "1", "1", "0" ]

aarch64

aarch64_sve_expand_vector_init_insert_elems

aarch64

CPU

GCC

22,175

148

1

[]

[ "<s>", "const", "TargetRegisterClass", "*", "MipsRegisterInfo", "::", "getPointerRegClass", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Kind", ")", "const", "{", "return", "Subtarget", ".", "isABI_N64", "(", ")", "?", "&", "Mips", "::", "GPR6...

[ "getPointerRegClass", "-", "Returns", "a", "TargetRegisterClass", "used", "for", "pointer", "values", "." ]

[ "Mips", "Mips", "Mips::GPR64RegClass", "Mips::GPR32RegClass" ]

MipsRegisterInfo

getPointerRegClass

Mips

CPU

LLVM

22,176

35

1

[]

[ "<s>", "void", "rs6000_expand_vector_set", "(", "rtx", "target", ",", "rtx", "val", ",", "int", "elt", ")", "{", "enum", "machine_mode", "mode", "=", "GET_MODE", "(", "target", ")", ";", "enum", "machine_mode", "inner_mode", "=", "GET_MODE_INNER", "(", "mode...

[ "Set", "field", "ELT_RTX", "of", "TARGET", "to", "VAL", "." ]

[ "rs6000", "0", "0", "1", "2", "16", "0", "16", "0", "0", "0", "0x10", "0", "3" ]

rs60003

rs6000_expand_vector_set

rs6000

CPU

GCC

22,177

249

1

[]

[ "<s>", "void", "NVPTXTargetStreamer", "::", "changeSection", "(", "const", "MCSection", "*", "CurSection", ",", "MCSection", "*", "Section", ",", "const", "MCExpr", "*", "SubSection", ",", "raw_ostream", "&", "OS", ")", "{", "assert", "(", "!", "SubSection", ...

[ "Update", "streamer", "for", "a", "new", "active", "section", "." ]

[ "NVPTX", "NVPTX", "\"SubSection is not null!\"", "\"//\\t}\\n\"", "\"//\\t.section\"", "\"//\\t{\\n\"" ]

NVPTXTargetStreamer10

changeSection

NVPTX

GPU

LLVM

22,178

140

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "AARCH64_LOWER_HOMOGENEOUS_PROLOG_EPILOG_NAME", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "AArch64" ]

AArch64LowerHomogeneousPrologEpilog

getPassName

AArch64

CPU

LLVM

22,179

11

1

[]

[ "<s>", "unsigned", "AArch64AsmParser", "::", "validateTargetOperandClass", "(", "MCParsedAsmOperand", "&", "AsmOp", ",", "unsigned", "Kind", ")", "{", "AArch64Operand", "&", "Op", "=", "static_cast", "<", "AArch64Operand", "&", ">", "(", "AsmOp", ")", ";", "int6...

[ "Allow", "a", "target", "to", "add", "special", "case", "operand", "matching", "for", "things", "that", "tblgen", "doesn't/ca", "n't", "handle", "effectively", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64", "0", "1", "12", "16", "2", "24", "3", "32", "4", "48", "6", "64", "8" ]

AArch64AsmParser103

validateTargetOperandClass

AArch64

CPU

LLVM

22,180

211

1

[]

[ "<s>", "bool", "SparcAsmPrinter", "::", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "unsigned", "AsmVariant", ",", "const", "char", "*", "ExtraCode", ")", "{", "if", "(", "ExtraCode", "&&", "ExtraCode", "[", ...

[ "Print", "the", "specified", "operand", "of", "MI", ",", "an", "INLINEASM", "instruction", ",", "using", "the", "specified", "assembler", "variant", "as", "an", "address", "." ]

[ "Sparc", "Sparc", "0" ]

SparcAsmPrinter15

PrintAsmMemoryOperand

Sparc

CPU

LLVM

22,181

53

1

[]

[ "<s>", "bool", "MipsConstantIslands", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "mf", ")", "{", "MF", "=", "&", "mf", ";", "MCP", "=", "mf", ".", "getConstantPool", "(", ")", ";", "STI", "=", "&", "mf", ".", "getSubtarget", "<", "MipsSub...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Mips", "Mips", "Mips", "\"constant island machine function \"", "\"\\n\"", "Mips", "Mips", "Mips", "Mips", "\"constant island processing \"", "\"\\n\"", "0", "0", "\"Beginning CP iteration #\"", "0", "30", "\"Constant Island pass failed to converge!\"", "\"Beginning BR iteration #...

MipsConstantIslandPass (2)1

runOnMachineFunction

Mips

CPU

LLVM

22,182

418

1

[]

[ "<s>", "bool", "R600ClauseMergePass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "const", "R600Subtarget", "&", "ST", "=", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AMDGPU", "R600", "R600", "R600", "8", "\"CF ALU instruction disabled\"" ]

R600ClauseMergePass2

runOnMachineFunction

AMDGPU

GPU

LLVM

22,183

195

1

[]

[ "<s>", "mips_va_start", "(", "valist", ",", "nextarg", ")", "{", "\\", "if", "(", "TARGET_MIPS16", ")", "\\", "sorry", "(", "\"mips16 function profiling\"", ")", ";", "\\", "fprintf", "(", "FILE", ",", "\"\\t.set\\tnoat\\n\"", ")", ";", "\\", "fprintf", "(",...

[ "Implement", "va_start", "." ]

[ "mips", "\"mips16 function profiling\"", "\"\\t.set\\tnoat\\n\"", "\"\\tmove\\t%s,%s\\t\\t# save current return address\\n\"", "1", "31", "\"\\t%s\\t%s,%s,%d\\t\\t# _mcount pops 2 words from stack\\n\"", "\"dsubu\"", "\"subu\"", "16", "8", "\"\\tjal\\t_mcount\\n\"", "\"\\t.set\\tat\\n\"" ]

mips5

mips_va_start

mips

CPU

GCC

22,184

114

1

[]

[ "<s>", "bool", "ARM64TargetLowering", "::", "isDesirableToCommuteWithShift", "(", "const", "SDNode", "*", "N", ")", "const", "{", "EVT", "VT", "=", "N", "->", "getValueType", "(", "0", ")", ";", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "ISD", ...

[ "Return", "true", "if", "it", "is", "profitable", "to", "move", "this", "shift", "by", "a", "constant", "amount", "through", "its", "operand", ",", "adjusting", "any", "immediate", "operands", "as", "necessary", "to", "preserve", "semantics", "." ]

[ "ARM64", "ARM64", "0", "ISD::AND", "MVT::i32", "MVT::i64", "1", "1", "0", "ISD::SRL", "0", "1" ]

ARM64ISelLowering1

isDesirableToCommuteWithShift

ARM64

CPU

LLVM

22,185

120

1

[]

[ "<s>", "void", "ThumbRegisterInfo", "::", "emitLoadConstPool", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "DebugLoc", "dl", ",", "unsigned", "DestReg", ",", "unsigned", "SubIdx", ",", "int", "Val", ",", ...

[ "emitLoadConstPool", "-", "Emits", "a", "load", "from", "constpool", "to", "materialize", "the", "specified", "immediate", "." ]

[ "ARM", "ARMCC::CondCodes", "ARM", "ARM", "ARM", "\"Thumb1 does not have ldr to high register\"" ]

ThumbRegisterInfo13

emitLoadConstPool

ARM

CPU

LLVM

22,186

137

1

[]

[ "<s>", "bool", "SystemZAsmPrinter", "::", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "OS", ")", "{", "SystemZInstPrinter", "::", "printAddress", "(",...

[ "Print", "the", "specified", "operand", "of", "MI", ",", "an", "INLINEASM", "instruction", ",", "using", "the", "specified", "assembler", "variant", "as", "an", "address", "." ]

[ "SystemZ", "SystemZ", "SystemZ", "1", "2" ]

SystemZAsmPrinter22

PrintAsmMemoryOperand

SystemZ

CPU

LLVM

22,187

73

1

[]

[ "<s>", "bool", "SIInstrInfo", "::", "isIgnorableUse", "(", "const", "MachineOperand", "&", "MO", ")", "const", "{", "return", "MO", ".", "getReg", "(", ")", "==", "AMDGPU", "::", "EXEC", "&&", "MO", ".", "isImplicit", "(", ")", "&&", "isVALU", "(", "*"...

[ "Given", "MO", "is", "a", "PhysReg", "use", "return", "if", "it", "can", "be", "ignored", "for", "the", "purpose", "of", "instruction", "rematerialization", "or", "sinking", "." ]

[ "AMDGPU", "SI", "AMDGPU::EXEC" ]

SIInstrInfo120

isIgnorableUse

AMDGPU

GPU

LLVM

22,188

40

1

[]

[ "<s>", "static", "int", "fast_interrupt_p", "(", "tree", "node", "ATTRIBUTE_UNUSED", ")", "{", "tree", "list", "=", "M32C_ATTRIBUTES", "(", "node", ")", ";", "while", "(", "list", ")", "{", "if", "(", "is_attribute_p", "(", "\"fast_interrupt\"", ",", "TREE_P...

[ "Returns", "TRUE", "if", "the", "given", "tree", "has", "the", "``", "fast_interrupt", "''", "attribute", "." ]

[ "m32c", "\"fast_interrupt\"", "1", "0" ]

m32c

fast_interrupt_p

m32c

MPU

GCC

22,189

49

1

[]

[ "<s>", "static", "rtx", "arc_get_ccfsm_cond", "(", "struct", "arc_ccfsm", "*", "statep", ",", "bool", "reverse", ")", "{", "rtx", "cond", "=", "statep", "->", "cond", ";", "int", "raw_cc", "=", "get_arc_condition_code", "(", "cond", ")", ";", "if", "(", ...

[ "Return", "a", "copy", "of", "COND", "from", "*", "STATEP", ",", "inverted", "if", "that", "is", "indicated", "by", "the", "CC", "field", "of", "*", "STATEP", "." ]

[ "arc", "0", "0", "1" ]

arc

arc_get_ccfsm_cond

arc

MPU

GCC

22,190

146

1

[]

[ "<s>", "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "override", "{", "return", "&", "DL", ";", "}", "</s>" ]

[ "Return", "the", "DataLayout", "associated", "with", "the", "module", "this", "SCEV", "instance", "is", "operating", "on", "." ]

[ "Sparc" ]

SparcSubtarget31

getDataLayout

Sparc

CPU

LLVM

22,191

14

1

[]

[ "<s>", "void", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "Register", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "cons...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "Mips", "0" ]

MipsInstrInfo19

storeRegToStackSlot

Mips

CPU

LLVM

22,192

54

1

[]

[ "<s>", "SDValue", "LEGTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Unimplemented operan...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "LEG", "LEG", "\"Unimplemented operand\"", "ISD::GlobalAddress" ]

LEGISelLowering

LowerOperation

LEG

CPU

LLVM

22,193

45

1

[]

[ "<s>", "void", "s390_expand_cs", "(", "machine_mode", "mode", ",", "rtx", "btarget", ",", "rtx", "vtarget", ",", "rtx", "mem", ",", "rtx", "cmp", ",", "rtx", "new_rtx", ",", "bool", "is_weak", ")", "{", "switch", "(", "mode", ")", "{", "case", "TImode"...

[ "Expand", "an", "atomic", "compare", "and", "swap", "operation", ".", "MEM", "is", "the", "memory", "location", ",", "CMP", "the", "old", "value", "to", "compare", "MEM", "with", "and", "NEW_RTX", "the", "value", "to", "set", "if", "CMP", "==", "MEM", ...

[ "s390" ]

s3906

s390_expand_cs

s390

MPU

GCC

22,194

91

1

[]

[ "<s>", "bool", "SystemZTargetLowering", "::", "isLegalICmpImmediate", "(", "int64_t", "Imm", ")", "const", "{", "return", "isInt", "<", "32", ">", "(", "Imm", ")", "||", "isUInt", "<", "32", ">", "(", "Imm", ")", ";", "}", "</s>" ]

[ "Return", "true", "if", "the", "specified", "immediate", "is", "legal", "icmp", "immediate", ",", "that", "is", "the", "target", "has", "icmp", "instructions", "which", "can", "compare", "a", "register", "against", "the", "immediate", "without", "having", "to"...

[ "SystemZ", "SystemZ", "32", "32" ]

SystemZISelLowering (2)1

isLegalICmpImmediate

SystemZ

CPU

LLVM

22,195

28

1

[]

[ "<s>", "bool", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "{", "assert", "(", "0", "&&", "\"RelaxInstruction...

[ "Simple", "predicate", "for", "targets", "where", "!", "Resolved", "implies", "requiring", "relaxation", "." ]

[ "Videocore", "0", "\"RelaxInstruction() unimplemented\"" ]

VideocoreAsmBackend

fixupNeedsRelaxation

Videocore

DSP

LLVM

22,196

34

1

[]

[ "<s>", "void", "F2003fPassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "createF2003fFiMalkrzPass", "(", ")", ")", ";", "}", "</s>" ]

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "F2003f", "F2003f", "F2003f" ]

F2003fTargetMachine

addPreEmitPass

F2003f

CPU

LLVM

22,197

15

1

[]

[ "<s>", "unsigned", "X86TTIImpl", "::", "getScalarizationOverhead", "(", "Type", "*", "Ty", ",", "const", "APInt", "&", "DemandedElts", ",", "bool", "Insert", ",", "bool", "Extract", ")", "{", "auto", "*", "VecTy", "=", "cast", "<", "VectorType", ">", "(", ...

[ "Estimate", "the", "overhead", "of", "scalarizing", "an", "instruction", "." ]

[ "X86", "X86", "0", "MVT::i16", "MVT::f32", "128", "128", "1", "MVT::f32", "0", "4", "1" ]

X86TargetTransformInfo62

getScalarizationOverhead

X86

CPU

LLVM

22,198

326

1

[]

[ "<s>", "bool", "WebAssemblyExceptionInfo", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"********** Exception Info Calculation **********\\n\"", "\"********** Function: \"", "<<", "MF", ".", "getNa...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "WebAssembly", "WebAssembly", "\"********** Exception Info Calculation **********\\n\"", "\"********** Function: \"" ]

WebAssemblyExceptionInfo1

runOnMachineFunction

WebAssembly

Virtual ISA

LLVM

22,199

65

1

[]