docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "bool", "ARMAsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "AFI", "=", "MF", ".", "getInfo", "<", "ARMFunctionInfo", ">", "(", ")", ";", "MCP", "=", "MF", ".", "getConstantPool", "(", ")", ";", "if", "(", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "ARM", "ARM", "ARM" ]	ARMAsmPrinter97	runOnMachineFunction	ARM	CPU	LLVM	22,200	53	1	[]
[ "<s>", "SDValue", "CreateLiveInRegister", "(", "SelectionDAG", "&", "DAG", ",", "const", "TargetRegisterClass", "*", "RC", ",", "unsigned", "Reg", ",", "EVT", "VT", ")", "const", "{", "return", "CreateLiveInRegister", "(", "DAG", ",", "RC", ",", "Reg", ",", ...	[ "Helper", "function", "that", "adds", "Reg", "to", "the", "LiveIn", "list", "of", "the", "DAG", "'s", "MachineFunction", "." ]	[ "AMDGPU" ]	AMDGPUISelLowering	CreateLiveInRegister	AMDGPU	GPU	LLVM	22,201	42	1	[]
[ "<s>", "void", "StackFixup", "::", "annotate", "(", "const", "Stack", "&", "stack", ")", "{", "Stack", "curStack", "(", "stack", ")", ";", "for", "(", "auto", "&", "p", ":", "Changes", ")", "{", "curStack", "+=", "p", ".", "first", ";", "p", ".", ...	[ "Performs", "the", "annotation", "." ]	[ "TVM" ]	TVMStackFixup	annotate	TVM	Virtual ISA	LLVM	22,202	44	1	[]
[ "<s>", "int", "M68kRegisterInfo", "::", "getRegisterOrder", "(", "unsigned", "Reg", ",", "const", "TargetRegisterClass", "&", "TRC", ")", "const", "{", "for", "(", "unsigned", "i", "=", "0", ";", "i", "<", "TRC", ".", "getNumRegs", "(", ")", ";", "++", ...	[ "Return", "index", "of", "a", "register", "within", "a", "register", "class", ",", "otherwise", "return", "-1", "." ]	[ "M68k", "M68k", "0", "1" ]	M68kRegisterInfo	getRegisterOrder	M68k	MPU	LLVM	22,203	59	1	[]
[ "<s>", "bool", "arc_check_multi", "(", "rtx", "op", ",", "bool", "push_p", ")", "{", "HOST_WIDE_INT", "len", "=", "XVECLEN", "(", "op", ",", "0", ")", ";", "unsigned", "int", "regno", ",", "i", ",", "start", ";", "unsigned", "int", "memp", "=", "push...	[ "Helper", "for", "{", "push/pop", "}", "_multi_operand", ":", "check", "if", "rtx", "OP", "is", "a", "suitable", "construct", "to", "match", "either", "enter", "or", "leave", "instruction", ".", "Which", "one", "which", "is", "selected", "by", "PUSH_P", "a...	[ "arc", "0", "0", "1", "1", "1", "0", "0", "2", "0", "1", "12", "0", "0", "1" ]	arc	arc_check_multi	arc	MPU	GCC	22,204	283	1	[]
[ "<s>", "bool", "ARMTargetLowering", "::", "shouldInsertFencesForAtomic", "(", "const", "Instruction", "*", "I", ")", "const", "{", "return", "InsertFencesForAtomic", ";", "}", "</s>" ]	[ "Helper", "functions", "for", "atomic", "operations", "." ]	[ "ARM", "ARM" ]	ARMISelLowering (2)5	shouldInsertFencesForAtomic	ARM	CPU	LLVM	22,205	16	1	[]
[ "<s>", "void", "AGCELFTargetObjectFile", "::", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "TargetLoweringObjectFileELF", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";", "InitializeELF", "(", "TM", ".", ...	[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]	[ "AGC", "AGC", "\"BLOCK2\"" ]	AGCTargetObjectFile	Initialize	AGC	MPU	LLVM	22,206	59	1	[]
[ "<s>", "void", "emitBytes", "(", "StringRef", "Data", ")", "override", "{", "EmitMappingSymbol", "(", "\"$d\"", ")", ";", "MCELFStreamer", "::", "emitBytes", "(", "Data", ")", ";", "}", "</s>" ]	[ "Emit", "the", "bytes", "in", "Data", "into", "the", "output", "." ]	[ "CSKY", "\"$d\"" ]	CSKYELFStreamer	emitBytes	CSKY	CPU	LLVM	22,207	21	1	[]
[ "<s>", "CCAssignFn", "*", "ARMTargetLowering", "::", "CCAssignFnForReturn", "(", "CallingConv", "::", "ID", "CC", ",", "bool", "isVarArg", ")", "const", "{", "return", "CCAssignFnForNode", "(", "CC", ",", "true", ",", "isVarArg", ")", ";", "}", "</s>" ]	[ "Selects", "the", "correct", "CCAssignFn", "for", "a", "given", "CallingConvention", "value", "." ]	[ "ARM", "ARM" ]	ARMISelLowering (2)5	CCAssignFnForReturn	ARM	CPU	LLVM	22,208	27	1	[]
[ "<s>", "bool", "isTargetEHABICompatible", "(", ")", "const", "{", "return", "(", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "EABI", "\|\|", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "GNUEABI", "\|\|", "Tar...	[ "Tests", "whether", "the", "target", "supports", "the", "EHABI", "exception", "handling", "standard", "." ]	[ "ARM", "ARM" ]	ARMSubtarget104	isTargetEHABICompatible	ARM	CPU	LLVM	22,209	78	1	[]
[ "<s>", "SDValue", "SICTargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "In...	[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]	[ "SIC", "SIC", "ISD::InputArg", "16", "SIC", "SIC", "SIC", "0", "1", "2", "ISD::BITCAST" ]	SICISelLowering	LowerCallResult	SIC	CPU	LLVM	22,210	244	1	[]
[ "<s>", "bool", "WebAssemblySubtarget", "::", "enableMachineScheduler", "(", ")", "const", "{", "return", "true", ";", "}", "</s>" ]	[ "Enable", "the", "MachineScheduler", "pass", "for", "all", "X86", "subtargets", "." ]	[ "WebAssembly", "WebAssembly" ]	WebAssemblySubtarget	enableMachineScheduler	WebAssembly	Virtual ISA	LLVM	22,211	12	1	[]
[ "<s>", "static", "inline", "tree", "def_builtin", "(", "HOST_WIDE_INT", "mask", ",", "HOST_WIDE_INT", "mask2", ",", "const", "char", "*", "name", ",", "enum", "ix86_builtin_func_type", "tcode", ",", "enum", "ix86_builtins", "code", ")", "{", "tree", "decl", "=...	[ "Add", "a", "SPARC", "builtin", "function", "with", "NAME", ",", "ICODE", ",", "CODE", "and", "TYPE", ".", "Return", "the", "function", "decl", "or", "NULL_TREE", "if", "the", "builtin", "was", "not", "added", "." ]	[ "i386", "0", "0", "0", "0", "0" ]	i386-builtins1	def_builtin	i386	CPU	GCC	22,212	320	1	[]
[ "<s>", "Optional", "<", "Instruction", "*", ">", "AArch64TTIImpl", "::", "instCombineIntrinsic", "(", "InstCombiner", "&", "IC", ",", "IntrinsicInst", "&", "II", ")", "const", "{", "Intrinsic", "::", "ID", "IID", "=", "II", ".", "getIntrinsicID", "(", ")", ...	[ "Targets", "can", "implement", "their", "own", "combinations", "for", "target-specific", "intrinsics", "." ]	[ "AArch64", "AArch64", "Intrinsic::ID", "Intrinsic::aarch64_sve_convert_from_svbool", "Intrinsic::aarch64_sve_dup", "Intrinsic::aarch64_sve_cmpne", "Intrinsic::aarch64_sve_cmpne_wide", "Intrinsic::aarch64_sve_rdffr", "Intrinsic::aarch64_sve_lasta", "Intrinsic::aarch64_sve_lastb", "Intrinsic::aarc...	AArch64TargetTransformInfo28	instCombineIntrinsic	AArch64	CPU	LLVM	22,213	233	1	[]
[ "<s>", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_ostream", "&", "OS", ")", "const", "{", "return", "createPatmosELFObjectWriter", "(", "OS", ",", "OSType", ")", ";", "}", "</s>" ]	[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]	[ "Patmos", "Patmos" ]	PatmosAsmBackend	createObjectWriter	Patmos	VLIW	LLVM	22,214	19	1	[]
[ "<s>", "gimple", "*", "gimple_folder", "::", "fold_to_ptrue", "(", ")", "{", "tree", "svbool_type", "=", "TREE_TYPE", "(", "lhs", ")", ";", "tree", "bool_type", "=", "TREE_TYPE", "(", "svbool_type", ")", ";", "unsigned", "int", "element_bytes", "=", "type_su...	[ "Fold", "the", "call", "to", "a", "PTRUE", ",", "taking", "the", "element", "size", "from", "type", "suffix", "0", "." ]	[ "aarch64", "0", "1", "1" ]	aarch64-sve-builtins	fold_to_ptrue	aarch64	CPU	GCC	22,215	93	1	[]
[ "<s>", "static", "void", "rl78_start_function", "(", "FILE", "*", "file", ",", "HOST_WIDE_INT", "hwi_local", "ATTRIBUTE_UNUSED", ")", "{", "int", "i", ";", "if", "(", "cfun", "->", "machine", "->", "framesize", "==", "0", ")", "return", ";", "fprintf", "("...	[ "We", "do", "n't", "use", "this", "to", "actually", "emit", "the", "function", "prologue", ".", "We", "use", "this", "to", "insert", "a", "comment", "in", "the", "asm", "file", "describing", "the", "function", "." ]	[ "rl78", "0", "\"\\t; start of function\\n\"", "\"\\t; push %d:\"", "0", "16", "\" %s\"", "2", "\"\\n\"", "\"\\t; $fp points here (r22)\\n\"", "\"\\t; locals: %d byte%s\\n\"", "1", "\"\"", "\"s\"", "\"\\t; outgoing: %d byte%s\\n\"", "1", "\"\"", "\"s\"", "\"\\t; uses ES register\\...	rl784	rl78_start_function	rl78	MPU	GCC	22,216	207	1	[]
[ "<s>", "static", "rtx", "gen_movdi_x", "(", "rtx", "dest", ",", "rtx", "src", ",", "rtx", "offset", "ATTRIBUTE_UNUSED", ")", "{", "return", "gen_movdi", "(", "dest", ",", "src", ")", ";", "}", "</s>" ]	[ "Wrapper", "functions", "that", "discards", "the", "CONST_INT", "spill", "offset", ".", "These", "exist", "so", "that", "we", "can", "give", "gr_spill/gr_fill", "the", "offset", "they", "need", "and", "use", "a", "consistant", "function", "interface", "." ]	[ "ia64" ]	ia64	gen_movdi_x	ia64	CPU	GCC	22,217	24	1	[]
[ "<s>", "bool", "aarch_pac_insn_p", "(", "rtx", "x", ")", "{", "if", "(", "!", "x", "\|\|", "!", "INSN_P", "(", "x", ")", ")", "return", "false", ";", "rtx", "pat", "=", "PATTERN", "(", "x", ")", ";", "if", "(", "GET_CODE", "(", "pat", ")", "==", ...	[ "Check", "if", "X", "(", "or", "any", "sub-rtx", "of", "X", ")", "is", "a", "PACIASP/PACIBSP", "instruction", "." ]	[ "arm", "1", "1", "1" ]	arm1	aarch_pac_insn_p	arm	CPU	GCC	22,218	99	1	[]
[ "<s>", "static", "rtx", "get_pic_reg", "(", "void", ")", "{", "if", "(", "!", "reload_completed", "&&", "!", "reload_in_progress", ")", "abort", "(", ")", ";", "if", "(", "!", "cfun", "->", "machine", "->", "pic_reg", ")", "{", "if", "(", "crtl", "->...	[ "For", "PIC", "mode", "we", "'ve", "reserved", "PIC_OFFSET_TABLE_REGNUM", ",", "which", "is", "a", "caller", "saved", "register", ".", "For", "leaf", "functions", "it", "is", "more", "efficient", "to", "use", "a", "volatile", "register", "because", "we", "wo...	[ "spu" ]	spu	get_pic_reg	spu	MPU	GCC	22,219	72	1	[]
[ "<s>", "static", "struct", "machine_function", "*", "riscv_init_machine_status", "(", "void", ")", "{", "return", "ggc_cleared_alloc", "<", "machine_function", ">", "(", ")", ";", "}", "</s>" ]	[ "Allocate", "a", "chunk", "of", "memory", "for", "per-function", "machine-dependent", "data", "." ]	[ "riscv" ]	riscv	riscv_init_machine_status	riscv	CPU	GCC	22,220	18	1	[]
[ "<s>", "BitVector", "SystemZRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getS...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "SystemZ", "SystemZ", "SystemZ::R11D", "SystemZ::R11L", "SystemZ::R11H", "SystemZ::R10Q", "SystemZ::R15D", "SystemZ::R15L", "SystemZ::R15H", "SystemZ::R14Q" ]	SystemZRegisterInfo42	getReservedRegs	SystemZ	CPU	LLVM	22,221	122	1	[]
[ "<s>", "void", "Cpu0AsmBackend", "::", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", "b...	[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]	[ "Cpu0", "Cpu0", "7", "8", "4", "0", "0", "1", "8", "1", "64", "0", "1", "8", "0xff" ]	Cpu0AsmBackend	applyFixup	Cpu0	CPU	LLVM	22,222	254	1	[]
[ "<s>", "bool", "SITargetLowering", "::", "shouldConvertConstantLoadToIntImm", "(", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ")", "const", "{", "return", "true", ";", "}", "</s>" ]	[ "Returns", "true", "if", "it", "is", "beneficial", "to", "convert", "a", "load", "of", "a", "constant", "to", "just", "the", "constant", "itself", "." ]	[ "AMDGPU", "SI" ]	SIISelLowering (2)3	shouldConvertConstantLoadToIntImm	AMDGPU	GPU	LLVM	22,223	20	1	[]
[ "<s>", "StringRef", "SIRegisterInfo", "::", "getRegAsmName", "(", "unsigned", "Reg", ")", "const", "{", "if", "(", "Reg", ">=", "BeginReg", "&&", "Reg", "<=", "EndReg", ")", "{", "\\", "unsigned", "Index", "=", "Reg", "-", "BeginReg", ";", "\\", "assert"...	[ "Return", "the", "assembly", "name", "for", "Reg", "." ]	[ "AMDGPU", "SI", "AMDGPU::VGPR0", "AMDGPU::VGPR255", "AMDGPU::SGPR0", "AMDGPU::SGPR103", "AMDGPU::VGPR0_VGPR1", "AMDGPU::VGPR254_VGPR255", "AMDGPU::SGPR0_SGPR1", "AMDGPU::SGPR102_SGPR103", "AMDGPU::VGPR0_VGPR1_VGPR2", "AMDGPU::VGPR253_VGPR254_VGPR255", "AMDGPU::VGPR0_VGPR1_VGPR2_VGPR3", "AM...	SIRegisterInfo101	getRegAsmName	AMDGPU	GPU	LLVM	22,224	233	1	[]
[ "<s>", "bool", "RISCVTargetLowering", "::", "mayBeEmittedAsTailCall", "(", "const", "CallInst", "*", "CI", ")", "const", "{", "return", "CI", "->", "isTailCall", "(", ")", ";", "}", "</s>" ]	[ "Return", "true", "if", "the", "target", "may", "be", "able", "emit", "the", "call", "instruction", "as", "a", "tail", "call", "." ]	[ "RISCV", "RISCV" ]	RISCVISelLowering1	mayBeEmittedAsTailCall	RISCV	CPU	LLVM	22,225	20	1	[]
[ "<s>", "static", "unsigned", "HOST_WIDE_INT", "loongarch_asan_shadow_offset", "(", "void", ")", "{", "return", "TARGET_64BIT", "?", "(", "HOST_WIDE_INT_1", "<<", "46", ")", ":", "0", ";", "}", "</s>" ]	[ "Implement", "the", "TARGET_ASAN_SHADOW_OFFSET", "hook", "." ]	[ "loongarch", "46", "0" ]	loongarch1	loongarch_asan_shadow_offset	loongarch	CPU	GCC	22,226	20	1	[]
[ "<s>", "bool", "AMDGPUAtomicOptimizer", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "skipFunction", "(", "F", ")", ")", "{", "return", "false", ";", "}", "DA", "=", "&", "getAnalysis", "<", "LegacyDivergenceAnalysis", ">", "(", ...	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "AMDGPU", "AMDGPU" ]	AMDGPUAtomicOptimizer20	runOnFunction	AMDGPU	GPU	LLVM	22,227	175	1	[]
[ "<s>", "void", "pa_hpux_asm_output_external", "(", "FILE", "", "file", ",", "tree", "decl", ",", "const", "char", "", "name", ")", "{", "extern_symbol", "*", "p", "=", "VEC_safe_push", "(", "extern_symbol", ",", "gc", ",", "extern_symbols", ",", "NULL", ...	[ "Mark", "DECL", "(", "name", "NAME", ")", "as", "an", "external", "reference", "(", "assembler", "output", "file", "FILE", ")", ".", "This", "saves", "the", "names", "to", "output", "at", "the", "end", "of", "the", "file", "if", "actually", "referenced",...	[ "pa" ]	pa3	pa_hpux_asm_output_external	pa	CPU	GCC	22,228	51	1	[]
[ "<s>", "enum", "rtx_code", "ix86_reverse_condition", "(", "enum", "rtx_code", "code", ",", "machine_mode", "mode", ")", "{", "return", "(", "mode", "!=", "CCFPmode", "&&", "mode", "!=", "CCFPUmode", "?", "reverse_condition", "(", "code", ")", ":", "reverse_con...	[ "Worker", "function", "for", "REVERSE_CONDITION", "." ]	[ "i386" ]	i3864	ix86_reverse_condition	i386	CPU	GCC	22,229	34	1	[]
[ "<s>", "bool", "alpha_split_const_mov", "(", "machine_mode", "mode", ",", "rtx", "*", "operands", ")", "{", "HOST_WIDE_INT", "i0", ";", "rtx", "temp", "=", "NULL_RTX", ";", "i0", "=", "alpha_extract_integer", "(", "operands", "[", "1", "]", ")", ";", "temp...	[ "Operand", "1", "is", "known", "to", "be", "a", "constant", ",", "and", "should", "require", "more", "than", "one", "instruction", "to", "load", ".", "Emit", "that", "multi-part", "load", "." ]	[ "alpha", "1", "0", "3", "0", "0", "0" ]	alpha	alpha_split_const_mov	alpha	MPU	GCC	22,230	102	1	[]
[ "<s>", "TargetPassConfig", "", "J2TargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "struct", "J2PassConfig", ":", "public", "TargetPassConfig", "{", "J2PassConfig", "(", "J2TargetMachine", "", "TM", ",", "PassManagerBase", "&"...	[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]	[ "J2", "J2", "J2", "J2", "J2", "J2", "J2", "J2", "J2", "J2", "J2", "J2", "J2", "J2" ]	J2TargetMachine	createPassConfig	J2	MPU	LLVM	22,231	110	1	[]
[ "<s>", "static", "int", "branch_dest", "(", "rtx", "branch", ")", "{", "rtx", "pat", "=", "PATTERN", "(", "branch", ")", ";", "rtx", "dest", "=", "(", "GET_CODE", "(", "pat", ")", "==", "PARALLEL", "?", "SET_SRC", "(", "XVECEXP", "(", "pat", ",", "...	[ "Return", "the", "destination", "address", "of", "BRANCH", ".", "We", "need", "to", "use", "this", "instead", "of", "get_attr_length", ",", "because", "the", "cbranch_with_nops", "pattern", "conservatively", "sets", "its", "length", "to", "6", ",", "and", "we"...	[ "arc", "0", "0", "1", "2", "1", "0" ]	arc	branch_dest	arc	MPU	GCC	22,232	100	1	[]
[ "<s>", "static", "bool", "fpop_insn_p", "(", "rtx_insn", "*", "insn", ")", "{", "if", "(", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "!=", "SET", ")", "return", "false", ";", "switch", "(", "get_attr_type", "(", "insn", ")", ")", "{", "case"...	[ "True", "if", "INSN", "is", "a", "floating-point", "instruction", "." ]	[ "sparc" ]	sparc	fpop_insn_p	sparc	CPU	GCC	22,233	69	1	[]
[ "<s>", "void", "AVRRegisterInfo", "::", "splitReg", "(", "unsigned", "Reg", ",", "unsigned", "&", "LoReg", ",", "unsigned", "&", "HiReg", ")", "const", "{", "assert", "(", "AVR", "::", "DREGSRegClass", ".", "contains", "(", "Reg", ")", "&&", "\"can only sp...	[ "Splits", "a", "16-bit", "DREGS", "register", "into", "the", "lo/hi", "register", "pair", "." ]	[ "AVR", "AVR", "AVR::DREGSRegClass", "\"can only split 16-bit registers\"", "AVR::sub_lo", "AVR::sub_hi" ]	AVRRegisterInfo1	splitReg	AVR	MPU	LLVM	22,234	55	1	[]
[ "<s>", "ARMSubtarget", "::", "ARMSubtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ")", ":", "ARMGenSubtargetInfo", "(", "TT", ",", "CPU", ",", ...	[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]	[ "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "4", "ARM", "\"generic\"", "ARM", "ARM", "\",\"", "\"eabi\"", "ARM", "8", "5", "0" ]	ARMSubtarget77	ARMSubtarget	ARM	CPU	LLVM	22,235	440	1	[]
[ "<s>", "static", "int", "sparc_arg_partial_bytes", "(", "cumulative_args_t", "cum", ",", "machine_mode", "mode", ",", "tree", "type", ",", "bool", "named", ")", "{", "int", "slotno", ",", "regno", ",", "padding", ";", "slotno", "=", "function_arg_slotno", "(",...	[ "For", "an", "arg", "passed", "partly", "in", "registers", "and", "partly", "in", "memory", ",", "this", "is", "the", "number", "of", "bytes", "of", "registers", "used", ".", "For", "args", "passed", "entirely", "in", "registers", "or", "entirely", "in", ...	[ "sparc", "1", "0", "1", "1", "1", "0" ]	sparc5	sparc_arg_partial_bytes	sparc	CPU	GCC	22,236	228	1	[]
[ "<s>", "const", "char", "", "pru_output_signed_cbranch_ubyteop2", "(", "rtx", "", "operands", ",", "bool", "is_near", ")", "{", "static", "char", "buf", "[", "1024", "]", ";", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "operands", "[", "0", "]", ...	[ "Optimized", "version", "of", "pru_output_signed_cbranch", "for", "constant", "second", "operand", "." ]	[ "pru", "1024", "0", "1", "\"qblt\"", "\"qbge\"", "\"qble\"", "\"qbgt\"", "\"qbgt\"", "\"qble\"", "\"qbge\"", "\"qblt\"", "\"qbbs\\t.+8, %%1, %d\\n\\t\"", "\"%s\\t%%l3, %%1, %%u2\"", "\"qbbs\\t.+12, %%1, %d\\n\\t\"", "\"%s\\t.+8, %%1, %%u2\\n\\t\"", "\"jmp\\t%%%%label(%%l3)\"", "\"q...	pru	pru_output_signed_cbranch_ubyteop2	pru	CPU	GCC	22,237	238	1	[]
[ "<s>", "const", "TargetRegisterClass", "*", "ARMTargetLowering", "::", "getRegClassFor", "(", "MVT", "VT", ",", "bool", "isDivergent", ")", "const", "{", "(", "void", ")", "isDivergent", ";", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", ")", "{", "if...	[ "Return", "the", "register", "class", "that", "should", "be", "used", "for", "the", "specified", "value", "type", "." ]	[ "ARM", "ARM", "MVT::v4i64", "ARM::QQPRRegClass", "MVT::v8i64", "ARM::QQQQPRRegClass" ]	ARMISelLowering122	getRegClassFor	ARM	CPU	LLVM	22,238	67	1	[]
[ "<s>", "static", "rtx", "riscv_frame_set", "(", "rtx", "mem", ",", "rtx", "reg", ")", "{", "rtx", "set", "=", "gen_rtx_SET", "(", "mem", ",", "reg", ")", ";", "RTX_FRAME_RELATED_P", "(", "set", ")", "=", "1", ";", "return", "set", ";", "}", "</s>" ]	[ "Return", "a", "frame-related", "rtx", "that", "stores", "REG", "at", "MEM", ".", "REG", "must", "be", "a", "single", "register", "." ]	[ "riscv", "1" ]	riscv	riscv_frame_set	riscv	CPU	GCC	22,239	32	1	[]
[ "<s>", "bool", "ARMTargetLowering", "::", "shouldSinkOperands", "(", "Instruction", "", "I", ",", "SmallVectorImpl", "<", "Use", "", ">", "&", "Ops", ")", "const", "{", "if", "(", "!", "I", "->", "getType", "(", ")", "->", "isVectorTy", "(", ")", ")"...	[ "Return", "true", "if", "sinking", "I", "'s", "operands", "to", "the", "same", "basic", "block", "as", "I", "is", "profitable", ",", "e.g", "." ]	[ "ARM", "ARM", "0", "1", "0", "1", "1", "0", "1", "0" ]	ARMISelLowering (2)6	shouldSinkOperands	ARM	CPU	LLVM	22,240	381	1	[]
[ "<s>", "bool", "VZeroUpperInserter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "X86Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ";", "if", "(", "!", "ST", ".", "hasAVX"...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "X86", "X86", "X86", "X86::VR256RegClass", "\"X86VZeroUpper state should be clear\"", "\"MBB #\"", "\" was Pass-through, is now Dirty-out.\\n\"" ]	X86VZeroUpper30	runOnMachineFunction	X86	CPU	LLVM	22,241	341	1	[]
[ "<s>", "void", "ARCInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "dl", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", ...	[ "}", "Branch", "Analysis", "&", "Modification" ]	[ "ARC", "ARC", "ARC::GPR32RegClass", "\"Only GPR32 src copy supported.\"", "ARC::GPR32RegClass", "\"Only GPR32 dest copy supported.\"", "ARC::MOV_rr" ]	ARCInstrInfo	copyPhysReg	ARC	MPU	LLVM	22,242	87	1	[]
[ "<s>", "static", "rtx", "neon_vdup_constant", "(", "rtx", "vals", ",", "bool", "generate", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "vals", ")", ";", "machine_mode", "inner_mode", "=", "GET_MODE_INNER", "(", "mode", ")", ";", "rtx", "x", ";"...	[ "Return", "a", "non-NULL", "RTX", "iff", "VALS", "is", "a", "vector", "constant", "that", "can", "be", "loaded", "into", "a", "register", "using", "VDUP", ".", "If", "this", "is", "the", "case", ",", "and", "GENERATE", "is", "set", ",", "we", "also", ...	[ "arm", "4" ]	arm	neon_vdup_constant	arm	CPU	GCC	22,243	89	1	[]
[ "<s>", "bool", "MipsSEInstrInfo", "::", "expandPostRAPseudo", "(", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", "->", "getParent", "(", ")", ";", "bool", "isMicroMips", "=", "Subtarget", ".", ...	[ "This", "function", "is", "called", "for", "all", "pseudo", "instructions", "that", "remain", "after", "register", "allocation", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips::RetRA", "Mips::PseudoMFHI", "Mips", "Mips::MFHI16_MM", "Mips::MFHI", "Mips::PseudoMFLO", "Mips", "Mips::MFLO16_MM", "Mips::MFLO", "Mips::PseudoMFHI64", "Mips::MFHI64", "Mips::PseudoMFLO64", "Mips::MFLO64", "Mips::PseudoMTLOHI", "Mips::MTLO",...	MipsSEInstrInfo	expandPostRAPseudo	Mips	CPU	LLVM	22,244	446	1	[]
[ "<s>", "unsigned", "HexagonTTIImpl", "::", "getScalarizationOverhead", "(", "VectorType", "*", "Ty", ",", "const", "APInt", "&", "DemandedElts", ",", "bool", "Insert", ",", "bool", "Extract", ")", "{", "return", "BaseT", "::", "getScalarizationOverhead", "(", "T...	[ "Estimate", "the", "overhead", "of", "scalarizing", "an", "instruction", "." ]	[ "Hexagon", "Hexagon" ]	HexagonTargetTransformInfo	getScalarizationOverhead	Hexagon	DSP	LLVM	22,245	36	1	[]
[ "<s>", "bool", "X86TargetLowering", "::", "isLegalICmpImmediate", "(", "int64_t", "Imm", ")", "const", "{", "return", "Imm", "==", "(", "int32_t", ")", "Imm", ";", "}", "</s>" ]	[ "Return", "true", "if", "the", "specified", "immediate", "is", "legal", "icmp", "immediate", ",", "that", "is", "the", "target", "has", "icmp", "instructions", "which", "can", "compare", "a", "register", "against", "the", "immediate", "without", "having", "to"...	[ "X86", "X86" ]	X86ISelLowering117	isLegalICmpImmediate	X86	CPU	LLVM	22,246	19	1	[]
[ "<s>", "bool", "aarch64_sve_float_mul_immediate_p", "(", "rtx", "x", ")", "{", "rtx", "elt", ";", "return", "(", "const_vec_duplicate_p", "(", "x", ",", "&", "elt", ")", "&&", "GET_CODE", "(", "elt", ")", "==", "CONST_DOUBLE", "&&", "(", "real_equal", "(",...	[ "Return", "true", "if", "X", "is", "a", "valid", "immediate", "operand", "for", "an", "SVE", "FMUL", "instruction", "." ]	[ "aarch64" ]	aarch64	aarch64_sve_float_mul_immediate_p	aarch64	CPU	GCC	22,247	53	1	[]
[ "<s>", "DecodeStatus", "SNESDisassembler", "::", "getInstruction", "(", "MCInst", "&", "Instr", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "VStream", ",", "raw_ostream", "&"...	[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]	[ "SNES", "SNES" ]	SNESDisassembler	getInstruction	SNES	DSP	LLVM	22,248	164	1	[]
[ "<s>", "static", "bool", "arm_scalar_mode_supported_p", "(", "machine_mode", "mode", ")", "{", "if", "(", "mode", "==", "HFmode", ")", "return", "(", "arm_fp16_format", "!=", "ARM_FP16_FORMAT_NONE", ")", ";", "else", "if", "(", "ALL_FIXED_POINT_MODE_P", "(", "mo...	[ "Implement", "TARGET_SCALAR_MODE_SUPPORTED_P", ".", "This", "simply", "adds", "HFmode", "as", "a", "supported", "mode", ";", "even", "though", "we", "do", "n't", "implement", "arithmetic", "on", "this", "type", "directly", ",", "it", "'s", "supported", "by", "...	[ "arm" ]	arm4	arm_scalar_mode_supported_p	arm	CPU	GCC	22,249	40	1	[]
[ "<s>", "static", "sbitmap", "aarch64_components_for_bb", "(", "basic_block", "bb", ")", "{", "bitmap", "in", "=", "DF_LIVE_IN", "(", "bb", ")", ";", "bitmap", "gen", "=", "&", "DF_LIVE_BB_INFO", "(", "bb", ")", "->", "gen", ";", "bitmap", "kill", "=", "&...	[ "Implement", "TARGET_SHRINK_WRAP_COMPONENTS_FOR_BB", "." ]	[ "aarch64", "1", "0", "8", "0", "1", "1", "8", "8" ]	aarch646	aarch64_components_for_bb	aarch64	CPU	GCC	22,250	216	1	[]
[ "<s>", "bool", "XtensaPassConfig", "::", "addInstSelector", "(", ")", "{", "return", "false", ";", "}", "</s>" ]	[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]	[ "Xtensa", "Xtensa" ]	XtensaTargetMachine1	addInstSelector	Xtensa	MPU	LLVM	22,251	11	1	[]
[ "<s>", "bool", "MipsSubtarget", "::", "enablePostRAScheduler", "(", "CodeGenOpt", "::", "Level", "OptLevel", ",", "TargetSubtargetInfo", "::", "AntiDepBreakMode", "&", "Mode", ",", "RegClassVector", "&", "CriticalPathRCs", ")", "const", "{", "Mode", "=", "TargetSubt...	[ "True", "if", "the", "subtarget", "should", "run", "a", "scheduler", "after", "register", "allocation", "." ]	[ "Mips", "Mips", "Mips", "Mips::CPU64RegsRegClass", "Mips::CPURegsRegClass" ]	MipsSubtarget10	enablePostRAScheduler	Mips	CPU	LLVM	22,252	61	1	[]
[ "<s>", "StackOffset", "M88kFrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "Register", "&", "FrameReg", ")", "const", "{", "return", "StackOffset", "::", "getFixed", "(", "resolveFrameIndexReference"...	[ "getFrameIndexReference", "-", "This", "method", "should", "return", "the", "base", "register", "and", "offset", "used", "to", "reference", "a", "frame", "index", "location", "." ]	[ "M88k", "M88k" ]	M88kFrameLowering	getFrameIndexReference	M88k	MPU	LLVM	22,253	35	1	[]
[ "<s>", "void", "PPCDispatchGroupSBHazardRecognizer", "::", "EmitNoop", "(", ")", "{", "unsigned", "Directive", "=", "DAG", "->", "TM", ".", "getSubtarget", "<", "PPCSubtarget", ">", "(", ")", ".", "getDarwinDirective", "(", ")", ";", "if", "(", "Directive", ...	[ "EmitNoop", "-", "This", "callback", "is", "invoked", "when", "a", "noop", "was", "added", "to", "the", "instruction", "stream", "." ]	[ "PowerPC", "PPC", "PPC", "PPC::DIR_PWR6", "PPC::DIR_PWR7", "6", "0", "0" ]	PPCHazardRecognizers2	EmitNoop	PowerPC	CPU	LLVM	22,254	71	1	[]
[ "<s>", "void", "Z80InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const",...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "Z80", "Z80", "Z80::GR8RegClass", "Z80::LD8rxm", "0", "Z80::BR16RegClass", "Z80::BR16RegClass", "Z80::LD16rxm", "0", "Z80::GR16RegClass", "Z80::GR16RegClass", "Z80::LD16rxm", "0", "\"Can't load this register from stack slot\"" ]	Z80InstrInfo (2)	loadRegFromStackSlot	Z80	MPU	LLVM	22,255	199	1	[]
[ "<s>", "void", "HexagonInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "T...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "Hexagon", "Hexagon", "Hexagon::IntRegsRegClass", "Hexagon::L2_loadri_io", "0", "Hexagon::DoubleRegsRegClass", "Hexagon::L2_loadrd_io", "0", "Hexagon::PredRegsRegClass", "Hexagon::LDriw_pred", "0", "\"Can't store this register to stack slot\"" ]	HexagonInstrInfo23	loadRegFromStackSlot	Hexagon	DSP	LLVM	22,256	249	1	[]
[ "<s>", "static", "int", "ix86_nsaved_regs", "(", "void", ")", "{", "int", "nregs", "=", "0", ";", "int", "regno", ";", "for", "(", "regno", "=", "0", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ";", "regno", "++", ")", "if", "(", "GENERAL_REGNO_P", "("...	[ "Return", "number", "of", "registers", "to", "be", "saved", "on", "the", "stack", "." ]	[ "i386", "0", "0" ]	i3865	ix86_nsaved_regs	i386	CPU	GCC	22,257	49	1	[]
[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"AZPR Delay Slot Filler\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "AZPR", "\"AZPR Delay Slot Filler\"" ]	DelaySlotFiller	getPassName	AZPR	CPU	LLVM	22,258	13	1	[]
[ "<s>", "void", "AArch64TargetELFStreamer", "::", "emitDirectiveVariantPCS", "(", "MCSymbol", "*", "Symbol", ")", "{", "cast", "<", "MCSymbolELF", ">", "(", "Symbol", ")", "->", "setOther", "(", "ELF", "::", "STO_AARCH64_VARIANT_PCS", ")", ";", "}", "</s>" ]	[ "Callback", "used", "to", "implement", "the", ".variant_pcs", "directive", "." ]	[ "AArch64", "AArch64" ]	AArch64ELFStreamer11	emitDirectiveVariantPCS	AArch64	CPU	LLVM	22,259	26	1	[]
[ "<s>", "bool", "WebAssemblyTargetLowering", "::", "isOffsetFoldingLegal", "(", "const", "GlobalAddressSDNode", "", "GA", ")", "const", "{", "const", "GlobalValue", "", "GV", "=", "GA", "->", "getGlobal", "(", ")", ";", "return", "isa", "<", "Function", ">", ...	[ "Return", "true", "if", "folding", "a", "constant", "offset", "with", "the", "given", "GlobalAddress", "is", "legal", "." ]	[ "WebAssembly", "WebAssembly" ]	WebAssemblyISelLowering15	isOffsetFoldingLegal	WebAssembly	Virtual ISA	LLVM	22,260	42	1	[]
[ "<s>", "void", "GCNUpwardRPTracker", "::", "reset", "(", "const", "MachineInstr", "&", "MI", ")", "{", "MRI", "=", "&", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "LiveRegs", "=", "getLiveRegsAfter",...	[ "Reset", "an", "existing", "scalar", "value", "for", "Def", "and", "a", "given", "Instance", "." ]	[ "AMDGPU" ]	GCNRegPressure22	reset	AMDGPU	GPU	LLVM	22,261	50	1	[]
[ "<s>", "static", "tree", "arm_handle_cmse_nonsecure_entry", "(", "tree", "", "node", ",", "tree", "name", ",", "tree", ",", "int", ",", "bool", "", "no_add_attrs", ")", "{", "tree", "fndecl", ";", "if", "(", "!", "use_cmse", ")", "{", "*", "no_add_attr...	[ "Called", "upon", "detection", "of", "the", "use", "of", "the", "cmse_nonsecure_entry", "attribute", ",", "this", "function", "will", "check", "whether", "the", "attribute", "is", "allowed", "here", "and", "will", "add", "the", "attribute", "to", "the", "funct...	[ "arm", "\"%qE attribute ignored without -mcmse option.\"", "\"%qE attribute only applies to functions\"", "\"%qE attribute has no effect on functions \"", "\"with static linkage\"" ]	arm6	arm_handle_cmse_nonsecure_entry	arm	CPU	GCC	22,262	128	1	[]
[ "<s>", "bool", "MLxExpansion", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "TII", "=", "static_cast", "<", "const", "ARMBaseInstrInfo", "*", ">", "(", "Fn", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";",...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "ARM", "ARM", "ARM", "ARM" ]	MLxExpansionPass15	runOnMachineFunction	ARM	CPU	LLVM	22,263	145	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"Hexagon Packetizer\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "Hexagon", "\"Hexagon Packetizer\"" ]	HexagonVLIWPacketizer	getPassName	Hexagon	DSP	LLVM	22,264	13	1	[]
[ "<s>", "virtual", "void", "AdvanceCycle", "(", ")", "{", "ResourceAssignment", "::", "AdvanceCycle", "(", ")", ";", "}", "</s>" ]	[ "AdvanceCycle", "-", "This", "callback", "is", "invoked", "whenever", "the", "next", "top-down", "instruction", "to", "be", "scheduled", "can", "not", "issue", "in", "the", "current", "cycle", ",", "either", "because", "of", "latency", "or", "resource", "confl...	[ "TMS320C64X" ]	TMS320C64XHazardRecognizer	AdvanceCycle	TMS320C64X	VLIW	LLVM	22,265	13	1	[]
[ "<s>", "bool", "P2AsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", "Opcode", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "uint64_t", "&", "ErrorInfo", ",", "bool", "MatchingInlineAsm", ")", ...	[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]	[ "P2", "P2", "\"match and emit instruction\\n\"", "P2", "P2::ALWAYS", "\"instruction requires a CPU feature not currently enabled\"", "0U", "\"too few operands for instruction\"", "P2", "\"invalid operand for instruction\"", "\"invalid instruction\"" ]	P2AsmParser	MatchAndEmitInstruction	P2	MPU	LLVM	22,266	222	1	[]
[ "<s>", "static", "void", "nvptx_split_blocks", "(", "bb_insn_map_t", "", "map", ")", "{", "insn_bb_vec_t", "worklist", ";", "basic_block", "block", ";", "rtx_insn", "", "insn", ";", "FOR_ALL_BB_FN", "(", "block", ",", "cfun", ")", "{", "bool", "seen_insn", ...	[ "See", "also", "'gcc/omp-oacc-neuter-broadcast.cc", ":", "omp_sese_split_blocks", "'", "." ]	[ "nvptx", "0", "0" ]	nvptx	nvptx_split_blocks	nvptx	GPU	GCC	22,267	203	1	[]
[ "<s>", "static", "void", "tilegx_init_libfuncs", "(", "void", ")", "{", "set_optab_libfunc", "(", "sdiv_optab", ",", "SImode", ",", "\"__divsi3\"", ")", ";", "set_optab_libfunc", "(", "udiv_optab", ",", "SImode", ",", "\"__udivsi3\"", ")", ";", "set_optab_libfunc"...	[ "Implement", "TARGET_INIT_LIBFUNCS", "." ]	[ "tilegx", "\"__divsi3\"", "\"__udivsi3\"", "\"__modsi3\"", "\"__umodsi3\"" ]	tilegx	tilegx_init_libfuncs	tilegx	VLIW	GCC	22,268	44	1	[]
[ "<s>", "bool", "X86FrameLowering", "::", "assignCalleeSavedSpillSlots", "(", "MachineFunction", "&", "MF", ",", "const", "TargetRegisterInfo", "*", "TRI", ",", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ")", "const", "{", "MachineFrameInfo", ...	[ "This", "function", "will", "assign", "callee", "saved", "gprs", "to", "volatile", "vector", "registers", "for", "prologue", "spills", "when", "applicable", "." ]	[ "X86", "X86", "X86", "X86", "X86", "X86", "X86", "0", "X86", "0", "0", "1", "X86::GR64RegClass", "X86::GR32RegClass", "1", "X86", "0", "1", "X86::GR64RegClass", "X86::GR32RegClass", "1" ]	X86FrameLowering106	assignCalleeSavedSpillSlots	X86	CPU	LLVM	22,269	416	1	[]
[ "<s>", "static", "const", "MCAsmInfo", "*", "createMCAsmInfo", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ")", "{", "Triple", "TheTriple", "(", "TT", ")", ";", "switch", "(", "TheTriple", ".", "getOS", "(", ")", ")", "{", "case", "Triple...	[ "createMCAsmInfo", "-", "Create", "a", "MCAsmInfo", "implementation", "for", "the", "specified", "target", "triple", "." ]	[ "X86", "X86", "X86", "X86" ]	X86TargetMachine118	createMCAsmInfo	X86	CPU	LLVM	22,270	80	1	[]
[ "<s>", "static", "bool", "rs6000_vector_mode_supported_p", "(", "enum", "machine_mode", "mode", ")", "{", "if", "(", "TARGET_SPE", "&&", "SPE_VECTOR_MODE", "(", "mode", ")", ")", "return", "true", ";", "else", "if", "(", "TARGET_ALTIVEC", "&&", "ALTIVEC_VECTOR_M...	[ "Target", "hook", "for", "vector_mode_supported_p", "." ]	[ "rs6000" ]	rs60003	rs6000_vector_mode_supported_p	rs6000	CPU	GCC	22,271	39	1	[]
[ "<s>", "static", "bool", "alpha_modes_tieable_p", "(", "machine_mode", "mode1", ",", "machine_mode", "mode2", ")", "{", "return", "(", "alpha_hard_regno_mode_ok", "(", "32", ",", "mode1", ")", "?", "alpha_hard_regno_mode_ok", "(", "32", ",", "mode2", ")", ":", ...	[ "Implement", "TARGET_MODES_TIEABLE_P", ".", "This", "asymmetric", "test", "is", "true", "when", "MODE1", "could", "be", "put", "in", "an", "FP", "register", "but", "MODE2", "could", "not", "." ]	[ "alpha", "32", "32" ]	alpha	alpha_modes_tieable_p	alpha	MPU	GCC	22,272	31	1	[]
[ "<s>", "int", "function_arg_boundary", "(", "enum", "machine_mode", "mode", ",", "tree", "type", ")", "{", "if", "(", "DEFAULT_ABI", "==", "ABI_V4", "&&", "GET_MODE_SIZE", "(", "mode", ")", "==", "8", ")", "return", "64", ";", "else", "if", "(", "SPE_VEC...	[ "If", "defined", ",", "a", "C", "expression", "that", "gives", "the", "alignment", "boundary", ",", "in", "bits", ",", "of", "an", "argument", "with", "the", "specified", "mode", "and", "type", ".", "If", "it", "is", "not", "defined", ",", "PARM_BOUNDARY...	[ "rs6000", "8", "64", "8", "16", "64", "16", "128", "64", "128" ]	rs60003	function_arg_boundary	rs6000	CPU	GCC	22,273	118	1	[]
[ "<s>", "bool", "X86RegisterInfo", "::", "trackLivenessAfterRegAlloc", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "true", ";", "}", "</s>" ]	[ "Returns", "true", "if", "the", "live-ins", "should", "be", "tracked", "after", "register", "allocation", "." ]	[ "X86", "X86" ]	X86RegisterInfo (2)	trackLivenessAfterRegAlloc	X86	CPU	LLVM	22,274	16	1	[]
[ "<s>", "static", "rtx", "aarch64_simd_dup_constant", "(", "rtx", "vals", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "vals", ")", ";", "machine_mode", "inner_mode", "=", "GET_MODE_INNER", "(", "mode", ")", ";", "int", "n_elts", "=", "GET_MODE_NUNIT...	[ "If", "VALS", "is", "a", "vector", "constant", "that", "can", "be", "loaded", "into", "a", "register", "using", "DUP", ",", "generate", "instructions", "to", "do", "so", "and", "return", "an", "RTX", "to", "assign", "to", "the", "register", ".", "Otherwi...	[ "aarch64", "1", "0", "0" ]	aarch642	aarch64_simd_dup_constant	aarch64	CPU	GCC	22,275	129	1	[]
[ "<s>", "static", "void", "ix86_set_func_type", "(", "tree", "fndecl", ")", "{", "if", "(", "cfun", "->", "machine", "->", "func_type", "==", "TYPE_UNKNOWN", ")", "{", "if", "(", "lookup_attribute", "(", "\"interrupt\"", ",", "TYPE_ATTRIBUTES", "(", "TREE_TYPE"...	[ "Set", "the", "func_type", "field", "from", "the", "function", "FNDECL", "." ]	[ "i386", "\"interrupt\"", "0", "2", "1", "\"Only DWARF debug format is supported for interrupt \"", "\"service routine.\"", "\"no_caller_saved_registers\"" ]	i3866	ix86_set_func_type	i386	CPU	GCC	22,276	144	1	[]
[ "<s>", "const", "MCExpr", "*", "getSubExpr", "(", ")", "const", "{", "return", "Expr", ";", "}", "</s>" ]	[ "getSubExpr", "-", "Get", "the", "child", "of", "this", "expression", "." ]	[ "AArch64" ]	AArch64MCExpr (2)	getSubExpr	AArch64	CPU	LLVM	22,277	12	1	[]
[ "<s>", "scalar_chain", "::", "scalar_chain", "(", "enum", "machine_mode", "smode_", ",", "enum", "machine_mode", "vmode_", ")", "{", "smode", "=", "smode_", ";", "vmode", "=", "vmode_", ";", "chain_id", "=", "++", "max_id", ";", "if", "(", "dump_file", ")"...	[ "Initialize", "new", "chain", "." ]	[ "i386", "\"Created a new instruction chain #%d\\n\"" ]	i386-features	scalar_chain	i386	CPU	GCC	22,278	70	1	[]
[ "<s>", "void", "visium_expand_int_cstore", "(", "rtx", "*", "operands", ",", "enum", "machine_mode", "mode", ")", "{", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "operands", "[", "1", "]", ")", ";", "rtx", "op0", "=", "operands", "[", "0", "]", ...	[ "Expand", "a", "cstore", "of", "OPERANDS", "in", "MODE", "for", "EQ/NE/LTU/GTU/GEU/LEU", ".", "We", "generate", "the", "result", "in", "the", "C", "flag", "and", "use", "the", "ADC/SUBC", "instructions", "to", "write", "it", "into", "the", "destination", "re...	[ "visium", "1", "0", "2", "3" ]	visium3	visium_expand_int_cstore	visium	Virtual ISA	GCC	22,279	220	1	[]
[ "<s>", "static", "unsigned", "int", "h8300_classify_operand", "(", "rtx", "op", ",", "int", "size", ",", "enum", "h8300_operand_class", "*", "opclass", ")", "{", "enum", "h8300_operand_class", "dummy", ";", "if", "(", "opclass", "==", "0", ")", "opclass", "=...	[ "Store", "the", "class", "of", "operand", "OP", "in", "*", "CLASS", "and", "return", "the", "length", "of", "any", "extra", "operand", "fields", ".", "SIZE", "is", "the", "number", "of", "bytes", "in", "OP", ".", "CLASS", "can", "be", "null", "if", "...	[ "h8300", "0", "1", "0", "4", "0", "0xffff", "2", "0", "1", "0", "0", "0" ]	h8300	h8300_classify_operand	h8300	MPU	GCC	22,280	226	1	[]
[ "<s>", "bool", "AMDGPUTargetLowering", "::", "isZExtFree", "(", "EVT", "Src", ",", "EVT", "Dest", ")", "const", "{", "if", "(", "Src", "==", "MVT", "::", "i16", ")", "return", "Dest", "==", "MVT", "::", "i32", "\|\|", "Dest", "==", "MVT", "::", "i64", ...	[ "Return", "true", "if", "zero-extending", "the", "specific", "node", "Val", "to", "type", "VT2", "is", "free", "(", "either", "because", "it", "'s", "implicitly", "zero-extended", "such", "as", "ARM", "ldrb", "/", "ldrh", "or", "because", "it", "'s", "fold...	[ "AMDGPU", "AMDGPU", "MVT::i16", "MVT::i32", "MVT::i64", "MVT::i32", "MVT::i64" ]	AMDGPUISelLowering (2)1	isZExtFree	AMDGPU	GPU	LLVM	22,281	48	1	[]
[ "<s>", "int", "aarch64_vec_fpconst_pow_of_2", "(", "rtx", "x", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "!=", "CONST_VECTOR", ")", "return", "-", "1", ";", "if", "(", "GET_MODE_CLASS", "(", "GET_MODE", "(", "x", ")", ")", "!=", "MODE_VECTOR_FLOAT"...	[ "If", "X", "is", "a", "vector", "of", "equal", "CONST_DOUBLE", "values", "and", "that", "value", "is", "Y", ",", "return", "the", "aarch64_fpconst_pow_of_2", "of", "Y", ".", "Otherwise", "return", "-1", "." ]	[ "aarch64", "1", "1", "0", "0", "1", "1", "1" ]	aarch643	aarch64_vec_fpconst_pow_of_2	aarch64	CPU	GCC	22,282	98	1	[]
[ "<s>", "static", "inline", "bool", "is_fast_interrupt_func", "(", "const_tree", "decl", ")", "{", "return", "has_func_attr", "(", "decl", ",", "\"fast_interrupt\"", ")", ";", "}", "</s>" ]	[ "Returns", "true", "if", "the", "provided", "function", "has", "the", "``", "fast_interrupt", "''", "attribute", "." ]	[ "rx", "\"fast_interrupt\"" ]	rx2	is_fast_interrupt_func	rx	CPU	GCC	22,283	18	1	[]
[ "<s>", "SDNode", "", "PIC16DAGToDAGISel", "::", "Select", "(", "SDNode", "", "N", ")", "{", "SDNode", "*", "ResNode", "=", "SelectCode", "(", "N", ")", ";", "return", "ResNode", ";", "}", "</s>" ]	[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]	[ "PIC16", "PIC16" ]	PIC16ISelDAGToDAG	Select	PIC16	MPU	LLVM	22,284	24	1	[]
[ "<s>", "rtx", "s390_return_addr_rtx", "(", "int", "count", ",", "rtx", "frame", "ATTRIBUTE_UNUSED", ")", "{", "int", "offset", ";", "rtx", "addr", ";", "if", "(", "!", "TARGET_BACKCHAIN", "&&", "count", ">", "0", ")", "return", "NULL_RTX", ";", "if", "("...	[ "Return", "an", "RTL", "expression", "representing", "the", "value", "of", "the", "return", "address", "for", "the", "frame", "COUNT", "steps", "up", "from", "the", "current", "frame", ".", "FRAME", "is", "the", "frame", "pointer", "of", "that", "frame", "...	[ "s390", "0", "0", "2" ]	s390	s390_return_addr_rtx	s390	MPU	GCC	22,285	90	1	[]
[ "<s>", "bool", "VERegisterInfo", "::", "isConstantPhysReg", "(", "MCRegister", "PhysReg", ")", "const", "{", "return", "false", ";", "}", "</s>" ]	[ "Returns", "true", "if", "PhysReg", "is", "unallocatable", "and", "constant", "throughout", "the", "function", "." ]	[ "VE", "VE" ]	VERegisterInfo	isConstantPhysReg	VE	CPU	LLVM	22,286	14	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"Z80old Expand Pseudo Instructions\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "Z80old", "\"Z80old Expand Pseudo Instructions\"" ]	Z80oldExpandPseudo	getPassName	Z80old	MPU	LLVM	22,287	11	1	[]
[ "<s>", "unsigned", "int", "TMS320C64XRegisterInfo", "::", "getSubReg", "(", "unsigned", "int", ",", "unsigned", "int", ")", "const", "{", "llvm_unreachable", "(", "\"Unimplemented function getSubReg\\n\"", ")", ";", "}", "</s>" ]	[ "Returns", "the", "physical", "register", "number", "of", "sub-register", "``", "Index", "''", "for", "physical", "register", "RegNo", "." ]	[ "TMS320C64X", "TMS320C64X", "\"Unimplemented function getSubReg\\n\"" ]	TMS320C64XRegisterInfo	getSubReg	TMS320C64X	VLIW	LLVM	22,288	20	1	[]
[ "<s>", "void", "SparcFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{", "SparcMachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "SparcMachineFunctionInfo", ">", "(", ")", ";", "MachineBasicBlock", "&", ...	[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]	[ "WDC65816", "SP::SAVEri", "SP::SAVErr", "0", "SP::ADDri", "SP::ADDrr", "SP::PROLOG_LABEL", "SP::I6", "SP::I7", "SP::O7" ]	WDC65816FrameLowering	emitPrologue	WDC65816	MPU	LLVM	22,289	328	1	[]
[ "<s>", "ArrayRef", "<", "MCPhysReg", ">", "MipsABIInfo", "::", "GetByValArgRegs", "(", ")", "const", "{", "if", "(", "IsCheriPureCap", "(", ")", ")", "return", "{", "}", ";", "if", "(", "IsO32", "(", ")", ")", "return", "makeArrayRef", "(", "O32IntRegs",...	[ "The", "registers", "to", "use", "for", "byval", "arguments", "." ]	[ "Mips", "Mips", "Mips", "\"Unhandled ABI\"" ]	MipsABIInfo10	GetByValArgRegs	Mips	CPU	LLVM	22,290	55	1	[]
[ "<s>", "static", "rtx", "function_arg_record_value", "(", "const_tree", "type", ",", "machine_mode", "mode", ",", "int", "slotno", ",", "bool", "named", ",", "int", "regbase", ")", "{", "HOST_WIDE_INT", "typesize", "=", "int_size_in_bytes", "(", "type", ")", "...	[ "Used", "by", "function_arg", "and", "sparc_function_value_1", "to", "implement", "the", "complex", "conventions", "of", "the", "64-bit", "ABI", "for", "passing", "and", "returning", "structures", ".", "Return", "an", "expression", "valid", "as", "a", "return", ...	[ "sparc", "0", "0", "0", "0", "1", "0", "0", "0", "0", "0" ]	sparc5	function_arg_record_value	sparc	CPU	GCC	22,291	259	1	[]
[ "<s>", "const", "RegisterBank", "&", "AArch64RegisterBankInfo", "::", "getRegBankFromRegClass", "(", "const", "TargetRegisterClass", "&", "RC", ")", "const", "{", "switch", "(", "RC", ".", "getID", "(", ")", ")", "{", "case", "AArch64", "::", "FPR8RegClassID", ...	[ "Get", "a", "register", "bank", "that", "covers", "RC", "." ]	[ "AArch64", "AArch64", "AArch64::FPR8RegClassID", "AArch64::FPR16RegClassID", "AArch64::FPR32RegClassID", "AArch64::FPR64RegClassID", "AArch64::FPR128RegClassID", "AArch64::FPR128_loRegClassID", "AArch64::DDRegClassID", "AArch64::DDDRegClassID", "AArch64::DDDDRegClassID", "AArch64::QQRegClassID...	AArch64RegisterBankInfo22	getRegBankFromRegClass	AArch64	CPU	LLVM	22,292	186	1	[]
[ "<s>", "RCPair", "ARMTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "TargetRegisterInfo", "*", "TRI", ",", "const", "std", "::", "string", "&", "Constraint", ",", "MVT", "VT", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ...	[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]	[ "ARM", "ARM", "1", "0", "0U", "ARM::tGPRRegClass", "0U", "ARM::GPRRegClass", "0U", "ARM::hGPRRegClass", "0U", "ARM::tGPRRegClass", "0U", "ARM::GPRRegClass", "MVT::Other", "MVT::f32", "0U", "ARM::SPRRegClass", "64", "0U", "ARM::DPRRegClass", "128", "0U", "ARM::QPRRegClas...	ARMISelLowering132	getRegForInlineAsmConstraint	ARM	CPU	LLVM	22,293	352	1	[]
[ "<s>", "void", "X86DAGToDAGISel", "::", "PreprocessISelDAG", "(", ")", "{", "OptForSize", "=", "MF", "->", "getFunction", "(", ")", ".", "optForSize", "(", ")", ";", "OptForMinSize", "=", "MF", "->", "getFunction", "(", ")", ".", "optForMinSize", "(", ")",...	[ "PreprocessISelDAG", "-", "This", "hook", "allows", "targets", "to", "hack", "on", "the", "graph", "before", "instruction", "selection", "starts", "." ]	[ "X86", "X86", "\"OptForMinSize implies OptForSize\"", "X86ISD::CALL", "X86ISD::TC_RETURN", "X86ISD::CALL", "0", "1", "0", "ISD::FP_ROUND", "ISD::FP_EXTEND", "0", "0", "X86", "X86", "X86", "X86", "X86", "ISD::FP_EXTEND", "1", "ISD::FP_ROUND", "0", "ISD::EXTLOAD", "0" ]	X86ISelDAGToDAG122	PreprocessISelDAG	X86	CPU	LLVM	22,294	486	1	[]
[ "<s>", "static", "int", "getRegClass", "(", "RegisterKind", "Is", ",", "unsigned", "RegWidth", ")", "{", "if", "(", "Is", "==", "IS_VGPR", ")", "{", "switch", "(", "RegWidth", ")", "{", "default", ":", "return", "-", "1", ";", "case", "1", ":", "retu...	[ "Given", "a", "machine", "instruction", "descriptor", ",", "returns", "the", "register", "class", "constraint", "for", "OpNum", ",", "or", "NULL", "." ]	[ "AMDGPU", "1", "1", "AMDGPU::VGPR_32RegClassID", "2", "AMDGPU::VReg_64RegClassID", "3", "AMDGPU::VReg_96RegClassID", "4", "AMDGPU::VReg_128RegClassID", "8", "AMDGPU::VReg_256RegClassID", "16", "AMDGPU::VReg_512RegClassID", "1", "1", "AMDGPU::TTMP_32RegClassID", "2", "AMDGPU::TTMP...	AMDGPUAsmParser16	getRegClass	AMDGPU	GPU	LLVM	22,295	206	1	[]
[ "<s>", "int", "sh_max_mov_insn_displacement", "(", "machine_mode", "mode", ",", "bool", "consider_sh2a", ")", "{", "const", "int", "disp_scale", "=", "consider_sh2a", "?", "(", "4095", "/", "15", ")", ":", "1", ";", "if", "(", "!", "consider_sh2a", "&&", "...	[ "Determine", "the", "maximum", "possible", "displacement", "for", "a", "move", "insn", "for", "the", "specified", "mode", "." ]	[ "sh", "4095", "15", "1", "0", "15" ]	sh	sh_max_mov_insn_displacement	sh	CPU	GCC	22,296	89	1	[]
[ "<s>", "static", "inline", "int", "regno_or_subregno", "(", "rtx", "op", ")", "{", "if", "(", "REG_P", "(", "op", ")", ")", "return", "REGNO", "(", "op", ")", ";", "else", "if", "(", "SUBREG_P", "(", "op", ")", ")", "return", "subreg_regno", "(", "...	[ "Helper", "function", "to", "return", "the", "register", "number", "of", "a", "RTX", "." ]	[ "rs6000" ]	rs60006	regno_or_subregno	rs6000	CPU	GCC	22,297	42	1	[]
[ "<s>", "Value", "", "AArch64TargetLowering", "::", "emitLoadLinked", "(", "IRBuilderBase", "&", "Builder", ",", "Type", "", "ValueTy", ",", "Value", "", "Addr", ",", "AtomicOrdering", "Ord", ")", "const", "{", "Module", "", "M", "=", "Builder", ".", "G...	[ "Perform", "a", "load-linked", "operation", "on", "Addr", ",", "returning", "a", "``", "Value", "*", "''", "with", "the", "corresponding", "pointee", "type", "." ]	[ "AArch64", "AArch64", "128", "Intrinsic::ID", "Intrinsic::aarch64_ldaxp", "Intrinsic::aarch64_ldxp", "Intrinsic::getDeclaration", "\"lohi\"", "0", "\"lo\"", "1", "\"hi\"", "\"lo64\"", "\"hi64\"", "64", "\"val64\"", "Intrinsic::ID", "Intrinsic::aarch64_ldaxr", "Intrinsic::aarch64_...	AArch64ISelLowering (2)2	emitLoadLinked	AArch64	CPU	LLVM	22,298	308	1	[]
[ "<s>", "ScheduleHazardRecognizer", "::", "HazardType", "SystemZHazardRecognizer", "::", "getHazardType", "(", "SUnit", "*", "SU", ",", "int", "Stalls", ")", "{", "return", "(", "fitsIntoCurrentGroup", "(", "SU", ")", "?", "NoHazard", ":", "Hazard", ")", ";", "...	[ "getHazardType", "-", "Return", "the", "hazard", "type", "of", "emitting", "this", "node", "." ]	[ "SystemZ", "SystemZ" ]	SystemZHazardRecognizer2	getHazardType	SystemZ	CPU	LLVM	22,299	28	1	[]

[ "<s>", "bool", "ARMAsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "AFI", "=", "MF", ".", "getInfo", "<", "ARMFunctionInfo", ">", "(", ")", ";", "MCP", "=", "MF", ".", "getConstantPool", "(", ")", ";", "if", "(", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "ARM", "ARM", "ARM" ]

ARMAsmPrinter97

runOnMachineFunction

ARM

CPU

LLVM

22,200

53

1

[]

[ "<s>", "SDValue", "CreateLiveInRegister", "(", "SelectionDAG", "&", "DAG", ",", "const", "TargetRegisterClass", "*", "RC", ",", "unsigned", "Reg", ",", "EVT", "VT", ")", "const", "{", "return", "CreateLiveInRegister", "(", "DAG", ",", "RC", ",", "Reg", ",", ...

[ "Helper", "function", "that", "adds", "Reg", "to", "the", "LiveIn", "list", "of", "the", "DAG", "'s", "MachineFunction", "." ]

[ "AMDGPU" ]

AMDGPUISelLowering

CreateLiveInRegister

AMDGPU

GPU

LLVM

22,201

42

1

[]

[ "<s>", "void", "StackFixup", "::", "annotate", "(", "const", "Stack", "&", "stack", ")", "{", "Stack", "curStack", "(", "stack", ")", ";", "for", "(", "auto", "&", "p", ":", "Changes", ")", "{", "curStack", "+=", "p", ".", "first", ";", "p", ".", ...

[ "Performs", "the", "annotation", "." ]

[ "TVM" ]

TVMStackFixup

annotate

TVM

Virtual ISA

LLVM

22,202

44

1

[]

[ "<s>", "int", "M68kRegisterInfo", "::", "getRegisterOrder", "(", "unsigned", "Reg", ",", "const", "TargetRegisterClass", "&", "TRC", ")", "const", "{", "for", "(", "unsigned", "i", "=", "0", ";", "i", "<", "TRC", ".", "getNumRegs", "(", ")", ";", "++", ...

[ "Return", "index", "of", "a", "register", "within", "a", "register", "class", ",", "otherwise", "return", "-1", "." ]

[ "M68k", "M68k", "0", "1" ]

M68kRegisterInfo

getRegisterOrder

M68k

MPU

LLVM

22,203

59

1

[]

[ "<s>", "bool", "arc_check_multi", "(", "rtx", "op", ",", "bool", "push_p", ")", "{", "HOST_WIDE_INT", "len", "=", "XVECLEN", "(", "op", ",", "0", ")", ";", "unsigned", "int", "regno", ",", "i", ",", "start", ";", "unsigned", "int", "memp", "=", "push...

[ "Helper", "for", "{", "push/pop", "}", "_multi_operand", ":", "check", "if", "rtx", "OP", "is", "a", "suitable", "construct", "to", "match", "either", "enter", "or", "leave", "instruction", ".", "Which", "one", "which", "is", "selected", "by", "PUSH_P", "a...

[ "arc", "0", "0", "1", "1", "1", "0", "0", "2", "0", "1", "12", "0", "0", "1" ]

arc

arc_check_multi

arc

MPU

GCC

22,204

283

1

[]

[ "<s>", "bool", "ARMTargetLowering", "::", "shouldInsertFencesForAtomic", "(", "const", "Instruction", "*", "I", ")", "const", "{", "return", "InsertFencesForAtomic", ";", "}", "</s>" ]

[ "Helper", "functions", "for", "atomic", "operations", "." ]

[ "ARM", "ARM" ]

ARMISelLowering (2)5

shouldInsertFencesForAtomic

ARM

CPU

LLVM

22,205

16

1

[]

[ "<s>", "void", "AGCELFTargetObjectFile", "::", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "TargetLoweringObjectFileELF", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";", "InitializeELF", "(", "TM", ".", ...

[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]

[ "AGC", "AGC", "\"BLOCK2\"" ]

AGCTargetObjectFile

Initialize

AGC

MPU

LLVM

22,206

59

1

[]

[ "<s>", "void", "emitBytes", "(", "StringRef", "Data", ")", "override", "{", "EmitMappingSymbol", "(", "\"$d\"", ")", ";", "MCELFStreamer", "::", "emitBytes", "(", "Data", ")", ";", "}", "</s>" ]

[ "Emit", "the", "bytes", "in", "Data", "into", "the", "output", "." ]

[ "CSKY", "\"$d\"" ]

CSKYELFStreamer

emitBytes

CSKY

CPU

LLVM

22,207

21

1

[]

[ "<s>", "CCAssignFn", "*", "ARMTargetLowering", "::", "CCAssignFnForReturn", "(", "CallingConv", "::", "ID", "CC", ",", "bool", "isVarArg", ")", "const", "{", "return", "CCAssignFnForNode", "(", "CC", ",", "true", ",", "isVarArg", ")", ";", "}", "</s>" ]

[ "Selects", "the", "correct", "CCAssignFn", "for", "a", "given", "CallingConvention", "value", "." ]

[ "ARM", "ARM" ]

ARMISelLowering (2)5

CCAssignFnForReturn

ARM

CPU

LLVM

22,208

27

1

[]

[ "<s>", "bool", "isTargetEHABICompatible", "(", ")", "const", "{", "return", "(", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "EABI", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "GNUEABI", "||", "Tar...

[ "Tests", "whether", "the", "target", "supports", "the", "EHABI", "exception", "handling", "standard", "." ]

[ "ARM", "ARM" ]

ARMSubtarget104

isTargetEHABICompatible

ARM

CPU

LLVM

22,209

78

1

[]

[ "<s>", "SDValue", "SICTargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "In...

[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]

[ "SIC", "SIC", "ISD::InputArg", "16", "SIC", "SIC", "SIC", "0", "1", "2", "ISD::BITCAST" ]

SICISelLowering

LowerCallResult

SIC

CPU

LLVM

22,210

244

1

[]

[ "<s>", "bool", "WebAssemblySubtarget", "::", "enableMachineScheduler", "(", ")", "const", "{", "return", "true", ";", "}", "</s>" ]

[ "Enable", "the", "MachineScheduler", "pass", "for", "all", "X86", "subtargets", "." ]

[ "WebAssembly", "WebAssembly" ]

WebAssemblySubtarget

enableMachineScheduler

WebAssembly

Virtual ISA

LLVM

22,211

12

1

[]

[ "<s>", "static", "inline", "tree", "def_builtin", "(", "HOST_WIDE_INT", "mask", ",", "HOST_WIDE_INT", "mask2", ",", "const", "char", "*", "name", ",", "enum", "ix86_builtin_func_type", "tcode", ",", "enum", "ix86_builtins", "code", ")", "{", "tree", "decl", "=...

[ "Add", "a", "SPARC", "builtin", "function", "with", "NAME", ",", "ICODE", ",", "CODE", "and", "TYPE", ".", "Return", "the", "function", "decl", "or", "NULL_TREE", "if", "the", "builtin", "was", "not", "added", "." ]

[ "i386", "0", "0", "0", "0", "0" ]

i386-builtins1

def_builtin

i386

CPU

GCC

22,212

320

1

[]

[ "<s>", "Optional", "<", "Instruction", "*", ">", "AArch64TTIImpl", "::", "instCombineIntrinsic", "(", "InstCombiner", "&", "IC", ",", "IntrinsicInst", "&", "II", ")", "const", "{", "Intrinsic", "::", "ID", "IID", "=", "II", ".", "getIntrinsicID", "(", ")", ...

[ "Targets", "can", "implement", "their", "own", "combinations", "for", "target-specific", "intrinsics", "." ]

[ "AArch64", "AArch64", "Intrinsic::ID", "Intrinsic::aarch64_sve_convert_from_svbool", "Intrinsic::aarch64_sve_dup", "Intrinsic::aarch64_sve_cmpne", "Intrinsic::aarch64_sve_cmpne_wide", "Intrinsic::aarch64_sve_rdffr", "Intrinsic::aarch64_sve_lasta", "Intrinsic::aarch64_sve_lastb", "Intrinsic::aarc...

AArch64TargetTransformInfo28

instCombineIntrinsic

AArch64

CPU

LLVM

22,213

233

1

[]

[ "<s>", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_ostream", "&", "OS", ")", "const", "{", "return", "createPatmosELFObjectWriter", "(", "OS", ",", "OSType", ")", ";", "}", "</s>" ]

[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]

[ "Patmos", "Patmos" ]

PatmosAsmBackend

createObjectWriter

Patmos

VLIW

LLVM

22,214

19

1

[]

[ "<s>", "gimple", "*", "gimple_folder", "::", "fold_to_ptrue", "(", ")", "{", "tree", "svbool_type", "=", "TREE_TYPE", "(", "lhs", ")", ";", "tree", "bool_type", "=", "TREE_TYPE", "(", "svbool_type", ")", ";", "unsigned", "int", "element_bytes", "=", "type_su...

[ "Fold", "the", "call", "to", "a", "PTRUE", ",", "taking", "the", "element", "size", "from", "type", "suffix", "0", "." ]

[ "aarch64", "0", "1", "1" ]

aarch64-sve-builtins

fold_to_ptrue

aarch64

CPU

GCC

22,215

93

1

[]

[ "<s>", "static", "void", "rl78_start_function", "(", "FILE", "*", "file", ",", "HOST_WIDE_INT", "hwi_local", "ATTRIBUTE_UNUSED", ")", "{", "int", "i", ";", "if", "(", "cfun", "->", "machine", "->", "framesize", "==", "0", ")", "return", ";", "fprintf", "("...

[ "We", "do", "n't", "use", "this", "to", "actually", "emit", "the", "function", "prologue", ".", "We", "use", "this", "to", "insert", "a", "comment", "in", "the", "asm", "file", "describing", "the", "function", "." ]

[ "rl78", "0", "\"\\t; start of function\\n\"", "\"\\t; push %d:\"", "0", "16", "\" %s\"", "2", "\"\\n\"", "\"\\t; $fp points here (r22)\\n\"", "\"\\t; locals: %d byte%s\\n\"", "1", "\"\"", "\"s\"", "\"\\t; outgoing: %d byte%s\\n\"", "1", "\"\"", "\"s\"", "\"\\t; uses ES register\\...

rl784

rl78_start_function

rl78

MPU

GCC

22,216

207

1

[]

[ "<s>", "static", "rtx", "gen_movdi_x", "(", "rtx", "dest", ",", "rtx", "src", ",", "rtx", "offset", "ATTRIBUTE_UNUSED", ")", "{", "return", "gen_movdi", "(", "dest", ",", "src", ")", ";", "}", "</s>" ]

[ "Wrapper", "functions", "that", "discards", "the", "CONST_INT", "spill", "offset", ".", "These", "exist", "so", "that", "we", "can", "give", "gr_spill/gr_fill", "the", "offset", "they", "need", "and", "use", "a", "consistant", "function", "interface", "." ]

[ "ia64" ]

ia64

gen_movdi_x

ia64

CPU

GCC

22,217

24

1

[]

[ "<s>", "bool", "aarch_pac_insn_p", "(", "rtx", "x", ")", "{", "if", "(", "!", "x", "||", "!", "INSN_P", "(", "x", ")", ")", "return", "false", ";", "rtx", "pat", "=", "PATTERN", "(", "x", ")", ";", "if", "(", "GET_CODE", "(", "pat", ")", "==", ...

[ "Check", "if", "X", "(", "or", "any", "sub-rtx", "of", "X", ")", "is", "a", "PACIASP/PACIBSP", "instruction", "." ]

[ "arm", "1", "1", "1" ]

arm1

aarch_pac_insn_p

arm

CPU

GCC

22,218

99

1

[]

[ "<s>", "static", "rtx", "get_pic_reg", "(", "void", ")", "{", "if", "(", "!", "reload_completed", "&&", "!", "reload_in_progress", ")", "abort", "(", ")", ";", "if", "(", "!", "cfun", "->", "machine", "->", "pic_reg", ")", "{", "if", "(", "crtl", "->...

[ "For", "PIC", "mode", "we", "'ve", "reserved", "PIC_OFFSET_TABLE_REGNUM", ",", "which", "is", "a", "caller", "saved", "register", ".", "For", "leaf", "functions", "it", "is", "more", "efficient", "to", "use", "a", "volatile", "register", "because", "we", "wo...

[ "spu" ]

spu

get_pic_reg

spu

MPU

GCC

22,219

72

1

[]

[ "<s>", "static", "struct", "machine_function", "*", "riscv_init_machine_status", "(", "void", ")", "{", "return", "ggc_cleared_alloc", "<", "machine_function", ">", "(", ")", ";", "}", "</s>" ]

[ "Allocate", "a", "chunk", "of", "memory", "for", "per-function", "machine-dependent", "data", "." ]

[ "riscv" ]

riscv

riscv_init_machine_status

riscv

CPU

GCC

22,220

18

1

[]

[ "<s>", "BitVector", "SystemZRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getS...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "SystemZ", "SystemZ", "SystemZ::R11D", "SystemZ::R11L", "SystemZ::R11H", "SystemZ::R10Q", "SystemZ::R15D", "SystemZ::R15L", "SystemZ::R15H", "SystemZ::R14Q" ]

SystemZRegisterInfo42

getReservedRegs

SystemZ

CPU

LLVM

22,221

122

1

[]

[ "<s>", "void", "Cpu0AsmBackend", "::", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", "b...

[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]

[ "Cpu0", "Cpu0", "7", "8", "4", "0", "0", "1", "8", "1", "64", "0", "1", "8", "0xff" ]

Cpu0AsmBackend

applyFixup

Cpu0

CPU

LLVM

22,222

254

1

[]

[ "<s>", "bool", "SITargetLowering", "::", "shouldConvertConstantLoadToIntImm", "(", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ")", "const", "{", "return", "true", ";", "}", "</s>" ]

[ "Returns", "true", "if", "it", "is", "beneficial", "to", "convert", "a", "load", "of", "a", "constant", "to", "just", "the", "constant", "itself", "." ]

[ "AMDGPU", "SI" ]

SIISelLowering (2)3

shouldConvertConstantLoadToIntImm

AMDGPU

GPU

LLVM

22,223

20

1

[]

[ "<s>", "StringRef", "SIRegisterInfo", "::", "getRegAsmName", "(", "unsigned", "Reg", ")", "const", "{", "if", "(", "Reg", ">=", "BeginReg", "&&", "Reg", "<=", "EndReg", ")", "{", "\\", "unsigned", "Index", "=", "Reg", "-", "BeginReg", ";", "\\", "assert"...

[ "Return", "the", "assembly", "name", "for", "Reg", "." ]

[ "AMDGPU", "SI", "AMDGPU::VGPR0", "AMDGPU::VGPR255", "AMDGPU::SGPR0", "AMDGPU::SGPR103", "AMDGPU::VGPR0_VGPR1", "AMDGPU::VGPR254_VGPR255", "AMDGPU::SGPR0_SGPR1", "AMDGPU::SGPR102_SGPR103", "AMDGPU::VGPR0_VGPR1_VGPR2", "AMDGPU::VGPR253_VGPR254_VGPR255", "AMDGPU::VGPR0_VGPR1_VGPR2_VGPR3", "AM...

SIRegisterInfo101

getRegAsmName

AMDGPU

GPU

LLVM

22,224

233

1

[]

[ "<s>", "bool", "RISCVTargetLowering", "::", "mayBeEmittedAsTailCall", "(", "const", "CallInst", "*", "CI", ")", "const", "{", "return", "CI", "->", "isTailCall", "(", ")", ";", "}", "</s>" ]

[ "Return", "true", "if", "the", "target", "may", "be", "able", "emit", "the", "call", "instruction", "as", "a", "tail", "call", "." ]

[ "RISCV", "RISCV" ]

RISCVISelLowering1

mayBeEmittedAsTailCall

RISCV

CPU

LLVM

22,225

20

1

[]

[ "<s>", "static", "unsigned", "HOST_WIDE_INT", "loongarch_asan_shadow_offset", "(", "void", ")", "{", "return", "TARGET_64BIT", "?", "(", "HOST_WIDE_INT_1", "<<", "46", ")", ":", "0", ";", "}", "</s>" ]

[ "Implement", "the", "TARGET_ASAN_SHADOW_OFFSET", "hook", "." ]

[ "loongarch", "46", "0" ]

loongarch1

loongarch_asan_shadow_offset

loongarch

CPU

GCC

22,226

20

1

[]

[ "<s>", "bool", "AMDGPUAtomicOptimizer", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "skipFunction", "(", "F", ")", ")", "{", "return", "false", ";", "}", "DA", "=", "&", "getAnalysis", "<", "LegacyDivergenceAnalysis", ">", "(", ...

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "AMDGPU", "AMDGPU" ]

AMDGPUAtomicOptimizer20

runOnFunction

AMDGPU

GPU

LLVM

22,227

175

1

[]

[ "<s>", "void", "pa_hpux_asm_output_external", "(", "FILE", "*", "file", ",", "tree", "decl", ",", "const", "char", "*", "name", ")", "{", "extern_symbol", "*", "p", "=", "VEC_safe_push", "(", "extern_symbol", ",", "gc", ",", "extern_symbols", ",", "NULL", ...

[ "Mark", "DECL", "(", "name", "NAME", ")", "as", "an", "external", "reference", "(", "assembler", "output", "file", "FILE", ")", ".", "This", "saves", "the", "names", "to", "output", "at", "the", "end", "of", "the", "file", "if", "actually", "referenced",...

[ "pa" ]

pa3

pa_hpux_asm_output_external

pa

CPU

GCC

22,228

51

1

[]

[ "<s>", "enum", "rtx_code", "ix86_reverse_condition", "(", "enum", "rtx_code", "code", ",", "machine_mode", "mode", ")", "{", "return", "(", "mode", "!=", "CCFPmode", "&&", "mode", "!=", "CCFPUmode", "?", "reverse_condition", "(", "code", ")", ":", "reverse_con...

[ "Worker", "function", "for", "REVERSE_CONDITION", "." ]

[ "i386" ]

i3864

ix86_reverse_condition

i386

CPU

GCC

22,229

34

1

[]

[ "<s>", "bool", "alpha_split_const_mov", "(", "machine_mode", "mode", ",", "rtx", "*", "operands", ")", "{", "HOST_WIDE_INT", "i0", ";", "rtx", "temp", "=", "NULL_RTX", ";", "i0", "=", "alpha_extract_integer", "(", "operands", "[", "1", "]", ")", ";", "temp...

[ "Operand", "1", "is", "known", "to", "be", "a", "constant", ",", "and", "should", "require", "more", "than", "one", "instruction", "to", "load", ".", "Emit", "that", "multi-part", "load", "." ]

[ "alpha", "1", "0", "3", "0", "0", "0" ]

alpha

alpha_split_const_mov

alpha

MPU

GCC

22,230

102

1

[]

[ "<s>", "TargetPassConfig", "*", "J2TargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "struct", "J2PassConfig", ":", "public", "TargetPassConfig", "{", "J2PassConfig", "(", "J2TargetMachine", "*", "TM", ",", "PassManagerBase", "&"...

[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]

[ "J2", "J2", "J2", "J2", "J2", "J2", "J2", "J2", "J2", "J2", "J2", "J2", "J2", "J2" ]

J2TargetMachine

createPassConfig

J2

MPU

LLVM

22,231

110

1

[]

[ "<s>", "static", "int", "branch_dest", "(", "rtx", "branch", ")", "{", "rtx", "pat", "=", "PATTERN", "(", "branch", ")", ";", "rtx", "dest", "=", "(", "GET_CODE", "(", "pat", ")", "==", "PARALLEL", "?", "SET_SRC", "(", "XVECEXP", "(", "pat", ",", "...

[ "Return", "the", "destination", "address", "of", "BRANCH", ".", "We", "need", "to", "use", "this", "instead", "of", "get_attr_length", ",", "because", "the", "cbranch_with_nops", "pattern", "conservatively", "sets", "its", "length", "to", "6", ",", "and", "we"...

[ "arc", "0", "0", "1", "2", "1", "0" ]

arc

branch_dest

arc

MPU

GCC

22,232

100

1

[]

[ "<s>", "static", "bool", "fpop_insn_p", "(", "rtx_insn", "*", "insn", ")", "{", "if", "(", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "!=", "SET", ")", "return", "false", ";", "switch", "(", "get_attr_type", "(", "insn", ")", ")", "{", "case"...

[ "True", "if", "INSN", "is", "a", "floating-point", "instruction", "." ]

[ "sparc" ]

sparc

fpop_insn_p

sparc

CPU

GCC

22,233

69

1

[]

[ "<s>", "void", "AVRRegisterInfo", "::", "splitReg", "(", "unsigned", "Reg", ",", "unsigned", "&", "LoReg", ",", "unsigned", "&", "HiReg", ")", "const", "{", "assert", "(", "AVR", "::", "DREGSRegClass", ".", "contains", "(", "Reg", ")", "&&", "\"can only sp...

[ "Splits", "a", "16-bit", "DREGS", "register", "into", "the", "lo/hi", "register", "pair", "." ]

[ "AVR", "AVR", "AVR::DREGSRegClass", "\"can only split 16-bit registers\"", "AVR::sub_lo", "AVR::sub_hi" ]

AVRRegisterInfo1

splitReg

AVR

MPU

LLVM

22,234

55

1

[]

[ "<s>", "ARMSubtarget", "::", "ARMSubtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ")", ":", "ARMGenSubtargetInfo", "(", "TT", ",", "CPU", ",", ...

[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]

[ "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "4", "ARM", "\"generic\"", "ARM", "ARM", "\",\"", "\"eabi\"", "ARM", "8", "5", "0" ]

ARMSubtarget77

ARMSubtarget

ARM

CPU

LLVM

22,235

440

1

[]

[ "<s>", "static", "int", "sparc_arg_partial_bytes", "(", "cumulative_args_t", "cum", ",", "machine_mode", "mode", ",", "tree", "type", ",", "bool", "named", ")", "{", "int", "slotno", ",", "regno", ",", "padding", ";", "slotno", "=", "function_arg_slotno", "(",...

[ "For", "an", "arg", "passed", "partly", "in", "registers", "and", "partly", "in", "memory", ",", "this", "is", "the", "number", "of", "bytes", "of", "registers", "used", ".", "For", "args", "passed", "entirely", "in", "registers", "or", "entirely", "in", ...

[ "sparc", "1", "0", "1", "1", "1", "0" ]

sparc5

sparc_arg_partial_bytes

sparc

CPU

GCC

22,236

228

1

[]

[ "<s>", "const", "char", "*", "pru_output_signed_cbranch_ubyteop2", "(", "rtx", "*", "operands", ",", "bool", "is_near", ")", "{", "static", "char", "buf", "[", "1024", "]", ";", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "operands", "[", "0", "]", ...

[ "Optimized", "version", "of", "pru_output_signed_cbranch", "for", "constant", "second", "operand", "." ]

[ "pru", "1024", "0", "1", "\"qblt\"", "\"qbge\"", "\"qble\"", "\"qbgt\"", "\"qbgt\"", "\"qble\"", "\"qbge\"", "\"qblt\"", "\"qbbs\\t.+8, %%1, %d\\n\\t\"", "\"%s\\t%%l3, %%1, %%u2\"", "\"qbbs\\t.+12, %%1, %d\\n\\t\"", "\"%s\\t.+8, %%1, %%u2\\n\\t\"", "\"jmp\\t%%%%label(%%l3)\"", "\"q...

pru

pru_output_signed_cbranch_ubyteop2

pru

CPU

GCC

22,237

238

1

[]

[ "<s>", "const", "TargetRegisterClass", "*", "ARMTargetLowering", "::", "getRegClassFor", "(", "MVT", "VT", ",", "bool", "isDivergent", ")", "const", "{", "(", "void", ")", "isDivergent", ";", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", ")", "{", "if...

[ "Return", "the", "register", "class", "that", "should", "be", "used", "for", "the", "specified", "value", "type", "." ]

[ "ARM", "ARM", "MVT::v4i64", "ARM::QQPRRegClass", "MVT::v8i64", "ARM::QQQQPRRegClass" ]

ARMISelLowering122

getRegClassFor

ARM

CPU

LLVM

22,238

67

1

[]

[ "<s>", "static", "rtx", "riscv_frame_set", "(", "rtx", "mem", ",", "rtx", "reg", ")", "{", "rtx", "set", "=", "gen_rtx_SET", "(", "mem", ",", "reg", ")", ";", "RTX_FRAME_RELATED_P", "(", "set", ")", "=", "1", ";", "return", "set", ";", "}", "</s>" ]

[ "Return", "a", "frame-related", "rtx", "that", "stores", "REG", "at", "MEM", ".", "REG", "must", "be", "a", "single", "register", "." ]

[ "riscv", "1" ]

riscv

riscv_frame_set

riscv

CPU

GCC

22,239

32

1

[]

[ "<s>", "bool", "ARMTargetLowering", "::", "shouldSinkOperands", "(", "Instruction", "*", "I", ",", "SmallVectorImpl", "<", "Use", "*", ">", "&", "Ops", ")", "const", "{", "if", "(", "!", "I", "->", "getType", "(", ")", "->", "isVectorTy", "(", ")", ")"...

[ "Return", "true", "if", "sinking", "I", "'s", "operands", "to", "the", "same", "basic", "block", "as", "I", "is", "profitable", ",", "e.g", "." ]

[ "ARM", "ARM", "0", "1", "0", "1", "1", "0", "1", "0" ]

ARMISelLowering (2)6

shouldSinkOperands

ARM

CPU

LLVM

22,240

381

1

[]

[ "<s>", "bool", "VZeroUpperInserter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "X86Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ";", "if", "(", "!", "ST", ".", "hasAVX"...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "X86", "X86", "X86", "X86::VR256RegClass", "\"X86VZeroUpper state should be clear\"", "\"MBB #\"", "\" was Pass-through, is now Dirty-out.\\n\"" ]

X86VZeroUpper30

runOnMachineFunction

X86

CPU

LLVM

22,241

341

1

[]

[ "<s>", "void", "ARCInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "dl", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", ...

[ "}", "Branch", "Analysis", "&", "Modification" ]

[ "ARC", "ARC", "ARC::GPR32RegClass", "\"Only GPR32 src copy supported.\"", "ARC::GPR32RegClass", "\"Only GPR32 dest copy supported.\"", "ARC::MOV_rr" ]

ARCInstrInfo

copyPhysReg

ARC

MPU

LLVM

22,242

87

1

[]

[ "<s>", "static", "rtx", "neon_vdup_constant", "(", "rtx", "vals", ",", "bool", "generate", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "vals", ")", ";", "machine_mode", "inner_mode", "=", "GET_MODE_INNER", "(", "mode", ")", ";", "rtx", "x", ";"...

[ "Return", "a", "non-NULL", "RTX", "iff", "VALS", "is", "a", "vector", "constant", "that", "can", "be", "loaded", "into", "a", "register", "using", "VDUP", ".", "If", "this", "is", "the", "case", ",", "and", "GENERATE", "is", "set", ",", "we", "also", ...

[ "arm", "4" ]

arm

neon_vdup_constant

arm

CPU

GCC

22,243

89

1

[]

[ "<s>", "bool", "MipsSEInstrInfo", "::", "expandPostRAPseudo", "(", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", "->", "getParent", "(", ")", ";", "bool", "isMicroMips", "=", "Subtarget", ".", ...

[ "This", "function", "is", "called", "for", "all", "pseudo", "instructions", "that", "remain", "after", "register", "allocation", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips::RetRA", "Mips::PseudoMFHI", "Mips", "Mips::MFHI16_MM", "Mips::MFHI", "Mips::PseudoMFLO", "Mips", "Mips::MFLO16_MM", "Mips::MFLO", "Mips::PseudoMFHI64", "Mips::MFHI64", "Mips::PseudoMFLO64", "Mips::MFLO64", "Mips::PseudoMTLOHI", "Mips::MTLO",...

MipsSEInstrInfo

expandPostRAPseudo

Mips

CPU

LLVM

22,244

446

1

[]

[ "<s>", "unsigned", "HexagonTTIImpl", "::", "getScalarizationOverhead", "(", "VectorType", "*", "Ty", ",", "const", "APInt", "&", "DemandedElts", ",", "bool", "Insert", ",", "bool", "Extract", ")", "{", "return", "BaseT", "::", "getScalarizationOverhead", "(", "T...

[ "Estimate", "the", "overhead", "of", "scalarizing", "an", "instruction", "." ]

[ "Hexagon", "Hexagon" ]

HexagonTargetTransformInfo

getScalarizationOverhead

Hexagon

DSP

LLVM

22,245

36

1

[]

[ "<s>", "bool", "X86TargetLowering", "::", "isLegalICmpImmediate", "(", "int64_t", "Imm", ")", "const", "{", "return", "Imm", "==", "(", "int32_t", ")", "Imm", ";", "}", "</s>" ]

[ "Return", "true", "if", "the", "specified", "immediate", "is", "legal", "icmp", "immediate", ",", "that", "is", "the", "target", "has", "icmp", "instructions", "which", "can", "compare", "a", "register", "against", "the", "immediate", "without", "having", "to"...

[ "X86", "X86" ]

X86ISelLowering117

isLegalICmpImmediate

X86

CPU

LLVM

22,246

19

1

[]

[ "<s>", "bool", "aarch64_sve_float_mul_immediate_p", "(", "rtx", "x", ")", "{", "rtx", "elt", ";", "return", "(", "const_vec_duplicate_p", "(", "x", ",", "&", "elt", ")", "&&", "GET_CODE", "(", "elt", ")", "==", "CONST_DOUBLE", "&&", "(", "real_equal", "(",...

[ "Return", "true", "if", "X", "is", "a", "valid", "immediate", "operand", "for", "an", "SVE", "FMUL", "instruction", "." ]

[ "aarch64" ]

aarch64

aarch64_sve_float_mul_immediate_p

aarch64

CPU

GCC

22,247

53

1

[]

[ "<s>", "DecodeStatus", "SNESDisassembler", "::", "getInstruction", "(", "MCInst", "&", "Instr", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "VStream", ",", "raw_ostream", "&"...

[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]

[ "SNES", "SNES" ]

SNESDisassembler

getInstruction

SNES

DSP

LLVM

22,248

164

1

[]

[ "<s>", "static", "bool", "arm_scalar_mode_supported_p", "(", "machine_mode", "mode", ")", "{", "if", "(", "mode", "==", "HFmode", ")", "return", "(", "arm_fp16_format", "!=", "ARM_FP16_FORMAT_NONE", ")", ";", "else", "if", "(", "ALL_FIXED_POINT_MODE_P", "(", "mo...

[ "Implement", "TARGET_SCALAR_MODE_SUPPORTED_P", ".", "This", "simply", "adds", "HFmode", "as", "a", "supported", "mode", ";", "even", "though", "we", "do", "n't", "implement", "arithmetic", "on", "this", "type", "directly", ",", "it", "'s", "supported", "by", "...

[ "arm" ]

arm4

arm_scalar_mode_supported_p

arm

CPU

GCC

22,249

40

1

[]

[ "<s>", "static", "sbitmap", "aarch64_components_for_bb", "(", "basic_block", "bb", ")", "{", "bitmap", "in", "=", "DF_LIVE_IN", "(", "bb", ")", ";", "bitmap", "gen", "=", "&", "DF_LIVE_BB_INFO", "(", "bb", ")", "->", "gen", ";", "bitmap", "kill", "=", "&...

[ "Implement", "TARGET_SHRINK_WRAP_COMPONENTS_FOR_BB", "." ]

[ "aarch64", "1", "0", "8", "0", "1", "1", "8", "8" ]

aarch646

aarch64_components_for_bb

aarch64

CPU

GCC

22,250

216

1

[]

[ "<s>", "bool", "XtensaPassConfig", "::", "addInstSelector", "(", ")", "{", "return", "false", ";", "}", "</s>" ]

[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]

[ "Xtensa", "Xtensa" ]

XtensaTargetMachine1

addInstSelector

Xtensa

MPU

LLVM

22,251

11

1

[]

[ "<s>", "bool", "MipsSubtarget", "::", "enablePostRAScheduler", "(", "CodeGenOpt", "::", "Level", "OptLevel", ",", "TargetSubtargetInfo", "::", "AntiDepBreakMode", "&", "Mode", ",", "RegClassVector", "&", "CriticalPathRCs", ")", "const", "{", "Mode", "=", "TargetSubt...

[ "True", "if", "the", "subtarget", "should", "run", "a", "scheduler", "after", "register", "allocation", "." ]

[ "Mips", "Mips", "Mips", "Mips::CPU64RegsRegClass", "Mips::CPURegsRegClass" ]

MipsSubtarget10

enablePostRAScheduler

Mips

CPU

LLVM

22,252

61

1

[]

[ "<s>", "StackOffset", "M88kFrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "Register", "&", "FrameReg", ")", "const", "{", "return", "StackOffset", "::", "getFixed", "(", "resolveFrameIndexReference"...

[ "getFrameIndexReference", "-", "This", "method", "should", "return", "the", "base", "register", "and", "offset", "used", "to", "reference", "a", "frame", "index", "location", "." ]

[ "M88k", "M88k" ]

M88kFrameLowering

getFrameIndexReference

M88k

MPU

LLVM

22,253

35

1

[]

[ "<s>", "void", "PPCDispatchGroupSBHazardRecognizer", "::", "EmitNoop", "(", ")", "{", "unsigned", "Directive", "=", "DAG", "->", "TM", ".", "getSubtarget", "<", "PPCSubtarget", ">", "(", ")", ".", "getDarwinDirective", "(", ")", ";", "if", "(", "Directive", ...

[ "EmitNoop", "-", "This", "callback", "is", "invoked", "when", "a", "noop", "was", "added", "to", "the", "instruction", "stream", "." ]

[ "PowerPC", "PPC", "PPC", "PPC::DIR_PWR6", "PPC::DIR_PWR7", "6", "0", "0" ]

PPCHazardRecognizers2

EmitNoop

PowerPC

CPU

LLVM

22,254

71

1

[]

[ "<s>", "void", "Z80InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const",...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "Z80", "Z80", "Z80::GR8RegClass", "Z80::LD8rxm", "0", "Z80::BR16RegClass", "Z80::BR16RegClass", "Z80::LD16rxm", "0", "Z80::GR16RegClass", "Z80::GR16RegClass", "Z80::LD16rxm", "0", "\"Can't load this register from stack slot\"" ]

Z80InstrInfo (2)

loadRegFromStackSlot

Z80

MPU

LLVM

22,255

199

1

[]

[ "<s>", "void", "HexagonInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "T...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "Hexagon", "Hexagon", "Hexagon::IntRegsRegClass", "Hexagon::L2_loadri_io", "0", "Hexagon::DoubleRegsRegClass", "Hexagon::L2_loadrd_io", "0", "Hexagon::PredRegsRegClass", "Hexagon::LDriw_pred", "0", "\"Can't store this register to stack slot\"" ]

HexagonInstrInfo23

loadRegFromStackSlot

Hexagon

DSP

LLVM

22,256

249

1

[]

[ "<s>", "static", "int", "ix86_nsaved_regs", "(", "void", ")", "{", "int", "nregs", "=", "0", ";", "int", "regno", ";", "for", "(", "regno", "=", "0", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ";", "regno", "++", ")", "if", "(", "GENERAL_REGNO_P", "("...

[ "Return", "number", "of", "registers", "to", "be", "saved", "on", "the", "stack", "." ]

[ "i386", "0", "0" ]

i3865

ix86_nsaved_regs

i386

CPU

GCC

22,257

49

1

[]

[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"AZPR Delay Slot Filler\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "AZPR", "\"AZPR Delay Slot Filler\"" ]

DelaySlotFiller

getPassName

AZPR

CPU

LLVM

22,258

13

1

[]

[ "<s>", "void", "AArch64TargetELFStreamer", "::", "emitDirectiveVariantPCS", "(", "MCSymbol", "*", "Symbol", ")", "{", "cast", "<", "MCSymbolELF", ">", "(", "Symbol", ")", "->", "setOther", "(", "ELF", "::", "STO_AARCH64_VARIANT_PCS", ")", ";", "}", "</s>" ]

[ "Callback", "used", "to", "implement", "the", ".variant_pcs", "directive", "." ]

[ "AArch64", "AArch64" ]

AArch64ELFStreamer11

emitDirectiveVariantPCS

AArch64

CPU

LLVM

22,259

26

1

[]

[ "<s>", "bool", "WebAssemblyTargetLowering", "::", "isOffsetFoldingLegal", "(", "const", "GlobalAddressSDNode", "*", "GA", ")", "const", "{", "const", "GlobalValue", "*", "GV", "=", "GA", "->", "getGlobal", "(", ")", ";", "return", "isa", "<", "Function", ">", ...

[ "Return", "true", "if", "folding", "a", "constant", "offset", "with", "the", "given", "GlobalAddress", "is", "legal", "." ]

[ "WebAssembly", "WebAssembly" ]

WebAssemblyISelLowering15

isOffsetFoldingLegal

WebAssembly

Virtual ISA

LLVM

22,260

42

1

[]

[ "<s>", "void", "GCNUpwardRPTracker", "::", "reset", "(", "const", "MachineInstr", "&", "MI", ")", "{", "MRI", "=", "&", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "LiveRegs", "=", "getLiveRegsAfter",...

[ "Reset", "an", "existing", "scalar", "value", "for", "Def", "and", "a", "given", "Instance", "." ]

[ "AMDGPU" ]

GCNRegPressure22

reset

AMDGPU

GPU

LLVM

22,261

50

1

[]

[ "<s>", "static", "tree", "arm_handle_cmse_nonsecure_entry", "(", "tree", "*", "node", ",", "tree", "name", ",", "tree", ",", "int", ",", "bool", "*", "no_add_attrs", ")", "{", "tree", "fndecl", ";", "if", "(", "!", "use_cmse", ")", "{", "*", "no_add_attr...

[ "Called", "upon", "detection", "of", "the", "use", "of", "the", "cmse_nonsecure_entry", "attribute", ",", "this", "function", "will", "check", "whether", "the", "attribute", "is", "allowed", "here", "and", "will", "add", "the", "attribute", "to", "the", "funct...

[ "arm", "\"%qE attribute ignored without -mcmse option.\"", "\"%qE attribute only applies to functions\"", "\"%qE attribute has no effect on functions \"", "\"with static linkage\"" ]

arm6

arm_handle_cmse_nonsecure_entry

arm

CPU

GCC

22,262

128

1

[]

[ "<s>", "bool", "MLxExpansion", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "TII", "=", "static_cast", "<", "const", "ARMBaseInstrInfo", "*", ">", "(", "Fn", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";",...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "ARM", "ARM", "ARM", "ARM" ]

MLxExpansionPass15

runOnMachineFunction

ARM

CPU

LLVM

22,263

145

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"Hexagon Packetizer\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "Hexagon", "\"Hexagon Packetizer\"" ]

HexagonVLIWPacketizer

getPassName

Hexagon

DSP

LLVM

22,264

13

1

[]

[ "<s>", "virtual", "void", "AdvanceCycle", "(", ")", "{", "ResourceAssignment", "::", "AdvanceCycle", "(", ")", ";", "}", "</s>" ]

[ "AdvanceCycle", "-", "This", "callback", "is", "invoked", "whenever", "the", "next", "top-down", "instruction", "to", "be", "scheduled", "can", "not", "issue", "in", "the", "current", "cycle", ",", "either", "because", "of", "latency", "or", "resource", "confl...

[ "TMS320C64X" ]

TMS320C64XHazardRecognizer

AdvanceCycle

TMS320C64X

VLIW

LLVM

22,265

13

1

[]

[ "<s>", "bool", "P2AsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", "Opcode", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "uint64_t", "&", "ErrorInfo", ",", "bool", "MatchingInlineAsm", ")", ...

[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]

[ "P2", "P2", "\"match and emit instruction\\n\"", "P2", "P2::ALWAYS", "\"instruction requires a CPU feature not currently enabled\"", "0U", "\"too few operands for instruction\"", "P2", "\"invalid operand for instruction\"", "\"invalid instruction\"" ]

P2AsmParser

MatchAndEmitInstruction

P2

MPU

LLVM

22,266

222

1

[]

[ "<s>", "static", "void", "nvptx_split_blocks", "(", "bb_insn_map_t", "*", "map", ")", "{", "insn_bb_vec_t", "worklist", ";", "basic_block", "block", ";", "rtx_insn", "*", "insn", ";", "FOR_ALL_BB_FN", "(", "block", ",", "cfun", ")", "{", "bool", "seen_insn", ...

[ "See", "also", "'gcc/omp-oacc-neuter-broadcast.cc", ":", "omp_sese_split_blocks", "'", "." ]

[ "nvptx", "0", "0" ]

nvptx

nvptx_split_blocks

nvptx

GPU

GCC

22,267

203

1

[]

[ "<s>", "static", "void", "tilegx_init_libfuncs", "(", "void", ")", "{", "set_optab_libfunc", "(", "sdiv_optab", ",", "SImode", ",", "\"__divsi3\"", ")", ";", "set_optab_libfunc", "(", "udiv_optab", ",", "SImode", ",", "\"__udivsi3\"", ")", ";", "set_optab_libfunc"...

[ "Implement", "TARGET_INIT_LIBFUNCS", "." ]

[ "tilegx", "\"__divsi3\"", "\"__udivsi3\"", "\"__modsi3\"", "\"__umodsi3\"" ]

tilegx

tilegx_init_libfuncs

tilegx

VLIW

GCC

22,268

44

1

[]

[ "<s>", "bool", "X86FrameLowering", "::", "assignCalleeSavedSpillSlots", "(", "MachineFunction", "&", "MF", ",", "const", "TargetRegisterInfo", "*", "TRI", ",", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ")", "const", "{", "MachineFrameInfo", ...

[ "This", "function", "will", "assign", "callee", "saved", "gprs", "to", "volatile", "vector", "registers", "for", "prologue", "spills", "when", "applicable", "." ]

[ "X86", "X86", "X86", "X86", "X86", "X86", "X86", "0", "X86", "0", "0", "1", "X86::GR64RegClass", "X86::GR32RegClass", "1", "X86", "0", "1", "X86::GR64RegClass", "X86::GR32RegClass", "1" ]

X86FrameLowering106

assignCalleeSavedSpillSlots

X86

CPU

LLVM

22,269

416

1

[]

[ "<s>", "static", "const", "MCAsmInfo", "*", "createMCAsmInfo", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ")", "{", "Triple", "TheTriple", "(", "TT", ")", ";", "switch", "(", "TheTriple", ".", "getOS", "(", ")", ")", "{", "case", "Triple...

[ "createMCAsmInfo", "-", "Create", "a", "MCAsmInfo", "implementation", "for", "the", "specified", "target", "triple", "." ]

[ "X86", "X86", "X86", "X86" ]

X86TargetMachine118

createMCAsmInfo

X86

CPU

LLVM

22,270

80

1

[]

[ "<s>", "static", "bool", "rs6000_vector_mode_supported_p", "(", "enum", "machine_mode", "mode", ")", "{", "if", "(", "TARGET_SPE", "&&", "SPE_VECTOR_MODE", "(", "mode", ")", ")", "return", "true", ";", "else", "if", "(", "TARGET_ALTIVEC", "&&", "ALTIVEC_VECTOR_M...

[ "Target", "hook", "for", "vector_mode_supported_p", "." ]

[ "rs6000" ]

rs60003

rs6000_vector_mode_supported_p

rs6000

CPU

GCC

22,271

39

1

[]

[ "<s>", "static", "bool", "alpha_modes_tieable_p", "(", "machine_mode", "mode1", ",", "machine_mode", "mode2", ")", "{", "return", "(", "alpha_hard_regno_mode_ok", "(", "32", ",", "mode1", ")", "?", "alpha_hard_regno_mode_ok", "(", "32", ",", "mode2", ")", ":", ...

[ "Implement", "TARGET_MODES_TIEABLE_P", ".", "This", "asymmetric", "test", "is", "true", "when", "MODE1", "could", "be", "put", "in", "an", "FP", "register", "but", "MODE2", "could", "not", "." ]

[ "alpha", "32", "32" ]

alpha

alpha_modes_tieable_p

alpha

MPU

GCC

22,272

31

1

[]

[ "<s>", "int", "function_arg_boundary", "(", "enum", "machine_mode", "mode", ",", "tree", "type", ")", "{", "if", "(", "DEFAULT_ABI", "==", "ABI_V4", "&&", "GET_MODE_SIZE", "(", "mode", ")", "==", "8", ")", "return", "64", ";", "else", "if", "(", "SPE_VEC...

[ "If", "defined", ",", "a", "C", "expression", "that", "gives", "the", "alignment", "boundary", ",", "in", "bits", ",", "of", "an", "argument", "with", "the", "specified", "mode", "and", "type", ".", "If", "it", "is", "not", "defined", ",", "PARM_BOUNDARY...

[ "rs6000", "8", "64", "8", "16", "64", "16", "128", "64", "128" ]

rs60003

function_arg_boundary

rs6000

CPU

GCC

22,273

118

1

[]

[ "<s>", "bool", "X86RegisterInfo", "::", "trackLivenessAfterRegAlloc", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "true", ";", "}", "</s>" ]

[ "Returns", "true", "if", "the", "live-ins", "should", "be", "tracked", "after", "register", "allocation", "." ]

[ "X86", "X86" ]

X86RegisterInfo (2)

trackLivenessAfterRegAlloc

X86

CPU

LLVM

22,274

16

1

[]

[ "<s>", "static", "rtx", "aarch64_simd_dup_constant", "(", "rtx", "vals", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "vals", ")", ";", "machine_mode", "inner_mode", "=", "GET_MODE_INNER", "(", "mode", ")", ";", "int", "n_elts", "=", "GET_MODE_NUNIT...

[ "If", "VALS", "is", "a", "vector", "constant", "that", "can", "be", "loaded", "into", "a", "register", "using", "DUP", ",", "generate", "instructions", "to", "do", "so", "and", "return", "an", "RTX", "to", "assign", "to", "the", "register", ".", "Otherwi...

[ "aarch64", "1", "0", "0" ]

aarch642

aarch64_simd_dup_constant

aarch64

CPU

GCC

22,275

129

1

[]

[ "<s>", "static", "void", "ix86_set_func_type", "(", "tree", "fndecl", ")", "{", "if", "(", "cfun", "->", "machine", "->", "func_type", "==", "TYPE_UNKNOWN", ")", "{", "if", "(", "lookup_attribute", "(", "\"interrupt\"", ",", "TYPE_ATTRIBUTES", "(", "TREE_TYPE"...

[ "Set", "the", "func_type", "field", "from", "the", "function", "FNDECL", "." ]

[ "i386", "\"interrupt\"", "0", "2", "1", "\"Only DWARF debug format is supported for interrupt \"", "\"service routine.\"", "\"no_caller_saved_registers\"" ]

i3866

ix86_set_func_type

i386

CPU

GCC

22,276

144

1

[]

[ "<s>", "const", "MCExpr", "*", "getSubExpr", "(", ")", "const", "{", "return", "Expr", ";", "}", "</s>" ]

[ "getSubExpr", "-", "Get", "the", "child", "of", "this", "expression", "." ]

[ "AArch64" ]

AArch64MCExpr (2)

getSubExpr

AArch64

CPU

LLVM

22,277

12

1

[]

[ "<s>", "scalar_chain", "::", "scalar_chain", "(", "enum", "machine_mode", "smode_", ",", "enum", "machine_mode", "vmode_", ")", "{", "smode", "=", "smode_", ";", "vmode", "=", "vmode_", ";", "chain_id", "=", "++", "max_id", ";", "if", "(", "dump_file", ")"...

[ "Initialize", "new", "chain", "." ]

[ "i386", "\"Created a new instruction chain #%d\\n\"" ]

i386-features

scalar_chain

i386

CPU

GCC

22,278

70

1

[]

[ "<s>", "void", "visium_expand_int_cstore", "(", "rtx", "*", "operands", ",", "enum", "machine_mode", "mode", ")", "{", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "operands", "[", "1", "]", ")", ";", "rtx", "op0", "=", "operands", "[", "0", "]", ...

[ "Expand", "a", "cstore", "of", "OPERANDS", "in", "MODE", "for", "EQ/NE/LTU/GTU/GEU/LEU", ".", "We", "generate", "the", "result", "in", "the", "C", "flag", "and", "use", "the", "ADC/SUBC", "instructions", "to", "write", "it", "into", "the", "destination", "re...

[ "visium", "1", "0", "2", "3" ]

visium3

visium_expand_int_cstore

visium

Virtual ISA

GCC

22,279

220

1

[]

[ "<s>", "static", "unsigned", "int", "h8300_classify_operand", "(", "rtx", "op", ",", "int", "size", ",", "enum", "h8300_operand_class", "*", "opclass", ")", "{", "enum", "h8300_operand_class", "dummy", ";", "if", "(", "opclass", "==", "0", ")", "opclass", "=...

[ "Store", "the", "class", "of", "operand", "OP", "in", "*", "CLASS", "and", "return", "the", "length", "of", "any", "extra", "operand", "fields", ".", "SIZE", "is", "the", "number", "of", "bytes", "in", "OP", ".", "CLASS", "can", "be", "null", "if", "...

[ "h8300", "0", "1", "0", "4", "0", "0xffff", "2", "0", "1", "0", "0", "0" ]

h8300

h8300_classify_operand

h8300

MPU

GCC

22,280

226

1

[]

[ "<s>", "bool", "AMDGPUTargetLowering", "::", "isZExtFree", "(", "EVT", "Src", ",", "EVT", "Dest", ")", "const", "{", "if", "(", "Src", "==", "MVT", "::", "i16", ")", "return", "Dest", "==", "MVT", "::", "i32", "||", "Dest", "==", "MVT", "::", "i64", ...

[ "Return", "true", "if", "zero-extending", "the", "specific", "node", "Val", "to", "type", "VT2", "is", "free", "(", "either", "because", "it", "'s", "implicitly", "zero-extended", "such", "as", "ARM", "ldrb", "/", "ldrh", "or", "because", "it", "'s", "fold...

[ "AMDGPU", "AMDGPU", "MVT::i16", "MVT::i32", "MVT::i64", "MVT::i32", "MVT::i64" ]

AMDGPUISelLowering (2)1

isZExtFree

AMDGPU

GPU

LLVM

22,281

48

1

[]

[ "<s>", "int", "aarch64_vec_fpconst_pow_of_2", "(", "rtx", "x", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "!=", "CONST_VECTOR", ")", "return", "-", "1", ";", "if", "(", "GET_MODE_CLASS", "(", "GET_MODE", "(", "x", ")", ")", "!=", "MODE_VECTOR_FLOAT"...

[ "If", "X", "is", "a", "vector", "of", "equal", "CONST_DOUBLE", "values", "and", "that", "value", "is", "Y", ",", "return", "the", "aarch64_fpconst_pow_of_2", "of", "Y", ".", "Otherwise", "return", "-1", "." ]

[ "aarch64", "1", "1", "0", "0", "1", "1", "1" ]

aarch643

aarch64_vec_fpconst_pow_of_2

aarch64

CPU

GCC

22,282

98

1

[]

[ "<s>", "static", "inline", "bool", "is_fast_interrupt_func", "(", "const_tree", "decl", ")", "{", "return", "has_func_attr", "(", "decl", ",", "\"fast_interrupt\"", ")", ";", "}", "</s>" ]

[ "Returns", "true", "if", "the", "provided", "function", "has", "the", "``", "fast_interrupt", "''", "attribute", "." ]

[ "rx", "\"fast_interrupt\"" ]

rx2

is_fast_interrupt_func

rx

CPU

GCC

22,283

18

1

[]

[ "<s>", "SDNode", "*", "PIC16DAGToDAGISel", "::", "Select", "(", "SDNode", "*", "N", ")", "{", "SDNode", "*", "ResNode", "=", "SelectCode", "(", "N", ")", ";", "return", "ResNode", ";", "}", "</s>" ]

[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]

[ "PIC16", "PIC16" ]

PIC16ISelDAGToDAG

Select

PIC16

MPU

LLVM

22,284

24

1

[]

[ "<s>", "rtx", "s390_return_addr_rtx", "(", "int", "count", ",", "rtx", "frame", "ATTRIBUTE_UNUSED", ")", "{", "int", "offset", ";", "rtx", "addr", ";", "if", "(", "!", "TARGET_BACKCHAIN", "&&", "count", ">", "0", ")", "return", "NULL_RTX", ";", "if", "("...

[ "Return", "an", "RTL", "expression", "representing", "the", "value", "of", "the", "return", "address", "for", "the", "frame", "COUNT", "steps", "up", "from", "the", "current", "frame", ".", "FRAME", "is", "the", "frame", "pointer", "of", "that", "frame", "...

[ "s390", "0", "0", "2" ]

s390

s390_return_addr_rtx

s390

MPU

GCC

22,285

90

1

[]

[ "<s>", "bool", "VERegisterInfo", "::", "isConstantPhysReg", "(", "MCRegister", "PhysReg", ")", "const", "{", "return", "false", ";", "}", "</s>" ]

[ "Returns", "true", "if", "PhysReg", "is", "unallocatable", "and", "constant", "throughout", "the", "function", "." ]

[ "VE", "VE" ]

VERegisterInfo

isConstantPhysReg

VE

CPU

LLVM

22,286

14

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"Z80old Expand Pseudo Instructions\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "Z80old", "\"Z80old Expand Pseudo Instructions\"" ]

Z80oldExpandPseudo

getPassName

Z80old

MPU

LLVM

22,287

11

1

[]

[ "<s>", "unsigned", "int", "TMS320C64XRegisterInfo", "::", "getSubReg", "(", "unsigned", "int", ",", "unsigned", "int", ")", "const", "{", "llvm_unreachable", "(", "\"Unimplemented function getSubReg\\n\"", ")", ";", "}", "</s>" ]

[ "Returns", "the", "physical", "register", "number", "of", "sub-register", "``", "Index", "''", "for", "physical", "register", "RegNo", "." ]

[ "TMS320C64X", "TMS320C64X", "\"Unimplemented function getSubReg\\n\"" ]

TMS320C64XRegisterInfo

getSubReg

TMS320C64X

VLIW

LLVM

22,288

20

1

[]

[ "<s>", "void", "SparcFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{", "SparcMachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "SparcMachineFunctionInfo", ">", "(", ")", ";", "MachineBasicBlock", "&", ...

[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]

[ "WDC65816", "SP::SAVEri", "SP::SAVErr", "0", "SP::ADDri", "SP::ADDrr", "SP::PROLOG_LABEL", "SP::I6", "SP::I7", "SP::O7" ]

WDC65816FrameLowering

emitPrologue

WDC65816

MPU

LLVM

22,289

328

1

[]

[ "<s>", "ArrayRef", "<", "MCPhysReg", ">", "MipsABIInfo", "::", "GetByValArgRegs", "(", ")", "const", "{", "if", "(", "IsCheriPureCap", "(", ")", ")", "return", "{", "}", ";", "if", "(", "IsO32", "(", ")", ")", "return", "makeArrayRef", "(", "O32IntRegs",...

[ "The", "registers", "to", "use", "for", "byval", "arguments", "." ]

[ "Mips", "Mips", "Mips", "\"Unhandled ABI\"" ]

MipsABIInfo10

GetByValArgRegs

Mips

CPU

LLVM

22,290

55

1

[]

[ "<s>", "static", "rtx", "function_arg_record_value", "(", "const_tree", "type", ",", "machine_mode", "mode", ",", "int", "slotno", ",", "bool", "named", ",", "int", "regbase", ")", "{", "HOST_WIDE_INT", "typesize", "=", "int_size_in_bytes", "(", "type", ")", "...

[ "Used", "by", "function_arg", "and", "sparc_function_value_1", "to", "implement", "the", "complex", "conventions", "of", "the", "64-bit", "ABI", "for", "passing", "and", "returning", "structures", ".", "Return", "an", "expression", "valid", "as", "a", "return", ...

[ "sparc", "0", "0", "0", "0", "1", "0", "0", "0", "0", "0" ]

sparc5

function_arg_record_value

sparc

CPU

GCC

22,291

259

1

[]

[ "<s>", "const", "RegisterBank", "&", "AArch64RegisterBankInfo", "::", "getRegBankFromRegClass", "(", "const", "TargetRegisterClass", "&", "RC", ")", "const", "{", "switch", "(", "RC", ".", "getID", "(", ")", ")", "{", "case", "AArch64", "::", "FPR8RegClassID", ...

[ "Get", "a", "register", "bank", "that", "covers", "RC", "." ]

[ "AArch64", "AArch64", "AArch64::FPR8RegClassID", "AArch64::FPR16RegClassID", "AArch64::FPR32RegClassID", "AArch64::FPR64RegClassID", "AArch64::FPR128RegClassID", "AArch64::FPR128_loRegClassID", "AArch64::DDRegClassID", "AArch64::DDDRegClassID", "AArch64::DDDDRegClassID", "AArch64::QQRegClassID...

AArch64RegisterBankInfo22

getRegBankFromRegClass

AArch64

CPU

LLVM

22,292

186

1

[]

[ "<s>", "RCPair", "ARMTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "TargetRegisterInfo", "*", "TRI", ",", "const", "std", "::", "string", "&", "Constraint", ",", "MVT", "VT", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ...

[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]

[ "ARM", "ARM", "1", "0", "0U", "ARM::tGPRRegClass", "0U", "ARM::GPRRegClass", "0U", "ARM::hGPRRegClass", "0U", "ARM::tGPRRegClass", "0U", "ARM::GPRRegClass", "MVT::Other", "MVT::f32", "0U", "ARM::SPRRegClass", "64", "0U", "ARM::DPRRegClass", "128", "0U", "ARM::QPRRegClas...

ARMISelLowering132

getRegForInlineAsmConstraint

ARM

CPU

LLVM

22,293

352

1

[]

[ "<s>", "void", "X86DAGToDAGISel", "::", "PreprocessISelDAG", "(", ")", "{", "OptForSize", "=", "MF", "->", "getFunction", "(", ")", ".", "optForSize", "(", ")", ";", "OptForMinSize", "=", "MF", "->", "getFunction", "(", ")", ".", "optForMinSize", "(", ")",...

[ "PreprocessISelDAG", "-", "This", "hook", "allows", "targets", "to", "hack", "on", "the", "graph", "before", "instruction", "selection", "starts", "." ]

[ "X86", "X86", "\"OptForMinSize implies OptForSize\"", "X86ISD::CALL", "X86ISD::TC_RETURN", "X86ISD::CALL", "0", "1", "0", "ISD::FP_ROUND", "ISD::FP_EXTEND", "0", "0", "X86", "X86", "X86", "X86", "X86", "ISD::FP_EXTEND", "1", "ISD::FP_ROUND", "0", "ISD::EXTLOAD", "0" ]

X86ISelDAGToDAG122

PreprocessISelDAG

X86

CPU

LLVM

22,294

486

1

[]

[ "<s>", "static", "int", "getRegClass", "(", "RegisterKind", "Is", ",", "unsigned", "RegWidth", ")", "{", "if", "(", "Is", "==", "IS_VGPR", ")", "{", "switch", "(", "RegWidth", ")", "{", "default", ":", "return", "-", "1", ";", "case", "1", ":", "retu...

[ "Given", "a", "machine", "instruction", "descriptor", ",", "returns", "the", "register", "class", "constraint", "for", "OpNum", ",", "or", "NULL", "." ]

[ "AMDGPU", "1", "1", "AMDGPU::VGPR_32RegClassID", "2", "AMDGPU::VReg_64RegClassID", "3", "AMDGPU::VReg_96RegClassID", "4", "AMDGPU::VReg_128RegClassID", "8", "AMDGPU::VReg_256RegClassID", "16", "AMDGPU::VReg_512RegClassID", "1", "1", "AMDGPU::TTMP_32RegClassID", "2", "AMDGPU::TTMP...

AMDGPUAsmParser16

getRegClass

AMDGPU

GPU

LLVM

22,295

206

1

[]

[ "<s>", "int", "sh_max_mov_insn_displacement", "(", "machine_mode", "mode", ",", "bool", "consider_sh2a", ")", "{", "const", "int", "disp_scale", "=", "consider_sh2a", "?", "(", "4095", "/", "15", ")", ":", "1", ";", "if", "(", "!", "consider_sh2a", "&&", "...

[ "Determine", "the", "maximum", "possible", "displacement", "for", "a", "move", "insn", "for", "the", "specified", "mode", "." ]

[ "sh", "4095", "15", "1", "0", "15" ]

sh

sh_max_mov_insn_displacement

sh

CPU

GCC

22,296

89

1

[]

[ "<s>", "static", "inline", "int", "regno_or_subregno", "(", "rtx", "op", ")", "{", "if", "(", "REG_P", "(", "op", ")", ")", "return", "REGNO", "(", "op", ")", ";", "else", "if", "(", "SUBREG_P", "(", "op", ")", ")", "return", "subreg_regno", "(", "...

[ "Helper", "function", "to", "return", "the", "register", "number", "of", "a", "RTX", "." ]

[ "rs6000" ]

rs60006

regno_or_subregno

rs6000

CPU

GCC

22,297

42

1

[]

[ "<s>", "Value", "*", "AArch64TargetLowering", "::", "emitLoadLinked", "(", "IRBuilderBase", "&", "Builder", ",", "Type", "*", "ValueTy", ",", "Value", "*", "Addr", ",", "AtomicOrdering", "Ord", ")", "const", "{", "Module", "*", "M", "=", "Builder", ".", "G...

[ "Perform", "a", "load-linked", "operation", "on", "Addr", ",", "returning", "a", "``", "Value", "*", "''", "with", "the", "corresponding", "pointee", "type", "." ]

[ "AArch64", "AArch64", "128", "Intrinsic::ID", "Intrinsic::aarch64_ldaxp", "Intrinsic::aarch64_ldxp", "Intrinsic::getDeclaration", "\"lohi\"", "0", "\"lo\"", "1", "\"hi\"", "\"lo64\"", "\"hi64\"", "64", "\"val64\"", "Intrinsic::ID", "Intrinsic::aarch64_ldaxr", "Intrinsic::aarch64_...

AArch64ISelLowering (2)2

emitLoadLinked

AArch64

CPU

LLVM

22,298

308

1

[]

[ "<s>", "ScheduleHazardRecognizer", "::", "HazardType", "SystemZHazardRecognizer", "::", "getHazardType", "(", "SUnit", "*", "SU", ",", "int", "Stalls", ")", "{", "return", "(", "fitsIntoCurrentGroup", "(", "SU", ")", "?", "NoHazard", ":", "Hazard", ")", ";", "...

[ "getHazardType", "-", "Return", "the", "hazard", "type", "of", "emitting", "this", "node", "." ]

[ "SystemZ", "SystemZ" ]

SystemZHazardRecognizer2

getHazardType

SystemZ

CPU

LLVM

22,299

28

1

[]