docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "bool", "MOSPassConfig", "::", "addIRTranslator", "(", ")", "{", "addPass", "(", "new", "IRTranslator", "(", "getOptLevel", "(", ")", ")", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "This", "method", "should", "install", "an", "IR", "translator", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "with", "possibly", "generic", "opcodes", "." ]	[ "MOS", "MOS" ]	MOSTargetMachine	addIRTranslator	MOS	MPU	LLVM	22,500	22	1	[]
[ "<s>", "static", "rtx", "mmix_libcall_value", "(", "machine_mode", "mode", ",", "const_rtx", "fun", "ATTRIBUTE_UNUSED", ")", "{", "return", "gen_rtx_REG", "(", "mode", ",", "MMIX_RETURN_VALUE_REGNUM", ")", ";", "}", "</s>" ]	[ "Implements", "TARGET_LIBCALL_VALUE", "." ]	[ "mmix" ]	mmix	mmix_libcall_value	mmix	CPU	GCC	22,501	21	1	[]
[ "<s>", "bool", "AArch64InstrInfo", "::", "isSchedulingBoundary", "(", "const", "MachineInstr", "&", "MI", ",", "const", "MachineBasicBlock", "*", "MBB", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "TargetInstrInfo", "::", "isSchedul...	[ "isSchedulingBoundary", "-", "Overrides", "the", "isSchedulingBoundary", "from", "Codegen/TargetInstrInfo.cpp", "to", "make", "it", "capable", "of", "identifying", "ENDBR", "intructions", "and", "prevent", "it", "from", "being", "re-scheduled", "." ]	[ "AArch64", "AArch64", "AArch64::DSB", "AArch64::ISB" ]	AArch64InstrInfo5	isSchedulingBoundary	AArch64	CPU	LLVM	22,502	71	1	[]
[ "<s>", "static", "rtx", "frv_frame_offset_rtx", "(", "int", "offset", ")", "{", "rtx", "offset_rtx", "=", "GEN_INT", "(", "offset", ")", ";", "if", "(", "IN_RANGE_P", "(", "offset", ",", "-", "2048", ",", "2047", ")", ")", "return", "offset_rtx", ";", ...	[ "Return", "an", "rtx", "with", "the", "value", "OFFSET", ",", "which", "will", "either", "be", "a", "register", "or", "a", "signed", "12-bit", "integer", ".", "It", "can", "be", "used", "as", "the", "second", "operand", "in", "an", "``", "add", "''", ...	[ "frv", "2048", "2047", "32768", "32767" ]	frv2	frv_frame_offset_rtx	frv	VLIW	GCC	22,503	93	1	[]
[ "<s>", "FunctionType", "", "AMDGPUIntrinsicInfo", "::", "getType", "(", "LLVMContext", "&", "Context", ",", "unsigned", "ID", ",", "ArrayRef", "<", "Type", "", ">", "Tys", ")", "const", "{", "llvm_unreachable", "(", "\"unhandled intrinsic\"", ")", ";", "}", ...	[ "Overload", "to", "return", "most", "specific", "vector", "type", "." ]	[ "AMDGPU", "AMDGPU", "\"unhandled intrinsic\"" ]	AMDGPUIntrinsicInfo	getType	AMDGPU	GPU	LLVM	22,504	28	1	[]
[ "<s>", "const", "unsigned", "", "X86RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "bool", "callsEHReturn", "=", "false", ";", "bool", "ghcCall", "=", "false", ";", "if", "(", "MF", ")", "{", "cal...	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "X86", "X86", "0", "X86::ESI", "X86::EDI", "X86::EBX", "X86::EBP", "0", "X86::EAX", "X86::EDX", "X86::ESI", "X86::EDI", "X86::EBX", "X86::EBP", "0", "X86::RBX", "X86::R12", "X86::R13", "X86::R14", "X86::R15", "X86::RBP", "0", "X86::RAX", "X86::RDX", "X86::RBX", "X86...	X86RegisterInfo11	getCalleeSavedRegs	X86	CPU	LLVM	22,505	351	1	[]
[ "<s>", "static", "bool", "riscv_allocate_stack_slots_for_args", "(", ")", "{", "return", "!", "riscv_naked_function_p", "(", "current_function_decl", ")", ";", "}", "</s>" ]	[ "Implement", "TARGET_ALLOCATE_STACK_SLOTS_FOR_ARGS", "." ]	[ "riscv" ]	riscv	riscv_allocate_stack_slots_for_args	riscv	CPU	GCC	22,506	14	1	[]
[ "<s>", "bool", "X86IndirectBranchTrackingPass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "X86Subtarget", "&", "SubTarget", "=", "MF", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ";", "Metadata", "*", "isCFP...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "X86", "X86", "X86", "X86", "\"cf-protection-branch\"", "X86", "X86", "X86::ENDBR64", "X86::ENDBR32", "0", "0" ]	X86IndirectBranchTracking12	runOnMachineFunction	X86	CPU	LLVM	22,507	473	1	[]
[ "<s>", "bool", "MipsAsmParser", "::", "ParseInstruction", "(", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "return", "true", ";", "}", "</s>" ]	[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]	[ "Mips", "Mips" ]	MipsAsmParser58	ParseInstruction	Mips	CPU	LLVM	22,508	24	1	[]
[ "<s>", "SDValue", "Cpu0TargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVec...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "Cpu0", "Cpu0", "ISD::OutputArg", "16", "Cpu0", "4", "1", "1", "\"Too many values to return!\"", "0", "0", "\"Can only return in registers!\"", "0", "1", "\"Not yet implemented\"", "0", "0", "Cpu0ISD::Ret", "Cpu0ISD::RetValue", "MVT::Other", "0" ]	Cpu0ISelLowering1	LowerReturn	Cpu0	CPU	LLVM	22,509	291	1	[]
[ "<s>", "Register", "ARMBaseRegisterInfo", "::", "materializeFrameBaseRegister", "(", "MachineBasicBlock", "", "MBB", ",", "int", "FrameIdx", ",", "int64_t", "Offset", ")", "const", "{", "ARMFunctionInfo", "", "AFI", "=", "MBB", "->", "getParent", "(", ")", "->...	[ "Insert", "defining", "instruction", "(", "s", ")", "for", "a", "pointer", "to", "FrameIdx", "before", "insertion", "point", "I", "." ]	[ "ARM", "ARM", "ARM", "ARM", "ARM::ADDri", "ARM::tADDframe", "ARM::t2ADDri", "ARM::GPRRegClass", "0", "ARMCC::AL" ]	ARMBaseRegisterInfo	materializeFrameBaseRegister	ARM	CPU	LLVM	22,510	242	1	[]
[ "<s>", "static", "int", "force_new_group", "(", "int", "sched_verbose", ",", "FILE", "", "dump", ",", "rtx", "", "group_insns", ",", "rtx", "next_insn", ",", "bool", "", "group_end", ",", "int", "can_issue_more", ",", "int", "", "group_count", ")", "{"...	[ "Utility", "of", "the", "function", "redefine_groups", ".", "Check", "if", "it", "is", "too", "costly", "to", "schedule", "NEXT_INSN", "together", "with", "GROUP_INSNS", "in", "the", "same", "dispatch", "group", ".", "If", "so", ",", "insert", "nops", "befor...	[ "rs6000", "6", "\"force: group count = %d, can_issue_more = %d\\n\"", "0", "0", "0", "0", "0", "1", "0", "0", "0", "1", "0", "1", "0", "0", "1", "2", "6", "\"done force: group count = %d, can_issue_more = %d\\n\"" ]	rs60003	force_new_group	rs6000	CPU	GCC	22,511	408	1	[]
[ "<s>", "static", "void", "riscv_extend_comparands", "(", "rtx_code", "code", ",", "rtx", "", "op0", ",", "rtx", "", "op1", ")", "{", "if", "(", "GET_MODE_SIZE", "(", "word_mode", ")", ">", "GET_MODE_SIZE", "(", "GET_MODE", "(", "*", "op0", ")", ")", ...	[ "Sign-", "or", "zero-extend", "OP0", "and", "OP1", "for", "integer", "comparisons", "." ]	[ "riscv" ]	riscv1	riscv_extend_comparands	riscv	CPU	GCC	22,512	191	1	[]
[ "<s>", "bool", "HexagonAsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpNo", ",", "const", "char", "", "ExtraCode", ",", "raw_ostream", "&", "OS", ")", "{", "if", "(", "ExtraCode", "&&", "ExtraCode", "[", ...	[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]	[ "Hexagon", "Hexagon", "0", "1", "0", "0", "Hexagon::DoubleRegsRegClass", "0", "Hexagon::isub_lo", "Hexagon::isub_hi", "Hexagon", "\"i\"" ]	HexagonAsmPrinter24	PrintAsmOperand	Hexagon	DSP	LLVM	22,513	226	1	[]
[ "<s>", "bool", "isToken", "(", ")", "const", "override", "{", "return", "Kind", "==", "OpKind", "::", "Token", ";", "}", "</s>" ]	[ "isToken", "-", "Is", "this", "a", "token", "operand", "?" ]	[ "TPC" ]	TPCAsmParser	isToken	TPC	Virtual ISA	LLVM	22,514	15	1	[]
[ "<s>", "static", "inline", "unsigned", "long", "", "ia64_rse_skip_regs", "(", "unsigned", "long", "", "addr", ",", "long", "num_regs", ")", "{", "long", "delta", "=", "ia64_rse_slot_num", "(", "addr", ")", "+", "num_regs", ";", "if", "(", "num_regs", "<"...	[ "The", "inverse", "of", "the", "above", ":", "given", "bspstore", "and", "the", "number", "of", "registers", ",", "calculate", "ar.bsp", "." ]	[ "ia64", "0", "0x3e", "0x3f" ]	unwind-ia64	ia64_rse_skip_regs	ia64	CPU	GCC	22,515	46	1	[]
[ "<s>", "static", "bool", "spu_addr_space_subset_p", "(", "addr_space_t", "subset", ",", "addr_space_t", "superset", ")", "{", "gcc_assert", "(", "subset", "==", "ADDR_SPACE_GENERIC", "\|\|", "subset", "==", "ADDR_SPACE_EA", ")", ";", "gcc_assert", "(", "superset", "...	[ "Determine", "if", "one", "named", "address", "space", "is", "a", "subset", "of", "another", "." ]	[ "spu" ]	spu	spu_addr_space_subset_p	spu	MPU	GCC	22,516	64	1	[]
[ "<s>", "static", "reg_class_t", "xstormy16_preferred_reload_class", "(", "rtx", "x", ",", "reg_class_t", "rclass", ")", "{", "if", "(", "rclass", "==", "GENERAL_REGS", "&&", "(", "MEM_P", "(", "x", ")", "\|\|", "GET_CODE", "(", "x", ")", "==", "POST_INC", "\|...	[ "Worker", "function", "for", "TARGET_PREFERRED_RELOAD_CLASS", "and", "TARGET_PREFERRED_OUTPUT_RELOAD_CLASS", "." ]	[ "stormy16" ]	stormy16	xstormy16_preferred_reload_class	stormy16	CPU	GCC	22,517	52	1	[]
[ "<s>", "int", "m32r_expand_block_move", "(", "rtx", "operands", "[", "]", ")", "{", "rtx", "orig_dst", "=", "operands", "[", "0", "]", ";", "rtx", "orig_src", "=", "operands", "[", "1", "]", ";", "rtx", "bytes_rtx", "=", "operands", "[", "2", "]", ";...	[ "Expand", "string/block", "move", "operations", ".", "operands", "[", "0", "]", "is", "the", "pointer", "to", "the", "destination", ".", "operands", "[", "1", "]", "is", "the", "pointer", "to", "the", "source", ".", "operands", "[", "2", "]", "is", "th...	[ "m32r", "0", "1", "2", "3", "0", "0", "1", "0", "0", "0", "4", "1" ]	m32r4	m32r_expand_block_move	m32r	MPU	GCC	22,518	389	1	[]
[ "<s>", "bool", "X86WinAllocaExpander", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "!", "MF", ".", "getInfo", "<", "X86MachineFunctionInfo", ">", "(", ")", "->", "hasWinAlloca", "(", ")", ")", "return", "false", ";",...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "X86", "X86", "X86", "X86", "4096", "\"stack-probe-size\"", "\"stack-probe-size\"", "0" ]	X86WinAllocaExpander1	runOnMachineFunction	X86	CPU	LLVM	22,519	156	1	[]
[ "<s>", "void", "X86DAGToDAGISel", "::", "PreprocessISelDAG", "(", ")", "{", "OptForSize", "=", "MF", "->", "getFunction", "(", ")", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "AttributeSet", "::", "FunctionIndex", ",", "Attribute", "::", "Optim...	[ "PreprocessISelDAG", "-", "This", "hook", "allows", "targets", "to", "hack", "on", "the", "graph", "before", "instruction", "selection", "starts", "." ]	[ "X86", "X86", "X86ISD::CALL", "X86ISD::TC_RETURN", "X86ISD::CALL", "0", "1", "0", "ISD::FP_ROUND", "ISD::FP_EXTEND", "0", "0", "X86", "X86", "X86", "X86", "X86", "ISD::FP_EXTEND", "1", "ISD::FP_ROUND", "0", "0", "ISD::EXTLOAD", "0", "0" ]	X86ISelDAGToDAG100	PreprocessISelDAG	X86	CPU	LLVM	22,520	481	1	[]
[ "<s>", "void", "output_dbcc_and_branch", "(", "rtx", "*", "operands", ")", "{", "switch", "(", "GET_CODE", "(", "operands", "[", "3", "]", ")", ")", "{", "case", "EQ", ":", "output_asm_insn", "(", "\"dbeq %0,%l1\\n\\tjeq %l2\"", ",", "operands", ")", ";", ...	[ "Output", "a", "dbCC", ";", "jCC", "sequence", ".", "Note", "we", "do", "not", "handle", "the", "floating", "point", "version", "of", "this", "sequence", "(", "Fdbcc", ")", ".", "We", "also", "do", "not", "handle", "alternative", "conditions", "when", "C...	[ "m68k", "3", "\"dbeq %0,%l1\\n\\tjeq %l2\"", "\"dbne %0,%l1\\n\\tjne %l2\"", "\"dbgt %0,%l1\\n\\tjgt %l2\"", "\"dbhi %0,%l1\\n\\tjhi %l2\"", "\"dblt %0,%l1\\n\\tjlt %l2\"", "\"dbcs %0,%l1\\n\\tjcs %l2\"", "\"dbge %0,%l1\\n\\tjge %l2\"", "\"dbcc %0,%l1\\n\\tjcc %l2\"", "\"dble %0,%l1\\n\\tjle %l2...	m68k4	output_dbcc_and_branch	m68k	MPU	GCC	22,521	182	1	[]
[ "<s>", "MVT", "SPIRVTargetLowering", "::", "getRegisterTypeForCallingConv", "(", "LLVMContext", "&", "Context", ",", "CallingConv", "::", "ID", "CC", ",", "EVT", "VT", ")", "const", "{", "if", "(", "VT", ".", "isVector", "(", ")", "&&", "VT", ".", "getVect...	[ "Certain", "combinations", "of", "ABIs", ",", "Targets", "and", "features", "require", "that", "types", "are", "legal", "for", "some", "operations", "and", "not", "for", "other", "operations", "." ]	[ "SPIRV", "SPIRV", "3", "MVT::i1", "MVT::v4i1", "MVT::i8", "MVT::v4i8" ]	SPIRVISelLowering	getRegisterTypeForCallingConv	SPIRV	Virtual ISA	LLVM	22,522	81	1	[]
[ "<s>", "void", "Emitter", "<", "CodeEmitter", ">", "::", "emitInstruction", "(", "const", "MachineInstr", "&", "MI", ")", "{", "DOUT", "(", "llvm", "::", "dbgs", "(", ")", "<<", "\"JIT: \"", "<<", "(", "void", "*", ")", "MCE", ".", "getCurrentPCValue", ...	[ "Targets", "should", "implement", "this", "to", "emit", "instructions", "." ]	[ "ARM", "\"JIT: \"", "\":\\t\"", "ARMII::FormMask", "\"Unhandled instruction encoding format!\"", "ARMII::Pseudo", "ARMII::DPFrm", "ARMII::DPSoRegFrm", "ARMII::LdFrm", "ARMII::StFrm", "ARMII::LdMiscFrm", "ARMII::StMiscFrm", "ARMII::LdStMulFrm", "ARMII::MulFrm", "ARMII::ExtFrm", "ARMII::...	ARMCodeEmitter20	emitInstruction	ARM	CPU	LLVM	22,523	301	1	[]
[ "<s>", "static", "tree", "altivec_build_resolved_builtin", "(", "tree", "*", "args", ",", "int", "n", ",", "tree", "fntype", ",", "tree", "ret_type", ",", "rs6000_gen_builtins", "bif_id", ",", "rs6000_gen_builtins", "ovld_id", ")", "{", "tree", "argtypes", "=", ...	[ "Build", "a", "tree", "for", "a", "function", "call", "to", "an", "Altivec", "non-overloaded", "builtin", ".", "The", "overloaded", "builtin", "that", "matched", "the", "types", "and", "args", "is", "described", "by", "DESC", ".", "The", "N", "arguments", ...	[ "rs6000", "0", "3", "1", "2", "1", "2", "0", "0", "0", "2", "0", "4", "0", "0", "1", "1", "0", "2", "2", "0", "1", "3", "3", "0", "1", "2", "4", "4", "0", "1", "2", "3" ]	rs6000-c	altivec_build_resolved_builtin	rs6000	CPU	GCC	22,524	342	1	[]
[ "<s>", "unsigned", "char", "M68kSubtarget", "::", "classifyGlobalReference", "(", "const", "GlobalValue", "*", "GV", ",", "const", "Module", "&", "M", ")", "const", "{", "if", "(", "TM", ".", "shouldAssumeDSOLocal", "(", "M", ",", "GV", ")", ")", "return",...	[ "Classify", "a", "global", "variable", "reference", "for", "the", "current", "subtarget", "according", "to", "how", "we", "should", "reference", "it", "in", "a", "non-pcrel", "context", "." ]	[ "M68k", "M68k", "\"Unsupported code model\"", "M68kII::MO_GOTPCREL", "M68kII::MO_PC_RELATIVE_ADDRESS", "M68kII::MO_GOTPCREL", "M68kII::MO_PC_RELATIVE_ADDRESS", "M68kII::MO_ABSOLUTE_ADDRESS" ]	M68kSubtarget	classifyGlobalReference	M68k	MPU	LLVM	22,525	115	1	[]
[ "<s>", "bool", "SystemZInstrInfo", "::", "analyzeCompare", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "&", "SrcReg", ",", "unsigned", "&", "SrcReg2", ",", "int", "&", "Mask", ",", "int", "&", "Value", ")", "const", "{", "assert", "(", "MI"...	[ "analyzeCompare", "-", "For", "a", "comparison", "instruction", ",", "return", "the", "source", "registers", "in", "SrcReg", "and", "SrcReg2", "if", "having", "two", "register", "operands", ",", "and", "the", "value", "it", "compares", "against", "in", "CmpVal...	[ "SystemZ", "SystemZ", "\"Caller should have checked for a comparison\"", "2", "0", "1", "0", "0", "1", "0" ]	SystemZInstrInfo	analyzeCompare	SystemZ	CPU	LLVM	22,526	115	1	[]
[ "<s>", "void", "aarch64_emit_sve_pred_move", "(", "rtx", "dest", ",", "rtx", "pred", ",", "rtx", "src", ")", "{", "expand_operand", "ops", "[", "3", "]", ";", "machine_mode", "mode", "=", "GET_MODE", "(", "dest", ")", ";", "create_output_operand", "(", "&"...	[ "Emit", "an", "SVE", "predicated", "move", "from", "SRC", "to", "DEST", ".", "PRED", "is", "a", "predicate", "that", "is", "known", "to", "contain", "PTRUE", "." ]	[ "aarch64", "3", "0", "1", "2", "3" ]	aarch646	aarch64_emit_sve_pred_move	aarch64	CPU	GCC	22,527	82	1	[]
[ "<s>", "bool", "AMDGPUMCInstLower", "::", "lowerOperand", "(", "const", "MachineOperand", "&", "MO", ",", "MCOperand", "&", "MCOp", ")", "const", "{", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"unkn...	[ "Wrapper", "for", "MCInstLowering.lowerOperand", "(", ")", "for", "the", "tblgen'erated", "pseudo", "lowering", "." ]	[ "AMDGPU", "AMDGPU", "\"unknown operand type\"", "AMDGPU::getMCReg", "0", "128" ]	AMDGPUMCInstLower11	lowerOperand	AMDGPU	GPU	LLVM	22,528	327	1	[]
[ "<s>", "gimple", "", "gimple_fold_builtin", "(", "unsigned", "int", "code", ",", "gimple_stmt_iterator", "", "gsi", ",", "gcall", "", "stmt", ")", "{", "registered_function", "&", "rfn", "=", "", "(", "*", "registered_functions", ")", "[", "code", "]", ...	[ "Attempt", "to", "fold", "STMT", ",", "given", "that", "it", "'s", "a", "call", "to", "the", "SVE", "function", "with", "subcode", "CODE", ".", "Return", "the", "new", "statement", "on", "success", "and", "null", "on", "failure", ".", "Insert", "any", ...	[ "aarch64" ]	aarch64-sve-builtins	gimple_fold_builtin	aarch64	CPU	GCC	22,529	51	1	[]
[ "<s>", "static", "void", "scan_record_type", "(", "const_tree", "type", ",", "int", "", "intregs_p", ",", "int", "", "fpregs_p", ",", "int", "*", "packed_p", ")", "{", "tree", "field", ";", "for", "(", "field", "=", "TYPE_FIELDS", "(", "type", ")", "...	[ "Scan", "the", "record", "type", "TYPE", "and", "return", "the", "following", "predicates", ":", "-", "INTREGS_P", ":", "the", "record", "contains", "at", "least", "one", "field", "or", "sub-field", "that", "is", "eligible", "for", "promotion", "in", "intege...	[ "sparc", "0", "1", "1", "1" ]	sparc4	scan_record_type	sparc	CPU	GCC	22,530	131	1	[]
[ "<s>", "InstructionCost", "RISCVTTIImpl", "::", "getIntImmCostInst", "(", "unsigned", "Opcode", ",", "unsigned", "Idx", ",", "const", "APInt", "&", "Imm", ",", "Type", "", "Ty", ",", "TTI", "::", "TargetCostKind", "CostKind", ",", "Instruction", "", "Inst", ...	[ "Return", "the", "expected", "cost", "of", "materialization", "for", "the", "given", "integer", "immediate", "of", "the", "specified", "type", "for", "a", "given", "instruction", "." ]	[ "RISCV", "RISCV", "\"getIntImmCost can only estimate cost of materialising integers\"", "0", "0U", "0xffff", "0xffffffff", "1", "64" ]	RISCVTargetTransformInfo10	getIntImmCostInst	RISCV	CPU	LLVM	22,531	253	1	[]
[ "<s>", "X86TargetMachine", "::", "X86TargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel"...	[ "Create", "an", "X86", "target", "." ]	[ "X86", "X86", "X86" ]	X86TargetMachine	X86TargetMachine	X86	CPU	LLVM	22,532	249	1	[]
[ "<s>", "bool", "AArch64CollectLOH", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AArch64", "AArch64", "\"******** AArch64 Collect LOH ********\\n\"", "\"Looking in function \"", "AArch64", "AArch64", "0", "0", "AArch64::ADDXri", "AArch64::LDRXui", "AArch64::LDRWui", "0", "1", "\"Expected reg def\"", "\"Expected reg use\"", "0", "0", "AArch64::ADRP", "0",...	AArch64CollectLOH13	runOnMachineFunction	AArch64	CPU	LLVM	22,533	381	1	[]
[ "<s>", "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "override", "{", "return", "getSubtargetImpl", "(", ")", "->", "getDataLayout", "(", ")", ";", "}", "</s>" ]	[ "Return", "the", "DataLayout", "associated", "with", "the", "module", "this", "SCEV", "instance", "is", "operating", "on", "." ]	[ "Mips" ]	MipsTargetMachine19	getDataLayout	Mips	CPU	LLVM	22,534	19	1	[]
[ "<s>", "static", "struct", "constant_pool", "", "s390_mainpool_start", "(", "void", ")", "{", "struct", "constant_pool", "", "pool", ";", "rtx_insn", "*", "insn", ";", "pool", "=", "s390_alloc_pool", "(", ")", ";", "for", "(", "insn", "=", "get_insns", "...	[ "Collect", "main", "literal", "pool", ".", "Return", "NULL", "on", "overflow", "." ]	[ "s390", "1", "0", "4096" ]	s3904	s390_mainpool_start	s390	MPU	GCC	22,535	290	1	[]
[ "<s>", "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "override", "{", "return", "&", "DL", ";", "}", "</s>" ]	[ "Return", "the", "DataLayout", "associated", "with", "the", "module", "this", "SCEV", "instance", "is", "operating", "on", "." ]	[ "LEG" ]	LEGSubtarget1	getDataLayout	LEG	CPU	LLVM	22,536	14	1	[]
[ "<s>", "static", "rtx", "riscv_emit_binary", "(", "enum", "rtx_code", "code", ",", "rtx", "dest", ",", "rtx", "x", ",", "rtx", "y", ")", "{", "return", "riscv_emit_set", "(", "dest", ",", "gen_rtx_fmt_ee", "(", "code", ",", "GET_MODE", "(", "dest", ")", ...	[ "Emit", "an", "instruction", "of", "the", "form", "(", "set", "DEST", "(", "CODE", "X", "Y", ")", ")", "." ]	[ "riscv" ]	riscv	riscv_emit_binary	riscv	CPU	GCC	22,537	39	1	[]
[ "<s>", "int", "current_function_special_page_vector", "(", "rtx", "x", ")", "{", "int", "num", ";", "if", "(", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", ")", "&&", "(", "SYMBOL_REF_FLAGS", "(", "x", ")", "&", "SYMBOL_FLAG_FUNCVEC_FUNCTION", ")", ...	[ "If", "the", "function", "is", "assigned", "the", "attribute", "'function_vector", "'", ",", "it", "returns", "the", "function", "vector", "number", ",", "otherwise", "returns", "zero", "." ]	[ "m32c", "0", "\"function_vector\"", "0", "0" ]	m32c	current_function_special_page_vector	m32c	MPU	GCC	22,538	113	1	[]
[ "<s>", "void", "R600SchedStrategy", "::", "schedNode", "(", "SUnit", "*", "SU", ",", "bool", "IsTopNode", ")", "{", "if", "(", "NextInstKind", "!=", "CurInstKind", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"Instruction Type Switch\\n\"", ")", ";...	[ "ScheduleDAGMI", "has", "scheduled", "an", "instruction", "-", "tell", "HazardRec", "about", "it", "." ]	[ "AMDGPU", "R600", "\"Instruction Type Switch\\n\"", "31", "0", "4", "R600::ALU_LITERAL_X", "\" Instructions Emitted in this clause\\n\"" ]	R600MachineScheduler13	schedNode	AMDGPU	GPU	LLVM	22,539	198	1	[]
[ "<s>", "void", "emitZerofill", "(", "MCSection", "", "Section", ",", "MCSymbol", "", "Symbol", "=", "nullptr", ",", "uint64_t", "Size", "=", "0", ",", "unsigned", "ByteAlignment", "=", "0", ",", "SMLoc", "Loc", "=", "SMLoc", "(", ")", ")", "override", ...	[ "Emit", "the", "zerofill", "section", "and", "an", "optional", "symbol", "." ]	[ "Patmos", "0", "0" ]	PatmosInstrInfo1	emitZerofill	Patmos	VLIW	LLVM	22,540	33	1	[]
[ "<s>", "SparcTargetMachine", "::", "SparcTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ...	[ "Create", "an", "ILP32", "architecture", "model", "." ]	[ "Sparc", "Sparc", "Sparc", "Sparc" ]	SparcTargetMachine1	SparcTargetMachine	Sparc	CPU	LLVM	22,541	99	1	[]
[ "<s>", "bool", "ldsRequiresM0Init", "(", ")", "const", "{", "return", "getGeneration", "(", ")", "<", "GFX9", ";", "}", "</s>" ]	[ "Return", "if", "most", "LDS", "instructions", "have", "an", "m0", "use", "that", "require", "m0", "to", "be", "initialized", "." ]	[ "AMDGPU" ]	AMDGPUSubtarget	ldsRequiresM0Init	AMDGPU	GPU	LLVM	22,542	14	1	[]
[ "<s>", "const", "char", "", "thumb1_unexpanded_epilogue", "(", "void", ")", "{", "arm_stack_offsets", "", "offsets", ";", "int", "regno", ";", "unsigned", "long", "live_regs_mask", "=", "0", ";", "int", "high_regs_pushed", "=", "0", ";", "int", "extra_pop", ...	[ "The", "bits", "which", "are", "n't", "usefully", "expanded", "as", "rtl", "." ]	[ "arm", "0", "0", "0", "\"\"", "\"\"", "0x0f00", "0", "1", "1", "0xff", "0", "\"no low registers available for popping high registers\"", "12", "1", "0", "1", "0", "0", "0", "1", "1", "0", "1", "\"\\tmov\\t%r, %r\\n\"", "1", "0x0f00", "1", "0", "0xff", "0",...	arm	thumb1_unexpanded_epilogue	arm	CPU	GCC	22,543	508	1	[]
[ "<s>", "static", "int", "ix86_fp_cmp_code_to_pcmp_immediate", "(", "enum", "rtx_code", "code", ")", "{", "switch", "(", "code", ")", "{", "case", "EQ", ":", "return", "0x08", ";", "case", "NE", ":", "return", "0x04", ";", "case", "GT", ":", "return", "0x...	[ "Helper", "for", "ix86_cmp_code_to_pcmp_immediate", "for", "fp", "modes", "." ]	[ "i386", "0x08", "0x04", "0x16", "0x1a", "0x15", "0x19" ]	i3865	ix86_fp_cmp_code_to_pcmp_immediate	i386	CPU	GCC	22,544	58	1	[]
[ "<s>", "bool", "FPGATTIImpl", "::", "isSourceOfDivergence", "(", "const", "Value", "", "V", ")", "{", "if", "(", "const", "Argument", "", "Arg", "=", "dyn_cast", "<", "Argument", ">", "(", "V", ")", ")", "return", "!", "IsKernelFunction", "(", "*", "...	[ "Returns", "whether", "V", "is", "a", "source", "of", "divergence", "." ]	[ "FPGA", "FPGA", "0", "0" ]	FPGATargetTransformInfo	isSourceOfDivergence	FPGA	CPU	LLVM	22,545	196	1	[]
[ "<s>", "static", "int", "riscv_build_integer", "(", "struct", "riscv_integer_op", "*", "codes", ",", "HOST_WIDE_INT", "value", ",", "enum", "machine_mode", "mode", ")", "{", "int", "cost", "=", "riscv_build_integer_1", "(", "codes", ",", "value", ",", "mode", ...	[ "Fill", "CODES", "with", "a", "sequence", "of", "rtl", "operations", "to", "load", "VALUE", ".", "Return", "the", "number", "of", "operations", "needed", "." ]	[ "riscv", "0", "2", "1", "1", "1", "1", "1", "1", "1", "1" ]	riscv2	riscv_build_integer	riscv	CPU	GCC	22,546	212	1	[]
[ "<s>", "bool", "msp430_modes_tieable_p", "(", "machine_mode", "mode1", ",", "machine_mode", "mode2", ")", "{", "if", "(", "(", "mode1", "==", "PSImode", "\|\|", "mode2", "==", "SImode", ")", "\|\|", "(", "mode1", "==", "SImode", "\|\|", "mode2", "==", "PSImode",...	[ "Implements", "MODES_TIEABLE_P", "." ]	[ "msp430" ]	msp4302	msp430_modes_tieable_p	msp430	MPU	GCC	22,547	71	1	[]
[ "<s>", "bool", "Z80TargetLowering", "::", "IsEligibleForTailCallOptimization", "(", "SDValue", "Callee", ",", "CallingConv", "::", "ID", "CalleeCC", ",", "bool", "isVarArg", ",", "Type", "*", "RetTy", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg",...	[ "IsEligibleForTailCallOptimization", "-", "Check", "whether", "the", "call", "is", "eligible", "for", "tail", "call", "optimization", "." ]	[ "Z80", "Z80", "ISD::OutputArg", "ISD::InputArg", "Z80", "Z80", "16", "0", "ISD::ArgFlagsTy" ]	Z80ISelLowering2	IsEligibleForTailCallOptimization	Z80	MPU	LLVM	22,548	330	1	[]
[ "<s>", "void", "Mips16FrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "assert", "(", "&", "MF", ".", "front", "(", ")", "==", "&", "MBB", "&&", "\"Shrink-wrapping not yet support...	[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]	[ "Mips", "Mips", "\"Shrink-wrapping not yet supported\"", "Mips", "Mips", "0", "Mips::SP", "Mips::MoveR3216", "Mips::S0", "Mips::SP" ]	Mips16FrameLowering29	emitPrologue	Mips	CPU	LLVM	22,549	382	1	[]
[ "<s>", "bool", "HexagonInstrInfo", "::", "reverseBranchCondition", "(", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ")", "const", "{", "if", "(", "Cond", ".", "empty", "(", ")", ")", "return", "true", ";", "assert", "(", "Cond", "[", "0", ...	[ "Reverses", "the", "branch", "condition", "of", "the", "specified", "condition", "list", ",", "returning", "false", "on", "success", "and", "true", "if", "it", "can", "not", "be", "reversed", "." ]	[ "Hexagon", "Hexagon", "0", "\"First entry in the cond vector not imm-val\"", "0", "\"Should be a branching condition.\"", "0" ]	HexagonInstrInfo (2)2	reverseBranchCondition	Hexagon	DSP	LLVM	22,550	97	1	[]
[ "<s>", "LM32TargetLowering", "::", "ConstraintType", "LM32TargetLowering", "::", "getConstraintType", "(", "const", "std", "::", "string", "&", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", "(...	[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]	[ "LM32", "LM32", "LM32", "1", "0" ]	LM32ISelLowering	getConstraintType	LM32	MPU	LLVM	22,551	64	1	[]
[ "<s>", "const", "SparcRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "getSubtargetImpl", "(", ")", "->", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "Sparc", "Sparc" ]	SparcTargetMachine2	getRegisterInfo	Sparc	CPU	LLVM	22,552	19	1	[]
[ "<s>", "bool", "MipsAsmPrinter", "::", "doInitialization", "(", "Module", "&", "M", ")", "{", "Mang", "=", "new", "Mangler", "(", "M", ",", "\"\"", ",", "TAI", "->", "getPrivateGlobalPrefix", "(", ")", ")", ";", "O", "<<", "\"\\t.section .mdebug.\"", "<<",...	[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]	[ "Mips", "Mips", "\"\"", "\"\\t.section .mdebug.\"", "\"\\t.section .gcc_compiled_long\"", "\"32\"", "\"64\"", "\"\\t.previous\"" ]	MipsAsmPrinter21	doInitialization	Mips	CPU	LLVM	22,553	72	1	[]
[ "<s>", "void", "rs6000_expand_interleave", "(", "rtx", "target", ",", "rtx", "op0", ",", "rtx", "op1", ",", "bool", "highp", ")", "{", "machine_mode", "vmode", "=", "GET_MODE", "(", "target", ")", ";", "unsigned", "i", ",", "high", ",", "nelt", "=", "G...	[ "Expand", "a", "vector", "interleave", "operation", "." ]	[ "powerpcspe", "1", "0", "2", "0", "2" ]	powerpcspe	rs6000_expand_interleave	powerpcspe	CPU	GCC	22,554	109	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "DominatorTreeWrapperPass", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "DominatorTreeWrapperPass", ">", "(", ")", ";", ...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "Hexagon" ]	HexagonGenExtract	getAnalysisUsage	Hexagon	DSP	LLVM	22,555	36	1	[]
[ "<s>", "OperandMatchResultTy", "MINA32AsmParser", "::", "tryParseRegister", "(", "unsigned", "&", "RegNo", ",", "SMLoc", "&", "StartLoc", ",", "SMLoc", "&", "EndLoc", ")", "{", "const", "AsmToken", "&", "Tok", "=", "getParser", "(", ")", ".", "getTok", "(", ...	[ "tryParseRegister", "-", "parse", "one", "register", "if", "possible" ]	[ "MINA32", "MINA32", "0" ]	MINA32AsmParser	tryParseRegister	MINA32	CPU	LLVM	22,556	81	1	[]
[ "<s>", "bool", "X86TTIImpl", "::", "isLegalMaskedLoad", "(", "Type", "*", "DataTy", ")", "{", "if", "(", "isa", "<", "VectorType", ">", "(", "DataTy", ")", "&&", "DataTy", "->", "getVectorNumElements", "(", ")", "==", "1", ")", "return", "false", ";", ...	[ "Return", "true", "if", "the", "target", "supports", "masked", "load", "." ]	[ "X86", "X86", "1", "32", "64", "8", "16" ]	X86TargetTransformInfo (2)	isLegalMaskedLoad	X86	CPU	LLVM	22,557	102	1	[]
[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "AArch64TargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "std", "::", "string", "&", "Constraint", ",", "MVT", "VT", ")", "const", "{", "if", "(", ...	[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]	[ "AArch64", "AArch64", "1", "0", "64", "0U", "AArch64::GPR64commonRegClass", "0U", "AArch64::GPR32commonRegClass", "MVT::f32", "0U", "AArch64::FPR32RegClass", "64", "0U", "AArch64::FPR64RegClass", "128", "0U", "AArch64::FPR128RegClass", "128", "0U", "AArch64::FPR128_loRegClass...	AArch64ISelLowering117	getRegForInlineAsmConstraint	AArch64	CPU	LLVM	22,558	372	1	[]
[ "<s>", "PPCTargetLowering", "::", "ConstraintType", "PPCTargetLowering", "::", "getConstraintType", "(", "const", "std", "::", "string", "&", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", "(",...	[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]	[ "PowerPC", "PPC", "PPC", "1", "0", "\"wc\"" ]	PPCISelLowering (2)	getConstraintType	PowerPC	CPU	LLVM	22,559	86	1	[]
[ "<s>", "SDValue", "WebAssemblyTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "const...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "WebAssembly", "WebAssembly", "ISD::InputArg", "\"WebAssembly doesn't support non-C calling conventions\"", "WebAssembly", "WebAssembly::ARGUMENTS", "ISD::InputArg", "\"WebAssembly hasn't implemented inalloca arguments\"", "\"WebAssembly hasn't implemented nest arguments\"", "\"WebAssembly hasn't ...	WebAssemblyISelLowering (2)2	LowerFormalArguments	WebAssembly	Virtual ISA	LLVM	22,560	450	1	[]
[ "<s>", "static", "bool", "v850_output_addr_const_extra", "(", "FILE", "*", "file", ",", "rtx", "x", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "!=", "TRUNCATE", ")", "return", "false", ";", "x", "=", "XEXP", "(", "x", ",", "0", ")", ";", "if",...	[ "When", "assemble_integer", "is", "used", "to", "emit", "the", "offsets", "for", "a", "switch", "table", "it", "can", "encounter", "(", "TRUNCATE", ":", "HI", "(", "MINUS", ":", "SI", "(", "LABEL_REF", ":", "SI", ")", "(", "LABEL_REF", ":", "SI", ")", ...	[ "v850", "0", "0", "0", "0" ]	v850	v850_output_addr_const_extra	v850	MPU	GCC	22,561	103	1	[]
[ "<s>", "static", "char", "*", "rs6000_offload_options", "(", "void", ")", "{", "if", "(", "TARGET_64BIT", ")", "return", "xstrdup", "(", "\"-foffload-abi=lp64\"", ")", ";", "else", "return", "xstrdup", "(", "\"-foffload-abi=ilp32\"", ")", ";", "}", "</s>" ]	[ "Implement", "the", "TARGET_OFFLOAD_OPTIONS", "hook", "." ]	[ "rs6000", "\"-foffload-abi=lp64\"", "\"-foffload-abi=ilp32\"" ]	rs6000	rs6000_offload_options	rs6000	CPU	GCC	22,562	26	1	[]
[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"Function: \"", ";", "MF", ".", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "\"\\n\"", ")", ";", "initialize",...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "PowerPC", "\"Function: \"", "\"\\n\"", "\"No ISEL instructions in this function\\n\"" ]	PPCExpandISEL	runOnMachineFunction	PowerPC	CPU	LLVM	22,563	68	1	[]
[ "<s>", "SDValue", "LEGTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "const", "SD...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "LEG", "LEG", "ISD::InputArg", "\"VarArg not supported\"", "16", "LEG", "MVT::i32", "\"Only support MVT::i32 register passing\"", "LEG::GRRegsRegClass", "\"Can only pass arguments as either registers or via the stack\"", "4", "MVT::i32", "\"Only support passing arguments as i32\"" ]	LEGISelLowering	LowerFormalArguments	LEG	CPU	LLVM	22,564	324	1	[]
[ "<s>", "void", "aarch64_expand_compare_and_swap", "(", "rtx", "operands", "[", "]", ")", "{", "rtx", "bval", ",", "rval", ",", "mem", ",", "oldval", ",", "newval", ",", "is_weak", ",", "mod_s", ",", "mod_f", ",", "x", ";", "machine_mode", "mode", ",", ...	[ "Expand", "a", "compare", "and", "swap", "pattern", "." ]	[ "aarch64", "0", "1", "2", "3", "4", "5", "6", "7", "1" ]	aarch642	aarch64_expand_compare_and_swap	aarch64	CPU	GCC	22,565	339	1	[]
[ "<s>", "static", "const", "uint16_t", "*", "lookup", "(", "unsigned", "opcode", ",", "unsigned", "domain", ")", "{", "for", "(", "const", "uint16_t", "(", "&", "Row", ")", "[", "3", "]", ":", "ReplaceableInstrs", ")", "if", "(", "Row", "[", "domain", ...	[ "This", "method", "finds", "the", "value", "with", "the", "given", "Name", "in", "the", "the", "symbol", "table", "." ]	[ "X86", "3", "1" ]	X86InstrInfo (2)1	lookup	X86	CPU	LLVM	22,566	45	1	[]
[ "<s>", "const", "TargetRegisterClass", "", "SIInstrInfo", "::", "getRegClass", "(", "const", "MCInstrDesc", "&", "TID", ",", "unsigned", "OpNum", ",", "const", "TargetRegisterInfo", "", "TRI", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "i...	[ "Given", "a", "machine", "instruction", "descriptor", ",", "returns", "the", "register", "class", "constraint", "for", "OpNum", ",", "or", "NULL", "." ]	[ "AMDGPU", "SI", "SIInstrFlags::DS", "SIInstrFlags::FLAT", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "AMDGPU::getNamedOperandIdx", "SIInstrFlags::DS", "AMDGPU::OpName", "AMDGPU::OpName", "1", "1", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "1" ]	SIInstrInfo11	getRegClass	AMDGPU	GPU	LLVM	22,567	184	1	[]
[ "<s>", "static", "void", "alpha_atomic_assign_expand_fenv", "(", "tree", "", "hold", ",", "tree", "", "clear", ",", "tree", "*", "update", ")", "{", "const", "unsigned", "HOST_WIDE_INT", "SWCR_STATUS_MASK", "=", "(", "0x3fUL", "<<", "17", ")", ";", "tree",...	[ "Implement", "TARGET_ATOMIC_ASSIGN_EXPAND_FENV", "." ]	[ "alpha", "0x3fUL", "17", "\"__ieee_get_fp_control\"", "\"__ieee_set_fp_control\"", "0", "1", "1", "0", "1", "1" ]	alpha	alpha_atomic_assign_expand_fenv	alpha	MPU	GCC	22,568	275	1	[]
[ "<s>", "void", "output_pop_multiple", "(", "rtx", "insn", ",", "rtx", "*", "operands", ")", "{", "char", "buf", "[", "80", "]", ";", "int", "ok", ";", "ok", "=", "analyze_pop_multiple_operation", "(", "PATTERN", "(", "insn", ")", ")", ";", "gcc_assert", ...	[ "Emit", "assembly", "code", "for", "one", "multi-register", "pop", "described", "by", "INSN", ",", "with", "operands", "in", "OPERANDS", "." ]	[ "bfin", "80", "8", "\"( p5:%d ) = [sp++];\\n\"", "6", "\"( r7:%d ) = [sp++];\\n\"", "\"( r7:%d, p5:%d ) = [sp++];\\n\"" ]	bfin	output_pop_multiple	bfin	DSP	GCC	22,569	86	1	[]
[ "<s>", "uint64_t", "MipsAbiFlags", "::", "size", "(", ")", "{", "return", "sizeof", "(", "ElfMipsAbiFlags", ")", ";", "}", "</s>" ]	[ "The", "number", "of", "name/type", "pairs", "is", "returned", "." ]	[ "Mips", "Mips", "Mips" ]	MipsAbiFlags	size	Mips	CPU	LLVM	22,570	14	1	[]
[ "<s>", "void", "R600MCCodeEmitter", "::", "Emit", "(", "uint64_t", "Value", ",", "raw_ostream", "&", "OS", ")", "const", "{", "for", "(", "unsigned", "i", "=", "0", ";", "i", "<", "8", ";", "i", "++", ")", "{", "EmitByte", "(", "(", "Value", ">>", ...	[ "Emit", "-", "Top", "level", "entry", "point", "." ]	[ "R600", "0", "8", "8", "0xff" ]	R600MCCodeEmitter	Emit	R600	GPU	LLVM	22,571	48	1	[]
[ "<s>", "bool", "memreg_operand", "(", "rtx", "op", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{", "return", "MEM_P", "(", "op", ")", "&&", "REG_P", "(", "XEXP", "(", "op", ",", "0", ")", ")", ";", "}", "</s>" ]	[ "Return", "1", "if", "OP", "is", "(", "mem", "(", "reg", "...", ")", ")", ".", "This", "is", "used", "in", "insn", "length", "calcs", "." ]	[ "m32r", "0" ]	m32r	memreg_operand	m32r	MPU	GCC	22,572	28	1	[]
[ "<s>", "SDNode", "*", "SparcDAGToDAGISel", "::", "getGlobalBaseReg", "(", ")", "{", "unsigned", "GlobalBaseReg", "=", "TM", ".", "getSubtargetImpl", "(", ")", "->", "getInstrInfo", "(", ")", "->", "getGlobalBaseReg", "(", "MF", ")", ";", "return", "CurDAG", ...	[ "getGlobalBaseReg", "-", "Return", "a", "virtual", "register", "initialized", "with", "the", "the", "global", "base", "register", "value", "." ]	[ "Sparc", "Sparc" ]	SparcISelDAGToDAG18	getGlobalBaseReg	Sparc	CPU	LLVM	22,573	45	1	[]
[ "<s>", "void", "AArch64Operand", "::", "print", "(", "raw_ostream", "&", "OS", ")", "const", "{", "switch", "(", "Kind", ")", "{", "case", "k_FPImm", ":", "OS", "<<", "\"<fpimm \"", "<<", "getFPImm", "(", ")", ".", "bitcastToAPInt", "(", ")", ".", "get...	[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]	[ "AArch64", "AArch64", "\"<fpimm \"", "\" (inexact)\"", "\">\"", "\"<barrier \"", "\">\"", "\"<barrier invalid #\"", "\">\"", "\"<shiftedimm \"", "\", lsl #\"", "AArch64_AM::getShiftValue", "\">\"", "\"<condcode \"", "\">\"", "\"<vectorlist \"", "0", "\" \"", "\">\"", "\"<vector...	AArch64AsmParser105	print	AArch64	CPU	LLVM	22,574	401	1	[]
[ "<s>", "static", "bool", "optimizeCall", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineInstr", "&", "MI", ",", "const", "MachineRegisterInfo", "&", "MRI", ",", "MachineDominatorTree", "&", "MDT", ",", "LiveIntervals", "&", "LIS", ",", "const", "WebAssemblyT...	[ "optimizeCall", "-", "Take", "the", "given", "call", "instruction", "and", "return", "a", "more", "optimal", "value", "to", "replace", "the", "instruction", "with", "or", "0", "if", "a", "more", "optimal", "form", "ca", "n't", "be", "found", "." ]	[ "WebAssembly", "WebAssembly", "1", "2", "0", "\"Memory Intrinsic results: call to builtin function \"", "\"with wrong signature, from/to mismatch\"" ]	WebAssemblyMemIntrinsicResults10	optimizeCall	WebAssembly	Virtual ISA	LLVM	22,575	200	1	[]
[ "<s>", "static", "bool", "arm_evpc_neon_vuzp", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "unsigned", "int", "i", ",", "odd", ",", "mask", ",", "nelt", "=", "d", "->", "perm", ".", "length", "(", ")", ";", "rtx", "out0", ",", "out1", ","...	[ "Recognize", "patterns", "for", "the", "VUZP", "insns", "." ]	[ "arm", "8", "8", "0", "0", "0", "0", "1", "1", "1", "2", "1", "0", "2", "0" ]	arm7	arm_evpc_neon_vuzp	arm	CPU	GCC	22,576	415	1	[]
[ "<s>", "int", "cris_side_effect_mode_ok", "(", "enum", "rtx_code", "code", ",", "rtx", "*", "ops", ",", "int", "lreg", ",", "int", "rreg", ",", "int", "rval", ",", "int", "multop", ",", "int", "other_op", ")", "{", "int", "mult", "=", "multop", "<", ...	[ "Check", "various", "objections", "to", "the", "side-effect", ".", "Used", "in", "the", "test-part", "of", "an", "anonymous", "insn", "describing", "an", "insn", "with", "a", "possible", "side-effect", ".", "Returns", "nonzero", "if", "the", "implied", "side-e...	[ "cris", "0", "1", "0", "0", "1", "0", "0", "0", "0", "0", "0", "63", "63", "0", "1", "0", "1", "0", "0", "0", "1", "0", "1", "0", "1", "2", "4", "0", "0", "1", "\"internal error: cris_side_effect_mode_ok with bad operands\"" ]	cris1	cris_side_effect_mode_ok	cris	MPU	GCC	22,577	496	1	[]
[ "<s>", "MachineBasicBlock", "::", "iterator", "ARMFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "ARMBaseInstr...	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "ARM", "ARM", "ARM", "ARM", "0", "0", "ARM", "ARM", "\"This eliminateCallFramePseudoInstr does not support Thumb1!\"", "ARM", "ARMCC::CondCodes", "1", "ARMCC::AL", "ARMCC::CondCodes", "ARM::ADJCALLSTACKDOWN", "ARM::tADJCALLSTACKDOWN", "2", "ARM", "3", "ARM::ADJCALLSTACKUP", "...	ARMFrameLowering57	eliminateCallFramePseudoInstr	ARM	CPU	LLVM	22,578	303	1	[]
[ "<s>", "bool", "RISCVTargetLowering", "::", "CanLowerReturn", "(", "CallingConv", "::", "ID", "CallConv", ",", "MachineFunction", "&", "MF", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "LLVMCo...	[ "This", "hook", "should", "be", "implemented", "to", "check", "whether", "the", "return", "values", "described", "by", "the", "Outs", "array", "can", "fit", "into", "the", "return", "registers", "." ]	[ "RI5CY", "RISCV", "ISD::OutputArg", "16", "0", "ISD::ArgFlagsTy", "RISCVABI::ABI", "RISCV", "RISCV" ]	RISCVISelLowering	CanLowerReturn	RI5CY	CPU	LLVM	22,579	185	1	[]
[ "<s>", "virtual", "const", "KudeyarInstrInfo", "*", "getInstrInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]	[ "TargetInstrInfo", "getter", "." ]	[ "Kudeyar", "Kudeyar" ]	KudeyarTargetMachine	getInstrInfo	Kudeyar	CPU	LLVM	22,580	14	1	[]
[ "<s>", "bool", "HexagonAsmParser", "::", "isLabel", "(", "AsmToken", "&", "Token", ")", "{", "MCAsmLexer", "&", "Lexer", "=", "getLexer", "(", ")", ";", "AsmToken", "const", "&", "Second", "=", "Lexer", ".", "getTok", "(", ")", ";", "AsmToken", "Third", ...	[ "Returns", "true", "if", "the", "MachineInstr", "represents", "a", "label", "." ]	[ "Hexagon", "Hexagon" ]	HexagonAsmParser (2)	isLabel	Hexagon	DSP	LLVM	22,581	239	1	[]
[ "<s>", "bool", "pre_incdec_with_reg", "(", "rtx", "op", ",", "unsigned", "int", "reg", ")", "{", "if", "(", "GET_CODE", "(", "op", ")", "!=", "MEM", ")", "return", "false", ";", "op", "=", "XEXP", "(", "op", ",", "0", ")", ";", "if", "(", "GET_CO...	[ "Return", "TRUE", "if", "OP", "is", "a", "PRE_INC", "or", "PRE_DEC", "instruction", "using", "REG", ",", "FALSE", "otherwise", "." ]	[ "h8300", "0", "0" ]	h83001	pre_incdec_with_reg	h8300	MPU	GCC	22,582	80	1	[]
[ "<s>", "static", "bool", "moxie_function_value_regno_p", "(", "const", "unsigned", "int", "regno", ")", "{", "return", "(", "regno", "==", "MOXIE_R0", ")", ";", "}", "</s>" ]	[ "Handle", "TARGET_FUNCTION_VALUE_REGNO_P", ".", "We", "always", "return", "values", "in", "register", "$", "r0", "for", "moxie", "." ]	[ "moxie" ]	moxie	moxie_function_value_regno_p	moxie	CPU	GCC	22,583	18	1	[]
[ "<s>", "unsigned", "int", "rs6000_function_arg_boundary", "(", "machine_mode", "mode", ",", "const_tree", "type", ")", "{", "machine_mode", "elt_mode", ";", "int", "n_elts", ";", "rs6000_discover_homogeneous_aggregate", "(", "mode", ",", "type", ",", "&", "elt_mode"...	[ "If", "defined", ",", "a", "C", "expression", "that", "gives", "the", "alignment", "boundary", ",", "in", "bits", ",", "of", "an", "argument", "with", "the", "specified", "mode", "and", "type", ".", "If", "it", "is", "not", "defined", ",", "PARM_BOUNDARY...	[ "rs6000", "8", "64", "128", "8", "16", "64", "16", "128", "64", "128", "64", "128" ]	rs6000-call	rs6000_function_arg_boundary	rs6000	CPU	GCC	22,584	202	1	[]
[ "<s>", "bool", "HexagonExpandCondsets", "::", "split", "(", "MachineInstr", "&", "MI", ",", "std", "::", "set", "<", "unsigned", ">", "&", "UpdRegs", ")", "{", "if", "(", "TfrLimitActive", ")", "{", "if", "(", "TfrCounter", ">=", "TfrLimit", ")", "return...	[ "Split", "into", "substrings", "around", "the", "occurrences", "of", "a", "separator", "character", "." ]	[ "Hexagon", "Hexagon", "\"\\nsplitting \"", "\": \"", "0", "1", "2", "3", "1", "1" ]	HexagonExpandCondsets	split	Hexagon	DSP	LLVM	22,585	392	1	[]
[ "<s>", "inline", "set_of_reg", "sh_find_set_of_reg", "(", "rtx", "reg", ",", "rtx_insn", "*", "insn", ",", "F", "stepfunc", ",", "bool", "ignore_reg_reg_copies", "=", "false", ")", "{", "set_of_reg", "result", ";", "result", ".", "insn", "=", "insn", ";", ...	[ "Given", "a", "reg", "rtx", "and", "a", "start", "insn", ",", "try", "to", "find", "the", "insn", "that", "sets", "the", "specified", "reg", "by", "using", "the", "specified", "insn", "stepping", "function", ",", "such", "as", "'prev_nonnote_insn_bb", "'",...	[ "sh", "1" ]	sh-protos6	sh_find_set_of_reg	sh	CPU	GCC	22,586	277	1	[]
[ "<s>", "static", "rtx", "ix86_static_chain", "(", "const_tree", "fndecl_or_type", ",", "bool", "incoming_p", ")", "{", "unsigned", "regno", ";", "if", "(", "TARGET_64BIT", ")", "{", "regno", "=", "R10_REG", ";", "}", "else", "{", "const_tree", "fntype", ",",...	[ "Find", "a", "location", "for", "the", "static", "chain", "incoming", "to", "a", "nested", "function", ".", "This", "is", "a", "register", ",", "unless", "all", "free", "registers", "are", "used", "by", "arguments", "." ]	[ "i386", "0", "0", "3", "8" ]	i386	ix86_static_chain	i386	CPU	GCC	22,587	183	1	[]
[ "<s>", "SDValue", "LanaiSelectionDAGInfo", "::", "EmitTargetCodeForMemcpy", "(", "SelectionDAG", "&", ",", "const", "SDLoc", "&", ",", "SDValue", ",", "SDValue", ",", "SDValue", ",", "SDValue", "Size", ",", "unsigned", ",", "bool", ",", "bool", ",", "MachinePo...	[ "Emit", "target-specific", "code", "that", "performs", "a", "memcpy", "." ]	[ "Lanai", "Lanai" ]	LanaiSelectionDAGInfo	EmitTargetCodeForMemcpy	Lanai	CPU	LLVM	22,588	61	1	[]
[ "<s>", "void", "nvptx_expand_call", "(", "rtx", "retval", ",", "rtx", "address", ")", "{", "rtx", "callee", "=", "XEXP", "(", "address", ",", "0", ")", ";", "rtx", "varargs", "=", "NULL_RTX", ";", "unsigned", "parallel", "=", "0", ";", "if", "(", "!"...	[ "Emit", "the", "sequence", "for", "a", "call", "." ]	[ "nvptx", "0", "0", "1", "0", "1", "0", "0", "1", "0", "0", "0", "0" ]	nvptx	nvptx_expand_call	nvptx	GPU	GCC	22,589	418	1	[]
[ "<s>", "bool", "TeakInstrInfo", "::", "isPredicated", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "MI", ".", "isBundle", "(", ")", ")", "{", "MachineBasicBlock", "::", "const_instr_iterator", "I", "=", "MI", ".", "getIterator", "...	[ "Returns", "true", "if", "the", "instruction", "is", "already", "predicated", "." ]	[ "Teak", "Teak", "1", "TeakCC::True", "1", "TeakCC::True" ]	TeakInstrInfo	isPredicated	Teak	DSP	LLVM	22,590	131	1	[]
[ "<s>", "void", "CSKYInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "MCRegister", "DestReg", ",", "MCRegister", "SrcReg", ",", "bool", "KillSrc", ...	[ "}", "Branch", "Analysis", "&", "Modification" ]	[ "CSKY", "CSKY", "CSKY::GPRRegClass", "CSKY::CARRYRegClass", "CSKY::BTSTI32", "0", "CSKY::R8", "CSKY::BTSTI16", "0", "CSKY::CARRYRegClass", "CSKY::GPRRegClass", "CSKY::MVC32", "CSKY::R16", "CSKY::R8", "CSKY::MOVI16", "0", "CSKY::ADDC16", "CSKY::BTSTI16", "0", "0", "CSKY::GPRRe...	CSKYInstrInfo4	copyPhysReg	CSKY	CPU	LLVM	22,591	449	1	[]
[ "<s>", "bool", "MipsSEInstrInfo", "::", "expandPostRAPseudo", "(", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", "->", "getParent", "(", ")", ";", "bool", "isMicroMips", "=", "TM", ".", "getS...	[ "This", "function", "is", "called", "for", "all", "pseudo", "instructions", "that", "remain", "after", "register", "allocation", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips::RetRA", "Mips::RET", "Mips::PseudoMFHI", "Mips", "Mips::MFHI16_MM", "Mips::MFHI", "Mips::PseudoMFLO", "Mips", "Mips::MFLO16_MM", "Mips::MFLO", "Mips::PseudoMFHI64", "Mips::MFHI64", "Mips::PseudoMFLO64", "Mips::MFLO64", "Mips::Pseud...	MipsSEInstrInfo27	expandPostRAPseudo	Mips	CPU	LLVM	22,592	457	1	[]
[ "<s>", "static", "unsigned", "int", "aarch64_case_values_threshold", "(", "void", ")", "{", "if", "(", "optimize", ">", "2", "&&", "selected_cpu", "->", "tune", "->", "max_case_values", "!=", "0", ")", "return", "selected_cpu", "->", "tune", "->", "max_case_va...	[ "Implement", "TARGET_CASE_VALUES_THRESHOLD", "." ]	[ "aarch64", "2", "0", "17" ]	aarch64	aarch64_case_values_threshold	aarch64	CPU	GCC	22,593	40	1	[]
[ "<s>", "void", "M68kMCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "unsi...	[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]	[ "M68k", "M68k", "\"EncodeInstruction: \"", "\"(\"", "\")\\n\"", "16", "0U", "16", "0U", "0", "4", "0", "16", "support::endian", "support::big", "16" ]	M68kMCCodeEmitter1	encodeInstruction	M68k	MPU	LLVM	22,594	178	1	[]
[ "<s>", "void", "ia64_asm_output_external", "(", "FILE", "", "file", ",", "tree", "decl", ",", "const", "char", "", "name", ")", "{", "if", "(", "TREE_SYMBOL_REFERENCED", "(", "DECL_ASSEMBLER_NAME", "(", "decl", ")", ")", ")", "{", "int", "need_visibility",...	[ "Emit", "text", "to", "declare", "externally", "defined", "variables", "and", "functions", ",", "because", "the", "Intel", "assembler", "does", "not", "support", "undefined", "externals", "." ]	[ "ia64" ]	ia64	ia64_asm_output_external	ia64	CPU	GCC	22,595	101	1	[]
[ "<s>", "void", "MSP430RegisterInfo", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", ...	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "MSP430", "MSP430", "0", "0", "1", "0", "MSP430::SUB16ri", "MSP430::SPW", "MSP430::SPW", "1", "MSP430::ADD16ri", "MSP430::SPW", "MSP430::SPW", "3", "1", "MSP430::SUB16ri", "MSP430::SPW", "MSP430::SPW", "3" ]	MSP430RegisterInfo19	eliminateCallFramePseudoInstr	MSP430	MPU	LLVM	22,596	362	1	[]
[ "<s>", "bool", "AArch64FastISel", "::", "fastSelectInstruction", "(", "const", "Instruction", "*", "I", ")", "{", "switch", "(", "I", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "Instruction", "::", "Add", ":", "case", "I...	[ "This", "method", "is", "called", "by", "target-independent", "code", "when", "the", "normal", "FastISel", "process", "fails", "to", "select", "an", "instruction", "." ]	[ "AArch64", "AArch64", "ISD::SREM", "ISD::SREM", "ISD::UREM", "ISD::UREM", "ISD::FP_TO_SINT", "ISD::TRUNCATE", "ISD::SINT_TO_FP", "AArch64" ]	AArch64FastISel (2)	fastSelectInstruction	AArch64	CPU	LLVM	22,597	458	1	[]
[ "<s>", "void", "WebAssemblyMCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", ...	[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]	[ "WebAssembly", "WebAssembly", "\"FIXME: not implemented yet\"" ]	WebAssemblyMCCodeEmitter (2)	encodeInstruction	WebAssembly	Virtual ISA	LLVM	22,598	36	1	[]
[ "<s>", "const", "char", "*", "output_condmove_single", "(", "rtx", "operands", "[", "]", ",", "rtx", "insn", ")", "{", "rtx", "dest", "=", "operands", "[", "2", "]", ";", "rtx", "src", "=", "operands", "[", "3", "]", ";", "if", "(", "GET_CODE", "("...	[ "Return", "a", "string", "to", "output", "a", "single", "word", "conditional", "move", ".", "Operand0", "--", "EQ/NE", "of", "ccr", "register", "and", "0", "Operand1", "--", "CCR", "register", "Operand2", "--", "destination", "Operand3", "--", "source" ]	[ "frv", "2", "3", "\"cmov %z3, %2, %1, %e0\"", "\"cmovfg %3, %2, %1, %e0\"", "\"cldsb%I3%U3 %M3, %2, %1, %e0\"", "\"cldsh%I3%U3 %M3, %2, %1, %e0\"", "\"cld%I3%U3 %M3, %2, %1, %e0\"", "\"cmov %., %2, %1, %e0\"", "\"cmovgf %3, %2, %1, %e0\"", "\"cfmovs %3,%2,%1,%e0\"", "\"cmor %3, %3, %2, %1, %e0...	frv	output_condmove_single	frv	VLIW	GCC	22,599	416	1	[]

[ "<s>", "bool", "MOSPassConfig", "::", "addIRTranslator", "(", ")", "{", "addPass", "(", "new", "IRTranslator", "(", "getOptLevel", "(", ")", ")", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "This", "method", "should", "install", "an", "IR", "translator", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "with", "possibly", "generic", "opcodes", "." ]

[ "MOS", "MOS" ]

MOSTargetMachine

addIRTranslator

MOS

MPU

LLVM

22,500

22

1

[]

[ "<s>", "static", "rtx", "mmix_libcall_value", "(", "machine_mode", "mode", ",", "const_rtx", "fun", "ATTRIBUTE_UNUSED", ")", "{", "return", "gen_rtx_REG", "(", "mode", ",", "MMIX_RETURN_VALUE_REGNUM", ")", ";", "}", "</s>" ]

[ "Implements", "TARGET_LIBCALL_VALUE", "." ]

[ "mmix" ]

mmix

mmix_libcall_value

mmix

CPU

GCC

22,501

21

1

[]

[ "<s>", "bool", "AArch64InstrInfo", "::", "isSchedulingBoundary", "(", "const", "MachineInstr", "&", "MI", ",", "const", "MachineBasicBlock", "*", "MBB", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "TargetInstrInfo", "::", "isSchedul...

[ "isSchedulingBoundary", "-", "Overrides", "the", "isSchedulingBoundary", "from", "Codegen/TargetInstrInfo.cpp", "to", "make", "it", "capable", "of", "identifying", "ENDBR", "intructions", "and", "prevent", "it", "from", "being", "re-scheduled", "." ]

[ "AArch64", "AArch64", "AArch64::DSB", "AArch64::ISB" ]

AArch64InstrInfo5

isSchedulingBoundary

AArch64

CPU

LLVM

22,502

71

1

[]

[ "<s>", "static", "rtx", "frv_frame_offset_rtx", "(", "int", "offset", ")", "{", "rtx", "offset_rtx", "=", "GEN_INT", "(", "offset", ")", ";", "if", "(", "IN_RANGE_P", "(", "offset", ",", "-", "2048", ",", "2047", ")", ")", "return", "offset_rtx", ";", ...

[ "Return", "an", "rtx", "with", "the", "value", "OFFSET", ",", "which", "will", "either", "be", "a", "register", "or", "a", "signed", "12-bit", "integer", ".", "It", "can", "be", "used", "as", "the", "second", "operand", "in", "an", "``", "add", "''", ...

[ "frv", "2048", "2047", "32768", "32767" ]

frv2

frv_frame_offset_rtx

frv

VLIW

GCC

22,503

93

1

[]

[ "<s>", "FunctionType", "*", "AMDGPUIntrinsicInfo", "::", "getType", "(", "LLVMContext", "&", "Context", ",", "unsigned", "ID", ",", "ArrayRef", "<", "Type", "*", ">", "Tys", ")", "const", "{", "llvm_unreachable", "(", "\"unhandled intrinsic\"", ")", ";", "}", ...

[ "Overload", "to", "return", "most", "specific", "vector", "type", "." ]

[ "AMDGPU", "AMDGPU", "\"unhandled intrinsic\"" ]

AMDGPUIntrinsicInfo

getType

AMDGPU

GPU

LLVM

22,504

28

1

[]

[ "<s>", "const", "unsigned", "*", "X86RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "bool", "callsEHReturn", "=", "false", ";", "bool", "ghcCall", "=", "false", ";", "if", "(", "MF", ")", "{", "cal...

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "X86", "X86", "0", "X86::ESI", "X86::EDI", "X86::EBX", "X86::EBP", "0", "X86::EAX", "X86::EDX", "X86::ESI", "X86::EDI", "X86::EBX", "X86::EBP", "0", "X86::RBX", "X86::R12", "X86::R13", "X86::R14", "X86::R15", "X86::RBP", "0", "X86::RAX", "X86::RDX", "X86::RBX", "X86...

X86RegisterInfo11

getCalleeSavedRegs

X86

CPU

LLVM

22,505

351

1

[]

[ "<s>", "static", "bool", "riscv_allocate_stack_slots_for_args", "(", ")", "{", "return", "!", "riscv_naked_function_p", "(", "current_function_decl", ")", ";", "}", "</s>" ]

[ "Implement", "TARGET_ALLOCATE_STACK_SLOTS_FOR_ARGS", "." ]

[ "riscv" ]

riscv

riscv_allocate_stack_slots_for_args

riscv

CPU

GCC

22,506

14

1

[]

[ "<s>", "bool", "X86IndirectBranchTrackingPass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "X86Subtarget", "&", "SubTarget", "=", "MF", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ";", "Metadata", "*", "isCFP...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "X86", "X86", "X86", "X86", "\"cf-protection-branch\"", "X86", "X86", "X86::ENDBR64", "X86::ENDBR32", "0", "0" ]

X86IndirectBranchTracking12

runOnMachineFunction

X86

CPU

LLVM

22,507

473

1

[]

[ "<s>", "bool", "MipsAsmParser", "::", "ParseInstruction", "(", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "return", "true", ";", "}", "</s>" ]

[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]

[ "Mips", "Mips" ]

MipsAsmParser58

ParseInstruction

Mips

CPU

LLVM

22,508

24

1

[]

[ "<s>", "SDValue", "Cpu0TargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVec...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "Cpu0", "Cpu0", "ISD::OutputArg", "16", "Cpu0", "4", "1", "1", "\"Too many values to return!\"", "0", "0", "\"Can only return in registers!\"", "0", "1", "\"Not yet implemented\"", "0", "0", "Cpu0ISD::Ret", "Cpu0ISD::RetValue", "MVT::Other", "0" ]

Cpu0ISelLowering1

LowerReturn

Cpu0

CPU

LLVM

22,509

291

1

[]

[ "<s>", "Register", "ARMBaseRegisterInfo", "::", "materializeFrameBaseRegister", "(", "MachineBasicBlock", "*", "MBB", ",", "int", "FrameIdx", ",", "int64_t", "Offset", ")", "const", "{", "ARMFunctionInfo", "*", "AFI", "=", "MBB", "->", "getParent", "(", ")", "->...

[ "Insert", "defining", "instruction", "(", "s", ")", "for", "a", "pointer", "to", "FrameIdx", "before", "insertion", "point", "I", "." ]

[ "ARM", "ARM", "ARM", "ARM", "ARM::ADDri", "ARM::tADDframe", "ARM::t2ADDri", "ARM::GPRRegClass", "0", "ARMCC::AL" ]

ARMBaseRegisterInfo

materializeFrameBaseRegister

ARM

CPU

LLVM

22,510

242

1

[]

[ "<s>", "static", "int", "force_new_group", "(", "int", "sched_verbose", ",", "FILE", "*", "dump", ",", "rtx", "*", "group_insns", ",", "rtx", "next_insn", ",", "bool", "*", "group_end", ",", "int", "can_issue_more", ",", "int", "*", "group_count", ")", "{"...

[ "Utility", "of", "the", "function", "redefine_groups", ".", "Check", "if", "it", "is", "too", "costly", "to", "schedule", "NEXT_INSN", "together", "with", "GROUP_INSNS", "in", "the", "same", "dispatch", "group", ".", "If", "so", ",", "insert", "nops", "befor...

[ "rs6000", "6", "\"force: group count = %d, can_issue_more = %d\\n\"", "0", "0", "0", "0", "0", "1", "0", "0", "0", "1", "0", "1", "0", "0", "1", "2", "6", "\"done force: group count = %d, can_issue_more = %d\\n\"" ]

rs60003

force_new_group

rs6000

CPU

GCC

22,511

408

1

[]

[ "<s>", "static", "void", "riscv_extend_comparands", "(", "rtx_code", "code", ",", "rtx", "*", "op0", ",", "rtx", "*", "op1", ")", "{", "if", "(", "GET_MODE_SIZE", "(", "word_mode", ")", ">", "GET_MODE_SIZE", "(", "GET_MODE", "(", "*", "op0", ")", ")", ...

[ "Sign-", "or", "zero-extend", "OP0", "and", "OP1", "for", "integer", "comparisons", "." ]

[ "riscv" ]

riscv1

riscv_extend_comparands

riscv

CPU

GCC

22,512

191

1

[]

[ "<s>", "bool", "HexagonAsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "OS", ")", "{", "if", "(", "ExtraCode", "&&", "ExtraCode", "[", ...

[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]

[ "Hexagon", "Hexagon", "0", "1", "0", "0", "Hexagon::DoubleRegsRegClass", "0", "Hexagon::isub_lo", "Hexagon::isub_hi", "Hexagon", "\"i\"" ]

HexagonAsmPrinter24

PrintAsmOperand

Hexagon

DSP

LLVM

22,513

226

1

[]

[ "<s>", "bool", "isToken", "(", ")", "const", "override", "{", "return", "Kind", "==", "OpKind", "::", "Token", ";", "}", "</s>" ]

[ "isToken", "-", "Is", "this", "a", "token", "operand", "?" ]

[ "TPC" ]

TPCAsmParser

isToken

TPC

Virtual ISA

LLVM

22,514

15

1

[]

[ "<s>", "static", "inline", "unsigned", "long", "*", "ia64_rse_skip_regs", "(", "unsigned", "long", "*", "addr", ",", "long", "num_regs", ")", "{", "long", "delta", "=", "ia64_rse_slot_num", "(", "addr", ")", "+", "num_regs", ";", "if", "(", "num_regs", "<"...

[ "The", "inverse", "of", "the", "above", ":", "given", "bspstore", "and", "the", "number", "of", "registers", ",", "calculate", "ar.bsp", "." ]

[ "ia64", "0", "0x3e", "0x3f" ]

unwind-ia64

ia64_rse_skip_regs

ia64

CPU

GCC

22,515

46

1

[]

[ "<s>", "static", "bool", "spu_addr_space_subset_p", "(", "addr_space_t", "subset", ",", "addr_space_t", "superset", ")", "{", "gcc_assert", "(", "subset", "==", "ADDR_SPACE_GENERIC", "||", "subset", "==", "ADDR_SPACE_EA", ")", ";", "gcc_assert", "(", "superset", "...

[ "Determine", "if", "one", "named", "address", "space", "is", "a", "subset", "of", "another", "." ]

[ "spu" ]

spu

spu_addr_space_subset_p

spu

MPU

GCC

22,516

64

1

[]

[ "<s>", "static", "reg_class_t", "xstormy16_preferred_reload_class", "(", "rtx", "x", ",", "reg_class_t", "rclass", ")", "{", "if", "(", "rclass", "==", "GENERAL_REGS", "&&", "(", "MEM_P", "(", "x", ")", "||", "GET_CODE", "(", "x", ")", "==", "POST_INC", "|...

[ "Worker", "function", "for", "TARGET_PREFERRED_RELOAD_CLASS", "and", "TARGET_PREFERRED_OUTPUT_RELOAD_CLASS", "." ]

[ "stormy16" ]

stormy16

xstormy16_preferred_reload_class

stormy16

CPU

GCC

22,517

52

1

[]

[ "<s>", "int", "m32r_expand_block_move", "(", "rtx", "operands", "[", "]", ")", "{", "rtx", "orig_dst", "=", "operands", "[", "0", "]", ";", "rtx", "orig_src", "=", "operands", "[", "1", "]", ";", "rtx", "bytes_rtx", "=", "operands", "[", "2", "]", ";...

[ "Expand", "string/block", "move", "operations", ".", "operands", "[", "0", "]", "is", "the", "pointer", "to", "the", "destination", ".", "operands", "[", "1", "]", "is", "the", "pointer", "to", "the", "source", ".", "operands", "[", "2", "]", "is", "th...

[ "m32r", "0", "1", "2", "3", "0", "0", "1", "0", "0", "0", "4", "1" ]

m32r4

m32r_expand_block_move

m32r

MPU

GCC

22,518

389

1

[]

[ "<s>", "bool", "X86WinAllocaExpander", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "!", "MF", ".", "getInfo", "<", "X86MachineFunctionInfo", ">", "(", ")", "->", "hasWinAlloca", "(", ")", ")", "return", "false", ";",...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "X86", "X86", "X86", "X86", "4096", "\"stack-probe-size\"", "\"stack-probe-size\"", "0" ]

X86WinAllocaExpander1

runOnMachineFunction

X86

CPU

LLVM

22,519

156

1

[]

[ "<s>", "void", "X86DAGToDAGISel", "::", "PreprocessISelDAG", "(", ")", "{", "OptForSize", "=", "MF", "->", "getFunction", "(", ")", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "AttributeSet", "::", "FunctionIndex", ",", "Attribute", "::", "Optim...

[ "PreprocessISelDAG", "-", "This", "hook", "allows", "targets", "to", "hack", "on", "the", "graph", "before", "instruction", "selection", "starts", "." ]

[ "X86", "X86", "X86ISD::CALL", "X86ISD::TC_RETURN", "X86ISD::CALL", "0", "1", "0", "ISD::FP_ROUND", "ISD::FP_EXTEND", "0", "0", "X86", "X86", "X86", "X86", "X86", "ISD::FP_EXTEND", "1", "ISD::FP_ROUND", "0", "0", "ISD::EXTLOAD", "0", "0" ]

X86ISelDAGToDAG100

PreprocessISelDAG

X86

CPU

LLVM

22,520

481

1

[]

[ "<s>", "void", "output_dbcc_and_branch", "(", "rtx", "*", "operands", ")", "{", "switch", "(", "GET_CODE", "(", "operands", "[", "3", "]", ")", ")", "{", "case", "EQ", ":", "output_asm_insn", "(", "\"dbeq %0,%l1\\n\\tjeq %l2\"", ",", "operands", ")", ";", ...

[ "Output", "a", "dbCC", ";", "jCC", "sequence", ".", "Note", "we", "do", "not", "handle", "the", "floating", "point", "version", "of", "this", "sequence", "(", "Fdbcc", ")", ".", "We", "also", "do", "not", "handle", "alternative", "conditions", "when", "C...

[ "m68k", "3", "\"dbeq %0,%l1\\n\\tjeq %l2\"", "\"dbne %0,%l1\\n\\tjne %l2\"", "\"dbgt %0,%l1\\n\\tjgt %l2\"", "\"dbhi %0,%l1\\n\\tjhi %l2\"", "\"dblt %0,%l1\\n\\tjlt %l2\"", "\"dbcs %0,%l1\\n\\tjcs %l2\"", "\"dbge %0,%l1\\n\\tjge %l2\"", "\"dbcc %0,%l1\\n\\tjcc %l2\"", "\"dble %0,%l1\\n\\tjle %l2...

m68k4

output_dbcc_and_branch

m68k

MPU

GCC

22,521

182

1

[]

[ "<s>", "MVT", "SPIRVTargetLowering", "::", "getRegisterTypeForCallingConv", "(", "LLVMContext", "&", "Context", ",", "CallingConv", "::", "ID", "CC", ",", "EVT", "VT", ")", "const", "{", "if", "(", "VT", ".", "isVector", "(", ")", "&&", "VT", ".", "getVect...

[ "Certain", "combinations", "of", "ABIs", ",", "Targets", "and", "features", "require", "that", "types", "are", "legal", "for", "some", "operations", "and", "not", "for", "other", "operations", "." ]

[ "SPIRV", "SPIRV", "3", "MVT::i1", "MVT::v4i1", "MVT::i8", "MVT::v4i8" ]

SPIRVISelLowering

getRegisterTypeForCallingConv

SPIRV

Virtual ISA

LLVM

22,522

81

1

[]

[ "<s>", "void", "Emitter", "<", "CodeEmitter", ">", "::", "emitInstruction", "(", "const", "MachineInstr", "&", "MI", ")", "{", "DOUT", "(", "llvm", "::", "dbgs", "(", ")", "<<", "\"JIT: \"", "<<", "(", "void", "*", ")", "MCE", ".", "getCurrentPCValue", ...

[ "Targets", "should", "implement", "this", "to", "emit", "instructions", "." ]

[ "ARM", "\"JIT: \"", "\":\\t\"", "ARMII::FormMask", "\"Unhandled instruction encoding format!\"", "ARMII::Pseudo", "ARMII::DPFrm", "ARMII::DPSoRegFrm", "ARMII::LdFrm", "ARMII::StFrm", "ARMII::LdMiscFrm", "ARMII::StMiscFrm", "ARMII::LdStMulFrm", "ARMII::MulFrm", "ARMII::ExtFrm", "ARMII::...

ARMCodeEmitter20

emitInstruction

ARM

CPU

LLVM

22,523

301

1

[]

[ "<s>", "static", "tree", "altivec_build_resolved_builtin", "(", "tree", "*", "args", ",", "int", "n", ",", "tree", "fntype", ",", "tree", "ret_type", ",", "rs6000_gen_builtins", "bif_id", ",", "rs6000_gen_builtins", "ovld_id", ")", "{", "tree", "argtypes", "=", ...

[ "Build", "a", "tree", "for", "a", "function", "call", "to", "an", "Altivec", "non-overloaded", "builtin", ".", "The", "overloaded", "builtin", "that", "matched", "the", "types", "and", "args", "is", "described", "by", "DESC", ".", "The", "N", "arguments", ...

[ "rs6000", "0", "3", "1", "2", "1", "2", "0", "0", "0", "2", "0", "4", "0", "0", "1", "1", "0", "2", "2", "0", "1", "3", "3", "0", "1", "2", "4", "4", "0", "1", "2", "3" ]

rs6000-c

altivec_build_resolved_builtin

rs6000

CPU

GCC

22,524

342

1

[]

[ "<s>", "unsigned", "char", "M68kSubtarget", "::", "classifyGlobalReference", "(", "const", "GlobalValue", "*", "GV", ",", "const", "Module", "&", "M", ")", "const", "{", "if", "(", "TM", ".", "shouldAssumeDSOLocal", "(", "M", ",", "GV", ")", ")", "return",...

[ "Classify", "a", "global", "variable", "reference", "for", "the", "current", "subtarget", "according", "to", "how", "we", "should", "reference", "it", "in", "a", "non-pcrel", "context", "." ]

[ "M68k", "M68k", "\"Unsupported code model\"", "M68kII::MO_GOTPCREL", "M68kII::MO_PC_RELATIVE_ADDRESS", "M68kII::MO_GOTPCREL", "M68kII::MO_PC_RELATIVE_ADDRESS", "M68kII::MO_ABSOLUTE_ADDRESS" ]

M68kSubtarget

classifyGlobalReference

M68k

MPU

LLVM

22,525

115

1

[]

[ "<s>", "bool", "SystemZInstrInfo", "::", "analyzeCompare", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "&", "SrcReg", ",", "unsigned", "&", "SrcReg2", ",", "int", "&", "Mask", ",", "int", "&", "Value", ")", "const", "{", "assert", "(", "MI"...

[ "analyzeCompare", "-", "For", "a", "comparison", "instruction", ",", "return", "the", "source", "registers", "in", "SrcReg", "and", "SrcReg2", "if", "having", "two", "register", "operands", ",", "and", "the", "value", "it", "compares", "against", "in", "CmpVal...

[ "SystemZ", "SystemZ", "\"Caller should have checked for a comparison\"", "2", "0", "1", "0", "0", "1", "0" ]

SystemZInstrInfo

analyzeCompare

SystemZ

CPU

LLVM

22,526

115

1

[]

[ "<s>", "void", "aarch64_emit_sve_pred_move", "(", "rtx", "dest", ",", "rtx", "pred", ",", "rtx", "src", ")", "{", "expand_operand", "ops", "[", "3", "]", ";", "machine_mode", "mode", "=", "GET_MODE", "(", "dest", ")", ";", "create_output_operand", "(", "&"...

[ "Emit", "an", "SVE", "predicated", "move", "from", "SRC", "to", "DEST", ".", "PRED", "is", "a", "predicate", "that", "is", "known", "to", "contain", "PTRUE", "." ]

[ "aarch64", "3", "0", "1", "2", "3" ]

aarch646

aarch64_emit_sve_pred_move

aarch64

CPU

GCC

22,527

82

1

[]

[ "<s>", "bool", "AMDGPUMCInstLower", "::", "lowerOperand", "(", "const", "MachineOperand", "&", "MO", ",", "MCOperand", "&", "MCOp", ")", "const", "{", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"unkn...

[ "Wrapper", "for", "MCInstLowering.lowerOperand", "(", ")", "for", "the", "tblgen'erated", "pseudo", "lowering", "." ]

[ "AMDGPU", "AMDGPU", "\"unknown operand type\"", "AMDGPU::getMCReg", "0", "128" ]

AMDGPUMCInstLower11

lowerOperand

AMDGPU

GPU

LLVM

22,528

327

1

[]

[ "<s>", "gimple", "*", "gimple_fold_builtin", "(", "unsigned", "int", "code", ",", "gimple_stmt_iterator", "*", "gsi", ",", "gcall", "*", "stmt", ")", "{", "registered_function", "&", "rfn", "=", "*", "(", "*", "registered_functions", ")", "[", "code", "]", ...

[ "Attempt", "to", "fold", "STMT", ",", "given", "that", "it", "'s", "a", "call", "to", "the", "SVE", "function", "with", "subcode", "CODE", ".", "Return", "the", "new", "statement", "on", "success", "and", "null", "on", "failure", ".", "Insert", "any", ...

[ "aarch64" ]

aarch64-sve-builtins

gimple_fold_builtin

aarch64

CPU

GCC

22,529

51

1

[]

[ "<s>", "static", "void", "scan_record_type", "(", "const_tree", "type", ",", "int", "*", "intregs_p", ",", "int", "*", "fpregs_p", ",", "int", "*", "packed_p", ")", "{", "tree", "field", ";", "for", "(", "field", "=", "TYPE_FIELDS", "(", "type", ")", "...

[ "Scan", "the", "record", "type", "TYPE", "and", "return", "the", "following", "predicates", ":", "-", "INTREGS_P", ":", "the", "record", "contains", "at", "least", "one", "field", "or", "sub-field", "that", "is", "eligible", "for", "promotion", "in", "intege...

[ "sparc", "0", "1", "1", "1" ]

sparc4

scan_record_type

sparc

CPU

GCC

22,530

131

1

[]

[ "<s>", "InstructionCost", "RISCVTTIImpl", "::", "getIntImmCostInst", "(", "unsigned", "Opcode", ",", "unsigned", "Idx", ",", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ",", "TTI", "::", "TargetCostKind", "CostKind", ",", "Instruction", "*", "Inst", ...

[ "Return", "the", "expected", "cost", "of", "materialization", "for", "the", "given", "integer", "immediate", "of", "the", "specified", "type", "for", "a", "given", "instruction", "." ]

[ "RISCV", "RISCV", "\"getIntImmCost can only estimate cost of materialising integers\"", "0", "0U", "0xffff", "0xffffffff", "1", "64" ]

RISCVTargetTransformInfo10

getIntImmCostInst

RISCV

CPU

LLVM

22,531

253

1

[]

[ "<s>", "X86TargetMachine", "::", "X86TargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel"...

[ "Create", "an", "X86", "target", "." ]

[ "X86", "X86", "X86" ]

X86TargetMachine

X86

CPU

LLVM

22,532

249

1

[]

[ "<s>", "bool", "AArch64CollectLOH", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AArch64", "AArch64", "\"********** AArch64 Collect LOH **********\\n\"", "\"Looking in function \"", "AArch64", "AArch64", "0", "0", "AArch64::ADDXri", "AArch64::LDRXui", "AArch64::LDRWui", "0", "1", "\"Expected reg def\"", "\"Expected reg use\"", "0", "0", "AArch64::ADRP", "0",...

AArch64CollectLOH13

runOnMachineFunction

AArch64

CPU

LLVM

22,533

381

1

[]

[ "<s>", "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "override", "{", "return", "getSubtargetImpl", "(", ")", "->", "getDataLayout", "(", ")", ";", "}", "</s>" ]

[ "Return", "the", "DataLayout", "associated", "with", "the", "module", "this", "SCEV", "instance", "is", "operating", "on", "." ]

[ "Mips" ]

MipsTargetMachine19

getDataLayout

Mips

CPU

LLVM

22,534

19

1

[]

[ "<s>", "static", "struct", "constant_pool", "*", "s390_mainpool_start", "(", "void", ")", "{", "struct", "constant_pool", "*", "pool", ";", "rtx_insn", "*", "insn", ";", "pool", "=", "s390_alloc_pool", "(", ")", ";", "for", "(", "insn", "=", "get_insns", "...

[ "Collect", "main", "literal", "pool", ".", "Return", "NULL", "on", "overflow", "." ]

[ "s390", "1", "0", "4096" ]

s3904

s390_mainpool_start

s390

MPU

GCC

22,535

290

1

[]

[ "<s>", "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "override", "{", "return", "&", "DL", ";", "}", "</s>" ]

[ "Return", "the", "DataLayout", "associated", "with", "the", "module", "this", "SCEV", "instance", "is", "operating", "on", "." ]

[ "LEG" ]

LEGSubtarget1

getDataLayout

LEG

CPU

LLVM

22,536

14

1

[]

[ "<s>", "static", "rtx", "riscv_emit_binary", "(", "enum", "rtx_code", "code", ",", "rtx", "dest", ",", "rtx", "x", ",", "rtx", "y", ")", "{", "return", "riscv_emit_set", "(", "dest", ",", "gen_rtx_fmt_ee", "(", "code", ",", "GET_MODE", "(", "dest", ")", ...

[ "Emit", "an", "instruction", "of", "the", "form", "(", "set", "DEST", "(", "CODE", "X", "Y", ")", ")", "." ]

[ "riscv" ]

riscv

riscv_emit_binary

riscv

CPU

GCC

22,537

39

1

[]

[ "<s>", "int", "current_function_special_page_vector", "(", "rtx", "x", ")", "{", "int", "num", ";", "if", "(", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", ")", "&&", "(", "SYMBOL_REF_FLAGS", "(", "x", ")", "&", "SYMBOL_FLAG_FUNCVEC_FUNCTION", ")", ...

[ "If", "the", "function", "is", "assigned", "the", "attribute", "'function_vector", "'", ",", "it", "returns", "the", "function", "vector", "number", ",", "otherwise", "returns", "zero", "." ]

[ "m32c", "0", "\"function_vector\"", "0", "0" ]

m32c

current_function_special_page_vector

m32c

MPU

GCC

22,538

113

1

[]

[ "<s>", "void", "R600SchedStrategy", "::", "schedNode", "(", "SUnit", "*", "SU", ",", "bool", "IsTopNode", ")", "{", "if", "(", "NextInstKind", "!=", "CurInstKind", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"Instruction Type Switch\\n\"", ")", ";...

[ "ScheduleDAGMI", "has", "scheduled", "an", "instruction", "-", "tell", "HazardRec", "about", "it", "." ]

[ "AMDGPU", "R600", "\"Instruction Type Switch\\n\"", "31", "0", "4", "R600::ALU_LITERAL_X", "\" Instructions Emitted in this clause\\n\"" ]

R600MachineScheduler13

schedNode

AMDGPU

GPU

LLVM

22,539

198

1

[]

[ "<s>", "void", "emitZerofill", "(", "MCSection", "*", "Section", ",", "MCSymbol", "*", "Symbol", "=", "nullptr", ",", "uint64_t", "Size", "=", "0", ",", "unsigned", "ByteAlignment", "=", "0", ",", "SMLoc", "Loc", "=", "SMLoc", "(", ")", ")", "override", ...

[ "Emit", "the", "zerofill", "section", "and", "an", "optional", "symbol", "." ]

[ "Patmos", "0", "0" ]

PatmosInstrInfo1

emitZerofill

Patmos

VLIW

LLVM

22,540

33

1

[]

[ "<s>", "SparcTargetMachine", "::", "SparcTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ...

[ "Create", "an", "ILP32", "architecture", "model", "." ]

[ "Sparc", "Sparc", "Sparc", "Sparc" ]

SparcTargetMachine1

SparcTargetMachine

Sparc

CPU

LLVM

22,541

99

1

[]

[ "<s>", "bool", "ldsRequiresM0Init", "(", ")", "const", "{", "return", "getGeneration", "(", ")", "<", "GFX9", ";", "}", "</s>" ]

[ "Return", "if", "most", "LDS", "instructions", "have", "an", "m0", "use", "that", "require", "m0", "to", "be", "initialized", "." ]

[ "AMDGPU" ]

AMDGPUSubtarget

ldsRequiresM0Init

AMDGPU

GPU

LLVM

22,542

14

1

[]

[ "<s>", "const", "char", "*", "thumb1_unexpanded_epilogue", "(", "void", ")", "{", "arm_stack_offsets", "*", "offsets", ";", "int", "regno", ";", "unsigned", "long", "live_regs_mask", "=", "0", ";", "int", "high_regs_pushed", "=", "0", ";", "int", "extra_pop", ...

[ "The", "bits", "which", "are", "n't", "usefully", "expanded", "as", "rtl", "." ]

[ "arm", "0", "0", "0", "\"\"", "\"\"", "0x0f00", "0", "1", "1", "0xff", "0", "\"no low registers available for popping high registers\"", "12", "1", "0", "1", "0", "0", "0", "1", "1", "0", "1", "\"\\tmov\\t%r, %r\\n\"", "1", "0x0f00", "1", "0", "0xff", "0",...

arm

thumb1_unexpanded_epilogue

arm

CPU

GCC

22,543

508

1

[]

[ "<s>", "static", "int", "ix86_fp_cmp_code_to_pcmp_immediate", "(", "enum", "rtx_code", "code", ")", "{", "switch", "(", "code", ")", "{", "case", "EQ", ":", "return", "0x08", ";", "case", "NE", ":", "return", "0x04", ";", "case", "GT", ":", "return", "0x...

[ "Helper", "for", "ix86_cmp_code_to_pcmp_immediate", "for", "fp", "modes", "." ]

[ "i386", "0x08", "0x04", "0x16", "0x1a", "0x15", "0x19" ]

i3865

ix86_fp_cmp_code_to_pcmp_immediate

i386

CPU

GCC

22,544

58

1

[]

[ "<s>", "bool", "FPGATTIImpl", "::", "isSourceOfDivergence", "(", "const", "Value", "*", "V", ")", "{", "if", "(", "const", "Argument", "*", "Arg", "=", "dyn_cast", "<", "Argument", ">", "(", "V", ")", ")", "return", "!", "IsKernelFunction", "(", "*", "...

[ "Returns", "whether", "V", "is", "a", "source", "of", "divergence", "." ]

[ "FPGA", "FPGA", "0", "0" ]

FPGATargetTransformInfo

isSourceOfDivergence

FPGA

CPU

LLVM

22,545

196

1

[]

[ "<s>", "static", "int", "riscv_build_integer", "(", "struct", "riscv_integer_op", "*", "codes", ",", "HOST_WIDE_INT", "value", ",", "enum", "machine_mode", "mode", ")", "{", "int", "cost", "=", "riscv_build_integer_1", "(", "codes", ",", "value", ",", "mode", ...

[ "Fill", "CODES", "with", "a", "sequence", "of", "rtl", "operations", "to", "load", "VALUE", ".", "Return", "the", "number", "of", "operations", "needed", "." ]

[ "riscv", "0", "2", "1", "1", "1", "1", "1", "1", "1", "1" ]

riscv2

riscv_build_integer

riscv

CPU

GCC

22,546

212

1

[]

[ "<s>", "bool", "msp430_modes_tieable_p", "(", "machine_mode", "mode1", ",", "machine_mode", "mode2", ")", "{", "if", "(", "(", "mode1", "==", "PSImode", "||", "mode2", "==", "SImode", ")", "||", "(", "mode1", "==", "SImode", "||", "mode2", "==", "PSImode",...

[ "Implements", "MODES_TIEABLE_P", "." ]

[ "msp430" ]

msp4302

msp430_modes_tieable_p

msp430

MPU

GCC

22,547

71

1

[]

[ "<s>", "bool", "Z80TargetLowering", "::", "IsEligibleForTailCallOptimization", "(", "SDValue", "Callee", ",", "CallingConv", "::", "ID", "CalleeCC", ",", "bool", "isVarArg", ",", "Type", "*", "RetTy", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg",...

[ "IsEligibleForTailCallOptimization", "-", "Check", "whether", "the", "call", "is", "eligible", "for", "tail", "call", "optimization", "." ]

[ "Z80", "Z80", "ISD::OutputArg", "ISD::InputArg", "Z80", "Z80", "16", "0", "ISD::ArgFlagsTy" ]

Z80ISelLowering2

IsEligibleForTailCallOptimization

Z80

MPU

LLVM

22,548

330

1

[]

[ "<s>", "void", "Mips16FrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "assert", "(", "&", "MF", ".", "front", "(", ")", "==", "&", "MBB", "&&", "\"Shrink-wrapping not yet support...

[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]

[ "Mips", "Mips", "\"Shrink-wrapping not yet supported\"", "Mips", "Mips", "0", "Mips::SP", "Mips::MoveR3216", "Mips::S0", "Mips::SP" ]

Mips16FrameLowering29

emitPrologue

Mips

CPU

LLVM

22,549

382

1

[]

[ "<s>", "bool", "HexagonInstrInfo", "::", "reverseBranchCondition", "(", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ")", "const", "{", "if", "(", "Cond", ".", "empty", "(", ")", ")", "return", "true", ";", "assert", "(", "Cond", "[", "0", ...

[ "Reverses", "the", "branch", "condition", "of", "the", "specified", "condition", "list", ",", "returning", "false", "on", "success", "and", "true", "if", "it", "can", "not", "be", "reversed", "." ]

[ "Hexagon", "Hexagon", "0", "\"First entry in the cond vector not imm-val\"", "0", "\"Should be a branching condition.\"", "0" ]

HexagonInstrInfo (2)2

reverseBranchCondition

Hexagon

DSP

LLVM

22,550

97

1

[]

[ "<s>", "LM32TargetLowering", "::", "ConstraintType", "LM32TargetLowering", "::", "getConstraintType", "(", "const", "std", "::", "string", "&", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", "(...

[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]

[ "LM32", "LM32", "LM32", "1", "0" ]

LM32ISelLowering

getConstraintType

LM32

MPU

LLVM

22,551

64

1

[]

[ "<s>", "const", "SparcRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "getSubtargetImpl", "(", ")", "->", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "Sparc", "Sparc" ]

SparcTargetMachine2

getRegisterInfo

Sparc

CPU

LLVM

22,552

19

1

[]

[ "<s>", "bool", "MipsAsmPrinter", "::", "doInitialization", "(", "Module", "&", "M", ")", "{", "Mang", "=", "new", "Mangler", "(", "M", ",", "\"\"", ",", "TAI", "->", "getPrivateGlobalPrefix", "(", ")", ")", ";", "O", "<<", "\"\\t.section .mdebug.\"", "<<",...

[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]

[ "Mips", "Mips", "\"\"", "\"\\t.section .mdebug.\"", "\"\\t.section .gcc_compiled_long\"", "\"32\"", "\"64\"", "\"\\t.previous\"" ]

MipsAsmPrinter21

doInitialization

Mips

CPU

LLVM

22,553

72

1

[]

[ "<s>", "void", "rs6000_expand_interleave", "(", "rtx", "target", ",", "rtx", "op0", ",", "rtx", "op1", ",", "bool", "highp", ")", "{", "machine_mode", "vmode", "=", "GET_MODE", "(", "target", ")", ";", "unsigned", "i", ",", "high", ",", "nelt", "=", "G...

[ "Expand", "a", "vector", "interleave", "operation", "." ]

[ "powerpcspe", "1", "0", "2", "0", "2" ]

powerpcspe

rs6000_expand_interleave

powerpcspe

CPU

GCC

22,554

109

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "DominatorTreeWrapperPass", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "DominatorTreeWrapperPass", ">", "(", ")", ";", ...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "Hexagon" ]

HexagonGenExtract

getAnalysisUsage

Hexagon

DSP

LLVM

22,555

36

1

[]

[ "<s>", "OperandMatchResultTy", "MINA32AsmParser", "::", "tryParseRegister", "(", "unsigned", "&", "RegNo", ",", "SMLoc", "&", "StartLoc", ",", "SMLoc", "&", "EndLoc", ")", "{", "const", "AsmToken", "&", "Tok", "=", "getParser", "(", ")", ".", "getTok", "(", ...

[ "tryParseRegister", "-", "parse", "one", "register", "if", "possible" ]

[ "MINA32", "MINA32", "0" ]

MINA32AsmParser

tryParseRegister

MINA32

CPU

LLVM

22,556

81

1

[]

[ "<s>", "bool", "X86TTIImpl", "::", "isLegalMaskedLoad", "(", "Type", "*", "DataTy", ")", "{", "if", "(", "isa", "<", "VectorType", ">", "(", "DataTy", ")", "&&", "DataTy", "->", "getVectorNumElements", "(", ")", "==", "1", ")", "return", "false", ";", ...

[ "Return", "true", "if", "the", "target", "supports", "masked", "load", "." ]

[ "X86", "X86", "1", "32", "64", "8", "16" ]

X86TargetTransformInfo (2)

isLegalMaskedLoad

X86

CPU

LLVM

22,557

102

1

[]

[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "AArch64TargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "std", "::", "string", "&", "Constraint", ",", "MVT", "VT", ")", "const", "{", "if", "(", ...

[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]

[ "AArch64", "AArch64", "1", "0", "64", "0U", "AArch64::GPR64commonRegClass", "0U", "AArch64::GPR32commonRegClass", "MVT::f32", "0U", "AArch64::FPR32RegClass", "64", "0U", "AArch64::FPR64RegClass", "128", "0U", "AArch64::FPR128RegClass", "128", "0U", "AArch64::FPR128_loRegClass...

AArch64ISelLowering117

getRegForInlineAsmConstraint

AArch64

CPU

LLVM

22,558

372

1

[]

[ "<s>", "PPCTargetLowering", "::", "ConstraintType", "PPCTargetLowering", "::", "getConstraintType", "(", "const", "std", "::", "string", "&", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", "(",...

[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]

[ "PowerPC", "PPC", "PPC", "1", "0", "\"wc\"" ]

PPCISelLowering (2)

getConstraintType

PowerPC

CPU

LLVM

22,559

86

1

[]

[ "<s>", "SDValue", "WebAssemblyTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "const...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "WebAssembly", "WebAssembly", "ISD::InputArg", "\"WebAssembly doesn't support non-C calling conventions\"", "WebAssembly", "WebAssembly::ARGUMENTS", "ISD::InputArg", "\"WebAssembly hasn't implemented inalloca arguments\"", "\"WebAssembly hasn't implemented nest arguments\"", "\"WebAssembly hasn't ...

WebAssemblyISelLowering (2)2

LowerFormalArguments

WebAssembly

Virtual ISA

LLVM

22,560

450

1

[]

[ "<s>", "static", "bool", "v850_output_addr_const_extra", "(", "FILE", "*", "file", ",", "rtx", "x", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "!=", "TRUNCATE", ")", "return", "false", ";", "x", "=", "XEXP", "(", "x", ",", "0", ")", ";", "if",...

[ "When", "assemble_integer", "is", "used", "to", "emit", "the", "offsets", "for", "a", "switch", "table", "it", "can", "encounter", "(", "TRUNCATE", ":", "HI", "(", "MINUS", ":", "SI", "(", "LABEL_REF", ":", "SI", ")", "(", "LABEL_REF", ":", "SI", ")", ...

[ "v850", "0", "0", "0", "0" ]

v850

v850_output_addr_const_extra

v850

MPU

GCC

22,561

103

1

[]

[ "<s>", "static", "char", "*", "rs6000_offload_options", "(", "void", ")", "{", "if", "(", "TARGET_64BIT", ")", "return", "xstrdup", "(", "\"-foffload-abi=lp64\"", ")", ";", "else", "return", "xstrdup", "(", "\"-foffload-abi=ilp32\"", ")", ";", "}", "</s>" ]

[ "Implement", "the", "TARGET_OFFLOAD_OPTIONS", "hook", "." ]

[ "rs6000", "\"-foffload-abi=lp64\"", "\"-foffload-abi=ilp32\"" ]

rs6000

rs6000_offload_options

rs6000

CPU

GCC

22,562

26

1

[]

[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"Function: \"", ";", "MF", ".", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "\"\\n\"", ")", ";", "initialize",...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "PowerPC", "\"Function: \"", "\"\\n\"", "\"No ISEL instructions in this function\\n\"" ]

PPCExpandISEL

runOnMachineFunction

PowerPC

CPU

LLVM

22,563

68

1

[]

[ "<s>", "SDValue", "LEGTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "const", "SD...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "LEG", "LEG", "ISD::InputArg", "\"VarArg not supported\"", "16", "LEG", "MVT::i32", "\"Only support MVT::i32 register passing\"", "LEG::GRRegsRegClass", "\"Can only pass arguments as either registers or via the stack\"", "4", "MVT::i32", "\"Only support passing arguments as i32\"" ]

LEGISelLowering

LowerFormalArguments

LEG

CPU

LLVM

22,564

324

1

[]

[ "<s>", "void", "aarch64_expand_compare_and_swap", "(", "rtx", "operands", "[", "]", ")", "{", "rtx", "bval", ",", "rval", ",", "mem", ",", "oldval", ",", "newval", ",", "is_weak", ",", "mod_s", ",", "mod_f", ",", "x", ";", "machine_mode", "mode", ",", ...

[ "Expand", "a", "compare", "and", "swap", "pattern", "." ]

[ "aarch64", "0", "1", "2", "3", "4", "5", "6", "7", "1" ]

aarch642

aarch64_expand_compare_and_swap

aarch64

CPU

GCC

22,565

339

1

[]

[ "<s>", "static", "const", "uint16_t", "*", "lookup", "(", "unsigned", "opcode", ",", "unsigned", "domain", ")", "{", "for", "(", "const", "uint16_t", "(", "&", "Row", ")", "[", "3", "]", ":", "ReplaceableInstrs", ")", "if", "(", "Row", "[", "domain", ...

[ "This", "method", "finds", "the", "value", "with", "the", "given", "Name", "in", "the", "the", "symbol", "table", "." ]

[ "X86", "3", "1" ]

X86InstrInfo (2)1

lookup

X86

CPU

LLVM

22,566

45

1

[]

[ "<s>", "const", "TargetRegisterClass", "*", "SIInstrInfo", "::", "getRegClass", "(", "const", "MCInstrDesc", "&", "TID", ",", "unsigned", "OpNum", ",", "const", "TargetRegisterInfo", "*", "TRI", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "i...

[ "Given", "a", "machine", "instruction", "descriptor", ",", "returns", "the", "register", "class", "constraint", "for", "OpNum", ",", "or", "NULL", "." ]

[ "AMDGPU", "SI", "SIInstrFlags::DS", "SIInstrFlags::FLAT", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "AMDGPU::getNamedOperandIdx", "SIInstrFlags::DS", "AMDGPU::OpName", "AMDGPU::OpName", "1", "1", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "1" ]

SIInstrInfo11

getRegClass

AMDGPU

GPU

LLVM

22,567

184

1

[]

[ "<s>", "static", "void", "alpha_atomic_assign_expand_fenv", "(", "tree", "*", "hold", ",", "tree", "*", "clear", ",", "tree", "*", "update", ")", "{", "const", "unsigned", "HOST_WIDE_INT", "SWCR_STATUS_MASK", "=", "(", "0x3fUL", "<<", "17", ")", ";", "tree",...

[ "Implement", "TARGET_ATOMIC_ASSIGN_EXPAND_FENV", "." ]

[ "alpha", "0x3fUL", "17", "\"__ieee_get_fp_control\"", "\"__ieee_set_fp_control\"", "0", "1", "1", "0", "1", "1" ]

alpha

alpha_atomic_assign_expand_fenv

alpha

MPU

GCC

22,568

275

1

[]

[ "<s>", "void", "output_pop_multiple", "(", "rtx", "insn", ",", "rtx", "*", "operands", ")", "{", "char", "buf", "[", "80", "]", ";", "int", "ok", ";", "ok", "=", "analyze_pop_multiple_operation", "(", "PATTERN", "(", "insn", ")", ")", ";", "gcc_assert", ...

[ "Emit", "assembly", "code", "for", "one", "multi-register", "pop", "described", "by", "INSN", ",", "with", "operands", "in", "OPERANDS", "." ]

[ "bfin", "80", "8", "\"( p5:%d ) = [sp++];\\n\"", "6", "\"( r7:%d ) = [sp++];\\n\"", "\"( r7:%d, p5:%d ) = [sp++];\\n\"" ]

bfin

output_pop_multiple

bfin

DSP

GCC

22,569

86

1

[]

[ "<s>", "uint64_t", "MipsAbiFlags", "::", "size", "(", ")", "{", "return", "sizeof", "(", "ElfMipsAbiFlags", ")", ";", "}", "</s>" ]

[ "The", "number", "of", "name/type", "pairs", "is", "returned", "." ]

[ "Mips", "Mips", "Mips" ]

MipsAbiFlags

size

Mips

CPU

LLVM

22,570

14

1

[]

[ "<s>", "void", "R600MCCodeEmitter", "::", "Emit", "(", "uint64_t", "Value", ",", "raw_ostream", "&", "OS", ")", "const", "{", "for", "(", "unsigned", "i", "=", "0", ";", "i", "<", "8", ";", "i", "++", ")", "{", "EmitByte", "(", "(", "Value", ">>", ...

[ "Emit", "-", "Top", "level", "entry", "point", "." ]

[ "R600", "0", "8", "8", "0xff" ]

R600MCCodeEmitter

Emit

R600

GPU

LLVM

22,571

48

1

[]

[ "<s>", "bool", "memreg_operand", "(", "rtx", "op", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{", "return", "MEM_P", "(", "op", ")", "&&", "REG_P", "(", "XEXP", "(", "op", ",", "0", ")", ")", ";", "}", "</s>" ]

[ "Return", "1", "if", "OP", "is", "(", "mem", "(", "reg", "...", ")", ")", ".", "This", "is", "used", "in", "insn", "length", "calcs", "." ]

[ "m32r", "0" ]

m32r

memreg_operand

m32r

MPU

GCC

22,572

28

1

[]

[ "<s>", "SDNode", "*", "SparcDAGToDAGISel", "::", "getGlobalBaseReg", "(", ")", "{", "unsigned", "GlobalBaseReg", "=", "TM", ".", "getSubtargetImpl", "(", ")", "->", "getInstrInfo", "(", ")", "->", "getGlobalBaseReg", "(", "MF", ")", ";", "return", "CurDAG", ...

[ "getGlobalBaseReg", "-", "Return", "a", "virtual", "register", "initialized", "with", "the", "the", "global", "base", "register", "value", "." ]

[ "Sparc", "Sparc" ]

SparcISelDAGToDAG18

getGlobalBaseReg

Sparc

CPU

LLVM

22,573

45

1

[]

[ "<s>", "void", "AArch64Operand", "::", "print", "(", "raw_ostream", "&", "OS", ")", "const", "{", "switch", "(", "Kind", ")", "{", "case", "k_FPImm", ":", "OS", "<<", "\"<fpimm \"", "<<", "getFPImm", "(", ")", ".", "bitcastToAPInt", "(", ")", ".", "get...

[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]

[ "AArch64", "AArch64", "\"<fpimm \"", "\" (inexact)\"", "\">\"", "\"<barrier \"", "\">\"", "\"<barrier invalid #\"", "\">\"", "\"<shiftedimm \"", "\", lsl #\"", "AArch64_AM::getShiftValue", "\">\"", "\"<condcode \"", "\">\"", "\"<vectorlist \"", "0", "\" \"", "\">\"", "\"<vector...

AArch64AsmParser105

print

AArch64

CPU

LLVM

22,574

401

1

[]

[ "<s>", "static", "bool", "optimizeCall", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineInstr", "&", "MI", ",", "const", "MachineRegisterInfo", "&", "MRI", ",", "MachineDominatorTree", "&", "MDT", ",", "LiveIntervals", "&", "LIS", ",", "const", "WebAssemblyT...

[ "optimizeCall", "-", "Take", "the", "given", "call", "instruction", "and", "return", "a", "more", "optimal", "value", "to", "replace", "the", "instruction", "with", "or", "0", "if", "a", "more", "optimal", "form", "ca", "n't", "be", "found", "." ]

[ "WebAssembly", "WebAssembly", "1", "2", "0", "\"Memory Intrinsic results: call to builtin function \"", "\"with wrong signature, from/to mismatch\"" ]

WebAssemblyMemIntrinsicResults10

optimizeCall

WebAssembly

Virtual ISA

LLVM

22,575

200

1

[]

[ "<s>", "static", "bool", "arm_evpc_neon_vuzp", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "unsigned", "int", "i", ",", "odd", ",", "mask", ",", "nelt", "=", "d", "->", "perm", ".", "length", "(", ")", ";", "rtx", "out0", ",", "out1", ","...

[ "Recognize", "patterns", "for", "the", "VUZP", "insns", "." ]

[ "arm", "8", "8", "0", "0", "0", "0", "1", "1", "1", "2", "1", "0", "2", "0" ]

arm7

arm_evpc_neon_vuzp

arm

CPU

GCC

22,576

415

1

[]

[ "<s>", "int", "cris_side_effect_mode_ok", "(", "enum", "rtx_code", "code", ",", "rtx", "*", "ops", ",", "int", "lreg", ",", "int", "rreg", ",", "int", "rval", ",", "int", "multop", ",", "int", "other_op", ")", "{", "int", "mult", "=", "multop", "<", ...

[ "Check", "various", "objections", "to", "the", "side-effect", ".", "Used", "in", "the", "test-part", "of", "an", "anonymous", "insn", "describing", "an", "insn", "with", "a", "possible", "side-effect", ".", "Returns", "nonzero", "if", "the", "implied", "side-e...

[ "cris", "0", "1", "0", "0", "1", "0", "0", "0", "0", "0", "0", "63", "63", "0", "1", "0", "1", "0", "0", "0", "1", "0", "1", "0", "1", "2", "4", "0", "0", "1", "\"internal error: cris_side_effect_mode_ok with bad operands\"" ]

cris1

cris_side_effect_mode_ok

cris

MPU

GCC

22,577

496

1

[]

[ "<s>", "MachineBasicBlock", "::", "iterator", "ARMFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "ARMBaseInstr...

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "ARM", "ARM", "ARM", "ARM", "0", "0", "ARM", "ARM", "\"This eliminateCallFramePseudoInstr does not support Thumb1!\"", "ARM", "ARMCC::CondCodes", "1", "ARMCC::AL", "ARMCC::CondCodes", "ARM::ADJCALLSTACKDOWN", "ARM::tADJCALLSTACKDOWN", "2", "ARM", "3", "ARM::ADJCALLSTACKUP", "...

ARMFrameLowering57

eliminateCallFramePseudoInstr

ARM

CPU

LLVM

22,578

303

1

[]

[ "<s>", "bool", "RISCVTargetLowering", "::", "CanLowerReturn", "(", "CallingConv", "::", "ID", "CallConv", ",", "MachineFunction", "&", "MF", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "LLVMCo...

[ "This", "hook", "should", "be", "implemented", "to", "check", "whether", "the", "return", "values", "described", "by", "the", "Outs", "array", "can", "fit", "into", "the", "return", "registers", "." ]

[ "RI5CY", "RISCV", "ISD::OutputArg", "16", "0", "ISD::ArgFlagsTy", "RISCVABI::ABI", "RISCV", "RISCV" ]

RISCVISelLowering

CanLowerReturn

RI5CY

CPU

LLVM

22,579

185

1

[]

[ "<s>", "virtual", "const", "KudeyarInstrInfo", "*", "getInstrInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]

[ "TargetInstrInfo", "getter", "." ]

[ "Kudeyar", "Kudeyar" ]

KudeyarTargetMachine

getInstrInfo

Kudeyar

CPU

LLVM

22,580

14

1

[]

[ "<s>", "bool", "HexagonAsmParser", "::", "isLabel", "(", "AsmToken", "&", "Token", ")", "{", "MCAsmLexer", "&", "Lexer", "=", "getLexer", "(", ")", ";", "AsmToken", "const", "&", "Second", "=", "Lexer", ".", "getTok", "(", ")", ";", "AsmToken", "Third", ...

[ "Returns", "true", "if", "the", "MachineInstr", "represents", "a", "label", "." ]

[ "Hexagon", "Hexagon" ]

HexagonAsmParser (2)

isLabel

Hexagon

DSP

LLVM

22,581

239

1

[]

[ "<s>", "bool", "pre_incdec_with_reg", "(", "rtx", "op", ",", "unsigned", "int", "reg", ")", "{", "if", "(", "GET_CODE", "(", "op", ")", "!=", "MEM", ")", "return", "false", ";", "op", "=", "XEXP", "(", "op", ",", "0", ")", ";", "if", "(", "GET_CO...

[ "Return", "TRUE", "if", "OP", "is", "a", "PRE_INC", "or", "PRE_DEC", "instruction", "using", "REG", ",", "FALSE", "otherwise", "." ]

[ "h8300", "0", "0" ]

h83001

pre_incdec_with_reg

h8300

MPU

GCC

22,582

80

1

[]

[ "<s>", "static", "bool", "moxie_function_value_regno_p", "(", "const", "unsigned", "int", "regno", ")", "{", "return", "(", "regno", "==", "MOXIE_R0", ")", ";", "}", "</s>" ]

[ "Handle", "TARGET_FUNCTION_VALUE_REGNO_P", ".", "We", "always", "return", "values", "in", "register", "$", "r0", "for", "moxie", "." ]

[ "moxie" ]

moxie

moxie_function_value_regno_p

moxie

CPU

GCC

22,583

18

1

[]

[ "<s>", "unsigned", "int", "rs6000_function_arg_boundary", "(", "machine_mode", "mode", ",", "const_tree", "type", ")", "{", "machine_mode", "elt_mode", ";", "int", "n_elts", ";", "rs6000_discover_homogeneous_aggregate", "(", "mode", ",", "type", ",", "&", "elt_mode"...

[ "If", "defined", ",", "a", "C", "expression", "that", "gives", "the", "alignment", "boundary", ",", "in", "bits", ",", "of", "an", "argument", "with", "the", "specified", "mode", "and", "type", ".", "If", "it", "is", "not", "defined", ",", "PARM_BOUNDARY...

[ "rs6000", "8", "64", "128", "8", "16", "64", "16", "128", "64", "128", "64", "128" ]

rs6000-call

rs6000_function_arg_boundary

rs6000

CPU

GCC

22,584

202

1

[]

[ "<s>", "bool", "HexagonExpandCondsets", "::", "split", "(", "MachineInstr", "&", "MI", ",", "std", "::", "set", "<", "unsigned", ">", "&", "UpdRegs", ")", "{", "if", "(", "TfrLimitActive", ")", "{", "if", "(", "TfrCounter", ">=", "TfrLimit", ")", "return...

[ "Split", "into", "substrings", "around", "the", "occurrences", "of", "a", "separator", "character", "." ]

[ "Hexagon", "Hexagon", "\"\\nsplitting \"", "\": \"", "0", "1", "2", "3", "1", "1" ]

HexagonExpandCondsets

split

Hexagon

DSP

LLVM

22,585

392

1

[]

[ "<s>", "inline", "set_of_reg", "sh_find_set_of_reg", "(", "rtx", "reg", ",", "rtx_insn", "*", "insn", ",", "F", "stepfunc", ",", "bool", "ignore_reg_reg_copies", "=", "false", ")", "{", "set_of_reg", "result", ";", "result", ".", "insn", "=", "insn", ";", ...

[ "Given", "a", "reg", "rtx", "and", "a", "start", "insn", ",", "try", "to", "find", "the", "insn", "that", "sets", "the", "specified", "reg", "by", "using", "the", "specified", "insn", "stepping", "function", ",", "such", "as", "'prev_nonnote_insn_bb", "'",...

[ "sh", "1" ]

sh-protos6

sh_find_set_of_reg

sh

CPU

GCC

22,586

277

1

[]

[ "<s>", "static", "rtx", "ix86_static_chain", "(", "const_tree", "fndecl_or_type", ",", "bool", "incoming_p", ")", "{", "unsigned", "regno", ";", "if", "(", "TARGET_64BIT", ")", "{", "regno", "=", "R10_REG", ";", "}", "else", "{", "const_tree", "fntype", ",",...

[ "Find", "a", "location", "for", "the", "static", "chain", "incoming", "to", "a", "nested", "function", ".", "This", "is", "a", "register", ",", "unless", "all", "free", "registers", "are", "used", "by", "arguments", "." ]

[ "i386", "0", "0", "3", "8" ]

i386

ix86_static_chain

i386

CPU

GCC

22,587

183

1

[]

[ "<s>", "SDValue", "LanaiSelectionDAGInfo", "::", "EmitTargetCodeForMemcpy", "(", "SelectionDAG", "&", ",", "const", "SDLoc", "&", ",", "SDValue", ",", "SDValue", ",", "SDValue", ",", "SDValue", "Size", ",", "unsigned", ",", "bool", ",", "bool", ",", "MachinePo...

[ "Emit", "target-specific", "code", "that", "performs", "a", "memcpy", "." ]

[ "Lanai", "Lanai" ]

LanaiSelectionDAGInfo

EmitTargetCodeForMemcpy

Lanai

CPU

LLVM

22,588

61

1

[]

[ "<s>", "void", "nvptx_expand_call", "(", "rtx", "retval", ",", "rtx", "address", ")", "{", "rtx", "callee", "=", "XEXP", "(", "address", ",", "0", ")", ";", "rtx", "varargs", "=", "NULL_RTX", ";", "unsigned", "parallel", "=", "0", ";", "if", "(", "!"...

[ "Emit", "the", "sequence", "for", "a", "call", "." ]

[ "nvptx", "0", "0", "1", "0", "1", "0", "0", "1", "0", "0", "0", "0" ]

nvptx

nvptx_expand_call

nvptx

GPU

GCC

22,589

418

1

[]

[ "<s>", "bool", "TeakInstrInfo", "::", "isPredicated", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "MI", ".", "isBundle", "(", ")", ")", "{", "MachineBasicBlock", "::", "const_instr_iterator", "I", "=", "MI", ".", "getIterator", "...

[ "Returns", "true", "if", "the", "instruction", "is", "already", "predicated", "." ]

[ "Teak", "Teak", "1", "TeakCC::True", "1", "TeakCC::True" ]

TeakInstrInfo

isPredicated

Teak

DSP

LLVM

22,590

131

1

[]

[ "<s>", "void", "CSKYInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "MCRegister", "DestReg", ",", "MCRegister", "SrcReg", ",", "bool", "KillSrc", ...

[ "}", "Branch", "Analysis", "&", "Modification" ]

[ "CSKY", "CSKY", "CSKY::GPRRegClass", "CSKY::CARRYRegClass", "CSKY::BTSTI32", "0", "CSKY::R8", "CSKY::BTSTI16", "0", "CSKY::CARRYRegClass", "CSKY::GPRRegClass", "CSKY::MVC32", "CSKY::R16", "CSKY::R8", "CSKY::MOVI16", "0", "CSKY::ADDC16", "CSKY::BTSTI16", "0", "0", "CSKY::GPRRe...

CSKYInstrInfo4

copyPhysReg

CSKY

CPU

LLVM

22,591

449

1

[]

[ "<s>", "bool", "MipsSEInstrInfo", "::", "expandPostRAPseudo", "(", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", "->", "getParent", "(", ")", ";", "bool", "isMicroMips", "=", "TM", ".", "getS...

[ "This", "function", "is", "called", "for", "all", "pseudo", "instructions", "that", "remain", "after", "register", "allocation", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips::RetRA", "Mips::RET", "Mips::PseudoMFHI", "Mips", "Mips::MFHI16_MM", "Mips::MFHI", "Mips::PseudoMFLO", "Mips", "Mips::MFLO16_MM", "Mips::MFLO", "Mips::PseudoMFHI64", "Mips::MFHI64", "Mips::PseudoMFLO64", "Mips::MFLO64", "Mips::Pseud...

MipsSEInstrInfo27

expandPostRAPseudo

Mips

CPU

LLVM

22,592

457

1

[]

[ "<s>", "static", "unsigned", "int", "aarch64_case_values_threshold", "(", "void", ")", "{", "if", "(", "optimize", ">", "2", "&&", "selected_cpu", "->", "tune", "->", "max_case_values", "!=", "0", ")", "return", "selected_cpu", "->", "tune", "->", "max_case_va...

[ "Implement", "TARGET_CASE_VALUES_THRESHOLD", "." ]

[ "aarch64", "2", "0", "17" ]

aarch64

aarch64_case_values_threshold

aarch64

CPU

GCC

22,593

40

1

[]

[ "<s>", "void", "M68kMCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "unsi...

[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]

[ "M68k", "M68k", "\"EncodeInstruction: \"", "\"(\"", "\")\\n\"", "16", "0U", "16", "0U", "0", "4", "0", "16", "support::endian", "support::big", "16" ]

M68kMCCodeEmitter1

encodeInstruction

M68k

MPU

LLVM

22,594

178

1

[]

[ "<s>", "void", "ia64_asm_output_external", "(", "FILE", "*", "file", ",", "tree", "decl", ",", "const", "char", "*", "name", ")", "{", "if", "(", "TREE_SYMBOL_REFERENCED", "(", "DECL_ASSEMBLER_NAME", "(", "decl", ")", ")", ")", "{", "int", "need_visibility",...

[ "Emit", "text", "to", "declare", "externally", "defined", "variables", "and", "functions", ",", "because", "the", "Intel", "assembler", "does", "not", "support", "undefined", "externals", "." ]

[ "ia64" ]

ia64

ia64_asm_output_external

ia64

CPU

GCC

22,595

101

1

[]

[ "<s>", "void", "MSP430RegisterInfo", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", ...

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "MSP430", "MSP430", "0", "0", "1", "0", "MSP430::SUB16ri", "MSP430::SPW", "MSP430::SPW", "1", "MSP430::ADD16ri", "MSP430::SPW", "MSP430::SPW", "3", "1", "MSP430::SUB16ri", "MSP430::SPW", "MSP430::SPW", "3" ]

MSP430RegisterInfo19

eliminateCallFramePseudoInstr

MSP430

MPU

LLVM

22,596

362

1

[]

[ "<s>", "bool", "AArch64FastISel", "::", "fastSelectInstruction", "(", "const", "Instruction", "*", "I", ")", "{", "switch", "(", "I", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "Instruction", "::", "Add", ":", "case", "I...

[ "This", "method", "is", "called", "by", "target-independent", "code", "when", "the", "normal", "FastISel", "process", "fails", "to", "select", "an", "instruction", "." ]

[ "AArch64", "AArch64", "ISD::SREM", "ISD::SREM", "ISD::UREM", "ISD::UREM", "ISD::FP_TO_SINT", "ISD::TRUNCATE", "ISD::SINT_TO_FP", "AArch64" ]

AArch64FastISel (2)

fastSelectInstruction

AArch64

CPU

LLVM

22,597

458

1

[]

[ "<s>", "void", "WebAssemblyMCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", ...

[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]

[ "WebAssembly", "WebAssembly", "\"FIXME: not implemented yet\"" ]

WebAssemblyMCCodeEmitter (2)

encodeInstruction

WebAssembly

Virtual ISA

LLVM

22,598

36

1

[]

[ "<s>", "const", "char", "*", "output_condmove_single", "(", "rtx", "operands", "[", "]", ",", "rtx", "insn", ")", "{", "rtx", "dest", "=", "operands", "[", "2", "]", ";", "rtx", "src", "=", "operands", "[", "3", "]", ";", "if", "(", "GET_CODE", "("...

[ "Return", "a", "string", "to", "output", "a", "single", "word", "conditional", "move", ".", "Operand0", "--", "EQ/NE", "of", "ccr", "register", "and", "0", "Operand1", "--", "CCR", "register", "Operand2", "--", "destination", "Operand3", "--", "source" ]

[ "frv", "2", "3", "\"cmov %z3, %2, %1, %e0\"", "\"cmovfg %3, %2, %1, %e0\"", "\"cldsb%I3%U3 %M3, %2, %1, %e0\"", "\"cldsh%I3%U3 %M3, %2, %1, %e0\"", "\"cld%I3%U3 %M3, %2, %1, %e0\"", "\"cmov %., %2, %1, %e0\"", "\"cmovgf %3, %2, %1, %e0\"", "\"cfmovs %3,%2,%1,%e0\"", "\"cmor %3, %3, %2, %1, %e0...

frv

output_condmove_single

frv

VLIW

GCC

22,599

416

1

[]