docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "void", "LanaiDAGToDAGISel", "::", "Select", "(", "SDNode", "*", "Node", ")", "{", "unsigned", "Opcode", "=", "Node", "->", "getOpcode", "(", ")", ";", "if", "(", "Node", "->", "isMachineOpcode", "(", ")", ")", "{", "LLVM_DEBUG", "(", "errs", "(...	[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]	[ "Lanai", "Lanai", "\"== \"", "\"\\n\"", "0", "ISD::Constant", "MVT::i32", "Lanai::R0", "MVT::i32", "Lanai::R1", "MVT::i32", "ISD::FrameIndex" ]	LanaiISelDAGToDAG12	Select	Lanai	CPU	LLVM	22,600	218	1	[]
[ "<s>", "unsigned", "getPrefetchDistance", "(", ")", "const", "override", "{", "return", "4500", ";", "}", "</s>" ]	[ "Return", "the", "preferred", "prefetch", "distance", "in", "terms", "of", "instructions", "." ]	[ "SystemZ", "4500" ]	SystemZTargetTransformInfo	getPrefetchDistance	SystemZ	CPU	LLVM	22,601	11	1	[]
[ "<s>", "static", "machine_mode", "zero_call_used_regno_mode", "(", "const", "unsigned", "int", "regno", ")", "{", "if", "(", "GENERAL_REGNO_P", "(", "regno", ")", ")", "return", "SImode", ";", "else", "if", "(", "SSE_REGNO_P", "(", "regno", ")", ")", "return...	[ "Return", "the", "machine_mode", "that", "is", "used", "to", "zero", "register", "REGNO", "." ]	[ "i386" ]	i3861	zero_call_used_regno_mode	i386	CPU	GCC	22,602	59	1	[]
[ "<s>", "const", "MipsSubtarget", "*", "MipsTargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "Attribute", "CPUAttr", "=", "F", ".", "getFnAttribute", "(", "\"target-cpu\"", ")", ";", "Attribute", "FSAttr", "=", "F...	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "Mips", "Mips", "Mips", "\"target-cpu\"", "\"target-features\"", "Mips", "\"mips16\"", "Mips", "\"nomips16\"", "Mips", "\"micromips\"", "Mips", "\"nomicromips\"", "\"use-soft-float\"", "\"use-soft-float\"", "\"true\"", "Mips", "\"+mips16\"", "\",+mips16\"", "Mips", "\"-mips16...	MipsTargetMachine14	getSubtargetImpl	Mips	CPU	LLVM	22,603	324	1	[]
[ "<s>", "virtual", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "TargetTransformInfo", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "X86" ]	X86TargetTransformInfo113	getAnalysisUsage	X86	CPU	LLVM	22,604	18	1	[]
[ "<s>", "unsigned", "SIRegisterInfo", "::", "getRegPressureSetLimit", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Idx", ")", "const", "{", "const", "AMDGPUSubtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "AMDGPUSubtarget", ">", "(", ...	[ "Get", "the", "register", "unit", "pressure", "limit", "for", "this", "dimension", "." ]	[ "AMDGPU", "SI", "AMDGPU", "AMDGPU" ]	SIRegisterInfo69	getRegPressureSetLimit	AMDGPU	GPU	LLVM	22,605	103	1	[]
[ "<s>", "bool", "GCNTTIImpl", "::", "isInlineAsmSourceOfDivergence", "(", "const", "CallInst", "*", "CI", ",", "ArrayRef", "<", "unsigned", ">", "Indices", ")", "const", "{", "if", "(", "Indices", ".", "size", "(", ")", ">", "1", ")", "return", "true", ";...	[ "Analyze", "if", "the", "results", "of", "inline", "asm", "are", "divergent", "." ]	[ "AMDGPU", "1", "SI", "1", "0", "0", "1" ]	AMDGPUTargetTransformInfo (2)1	isInlineAsmSourceOfDivergence	AMDGPU	GPU	LLVM	22,606	190	1	[]
[ "<s>", "size_t", "ARMToTHMStub", "::", "size", "(", ")", "const", "{", "return", "m_Size", ";", "}", "</s>" ]	[ "The", "number", "of", "name/type", "pairs", "is", "returned", "." ]	[ "ARM", "ARM" ]	ARMToTHMStub	size	ARM	CPU	LLVM	22,607	12	1	[]
[ "<s>", "unsigned", "getMask", "(", ")", "const", "{", "return", "Mask", "<<", "Shift", ";", "}", "</s>" ]	[ "Return", "the", "mask", "used", "by", "this", "recipe", "." ]	[ "AMDGPU" ]	AMDGPUAsmUtils6	getMask	AMDGPU	GPU	LLVM	22,608	12	1	[]
[ "<s>", "SDValue", "AMDGPUTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "Op", ".", "getNode", "(", ")", "->", ...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "R600", "0", "\"Custom lowering code for this\"", "\"instruction is not implemented yet!\"", "ISD::SDIV", "ISD::SREM", "ISD::SIGN_EXTEND_INREG", "SI", "ISD::BRCOND", "ISD::CONCAT_VECTORS", "ISD::EXTRACT_SUBVECTOR", "ISD::FrameIndex", "ISD::INTRINSIC_WO_CHAIN", "SI", "ISD::UDIVREM", "IS...	AMDGPUISelLowering110	LowerOperation	R600	GPU	LLVM	22,609	180	1	[]
[ "<s>", "StringRef", "RISCVMCExpr", "::", "getVariantKindName", "(", "VariantKind", "Kind", ")", "{", "switch", "(", "Kind", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Invalid ELF symbol kind\"", ")", ";", "case", "VK_RISCV_LO", ":", "return", "\"lo\"", ...	[ "Convert", "the", "variant", "kind", "into", "an", "ELF-appropriate", "modifier", "(", "e.g", "." ]	[ "RISCV", "RISCV", "\"Invalid ELF symbol kind\"", "RISCV", "\"lo\"", "RISCV", "\"hi\"", "RISCV", "\"pcrel_lo\"", "RISCV", "\"pcrel_hi\"", "RISCV", "\"got_pcrel_hi\"", "RISCV", "\"tprel_lo\"", "RISCV", "\"tprel_hi\"", "RISCV", "\"tprel_add\"", "RISCV", "\"tls_ie_pcrel_hi\"", ...	RISCVMCExpr14	getVariantKindName	RISCV	CPU	LLVM	22,610	83	1	[]
[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "if", "(", "!", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "{", "initialize", "(", "MF", ")", ";", "checkingIllegalXADD", "(", ")", ";...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "BPF" ]	BPFMIChecking	runOnMachineFunction	BPF	Virtual ISA	LLVM	22,611	36	1	[]
[ "<s>", "bool", "SITargetLowering", "::", "isLegalAddressingMode", "(", "const", "AddrMode", "&", "AM", ",", "Type", "*", "Ty", ")", "const", "{", "if", "(", "AM", ".", "BaseGV", ")", "return", "false", ";", "if", "(", "!", "isUInt", "<", "16", ">", "...	[ "isLegalAddressingMode", "-", "Return", "true", "if", "the", "addressing", "mode", "represented", "by", "AM", "is", "legal", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]	[ "R600", "SI", "16", "0", "1", "2" ]	SIISelLowering126	isLegalAddressingMode	R600	GPU	LLVM	22,612	99	1	[]
[ "<s>", "size_t", "ARMToARMStub", "::", "size", "(", ")", "const", "{", "return", "m_Size", ";", "}", "</s>" ]	[ "The", "number", "of", "name/type", "pairs", "is", "returned", "." ]	[ "ARM", "ARM" ]	ARMToARMStub	size	ARM	CPU	LLVM	22,613	12	1	[]
[ "<s>", "unsigned", "ARMTTI", "::", "getIntImmCost", "(", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ")", "const", "{", "assert", "(", "Ty", "->", "isIntegerTy", "(", ")", ")", ";", "unsigned", "Bits", "=", "Ty", "->", "getPrimitiveSizeInBits",...	[ "Calculate", "the", "cost", "of", "materializing", "a", "64-bit", "value", "." ]	[ "ARM", "ARMTTI::getIntImmCost", "0", "32", "4", "0", "65536", "ARM_AM::getSOImmVal", "1", "ARM_AM::getSOImmVal", "1", "1", "2", "3", "0", "65536", "ARM_AM::getT2SOImmVal", "1", "ARM_AM::getT2SOImmVal", "1", "1", "2", "3", "0", "256", "1", "256", "ARM_AM::isThumb...	ARMTargetTransformInfo	getIntImmCost	ARM	CPU	LLVM	22,614	231	1	[]
[ "<s>", "void", "xstormy16_emit_cbranch", "(", "enum", "rtx_code", "code", ",", "rtx", "loc", ")", "{", "rtx", "op0", "=", "xstormy16_compare_op0", ";", "rtx", "op1", "=", "xstormy16_compare_op1", ";", "rtx", "condition_rtx", ",", "loc_ref", ",", "branch", ",",...	[ "Emit", "a", "branch", "of", "kind", "CODE", "to", "location", "LOC", "." ]	[ "stormy16", "0", "1", "2", "2", "3" ]	stormy163	xstormy16_emit_cbranch	stormy16	CPU	GCC	22,615	506	1	[]
[ "<s>", "bool", "isFPImm", "(", ")", "const", "{", "return", "Kind", "==", "k_FPImm", ";", "}", "</s>" ]	[ "isFPImm", "-", "Tests", "if", "this", "is", "a", "MO_FPImmediate", "operand", "." ]	[ "AArch64" ]	AArch64AsmParser (2)1	isFPImm	AArch64	CPU	LLVM	22,616	12	1	[]
[ "<s>", "static", "tree", "arm_gimplify_va_arg_expr", "(", "tree", "valist", ",", "tree", "type", ",", "gimple_seq", "", "pre_p", ",", "gimple_seq", "", "post_p", ")", "{", "valist", "=", "arm_extract_valist_ptr", "(", "valist", ")", ";", "return", "std_gimpl...	[ "Implement", "TARGET_GIMPLIFY_VA_ARG_EXPR", "." ]	[ "arm" ]	arm	arm_gimplify_va_arg_expr	arm	CPU	GCC	22,617	39	1	[]
[ "<s>", "const", "AVRMCExpr", "", "AVRMCExpr", "::", "create", "(", "VariantKind", "Kind", ",", "const", "MCExpr", "", "Expr", ",", "bool", "Negated", ",", "MCContext", "&", "Ctx", ")", "{", "return", "new", "(", "Ctx", ")", "AVRMCExpr", "(", "Kind", ...	[ "This", "creates", "an", "identified", "struct", "." ]	[ "AVR", "AVR", "AVR", "AVR" ]	AVRMCExpr	create	AVR	MPU	LLVM	22,618	38	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"Nyuzi Assembly Printer\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "Nyuzi", "\"Nyuzi Assembly Printer\"" ]	NyuziAsmPrinter	getPassName	Nyuzi	GPU	LLVM	22,619	11	1	[]
[ "<s>", "void", "Thumb1RegisterInfo", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "prior", "(", "MBB", ".", "end", "(", ")", ")", ";", ...	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "ARM", "ARM::tBX_RET", "ARM::tPOP_RET", "\"Can only insert epilog into returning blocks\"", "ARM", "ARM", "0", "ARM::SP", "ARM::tMOVtgpr2gpr", "ARM::SP", "ARM::tBX_RET", "ARM::tPOP", "ARM::tPOP", "ARM::R3", "ARM::tBX_RET_vararg", "ARM::R3" ]	Thumb1RegisterInfo13	emitEpilogue	ARM	CPU	LLVM	22,620	462	1	[]
[ "<s>", "DecodeStatus", "P2Disassembler", "::", "getInstruction", "(", "MCInst", "&", "Instr", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "CStream", ")", "const", "{", "uin...	[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]	[ "P2", "P2", "28", "4", "0xf", "\"get instruction: \"", "\"\\n\"", "P2" ]	P2Disassembler	getInstruction	P2	MPU	LLVM	22,621	138	1	[]
[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ";", "SelectionDAGISel", "::", "runOnMachineFunction", "(", "MF", ")", ";", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "X86", "X86" ]	X86ISelDAGToDAG (2)	runOnMachineFunction	X86	CPU	LLVM	22,622	32	1	[]
[ "<s>", "bool", "isConditionalBranch", "(", "const", "MCInst", "&", "Inst", ")", "const", "override", "{", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "AArch64", "::", "Bcc", "&&", "Inst", ".", "getOperand", "(", "0", ")", ".", "getImm", "(", ...	[ "Return", "true", "if", "this", "is", "a", "branch", "which", "may", "fall", "through", "to", "the", "next", "instruction", "or", "may", "transfer", "control", "flow", "to", "some", "other", "block", "." ]	[ "AArch64", "AArch64::Bcc", "0", "A64CC::AL" ]	AArch64MCTargetDesc26	isConditionalBranch	AArch64	CPU	LLVM	22,623	50	1	[]
[ "<s>", "unsigned", "size", "(", ")", "const", "{", "return", "Insts", ".", "size", "(", ")", ";", "}", "</s>" ]	[ "The", "number", "of", "name/type", "pairs", "is", "returned", "." ]	[ "ARM" ]	ARMLowOverheadLoops	size	ARM	CPU	LLVM	22,624	14	1	[]
[ "<s>", "CountValueType", "getType", "(", ")", "const", "{", "return", "Kind", ";", "}", "</s>" ]	[ "Overload", "to", "return", "most", "specific", "vector", "type", "." ]	[ "Hexagon" ]	HexagonHardwareLoops16	getType	Hexagon	DSP	LLVM	22,625	10	1	[]
[ "<s>", "static", "void", "nvptx_goacc_reduction_setup", "(", "gcall", "", "call", ",", "offload_attrs", "", "oa", ")", "{", "gimple_stmt_iterator", "gsi", "=", "gsi_for_stmt", "(", "call", ")", ";", "tree", "lhs", "=", "gimple_call_lhs", "(", "call", ")", ...	[ "NVPTX", "implementation", "of", "GOACC_REDUCTION_SETUP", "." ]	[ "nvptx", "2", "3", "1", "5", "1" ]	nvptx	nvptx_goacc_reduction_setup	nvptx	GPU	GCC	22,626	218	1	[]
[ "<s>", "static", "bool", "mips_valid_lo_sum_p", "(", "enum", "mips_symbol_type", "symbol_type", ",", "machine_mode", "mode", ")", "{", "if", "(", "mips_symbol_insns", "(", "symbol_type", ",", "mode", ")", "==", "0", ")", "return", "false", ";", "if", "(", "m...	[ "Return", "true", "if", "a", "LO_SUM", "can", "address", "a", "value", "of", "mode", "MODE", "when", "the", "LO_SUM", "symbol", "has", "type", "SYMBOL_TYPE", "." ]	[ "mips", "0" ]	mips4	mips_valid_lo_sum_p	mips	CPU	GCC	22,627	64	1	[]
[ "<s>", "static", "void", "rs6000_elf_asm_out_constructor", "(", "rtx", "symbol", ",", "int", "priority", ")", "{", "const", "char", "*", "section", "=", "\".ctors\"", ";", "char", "buf", "[", "16", "]", ";", "if", "(", "priority", "!=", "DEFAULT_INIT_PRIORIT...	[ "Record", "an", "element", "in", "the", "table", "of", "global", "constructors", ".", "SYMBOL", "is", "a", "SYMBOL_REF", "of", "the", "function", "to", "be", "called", ";", "PRIORITY", "is", "a", "number", "between", "0", "and", "MAX_INIT_PRIORITY", ".", "...	[ "rs6000", "\".ctors\"", "16", "\".ctors.%.5u\"", "\"\\t.long (\"", "\")@fixup\\n\"", "1" ]	rs60004	rs6000_elf_asm_out_constructor	rs6000	CPU	GCC	22,628	106	1	[]
[ "<s>", "static", "hash_set", "<", "set_info", "", ">", "get_all_sets", "(", "set_info", "", "set", ",", "bool", "real_p", ",", "bool", "phi_p", ",", "bool", "param_p", ")", "{", "if", "(", "real_p", "&&", "phi_p", "&&", "param_p", ")", "return", "get...	[ "Recursively", "find", "all", "define", "instructions", ".", "The", "kind", "of", "instruction", "is", "specified", "by", "the", "DEF_TYPE", "." ]	[ "riscv" ]	riscv-vsetvl	get_all_sets	riscv	CPU	GCC	22,629	107	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"MIPS16 Hard Float Pass\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "Mips", "\"MIPS16 Hard Float Pass\"" ]	Mips16HardFloat	getPassName	Mips	CPU	LLVM	22,630	13	1	[]
[ "<s>", "virtual", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "X86TargetMachine", "", "TM", "=", "static_cast", "<", "const", "X86TargetMachine", "", ">", "(", "&", "MF", ".", "getTarget", "(", ")", ")", ";", "co...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86" ]	X86RegisterInfo11	runOnMachineFunction	X86	CPU	LLVM	22,631	123	1	[]
[ "<s>", "bool", "HexagonMCInstrInfo", "::", "isExtended", "(", "MCInstrInfo", "const", "&", "MCII", ",", "MCInst", "const", "&", "MCI", ")", "{", "uint64_t", "const", "F", "=", "HexagonMCInstrInfo", "::", "getDesc", "(", "MCII", ",", "MCI", ")", ".", "TSFla...	[ "Test", "if", "the", "given", "EVT", "is", "extended", "(", "as", "opposed", "to", "being", "simple", ")", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "HexagonII::ExtendedPos", "HexagonII::ExtendedMask" ]	HexagonMCInstrInfo (2)1	isExtended	Hexagon	DSP	LLVM	22,632	45	1	[]
[ "<s>", "static", "hashval_t", "unspec_prof_hash", "(", "const", "void", "*", "x", ")", "{", "const_rtx", "u", "=", "(", "const_rtx", ")", "x", ";", "const_rtx", "s1", "=", "XVECEXP", "(", "u", ",", "0", ",", "1", ")", ";", "return", "(", "htab_hash_s...	[ "Hash", "function", "for", "UNSPEC_PROF", "htab", ".", "Use", "both", "the", "caller", "'s", "name", "and", "the", "callee", "'s", "name", "(", "if", "known", ")", "." ]	[ "arc", "0", "1", "0", "0", "0", "0", "0" ]	arc4	unspec_prof_hash	arc	MPU	GCC	22,633	71	1	[]
[ "<s>", "const", "SICSubtarget", "*", "getSubtargetImpl", "(", ")", "const", "{", "return", "&", "DefaultSubtarget", ";", "}", "</s>" ]	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "SIC", "SIC" ]	SICTargetMachine	getSubtargetImpl	SIC	CPU	LLVM	22,634	13	1	[]
[ "<s>", "const", "char", "*", "output_move_double", "(", "rtx", "operands", "[", "]", ",", "rtx", "insn", ")", "{", "rtx", "dest", "=", "operands", "[", "0", "]", ";", "rtx", "src", "=", "operands", "[", "1", "]", ";", "enum", "machine_mode", "mode", ...	[ "Return", "appropriate", "code", "to", "load", "up", "an", "8", "byte", "integer", "or", "floating", "point", "value" ]	[ "frv", "0", "1", "\"#\"", "1", "0", "1", "0", "\"movfgd %1, %0\"", "\"#\"", "\"ldd%I1%U1 %M1, %0\"", "\"#\"", "\"#\"", "1", "0", "1", "0", "\"movgfd %1, %0\"", "\"#\"", "1", "0", "1", "0", "\"fmovd %1, %0\"", "\"#\"", "\"lddf%I1%U1 %M1, %0\"", "\"#\"", "\"#\"", ...	frv2	output_move_double	frv	VLIW	GCC	22,635	476	1	[]
[ "<s>", "StringRef", "SIRegisterInfo", "::", "getRegAsmName", "(", "unsigned", "Reg", ")", "const", "{", "if", "(", "Reg", ">=", "BeginReg", "&&", "Reg", "<=", "EndReg", ")", "{", "\\", "unsigned", "Index", "=", "Reg", "-", "BeginReg", ";", "\\", "assert"...	[ "Return", "the", "assembly", "name", "for", "Reg", "." ]	[ "AMDGPU", "SI", "AMDGPU::VGPR0", "AMDGPU::VGPR255", "AMDGPU::SGPR0", "AMDGPU::SGPR105", "AMDGPU::VGPR0_VGPR1", "AMDGPU::VGPR254_VGPR255", "AMDGPU::SGPR0_SGPR1", "AMDGPU::SGPR104_SGPR105", "AMDGPU::VGPR0_VGPR1_VGPR2", "AMDGPU::VGPR253_VGPR254_VGPR255", "AMDGPU::VGPR0_VGPR1_VGPR2_VGPR3", "AM...	SIRegisterInfo110	getRegAsmName	AMDGPU	GPU	LLVM	22,636	233	1	[]
[ "<s>", "void", "NVPTXTargetStreamer", "::", "emitRawBytes", "(", "StringRef", "Data", ")", "{", "MCTargetStreamer", "::", "emitRawBytes", "(", "Data", ")", ";", "const", "MCAsmInfo", "*", "MAI", "=", "Streamer", ".", "getContext", "(", ")", ".", "getAsmInfo", ...	[ "Emit", "the", "bytes", "in", "Data", "into", "the", "output", "." ]	[ "NVPTX", "NVPTX", "40", "1", "1", "0", "128", "1", "1", "\",\"" ]	NVPTXTargetStreamer9	emitRawBytes	NVPTX	GPU	LLVM	22,637	203	1	[]
[ "<s>", "static", "const", "char", "*", "detect_processor_freebsd", "(", "void", ")", "{", "return", "\"powerpc\"", ";", "}", "</s>" ]	[ "Currently", "returns", "default", "powerpc", "." ]	[ "rs6000", "\"powerpc\"" ]	driver-rs6000	detect_processor_freebsd	rs6000	CPU	GCC	22,638	13	1	[]
[ "<s>", "bool", "HexagonInstrInfo", "::", "getBaseAndOffsetPosition", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "&", "BasePos", ",", "unsigned", "&", "OffsetPos", ")", "const", "{", "if", "(", "isMemOp", "(", "MI", ")", ")", "{", "BasePos", ...	[ "Return", "true", "if", "the", "instruction", "contains", "a", "base", "register", "and", "offset", "." ]	[ "Hexagon", "Hexagon", "0", "1", "0", "1", "1", "2" ]	HexagonInstrInfo61	getBaseAndOffsetPosition	Hexagon	DSP	LLVM	22,639	143	1	[]
[ "<s>", "bool", "ARMFastISel", "::", "fastLowerArguments", "(", ")", "{", "if", "(", "!", "FuncInfo", ".", "CanLowerReturn", ")", "return", "false", ";", "const", "Function", "*", "F", "=", "FuncInfo", ".", "Fn", ";", "if", "(", "F", "->", "isVarArg", "...	[ "This", "method", "is", "called", "by", "target-independent", "code", "to", "do", "target-", "specific", "argument", "lowering", "." ]	[ "ARM", "ARM", "ARM", "ARM", "ARM", "4", "MVT::i8", "MVT::i16", "MVT::i32", "ARM::R0", "ARM::R1", "ARM::R2", "ARM::R3", "ARM::rGPRRegClass" ]	ARMFastISel5	fastLowerArguments	ARM	CPU	LLVM	22,640	412	1	[]
[ "<s>", "rtx", "spu_gen_subreg", "(", "machine_mode", "mode", ",", "rtx", "x", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "SUBREG", ")", "x", "=", "SUBREG_REG", "(", "x", ")", ";", "if", "(", "GET_MODE", "(", "x", ")", "==", "mode", ")"...	[ "Make", "a", "subreg", ",", "stripping", "any", "existing", "subreg", ".", "We", "could", "possibly", "just", "call", "simplify_subreg", ",", "but", "in", "this", "case", "we", "know", "what", "we", "want", "." ]	[ "spu", "0" ]	spu	spu_gen_subreg	spu	MPU	GCC	22,641	49	1	[]
[ "<s>", "static", "void", "nios2_custom_check_insns", "(", "void", ")", "{", "unsigned", "int", "i", ",", "j", ";", "bool", "errors", "=", "false", ";", "for", "(", "i", "=", "0", ";", "i", "<", "ARRAY_SIZE", "(", "nios2_fpu_insn", ")", ";", "i", "++"...	[ "Check", "and", "signal", "some", "warnings/errors", "on", "FPU", "insn", "options", "." ]	[ "nios2", "0", "0", "\"switch %<-mcustom-%s%> is required for double \"", "\"precision floating point\"", "0", "0", "\"switch %<-mcustom-%s%> has no effect unless \"", "\"-funsafe-math-optimizations is specified\"", "0", "0", "\"switch %<-mcustom-%s%> has no effect unless \"", "\"-ffinite-mat...	nios22	nios2_custom_check_insns	nios2	MPU	GCC	22,642	248	1	[]
[ "<s>", "const", "SystemZSubtarget", "*", "SystemZTargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "Attribute", "CPUAttr", "=", "F", ".", "getFnAttribute", "(", "\"target-cpu\"", ")", ";", "Attribute", "FSAttr", "="...	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "SystemZ", "SystemZ", "SystemZ", "\"target-cpu\"", "\"target-features\"", "\"use-soft-float\"", "\"+soft-float\"", "\",+soft-float\"", "SystemZ" ]	SystemZTargetMachine18	getSubtargetImpl	SystemZ	CPU	LLVM	22,643	160	1	[]
[ "<s>", "static", "type_suffix_index", "find_type_suffix_for_scalar_type", "(", "const_tree", "type", ")", "{", "for", "(", "unsigned", "int", "suffix_i", "=", "0", ";", "suffix_i", "<", "NUM_TYPE_SUFFIXES", ";", "++", "suffix_i", ")", "if", "(", "!", "type_suffi...	[ "If", "TYPE", "is", "a", "valid", "SVE", "element", "type", ",", "return", "the", "corresponding", "type", "suffix", ",", "otherwise", "return", "NUM_TYPE_SUFFIXES", "." ]	[ "aarch64", "0" ]	aarch64-sve-builtins	find_type_suffix_for_scalar_type	aarch64	CPU	GCC	22,644	67	1	[]
[ "<s>", "void", "Thumb1RegisterInfo", "::", "emitLoadConstPool", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "DebugLoc", "dl", ",", "unsigned", "DestReg", ",", "unsigned", "SubIdx", ",", "int", "Val", ",", ...	[ "emitLoadConstPool", "-", "Emits", "a", "load", "from", "constpool", "to", "materialize", "the", "specified", "immediate", "." ]	[ "ARM", "ARMCC::CondCodes", "4", "ARM::tLDRpci" ]	Thumb1RegisterInfo1	emitLoadConstPool	ARM	CPU	LLVM	22,645	171	1	[]
[ "<s>", "void", "WebAssemblyDAGToDAGISel", "::", "Select", "(", "SDNode", "*", "Node", ")", "{", "if", "(", "Node", "->", "isMachineOpcode", "(", ")", ")", "{", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "\"== \"", ";", "Node", "->", "dump", "(", "CurDA...	[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]	[ "WebAssembly", "WebAssembly", "\"== \"", "\"\\n\"", "1", "0" ]	WebAssemblyISelDAGToDAG7	Select	WebAssembly	Virtual ISA	LLVM	22,646	87	1	[]
[ "<s>", "bool", "TL45PassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "createTL45ISelDag", "(", "getTL45TargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]	[ "TL45", "TL45", "TL45", "TL45" ]	TL45TargetMachine	addInstSelector	TL45	MPU	LLVM	22,647	25	1	[]
[ "<s>", "unsigned", "BlackfinRegisterInfo", "::", "getFrameRegister", "(", "MachineFunction", "&", "MF", ")", "const", "{", "return", "hasFP", "(", "MF", ")", "?", "BF", "::", "FP", ":", "BF", "::", "SP", ";", "}", "</s>" ]	[ "Debug", "information", "queries", "." ]	[ "Blackfin", "BF::FP", "BF::SP" ]	BlackfinRegisterInfo2	getFrameRegister	Blackfin	DSP	LLVM	22,648	26	1	[]
[ "<s>", "void", "or1k_expand_compare", "(", "rtx", "*", "operands", ")", "{", "rtx", "sr_f", "=", "gen_rtx_REG", "(", "BImode", ",", "SR_F_REGNUM", ")", ";", "if", "(", "!", "TARGET_SFIMM", ")", "XEXP", "(", "operands", "[", "0", "]", ",", "1", ")", "...	[ "Used", "to", "expand", "patterns", "``", "movsicc", "''", ",", "``", "movqicc", "''", ",", "``", "movhicc", "''", ",", "``", "cstoresi4", "''", "and", "``", "cbranchsi4", "''", ".", "Expands", "a", "comparison", "where", "OPERANDS", "is", "an", "array",...	[ "or1k", "0", "1", "0", "1", "0", "0", "0", "1", "2" ]	or1k2	or1k_expand_compare	or1k	CPU	GCC	22,649	100	1	[]
[ "<s>", "int", "microblaze_is_interrupt_variant", "(", "void", ")", "{", "return", "(", "interrupt_handler", "\|\|", "fast_interrupt", ")", ";", "}", "</s>" ]	[ "Return", "whether", "function", "is", "tagged", "with", "'interrupt_handler", "'", "or", "'fast_interrupt", "'", "attribute", ".", "Return", "true", "if", "function", "should", "use", "return", "from", "interrupt", "rather", "than", "normal", "function", "return"...	[ "microblaze" ]	microblaze	microblaze_is_interrupt_variant	microblaze	MPU	GCC	22,650	14	1	[]
[ "<s>", "static", "int", "find_r0_life_regions", "(", "basic_block", "b", ")", "{", "bool", "live", ";", "int", "set", ";", "int", "death", "=", "0", ";", "if", "(", "REGNO_REG_SET_P", "(", "df_get_live_in", "(", "b", ")", ",", "R0_REG", ")", ")", "{", ...	[ "Count", "life", "regions", "of", "r0", "for", "a", "block", "." ]	[ "sh", "0", "1", "0", "1" ]	sh	find_r0_life_regions	sh	CPU	GCC	22,651	182	1	[]
[ "<s>", "static", "void", "rs6000_split_logical_inner", "(", "rtx", "dest", ",", "rtx", "op1", ",", "rtx", "op2", ",", "enum", "rtx_code", "code", ",", "machine_mode", "mode", ",", "bool", "complement_final_p", ",", "bool", "complement_op1_p", ",", "bool", "com...	[ "Helper", "function", "for", "rs6000_split_logical", "to", "emit", "a", "logical", "instruction", "after", "spliting", "the", "operation", "to", "single", "GPR", "registers", ".", "DEST", "is", "the", "destination", "register", ".", "OP1", "and", "OP2", "are", ...	[ "rs6000", "0", "0" ]	rs60005	rs6000_split_logical_inner	rs6000	CPU	GCC	22,652	318	1	[]
[ "<s>", "static", "RegDomain", "getDomain", "(", "const", "TargetRegisterClass", "", "RC", ",", "const", "TargetRegisterInfo", "", "TRI", ")", "{", "if", "(", "isGPR", "(", "RC", ")", ")", "return", "GPRDomain", ";", "if", "(", "isMask", "(", "RC", ",",...	[ "Get", "the", "MDNode", "for", "this", "AliasScopeNode", "'s", "domain", "." ]	[ "X86" ]	X86DomainReassignment	getDomain	X86	CPU	LLVM	22,653	41	1	[]
[ "<s>", "int", "pdp11_initial_elimination_offset", "(", "int", "from", ",", "int", "to", ")", "{", "if", "(", "from", "==", "FRAME_POINTER_REGNUM", "&&", "to", "==", "STACK_POINTER_REGNUM", ")", "return", "get_frame_size", "(", ")", ";", "else", "if", "(", "f...	[ "Return", "the", "offset", "between", "two", "registers", ",", "one", "to", "be", "eliminated", ",", "and", "the", "other", "its", "replacement", ",", "at", "the", "start", "of", "a", "routine", "." ]	[ "pdp11", "2", "2", "0" ]	pdp11	pdp11_initial_elimination_offset	pdp11	MPU	GCC	22,654	72	1	[]
[ "<s>", "SDValue", "BPFTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVect...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "BPF", "BPF", "ISD::OutputArg", "BPFISD::RET_FLAG", "16", "\"only integer returns supported\"", "MVT::Other", "BPF", "4", "1", "0", "\"Can only return in registers!\"", "1", "0", "MVT::Other" ]	BPFISelLowering11	LowerReturn	BPF	Virtual ISA	LLVM	22,655	291	1	[]
[ "<s>", "unsigned", "getReg", "(", ")", "const", "override", "{", "if", "(", "Kind", "==", "k_RegisterIndex", "&&", "RegIdx", ".", "Index", "==", "0", "&&", "RegIdx", ".", "Kind", "&", "RegKind_GPR", ")", "return", "getGPR32Reg", "(", ")", ";", "assert", ...	[ "Returns", "the", "register", "associated", "with", "this", "edge", "." ]	[ "Mips", "0", "\"Invalid access!\"" ]	MipsAsmParser	getReg	Mips	CPU	LLVM	22,656	45	1	[]
[ "<s>", "void", "GCNMaxOccupancySchedStrategy", "::", "initialize", "(", "ScheduleDAGMI", "", "DAG", ")", "{", "GenericScheduler", "::", "initialize", "(", "DAG", ")", ";", "const", "SIRegisterInfo", "", "SRI", "=", "static_cast", "<", "const", "SIRegisterInfo", ...	[ "Initialize", "the", "strategy", "after", "building", "the", "DAG", "for", "a", "new", "region", "." ]	[ "AMDGPU", "SI", "SI", "3", "AMDGPU::SGPR_32RegClass", "AMDGPU::VGPR_32RegClass" ]	GCNSchedStrategy12	initialize	AMDGPU	GPU	LLVM	22,657	109	1	[]
[ "<s>", "void", "SparcPassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "createSparcDelaySlotFillerPass", "(", ")", ")", ";", "if", "(", "this", "->", "getSparcTargetMachine", "(", ")", ".", "getSubtargetImpl", "(", ")", "->", "insertNOPLoad", ...	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "Sparc" ]	SparcTargetMachine (2)1	addPreEmitPass	Sparc	CPU	LLVM	22,658	93	1	[]
[ "<s>", "void", "X86ATTInstPrinter", "::", "printPCRelImm", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";", "if", ...	[ "value", "(", "e.g", "." ]	[ "X86", "X86", "\"unknown pcrel immediate operand\"", "\"0x\"" ]	X86ATTInstPrinter32	printPCRelImm	X86	CPU	LLVM	22,659	117	1	[]
[ "<s>", "static", "bool", "c4x_rtx_costs", "(", "rtx", "x", ",", "int", "code", ",", "int", "outer_code", ",", "int", "*", "total", ")", "{", "HOST_WIDE_INT", "val", ";", "switch", "(", "code", ")", "{", "case", "CONST_INT", ":", "val", "=", "INTVAL", ...	[ "Compute", "a", "(", "partial", ")", "cost", "for", "rtx", "X", ".", "Return", "true", "if", "the", "complete", "cost", "has", "been", "computed", ",", "and", "false", "if", "subexpressions", "should", "be", "scanned", ".", "In", "either", "case", ",", ...	[ "c4x", "0", "255", "65535", "0", "16", "24", "0", "3", "2", "4", "4", "2", "4", "8", "1", "1", "14", "15", "50" ]	c4x1	c4x_rtx_costs	c4x	DSP	GCC	22,660	312	1	[]
[ "<s>", "SDValue", "HexagonSelectionDAGInfo", "::", "EmitTargetCodeForMemcpy", "(", "SelectionDAG", "&", "DAG", ",", "SDLoc", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "unsigned", "Align", ",", "bo...	[ "Emit", "target-specific", "code", "that", "performs", "a", "memcpy", "." ]	[ "Hexagon", "Hexagon", "0x3", "0", "32", "8", "0", "\"__hexagon_memcpy_likely_aligned_min32bytes_mult8bytes\"", "0" ]	HexagonSelectionDAGInfo3	EmitTargetCodeForMemcpy	Hexagon	DSP	LLVM	22,661	291	1	[]
[ "<s>", "void", "MSP430FrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "assert", "(", "&", "MF", ".", "front", "(", ")", "==", "&", "MBB", "&&", "\"Shrink-wrapping not yet support...	[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]	[ "MSP430", "MSP430", "\"Shrink-wrapping not yet supported\"", "MSP430", "MSP430", "MSP430", "MSP430", "MSP430", "0", "2", "MSP430", "MSP430::PUSH16r", "MSP430::FP", "MSP430::MOV16rr", "MSP430::FP", "MSP430::SP", "MSP430::FP", "MSP430", "MSP430::PUSH16r", "MSP430::SUB16ri", "MS...	MSP430FrameLowering25	emitPrologue	MSP430	MPU	LLVM	22,662	373	1	[]
[ "<s>", "static", "void", "arm_emit_vfp_multi_reg_pop", "(", "int", "first_reg", ",", "int", "num_regs", ",", "rtx", "base_reg", ")", "{", "int", "i", ",", "j", ";", "rtx", "par", ";", "rtx", "dwarf", "=", "NULL_RTX", ";", "rtx", "tmp", ",", "reg", ";",...	[ "Generate", "and", "emit", "an", "insn", "pattern", "that", "we", "will", "recognize", "as", "a", "pop_multi", "of", "NUM_REGS", "consecutive", "VFP", "regs", ",", "starting", "at", "FIRST_REG", ".", "Unfortunately", ",", "since", "this", "insn", "does", "no...	[ "arm", "32", "2", "15", "16", "16", "16", "16", "1", "8", "1", "0", "0", "0", "2", "8", "1", "0", "1", "1", "2" ]	arm4	arm_emit_vfp_multi_reg_pop	arm	CPU	GCC	22,663	296	1	[]
[ "<s>", "bool", "PPCLinuxAsmPrinter", "::", "doFinalization", "(", "Module", "&", "M", ")", "{", "const", "DataLayout", "*", "TD", "=", "TM", ".", "getDataLayout", "(", ")", ";", "bool", "isPPC64", "=", "TD", "->", "getPointerSizeInBits", "(", ")", "==", ...	[ "doFinalization", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "any", "necessary", "clean", "up", "after", "all", "passes", "have", "run", "." ]	[ "PowerPC", "PPC", "PPC", "64", "PPC", "PPC", "PPC", "\".toc\"", "\".got2\"", "PPC", "4", "0", "PPC", "8", "4" ]	PPCAsmPrinter6	doFinalization	PowerPC	CPU	LLVM	22,664	350	1	[]
[ "<s>", "void", "AArch64RegisterInfo", "::", "materializeFrameBaseRegister", "(", "MachineBasicBlock", "*", "MBB", ",", "Register", "BaseReg", ",", "int", "FrameIdx", ",", "int64_t", "Offset", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "Ins", "=", "M...	[ "Insert", "defining", "instruction", "(", "s", ")", "for", "a", "pointer", "to", "FrameIdx", "before", "insertion", "point", "I", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64", "AArch64::ADDXri", "0", "AArch64_AM::getShifterImm", "AArch64_AM::LSL", "0" ]	AArch64RegisterInfo12	materializeFrameBaseRegister	AArch64	CPU	LLVM	22,665	174	1	[]
[ "<s>", "static", "unsigned", "getBit", "(", "InsnType", "insn", ",", "int", "pos", ")", "{", "return", "getBits", "(", "insn", ",", "pos", ",", "1", ")", ";", "}", "</s>" ]	[ "Get", "the", "Init", "value", "of", "the", "specified", "bit", "." ]	[ "AArch64", "1" ]	AArch64InsnHelpers	getBit	AArch64	CPU	LLVM	22,666	22	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"Hexagon Hardware Loop Fixup\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "Hexagon", "\"Hexagon Hardware Loop Fixup\"" ]	HexagonFixupHwLoops2	getPassName	Hexagon	DSP	LLVM	22,667	12	1	[]
[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "const", "R600Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "R600Subtarget", ">", "(", ")", ";", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AMDGPU", "R600", "R600", "AMDGPU::CF_ALU" ]	R600EmitClauseMarkers10	runOnMachineFunction	AMDGPU	GPU	LLVM	22,668	146	1	[]
[ "<s>", "MachineBasicBlock", "", "SparcTargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "", "MI", ",", "MachineBasicBlock", "*", "BB", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "ll...	[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]	[ "Sparc", "Sparc", "\"Unknown SELECT_CC!\"", "SP::SELECT_CC_Int_ICC", "SP::SELECT_CC_FP_ICC", "SP::SELECT_CC_DFP_ICC", "SP::SELECT_CC_QFP_ICC", "SP::BCOND", "SP::SELECT_CC_Int_FCC", "SP::SELECT_CC_FP_FCC", "SP::SELECT_CC_DFP_FCC", "SP::SELECT_CC_QFP_FCC", "SP::FBCOND", "SP::ATOMIC_LOAD_ADD_...	SparcISelLowering	EmitInstrWithCustomInserter	Sparc	CPU	LLVM	22,669	485	1	[]
[ "<s>", "static", "void", "mips_output_32bit_xfer", "(", "char", "direction", ",", "unsigned", "int", "gpreg", ",", "unsigned", "int", "fpreg", ")", "{", "fprintf", "(", "asm_out_file", ",", "\"\\tm%cc1\\t%s,%s\\n\"", ",", "direction", ",", "reg_names", "[", "gpr...	[ "Write", "instructions", "to", "move", "a", "32-bit", "value", "between", "general", "register", "GPREG", "and", "floating-point", "register", "FPREG", ".", "DIRECTION", "is", "'t", "'", "to", "move", "from", "GPREG", "to", "FPREG", "and", "'", "f", "'", "...	[ "mips", "\"\\tm%cc1\\t%s,%s\\n\"" ]	mips	mips_output_32bit_xfer	mips	CPU	GCC	22,670	36	1	[]
[ "<s>", "Optional", "<", "DestSourcePair", ">", "RISCVInstrInfo", "::", "isCopyInstrImpl", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "MI", ".", "isMoveReg", "(", ")", ")", "return", "DestSourcePair", "{", "MI", ".", "getOperand", ...	[ "If", "the", "specific", "machine", "instruction", "is", "a", "instruction", "that", "moves/copies", "value", "from", "one", "register", "to", "another", "register", "return", "destination", "and", "source", "registers", "as", "machine", "operands", "." ]	[ "RISCV", "RISCV", "0", "1", "RISCV::ADDI", "1", "2", "2", "0", "0", "1", "RISCV::FSGNJ_D", "RISCV::FSGNJ_S", "1", "2", "1", "2", "0", "1" ]	RISCVInstrInfo (2)	isCopyInstrImpl	RISCV	CPU	LLVM	22,671	197	1	[]
[ "<s>", "bool", "MOSNoRecurse", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"** MOS NoRecurse Pass **\\n\"", ")", ";", "CallGraph", "&", "CG", "=", "getAnalysis", "<", "CallGraphWrapperPass", ">", "("...	[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]	[ "MOS", "MOS", "\"** MOS NoRecurse Pass **\\n\"", "\"interrupt\"", "\"interrupt-norecurse\"", "\"main\"", "\"interrupt-norecurse\"", "\"Marking libcall as possibly recursive: \"", "\"\\n\"" ]	MOSNoRecurse	runOnModule	MOS	MPU	LLVM	22,672	335	1	[]
[ "<s>", "bool", "PPCInstrInfo", "::", "SubsumesPredicate", "(", "const", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Pred1", ",", "const", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Pred2", ")", "const", "{", "assert", "(", "Pred1", ".", "siz...	[ "Returns", "true", "if", "the", "first", "specified", "predicate", "subsumes", "the", "second", ",", "e.g", "." ]	[ "PowerPC", "PPC", "2", "\"Invalid PPC first predicate\"", "2", "\"Invalid PPC second predicate\"", "1", "PPC::CTR8", "1", "PPC::CTR", "1", "PPC::CTR8", "1", "PPC::CTR", "1", "1", "PPC::Predicate", "PPC::Predicate", "0", "PPC::Predicate", "PPC::Predicate", "0", "PPC::PRED_...	PPCInstrInfo (2)	SubsumesPredicate	PowerPC	CPU	LLVM	22,673	235	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"X86 Retpoline Thunks\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "X86", "\"X86 Retpoline Thunks\"" ]	X86RetpolineThunks	getPassName	X86	CPU	LLVM	22,674	11	1	[]
[ "<s>", "const", "TPCRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "&", "getInstrInfo", "(", ")", "->", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "TPC", "TPC" ]	TPCSubtarget	getRegisterInfo	TPC	Virtual ISA	LLVM	22,675	20	1	[]
[ "<s>", "void", "AArch64TargetStreamer", "::", "emitCurrentConstantPool", "(", ")", "{", "ConstantPools", "->", "emitForCurrentSection", "(", "Streamer", ")", ";", "}", "</s>" ]	[ "Callback", "used", "to", "implement", "the", ".ltorg", "directive", "." ]	[ "AArch64", "AArch64" ]	AArch64TargetStreamer	emitCurrentConstantPool	AArch64	CPU	LLVM	22,676	15	1	[]
[ "<s>", "BitVector", "SIRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "AMDGPU", "::", "EXEC", ")", ";", "Re...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "AMDGPU", "SI", "AMDGPU::EXEC", "AMDGPU::EXEC_LO", "AMDGPU::EXEC_HI", "AMDGPU::INDIRECT_BASE_ADDR", "AMDGPU::FLAT_SCR", "AMDGPU::FLAT_SCR_LO", "AMDGPU::FLAT_SCR_HI", "AMDGPU::VGPR255", "AMDGPU::VGPR254", "AMDGPU", "AMDGPU::SGPR_32RegClass", "AMDGPU", "4", "AMDGPU::SGPR_32RegClass" ]	SIRegisterInfo83	getReservedRegs	AMDGPU	GPU	LLVM	22,677	202	1	[]
[ "<s>", "bool", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "override", "{", "llvm_unreachable", "(", "\"fixupNe...	[ "Simple", "predicate", "for", "targets", "where", "!", "Resolved", "implies", "requiring", "relaxation", "." ]	[ "Sparc", "\"fixupNeedsRelaxation() unimplemented\"" ]	SparcAsmBackend	fixupNeedsRelaxation	Sparc	CPU	LLVM	22,678	33	1	[]
[ "<s>", "const", "MipsInstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "getSubtargetImpl", "(", ")", "->", "getInstrInfo", "(", ")", ";", "}", "</s>" ]	[ "TargetInstrInfo", "getter", "." ]	[ "Mips", "Mips" ]	MipsTargetMachine19	getInstrInfo	Mips	CPU	LLVM	22,679	19	1	[]
[ "<s>", "void", "GCNPassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "createSIMemoryLegalizerPass", "(", ")", ")", ";", "addPass", "(", "createSIInsertWaitcntsPass", "(", ")", ")", ";", "addPass", "(", "createSIShrinkInstructionsPass", "(", ")", ...	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "AMDGPU", "SI", "SI", "SI", "SI", "SI" ]	AMDGPUTargetMachine102	addPreEmitPass	AMDGPU	GPU	LLVM	22,680	54	1	[]
[ "<s>", "bool", "AMDGPUAsmParser", "::", "isRegister", "(", ")", "{", "return", "isRegister", "(", "getToken", "(", ")", ",", "peekToken", "(", ")", ")", ";", "}", "</s>" ]	[ "isRegister", "-", "Returns", "true", "if", "this", "is", "a", "normal", "register", "use/def", "slot", "." ]	[ "AMDGPU", "AMDGPU" ]	AMDGPUAsmParser1	isRegister	AMDGPU	GPU	LLVM	22,681	20	1	[]
[ "<s>", "int", "ARMTTIImpl", "::", "getIntImmCost", "(", "unsigned", "Opcode", ",", "unsigned", "Idx", ",", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ")", "{", "if", "(", "(", "Opcode", "==", "Instruction", "::", "SDiv", "\|\|", "Opcode", "=="...	[ "Calculate", "the", "cost", "of", "materializing", "a", "64-bit", "value", "." ]	[ "ARM", "ARM", "1", "0", "255", "65535", "0", "32", "1", "12", "0", "1", "8", "0", "0" ]	ARMTargetTransformInfo2	getIntImmCost	ARM	CPU	LLVM	22,682	223	1	[]
[ "<s>", "bool", "aarch64_emit_approx_div", "(", "rtx", "quo", ",", "rtx", "num", ",", "rtx", "den", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "quo", ")", ";", "if", "(", "GET_MODE_INNER", "(", "mode", ")", "==", "HFmode", ")", "return", "f...	[ "Emit", "the", "instruction", "sequence", "to", "compute", "the", "approximation", "for", "the", "division", "of", "NUM", "by", "DEN", "in", "QUO", "and", "return", "whether", "the", "sequence", "was", "emitted", "or", "not", "." ]	[ "aarch64", "3", "2", "0" ]	aarch646	aarch64_emit_approx_div	aarch64	CPU	GCC	22,683	232	1	[]
[ "<s>", "bool", "AAPInstrInfo", "::", "isBranchOffsetInRange", "(", "unsigned", "BranchOpc", ",", "int64_t", "BrOffset", ")", "const", "{", "switch", "(", "BranchOpc", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Invalid opcode\"", ")", ";", "case", "AAP...	[ "Determine", "if", "the", "branch", "target", "is", "in", "range", "." ]	[ "AAP", "AAP", "\"Invalid opcode\"", "AAP::BRA", "AAP::isOff22", "AAP::BEQ_", "AAP::BNE_", "AAP::BLTS_", "AAP::BLES_", "AAP::BLTU_", "AAP::BLEU_", "AAP::isOff10" ]	AAPInstrInfo	isBranchOffsetInRange	AAP	MPU	LLVM	22,684	78	1	[]
[ "<s>", "MachineInstrBuilder", "R600InstrInfo", "::", "buildIndirectWrite", "(", "MachineBasicBlock", "*", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "ValueReg", ",", "unsigned", "Address", ",", "unsigned", "OffsetReg", ")", "const", "{"...	[ "Build", "instruction", "(", "s", ")", "for", "an", "indirect", "register", "write", "." ]	[ "R600", "R600Operands::WRITE", "0", "R600Operands::DST_REL", "1" ]	R600InstrInfo	buildIndirectWrite	R600	GPU	LLVM	22,685	115	1	[]
[ "<s>", "bool", "loongarch_eh_uses", "(", "unsigned", "int", "regno", "ATTRIBUTE_UNUSED", ")", "{", "return", "false", ";", "}", "</s>" ]	[ "Implement", "EH_USES", "." ]	[ "loongarch" ]	loongarch	loongarch_eh_uses	loongarch	CPU	GCC	22,686	13	1	[]
[ "<s>", "EVT", "PPCTargetLowering", "::", "getOptimalMemOpType", "(", "uint64_t", "Size", ",", "unsigned", "DstAlign", ",", "unsigned", "SrcAlign", ",", "bool", "NonScalarIntSafe", ",", "bool", "MemcpyStrSrc", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "...	[ "It", "returns", "EVT", ":", ":Other", "if", "the", "type", "should", "be", "determined", "using", "generic", "target-independent", "logic", "." ]	[ "PowerPC", "PPC", "PPC", "PPC", "MVT::i64", "MVT::i32" ]	PPCISelLowering17	getOptimalMemOpType	PowerPC	CPU	LLVM	22,687	52	1	[]
[ "<s>", "bool", "SystemZXPLINKFrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "false", ";", "}", "</s>" ]	[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]	[ "SystemZ", "SystemZ" ]	SystemZFrameLowering10	hasFP	SystemZ	CPU	LLVM	22,688	16	1	[]
[ "<s>", "void", "SIInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", ...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "AMDGPU", "SI", "SI", "SI", "4", "AMDGPU::SReg_32_XM0RegClass", "SIStackID::SGPR_SPILL", "AMDGPU::M0", "\"Only VGPR spilling expected\"", "0" ]	SIInstrInfo110	loadRegFromStackSlot	AMDGPU	GPU	LLVM	22,689	369	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "MachineBranchProbabilityInfo", ">", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "Mips" ]	MipsDelaySlotFiller	getAnalysisUsage	Mips	CPU	LLVM	22,690	27	1	[]
[ "<s>", "bool", "SVEIntrinsicOpts", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "bool", "Changed", "=", "false", ";", "SmallSetVector", "<", "Function", "*", ",", "4", ">", "Functions", ";", "for", "(", "auto", "&", "F", ":", "M", ".", "ge...	[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]	[ "AArch64", "4", "Intrinsic::experimental_vector_extract", "Intrinsic::experimental_vector_insert", "Intrinsic::aarch64_sve_ptrue" ]	SVEIntrinsicOpts11	runOnModule	AArch64	CPU	LLVM	22,691	129	1	[]
[ "<s>", "static", "void", "ix86_emit_save_reg_using_mov", "(", "machine_mode", "mode", ",", "unsigned", "int", "regno", ",", "HOST_WIDE_INT", "cfa_offset", ")", "{", "struct", "machine_function", "*", "m", "=", "cfun", "->", "machine", ";", "rtx", "reg", "=", "...	[ "Emit", "a", "single", "register", "save", "at", "CFA", "-", "CFA_OFFSET", "." ]	[ "i386", "128", "1", "1", "0" ]	i3865	ix86_emit_save_reg_using_mov	i386	CPU	GCC	22,692	375	1	[]
[ "<s>", "static", "int", "riscv_extend_cost", "(", "rtx", "op", ",", "bool", "unsigned_p", ")", "{", "if", "(", "MEM_P", "(", "op", ")", ")", "return", "0", ";", "if", "(", "unsigned_p", "&&", "GET_MODE", "(", "op", ")", "==", "QImode", ")", "return",...	[ "Return", "the", "cost", "of", "sign-", "or", "zero-extending", "OP", "." ]	[ "riscv", "0", "1", "1", "1", "1", "1", "2" ]	riscv	riscv_extend_cost	riscv	CPU	GCC	22,693	123	1	[]
[ "<s>", "rtx", "aarch64_simd_gen_const_vector_dup", "(", "machine_mode", "mode", ",", "HOST_WIDE_INT", "val", ")", "{", "rtx", "c", "=", "gen_int_mode", "(", "val", ",", "GET_MODE_INNER", "(", "mode", ")", ")", ";", "return", "gen_const_vec_duplicate", "(", "mode...	[ "Return", "a", "const_int", "vector", "of", "VAL", "." ]	[ "aarch64" ]	aarch64	aarch64_simd_gen_const_vector_dup	aarch64	CPU	GCC	22,694	32	1	[]
[ "<s>", "static", "void", "rl78_alloc_physical_registers_umul", "(", "rtx_insn", "*", "insn", ")", "{", "rtx", "prev", "=", "prev_nonnote_nondebug_insn", "(", "insn", ")", ";", "rtx", "first", ";", "int", "tmp_id", ";", "rtx", "saved_op1", ";", "OP", "(", "0"...	[ "Like", "op2", ",", "but", "AX", "=", "A", "*", "X", "." ]	[ "rl78", "0", "0", "1", "1", "2", "2", "1", "0", "1", "2", "2", "1", "1", "2", "2", "0", "0", "1", "1", "2", "2", "2", "2", "1", "1", "1", "2", "2" ]	rl782	rl78_alloc_physical_registers_umul	rl78	MPU	GCC	22,695	305	1	[]
[ "<s>", "inline", "bool", "wrapped_symbol_hasher", "::", "equal", "(", "const", "value_type", "", "x", ",", "const", "compare_type", "", "y", ")", "{", "return", "!", "strcmp", "(", "x", ",", "y", ")", ";", "}", "</s>" ]	[ "Compare", "H1", "and", "H2", "for", "equivalence", "." ]	[ "i386" ]	winnt4	equal	i386	CPU	GCC	22,696	27	1	[]
[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"Mips Delay Slot Filler\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "Mips", "\"Mips Delay Slot Filler\"" ]	MipsDelaySlotFiller10	getPassName	Mips	CPU	LLVM	22,697	13	1	[]
[ "<s>", "bool", "enableShrinkWrapping", "(", "const", "MachineFunction", "&", "MF", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]	[ "Returns", "true", "if", "the", "target", "will", "correctly", "handle", "shrink", "wrapping", "." ]	[ "LC2200" ]	LC2200FrameLowering	enableShrinkWrapping	LC2200	CPU	LLVM	22,698	15	1	[]
[ "<s>", "bool", "AArch64PagerandoOptimizer", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "auto", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "if", "(", "!", "F", ".", "isPagerando", "(", ")", "\|\|", "skipFunction", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AArch64", "AArch64" ]	AArch64PagerandoOptimizer	runOnMachineFunction	AArch64	CPU	LLVM	22,699	120	1	[]

[ "<s>", "void", "LanaiDAGToDAGISel", "::", "Select", "(", "SDNode", "*", "Node", ")", "{", "unsigned", "Opcode", "=", "Node", "->", "getOpcode", "(", ")", ";", "if", "(", "Node", "->", "isMachineOpcode", "(", ")", ")", "{", "LLVM_DEBUG", "(", "errs", "(...

[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]

[ "Lanai", "Lanai", "\"== \"", "\"\\n\"", "0", "ISD::Constant", "MVT::i32", "Lanai::R0", "MVT::i32", "Lanai::R1", "MVT::i32", "ISD::FrameIndex" ]

LanaiISelDAGToDAG12

Select

Lanai

CPU

LLVM

22,600

218

1

[]

[ "<s>", "unsigned", "getPrefetchDistance", "(", ")", "const", "override", "{", "return", "4500", ";", "}", "</s>" ]

[ "Return", "the", "preferred", "prefetch", "distance", "in", "terms", "of", "instructions", "." ]

[ "SystemZ", "4500" ]

SystemZTargetTransformInfo

getPrefetchDistance

SystemZ

CPU

LLVM

22,601

11

1

[]

[ "<s>", "static", "machine_mode", "zero_call_used_regno_mode", "(", "const", "unsigned", "int", "regno", ")", "{", "if", "(", "GENERAL_REGNO_P", "(", "regno", ")", ")", "return", "SImode", ";", "else", "if", "(", "SSE_REGNO_P", "(", "regno", ")", ")", "return...

[ "Return", "the", "machine_mode", "that", "is", "used", "to", "zero", "register", "REGNO", "." ]

[ "i386" ]

i3861

zero_call_used_regno_mode

i386

CPU

GCC

22,602

59

1

[]

[ "<s>", "const", "MipsSubtarget", "*", "MipsTargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "Attribute", "CPUAttr", "=", "F", ".", "getFnAttribute", "(", "\"target-cpu\"", ")", ";", "Attribute", "FSAttr", "=", "F...

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "Mips", "Mips", "Mips", "\"target-cpu\"", "\"target-features\"", "Mips", "\"mips16\"", "Mips", "\"nomips16\"", "Mips", "\"micromips\"", "Mips", "\"nomicromips\"", "\"use-soft-float\"", "\"use-soft-float\"", "\"true\"", "Mips", "\"+mips16\"", "\",+mips16\"", "Mips", "\"-mips16...

MipsTargetMachine14

getSubtargetImpl

Mips

CPU

LLVM

22,603

324

1

[]

[ "<s>", "virtual", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "TargetTransformInfo", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "X86" ]

X86TargetTransformInfo113

getAnalysisUsage

X86

CPU

LLVM

22,604

18

1

[]

[ "<s>", "unsigned", "SIRegisterInfo", "::", "getRegPressureSetLimit", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Idx", ")", "const", "{", "const", "AMDGPUSubtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "AMDGPUSubtarget", ">", "(", ...

[ "Get", "the", "register", "unit", "pressure", "limit", "for", "this", "dimension", "." ]

[ "AMDGPU", "SI", "AMDGPU", "AMDGPU" ]

SIRegisterInfo69

getRegPressureSetLimit

AMDGPU

GPU

LLVM

22,605

103

1

[]

[ "<s>", "bool", "GCNTTIImpl", "::", "isInlineAsmSourceOfDivergence", "(", "const", "CallInst", "*", "CI", ",", "ArrayRef", "<", "unsigned", ">", "Indices", ")", "const", "{", "if", "(", "Indices", ".", "size", "(", ")", ">", "1", ")", "return", "true", ";...

[ "Analyze", "if", "the", "results", "of", "inline", "asm", "are", "divergent", "." ]

[ "AMDGPU", "1", "SI", "1", "0", "0", "1" ]

AMDGPUTargetTransformInfo (2)1

isInlineAsmSourceOfDivergence

AMDGPU

GPU

LLVM

22,606

190

1

[]

[ "<s>", "size_t", "ARMToTHMStub", "::", "size", "(", ")", "const", "{", "return", "m_Size", ";", "}", "</s>" ]

[ "The", "number", "of", "name/type", "pairs", "is", "returned", "." ]

[ "ARM", "ARM" ]

ARMToTHMStub

size

ARM

CPU

LLVM

22,607

12

1

[]

[ "<s>", "unsigned", "getMask", "(", ")", "const", "{", "return", "Mask", "<<", "Shift", ";", "}", "</s>" ]

[ "Return", "the", "mask", "used", "by", "this", "recipe", "." ]

[ "AMDGPU" ]

AMDGPUAsmUtils6

getMask

AMDGPU

GPU

LLVM

22,608

12

1

[]

[ "<s>", "SDValue", "AMDGPUTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "Op", ".", "getNode", "(", ")", "->", ...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "R600", "0", "\"Custom lowering code for this\"", "\"instruction is not implemented yet!\"", "ISD::SDIV", "ISD::SREM", "ISD::SIGN_EXTEND_INREG", "SI", "ISD::BRCOND", "ISD::CONCAT_VECTORS", "ISD::EXTRACT_SUBVECTOR", "ISD::FrameIndex", "ISD::INTRINSIC_WO_CHAIN", "SI", "ISD::UDIVREM", "IS...

AMDGPUISelLowering110

LowerOperation

R600

GPU

LLVM

22,609

180

1

[]

[ "<s>", "StringRef", "RISCVMCExpr", "::", "getVariantKindName", "(", "VariantKind", "Kind", ")", "{", "switch", "(", "Kind", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Invalid ELF symbol kind\"", ")", ";", "case", "VK_RISCV_LO", ":", "return", "\"lo\"", ...

[ "Convert", "the", "variant", "kind", "into", "an", "ELF-appropriate", "modifier", "(", "e.g", "." ]

[ "RISCV", "RISCV", "\"Invalid ELF symbol kind\"", "RISCV", "\"lo\"", "RISCV", "\"hi\"", "RISCV", "\"pcrel_lo\"", "RISCV", "\"pcrel_hi\"", "RISCV", "\"got_pcrel_hi\"", "RISCV", "\"tprel_lo\"", "RISCV", "\"tprel_hi\"", "RISCV", "\"tprel_add\"", "RISCV", "\"tls_ie_pcrel_hi\"", ...

RISCVMCExpr14

getVariantKindName

RISCV

CPU

LLVM

22,610

83

1

[]

[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "if", "(", "!", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "{", "initialize", "(", "MF", ")", ";", "checkingIllegalXADD", "(", ")", ";...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "BPF" ]

BPFMIChecking

runOnMachineFunction

BPF

Virtual ISA

LLVM

22,611

36

1

[]

[ "<s>", "bool", "SITargetLowering", "::", "isLegalAddressingMode", "(", "const", "AddrMode", "&", "AM", ",", "Type", "*", "Ty", ")", "const", "{", "if", "(", "AM", ".", "BaseGV", ")", "return", "false", ";", "if", "(", "!", "isUInt", "<", "16", ">", "...

[ "isLegalAddressingMode", "-", "Return", "true", "if", "the", "addressing", "mode", "represented", "by", "AM", "is", "legal", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]

[ "R600", "SI", "16", "0", "1", "2" ]

SIISelLowering126

isLegalAddressingMode

R600

GPU

LLVM

22,612

99

1

[]

[ "<s>", "size_t", "ARMToARMStub", "::", "size", "(", ")", "const", "{", "return", "m_Size", ";", "}", "</s>" ]

[ "The", "number", "of", "name/type", "pairs", "is", "returned", "." ]

[ "ARM", "ARM" ]

ARMToARMStub

size

ARM

CPU

LLVM

22,613

12

1

[]

[ "<s>", "unsigned", "ARMTTI", "::", "getIntImmCost", "(", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ")", "const", "{", "assert", "(", "Ty", "->", "isIntegerTy", "(", ")", ")", ";", "unsigned", "Bits", "=", "Ty", "->", "getPrimitiveSizeInBits",...

[ "Calculate", "the", "cost", "of", "materializing", "a", "64-bit", "value", "." ]

[ "ARM", "ARMTTI::getIntImmCost", "0", "32", "4", "0", "65536", "ARM_AM::getSOImmVal", "1", "ARM_AM::getSOImmVal", "1", "1", "2", "3", "0", "65536", "ARM_AM::getT2SOImmVal", "1", "ARM_AM::getT2SOImmVal", "1", "1", "2", "3", "0", "256", "1", "256", "ARM_AM::isThumb...

ARMTargetTransformInfo

getIntImmCost

ARM

CPU

LLVM

22,614

231

1

[]

[ "<s>", "void", "xstormy16_emit_cbranch", "(", "enum", "rtx_code", "code", ",", "rtx", "loc", ")", "{", "rtx", "op0", "=", "xstormy16_compare_op0", ";", "rtx", "op1", "=", "xstormy16_compare_op1", ";", "rtx", "condition_rtx", ",", "loc_ref", ",", "branch", ",",...

[ "Emit", "a", "branch", "of", "kind", "CODE", "to", "location", "LOC", "." ]

[ "stormy16", "0", "1", "2", "2", "3" ]

stormy163

xstormy16_emit_cbranch

stormy16

CPU

GCC

22,615

506

1

[]

[ "<s>", "bool", "isFPImm", "(", ")", "const", "{", "return", "Kind", "==", "k_FPImm", ";", "}", "</s>" ]

[ "isFPImm", "-", "Tests", "if", "this", "is", "a", "MO_FPImmediate", "operand", "." ]

[ "AArch64" ]

AArch64AsmParser (2)1

isFPImm

AArch64

CPU

LLVM

22,616

12

1

[]

[ "<s>", "static", "tree", "arm_gimplify_va_arg_expr", "(", "tree", "valist", ",", "tree", "type", ",", "gimple_seq", "*", "pre_p", ",", "gimple_seq", "*", "post_p", ")", "{", "valist", "=", "arm_extract_valist_ptr", "(", "valist", ")", ";", "return", "std_gimpl...

[ "Implement", "TARGET_GIMPLIFY_VA_ARG_EXPR", "." ]

[ "arm" ]

arm

arm_gimplify_va_arg_expr

arm

CPU

GCC

22,617

39

1

[]

[ "<s>", "const", "AVRMCExpr", "*", "AVRMCExpr", "::", "create", "(", "VariantKind", "Kind", ",", "const", "MCExpr", "*", "Expr", ",", "bool", "Negated", ",", "MCContext", "&", "Ctx", ")", "{", "return", "new", "(", "Ctx", ")", "AVRMCExpr", "(", "Kind", ...

[ "This", "creates", "an", "identified", "struct", "." ]

[ "AVR", "AVR", "AVR", "AVR" ]

AVRMCExpr

create

AVR

MPU

LLVM

22,618

38

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"Nyuzi Assembly Printer\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "Nyuzi", "\"Nyuzi Assembly Printer\"" ]

NyuziAsmPrinter

getPassName

Nyuzi

GPU

LLVM

22,619

11

1

[]

[ "<s>", "void", "Thumb1RegisterInfo", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "prior", "(", "MBB", ".", "end", "(", ")", ")", ";", ...

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "ARM", "ARM::tBX_RET", "ARM::tPOP_RET", "\"Can only insert epilog into returning blocks\"", "ARM", "ARM", "0", "ARM::SP", "ARM::tMOVtgpr2gpr", "ARM::SP", "ARM::tBX_RET", "ARM::tPOP", "ARM::tPOP", "ARM::R3", "ARM::tBX_RET_vararg", "ARM::R3" ]

Thumb1RegisterInfo13

emitEpilogue

ARM

CPU

LLVM

22,620

462

1

[]

[ "<s>", "DecodeStatus", "P2Disassembler", "::", "getInstruction", "(", "MCInst", "&", "Instr", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "CStream", ")", "const", "{", "uin...

[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]

[ "P2", "P2", "28", "4", "0xf", "\"get instruction: \"", "\"\\n\"", "P2" ]

P2Disassembler

getInstruction

P2

MPU

LLVM

22,621

138

1

[]

[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ";", "SelectionDAGISel", "::", "runOnMachineFunction", "(", "MF", ")", ";", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "X86", "X86" ]

X86ISelDAGToDAG (2)

runOnMachineFunction

X86

CPU

LLVM

22,622

32

1

[]

[ "<s>", "bool", "isConditionalBranch", "(", "const", "MCInst", "&", "Inst", ")", "const", "override", "{", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "AArch64", "::", "Bcc", "&&", "Inst", ".", "getOperand", "(", "0", ")", ".", "getImm", "(", ...

[ "Return", "true", "if", "this", "is", "a", "branch", "which", "may", "fall", "through", "to", "the", "next", "instruction", "or", "may", "transfer", "control", "flow", "to", "some", "other", "block", "." ]

[ "AArch64", "AArch64::Bcc", "0", "A64CC::AL" ]

AArch64MCTargetDesc26

isConditionalBranch

AArch64

CPU

LLVM

22,623

50

1

[]

[ "<s>", "unsigned", "size", "(", ")", "const", "{", "return", "Insts", ".", "size", "(", ")", ";", "}", "</s>" ]

[ "The", "number", "of", "name/type", "pairs", "is", "returned", "." ]

[ "ARM" ]

ARMLowOverheadLoops

size

ARM

CPU

LLVM

22,624

14

1

[]

[ "<s>", "CountValueType", "getType", "(", ")", "const", "{", "return", "Kind", ";", "}", "</s>" ]

[ "Overload", "to", "return", "most", "specific", "vector", "type", "." ]

[ "Hexagon" ]

HexagonHardwareLoops16

getType

Hexagon

DSP

LLVM

22,625

10

1

[]

[ "<s>", "static", "void", "nvptx_goacc_reduction_setup", "(", "gcall", "*", "call", ",", "offload_attrs", "*", "oa", ")", "{", "gimple_stmt_iterator", "gsi", "=", "gsi_for_stmt", "(", "call", ")", ";", "tree", "lhs", "=", "gimple_call_lhs", "(", "call", ")", ...

[ "NVPTX", "implementation", "of", "GOACC_REDUCTION_SETUP", "." ]

[ "nvptx", "2", "3", "1", "5", "1" ]

nvptx

nvptx_goacc_reduction_setup

nvptx

GPU

GCC

22,626

218

1

[]

[ "<s>", "static", "bool", "mips_valid_lo_sum_p", "(", "enum", "mips_symbol_type", "symbol_type", ",", "machine_mode", "mode", ")", "{", "if", "(", "mips_symbol_insns", "(", "symbol_type", ",", "mode", ")", "==", "0", ")", "return", "false", ";", "if", "(", "m...

[ "Return", "true", "if", "a", "LO_SUM", "can", "address", "a", "value", "of", "mode", "MODE", "when", "the", "LO_SUM", "symbol", "has", "type", "SYMBOL_TYPE", "." ]

[ "mips", "0" ]

mips4

mips_valid_lo_sum_p

mips

CPU

GCC

22,627

64

1

[]

[ "<s>", "static", "void", "rs6000_elf_asm_out_constructor", "(", "rtx", "symbol", ",", "int", "priority", ")", "{", "const", "char", "*", "section", "=", "\".ctors\"", ";", "char", "buf", "[", "16", "]", ";", "if", "(", "priority", "!=", "DEFAULT_INIT_PRIORIT...

[ "Record", "an", "element", "in", "the", "table", "of", "global", "constructors", ".", "SYMBOL", "is", "a", "SYMBOL_REF", "of", "the", "function", "to", "be", "called", ";", "PRIORITY", "is", "a", "number", "between", "0", "and", "MAX_INIT_PRIORITY", ".", "...

[ "rs6000", "\".ctors\"", "16", "\".ctors.%.5u\"", "\"\\t.long (\"", "\")@fixup\\n\"", "1" ]

rs60004

rs6000_elf_asm_out_constructor

rs6000

CPU

GCC

22,628

106

1

[]

[ "<s>", "static", "hash_set", "<", "set_info", "*", ">", "get_all_sets", "(", "set_info", "*", "set", ",", "bool", "real_p", ",", "bool", "phi_p", ",", "bool", "param_p", ")", "{", "if", "(", "real_p", "&&", "phi_p", "&&", "param_p", ")", "return", "get...

[ "Recursively", "find", "all", "define", "instructions", ".", "The", "kind", "of", "instruction", "is", "specified", "by", "the", "DEF_TYPE", "." ]

[ "riscv" ]

riscv-vsetvl

get_all_sets

riscv

CPU

GCC

22,629

107

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"MIPS16 Hard Float Pass\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "Mips", "\"MIPS16 Hard Float Pass\"" ]

Mips16HardFloat

getPassName

Mips

CPU

LLVM

22,630

13

1

[]

[ "<s>", "virtual", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "X86TargetMachine", "*", "TM", "=", "static_cast", "<", "const", "X86TargetMachine", "*", ">", "(", "&", "MF", ".", "getTarget", "(", ")", ")", ";", "co...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86" ]

X86RegisterInfo11

runOnMachineFunction

X86

CPU

LLVM

22,631

123

1

[]

[ "<s>", "bool", "HexagonMCInstrInfo", "::", "isExtended", "(", "MCInstrInfo", "const", "&", "MCII", ",", "MCInst", "const", "&", "MCI", ")", "{", "uint64_t", "const", "F", "=", "HexagonMCInstrInfo", "::", "getDesc", "(", "MCII", ",", "MCI", ")", ".", "TSFla...

[ "Test", "if", "the", "given", "EVT", "is", "extended", "(", "as", "opposed", "to", "being", "simple", ")", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "HexagonII::ExtendedPos", "HexagonII::ExtendedMask" ]

HexagonMCInstrInfo (2)1

isExtended

Hexagon

DSP

LLVM

22,632

45

1

[]

[ "<s>", "static", "hashval_t", "unspec_prof_hash", "(", "const", "void", "*", "x", ")", "{", "const_rtx", "u", "=", "(", "const_rtx", ")", "x", ";", "const_rtx", "s1", "=", "XVECEXP", "(", "u", ",", "0", ",", "1", ")", ";", "return", "(", "htab_hash_s...

[ "Hash", "function", "for", "UNSPEC_PROF", "htab", ".", "Use", "both", "the", "caller", "'s", "name", "and", "the", "callee", "'s", "name", "(", "if", "known", ")", "." ]

[ "arc", "0", "1", "0", "0", "0", "0", "0" ]

arc4

unspec_prof_hash

arc

MPU

GCC

22,633

71

1

[]

[ "<s>", "const", "SICSubtarget", "*", "getSubtargetImpl", "(", ")", "const", "{", "return", "&", "DefaultSubtarget", ";", "}", "</s>" ]

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "SIC", "SIC" ]

SICTargetMachine

getSubtargetImpl

SIC

CPU

LLVM

22,634

13

1

[]

[ "<s>", "const", "char", "*", "output_move_double", "(", "rtx", "operands", "[", "]", ",", "rtx", "insn", ")", "{", "rtx", "dest", "=", "operands", "[", "0", "]", ";", "rtx", "src", "=", "operands", "[", "1", "]", ";", "enum", "machine_mode", "mode", ...

[ "Return", "appropriate", "code", "to", "load", "up", "an", "8", "byte", "integer", "or", "floating", "point", "value" ]

[ "frv", "0", "1", "\"#\"", "1", "0", "1", "0", "\"movfgd %1, %0\"", "\"#\"", "\"ldd%I1%U1 %M1, %0\"", "\"#\"", "\"#\"", "1", "0", "1", "0", "\"movgfd %1, %0\"", "\"#\"", "1", "0", "1", "0", "\"fmovd %1, %0\"", "\"#\"", "\"lddf%I1%U1 %M1, %0\"", "\"#\"", "\"#\"", ...

frv2

output_move_double

frv

VLIW

GCC

22,635

476

1

[]

[ "<s>", "StringRef", "SIRegisterInfo", "::", "getRegAsmName", "(", "unsigned", "Reg", ")", "const", "{", "if", "(", "Reg", ">=", "BeginReg", "&&", "Reg", "<=", "EndReg", ")", "{", "\\", "unsigned", "Index", "=", "Reg", "-", "BeginReg", ";", "\\", "assert"...

[ "Return", "the", "assembly", "name", "for", "Reg", "." ]

[ "AMDGPU", "SI", "AMDGPU::VGPR0", "AMDGPU::VGPR255", "AMDGPU::SGPR0", "AMDGPU::SGPR105", "AMDGPU::VGPR0_VGPR1", "AMDGPU::VGPR254_VGPR255", "AMDGPU::SGPR0_SGPR1", "AMDGPU::SGPR104_SGPR105", "AMDGPU::VGPR0_VGPR1_VGPR2", "AMDGPU::VGPR253_VGPR254_VGPR255", "AMDGPU::VGPR0_VGPR1_VGPR2_VGPR3", "AM...

SIRegisterInfo110

getRegAsmName

AMDGPU

GPU

LLVM

22,636

233

1

[]

[ "<s>", "void", "NVPTXTargetStreamer", "::", "emitRawBytes", "(", "StringRef", "Data", ")", "{", "MCTargetStreamer", "::", "emitRawBytes", "(", "Data", ")", ";", "const", "MCAsmInfo", "*", "MAI", "=", "Streamer", ".", "getContext", "(", ")", ".", "getAsmInfo", ...

[ "Emit", "the", "bytes", "in", "Data", "into", "the", "output", "." ]

[ "NVPTX", "NVPTX", "40", "1", "1", "0", "128", "1", "1", "\",\"" ]

NVPTXTargetStreamer9

emitRawBytes

NVPTX

GPU

LLVM

22,637

203

1

[]

[ "<s>", "static", "const", "char", "*", "detect_processor_freebsd", "(", "void", ")", "{", "return", "\"powerpc\"", ";", "}", "</s>" ]

[ "Currently", "returns", "default", "powerpc", "." ]

[ "rs6000", "\"powerpc\"" ]

driver-rs6000

detect_processor_freebsd

rs6000

CPU

GCC

22,638

13

1

[]

[ "<s>", "bool", "HexagonInstrInfo", "::", "getBaseAndOffsetPosition", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "&", "BasePos", ",", "unsigned", "&", "OffsetPos", ")", "const", "{", "if", "(", "isMemOp", "(", "MI", ")", ")", "{", "BasePos", ...

[ "Return", "true", "if", "the", "instruction", "contains", "a", "base", "register", "and", "offset", "." ]

[ "Hexagon", "Hexagon", "0", "1", "0", "1", "1", "2" ]

HexagonInstrInfo61

getBaseAndOffsetPosition

Hexagon

DSP

LLVM

22,639

143

1

[]

[ "<s>", "bool", "ARMFastISel", "::", "fastLowerArguments", "(", ")", "{", "if", "(", "!", "FuncInfo", ".", "CanLowerReturn", ")", "return", "false", ";", "const", "Function", "*", "F", "=", "FuncInfo", ".", "Fn", ";", "if", "(", "F", "->", "isVarArg", "...

[ "This", "method", "is", "called", "by", "target-independent", "code", "to", "do", "target-", "specific", "argument", "lowering", "." ]

[ "ARM", "ARM", "ARM", "ARM", "ARM", "4", "MVT::i8", "MVT::i16", "MVT::i32", "ARM::R0", "ARM::R1", "ARM::R2", "ARM::R3", "ARM::rGPRRegClass" ]

ARMFastISel5

fastLowerArguments

ARM

CPU

LLVM

22,640

412

1

[]

[ "<s>", "rtx", "spu_gen_subreg", "(", "machine_mode", "mode", ",", "rtx", "x", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "SUBREG", ")", "x", "=", "SUBREG_REG", "(", "x", ")", ";", "if", "(", "GET_MODE", "(", "x", ")", "==", "mode", ")"...

[ "Make", "a", "subreg", ",", "stripping", "any", "existing", "subreg", ".", "We", "could", "possibly", "just", "call", "simplify_subreg", ",", "but", "in", "this", "case", "we", "know", "what", "we", "want", "." ]

[ "spu", "0" ]

spu

spu_gen_subreg

spu

MPU

GCC

22,641

49

1

[]

[ "<s>", "static", "void", "nios2_custom_check_insns", "(", "void", ")", "{", "unsigned", "int", "i", ",", "j", ";", "bool", "errors", "=", "false", ";", "for", "(", "i", "=", "0", ";", "i", "<", "ARRAY_SIZE", "(", "nios2_fpu_insn", ")", ";", "i", "++"...

[ "Check", "and", "signal", "some", "warnings/errors", "on", "FPU", "insn", "options", "." ]

[ "nios2", "0", "0", "\"switch %<-mcustom-%s%> is required for double \"", "\"precision floating point\"", "0", "0", "\"switch %<-mcustom-%s%> has no effect unless \"", "\"-funsafe-math-optimizations is specified\"", "0", "0", "\"switch %<-mcustom-%s%> has no effect unless \"", "\"-ffinite-mat...

nios22

nios2_custom_check_insns

nios2

MPU

GCC

22,642

248

1

[]

[ "<s>", "const", "SystemZSubtarget", "*", "SystemZTargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "Attribute", "CPUAttr", "=", "F", ".", "getFnAttribute", "(", "\"target-cpu\"", ")", ";", "Attribute", "FSAttr", "="...

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "SystemZ", "SystemZ", "SystemZ", "\"target-cpu\"", "\"target-features\"", "\"use-soft-float\"", "\"+soft-float\"", "\",+soft-float\"", "SystemZ" ]

SystemZTargetMachine18

getSubtargetImpl

SystemZ

CPU

LLVM

22,643

160

1

[]

[ "<s>", "static", "type_suffix_index", "find_type_suffix_for_scalar_type", "(", "const_tree", "type", ")", "{", "for", "(", "unsigned", "int", "suffix_i", "=", "0", ";", "suffix_i", "<", "NUM_TYPE_SUFFIXES", ";", "++", "suffix_i", ")", "if", "(", "!", "type_suffi...

[ "If", "TYPE", "is", "a", "valid", "SVE", "element", "type", ",", "return", "the", "corresponding", "type", "suffix", ",", "otherwise", "return", "NUM_TYPE_SUFFIXES", "." ]

[ "aarch64", "0" ]

aarch64-sve-builtins

find_type_suffix_for_scalar_type

aarch64

CPU

GCC

22,644

67

1

[]

[ "<s>", "void", "Thumb1RegisterInfo", "::", "emitLoadConstPool", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "DebugLoc", "dl", ",", "unsigned", "DestReg", ",", "unsigned", "SubIdx", ",", "int", "Val", ",", ...

[ "emitLoadConstPool", "-", "Emits", "a", "load", "from", "constpool", "to", "materialize", "the", "specified", "immediate", "." ]

[ "ARM", "ARMCC::CondCodes", "4", "ARM::tLDRpci" ]

Thumb1RegisterInfo1

emitLoadConstPool

ARM

CPU

LLVM

22,645

171

1

[]

[ "<s>", "void", "WebAssemblyDAGToDAGISel", "::", "Select", "(", "SDNode", "*", "Node", ")", "{", "if", "(", "Node", "->", "isMachineOpcode", "(", ")", ")", "{", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "\"== \"", ";", "Node", "->", "dump", "(", "CurDA...

[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]

[ "WebAssembly", "WebAssembly", "\"== \"", "\"\\n\"", "1", "0" ]

WebAssemblyISelDAGToDAG7

Select

WebAssembly

Virtual ISA

LLVM

22,646

87

1

[]

[ "<s>", "bool", "TL45PassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "createTL45ISelDag", "(", "getTL45TargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]

[ "TL45", "TL45", "TL45", "TL45" ]

TL45TargetMachine

addInstSelector

TL45

MPU

LLVM

22,647

25

1

[]

[ "<s>", "unsigned", "BlackfinRegisterInfo", "::", "getFrameRegister", "(", "MachineFunction", "&", "MF", ")", "const", "{", "return", "hasFP", "(", "MF", ")", "?", "BF", "::", "FP", ":", "BF", "::", "SP", ";", "}", "</s>" ]

[ "Debug", "information", "queries", "." ]

[ "Blackfin", "BF::FP", "BF::SP" ]

BlackfinRegisterInfo2

getFrameRegister

Blackfin

DSP

LLVM

22,648

26

1

[]

[ "<s>", "void", "or1k_expand_compare", "(", "rtx", "*", "operands", ")", "{", "rtx", "sr_f", "=", "gen_rtx_REG", "(", "BImode", ",", "SR_F_REGNUM", ")", ";", "if", "(", "!", "TARGET_SFIMM", ")", "XEXP", "(", "operands", "[", "0", "]", ",", "1", ")", "...

[ "Used", "to", "expand", "patterns", "``", "movsicc", "''", ",", "``", "movqicc", "''", ",", "``", "movhicc", "''", ",", "``", "cstoresi4", "''", "and", "``", "cbranchsi4", "''", ".", "Expands", "a", "comparison", "where", "OPERANDS", "is", "an", "array",...

[ "or1k", "0", "1", "0", "1", "0", "0", "0", "1", "2" ]

or1k2

or1k_expand_compare

or1k

CPU

GCC

22,649

100

1

[]

[ "<s>", "int", "microblaze_is_interrupt_variant", "(", "void", ")", "{", "return", "(", "interrupt_handler", "||", "fast_interrupt", ")", ";", "}", "</s>" ]

[ "Return", "whether", "function", "is", "tagged", "with", "'interrupt_handler", "'", "or", "'fast_interrupt", "'", "attribute", ".", "Return", "true", "if", "function", "should", "use", "return", "from", "interrupt", "rather", "than", "normal", "function", "return"...

[ "microblaze" ]

microblaze

microblaze_is_interrupt_variant

microblaze

MPU

GCC

22,650

14

1

[]

[ "<s>", "static", "int", "find_r0_life_regions", "(", "basic_block", "b", ")", "{", "bool", "live", ";", "int", "set", ";", "int", "death", "=", "0", ";", "if", "(", "REGNO_REG_SET_P", "(", "df_get_live_in", "(", "b", ")", ",", "R0_REG", ")", ")", "{", ...

[ "Count", "life", "regions", "of", "r0", "for", "a", "block", "." ]

[ "sh", "0", "1", "0", "1" ]

sh

find_r0_life_regions

sh

CPU

GCC

22,651

182

1

[]

[ "<s>", "static", "void", "rs6000_split_logical_inner", "(", "rtx", "dest", ",", "rtx", "op1", ",", "rtx", "op2", ",", "enum", "rtx_code", "code", ",", "machine_mode", "mode", ",", "bool", "complement_final_p", ",", "bool", "complement_op1_p", ",", "bool", "com...

[ "Helper", "function", "for", "rs6000_split_logical", "to", "emit", "a", "logical", "instruction", "after", "spliting", "the", "operation", "to", "single", "GPR", "registers", ".", "DEST", "is", "the", "destination", "register", ".", "OP1", "and", "OP2", "are", ...

[ "rs6000", "0", "0" ]

rs60005

rs6000_split_logical_inner

rs6000

CPU

GCC

22,652

318

1

[]

[ "<s>", "static", "RegDomain", "getDomain", "(", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "{", "if", "(", "isGPR", "(", "RC", ")", ")", "return", "GPRDomain", ";", "if", "(", "isMask", "(", "RC", ",",...

[ "Get", "the", "MDNode", "for", "this", "AliasScopeNode", "'s", "domain", "." ]

[ "X86" ]

X86DomainReassignment

getDomain

X86

CPU

LLVM

22,653

41

1

[]

[ "<s>", "int", "pdp11_initial_elimination_offset", "(", "int", "from", ",", "int", "to", ")", "{", "if", "(", "from", "==", "FRAME_POINTER_REGNUM", "&&", "to", "==", "STACK_POINTER_REGNUM", ")", "return", "get_frame_size", "(", ")", ";", "else", "if", "(", "f...

[ "Return", "the", "offset", "between", "two", "registers", ",", "one", "to", "be", "eliminated", ",", "and", "the", "other", "its", "replacement", ",", "at", "the", "start", "of", "a", "routine", "." ]

[ "pdp11", "2", "2", "0" ]

pdp11

pdp11_initial_elimination_offset

pdp11

MPU

GCC

22,654

72

1

[]

[ "<s>", "SDValue", "BPFTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVect...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "BPF", "BPF", "ISD::OutputArg", "BPFISD::RET_FLAG", "16", "\"only integer returns supported\"", "MVT::Other", "BPF", "4", "1", "0", "\"Can only return in registers!\"", "1", "0", "MVT::Other" ]

BPFISelLowering11

LowerReturn

BPF

Virtual ISA

LLVM

22,655

291

1

[]

[ "<s>", "unsigned", "getReg", "(", ")", "const", "override", "{", "if", "(", "Kind", "==", "k_RegisterIndex", "&&", "RegIdx", ".", "Index", "==", "0", "&&", "RegIdx", ".", "Kind", "&", "RegKind_GPR", ")", "return", "getGPR32Reg", "(", ")", ";", "assert", ...

[ "Returns", "the", "register", "associated", "with", "this", "edge", "." ]

[ "Mips", "0", "\"Invalid access!\"" ]

MipsAsmParser

getReg

Mips

CPU

LLVM

22,656

45

1

[]

[ "<s>", "void", "GCNMaxOccupancySchedStrategy", "::", "initialize", "(", "ScheduleDAGMI", "*", "DAG", ")", "{", "GenericScheduler", "::", "initialize", "(", "DAG", ")", ";", "const", "SIRegisterInfo", "*", "SRI", "=", "static_cast", "<", "const", "SIRegisterInfo", ...

[ "Initialize", "the", "strategy", "after", "building", "the", "DAG", "for", "a", "new", "region", "." ]

[ "AMDGPU", "SI", "SI", "3", "AMDGPU::SGPR_32RegClass", "AMDGPU::VGPR_32RegClass" ]

GCNSchedStrategy12

initialize

AMDGPU

GPU

LLVM

22,657

109

1

[]

[ "<s>", "void", "SparcPassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "createSparcDelaySlotFillerPass", "(", ")", ")", ";", "if", "(", "this", "->", "getSparcTargetMachine", "(", ")", ".", "getSubtargetImpl", "(", ")", "->", "insertNOPLoad", ...

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "Sparc" ]

SparcTargetMachine (2)1

addPreEmitPass

Sparc

CPU

LLVM

22,658

93

1

[]

[ "<s>", "void", "X86ATTInstPrinter", "::", "printPCRelImm", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";", "if", ...

[ "value", "(", "e.g", "." ]

[ "X86", "X86", "\"unknown pcrel immediate operand\"", "\"0x\"" ]

X86ATTInstPrinter32

printPCRelImm

X86

CPU

LLVM

22,659

117

1

[]

[ "<s>", "static", "bool", "c4x_rtx_costs", "(", "rtx", "x", ",", "int", "code", ",", "int", "outer_code", ",", "int", "*", "total", ")", "{", "HOST_WIDE_INT", "val", ";", "switch", "(", "code", ")", "{", "case", "CONST_INT", ":", "val", "=", "INTVAL", ...

[ "Compute", "a", "(", "partial", ")", "cost", "for", "rtx", "X", ".", "Return", "true", "if", "the", "complete", "cost", "has", "been", "computed", ",", "and", "false", "if", "subexpressions", "should", "be", "scanned", ".", "In", "either", "case", ",", ...

[ "c4x", "0", "255", "65535", "0", "16", "24", "0", "3", "2", "4", "4", "2", "4", "8", "1", "1", "14", "15", "50" ]

c4x1

c4x_rtx_costs

c4x

DSP

GCC

22,660

312

1

[]

[ "<s>", "SDValue", "HexagonSelectionDAGInfo", "::", "EmitTargetCodeForMemcpy", "(", "SelectionDAG", "&", "DAG", ",", "SDLoc", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "unsigned", "Align", ",", "bo...

[ "Emit", "target-specific", "code", "that", "performs", "a", "memcpy", "." ]

[ "Hexagon", "Hexagon", "0x3", "0", "32", "8", "0", "\"__hexagon_memcpy_likely_aligned_min32bytes_mult8bytes\"", "0" ]

HexagonSelectionDAGInfo3

EmitTargetCodeForMemcpy

Hexagon

DSP

LLVM

22,661

291

1

[]

[ "<s>", "void", "MSP430FrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "assert", "(", "&", "MF", ".", "front", "(", ")", "==", "&", "MBB", "&&", "\"Shrink-wrapping not yet support...

[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]

[ "MSP430", "MSP430", "\"Shrink-wrapping not yet supported\"", "MSP430", "MSP430", "MSP430", "MSP430", "MSP430", "0", "2", "MSP430", "MSP430::PUSH16r", "MSP430::FP", "MSP430::MOV16rr", "MSP430::FP", "MSP430::SP", "MSP430::FP", "MSP430", "MSP430::PUSH16r", "MSP430::SUB16ri", "MS...

MSP430FrameLowering25

emitPrologue

MSP430

MPU

LLVM

22,662

373

1

[]

[ "<s>", "static", "void", "arm_emit_vfp_multi_reg_pop", "(", "int", "first_reg", ",", "int", "num_regs", ",", "rtx", "base_reg", ")", "{", "int", "i", ",", "j", ";", "rtx", "par", ";", "rtx", "dwarf", "=", "NULL_RTX", ";", "rtx", "tmp", ",", "reg", ";",...

[ "Generate", "and", "emit", "an", "insn", "pattern", "that", "we", "will", "recognize", "as", "a", "pop_multi", "of", "NUM_REGS", "consecutive", "VFP", "regs", ",", "starting", "at", "FIRST_REG", ".", "Unfortunately", ",", "since", "this", "insn", "does", "no...

[ "arm", "32", "2", "15", "16", "16", "16", "16", "1", "8", "1", "0", "0", "0", "2", "8", "1", "0", "1", "1", "2" ]

arm4

arm_emit_vfp_multi_reg_pop

arm

CPU

GCC

22,663

296

1

[]

[ "<s>", "bool", "PPCLinuxAsmPrinter", "::", "doFinalization", "(", "Module", "&", "M", ")", "{", "const", "DataLayout", "*", "TD", "=", "TM", ".", "getDataLayout", "(", ")", ";", "bool", "isPPC64", "=", "TD", "->", "getPointerSizeInBits", "(", ")", "==", ...

[ "doFinalization", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "any", "necessary", "clean", "up", "after", "all", "passes", "have", "run", "." ]

[ "PowerPC", "PPC", "PPC", "64", "PPC", "PPC", "PPC", "\".toc\"", "\".got2\"", "PPC", "4", "0", "PPC", "8", "4" ]

PPCAsmPrinter6

doFinalization

PowerPC

CPU

LLVM

22,664

350

1

[]

[ "<s>", "void", "AArch64RegisterInfo", "::", "materializeFrameBaseRegister", "(", "MachineBasicBlock", "*", "MBB", ",", "Register", "BaseReg", ",", "int", "FrameIdx", ",", "int64_t", "Offset", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "Ins", "=", "M...

[ "Insert", "defining", "instruction", "(", "s", ")", "for", "a", "pointer", "to", "FrameIdx", "before", "insertion", "point", "I", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64", "AArch64::ADDXri", "0", "AArch64_AM::getShifterImm", "AArch64_AM::LSL", "0" ]

AArch64RegisterInfo12

materializeFrameBaseRegister

AArch64

CPU

LLVM

22,665

174

1

[]

[ "<s>", "static", "unsigned", "getBit", "(", "InsnType", "insn", ",", "int", "pos", ")", "{", "return", "getBits", "(", "insn", ",", "pos", ",", "1", ")", ";", "}", "</s>" ]

[ "Get", "the", "Init", "value", "of", "the", "specified", "bit", "." ]

[ "AArch64", "1" ]

AArch64InsnHelpers

getBit

AArch64

CPU

LLVM

22,666

22

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"Hexagon Hardware Loop Fixup\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "Hexagon", "\"Hexagon Hardware Loop Fixup\"" ]

HexagonFixupHwLoops2

getPassName

Hexagon

DSP

LLVM

22,667

12

1

[]

[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "const", "R600Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "R600Subtarget", ">", "(", ")", ";", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AMDGPU", "R600", "R600", "AMDGPU::CF_ALU" ]

R600EmitClauseMarkers10

runOnMachineFunction

AMDGPU

GPU

LLVM

22,668

146

1

[]

[ "<s>", "MachineBasicBlock", "*", "SparcTargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "*", "MI", ",", "MachineBasicBlock", "*", "BB", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "ll...

[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]

[ "Sparc", "Sparc", "\"Unknown SELECT_CC!\"", "SP::SELECT_CC_Int_ICC", "SP::SELECT_CC_FP_ICC", "SP::SELECT_CC_DFP_ICC", "SP::SELECT_CC_QFP_ICC", "SP::BCOND", "SP::SELECT_CC_Int_FCC", "SP::SELECT_CC_FP_FCC", "SP::SELECT_CC_DFP_FCC", "SP::SELECT_CC_QFP_FCC", "SP::FBCOND", "SP::ATOMIC_LOAD_ADD_...

SparcISelLowering

EmitInstrWithCustomInserter

Sparc

CPU

LLVM

22,669

485

1

[]

[ "<s>", "static", "void", "mips_output_32bit_xfer", "(", "char", "direction", ",", "unsigned", "int", "gpreg", ",", "unsigned", "int", "fpreg", ")", "{", "fprintf", "(", "asm_out_file", ",", "\"\\tm%cc1\\t%s,%s\\n\"", ",", "direction", ",", "reg_names", "[", "gpr...

[ "Write", "instructions", "to", "move", "a", "32-bit", "value", "between", "general", "register", "GPREG", "and", "floating-point", "register", "FPREG", ".", "DIRECTION", "is", "'t", "'", "to", "move", "from", "GPREG", "to", "FPREG", "and", "'", "f", "'", "...

[ "mips", "\"\\tm%cc1\\t%s,%s\\n\"" ]

mips

mips_output_32bit_xfer

mips

CPU

GCC

22,670

36

1

[]

[ "<s>", "Optional", "<", "DestSourcePair", ">", "RISCVInstrInfo", "::", "isCopyInstrImpl", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "MI", ".", "isMoveReg", "(", ")", ")", "return", "DestSourcePair", "{", "MI", ".", "getOperand", ...

[ "If", "the", "specific", "machine", "instruction", "is", "a", "instruction", "that", "moves/copies", "value", "from", "one", "register", "to", "another", "register", "return", "destination", "and", "source", "registers", "as", "machine", "operands", "." ]

[ "RISCV", "RISCV", "0", "1", "RISCV::ADDI", "1", "2", "2", "0", "0", "1", "RISCV::FSGNJ_D", "RISCV::FSGNJ_S", "1", "2", "1", "2", "0", "1" ]

RISCVInstrInfo (2)

isCopyInstrImpl

RISCV

CPU

LLVM

22,671

197

1

[]

[ "<s>", "bool", "MOSNoRecurse", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"**** MOS NoRecurse Pass ****\\n\"", ")", ";", "CallGraph", "&", "CG", "=", "getAnalysis", "<", "CallGraphWrapperPass", ">", "("...

[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]

[ "MOS", "MOS", "\"**** MOS NoRecurse Pass ****\\n\"", "\"interrupt\"", "\"interrupt-norecurse\"", "\"main\"", "\"interrupt-norecurse\"", "\"Marking libcall as possibly recursive: \"", "\"\\n\"" ]

MOSNoRecurse

runOnModule

MOS

MPU

LLVM

22,672

335

1

[]

[ "<s>", "bool", "PPCInstrInfo", "::", "SubsumesPredicate", "(", "const", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Pred1", ",", "const", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Pred2", ")", "const", "{", "assert", "(", "Pred1", ".", "siz...

[ "Returns", "true", "if", "the", "first", "specified", "predicate", "subsumes", "the", "second", ",", "e.g", "." ]

[ "PowerPC", "PPC", "2", "\"Invalid PPC first predicate\"", "2", "\"Invalid PPC second predicate\"", "1", "PPC::CTR8", "1", "PPC::CTR", "1", "PPC::CTR8", "1", "PPC::CTR", "1", "1", "PPC::Predicate", "PPC::Predicate", "0", "PPC::Predicate", "PPC::Predicate", "0", "PPC::PRED_...

PPCInstrInfo (2)

SubsumesPredicate

PowerPC

CPU

LLVM

22,673

235

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"X86 Retpoline Thunks\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "X86", "\"X86 Retpoline Thunks\"" ]

X86RetpolineThunks

getPassName

X86

CPU

LLVM

22,674

11

1

[]

[ "<s>", "const", "TPCRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "&", "getInstrInfo", "(", ")", "->", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "TPC", "TPC" ]

TPCSubtarget

getRegisterInfo

TPC

Virtual ISA

LLVM

22,675

20

1

[]

[ "<s>", "void", "AArch64TargetStreamer", "::", "emitCurrentConstantPool", "(", ")", "{", "ConstantPools", "->", "emitForCurrentSection", "(", "Streamer", ")", ";", "}", "</s>" ]

[ "Callback", "used", "to", "implement", "the", ".ltorg", "directive", "." ]

[ "AArch64", "AArch64" ]

AArch64TargetStreamer

emitCurrentConstantPool

AArch64

CPU

LLVM

22,676

15

1

[]

[ "<s>", "BitVector", "SIRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "AMDGPU", "::", "EXEC", ")", ";", "Re...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "AMDGPU", "SI", "AMDGPU::EXEC", "AMDGPU::EXEC_LO", "AMDGPU::EXEC_HI", "AMDGPU::INDIRECT_BASE_ADDR", "AMDGPU::FLAT_SCR", "AMDGPU::FLAT_SCR_LO", "AMDGPU::FLAT_SCR_HI", "AMDGPU::VGPR255", "AMDGPU::VGPR254", "AMDGPU", "AMDGPU::SGPR_32RegClass", "AMDGPU", "4", "AMDGPU::SGPR_32RegClass" ]

SIRegisterInfo83

getReservedRegs

AMDGPU

GPU

LLVM

22,677

202

1

[]

[ "<s>", "bool", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "override", "{", "llvm_unreachable", "(", "\"fixupNe...

[ "Simple", "predicate", "for", "targets", "where", "!", "Resolved", "implies", "requiring", "relaxation", "." ]

[ "Sparc", "\"fixupNeedsRelaxation() unimplemented\"" ]

SparcAsmBackend

fixupNeedsRelaxation

Sparc

CPU

LLVM

22,678

33

1

[]

[ "<s>", "const", "MipsInstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "getSubtargetImpl", "(", ")", "->", "getInstrInfo", "(", ")", ";", "}", "</s>" ]

[ "TargetInstrInfo", "getter", "." ]

[ "Mips", "Mips" ]

MipsTargetMachine19

getInstrInfo

Mips

CPU

LLVM

22,679

19

1

[]

[ "<s>", "void", "GCNPassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "createSIMemoryLegalizerPass", "(", ")", ")", ";", "addPass", "(", "createSIInsertWaitcntsPass", "(", ")", ")", ";", "addPass", "(", "createSIShrinkInstructionsPass", "(", ")", ...

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "AMDGPU", "SI", "SI", "SI", "SI", "SI" ]

AMDGPUTargetMachine102

addPreEmitPass

AMDGPU

GPU

LLVM

22,680

54

1

[]

[ "<s>", "bool", "AMDGPUAsmParser", "::", "isRegister", "(", ")", "{", "return", "isRegister", "(", "getToken", "(", ")", ",", "peekToken", "(", ")", ")", ";", "}", "</s>" ]

[ "isRegister", "-", "Returns", "true", "if", "this", "is", "a", "normal", "register", "use/def", "slot", "." ]

[ "AMDGPU", "AMDGPU" ]

AMDGPUAsmParser1

isRegister

AMDGPU

GPU

LLVM

22,681

20

1

[]

[ "<s>", "int", "ARMTTIImpl", "::", "getIntImmCost", "(", "unsigned", "Opcode", ",", "unsigned", "Idx", ",", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ")", "{", "if", "(", "(", "Opcode", "==", "Instruction", "::", "SDiv", "||", "Opcode", "=="...

[ "Calculate", "the", "cost", "of", "materializing", "a", "64-bit", "value", "." ]

[ "ARM", "ARM", "1", "0", "255", "65535", "0", "32", "1", "12", "0", "1", "8", "0", "0" ]

ARMTargetTransformInfo2

getIntImmCost

ARM

CPU

LLVM

22,682

223

1

[]

[ "<s>", "bool", "aarch64_emit_approx_div", "(", "rtx", "quo", ",", "rtx", "num", ",", "rtx", "den", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "quo", ")", ";", "if", "(", "GET_MODE_INNER", "(", "mode", ")", "==", "HFmode", ")", "return", "f...

[ "Emit", "the", "instruction", "sequence", "to", "compute", "the", "approximation", "for", "the", "division", "of", "NUM", "by", "DEN", "in", "QUO", "and", "return", "whether", "the", "sequence", "was", "emitted", "or", "not", "." ]

[ "aarch64", "3", "2", "0" ]

aarch646

aarch64_emit_approx_div

aarch64

CPU

GCC

22,683

232

1

[]

[ "<s>", "bool", "AAPInstrInfo", "::", "isBranchOffsetInRange", "(", "unsigned", "BranchOpc", ",", "int64_t", "BrOffset", ")", "const", "{", "switch", "(", "BranchOpc", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Invalid opcode\"", ")", ";", "case", "AAP...

[ "Determine", "if", "the", "branch", "target", "is", "in", "range", "." ]

[ "AAP", "AAP", "\"Invalid opcode\"", "AAP::BRA", "AAP::isOff22", "AAP::BEQ_", "AAP::BNE_", "AAP::BLTS_", "AAP::BLES_", "AAP::BLTU_", "AAP::BLEU_", "AAP::isOff10" ]

AAPInstrInfo

isBranchOffsetInRange

AAP

MPU

LLVM

22,684

78

1

[]

[ "<s>", "MachineInstrBuilder", "R600InstrInfo", "::", "buildIndirectWrite", "(", "MachineBasicBlock", "*", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "ValueReg", ",", "unsigned", "Address", ",", "unsigned", "OffsetReg", ")", "const", "{"...

[ "Build", "instruction", "(", "s", ")", "for", "an", "indirect", "register", "write", "." ]

[ "R600", "R600Operands::WRITE", "0", "R600Operands::DST_REL", "1" ]

R600InstrInfo

buildIndirectWrite

R600

GPU

LLVM

22,685

115

1

[]

[ "<s>", "bool", "loongarch_eh_uses", "(", "unsigned", "int", "regno", "ATTRIBUTE_UNUSED", ")", "{", "return", "false", ";", "}", "</s>" ]

[ "Implement", "EH_USES", "." ]

[ "loongarch" ]

loongarch

loongarch_eh_uses

loongarch

CPU

GCC

22,686

13

1

[]

[ "<s>", "EVT", "PPCTargetLowering", "::", "getOptimalMemOpType", "(", "uint64_t", "Size", ",", "unsigned", "DstAlign", ",", "unsigned", "SrcAlign", ",", "bool", "NonScalarIntSafe", ",", "bool", "MemcpyStrSrc", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "...

[ "It", "returns", "EVT", ":", ":Other", "if", "the", "type", "should", "be", "determined", "using", "generic", "target-independent", "logic", "." ]

[ "PowerPC", "PPC", "PPC", "PPC", "MVT::i64", "MVT::i32" ]

PPCISelLowering17

getOptimalMemOpType

PowerPC

CPU

LLVM

22,687

52

1

[]

[ "<s>", "bool", "SystemZXPLINKFrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "false", ";", "}", "</s>" ]

[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]

[ "SystemZ", "SystemZ" ]

SystemZFrameLowering10

hasFP

SystemZ

CPU

LLVM

22,688

16

1

[]

[ "<s>", "void", "SIInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", ...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "AMDGPU", "SI", "SI", "SI", "4", "AMDGPU::SReg_32_XM0RegClass", "SIStackID::SGPR_SPILL", "AMDGPU::M0", "\"Only VGPR spilling expected\"", "0" ]

SIInstrInfo110

loadRegFromStackSlot

AMDGPU

GPU

LLVM

22,689

369

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "MachineBranchProbabilityInfo", ">", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "Mips" ]

MipsDelaySlotFiller

getAnalysisUsage

Mips

CPU

LLVM

22,690

27

1

[]

[ "<s>", "bool", "SVEIntrinsicOpts", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "bool", "Changed", "=", "false", ";", "SmallSetVector", "<", "Function", "*", ",", "4", ">", "Functions", ";", "for", "(", "auto", "&", "F", ":", "M", ".", "ge...

[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]

[ "AArch64", "4", "Intrinsic::experimental_vector_extract", "Intrinsic::experimental_vector_insert", "Intrinsic::aarch64_sve_ptrue" ]

SVEIntrinsicOpts11

runOnModule

AArch64

CPU

LLVM

22,691

129

1

[]

[ "<s>", "static", "void", "ix86_emit_save_reg_using_mov", "(", "machine_mode", "mode", ",", "unsigned", "int", "regno", ",", "HOST_WIDE_INT", "cfa_offset", ")", "{", "struct", "machine_function", "*", "m", "=", "cfun", "->", "machine", ";", "rtx", "reg", "=", "...

[ "Emit", "a", "single", "register", "save", "at", "CFA", "-", "CFA_OFFSET", "." ]

[ "i386", "128", "1", "1", "0" ]

i3865

ix86_emit_save_reg_using_mov

i386

CPU

GCC

22,692

375

1

[]

[ "<s>", "static", "int", "riscv_extend_cost", "(", "rtx", "op", ",", "bool", "unsigned_p", ")", "{", "if", "(", "MEM_P", "(", "op", ")", ")", "return", "0", ";", "if", "(", "unsigned_p", "&&", "GET_MODE", "(", "op", ")", "==", "QImode", ")", "return",...

[ "Return", "the", "cost", "of", "sign-", "or", "zero-extending", "OP", "." ]

[ "riscv", "0", "1", "1", "1", "1", "1", "2" ]

riscv

riscv_extend_cost

riscv

CPU

GCC

22,693

123

1

[]

[ "<s>", "rtx", "aarch64_simd_gen_const_vector_dup", "(", "machine_mode", "mode", ",", "HOST_WIDE_INT", "val", ")", "{", "rtx", "c", "=", "gen_int_mode", "(", "val", ",", "GET_MODE_INNER", "(", "mode", ")", ")", ";", "return", "gen_const_vec_duplicate", "(", "mode...

[ "Return", "a", "const_int", "vector", "of", "VAL", "." ]

[ "aarch64" ]

aarch64

aarch64_simd_gen_const_vector_dup

aarch64

CPU

GCC

22,694

32

1

[]

[ "<s>", "static", "void", "rl78_alloc_physical_registers_umul", "(", "rtx_insn", "*", "insn", ")", "{", "rtx", "prev", "=", "prev_nonnote_nondebug_insn", "(", "insn", ")", ";", "rtx", "first", ";", "int", "tmp_id", ";", "rtx", "saved_op1", ";", "OP", "(", "0"...

[ "Like", "op2", ",", "but", "AX", "=", "A", "*", "X", "." ]

[ "rl78", "0", "0", "1", "1", "2", "2", "1", "0", "1", "2", "2", "1", "1", "2", "2", "0", "0", "1", "1", "2", "2", "2", "2", "1", "1", "1", "2", "2" ]

rl782

rl78_alloc_physical_registers_umul

rl78

MPU

GCC

22,695

305

1

[]

[ "<s>", "inline", "bool", "wrapped_symbol_hasher", "::", "equal", "(", "const", "value_type", "*", "x", ",", "const", "compare_type", "*", "y", ")", "{", "return", "!", "strcmp", "(", "x", ",", "y", ")", ";", "}", "</s>" ]

[ "Compare", "H1", "and", "H2", "for", "equivalence", "." ]

[ "i386" ]

winnt4

equal

i386

CPU

GCC

22,696

27

1

[]

[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"Mips Delay Slot Filler\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "Mips", "\"Mips Delay Slot Filler\"" ]

MipsDelaySlotFiller10

getPassName

Mips

CPU

LLVM

22,697

13

1

[]

[ "<s>", "bool", "enableShrinkWrapping", "(", "const", "MachineFunction", "&", "MF", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]

[ "Returns", "true", "if", "the", "target", "will", "correctly", "handle", "shrink", "wrapping", "." ]

[ "LC2200" ]

LC2200FrameLowering

enableShrinkWrapping

LC2200

CPU

LLVM

22,698

15

1

[]

[ "<s>", "bool", "AArch64PagerandoOptimizer", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "auto", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "if", "(", "!", "F", ".", "isPagerando", "(", ")", "||", "skipFunction", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AArch64", "AArch64" ]

AArch64PagerandoOptimizer

runOnMachineFunction

AArch64

CPU

LLVM

22,699

120

1

[]