docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "static", "void", "riscv_expand_op", "(", "enum", "rtx_code", "code", ",", "machine_mode", "mode", ",", "rtx", "op0", ",", "rtx", "op1", ",", "rtx", "op2", ")", "{", "if", "(", "can_create_pseudo_p", "(", ")", ")", "{", "rtx", "result", ";", "if...	[ "Helper", "function", "to", "operation", "for", "rtx_code", "CODE", "." ]	[ "riscv" ]	riscv1	riscv_expand_op	riscv	CPU	GCC	23,000	134	1	[]
[ "<s>", "static", "rtx", "aarch64_simd_make_constant", "(", "rtx", "vals", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "vals", ")", ";", "rtx", "const_dup", ";", "rtx", "const_vec", "=", "NULL_RTX", ";", "int", "n_elts", "=", "GET_MODE_NUNITS", "(...	[ "Generate", "code", "to", "load", "VALS", ",", "which", "is", "a", "PARALLEL", "containing", "only", "constants", "(", "for", "vec_init", ")", "or", "CONST_VECTOR", ",", "efficiently", "into", "a", "register", ".", "Returns", "an", "RTX", "to", "copy", "in...	[ "aarch64", "0", "0", "0", "0" ]	aarch642	aarch64_simd_make_constant	aarch64	CPU	GCC	23,001	184	1	[]
[ "<s>", "void", "SIFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "const", "SIMachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "SIMachineFunctionInfo", ">", "...	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "AMDGPU", "SI", "SI", "SI", "AMDGPU::NoRegister", "SI", "SI", "SI", "0", "AMDGPU::S_SUB_U32" ]	SIFrameLowering11	emitEpilogue	AMDGPU	GPU	LLVM	23,002	174	1	[]
[ "<s>", "SDValue", "LanaiSelectionDAGInfo", "::", "EmitTargetCodeForMemcpy", "(", "SelectionDAG", "&", ",", "const", "SDLoc", "&", ",", "SDValue", ",", "SDValue", ",", "SDValue", ",", "SDValue", "Size", ",", "Align", ",", "bool", ",", "bool", ",", "MachinePoint...	[ "Emit", "target-specific", "code", "that", "performs", "a", "memcpy", "." ]	[ "Lanai", "Lanai" ]	LanaiSelectionDAGInfo1	EmitTargetCodeForMemcpy	Lanai	CPU	LLVM	23,003	61	1	[]
[ "<s>", "bool", "M680x0InstrInfo", "::", "getStackSlotRange", "(", "const", "TargetRegisterClass", "*", "RC", ",", "unsigned", "SubIdx", ",", "unsigned", "&", "Size", ",", "unsigned", "&", "Offset", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{",...	[ "Compute", "the", "size", "in", "bytes", "and", "offset", "within", "a", "stack", "slot", "of", "a", "spilled", "register", "or", "subregister", "." ]	[ "M680x0", "M680x0", "4", "0" ]	M680x0InstrInfo	getStackSlotRange	M680x0	MPU	LLVM	23,004	40	1	[]
[ "<s>", "SDNode", "*", "SparcDAGToDAGISel", "::", "getGlobalBaseReg", "(", ")", "{", "unsigned", "GlobalBaseReg", "=", "TM", ".", "getInstrInfo", "(", ")", "->", "getGlobalBaseReg", "(", "MF", ")", ";", "return", "CurDAG", "->", "getRegister", "(", "GlobalBaseR...	[ "getGlobalBaseReg", "-", "Return", "a", "virtual", "register", "initialized", "with", "the", "the", "global", "base", "register", "value", "." ]	[ "Sparc", "Sparc" ]	SparcISelDAGToDAG	getGlobalBaseReg	Sparc	CPU	LLVM	23,005	43	1	[]
[ "<s>", "const", "TargetRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "TVM" ]	TVMSubtarget	getRegisterInfo	TVM	Virtual ISA	LLVM	23,006	18	1	[]
[ "<s>", "EVT", "ARM64TargetLowering", "::", "getOptimalMemOpType", "(", "uint64_t", "Size", ",", "unsigned", "DstAlign", ",", "unsigned", "SrcAlign", ",", "bool", "IsMemset", ",", "bool", "ZeroMemset", ",", "bool", "MemcpyStrSrc", ",", "MachineFunction", "&", "MF",...	[ "It", "returns", "EVT", ":", ":Other", "if", "the", "type", "should", "be", "determined", "using", "generic", "target-independent", "logic", "." ]	[ "ARM64", "ARM64", "16", "16", "MVT::f128", "0", "MVT::f128", "8", "MVT::i64", "MVT::i32" ]	ARM64ISelLowering	getOptimalMemOpType	ARM64	CPU	LLVM	23,007	122	1	[]
[ "<s>", "void", "HexagonInstPrinter", "::", "printSymbol", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ",", "bool", "hi", ")", "const", "{", "assert", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "i...	[ "Print", "a", "MCSymbol", "as", "an", "operand", "." ]	[ "Hexagon", "Hexagon", "\"Unknown symbol operand\"", "\"HI\"", "\"LO\"", "\"(#\"" ]	HexagonInstPrinter	printSymbol	Hexagon	DSP	LLVM	23,008	66	1	[]
[ "<s>", "bool", "isLegalMaskedScatter", "(", "Type", "*", "DataType", ")", "{", "return", "ST", "->", "hasSVE", "(", ")", ";", "}", "</s>" ]	[ "Return", "true", "if", "the", "target", "supports", "masked", "scatter", "." ]	[ "AArch64" ]	AArch64TargetTransformInfo31	isLegalMaskedScatter	AArch64	CPU	LLVM	23,009	16	1	[]
[ "<s>", "bool", "AArch64TargetLowering", "::", "isShuffleMaskLegal", "(", "ArrayRef", "<", "int", ">", "M", ",", "EVT", "VT", ")", "const", "{", "if", "(", "VT", ".", "getVectorNumElements", "(", ")", "==", "4", "&&", "(", "VT", ".", "is128BitVector", "("...	[ "Targets", "can", "use", "this", "to", "indicate", "that", "they", "only", "support", "some", "VECTOR_SHUFFLE", "operations", ",", "those", "with", "specific", "masks", "." ]	[ "AArch64", "AArch64", "4", "4", "0", "4", "0", "8", "0", "9", "9", "9", "1", "9", "9", "2", "9", "3", "30", "4", "0", "64", "32", "16", "128" ]	AArch64ISelLowering (2)3	isShuffleMaskLegal	AArch64	CPU	LLVM	23,010	300	1	[]
[ "<s>", "virtual", "const", "Tile64InstrInfo", "*", "getInstrInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]	[ "TargetInstrInfo", "getter", "." ]	[ "Tile64" ]	Tile64TargetMachine	getInstrInfo	Tile64	VLIW	LLVM	23,011	14	1	[]
[ "<s>", "void", "HexagonInstPrinter", "::", "printInst", "(", "const", "HexagonMCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ")", "{", "const", "char", "startPacket", "=", "'{'", ",", "endPacket", "=", "'}'", ";", "if", "(", ...	[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "Hexagon::ENDLOOP0", "\"Loop-end must also end the packet\"", "Hexagon", "Hexagon::A2_nop" ]	HexagonInstPrinter8	printInst	Hexagon	DSP	LLVM	23,012	170	1	[]
[ "<s>", "static", "void", "output_asm_btfext_core_reloc", "(", "bpf_core_reloc_ref", "bpfcr", ")", "{", "bpfcr", "->", "bpfcr_astr_off", "+=", "ctfc_get_strtab_len", "(", "ctf_get_tu_ctfc", "(", ")", ",", "CTF_STRTAB", ")", ";", "dw2_assemble_integer", "(", "4", ",",...	[ "Output", "a", "single", "CO-RE", "relocation", "record", "." ]	[ "bpf", "4", "\"\\t%s bpfcr_insn\\n\"", "4", "\"bpfcr_type\"", "4", "\"bpfcr_astr_off\"", "4", "\"bpfcr_kind\"" ]	coreout	output_asm_btfext_core_reloc	bpf	Virtual ISA	GCC	23,013	78	1	[]
[ "<s>", "Optional", "<", "RegImmPair", ">", "AArch64InstrInfo", "::", "isAddImmediate", "(", "const", "MachineInstr", "&", "MI", ",", "Register", "Reg", ")", "const", "{", "int", "Sign", "=", "1", ";", "int64_t", "Offset", "=", "0", ";", "if", "(", "Reg",...	[ "If", "the", "specific", "machine", "instruction", "is", "an", "instruction", "that", "adds", "an", "immediate", "value", "and", "a", "register", ",", "and", "stores", "the", "result", "in", "the", "given", "register", "Reg", ",", "return", "a", "pair", "o...	[ "AArch64", "AArch64", "1", "0", "0", "AArch64::SUBWri", "AArch64::SUBXri", "AArch64::SUBSWri", "AArch64::SUBSXri", "1", "AArch64::ADDSWri", "AArch64::ADDSXri", "AArch64::ADDWri", "AArch64::ADDXri", "0", "1", "2", "2", "3", "0", "12", "\"Shift can be either 0 or 12\"", "1"...	AArch64InstrInfo104	isAddImmediate	AArch64	CPU	LLVM	23,014	219	1	[]
[ "<s>", "void", "HexagonInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "Register", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "T...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "Hexagon", "Hexagon", "Hexagon::IntRegsRegClass", "Hexagon::L2_loadri_io", "0", "Hexagon::DoubleRegsRegClass", "Hexagon::L2_loadrd_io", "0", "Hexagon::PredRegsRegClass", "Hexagon::LDriw_pred", "0", "Hexagon::ModRegsRegClass", "Hexagon::LDriw_ctr", "0", "Hexagon::HvxQRRegClass", "Hexago...	HexagonInstrInfo15	loadRegFromStackSlot	Hexagon	DSP	LLVM	23,015	436	1	[]
[ "<s>", "void", "ARMPassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "createThumb2SizeReductionPass", "(", ")", ")", ";", "if", "(", "getARMSubtarget", "(", ")", ".", "isThumb2", "(", ")", ")", "addPass", "(", "&", "UnpackMachineBundlesID", ...	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "ARM", "ARM", "ARM", "ARM", "ARM" ]	ARMTargetMachine29	addPreEmitPass	ARM	CPU	LLVM	23,016	45	1	[]
[ "<s>", "static", "void", "pa_output_function_prologue", "(", "FILE", "*", "file", ")", "{", "ASM_OUTPUT_LABEL", "(", "file", ",", "XSTR", "(", "XEXP", "(", "DECL_RTL", "(", "current_function_decl", ")", ",", "0", ")", ",", "0", ")", ")", ";", "fputs", "(...	[ "On", "HP-PA", ",", "move-double", "insns", "between", "fpu", "and", "cpu", "need", "an", "8-byte", "block", "of", "memory", ".", "If", "any", "fpu", "reg", "is", "used", "in", "the", "function", ",", "we", "allocate", "such", "a", "block", "here", ","...	[ "pa", "0", "0", "\"\\t.PROC\\n\"", "\"\\t.CALLINFO FRAME=\"", "\",NO_CALLS\"", "\",CALLS\"", "\",SAVE_RP\"", "\",SAVE_SP\"", "\",ENTRY_GR=%d\"", "2", "\",ENTRY_FR=%d\"", "11", "\"\\n\\t.ENTRY\\n\"", "0" ]	pa7	pa_output_function_prologue	pa	CPU	GCC	23,017	132	1	[]
[ "<s>", "static", "bool", "rx_mode_dependent_address_p", "(", "const_rtx", "addr", ",", "addr_space_t", "as", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "GET_CODE", "(", "addr", ")", "==", "CONST", ")", "addr", "=", "XEXP", "(", "addr", ",", "0", ")", ";", ...	[ "Implement", "TARGET_MODE_DEPENDENT_ADDRESS_P", "." ]	[ "rx", "0", "0", "1", "3", "0", "4", "0xfffc" ]	rx	rx_mode_dependent_address_p	rx	CPU	GCC	23,018	171	1	[]
[ "<s>", "static", "int", "microblaze_version_to_int", "(", "const", "char", "", "version", ")", "{", "const", "char", "", "p", ",", "", "v", ";", "const", "char", "", "tmpl", "=", "\"vXX.YY.Z\"", ";", "int", "iver", "=", "0", ";", "p", "=", "versi...	[ "Convert", "a", "version", "number", "of", "the", "form", "``", "vX.YY.Z", "''", "to", "an", "integer", "encoding", "for", "easier", "range", "comparison", "." ]	[ "microblaze", "\"vXX.YY.Z\"", "0", "1", "10", "1", "10", "1", "10", "1", "1" ]	microblaze2	microblaze_version_to_int	microblaze	MPU	GCC	23,019	229	1	[]
[ "<s>", "bool", "MMIXAsmParser", "::", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "OperandVector", "&", "Operands", ")", "{", "Operands", ".", "push_back", "(", "MMIXOperand", "::", "creat...	[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]	[ "MMIX", "MMIX", "MMIXOperand::createToken", "\"unexpected token\"" ]	MMIXAsmParser	ParseInstruction	MMIX	CPU	LLVM	23,020	147	1	[]
[ "<s>", "void", "BPFInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", ...	[ "}", "Branch", "Analysis", "&", "Modification" ]	[ "BPF", "BPF", "BPF::GPRRegClass", "BPF::MOV_rr", "\"Impossible reg-to-reg copy\"" ]	BPFInstrInfo	copyPhysReg	BPF	Virtual ISA	LLVM	23,021	78	1	[]
[ "<s>", "void", "ARMBankConflictHazardRecognizer", "::", "Reset", "(", ")", "{", "Accesses", ".", "clear", "(", ")", ";", "}", "</s>" ]	[ "Reset", "the", "unwind", "opcode", "assembler", "." ]	[ "ARM", "ARM" ]	ARMHazardRecognizer19	Reset	ARM	CPU	LLVM	23,022	14	1	[]
[ "<s>", "int", "mips_can_use_return_insn", "(", ")", "{", "if", "(", "!", "reload_completed", ")", "return", "0", ";", "if", "(", "regs_ever_live", "[", "31", "]", "\|\|", "current_function_profile", ")", "return", "0", ";", "if", "(", "TARGET_MIPS16", "&&", ...	[ "Return", "nonzero", "if", "this", "function", "is", "known", "to", "have", "a", "null", "epilogue", ".", "This", "allows", "the", "optimizer", "to", "omit", "jumps", "to", "jumps", "if", "no", "stack", "was", "created", "." ]	[ "mips", "0", "31", "0", "4", "0", "0", "0" ]	mips2	mips_can_use_return_insn	mips	CPU	GCC	23,023	102	1	[]
[ "<s>", "bool", "AMDGPULegalizerInfo", "::", "legalizeCustom", "(", "MachineInstr", "&", "MI", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineIRBuilder", "&", "B", ",", "GISelChangeObserver", "&", "Observer", ")", "const", "{", "switch", "(", "MI", ".", "...	[ "Called", "for", "instructions", "with", "the", "Custom", "LegalizationAction", "." ]	[ "AMDGPU", "AMDGPU", "SI", "SI", "SI", "\"expected switch to return\"" ]	AMDGPULegalizerInfo12	legalizeCustom	AMDGPU	GPU	LLVM	23,024	295	1	[]
[ "<s>", "void", "reset", "(", ")", "{", "Packet", ".", "clear", "(", ")", ";", "ResourcesModel", "->", "clearResources", "(", ")", ";", "}", "</s>" ]	[ "Reset", "an", "existing", "scalar", "value", "for", "Def", "and", "a", "given", "Instance", "." ]	[ "TPC" ]	TPCMachineScheduler	reset	TPC	Virtual ISA	LLVM	23,025	18	1	[]
[ "<s>", "bool", "PPCFastISel", "::", "tryToFoldLoadIntoMI", "(", "MachineInstr", "", "MI", ",", "unsigned", "OpNo", ",", "const", "LoadInst", "", "LI", ")", "{", "MVT", "VT", ";", "if", "(", "!", "isLoadTypeLegal", "(", "LI", "->", "getType", "(", ")", ...	[ "The", "specified", "machine", "instr", "operand", "is", "a", "vreg", ",", "and", "that", "vreg", "is", "being", "provided", "by", "the", "specified", "load", "instruction", "." ]	[ "PowerPC", "PPC", "PPC::RLDICL", "PPC::RLDICL_32_64", "3", "MVT::i8", "56", "MVT::i16", "48", "MVT::i32", "32", "PPC::RLWINM", "PPC::RLWINM8", "3", "MVT::i8", "24", "MVT::i16", "16", "PPC::EXTSB", "PPC::EXTSB8", "PPC::EXTSB8_32_64", "PPC::EXTSH", "PPC::EXTSH8", "PPC::EX...	PPCFastISel14	tryToFoldLoadIntoMI	PowerPC	CPU	LLVM	23,026	347	1	[]
[ "<s>", "unsigned", "X86InstrInfo", "::", "getUndefRegClearance", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "&", "OpNum", ",", "const", "TargetRegisterInfo", "", "TRI", ")", "const", "{", "if", "(", "!", "hasUndefRegUpdate", "(", "MI", "->", ...	[ "Inform", "the", "BreakFalseDeps", "pass", "how", "many", "idle", "instructions", "we", "would", "like", "before", "certain", "undef", "register", "reads", "." ]	[ "X86", "X86", "0", "1", "16", "0" ]	X86InstrInfo (2)	getUndefRegClearance	X86	CPU	LLVM	23,027	80	1	[]
[ "<s>", "static", "void", "s390_init_frame_layout", "(", "void", ")", "{", "HOST_WIDE_INT", "frame_size", ";", "int", "base_used", ";", "gcc_assert", "(", "!", "reload_completed", ")", ";", "if", "(", "!", "TARGET_CPU_ZARCH", ")", "cfun", "->", "machine", "->",...	[ "Generate", "frame", "layout", ".", "Fills", "in", "register", "and", "frame", "data", "for", "the", "current", "function", "in", "cfun-", ">", "machine", ".", "This", "routine", "can", "be", "called", "multiple", "times", ";", "it", "will", "re-do", "the"...	[ "s390", "5", "5" ]	s3904	s390_init_frame_layout	s390	MPU	GCC	23,028	138	1	[]
[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "initialize", "(", "MF", ")", ";", "return", "removeLD", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "BPF" ]	BPFMISimplifyPatchable1	runOnMachineFunction	BPF	Virtual ISA	LLVM	23,029	34	1	[]
[ "<s>", "static", "bool", "loongarch_canonicalize_int_order_test", "(", "enum", "rtx_code", "", "code", ",", "rtx", "", "cmp1", ",", "machine_mode", "mode", ")", "{", "HOST_WIDE_INT", "plus_one", ";", "if", "(", "loongarch_int_order_operand_ok_p", "(", "*", "code...	[ "Return", "true", "if", "", "CMP1", "(", "of", "mode", "MODE", ")", "is", "a", "valid", "second", "operand", "for", "integer", "ordering", "test", "", "CODE", ",", "or", "if", "an", "equivalent", "combination", "can", "be", "formed", "by", "adjusting",...	[ "loongarch", "1", "1", "0" ]	loongarch	loongarch_canonicalize_int_order_test	loongarch	CPU	GCC	23,030	159	1	[]
[ "<s>", "static", "rtx", "frv_expand_voidaccop_builtin", "(", "enum", "insn_code", "icode", ",", "tree", "call", ")", "{", "rtx", "pat", ";", "rtx", "op0", "=", "frv_read_argument", "(", "call", ",", "0", ")", ";", "rtx", "op1", "=", "frv_read_argument", "(...	[ "Expand", "builtins", "that", "perform", "accumulator-to-accumulator", "operations", ".", "These", "builtins", "take", "two", "accumulator", "numbers", "as", "argument", "and", "return", "void", "." ]	[ "frv", "0", "1", "0", "1" ]	frv	frv_expand_voidaccop_builtin	frv	VLIW	GCC	23,031	126	1	[]
[ "<s>", "const", "char", "", "nds32_output_casesi_pc_relative", "(", "rtx", "", "operands", ")", "{", "machine_mode", "mode", ";", "rtx", "diff_vec", ";", "diff_vec", "=", "PATTERN", "(", "NEXT_INSN", "(", "as_a", "<", "rtx_insn", "*", ">", "(", "operands",...	[ "Function", "to", "generate", "PC", "relative", "jump", "table", ".", "Refer", "to", "nds32.md", "for", "more", "details", ".", "The", "following", "is", "the", "sample", "for", "the", "case", "that", "diff", "value", "can", "be", "presented", "in", "'.sho...	[ "nds32", "1", "\"sethi\\t$ta, hi20(%l1@GOTOFF)\"", "\"ori\\t$ta, $ta, lo12(%l1@GOTOFF)\"", "\"add\\t$ta, $ta, $gp\"", "\"la\\t$ta, %l1\"", "\"lb\\t%2, [$ta + %0 << 0]\"", "\"lh\\t%2, [$ta + %0 << 1]\"", "\"lw\\t%2, [$ta + %0 << 2]\"", "\"add\\t$ta, %2, $ta\"", "\"jr5\\t$ta\"", "\"jr\\t$ta\"" ]	nds32-md-auxiliary	nds32_output_casesi_pc_relative	nds32	CPU	GCC	23,032	155	1	[]
[ "<s>", "virtual", "const", "Cpu0Subtarget", "*", "getSubtargetImpl", "(", ")", "const", "{", "return", "&", "Subtarget", ";", "}", "</s>" ]	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "Cpu0", "Cpu0" ]	Cpu0TargetMachine1	getSubtargetImpl	Cpu0	CPU	LLVM	23,033	14	1	[]
[ "<s>", "unsigned", "HexagonInstrInfo", "::", "getSize", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "if", "(", "MI", "->", "isDebugValue", "(", ")", "\|\|", "MI", "->", "isPosition", "(", ")", ")", "return", "0", ";", "unsigned", "Size", ...	[ "Return", "the", "number", "of", "bytes", "in", "the", "encoding", "of", "this", "instruction", ",", "or", "zero", "if", "the", "encoding", "size", "can", "not", "be", "known", "from", "the", "opcode", "." ]	[ "Hexagon", "Hexagon", "0" ]	HexagonInstrInfo	getSize	Hexagon	DSP	LLVM	23,034	71	1	[]
[ "<s>", "DecodeStatus", "Cpu0Disassembler", "::", "getInstruction", "(", "MCInst", "&", "Instr", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "VStream", ",", "raw_ostream", "&"...	[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]	[ "Cpu0", "Cpu0", "Cpu0", "4" ]	Cpu0Disassembler	getInstruction	Cpu0	CPU	LLVM	23,035	99	1	[]
[ "<s>", "static", "rtx", "avr_default_expand_builtin", "(", "enum", "insn_code", "icode", ",", "tree", "exp", ",", "rtx", "target", ")", "{", "rtx", "pat", ",", "xop", "[", "3", "]", ";", "int", "n", ",", "n_args", "=", "call_expr_nargs", "(", "exp", ")...	[ "Subroutine", "of", "avr_expand_builtin", "to", "expand", "vanilla", "builtins", "with", "non-void", "result", "and", "1", "...", "3", "arguments", "." ]	[ "avr", "3", "0", "1", "3", "0", "0", "1", "1", "1", "0", "2", "0", "1", "3", "0", "1", "2" ]	avr4	avr_default_expand_builtin	avr	MPU	GCC	23,036	348	1	[]
[ "<s>", "static", "unsigned", "int", "insn_is_load_p", "(", "rtx", "insn", ")", "{", "rtx", "body", "=", "PATTERN", "(", "insn", ")", ";", "if", "(", "GET_CODE", "(", "body", ")", "==", "SET", ")", "{", "if", "(", "GET_CODE", "(", "SET_SRC", "(", "b...	[ "Return", "1", "iff", "INSN", "is", "a", "load", "insn", ",", "including", "permuting", "loads", "that", "represent", "an", "lvxd2x", "instruction", ";", "else", "return", "0", "." ]	[ "powerpcspe", "1", "0", "1", "0", "0", "0", "0", "1", "0" ]	powerpcspe	insn_is_load_p	powerpcspe	CPU	GCC	23,037	126	1	[]
[ "<s>", "void", "SIInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "Register", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", ...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "AMDGPU", "SI", "SI", "SI", "AMDGPU::M0", "\"m0 should not be reloaded into\"", "4", "AMDGPU::SReg_32_XM0RegClass", "AMDGPU::VGPR_32RegClass", "0" ]	SIInstrInfo130	loadRegFromStackSlot	AMDGPU	GPU	LLVM	23,038	397	1	[]
[ "<s>", "X86Subtarget", "::", "X86Subtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "unsigned", "StackAlignOverride", ",", "bool", "is64Bit", "...	[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]	[ "X86", "X86", "X86", "X86", "X86" ]	X86Subtarget104	X86Subtarget	X86	CPU	LLVM	23,039	80	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"SI Shrink Instructions\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "AMDGPU", "\"SI Shrink Instructions\"" ]	SIShrinkInstructions (2)	getPassName	AMDGPU	GPU	LLVM	23,040	13	1	[]
[ "<s>", "void", "R600InstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "O", ".", "flush", "(", ")", ";", "printInstruction", ...	[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]	[ "AMDGPU", "R600" ]	AMDGPUInstPrinter1	printInst	AMDGPU	GPU	LLVM	23,041	44	1	[]
[ "<s>", "MCSymbol", "*", "XNCMMCInstLower", "::", "GetExternalSymbolSymbol", "(", "const", "MachineOperand", "&", "MO", ")", "const", "{", "switch", "(", "MO", ".", "getTargetFlags", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Unknown target f...	[ "Return", "the", "MCSymbol", "for", "the", "specified", "ExternalSymbol", "." ]	[ "XNCM", "XNCM", "\"Unknown target flag on GV operand\"", "0" ]	XNCMMCInstLower	GetExternalSymbolSymbol	XNCM	CPU	LLVM	23,042	48	1	[]
[ "<s>", "const", "char", "", "host_detect_local_cpu", "(", "int", "argc", ",", "const", "char", "", "", "argv", ")", "{", "static", "const", "struct", "cpu_types", "{", "long", "implver", ";", "long", "amask", ";", "const", "char", "", "const", "cpu",...	[ "This", "will", "be", "called", "by", "the", "spec", "parser", "in", "gcc.cc", "when", "it", "sees", "a", "%", ":", "local_cpu_detect", "(", "args", ")", "construct", ".", "Currently", "it", "will", "be", "called", "with", "either", "``", "cpu", "''", ...	[ "alpha", "\"ev67\"", "\"ev67\"", "\"ev6\"", "\"pca56\"", "\"ev56\"", "0", "\"ev5\"", "0", "\"ev4\"", "0", "0", "1", "0", "\"cpu\"", "0", "\"tune\"", "0L", "0", "\"-m\"", "0", "\"=\"" ]	driver-alpha	host_detect_local_cpu	alpha	MPU	GCC	23,043	275	1	[]
[ "<s>", "static", "rtx", "nios2_function_arg", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "const_tree", "type", "ATTRIBUTE_UNUSED", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", ...	[ "Define", "where", "to", "put", "the", "arguments", "to", "a", "function", ".", "Value", "is", "zero", "to", "push", "the", "argument", "on", "the", "stack", ",", "or", "a", "hard", "register", "in", "which", "to", "store", "the", "argument", ".", "MOD...	[ "nios2" ]	nios22	nios2_function_arg	nios2	MPU	GCC	23,044	58	1	[]
[ "<s>", "unsigned", "postOffset", "(", "unsigned", "LogAlign", "=", "0", ")", "const", "{", "unsigned", "PO", "=", "Offset", "+", "Size", ";", "unsigned", "LA", "=", "std", "::", "max", "(", "unsigned", "(", "PostAlign", ")", ",", "LogAlign", ")", ";", ...	[ "Compute", "the", "offset", "immediately", "following", "this", "block", "." ]	[ "ARM", "0" ]	ARMConstantIslandPass10	postOffset	ARM	CPU	LLVM	23,045	53	1	[]
[ "<s>", "bool", "ARMTTIImpl", "::", "isLegalMaskedGather", "(", "Type", "*", "Ty", ",", "Align", "Alignment", ")", "{", "if", "(", "!", "EnableMaskedGatherScatters", "\|\|", "!", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "false", ";", "unsigned",...	[ "Return", "true", "if", "the", "target", "supports", "masked", "gather", "." ]	[ "ARM", "ARM", "32", "4", "16", "2", "8" ]	ARMTargetTransformInfo17	isLegalMaskedGather	ARM	CPU	LLVM	23,046	65	1	[]
[ "<s>", "bool", "rs6000_pcrel_p", "(", ")", "{", "return", "(", "DEFAULT_ABI", "==", "ABI_ELFv2", "&&", "(", "rs6000_isa_flags", "&", "OPTION_MASK_PCREL", ")", "!=", "0", "&&", "TARGET_CMODEL", "==", "CMODEL_MEDIUM", ")", ";", "}", "</s>" ]	[ "Return", "whether", "we", "should", "generate", "PC-relative", "code", "for", "the", "current", "function", "." ]	[ "rs6000", "0" ]	rs6000	rs6000_pcrel_p	rs6000	CPU	GCC	23,047	25	1	[]
[ "<s>", "bool", "SPScheduler", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "mf", ")", "{", "if", "(", "!", "mf", ".", "getInfo", "<", "PatmosMachineFunctionInfo", ">", "(", ")", "->", "isSinglePath", "(", ")", ")", "{", "return", "false", ";"...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Patmos", "Patmos", "\"Running SPScheduler on function '\"", "\"'\\n\"", "Patmos", "\"MBB: [\"", "\"]: #\"", "\"\\n\"", "\"AFTER Single-Path Schedule\\n\"", "\"Scope tree after scheduling:\\n\"", "0" ]	SPScheduler	runOnMachineFunction	Patmos	VLIW	LLVM	23,048	204	1	[]
[ "<s>", "const", "char", "*", "emit_fusion_p9_load", "(", "rtx", "reg", ",", "rtx", "mem", ",", "rtx", "tmp_reg", ")", "{", "enum", "machine_mode", "mode", "=", "GET_MODE", "(", "reg", ")", ";", "rtx", "hi", ";", "rtx", "lo", ";", "rtx", "addr", ";", ...	[ "Return", "a", "string", "to", "fuse", "an", "addis", "instruction", "with", "a", "load", "using", "extended", "fusion", ".", "The", "address", "that", "is", "used", "is", "the", "logical", "address", "that", "was", "formed", "during", "peephole2", ":", "(...	[ "rs6000", "0", "0", "\"emit_fusion_p9_load, bad reg #1\"", "\"lfs\"", "\"lfd\"", "\"lbz\"", "\"lhz\"", "\"lwz\"", "\"ld\"", "\"emit_fusion_p9_load, bad reg #2\"", "\"emit_fusion_p9_load not MEM\"", "0", "\"power9 load fusion\"", "\"\"" ]	rs60005	emit_fusion_p9_load	rs6000	CPU	GCC	23,049	309	1	[]
[ "<s>", "const", "uint16_t", "", "NVPTXRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "static", "const", "uint16_t", "CalleeSavedRegs", "[", "]", "=", "{", "0", "}", ";", "return", "CalleeSavedRegs", "...	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "NVPTX", "NVPTX", "0" ]	NVPTXRegisterInfo17	getCalleeSavedRegs	NVPTX	GPU	LLVM	23,050	29	1	[]
[ "<s>", "ix86_dependencies_evaluation_hook", "static", "int", "ix86_reassociation_width", "(", "unsigned", "int", "op", ",", "machine_mode", "mode", ")", "{", "int", "width", "=", "1", ";", "if", "(", "VECTOR_MODE_P", "(", "mode", ")", ")", "{", "int", "div", ...	[ "Implementation", "of", "reassociation_width", "target", "hook", "used", "by", "reassoc", "phase", "to", "identify", "parallelism", "level", "in", "reassociated", "tree", ".", "Statements", "tree_code", "is", "passed", "in", "OPC", ".", "Arguments", "type", "is", ...	[ "i386", "1", "1", "1", "1", "1", "128", "128", "64", "64", "1", "2", "2" ]	i3867	ix86_reassociation_width	i386	CPU	GCC	23,051	188	1	[]
[ "<s>", "bool", "SICAsmPrinter", "::", "lowerOperand", "(", "const", "MachineOperand", "&", "MO", ",", "MCOperand", "&", "MCOp", ")", "{", "MCOp", "=", "MCInstLowering", ".", "LowerOperand", "(", "MO", ")", ";", "return", "MCOp", ".", "isValid", "(", ")", ...	[ "Wrapper", "for", "MCInstLowering.lowerOperand", "(", ")", "for", "the", "tblgen'erated", "pseudo", "lowering", "." ]	[ "SIC", "SIC" ]	SICAsmPrinter	lowerOperand	SIC	CPU	LLVM	23,052	32	1	[]
[ "<s>", "void", "emitBundleAlignMode", "(", "unsigned", "AlignPow2", ")", "override", "{", "}", "</s>" ]	[ "Set", "the", "bundle", "alignment", "mode", "from", "now", "on", "in", "the", "section", "." ]	[ "Patmos" ]	PatmosInstrInfo1	emitBundleAlignMode	Patmos	VLIW	LLVM	23,053	9	1	[]
[ "<s>", "const", "Z80oldSubtarget", "*", "Z80oldTargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "Attribute", "CPUAttr", "=", "F", ".", "getFnAttribute", "(", "\"target-cpu\"", ")", ";", "Attribute", "FSAttr", "=", ...	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "Z80old", "Z80old", "Z80old", "\"target-cpu\"", "\"target-features\"", "512", "\"+soft-float\"", "\",+soft-float\"", "Z80old" ]	Z80oldTargetMachine	getSubtargetImpl	Z80old	MPU	LLVM	23,054	208	1	[]
[ "<s>", "SDValue", "SITargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "AMDGPUTargetLowering", "::", "LowerO...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "AMDGPU", "SI", "AMDGPU", "ISD::BRCOND", "ISD::LOAD", "2", "\"Load should return a value and a chain\"", "ISD::FSIN", "ISD::FCOS", "ISD::SELECT", "ISD::FDIV", "ISD::ATOMIC_CMP_SWAP", "ISD::STORE", "ISD::GlobalAddress", "SI", "SI", "ISD::INTRINSIC_WO_CHAIN", "SI", "ISD::INTRINSIC_...	SIISelLowering (2)3	LowerOperation	AMDGPU	GPU	LLVM	23,055	460	1	[]
[ "<s>", "TargetLowering", "::", "AtomicExpansionKind", "AMDGPUTargetLowering", "::", "shouldExpandAtomicRMWInIR", "(", "AtomicRMWInst", "*", "RMW", ")", "const", "{", "switch", "(", "RMW", "->", "getOperation", "(", ")", ")", "{", "case", "AtomicRMWInst", "::", "Na...	[ "Returns", "how", "the", "IR-level", "AtomicExpand", "pass", "should", "expand", "the", "given", "AtomicRMW", ",", "if", "at", "all", "." ]	[ "AMDGPU", "AMDGPU" ]	AMDGPUISelLowering (2)1	shouldExpandAtomicRMWInIR	AMDGPU	GPU	LLVM	23,056	51	1	[]
[ "<s>", "SDValue", "PPCTargetLowering", "::", "LowerCall", "(", "TargetLowering", "::", "CallLoweringInfo", "&", "CLI", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "CLI", ".", "DAG", ";", "SD...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "calls", "into", "the", "specified", "DAG", "." ]	[ "PowerPC", "PPC", "ISD::OutputArg", "ISD::InputArg", "PPC", "PPC", "PPC" ]	PPCISelLowering (2)	LowerCall	PowerPC	CPU	LLVM	23,057	228	1	[]
[ "<s>", "void", "NVPTXFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "MF", ".", "getFrameInfo", "(", ")", "->", "hasStackObjects", "(", ")", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", ...	[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]	[ "NVPTX", "NVPTX", "NVPTX::Int64RegsRegClass", "NVPTX::cvta_local_yes_64", "NVPTX::VRFrame", "NVPTX::MOV_DEPOT_ADDR_64", "NVPTX::Int32RegsRegClass", "NVPTX::cvta_local_yes", "NVPTX::VRFrame", "NVPTX::MOV_DEPOT_ADDR" ]	NVPTXFrameLowering7	emitPrologue	NVPTX	GPU	LLVM	23,058	251	1	[]
[ "<s>", "void", "setMBB", "(", "MachineBasicBlock", "*", "MBBv", ")", "{", "MBB", "=", "MBBv", ";", "}", "</s>" ]	[ "Set", "the", "insertion", "point", "to", "the", "end", "of", "MBB", "." ]	[ "TVM" ]	TVMStackBlockInfo	setMBB	TVM	Virtual ISA	LLVM	23,059	13	1	[]
[ "<s>", "void", "EmitInstruction", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "override", "{", "EmitA64MappingSymbol", "(", ")", ";", "MCELFStreamer", "::", "EmitInstruction", "(", "Inst", ",", "STI", ")", ";", "}",...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "ARM64" ]	ARM64ELFStreamer1	EmitInstruction	ARM64	CPU	LLVM	23,060	29	1	[]
[ "<s>", "bool", "ARMCodeEmitter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "assert", "(", "(", "MF", ".", "getTarget", "(", ")", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "Default", "\|\|", "MF", ".", "getTarg...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "ARM", "ARM", "\"JIT relocation model must be set to static or default!\"", "ARM", "ARM", "ARM", "ARM", "0", "ARM", "\"JITTing function '\"", "\"'\\n\"" ]	ARMCodeEmitter10	runOnMachineFunction	ARM	CPU	LLVM	23,061	320	1	[]
[ "<s>", "unsigned", "M88kIncomingValueHandler", "::", "assignCustomValue", "(", "CallLowering", "::", "ArgInfo", "&", "Arg", ",", "ArrayRef", "<", "CCValAssign", ">", "VAs", ",", "std", "::", "function", "<", "void", "(", ")", ">", "*", "Thunk", ")", "{", "...	[ "Handle", "custom", "values", ",", "which", "may", "be", "passed", "into", "one", "or", "more", "of", "VAs", "." ]	[ "M88k", "M88k", "1", "\"Can't handle multple regs yet\"", "0", "\"Value doesn't need custom handling\"", "MVT::f64", "0", "1", "\"Value doesn't need custom handling\"", "MVT::f64", "\"Unsupported type\"", "\"Values belong to different arguments\"", "\"Value should be in reg\"", "\"Value ...	M88kCallLowering	assignCustomValue	M88k	MPU	LLVM	23,062	232	1	[]
[ "<s>", "rtx", "loongarch_unspec_address", "(", "rtx", "address", ",", "enum", "loongarch_symbol_type", "symbol_type", ")", "{", "rtx", "base", ",", "offset", ";", "split_const", "(", "address", ",", "&", "base", ",", "&", "offset", ")", ";", "return", "loong...	[ "Return", "an", "UNSPEC", "address", "with", "underlying", "address", "ADDRESS", "and", "symbol", "type", "SYMBOL_TYPE", "." ]	[ "loongarch" ]	loongarch	loongarch_unspec_address	loongarch	CPU	GCC	23,063	38	1	[]
[ "<s>", "const", "char", "*", "ARCompactTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "case", "ARCISD", "::", "CALL", ":", "return", "\"ARCISD::CALL\"", ";", "case", "ARCISD", "::", ...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "ARCompact", "ARC", "ARCISD::CALL", "\"ARCISD::CALL\"", "ARCISD::CMP", "\"ARCISD::CMP\"", "ARCISD::BR_CC", "\"ARCISD::BR_CC\"", "ARCISD::SELECT_CC", "\"ARCISD::SELECT_CC\"", "ARCISD::Wrapper", "\"ARCISD::Wrapper\"", "ARCISD::RET_FLAG", "\"ARCISD::RET_FLAG\"", "0" ]	ARCompactISelLowering	getTargetNodeName	ARCompact	MPU	LLVM	23,064	72	1	[]
[ "<s>", "void", "A57ChainingConstraint", "::", "apply", "(", "PBQPRAGraph", "&", "G", ")", "{", "const", "MachineFunction", "&", "MF", "=", "G", ".", "getMetadata", "(", ")", ".", "MF", ";", "LiveIntervals", "&", "LIs", "=", "G", ".", "getMetadata", "(", ...	[ "Apply", "the", "profile", "inference", "algorithm", "for", "a", "given", "function", "." ]	[ "AArch64", "8", "\"Killing chain \"", "\" at \"", "AArch64::FMSUBSrrr", "AArch64::FMADDSrrr", "AArch64::FNMSUBSrrr", "AArch64::FNMADDSrrr", "AArch64::FMSUBDrrr", "AArch64::FMADDDrrr", "AArch64::FNMSUBDrrr", "AArch64::FNMADDDrrr", "0", "3", "AArch64::FMLAv2f32", "AArch64::FMLSv2f32", ...	AArch64PBQPRegAlloc16	apply	AArch64	CPU	LLVM	23,065	321	1	[]
[ "<s>", "static", "tree", "s390_expand_overloaded_builtin", "(", "location_t", "loc", ",", "unsigned", "fcode", ",", "vec", "<", "tree", ",", "va_gc", ">", "*", "arglist", ",", "tree", "return_type", ")", "{", "switch", "(", "fcode", ")", "{", "case", "S390...	[ "Expand", "builtins", "which", "can", "directly", "be", "mapped", "to", "tree", "expressions", ".", "LOC", "-", "location", "information", "FCODE", "-", "function", "code", "of", "the", "builtin", "ARGLIST", "-", "value", "supposed", "to", "be", "passed", "a...	[ "s390", "0", "\"Builtin vec_step can only be used on vector types.\"", "0", "1", "0", "1", "0", "0", "0", "2", "1", "0", "2", "0", "1" ]	s390-c2	s390_expand_overloaded_builtin	s390	MPU	GCC	23,066	235	1	[]
[ "<s>", "bool", "mayNeedRelaxation", "(", "MCInst", "const", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]	[ "Check", "whether", "the", "given", "instruction", "may", "need", "relaxation", "." ]	[ "Hexagon" ]	HexagonAsmBackend12	mayNeedRelaxation	Hexagon	DSP	LLVM	23,067	20	1	[]
[ "<s>", "void", "MOSTargetMachine", "::", "registerPassBuilderCallbacks", "(", "PassBuilder", "&", "PB", ")", "{", "PB", ".", "registerPipelineParsingCallback", "(", "[", "]", "(", "StringRef", "Name", ",", "LoopPassManager", "&", "PM", ",", "ArrayRef", "<", "Pas...	[ "Invoke", "the", "PassBuilder", "callback", "registration", "." ]	[ "MOS", "MOS", "\"mos-indexiv\"", "MOS", "MOS" ]	MOSTargetMachine	registerPassBuilderCallbacks	MOS	MPU	LLVM	23,068	105	1	[]
[ "<s>", "int", "first_fp_reg_to_save", "(", "void", ")", "{", "int", "first_reg", ";", "for", "(", "first_reg", "=", "14", "+", "32", ";", "first_reg", "<=", "63", ";", "first_reg", "++", ")", "if", "(", "regs_ever_live", "[", "first_reg", "]", ")", "br...	[ "Similar", ",", "for", "FP", "regs", "." ]	[ "rs6000", "14", "32", "63" ]	rs60003	first_fp_reg_to_save	rs6000	CPU	GCC	23,069	37	1	[]
[ "<s>", "int", "mcore_is_dead", "(", "rtx", "first", ",", "rtx", "reg", ")", "{", "rtx", "insn", ";", "if", "(", "GET_CODE", "(", "reg", ")", "==", "SUBREG", ")", "reg", "=", "SUBREG_REG", "(", "reg", ")", ";", "if", "(", "dead_or_set_p", "(", "firs...	[ "Check", "whether", "reg", "is", "dead", "at", "first", ".", "This", "is", "done", "by", "searching", "ahead", "for", "either", "the", "next", "use", "(", "i.e.", ",", "reg", "is", "live", ")", ",", "a", "death", "note", ",", "or", "a", "set", "of"...	[ "mcore", "1", "0", "0", "1", "0", "1", "0" ]	mcore3	mcore_is_dead	mcore	MPU	GCC	23,070	166	1	[]
[ "<s>", "bool", "OR1KAsmBackend", "::", "writeNopData", "(", "uint64_t", "Count", ",", "MCObjectWriter", "*", "OW", ")", "const", "{", "if", "(", "(", "Count", "%", "4", ")", "!=", "0", ")", "return", "false", ";", "for", "(", "uint64_t", "i", "=", "0...	[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]	[ "OR1K", "OR1K", "4", "0", "0", "4", "0x15000000" ]	OR1KAsmBackend	writeNopData	OR1K	CPU	LLVM	23,071	53	1	[]
[ "<s>", "static", "reg_class_t", "reduce_class", "(", "reg_class_t", "original_class", ",", "reg_class_t", "limiting_class", ",", "reg_class_t", "returned_if_empty", ")", "{", "HARD_REG_SET", "cc", ";", "int", "i", ";", "reg_class_t", "best", "=", "NO_REGS", ";", "...	[ "Given", "two", "register", "classes", ",", "find", "the", "largest", "intersection", "between", "them", ".", "If", "there", "is", "no", "intersection", ",", "return", "RETURNED_IF_EMPTY", "instead", "." ]	[ "m32c", "0", "0" ]	m32c3	reduce_class	m32c	MPU	GCC	23,072	122	1	[]
[ "<s>", "static", "bool", "use_vfp_abi", "(", "enum", "arm_pcs", "pcs_variant", ",", "bool", "is_double", ")", "{", "if", "(", "pcs_variant", "==", "ARM_PCS_AAPCS_VFP", ")", "{", "static", "bool", "seen_thumb1_vfp", "=", "false", ";", "if", "(", "TARGET_THUMB1"...	[ "Return", "true", "if", "PCS_VARIANT", "should", "use", "VFP", "registers", "." ]	[ "arm", "\"Thumb-1 hard-float VFP ABI\"" ]	arm4	use_vfp_abi	arm	CPU	GCC	23,073	73	1	[]
[ "<s>", "bool", "isKMergeMasked", "(", ")", "const", "{", "return", "(", "Attributes", "&", "KMergeMasked", ")", "!=", "0", ";", "}", "</s>" ]	[ "Returns", "true", "iff", "the", "group", "of", "FMA", "opcodes", "holds", "k-merge-masked", "opcodes", "." ]	[ "X86", "0" ]	X86InstrFMA3Info11	isKMergeMasked	X86	CPU	LLVM	23,074	16	1	[]
[ "<s>", "bool", "partialVCCWritesUpdateVCCZ", "(", ")", "const", "{", "return", "getGeneration", "(", ")", ">=", "GFX10", ";", "}", "</s>" ]	[ "Writes", "to", "VCC_LO/VCC_HI", "update", "the", "VCCZ", "flag", "." ]	[ "AMDGPU" ]	AMDGPUSubtarget107	partialVCCWritesUpdateVCCZ	AMDGPU	GPU	LLVM	23,075	14	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"RISCV DAG->DAG Pattern Instruction Selection\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "RI5CY", "\"RISCV DAG->DAG Pattern Instruction Selection\"" ]	RISCVISelDAGToDAG	getPassName	RI5CY	CPU	LLVM	23,076	11	1	[]
[ "<s>", "static", "void", "mips_output_function_prologue", "(", "FILE", "", "file", ")", "{", "const", "char", "", "fnname", ";", "if", "(", "TARGET_MIPS16", "&&", "TARGET_HARD_FLOAT_ABI", "&&", "crtl", "->", "args", ".", "info", ".", "fp_code", "!=", "0", ...	[ "Set", "up", "the", "stack", "and", "frame", "(", "if", "desired", ")", "for", "the", "function", "." ]	[ "mips", "0", "0", "0", "\"\\t.frame\\t%s,\"", "\",%s\\t\\t\"", "\"# vars= \"", "\", regs= %d/%d\"", "\", args= \"", "\", gp= \"", "\"\\n\"", "\"\\t.mask\\t0x%08x,\"", "\"\\n\"", "\"\\t.fmask\\t0x%08x,\"", "\"\\n\"", "\"li\\t$2,%%hi(_gp_disp)\"", "0", "\"addiu\\t$3,$pc,%%lo(_gp_disp...	mips	mips_output_function_prologue	mips	CPU	GCC	23,077	295	1	[]
[ "<s>", "bool", "AArch64A57FPLoadBalancing", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "F", ")", "{", "bool", "Changed", "=", "false", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"*** AArch64A57FPLoadBalancing ***\\n\"", ")", ";", "const", "Ta...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AArch64", "AArch64", "\"*** AArch64A57FPLoadBalancing ***\\n\"", "AArch64" ]	AArch64A57FPLoadBalancing10	runOnMachineFunction	AArch64	CPU	LLVM	23,078	99	1	[]
[ "<s>", "TargetTransformInfo", "NVPTXTargetMachine", "::", "getTargetTransformInfo", "(", "const", "Function", "&", "F", ")", "{", "return", "TargetTransformInfo", "(", "NVPTXTTIImpl", "(", "this", ",", "F", ")", ")", ";", "}", "</s>" ]	[ "Get", "a", "TargetTransformInfo", "implementation", "for", "the", "target", "." ]	[ "NVPTX", "NVPTX", "NVPTX" ]	NVPTXTargetMachine (2)1	getTargetTransformInfo	NVPTX	GPU	LLVM	23,079	23	1	[]
[ "<s>", "void", "PPCFrameLowering", "::", "determineFrameLayout", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "unsigned", "FrameSize", "=", "MFI", "->", "getStackSize", "("...	[ "Determine", "the", "frame", "layout", "but", "do", "not", "update", "the", "machine", "function", "." ]	[ "PowerPC", "PPC", "1", "224", "PPC", "0", "PPC" ]	PPCFrameLowering72	determineFrameLayout	PowerPC	CPU	LLVM	23,080	220	1	[]
[ "<s>", "bool", "nds32_n9_2r1w_mm_to_ex_p", "(", "rtx_insn", "", "producer", ",", "rtx_insn", "", "consumer", ")", "{", "rtx", "def_reg", ";", "switch", "(", "get_attr_type", "(", "producer", ")", ")", "{", "case", "TYPE_LOAD", ":", "if", "(", "post_update_...	[ "Check", "dependencies", "from", "MM", "to", "EX", "." ]	[ "nds32" ]	nds32-pipelines-auxiliary	nds32_n9_2r1w_mm_to_ex_p	nds32	CPU	GCC	23,081	82	1	[]
[ "<s>", "bool", "CopyGeneration", "::", "processBlock", "(", "MachineBasicBlock", "&", "B", ",", "const", "RegisterSet", "&", "AVs", ")", "{", "if", "(", "!", "BT", ".", "reached", "(", "&", "B", ")", ")", "return", "false", ";", "RegisterSet", "AVB", "...	[ "processBlock", "-", "If", "there", "are", "any", "predecessors", "whose", "control", "can", "be", "threaded", "through", "to", "a", "successor", ",", "transform", "them", "now", "." ]	[ "Hexagon", "0", "Hexagon::DoubleRegsRegClass", "Hexagon::VecDblRegsRegClass", "Hexagon::VecDblRegs128BRegClass", "Hexagon::subreg_loreg", "Hexagon::subreg_hireg", "0", "Hexagon::subreg_loreg", "0", "Hexagon::subreg_hireg" ]	HexagonBitSimplify2	processBlock	Hexagon	DSP	LLVM	23,082	504	1	[]
[ "<s>", "void", "assignValueToAddress", "(", "const", "CallLowering", "::", "ArgInfo", "&", "Arg", ",", "Register", "Addr", ",", "uint64_t", "MemSize", ",", "MachinePointerInfo", "&", "MPO", ",", "CCValAssign", "&", "VA", ")", "override", "{", "Register", "ValV...	[ "An", "overload", "which", "takes", "an", "ArgInfo", "if", "additional", "information", "about", "the", "arg", "is", "needed", "." ]	[ "AMDGPU", "0", "0" ]	AMDGPUCallLowering21	assignValueToAddress	AMDGPU	GPU	LLVM	23,083	103	1	[]
[ "<s>", "int", "SystemZFrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "unsigned", "&", "FrameReg", ")", "const", "{", "int64_t", "Offset", "=", "TargetFrameLowering", "::", "getFrameIndexReference", ...	[ "getFrameIndexReference", "-", "This", "method", "should", "return", "the", "base", "register", "and", "offset", "used", "to", "reference", "a", "frame", "index", "location", "." ]	[ "SystemZ", "SystemZ", "SystemZMC::CallFrameSize" ]	SystemZFrameLowering26	getFrameIndexReference	SystemZ	CPU	LLVM	23,084	41	1	[]
[ "<s>", "static", "struct", "machine_function", "*", "moxie_init_machine_status", "(", "void", ")", "{", "return", "ggc_cleared_alloc", "<", "machine_function", ">", "(", ")", ";", "}", "</s>" ]	[ "Zero", "initialization", "is", "OK", "for", "all", "current", "fields", "." ]	[ "moxie" ]	moxie	moxie_init_machine_status	moxie	CPU	GCC	23,085	18	1	[]
[ "<s>", "bool", "NVPTXImageOptimizer", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "bool", "Changed", "=", "false", ";", "InstrToDelete", ".", "clear", "(", ")", ";", "for", "(", "Function", "::", "iterator", "BI", "=", "F", ".", "begin", ...	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "NVPTX", "NVPTX", "Intrinsic::nvvm_istypep_sampler", "Intrinsic::nvvm_istypep_surface", "Intrinsic::nvvm_istypep_texture", "0" ]	NVPTXImageOptimizer	runOnFunction	NVPTX	GPU	LLVM	23,086	223	1	[]
[ "<s>", "void", "rs6000_print_patchable_function_entry", "(", "FILE", "*", "file", ",", "unsigned", "HOST_WIDE_INT", "patch_area_size", ",", "bool", "record_p", ")", "{", "bool", "global_entry_needed_p", "=", "rs6000_global_entry_point_prologue_needed_p", "(", ")", ";", ...	[ "Write", "PATCH_AREA_SIZE", "NOPs", "into", "the", "asm", "outfile", "FILE", "around", "a", "function", "entry", ".", "If", "RECORD_P", "is", "true", "and", "the", "target", "supports", "named", "sections", ",", "the", "location", "of", "the", "NOPs", "will"...	[ "rs6000" ]	rs60001	rs6000_print_patchable_function_entry	rs6000	CPU	GCC	23,087	43	1	[]
[ "<s>", "bool", "AArch64PassConfig", "::", "addPreRegAlloc", "(", ")", "{", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableAdvSIMDScalar", ")", "{", "addPass", "(", "createAArch64AdvSIMDScalar", "(", ")", ")", "...	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]	[ "AArch64", "AArch64", "AArch64" ]	AArch64TargetMachine31	addPreRegAlloc	AArch64	CPU	LLVM	23,088	40	1	[]
[ "<s>", "void", "ix86_expand_unary_operator", "(", "enum", "rtx_code", "code", ",", "enum", "machine_mode", "mode", ",", "rtx", "operands", "[", "]", ")", "{", "int", "matching_memory", ";", "rtx", "src", ",", "dst", ",", "op", ",", "clob", ";", "dst", "=...	[ "Attempt", "to", "expand", "a", "unary", "operator", ".", "Make", "the", "expansion", "closer", "to", "the", "actual", "machine", ",", "then", "just", "general_operand", ",", "which", "will", "allow", "2", "separate", "memory", "references", "(", "one", "out...	[ "i386", "0", "1", "0", "1", "2", "0", "0" ]	i3863	ix86_expand_unary_operator	i386	CPU	GCC	23,089	190	1	[]
[ "<s>", "void", "X86DAGToDAGISel", "::", "PreprocessISelDAG", "(", ")", "{", "OptForSize", "=", "MF", "->", "getFunction", "(", ")", "->", "hasFnAttribute", "(", "Attribute", "::", "OptimizeForSize", ")", ";", "for", "(", "SelectionDAG", "::", "allnodes_iterator"...	[ "PreprocessISelDAG", "-", "This", "hook", "allows", "targets", "to", "hack", "on", "the", "graph", "before", "instruction", "selection", "starts", "." ]	[ "X86", "X86", "X86ISD::CALL", "X86ISD::TC_RETURN", "X86ISD::CALL", "0", "1", "0", "ISD::FP_ROUND", "ISD::FP_EXTEND", "0", "0", "X86", "X86", "X86", "X86", "X86", "ISD::FP_EXTEND", "1", "ISD::FP_ROUND", "0", "0", "ISD::EXTLOAD", "0", "0" ]	X86ISelDAGToDAG131	PreprocessISelDAG	X86	CPU	LLVM	23,090	480	1	[]
[ "<s>", "bool", "X86FrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegiste...	[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...	[ "X86", "X86", "X86", "X86", "0", "X86::PUSH64r", "X86::PUSH32r", "0", "1", "X86::GR64RegClass", "X86::GR32RegClass", "X86::ADD64rr", "0", "1", "X86::GR64RegClass", "X86::GR32RegClass", "1" ]	X86FrameLowering4	spillCalleeSavedRegisters	X86	CPU	LLVM	23,091	508	1	[]
[ "<s>", "static", "bool", "ix86_expand_sse_fp_minmax", "(", "rtx", "dest", ",", "enum", "rtx_code", "code", ",", "rtx", "cmp_op0", ",", "rtx", "cmp_op1", ",", "rtx", "if_true", ",", "rtx", "if_false", ")", "{", "machine_mode", "mode", ";", "bool", "is_min", ...	[ "Detect", "conditional", "moves", "that", "exactly", "match", "min/max", "operational", "semantics", ".", "Note", "that", "this", "is", "IEEE", "safe", ",", "as", "long", "as", "we", "do", "n't", "interchange", "the", "operands", ".", "Returns", "FALSE", "if...	[ "i386", "2" ]	i3865	ix86_expand_sse_fp_minmax	i386	CPU	GCC	23,092	203	1	[]
[ "<s>", "bool", "empty", "(", ")", "const", "{", "return", "size", "(", ")", "==", "0", ";", "}", "</s>" ]	[ "Determine", "whether", "this", "version", "information", "is", "empty", "(", "e.g.", ",", "all", "version", "components", "are", "zero", ")", "." ]	[ "Hexagon", "0" ]	BitTracker17	empty	Hexagon	DSP	LLVM	23,093	14	1	[]
[ "<s>", "bool", "AMDGPUPassConfig", "::", "addPreSched2", "(", ")", "{", "const", "AMDGPUSubtarget", "&", "ST", "=", "TM", "->", "getSubtarget", "<", "AMDGPUSubtarget", ">", "(", ")", ";", "if", "(", "ST", ".", "getGeneration", "(", ")", "<=", "AMDGPUSubtar...	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "prolog-epilog", "insertion", "and", "before", "the", "second", "instruction", "scheduling", "pass", "." ]	[ "R600" ]	AMDGPUTargetMachine76	addPreSched2	R600	GPU	LLVM	23,094	73	1	[]
[ "<s>", "void", "rl78_expand_epilogue", "(", "void", ")", "{", "int", "i", ",", "fs", ";", "rtx", "sp", "=", "gen_rtx_REG", "(", "HImode", ",", "STACK_POINTER_REGNUM", ")", ";", "rtx", "ax", "=", "gen_rtx_REG", "(", "HImode", ",", "AX_REG", ")", ";", "i...	[ "Expand", "the", "function", "epilogue", "(", "from", "the", "epilogue", "pattern", ")", "." ]	[ "rl78", "0", "254", "3", "0", "254", "254", "15", "0", "2", "8", "4", "0", "0" ]	rl782	rl78_expand_epilogue	rl78	MPU	GCC	23,095	410	1	[]
[ "<s>", "static", "bool", "aarch64_advsimd_ldp_stp_p", "(", "enum", "vect_cost_for_stmt", "kind", ",", "stmt_vec_info", "stmt_info", ")", "{", "switch", "(", "kind", ")", "{", "case", "vector_load", ":", "case", "vector_store", ":", "case", "unaligned_load", ":", ...	[ "Return", "true", "if", "creating", "multiple", "copies", "of", "STMT_INFO", "for", "Advanced", "SIMD", "vectors", "would", "produce", "a", "series", "of", "LDP", "or", "STP", "operations", ".", "KIND", "is", "the", "kind", "of", "statement", "that", "STMT_I...	[ "aarch64" ]	aarch64	aarch64_advsimd_ldp_stp_p	aarch64	CPU	GCC	23,096	57	1	[]
[ "<s>", "virtual", "void", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "unsigned", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetR...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "Mips", "0" ]	MipsInstrInfo45	loadRegFromStackSlot	Mips	CPU	LLVM	23,097	49	1	[]
[ "<s>", "bool", "RISCVTargetLowering", "::", "hasAndNotCompare", "(", "SDValue", "Y", ")", "const", "{", "EVT", "VT", "=", "Y", ".", "getValueType", "(", ")", ";", "if", "(", "VT", ".", "isVector", "(", ")", ")", "return", "false", ";", "return", "(", ...	[ "Return", "true", "if", "the", "target", "should", "transform", ":", "(", "X", "&", "Y", ")", "==", "Y", "�", "?", "(", "~X", "&", "Y", ")", "==", "0", "(", "X", "&", "Y", ")", "!", "=", "Y", "�", "?", "(", "~X", "&", "Y", ")", "!", "="...	[ "RISCV", "RISCV" ]	RISCVISelLowering20	hasAndNotCompare	RISCV	CPU	LLVM	23,098	61	1	[]
[ "<s>", "bool", "mips16e_save_restore_pattern_p", "(", "rtx", "pattern", ",", "HOST_WIDE_INT", "adjust", ",", "struct", "mips16e_save_restore_info", "*", "info", ")", "{", "unsigned", "int", "i", ",", "nargs", ",", "mask", ",", "extra", ";", "HOST_WIDE_INT", "top...	[ "PATTERN", "is", "a", "PARALLEL", "whose", "first", "element", "adds", "ADJUST", "to", "the", "stack", "pointer", ".", "Return", "true", "if", "PATTERN", "matches", "the", "kind", "of", "instruction", "generated", "by", "mips16e_build_save_restore", ".", "If", ...	[ "mips", "0", "0", "0", "0", "0", "1", "0", "0", "0", "0", "0", "1", "0", "0", "0", "1", "0" ]	mips	mips16e_save_restore_pattern_p	mips	CPU	GCC	23,099	377	1	[]

[ "<s>", "static", "void", "riscv_expand_op", "(", "enum", "rtx_code", "code", ",", "machine_mode", "mode", ",", "rtx", "op0", ",", "rtx", "op1", ",", "rtx", "op2", ")", "{", "if", "(", "can_create_pseudo_p", "(", ")", ")", "{", "rtx", "result", ";", "if...

[ "Helper", "function", "to", "operation", "for", "rtx_code", "CODE", "." ]

[ "riscv" ]

riscv1

riscv_expand_op

riscv

CPU

GCC

23,000

134

1

[]

[ "<s>", "static", "rtx", "aarch64_simd_make_constant", "(", "rtx", "vals", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "vals", ")", ";", "rtx", "const_dup", ";", "rtx", "const_vec", "=", "NULL_RTX", ";", "int", "n_elts", "=", "GET_MODE_NUNITS", "(...

[ "Generate", "code", "to", "load", "VALS", ",", "which", "is", "a", "PARALLEL", "containing", "only", "constants", "(", "for", "vec_init", ")", "or", "CONST_VECTOR", ",", "efficiently", "into", "a", "register", ".", "Returns", "an", "RTX", "to", "copy", "in...

[ "aarch64", "0", "0", "0", "0" ]

aarch642

aarch64_simd_make_constant

aarch64

CPU

GCC

23,001

184

1

[]

[ "<s>", "void", "SIFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "const", "SIMachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "SIMachineFunctionInfo", ">", "...

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "AMDGPU", "SI", "SI", "SI", "AMDGPU::NoRegister", "SI", "SI", "SI", "0", "AMDGPU::S_SUB_U32" ]

SIFrameLowering11

emitEpilogue

AMDGPU

GPU

LLVM

23,002

174

1

[]

[ "<s>", "SDValue", "LanaiSelectionDAGInfo", "::", "EmitTargetCodeForMemcpy", "(", "SelectionDAG", "&", ",", "const", "SDLoc", "&", ",", "SDValue", ",", "SDValue", ",", "SDValue", ",", "SDValue", "Size", ",", "Align", ",", "bool", ",", "bool", ",", "MachinePoint...

[ "Emit", "target-specific", "code", "that", "performs", "a", "memcpy", "." ]

[ "Lanai", "Lanai" ]

LanaiSelectionDAGInfo1

EmitTargetCodeForMemcpy

Lanai

CPU

LLVM

23,003

61

1

[]

[ "<s>", "bool", "M680x0InstrInfo", "::", "getStackSlotRange", "(", "const", "TargetRegisterClass", "*", "RC", ",", "unsigned", "SubIdx", ",", "unsigned", "&", "Size", ",", "unsigned", "&", "Offset", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{",...

[ "Compute", "the", "size", "in", "bytes", "and", "offset", "within", "a", "stack", "slot", "of", "a", "spilled", "register", "or", "subregister", "." ]

[ "M680x0", "M680x0", "4", "0" ]

M680x0InstrInfo

getStackSlotRange

M680x0

MPU

LLVM

23,004

40

1

[]

[ "<s>", "SDNode", "*", "SparcDAGToDAGISel", "::", "getGlobalBaseReg", "(", ")", "{", "unsigned", "GlobalBaseReg", "=", "TM", ".", "getInstrInfo", "(", ")", "->", "getGlobalBaseReg", "(", "MF", ")", ";", "return", "CurDAG", "->", "getRegister", "(", "GlobalBaseR...

[ "getGlobalBaseReg", "-", "Return", "a", "virtual", "register", "initialized", "with", "the", "the", "global", "base", "register", "value", "." ]

[ "Sparc", "Sparc" ]

SparcISelDAGToDAG

getGlobalBaseReg

Sparc

CPU

LLVM

23,005

43

1

[]

[ "<s>", "const", "TargetRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "TVM" ]

TVMSubtarget

getRegisterInfo

TVM

Virtual ISA

LLVM

23,006

18

1

[]

[ "<s>", "EVT", "ARM64TargetLowering", "::", "getOptimalMemOpType", "(", "uint64_t", "Size", ",", "unsigned", "DstAlign", ",", "unsigned", "SrcAlign", ",", "bool", "IsMemset", ",", "bool", "ZeroMemset", ",", "bool", "MemcpyStrSrc", ",", "MachineFunction", "&", "MF",...

[ "It", "returns", "EVT", ":", ":Other", "if", "the", "type", "should", "be", "determined", "using", "generic", "target-independent", "logic", "." ]

[ "ARM64", "ARM64", "16", "16", "MVT::f128", "0", "MVT::f128", "8", "MVT::i64", "MVT::i32" ]

ARM64ISelLowering

getOptimalMemOpType

ARM64

CPU

LLVM

23,007

122

1

[]

[ "<s>", "void", "HexagonInstPrinter", "::", "printSymbol", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ",", "bool", "hi", ")", "const", "{", "assert", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "i...

[ "Print", "a", "MCSymbol", "as", "an", "operand", "." ]

[ "Hexagon", "Hexagon", "\"Unknown symbol operand\"", "\"HI\"", "\"LO\"", "\"(#\"" ]

HexagonInstPrinter

printSymbol

Hexagon

DSP

LLVM

23,008

66

1

[]

[ "<s>", "bool", "isLegalMaskedScatter", "(", "Type", "*", "DataType", ")", "{", "return", "ST", "->", "hasSVE", "(", ")", ";", "}", "</s>" ]

[ "Return", "true", "if", "the", "target", "supports", "masked", "scatter", "." ]

[ "AArch64" ]

AArch64TargetTransformInfo31

isLegalMaskedScatter

AArch64

CPU

LLVM

23,009

16

1

[]

[ "<s>", "bool", "AArch64TargetLowering", "::", "isShuffleMaskLegal", "(", "ArrayRef", "<", "int", ">", "M", ",", "EVT", "VT", ")", "const", "{", "if", "(", "VT", ".", "getVectorNumElements", "(", ")", "==", "4", "&&", "(", "VT", ".", "is128BitVector", "("...

[ "Targets", "can", "use", "this", "to", "indicate", "that", "they", "only", "support", "some", "VECTOR_SHUFFLE", "operations", ",", "those", "with", "specific", "masks", "." ]

[ "AArch64", "AArch64", "4", "4", "0", "4", "0", "8", "0", "9", "9", "9", "1", "9", "9", "2", "9", "3", "30", "4", "0", "64", "32", "16", "128" ]

AArch64ISelLowering (2)3

isShuffleMaskLegal

AArch64

CPU

LLVM

23,010

300

1

[]

[ "<s>", "virtual", "const", "Tile64InstrInfo", "*", "getInstrInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]

[ "TargetInstrInfo", "getter", "." ]

[ "Tile64" ]

Tile64TargetMachine

getInstrInfo

Tile64

VLIW

LLVM

23,011

14

1

[]

[ "<s>", "void", "HexagonInstPrinter", "::", "printInst", "(", "const", "HexagonMCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ")", "{", "const", "char", "startPacket", "=", "'{'", ",", "endPacket", "=", "'}'", ";", "if", "(", ...

[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "Hexagon::ENDLOOP0", "\"Loop-end must also end the packet\"", "Hexagon", "Hexagon::A2_nop" ]

HexagonInstPrinter8

printInst

Hexagon

DSP

LLVM

23,012

170

1

[]

[ "<s>", "static", "void", "output_asm_btfext_core_reloc", "(", "bpf_core_reloc_ref", "bpfcr", ")", "{", "bpfcr", "->", "bpfcr_astr_off", "+=", "ctfc_get_strtab_len", "(", "ctf_get_tu_ctfc", "(", ")", ",", "CTF_STRTAB", ")", ";", "dw2_assemble_integer", "(", "4", ",",...

[ "Output", "a", "single", "CO-RE", "relocation", "record", "." ]

[ "bpf", "4", "\"\\t%s bpfcr_insn\\n\"", "4", "\"bpfcr_type\"", "4", "\"bpfcr_astr_off\"", "4", "\"bpfcr_kind\"" ]

coreout

output_asm_btfext_core_reloc

bpf

Virtual ISA

GCC

23,013

78

1

[]

[ "<s>", "Optional", "<", "RegImmPair", ">", "AArch64InstrInfo", "::", "isAddImmediate", "(", "const", "MachineInstr", "&", "MI", ",", "Register", "Reg", ")", "const", "{", "int", "Sign", "=", "1", ";", "int64_t", "Offset", "=", "0", ";", "if", "(", "Reg",...

[ "If", "the", "specific", "machine", "instruction", "is", "an", "instruction", "that", "adds", "an", "immediate", "value", "and", "a", "register", ",", "and", "stores", "the", "result", "in", "the", "given", "register", "Reg", ",", "return", "a", "pair", "o...

[ "AArch64", "AArch64", "1", "0", "0", "AArch64::SUBWri", "AArch64::SUBXri", "AArch64::SUBSWri", "AArch64::SUBSXri", "1", "AArch64::ADDSWri", "AArch64::ADDSXri", "AArch64::ADDWri", "AArch64::ADDXri", "0", "1", "2", "2", "3", "0", "12", "\"Shift can be either 0 or 12\"", "1"...

AArch64InstrInfo104

isAddImmediate

AArch64

CPU

LLVM

23,014

219

1

[]

[ "<s>", "void", "HexagonInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "Register", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "T...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "Hexagon", "Hexagon", "Hexagon::IntRegsRegClass", "Hexagon::L2_loadri_io", "0", "Hexagon::DoubleRegsRegClass", "Hexagon::L2_loadrd_io", "0", "Hexagon::PredRegsRegClass", "Hexagon::LDriw_pred", "0", "Hexagon::ModRegsRegClass", "Hexagon::LDriw_ctr", "0", "Hexagon::HvxQRRegClass", "Hexago...

HexagonInstrInfo15

loadRegFromStackSlot

Hexagon

DSP

LLVM

23,015

436

1

[]

[ "<s>", "void", "ARMPassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "createThumb2SizeReductionPass", "(", ")", ")", ";", "if", "(", "getARMSubtarget", "(", ")", ".", "isThumb2", "(", ")", ")", "addPass", "(", "&", "UnpackMachineBundlesID", ...

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "ARM", "ARM", "ARM", "ARM", "ARM" ]

ARMTargetMachine29

addPreEmitPass

ARM

CPU

LLVM

23,016

45

1

[]

[ "<s>", "static", "void", "pa_output_function_prologue", "(", "FILE", "*", "file", ")", "{", "ASM_OUTPUT_LABEL", "(", "file", ",", "XSTR", "(", "XEXP", "(", "DECL_RTL", "(", "current_function_decl", ")", ",", "0", ")", ",", "0", ")", ")", ";", "fputs", "(...

[ "On", "HP-PA", ",", "move-double", "insns", "between", "fpu", "and", "cpu", "need", "an", "8-byte", "block", "of", "memory", ".", "If", "any", "fpu", "reg", "is", "used", "in", "the", "function", ",", "we", "allocate", "such", "a", "block", "here", ","...

[ "pa", "0", "0", "\"\\t.PROC\\n\"", "\"\\t.CALLINFO FRAME=\"", "\",NO_CALLS\"", "\",CALLS\"", "\",SAVE_RP\"", "\",SAVE_SP\"", "\",ENTRY_GR=%d\"", "2", "\",ENTRY_FR=%d\"", "11", "\"\\n\\t.ENTRY\\n\"", "0" ]

pa7

pa_output_function_prologue

pa

CPU

GCC

23,017

132

1

[]

[ "<s>", "static", "bool", "rx_mode_dependent_address_p", "(", "const_rtx", "addr", ",", "addr_space_t", "as", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "GET_CODE", "(", "addr", ")", "==", "CONST", ")", "addr", "=", "XEXP", "(", "addr", ",", "0", ")", ";", ...

[ "Implement", "TARGET_MODE_DEPENDENT_ADDRESS_P", "." ]

[ "rx", "0", "0", "1", "3", "0", "4", "0xfffc" ]

rx

rx_mode_dependent_address_p

rx

CPU

GCC

23,018

171

1

[]

[ "<s>", "static", "int", "microblaze_version_to_int", "(", "const", "char", "*", "version", ")", "{", "const", "char", "*", "p", ",", "*", "v", ";", "const", "char", "*", "tmpl", "=", "\"vXX.YY.Z\"", ";", "int", "iver", "=", "0", ";", "p", "=", "versi...

[ "Convert", "a", "version", "number", "of", "the", "form", "``", "vX.YY.Z", "''", "to", "an", "integer", "encoding", "for", "easier", "range", "comparison", "." ]

[ "microblaze", "\"vXX.YY.Z\"", "0", "1", "10", "1", "10", "1", "10", "1", "1" ]

microblaze2

microblaze_version_to_int

microblaze

MPU

GCC

23,019

229

1

[]

[ "<s>", "bool", "MMIXAsmParser", "::", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "OperandVector", "&", "Operands", ")", "{", "Operands", ".", "push_back", "(", "MMIXOperand", "::", "creat...

[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]

[ "MMIX", "MMIX", "MMIXOperand::createToken", "\"unexpected token\"" ]

MMIXAsmParser

ParseInstruction

MMIX

CPU

LLVM

23,020

147

1

[]

[ "<s>", "void", "BPFInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", ...

[ "}", "Branch", "Analysis", "&", "Modification" ]

[ "BPF", "BPF", "BPF::GPRRegClass", "BPF::MOV_rr", "\"Impossible reg-to-reg copy\"" ]

BPFInstrInfo

copyPhysReg

BPF

Virtual ISA

LLVM

23,021

78

1

[]

[ "<s>", "void", "ARMBankConflictHazardRecognizer", "::", "Reset", "(", ")", "{", "Accesses", ".", "clear", "(", ")", ";", "}", "</s>" ]

[ "Reset", "the", "unwind", "opcode", "assembler", "." ]

[ "ARM", "ARM" ]

ARMHazardRecognizer19

Reset

ARM

CPU

LLVM

23,022

14

1

[]

[ "<s>", "int", "mips_can_use_return_insn", "(", ")", "{", "if", "(", "!", "reload_completed", ")", "return", "0", ";", "if", "(", "regs_ever_live", "[", "31", "]", "||", "current_function_profile", ")", "return", "0", ";", "if", "(", "TARGET_MIPS16", "&&", ...

[ "Return", "nonzero", "if", "this", "function", "is", "known", "to", "have", "a", "null", "epilogue", ".", "This", "allows", "the", "optimizer", "to", "omit", "jumps", "to", "jumps", "if", "no", "stack", "was", "created", "." ]

[ "mips", "0", "31", "0", "4", "0", "0", "0" ]

mips2

mips_can_use_return_insn

mips

CPU

GCC

23,023

102

1

[]

[ "<s>", "bool", "AMDGPULegalizerInfo", "::", "legalizeCustom", "(", "MachineInstr", "&", "MI", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineIRBuilder", "&", "B", ",", "GISelChangeObserver", "&", "Observer", ")", "const", "{", "switch", "(", "MI", ".", "...

[ "Called", "for", "instructions", "with", "the", "Custom", "LegalizationAction", "." ]

[ "AMDGPU", "AMDGPU", "SI", "SI", "SI", "\"expected switch to return\"" ]

AMDGPULegalizerInfo12

legalizeCustom

AMDGPU

GPU

LLVM

23,024

295

1

[]

[ "<s>", "void", "reset", "(", ")", "{", "Packet", ".", "clear", "(", ")", ";", "ResourcesModel", "->", "clearResources", "(", ")", ";", "}", "</s>" ]

[ "Reset", "an", "existing", "scalar", "value", "for", "Def", "and", "a", "given", "Instance", "." ]

[ "TPC" ]

TPCMachineScheduler

reset

TPC

Virtual ISA

LLVM

23,025

18

1

[]

[ "<s>", "bool", "PPCFastISel", "::", "tryToFoldLoadIntoMI", "(", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "LoadInst", "*", "LI", ")", "{", "MVT", "VT", ";", "if", "(", "!", "isLoadTypeLegal", "(", "LI", "->", "getType", "(", ")", ...

[ "The", "specified", "machine", "instr", "operand", "is", "a", "vreg", ",", "and", "that", "vreg", "is", "being", "provided", "by", "the", "specified", "load", "instruction", "." ]

[ "PowerPC", "PPC", "PPC::RLDICL", "PPC::RLDICL_32_64", "3", "MVT::i8", "56", "MVT::i16", "48", "MVT::i32", "32", "PPC::RLWINM", "PPC::RLWINM8", "3", "MVT::i8", "24", "MVT::i16", "16", "PPC::EXTSB", "PPC::EXTSB8", "PPC::EXTSB8_32_64", "PPC::EXTSH", "PPC::EXTSH8", "PPC::EX...

PPCFastISel14

tryToFoldLoadIntoMI

PowerPC

CPU

LLVM

23,026

347

1

[]

[ "<s>", "unsigned", "X86InstrInfo", "::", "getUndefRegClearance", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "&", "OpNum", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "if", "(", "!", "hasUndefRegUpdate", "(", "MI", "->", ...

[ "Inform", "the", "BreakFalseDeps", "pass", "how", "many", "idle", "instructions", "we", "would", "like", "before", "certain", "undef", "register", "reads", "." ]

[ "X86", "X86", "0", "1", "16", "0" ]

X86InstrInfo (2)

getUndefRegClearance

X86

CPU

LLVM

23,027

80

1

[]

[ "<s>", "static", "void", "s390_init_frame_layout", "(", "void", ")", "{", "HOST_WIDE_INT", "frame_size", ";", "int", "base_used", ";", "gcc_assert", "(", "!", "reload_completed", ")", ";", "if", "(", "!", "TARGET_CPU_ZARCH", ")", "cfun", "->", "machine", "->",...

[ "Generate", "frame", "layout", ".", "Fills", "in", "register", "and", "frame", "data", "for", "the", "current", "function", "in", "cfun-", ">", "machine", ".", "This", "routine", "can", "be", "called", "multiple", "times", ";", "it", "will", "re-do", "the"...

[ "s390", "5", "5" ]

s3904

s390_init_frame_layout

s390

MPU

GCC

23,028

138

1

[]

[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "initialize", "(", "MF", ")", ";", "return", "removeLD", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "BPF" ]

BPFMISimplifyPatchable1

runOnMachineFunction

BPF

Virtual ISA

LLVM

23,029

34

1

[]

[ "<s>", "static", "bool", "loongarch_canonicalize_int_order_test", "(", "enum", "rtx_code", "*", "code", ",", "rtx", "*", "cmp1", ",", "machine_mode", "mode", ")", "{", "HOST_WIDE_INT", "plus_one", ";", "if", "(", "loongarch_int_order_operand_ok_p", "(", "*", "code...

[ "Return", "true", "if", "*", "CMP1", "(", "of", "mode", "MODE", ")", "is", "a", "valid", "second", "operand", "for", "integer", "ordering", "test", "*", "CODE", ",", "or", "if", "an", "equivalent", "combination", "can", "be", "formed", "by", "adjusting",...

[ "loongarch", "1", "1", "0" ]

loongarch

loongarch_canonicalize_int_order_test

loongarch

CPU

GCC

23,030

159

1

[]

[ "<s>", "static", "rtx", "frv_expand_voidaccop_builtin", "(", "enum", "insn_code", "icode", ",", "tree", "call", ")", "{", "rtx", "pat", ";", "rtx", "op0", "=", "frv_read_argument", "(", "call", ",", "0", ")", ";", "rtx", "op1", "=", "frv_read_argument", "(...

[ "Expand", "builtins", "that", "perform", "accumulator-to-accumulator", "operations", ".", "These", "builtins", "take", "two", "accumulator", "numbers", "as", "argument", "and", "return", "void", "." ]

[ "frv", "0", "1", "0", "1" ]

frv

frv_expand_voidaccop_builtin

frv

VLIW

GCC

23,031

126

1

[]

[ "<s>", "const", "char", "*", "nds32_output_casesi_pc_relative", "(", "rtx", "*", "operands", ")", "{", "machine_mode", "mode", ";", "rtx", "diff_vec", ";", "diff_vec", "=", "PATTERN", "(", "NEXT_INSN", "(", "as_a", "<", "rtx_insn", "*", ">", "(", "operands",...

[ "Function", "to", "generate", "PC", "relative", "jump", "table", ".", "Refer", "to", "nds32.md", "for", "more", "details", ".", "The", "following", "is", "the", "sample", "for", "the", "case", "that", "diff", "value", "can", "be", "presented", "in", "'.sho...

[ "nds32", "1", "\"sethi\\t$ta, hi20(%l1@GOTOFF)\"", "\"ori\\t$ta, $ta, lo12(%l1@GOTOFF)\"", "\"add\\t$ta, $ta, $gp\"", "\"la\\t$ta, %l1\"", "\"lb\\t%2, [$ta + %0 << 0]\"", "\"lh\\t%2, [$ta + %0 << 1]\"", "\"lw\\t%2, [$ta + %0 << 2]\"", "\"add\\t$ta, %2, $ta\"", "\"jr5\\t$ta\"", "\"jr\\t$ta\"" ]

nds32-md-auxiliary

nds32_output_casesi_pc_relative

nds32

CPU

GCC

23,032

155

1

[]

[ "<s>", "virtual", "const", "Cpu0Subtarget", "*", "getSubtargetImpl", "(", ")", "const", "{", "return", "&", "Subtarget", ";", "}", "</s>" ]

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "Cpu0", "Cpu0" ]

Cpu0TargetMachine1

getSubtargetImpl

Cpu0

CPU

LLVM

23,033

14

1

[]

[ "<s>", "unsigned", "HexagonInstrInfo", "::", "getSize", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "if", "(", "MI", "->", "isDebugValue", "(", ")", "||", "MI", "->", "isPosition", "(", ")", ")", "return", "0", ";", "unsigned", "Size", ...

[ "Return", "the", "number", "of", "bytes", "in", "the", "encoding", "of", "this", "instruction", ",", "or", "zero", "if", "the", "encoding", "size", "can", "not", "be", "known", "from", "the", "opcode", "." ]

[ "Hexagon", "Hexagon", "0" ]

HexagonInstrInfo

getSize

Hexagon

DSP

LLVM

23,034

71

1

[]

[ "<s>", "DecodeStatus", "Cpu0Disassembler", "::", "getInstruction", "(", "MCInst", "&", "Instr", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "VStream", ",", "raw_ostream", "&"...

[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]

[ "Cpu0", "Cpu0", "Cpu0", "4" ]

Cpu0Disassembler

getInstruction

Cpu0

CPU

LLVM

23,035

99

1

[]

[ "<s>", "static", "rtx", "avr_default_expand_builtin", "(", "enum", "insn_code", "icode", ",", "tree", "exp", ",", "rtx", "target", ")", "{", "rtx", "pat", ",", "xop", "[", "3", "]", ";", "int", "n", ",", "n_args", "=", "call_expr_nargs", "(", "exp", ")...

[ "Subroutine", "of", "avr_expand_builtin", "to", "expand", "vanilla", "builtins", "with", "non-void", "result", "and", "1", "...", "3", "arguments", "." ]

[ "avr", "3", "0", "1", "3", "0", "0", "1", "1", "1", "0", "2", "0", "1", "3", "0", "1", "2" ]

avr4

avr_default_expand_builtin

avr

MPU

GCC

23,036

348

1

[]

[ "<s>", "static", "unsigned", "int", "insn_is_load_p", "(", "rtx", "insn", ")", "{", "rtx", "body", "=", "PATTERN", "(", "insn", ")", ";", "if", "(", "GET_CODE", "(", "body", ")", "==", "SET", ")", "{", "if", "(", "GET_CODE", "(", "SET_SRC", "(", "b...

[ "Return", "1", "iff", "INSN", "is", "a", "load", "insn", ",", "including", "permuting", "loads", "that", "represent", "an", "lvxd2x", "instruction", ";", "else", "return", "0", "." ]

[ "powerpcspe", "1", "0", "1", "0", "0", "0", "0", "1", "0" ]

powerpcspe

insn_is_load_p

powerpcspe

CPU

GCC

23,037

126

1

[]

[ "<s>", "void", "SIInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "Register", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", ...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "AMDGPU", "SI", "SI", "SI", "AMDGPU::M0", "\"m0 should not be reloaded into\"", "4", "AMDGPU::SReg_32_XM0RegClass", "AMDGPU::VGPR_32RegClass", "0" ]

SIInstrInfo130

loadRegFromStackSlot

AMDGPU

GPU

LLVM

23,038

397

1

[]

[ "<s>", "X86Subtarget", "::", "X86Subtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "unsigned", "StackAlignOverride", ",", "bool", "is64Bit", "...

[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]

[ "X86", "X86", "X86", "X86", "X86" ]

X86Subtarget104

X86Subtarget

X86

CPU

LLVM

23,039

80

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"SI Shrink Instructions\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "AMDGPU", "\"SI Shrink Instructions\"" ]

SIShrinkInstructions (2)

getPassName

AMDGPU

GPU

LLVM

23,040

13

1

[]

[ "<s>", "void", "R600InstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "O", ".", "flush", "(", ")", ";", "printInstruction", ...

[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]

[ "AMDGPU", "R600" ]

AMDGPUInstPrinter1

printInst

AMDGPU

GPU

LLVM

23,041

44

1

[]

[ "<s>", "MCSymbol", "*", "XNCMMCInstLower", "::", "GetExternalSymbolSymbol", "(", "const", "MachineOperand", "&", "MO", ")", "const", "{", "switch", "(", "MO", ".", "getTargetFlags", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Unknown target f...

[ "Return", "the", "MCSymbol", "for", "the", "specified", "ExternalSymbol", "." ]

[ "XNCM", "XNCM", "\"Unknown target flag on GV operand\"", "0" ]

XNCMMCInstLower

GetExternalSymbolSymbol

XNCM

CPU

LLVM

23,042

48

1

[]

[ "<s>", "const", "char", "*", "host_detect_local_cpu", "(", "int", "argc", ",", "const", "char", "*", "*", "argv", ")", "{", "static", "const", "struct", "cpu_types", "{", "long", "implver", ";", "long", "amask", ";", "const", "char", "*", "const", "cpu",...

[ "This", "will", "be", "called", "by", "the", "spec", "parser", "in", "gcc.cc", "when", "it", "sees", "a", "%", ":", "local_cpu_detect", "(", "args", ")", "construct", ".", "Currently", "it", "will", "be", "called", "with", "either", "``", "cpu", "''", ...

[ "alpha", "\"ev67\"", "\"ev67\"", "\"ev6\"", "\"pca56\"", "\"ev56\"", "0", "\"ev5\"", "0", "\"ev4\"", "0", "0", "1", "0", "\"cpu\"", "0", "\"tune\"", "0L", "0", "\"-m\"", "0", "\"=\"" ]

driver-alpha

host_detect_local_cpu

alpha

MPU

GCC

23,043

275

1

[]

[ "<s>", "static", "rtx", "nios2_function_arg", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "const_tree", "type", "ATTRIBUTE_UNUSED", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", ...

[ "Define", "where", "to", "put", "the", "arguments", "to", "a", "function", ".", "Value", "is", "zero", "to", "push", "the", "argument", "on", "the", "stack", ",", "or", "a", "hard", "register", "in", "which", "to", "store", "the", "argument", ".", "MOD...

[ "nios2" ]

nios22

nios2_function_arg

nios2

MPU

GCC

23,044

58

1

[]

[ "<s>", "unsigned", "postOffset", "(", "unsigned", "LogAlign", "=", "0", ")", "const", "{", "unsigned", "PO", "=", "Offset", "+", "Size", ";", "unsigned", "LA", "=", "std", "::", "max", "(", "unsigned", "(", "PostAlign", ")", ",", "LogAlign", ")", ";", ...

[ "Compute", "the", "offset", "immediately", "following", "this", "block", "." ]

[ "ARM", "0" ]

ARMConstantIslandPass10

postOffset

ARM

CPU

LLVM

23,045

53

1

[]

[ "<s>", "bool", "ARMTTIImpl", "::", "isLegalMaskedGather", "(", "Type", "*", "Ty", ",", "Align", "Alignment", ")", "{", "if", "(", "!", "EnableMaskedGatherScatters", "||", "!", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "false", ";", "unsigned",...

[ "Return", "true", "if", "the", "target", "supports", "masked", "gather", "." ]

[ "ARM", "ARM", "32", "4", "16", "2", "8" ]

ARMTargetTransformInfo17

isLegalMaskedGather

ARM

CPU

LLVM

23,046

65

1

[]

[ "<s>", "bool", "rs6000_pcrel_p", "(", ")", "{", "return", "(", "DEFAULT_ABI", "==", "ABI_ELFv2", "&&", "(", "rs6000_isa_flags", "&", "OPTION_MASK_PCREL", ")", "!=", "0", "&&", "TARGET_CMODEL", "==", "CMODEL_MEDIUM", ")", ";", "}", "</s>" ]

[ "Return", "whether", "we", "should", "generate", "PC-relative", "code", "for", "the", "current", "function", "." ]

[ "rs6000", "0" ]

rs6000

rs6000_pcrel_p

rs6000

CPU

GCC

23,047

25

1

[]

[ "<s>", "bool", "SPScheduler", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "mf", ")", "{", "if", "(", "!", "mf", ".", "getInfo", "<", "PatmosMachineFunctionInfo", ">", "(", ")", "->", "isSinglePath", "(", ")", ")", "{", "return", "false", ";"...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Patmos", "Patmos", "\"Running SPScheduler on function '\"", "\"'\\n\"", "Patmos", "\"MBB: [\"", "\"]: #\"", "\"\\n\"", "\"AFTER Single-Path Schedule\\n\"", "\"Scope tree after scheduling:\\n\"", "0" ]

SPScheduler

runOnMachineFunction

Patmos

VLIW

LLVM

23,048

204

1

[]

[ "<s>", "const", "char", "*", "emit_fusion_p9_load", "(", "rtx", "reg", ",", "rtx", "mem", ",", "rtx", "tmp_reg", ")", "{", "enum", "machine_mode", "mode", "=", "GET_MODE", "(", "reg", ")", ";", "rtx", "hi", ";", "rtx", "lo", ";", "rtx", "addr", ";", ...

[ "Return", "a", "string", "to", "fuse", "an", "addis", "instruction", "with", "a", "load", "using", "extended", "fusion", ".", "The", "address", "that", "is", "used", "is", "the", "logical", "address", "that", "was", "formed", "during", "peephole2", ":", "(...

[ "rs6000", "0", "0", "\"emit_fusion_p9_load, bad reg #1\"", "\"lfs\"", "\"lfd\"", "\"lbz\"", "\"lhz\"", "\"lwz\"", "\"ld\"", "\"emit_fusion_p9_load, bad reg #2\"", "\"emit_fusion_p9_load not MEM\"", "0", "\"power9 load fusion\"", "\"\"" ]

rs60005

emit_fusion_p9_load

rs6000

CPU

GCC

23,049

309

1

[]

[ "<s>", "const", "uint16_t", "*", "NVPTXRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "static", "const", "uint16_t", "CalleeSavedRegs", "[", "]", "=", "{", "0", "}", ";", "return", "CalleeSavedRegs", "...

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "NVPTX", "NVPTX", "0" ]

NVPTXRegisterInfo17

getCalleeSavedRegs

NVPTX

GPU

LLVM

23,050

29

1

[]

[ "<s>", "ix86_dependencies_evaluation_hook", "static", "int", "ix86_reassociation_width", "(", "unsigned", "int", "op", ",", "machine_mode", "mode", ")", "{", "int", "width", "=", "1", ";", "if", "(", "VECTOR_MODE_P", "(", "mode", ")", ")", "{", "int", "div", ...

[ "Implementation", "of", "reassociation_width", "target", "hook", "used", "by", "reassoc", "phase", "to", "identify", "parallelism", "level", "in", "reassociated", "tree", ".", "Statements", "tree_code", "is", "passed", "in", "OPC", ".", "Arguments", "type", "is", ...

[ "i386", "1", "1", "1", "1", "1", "128", "128", "64", "64", "1", "2", "2" ]

i3867

ix86_reassociation_width

i386

CPU

GCC

23,051

188

1

[]

[ "<s>", "bool", "SICAsmPrinter", "::", "lowerOperand", "(", "const", "MachineOperand", "&", "MO", ",", "MCOperand", "&", "MCOp", ")", "{", "MCOp", "=", "MCInstLowering", ".", "LowerOperand", "(", "MO", ")", ";", "return", "MCOp", ".", "isValid", "(", ")", ...

[ "Wrapper", "for", "MCInstLowering.lowerOperand", "(", ")", "for", "the", "tblgen'erated", "pseudo", "lowering", "." ]

[ "SIC", "SIC" ]

SICAsmPrinter

lowerOperand

SIC

CPU

LLVM

23,052

32

1

[]

[ "<s>", "void", "emitBundleAlignMode", "(", "unsigned", "AlignPow2", ")", "override", "{", "}", "</s>" ]

[ "Set", "the", "bundle", "alignment", "mode", "from", "now", "on", "in", "the", "section", "." ]

[ "Patmos" ]

PatmosInstrInfo1

emitBundleAlignMode

Patmos

VLIW

LLVM

23,053

9

1

[]

[ "<s>", "const", "Z80oldSubtarget", "*", "Z80oldTargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "Attribute", "CPUAttr", "=", "F", ".", "getFnAttribute", "(", "\"target-cpu\"", ")", ";", "Attribute", "FSAttr", "=", ...

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "Z80old", "Z80old", "Z80old", "\"target-cpu\"", "\"target-features\"", "512", "\"+soft-float\"", "\",+soft-float\"", "Z80old" ]

Z80oldTargetMachine

getSubtargetImpl

Z80old

MPU

LLVM

23,054

208

1

[]

[ "<s>", "SDValue", "SITargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "AMDGPUTargetLowering", "::", "LowerO...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "AMDGPU", "SI", "AMDGPU", "ISD::BRCOND", "ISD::LOAD", "2", "\"Load should return a value and a chain\"", "ISD::FSIN", "ISD::FCOS", "ISD::SELECT", "ISD::FDIV", "ISD::ATOMIC_CMP_SWAP", "ISD::STORE", "ISD::GlobalAddress", "SI", "SI", "ISD::INTRINSIC_WO_CHAIN", "SI", "ISD::INTRINSIC_...

SIISelLowering (2)3

LowerOperation

AMDGPU

GPU

LLVM

23,055

460

1

[]

[ "<s>", "TargetLowering", "::", "AtomicExpansionKind", "AMDGPUTargetLowering", "::", "shouldExpandAtomicRMWInIR", "(", "AtomicRMWInst", "*", "RMW", ")", "const", "{", "switch", "(", "RMW", "->", "getOperation", "(", ")", ")", "{", "case", "AtomicRMWInst", "::", "Na...

[ "Returns", "how", "the", "IR-level", "AtomicExpand", "pass", "should", "expand", "the", "given", "AtomicRMW", ",", "if", "at", "all", "." ]

[ "AMDGPU", "AMDGPU" ]

AMDGPUISelLowering (2)1

shouldExpandAtomicRMWInIR

AMDGPU

GPU

LLVM

23,056

51

1

[]

[ "<s>", "SDValue", "PPCTargetLowering", "::", "LowerCall", "(", "TargetLowering", "::", "CallLoweringInfo", "&", "CLI", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "CLI", ".", "DAG", ";", "SD...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "calls", "into", "the", "specified", "DAG", "." ]

[ "PowerPC", "PPC", "ISD::OutputArg", "ISD::InputArg", "PPC", "PPC", "PPC" ]

PPCISelLowering (2)

LowerCall

PowerPC

CPU

LLVM

23,057

228

1

[]

[ "<s>", "void", "NVPTXFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "MF", ".", "getFrameInfo", "(", ")", "->", "hasStackObjects", "(", ")", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", ...

[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]

[ "NVPTX", "NVPTX", "NVPTX::Int64RegsRegClass", "NVPTX::cvta_local_yes_64", "NVPTX::VRFrame", "NVPTX::MOV_DEPOT_ADDR_64", "NVPTX::Int32RegsRegClass", "NVPTX::cvta_local_yes", "NVPTX::VRFrame", "NVPTX::MOV_DEPOT_ADDR" ]

NVPTXFrameLowering7

emitPrologue

NVPTX

GPU

LLVM

23,058

251

1

[]

[ "<s>", "void", "setMBB", "(", "MachineBasicBlock", "*", "MBBv", ")", "{", "MBB", "=", "MBBv", ";", "}", "</s>" ]

[ "Set", "the", "insertion", "point", "to", "the", "end", "of", "MBB", "." ]

[ "TVM" ]

TVMStackBlockInfo

setMBB

TVM

Virtual ISA

LLVM

23,059

13

1

[]

[ "<s>", "void", "EmitInstruction", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "override", "{", "EmitA64MappingSymbol", "(", ")", ";", "MCELFStreamer", "::", "EmitInstruction", "(", "Inst", ",", "STI", ")", ";", "}",...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "ARM64" ]

ARM64ELFStreamer1

EmitInstruction

ARM64

CPU

LLVM

23,060

29

1

[]

[ "<s>", "bool", "ARMCodeEmitter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "assert", "(", "(", "MF", ".", "getTarget", "(", ")", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "Default", "||", "MF", ".", "getTarg...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "ARM", "ARM", "\"JIT relocation model must be set to static or default!\"", "ARM", "ARM", "ARM", "ARM", "0", "ARM", "\"JITTing function '\"", "\"'\\n\"" ]

ARMCodeEmitter10

runOnMachineFunction

ARM

CPU

LLVM

23,061

320

1

[]

[ "<s>", "unsigned", "M88kIncomingValueHandler", "::", "assignCustomValue", "(", "CallLowering", "::", "ArgInfo", "&", "Arg", ",", "ArrayRef", "<", "CCValAssign", ">", "VAs", ",", "std", "::", "function", "<", "void", "(", ")", ">", "*", "Thunk", ")", "{", "...

[ "Handle", "custom", "values", ",", "which", "may", "be", "passed", "into", "one", "or", "more", "of", "VAs", "." ]

[ "M88k", "M88k", "1", "\"Can't handle multple regs yet\"", "0", "\"Value doesn't need custom handling\"", "MVT::f64", "0", "1", "\"Value doesn't need custom handling\"", "MVT::f64", "\"Unsupported type\"", "\"Values belong to different arguments\"", "\"Value should be in reg\"", "\"Value ...

M88kCallLowering

assignCustomValue

M88k

MPU

LLVM

23,062

232

1

[]

[ "<s>", "rtx", "loongarch_unspec_address", "(", "rtx", "address", ",", "enum", "loongarch_symbol_type", "symbol_type", ")", "{", "rtx", "base", ",", "offset", ";", "split_const", "(", "address", ",", "&", "base", ",", "&", "offset", ")", ";", "return", "loong...

[ "Return", "an", "UNSPEC", "address", "with", "underlying", "address", "ADDRESS", "and", "symbol", "type", "SYMBOL_TYPE", "." ]

[ "loongarch" ]

loongarch

loongarch_unspec_address

loongarch

CPU

GCC

23,063

38

1

[]

[ "<s>", "const", "char", "*", "ARCompactTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "case", "ARCISD", "::", "CALL", ":", "return", "\"ARCISD::CALL\"", ";", "case", "ARCISD", "::", ...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "ARCompact", "ARC", "ARCISD::CALL", "\"ARCISD::CALL\"", "ARCISD::CMP", "\"ARCISD::CMP\"", "ARCISD::BR_CC", "\"ARCISD::BR_CC\"", "ARCISD::SELECT_CC", "\"ARCISD::SELECT_CC\"", "ARCISD::Wrapper", "\"ARCISD::Wrapper\"", "ARCISD::RET_FLAG", "\"ARCISD::RET_FLAG\"", "0" ]

ARCompactISelLowering

getTargetNodeName

ARCompact

MPU

LLVM

23,064

72

1

[]

[ "<s>", "void", "A57ChainingConstraint", "::", "apply", "(", "PBQPRAGraph", "&", "G", ")", "{", "const", "MachineFunction", "&", "MF", "=", "G", ".", "getMetadata", "(", ")", ".", "MF", ";", "LiveIntervals", "&", "LIs", "=", "G", ".", "getMetadata", "(", ...

[ "Apply", "the", "profile", "inference", "algorithm", "for", "a", "given", "function", "." ]

[ "AArch64", "8", "\"Killing chain \"", "\" at \"", "AArch64::FMSUBSrrr", "AArch64::FMADDSrrr", "AArch64::FNMSUBSrrr", "AArch64::FNMADDSrrr", "AArch64::FMSUBDrrr", "AArch64::FMADDDrrr", "AArch64::FNMSUBDrrr", "AArch64::FNMADDDrrr", "0", "3", "AArch64::FMLAv2f32", "AArch64::FMLSv2f32", ...

AArch64PBQPRegAlloc16

apply

AArch64

CPU

LLVM

23,065

321

1

[]

[ "<s>", "static", "tree", "s390_expand_overloaded_builtin", "(", "location_t", "loc", ",", "unsigned", "fcode", ",", "vec", "<", "tree", ",", "va_gc", ">", "*", "arglist", ",", "tree", "return_type", ")", "{", "switch", "(", "fcode", ")", "{", "case", "S390...

[ "Expand", "builtins", "which", "can", "directly", "be", "mapped", "to", "tree", "expressions", ".", "LOC", "-", "location", "information", "FCODE", "-", "function", "code", "of", "the", "builtin", "ARGLIST", "-", "value", "supposed", "to", "be", "passed", "a...

[ "s390", "0", "\"Builtin vec_step can only be used on vector types.\"", "0", "1", "0", "1", "0", "0", "0", "2", "1", "0", "2", "0", "1" ]

s390-c2

s390_expand_overloaded_builtin

s390

MPU

GCC

23,066

235

1

[]

[ "<s>", "bool", "mayNeedRelaxation", "(", "MCInst", "const", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]

[ "Check", "whether", "the", "given", "instruction", "may", "need", "relaxation", "." ]

[ "Hexagon" ]

HexagonAsmBackend12

mayNeedRelaxation

Hexagon

DSP

LLVM

23,067

20

1

[]

[ "<s>", "void", "MOSTargetMachine", "::", "registerPassBuilderCallbacks", "(", "PassBuilder", "&", "PB", ")", "{", "PB", ".", "registerPipelineParsingCallback", "(", "[", "]", "(", "StringRef", "Name", ",", "LoopPassManager", "&", "PM", ",", "ArrayRef", "<", "Pas...

[ "Invoke", "the", "PassBuilder", "callback", "registration", "." ]

[ "MOS", "MOS", "\"mos-indexiv\"", "MOS", "MOS" ]

MOSTargetMachine

registerPassBuilderCallbacks

MOS

MPU

LLVM

23,068

105

1

[]

[ "<s>", "int", "first_fp_reg_to_save", "(", "void", ")", "{", "int", "first_reg", ";", "for", "(", "first_reg", "=", "14", "+", "32", ";", "first_reg", "<=", "63", ";", "first_reg", "++", ")", "if", "(", "regs_ever_live", "[", "first_reg", "]", ")", "br...

[ "Similar", ",", "for", "FP", "regs", "." ]

[ "rs6000", "14", "32", "63" ]

rs60003

first_fp_reg_to_save

rs6000

CPU

GCC

23,069

37

1

[]

[ "<s>", "int", "mcore_is_dead", "(", "rtx", "first", ",", "rtx", "reg", ")", "{", "rtx", "insn", ";", "if", "(", "GET_CODE", "(", "reg", ")", "==", "SUBREG", ")", "reg", "=", "SUBREG_REG", "(", "reg", ")", ";", "if", "(", "dead_or_set_p", "(", "firs...

[ "Check", "whether", "reg", "is", "dead", "at", "first", ".", "This", "is", "done", "by", "searching", "ahead", "for", "either", "the", "next", "use", "(", "i.e.", ",", "reg", "is", "live", ")", ",", "a", "death", "note", ",", "or", "a", "set", "of"...

[ "mcore", "1", "0", "0", "1", "0", "1", "0" ]

mcore3

mcore_is_dead

mcore

MPU

GCC

23,070

166

1

[]

[ "<s>", "bool", "OR1KAsmBackend", "::", "writeNopData", "(", "uint64_t", "Count", ",", "MCObjectWriter", "*", "OW", ")", "const", "{", "if", "(", "(", "Count", "%", "4", ")", "!=", "0", ")", "return", "false", ";", "for", "(", "uint64_t", "i", "=", "0...

[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]

[ "OR1K", "OR1K", "4", "0", "0", "4", "0x15000000" ]

OR1KAsmBackend

writeNopData

OR1K

CPU

LLVM

23,071

53

1

[]

[ "<s>", "static", "reg_class_t", "reduce_class", "(", "reg_class_t", "original_class", ",", "reg_class_t", "limiting_class", ",", "reg_class_t", "returned_if_empty", ")", "{", "HARD_REG_SET", "cc", ";", "int", "i", ";", "reg_class_t", "best", "=", "NO_REGS", ";", "...

[ "Given", "two", "register", "classes", ",", "find", "the", "largest", "intersection", "between", "them", ".", "If", "there", "is", "no", "intersection", ",", "return", "RETURNED_IF_EMPTY", "instead", "." ]

[ "m32c", "0", "0" ]

m32c3

reduce_class

m32c

MPU

GCC

23,072

122

1

[]

[ "<s>", "static", "bool", "use_vfp_abi", "(", "enum", "arm_pcs", "pcs_variant", ",", "bool", "is_double", ")", "{", "if", "(", "pcs_variant", "==", "ARM_PCS_AAPCS_VFP", ")", "{", "static", "bool", "seen_thumb1_vfp", "=", "false", ";", "if", "(", "TARGET_THUMB1"...

[ "Return", "true", "if", "PCS_VARIANT", "should", "use", "VFP", "registers", "." ]

[ "arm", "\"Thumb-1 hard-float VFP ABI\"" ]

arm4

use_vfp_abi

arm

CPU

GCC

23,073

73

1

[]

[ "<s>", "bool", "isKMergeMasked", "(", ")", "const", "{", "return", "(", "Attributes", "&", "KMergeMasked", ")", "!=", "0", ";", "}", "</s>" ]

[ "Returns", "true", "iff", "the", "group", "of", "FMA", "opcodes", "holds", "k-merge-masked", "opcodes", "." ]

[ "X86", "0" ]

X86InstrFMA3Info11

isKMergeMasked

X86

CPU

LLVM

23,074

16

1

[]

[ "<s>", "bool", "partialVCCWritesUpdateVCCZ", "(", ")", "const", "{", "return", "getGeneration", "(", ")", ">=", "GFX10", ";", "}", "</s>" ]

[ "Writes", "to", "VCC_LO/VCC_HI", "update", "the", "VCCZ", "flag", "." ]

[ "AMDGPU" ]

AMDGPUSubtarget107

partialVCCWritesUpdateVCCZ

AMDGPU

GPU

LLVM

23,075

14

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"RISCV DAG->DAG Pattern Instruction Selection\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "RI5CY", "\"RISCV DAG->DAG Pattern Instruction Selection\"" ]

RISCVISelDAGToDAG

getPassName

RI5CY

CPU

LLVM

23,076

11

1

[]

[ "<s>", "static", "void", "mips_output_function_prologue", "(", "FILE", "*", "file", ")", "{", "const", "char", "*", "fnname", ";", "if", "(", "TARGET_MIPS16", "&&", "TARGET_HARD_FLOAT_ABI", "&&", "crtl", "->", "args", ".", "info", ".", "fp_code", "!=", "0", ...

[ "Set", "up", "the", "stack", "and", "frame", "(", "if", "desired", ")", "for", "the", "function", "." ]

[ "mips", "0", "0", "0", "\"\\t.frame\\t%s,\"", "\",%s\\t\\t\"", "\"# vars= \"", "\", regs= %d/%d\"", "\", args= \"", "\", gp= \"", "\"\\n\"", "\"\\t.mask\\t0x%08x,\"", "\"\\n\"", "\"\\t.fmask\\t0x%08x,\"", "\"\\n\"", "\"li\\t$2,%%hi(_gp_disp)\"", "0", "\"addiu\\t$3,$pc,%%lo(_gp_disp...

mips

mips_output_function_prologue

mips

CPU

GCC

23,077

295

1

[]

[ "<s>", "bool", "AArch64A57FPLoadBalancing", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "F", ")", "{", "bool", "Changed", "=", "false", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"***** AArch64A57FPLoadBalancing *****\\n\"", ")", ";", "const", "Ta...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AArch64", "AArch64", "\"***** AArch64A57FPLoadBalancing *****\\n\"", "AArch64" ]

AArch64A57FPLoadBalancing10

runOnMachineFunction

AArch64

CPU

LLVM

23,078

99

1

[]

[ "<s>", "TargetTransformInfo", "NVPTXTargetMachine", "::", "getTargetTransformInfo", "(", "const", "Function", "&", "F", ")", "{", "return", "TargetTransformInfo", "(", "NVPTXTTIImpl", "(", "this", ",", "F", ")", ")", ";", "}", "</s>" ]

[ "Get", "a", "TargetTransformInfo", "implementation", "for", "the", "target", "." ]

[ "NVPTX", "NVPTX", "NVPTX" ]

NVPTXTargetMachine (2)1

getTargetTransformInfo

NVPTX

GPU

LLVM

23,079

23

1

[]

[ "<s>", "void", "PPCFrameLowering", "::", "determineFrameLayout", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "unsigned", "FrameSize", "=", "MFI", "->", "getStackSize", "("...

[ "Determine", "the", "frame", "layout", "but", "do", "not", "update", "the", "machine", "function", "." ]

[ "PowerPC", "PPC", "1", "224", "PPC", "0", "PPC" ]

PPCFrameLowering72

determineFrameLayout

PowerPC

CPU

LLVM

23,080

220

1

[]

[ "<s>", "bool", "nds32_n9_2r1w_mm_to_ex_p", "(", "rtx_insn", "*", "producer", ",", "rtx_insn", "*", "consumer", ")", "{", "rtx", "def_reg", ";", "switch", "(", "get_attr_type", "(", "producer", ")", ")", "{", "case", "TYPE_LOAD", ":", "if", "(", "post_update_...

[ "Check", "dependencies", "from", "MM", "to", "EX", "." ]

[ "nds32" ]

nds32-pipelines-auxiliary

nds32_n9_2r1w_mm_to_ex_p

nds32

CPU

GCC

23,081

82

1

[]

[ "<s>", "bool", "CopyGeneration", "::", "processBlock", "(", "MachineBasicBlock", "&", "B", ",", "const", "RegisterSet", "&", "AVs", ")", "{", "if", "(", "!", "BT", ".", "reached", "(", "&", "B", ")", ")", "return", "false", ";", "RegisterSet", "AVB", "...

[ "processBlock", "-", "If", "there", "are", "any", "predecessors", "whose", "control", "can", "be", "threaded", "through", "to", "a", "successor", ",", "transform", "them", "now", "." ]

[ "Hexagon", "0", "Hexagon::DoubleRegsRegClass", "Hexagon::VecDblRegsRegClass", "Hexagon::VecDblRegs128BRegClass", "Hexagon::subreg_loreg", "Hexagon::subreg_hireg", "0", "Hexagon::subreg_loreg", "0", "Hexagon::subreg_hireg" ]

HexagonBitSimplify2

processBlock

Hexagon

DSP

LLVM

23,082

504

1

[]

[ "<s>", "void", "assignValueToAddress", "(", "const", "CallLowering", "::", "ArgInfo", "&", "Arg", ",", "Register", "Addr", ",", "uint64_t", "MemSize", ",", "MachinePointerInfo", "&", "MPO", ",", "CCValAssign", "&", "VA", ")", "override", "{", "Register", "ValV...

[ "An", "overload", "which", "takes", "an", "ArgInfo", "if", "additional", "information", "about", "the", "arg", "is", "needed", "." ]

[ "AMDGPU", "0", "0" ]

AMDGPUCallLowering21

assignValueToAddress

AMDGPU

GPU

LLVM

23,083

103

1

[]

[ "<s>", "int", "SystemZFrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "unsigned", "&", "FrameReg", ")", "const", "{", "int64_t", "Offset", "=", "TargetFrameLowering", "::", "getFrameIndexReference", ...

[ "getFrameIndexReference", "-", "This", "method", "should", "return", "the", "base", "register", "and", "offset", "used", "to", "reference", "a", "frame", "index", "location", "." ]

[ "SystemZ", "SystemZ", "SystemZMC::CallFrameSize" ]

SystemZFrameLowering26

getFrameIndexReference

SystemZ

CPU

LLVM

23,084

41

1

[]

[ "<s>", "static", "struct", "machine_function", "*", "moxie_init_machine_status", "(", "void", ")", "{", "return", "ggc_cleared_alloc", "<", "machine_function", ">", "(", ")", ";", "}", "</s>" ]

[ "Zero", "initialization", "is", "OK", "for", "all", "current", "fields", "." ]

[ "moxie" ]

moxie

moxie_init_machine_status

moxie

CPU

GCC

23,085

18

1

[]

[ "<s>", "bool", "NVPTXImageOptimizer", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "bool", "Changed", "=", "false", ";", "InstrToDelete", ".", "clear", "(", ")", ";", "for", "(", "Function", "::", "iterator", "BI", "=", "F", ".", "begin", ...

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "NVPTX", "NVPTX", "Intrinsic::nvvm_istypep_sampler", "Intrinsic::nvvm_istypep_surface", "Intrinsic::nvvm_istypep_texture", "0" ]

NVPTXImageOptimizer

runOnFunction

NVPTX

GPU

LLVM

23,086

223

1

[]

[ "<s>", "void", "rs6000_print_patchable_function_entry", "(", "FILE", "*", "file", ",", "unsigned", "HOST_WIDE_INT", "patch_area_size", ",", "bool", "record_p", ")", "{", "bool", "global_entry_needed_p", "=", "rs6000_global_entry_point_prologue_needed_p", "(", ")", ";", ...

[ "Write", "PATCH_AREA_SIZE", "NOPs", "into", "the", "asm", "outfile", "FILE", "around", "a", "function", "entry", ".", "If", "RECORD_P", "is", "true", "and", "the", "target", "supports", "named", "sections", ",", "the", "location", "of", "the", "NOPs", "will"...

[ "rs6000" ]

rs60001

rs6000_print_patchable_function_entry

rs6000

CPU

GCC

23,087

43

1

[]

[ "<s>", "bool", "AArch64PassConfig", "::", "addPreRegAlloc", "(", ")", "{", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableAdvSIMDScalar", ")", "{", "addPass", "(", "createAArch64AdvSIMDScalar", "(", ")", ")", "...

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]

[ "AArch64", "AArch64", "AArch64" ]

AArch64TargetMachine31

addPreRegAlloc

AArch64

CPU

LLVM

23,088

40

1

[]

[ "<s>", "void", "ix86_expand_unary_operator", "(", "enum", "rtx_code", "code", ",", "enum", "machine_mode", "mode", ",", "rtx", "operands", "[", "]", ")", "{", "int", "matching_memory", ";", "rtx", "src", ",", "dst", ",", "op", ",", "clob", ";", "dst", "=...

[ "Attempt", "to", "expand", "a", "unary", "operator", ".", "Make", "the", "expansion", "closer", "to", "the", "actual", "machine", ",", "then", "just", "general_operand", ",", "which", "will", "allow", "2", "separate", "memory", "references", "(", "one", "out...

[ "i386", "0", "1", "0", "1", "2", "0", "0" ]

i3863

ix86_expand_unary_operator

i386

CPU

GCC

23,089

190

1

[]

[ "<s>", "void", "X86DAGToDAGISel", "::", "PreprocessISelDAG", "(", ")", "{", "OptForSize", "=", "MF", "->", "getFunction", "(", ")", "->", "hasFnAttribute", "(", "Attribute", "::", "OptimizeForSize", ")", ";", "for", "(", "SelectionDAG", "::", "allnodes_iterator"...

[ "PreprocessISelDAG", "-", "This", "hook", "allows", "targets", "to", "hack", "on", "the", "graph", "before", "instruction", "selection", "starts", "." ]

[ "X86", "X86", "X86ISD::CALL", "X86ISD::TC_RETURN", "X86ISD::CALL", "0", "1", "0", "ISD::FP_ROUND", "ISD::FP_EXTEND", "0", "0", "X86", "X86", "X86", "X86", "X86", "ISD::FP_EXTEND", "1", "ISD::FP_ROUND", "0", "0", "ISD::EXTLOAD", "0", "0" ]

X86ISelDAGToDAG131

PreprocessISelDAG

X86

CPU

LLVM

23,090

480

1

[]

[ "<s>", "bool", "X86FrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegiste...

[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...

[ "X86", "X86", "X86", "X86", "0", "X86::PUSH64r", "X86::PUSH32r", "0", "1", "X86::GR64RegClass", "X86::GR32RegClass", "X86::ADD64rr", "0", "1", "X86::GR64RegClass", "X86::GR32RegClass", "1" ]

X86FrameLowering4

spillCalleeSavedRegisters

X86

CPU

LLVM

23,091

508

1

[]

[ "<s>", "static", "bool", "ix86_expand_sse_fp_minmax", "(", "rtx", "dest", ",", "enum", "rtx_code", "code", ",", "rtx", "cmp_op0", ",", "rtx", "cmp_op1", ",", "rtx", "if_true", ",", "rtx", "if_false", ")", "{", "machine_mode", "mode", ";", "bool", "is_min", ...

[ "Detect", "conditional", "moves", "that", "exactly", "match", "min/max", "operational", "semantics", ".", "Note", "that", "this", "is", "IEEE", "safe", ",", "as", "long", "as", "we", "do", "n't", "interchange", "the", "operands", ".", "Returns", "FALSE", "if...

[ "i386", "2" ]

i3865

ix86_expand_sse_fp_minmax

i386

CPU

GCC

23,092

203

1

[]

[ "<s>", "bool", "empty", "(", ")", "const", "{", "return", "size", "(", ")", "==", "0", ";", "}", "</s>" ]

[ "Determine", "whether", "this", "version", "information", "is", "empty", "(", "e.g.", ",", "all", "version", "components", "are", "zero", ")", "." ]

[ "Hexagon", "0" ]

BitTracker17

empty

Hexagon

DSP

LLVM

23,093

14

1

[]

[ "<s>", "bool", "AMDGPUPassConfig", "::", "addPreSched2", "(", ")", "{", "const", "AMDGPUSubtarget", "&", "ST", "=", "TM", "->", "getSubtarget", "<", "AMDGPUSubtarget", ">", "(", ")", ";", "if", "(", "ST", ".", "getGeneration", "(", ")", "<=", "AMDGPUSubtar...

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "prolog-epilog", "insertion", "and", "before", "the", "second", "instruction", "scheduling", "pass", "." ]

[ "R600" ]

AMDGPUTargetMachine76

addPreSched2

R600

GPU

LLVM

23,094

73

1

[]

[ "<s>", "void", "rl78_expand_epilogue", "(", "void", ")", "{", "int", "i", ",", "fs", ";", "rtx", "sp", "=", "gen_rtx_REG", "(", "HImode", ",", "STACK_POINTER_REGNUM", ")", ";", "rtx", "ax", "=", "gen_rtx_REG", "(", "HImode", ",", "AX_REG", ")", ";", "i...

[ "Expand", "the", "function", "epilogue", "(", "from", "the", "epilogue", "pattern", ")", "." ]

[ "rl78", "0", "254", "3", "0", "254", "254", "15", "0", "2", "8", "4", "0", "0" ]

rl782

rl78_expand_epilogue

rl78

MPU

GCC

23,095

410

1

[]

[ "<s>", "static", "bool", "aarch64_advsimd_ldp_stp_p", "(", "enum", "vect_cost_for_stmt", "kind", ",", "stmt_vec_info", "stmt_info", ")", "{", "switch", "(", "kind", ")", "{", "case", "vector_load", ":", "case", "vector_store", ":", "case", "unaligned_load", ":", ...

[ "Return", "true", "if", "creating", "multiple", "copies", "of", "STMT_INFO", "for", "Advanced", "SIMD", "vectors", "would", "produce", "a", "series", "of", "LDP", "or", "STP", "operations", ".", "KIND", "is", "the", "kind", "of", "statement", "that", "STMT_I...

[ "aarch64" ]

aarch64

aarch64_advsimd_ldp_stp_p

aarch64

CPU

GCC

23,096

57

1

[]

[ "<s>", "virtual", "void", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "unsigned", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetR...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "Mips", "0" ]

MipsInstrInfo45

loadRegFromStackSlot

Mips

CPU

LLVM

23,097

49

1

[]

[ "<s>", "bool", "RISCVTargetLowering", "::", "hasAndNotCompare", "(", "SDValue", "Y", ")", "const", "{", "EVT", "VT", "=", "Y", ".", "getValueType", "(", ")", ";", "if", "(", "VT", ".", "isVector", "(", ")", ")", "return", "false", ";", "return", "(", ...

[ "Return", "true", "if", "the", "target", "should", "transform", ":", "(", "X", "&", "Y", ")", "==", "Y", "�", "?", "(", "~X", "&", "Y", ")", "==", "0", "(", "X", "&", "Y", ")", "!", "=", "Y", "�", "?", "(", "~X", "&", "Y", ")", "!", "="...

[ "RISCV", "RISCV" ]

RISCVISelLowering20

hasAndNotCompare

RISCV

CPU

LLVM

23,098

61

1

[]

[ "<s>", "bool", "mips16e_save_restore_pattern_p", "(", "rtx", "pattern", ",", "HOST_WIDE_INT", "adjust", ",", "struct", "mips16e_save_restore_info", "*", "info", ")", "{", "unsigned", "int", "i", ",", "nargs", ",", "mask", ",", "extra", ";", "HOST_WIDE_INT", "top...

[ "PATTERN", "is", "a", "PARALLEL", "whose", "first", "element", "adds", "ADJUST", "to", "the", "stack", "pointer", ".", "Return", "true", "if", "PATTERN", "matches", "the", "kind", "of", "instruction", "generated", "by", "mips16e_build_save_restore", ".", "If", ...

[ "mips", "0", "0", "0", "0", "0", "1", "0", "0", "0", "0", "0", "1", "0", "0", "0", "1", "0" ]

mips

mips16e_save_restore_pattern_p

mips

CPU

GCC

23,099

377

1

[]