docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "unsigned", "PPCMCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", ...	[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]	[ "PowerPC", "PPC", "PPC::MTOCRF", "PPC::MTOCRF8", "PPC::MFOCRF", "PPC::MFOCRF8", "PPC::CR0", "PPC::CR7", "PPC", "\"Relocation required in an instruction that we cannot encode!\"" ]	PPCMCCodeEmitter44	getMachineOpValue	PowerPC	CPU	LLVM	23,200	172	1	[]
[ "<s>", "bool", "AArch64StorePairSuppress", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "mf", ")", "{", "MF", "=", "&", "mf", ";", "TII", "=", "static_cast", "<", "const", "AArch64InstrInfo", "*", ">", "(", "MF", "->", "getTarget", "(", ")", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AArch64", "AArch64", "AArch64", "\"*** \"", "\": \"", "\" Skipping pass: no machine model present.\\n\"", "0", "\"Unpairing store \"", "\"\\n\"", "0" ]	AArch64StorePairSuppress	runOnMachineFunction	AArch64	CPU	LLVM	23,201	278	1	[]
[ "<s>", "static", "char", "*", "describe_cache", "(", "struct", "cache_desc", "level1", ",", "struct", "cache_desc", "level2", ")", "{", "char", "size", "[", "100", "]", ",", "line", "[", "100", "]", ",", "size2", "[", "100", "]", ";", "snprintf", "(", ...	[ "Returns", "parameters", "that", "describe", "L1_ASSOC", "associative", "cache", "of", "size", "L1_SIZEKB", "with", "lines", "of", "size", "L1_LINE", ",", "and", "L2_SIZEKB", "." ]	[ "i386", "100", "100", "100", "\"--param l1-cache-size=%u \"", "\"--param l1-cache-line-size=%u \"", "\"--param l2-cache-size=%u \"" ]	driver-i386	describe_cache	i386	CPU	GCC	23,202	91	1	[]
[ "<s>", "static", "bool", "classof", "(", "const", "DiagnosticInfo", "*", "DI", ")", "{", "return", "DI", "->", "getKind", "(", ")", "==", "getKindID", "(", ")", ";", "}", "</s>" ]	[ "Methods", "for", "support", "type", "inquiry", "through", "isa", ",", "cast", ",", "and", "dyn_cast", ":" ]	[ "WebAssembly" ]	WebAssemblyISelLowering (3)	classof	WebAssembly	Virtual ISA	LLVM	23,203	22	1	[]
[ "<s>", "static", "void", "ix86_emit_binop", "(", "enum", "rtx_code", "code", ",", "machine_mode", "mode", ",", "rtx", "dst", ",", "rtx", "src", ")", "{", "rtx", "op", ",", "clob", ";", "op", "=", "gen_rtx_SET", "(", "dst", ",", "gen_rtx_fmt_ee", "(", "...	[ "Emit", "x86", "binary", "operand", "CODE", "in", "mode", "MODE", ",", "where", "the", "first", "operand", "matches", "destination", ".", "RTX", "includes", "clobber", "of", "FLAGS_REG", "." ]	[ "i386", "2" ]	i3865	ix86_emit_binop	i386	CPU	GCC	23,204	73	1	[]
[ "<s>", "bool", "RISCVAsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpNo", ",", "const", "char", "", "ExtraCode", ",", "raw_ostream", "&", "OS", ")", "{", "if", "(", "!", "AsmPrinter", "::", "PrintAsmOperand...	[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]	[ "RISCV", "RISCV", "0", "1", "0", "0", "0", "RISCV", "RISCV::X0", "RISCV" ]	RISCVAsmPrinter19	PrintAsmOperand	RISCV	CPU	LLVM	23,205	202	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "PatmosSPBundling", ">", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "Patmos", "Patmos" ]	PatmosSPReduce1	getAnalysisUsage	Patmos	VLIW	LLVM	23,206	27	1	[]
[ "<s>", "MVT", "SITargetLowering", "::", "getRegisterTypeForCallingConv", "(", "LLVMContext", "&", "Context", ",", "CallingConv", "::", "ID", "CC", ",", "EVT", "VT", ")", "const", "{", "if", "(", "CC", "!=", "CallingConv", "::", "AMDGPU_KERNEL", "&&", "VT", "...	[ "Certain", "combinations", "of", "ABIs", ",", "Targets", "and", "features", "require", "that", "types", "are", "legal", "for", "some", "operations", "and", "not", "for", "other", "operations", "." ]	[ "AMDGPU", "SI", "AMDGPU", "32", "64", "MVT::i32", "16", "MVT::v2i16", "MVT::v2f16" ]	SIISelLowering (2)3	getRegisterTypeForCallingConv	AMDGPU	GPU	LLVM	23,207	117	1	[]
[ "<s>", "bool", "RISCVAsmBackend", "::", "shouldInsertFixupForCodeAlign", "(", "MCAssembler", "&", "Asm", ",", "const", "MCAsmLayout", "&", "Layout", ",", "MCAlignFragment", "&", "AF", ")", "{", "if", "(", "!", "STI", ".", "getFeatureBits", "(", ")", "[", "RI...	[ "Hook", "which", "indicates", "if", "the", "target", "requires", "a", "fixup", "to", "be", "generated", "when", "handling", "an", "align", "directive", "in", "an", "executable", "section", "." ]	[ "RISCV", "RISCV", "RISCV::FeatureRelax", "0", "0", "0", "RISCV::fixup_riscv_align", "0" ]	RISCVAsmBackend16	shouldInsertFixupForCodeAlign	RISCV	CPU	LLVM	23,208	143	1	[]
[ "<s>", "bool", "X86AvoidSFBPass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "bool", "Changed", "=", "false", ";", "if", "(", "DisableX86AvoidStoreForwardBlocks", "\|\|", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")",...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "X86", "X86", "X86", "X86", "\"Expected MIR to be in SSA form\"", "X86", "X86", "\"Start X86AvoidStoreForwardBlocks\\n\"", "2", "\"Expected One Memory Operand\"", "\"Blocked load and store instructions: \\n\"", "\"Replaced with:\\n\"", "\"End X86AvoidStoreForwardBlocks\\n\"" ]	X86AvoidStoreForwardingBlocks1	runOnMachineFunction	X86	CPU	LLVM	23,209	408	1	[]
[ "<s>", "void", "setFrameAdjustment", "(", "MachineInstr", "&", "I", ",", "int64_t", "V", ")", "const", "{", "assert", "(", "isFrameInstr", "(", "I", ")", ")", ";", "if", "(", "isFrameSetup", "(", "I", ")", ")", "I", ".", "getOperand", "(", "2", ")", ...	[ "Sets", "the", "stack", "pointer", "adjustment", "made", "inside", "the", "frame", "made", "up", "by", "this", "instruction", "." ]	[ "X86", "2", "1" ]	X86InstrInfo (2)2	setFrameAdjustment	X86	CPU	LLVM	23,210	53	1	[]
[ "<s>", "int", "AArch64AsmParser", "::", "tryParseRegister", "(", ")", "{", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "assert", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Identifier", ")", "&&", "\"Token is not an Ide...	[ "tryParseRegister", "-", "parse", "one", "register", "if", "possible" ]	[ "AArch64", "AArch64", "\"Token is not an Identifier\"", "0", "\"fp\"", "AArch64::FP", "\"lr\"", "AArch64::LR", "\"x31\"", "AArch64::XZR", "\"w31\"", "AArch64::WZR", "0", "0", "1" ]	AArch64AsmParser45	tryParseRegister	AArch64	CPU	LLVM	23,211	132	1	[]
[ "<s>", "bool", "SparcAsmPrinter", "::", "doInitialization", "(", "Module", "&", "M", ")", "{", "Mang", "=", "new", "Mangler", "(", "M", ",", "\"\"", ",", "TAI", "->", "getPrivateGlobalPrefix", "(", ")", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]	[ "Sparc", "Sparc", "\"\"" ]	SparcAsmPrinter32	doInitialization	Sparc	CPU	LLVM	23,212	30	1	[]
[ "<s>", "void", "RISCVMCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "uin...	[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]	[ "RISCV", "RISCV", "0", "0", "8" ]	RISCVMCCodeEmitter34	encodeInstruction	RISCV	CPU	LLVM	23,213	93	1	[]
[ "<s>", "void", "arm_init_expanders", "(", ")", "{", "init_machine_status", "=", "arm_init_machine_status", ";", "mark_machine_status", "=", "arm_mark_machine_status", ";", "free_machine_status", "=", "arm_free_machine_status", ";", "}", "</s>" ]	[ "Do", "anything", "needed", "before", "RTL", "is", "emitted", "for", "each", "function", "." ]	[ "arm" ]	arm2	arm_init_expanders	arm	CPU	GCC	23,214	18	1	[]
[ "<s>", "void", "loongarch_split_move", "(", "rtx", "dest", ",", "rtx", "src", ",", "rtx", "insn_", ")", "{", "rtx", "low_dest", ";", "gcc_checking_assert", "(", "loongarch_split_move_p", "(", "dest", ",", "src", ")", ")", ";", "if", "(", "FP_REG_RTX_P", "(...	[ "Split", "a", "move", "from", "SRC", "to", "DEST", ",", "given", "that", "loongarch_split_move_p", "holds", ".", "SPLIT_TYPE", "describes", "the", "split", "condition", "." ]	[ "loongarch", "0" ]	loongarch	loongarch_split_move	loongarch	CPU	GCC	23,215	342	1	[]
[ "<s>", "bool", "VLIWResourceModel", "::", "reserveResources", "(", "SUnit", "*", "SU", ")", "{", "bool", "startNewCycle", "=", "false", ";", "if", "(", "!", "SU", ")", "{", "ResourcesModel", "->", "clearResources", "(", ")", ";", "Packet", ".", "clear", ...	[ "Keep", "track", "of", "available", "resources", "." ]	[ "Hexagon", "\"Packet[\"", "\"]:\\n\"", "0", "\"\\t[\"", "\"] SU(\"", "\")\\t\"" ]	HexagonMachineScheduler10	reserveResources	Hexagon	DSP	LLVM	23,216	278	1	[]
[ "<s>", "bool", "PPCTargetLowering", "::", "CanLowerReturn", "(", "CallingConv", "::", "ID", "CallConv", ",", "MachineFunction", "&", "MF", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "LLVMCont...	[ "This", "hook", "should", "be", "implemented", "to", "check", "whether", "the", "return", "values", "described", "by", "the", "Outs", "array", "can", "fit", "into", "the", "return", "registers", "." ]	[ "PowerPC", "PPC", "ISD::OutputArg", "16", "PPC" ]	PPCISelLowering (2)	CanLowerReturn	PowerPC	CPU	LLVM	23,217	70	1	[]
[ "<s>", "bool", "WebAssemblyArgumentMove", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "{", "dbgs", "(", ")", "<<", "\"******** Argument Move ******\\n\"", "<<", "\"******** Function: \"", "<<", "MF", ".", "getN...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "WebAssembly", "WebAssembly", "\"******** Argument Move ******\\n\"", "\"******** Function: \"", "WebAssembly::isArgument", "WebAssembly::isArgument" ]	WebAssemblyArgumentMove4	runOnMachineFunction	WebAssembly	Virtual ISA	LLVM	23,218	147	1	[]
[ "<s>", "bool", "SparcDAGToDAGISel", "::", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "unsigned", "ConstraintID", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "{", "SDValue", "Op0", ",", "Op1", ";", "switc...	[ "SelectInlineAsmMemoryOperand", "-", "Select", "the", "specified", "address", "as", "a", "target", "addressing", "mode", ",", "according", "to", "the", "specified", "constraint", "." ]	[ "Sparc", "Sparc" ]	SparcISelDAGToDAG (2)1	SelectInlineAsmMemoryOperand	Sparc	CPU	LLVM	23,219	95	1	[]
[ "<s>", "bool", "M68kCallLowering", "::", "lowerReturn", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Value", "*", "Val", ",", "ArrayRef", "<", "Register", ">", "VRegs", ",", "FunctionLoweringInfo", "&", "FLI", ",", "Register", "SwiftErrorVReg", ")"...	[ "This", "hook", "behaves", "as", "the", "extended", "lowerReturn", "function", ",", "but", "for", "targets", "that", "do", "not", "support", "swifterror", "value", "promotion", "." ]	[ "M68k", "M68k", "M68k::RTS", "M68k", "M68k", "8", "0" ]	M68kCallLowering	lowerReturn	M68k	MPU	LLVM	23,220	240	1	[]
[ "<s>", "void", "HSAILRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "&&",...	[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]	[ "HSAIL", "HSAIL", "0", "\"Unexpected\"", "HSAIL::getNamedOperandIdx", "HSAIL::OpName", "\"Frame index should only be used for address operands\"", "HSAIL::SPILL_B1", "HSAIL::RESTORE_B1", "\"%__spillStack\"", "\"%__privateStack\"" ]	HSAILRegisterInfo	eliminateFrameIndex	HSAIL	Virtual ISA	LLVM	23,221	192	1	[]
[ "<s>", "bool", "tilepro_expand_mulsi", "(", "rtx", "op0", ",", "rtx", "op1", ",", "rtx", "op2", ")", "{", "if", "(", "CONST_INT_P", "(", "op2", ")", ")", "{", "HOST_WIDE_INT", "n", "=", "trunc_int_for_mode", "(", "INTVAL", "(", "op2", ")", ",", "SImode...	[ "Expand", "the", "mulsi", "pattern", "." ]	[ "tilepro" ]	tilepro	tilepro_expand_mulsi	tilepro	VLIW	GCC	23,222	49	1	[]
[ "<s>", "void", "alpha_split_compare_and_swap", "(", "rtx", "operands", "[", "]", ")", "{", "rtx", "cond", ",", "retval", ",", "mem", ",", "oldval", ",", "newval", ";", "bool", "is_weak", ";", "enum", "memmodel", "mod_s", ",", "mod_f", ";", "machine_mode", ...	[ "Expand", "a", "compare", "and", "swap", "operation", "." ]	[ "alpha", "0", "1", "2", "3", "4", "5", "6", "7", "0", "0", "0" ]	alpha	alpha_split_compare_and_swap	alpha	MPU	GCC	23,223	347	1	[]
[ "<s>", "void", "arc_init", "(", "void", ")", "{", "char", "*", "tmp", ";", "arc_text_section", "=", "tmp", "=", "xmalloc", "(", "strlen", "(", "arc_text_string", ")", "+", "sizeof", "(", "ARC_SECTION_FORMAT", ")", "+", "1", ")", ";", "sprintf", "(", "t...	[ "Called", "by", "OVERRIDE_OPTIONS", "to", "initialize", "various", "things", "." ]	[ "arc", "1", "1", "1", "0", "1", "1", "1", "1", "1" ]	arc3	arc_init	arc	MPU	GCC	23,224	146	1	[]
[ "<s>", "static", "bool", "sh_asm_output_addr_const_extra", "(", "FILE", "*", "file", ",", "rtx", "x", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "UNSPEC", ")", "{", "switch", "(", "XINT", "(", "x", ",", "1", ")", ")", "{", "case", "UNSPE...	[ "Implement", "TARGET_ASM_OUTPUT_ADDR_CONST_EXTRA", "." ]	[ "sh", "1", "0", "0", "0", "0", "\"@GOT\"", "0", "0", "\"@GOTOFF\"", "0", "0", "\"@PLT\"", "0", "0", "\"@GOTPLT\"", "0", "0", "\"@PCREL\"", "0", "0", "\"@DTPOFF\"", "0", "0", "\"@GOTTPOFF\"", "0", "0", "\"@TPOFF\"", "32", "\"LPCS\"", "0", "0", "0", "0...	sh	sh_asm_output_addr_const_extra	sh	CPU	GCC	23,225	503	1	[]
[ "<s>", "static", "NodeType", "*", "getEntryNode", "(", "const", "SpillCostAnalysisGraph", "&", "G", ")", "{", "return", "G", ".", "getRoot", "(", ")", ";", "}", "</s>" ]	[ "Return", "the", "token", "chain", "corresponding", "to", "the", "entry", "of", "the", "function", "." ]	[ "Patmos" ]	PatmosStackCacheAnalysis	getEntryNode	Patmos	VLIW	LLVM	23,226	19	1	[]
[ "<s>", "void", "TriCoreAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "", "MI", ")", "{", "MCInst", "TmpInst", ";", "MCInstLowering", ".", "Lower", "(", "MI", ",", "TmpInst", ")", ";", "EmitToStreamer", "(", "", "OutStreamer", ",", "Tm...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "TriCore", "TriCore" ]	TriCoreAsmPrinter	EmitInstruction	TriCore	MPU	LLVM	23,227	32	1	[]
[ "<s>", "MCDisassembler", "::", "DecodeStatus", "X86GenericDisassembler", "::", "getInstruction", "(", "MCInst", "&", "Instr", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "VStre...	[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]	[ "X86", "X86", "X86::IP_NO_PREFIX", "X86::IP_HAS_AD_SIZE", "X86::IP_HAS_OP_SIZE", "0xf2", "X86::IP_HAS_REPEAT_NE", "0xf3", "0x90", "X86::IP_HAS_REPEAT" ]	X86Disassembler10	getInstruction	X86	CPU	LLVM	23,228	250	1	[]
[ "<s>", "static", "void", "mips_atomic_assign_expand_fenv", "(", "tree", "", "hold", ",", "tree", "", "clear", ",", "tree", "*", "update", ")", "{", "if", "(", "!", "TARGET_HARD_FLOAT_ABI", ")", "return", ";", "tree", "exceptions_var", "=", "create_tmp_var_ra...	[ "Implement", "TARGET_ATOMIC_ASSIGN_EXPAND_FENV", "." ]	[ "mips", "0", "0xfffff003", "1", "1", "0", "1", "1" ]	mips	mips_atomic_assign_expand_fenv	mips	CPU	GCC	23,229	282	1	[]
[ "<s>", "void", "MipsPassConfig", "::", "addIRPasses", "(", ")", "{", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";", "addPass", "(", "createAtomicExpandPass", "(", "&", "getMipsTargetMachine", "(", ")", ")", ")", ";", "}", "</s>" ]	[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]	[ "Mips", "Mips", "Mips" ]	MipsTargetMachine45	addIRPasses	Mips	CPU	LLVM	23,230	25	1	[]
[ "<s>", "const", "char", "*", "ARMRelocator", "::", "getName", "(", "Relocator", "::", "Type", "pType", ")", "const", "{", "return", "ApplyFunctions", "[", "pType", "]", ".", "name", ";", "}", "</s>" ]	[ "Return", "a", "string", "with", "the", "name", "of", "the", "plan", "and", "the", "applicable", "VFs", "and", "UFs", "." ]	[ "ARM", "ARM" ]	ARMRelocator	getName	ARM	CPU	LLVM	23,231	23	1	[]
[ "<s>", "bool", "PIC16AsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "SetupMachineFunction", "(", "MF", ")", ";", "const", "Function", "*", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "ColorAutoSection", "(", "F...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "PIC16", "PIC16", "\"\\tretlw low(\"", "\")\"", "\"\\tretlw high(\"", "\")\"" ]	PIC16AsmPrinter	runOnMachineFunction	PIC16	MPU	LLVM	23,232	263	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "AU", ".", "addPreservedID", "(", "MachineLoopInfoID", ")", ";", "AU", ".", "addPreservedID", "(", "MachineDominator...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "X86" ]	X86ExpandPseudo (2)1	getAnalysisUsage	X86	CPU	LLVM	23,233	38	1	[]
[ "<s>", "static", "tree", "riscv_merge_decl_attributes", "(", "tree", "olddecl", ",", "tree", "newdecl", ")", "{", "tree", "combined_attrs", ";", "enum", "riscv_privilege_levels", "old_interrupt_type", "=", "riscv_get_interrupt_type", "(", "olddecl", ")", ";", "enum", ...	[ "Implement", "TARGET_MERGE_DECL_ATTRIBUTES", "." ]	[ "riscv", "\"%qs function cannot have different interrupt type\"", "\"interrupt\"" ]	riscv	riscv_merge_decl_attributes	riscv	CPU	GCC	23,234	78	1	[]
[ "<s>", "int", "regs_used", "(", "rtx", "x", ",", "int", "is_dest", ")", "{", "enum", "rtx_code", "code", ";", "const", "char", "*", "fmt", ";", "int", "used", "=", "0", ";", "if", "(", "!", "x", ")", "return", "used", ";", "code", "=", "GET_CODE"...	[ "Given", "a", "X", ",", "a", "pattern", "of", "an", "insn", "or", "a", "part", "of", "it", ",", "return", "a", "mask", "of", "used", "general", "registers", ".", "Bits", "0", "..", "15", "mean", "that", "the", "respective", "registers", "are", "used"...	[ "sh", "0", "16", "1", "0", "1", "0", "16", "1", "0", "1", "0", "0", "16", "0x00ffff00", "1", "0", "0x00ff00f0", "1", "0", "1", "0" ]	sh	regs_used	sh	CPU	GCC	23,235	343	1	[]
[ "<s>", "EVT", "ARMTargetLowering", "::", "getOptimalMemOpType", "(", "uint64_t", "Size", ",", "unsigned", "DstAlign", ",", "unsigned", "SrcAlign", ",", "bool", "IsMemset", ",", "bool", "ZeroMemset", ",", "bool", "MemcpyStrSrc", ",", "MachineFunction", "&", "MF", ...	[ "It", "returns", "EVT", ":", ":Other", "if", "the", "type", "should", "be", "determined", "using", "generic", "target-independent", "logic", "." ]	[ "ARM", "ARM", "16", "16", "MVT::v2f64", "0", "MVT::v2f64", "8", "8", "MVT::f64", "0", "MVT::f64", "4", "MVT::i32", "2", "MVT::i16", "MVT::Other" ]	ARMISelLowering (2)	getOptimalMemOpType	ARM	CPU	LLVM	23,236	188	1	[]
[ "<s>", "void", "setKind", "(", "BaseKind", "K", ")", "{", "Kind", "=", "K", ";", "}", "</s>" ]	[ "Setter", "for", "the", "kind", "of", "this", "node", "." ]	[ "ARM64" ]	ARM64FastISel	setKind	ARM64	CPU	LLVM	23,237	12	1	[]
[ "<s>", "int", "mmix_constant_address_p", "(", "rtx", "x", ")", "{", "RTX_CODE", "code", "=", "GET_CODE", "(", "x", ")", ";", "int", "addend", "=", "0", ";", "int", "constant_ok", "=", "TARGET_BASE_ADDRESSES", "!=", "0", ";", "switch", "(", "code", ")", ...	[ "We", "must", "exclude", "constant", "addresses", "that", "have", "an", "increment", "that", "is", "not", "a", "multiple", "of", "four", "bytes", "because", "of", "restrictions", "of", "the", "GETA", "instruction", ",", "unless", "TARGET_BASE_ADDRESSES", "." ]	[ "mmix", "0", "0", "1", "0", "0", "0", "0", "1", "0", "3", "0" ]	mmix	mmix_constant_address_p	mmix	CPU	GCC	23,238	210	1	[]
[ "<s>", "const", "AAPInstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]	[ "TargetInstrInfo", "getter", "." ]	[ "AAP", "AAP" ]	AAPSubtarget	getInstrInfo	AAP	MPU	LLVM	23,239	14	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"TGSI Always Inline Pass\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "TGSI", "\"TGSI Always Inline Pass\"" ]	TGSIAlwaysInlinePass	getPassName	TGSI	Virtual ISA	LLVM	23,240	11	1	[]
[ "<s>", "bool", "TPCTargetLowering", "::", "canMergeStoresTo", "(", "unsigned", "AS", ",", "EVT", "MemVT", ",", "const", "SelectionDAG", "&", "DAG", ")", "const", "{", "return", "AS", "==", "AddressSpace", "::", "GLOBAL", "&&", "MemVT", ".", "getSizeInBits", ...	[ "Returns", "if", "it", "'s", "reasonable", "to", "merge", "stores", "to", "MemVT", "size", "." ]	[ "TPC", "TPC", "4" ]	TPCISelLowering	canMergeStoresTo	TPC	Virtual ISA	LLVM	23,241	34	1	[]
[ "<s>", "DecodeStatus", "SparcDisassembler", "::", "getInstruction", "(", "MCInst", "&", "Instr", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "VStream", ",", "raw_ostream", "&...	[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]	[ "Sparc", "Sparc", "Sparc", "4" ]	SparcDisassembler (2)	getInstruction	Sparc	CPU	LLVM	23,242	119	1	[]
[ "<s>", "char", "", "function_builder", "::", "finish_name", "(", ")", "{", "obstack_1grow", "(", "&", "m_string_obstack", ",", "0", ")", ";", "return", "(", "char", "", ")", "obstack_finish", "(", "&", "m_string_obstack", ")", ";", "}", "</s>" ]	[ "Zero-terminate", "and", "complete", "the", "function", "name", "being", "built", "." ]	[ "riscv", "0" ]	riscv-vector-builtins	finish_name	riscv	CPU	GCC	23,243	28	1	[]
[ "<s>", "static", "void", "ix86_emit_save_reg_using_mov", "(", "machine_mode", "mode", ",", "unsigned", "int", "regno", ",", "HOST_WIDE_INT", "cfa_offset", ")", "{", "struct", "machine_function", "*", "m", "=", "cfun", "->", "machine", ";", "rtx", "reg", "=", "...	[ "Emit", "a", "single", "register", "save", "at", "CFA", "-", "CFA_OFFSET", "." ]	[ "i386", "1", "0" ]	i3864	ix86_emit_save_reg_using_mov	i386	CPU	GCC	23,244	309	1	[]
[ "<s>", "InstructionCost", "RISCVTTIImpl", "::", "getGatherScatterOpCost", "(", "unsigned", "Opcode", ",", "Type", "", "DataTy", ",", "const", "Value", "", "Ptr", ",", "bool", "VariableMask", ",", "Align", "Alignment", ",", "TTI", "::", "TargetCostKind", "CostK...	[ "Calculate", "the", "cost", "of", "Gather", "/", "Scatter", "operation", "." ]	[ "RISCV", "RISCV", "0" ]	RISCVTargetTransformInfo	getGatherScatterOpCost	RISCV	CPU	LLVM	23,245	202	1	[]
[ "<s>", "int", "get_dest_uid", "(", "rtx", "label", ",", "int", "max_uid", ")", "{", "rtx_insn", "*", "dest", "=", "next_real_insn", "(", "label", ")", ";", "if", "(", "!", "dest", ")", "return", "0", ";", "int", "dest_uid", "=", "INSN_UID", "(", "des...	[ "Return", "the", "UID", "of", "the", "insn", "that", "follows", "the", "specified", "label", "." ]	[ "sh", "0", "0" ]	sh6	get_dest_uid	sh	CPU	GCC	23,246	81	1	[]
[ "<s>", "SDValue", "XCoreTargetLowering", "::", "LowerCall", "(", "SDValue", "Chain", ",", "SDValue", "Callee", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "bool", "doesNotRet", ",", "bool", "&", "isTailCall", ",", "const", "SmallV...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "calls", "into", "the", "specified", "DAG", "." ]	[ "XCore", "XCore", "ISD::OutputArg", "ISD::InputArg", "\"Unsupported calling convention\"" ]	XCoreISelLowering52	LowerCall	XCore	MPU	LLVM	23,247	124	1	[]
[ "<s>", "unsigned", "size", "(", ")", "const", "{", "return", "Insts", ".", "size", "(", ")", ";", "}", "</s>" ]	[ "The", "number", "of", "name/type", "pairs", "is", "returned", "." ]	[ "AArch64" ]	AArch64A57FPLoadBalancing	size	AArch64	CPU	LLVM	23,248	14	1	[]
[ "<s>", "const", "TargetRegisterClass", "*", "ARMTargetLowering", "::", "getRegClassFor", "(", "EVT", "VT", ")", "const", "{", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", ")", "{", "if", "(", "VT", "==", "MVT", "::", "v4i64", ")", "return", "&", ...	[ "Return", "the", "register", "class", "that", "should", "be", "used", "for", "the", "specified", "value", "type", "." ]	[ "ARM", "ARM", "MVT::v4i64", "ARM::QQPRRegClass", "MVT::v8i64", "ARM::QQQQPRRegClass" ]	ARMISelLowering107	getRegClassFor	ARM	CPU	LLVM	23,249	59	1	[]
[ "<s>", "bool", "TVMPassConfig", "::", "addILPOpts", "(", ")", "{", "addPass", "(", "createTVMIfConversionTerm", "(", ")", ")", ";", "return", "true", ";", "}", "</s>" ]	[ "Add", "passes", "that", "optimize", "instruction", "level", "parallelism", "for", "out-of-order", "targets", "." ]	[ "TVM", "TVM", "TVM" ]	TVMTargetMachine	addILPOpts	TVM	Virtual ISA	LLVM	23,250	18	1	[]
[ "<s>", "void", "MipsTargetELFStreamer", "::", "emitDirectiveCpRestore", "(", "SmallVector", "<", "MCInst", ",", "3", ">", "&", "StoreInsts", ",", "int", "Offset", ")", "{", "MipsTargetStreamer", "::", "emitDirectiveCpRestore", "(", "StoreInsts", ",", "Offset", ")"...	[ "Emit", "a", ".cprestore", "directive", "." ]	[ "Mips", "Mips", "3", "Mips" ]	MipsTargetStreamer2	emitDirectiveCpRestore	Mips	CPU	LLVM	23,251	73	1	[]
[ "<s>", "virtual", "StringRef", "getPassName", "(", ")", "const", "{", "return", "\"P2 Del Useless jmp\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "P2", "\"P2 Del Useless jmp\"" ]	P2DelUselessJMP	getPassName	P2	MPU	LLVM	23,252	11	1	[]
[ "<s>", "static", "bool", "hppa_rtx_costs_shadd_p", "(", "rtx", "x", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "!=", "PLUS", "\|\|", "!", "REG_P", "(", "XEXP", "(", "x", ",", "1", ")", ")", ")", "return", "false", ";", "rtx", "op0", "=", "XEXP...	[ "Return", "true", "if", "X", "represents", "a", "(", "possibly", "non-canonical", ")", "shNadd", "pattern", ".", "The", "machine", "mode", "of", "X", "is", "known", "to", "be", "SImode", "or", "DImode", "." ]	[ "pa", "1", "0", "1", "0", "1", "1", "2", "3", "1", "0", "1", "2", "4", "8" ]	pa	hppa_rtx_costs_shadd_p	pa	CPU	GCC	23,253	161	1	[]
[ "<s>", "static", "unsigned", "int", "riscv_next_saved_reg", "(", "unsigned", "int", "regno", ",", "unsigned", "int", "limit", ",", "HOST_WIDE_INT", "*", "offset", ",", "bool", "inc", "=", "true", ")", "{", "if", "(", "inc", ")", "regno", "++", ";", "whil...	[ "Return", "the", "next", "register", "up", "from", "REGNO", "up", "to", "LIMIT", "for", "the", "callee", "to", "save", "or", "restore", ".", "OFFSET", "will", "be", "adjusted", "accordingly", ".", "If", "INC", "is", "set", ",", "then", "REGNO", "will", ...	[ "riscv" ]	riscv1	riscv_next_saved_reg	riscv	CPU	GCC	23,254	75	1	[]
[ "<s>", "SDValue", "XCoreSelectionDAGInfo", "::", "EmitTargetCodeForMemcpy", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "Align", "Alignme...	[ "Emit", "target-specific", "code", "that", "performs", "a", "memcpy", "." ]	[ "XCore", "XCore", "4", "3", "\"__memcpy_4\"" ]	XCoreSelectionDAGInfo9	EmitTargetCodeForMemcpy	XCore	MPU	LLVM	23,255	266	1	[]
[ "<s>", "virtual", "const", "AMDGPUInstrInfo", "*", "getInstrInfo", "(", ")", "const", "{", "return", "InstrInfo", ";", "}", "</s>" ]	[ "TargetInstrInfo", "getter", "." ]	[ "R600" ]	AMDGPUTargetMachine20	getInstrInfo	R600	GPU	LLVM	23,256	13	1	[]
[ "<s>", "bool", "PPCLoopPreIncPrep", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "LI", "=", "&", "getAnalysis", "<", "LoopInfoWrapperPass", ">", "(", ")", ".", "getLoopInfo", "(", ")", ";", "SE", "=", "&", "getAnalysis", "<", "ScalarEvolutio...	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "PowerPC", "PPC" ]	PPCLoopPreIncPrep15	runOnFunction	PowerPC	CPU	LLVM	23,257	103	1	[]
[ "<s>", "unsigned", "int", "fill_native_cpu_config", "(", "int", "p_arch_native", ",", "int", "p_tune_native", ")", "{", "int", "ret_cpu_type", ";", "if", "(", "!", "(", "p_arch_native", "\|\|", "p_tune_native", ")", ")", "return", "CPU_NATIVE", ";", "cache_cpucfg"...	[ "Fill", "property", "tables", "for", "CPU_NATIVE", "." ]	[ "loongarch", "1", "0x3", "0x02", "\"unknown base architecture %<0x%x%>, %qs failed\"", "1", "0x3", "\"-m\"", "\"=\"", "2", "0x7", "0x07", "0x03", "0x00", "\"unknown FPU type %<0x%x%>, %qs failed\"", "2", "0x7", "\"-m\"", "\"=\"", "0", "0", "0", "16", "3", "16", "4",...	loongarch-cpu	fill_native_cpu_config	loongarch	CPU	GCC	23,258	429	1	[]
[ "<s>", "bool", "X86AsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpNo", ",", "const", "char", "", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "ExtraCode", "&&", "ExtraCode", "[", "0", ...	[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]	[ "X86", "X86", "0", "1", "0", "0", "\"unexpected operand type!\"", "\"(%rip)\"", "\"unexpected operand type!\"", "0" ]	X86AsmPrinter (2)2	PrintAsmOperand	X86	CPU	LLVM	23,259	410	1	[]
[ "<s>", "void", "R600MCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "veri...	[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]	[ "AMDGPU", "R600", "AMDGPU::RETURN", "AMDGPU::FETCH_CLAUSE", "AMDGPU::ALU_CLAUSE", "AMDGPU::BUNDLE", "AMDGPU::KILL", "2", "AMDGPU::FeatureCaymanISA", "1", "19", "0", "14", "4", "2", "3", "4", "5", "3", "6", "0x1F", "7", "0x1F", "8", "0x1F", "15", "20", "23", "2...	R600MCCodeEmitter22	encodeInstruction	AMDGPU	GPU	LLVM	23,260	499	1	[]
[ "<s>", "bool", "X86InstrInfo", "::", "findCommutedOpIndices", "(", "MachineInstr", "&", "MI", ",", "unsigned", "&", "SrcOpIdx1", ",", "unsigned", "&", "SrcOpIdx2", ")", "const", "{", "if", "(", "!", "MI", ".", "isCommutable", "(", ")", ")", "return", "fals...	[ "Returns", "true", "iff", "the", "routine", "could", "find", "two", "commutable", "operands", "in", "the", "given", "machine", "instruction", "." ]	[ "X86", "X86", "X86::CMPPDrri", "X86::CMPPSrri", "X86::VCMPPDrri", "X86::VCMPPSrri", "X86::VCMPPDYrri", "X86::VCMPPSYrri", "3", "0x7", "0x00", "0x03", "0x04", "0x07", "1", "2", "X86", "X86" ]	X86InstrInfo121	findCommutedOpIndices	X86	CPU	LLVM	23,261	173	1	[]
[ "<s>", "bool", "MipsSEDAGToDAGISel", "::", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "unsigned", "ConstraintID", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "{", "SDValue", "Base", ",", "Offset", ";", "...	[ "SelectInlineAsmMemoryOperand", "-", "Select", "the", "specified", "address", "as", "a", "target", "addressing", "mode", ",", "according", "to", "the", "specified", "constraint", "." ]	[ "Mips", "Mips", "\"Unexpected asm memory constraint\"", "0", "MVT::i32", "0", "MVT::i32", "0", "MVT::i32", "Mips", "Mips", "0", "MVT::i32" ]	MipsSEISelDAGToDAG50	SelectInlineAsmMemoryOperand	Mips	CPU	LLVM	23,262	341	1	[]
[ "<s>", "bool", "supportsEfficientVectorElementLoadStore", "(", ")", "{", "return", "true", ";", "}", "</s>" ]	[ "If", "target", "has", "efficient", "vector", "element", "load/store", "instructions", ",", "it", "can", "return", "true", "here", "so", "that", "insertion/extraction", "costs", "are", "not", "added", "to", "the", "scalarization", "cost", "of", "a", "load/store"...	[ "SystemZ" ]	SystemZTargetTransformInfo	supportsEfficientVectorElementLoadStore	SystemZ	CPU	LLVM	23,263	9	1	[]
[ "<s>", "Type", "*", "getElementType", "(", ")", "const", "{", "return", "PointeeTy", ";", "}", "</s>" ]	[ "Returns", "the", "vector", "'s", "element", "type", ".", "Only", "valid", "for", "vector", "types", "." ]	[ "DirectX" ]	DXILPointerType	getElementType	DirectX	Virtual ISA	LLVM	23,264	11	1	[]
[ "<s>", "SDValue", "XCoreSelectionDAGInfo", "::", "EmitTargetCodeForMemcpy", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "unsigned", "Alig...	[ "Emit", "target-specific", "code", "that", "performs", "a", "memcpy", "." ]	[ "XCore", "XCore", "3", "0", "3", "\"__memcpy_4\"" ]	XCoreSelectionDAGInfo17	EmitTargetCodeForMemcpy	XCore	MPU	LLVM	23,265	267	1	[]
[ "<s>", "PPCSubtarget", "::", "PPCSubtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "PPCTargetMachine", "&", "TM", ")", ":", "PPCGenSubtargetInfo", ...	[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]	[ "PowerPC", "PPC", "PPC", "PPC", "PPC", "PPC" ]	PPCSubtarget (2)	PPCSubtarget	PowerPC	CPU	LLVM	23,266	96	1	[]
[ "<s>", "static", "tree", "spu_build_builtin_va_list", "(", "void", ")", "{", "tree", "f_args", ",", "f_skip", ",", "record", ",", "type_decl", ";", "bool", "owp", ";", "record", "=", "(", "*", "lang_hooks", ".", "types", ".", "make_type", ")", "(", "RECO...	[ "Create", "and", "return", "the", "va_list", "datatype", ".", "On", "SPU", ",", "va_list", "is", "an", "array", "type", "equivalent", "to", "typedef", "struct", "__va_list_tag", "{", "void", "*", "__args", "__attribute__", "(", "(", "__aligned", "(", "16", ...	[ "spu", "\"__va_list_tag\"", "\"__args\"", "\"__skip\"", "128", "1", "128", "1" ]	spu2	spu_build_builtin_va_list	spu	MPU	GCC	23,267	180	1	[]
[ "<s>", "void", "LanaiDAGToDAGISel", "::", "Select", "(", "SDNode", "*", "Node", ")", "{", "unsigned", "Opcode", "=", "Node", "->", "getOpcode", "(", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "\"Selecting: \"", ";", "Node", "->", "dump", "(", "Cur...	[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]	[ "Lanai", "Lanai", "\"Selecting: \"", "\"\\n\"", "\"== \"", "\"\\n\"", "ISD::FrameIndex" ]	LanaiISelDAGToDAG	Select	Lanai	CPU	LLVM	23,268	103	1	[]
[ "<s>", "void", "ARM64InstPrinter", "::", "printImplicitlyTypedVectorList", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "printVectorList", "(", "MI", ",", "OpNum", ",", "O", ",", "\"\"", ")", ";", "}"...	[ "Print", "a", "list", "of", "vector", "registers", "where", "the", "type", "suffix", "is", "implicit", "(", "i.e", "." ]	[ "ARM64", "ARM64", "\"\"" ]	ARM64InstPrinter	printImplicitlyTypedVectorList	ARM64	CPU	LLVM	23,269	30	1	[]
[ "<s>", "unsigned", "Cpu0ABIInfo", "::", "GetCalleeAllocdArgSizeInBytes", "(", "CallingConv", "::", "ID", "CC", ")", "const", "{", "if", "(", "IsO32", "(", ")", ")", "return", "CC", "!=", "0", ";", "if", "(", "IsS32", "(", ")", ")", "return", "0", ";", ...	[ "Obtain", "the", "size", "of", "the", "area", "allocated", "by", "the", "callee", "for", "arguments", "." ]	[ "Cpu0", "Cpu0", "0", "0", "\"Unhandled ABI\"" ]	Cpu0ABIInfo	GetCalleeAllocdArgSizeInBytes	Cpu0	CPU	LLVM	23,270	38	1	[]
[ "<s>", "bool", "RISCVInstrInfo", "::", "analyzeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "", "&", "TBB", ",", "MachineBasicBlock", "", "&", "FBB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "bool", "A...	[ "analyzeBranch", "-", "Analyze", "the", "branching", "code", "at", "the", "end", "of", "MBB", ",", "returning", "true", "if", "it", "can", "not", "be", "understood", "(", "e.g", "." ]	[ "RISCV", "RISCV", "0", "2", "1", "1", "2" ]	RISCVInstrInfo (2)	analyzeBranch	RISCV	CPU	LLVM	23,271	351	1	[]
[ "<s>", "const", "char", "*", "MipsTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "case", "MipsISD", "::", "JmpLink", ":", "return", "\"MipsISD::JmpLink\"", ";", "case", "MipsISD", ":...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "Mips", "Mips", "MipsISD::JmpLink", "\"MipsISD::JmpLink\"", "MipsISD::TailCall", "\"MipsISD::TailCall\"", "MipsISD::Hi", "\"MipsISD::Hi\"", "MipsISD::Lo", "\"MipsISD::Lo\"", "MipsISD::GPRel", "\"MipsISD::GPRel\"", "MipsISD::ThreadPointer", "\"MipsISD::ThreadPointer\"", "MipsISD::Ret", ...	MipsISelLowering (2)	getTargetNodeName	Mips	CPU	LLVM	23,272	488	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"X86 Load Value Injection (LVI) Ret-Hardening\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "X86", "\"X86 Load Value Injection (LVI) Ret-Hardening\"" ]	X86LoadValueInjectionRetHardening	getPassName	X86	CPU	LLVM	23,273	11	1	[]
[ "<s>", "bool", "RISCVInstrInfo", "::", "reverseBranchCondition", "(", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ")", "const", "{", "assert", "(", "(", "Cond", ".", "size", "(", ")", "==", "3", ")", "&&", "\"Invalid branch condition!\"", ")", ...	[ "Reverses", "the", "branch", "condition", "of", "the", "specified", "condition", "list", ",", "returning", "false", "on", "success", "and", "true", "if", "it", "can", "not", "be", "reversed", "." ]	[ "RISCV", "RISCV", "3", "\"Invalid branch condition!\"", "0", "RISCV::LoopBranch", "0", "0" ]	RISCVInstrInfo51	reverseBranchCondition	RISCV	CPU	LLVM	23,274	71	1	[]
[ "<s>", "const", "MCFixupKindInfo", "&", "MOSFixupKinds", "::", "getFixupKindInfo", "(", "const", "MOS", "::", "Fixups", "Kind", ",", "const", "MCAsmBackend", "*", "Alternative", ")", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "MOS", "::", "NumTarge...	[ "Get", "information", "on", "a", "fixup", "kind", "." ]	[ "MOS", "MOSFixupKinds::getFixupKindInfo", "MOS::Fixups", "MOS::NumTargetFixupKinds", "\"Imm8\"", "0", "8", "0", "\"Imm16\"", "0", "16", "0", "\"Addr8\"", "0", "8", "0", "\"Addr16\"", "0", "16", "0", "\"Addr16_Low\"", "0", "8", "0", "\"Addr16_High\"", "0", "8", "...	MOSFixupKinds	getFixupKindInfo	MOS	MPU	LLVM	23,275	237	1	[]
[ "<s>", "bool", "Cpu0RegisterInfo", "::", "requiresRegisterScavenging", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "true", ";", "}", "</s>" ]	[ "Returns", "true", "if", "the", "target", "requires", "(", "and", "can", "make", "use", "of", ")", "the", "register", "scavenger", "." ]	[ "Cpu0", "Cpu0" ]	Cpu0RegisterInfo	requiresRegisterScavenging	Cpu0	CPU	LLVM	23,276	16	1	[]
[ "<s>", "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "override", "{", "return", "&", "DL", ";", "}", "</s>" ]	[ "Return", "the", "DataLayout", "associated", "with", "the", "module", "this", "SCEV", "instance", "is", "operating", "on", "." ]	[ "MSP430" ]	MSP430Subtarget22	getDataLayout	MSP430	MPU	LLVM	23,277	14	1	[]
[ "<s>", "static", "bool", "isBranch", "(", "const", "MCInst", "&", "Inst", ")", "{", "unsigned", "Opcode", "=", "Inst", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "false", ";", "break", ";", "case", "...	[ "Returns", "true", "if", "this", "is", "a", "conditional", ",", "unconditional", ",", "or", "indirect", "branch", "." ]	[ "AArch64", "AArch64::B", "AArch64::Bcc", "AArch64::BR", "AArch64::BRAA", "AArch64::BRAAZ", "AArch64::BRAB", "AArch64::BRABZ", "AArch64::BL", "AArch64::BLR", "AArch64::BLRAA", "AArch64::BLRAAZ", "AArch64::BLRAB", "AArch64::BLRABZ", "AArch64::CBZW", "AArch64::CBZX", "AArch64::CBNZW", ...	AArch64BranchTargetAligner	isBranch	AArch64	CPU	LLVM	23,278	186	1	[]
[ "<s>", "static", "bool", "arc_no_speculation_in_delay_slots_p", "(", ")", "{", "return", "true", ";", "}", "</s>" ]	[ "Implement", "TARGET_NO_SPECULATION_IN_DELAY_SLOTS_P", "." ]	[ "arc" ]	arc	arc_no_speculation_in_delay_slots_p	arc	MPU	GCC	23,279	10	1	[]
[ "<s>", "int", "m68hc11_page0_symbol_p", "(", "rtx", "x", ")", "{", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "SYMBOL_REF", ":", "return", "XSTR", "(", "x", ",", "0", ")", "!=", "0", "&&", "XSTR", "(", "x", ",", "0", ")", "[", ...	[ "Return", "1", "if", "this", "is", "a", "symbol", "in", "page0" ]	[ "m68hc11", "0", "0", "0", "0", "0", "0", "0", "1", "1", "256", "1", "0", "0" ]	m68hc111	m68hc11_page0_symbol_p	m68hc11	MPU	GCC	23,280	117	1	[]
[ "<s>", "TargetLowering", "::", "ConstraintType", "TLCS900TargetLowering", "::", "getConstraintType", "(", "const", "std", "::", "string", "&", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", "("...	[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]	[ "TLCS900", "TLCS900", "1", "0" ]	TLCS900ISelLowering	getConstraintType	TLCS900	MPU	LLVM	23,281	56	1	[]
[ "<s>", "void", "ARMBaseRegisterInfo", "::", "updateRegAllocHint", "(", "Register", "Reg", ",", "Register", "NewReg", ",", "MachineFunction", "&", "MF", ")", "const", "{", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "s...	[ "A", "callback", "to", "allow", "target", "a", "chance", "to", "update", "register", "allocation", "hints", "when", "a", "register", "is", "``", "changed", "''", "(", "e.g", "." ]	[ "ARM", "ARM", "ARMRI::RegPairOdd", "ARMRI::RegPairEven", "ARMRI::RegPairOdd", "ARMRI::RegPairEven", "ARMRI::RegPairOdd" ]	ARMBaseRegisterInfo	updateRegAllocHint	ARM	CPU	LLVM	23,282	149	1	[]
[ "<s>", "bool", "SIShrinkInstructions", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "const", "SIInstrInfo", "*", "TII", "=", "static_cast", "<", "cons...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "R600", "SI", "SI", "SI", "SI", "1", "0", "0", "0", "\"Shrinking \"", "0", "\"e32 MI = \"" ]	SIShrinkInstructions19	runOnMachineFunction	R600	GPU	LLVM	23,283	446	1	[]
[ "<s>", "static", "void", "mips_print_operand_reloc", "(", "FILE", "", "file", ",", "rtx", "op", ",", "enum", "mips_symbol_context", "context", ",", "const", "char", "", "*", "relocs", ")", "{", "enum", "mips_symbol_type", "symbol_type", ";", "const", "char",...	[ "Print", "symbolic", "operand", "OP", ",", "which", "is", "part", "of", "a", "HIGH", "or", "LO_SUM", "in", "context", "CONTEXT", ".", "RELOCS", "is", "the", "array", "of", "relocations", "to", "use", "." ]	[ "mips", "0" ]	mips	mips_print_operand_reloc	mips	CPU	GCC	23,284	100	1	[]
[ "<s>", "SparcTargetMachine", "::", "SparcTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeMo...	[ "Create", "an", "ILP32", "architecture", "model", "." ]	[ "Sparc", "Sparc", "Sparc", "Sparc" ]	SparcTargetMachine19	SparcTargetMachine	Sparc	CPU	LLVM	23,285	98	1	[]
[ "<s>", "bool", "SIInstrInfo", "::", "isOperandLegal", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpIdx", ",", "const", "MachineOperand", "", "MO", ")", "const", "{", "const", "MachineRegisterInfo", "&", "MRI", "=", "MI", "->", "getParent", "...	[ "Check", "if", "MO", "is", "a", "legal", "operand", "if", "it", "was", "the", "OpIdx", "Operand", "for", "MI", "." ]	[ "R600", "SI", "1", "0" ]	SIInstrInfo138	isOperandLegal	R600	GPU	LLVM	23,286	309	1	[]
[ "<s>", "static", "void", "arm_setup_incoming_varargs", "(", "cumulative_args_t", "pcum_v", ",", "machine_mode", "mode", ",", "tree", "type", ",", "int", "", "pretend_size", ",", "int", "second_time", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATIVE_ARGS", "", "pcum", "...	[ "Worker", "function", "for", "TARGET_SETUP_INCOMING_VARARGS", ".", "On", "the", "ARM", ",", "PRETEND_SIZE", "is", "set", "in", "order", "to", "have", "the", "prologue", "push", "the", "last", "named", "arg", "and", "all", "anonymous", "args", "onto", "the", ...	[ "arm", "1", "1" ]	arm4	arm_setup_incoming_varargs	arm	CPU	GCC	23,287	101	1	[]
[ "<s>", "rtx", "mt_return_addr_rtx", "(", "int", "count", ")", "{", "if", "(", "count", "!=", "0", ")", "return", "NULL_RTX", ";", "return", "get_hard_reg_initial_val", "(", "Pmode", ",", "GPR_LINK", ")", ";", "}", "</s>" ]	[ "Implement", "RETURN_ADDR_RTX", "." ]	[ "mt", "0" ]	mt	mt_return_addr_rtx	mt	CPU	GCC	23,288	25	1	[]
[ "<s>", "void", "KudeyarInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ")", "{", "printInstruction", "(", "MI", ",", "O", ")", ";", "printAnnotation", "(", "O", ",", "Annot", ")...	[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]	[ "Kudeyar", "Kudeyar" ]	KudeyarInstPrinter	printInst	Kudeyar	CPU	LLVM	23,289	33	1	[]
[ "<s>", "const", "MCExpr", "", "X86TargetLowering", "::", "getPICJumpTableRelocBaseExpr", "(", "const", "MachineFunction", "", "MF", ",", "unsigned", "JTI", ",", "MCContext", "&", "Ctx", ")", "const", "{", "if", "(", "Subtarget", ".", "isPICStyleRIPRel", "(", ...	[ "This", "returns", "the", "relocation", "base", "for", "the", "given", "PIC", "jumptable", ",", "the", "same", "as", "getPICJumpTableRelocBase", ",", "but", "as", "an", "MCExpr", "." ]	[ "X86", "X86" ]	X86ISelLowering (2)5	getPICJumpTableRelocBaseExpr	X86	CPU	LLVM	23,290	56	1	[]
[ "<s>", "static", "void", "find_constant_pool_ref", "(", "rtx_insn", "", "insn", ",", "rtx", "", "ref", ")", "{", "if", "(", "s390_safe_relative_long_p", "(", "insn", ")", ")", "return", ";", "find_constant_pool_ref_1", "(", "PATTERN", "(", "insn", ")", ","...	[ "Find", "an", "annotated", "literal", "pool", "symbol", "referenced", "in", "RTX", "X", ",", "and", "store", "it", "at", "REF", ".", "Will", "abort", "if", "X", "contains", "references", "to", "more", "than", "one", "such", "pool", "symbol", ";", "multip...	[ "s390" ]	s390	find_constant_pool_ref	s390	MPU	GCC	23,291	33	1	[]
[ "<s>", "const", "char", "*", "PPCTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "0", ";", "case", "PPCISD", "::", "FSEL", ":", "return", "\"PPCISD::FSEL\"...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "PowerPC", "PPC", "0", "PPCISD::FSEL", "\"PPCISD::FSEL\"", "PPCISD::FCFID", "\"PPCISD::FCFID\"", "PPCISD::FCTIDZ", "\"PPCISD::FCTIDZ\"", "PPCISD::FCTIWZ", "\"PPCISD::FCTIWZ\"", "PPCISD::STFIWX", "\"PPCISD::STFIWX\"", "PPCISD::VMADDFP", "\"PPCISD::VMADDFP\"", "PPCISD::VNMSUBFP", "\"PP...	PPCISelLowering73	getTargetNodeName	PowerPC	CPU	LLVM	23,292	496	1	[]
[ "<s>", "static", "void", "ix86_sse_copysign_to_positive", "(", "rtx", "result", ",", "rtx", "abs_value", ",", "rtx", "sign", ",", "rtx", "mask", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "sign", ")", ";", "rtx", "sgn", "=", "gen_reg_rtx", "("...	[ "Expand", "copysign", "from", "SIGN", "to", "the", "positive", "value", "ABS_VALUE", "storing", "in", "RESULT", ".", "If", "MASK", "is", "non-null", ",", "it", "shall", "be", "a", "mask", "to", "mask", "out", "the", "sign-bit", "." ]	[ "i386", "1" ]	i386-expand	ix86_sse_copysign_to_positive	i386	CPU	GCC	23,293	182	1	[]
[ "<s>", "static", "void", "fix_range", "(", "const", "char", "", "const_str", ")", "{", "int", "i", ",", "first", ",", "last", ";", "char", "", "str", ",", "", "dash", ",", "", "comma", ";", "i", "=", "strlen", "(", "const_str", ")", ";", "str...	[ "Parse", "the", "-mfixed-range=", "option", "string", "." ]	[ "ia64", "1", "1", "1", "0", "\"value of -mfixed-range must have form REG1-REG2\"", "1", "0", "0", "\"unknown register name: %s\"", "1", "0", "0", "\"unknown register name: %s\"", "1", "0", "\"%s-%s is an empty range\"", "1", "1", "1" ]	ia644	fix_range	ia64	CPU	GCC	23,294	242	1	[]
[ "<s>", "unsigned", "ARMAsmParser", "::", "checkTargetMatchPredicate", "(", "MCInst", "&", "Inst", ")", "{", "unsigned", "Opc", "=", "Inst", ".", "getOpcode", "(", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MII", ".", "get", "(", "Opc", ")", ";"...	[ "checkTargetMatchPredicate", "-", "Validate", "the", "instruction", "match", "against", "any", "complex", "target", "predicates", "not", "expressible", "via", "match", "classes", "." ]	[ "ARM", "ARM", "ARMII::ThumbArithFlagSetting", "\"optionally flag setting instruction missing optional def operand\"", "\"operand count mismatch!\"", "0", "ARM::CPSR", "ARM::CPSR", "ARM::CPSR", "ARM::tADDhirr", "ARM", "1", "ARM", "2", "ARM::tMOVr", "ARM", "0", "ARM", "1" ]	ARMAsmParser (2)	checkTargetMatchPredicate	ARM	CPU	LLVM	23,295	278	1	[]
[ "<s>", "const", "RISCVInstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]	[ "TargetInstrInfo", "getter", "." ]	[ "RISCV", "RISCV" ]	RISCVSubtarget (2)	getInstrInfo	RISCV	CPU	LLVM	23,296	14	1	[]
[ "<s>", "static", "bool", "aarch64_hard_regno_call_part_clobbered", "(", "rtx_insn", "*", "insn", ",", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "bool", "simd_p", "=", "insn", "&&", "CALL_P", "(", "insn", ")", "&&", "aarch64_simd_call_p",...	[ "Implement", "TARGET_HARD_REGNO_CALL_PART_CLOBBERED", ".", "The", "callee", "only", "saves", "the", "lower", "64", "bits", "of", "a", "128-bit", "register", ".", "Tell", "the", "compiler", "the", "callee", "clobbers", "the", "top", "64", "bits", "when", "restori...	[ "aarch64", "16", "8" ]	aarch646	aarch64_hard_regno_call_part_clobbered	aarch64	CPU	GCC	23,297	52	1	[]
[ "<s>", "const", "char", "", "nds32_output_16bit_load", "(", "rtx", "", "operands", ",", "int", "byte", ")", "{", "char", "pattern", "[", "100", "]", ";", "unsigned", "char", "size", ";", "rtx", "code", "=", "XEXP", "(", "operands", "[", "1", "]", "...	[ "Output", "16-bit", "load", "." ]	[ "nds32", "100", "1", "0", "1", "1", "\"lwi450\\t%0, [%1]\"", "\"l%ci333\\t%%0, %%1\"", "\"l%ci333.bi\\t%%0, %%1\"", "\"lwi37\\t%0, %1\"", "1", "1", "\"lwi37.sp\\t%0, [ + (%1)]\"", "\"\"" ]	nds32-md-auxiliary2	nds32_output_16bit_load	nds32	CPU	GCC	23,298	170	1	[]
[ "<s>", "void", "X86ATTInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "uint64_t", "Address", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "OS", ")", "{", "if", "(", "CommentStream",...	[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]	[ "X86", "X86", "X86", "X86::CALLpcrel32", "X86::Mode64Bit", "\"\\tcallq\\t\"", "0", "X86::DATA16_PREFIX", "X86::Mode16Bit", "\"\\tdata32\"" ]	X86ATTInstPrinter2	printInst	X86	CPU	LLVM	23,299	159	1	[]

[ "<s>", "unsigned", "PPCMCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", ...

[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]

[ "PowerPC", "PPC", "PPC::MTOCRF", "PPC::MTOCRF8", "PPC::MFOCRF", "PPC::MFOCRF8", "PPC::CR0", "PPC::CR7", "PPC", "\"Relocation required in an instruction that we cannot encode!\"" ]

PPCMCCodeEmitter44

getMachineOpValue

PowerPC

CPU

LLVM

23,200

172

1

[]

[ "<s>", "bool", "AArch64StorePairSuppress", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "mf", ")", "{", "MF", "=", "&", "mf", ";", "TII", "=", "static_cast", "<", "const", "AArch64InstrInfo", "*", ">", "(", "MF", "->", "getTarget", "(", ")", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AArch64", "AArch64", "AArch64", "\"*** \"", "\": \"", "\" Skipping pass: no machine model present.\\n\"", "0", "\"Unpairing store \"", "\"\\n\"", "0" ]

AArch64StorePairSuppress

runOnMachineFunction

AArch64

CPU

LLVM

23,201

278

1

[]

[ "<s>", "static", "char", "*", "describe_cache", "(", "struct", "cache_desc", "level1", ",", "struct", "cache_desc", "level2", ")", "{", "char", "size", "[", "100", "]", ",", "line", "[", "100", "]", ",", "size2", "[", "100", "]", ";", "snprintf", "(", ...

[ "Returns", "parameters", "that", "describe", "L1_ASSOC", "associative", "cache", "of", "size", "L1_SIZEKB", "with", "lines", "of", "size", "L1_LINE", ",", "and", "L2_SIZEKB", "." ]

[ "i386", "100", "100", "100", "\"--param l1-cache-size=%u \"", "\"--param l1-cache-line-size=%u \"", "\"--param l2-cache-size=%u \"" ]

driver-i386

describe_cache

i386

CPU

GCC

23,202

91

1

[]

[ "<s>", "static", "bool", "classof", "(", "const", "DiagnosticInfo", "*", "DI", ")", "{", "return", "DI", "->", "getKind", "(", ")", "==", "getKindID", "(", ")", ";", "}", "</s>" ]

[ "Methods", "for", "support", "type", "inquiry", "through", "isa", ",", "cast", ",", "and", "dyn_cast", ":" ]

[ "WebAssembly" ]

WebAssemblyISelLowering (3)

classof

WebAssembly

Virtual ISA

LLVM

23,203

22

1

[]

[ "<s>", "static", "void", "ix86_emit_binop", "(", "enum", "rtx_code", "code", ",", "machine_mode", "mode", ",", "rtx", "dst", ",", "rtx", "src", ")", "{", "rtx", "op", ",", "clob", ";", "op", "=", "gen_rtx_SET", "(", "dst", ",", "gen_rtx_fmt_ee", "(", "...

[ "Emit", "x86", "binary", "operand", "CODE", "in", "mode", "MODE", ",", "where", "the", "first", "operand", "matches", "destination", ".", "RTX", "includes", "clobber", "of", "FLAGS_REG", "." ]

[ "i386", "2" ]

i3865

ix86_emit_binop

i386

CPU

GCC

23,204

73

1

[]

[ "<s>", "bool", "RISCVAsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "OS", ")", "{", "if", "(", "!", "AsmPrinter", "::", "PrintAsmOperand...

[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]

[ "RISCV", "RISCV", "0", "1", "0", "0", "0", "RISCV", "RISCV::X0", "RISCV" ]

RISCVAsmPrinter19

PrintAsmOperand

RISCV

CPU

LLVM

23,205

202

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "PatmosSPBundling", ">", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "Patmos", "Patmos" ]

PatmosSPReduce1

getAnalysisUsage

Patmos

VLIW

LLVM

23,206

27

1

[]

[ "<s>", "MVT", "SITargetLowering", "::", "getRegisterTypeForCallingConv", "(", "LLVMContext", "&", "Context", ",", "CallingConv", "::", "ID", "CC", ",", "EVT", "VT", ")", "const", "{", "if", "(", "CC", "!=", "CallingConv", "::", "AMDGPU_KERNEL", "&&", "VT", "...

[ "Certain", "combinations", "of", "ABIs", ",", "Targets", "and", "features", "require", "that", "types", "are", "legal", "for", "some", "operations", "and", "not", "for", "other", "operations", "." ]

[ "AMDGPU", "SI", "AMDGPU", "32", "64", "MVT::i32", "16", "MVT::v2i16", "MVT::v2f16" ]

SIISelLowering (2)3

getRegisterTypeForCallingConv

AMDGPU

GPU

LLVM

23,207

117

1

[]

[ "<s>", "bool", "RISCVAsmBackend", "::", "shouldInsertFixupForCodeAlign", "(", "MCAssembler", "&", "Asm", ",", "const", "MCAsmLayout", "&", "Layout", ",", "MCAlignFragment", "&", "AF", ")", "{", "if", "(", "!", "STI", ".", "getFeatureBits", "(", ")", "[", "RI...

[ "Hook", "which", "indicates", "if", "the", "target", "requires", "a", "fixup", "to", "be", "generated", "when", "handling", "an", "align", "directive", "in", "an", "executable", "section", "." ]

[ "RISCV", "RISCV", "RISCV::FeatureRelax", "0", "0", "0", "RISCV::fixup_riscv_align", "0" ]

RISCVAsmBackend16

shouldInsertFixupForCodeAlign

RISCV

CPU

LLVM

23,208

143

1

[]

[ "<s>", "bool", "X86AvoidSFBPass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "bool", "Changed", "=", "false", ";", "if", "(", "DisableX86AvoidStoreForwardBlocks", "||", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")",...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "X86", "X86", "X86", "X86", "\"Expected MIR to be in SSA form\"", "X86", "X86", "\"Start X86AvoidStoreForwardBlocks\\n\"", "2", "\"Expected One Memory Operand\"", "\"Blocked load and store instructions: \\n\"", "\"Replaced with:\\n\"", "\"End X86AvoidStoreForwardBlocks\\n\"" ]

X86AvoidStoreForwardingBlocks1

runOnMachineFunction

X86

CPU

LLVM

23,209

408

1

[]

[ "<s>", "void", "setFrameAdjustment", "(", "MachineInstr", "&", "I", ",", "int64_t", "V", ")", "const", "{", "assert", "(", "isFrameInstr", "(", "I", ")", ")", ";", "if", "(", "isFrameSetup", "(", "I", ")", ")", "I", ".", "getOperand", "(", "2", ")", ...

[ "Sets", "the", "stack", "pointer", "adjustment", "made", "inside", "the", "frame", "made", "up", "by", "this", "instruction", "." ]

[ "X86", "2", "1" ]

X86InstrInfo (2)2

setFrameAdjustment

X86

CPU

LLVM

23,210

53

1

[]

[ "<s>", "int", "AArch64AsmParser", "::", "tryParseRegister", "(", ")", "{", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "assert", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Identifier", ")", "&&", "\"Token is not an Ide...

[ "tryParseRegister", "-", "parse", "one", "register", "if", "possible" ]

[ "AArch64", "AArch64", "\"Token is not an Identifier\"", "0", "\"fp\"", "AArch64::FP", "\"lr\"", "AArch64::LR", "\"x31\"", "AArch64::XZR", "\"w31\"", "AArch64::WZR", "0", "0", "1" ]

AArch64AsmParser45

tryParseRegister

AArch64

CPU

LLVM

23,211

132

1

[]

[ "<s>", "bool", "SparcAsmPrinter", "::", "doInitialization", "(", "Module", "&", "M", ")", "{", "Mang", "=", "new", "Mangler", "(", "M", ",", "\"\"", ",", "TAI", "->", "getPrivateGlobalPrefix", "(", ")", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]

[ "Sparc", "Sparc", "\"\"" ]

SparcAsmPrinter32

doInitialization

Sparc

CPU

LLVM

23,212

30

1

[]

[ "<s>", "void", "RISCVMCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "uin...

[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]

[ "RISCV", "RISCV", "0", "0", "8" ]

RISCVMCCodeEmitter34

encodeInstruction

RISCV

CPU

LLVM

23,213

93

1

[]

[ "<s>", "void", "arm_init_expanders", "(", ")", "{", "init_machine_status", "=", "arm_init_machine_status", ";", "mark_machine_status", "=", "arm_mark_machine_status", ";", "free_machine_status", "=", "arm_free_machine_status", ";", "}", "</s>" ]

[ "Do", "anything", "needed", "before", "RTL", "is", "emitted", "for", "each", "function", "." ]

[ "arm" ]

arm2

arm_init_expanders

arm

CPU

GCC

23,214

18

1

[]

[ "<s>", "void", "loongarch_split_move", "(", "rtx", "dest", ",", "rtx", "src", ",", "rtx", "insn_", ")", "{", "rtx", "low_dest", ";", "gcc_checking_assert", "(", "loongarch_split_move_p", "(", "dest", ",", "src", ")", ")", ";", "if", "(", "FP_REG_RTX_P", "(...

[ "Split", "a", "move", "from", "SRC", "to", "DEST", ",", "given", "that", "loongarch_split_move_p", "holds", ".", "SPLIT_TYPE", "describes", "the", "split", "condition", "." ]

[ "loongarch", "0" ]

loongarch

loongarch_split_move

loongarch

CPU

GCC

23,215

342

1

[]

[ "<s>", "bool", "VLIWResourceModel", "::", "reserveResources", "(", "SUnit", "*", "SU", ")", "{", "bool", "startNewCycle", "=", "false", ";", "if", "(", "!", "SU", ")", "{", "ResourcesModel", "->", "clearResources", "(", ")", ";", "Packet", ".", "clear", ...

[ "Keep", "track", "of", "available", "resources", "." ]

[ "Hexagon", "\"Packet[\"", "\"]:\\n\"", "0", "\"\\t[\"", "\"] SU(\"", "\")\\t\"" ]

HexagonMachineScheduler10

reserveResources

Hexagon

DSP

LLVM

23,216

278

1

[]

[ "<s>", "bool", "PPCTargetLowering", "::", "CanLowerReturn", "(", "CallingConv", "::", "ID", "CallConv", ",", "MachineFunction", "&", "MF", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "LLVMCont...

[ "This", "hook", "should", "be", "implemented", "to", "check", "whether", "the", "return", "values", "described", "by", "the", "Outs", "array", "can", "fit", "into", "the", "return", "registers", "." ]

[ "PowerPC", "PPC", "ISD::OutputArg", "16", "PPC" ]

PPCISelLowering (2)

CanLowerReturn

PowerPC

CPU

LLVM

23,217

70

1

[]

[ "<s>", "bool", "WebAssemblyArgumentMove", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "{", "dbgs", "(", ")", "<<", "\"********** Argument Move **********\\n\"", "<<", "\"********** Function: \"", "<<", "MF", ".", "getN...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "WebAssembly", "WebAssembly", "\"********** Argument Move **********\\n\"", "\"********** Function: \"", "WebAssembly::isArgument", "WebAssembly::isArgument" ]

WebAssemblyArgumentMove4

runOnMachineFunction

WebAssembly

Virtual ISA

LLVM

23,218

147

1

[]

[ "<s>", "bool", "SparcDAGToDAGISel", "::", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "unsigned", "ConstraintID", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "{", "SDValue", "Op0", ",", "Op1", ";", "switc...

[ "SelectInlineAsmMemoryOperand", "-", "Select", "the", "specified", "address", "as", "a", "target", "addressing", "mode", ",", "according", "to", "the", "specified", "constraint", "." ]

[ "Sparc", "Sparc" ]

SparcISelDAGToDAG (2)1

SelectInlineAsmMemoryOperand

Sparc

CPU

LLVM

23,219

95

1

[]

[ "<s>", "bool", "M68kCallLowering", "::", "lowerReturn", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Value", "*", "Val", ",", "ArrayRef", "<", "Register", ">", "VRegs", ",", "FunctionLoweringInfo", "&", "FLI", ",", "Register", "SwiftErrorVReg", ")"...

[ "This", "hook", "behaves", "as", "the", "extended", "lowerReturn", "function", ",", "but", "for", "targets", "that", "do", "not", "support", "swifterror", "value", "promotion", "." ]

[ "M68k", "M68k", "M68k::RTS", "M68k", "M68k", "8", "0" ]

M68kCallLowering

lowerReturn

M68k

MPU

LLVM

23,220

240

1

[]

[ "<s>", "void", "HSAILRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "&&",...

[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]

[ "HSAIL", "HSAIL", "0", "\"Unexpected\"", "HSAIL::getNamedOperandIdx", "HSAIL::OpName", "\"Frame index should only be used for address operands\"", "HSAIL::SPILL_B1", "HSAIL::RESTORE_B1", "\"%__spillStack\"", "\"%__privateStack\"" ]

HSAILRegisterInfo

eliminateFrameIndex

HSAIL

Virtual ISA

LLVM

23,221

192

1

[]

[ "<s>", "bool", "tilepro_expand_mulsi", "(", "rtx", "op0", ",", "rtx", "op1", ",", "rtx", "op2", ")", "{", "if", "(", "CONST_INT_P", "(", "op2", ")", ")", "{", "HOST_WIDE_INT", "n", "=", "trunc_int_for_mode", "(", "INTVAL", "(", "op2", ")", ",", "SImode...

[ "Expand", "the", "mulsi", "pattern", "." ]

[ "tilepro" ]

tilepro

tilepro_expand_mulsi

tilepro

VLIW

GCC

23,222

49

1

[]

[ "<s>", "void", "alpha_split_compare_and_swap", "(", "rtx", "operands", "[", "]", ")", "{", "rtx", "cond", ",", "retval", ",", "mem", ",", "oldval", ",", "newval", ";", "bool", "is_weak", ";", "enum", "memmodel", "mod_s", ",", "mod_f", ";", "machine_mode", ...

[ "Expand", "a", "compare", "and", "swap", "operation", "." ]

[ "alpha", "0", "1", "2", "3", "4", "5", "6", "7", "0", "0", "0" ]

alpha

alpha_split_compare_and_swap

alpha

MPU

GCC

23,223

347

1

[]

[ "<s>", "void", "arc_init", "(", "void", ")", "{", "char", "*", "tmp", ";", "arc_text_section", "=", "tmp", "=", "xmalloc", "(", "strlen", "(", "arc_text_string", ")", "+", "sizeof", "(", "ARC_SECTION_FORMAT", ")", "+", "1", ")", ";", "sprintf", "(", "t...

[ "Called", "by", "OVERRIDE_OPTIONS", "to", "initialize", "various", "things", "." ]

[ "arc", "1", "1", "1", "0", "1", "1", "1", "1", "1" ]

arc3

arc_init

arc

MPU

GCC

23,224

146

1

[]

[ "<s>", "static", "bool", "sh_asm_output_addr_const_extra", "(", "FILE", "*", "file", ",", "rtx", "x", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "UNSPEC", ")", "{", "switch", "(", "XINT", "(", "x", ",", "1", ")", ")", "{", "case", "UNSPE...

[ "Implement", "TARGET_ASM_OUTPUT_ADDR_CONST_EXTRA", "." ]

[ "sh", "1", "0", "0", "0", "0", "\"@GOT\"", "0", "0", "\"@GOTOFF\"", "0", "0", "\"@PLT\"", "0", "0", "\"@GOTPLT\"", "0", "0", "\"@PCREL\"", "0", "0", "\"@DTPOFF\"", "0", "0", "\"@GOTTPOFF\"", "0", "0", "\"@TPOFF\"", "32", "\"LPCS\"", "0", "0", "0", "0...

sh

sh_asm_output_addr_const_extra

sh

CPU

GCC

23,225

503

1

[]

[ "<s>", "static", "NodeType", "*", "getEntryNode", "(", "const", "SpillCostAnalysisGraph", "&", "G", ")", "{", "return", "G", ".", "getRoot", "(", ")", ";", "}", "</s>" ]

[ "Return", "the", "token", "chain", "corresponding", "to", "the", "entry", "of", "the", "function", "." ]

[ "Patmos" ]

PatmosStackCacheAnalysis

getEntryNode

Patmos

VLIW

LLVM

23,226

19

1

[]

[ "<s>", "void", "TriCoreAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "MCInst", "TmpInst", ";", "MCInstLowering", ".", "Lower", "(", "MI", ",", "TmpInst", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "Tm...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "TriCore", "TriCore" ]

TriCoreAsmPrinter

EmitInstruction

TriCore

MPU

LLVM

23,227

32

1

[]

[ "<s>", "MCDisassembler", "::", "DecodeStatus", "X86GenericDisassembler", "::", "getInstruction", "(", "MCInst", "&", "Instr", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "VStre...

[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]

[ "X86", "X86", "X86::IP_NO_PREFIX", "X86::IP_HAS_AD_SIZE", "X86::IP_HAS_OP_SIZE", "0xf2", "X86::IP_HAS_REPEAT_NE", "0xf3", "0x90", "X86::IP_HAS_REPEAT" ]

X86Disassembler10

getInstruction

X86

CPU

LLVM

23,228

250

1

[]

[ "<s>", "static", "void", "mips_atomic_assign_expand_fenv", "(", "tree", "*", "hold", ",", "tree", "*", "clear", ",", "tree", "*", "update", ")", "{", "if", "(", "!", "TARGET_HARD_FLOAT_ABI", ")", "return", ";", "tree", "exceptions_var", "=", "create_tmp_var_ra...

[ "Implement", "TARGET_ATOMIC_ASSIGN_EXPAND_FENV", "." ]

[ "mips", "0", "0xfffff003", "1", "1", "0", "1", "1" ]

mips

mips_atomic_assign_expand_fenv

mips

CPU

GCC

23,229

282

1

[]

[ "<s>", "void", "MipsPassConfig", "::", "addIRPasses", "(", ")", "{", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";", "addPass", "(", "createAtomicExpandPass", "(", "&", "getMipsTargetMachine", "(", ")", ")", ")", ";", "}", "</s>" ]

[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]

[ "Mips", "Mips", "Mips" ]

MipsTargetMachine45

addIRPasses

Mips

CPU

LLVM

23,230

25

1

[]

[ "<s>", "const", "char", "*", "ARMRelocator", "::", "getName", "(", "Relocator", "::", "Type", "pType", ")", "const", "{", "return", "ApplyFunctions", "[", "pType", "]", ".", "name", ";", "}", "</s>" ]

[ "Return", "a", "string", "with", "the", "name", "of", "the", "plan", "and", "the", "applicable", "VFs", "and", "UFs", "." ]

[ "ARM", "ARM" ]

ARMRelocator

getName

ARM

CPU

LLVM

23,231

23

1

[]

[ "<s>", "bool", "PIC16AsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "SetupMachineFunction", "(", "MF", ")", ";", "const", "Function", "*", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "ColorAutoSection", "(", "F...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "PIC16", "PIC16", "\"\\tretlw low(\"", "\")\"", "\"\\tretlw high(\"", "\")\"" ]

PIC16AsmPrinter

runOnMachineFunction

PIC16

MPU

LLVM

23,232

263

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "AU", ".", "addPreservedID", "(", "MachineLoopInfoID", ")", ";", "AU", ".", "addPreservedID", "(", "MachineDominator...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "X86" ]

X86ExpandPseudo (2)1

getAnalysisUsage

X86

CPU

LLVM

23,233

38

1

[]

[ "<s>", "static", "tree", "riscv_merge_decl_attributes", "(", "tree", "olddecl", ",", "tree", "newdecl", ")", "{", "tree", "combined_attrs", ";", "enum", "riscv_privilege_levels", "old_interrupt_type", "=", "riscv_get_interrupt_type", "(", "olddecl", ")", ";", "enum", ...

[ "Implement", "TARGET_MERGE_DECL_ATTRIBUTES", "." ]

[ "riscv", "\"%qs function cannot have different interrupt type\"", "\"interrupt\"" ]

riscv

riscv_merge_decl_attributes

riscv

CPU

GCC

23,234

78

1

[]

[ "<s>", "int", "regs_used", "(", "rtx", "x", ",", "int", "is_dest", ")", "{", "enum", "rtx_code", "code", ";", "const", "char", "*", "fmt", ";", "int", "used", "=", "0", ";", "if", "(", "!", "x", ")", "return", "used", ";", "code", "=", "GET_CODE"...

[ "Given", "a", "X", ",", "a", "pattern", "of", "an", "insn", "or", "a", "part", "of", "it", ",", "return", "a", "mask", "of", "used", "general", "registers", ".", "Bits", "0", "..", "15", "mean", "that", "the", "respective", "registers", "are", "used"...

[ "sh", "0", "16", "1", "0", "1", "0", "16", "1", "0", "1", "0", "0", "16", "0x00ffff00", "1", "0", "0x00ff00f0", "1", "0", "1", "0" ]

sh

regs_used

sh

CPU

GCC

23,235

343

1

[]

[ "<s>", "EVT", "ARMTargetLowering", "::", "getOptimalMemOpType", "(", "uint64_t", "Size", ",", "unsigned", "DstAlign", ",", "unsigned", "SrcAlign", ",", "bool", "IsMemset", ",", "bool", "ZeroMemset", ",", "bool", "MemcpyStrSrc", ",", "MachineFunction", "&", "MF", ...

[ "It", "returns", "EVT", ":", ":Other", "if", "the", "type", "should", "be", "determined", "using", "generic", "target-independent", "logic", "." ]

[ "ARM", "ARM", "16", "16", "MVT::v2f64", "0", "MVT::v2f64", "8", "8", "MVT::f64", "0", "MVT::f64", "4", "MVT::i32", "2", "MVT::i16", "MVT::Other" ]

ARMISelLowering (2)

getOptimalMemOpType

ARM

CPU

LLVM

23,236

188

1

[]

[ "<s>", "void", "setKind", "(", "BaseKind", "K", ")", "{", "Kind", "=", "K", ";", "}", "</s>" ]

[ "Setter", "for", "the", "kind", "of", "this", "node", "." ]

[ "ARM64" ]

ARM64FastISel

setKind

ARM64

CPU

LLVM

23,237

12

1

[]

[ "<s>", "int", "mmix_constant_address_p", "(", "rtx", "x", ")", "{", "RTX_CODE", "code", "=", "GET_CODE", "(", "x", ")", ";", "int", "addend", "=", "0", ";", "int", "constant_ok", "=", "TARGET_BASE_ADDRESSES", "!=", "0", ";", "switch", "(", "code", ")", ...

[ "We", "must", "exclude", "constant", "addresses", "that", "have", "an", "increment", "that", "is", "not", "a", "multiple", "of", "four", "bytes", "because", "of", "restrictions", "of", "the", "GETA", "instruction", ",", "unless", "TARGET_BASE_ADDRESSES", "." ]

[ "mmix", "0", "0", "1", "0", "0", "0", "0", "1", "0", "3", "0" ]

mmix

mmix_constant_address_p

mmix

CPU

GCC

23,238

210

1

[]

[ "<s>", "const", "AAPInstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]

[ "TargetInstrInfo", "getter", "." ]

[ "AAP", "AAP" ]

AAPSubtarget

getInstrInfo

AAP

MPU

LLVM

23,239

14

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"TGSI Always Inline Pass\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "TGSI", "\"TGSI Always Inline Pass\"" ]

TGSIAlwaysInlinePass

getPassName

TGSI

Virtual ISA

LLVM

23,240

11

1

[]

[ "<s>", "bool", "TPCTargetLowering", "::", "canMergeStoresTo", "(", "unsigned", "AS", ",", "EVT", "MemVT", ",", "const", "SelectionDAG", "&", "DAG", ")", "const", "{", "return", "AS", "==", "AddressSpace", "::", "GLOBAL", "&&", "MemVT", ".", "getSizeInBits", ...

[ "Returns", "if", "it", "'s", "reasonable", "to", "merge", "stores", "to", "MemVT", "size", "." ]

[ "TPC", "TPC", "4" ]

TPCISelLowering

canMergeStoresTo

TPC

Virtual ISA

LLVM

23,241

34

1

[]

[ "<s>", "DecodeStatus", "SparcDisassembler", "::", "getInstruction", "(", "MCInst", "&", "Instr", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "VStream", ",", "raw_ostream", "&...

[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]

[ "Sparc", "Sparc", "Sparc", "4" ]

SparcDisassembler (2)

getInstruction

Sparc

CPU

LLVM

23,242

119

1

[]

[ "<s>", "char", "*", "function_builder", "::", "finish_name", "(", ")", "{", "obstack_1grow", "(", "&", "m_string_obstack", ",", "0", ")", ";", "return", "(", "char", "*", ")", "obstack_finish", "(", "&", "m_string_obstack", ")", ";", "}", "</s>" ]

[ "Zero-terminate", "and", "complete", "the", "function", "name", "being", "built", "." ]

[ "riscv", "0" ]

riscv-vector-builtins

finish_name

riscv

CPU

GCC

23,243

28

1

[]

[ "<s>", "static", "void", "ix86_emit_save_reg_using_mov", "(", "machine_mode", "mode", ",", "unsigned", "int", "regno", ",", "HOST_WIDE_INT", "cfa_offset", ")", "{", "struct", "machine_function", "*", "m", "=", "cfun", "->", "machine", ";", "rtx", "reg", "=", "...

[ "Emit", "a", "single", "register", "save", "at", "CFA", "-", "CFA_OFFSET", "." ]

[ "i386", "1", "0" ]

i3864

ix86_emit_save_reg_using_mov

i386

CPU

GCC

23,244

309

1

[]

[ "<s>", "InstructionCost", "RISCVTTIImpl", "::", "getGatherScatterOpCost", "(", "unsigned", "Opcode", ",", "Type", "*", "DataTy", ",", "const", "Value", "*", "Ptr", ",", "bool", "VariableMask", ",", "Align", "Alignment", ",", "TTI", "::", "TargetCostKind", "CostK...

[ "Calculate", "the", "cost", "of", "Gather", "/", "Scatter", "operation", "." ]

[ "RISCV", "RISCV", "0" ]

RISCVTargetTransformInfo

getGatherScatterOpCost

RISCV

CPU

LLVM

23,245

202

1

[]

[ "<s>", "int", "get_dest_uid", "(", "rtx", "label", ",", "int", "max_uid", ")", "{", "rtx_insn", "*", "dest", "=", "next_real_insn", "(", "label", ")", ";", "if", "(", "!", "dest", ")", "return", "0", ";", "int", "dest_uid", "=", "INSN_UID", "(", "des...

[ "Return", "the", "UID", "of", "the", "insn", "that", "follows", "the", "specified", "label", "." ]

[ "sh", "0", "0" ]

sh6

get_dest_uid

sh

CPU

GCC

23,246

81

1

[]

[ "<s>", "SDValue", "XCoreTargetLowering", "::", "LowerCall", "(", "SDValue", "Chain", ",", "SDValue", "Callee", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "bool", "doesNotRet", ",", "bool", "&", "isTailCall", ",", "const", "SmallV...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "calls", "into", "the", "specified", "DAG", "." ]

[ "XCore", "XCore", "ISD::OutputArg", "ISD::InputArg", "\"Unsupported calling convention\"" ]

XCoreISelLowering52

LowerCall

XCore

MPU

LLVM

23,247

124

1

[]

[ "<s>", "unsigned", "size", "(", ")", "const", "{", "return", "Insts", ".", "size", "(", ")", ";", "}", "</s>" ]

[ "The", "number", "of", "name/type", "pairs", "is", "returned", "." ]

[ "AArch64" ]

AArch64A57FPLoadBalancing

size

AArch64

CPU

LLVM

23,248

14

1

[]

[ "<s>", "const", "TargetRegisterClass", "*", "ARMTargetLowering", "::", "getRegClassFor", "(", "EVT", "VT", ")", "const", "{", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", ")", "{", "if", "(", "VT", "==", "MVT", "::", "v4i64", ")", "return", "&", ...

[ "Return", "the", "register", "class", "that", "should", "be", "used", "for", "the", "specified", "value", "type", "." ]

[ "ARM", "ARM", "MVT::v4i64", "ARM::QQPRRegClass", "MVT::v8i64", "ARM::QQQQPRRegClass" ]

ARMISelLowering107

getRegClassFor

ARM

CPU

LLVM

23,249

59

1

[]

[ "<s>", "bool", "TVMPassConfig", "::", "addILPOpts", "(", ")", "{", "addPass", "(", "createTVMIfConversionTerm", "(", ")", ")", ";", "return", "true", ";", "}", "</s>" ]

[ "Add", "passes", "that", "optimize", "instruction", "level", "parallelism", "for", "out-of-order", "targets", "." ]

[ "TVM", "TVM", "TVM" ]

TVMTargetMachine

addILPOpts

TVM

Virtual ISA

LLVM

23,250

18

1

[]

[ "<s>", "void", "MipsTargetELFStreamer", "::", "emitDirectiveCpRestore", "(", "SmallVector", "<", "MCInst", ",", "3", ">", "&", "StoreInsts", ",", "int", "Offset", ")", "{", "MipsTargetStreamer", "::", "emitDirectiveCpRestore", "(", "StoreInsts", ",", "Offset", ")"...

[ "Emit", "a", ".cprestore", "directive", "." ]

[ "Mips", "Mips", "3", "Mips" ]

MipsTargetStreamer2

emitDirectiveCpRestore

Mips

CPU

LLVM

23,251

73

1

[]

[ "<s>", "virtual", "StringRef", "getPassName", "(", ")", "const", "{", "return", "\"P2 Del Useless jmp\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "P2", "\"P2 Del Useless jmp\"" ]

P2DelUselessJMP

getPassName

P2

MPU

LLVM

23,252

11

1

[]

[ "<s>", "static", "bool", "hppa_rtx_costs_shadd_p", "(", "rtx", "x", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "!=", "PLUS", "||", "!", "REG_P", "(", "XEXP", "(", "x", ",", "1", ")", ")", ")", "return", "false", ";", "rtx", "op0", "=", "XEXP...

[ "Return", "true", "if", "X", "represents", "a", "(", "possibly", "non-canonical", ")", "shNadd", "pattern", ".", "The", "machine", "mode", "of", "X", "is", "known", "to", "be", "SImode", "or", "DImode", "." ]

[ "pa", "1", "0", "1", "0", "1", "1", "2", "3", "1", "0", "1", "2", "4", "8" ]

pa

hppa_rtx_costs_shadd_p

pa

CPU

GCC

23,253

161

1

[]

[ "<s>", "static", "unsigned", "int", "riscv_next_saved_reg", "(", "unsigned", "int", "regno", ",", "unsigned", "int", "limit", ",", "HOST_WIDE_INT", "*", "offset", ",", "bool", "inc", "=", "true", ")", "{", "if", "(", "inc", ")", "regno", "++", ";", "whil...

[ "Return", "the", "next", "register", "up", "from", "REGNO", "up", "to", "LIMIT", "for", "the", "callee", "to", "save", "or", "restore", ".", "OFFSET", "will", "be", "adjusted", "accordingly", ".", "If", "INC", "is", "set", ",", "then", "REGNO", "will", ...

[ "riscv" ]

riscv1

riscv_next_saved_reg

riscv

CPU

GCC

23,254

75

1

[]

[ "<s>", "SDValue", "XCoreSelectionDAGInfo", "::", "EmitTargetCodeForMemcpy", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "Align", "Alignme...

[ "Emit", "target-specific", "code", "that", "performs", "a", "memcpy", "." ]

[ "XCore", "XCore", "4", "3", "\"__memcpy_4\"" ]

XCoreSelectionDAGInfo9

EmitTargetCodeForMemcpy

XCore

MPU

LLVM

23,255

266

1

[]

[ "<s>", "virtual", "const", "AMDGPUInstrInfo", "*", "getInstrInfo", "(", ")", "const", "{", "return", "InstrInfo", ";", "}", "</s>" ]

[ "TargetInstrInfo", "getter", "." ]

[ "R600" ]

AMDGPUTargetMachine20

getInstrInfo

R600

GPU

LLVM

23,256

13

1

[]

[ "<s>", "bool", "PPCLoopPreIncPrep", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "LI", "=", "&", "getAnalysis", "<", "LoopInfoWrapperPass", ">", "(", ")", ".", "getLoopInfo", "(", ")", ";", "SE", "=", "&", "getAnalysis", "<", "ScalarEvolutio...

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "PowerPC", "PPC" ]

PPCLoopPreIncPrep15

runOnFunction

PowerPC

CPU

LLVM

23,257

103

1

[]

[ "<s>", "unsigned", "int", "fill_native_cpu_config", "(", "int", "p_arch_native", ",", "int", "p_tune_native", ")", "{", "int", "ret_cpu_type", ";", "if", "(", "!", "(", "p_arch_native", "||", "p_tune_native", ")", ")", "return", "CPU_NATIVE", ";", "cache_cpucfg"...

[ "Fill", "property", "tables", "for", "CPU_NATIVE", "." ]

[ "loongarch", "1", "0x3", "0x02", "\"unknown base architecture %<0x%x%>, %qs failed\"", "1", "0x3", "\"-m\"", "\"=\"", "2", "0x7", "0x07", "0x03", "0x00", "\"unknown FPU type %<0x%x%>, %qs failed\"", "2", "0x7", "\"-m\"", "\"=\"", "0", "0", "0", "16", "3", "16", "4",...

loongarch-cpu

fill_native_cpu_config

loongarch

CPU

GCC

23,258

429

1

[]

[ "<s>", "bool", "X86AsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "ExtraCode", "&&", "ExtraCode", "[", "0", ...

[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]

[ "X86", "X86", "0", "1", "0", "0", "\"unexpected operand type!\"", "\"(%rip)\"", "\"unexpected operand type!\"", "0" ]

X86AsmPrinter (2)2

PrintAsmOperand

X86

CPU

LLVM

23,259

410

1

[]

[ "<s>", "void", "R600MCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "veri...

[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]

[ "AMDGPU", "R600", "AMDGPU::RETURN", "AMDGPU::FETCH_CLAUSE", "AMDGPU::ALU_CLAUSE", "AMDGPU::BUNDLE", "AMDGPU::KILL", "2", "AMDGPU::FeatureCaymanISA", "1", "19", "0", "14", "4", "2", "3", "4", "5", "3", "6", "0x1F", "7", "0x1F", "8", "0x1F", "15", "20", "23", "2...

R600MCCodeEmitter22

encodeInstruction

AMDGPU

GPU

LLVM

23,260

499

1

[]

[ "<s>", "bool", "X86InstrInfo", "::", "findCommutedOpIndices", "(", "MachineInstr", "&", "MI", ",", "unsigned", "&", "SrcOpIdx1", ",", "unsigned", "&", "SrcOpIdx2", ")", "const", "{", "if", "(", "!", "MI", ".", "isCommutable", "(", ")", ")", "return", "fals...

[ "Returns", "true", "iff", "the", "routine", "could", "find", "two", "commutable", "operands", "in", "the", "given", "machine", "instruction", "." ]

[ "X86", "X86", "X86::CMPPDrri", "X86::CMPPSrri", "X86::VCMPPDrri", "X86::VCMPPSrri", "X86::VCMPPDYrri", "X86::VCMPPSYrri", "3", "0x7", "0x00", "0x03", "0x04", "0x07", "1", "2", "X86", "X86" ]

X86InstrInfo121

findCommutedOpIndices

X86

CPU

LLVM

23,261

173

1

[]

[ "<s>", "bool", "MipsSEDAGToDAGISel", "::", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "unsigned", "ConstraintID", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "{", "SDValue", "Base", ",", "Offset", ";", "...

[ "SelectInlineAsmMemoryOperand", "-", "Select", "the", "specified", "address", "as", "a", "target", "addressing", "mode", ",", "according", "to", "the", "specified", "constraint", "." ]

[ "Mips", "Mips", "\"Unexpected asm memory constraint\"", "0", "MVT::i32", "0", "MVT::i32", "0", "MVT::i32", "Mips", "Mips", "0", "MVT::i32" ]

MipsSEISelDAGToDAG50

SelectInlineAsmMemoryOperand

Mips

CPU

LLVM

23,262

341

1

[]

[ "<s>", "bool", "supportsEfficientVectorElementLoadStore", "(", ")", "{", "return", "true", ";", "}", "</s>" ]

[ "If", "target", "has", "efficient", "vector", "element", "load/store", "instructions", ",", "it", "can", "return", "true", "here", "so", "that", "insertion/extraction", "costs", "are", "not", "added", "to", "the", "scalarization", "cost", "of", "a", "load/store"...

[ "SystemZ" ]

SystemZTargetTransformInfo

supportsEfficientVectorElementLoadStore

SystemZ

CPU

LLVM

23,263

9

1

[]

[ "<s>", "Type", "*", "getElementType", "(", ")", "const", "{", "return", "PointeeTy", ";", "}", "</s>" ]

[ "Returns", "the", "vector", "'s", "element", "type", ".", "Only", "valid", "for", "vector", "types", "." ]

[ "DirectX" ]

DXILPointerType

getElementType

DirectX

Virtual ISA

LLVM

23,264

11

1

[]

[ "<s>", "SDValue", "XCoreSelectionDAGInfo", "::", "EmitTargetCodeForMemcpy", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "unsigned", "Alig...

[ "Emit", "target-specific", "code", "that", "performs", "a", "memcpy", "." ]

[ "XCore", "XCore", "3", "0", "3", "\"__memcpy_4\"" ]

XCoreSelectionDAGInfo17

EmitTargetCodeForMemcpy

XCore

MPU

LLVM

23,265

267

1

[]

[ "<s>", "PPCSubtarget", "::", "PPCSubtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "PPCTargetMachine", "&", "TM", ")", ":", "PPCGenSubtargetInfo", ...

[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]

[ "PowerPC", "PPC", "PPC", "PPC", "PPC", "PPC" ]

PPCSubtarget (2)

PPCSubtarget

PowerPC

CPU

LLVM

23,266

96

1

[]

[ "<s>", "static", "tree", "spu_build_builtin_va_list", "(", "void", ")", "{", "tree", "f_args", ",", "f_skip", ",", "record", ",", "type_decl", ";", "bool", "owp", ";", "record", "=", "(", "*", "lang_hooks", ".", "types", ".", "make_type", ")", "(", "RECO...

[ "Create", "and", "return", "the", "va_list", "datatype", ".", "On", "SPU", ",", "va_list", "is", "an", "array", "type", "equivalent", "to", "typedef", "struct", "__va_list_tag", "{", "void", "*", "__args", "__attribute__", "(", "(", "__aligned", "(", "16", ...

[ "spu", "\"__va_list_tag\"", "\"__args\"", "\"__skip\"", "128", "1", "128", "1" ]

spu2

spu_build_builtin_va_list

spu

MPU

GCC

23,267

180

1

[]

[ "<s>", "void", "LanaiDAGToDAGISel", "::", "Select", "(", "SDNode", "*", "Node", ")", "{", "unsigned", "Opcode", "=", "Node", "->", "getOpcode", "(", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "\"Selecting: \"", ";", "Node", "->", "dump", "(", "Cur...

[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]

[ "Lanai", "Lanai", "\"Selecting: \"", "\"\\n\"", "\"== \"", "\"\\n\"", "ISD::FrameIndex" ]

LanaiISelDAGToDAG

Select

Lanai

CPU

LLVM

23,268

103

1

[]

[ "<s>", "void", "ARM64InstPrinter", "::", "printImplicitlyTypedVectorList", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "printVectorList", "(", "MI", ",", "OpNum", ",", "O", ",", "\"\"", ")", ";", "}"...

[ "Print", "a", "list", "of", "vector", "registers", "where", "the", "type", "suffix", "is", "implicit", "(", "i.e", "." ]

[ "ARM64", "ARM64", "\"\"" ]

ARM64InstPrinter

printImplicitlyTypedVectorList

ARM64

CPU

LLVM

23,269

30

1

[]

[ "<s>", "unsigned", "Cpu0ABIInfo", "::", "GetCalleeAllocdArgSizeInBytes", "(", "CallingConv", "::", "ID", "CC", ")", "const", "{", "if", "(", "IsO32", "(", ")", ")", "return", "CC", "!=", "0", ";", "if", "(", "IsS32", "(", ")", ")", "return", "0", ";", ...

[ "Obtain", "the", "size", "of", "the", "area", "allocated", "by", "the", "callee", "for", "arguments", "." ]

[ "Cpu0", "Cpu0", "0", "0", "\"Unhandled ABI\"" ]

Cpu0ABIInfo

GetCalleeAllocdArgSizeInBytes

Cpu0

CPU

LLVM

23,270

38

1

[]

[ "<s>", "bool", "RISCVInstrInfo", "::", "analyzeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "&", "TBB", ",", "MachineBasicBlock", "*", "&", "FBB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "bool", "A...

[ "analyzeBranch", "-", "Analyze", "the", "branching", "code", "at", "the", "end", "of", "MBB", ",", "returning", "true", "if", "it", "can", "not", "be", "understood", "(", "e.g", "." ]

[ "RISCV", "RISCV", "0", "2", "1", "1", "2" ]

RISCVInstrInfo (2)

analyzeBranch

RISCV

CPU

LLVM

23,271

351

1

[]

[ "<s>", "const", "char", "*", "MipsTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "case", "MipsISD", "::", "JmpLink", ":", "return", "\"MipsISD::JmpLink\"", ";", "case", "MipsISD", ":...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "Mips", "Mips", "MipsISD::JmpLink", "\"MipsISD::JmpLink\"", "MipsISD::TailCall", "\"MipsISD::TailCall\"", "MipsISD::Hi", "\"MipsISD::Hi\"", "MipsISD::Lo", "\"MipsISD::Lo\"", "MipsISD::GPRel", "\"MipsISD::GPRel\"", "MipsISD::ThreadPointer", "\"MipsISD::ThreadPointer\"", "MipsISD::Ret", ...

MipsISelLowering (2)

getTargetNodeName

Mips

CPU

LLVM

23,272

488

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"X86 Load Value Injection (LVI) Ret-Hardening\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "X86", "\"X86 Load Value Injection (LVI) Ret-Hardening\"" ]

X86LoadValueInjectionRetHardening

getPassName

X86

CPU

LLVM

23,273

11

1

[]

[ "<s>", "bool", "RISCVInstrInfo", "::", "reverseBranchCondition", "(", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ")", "const", "{", "assert", "(", "(", "Cond", ".", "size", "(", ")", "==", "3", ")", "&&", "\"Invalid branch condition!\"", ")", ...

[ "Reverses", "the", "branch", "condition", "of", "the", "specified", "condition", "list", ",", "returning", "false", "on", "success", "and", "true", "if", "it", "can", "not", "be", "reversed", "." ]

[ "RISCV", "RISCV", "3", "\"Invalid branch condition!\"", "0", "RISCV::LoopBranch", "0", "0" ]

RISCVInstrInfo51

reverseBranchCondition

RISCV

CPU

LLVM

23,274

71

1

[]

[ "<s>", "const", "MCFixupKindInfo", "&", "MOSFixupKinds", "::", "getFixupKindInfo", "(", "const", "MOS", "::", "Fixups", "Kind", ",", "const", "MCAsmBackend", "*", "Alternative", ")", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "MOS", "::", "NumTarge...

[ "Get", "information", "on", "a", "fixup", "kind", "." ]

[ "MOS", "MOSFixupKinds::getFixupKindInfo", "MOS::Fixups", "MOS::NumTargetFixupKinds", "\"Imm8\"", "0", "8", "0", "\"Imm16\"", "0", "16", "0", "\"Addr8\"", "0", "8", "0", "\"Addr16\"", "0", "16", "0", "\"Addr16_Low\"", "0", "8", "0", "\"Addr16_High\"", "0", "8", "...

MOSFixupKinds

getFixupKindInfo

MOS

MPU

LLVM

23,275

237

1

[]

[ "<s>", "bool", "Cpu0RegisterInfo", "::", "requiresRegisterScavenging", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "true", ";", "}", "</s>" ]

[ "Returns", "true", "if", "the", "target", "requires", "(", "and", "can", "make", "use", "of", ")", "the", "register", "scavenger", "." ]

[ "Cpu0", "Cpu0" ]

Cpu0RegisterInfo

requiresRegisterScavenging

Cpu0

CPU

LLVM

23,276

16

1

[]

[ "<s>", "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "override", "{", "return", "&", "DL", ";", "}", "</s>" ]

[ "Return", "the", "DataLayout", "associated", "with", "the", "module", "this", "SCEV", "instance", "is", "operating", "on", "." ]

[ "MSP430" ]

MSP430Subtarget22

getDataLayout

MSP430

MPU

LLVM

23,277

14

1

[]

[ "<s>", "static", "bool", "isBranch", "(", "const", "MCInst", "&", "Inst", ")", "{", "unsigned", "Opcode", "=", "Inst", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "false", ";", "break", ";", "case", "...

[ "Returns", "true", "if", "this", "is", "a", "conditional", ",", "unconditional", ",", "or", "indirect", "branch", "." ]

[ "AArch64", "AArch64::B", "AArch64::Bcc", "AArch64::BR", "AArch64::BRAA", "AArch64::BRAAZ", "AArch64::BRAB", "AArch64::BRABZ", "AArch64::BL", "AArch64::BLR", "AArch64::BLRAA", "AArch64::BLRAAZ", "AArch64::BLRAB", "AArch64::BLRABZ", "AArch64::CBZW", "AArch64::CBZX", "AArch64::CBNZW", ...

AArch64BranchTargetAligner

isBranch

AArch64

CPU

LLVM

23,278

186

1

[]

[ "<s>", "static", "bool", "arc_no_speculation_in_delay_slots_p", "(", ")", "{", "return", "true", ";", "}", "</s>" ]

[ "Implement", "TARGET_NO_SPECULATION_IN_DELAY_SLOTS_P", "." ]

[ "arc" ]

arc

arc_no_speculation_in_delay_slots_p

arc

MPU

GCC

23,279

10

1

[]

[ "<s>", "int", "m68hc11_page0_symbol_p", "(", "rtx", "x", ")", "{", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "SYMBOL_REF", ":", "return", "XSTR", "(", "x", ",", "0", ")", "!=", "0", "&&", "XSTR", "(", "x", ",", "0", ")", "[", ...

[ "Return", "1", "if", "this", "is", "a", "symbol", "in", "page0" ]

[ "m68hc11", "0", "0", "0", "0", "0", "0", "0", "1", "1", "256", "1", "0", "0" ]

m68hc111

m68hc11_page0_symbol_p

m68hc11

MPU

GCC

23,280

117

1

[]

[ "<s>", "TargetLowering", "::", "ConstraintType", "TLCS900TargetLowering", "::", "getConstraintType", "(", "const", "std", "::", "string", "&", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", "("...

[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]

[ "TLCS900", "TLCS900", "1", "0" ]

TLCS900ISelLowering

getConstraintType

TLCS900

MPU

LLVM

23,281

56

1

[]

[ "<s>", "void", "ARMBaseRegisterInfo", "::", "updateRegAllocHint", "(", "Register", "Reg", ",", "Register", "NewReg", ",", "MachineFunction", "&", "MF", ")", "const", "{", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "s...

[ "A", "callback", "to", "allow", "target", "a", "chance", "to", "update", "register", "allocation", "hints", "when", "a", "register", "is", "``", "changed", "''", "(", "e.g", "." ]

[ "ARM", "ARM", "ARMRI::RegPairOdd", "ARMRI::RegPairEven", "ARMRI::RegPairOdd", "ARMRI::RegPairEven", "ARMRI::RegPairOdd" ]

ARMBaseRegisterInfo

updateRegAllocHint

ARM

CPU

LLVM

23,282

149

1

[]

[ "<s>", "bool", "SIShrinkInstructions", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "const", "SIInstrInfo", "*", "TII", "=", "static_cast", "<", "cons...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "R600", "SI", "SI", "SI", "SI", "1", "0", "0", "0", "\"Shrinking \"", "0", "\"e32 MI = \"" ]

SIShrinkInstructions19

runOnMachineFunction

R600

GPU

LLVM

23,283

446

1

[]

[ "<s>", "static", "void", "mips_print_operand_reloc", "(", "FILE", "*", "file", ",", "rtx", "op", ",", "enum", "mips_symbol_context", "context", ",", "const", "char", "*", "*", "relocs", ")", "{", "enum", "mips_symbol_type", "symbol_type", ";", "const", "char",...

[ "Print", "symbolic", "operand", "OP", ",", "which", "is", "part", "of", "a", "HIGH", "or", "LO_SUM", "in", "context", "CONTEXT", ".", "RELOCS", "is", "the", "array", "of", "relocations", "to", "use", "." ]

[ "mips", "0" ]

mips

mips_print_operand_reloc

mips

CPU

GCC

23,284

100

1

[]

[ "<s>", "SparcTargetMachine", "::", "SparcTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeMo...

[ "Create", "an", "ILP32", "architecture", "model", "." ]

[ "Sparc", "Sparc", "Sparc", "Sparc" ]

SparcTargetMachine19

SparcTargetMachine

Sparc

CPU

LLVM

23,285

98

1

[]

[ "<s>", "bool", "SIInstrInfo", "::", "isOperandLegal", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpIdx", ",", "const", "MachineOperand", "*", "MO", ")", "const", "{", "const", "MachineRegisterInfo", "&", "MRI", "=", "MI", "->", "getParent", "...

[ "Check", "if", "MO", "is", "a", "legal", "operand", "if", "it", "was", "the", "OpIdx", "Operand", "for", "MI", "." ]

[ "R600", "SI", "1", "0" ]

SIInstrInfo138

isOperandLegal

R600

GPU

LLVM

23,286

309

1

[]

[ "<s>", "static", "void", "arm_setup_incoming_varargs", "(", "cumulative_args_t", "pcum_v", ",", "machine_mode", "mode", ",", "tree", "type", ",", "int", "*", "pretend_size", ",", "int", "second_time", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATIVE_ARGS", "*", "pcum", "...

[ "Worker", "function", "for", "TARGET_SETUP_INCOMING_VARARGS", ".", "On", "the", "ARM", ",", "PRETEND_SIZE", "is", "set", "in", "order", "to", "have", "the", "prologue", "push", "the", "last", "named", "arg", "and", "all", "anonymous", "args", "onto", "the", ...

[ "arm", "1", "1" ]

arm4

arm_setup_incoming_varargs

arm

CPU

GCC

23,287

101

1

[]

[ "<s>", "rtx", "mt_return_addr_rtx", "(", "int", "count", ")", "{", "if", "(", "count", "!=", "0", ")", "return", "NULL_RTX", ";", "return", "get_hard_reg_initial_val", "(", "Pmode", ",", "GPR_LINK", ")", ";", "}", "</s>" ]

[ "Implement", "RETURN_ADDR_RTX", "." ]

[ "mt", "0" ]

mt

mt_return_addr_rtx

mt

CPU

GCC

23,288

25

1

[]

[ "<s>", "void", "KudeyarInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ")", "{", "printInstruction", "(", "MI", ",", "O", ")", ";", "printAnnotation", "(", "O", ",", "Annot", ")...

[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]

[ "Kudeyar", "Kudeyar" ]

KudeyarInstPrinter

printInst

Kudeyar

CPU

LLVM

23,289

33

1

[]

[ "<s>", "const", "MCExpr", "*", "X86TargetLowering", "::", "getPICJumpTableRelocBaseExpr", "(", "const", "MachineFunction", "*", "MF", ",", "unsigned", "JTI", ",", "MCContext", "&", "Ctx", ")", "const", "{", "if", "(", "Subtarget", ".", "isPICStyleRIPRel", "(", ...

[ "This", "returns", "the", "relocation", "base", "for", "the", "given", "PIC", "jumptable", ",", "the", "same", "as", "getPICJumpTableRelocBase", ",", "but", "as", "an", "MCExpr", "." ]

[ "X86", "X86" ]

X86ISelLowering (2)5

getPICJumpTableRelocBaseExpr

X86

CPU

LLVM

23,290

56

1

[]

[ "<s>", "static", "void", "find_constant_pool_ref", "(", "rtx_insn", "*", "insn", ",", "rtx", "*", "ref", ")", "{", "if", "(", "s390_safe_relative_long_p", "(", "insn", ")", ")", "return", ";", "find_constant_pool_ref_1", "(", "PATTERN", "(", "insn", ")", ","...

[ "Find", "an", "annotated", "literal", "pool", "symbol", "referenced", "in", "RTX", "X", ",", "and", "store", "it", "at", "REF", ".", "Will", "abort", "if", "X", "contains", "references", "to", "more", "than", "one", "such", "pool", "symbol", ";", "multip...

[ "s390" ]

s390

find_constant_pool_ref

s390

MPU

GCC

23,291

33

1

[]

[ "<s>", "const", "char", "*", "PPCTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "0", ";", "case", "PPCISD", "::", "FSEL", ":", "return", "\"PPCISD::FSEL\"...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "PowerPC", "PPC", "0", "PPCISD::FSEL", "\"PPCISD::FSEL\"", "PPCISD::FCFID", "\"PPCISD::FCFID\"", "PPCISD::FCTIDZ", "\"PPCISD::FCTIDZ\"", "PPCISD::FCTIWZ", "\"PPCISD::FCTIWZ\"", "PPCISD::STFIWX", "\"PPCISD::STFIWX\"", "PPCISD::VMADDFP", "\"PPCISD::VMADDFP\"", "PPCISD::VNMSUBFP", "\"PP...

PPCISelLowering73

getTargetNodeName

PowerPC

CPU

LLVM

23,292

496

1

[]

[ "<s>", "static", "void", "ix86_sse_copysign_to_positive", "(", "rtx", "result", ",", "rtx", "abs_value", ",", "rtx", "sign", ",", "rtx", "mask", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "sign", ")", ";", "rtx", "sgn", "=", "gen_reg_rtx", "("...

[ "Expand", "copysign", "from", "SIGN", "to", "the", "positive", "value", "ABS_VALUE", "storing", "in", "RESULT", ".", "If", "MASK", "is", "non-null", ",", "it", "shall", "be", "a", "mask", "to", "mask", "out", "the", "sign-bit", "." ]

[ "i386", "1" ]

i386-expand

ix86_sse_copysign_to_positive

i386

CPU

GCC

23,293

182

1

[]

[ "<s>", "static", "void", "fix_range", "(", "const", "char", "*", "const_str", ")", "{", "int", "i", ",", "first", ",", "last", ";", "char", "*", "str", ",", "*", "dash", ",", "*", "comma", ";", "i", "=", "strlen", "(", "const_str", ")", ";", "str...

[ "Parse", "the", "-mfixed-range=", "option", "string", "." ]

[ "ia64", "1", "1", "1", "0", "\"value of -mfixed-range must have form REG1-REG2\"", "1", "0", "0", "\"unknown register name: %s\"", "1", "0", "0", "\"unknown register name: %s\"", "1", "0", "\"%s-%s is an empty range\"", "1", "1", "1" ]

ia644

fix_range

ia64

CPU

GCC

23,294

242

1

[]

[ "<s>", "unsigned", "ARMAsmParser", "::", "checkTargetMatchPredicate", "(", "MCInst", "&", "Inst", ")", "{", "unsigned", "Opc", "=", "Inst", ".", "getOpcode", "(", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MII", ".", "get", "(", "Opc", ")", ";"...

[ "checkTargetMatchPredicate", "-", "Validate", "the", "instruction", "match", "against", "any", "complex", "target", "predicates", "not", "expressible", "via", "match", "classes", "." ]

[ "ARM", "ARM", "ARMII::ThumbArithFlagSetting", "\"optionally flag setting instruction missing optional def operand\"", "\"operand count mismatch!\"", "0", "ARM::CPSR", "ARM::CPSR", "ARM::CPSR", "ARM::tADDhirr", "ARM", "1", "ARM", "2", "ARM::tMOVr", "ARM", "0", "ARM", "1" ]

ARMAsmParser (2)

checkTargetMatchPredicate

ARM

CPU

LLVM

23,295

278

1

[]

[ "<s>", "const", "RISCVInstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]

[ "TargetInstrInfo", "getter", "." ]

[ "RISCV", "RISCV" ]

RISCVSubtarget (2)

getInstrInfo

RISCV

CPU

LLVM

23,296

14

1

[]

[ "<s>", "static", "bool", "aarch64_hard_regno_call_part_clobbered", "(", "rtx_insn", "*", "insn", ",", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "bool", "simd_p", "=", "insn", "&&", "CALL_P", "(", "insn", ")", "&&", "aarch64_simd_call_p",...

[ "Implement", "TARGET_HARD_REGNO_CALL_PART_CLOBBERED", ".", "The", "callee", "only", "saves", "the", "lower", "64", "bits", "of", "a", "128-bit", "register", ".", "Tell", "the", "compiler", "the", "callee", "clobbers", "the", "top", "64", "bits", "when", "restori...

[ "aarch64", "16", "8" ]

aarch646

aarch64_hard_regno_call_part_clobbered

aarch64

CPU

GCC

23,297

52

1

[]

[ "<s>", "const", "char", "*", "nds32_output_16bit_load", "(", "rtx", "*", "operands", ",", "int", "byte", ")", "{", "char", "pattern", "[", "100", "]", ";", "unsigned", "char", "size", ";", "rtx", "code", "=", "XEXP", "(", "operands", "[", "1", "]", "...

[ "Output", "16-bit", "load", "." ]

[ "nds32", "100", "1", "0", "1", "1", "\"lwi450\\t%0, [%1]\"", "\"l%ci333\\t%%0, %%1\"", "\"l%ci333.bi\\t%%0, %%1\"", "\"lwi37\\t%0, %1\"", "1", "1", "\"lwi37.sp\\t%0, [ + (%1)]\"", "\"\"" ]

nds32-md-auxiliary2

nds32_output_16bit_load

nds32

CPU

GCC

23,298

170

1

[]

[ "<s>", "void", "X86ATTInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "uint64_t", "Address", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "OS", ")", "{", "if", "(", "CommentStream",...

[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]

[ "X86", "X86", "X86", "X86::CALLpcrel32", "X86::Mode64Bit", "\"\\tcallq\\t\"", "0", "X86::DATA16_PREFIX", "X86::Mode16Bit", "\"\\tdata32\"" ]

X86ATTInstPrinter2

printInst

X86

CPU

LLVM

23,299

159

1

[]