docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "const", "char", "", "arm_output_iwmmxt_tinsr", "(", "rtx", "", "operands", ")", "{", "int", "mask", "=", "INTVAL", "(", "operands", "[", "3", "]", ")", ";", "int", "i", ";", "char", "templ", "[", "50", "]", ";", "int", "units", "=", "mode...	[ "Output", "assembly", "for", "a", "WMMX", "tinsr", "instruction", "." ]	[ "arm", "3", "50", "0", "1", "0", "0", "0x01", "1", "1", "0", "\"tinsrb%%?\\t%%0, %%2, #%d\"", "\"tinsrh%%?\\t%%0, %%2, #%d\"", "\"tinsrw%%?\\t%%0, %%2, #%d\"", "\"\"" ]	arm	arm_output_iwmmxt_tinsr	arm	CPU	GCC	24,400	174	1	[]
[ "<s>", "void", "ix86_add_new_builtins", "(", "HOST_WIDE_INT", "isa", ",", "HOST_WIDE_INT", "isa2", ")", "{", "isa", "&=", "~", "OPTION_MASK_ISA_64BIT", ";", "if", "(", "(", "isa", "&", "deferred_isa_values", ")", "==", "0", "&&", "(", "isa2", "&", "deferred_...	[ "Add", "any", "new", "builtin", "functions", "for", "a", "given", "ISA", "that", "may", "not", "have", "been", "declared", ".", "This", "saves", "a", "bit", "of", "space", "compared", "to", "adding", "all", "of", "the", "declarations", "to", "the", "tree...	[ "i386", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1" ]	i386-builtins1	ix86_add_new_builtins	i386	CPU	GCC	24,401	271	1	[]
[ "<s>", "MCSymbol", "*", "X86MCInstLower", "::", "GetSymbolFromOperand", "(", "const", "MachineOperand", "&", "MO", ")", "const", "{", "const", "Triple", "&", "TT", "=", "TM", ".", "getTargetTriple", "(", ")", ";", "if", "(", "MO", ".", "isGlobal", "(", "...	[ "Lower", "an", "MO_GlobalAddress", "or", "MO_ExternalSymbol", "operand", "to", "an", "MCSymbol", "." ]	[ "X86", "X86", "\"Isn't a symbol reference\"", "128", "X86II::MO_DLLIMPORT", "\"__imp_\"", "X86II::MO_COFFSTUB", "\".refptr.\"", "X86II::MO_DARWIN_NONLAZY", "X86II::MO_DARWIN_NONLAZY_PIC_BASE", "\"$non_lazy_ptr\"", "X86II::MO_COFFSTUB", "\"Extern symbol not handled yet\"", "X86II::MO_DARWIN...	X86MCInstLower10	GetSymbolFromOperand	X86	CPU	LLVM	24,402	452	1	[]
[ "<s>", "virtual", "void", "print", "(", "raw_ostream", "&", "O", ")", "const", "{", "switch", "(", "Kind", ")", "{", "case", "k_Token", ":", "O", "<<", "\"Token: \\\"\"", "<<", "getToken", "(", ")", "<<", "\"\\\"\"", ";", "break", ";", "case", "k_Regis...	[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]	[ "SNES", "\"Token: \\\"\"", "\"\\\"\"", "\"Register: \"", "\"Immediate: \\\"\"", "\"\\\"\"", "\"Memri: \\\"\"", "\"\\\"\"", "\"\\n\"" ]	SNESAsmParser	print	SNES	DSP	LLVM	24,403	89	1	[]
[ "<s>", "void", "rs6000_emit_dot_insn", "(", "rtx", "dst", ",", "rtx", "src", ",", "int", "dot", ",", "rtx", "ccreg", ")", "{", "if", "(", "dot", "==", "0", ")", "{", "emit_move_insn", "(", "dst", ",", "src", ")", ";", "return", ";", "}", "if", "(...	[ "Emit", "a", "potentially", "record-form", "instruction", ",", "setting", "DST", "from", "SRC", ".", "If", "DOT", "is", "0", ",", "that", "is", "all", ";", "otherwise", ",", "set", "CCREG", "to", "the", "result", "of", "the", "signed", "comparison", "of"...	[ "rs6000", "0", "1", "2", "2" ]	rs6000	rs6000_emit_dot_insn	rs6000	CPU	GCC	24,404	150	1	[]
[ "<s>", "void", "print", "(", "raw_ostream", "&", "OS", ",", "const", "TargetRegisterInfo", "*", "TRI", "=", "nullptr", ")", "const", "{", "if", "(", "isReg", "(", ")", ")", "{", "OS", "<<", "printReg", "(", "Contents", ".", "R", ".", "Reg", ",", "T...	[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]	[ "RI5CY" ]	PULPHardwareLoops	print	RI5CY	CPU	LLVM	24,405	58	1	[]
[ "<s>", "bool", "RISCVTargetLowering", "::", "allowsMisalignedMemoryAccesses", "(", "EVT", "VT", ",", "unsigned", "AddrSpace", "=", "0", ",", "unsigned", "Align", "=", "1", ",", "MachineMemOperand", "::", "Flags", "Flags", "=", "MachineMemOperand", "::", "MONone", ...	[ "Returns", "true", "if", "the", "target", "allows", "unaligned", "memory", "accesses", "of", "the", "specified", "type", "." ]	[ "RI5CY", "RISCV", "0", "1" ]	RISCVISelLowering	allowsMisalignedMemoryAccesses	RI5CY	CPU	LLVM	24,406	63	1	[]
[ "<s>", "bool", "X86CondBrFolding", "::", "analyzeCompare", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "&", "SrcReg", ",", "int", "&", "CmpValue", ")", "{", "unsigned", "SrcRegIndex", "=", "0", ";", "unsigned", "ValueIndex", "=", "0", ";", "s...	[ "analyzeCompare", "-", "For", "a", "comparison", "instruction", ",", "return", "the", "source", "registers", "in", "SrcReg", "and", "SrcReg2", "if", "having", "two", "register", "operands", ",", "and", "the", "value", "it", "compares", "against", "in", "CmpVal...	[ "X86", "X86", "0", "0", "X86::CMP64ri32", "X86::CMP64ri8", "X86::CMP32ri", "X86::CMP32ri8", "X86::CMP16ri", "X86::CMP16ri8", "X86::CMP8ri", "0", "1", "X86::SUB64ri32", "X86::SUB64ri8", "X86::SUB32ri", "X86::SUB32ri8", "X86::SUB16ri", "X86::SUB16ri8", "X86::SUB8ri", "1", "2"...	X86CondBrFolding6	analyzeCompare	X86	CPU	LLVM	24,407	180	1	[]
[ "<s>", "void", "MSP430FrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", "front", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ...	[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]	[ "MSP430", "MSP430", "MSP430", "MSP430", "MSP430", "MSP430", "MSP430", "0", "2", "MSP430", "MSP430::PUSH16r", "MSP430::FPW", "MSP430::MOV16rr", "MSP430::FPW", "MSP430::SPW", "MSP430::FPW", "MSP430", "MSP430::PUSH16r", "MSP430::SUB16ri", "MSP430::SPW", "MSP430::SPW", "3" ]	MSP430FrameLowering1	emitPrologue	MSP430	MPU	LLVM	24,408	364	1	[]
[ "<s>", "bool", "MBlazeTargetMachine", "::", "addInstSelector", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{", "PM", ".", "add", "(", "createMBlazeISelDag", "(", "*", "this", ")", ")", ";", "return", "false", ";", ...	[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]	[ "MBlaze", "MBlaze", "MBlaze" ]	MBlazeTargetMachine1	addInstSelector	MBlaze	MPU	LLVM	24,409	30	1	[]
[ "<s>", "bool", "HexagonInstrInfo", "::", "isValidOffset", "(", "const", "int", "Opcode", ",", "const", "int", "Offset", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "case", "Hexagon", "::", "L2_loadri_io", ":", "case", "Hexagon", "::", "S2_storeri_i...	[ "Test", "the", "validity", "of", "offset", "." ]	[ "Hexagon", "Hexagon", "Hexagon::L2_loadri_io", "Hexagon::S2_storeri_io", "Hexagon", "Hexagon", "Hexagon::L2_loadrd_io", "Hexagon::S2_storerd_io", "Hexagon", "Hexagon", "Hexagon::L2_loadrh_io", "Hexagon::L2_loadruh_io", "Hexagon::S2_storerh_io", "Hexagon", "Hexagon", "Hexagon::L2_loadrb...	HexagonInstrInfo23	isValidOffset	Hexagon	DSP	LLVM	24,410	311	1	[]
[ "<s>", "static", "bool", "sched_mem_operand_p", "(", "rtx_insn", "*", "insn", ",", "bool", "opx_p", ")", "{", "switch", "(", "sched_get_opxy_mem_type", "(", "insn", ",", "opx_p", ")", ")", "{", "case", "OP_TYPE_MEM1", ":", "case", "OP_TYPE_MEM6", ":", "retur...	[ "Return", "true", ",", "if", "X", "or", "Y", "(", "depending", "on", "OPX_P", ")", "operand", "of", "INSN", "is", "a", "MEM", "." ]	[ "m68k" ]	m68k	sched_mem_operand_p	m68k	MPU	GCC	24,411	38	1	[]
[ "<s>", "bool", "AArch64TargetLowering", "::", "shouldExpandGetActiveLaneMask", "(", "EVT", "ResVT", ",", "EVT", "OpVT", ")", "const", "{", "if", "(", "!", "Subtarget", "->", "hasSVE", "(", ")", ")", "return", "true", ";", "if", "(", "ResVT", "!=", "MVT", ...	[ "Return", "true", "if", "the", "@", "llvm.get.active.lane.mask", "intrinsic", "should", "be", "expanded", "using", "generic", "code", "in", "SelectionDAGBuilder", "." ]	[ "AArch64", "AArch64", "MVT::nxv2i1", "MVT::nxv4i1", "MVT::nxv8i1", "MVT::nxv16i1", "MVT::i32", "MVT::i64" ]	AArch64ISelLowering168	shouldExpandGetActiveLaneMask	AArch64	CPU	LLVM	24,412	75	1	[]
[ "<s>", "static", "enum", "insn_code", "tilegx_multiply_get_opcode", "(", "const", "struct", "tilegx_multiply_insn_seq_entry", "*", "entry", ")", "{", "return", "tilegx_multiply_insn_seq_decode_opcode", "[", "entry", "->", "compressed_opcode", "]", ";", "}", "</s>" ]	[ "Returns", "the", "insn_code", "in", "ENTRY", "." ]	[ "tilegx" ]	tilegx	tilegx_multiply_get_opcode	tilegx	VLIW	GCC	24,413	21	1	[]
[ "<s>", "bool", "MipsDAGToDAGISel", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "MipsSubtarget", ">", "(", ")", ";", "bool", "Ret", "=", "SelectionDAGISel", "::", "runOnMachin...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Mips", "Mips", "Mips" ]	MipsISelDAGToDAG34	runOnMachineFunction	Mips	CPU	LLVM	24,414	41	1	[]
[ "<s>", "bool", "AArch64CallLowering", "::", "lowerReturn", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Value", "*", "Val", ",", "unsigned", "VReg", ")", "const", "{", "MachineFunction", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";"...	[ "This", "hook", "behaves", "as", "the", "extended", "lowerReturn", "function", ",", "but", "for", "targets", "that", "do", "not", "support", "swifterror", "value", "promotion", "." ]	[ "AArch64", "AArch64", "AArch64::RET_ReallyLR", "\"Return value without a vreg\"", "AArch64", "AArch64", "8" ]	AArch64CallLowering20	lowerReturn	AArch64	CPU	LLVM	24,415	247	1	[]
[ "<s>", "static", "rtx", "nvptx_get_unisimt_predicate", "(", ")", "{", "rtx", "&", "pred", "=", "cfun", "->", "machine", "->", "unisimt_predicate", ";", "return", "pred", "?", "pred", ":", "pred", "=", "gen_reg_rtx", "(", "BImode", ")", ";", "}", "</s>" ]	[ "Return", "a", "BImode", "``", "predicate", "''", "register", "for", "uniform-simt", ",", "similar", "to", "above", "." ]	[ "nvptx" ]	nvptx	nvptx_get_unisimt_predicate	nvptx	GPU	GCC	24,416	29	1	[]
[ "<s>", "bool", "isMemUseUpRegs", "(", ")", "const", "override", "{", "return", "UseUpRegs", ";", "}", "</s>" ]	[ "isMemUseUpRegs", "-", "Is", "memory", "operand", "use", "up", "regs", ",", "for", "example", ",", "intel", "MS", "inline", "asm", "may", "use", "ARR", "[", "baseReg", "+", "IndexReg", "+", "...", "]", "which", "may", "use", "up", "regs", "in", "[", ...	[ "X86" ]	X86Operand15	isMemUseUpRegs	X86	CPU	LLVM	24,417	11	1	[]
[ "<s>", "void", "GCNHazardRecognizer", "::", "AdvanceCycle", "(", ")", "{", "if", "(", "!", "CurrCycleInstr", ")", "return", ";", "if", "(", "CurrCycleInstr", "->", "getOpcode", "(", ")", "==", "AMDGPU", "::", "IMPLICIT_DEF", ")", "return", ";", "else", "if...	[ "AdvanceCycle", "-", "This", "callback", "is", "invoked", "whenever", "the", "next", "top-down", "instruction", "to", "be", "scheduled", "can", "not", "issue", "in", "the", "current", "cycle", ",", "either", "because", "of", "latency", "or", "resource", "confl...	[ "AMDGPU", "AMDGPU::IMPLICIT_DEF", "1" ]	GCNHazardRecognizer13	AdvanceCycle	AMDGPU	GPU	LLVM	24,418	107	1	[]
[ "<s>", "const", "MSP430InstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]	[ "TargetInstrInfo", "getter", "." ]	[ "MSP430", "MSP430" ]	MSP430Subtarget (2)1	getInstrInfo	MSP430	MPU	LLVM	24,419	14	1	[]
[ "<s>", "bool", "SystemZFrameInfo", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegiste...	[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...	[ "SystemZ", "SystemZ", "SystemZ", "SystemZ", "0", "0", "0", "1U", "0", "0", "SystemZ::FP64RegClass", "8", "SystemZ::MOV64mr", "SystemZ::MOV64mrm", "SystemZ::R15D", "0", "0", "0", "SystemZ::FP64RegClass", "SystemZ::FP64RegClass" ]	SystemZFrameInfo	spillCalleeSavedRegisters	SystemZ	CPU	LLVM	24,420	489	1	[]
[ "<s>", "SMLoc", "getStartLoc", "(", ")", "const", "override", "{", "return", "StartLoc", ";", "}", "</s>" ]	[ "getStartLoc", "-", "Get", "the", "location", "of", "the", "first", "token", "of", "this", "operand", "." ]	[ "Teak" ]	TeakAsmParser	getStartLoc	Teak	DSP	LLVM	24,421	11	1	[]
[ "<s>", "static", "HOST_WIDE_INT", "nvptx_vector_alignment", "(", "const_tree", "type", ")", "{", "unsigned", "HOST_WIDE_INT", "align", ";", "tree", "size", "=", "TYPE_SIZE", "(", "type", ")", ";", "if", "(", "tree_fits_uhwi_p", "(", "size", ")", ")", "{", "a...	[ "Limit", "vector", "alignments", "to", "BIGGEST_ALIGNMENT", "." ]	[ "nvptx" ]	nvptx	nvptx_vector_alignment	nvptx	GPU	GCC	24,422	69	1	[]
[ "<s>", "bool", "X86AsmParser", "::", "processInstruction", "(", "MCInst", "&", "Inst", ",", "const", "OperandVector", "&", "Ops", ")", "{", "return", "false", ";", "}", "</s>" ]	[ "Process", "a", "single", "instruction", "and", "collect", "debug", "info", "anchors", "." ]	[ "X86", "X86" ]	X86AsmParser1	processInstruction	X86	CPU	LLVM	24,423	19	1	[]
[ "<s>", "static", "void", "sh_option_override", "(", "void", ")", "{", "int", "regno", ";", "SUBTARGET_OVERRIDE_OPTIONS", ";", "sh_cpu", "=", "PROCESSOR_SH1", ";", "assembler_dialect", "=", "0", ";", "if", "(", "TARGET_SH2", ")", "sh_cpu", "=", "PROCESSOR_SH2", ...	[ "Implement", "TARGET_OPTION_OVERRIDE", "macro", ".", "Validate", "and", "override", "various", "options", ",", "and", "do", "some", "machine", "dependent", "initialization", "." ]	[ "sh", "0", "1", "1", "\"call-div1\"", "\"call-fp\"", "\"call-table\"", "0", "\"__sdivsi3_i4\"", "\"__sdivsi3_i4i\"", "\"__sdivsi3\"", "1", "2", "1", "2", "0", "0", "0", "0", "1", "0", "0", "\"ignoring -fschedule-insns because of exception \"", "\"handling bug\"", "0",...	sh6	sh_option_override	sh	CPU	GCC	24,424	504	1	[]
[ "<s>", "unsigned", "ARMBaseInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", ...	[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...	[ "ARM", "ARM", "ARM::STRrs", "ARM::t2STRs", "1", "2", "3", "2", "0", "3", "0", "1", "0", "ARM::STRi12", "ARM::t2STRi12", "ARM::tSTRspi", "ARM::VSTRD", "ARM::VSTRS", "1", "2", "2", "0", "1", "0", "ARM::VST1q64", "ARM::VST1d64TPseudo", "ARM::VST1d64QPseudo", "0", ...	ARMBaseInstrInfo (2)2	isStoreToStackSlot	ARM	CPU	LLVM	24,425	355	1	[]
[ "<s>", "inline", "tree", "get_svbool_t", "(", "void", ")", "{", "return", "acle_vector_types", "[", "0", "]", "[", "VECTOR_TYPE_svbool_t", "]", ";", "}", "</s>" ]	[ "Return", "the", "ACLE", "type", "svbool_t", "." ]	[ "aarch64", "0" ]	aarch64-sve-builtins	get_svbool_t	aarch64	CPU	GCC	24,426	17	1	[]
[ "<s>", "static", "bool", "need_to_save_reg", "(", "unsigned", "int", "regno", ")", "{", "if", "(", "!", "fixed_regs", "[", "regno", "]", "&&", "!", "call_used_regs", "[", "regno", "]", "&&", "df_regs_ever_live_p", "(", "regno", ")", ")", "return", "true", ...	[ "Return", "whether", "REGNO", "needs", "to", "be", "saved", "in", "the", "stack", "frame", "." ]	[ "tilegx", "0" ]	tilegx2	need_to_save_reg	tilegx	VLIW	GCC	24,427	103	1	[]
[ "<s>", "void", "SparcInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "DebugLoc", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{"...	[ "}", "Branch", "Analysis", "&", "Modification" ]	[ "Sparc", "Sparc", "0", "0", "SP::sub_even", "SP::sub_odd", "SP::sub_even64", "SP::sub_odd64", "SP::sub_even", "SP::sub_odd", "SP::sub_odd64_then_sub_even", "SP::sub_odd64_then_sub_odd", "SP::IntRegsRegClass", "SP::ORrr", "SP::G0", "SP::FPRegsRegClass", "SP::FMOVS", "SP::DFPRegsRegC...	SparcInstrInfo	copyPhysReg	Sparc	CPU	LLVM	24,428	499	1	[]
[ "<s>", "ScheduleHazardRecognizer", "::", "HazardType", "Thumb2HazardRecognizer", "::", "getHazardType", "(", "SUnit", "", "SU", ")", "{", "if", "(", "ITBlockSize", ")", "{", "MachineInstr", "", "MI", "=", "SU", "->", "getInstr", "(", ")", ";", "if", "(", ...	[ "getHazardType", "-", "Return", "the", "hazard", "type", "of", "emitting", "this", "node", "." ]	[ "ARM", "1" ]	Thumb2HazardRecognizer	getHazardType	ARM	CPU	LLVM	24,429	58	1	[]
[ "<s>", "StackOffset", "SIFrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "Register", "&", "FrameReg", ")", "const", "{", "const", "SIRegisterInfo", "*", "RI", "=", "MF", ".", "getSubtarget", "<...	[ "getFrameIndexReference", "-", "This", "method", "should", "return", "the", "base", "register", "and", "offset", "used", "to", "reference", "a", "frame", "index", "location", "." ]	[ "AMDGPU", "SI", "SI" ]	SIFrameLowering	getFrameIndexReference	AMDGPU	GPU	LLVM	24,430	64	1	[]
[ "<s>", "unsigned", "MipsMCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "if", "(", "MO", ".", "isReg", "(", ...	[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]	[ "Mips", "Mips", "32" ]	MipsMCCodeEmitter60	getMachineOpValue	Mips	CPU	LLVM	24,431	146	1	[]
[ "<s>", "unsigned", "MBlazeInstrInfo", "::", "getGlobalBaseReg", "(", "MachineFunction", "", "MF", ")", "const", "{", "MBlazeFunctionInfo", "", "MBlazeFI", "=", "MF", "->", "getInfo", "<", "MBlazeFunctionInfo", ">", "(", ")", ";", "unsigned", "GlobalBaseReg", "...	[ "getGlobalBaseReg", "-", "Return", "a", "virtual", "register", "initialized", "with", "the", "the", "global", "base", "register", "value", "." ]	[ "MBlaze", "MBlaze", "MBlaze", "MBlaze", "MBlaze", "MBlaze", "0", "MBlaze::CPURegsRegisterClass", "MBlaze::R20", "MBlaze::R20", "MBlaze" ]	MBlazeInstrInfo2	getGlobalBaseReg	MBlaze	MPU	LLVM	24,432	148	1	[]
[ "<s>", "int", "SparcSubtarget", "::", "getAdjustedFrameSize", "(", "int", "frameSize", ")", "const", "{", "if", "(", "is64Bit", "(", ")", ")", "{", "frameSize", "+=", "128", ";", "frameSize", "=", "alignTo", "(", "frameSize", ",", "16", ")", ";", "}", ...	[ "Given", "a", "actual", "stack", "size", "as", "determined", "by", "FrameInfo", ",", "this", "function", "returns", "adjusted", "framesize", "which", "includes", "space", "for", "RSA", ",", "return", "address", ",", "and", "frame", "poitner", "." ]	[ "Sparc", "Sparc", "128", "16", "92", "8" ]	SparcSubtarget1	getAdjustedFrameSize	Sparc	CPU	LLVM	24,433	51	1	[]
[ "<s>", "static", "tree", "ix86_d_handle_target_float_abi", "(", "void", ")", "{", "const", "char", "*", "abi", ";", "if", "(", "!", "(", "TARGET_80387", "\|\|", "TARGET_FLOAT_RETURNS_IN_80387", ")", ")", "abi", "=", "\"soft\"", ";", "else", "abi", "=", "\"hard...	[ "Handle", "a", "call", "to", "`", "__traits", "(", "getTargetInfo", ",", "``", "floatAbi", "''", ")", "'", "." ]	[ "i386", "\"soft\"", "\"hard\"", "1" ]	i386-d	ix86_d_handle_target_float_abi	i386	CPU	GCC	24,434	44	1	[]
[ "<s>", "void", "init", "(", "VLIWMachineScheduler", "", "dag", ",", "const", "TargetSchedModel", "", "smodel", ")", "{", "DAG", "=", "dag", ";", "SchedModel", "=", "smodel", ";", "}", "</s>" ]	[ "Initialize", "the", "machine", "model", "for", "instruction", "scheduling", "." ]	[ "Hexagon" ]	HexagonMachineScheduler	init	Hexagon	DSP	LLVM	24,435	22	1	[]
[ "<s>", "rtx", "s390_get_thread_pointer", "(", "void", ")", "{", "rtx", "tp", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "emit_move_insn", "(", "tp", ",", "gen_rtx_REG", "(", "Pmode", ",", "TP_REGNUM", ")", ")", ";", "mark_reg_pointer", "(", "tp", ",", "...	[ "Load", "the", "thread", "pointer", "into", "a", "register", "." ]	[ "s390" ]	s3903	s390_get_thread_pointer	s390	MPU	GCC	24,436	37	1	[]
[ "<s>", "bool", "SITargetLowering", "::", "isLegalAddressingMode", "(", "const", "DataLayout", "&", "DL", ",", "const", "AddrMode", "&", "AM", ",", "Type", "", "Ty", ",", "unsigned", "AS", ",", "Instruction", "", "I", ")", "const", "{", "if", "(", "AM",...	[ "isLegalAddressingMode", "-", "Return", "true", "if", "the", "addressing", "mode", "represented", "by", "AM", "is", "legal", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]	[ "AMDGPU", "SI", "SI", "SI", "SI", "4", "0", "4", "SI", "8", "4", "SI", "32", "4", "SI", "20", "\"unhandled generation\"", "0", "1", "SI", "SI", "SI", "16", "0", "1", "SI", "SI", "\"unhandled address space\"" ]	SIISelLowering139	isLegalAddressingMode	AMDGPU	GPU	LLVM	24,437	342	1	[]
[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "PPCTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "std", "::", "string", "&", "Constraint", ",", "EVT", "VT", ")", "const", "{", "if", "(", "Co...	[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]	[ "PowerPC", "PPC", "1", "0", "MVT::i64", "PPC", "PPC", "0U", "PPC::G8RC_NOX0RegClass", "0U", "PPC::GPRC_NOR0RegClass", "MVT::i64", "PPC", "PPC", "0U", "PPC::G8RCRegClass", "0U", "PPC::GPRCRegClass", "MVT::f32", "MVT::i32", "0U", "PPC::F4RCRegClass", "MVT::f64", "MVT::i64...	PPCISelLowering173	getRegForInlineAsmConstraint	PowerPC	CPU	LLVM	24,438	235	1	[]
[ "<s>", "virtual", "const", "rvexInstrInfo", "*", "getInstrInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]	[ "TargetInstrInfo", "getter", "." ]	[ "rvex", "rvex" ]	rvexTargetMachine	getInstrInfo	rvex	VLIW	LLVM	24,439	14	1	[]
[ "<s>", "static", "machine_mode", "rs6000_eh_return_filter_mode", "(", "void", ")", "{", "return", "TARGET_32BIT", "?", "SImode", ":", "word_mode", ";", "}", "</s>" ]	[ "target", "hook", "eh_return_filter_mode" ]	[ "rs6000" ]	rs60004	rs6000_eh_return_filter_mode	rs6000	CPU	GCC	24,440	15	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"ARC DAG->DAG Pattern Instruction Selection\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "ARC", "\"ARC DAG->DAG Pattern Instruction Selection\"" ]	ARCISelDAGToDAG	getPassName	ARC	MPU	LLVM	24,441	11	1	[]
[ "<s>", "static", "bool", "z8k_function_value_regno_p", "(", "const", "unsigned", "int", "regno", ")", "{", "return", "TARGET_STD_RET", "?", "(", "regno", ">=", "4", "&&", "regno", "<=", "7", ")", ":", "regno", "==", "2", ";", "}", "</s>" ]	[ "True", "if", "N", "is", "a", "possible", "register", "number", "for", "a", "function", "value", "as", "seen", "by", "the", "caller", "." ]	[ "z8k", "4", "7", "2" ]	z8k	z8k_function_value_regno_p	z8k	MPU	GCC	24,442	28	1	[]
[ "<s>", "static", "HOST_WIDE_INT", "riscv_first_stack_step", "(", "struct", "riscv_frame_info", "*", "frame", ")", "{", "HOST_WIDE_INT", "frame_total_constant_size", ";", "if", "(", "!", "frame", "->", "total_size", ".", "is_constant", "(", ")", ")", "frame_total_con...	[ "For", "stack", "frames", "that", "ca", "n't", "be", "allocated", "with", "a", "single", "ADDI", "instruction", ",", "compute", "the", "best", "value", "to", "initially", "allocate", ".", "It", "must", "at", "a", "minimum", "allocate", "enough", "space", "...	[ "riscv", "0", "1", "2", "8", "2", "0" ]	riscv1	riscv_first_stack_step	riscv	CPU	GCC	24,443	190	1	[]
[ "<s>", "bool", "mips_expand_ext_as_unaligned_load", "(", "rtx", "dest", ",", "rtx", "src", ",", "HOST_WIDE_INT", "width", ",", "HOST_WIDE_INT", "bitpos", ",", "bool", "unsigned_p", ")", "{", "rtx", "left", ",", "right", ",", "temp", ";", "rtx", "dest1", "=",...	[ "Try", "to", "use", "left/right", "loads", "to", "expand", "an", "``", "extv", "''", "or", "``", "extzv", "''", "pattern", ".", "DEST", ",", "SRC", ",", "WIDTH", "and", "BITPOS", "are", "the", "operands", "passed", "to", "the", "expander", ";", "the", ...	[ "mips" ]	mips	mips_expand_ext_as_unaligned_load	mips	CPU	GCC	24,444	221	1	[]
[ "<s>", "static", "unsigned", "riscv_pass_mode_in_fpr_p", "(", "enum", "machine_mode", "mode", ")", "{", "if", "(", "GET_MODE_UNIT_SIZE", "(", "mode", ")", "<=", "UNITS_PER_FP_ARG", ")", "{", "if", "(", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_FLOAT", ")...	[ "If", "MODE", "represents", "an", "argument", "that", "can", "be", "passed", "or", "returned", "in", "floating-point", "registers", ",", "return", "the", "number", "of", "registers", ",", "else", "0", "." ]	[ "riscv", "1", "2", "0" ]	riscv2	riscv_pass_mode_in_fpr_p	riscv	CPU	GCC	24,445	48	1	[]
[ "<s>", "bool", "insertEdge", "(", "Register", "Reg", ")", "{", "return", "Edges", ".", "insert", "(", "Reg", ")", ".", "second", ";", "}", "</s>" ]	[ "Update", "the", "call", "graph", "after", "inserting", "a", "new", "edge", "." ]	[ "X86" ]	X86DomainReassignment11	insertEdge	X86	CPU	LLVM	24,446	18	1	[]
[ "<s>", "RegisterBankInfo", "::", "InstructionMappings", "AArch64RegisterBankInfo", "::", "getInstrAlternativeMappings", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "TargetOpcode", "...	[ "Get", "the", "alternative", "mappings", "for", "MI", "." ]	[ "AArch64", "AArch64", "0", "32", "64", "3", "1", "1", "3", "2", "1", "3", "0", "3", "AArch64::GPRRegBankID", "AArch64::FPRRegBankID" ]	AArch64RegisterBankInfo3	getInstrAlternativeMappings	AArch64	CPU	LLVM	24,447	237	1	[]
[ "<s>", "static", "rtx", "nvptx_function_value", "(", "const_tree", "type", ",", "const_tree", "ARG_UNUSED", "(", "func", ")", ",", "bool", "outgoing", ")", "{", "machine_mode", "mode", "=", "promote_return", "(", "TYPE_MODE", "(", "type", ")", ")", ";", "if"...	[ "TARGET_FUNCTION_VALUE", "implementation", ".", "Returns", "an", "RTX", "representing", "the", "place", "where", "function", "FUNC", "returns", "or", "receives", "a", "value", "of", "data", "type", "TYPE", "." ]	[ "nvptx" ]	nvptx	nvptx_function_value	nvptx	GPU	GCC	24,448	64	1	[]
[ "<s>", "void", "X86PassConfig", "::", "addPreEmitPass2", "(", ")", "{", "const", "Triple", "&", "TT", "=", "TM", "->", "getTargetTriple", "(", ")", ";", "const", "MCAsmInfo", "*", "MAI", "=", "TM", "->", "getMCAsmInfo", "(", ")", ";", "addPass", "(", "...	[ "Targets", "may", "add", "passes", "immediately", "before", "machine", "code", "is", "emitted", "in", "this", "callback", "." ]	[ "X86", "X86", "X86", "X86", "X86", "X86", "\"objc_retainAutoreleasedReturnValue\"", "\"objc_unsafeClaimAutoreleasedReturnValue\"" ]	X86TargetMachine131	addPreEmitPass2	X86	CPU	LLVM	24,449	204	1	[]
[ "<s>", "bool", "SPIRVPassConfig", "::", "addIRTranslator", "(", ")", "{", "addPass", "(", "new", "IRTranslator", "(", "getOptLevel", "(", ")", ")", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "This", "method", "should", "install", "an", "IR", "translator", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "with", "possibly", "generic", "opcodes", "." ]	[ "SPIRV", "SPIRV" ]	SPIRVTargetMachine	addIRTranslator	SPIRV	Virtual ISA	LLVM	24,450	22	1	[]
[ "<s>", "bool", "n9_3r2w_consumed_by_ex_dep_p", "(", "rtx_insn", "*", "consumer", ",", "rtx", "def_reg", ")", "{", "rtx", "use_rtx", ";", "switch", "(", "get_attr_type", "(", "consumer", ")", ")", "{", "case", "TYPE_ALU", ":", "case", "TYPE_PBSAD", ":", "case...	[ "Check", "the", "dependency", "between", "the", "producer", "defining", "DEF_REG", "and", "CONSUMER", "requiring", "input", "operand", "at", "EX", "." ]	[ "nds32", "0" ]	nds32-pipelines-auxiliary5	n9_3r2w_consumed_by_ex_dep_p	nds32	CPU	GCC	24,451	218	1	[]
[ "<s>", "static", "bool", "s390_expand_vec_compare_scalar", "(", "enum", "rtx_code", "", "code", ",", "rtx", "cmp1", ",", "rtx", "cmp2", ",", "rtx", "", "cc", ")", "{", "machine_mode", "cmp_mode", ";", "bool", "swap_p", "=", "false", ";", "switch", "(", ...	[ "Helper", "function", "for", "s390_emit_compare", ".", "If", "possible", "emit", "a", "64", "bit", "FP", "compare", "using", "the", "single", "element", "variant", "of", "vector", "instructions", ".", "Replace", "CODE", "with", "the", "comparison", "code", "to...	[ "s390", "2" ]	s3905	s390_expand_vec_compare_scalar	s390	MPU	GCC	24,452	237	1	[]
[ "<s>", "TargetPassConfig", "", "XtensaTargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "XtensaPassConfig", "(", "", "this", ",", "PM", ")", ";", "}", "</s>" ]	[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]	[ "Xtensa", "Xtensa", "Xtensa" ]	XtensaTargetMachine	createPassConfig	Xtensa	MPU	LLVM	24,453	22	1	[]
[ "<s>", "static", "bool", "tilegx_scalar_mode_supported_p", "(", "machine_mode", "mode", ")", "{", "switch", "(", "mode", ")", "{", "case", "QImode", ":", "case", "HImode", ":", "case", "SImode", ":", "case", "DImode", ":", "case", "TImode", ":", "return", ...	[ "Implement", "TARGET_SCALAR_MODE_SUPPORTED_P", "." ]	[ "tilegx" ]	tilegx2	tilegx_scalar_mode_supported_p	tilegx	VLIW	GCC	24,454	47	1	[]
[ "<s>", "BitVector", "SystemZRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getT...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "SystemZ", "SystemZ", "SystemZ::R11D", "SystemZ::R11W", "SystemZ::R10Q", "SystemZ::R15D", "SystemZ::R15W", "SystemZ::R14Q" ]	SystemZRegisterInfo24	getReservedRegs	SystemZ	CPU	LLVM	24,455	104	1	[]
[ "<s>", "static", "void", "ft32_setup_incoming_varargs", "(", "cumulative_args_t", "cum_v", ",", "const", "function_arg_info", "&", "arg", ",", "int", "", "pretend_size", ",", "int", "no_rtl", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATIVE_ARGS", "", "cum", "=", "get_...	[ "Worker", "function", "for", "TARGET_SETUP_INCOMING_VARARGS", "." ]	[ "ft32", "0", "24", "24", "0" ]	ft321	ft32_setup_incoming_varargs	ft32	MPU	GCC	24,456	87	1	[]
[ "<s>", "unsigned", "SNESAsmParser", "::", "validateTargetOperandClass", "(", "MCParsedAsmOperand", "&", "AsmOp", ",", "unsigned", "ExpectedKind", ")", "{", "SNESOperand", "&", "Op", "=", "static_cast", "<", "SNESOperand", "&", ">", "(", "AsmOp", ")", ";", "Match...	[ "Allow", "a", "target", "to", "add", "special", "case", "operand", "matching", "for", "things", "that", "tblgen", "doesn't/ca", "n't", "handle", "effectively", "." ]	[ "SNES", "SNES", "SNES", "SNES", "\"r\"", "SNES::NoRegister", "SNES::NoRegister" ]	SNESAsmParser	validateTargetOperandClass	SNES	DSP	LLVM	24,457	198	1	[]
[ "<s>", "static", "bool", "avr_hard_regno_call_part_clobbered", "(", "unsigned", "regno", ",", "machine_mode", "mode", ")", "{", "if", "(", "!", "avr_hard_regno_mode_ok", "(", "regno", ",", "mode", ")", ")", "return", "0", ";", "return", "(", "(", "regno", "<...	[ "Implement", "`", "HARD_REGNO_CALL_PART_CLOBBERED", "'", "." ]	[ "avr", "0", "1" ]	avr7	avr_hard_regno_call_part_clobbered	avr	MPU	GCC	24,458	75	1	[]
[ "<s>", "static", "unsigned", "convertToFlagSettingOpc", "(", "unsigned", "Opc", ",", "bool", "&", "Is64Bit", ")", "{", "switch", "(", "Opc", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Opcode has no flag setting equivalent!\"", ")", ";", "case", "AArch64...	[ "Return", "the", "opcode", "that", "set", "flags", "when", "possible", "." ]	[ "AArch64", "\"Opcode has no flag setting equivalent!\"", "AArch64::ADDWri", "AArch64::ADDSWri", "AArch64::ADDWrr", "AArch64::ADDSWrr", "AArch64::ADDWrs", "AArch64::ADDSWrs", "AArch64::ADDWrx", "AArch64::ADDSWrx", "AArch64::ANDWri", "AArch64::ANDSWri", "AArch64::ANDWrr", "AArch64::ANDSWrr",...	AArch64InstrInfo (2)	convertToFlagSettingOpc	AArch64	CPU	LLVM	24,459	390	1	[]
[ "<s>", "static", "void", "arc_setup_incoming_varargs", "(", "cumulative_args_t", "args_so_far", ",", "const", "function_arg_info", "&", "arg", ",", "int", "*", "pretend_size", ",", "int", "no_rtl", ")", "{", "int", "first_anon_arg", ";", "CUMULATIVE_ARGS", "next_cum...	[ "Do", "any", "needed", "setup", "for", "a", "variadic", "function", ".", "For", "the", "ARC", ",", "we", "must", "create", "a", "register", "parameter", "block", ",", "and", "then", "copy", "any", "anonymous", "arguments", "in", "registers", "to", "memory"...	[ "arc", "0" ]	arc1	arc_setup_incoming_varargs	arc	MPU	GCC	24,460	126	1	[]
[ "<s>", "static", "void", "visium_add_cfa_restore_note", "(", "rtx", "reg", ")", "{", "cfa_restores", "=", "alloc_reg_note", "(", "REG_CFA_RESTORE", ",", "reg", ",", "cfa_restores", ")", ";", "}", "</s>" ]	[ "Queue", "a", "REG_CFA_RESTORE", "note", "until", "next", "stack", "manipulation", "insn", "." ]	[ "visium" ]	visium	visium_add_cfa_restore_note	visium	Virtual ISA	GCC	24,461	20	1	[]
[ "<s>", "bool", "PPCTargetLowering", "::", "SelectAddressRegReg", "(", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Index", ",", "SelectionDAG", "&", "DAG", ",", "MaybeAlign", "EncodingAlignment", ")", "const", "{", "if", "(", "SelectAddre...	[ "SelectAddressRegReg", "-", "Given", "the", "specified", "addressed", ",", "check", "to", "see", "if", "it", "can", "be", "more", "efficiently", "represented", "as", "[", "r+imm", "]", "." ]	[ "PowerPC", "PPC", "0", "ISD::ADD", "1", "1", "PPCISD::Lo", "0", "1", "ISD::OR", "1", "0", "1", "0", "0", "1" ]	PPCISelLowering100	SelectAddressRegReg	PowerPC	CPU	LLVM	24,462	276	1	[]
[ "<s>", "static", "void", "emitSPUpdate", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "const", "TargetInstrInfo", "&", "TII", ",", "const", "DebugLoc", "&", "dl", ",", "const", "ThumbRegisterInfo", "&", "M...	[ "Emit", "a", "series", "of", "instructions", "to", "increment", "/", "decrement", "the", "stack", "pointer", "by", "a", "constant", "value", "." ]	[ "ARM", "ARM::SP", "ARM::SP" ]	Thumb1FrameLowering13	emitSPUpdate	ARM	CPU	LLVM	24,463	66	1	[]
[ "<s>", "BitVector", "TGSIRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "rsv", "(", "getNumRegs", "(", ")", ")", ";", "rsv", ".", "set", "(", "TGSI", "::", "TEMP0x", ")", ";", "rsv", "....	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "TGSI", "TGSI", "TGSI::TEMP0x", "TGSI::TEMP0y", "TGSI::TEMP0z", "TGSI::TEMP0w", "TGSI::TEMP0", "TGSI::SV0x", "TGSI::SV0y", "TGSI::SV0z", "TGSI::SV0w", "TGSI::SV0", "TGSI::SV1x", "TGSI::SV1y", "TGSI::SV1z", "TGSI::SV1w", "TGSI::SV1", "TGSI::SV2x", "TGSI::SV2y", "TGSI::SV2z", "...	TGSIRegisterInfo	getReservedRegs	TGSI	Virtual ISA	LLVM	24,464	339	1	[]
[ "<s>", "MachineBasicBlock", "", "Z80TargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "", "BB", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_...	[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]	[ "Z80", "Z80", "\"Unexpected instr type to insert\"", "Z80::Select8", "Z80::Select16", "Z80::Select24", "Z80::SExt8", "Z80::SExt16", "Z80::SExt24" ]	Z80ISelLowering2	EmitInstrWithCustomInserter	Z80	MPU	LLVM	24,465	80	1	[]
[ "<s>", "static", "void", "nvptx_goacc_reduction_fini", "(", "gcall", "", "call", ",", "offload_attrs", "", "oa", ")", "{", "gimple_stmt_iterator", "gsi", "=", "gsi_for_stmt", "(", "call", ")", ";", "tree", "lhs", "=", "gimple_call_lhs", "(", "call", ")", "...	[ "NVPTX", "implementation", "of", "GOACC_REDUCTION_FINI", "." ]	[ "nvptx", "1", "2", "3", "4", "2", "0", "1", "5" ]	nvptx1	nvptx_goacc_reduction_fini	nvptx	GPU	GCC	24,466	354	1	[]
[ "<s>", "bool", "SystemZDAGToDAGISel", "::", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "unsigned", "ConstraintID", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "{", "SystemZAddressingMode", "::", "AddrForm", ...	[ "SelectInlineAsmMemoryOperand", "-", "Select", "the", "specified", "address", "as", "a", "target", "addressing", "mode", ",", "according", "to", "the", "specified", "constraint", "." ]	[ "SystemZ", "SystemZ", "SystemZAddressingMode::AddrForm", "SystemZAddressingMode::DispRange", "\"Unexpected asm memory constraint\"", "SystemZAddressingMode::FormBD", "SystemZAddressingMode::Disp12Only", "SystemZAddressingMode::FormBDXNormal", "SystemZAddressingMode::Disp12Only", "SystemZAddressing...	SystemZISelDAGToDAG37	SelectInlineAsmMemoryOperand	SystemZ	CPU	LLVM	24,467	186	1	[]
[ "<s>", "MSP430Subtarget", "::", "MSP430Subtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "TargetMachine", "&", "TM", ")", ":", "MSP...	[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]	[ "MSP430", "MSP430", "MSP430", "MSP430", "\"e-m:e-p:16:16-i32:16:32-n8:16\"" ]	MSP430Subtarget4	MSP430Subtarget	MSP430	MPU	LLVM	24,468	70	1	[]
[ "<s>", "void", "AMDGPURegisterBankInfo", "::", "split64BitValueForMapping", "(", "MachineIRBuilder", "&", "B", ",", "SmallVector", "<", "unsigned", ",", "2", ">", "&", "Regs", ",", "unsigned", "Reg", ")", "const", "{", "LLT", "S32", "=", "LLT", "::", "scalar...	[ "Split", "64-bit", "value", "Reg", "into", "two", "32-bit", "halves", "and", "populate", "them", "into", "Regs", "." ]	[ "AMDGPU", "AMDGPU", "2", "32", "AMDGPU::G_UNMERGE_VALUES" ]	AMDGPURegisterBankInfo36	split64BitValueForMapping	AMDGPU	GPU	LLVM	24,469	138	1	[]
[ "<s>", "bool", "SIMemoryLegalizer", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "bool", "Changed", "=", "false", ";", "SIMemOpAccess", "MOA", "(", "MF", ")", ";", "CC", "=", "SICacheControl", "::", "create", "(", "MF", ".", "...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AMDGPU", "SI", "SI", "SI", "SIInstrFlags::maybeAtomic" ]	SIMemoryLegalizer14	runOnMachineFunction	AMDGPU	GPU	LLVM	24,470	323	1	[]
[ "<s>", "static", "bool", "arc_must_save_return_addr", "(", "struct", "function", "*", "func", ")", "{", "if", "(", "func", "->", "machine", "->", "frame_info", ".", "save_return_addr", ")", "return", "true", ";", "return", "false", ";", "}", "</s>" ]	[ "Return", "true", "if", "the", "return", "address", "must", "be", "saved", "in", "the", "current", "function", ",", "otherwise", "return", "false", "." ]	[ "arc" ]	arc	arc_must_save_return_addr	arc	MPU	GCC	24,471	27	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"MINA32 DAG->DAG Instruction Selection\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "MINA32", "\"MINA32 DAG->DAG Instruction Selection\"" ]	MINA32ISelDAGToDAG	getPassName	MINA32	CPU	LLVM	24,472	11	1	[]
[ "<s>", "const", "RISCVTargetLowering", "*", "getTLI", "(", ")", "const", "{", "return", "TLI", ";", "}", "</s>" ]	[ "Getter", "for", "generic", "TargetLowering", "class", "." ]	[ "RI5CY", "RISCV" ]	RISCVTargetTransformInfo	getTLI	RI5CY	CPU	LLVM	24,473	12	1	[]
[ "<s>", "DecodeStatus", "ARCDisassembler", "::", "getInstruction", "(", "MCInst", "&", "Instr", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "vStream", ",", "raw_ostream", "&",...	[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]	[ "ARC", "ARC", "2", "0", "1", "0xF7", "3", "0x08", "4", "0", "8", "\"Successfully decoded 64-bit instruction.\"", "\"Not a 64-bit instruction, falling back to 32-bit.\"", "6", "\"Successfully decoded 16-bit instruction with limm.\"", "\"Not a 16-bit instruction with limm, try without it...	ARCDisassembler9	getInstruction	ARC	MPU	LLVM	24,474	331	1	[]
[ "<s>", "virtual", "const", "ARMBaseInstrInfo", "*", "getInstrInfo", "(", ")", "const", "{", "return", "InstrInfo", ".", "get", "(", ")", ";", "}", "</s>" ]	[ "TargetInstrInfo", "getter", "." ]	[ "ARM", "ARM" ]	ARMTargetMachine	getInstrInfo	ARM	CPU	LLVM	24,475	17	1	[]
[ "<s>", "int", "romp_using_r14", "(", ")", "{", "return", "(", "write_symbols", "!=", "NO_DEBUG", "\|\|", "current_function_profile", "\|\|", "get_pool_size", "(", ")", "!=", "0", "\|\|", "romp_makes_calls", "(", ")", ")", ";", "}", "</s>" ]	[ "Return", "non-zero", "if", "this", "function", "will", "use", "r14", "as", "a", "pointer", "to", "its", "constant", "pool", "." ]	[ "romp", "0" ]	romp	romp_using_r14	romp	MPU	GCC	24,476	25	1	[]
[ "<s>", "const", "char", "", "mips_output_sync_loop", "(", "rtx_insn", "", "insn", ",", "rtx", "*", "operands", ")", "{", "mips_branch_likely", "=", "TARGET_FIX_R10000", ";", "mips_process_sync_loop", "(", "insn", ",", "operands", ")", ";", "mips_push_asm_switch"...	[ "Output", "and/or", "return", "the", "asm", "template", "for", "sync", "loop", "INSN", ",", "which", "has", "the", "operands", "given", "by", "OPERANDS", "." ]	[ "mips", "\"\"" ]	mips	mips_output_sync_loop	mips	CPU	GCC	24,477	77	1	[]
[ "<s>", "bool", "TVMReplacePhysRegs", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "{", "dbgs", "(", ")", "<<", "\"******** Replace Physical Registers ******\\n\"", "<<", "\"******** Function: \"", "<<", "MF", ".",...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "TVM", "TVM", "\"******** Replace Physical Registers ******\\n\"", "\"******** Function: \"", "TVM", "\"LiveIntervals shouldn't be active yet!\"", "TVM::NoRegister", "1", "TVM::NUM_TARGET_REGS", "TVM::VALUE_STACK", "TVM::ARGUMENTS", "TVM::NoRegister", "TVM::NoRegister" ]	TVMReplacePhysRegs	runOnMachineFunction	TVM	Virtual ISA	LLVM	24,478	242	1	[]
[ "<s>", "MVT", "::", "SimpleValueType", "PIC16TargetLowering", "::", "getSetCCResultType", "(", "EVT", "ValType", ")", "const", "{", "return", "MVT", "::", "i8", ";", "}", "</s>" ]	[ "Return", "the", "value", "type", "to", "use", "for", "ISD", ":", ":SETCC", "." ]	[ "PIC16", "MVT::SimpleValueType", "PIC16", "MVT::i8" ]	PIC16ISelLowering	getSetCCResultType	PIC16	MPU	LLVM	24,479	18	1	[]
[ "<s>", "void", "initialize", "(", "Attributor", "&", "A", ")", "override", "{", "Function", "*", "F", "=", "getAssociatedFunction", "(", ")", ";", "CallingConv", "::", "ID", "CC", "=", "F", "->", "getCallingConv", "(", ")", ";", "bool", "CallingConvSupport...	[ "Initialize", "the", "strategy", "after", "building", "the", "DAG", "for", "a", "new", "region", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU::isGraphics" ]	AMDGPUAttributor5	initialize	AMDGPU	GPU	LLVM	24,480	121	1	[]
[ "<s>", "static", "void", "s390_register_info_arg_fpr", "(", ")", "{", "int", "i", ";", "int", "min_stdarg_fpr", "=", "INT_MAX", ",", "max_stdarg_fpr", "=", "-", "1", ";", "int", "min_preserve_fpr", "=", "INT_MAX", ",", "max_preserve_fpr", "=", "-", "1", ";",...	[ "Set", "the", "bits", "in", "fpr_bitmap", "for", "FPRs", "which", "need", "to", "be", "saved", "due", "to", "stdarg", "or", "-mpreserve-args", ".", "This", "is", "a", "helper", "routine", "for", "s390_register_info", "." ]	[ "s390", "1", "1", "1", "1", "1", "1", "1" ]	s3901	s390_register_info_arg_fpr	s390	MPU	GCC	24,481	185	1	[]
[ "<s>", "bool", "HexagonBitSimplify", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "*", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "auto", "&", "HST", "=", "MF", ".",...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]	HexagonBitSimplify26	runOnMachineFunction	Hexagon	DSP	LLVM	24,482	344	1	[]
[ "<s>", "void", "WDC65816InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", ...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "WDC65816", "WDC", "WDC::AccRegsRegClass", "WDC::STAabsl", "\"Cannot store this register to stack slot!\"" ]	WDC65816InstrInfo	storeRegToStackSlot	WDC65816	MPU	LLVM	24,483	164	1	[]
[ "<s>", "static", "bool", "s390_legitimate_constant_p", "(", "machine_mode", "mode", ",", "rtx", "op", ")", "{", "if", "(", "TARGET_VX", "&&", "VECTOR_MODE_P", "(", "mode", ")", "&&", "GET_CODE", "(", "op", ")", "==", "CONST_VECTOR", ")", "{", "if", "(", ...	[ "Returns", "true", "if", "the", "constant", "value", "OP", "is", "a", "legitimate", "general", "operand", ".", "It", "is", "given", "that", "OP", "satisfies", "CONSTANT_P", "or", "is", "a", "CONST_DOUBLE", "." ]	[ "s390", "16", "0", "0", "1", "1", "0", "1", "0" ]	s390	s390_legitimate_constant_p	s390	MPU	GCC	24,484	120	1	[]
[ "<s>", "bool", "fixupNeedsRelaxationAdvanced", "(", "const", "MCFixup", "&", "Fixup", ",", "bool", "Resolved", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ",", "const", "bool", "WasForced"...	[ "Target", "specific", "predicate", "for", "whether", "a", "given", "fixup", "requires", "the", "associated", "instruction", "to", "be", "relaxed", "." ]	[ "MSP430" ]	MSP430AsmBackend	fixupNeedsRelaxationAdvanced	MSP430	MPU	LLVM	24,485	35	1	[]
[ "<s>", "void", "addExpr", "(", "MCInst", "&", "Inst", ",", "const", "MCExpr", "*", "Expr", ")", "const", "{", "if", "(", "Expr", "==", "0", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "0", ")", ")", ";", "else", "if", ...	[ "Add", "a", "new", "MCExpr", "operand", "." ]	[ "Patmos", "0", "0" ]	PatmosAsmParser	addExpr	Patmos	VLIW	LLVM	24,486	78	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "Mach...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "AMDGPU" ]	R600OptimizeVectorRegisters (2)	getAnalysisUsage	AMDGPU	GPU	LLVM	24,487	60	1	[]
[ "<s>", "InstructionCost", "getArithmeticInstrCost", "(", "unsigned", "Opcode", ",", "Type", "*", "Ty", ",", "TTI", "::", "TargetCostKind", "CostKind", "=", "TTI", "::", "TCK_RecipThroughput", ",", "TTI", "::", "OperandValueKind", "Opd1Info", "=", "TTI", "::", "O...	[ "This", "is", "an", "approximation", "of", "reciprocal", "throughput", "of", "a", "math/logic", "op", "." ]	[ "Lanai", "ISD::MUL", "ISD::SDIV", "ISD::UDIV", "ISD::UREM", "64" ]	LanaiTargetTransformInfo11	getArithmeticInstrCost	Lanai	CPU	LLVM	24,488	161	1	[]
[ "<s>", "bool", "arm_validize_comparison", "(", "rtx", "", "comparison", ",", "rtx", "", "op1", ",", "rtx", "", "op2", ")", "{", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "", "comparison", ")", ";", "int", "code_int", ";", "machine_mode", "mod...	[ "Returns", "true", "if", "a", "valid", "comparison", "operation", "and", "makes", "the", "operands", "in", "a", "form", "that", "is", "valid", "." ]	[ "arm", "0", "1", "1" ]	arm7	arm_validize_comparison	arm	CPU	GCC	24,489	324	1	[]
[ "<s>", "Optional", "<", "uint64_t", ">", "X86MCInstrAnalysis", "::", "evaluateMemoryOperandAddress", "(", "const", "MCInst", "&", "Inst", ",", "uint64_t", "Addr", ",", "uint64_t", "Size", ")", "const", "{", "const", "MCInstrDesc", "&", "MCID", "=", "Info", "->...	[ "Given", "an", "instruction", "tries", "to", "get", "the", "address", "of", "a", "memory", "operand", "." ]	[ "X86", "X86", "X86II::getMemoryOperandNo", "1", "X86II::getOperandBias", "X86::AddrSegmentReg", "X86::AddrBaseReg", "X86::AddrIndexReg", "X86::AddrScaleAmt", "X86::AddrDisp", "0", "0", "1", "X86::RIP" ]	X86MCTargetDesc21	evaluateMemoryOperandAddress	X86	CPU	LLVM	24,490	211	1	[]
[ "<s>", "MCContext", "&", "getContext", "(", ")", "const", "{", "return", "Streamer", ".", "getContext", "(", ")", ";", "}", "</s>" ]	[ "Return", "the", "LLVMContext", "used", "by", "the", "analysis", "." ]	[ "SHUXI" ]	SHUXITargetStreamer	getContext	SHUXI	CPU	LLVM	24,491	15	1	[]
[ "<s>", "SDValue", "PPCTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Wasn't expecting to ...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "PowerPC", "PPC", "\"Wasn't expecting to be able to lower this!\"", "ISD::ConstantPool", "ISD::BlockAddress", "ISD::GlobalAddress", "ISD::GlobalTLSAddress", "\"TLS not implemented for PPC\"", "ISD::JumpTable", "ISD::SETCC", "ISD::INIT_TRAMPOLINE", "ISD::ADJUST_TRAMPOLINE", "ISD::VASTART", ...	PPCISelLowering21	LowerOperation	PowerPC	CPU	LLVM	24,492	391	1	[]
[ "<s>", "bool", "X86TargetLowering", "::", "isGAPlusOffset", "(", "SDNode", "", "N", ",", "const", "GlobalValue", "", "&", "GA", ",", "int64_t", "&", "Offset", ")", "const", "{", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "X86ISD", "::", "Wrap...	[ "Returns", "true", "(", "and", "the", "GlobalValue", "and", "the", "offset", ")", "if", "the", "node", "is", "a", "GlobalAddress", "+", "offset", "." ]	[ "X86", "X86", "X86ISD::Wrapper", "0", "0", "0" ]	X86ISelLowering (2)	isGAPlusOffset	X86	CPU	LLVM	24,493	106	1	[]
[ "<s>", "void", "SPURegisterInfo", "::", "determineFrameLayout", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "unsigned", "FrameSize", "=", "MFI", "->", "getStackSize", "(",...	[ "Determine", "the", "frame", "layout", "but", "do", "not", "update", "the", "machine", "function", "." ]	[ "CellSPU", "SPU", "\"Alignment is not power of 2\"", "1" ]	SPURegisterInfo1	determineFrameLayout	CellSPU	MPU	LLVM	24,494	138	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "AAResultsWrapperPass", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "MemorySSAWrapperPass", ">", "(", ")", ";", "AU", "...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "AMDGPU" ]	AMDGPUPromoteKernelArguments	getAnalysisUsage	AMDGPU	GPU	LLVM	24,495	35	1	[]
[ "<s>", "bool", "AArch64FrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "Targe...	[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...	[ "AArch64", "AArch64", "AArch64::GPR64RegClass", "AArch64::LSPair64_LDR", "AArch64::LS64_LDR", "AArch64::FPR64RegClass", "AArch64::LSFPPair64_LDR", "AArch64::LSFP64_LDR" ]	AArch64FrameLowering24	restoreCalleeSavedRegisters	AArch64	CPU	LLVM	24,496	114	1	[]
[ "<s>", "virtual", "void", "schedNode", "(", "SUnit", "*", "SU", ",", "bool", "IsTopNode", ")", "{", "}", "</s>" ]	[ "ScheduleDAGMI", "has", "scheduled", "an", "instruction", "-", "tell", "HazardRec", "about", "it", "." ]	[ "Patmos" ]	PatmosSchedStrategy	schedNode	Patmos	VLIW	LLVM	24,497	13	1	[]
[ "<s>", "void", "SystemZPostRASchedStrategy", "::", "initialize", "(", "ScheduleDAGMI", "*", "dag", ")", "{", "DEBUG", "(", "HazardRec", "->", "dumpState", "(", ")", ";", ")", ";", "}", "</s>" ]	[ "Initialize", "the", "strategy", "after", "building", "the", "DAG", "for", "a", "new", "region", "." ]	[ "SystemZ", "SystemZ" ]	SystemZMachineScheduler12	initialize	SystemZ	CPU	LLVM	24,498	21	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineDominanceFrontier", ">", "(", ")", ";", "AU",...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "Hexagon" ]	HexagonRDFOpt	getAnalysisUsage	Hexagon	DSP	LLVM	24,499	42	1	[]

[ "<s>", "const", "char", "*", "arm_output_iwmmxt_tinsr", "(", "rtx", "*", "operands", ")", "{", "int", "mask", "=", "INTVAL", "(", "operands", "[", "3", "]", ")", ";", "int", "i", ";", "char", "templ", "[", "50", "]", ";", "int", "units", "=", "mode...

[ "Output", "assembly", "for", "a", "WMMX", "tinsr", "instruction", "." ]

[ "arm", "3", "50", "0", "1", "0", "0", "0x01", "1", "1", "0", "\"tinsrb%%?\\t%%0, %%2, #%d\"", "\"tinsrh%%?\\t%%0, %%2, #%d\"", "\"tinsrw%%?\\t%%0, %%2, #%d\"", "\"\"" ]

arm

arm_output_iwmmxt_tinsr

arm

CPU

GCC

24,400

174

1

[]

[ "<s>", "void", "ix86_add_new_builtins", "(", "HOST_WIDE_INT", "isa", ",", "HOST_WIDE_INT", "isa2", ")", "{", "isa", "&=", "~", "OPTION_MASK_ISA_64BIT", ";", "if", "(", "(", "isa", "&", "deferred_isa_values", ")", "==", "0", "&&", "(", "isa2", "&", "deferred_...

[ "Add", "any", "new", "builtin", "functions", "for", "a", "given", "ISA", "that", "may", "not", "have", "been", "declared", ".", "This", "saves", "a", "bit", "of", "space", "compared", "to", "adding", "all", "of", "the", "declarations", "to", "the", "tree...

[ "i386", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1" ]

i386-builtins1

ix86_add_new_builtins

i386

CPU

GCC

24,401

271

1

[]

[ "<s>", "MCSymbol", "*", "X86MCInstLower", "::", "GetSymbolFromOperand", "(", "const", "MachineOperand", "&", "MO", ")", "const", "{", "const", "Triple", "&", "TT", "=", "TM", ".", "getTargetTriple", "(", ")", ";", "if", "(", "MO", ".", "isGlobal", "(", "...

[ "Lower", "an", "MO_GlobalAddress", "or", "MO_ExternalSymbol", "operand", "to", "an", "MCSymbol", "." ]

[ "X86", "X86", "\"Isn't a symbol reference\"", "128", "X86II::MO_DLLIMPORT", "\"__imp_\"", "X86II::MO_COFFSTUB", "\".refptr.\"", "X86II::MO_DARWIN_NONLAZY", "X86II::MO_DARWIN_NONLAZY_PIC_BASE", "\"$non_lazy_ptr\"", "X86II::MO_COFFSTUB", "\"Extern symbol not handled yet\"", "X86II::MO_DARWIN...

X86MCInstLower10

GetSymbolFromOperand

X86

CPU

LLVM

24,402

452

1

[]

[ "<s>", "virtual", "void", "print", "(", "raw_ostream", "&", "O", ")", "const", "{", "switch", "(", "Kind", ")", "{", "case", "k_Token", ":", "O", "<<", "\"Token: \\\"\"", "<<", "getToken", "(", ")", "<<", "\"\\\"\"", ";", "break", ";", "case", "k_Regis...

[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]

[ "SNES", "\"Token: \\\"\"", "\"\\\"\"", "\"Register: \"", "\"Immediate: \\\"\"", "\"\\\"\"", "\"Memri: \\\"\"", "\"\\\"\"", "\"\\n\"" ]

SNESAsmParser

print

SNES

DSP

LLVM

24,403

89

1

[]

[ "<s>", "void", "rs6000_emit_dot_insn", "(", "rtx", "dst", ",", "rtx", "src", ",", "int", "dot", ",", "rtx", "ccreg", ")", "{", "if", "(", "dot", "==", "0", ")", "{", "emit_move_insn", "(", "dst", ",", "src", ")", ";", "return", ";", "}", "if", "(...

[ "Emit", "a", "potentially", "record-form", "instruction", ",", "setting", "DST", "from", "SRC", ".", "If", "DOT", "is", "0", ",", "that", "is", "all", ";", "otherwise", ",", "set", "CCREG", "to", "the", "result", "of", "the", "signed", "comparison", "of"...

[ "rs6000", "0", "1", "2", "2" ]

rs6000

rs6000_emit_dot_insn

rs6000

CPU

GCC

24,404

150

1

[]

[ "<s>", "void", "print", "(", "raw_ostream", "&", "OS", ",", "const", "TargetRegisterInfo", "*", "TRI", "=", "nullptr", ")", "const", "{", "if", "(", "isReg", "(", ")", ")", "{", "OS", "<<", "printReg", "(", "Contents", ".", "R", ".", "Reg", ",", "T...

[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]

[ "RI5CY" ]

PULPHardwareLoops

print

RI5CY

CPU

LLVM

24,405

58

1

[]

[ "<s>", "bool", "RISCVTargetLowering", "::", "allowsMisalignedMemoryAccesses", "(", "EVT", "VT", ",", "unsigned", "AddrSpace", "=", "0", ",", "unsigned", "Align", "=", "1", ",", "MachineMemOperand", "::", "Flags", "Flags", "=", "MachineMemOperand", "::", "MONone", ...

[ "Returns", "true", "if", "the", "target", "allows", "unaligned", "memory", "accesses", "of", "the", "specified", "type", "." ]

[ "RI5CY", "RISCV", "0", "1" ]

RISCVISelLowering

allowsMisalignedMemoryAccesses

RI5CY

CPU

LLVM

24,406

63

1

[]

[ "<s>", "bool", "X86CondBrFolding", "::", "analyzeCompare", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "&", "SrcReg", ",", "int", "&", "CmpValue", ")", "{", "unsigned", "SrcRegIndex", "=", "0", ";", "unsigned", "ValueIndex", "=", "0", ";", "s...

[ "analyzeCompare", "-", "For", "a", "comparison", "instruction", ",", "return", "the", "source", "registers", "in", "SrcReg", "and", "SrcReg2", "if", "having", "two", "register", "operands", ",", "and", "the", "value", "it", "compares", "against", "in", "CmpVal...

[ "X86", "X86", "0", "0", "X86::CMP64ri32", "X86::CMP64ri8", "X86::CMP32ri", "X86::CMP32ri8", "X86::CMP16ri", "X86::CMP16ri8", "X86::CMP8ri", "0", "1", "X86::SUB64ri32", "X86::SUB64ri8", "X86::SUB32ri", "X86::SUB32ri8", "X86::SUB16ri", "X86::SUB16ri8", "X86::SUB8ri", "1", "2"...

X86CondBrFolding6

analyzeCompare

X86

CPU

LLVM

24,407

180

1

[]

[ "<s>", "void", "MSP430FrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", "front", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ...

[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]

[ "MSP430", "MSP430", "MSP430", "MSP430", "MSP430", "MSP430", "MSP430", "0", "2", "MSP430", "MSP430::PUSH16r", "MSP430::FPW", "MSP430::MOV16rr", "MSP430::FPW", "MSP430::SPW", "MSP430::FPW", "MSP430", "MSP430::PUSH16r", "MSP430::SUB16ri", "MSP430::SPW", "MSP430::SPW", "3" ]

MSP430FrameLowering1

emitPrologue

MSP430

MPU

LLVM

24,408

364

1

[]

[ "<s>", "bool", "MBlazeTargetMachine", "::", "addInstSelector", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{", "PM", ".", "add", "(", "createMBlazeISelDag", "(", "*", "this", ")", ")", ";", "return", "false", ";", ...

[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]

[ "MBlaze", "MBlaze", "MBlaze" ]

MBlazeTargetMachine1

addInstSelector

MBlaze

MPU

LLVM

24,409

30

1

[]

[ "<s>", "bool", "HexagonInstrInfo", "::", "isValidOffset", "(", "const", "int", "Opcode", ",", "const", "int", "Offset", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "case", "Hexagon", "::", "L2_loadri_io", ":", "case", "Hexagon", "::", "S2_storeri_i...

[ "Test", "the", "validity", "of", "offset", "." ]

[ "Hexagon", "Hexagon", "Hexagon::L2_loadri_io", "Hexagon::S2_storeri_io", "Hexagon", "Hexagon", "Hexagon::L2_loadrd_io", "Hexagon::S2_storerd_io", "Hexagon", "Hexagon", "Hexagon::L2_loadrh_io", "Hexagon::L2_loadruh_io", "Hexagon::S2_storerh_io", "Hexagon", "Hexagon", "Hexagon::L2_loadrb...

HexagonInstrInfo23

isValidOffset

Hexagon

DSP

LLVM

24,410

311

1

[]

[ "<s>", "static", "bool", "sched_mem_operand_p", "(", "rtx_insn", "*", "insn", ",", "bool", "opx_p", ")", "{", "switch", "(", "sched_get_opxy_mem_type", "(", "insn", ",", "opx_p", ")", ")", "{", "case", "OP_TYPE_MEM1", ":", "case", "OP_TYPE_MEM6", ":", "retur...

[ "Return", "true", ",", "if", "X", "or", "Y", "(", "depending", "on", "OPX_P", ")", "operand", "of", "INSN", "is", "a", "MEM", "." ]

[ "m68k" ]

m68k

sched_mem_operand_p

m68k

MPU

GCC

24,411

38

1

[]

[ "<s>", "bool", "AArch64TargetLowering", "::", "shouldExpandGetActiveLaneMask", "(", "EVT", "ResVT", ",", "EVT", "OpVT", ")", "const", "{", "if", "(", "!", "Subtarget", "->", "hasSVE", "(", ")", ")", "return", "true", ";", "if", "(", "ResVT", "!=", "MVT", ...

[ "Return", "true", "if", "the", "@", "llvm.get.active.lane.mask", "intrinsic", "should", "be", "expanded", "using", "generic", "code", "in", "SelectionDAGBuilder", "." ]

[ "AArch64", "AArch64", "MVT::nxv2i1", "MVT::nxv4i1", "MVT::nxv8i1", "MVT::nxv16i1", "MVT::i32", "MVT::i64" ]

AArch64ISelLowering168

shouldExpandGetActiveLaneMask

AArch64

CPU

LLVM

24,412

75

1

[]

[ "<s>", "static", "enum", "insn_code", "tilegx_multiply_get_opcode", "(", "const", "struct", "tilegx_multiply_insn_seq_entry", "*", "entry", ")", "{", "return", "tilegx_multiply_insn_seq_decode_opcode", "[", "entry", "->", "compressed_opcode", "]", ";", "}", "</s>" ]

[ "Returns", "the", "insn_code", "in", "ENTRY", "." ]

[ "tilegx" ]

tilegx

tilegx_multiply_get_opcode

tilegx

VLIW

GCC

24,413

21

1

[]

[ "<s>", "bool", "MipsDAGToDAGISel", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "MipsSubtarget", ">", "(", ")", ";", "bool", "Ret", "=", "SelectionDAGISel", "::", "runOnMachin...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Mips", "Mips", "Mips" ]

MipsISelDAGToDAG34

runOnMachineFunction

Mips

CPU

LLVM

24,414

41

1

[]

[ "<s>", "bool", "AArch64CallLowering", "::", "lowerReturn", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Value", "*", "Val", ",", "unsigned", "VReg", ")", "const", "{", "MachineFunction", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";"...

[ "This", "hook", "behaves", "as", "the", "extended", "lowerReturn", "function", ",", "but", "for", "targets", "that", "do", "not", "support", "swifterror", "value", "promotion", "." ]

[ "AArch64", "AArch64", "AArch64::RET_ReallyLR", "\"Return value without a vreg\"", "AArch64", "AArch64", "8" ]

AArch64CallLowering20

lowerReturn

AArch64

CPU

LLVM

24,415

247

1

[]

[ "<s>", "static", "rtx", "nvptx_get_unisimt_predicate", "(", ")", "{", "rtx", "&", "pred", "=", "cfun", "->", "machine", "->", "unisimt_predicate", ";", "return", "pred", "?", "pred", ":", "pred", "=", "gen_reg_rtx", "(", "BImode", ")", ";", "}", "</s>" ]

[ "Return", "a", "BImode", "``", "predicate", "''", "register", "for", "uniform-simt", ",", "similar", "to", "above", "." ]

[ "nvptx" ]

nvptx

nvptx_get_unisimt_predicate

nvptx

GPU

GCC

24,416

29

1

[]

[ "<s>", "bool", "isMemUseUpRegs", "(", ")", "const", "override", "{", "return", "UseUpRegs", ";", "}", "</s>" ]

[ "isMemUseUpRegs", "-", "Is", "memory", "operand", "use", "up", "regs", ",", "for", "example", ",", "intel", "MS", "inline", "asm", "may", "use", "ARR", "[", "baseReg", "+", "IndexReg", "+", "...", "]", "which", "may", "use", "up", "regs", "in", "[", ...

[ "X86" ]

X86Operand15

isMemUseUpRegs

X86

CPU

LLVM

24,417

11

1

[]

[ "<s>", "void", "GCNHazardRecognizer", "::", "AdvanceCycle", "(", ")", "{", "if", "(", "!", "CurrCycleInstr", ")", "return", ";", "if", "(", "CurrCycleInstr", "->", "getOpcode", "(", ")", "==", "AMDGPU", "::", "IMPLICIT_DEF", ")", "return", ";", "else", "if...

[ "AdvanceCycle", "-", "This", "callback", "is", "invoked", "whenever", "the", "next", "top-down", "instruction", "to", "be", "scheduled", "can", "not", "issue", "in", "the", "current", "cycle", ",", "either", "because", "of", "latency", "or", "resource", "confl...

[ "AMDGPU", "AMDGPU::IMPLICIT_DEF", "1" ]

GCNHazardRecognizer13

AdvanceCycle

AMDGPU

GPU

LLVM

24,418

107

1

[]

[ "<s>", "const", "MSP430InstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]

[ "TargetInstrInfo", "getter", "." ]

[ "MSP430", "MSP430" ]

MSP430Subtarget (2)1

getInstrInfo

MSP430

MPU

LLVM

24,419

14

1

[]

[ "<s>", "bool", "SystemZFrameInfo", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegiste...

[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...

[ "SystemZ", "SystemZ", "SystemZ", "SystemZ", "0", "0", "0", "1U", "0", "0", "SystemZ::FP64RegClass", "8", "SystemZ::MOV64mr", "SystemZ::MOV64mrm", "SystemZ::R15D", "0", "0", "0", "SystemZ::FP64RegClass", "SystemZ::FP64RegClass" ]

SystemZFrameInfo

spillCalleeSavedRegisters

SystemZ

CPU

LLVM

24,420

489

1

[]

[ "<s>", "SMLoc", "getStartLoc", "(", ")", "const", "override", "{", "return", "StartLoc", ";", "}", "</s>" ]

[ "getStartLoc", "-", "Get", "the", "location", "of", "the", "first", "token", "of", "this", "operand", "." ]

[ "Teak" ]

TeakAsmParser

getStartLoc

Teak

DSP

LLVM

24,421

11

1

[]

[ "<s>", "static", "HOST_WIDE_INT", "nvptx_vector_alignment", "(", "const_tree", "type", ")", "{", "unsigned", "HOST_WIDE_INT", "align", ";", "tree", "size", "=", "TYPE_SIZE", "(", "type", ")", ";", "if", "(", "tree_fits_uhwi_p", "(", "size", ")", ")", "{", "a...

[ "Limit", "vector", "alignments", "to", "BIGGEST_ALIGNMENT", "." ]

[ "nvptx" ]

nvptx

nvptx_vector_alignment

nvptx

GPU

GCC

24,422

69

1

[]

[ "<s>", "bool", "X86AsmParser", "::", "processInstruction", "(", "MCInst", "&", "Inst", ",", "const", "OperandVector", "&", "Ops", ")", "{", "return", "false", ";", "}", "</s>" ]

[ "Process", "a", "single", "instruction", "and", "collect", "debug", "info", "anchors", "." ]

[ "X86", "X86" ]

X86AsmParser1

processInstruction

X86

CPU

LLVM

24,423

19

1

[]

[ "<s>", "static", "void", "sh_option_override", "(", "void", ")", "{", "int", "regno", ";", "SUBTARGET_OVERRIDE_OPTIONS", ";", "sh_cpu", "=", "PROCESSOR_SH1", ";", "assembler_dialect", "=", "0", ";", "if", "(", "TARGET_SH2", ")", "sh_cpu", "=", "PROCESSOR_SH2", ...

[ "Implement", "TARGET_OPTION_OVERRIDE", "macro", ".", "Validate", "and", "override", "various", "options", ",", "and", "do", "some", "machine", "dependent", "initialization", "." ]

[ "sh", "0", "1", "1", "\"call-div1\"", "\"call-fp\"", "\"call-table\"", "0", "\"__sdivsi3_i4\"", "\"__sdivsi3_i4i\"", "\"__sdivsi3\"", "1", "2", "1", "2", "0", "0", "0", "0", "1", "0", "0", "\"ignoring -fschedule-insns because of exception \"", "\"handling bug\"", "0",...

sh6

sh_option_override

sh

CPU

GCC

24,424

504

1

[]

[ "<s>", "unsigned", "ARMBaseInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", ...

[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...

[ "ARM", "ARM", "ARM::STRrs", "ARM::t2STRs", "1", "2", "3", "2", "0", "3", "0", "1", "0", "ARM::STRi12", "ARM::t2STRi12", "ARM::tSTRspi", "ARM::VSTRD", "ARM::VSTRS", "1", "2", "2", "0", "1", "0", "ARM::VST1q64", "ARM::VST1d64TPseudo", "ARM::VST1d64QPseudo", "0", ...

ARMBaseInstrInfo (2)2

isStoreToStackSlot

ARM

CPU

LLVM

24,425

355

1

[]

[ "<s>", "inline", "tree", "get_svbool_t", "(", "void", ")", "{", "return", "acle_vector_types", "[", "0", "]", "[", "VECTOR_TYPE_svbool_t", "]", ";", "}", "</s>" ]

[ "Return", "the", "ACLE", "type", "svbool_t", "." ]

[ "aarch64", "0" ]

aarch64-sve-builtins

get_svbool_t

aarch64

CPU

GCC

24,426

17

1

[]

[ "<s>", "static", "bool", "need_to_save_reg", "(", "unsigned", "int", "regno", ")", "{", "if", "(", "!", "fixed_regs", "[", "regno", "]", "&&", "!", "call_used_regs", "[", "regno", "]", "&&", "df_regs_ever_live_p", "(", "regno", ")", ")", "return", "true", ...

[ "Return", "whether", "REGNO", "needs", "to", "be", "saved", "in", "the", "stack", "frame", "." ]

[ "tilegx", "0" ]

tilegx2

need_to_save_reg

tilegx

VLIW

GCC

24,427

103

1

[]

[ "<s>", "void", "SparcInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "DebugLoc", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{"...

[ "}", "Branch", "Analysis", "&", "Modification" ]

[ "Sparc", "Sparc", "0", "0", "SP::sub_even", "SP::sub_odd", "SP::sub_even64", "SP::sub_odd64", "SP::sub_even", "SP::sub_odd", "SP::sub_odd64_then_sub_even", "SP::sub_odd64_then_sub_odd", "SP::IntRegsRegClass", "SP::ORrr", "SP::G0", "SP::FPRegsRegClass", "SP::FMOVS", "SP::DFPRegsRegC...

SparcInstrInfo

copyPhysReg

Sparc

CPU

LLVM

24,428

499

1

[]

[ "<s>", "ScheduleHazardRecognizer", "::", "HazardType", "Thumb2HazardRecognizer", "::", "getHazardType", "(", "SUnit", "*", "SU", ")", "{", "if", "(", "ITBlockSize", ")", "{", "MachineInstr", "*", "MI", "=", "SU", "->", "getInstr", "(", ")", ";", "if", "(", ...

[ "getHazardType", "-", "Return", "the", "hazard", "type", "of", "emitting", "this", "node", "." ]

[ "ARM", "1" ]

Thumb2HazardRecognizer

getHazardType

ARM

CPU

LLVM

24,429

58

1

[]

[ "<s>", "StackOffset", "SIFrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "Register", "&", "FrameReg", ")", "const", "{", "const", "SIRegisterInfo", "*", "RI", "=", "MF", ".", "getSubtarget", "<...

[ "getFrameIndexReference", "-", "This", "method", "should", "return", "the", "base", "register", "and", "offset", "used", "to", "reference", "a", "frame", "index", "location", "." ]

[ "AMDGPU", "SI", "SI" ]

SIFrameLowering

getFrameIndexReference

AMDGPU

GPU

LLVM

24,430

64

1

[]

[ "<s>", "unsigned", "MipsMCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "if", "(", "MO", ".", "isReg", "(", ...

[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]

[ "Mips", "Mips", "32" ]

MipsMCCodeEmitter60

getMachineOpValue

Mips

CPU

LLVM

24,431

146

1

[]

[ "<s>", "unsigned", "MBlazeInstrInfo", "::", "getGlobalBaseReg", "(", "MachineFunction", "*", "MF", ")", "const", "{", "MBlazeFunctionInfo", "*", "MBlazeFI", "=", "MF", "->", "getInfo", "<", "MBlazeFunctionInfo", ">", "(", ")", ";", "unsigned", "GlobalBaseReg", "...

[ "getGlobalBaseReg", "-", "Return", "a", "virtual", "register", "initialized", "with", "the", "the", "global", "base", "register", "value", "." ]

[ "MBlaze", "MBlaze", "MBlaze", "MBlaze", "MBlaze", "MBlaze", "0", "MBlaze::CPURegsRegisterClass", "MBlaze::R20", "MBlaze::R20", "MBlaze" ]

MBlazeInstrInfo2

getGlobalBaseReg

MBlaze

MPU

LLVM

24,432

148

1

[]

[ "<s>", "int", "SparcSubtarget", "::", "getAdjustedFrameSize", "(", "int", "frameSize", ")", "const", "{", "if", "(", "is64Bit", "(", ")", ")", "{", "frameSize", "+=", "128", ";", "frameSize", "=", "alignTo", "(", "frameSize", ",", "16", ")", ";", "}", ...

[ "Given", "a", "actual", "stack", "size", "as", "determined", "by", "FrameInfo", ",", "this", "function", "returns", "adjusted", "framesize", "which", "includes", "space", "for", "RSA", ",", "return", "address", ",", "and", "frame", "poitner", "." ]

[ "Sparc", "Sparc", "128", "16", "92", "8" ]

SparcSubtarget1

getAdjustedFrameSize

Sparc

CPU

LLVM

24,433

51

1

[]

[ "<s>", "static", "tree", "ix86_d_handle_target_float_abi", "(", "void", ")", "{", "const", "char", "*", "abi", ";", "if", "(", "!", "(", "TARGET_80387", "||", "TARGET_FLOAT_RETURNS_IN_80387", ")", ")", "abi", "=", "\"soft\"", ";", "else", "abi", "=", "\"hard...

[ "Handle", "a", "call", "to", "`", "__traits", "(", "getTargetInfo", ",", "``", "floatAbi", "''", ")", "'", "." ]

[ "i386", "\"soft\"", "\"hard\"", "1" ]

i386-d

ix86_d_handle_target_float_abi

i386

CPU

GCC

24,434

44

1

[]

[ "<s>", "void", "init", "(", "VLIWMachineScheduler", "*", "dag", ",", "const", "TargetSchedModel", "*", "smodel", ")", "{", "DAG", "=", "dag", ";", "SchedModel", "=", "smodel", ";", "}", "</s>" ]

[ "Initialize", "the", "machine", "model", "for", "instruction", "scheduling", "." ]

[ "Hexagon" ]

HexagonMachineScheduler

init

Hexagon

DSP

LLVM

24,435

22

1

[]

[ "<s>", "rtx", "s390_get_thread_pointer", "(", "void", ")", "{", "rtx", "tp", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "emit_move_insn", "(", "tp", ",", "gen_rtx_REG", "(", "Pmode", ",", "TP_REGNUM", ")", ")", ";", "mark_reg_pointer", "(", "tp", ",", "...

[ "Load", "the", "thread", "pointer", "into", "a", "register", "." ]

[ "s390" ]

s3903

s390_get_thread_pointer

s390

MPU

GCC

24,436

37

1

[]

[ "<s>", "bool", "SITargetLowering", "::", "isLegalAddressingMode", "(", "const", "DataLayout", "&", "DL", ",", "const", "AddrMode", "&", "AM", ",", "Type", "*", "Ty", ",", "unsigned", "AS", ",", "Instruction", "*", "I", ")", "const", "{", "if", "(", "AM",...

[ "isLegalAddressingMode", "-", "Return", "true", "if", "the", "addressing", "mode", "represented", "by", "AM", "is", "legal", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]

[ "AMDGPU", "SI", "SI", "SI", "SI", "4", "0", "4", "SI", "8", "4", "SI", "32", "4", "SI", "20", "\"unhandled generation\"", "0", "1", "SI", "SI", "SI", "16", "0", "1", "SI", "SI", "\"unhandled address space\"" ]

SIISelLowering139

isLegalAddressingMode

AMDGPU

GPU

LLVM

24,437

342

1

[]

[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "PPCTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "std", "::", "string", "&", "Constraint", ",", "EVT", "VT", ")", "const", "{", "if", "(", "Co...

[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]

[ "PowerPC", "PPC", "1", "0", "MVT::i64", "PPC", "PPC", "0U", "PPC::G8RC_NOX0RegClass", "0U", "PPC::GPRC_NOR0RegClass", "MVT::i64", "PPC", "PPC", "0U", "PPC::G8RCRegClass", "0U", "PPC::GPRCRegClass", "MVT::f32", "MVT::i32", "0U", "PPC::F4RCRegClass", "MVT::f64", "MVT::i64...

PPCISelLowering173

getRegForInlineAsmConstraint

PowerPC

CPU

LLVM

24,438

235

1

[]

[ "<s>", "virtual", "const", "rvexInstrInfo", "*", "getInstrInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]

[ "TargetInstrInfo", "getter", "." ]

[ "rvex", "rvex" ]

rvexTargetMachine

getInstrInfo

rvex

VLIW

LLVM

24,439

14

1

[]

[ "<s>", "static", "machine_mode", "rs6000_eh_return_filter_mode", "(", "void", ")", "{", "return", "TARGET_32BIT", "?", "SImode", ":", "word_mode", ";", "}", "</s>" ]

[ "target", "hook", "eh_return_filter_mode" ]

[ "rs6000" ]

rs60004

rs6000_eh_return_filter_mode

rs6000

CPU

GCC

24,440

15

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"ARC DAG->DAG Pattern Instruction Selection\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "ARC", "\"ARC DAG->DAG Pattern Instruction Selection\"" ]

ARCISelDAGToDAG

getPassName

ARC

MPU

LLVM

24,441

11

1

[]

[ "<s>", "static", "bool", "z8k_function_value_regno_p", "(", "const", "unsigned", "int", "regno", ")", "{", "return", "TARGET_STD_RET", "?", "(", "regno", ">=", "4", "&&", "regno", "<=", "7", ")", ":", "regno", "==", "2", ";", "}", "</s>" ]

[ "True", "if", "N", "is", "a", "possible", "register", "number", "for", "a", "function", "value", "as", "seen", "by", "the", "caller", "." ]

[ "z8k", "4", "7", "2" ]

z8k

z8k_function_value_regno_p

z8k

MPU

GCC

24,442

28

1

[]

[ "<s>", "static", "HOST_WIDE_INT", "riscv_first_stack_step", "(", "struct", "riscv_frame_info", "*", "frame", ")", "{", "HOST_WIDE_INT", "frame_total_constant_size", ";", "if", "(", "!", "frame", "->", "total_size", ".", "is_constant", "(", ")", ")", "frame_total_con...

[ "For", "stack", "frames", "that", "ca", "n't", "be", "allocated", "with", "a", "single", "ADDI", "instruction", ",", "compute", "the", "best", "value", "to", "initially", "allocate", ".", "It", "must", "at", "a", "minimum", "allocate", "enough", "space", "...

[ "riscv", "0", "1", "2", "8", "2", "0" ]

riscv1

riscv_first_stack_step

riscv

CPU

GCC

24,443

190

1

[]

[ "<s>", "bool", "mips_expand_ext_as_unaligned_load", "(", "rtx", "dest", ",", "rtx", "src", ",", "HOST_WIDE_INT", "width", ",", "HOST_WIDE_INT", "bitpos", ",", "bool", "unsigned_p", ")", "{", "rtx", "left", ",", "right", ",", "temp", ";", "rtx", "dest1", "=",...

[ "Try", "to", "use", "left/right", "loads", "to", "expand", "an", "``", "extv", "''", "or", "``", "extzv", "''", "pattern", ".", "DEST", ",", "SRC", ",", "WIDTH", "and", "BITPOS", "are", "the", "operands", "passed", "to", "the", "expander", ";", "the", ...

[ "mips" ]

mips

mips_expand_ext_as_unaligned_load

mips

CPU

GCC

24,444

221

1

[]

[ "<s>", "static", "unsigned", "riscv_pass_mode_in_fpr_p", "(", "enum", "machine_mode", "mode", ")", "{", "if", "(", "GET_MODE_UNIT_SIZE", "(", "mode", ")", "<=", "UNITS_PER_FP_ARG", ")", "{", "if", "(", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_FLOAT", ")...

[ "If", "MODE", "represents", "an", "argument", "that", "can", "be", "passed", "or", "returned", "in", "floating-point", "registers", ",", "return", "the", "number", "of", "registers", ",", "else", "0", "." ]

[ "riscv", "1", "2", "0" ]

riscv2

riscv_pass_mode_in_fpr_p

riscv

CPU

GCC

24,445

48

1

[]

[ "<s>", "bool", "insertEdge", "(", "Register", "Reg", ")", "{", "return", "Edges", ".", "insert", "(", "Reg", ")", ".", "second", ";", "}", "</s>" ]

[ "Update", "the", "call", "graph", "after", "inserting", "a", "new", "edge", "." ]

[ "X86" ]

X86DomainReassignment11

insertEdge

X86

CPU

LLVM

24,446

18

1

[]

[ "<s>", "RegisterBankInfo", "::", "InstructionMappings", "AArch64RegisterBankInfo", "::", "getInstrAlternativeMappings", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "TargetOpcode", "...

[ "Get", "the", "alternative", "mappings", "for", "MI", "." ]

[ "AArch64", "AArch64", "0", "32", "64", "3", "1", "1", "3", "2", "1", "3", "0", "3", "AArch64::GPRRegBankID", "AArch64::FPRRegBankID" ]

AArch64RegisterBankInfo3

getInstrAlternativeMappings

AArch64

CPU

LLVM

24,447

237

1

[]

[ "<s>", "static", "rtx", "nvptx_function_value", "(", "const_tree", "type", ",", "const_tree", "ARG_UNUSED", "(", "func", ")", ",", "bool", "outgoing", ")", "{", "machine_mode", "mode", "=", "promote_return", "(", "TYPE_MODE", "(", "type", ")", ")", ";", "if"...

[ "TARGET_FUNCTION_VALUE", "implementation", ".", "Returns", "an", "RTX", "representing", "the", "place", "where", "function", "FUNC", "returns", "or", "receives", "a", "value", "of", "data", "type", "TYPE", "." ]

[ "nvptx" ]

nvptx

nvptx_function_value

nvptx

GPU

GCC

24,448

64

1

[]

[ "<s>", "void", "X86PassConfig", "::", "addPreEmitPass2", "(", ")", "{", "const", "Triple", "&", "TT", "=", "TM", "->", "getTargetTriple", "(", ")", ";", "const", "MCAsmInfo", "*", "MAI", "=", "TM", "->", "getMCAsmInfo", "(", ")", ";", "addPass", "(", "...

[ "Targets", "may", "add", "passes", "immediately", "before", "machine", "code", "is", "emitted", "in", "this", "callback", "." ]

[ "X86", "X86", "X86", "X86", "X86", "X86", "\"objc_retainAutoreleasedReturnValue\"", "\"objc_unsafeClaimAutoreleasedReturnValue\"" ]

X86TargetMachine131

addPreEmitPass2

X86

CPU

LLVM

24,449

204

1

[]

[ "<s>", "bool", "SPIRVPassConfig", "::", "addIRTranslator", "(", ")", "{", "addPass", "(", "new", "IRTranslator", "(", "getOptLevel", "(", ")", ")", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "This", "method", "should", "install", "an", "IR", "translator", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "with", "possibly", "generic", "opcodes", "." ]

[ "SPIRV", "SPIRV" ]

SPIRVTargetMachine

addIRTranslator

SPIRV

Virtual ISA

LLVM

24,450

22

1

[]

[ "<s>", "bool", "n9_3r2w_consumed_by_ex_dep_p", "(", "rtx_insn", "*", "consumer", ",", "rtx", "def_reg", ")", "{", "rtx", "use_rtx", ";", "switch", "(", "get_attr_type", "(", "consumer", ")", ")", "{", "case", "TYPE_ALU", ":", "case", "TYPE_PBSAD", ":", "case...

[ "Check", "the", "dependency", "between", "the", "producer", "defining", "DEF_REG", "and", "CONSUMER", "requiring", "input", "operand", "at", "EX", "." ]

[ "nds32", "0" ]

nds32-pipelines-auxiliary5

n9_3r2w_consumed_by_ex_dep_p

nds32

CPU

GCC

24,451

218

1

[]

[ "<s>", "static", "bool", "s390_expand_vec_compare_scalar", "(", "enum", "rtx_code", "*", "code", ",", "rtx", "cmp1", ",", "rtx", "cmp2", ",", "rtx", "*", "cc", ")", "{", "machine_mode", "cmp_mode", ";", "bool", "swap_p", "=", "false", ";", "switch", "(", ...

[ "Helper", "function", "for", "s390_emit_compare", ".", "If", "possible", "emit", "a", "64", "bit", "FP", "compare", "using", "the", "single", "element", "variant", "of", "vector", "instructions", ".", "Replace", "CODE", "with", "the", "comparison", "code", "to...

[ "s390", "2" ]

s3905

s390_expand_vec_compare_scalar

s390

MPU

GCC

24,452

237

1

[]

[ "<s>", "TargetPassConfig", "*", "XtensaTargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "XtensaPassConfig", "(", "*", "this", ",", "PM", ")", ";", "}", "</s>" ]

[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]

[ "Xtensa", "Xtensa", "Xtensa" ]

XtensaTargetMachine

createPassConfig

Xtensa

MPU

LLVM

24,453

22

1

[]

[ "<s>", "static", "bool", "tilegx_scalar_mode_supported_p", "(", "machine_mode", "mode", ")", "{", "switch", "(", "mode", ")", "{", "case", "QImode", ":", "case", "HImode", ":", "case", "SImode", ":", "case", "DImode", ":", "case", "TImode", ":", "return", ...

[ "Implement", "TARGET_SCALAR_MODE_SUPPORTED_P", "." ]

[ "tilegx" ]

tilegx2

tilegx_scalar_mode_supported_p

tilegx

VLIW

GCC

24,454

47

1

[]

[ "<s>", "BitVector", "SystemZRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getT...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "SystemZ", "SystemZ", "SystemZ::R11D", "SystemZ::R11W", "SystemZ::R10Q", "SystemZ::R15D", "SystemZ::R15W", "SystemZ::R14Q" ]

SystemZRegisterInfo24

getReservedRegs

SystemZ

CPU

LLVM

24,455

104

1

[]

[ "<s>", "static", "void", "ft32_setup_incoming_varargs", "(", "cumulative_args_t", "cum_v", ",", "const", "function_arg_info", "&", "arg", ",", "int", "*", "pretend_size", ",", "int", "no_rtl", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_...

[ "Worker", "function", "for", "TARGET_SETUP_INCOMING_VARARGS", "." ]

[ "ft32", "0", "24", "24", "0" ]

ft321

ft32_setup_incoming_varargs

ft32

MPU

GCC

24,456

87

1

[]

[ "<s>", "unsigned", "SNESAsmParser", "::", "validateTargetOperandClass", "(", "MCParsedAsmOperand", "&", "AsmOp", ",", "unsigned", "ExpectedKind", ")", "{", "SNESOperand", "&", "Op", "=", "static_cast", "<", "SNESOperand", "&", ">", "(", "AsmOp", ")", ";", "Match...

[ "Allow", "a", "target", "to", "add", "special", "case", "operand", "matching", "for", "things", "that", "tblgen", "doesn't/ca", "n't", "handle", "effectively", "." ]

[ "SNES", "SNES", "SNES", "SNES", "\"r\"", "SNES::NoRegister", "SNES::NoRegister" ]

SNESAsmParser

validateTargetOperandClass

SNES

DSP

LLVM

24,457

198

1

[]

[ "<s>", "static", "bool", "avr_hard_regno_call_part_clobbered", "(", "unsigned", "regno", ",", "machine_mode", "mode", ")", "{", "if", "(", "!", "avr_hard_regno_mode_ok", "(", "regno", ",", "mode", ")", ")", "return", "0", ";", "return", "(", "(", "regno", "<...

[ "Implement", "`", "HARD_REGNO_CALL_PART_CLOBBERED", "'", "." ]

[ "avr", "0", "1" ]

avr7

avr_hard_regno_call_part_clobbered

avr

MPU

GCC

24,458

75

1

[]

[ "<s>", "static", "unsigned", "convertToFlagSettingOpc", "(", "unsigned", "Opc", ",", "bool", "&", "Is64Bit", ")", "{", "switch", "(", "Opc", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Opcode has no flag setting equivalent!\"", ")", ";", "case", "AArch64...

[ "Return", "the", "opcode", "that", "set", "flags", "when", "possible", "." ]

[ "AArch64", "\"Opcode has no flag setting equivalent!\"", "AArch64::ADDWri", "AArch64::ADDSWri", "AArch64::ADDWrr", "AArch64::ADDSWrr", "AArch64::ADDWrs", "AArch64::ADDSWrs", "AArch64::ADDWrx", "AArch64::ADDSWrx", "AArch64::ANDWri", "AArch64::ANDSWri", "AArch64::ANDWrr", "AArch64::ANDSWrr",...

AArch64InstrInfo (2)

convertToFlagSettingOpc

AArch64

CPU

LLVM

24,459

390

1

[]

[ "<s>", "static", "void", "arc_setup_incoming_varargs", "(", "cumulative_args_t", "args_so_far", ",", "const", "function_arg_info", "&", "arg", ",", "int", "*", "pretend_size", ",", "int", "no_rtl", ")", "{", "int", "first_anon_arg", ";", "CUMULATIVE_ARGS", "next_cum...

[ "Do", "any", "needed", "setup", "for", "a", "variadic", "function", ".", "For", "the", "ARC", ",", "we", "must", "create", "a", "register", "parameter", "block", ",", "and", "then", "copy", "any", "anonymous", "arguments", "in", "registers", "to", "memory"...

[ "arc", "0" ]

arc1

arc_setup_incoming_varargs

arc

MPU

GCC

24,460

126

1

[]

[ "<s>", "static", "void", "visium_add_cfa_restore_note", "(", "rtx", "reg", ")", "{", "cfa_restores", "=", "alloc_reg_note", "(", "REG_CFA_RESTORE", ",", "reg", ",", "cfa_restores", ")", ";", "}", "</s>" ]

[ "Queue", "a", "REG_CFA_RESTORE", "note", "until", "next", "stack", "manipulation", "insn", "." ]

[ "visium" ]

visium

visium_add_cfa_restore_note

visium

Virtual ISA

GCC

24,461

20

1

[]

[ "<s>", "bool", "PPCTargetLowering", "::", "SelectAddressRegReg", "(", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Index", ",", "SelectionDAG", "&", "DAG", ",", "MaybeAlign", "EncodingAlignment", ")", "const", "{", "if", "(", "SelectAddre...

[ "SelectAddressRegReg", "-", "Given", "the", "specified", "addressed", ",", "check", "to", "see", "if", "it", "can", "be", "more", "efficiently", "represented", "as", "[", "r+imm", "]", "." ]

[ "PowerPC", "PPC", "0", "ISD::ADD", "1", "1", "PPCISD::Lo", "0", "1", "ISD::OR", "1", "0", "1", "0", "0", "1" ]

PPCISelLowering100

SelectAddressRegReg

PowerPC

CPU

LLVM

24,462

276

1

[]

[ "<s>", "static", "void", "emitSPUpdate", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "const", "TargetInstrInfo", "&", "TII", ",", "const", "DebugLoc", "&", "dl", ",", "const", "ThumbRegisterInfo", "&", "M...

[ "Emit", "a", "series", "of", "instructions", "to", "increment", "/", "decrement", "the", "stack", "pointer", "by", "a", "constant", "value", "." ]

[ "ARM", "ARM::SP", "ARM::SP" ]

Thumb1FrameLowering13

emitSPUpdate

ARM

CPU

LLVM

24,463

66

1

[]

[ "<s>", "BitVector", "TGSIRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "rsv", "(", "getNumRegs", "(", ")", ")", ";", "rsv", ".", "set", "(", "TGSI", "::", "TEMP0x", ")", ";", "rsv", "....

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "TGSI", "TGSI", "TGSI::TEMP0x", "TGSI::TEMP0y", "TGSI::TEMP0z", "TGSI::TEMP0w", "TGSI::TEMP0", "TGSI::SV0x", "TGSI::SV0y", "TGSI::SV0z", "TGSI::SV0w", "TGSI::SV0", "TGSI::SV1x", "TGSI::SV1y", "TGSI::SV1z", "TGSI::SV1w", "TGSI::SV1", "TGSI::SV2x", "TGSI::SV2y", "TGSI::SV2z", "...

TGSIRegisterInfo

getReservedRegs

TGSI

Virtual ISA

LLVM

24,464

339

1

[]

[ "<s>", "MachineBasicBlock", "*", "Z80TargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "*", "BB", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_...

[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]

[ "Z80", "Z80", "\"Unexpected instr type to insert\"", "Z80::Select8", "Z80::Select16", "Z80::Select24", "Z80::SExt8", "Z80::SExt16", "Z80::SExt24" ]

Z80ISelLowering2

EmitInstrWithCustomInserter

Z80

MPU

LLVM

24,465

80

1

[]

[ "<s>", "static", "void", "nvptx_goacc_reduction_fini", "(", "gcall", "*", "call", ",", "offload_attrs", "*", "oa", ")", "{", "gimple_stmt_iterator", "gsi", "=", "gsi_for_stmt", "(", "call", ")", ";", "tree", "lhs", "=", "gimple_call_lhs", "(", "call", ")", "...

[ "NVPTX", "implementation", "of", "GOACC_REDUCTION_FINI", "." ]

[ "nvptx", "1", "2", "3", "4", "2", "0", "1", "5" ]

nvptx1

nvptx_goacc_reduction_fini

nvptx

GPU

GCC

24,466

354

1

[]

[ "<s>", "bool", "SystemZDAGToDAGISel", "::", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "unsigned", "ConstraintID", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "{", "SystemZAddressingMode", "::", "AddrForm", ...

[ "SelectInlineAsmMemoryOperand", "-", "Select", "the", "specified", "address", "as", "a", "target", "addressing", "mode", ",", "according", "to", "the", "specified", "constraint", "." ]

[ "SystemZ", "SystemZ", "SystemZAddressingMode::AddrForm", "SystemZAddressingMode::DispRange", "\"Unexpected asm memory constraint\"", "SystemZAddressingMode::FormBD", "SystemZAddressingMode::Disp12Only", "SystemZAddressingMode::FormBDXNormal", "SystemZAddressingMode::Disp12Only", "SystemZAddressing...

SystemZISelDAGToDAG37

SelectInlineAsmMemoryOperand

SystemZ

CPU

LLVM

24,467

186

1

[]

[ "<s>", "MSP430Subtarget", "::", "MSP430Subtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "TargetMachine", "&", "TM", ")", ":", "MSP...

[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]

[ "MSP430", "MSP430", "MSP430", "MSP430", "\"e-m:e-p:16:16-i32:16:32-n8:16\"" ]

MSP430Subtarget4

MSP430Subtarget

MSP430

MPU

LLVM

24,468

70

1

[]

[ "<s>", "void", "AMDGPURegisterBankInfo", "::", "split64BitValueForMapping", "(", "MachineIRBuilder", "&", "B", ",", "SmallVector", "<", "unsigned", ",", "2", ">", "&", "Regs", ",", "unsigned", "Reg", ")", "const", "{", "LLT", "S32", "=", "LLT", "::", "scalar...

[ "Split", "64-bit", "value", "Reg", "into", "two", "32-bit", "halves", "and", "populate", "them", "into", "Regs", "." ]

[ "AMDGPU", "AMDGPU", "2", "32", "AMDGPU::G_UNMERGE_VALUES" ]

AMDGPURegisterBankInfo36

split64BitValueForMapping

AMDGPU

GPU

LLVM

24,469

138

1

[]

[ "<s>", "bool", "SIMemoryLegalizer", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "bool", "Changed", "=", "false", ";", "SIMemOpAccess", "MOA", "(", "MF", ")", ";", "CC", "=", "SICacheControl", "::", "create", "(", "MF", ".", "...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AMDGPU", "SI", "SI", "SI", "SIInstrFlags::maybeAtomic" ]

SIMemoryLegalizer14

runOnMachineFunction

AMDGPU

GPU

LLVM

24,470

323

1

[]

[ "<s>", "static", "bool", "arc_must_save_return_addr", "(", "struct", "function", "*", "func", ")", "{", "if", "(", "func", "->", "machine", "->", "frame_info", ".", "save_return_addr", ")", "return", "true", ";", "return", "false", ";", "}", "</s>" ]

[ "Return", "true", "if", "the", "return", "address", "must", "be", "saved", "in", "the", "current", "function", ",", "otherwise", "return", "false", "." ]

[ "arc" ]

arc

arc_must_save_return_addr

arc

MPU

GCC

24,471

27

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"MINA32 DAG->DAG Instruction Selection\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "MINA32", "\"MINA32 DAG->DAG Instruction Selection\"" ]

MINA32ISelDAGToDAG

getPassName

MINA32

CPU

LLVM

24,472

11

1

[]

[ "<s>", "const", "RISCVTargetLowering", "*", "getTLI", "(", ")", "const", "{", "return", "TLI", ";", "}", "</s>" ]

[ "Getter", "for", "generic", "TargetLowering", "class", "." ]

[ "RI5CY", "RISCV" ]

RISCVTargetTransformInfo

getTLI

RI5CY

CPU

LLVM

24,473

12

1

[]

[ "<s>", "DecodeStatus", "ARCDisassembler", "::", "getInstruction", "(", "MCInst", "&", "Instr", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "vStream", ",", "raw_ostream", "&",...

[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]

[ "ARC", "ARC", "2", "0", "1", "0xF7", "3", "0x08", "4", "0", "8", "\"Successfully decoded 64-bit instruction.\"", "\"Not a 64-bit instruction, falling back to 32-bit.\"", "6", "\"Successfully decoded 16-bit instruction with limm.\"", "\"Not a 16-bit instruction with limm, try without it...

ARCDisassembler9

getInstruction

ARC

MPU

LLVM

24,474

331

1

[]

[ "<s>", "virtual", "const", "ARMBaseInstrInfo", "*", "getInstrInfo", "(", ")", "const", "{", "return", "InstrInfo", ".", "get", "(", ")", ";", "}", "</s>" ]

[ "TargetInstrInfo", "getter", "." ]

[ "ARM", "ARM" ]

ARMTargetMachine

getInstrInfo

ARM

CPU

LLVM

24,475

17

1

[]

[ "<s>", "int", "romp_using_r14", "(", ")", "{", "return", "(", "write_symbols", "!=", "NO_DEBUG", "||", "current_function_profile", "||", "get_pool_size", "(", ")", "!=", "0", "||", "romp_makes_calls", "(", ")", ")", ";", "}", "</s>" ]

[ "Return", "non-zero", "if", "this", "function", "will", "use", "r14", "as", "a", "pointer", "to", "its", "constant", "pool", "." ]

[ "romp", "0" ]

romp

romp_using_r14

romp

MPU

GCC

24,476

25

1

[]

[ "<s>", "const", "char", "*", "mips_output_sync_loop", "(", "rtx_insn", "*", "insn", ",", "rtx", "*", "operands", ")", "{", "mips_branch_likely", "=", "TARGET_FIX_R10000", ";", "mips_process_sync_loop", "(", "insn", ",", "operands", ")", ";", "mips_push_asm_switch"...

[ "Output", "and/or", "return", "the", "asm", "template", "for", "sync", "loop", "INSN", ",", "which", "has", "the", "operands", "given", "by", "OPERANDS", "." ]

[ "mips", "\"\"" ]

mips

mips_output_sync_loop

mips

CPU

GCC

24,477

77

1

[]

[ "<s>", "bool", "TVMReplacePhysRegs", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "{", "dbgs", "(", ")", "<<", "\"********** Replace Physical Registers **********\\n\"", "<<", "\"********** Function: \"", "<<", "MF", ".",...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "TVM", "TVM", "\"********** Replace Physical Registers **********\\n\"", "\"********** Function: \"", "TVM", "\"LiveIntervals shouldn't be active yet!\"", "TVM::NoRegister", "1", "TVM::NUM_TARGET_REGS", "TVM::VALUE_STACK", "TVM::ARGUMENTS", "TVM::NoRegister", "TVM::NoRegister" ]

TVMReplacePhysRegs

runOnMachineFunction

TVM

Virtual ISA

LLVM

24,478

242

1

[]

[ "<s>", "MVT", "::", "SimpleValueType", "PIC16TargetLowering", "::", "getSetCCResultType", "(", "EVT", "ValType", ")", "const", "{", "return", "MVT", "::", "i8", ";", "}", "</s>" ]

[ "Return", "the", "value", "type", "to", "use", "for", "ISD", ":", ":SETCC", "." ]

[ "PIC16", "MVT::SimpleValueType", "PIC16", "MVT::i8" ]

PIC16ISelLowering

getSetCCResultType

PIC16

MPU

LLVM

24,479

18

1

[]

[ "<s>", "void", "initialize", "(", "Attributor", "&", "A", ")", "override", "{", "Function", "*", "F", "=", "getAssociatedFunction", "(", ")", ";", "CallingConv", "::", "ID", "CC", "=", "F", "->", "getCallingConv", "(", ")", ";", "bool", "CallingConvSupport...

[ "Initialize", "the", "strategy", "after", "building", "the", "DAG", "for", "a", "new", "region", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU::isGraphics" ]

AMDGPUAttributor5

initialize

AMDGPU

GPU

LLVM

24,480

121

1

[]

[ "<s>", "static", "void", "s390_register_info_arg_fpr", "(", ")", "{", "int", "i", ";", "int", "min_stdarg_fpr", "=", "INT_MAX", ",", "max_stdarg_fpr", "=", "-", "1", ";", "int", "min_preserve_fpr", "=", "INT_MAX", ",", "max_preserve_fpr", "=", "-", "1", ";",...

[ "Set", "the", "bits", "in", "fpr_bitmap", "for", "FPRs", "which", "need", "to", "be", "saved", "due", "to", "stdarg", "or", "-mpreserve-args", ".", "This", "is", "a", "helper", "routine", "for", "s390_register_info", "." ]

[ "s390", "1", "1", "1", "1", "1", "1", "1" ]

s3901

s390_register_info_arg_fpr

s390

MPU

GCC

24,481

185

1

[]

[ "<s>", "bool", "HexagonBitSimplify", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "*", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "auto", "&", "HST", "=", "MF", ".",...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]

HexagonBitSimplify26

runOnMachineFunction

Hexagon

DSP

LLVM

24,482

344

1

[]

[ "<s>", "void", "WDC65816InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", ...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "WDC65816", "WDC", "WDC::AccRegsRegClass", "WDC::STAabsl", "\"Cannot store this register to stack slot!\"" ]

WDC65816InstrInfo

storeRegToStackSlot

WDC65816

MPU

LLVM

24,483

164

1

[]

[ "<s>", "static", "bool", "s390_legitimate_constant_p", "(", "machine_mode", "mode", ",", "rtx", "op", ")", "{", "if", "(", "TARGET_VX", "&&", "VECTOR_MODE_P", "(", "mode", ")", "&&", "GET_CODE", "(", "op", ")", "==", "CONST_VECTOR", ")", "{", "if", "(", ...

[ "Returns", "true", "if", "the", "constant", "value", "OP", "is", "a", "legitimate", "general", "operand", ".", "It", "is", "given", "that", "OP", "satisfies", "CONSTANT_P", "or", "is", "a", "CONST_DOUBLE", "." ]

[ "s390", "16", "0", "0", "1", "1", "0", "1", "0" ]

s390

s390_legitimate_constant_p

s390

MPU

GCC

24,484

120

1

[]

[ "<s>", "bool", "fixupNeedsRelaxationAdvanced", "(", "const", "MCFixup", "&", "Fixup", ",", "bool", "Resolved", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ",", "const", "bool", "WasForced"...

[ "Target", "specific", "predicate", "for", "whether", "a", "given", "fixup", "requires", "the", "associated", "instruction", "to", "be", "relaxed", "." ]

[ "MSP430" ]

MSP430AsmBackend

fixupNeedsRelaxationAdvanced

MSP430

MPU

LLVM

24,485

35

1

[]

[ "<s>", "void", "addExpr", "(", "MCInst", "&", "Inst", ",", "const", "MCExpr", "*", "Expr", ")", "const", "{", "if", "(", "Expr", "==", "0", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "0", ")", ")", ";", "else", "if", ...

[ "Add", "a", "new", "MCExpr", "operand", "." ]

[ "Patmos", "0", "0" ]

PatmosAsmParser

addExpr

Patmos

VLIW

LLVM

24,486

78

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "Mach...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "AMDGPU" ]

R600OptimizeVectorRegisters (2)

getAnalysisUsage

AMDGPU

GPU

LLVM

24,487

60

1

[]

[ "<s>", "InstructionCost", "getArithmeticInstrCost", "(", "unsigned", "Opcode", ",", "Type", "*", "Ty", ",", "TTI", "::", "TargetCostKind", "CostKind", "=", "TTI", "::", "TCK_RecipThroughput", ",", "TTI", "::", "OperandValueKind", "Opd1Info", "=", "TTI", "::", "O...

[ "This", "is", "an", "approximation", "of", "reciprocal", "throughput", "of", "a", "math/logic", "op", "." ]

[ "Lanai", "ISD::MUL", "ISD::SDIV", "ISD::UDIV", "ISD::UREM", "64" ]

LanaiTargetTransformInfo11

getArithmeticInstrCost

Lanai

CPU

LLVM

24,488

161

1

[]

[ "<s>", "bool", "arm_validize_comparison", "(", "rtx", "*", "comparison", ",", "rtx", "*", "op1", ",", "rtx", "*", "op2", ")", "{", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "*", "comparison", ")", ";", "int", "code_int", ";", "machine_mode", "mod...

[ "Returns", "true", "if", "a", "valid", "comparison", "operation", "and", "makes", "the", "operands", "in", "a", "form", "that", "is", "valid", "." ]

[ "arm", "0", "1", "1" ]

arm7

arm_validize_comparison

arm

CPU

GCC

24,489

324

1

[]

[ "<s>", "Optional", "<", "uint64_t", ">", "X86MCInstrAnalysis", "::", "evaluateMemoryOperandAddress", "(", "const", "MCInst", "&", "Inst", ",", "uint64_t", "Addr", ",", "uint64_t", "Size", ")", "const", "{", "const", "MCInstrDesc", "&", "MCID", "=", "Info", "->...

[ "Given", "an", "instruction", "tries", "to", "get", "the", "address", "of", "a", "memory", "operand", "." ]

[ "X86", "X86", "X86II::getMemoryOperandNo", "1", "X86II::getOperandBias", "X86::AddrSegmentReg", "X86::AddrBaseReg", "X86::AddrIndexReg", "X86::AddrScaleAmt", "X86::AddrDisp", "0", "0", "1", "X86::RIP" ]

X86MCTargetDesc21

evaluateMemoryOperandAddress

X86

CPU

LLVM

24,490

211

1

[]

[ "<s>", "MCContext", "&", "getContext", "(", ")", "const", "{", "return", "Streamer", ".", "getContext", "(", ")", ";", "}", "</s>" ]

[ "Return", "the", "LLVMContext", "used", "by", "the", "analysis", "." ]

[ "SHUXI" ]

SHUXITargetStreamer

getContext

SHUXI

CPU

LLVM

24,491

15

1

[]

[ "<s>", "SDValue", "PPCTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Wasn't expecting to ...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "PowerPC", "PPC", "\"Wasn't expecting to be able to lower this!\"", "ISD::ConstantPool", "ISD::BlockAddress", "ISD::GlobalAddress", "ISD::GlobalTLSAddress", "\"TLS not implemented for PPC\"", "ISD::JumpTable", "ISD::SETCC", "ISD::INIT_TRAMPOLINE", "ISD::ADJUST_TRAMPOLINE", "ISD::VASTART", ...

PPCISelLowering21

LowerOperation

PowerPC

CPU

LLVM

24,492

391

1

[]

[ "<s>", "bool", "X86TargetLowering", "::", "isGAPlusOffset", "(", "SDNode", "*", "N", ",", "const", "GlobalValue", "*", "&", "GA", ",", "int64_t", "&", "Offset", ")", "const", "{", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "X86ISD", "::", "Wrap...

[ "Returns", "true", "(", "and", "the", "GlobalValue", "and", "the", "offset", ")", "if", "the", "node", "is", "a", "GlobalAddress", "+", "offset", "." ]

[ "X86", "X86", "X86ISD::Wrapper", "0", "0", "0" ]

X86ISelLowering (2)

isGAPlusOffset

X86

CPU

LLVM

24,493

106

1

[]

[ "<s>", "void", "SPURegisterInfo", "::", "determineFrameLayout", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "unsigned", "FrameSize", "=", "MFI", "->", "getStackSize", "(",...

[ "Determine", "the", "frame", "layout", "but", "do", "not", "update", "the", "machine", "function", "." ]

[ "CellSPU", "SPU", "\"Alignment is not power of 2\"", "1" ]

SPURegisterInfo1

determineFrameLayout

CellSPU

MPU

LLVM

24,494

138

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "AAResultsWrapperPass", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "MemorySSAWrapperPass", ">", "(", ")", ";", "AU", "...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "AMDGPU" ]

AMDGPUPromoteKernelArguments

getAnalysisUsage

AMDGPU

GPU

LLVM

24,495

35

1

[]

[ "<s>", "bool", "AArch64FrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "Targe...

[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...

[ "AArch64", "AArch64", "AArch64::GPR64RegClass", "AArch64::LSPair64_LDR", "AArch64::LS64_LDR", "AArch64::FPR64RegClass", "AArch64::LSFPPair64_LDR", "AArch64::LSFP64_LDR" ]

AArch64FrameLowering24

restoreCalleeSavedRegisters

AArch64

CPU

LLVM

24,496

114

1

[]

[ "<s>", "virtual", "void", "schedNode", "(", "SUnit", "*", "SU", ",", "bool", "IsTopNode", ")", "{", "}", "</s>" ]

[ "ScheduleDAGMI", "has", "scheduled", "an", "instruction", "-", "tell", "HazardRec", "about", "it", "." ]

[ "Patmos" ]

PatmosSchedStrategy

schedNode

Patmos

VLIW

LLVM

24,497

13

1

[]

[ "<s>", "void", "SystemZPostRASchedStrategy", "::", "initialize", "(", "ScheduleDAGMI", "*", "dag", ")", "{", "DEBUG", "(", "HazardRec", "->", "dumpState", "(", ")", ";", ")", ";", "}", "</s>" ]

[ "Initialize", "the", "strategy", "after", "building", "the", "DAG", "for", "a", "new", "region", "." ]

[ "SystemZ", "SystemZ" ]

SystemZMachineScheduler12

initialize

SystemZ

CPU

LLVM

24,498

21

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineDominanceFrontier", ">", "(", ")", ";", "AU",...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "Hexagon" ]

HexagonRDFOpt

getAnalysisUsage

Hexagon

DSP

LLVM

24,499

42

1

[]