docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "void", "ARMPassConfig", "::", "addIRPasses", "(", ")", "{", "if", "(", "TM", "->", "Options", ".", "ThreadModel", "==", "ThreadModel", "::", "Single", ")", "addPass", "(", "createLowerAtomicPass", "(", ")", ")", ";", "else", "addPass", "(", "create...	[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]	[ "ARM", "ARM", "ARM", "ARM" ]	ARMTargetMachine103	addIRPasses	ARM	CPU	LLVM	24,500	180	1	[]
[ "<s>", "bool", "X86InstrInfo", "::", "getConstValDefinedInReg", "(", "const", "MachineInstr", "&", "MI", ",", "const", "Register", "Reg", ",", "int64_t", "&", "ImmVal", ")", "const", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "!=", "X86", "::", "M...	[ "Returns", "true", "if", "MI", "is", "an", "instruction", "that", "defines", "Reg", "to", "have", "a", "constant", "value", "and", "the", "value", "is", "recorded", "in", "ImmVal", "." ]	[ "X86", "X86", "X86::MOV32ri", "X86::MOV64ri", "1", "0", "1" ]	X86InstrInfo (2)3	getConstValDefinedInReg	X86	CPU	LLVM	24,501	92	1	[]
[ "<s>", "const", "LoongArchSubtarget", "&", "getSubtarget", "(", ")", "const", "{", "return", "Subtarget", ";", "}", "</s>" ]	[ "getSubtarget", "-", "Return", "the", "subtarget", "for", "which", "this", "machine", "code", "is", "being", "compiled", "." ]	[ "LoongArch", "LoongArch" ]	LoongArchISelLowering	getSubtarget	LoongArch	CPU	LLVM	24,502	12	1	[]
[ "<s>", "MachineBasicBlock", "", "AMDGPUCFGStructurizer", "::", "clone", "(", "MachineBasicBlock", "", "MBB", ")", "{", "MachineFunction", "", "Func", "=", "MBB", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "", "NewMBB", "=", "Func", "->", "Creat...	[ "Make", "a", "functionally", "equivalent", "copy", "of", "this", "MachineFunctionInfo", "in", "MF", "." ]	[ "AMDGPU", "AMDGPU" ]	AMDILCFGStructurizer	clone	AMDGPU	GPU	LLVM	24,503	90	1	[]
[ "<s>", "bool", "AVRTargetLowering", "::", "CanLowerReturn", "(", "CallingConv", "::", "ID", "CallConv", ",", "MachineFunction", "&", "MF", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "LLVMCont...	[ "This", "hook", "should", "be", "implemented", "to", "check", "whether", "the", "return", "values", "described", "by", "the", "Outs", "array", "can", "fit", "into", "the", "return", "registers", "." ]	[ "AVR", "AVR", "ISD::OutputArg", "AVR", "16", "AVR", "8" ]	AVRISelLowering11	CanLowerReturn	AVR	MPU	LLVM	24,504	89	1	[]
[ "<s>", "unsigned", "SIInstrInfo", "::", "readlaneVGPRToSGPR", "(", "unsigned", "SrcReg", ",", "MachineInstr", "&", "UseMI", ",", "MachineRegisterInfo", "&", "MRI", ")", "const", "{", "const", "TargetRegisterClass", "*", "VRC", "=", "MRI", ".", "getRegClass", "("...	[ "Copy", "a", "value", "from", "a", "VGPR", "(", "SrcReg", ")", "to", "SGPR", "." ]	[ "AMDGPU", "SI", "4", "8", "0", "AMDGPU::SGPR_32RegClass", "AMDGPU::V_READFIRSTLANE_B32", "0", "AMDGPU::REG_SEQUENCE", "0" ]	SIInstrInfo100	readlaneVGPRToSGPR	AMDGPU	GPU	LLVM	24,505	220	1	[]
[ "<s>", "static", "void", "emit_pred_op", "(", "unsigned", "icode", ",", "rtx", "mask", ",", "rtx", "dest", ",", "rtx", "src", ",", "rtx", "len", ",", "machine_mode", "mask_mode", ",", "bool", "vlmax_p", ")", "{", "insn_expander", "<", "8", ">", "e", ";...	[ "Emit", "an", "RVV", "unmask", "&", "&", "vl", "mov", "from", "SRC", "to", "DEST", "." ]	[ "riscv", "8" ]	riscv-v	emit_pred_op	riscv	CPU	GCC	24,506	199	1	[]
[ "<s>", "void", "SITargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", ...	[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]	[ "AMDGPU", "SI", "ISD::INSERT_VECTOR_ELT", "0", "ISD::EXTRACT_VECTOR_ELT", "0" ]	SIISelLowering159	ReplaceNodeResults	AMDGPU	GPU	LLVM	24,507	103	1	[]
[ "<s>", "const", "uint32_t", "*", "X86RegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "const", "X86Subtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<...	[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]	[ "X86", "X86", "X86", "X86", "X86", "\"CFGuard check mechanism only used on 32-bit X86\"", "X86", "X86" ]	X86RegisterInfo98	getCallPreservedMask	X86	CPU	LLVM	24,508	442	1	[]
[ "<s>", "static", "void", "bounds_check", "(", "rtx", "operand", ",", "HOST_WIDE_INT", "low", ",", "HOST_WIDE_INT", "high", ",", "const_tree", "exp", ",", "const", "char", "*", "desc", ")", "{", "HOST_WIDE_INT", "lane", ";", "gcc_assert", "(", "CONST_INT_P", ...	[ "Ensure", "OPERAND", "lies", "between", "LOW", "(", "inclusive", ")", "and", "HIGH", "(", "exclusive", ")", ".", "Raise", "ERR", "if", "it", "does", "n't", ".", "FIXME", ":", "NEON", "bounds", "checks", "occur", "late", "in", "compilation", ",", "so", ...	[ "arm", "\"%s %wd out of range %wd - %wd\"", "1", "\"%s %wd out of range %wd - %wd\"", "1" ]	arm	bounds_check	arm	CPU	GCC	24,509	93	1	[]
[ "<s>", "static", "bool", "need_to_save_reg", "(", "unsigned", "int", "regno", ")", "{", "if", "(", "!", "call_used_or_fixed_reg_p", "(", "regno", ")", "&&", "df_regs_ever_live_p", "(", "regno", ")", ")", "return", "true", ";", "if", "(", "flag_pic", "&&", ...	[ "Return", "whether", "REGNO", "needs", "to", "be", "saved", "in", "the", "stack", "frame", "." ]	[ "tilepro", "0" ]	tilepro	need_to_save_reg	tilepro	VLIW	GCC	24,510	97	1	[]
[ "<s>", "void", "X86AsmParser", "::", "emitInstruction", "(", "MCInst", "&", "Inst", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ")", "{", "Out", ".", "emitInstruction", "(", "Inst", ",", "getSTI", "(", ")", ")", ";", "}", "</s>"...	[ "Targets", "should", "implement", "this", "to", "emit", "instructions", "." ]	[ "X86", "X86" ]	X86AsmParser64	emitInstruction	X86	CPU	LLVM	24,511	30	1	[]
[ "<s>", "void", "arc_ccfsm_record_branch_deleted", "(", ")", "{", "arc_ccfsm_state", "+=", "2", ";", "current_insn_set_cc_p", "=", "last_insn_set_cc_p", ";", "}", "</s>" ]	[ "Record", "a", "branch", "is", "n't", "output", "because", "subsequent", "insns", "can", "be", "conditionalized", "." ]	[ "arc", "2" ]	arc2	arc_ccfsm_record_branch_deleted	arc	MPU	GCC	24,512	14	1	[]
[ "<s>", "void", "HexagonShuffler", "::", "append", "(", "MCInst", "const", "", "ID", ",", "MCInst", "const", "", "Extender", ",", "unsigned", "S", ",", "bool", "X", ")", "{", "HexagonInstr", "PI", "(", "&", "TUL", ",", "MCII", ",", "ID", ",", "Exten...	[ "Append", "from", "a", "list", "of", "StringRefs", "." ]	[ "Hexagon", "Hexagon", "Hexagon" ]	HexagonShuffler1	append	Hexagon	DSP	LLVM	24,513	47	1	[]
[ "<s>", "BitVector", "PPCRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "const", "PPCSubtarget", "&", "Subtarget", "=", "MF", ".", "getSubtar...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "PowerPC", "PPC", "PPC", "PPC", "PPC", "PPC::ZERO", "PPC::FP", "PPC::BP", "PPC::CTR", "PPC::CTR8", "PPC::R1", "PPC::LR", "PPC::LR8", "PPC::RM", "PPC::VRSAVE", "PPC", "PPC", "PPC", "PPC::R2", "PPC::R13", "PPC", "PPC::R13", "PPC::R31", "PPC", "PPC::R29", "PPC::R30", ...	PPCRegisterInfo (2)2	getReservedRegs	PowerPC	CPU	LLVM	24,514	389	1	[]
[ "<s>", "void", "reset", "(", "unsigned", "RequiredSize", ")", "{", "RequiredShadowSize", "=", "RequiredSize", ";", "CurrentShadowSize", "=", "0", ";", "InShadow", "=", "true", ";", "}", "</s>" ]	[ "Reset", "an", "existing", "scalar", "value", "for", "Def", "and", "a", "given", "Instance", "." ]	[ "X86", "0" ]	X86AsmPrinter (2)2	reset	X86	CPU	LLVM	24,515	20	1	[]
[ "<s>", "bool", "HexagonInstrInfo", "::", "isDuplexPair", "(", "const", "MachineInstr", "", "MIa", ",", "const", "MachineInstr", "", "MIb", ")", "const", "{", "HexagonII", "::", "SubInstructionGroup", "MIaG", "=", "getDuplexCandidateGroup", "(", "MIa", ")", ";"...	[ "Symmetrical", ".", "See", "if", "these", "two", "instructions", "are", "fit", "for", "duplex", "pair", "." ]	[ "Hexagon", "Hexagon", "HexagonII::SubInstructionGroup", "HexagonII::SubInstructionGroup" ]	HexagonInstrInfo (2)	isDuplexPair	Hexagon	DSP	LLVM	24,516	55	1	[]
[ "<s>", "static", "bool", "mips_function_value_regno_p", "(", "const", "unsigned", "int", "regno", ")", "{", "if", "(", "regno", "==", "GP_RETURN", "\|\|", "regno", "==", "FP_RETURN", "\|\|", "(", "FP_RETURN", "!=", "GP_RETURN", "&&", "regno", "==", "FP_RETURN", ...	[ "Implement", "TARGET_FUNCTION_VALUE_REGNO_P", ".", "On", "the", "MIPS", ",", "R2", "R3", "and", "F0", "F2", "are", "the", "only", "register", "thus", "used", "." ]	[ "mips", "2", "1", "3" ]	mips	mips_function_value_regno_p	mips	CPU	GCC	24,517	70	1	[]
[ "<s>", "SDValue", "XNCMTargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "I...	[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]	[ "XNCM", "XNCM", "ISD::InputArg", "16", "XNCM", "0", "1", "2", "0" ]	XNCMISelLowering	LowerCallResult	XNCM	CPU	LLVM	24,518	170	1	[]
[ "<s>", "BitVector", "MSP430RegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "const", "TargetFrameInfo", "*", "TFI", "=", "MF", ".", "getTarget...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "MSP430", "MSP430", "MSP430::PCW", "MSP430::SPW", "MSP430::SRW", "MSP430::CGW", "MSP430::FPW" ]	MSP430RegisterInfo17	getReservedRegs	MSP430	MPU	LLVM	24,519	93	1	[]
[ "<s>", "unsigned", "ARMAsmParser", "::", "checkTargetMatchPredicate", "(", "MCInst", "&", "Inst", ")", "{", "unsigned", "Opc", "=", "Inst", ".", "getOpcode", "(", ")", ";", "MCInstrDesc", "&", "MCID", "=", "getInstDesc", "(", "Opc", ")", ";", "if", "(", ...	[ "checkTargetMatchPredicate", "-", "Validate", "the", "instruction", "match", "against", "any", "complex", "target", "predicates", "not", "expressible", "via", "match", "classes", "." ]	[ "ARM", "ARM", "ARMII::ThumbArithFlagSetting", "\"optionally flag setting instruction missing optional def operand\"", "\"operand count mismatch!\"", "0", "ARM::CPSR", "ARM::CPSR", "ARM::CPSR", "ARM::tADDhirr", "ARM", "1", "ARM", "2", "ARM::tMOVr", "ARM", "0", "ARM", "1" ]	ARMAsmParser111	checkTargetMatchPredicate	ARM	CPU	LLVM	24,520	275	1	[]
[ "<s>", "rtx", "frv_return_addr_rtx", "(", "int", "count", ",", "rtx", "frame", ")", "{", "if", "(", "count", "!=", "0", ")", "return", "const0_rtx", ";", "cfun", "->", "machine", "->", "frame_needed", "=", "1", ";", "return", "gen_rtx_MEM", "(", "Pmode",...	[ "A", "C", "expression", "whose", "value", "is", "RTL", "representing", "the", "value", "of", "the", "return", "address", "for", "the", "frame", "COUNT", "steps", "up", "from", "the", "current", "frame", ",", "after", "the", "prologue", ".", "FRAMEADDR", "i...	[ "frv", "0", "1", "8" ]	frv2	frv_return_addr_rtx	frv	VLIW	GCC	24,521	41	1	[]
[ "<s>", "void", "SystemZPassConfig", "::", "addPreSched2", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "getSystemZTargetMachine", "(", ")", ".", "getSubtargetImpl", "(", ")", "->", "hasLoadStoreOnCond", "(", ")", ...	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "prolog-epilog", "insertion", "and", "before", "the", "second", "instruction", "scheduling", "pass", "." ]	[ "SystemZ", "SystemZ", "SystemZ" ]	SystemZTargetMachine12	addPreSched2	SystemZ	CPU	LLVM	24,522	36	1	[]
[ "<s>", "inline", "set_of_reg", "sh_find_set_of_reg", "(", "rtx", "reg", ",", "rtx_insn", "*", "insn", ",", "F", "stepfunc", ",", "bool", "ignore_reg_reg_copies", "=", "false", ")", "{", "set_of_reg", "result", ";", "result", ".", "insn", "=", "insn", ";", ...	[ "Given", "a", "reg", "rtx", "and", "a", "start", "insn", ",", "try", "to", "find", "the", "insn", "that", "sets", "the", "specified", "reg", "by", "using", "the", "specified", "insn", "stepping", "function", ",", "such", "as", "'prev_nonnote_insn_bb", "'",...	[ "sh", "1" ]	sh-protos7	sh_find_set_of_reg	sh	CPU	GCC	24,523	257	1	[]
[ "<s>", "void", "ExportClustering", "::", "apply", "(", "ScheduleDAGInstrs", "", "DAG", ")", "{", "const", "SIInstrInfo", "", "TII", "=", "static_cast", "<", "const", "SIInstrInfo", "*", ">", "(", "DAG", "->", "TII", ")", ";", "SmallVector", "<", "SUnit",...	[ "Apply", "the", "profile", "inference", "algorithm", "for", "a", "given", "function", "." ]	[ "AMDGPU", "SI", "SI", "8", "0", "4", "1" ]	AMDGPUExportClustering	apply	AMDGPU	GPU	LLVM	24,524	152	1	[]
[ "<s>", "bool", "NVPTXAsmPrinter", "::", "doFinalization", "(", "Module", "&", "M", ")", "{", "bool", "HasDebugInfo", "=", "MMI", "&&", "MMI", "->", "hasDebugInfo", "(", ")", ";", "if", "(", "!", "GlobalsEmitted", ")", "{", "emitGlobals", "(", "M", ")", ...	[ "doFinalization", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "any", "necessary", "clean", "up", "after", "all", "passes", "have", "run", "." ]	[ "NVPTX", "NVPTX", "0", "0", "NVPTX", "NVPTX" ]	NVPTXAsmPrinter60	doFinalization	NVPTX	GPU	LLVM	24,525	226	1	[]
[ "<s>", "void", "RISCVInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "uint64_t", "Address", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "bool", "Res", "=", "false"...	[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]	[ "RI5CY", "RISCV" ]	RISCVInstPrinter	printInst	RI5CY	CPU	LLVM	24,526	111	1	[]
[ "<s>", "SDValue", "BPFSelectionDAGInfo", "::", "EmitTargetCodeForMemcpy", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "Align", "Alignment...	[ "Emit", "target-specific", "code", "that", "performs", "a", "memcpy", "." ]	[ "BPF", "BPF", "MVT::Other", "MVT::Glue", "BPFISD::MEMCPY", "MVT::i64", "MVT::i64", "0" ]	BPFSelectionDAGInfo4	EmitTargetCodeForMemcpy	BPF	Virtual ISA	LLVM	24,527	181	1	[]
[ "<s>", "static", "bool", "mem_shadd_or_shadd_rtx_p", "(", "rtx", "x", ")", "{", "return", "(", "(", "GET_CODE", "(", "x", ")", "==", "ASHIFT", "\|\|", "GET_CODE", "(", "x", ")", "==", "MULT", ")", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "1", ")...	[ "Helper", "for", "hppa_legitimize_address", ".", "Given", "X", ",", "return", "true", "if", "it", "is", "a", "left", "shift", "by", "1", ",", "2", "or", "3", "positions", "or", "a", "multiply", "by", "2", ",", "4", "or", "8", ".", "This", "respective...	[ "pa", "1", "1", "1" ]	pa	mem_shadd_or_shadd_rtx_p	pa	CPU	GCC	24,528	86	1	[]
[ "<s>", "void", "SIFrameLowering", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "*", "RS", ")", "const", "{", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "if", "(", "!", ...	[ "processFunctionBeforeFrameFinalized", "-", "This", "method", "is", "called", "immediately", "before", "the", "specified", "function", "'s", "frame", "layout", "(", "MF.getFrameInfo", "(", ")", ")", "is", "finalized", "." ]	[ "AMDGPU", "SI", "SI", "SI", "SI", "SI", "AMDGPU::OpName", "SIStackID::SGPR_SPILL", "\"failed to spill SGPR to VGPR when allocated\"", "\"RegScavenger required if spilling\"", "AMDGPU::SGPR_32RegClass", "0", "AMDGPU::SGPR_32RegClass", "AMDGPU::SGPR_32RegClass" ]	SIFrameLowering53	processFunctionBeforeFrameFinalized	AMDGPU	GPU	LLVM	24,529	375	1	[]
[ "<s>", "unsigned", "TL45MCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", ...	[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]	[ "TL45", "TL45", "TL45", "0" ]	TL45MCCodeEmitter	getMachineOpValue	TL45	MPU	LLVM	24,530	76	1	[]
[ "<s>", "static", "void", "tilepro_va_start", "(", "tree", "valist", ",", "rtx", "nextarg", "ATTRIBUTE_UNUSED", ")", "{", "tree", "f_args", ",", "f_skip", ";", "tree", "args", ",", "skip", ",", "t", ";", "f_args", "=", "TYPE_FIELDS", "(", "TREE_TYPE", "(", ...	[ "Implement", "TARGET_EXPAND_BUILTIN_VA_START", "." ]	[ "tilepro", "0", "1", "1" ]	tilepro	tilepro_va_start	tilepro	VLIW	GCC	24,531	219	1	[]
[ "<s>", "static", "rtx_insn", "", "rs6000_emit_savres_rtx", "(", "rs6000_stack_t", "", "info", ",", "rtx", "frame_reg_rtx", ",", "int", "save_area_offset", ",", "int", "lr_offset", ",", "machine_mode", "reg_mode", ",", "int", "sel", ")", "{", "int", "i", ";",...	[ "Construct", "a", "parallel", "rtx", "describing", "the", "effect", "of", "a", "call", "to", "an", "out-of-line", "register", "save/restore", "routine", ",", "and", "emit", "the", "insn", "or", "jump_insn", "as", "appropriate", "." ]	[ "rs6000", "0", "1", "32", "64", "1", "1", "3", "1", "0", "1", "0", "0", "0", "0", "0" ]	rs6000-logue	rs6000_emit_savres_rtx	rs6000	CPU	GCC	24,532	467	1	[]
[ "<s>", "bool", "MVEVPTBlock", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "const", "ARMSubtarget", "&", "STI", "=", "static_cast", "<", "const", "ARMSubtarget", "&", ">", "(", "Fn", ".", "getSubtarget", "(", ")", ")", ";", "i...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "ARM", "ARM", "ARM", "\"******** ARM MVE VPT BLOCKS ******\\n\"", "\"****** Function: \"", "\"************************************\\n\"" ]	MVEVPTBlockPass12	runOnMachineFunction	ARM	CPU	LLVM	24,533	126	1	[]
[ "<s>", "static", "bool", "use_32bit_hwmult", "(", "void", ")", "{", "static", "const", "char", "*", "known_32bit_mult_mcus", "[", "]", "=", "{", "\"msp430f4783\"", ",", "\"msp430f4793\"", ",", "\"msp430f4784\"", ",", "\"msp430f4794\"", ",", "\"msp430f47126\"", ","...	[ "Returns", "true", "if", "the", "current", "MCU", "has", "a", "second", "generation", "32-bit", "hardware", "multiplier", "." ]	[ "msp430", "\"msp430f4783\"", "\"msp430f4793\"", "\"msp430f4784\"", "\"msp430f4794\"", "\"msp430f47126\"", "\"msp430f47127\"", "\"msp430f47163\"", "\"msp430f47173\"", "\"msp430f47183\"", "\"msp430f47193\"", "\"msp430f47166\"", "\"msp430f47176\"", "\"msp430f47186\"", "\"msp430f47196\"", ...	msp4302	use_32bit_hwmult	msp430	MPU	GCC	24,534	141	1	[]
[ "<s>", "bool", "isValid", "(", ")", "{", "return", "isFIBase", "(", ")", "\|\|", "(", "isRegBase", "(", ")", "&&", "getReg", "(", ")", "!=", "0", ")", ";", "}", "</s>" ]	[ "Returns", "true", "if", "this", "iterator", "is", "still", "pointing", "at", "a", "valid", "entry", "." ]	[ "ARM64", "0" ]	ARM64FastISel	isValid	ARM64	CPU	LLVM	24,535	23	1	[]
[ "<s>", "MCSymbol", "*", "MSP430MCInstLower", "::", "GetBlockAddressSymbol", "(", "const", "MachineOperand", "&", "MO", ")", "const", "{", "switch", "(", "MO", ".", "getTargetFlags", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Unknown target f...	[ "Return", "the", "MCSymbol", "used", "to", "satisfy", "BlockAddress", "uses", "of", "the", "specified", "basic", "block", "." ]	[ "MSP430", "MSP430", "\"Unknown target flag on GV operand\"", "0" ]	MSP430MCInstLower	GetBlockAddressSymbol	MSP430	MPU	LLVM	24,536	48	1	[]
[ "<s>", "static", "void", "arm_init_neon_builtins", "(", "void", ")", "{", "unsigned", "int", "i", ",", "fcode", "=", "ARM_BUILTIN_NEON_PATTERN_START", ";", "arm_init_simd_builtin_types", "(", ")", ";", "arm_init_simd_builtin_scalar_types", "(", ")", ";", "tree", "la...	[ "Set", "up", "all", "the", "NEON", "builtins", ",", "even", "builtins", "for", "instructions", "that", "are", "not", "in", "the", "current", "target", "ISA", "to", "allow", "the", "user", "to", "compile", "particular", "modules", "with", "different", "target...	[ "arm", "\"__builtin_arm_lane_check\"", "0", "\"__builtin_neon\"" ]	arm-builtins4	arm_init_neon_builtins	arm	CPU	GCC	24,537	98	1	[]
[ "<s>", "void", "RISCVDAGToDAGISel", "::", "PostprocessISelDAG", "(", ")", "{", "SelectionDAG", "::", "allnodes_iterator", "Position", "=", "CurDAG", "->", "allnodes_end", "(", ")", ";", "bool", "MadeChange", "=", "false", ";", "while", "(", "Position", "!=", "...	[ "PostprocessISelDAG", "(", ")", "-", "This", "hook", "allows", "the", "target", "to", "hack", "on", "the", "graph", "right", "after", "selection", "." ]	[ "RISCV", "RISCV" ]	RISCVISelDAGToDAG	PostprocessISelDAG	RISCV	CPU	LLVM	24,538	86	1	[]
[ "<s>", "static", "tree", "rx_handle_func_attribute", "(", "tree", "", "node", ",", "tree", "name", ",", "tree", "args", "ATTRIBUTE_UNUSED", ",", "int", "flags", "ATTRIBUTE_UNUSED", ",", "bool", "", "no_add_attrs", ")", "{", "gcc_assert", "(", "DECL_P", "(", ...	[ "Check", "``", "fast_interrupt", "''", ",", "``", "interrupt", "''", "and", "``", "naked", "''", "attributes", "." ]	[ "rx", "\"%qE attribute only applies to functions\"" ]	rx	rx_handle_func_attribute	rx	CPU	GCC	24,539	63	1	[]
[ "<s>", "unsigned", "HSAILInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "const", "MCInstrDesc", "&", "MCID", "=", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", ...	[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...	[ "HSAIL", "HSAIL", "HSAIL::NoRegister", "HSAIL::OpName", "HSAILAS::SPILL_ADDRESS", "HSAIL::NoRegister", "HSAIL::getNamedOperandIdx", "HSAIL::OpName", "HSAILADDRESS::BASE", "0", "HSAIL::NoRegister" ]	HSAILInstrInfo	isLoadFromStackSlot	HSAIL	Virtual ISA	LLVM	24,540	160	1	[]
[ "<s>", "int", "ARMBaseInstrInfo", "::", "getInstrLatency", "(", "const", "InstrItineraryData", "", "ItinData", ",", "SDNode", "", "Node", ")", "const", "{", "if", "(", "!", "Node", "->", "isMachineOpcode", "(", ")", ")", "return", "1", ";", "if", "(", ...	[ "Compute", "the", "instruction", "latency", "of", "a", "given", "instruction", "." ]	[ "ARM", "ARM", "1", "1", "ARM::VLDMQIA", "ARM::VLDMQDB", "ARM::VSTMQIA", "ARM::VSTMQDB", "2" ]	ARMBaseInstrInfo11	getInstrLatency	ARM	CPU	LLVM	24,541	98	1	[]
[ "<s>", "X86TargetMachine", "::", "X86TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::", "...	[ "Create", "an", "X86", "target", "." ]	[ "X86", "X86", "X86", "X86" ]	X86TargetMachine130	X86TargetMachine	X86	CPU	LLVM	24,542	157	1	[]
[ "<s>", "MachineBasicBlock", "", "MipsSETargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "", "MI", ",", "MachineBasicBlock", "*", "BB", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "r...	[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]	[ "Mips", "Mips", "Mips", "Mips::BPOSGE32_PSEUDO", "Mips::SNZ_B_PSEUDO", "Mips::BNZ_B", "Mips::SNZ_H_PSEUDO", "Mips::BNZ_H", "Mips::SNZ_W_PSEUDO", "Mips::BNZ_W", "Mips::SNZ_D_PSEUDO", "Mips::BNZ_D", "Mips::SNZ_V_PSEUDO", "Mips::BNZ_V", "Mips::SZ_B_PSEUDO", "Mips::BZ_B", "Mips::SZ_H_PSE...	MipsSEISelLowering (2)4	EmitInstrWithCustomInserter	Mips	CPU	LLVM	24,543	458	1	[]
[ "<s>", "rtx", "extract_shift_reg", "(", "rtx", "alu_shift_rtx", ")", "{", "alu_shift_rtx", "=", "extract_pattern_from_insn", "(", "alu_shift_rtx", ")", ";", "rtx", "alu_rtx", "=", "SET_SRC", "(", "alu_shift_rtx", ")", ";", "rtx", "shift_rtx", ";", "if", "(", "...	[ "Extract", "the", "register", "of", "the", "shift", "operand", "from", "an", "ALU_SHIFT", "rtx", "." ]	[ "nds32", "0", "1", "0", "0" ]	nds32-utils	extract_shift_reg	nds32	CPU	GCC	24,544	65	1	[]
[ "<s>", "void", "GCNMaxOccupancySchedStrategy", "::", "initialize", "(", "ScheduleDAGMI", "", "DAG", ")", "{", "GenericScheduler", "::", "initialize", "(", "DAG", ")", ";", "const", "SIRegisterInfo", "", "SRI", "=", "static_cast", "<", "const", "SIRegisterInfo", ...	[ "Initialize", "the", "strategy", "after", "building", "the", "DAG", "for", "a", "new", "region", "." ]	[ "AMDGPU", "SI", "SI", "3", "AMDGPU::SGPR_32RegClass", "AMDGPU::VGPR_32RegClass" ]	GCNSchedStrategy1	initialize	AMDGPU	GPU	LLVM	24,545	163	1	[]
[ "<s>", "static", "struct", "machine_function", "*", "mips_init_machine_status", "(", "void", ")", "{", "return", "ggc_cleared_alloc", "<", "machine_function", ">", "(", ")", ";", "}", "</s>" ]	[ "Allocate", "a", "chunk", "of", "memory", "for", "per-function", "machine-dependent", "data", "." ]	[ "mips" ]	mips	mips_init_machine_status	mips	CPU	GCC	24,546	18	1	[]
[ "<s>", "rtx", "function_arg", "(", "CUMULATIVE_ARGS", "cum", ",", "enum", "machine_mode", "mode", ",", "tree", "type", ",", "int", "named", "ATTRIBUTE_UNUSED", ")", "{", "int", "basereg", ";", "int", "num_args", ";", "if", "(", "type", "&&", "AGGREGATE_TYPE_...	[ "Return", "an", "RTL", "expression", "containing", "the", "register", "for", "the", "given", "mode", ",", "or", "0", "if", "the", "argument", "is", "to", "be", "passed", "on", "the", "stack", ".", "INCOMING_P", "is", "nonzero", "if", "this", "is", "an", ...	[ "alpha", "16", "32", "16", "16", "6", "0", "0", "5", "1", "7", "6", "5", "7", "20", "52", "32", "0", "1", "6", "16", "0", "1", "1", "17", "8", "2", "6", "16" ]	alpha3	function_arg	alpha	MPU	GCC	24,547	487	1	[]
[ "<s>", "bool", "MLxExpansion", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "if", "(", "skipFunction", "(", "*", "Fn", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "TII", "=", "static_cast", "<", "const", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "ARM", "ARM", "ARM", "ARM" ]	MLxExpansionPass26	runOnMachineFunction	ARM	CPU	LLVM	24,548	139	1	[]
[ "<s>", "const", "char", "", "mt_asm_output_opcode", "(", "FILE", "", "f", "ATTRIBUTE_UNUSED", ",", "const", "char", "*", "ptr", ")", "{", "if", "(", "mt_nops_required", ")", "fprintf", "(", "f", ",", "\";# need %d nops because of %s\\n\\t\"", ",", "mt_nops_req...	[ "Implement", "ASM_OUTPUT_OPCODE", "." ]	[ "mt", "\";# need %d nops because of %s\\n\\t\"", "\"nop\\n\\t\"" ]	mt	mt_asm_output_opcode	mt	CPU	GCC	24,549	51	1	[]
[ "<s>", "void", "rs6000_xcoff_declare_function_name", "(", "FILE", "", "file", ",", "const", "char", "", "name", ",", "tree", "decl", ")", "{", "char", "", "buffer", "=", "(", "char", "", ")", "alloca", "(", "strlen", "(", "name", ")", "+", "1", "...	[ "This", "macro", "produces", "the", "initial", "definition", "of", "a", "function", "name", ".", "On", "the", "RS/6000", ",", "we", "need", "to", "place", "an", "extra", "'", ".", "'", "in", "the", "function", "name", "and", "output", "the", "function", ...	[ "rs6000", "1", "0", "1", "\"\\t.rename .%s,\\\".%s\\\"\\n\"", "\"\\t.rename %s,\\\"%s\\\"\\n\"", "\"\\t.globl .\"", "\"\\t.rename .%s,\\\".%s\\\"\\n\"", "\"\\t.rename %s,\\\"%s\\\"\\n\"", "\"\\t.lglobl .\"", "\"\\t.csect \"", "\"[DS]\\n\"", "\"[DS],3\\n\"", "\":\\n\"", "\"\\t.long .\"", ...	rs60005	rs6000_xcoff_declare_function_name	rs6000	CPU	GCC	24,550	418	1	[]
[ "<s>", "static", "bool", "arm_cxx_guard_mask_bit", "(", "void", ")", "{", "return", "TARGET_AAPCS_BASED", ";", "}", "</s>" ]	[ "The", "EABI", "says", "test", "the", "least", "significant", "bit", "of", "a", "guard", "variable", "." ]	[ "arm" ]	arm	arm_cxx_guard_mask_bit	arm	CPU	GCC	24,551	11	1	[]
[ "<s>", "void", "HexagonTargetMachine", "::", "registerPassBuilderCallbacks", "(", "PassBuilder", "&", "PB", ")", "{", "PB", ".", "registerLateLoopOptimizationsEPCallback", "(", "[", "=", "]", "(", "LoopPassManager", "&", "LPM", ",", "PassBuilder", "::", "Optimizatio...	[ "Invoke", "the", "PassBuilder", "callback", "registration", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]	HexagonTargetMachine28	registerPassBuilderCallbacks	Hexagon	DSP	LLVM	24,552	71	1	[]
[ "<s>", "bool", "MipsAsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", "Opcode", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "uint64_t", "&", "ErrorInfo", ",", "bool", "MatchingInlineAsm", ")"...	[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]	[ "Mips", "Mips", "8", "0", "\"instruction requires a CPU feature not currently enabled\"", "0ULL", "\"too few operands for instruction\"", "Mips", "\"invalid operand for instruction\"", "\"invalid instruction\"", "\"source and destination must be different\"", "\"Implement any new match types a...	MipsAsmParser	MatchAndEmitInstruction	Mips	CPU	LLVM	24,553	227	1	[]
[ "<s>", "static", "rtx", "push", "(", "int", "rn", ")", "{", "rtx", "x", ";", "if", "(", "rn", "==", "FPUL_REG", ")", "x", "=", "gen_push_fpul", "(", ")", ";", "else", "if", "(", "rn", "==", "FPSCR_REG", ")", "x", "=", "gen_push_fpscr", "(", ")", ...	[ "Output", "RTL", "to", "push", "register", "RN", "onto", "the", "stack", "." ]	[ "sh", "1" ]	sh	push	sh	CPU	GCC	24,554	143	1	[]
[ "<s>", "enum", "reg_class", "alpha_preferred_reload_class", "(", "rtx", "x", ",", "enum", "reg_class", "class", ")", "{", "if", "(", "x", "==", "CONST0_RTX", "(", "GET_MODE", "(", "x", ")", ")", ")", "return", "class", ";", "if", "(", "GET_CODE", "(", ...	[ "On", "the", "Alpha", ",", "all", "(", "non-symbolic", ")", "constants", "except", "zero", "go", "into", "a", "floating-point", "register", "via", "memory", ".", "Note", "that", "we", "can", "not", "return", "anything", "that", "is", "not", "a", "subset", ...	[ "alpha" ]	alpha3	alpha_preferred_reload_class	alpha	MPU	GCC	24,555	95	1	[]
[ "<s>", "static", "rtx", "altivec_expand_lxvr_builtin", "(", "enum", "insn_code", "icode", ",", "tree", "exp", ",", "rtx", "target", ",", "bool", "blk", ",", "bool", "sign_extend", ")", "{", "rtx", "pat", ",", "addr", ";", "tree", "arg0", "=", "CALL_EXPR_AR...	[ "For", "the", "load", "and", "sign", "extend", "rightmost", "elements", ";", "load", "and", "zero", "extend", "rightmost", "element", "builtins", "." ]	[ "rs6000", "0", "1", "0", "1", "0", "0", "0", "0", "0", "0" ]	rs6000-call1	altivec_expand_lxvr_builtin	rs6000	CPU	GCC	24,556	390	1	[]
[ "<s>", "int", "ia64_move_ok", "(", "rtx", "dst", ",", "rtx", "src", ")", "{", "if", "(", "GET_CODE", "(", "dst", ")", "!=", "MEM", ")", "return", "1", ";", "if", "(", "GET_CODE", "(", "src", ")", "==", "MEM", ")", "return", "0", ";", "if", "(",...	[ "Return", "1", "if", "the", "operands", "of", "a", "move", "are", "ok", "." ]	[ "ia64", "1", "0", "1" ]	ia643	ia64_move_ok	ia64	CPU	GCC	24,557	76	1	[]
[ "<s>", "bool", "RISCVTargetLowering", "::", "isSExtCheaperThanZExt", "(", "EVT", "SrcVT", ",", "EVT", "DstVT", ")", "const", "{", "return", "Subtarget", ".", "is64Bit", "(", ")", "&&", "SrcVT", "==", "MVT", "::", "i32", "&&", "DstVT", "==", "MVT", "::", ...	[ "Return", "true", "if", "sign-extension", "from", "FromTy", "to", "ToTy", "is", "cheaper", "than", "zero-extension", "." ]	[ "RI5CY", "RISCV", "MVT::i32", "MVT::i64" ]	RISCVISelLowering	isSExtCheaperThanZExt	RI5CY	CPU	LLVM	24,558	33	1	[]
[ "<s>", "bool", "isMachineVerifierClean", "(", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]	[ "Returns", "true", "if", "the", "target", "is", "expected", "to", "pass", "all", "machine", "verifier", "checks", "." ]	[ "NVPTX" ]	NVPTXTargetMachine15	isMachineVerifierClean	NVPTX	GPU	LLVM	24,559	11	1	[]
[ "<s>", "MachineBasicBlock", "", "XCoreTargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "", "MI", ",", "MachineBasicBlock", "", "BB", ")", "const", "{", "const", "TargetInstrInfo", "&", "TII", "=", "", "Subtarget", ".", "getInstrInfo", ...	[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]	[ "XCore", "XCore", "XCore::SELECT_CC", "\"Unexpected instr type to insert\"", "XCore::BRFT_lru6", "1", "XCore::PHI", "0", "3", "2" ]	XCoreISelLowering44	EmitInstrWithCustomInserter	XCore	MPU	LLVM	24,560	317	1	[]
[ "<s>", "HOST_WIDE_INT", "bfin_initial_elimination_offset", "(", "int", "from", ",", "int", "to", ")", "{", "HOST_WIDE_INT", "offset", "=", "0", ";", "if", "(", "from", "==", "ARG_POINTER_REGNUM", ")", "offset", "=", "n_regs_saved_by_prologue", "(", ")", "*", "...	[ "Return", "the", "offset", "between", "two", "registers", ",", "one", "to", "be", "eliminated", ",", "and", "the", "other", "its", "replacement", ",", "at", "the", "start", "of", "a", "routine", "." ]	[ "bfin", "0", "4" ]	bfin	bfin_initial_elimination_offset	bfin	DSP	GCC	24,561	72	1	[]
[ "<s>", "bool", "PTXTargetMachine", "::", "addPassesToEmitFile", "(", "PassManagerBase", "&", "PM", ",", "formatted_raw_ostream", "&", "Out", ",", "CodeGenFileType", "FileType", ",", "CodeGenOpt", "::", "Level", "OptLevel", ",", "bool", "DisableVerify", ")", "{", "...	[ "Add", "passes", "to", "the", "specified", "pass", "manager", "to", "get", "the", "specified", "file", "emitted", "." ]	[ "PTX", "PTX", "0", "0", "\"Failed to get MCContext\"", "0", "0", "\"Object file emission is not supported with PTX\"", "0" ]	PTXTargetMachine7	addPassesToEmitFile	PTX	GPU	LLVM	24,562	271	1	[]
[ "<s>", "bool", "SITargetLowering", "::", "allowsMisalignedMemoryAccesses", "(", "EVT", "VT", ",", "unsigned", "AddrSpace", ",", "unsigned", "Align", ",", "bool", "", "IsFast", ")", "const", "{", "if", "(", "IsFast", ")", "", "IsFast", "=", "false", ";", ...	[ "Returns", "true", "if", "the", "target", "allows", "unaligned", "memory", "accesses", "of", "the", "specified", "type", "." ]	[ "AMDGPU", "SI", "MVT::Other", "MVT::Other", "1024", "16", "AMDGPU", "AMDGPU", "4", "0", "AMDGPU", "AMDGPU", "AMDGPU", "4", "0", "MVT::i32", "MVT::i32", "4", "0" ]	SIISelLowering113	allowsMisalignedMemoryAccesses	AMDGPU	GPU	LLVM	24,563	213	1	[]
[ "<s>", "const", "BPFSubtarget", "*", "getSubtargetImpl", "(", ")", "const", "override", "{", "return", "&", "Subtarget", ";", "}", "</s>" ]	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "BPF", "BPF" ]	BPFTargetMachine4	getSubtargetImpl	BPF	Virtual ISA	LLVM	24,564	14	1	[]
[ "<s>", "std", "::", "pair", "<", "uint16_t", ",", "uint16_t", ">", "X86InstrInfo", "::", "getExecutionDomain", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "uint16_t", "domain", "=", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", ">>...	[ "Return", "the", "current", "execution", "domain", "and", "bit", "mask", "of", "possible", "domains", "for", "instruction", "." ]	[ "X86", "X86", "X86II::SSEDomainShift", "3", "0", "0xe", "0xe", "0x6", "0xe" ]	X86InstrInfo97	getExecutionDomain	X86	CPU	LLVM	24,565	126	1	[]
[ "<s>", "TargetLowering", "::", "AtomicExpansionKind", "X86TargetLowering", "::", "shouldExpandAtomicLoadInIR", "(", "LoadInst", "", "LI", ")", "const", "{", "Type", "", "MemType", "=", "LI", "->", "getType", "(", ")", ";", "bool", "NoImplicitFloatOps", "=", "L...	[ "Returns", "how", "the", "given", "(", "atomic", ")", "load", "should", "be", "expanded", "by", "the", "IR-level", "AtomicExpand", "pass", "." ]	[ "X86", "X86", "64" ]	X86ISelLowering202	shouldExpandAtomicLoadInIR	X86	CPU	LLVM	24,566	92	1	[]
[ "<s>", "bool", "MSP430AsmBackend", "::", "writeNopData", "(", "raw_ostream", "&", "OS", ",", "uint64_t", "Count", ",", "const", "MCSubtargetInfo", "*", "STI", ")", "const", "{", "if", "(", "(", "Count", "%", "2", ")", "!=", "0", ")", "return", "false", ...	[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]	[ "MSP430", "MSP430", "2", "0", "2", "\"\\x03\\x43\"", "2" ]	MSP430AsmBackend	writeNopData	MSP430	MPU	LLVM	24,567	57	1	[]
[ "<s>", "const", "MCPhysReg", "", "SystemZRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "if", "(", "MF", "->", "getSubtarget", "(", ")", ".", "getTargetLowering", "(", ")", "->", "supportSwiftError", ...	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "SystemZ", "SystemZ", "SystemZ", "SystemZ" ]	SystemZRegisterInfo39	getCalleeSavedRegs	SystemZ	CPU	LLVM	24,568	54	1	[]
[ "<s>", "bool", "WebAssemblyAsmTypeCheck", "::", "getGlobal", "(", "SMLoc", "ErrorLoc", ",", "const", "MCInst", "&", "Inst", ",", "wasm", "::", "ValType", "&", "Type", ")", "{", "const", "MCSymbolRefExpr", "*", "SymRef", ";", "if", "(", "getSymRef", "(", "E...	[ "Get", "the", "Init", "value", "of", "the", "specified", "global", "variable", "." ]	[ "WebAssembly", "WebAssembly", "wasm::ValType", "wasm::WASM_SYMBOL_TYPE_DATA", "wasm::WASM_SYMBOL_TYPE_GLOBAL", "wasm::ValType", "wasm::WASM_SYMBOL_TYPE_FUNCTION", "wasm::WASM_SYMBOL_TYPE_DATA", "wasm::ValType", "wasm::ValType", "\"symbol \"", "\" missing .globaltype\"" ]	WebAssemblyAsmTypeCheck3	getGlobal	WebAssembly	Virtual ISA	LLVM	24,569	166	1	[]
[ "<s>", "void", "ARMInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC",...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "ARM", "ARM", "ARM::GPRRegisterClass", "ARM", "ARM", "ARM::tSpill", "0", "ARM::STR", "0", "0", "ARM::DPRRegisterClass", "ARM::FSTD", "0", "ARM::SPRRegisterClass", "\"Unknown regclass!\"", "ARM::FSTS", "0" ]	ARMInstrInfo31	storeRegToStackSlot	ARM	CPU	LLVM	24,570	288	1	[]
[ "<s>", "bool", "SIInstrInfo", "::", "shouldClusterMemOps", "(", "ArrayRef", "<", "const", "MachineOperand", "", ">", "BaseOps1", ",", "ArrayRef", "<", "const", "MachineOperand", "", ">", "BaseOps2", ",", "unsigned", "NumLoads", ",", "unsigned", "NumBytes", ")"...	[ "Returns", "true", "if", "the", "two", "given", "memory", "operations", "should", "be", "scheduled", "adjacent", "." ]	[ "AMDGPU", "SI", "7", "AMDGPU::OpName", "AMDGPU::OpName", "AMDGPU::OpName", "AMDGPU::OpName", "AMDGPU::OpName", "AMDGPU::OpName", "AMDGPU::OpName", "AMDGPU::OpName", "16", "1", "8" ]	SIInstrInfo9	shouldClusterMemOps	AMDGPU	GPU	LLVM	24,571	415	1	[]
[ "<s>", "int", "loongarch_idiv_insns", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{", "int", "count", ";", "count", "=", "1", ";", "if", "(", "TARGET_CHECK_ZERO_DIV", ")", "count", "+=", "2", ";", "return", "count", ";", "}", "</s>" ]	[ "Return", "the", "number", "of", "instructions", "needed", "for", "an", "integer", "division", "." ]	[ "loongarch", "1", "2" ]	loongarch	loongarch_idiv_insns	loongarch	CPU	GCC	24,572	27	1	[]
[ "<s>", "bool", "ARMBaseInstrInfo", "::", "isMBBSafeToOutlineFrom", "(", "MachineBasicBlock", "&", "MBB", ",", "unsigned", "&", "Flags", ")", "const", "{", "assert", "(", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ".", "tracksLiveness", ...	[ "Optional", "target", "hook", "that", "returns", "true", "if", "MBB", "is", "safe", "to", "outline", "from", ",", "and", "returns", "any", "target-specific", "information", "in", "Flags", "." ]	[ "ARM", "ARM", "\"Suitable Machine Function for outlining must track liveness\"", "ARM::R12", "ARM::CPSR", "ARM::R12", "ARM::CPSR", "ARM::LR" ]	ARMBaseInstrInfo110	isMBBSafeToOutlineFrom	ARM	CPU	LLVM	24,573	248	1	[]
[ "<s>", "unsigned", "int", "ix86_local_alignment", "(", "tree", "exp", ",", "machine_mode", "mode", ",", "unsigned", "int", "align", ")", "{", "tree", "type", ",", "decl", ";", "if", "(", "exp", "&&", "DECL_P", "(", "exp", ")", ")", "{", "type", "=", ...	[ "Compute", "the", "alignment", "for", "a", "local", "variable", ".", "TYPE", "is", "the", "data", "type", ",", "and", "ALIGN", "is", "the", "alignment", "that", "the", "object", "would", "ordinarily", "have", ".", "The", "value", "of", "this", "macro", "...	[ "i386", "64", "64", "32", "16", "128", "128", "64", "64", "128", "128", "64", "64", "128", "128", "64", "64", "128", "128", "64", "64", "128", "128" ]	i3865	ix86_local_alignment	i386	CPU	GCC	24,574	456	1	[]
[ "<s>", "static", "rtx", "aarch64_progress_pointer", "(", "rtx", "pointer", ")", "{", "HOST_WIDE_INT", "amount", "=", "GET_MODE_SIZE", "(", "GET_MODE", "(", "pointer", ")", ")", ";", "return", "aarch64_move_pointer", "(", "pointer", ",", "amount", ")", ";", "}"...	[ "Return", "a", "new", "RTX", "holding", "the", "result", "of", "moving", "POINTER", "forward", "by", "the", "size", "of", "the", "mode", "it", "points", "to", "." ]	[ "aarch64" ]	aarch642	aarch64_progress_pointer	aarch64	CPU	GCC	24,575	28	1	[]
[ "<s>", "static", "struct", "machine_function", "", "rl78_init_machine_status", "(", "void", ")", "{", "struct", "machine_function", "", "m", ";", "m", "=", "ggc_cleared_alloc", "<", "machine_function", ">", "(", ")", ";", "m", "->", "virt_insns_ok", "=", "1"...	[ "This", "is", "our", "init_machine_status", ",", "as", "set", "in", "rl78_option_override", "." ]	[ "rl78", "1" ]	rl78	rl78_init_machine_status	rl78	MPU	GCC	24,576	33	1	[]
[ "<s>", "TargetPassConfig", "", "SPIRVTargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "SPIRVPassConfig", "(", "", "this", ",", "PM", ")", ";", "}", "</s>" ]	[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]	[ "SPIRV", "SPIRV", "SPIRV" ]	SPIRVTargetMachine	createPassConfig	SPIRV	Virtual ISA	LLVM	24,577	22	1	[]
[ "<s>", "void", "vax_expand_prologue", "(", "void", ")", "{", "int", "regno", ",", "offset", ";", "int", "mask", "=", "0", ";", "HOST_WIDE_INT", "size", ";", "rtx", "insn", ";", "for", "(", "regno", "=", "0", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ...	[ "Generate", "the", "assembly", "code", "for", "function", "entry", ".", "FILE", "is", "a", "stdio", "stream", "to", "output", "the", "code", "to", ".", "SIZE", "is", "an", "int", ":", "how", "many", "units", "of", "temporary", "storage", "to", "allocate"...	[ "vax", "0", "0", "1", "1", "4", "8", "12", "16", "0", "1", "4" ]	vax4	vax_expand_prologue	vax	CPU	GCC	24,578	198	1	[]
[ "<s>", "TargetLoweringObjectFile", "*", "getObjFileLowering", "(", ")", "const", "override", "{", "return", "TLOF", ".", "get", "(", ")", ";", "}", "</s>" ]	[ "Return", "information", "about", "object", "file", "lowering", "." ]	[ "JVM" ]	JVMTargetMachine	getObjFileLowering	JVM	Virtual ISA	LLVM	24,579	16	1	[]
[ "<s>", "Value", "", "ARMTargetLowering", "::", "emitStoreConditional", "(", "IRBuilder", "<", ">", "&", "Builder", ",", "Value", "", "Val", ",", "Value", "", "Addr", ",", "AtomicOrdering", "Ord", ")", "const", "{", "Module", "", "M", "=", "Builder", ...	[ "Perform", "a", "store-conditional", "operation", "to", "Addr", "." ]	[ "ARM", "ARM", "64", "Intrinsic::ID", "Intrinsic::arm_stlexd", "Intrinsic::arm_strexd", "Intrinsic::getDeclaration", "\"lo\"", "32", "\"hi\"", "Intrinsic::ID", "Intrinsic::arm_stlex", "Intrinsic::arm_strex", "Intrinsic::getDeclaration", "0" ]	ARMISelLowering (2)6	emitStoreConditional	ARM	CPU	LLVM	24,580	276	1	[]
[ "<s>", "void", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "MCInst", "&", "Res", ")", "const", "override", "{", "llvm_unreachable", "(", "\"RelaxInstruction() unimplemented\"", ")", ";", "}", "</s>" ...	[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]	[ "J2", "\"RelaxInstruction() unimplemented\"" ]	J2AsmBackend	relaxInstruction	J2	MPU	LLVM	24,581	26	1	[]
[ "<s>", "const", "Cpu0AnalyzeImmediate", "::", "InstSeq", "&", "Cpu0AnalyzeImmediate", "::", "Analyze", "(", "uint64_t", "Imm", ",", "unsigned", "Size", ",", "bool", "LastInstrIsADDiu", ")", "{", "this", "->", "Size", "=", "Size", ";", "ADDiu", "=", "Cpu0", "...	[ "Analyze", "-", "Get", "an", "instruction", "sequence", "to", "load", "immediate", "Imm", "." ]	[ "Cpu0", "Cpu0", "Cpu0", "Cpu0::ADDiu", "Cpu0::ORi", "Cpu0::SHL", "Cpu0::LUi" ]	Cpu0AnalyzeImmediate	Analyze	Cpu0	CPU	LLVM	24,582	89	1	[]
[ "<s>", "bool", "RISCVAsmParser", "::", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "OperandVector", "&", "Operands", ")", "{", "if", "(", "getSTI", "(", ")", ".", "getFeatureBits", "(", ...	[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]	[ "RISCV", "RISCV", "RISCV::FeatureRelax", "RISCV", "RISCV", "RISCV", "1", "\"unexpected token\"" ]	RISCVAsmParser18	ParseInstruction	RISCV	CPU	LLVM	24,583	237	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"Remove sign extends\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "Hexagon", "\"Remove sign extends\"" ]	HexagonRemoveSZExtArgs1	getPassName	Hexagon	DSP	LLVM	24,584	12	1	[]
[ "<s>", "unsigned", "ARMBaseInstrInfo", "::", "getPartialRegUpdateClearance", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpNum", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "auto", "PartialUpdateClearance", "=", "Subtarget", "."...	[ "Inform", "the", "BreakFalseDeps", "pass", "how", "many", "idle", "instructions", "we", "would", "like", "before", "a", "partial", "register", "update", "." ]	[ "ARM", "ARM", "0", "\"Need TRI instance\"", "0", "1", "ARM::VLDRS", "ARM::FCONSTS", "ARM::VMOVSR", "ARM::VMOVv8i8", "ARM::VMOVv4i16", "ARM::VMOVv2i32", "ARM::VMOVv2f32", "ARM::VMOVv1i64", "ARM::VLD1LNd32", "3", "0", "1", "0", "0", "ARM::SPRRegClass", "ARM::ssub_0", "ARM::...	ARMBaseInstrInfo110	getPartialRegUpdateClearance	ARM	CPU	LLVM	24,585	269	1	[]
[ "<s>", "const", "char", "*", "JVMTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Unhandled target opcode.\\n\"", ")", ";", "break", ";", "cas...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "JVM", "JVM", "\"Unhandled target opcode.\\n\"", "JVMISD::ALLOC", "\"JVMISD::ALLOC\"", "JVMISD::ADD", "\"JVMISD::ADD\"", "JVMISD::AND", "\"JVMISD::AND\"", "JVMISD::DIV", "\"JVMISD::DIV\"", "JVMISD::EXTEND", "\"JVMISD::EXTEND\"", "JVMISD::ARGUMENT", "\"JVMISD::ARGUMENT\"", "JVMISD::LOAD...	JVMISelLowering	getTargetNodeName	JVM	Virtual ISA	LLVM	24,586	263	1	[]
[ "<s>", "unsigned", "Mips16InstrInfo", "::", "getOppositeBranchOpc", "(", "unsigned", "Opc", ")", "const", "{", "switch", "(", "Opc", ")", "{", "case", "Mips", "::", "BeqzRxImmX16", ":", "return", "Mips", "::", "BnezRxImmX16", ";", "case", "Mips", "::", "Bnez...	[ "getOppositeBranchOpc", "-", "Return", "the", "inverse", "of", "the", "specified", "opcode", ",", "e.g", "." ]	[ "Mips", "Mips", "Mips::BeqzRxImmX16", "Mips::BnezRxImmX16", "Mips::BnezRxImmX16", "Mips::BeqzRxImmX16", "Mips::BeqzRxImm16", "Mips::BnezRxImm16", "Mips::BnezRxImm16", "Mips::BeqzRxImm16", "Mips::BteqzT8CmpX16", "Mips::BtnezT8CmpX16", "Mips::BteqzT8SltX16", "Mips::BtnezT8SltX16", "Mips::B...	Mips16InstrInfo (2)	getOppositeBranchOpc	Mips	CPU	LLVM	24,587	222	1	[]
[ "<s>", "bool", "writeNopData", "(", "uint64_t", "Count", ",", "MCObjectWriter", "*", "OW", ")", "const", "{", "if", "(", "(", "Count", "%", "4", ")", "!=", "0", ")", "return", "false", ";", "for", "(", "uint64_t", "i", "=", "0", ";", "i", "<", "C...	[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]	[ "TeeRISC", "4", "0", "0", "4", "0x00000000" ]	TeeRISCAsmBackend	writeNopData	TeeRISC	CPU	LLVM	24,588	51	1	[]
[ "<s>", "bool", "RISCVTargetLowering", "::", "getTgtMemIntrinsic", "(", "IntrinsicInfo", "&", "Info", ",", "const", "CallInst", "&", "I", ",", "MachineFunction", "&", "MF", ",", "unsigned", "Intrinsic", ")", "const", "{", "switch", "(", "Intrinsic", ")", "{", ...	[ "Given", "an", "intrinsic", ",", "checks", "if", "on", "the", "target", "the", "intrinsic", "will", "need", "to", "map", "to", "a", "MemIntrinsicNode", "(", "touches", "memory", ")", "." ]	[ "RI5CY", "RISCV", "Intrinsic::riscv_masked_atomicrmw_xchg_i32", "Intrinsic::riscv_masked_atomicrmw_add_i32", "Intrinsic::riscv_masked_atomicrmw_sub_i32", "Intrinsic::riscv_masked_atomicrmw_nand_i32", "Intrinsic::riscv_masked_atomicrmw_max_i32", "Intrinsic::riscv_masked_atomicrmw_min_i32", "Intrinsic...	RISCVISelLowering	getTgtMemIntrinsic	RI5CY	CPU	LLVM	24,589	169	1	[]
[ "<s>", "SDValue", "RISCVTargetLowering", "::", "joinRegisterPartsIntoValue", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "DL", ",", "const", "SDValue", "*", "Parts", ",", "unsigned", "NumParts", ",", "MVT", "PartVT", ",", "EVT", "ValueVT", ","...	[ "Target-specific", "combining", "of", "register", "parts", "into", "its", "original", "value", "." ]	[ "RISCV", "RISCV", "MVT::f16", "MVT::f32", "0", "ISD::BITCAST", "MVT::i32", "ISD::TRUNCATE", "MVT::i16", "ISD::BITCAST", "MVT::f16", "0", "0", "0", "\"The number of element should not be zero.\"", "ISD::EXTRACT_SUBVECTOR", "0", "ISD::BITCAST" ]	RISCVISelLowering1	joinRegisterPartsIntoValue	RISCV	CPU	LLVM	24,590	334	1	[]
[ "<s>", "J2ConstantPoolValue", "", "J2ConstantPoolValue", "::", "Create", "(", "const", "Constant", "", "Value", ")", "{", "return", "new", "J2ConstantPoolValue", "(", "Value", ")", ";", "}", "</s>" ]	[ "Construct", "a", "unary", "instruction", ",", "given", "the", "opcode", "and", "an", "operand", "." ]	[ "J2", "J2", "J2", "J2" ]	J2ConstantPoolValue	Create	J2	MPU	LLVM	24,591	20	1	[]
[ "<s>", "MVT", "M68kTargetLowering", "::", "getScalarShiftAmountTy", "(", "const", "DataLayout", "&", "DL", ",", "EVT", "Ty", ")", "const", "{", "if", "(", "Ty", ".", "isSimple", "(", ")", ")", "{", "return", "Ty", ".", "getSimpleVT", "(", ")", ";", "}"...	[ "Return", "the", "type", "to", "use", "for", "a", "scalar", "shift", "opcode", ",", "given", "the", "shifted", "amount", "type", "." ]	[ "M68k", "M68k", "MVT::getIntegerVT", "8", "0" ]	M68kISelLowering	getScalarShiftAmountTy	M68k	MPU	LLVM	24,592	48	1	[]
[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"TriCore DAG->DAG Pattern Instruction Selection\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "TriCore", "\"TriCore DAG->DAG Pattern Instruction Selection\"" ]	TriCoreISelDAGToDAG (2)	getPassName	TriCore	MPU	LLVM	24,593	13	1	[]
[ "<s>", "const", "uint32_t", "*", "MipsRegisterInfo", "::", "getCallPreservedMask", "(", "CallingConv", "::", "ID", ")", "const", "{", "if", "(", "Subtarget", ".", "isSingleFloat", "(", ")", ")", "return", "CSR_SingleFloatOnly_RegMask", ";", "if", "(", "Subtarget...	[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]	[ "Mips", "Mips" ]	MipsRegisterInfo19	getCallPreservedMask	Mips	CPU	LLVM	24,594	61	1	[]
[ "<s>", "SDValue", "HexagonTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "Small...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "Hexagon", "Hexagon", "ISD::OutputArg", "16", "Hexagon", "4", "1", "0", "1", "0", "HexagonISD::RET_FLAG", "MVT::Other" ]	HexagonISelLowering (2)2	LowerReturn	Hexagon	DSP	LLVM	24,595	224	1	[]
[ "<s>", "SMLoc", "getLoc", "(", ")", "const", "{", "return", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "}", "</s>" ]	[ "Get", "the", "source", "location", "of", "the", "point", "where", "the", "field", "was", "defined", "." ]	[ "AArch64" ]	AArch64AsmParser102	getLoc	AArch64	CPU	LLVM	24,596	18	1	[]
[ "<s>", "void", "X86TargetLowering", "::", "insertSSPDeclarations", "(", "Module", "&", "M", ")", "const", "{", "if", "(", "Subtarget", ".", "getTargetTriple", "(", ")", ".", "isOSMSVCRT", "(", ")", ")", "{", "M", ".", "getOrInsertGlobal", "(", "\"__security_...	[ "Inserts", "necessary", "declarations", "for", "SSP", "(", "stack", "protection", ")", "purpose", "." ]	[ "X86", "X86", "\"__security_cookie\"", "\"__security_check_cookie\"", "X86", "1" ]	X86ISelLowering143	insertSSPDeclarations	X86	CPU	LLVM	24,597	127	1	[]
[ "<s>", "SDValue", "MSP430TargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallV...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "MSP430", "MSP430", "ISD::OutputArg", "16", "MSP430", "\"ISRs cannot return any value\"", "4", "1", "0", "\"Can only return in registers!\"", "1", "MSP430", "MSP430", "\"sret virtual register not created in entry block\"", "MSP430::R12", "1", "MSP430", "MSP430ISD::RETI_FLAG", "MS...	MSP430ISelLowering58	LowerReturn	MSP430	MPU	LLVM	24,598	407	1	[]
[ "<s>", "const", "char", "*", "OR1KTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "(", "OR1KISD", "::", "NodeType", ")", "Opcode", ")", "{", "default", ":", "return", "NULL", ";", "case", "OR1KISD", ...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "OR1K", "OR1K", "OR1KISD::NodeType", "OR1KISD::ADJDYNALLOC", "\"OR1KISD::ADJDYNALLOC\"", "OR1KISD::RET_FLAG", "\"OR1KISD::RET_FLAG\"", "OR1KISD::CALL", "\"OR1KISD::CALL\"", "OR1KISD::SELECT_CC", "\"OR1KISD::SELECT_CC\"", "OR1KISD::SET_FLAG", "\"OR1KISD::SET_FLAG\"", "OR1KISD::BR_CC", "\"...	OR1KISelLowering1	getTargetNodeName	OR1K	CPU	LLVM	24,599	117	1	[]

[ "<s>", "void", "ARMPassConfig", "::", "addIRPasses", "(", ")", "{", "if", "(", "TM", "->", "Options", ".", "ThreadModel", "==", "ThreadModel", "::", "Single", ")", "addPass", "(", "createLowerAtomicPass", "(", ")", ")", ";", "else", "addPass", "(", "create...

[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]

[ "ARM", "ARM", "ARM", "ARM" ]

ARMTargetMachine103

addIRPasses

ARM

CPU

LLVM

24,500

180

1

[]

[ "<s>", "bool", "X86InstrInfo", "::", "getConstValDefinedInReg", "(", "const", "MachineInstr", "&", "MI", ",", "const", "Register", "Reg", ",", "int64_t", "&", "ImmVal", ")", "const", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "!=", "X86", "::", "M...

[ "Returns", "true", "if", "MI", "is", "an", "instruction", "that", "defines", "Reg", "to", "have", "a", "constant", "value", "and", "the", "value", "is", "recorded", "in", "ImmVal", "." ]

[ "X86", "X86", "X86::MOV32ri", "X86::MOV64ri", "1", "0", "1" ]

X86InstrInfo (2)3

getConstValDefinedInReg

X86

CPU

LLVM

24,501

92

1

[]

[ "<s>", "const", "LoongArchSubtarget", "&", "getSubtarget", "(", ")", "const", "{", "return", "Subtarget", ";", "}", "</s>" ]

[ "getSubtarget", "-", "Return", "the", "subtarget", "for", "which", "this", "machine", "code", "is", "being", "compiled", "." ]

[ "LoongArch", "LoongArch" ]

LoongArchISelLowering

getSubtarget

LoongArch

CPU

LLVM

24,502

12

1

[]

[ "<s>", "MachineBasicBlock", "*", "AMDGPUCFGStructurizer", "::", "clone", "(", "MachineBasicBlock", "*", "MBB", ")", "{", "MachineFunction", "*", "Func", "=", "MBB", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "NewMBB", "=", "Func", "->", "Creat...

[ "Make", "a", "functionally", "equivalent", "copy", "of", "this", "MachineFunctionInfo", "in", "MF", "." ]

[ "AMDGPU", "AMDGPU" ]

AMDILCFGStructurizer

clone

AMDGPU

GPU

LLVM

24,503

90

1

[]

[ "<s>", "bool", "AVRTargetLowering", "::", "CanLowerReturn", "(", "CallingConv", "::", "ID", "CallConv", ",", "MachineFunction", "&", "MF", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "LLVMCont...

[ "This", "hook", "should", "be", "implemented", "to", "check", "whether", "the", "return", "values", "described", "by", "the", "Outs", "array", "can", "fit", "into", "the", "return", "registers", "." ]

[ "AVR", "AVR", "ISD::OutputArg", "AVR", "16", "AVR", "8" ]

AVRISelLowering11

CanLowerReturn

AVR

MPU

LLVM

24,504

89

1

[]

[ "<s>", "unsigned", "SIInstrInfo", "::", "readlaneVGPRToSGPR", "(", "unsigned", "SrcReg", ",", "MachineInstr", "&", "UseMI", ",", "MachineRegisterInfo", "&", "MRI", ")", "const", "{", "const", "TargetRegisterClass", "*", "VRC", "=", "MRI", ".", "getRegClass", "("...

[ "Copy", "a", "value", "from", "a", "VGPR", "(", "SrcReg", ")", "to", "SGPR", "." ]

[ "AMDGPU", "SI", "4", "8", "0", "AMDGPU::SGPR_32RegClass", "AMDGPU::V_READFIRSTLANE_B32", "0", "AMDGPU::REG_SEQUENCE", "0" ]

SIInstrInfo100

readlaneVGPRToSGPR

AMDGPU

GPU

LLVM

24,505

220

1

[]

[ "<s>", "static", "void", "emit_pred_op", "(", "unsigned", "icode", ",", "rtx", "mask", ",", "rtx", "dest", ",", "rtx", "src", ",", "rtx", "len", ",", "machine_mode", "mask_mode", ",", "bool", "vlmax_p", ")", "{", "insn_expander", "<", "8", ">", "e", ";...

[ "Emit", "an", "RVV", "unmask", "&", "&", "vl", "mov", "from", "SRC", "to", "DEST", "." ]

[ "riscv", "8" ]

riscv-v

emit_pred_op

riscv

CPU

GCC

24,506

199

1

[]

[ "<s>", "void", "SITargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", ...

[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]

[ "AMDGPU", "SI", "ISD::INSERT_VECTOR_ELT", "0", "ISD::EXTRACT_VECTOR_ELT", "0" ]

SIISelLowering159

ReplaceNodeResults

AMDGPU

GPU

LLVM

24,507

103

1

[]

[ "<s>", "const", "uint32_t", "*", "X86RegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "const", "X86Subtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<...

[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]

[ "X86", "X86", "X86", "X86", "X86", "\"CFGuard check mechanism only used on 32-bit X86\"", "X86", "X86" ]

X86RegisterInfo98

getCallPreservedMask

X86

CPU

LLVM

24,508

442

1

[]

[ "<s>", "static", "void", "bounds_check", "(", "rtx", "operand", ",", "HOST_WIDE_INT", "low", ",", "HOST_WIDE_INT", "high", ",", "const_tree", "exp", ",", "const", "char", "*", "desc", ")", "{", "HOST_WIDE_INT", "lane", ";", "gcc_assert", "(", "CONST_INT_P", ...

[ "Ensure", "OPERAND", "lies", "between", "LOW", "(", "inclusive", ")", "and", "HIGH", "(", "exclusive", ")", ".", "Raise", "ERR", "if", "it", "does", "n't", ".", "FIXME", ":", "NEON", "bounds", "checks", "occur", "late", "in", "compilation", ",", "so", ...

[ "arm", "\"%s %wd out of range %wd - %wd\"", "1", "\"%s %wd out of range %wd - %wd\"", "1" ]

arm

bounds_check

arm

CPU

GCC

24,509

93

1

[]

[ "<s>", "static", "bool", "need_to_save_reg", "(", "unsigned", "int", "regno", ")", "{", "if", "(", "!", "call_used_or_fixed_reg_p", "(", "regno", ")", "&&", "df_regs_ever_live_p", "(", "regno", ")", ")", "return", "true", ";", "if", "(", "flag_pic", "&&", ...

[ "Return", "whether", "REGNO", "needs", "to", "be", "saved", "in", "the", "stack", "frame", "." ]

[ "tilepro", "0" ]

tilepro

need_to_save_reg

tilepro

VLIW

GCC

24,510

97

1

[]

[ "<s>", "void", "X86AsmParser", "::", "emitInstruction", "(", "MCInst", "&", "Inst", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ")", "{", "Out", ".", "emitInstruction", "(", "Inst", ",", "getSTI", "(", ")", ")", ";", "}", "</s>"...

[ "Targets", "should", "implement", "this", "to", "emit", "instructions", "." ]

[ "X86", "X86" ]

X86AsmParser64

emitInstruction

X86

CPU

LLVM

24,511

30

1

[]

[ "<s>", "void", "arc_ccfsm_record_branch_deleted", "(", ")", "{", "arc_ccfsm_state", "+=", "2", ";", "current_insn_set_cc_p", "=", "last_insn_set_cc_p", ";", "}", "</s>" ]

[ "Record", "a", "branch", "is", "n't", "output", "because", "subsequent", "insns", "can", "be", "conditionalized", "." ]

[ "arc", "2" ]

arc2

arc_ccfsm_record_branch_deleted

arc

MPU

GCC

24,512

14

1

[]

[ "<s>", "void", "HexagonShuffler", "::", "append", "(", "MCInst", "const", "*", "ID", ",", "MCInst", "const", "*", "Extender", ",", "unsigned", "S", ",", "bool", "X", ")", "{", "HexagonInstr", "PI", "(", "&", "TUL", ",", "MCII", ",", "ID", ",", "Exten...

[ "Append", "from", "a", "list", "of", "StringRefs", "." ]

[ "Hexagon", "Hexagon", "Hexagon" ]

HexagonShuffler1

append

Hexagon

DSP

LLVM

24,513

47

1

[]

[ "<s>", "BitVector", "PPCRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "const", "PPCSubtarget", "&", "Subtarget", "=", "MF", ".", "getSubtar...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "PowerPC", "PPC", "PPC", "PPC", "PPC", "PPC::ZERO", "PPC::FP", "PPC::BP", "PPC::CTR", "PPC::CTR8", "PPC::R1", "PPC::LR", "PPC::LR8", "PPC::RM", "PPC::VRSAVE", "PPC", "PPC", "PPC", "PPC::R2", "PPC::R13", "PPC", "PPC::R13", "PPC::R31", "PPC", "PPC::R29", "PPC::R30", ...

PPCRegisterInfo (2)2

getReservedRegs

PowerPC

CPU

LLVM

24,514

389

1

[]

[ "<s>", "void", "reset", "(", "unsigned", "RequiredSize", ")", "{", "RequiredShadowSize", "=", "RequiredSize", ";", "CurrentShadowSize", "=", "0", ";", "InShadow", "=", "true", ";", "}", "</s>" ]

[ "Reset", "an", "existing", "scalar", "value", "for", "Def", "and", "a", "given", "Instance", "." ]

[ "X86", "0" ]

X86AsmPrinter (2)2

reset

X86

CPU

LLVM

24,515

20

1

[]

[ "<s>", "bool", "HexagonInstrInfo", "::", "isDuplexPair", "(", "const", "MachineInstr", "*", "MIa", ",", "const", "MachineInstr", "*", "MIb", ")", "const", "{", "HexagonII", "::", "SubInstructionGroup", "MIaG", "=", "getDuplexCandidateGroup", "(", "MIa", ")", ";"...

[ "Symmetrical", ".", "See", "if", "these", "two", "instructions", "are", "fit", "for", "duplex", "pair", "." ]

[ "Hexagon", "Hexagon", "HexagonII::SubInstructionGroup", "HexagonII::SubInstructionGroup" ]

HexagonInstrInfo (2)

isDuplexPair

Hexagon

DSP

LLVM

24,516

55

1

[]

[ "<s>", "static", "bool", "mips_function_value_regno_p", "(", "const", "unsigned", "int", "regno", ")", "{", "if", "(", "regno", "==", "GP_RETURN", "||", "regno", "==", "FP_RETURN", "||", "(", "FP_RETURN", "!=", "GP_RETURN", "&&", "regno", "==", "FP_RETURN", ...

[ "Implement", "TARGET_FUNCTION_VALUE_REGNO_P", ".", "On", "the", "MIPS", ",", "R2", "R3", "and", "F0", "F2", "are", "the", "only", "register", "thus", "used", "." ]

[ "mips", "2", "1", "3" ]

mips

mips_function_value_regno_p

mips

CPU

GCC

24,517

70

1

[]

[ "<s>", "SDValue", "XNCMTargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "I...

[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]

[ "XNCM", "XNCM", "ISD::InputArg", "16", "XNCM", "0", "1", "2", "0" ]

XNCMISelLowering

LowerCallResult

XNCM

CPU

LLVM

24,518

170

1

[]

[ "<s>", "BitVector", "MSP430RegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "const", "TargetFrameInfo", "*", "TFI", "=", "MF", ".", "getTarget...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "MSP430", "MSP430", "MSP430::PCW", "MSP430::SPW", "MSP430::SRW", "MSP430::CGW", "MSP430::FPW" ]

MSP430RegisterInfo17

getReservedRegs

MSP430

MPU

LLVM

24,519

93

1

[]

[ "<s>", "unsigned", "ARMAsmParser", "::", "checkTargetMatchPredicate", "(", "MCInst", "&", "Inst", ")", "{", "unsigned", "Opc", "=", "Inst", ".", "getOpcode", "(", ")", ";", "MCInstrDesc", "&", "MCID", "=", "getInstDesc", "(", "Opc", ")", ";", "if", "(", ...

[ "checkTargetMatchPredicate", "-", "Validate", "the", "instruction", "match", "against", "any", "complex", "target", "predicates", "not", "expressible", "via", "match", "classes", "." ]

[ "ARM", "ARM", "ARMII::ThumbArithFlagSetting", "\"optionally flag setting instruction missing optional def operand\"", "\"operand count mismatch!\"", "0", "ARM::CPSR", "ARM::CPSR", "ARM::CPSR", "ARM::tADDhirr", "ARM", "1", "ARM", "2", "ARM::tMOVr", "ARM", "0", "ARM", "1" ]

ARMAsmParser111

checkTargetMatchPredicate

ARM

CPU

LLVM

24,520

275

1

[]

[ "<s>", "rtx", "frv_return_addr_rtx", "(", "int", "count", ",", "rtx", "frame", ")", "{", "if", "(", "count", "!=", "0", ")", "return", "const0_rtx", ";", "cfun", "->", "machine", "->", "frame_needed", "=", "1", ";", "return", "gen_rtx_MEM", "(", "Pmode",...

[ "A", "C", "expression", "whose", "value", "is", "RTL", "representing", "the", "value", "of", "the", "return", "address", "for", "the", "frame", "COUNT", "steps", "up", "from", "the", "current", "frame", ",", "after", "the", "prologue", ".", "FRAMEADDR", "i...

[ "frv", "0", "1", "8" ]

frv2

frv_return_addr_rtx

frv

VLIW

GCC

24,521

41

1

[]

[ "<s>", "void", "SystemZPassConfig", "::", "addPreSched2", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "getSystemZTargetMachine", "(", ")", ".", "getSubtargetImpl", "(", ")", "->", "hasLoadStoreOnCond", "(", ")", ...

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "prolog-epilog", "insertion", "and", "before", "the", "second", "instruction", "scheduling", "pass", "." ]

[ "SystemZ", "SystemZ", "SystemZ" ]

SystemZTargetMachine12

addPreSched2

SystemZ

CPU

LLVM

24,522

36

1

[]

[ "<s>", "inline", "set_of_reg", "sh_find_set_of_reg", "(", "rtx", "reg", ",", "rtx_insn", "*", "insn", ",", "F", "stepfunc", ",", "bool", "ignore_reg_reg_copies", "=", "false", ")", "{", "set_of_reg", "result", ";", "result", ".", "insn", "=", "insn", ";", ...

[ "Given", "a", "reg", "rtx", "and", "a", "start", "insn", ",", "try", "to", "find", "the", "insn", "that", "sets", "the", "specified", "reg", "by", "using", "the", "specified", "insn", "stepping", "function", ",", "such", "as", "'prev_nonnote_insn_bb", "'",...

[ "sh", "1" ]

sh-protos7

sh_find_set_of_reg

sh

CPU

GCC

24,523

257

1

[]

[ "<s>", "void", "ExportClustering", "::", "apply", "(", "ScheduleDAGInstrs", "*", "DAG", ")", "{", "const", "SIInstrInfo", "*", "TII", "=", "static_cast", "<", "const", "SIInstrInfo", "*", ">", "(", "DAG", "->", "TII", ")", ";", "SmallVector", "<", "SUnit",...

[ "Apply", "the", "profile", "inference", "algorithm", "for", "a", "given", "function", "." ]

[ "AMDGPU", "SI", "SI", "8", "0", "4", "1" ]

AMDGPUExportClustering

apply

AMDGPU

GPU

LLVM

24,524

152

1

[]

[ "<s>", "bool", "NVPTXAsmPrinter", "::", "doFinalization", "(", "Module", "&", "M", ")", "{", "bool", "HasDebugInfo", "=", "MMI", "&&", "MMI", "->", "hasDebugInfo", "(", ")", ";", "if", "(", "!", "GlobalsEmitted", ")", "{", "emitGlobals", "(", "M", ")", ...

[ "doFinalization", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "any", "necessary", "clean", "up", "after", "all", "passes", "have", "run", "." ]

[ "NVPTX", "NVPTX", "0", "0", "NVPTX", "NVPTX" ]

NVPTXAsmPrinter60

doFinalization

NVPTX

GPU

LLVM

24,525

226

1

[]

[ "<s>", "void", "RISCVInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "uint64_t", "Address", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "bool", "Res", "=", "false"...

[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]

[ "RI5CY", "RISCV" ]

RISCVInstPrinter

printInst

RI5CY

CPU

LLVM

24,526

111

1

[]

[ "<s>", "SDValue", "BPFSelectionDAGInfo", "::", "EmitTargetCodeForMemcpy", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "Align", "Alignment...

[ "Emit", "target-specific", "code", "that", "performs", "a", "memcpy", "." ]

[ "BPF", "BPF", "MVT::Other", "MVT::Glue", "BPFISD::MEMCPY", "MVT::i64", "MVT::i64", "0" ]

BPFSelectionDAGInfo4

EmitTargetCodeForMemcpy

BPF

Virtual ISA

LLVM

24,527

181

1

[]

[ "<s>", "static", "bool", "mem_shadd_or_shadd_rtx_p", "(", "rtx", "x", ")", "{", "return", "(", "(", "GET_CODE", "(", "x", ")", "==", "ASHIFT", "||", "GET_CODE", "(", "x", ")", "==", "MULT", ")", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "1", ")...

[ "Helper", "for", "hppa_legitimize_address", ".", "Given", "X", ",", "return", "true", "if", "it", "is", "a", "left", "shift", "by", "1", ",", "2", "or", "3", "positions", "or", "a", "multiply", "by", "2", ",", "4", "or", "8", ".", "This", "respective...

[ "pa", "1", "1", "1" ]

pa

mem_shadd_or_shadd_rtx_p

pa

CPU

GCC

24,528

86

1

[]

[ "<s>", "void", "SIFrameLowering", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "*", "RS", ")", "const", "{", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "if", "(", "!", ...

[ "processFunctionBeforeFrameFinalized", "-", "This", "method", "is", "called", "immediately", "before", "the", "specified", "function", "'s", "frame", "layout", "(", "MF.getFrameInfo", "(", ")", ")", "is", "finalized", "." ]

[ "AMDGPU", "SI", "SI", "SI", "SI", "SI", "AMDGPU::OpName", "SIStackID::SGPR_SPILL", "\"failed to spill SGPR to VGPR when allocated\"", "\"RegScavenger required if spilling\"", "AMDGPU::SGPR_32RegClass", "0", "AMDGPU::SGPR_32RegClass", "AMDGPU::SGPR_32RegClass" ]

SIFrameLowering53

processFunctionBeforeFrameFinalized

AMDGPU

GPU

LLVM

24,529

375

1

[]

[ "<s>", "unsigned", "TL45MCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", ...

[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]

[ "TL45", "TL45", "TL45", "0" ]

TL45MCCodeEmitter

getMachineOpValue

TL45

MPU

LLVM

24,530

76

1

[]

[ "<s>", "static", "void", "tilepro_va_start", "(", "tree", "valist", ",", "rtx", "nextarg", "ATTRIBUTE_UNUSED", ")", "{", "tree", "f_args", ",", "f_skip", ";", "tree", "args", ",", "skip", ",", "t", ";", "f_args", "=", "TYPE_FIELDS", "(", "TREE_TYPE", "(", ...

[ "Implement", "TARGET_EXPAND_BUILTIN_VA_START", "." ]

[ "tilepro", "0", "1", "1" ]

tilepro

tilepro_va_start

tilepro

VLIW

GCC

24,531

219

1

[]

[ "<s>", "static", "rtx_insn", "*", "rs6000_emit_savres_rtx", "(", "rs6000_stack_t", "*", "info", ",", "rtx", "frame_reg_rtx", ",", "int", "save_area_offset", ",", "int", "lr_offset", ",", "machine_mode", "reg_mode", ",", "int", "sel", ")", "{", "int", "i", ";",...

[ "Construct", "a", "parallel", "rtx", "describing", "the", "effect", "of", "a", "call", "to", "an", "out-of-line", "register", "save/restore", "routine", ",", "and", "emit", "the", "insn", "or", "jump_insn", "as", "appropriate", "." ]

[ "rs6000", "0", "1", "32", "64", "1", "1", "3", "1", "0", "1", "0", "0", "0", "0", "0" ]

rs6000-logue

rs6000_emit_savres_rtx

rs6000

CPU

GCC

24,532

467

1

[]

[ "<s>", "bool", "MVEVPTBlock", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "const", "ARMSubtarget", "&", "STI", "=", "static_cast", "<", "const", "ARMSubtarget", "&", ">", "(", "Fn", ".", "getSubtarget", "(", ")", ")", ";", "i...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "ARM", "ARM", "ARM", "\"********** ARM MVE VPT BLOCKS **********\\n\"", "\"********** Function: \"", "\"**************************************\\n\"" ]

MVEVPTBlockPass12

runOnMachineFunction

ARM

CPU

LLVM

24,533

126

1

[]

[ "<s>", "static", "bool", "use_32bit_hwmult", "(", "void", ")", "{", "static", "const", "char", "*", "known_32bit_mult_mcus", "[", "]", "=", "{", "\"msp430f4783\"", ",", "\"msp430f4793\"", ",", "\"msp430f4784\"", ",", "\"msp430f4794\"", ",", "\"msp430f47126\"", ","...

[ "Returns", "true", "if", "the", "current", "MCU", "has", "a", "second", "generation", "32-bit", "hardware", "multiplier", "." ]

[ "msp430", "\"msp430f4783\"", "\"msp430f4793\"", "\"msp430f4784\"", "\"msp430f4794\"", "\"msp430f47126\"", "\"msp430f47127\"", "\"msp430f47163\"", "\"msp430f47173\"", "\"msp430f47183\"", "\"msp430f47193\"", "\"msp430f47166\"", "\"msp430f47176\"", "\"msp430f47186\"", "\"msp430f47196\"", ...

msp4302

use_32bit_hwmult

msp430

MPU

GCC

24,534

141

1

[]

[ "<s>", "bool", "isValid", "(", ")", "{", "return", "isFIBase", "(", ")", "||", "(", "isRegBase", "(", ")", "&&", "getReg", "(", ")", "!=", "0", ")", ";", "}", "</s>" ]

[ "Returns", "true", "if", "this", "iterator", "is", "still", "pointing", "at", "a", "valid", "entry", "." ]

[ "ARM64", "0" ]

ARM64FastISel

isValid

ARM64

CPU

LLVM

24,535

23

1

[]

[ "<s>", "MCSymbol", "*", "MSP430MCInstLower", "::", "GetBlockAddressSymbol", "(", "const", "MachineOperand", "&", "MO", ")", "const", "{", "switch", "(", "MO", ".", "getTargetFlags", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Unknown target f...

[ "Return", "the", "MCSymbol", "used", "to", "satisfy", "BlockAddress", "uses", "of", "the", "specified", "basic", "block", "." ]

[ "MSP430", "MSP430", "\"Unknown target flag on GV operand\"", "0" ]

MSP430MCInstLower

GetBlockAddressSymbol

MSP430

MPU

LLVM

24,536

48

1

[]

[ "<s>", "static", "void", "arm_init_neon_builtins", "(", "void", ")", "{", "unsigned", "int", "i", ",", "fcode", "=", "ARM_BUILTIN_NEON_PATTERN_START", ";", "arm_init_simd_builtin_types", "(", ")", ";", "arm_init_simd_builtin_scalar_types", "(", ")", ";", "tree", "la...

[ "Set", "up", "all", "the", "NEON", "builtins", ",", "even", "builtins", "for", "instructions", "that", "are", "not", "in", "the", "current", "target", "ISA", "to", "allow", "the", "user", "to", "compile", "particular", "modules", "with", "different", "target...

[ "arm", "\"__builtin_arm_lane_check\"", "0", "\"__builtin_neon\"" ]

arm-builtins4

arm_init_neon_builtins

arm

CPU

GCC

24,537

98

1

[]

[ "<s>", "void", "RISCVDAGToDAGISel", "::", "PostprocessISelDAG", "(", ")", "{", "SelectionDAG", "::", "allnodes_iterator", "Position", "=", "CurDAG", "->", "allnodes_end", "(", ")", ";", "bool", "MadeChange", "=", "false", ";", "while", "(", "Position", "!=", "...

[ "PostprocessISelDAG", "(", ")", "-", "This", "hook", "allows", "the", "target", "to", "hack", "on", "the", "graph", "right", "after", "selection", "." ]

[ "RISCV", "RISCV" ]

RISCVISelDAGToDAG

PostprocessISelDAG

RISCV

CPU

LLVM

24,538

86

1

[]

[ "<s>", "static", "tree", "rx_handle_func_attribute", "(", "tree", "*", "node", ",", "tree", "name", ",", "tree", "args", "ATTRIBUTE_UNUSED", ",", "int", "flags", "ATTRIBUTE_UNUSED", ",", "bool", "*", "no_add_attrs", ")", "{", "gcc_assert", "(", "DECL_P", "(", ...

[ "Check", "``", "fast_interrupt", "''", ",", "``", "interrupt", "''", "and", "``", "naked", "''", "attributes", "." ]

[ "rx", "\"%qE attribute only applies to functions\"" ]

rx

rx_handle_func_attribute

rx

CPU

GCC

24,539

63

1

[]

[ "<s>", "unsigned", "HSAILInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "const", "MCInstrDesc", "&", "MCID", "=", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", ...

[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...

[ "HSAIL", "HSAIL", "HSAIL::NoRegister", "HSAIL::OpName", "HSAILAS::SPILL_ADDRESS", "HSAIL::NoRegister", "HSAIL::getNamedOperandIdx", "HSAIL::OpName", "HSAILADDRESS::BASE", "0", "HSAIL::NoRegister" ]

HSAILInstrInfo

isLoadFromStackSlot

HSAIL

Virtual ISA

LLVM

24,540

160

1

[]

[ "<s>", "int", "ARMBaseInstrInfo", "::", "getInstrLatency", "(", "const", "InstrItineraryData", "*", "ItinData", ",", "SDNode", "*", "Node", ")", "const", "{", "if", "(", "!", "Node", "->", "isMachineOpcode", "(", ")", ")", "return", "1", ";", "if", "(", ...

[ "Compute", "the", "instruction", "latency", "of", "a", "given", "instruction", "." ]

[ "ARM", "ARM", "1", "1", "ARM::VLDMQIA", "ARM::VLDMQDB", "ARM::VSTMQIA", "ARM::VSTMQDB", "2" ]

ARMBaseInstrInfo11

getInstrLatency

ARM

CPU

LLVM

24,541

98

1

[]

[ "<s>", "X86TargetMachine", "::", "X86TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::", "...

[ "Create", "an", "X86", "target", "." ]

[ "X86", "X86", "X86", "X86" ]

X86TargetMachine130

X86TargetMachine

X86

CPU

LLVM

24,542

157

1

[]

[ "<s>", "MachineBasicBlock", "*", "MipsSETargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "*", "MI", ",", "MachineBasicBlock", "*", "BB", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "r...

[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]

[ "Mips", "Mips", "Mips", "Mips::BPOSGE32_PSEUDO", "Mips::SNZ_B_PSEUDO", "Mips::BNZ_B", "Mips::SNZ_H_PSEUDO", "Mips::BNZ_H", "Mips::SNZ_W_PSEUDO", "Mips::BNZ_W", "Mips::SNZ_D_PSEUDO", "Mips::BNZ_D", "Mips::SNZ_V_PSEUDO", "Mips::BNZ_V", "Mips::SZ_B_PSEUDO", "Mips::BZ_B", "Mips::SZ_H_PSE...

MipsSEISelLowering (2)4

EmitInstrWithCustomInserter

Mips

CPU

LLVM

24,543

458

1

[]

[ "<s>", "rtx", "extract_shift_reg", "(", "rtx", "alu_shift_rtx", ")", "{", "alu_shift_rtx", "=", "extract_pattern_from_insn", "(", "alu_shift_rtx", ")", ";", "rtx", "alu_rtx", "=", "SET_SRC", "(", "alu_shift_rtx", ")", ";", "rtx", "shift_rtx", ";", "if", "(", "...

[ "Extract", "the", "register", "of", "the", "shift", "operand", "from", "an", "ALU_SHIFT", "rtx", "." ]

[ "nds32", "0", "1", "0", "0" ]

nds32-utils

extract_shift_reg

nds32

CPU

GCC

24,544

65

1

[]

[ "<s>", "void", "GCNMaxOccupancySchedStrategy", "::", "initialize", "(", "ScheduleDAGMI", "*", "DAG", ")", "{", "GenericScheduler", "::", "initialize", "(", "DAG", ")", ";", "const", "SIRegisterInfo", "*", "SRI", "=", "static_cast", "<", "const", "SIRegisterInfo", ...

[ "Initialize", "the", "strategy", "after", "building", "the", "DAG", "for", "a", "new", "region", "." ]

[ "AMDGPU", "SI", "SI", "3", "AMDGPU::SGPR_32RegClass", "AMDGPU::VGPR_32RegClass" ]

GCNSchedStrategy1

initialize

AMDGPU

GPU

LLVM

24,545

163

1

[]

[ "<s>", "static", "struct", "machine_function", "*", "mips_init_machine_status", "(", "void", ")", "{", "return", "ggc_cleared_alloc", "<", "machine_function", ">", "(", ")", ";", "}", "</s>" ]

[ "Allocate", "a", "chunk", "of", "memory", "for", "per-function", "machine-dependent", "data", "." ]

[ "mips" ]

mips

mips_init_machine_status

mips

CPU

GCC

24,546

18

1

[]

[ "<s>", "rtx", "function_arg", "(", "CUMULATIVE_ARGS", "cum", ",", "enum", "machine_mode", "mode", ",", "tree", "type", ",", "int", "named", "ATTRIBUTE_UNUSED", ")", "{", "int", "basereg", ";", "int", "num_args", ";", "if", "(", "type", "&&", "AGGREGATE_TYPE_...

[ "Return", "an", "RTL", "expression", "containing", "the", "register", "for", "the", "given", "mode", ",", "or", "0", "if", "the", "argument", "is", "to", "be", "passed", "on", "the", "stack", ".", "INCOMING_P", "is", "nonzero", "if", "this", "is", "an", ...

[ "alpha", "16", "32", "16", "16", "6", "0", "0", "5", "1", "7", "6", "5", "7", "20", "52", "32", "0", "1", "6", "16", "0", "1", "1", "17", "8", "2", "6", "16" ]

alpha3

function_arg

alpha

MPU

GCC

24,547

487

1

[]

[ "<s>", "bool", "MLxExpansion", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "if", "(", "skipFunction", "(", "*", "Fn", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "TII", "=", "static_cast", "<", "const", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "ARM", "ARM", "ARM", "ARM" ]

MLxExpansionPass26

runOnMachineFunction

ARM

CPU

LLVM

24,548

139

1

[]

[ "<s>", "const", "char", "*", "mt_asm_output_opcode", "(", "FILE", "*", "f", "ATTRIBUTE_UNUSED", ",", "const", "char", "*", "ptr", ")", "{", "if", "(", "mt_nops_required", ")", "fprintf", "(", "f", ",", "\";# need %d nops because of %s\\n\\t\"", ",", "mt_nops_req...

[ "Implement", "ASM_OUTPUT_OPCODE", "." ]

[ "mt", "\";# need %d nops because of %s\\n\\t\"", "\"nop\\n\\t\"" ]

mt

mt_asm_output_opcode

mt

CPU

GCC

24,549

51

1

[]

[ "<s>", "void", "rs6000_xcoff_declare_function_name", "(", "FILE", "*", "file", ",", "const", "char", "*", "name", ",", "tree", "decl", ")", "{", "char", "*", "buffer", "=", "(", "char", "*", ")", "alloca", "(", "strlen", "(", "name", ")", "+", "1", "...

[ "This", "macro", "produces", "the", "initial", "definition", "of", "a", "function", "name", ".", "On", "the", "RS/6000", ",", "we", "need", "to", "place", "an", "extra", "'", ".", "'", "in", "the", "function", "name", "and", "output", "the", "function", ...

[ "rs6000", "1", "0", "1", "\"\\t.rename .%s,\\\".%s\\\"\\n\"", "\"\\t.rename %s,\\\"%s\\\"\\n\"", "\"\\t.globl .\"", "\"\\t.rename .%s,\\\".%s\\\"\\n\"", "\"\\t.rename %s,\\\"%s\\\"\\n\"", "\"\\t.lglobl .\"", "\"\\t.csect \"", "\"[DS]\\n\"", "\"[DS],3\\n\"", "\":\\n\"", "\"\\t.long .\"", ...

rs60005

rs6000_xcoff_declare_function_name

rs6000

CPU

GCC

24,550

418

1

[]

[ "<s>", "static", "bool", "arm_cxx_guard_mask_bit", "(", "void", ")", "{", "return", "TARGET_AAPCS_BASED", ";", "}", "</s>" ]

[ "The", "EABI", "says", "test", "the", "least", "significant", "bit", "of", "a", "guard", "variable", "." ]

[ "arm" ]

arm

arm_cxx_guard_mask_bit

arm

CPU

GCC

24,551

11

1

[]

[ "<s>", "void", "HexagonTargetMachine", "::", "registerPassBuilderCallbacks", "(", "PassBuilder", "&", "PB", ")", "{", "PB", ".", "registerLateLoopOptimizationsEPCallback", "(", "[", "=", "]", "(", "LoopPassManager", "&", "LPM", ",", "PassBuilder", "::", "Optimizatio...

[ "Invoke", "the", "PassBuilder", "callback", "registration", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]

HexagonTargetMachine28

registerPassBuilderCallbacks

Hexagon

DSP

LLVM

24,552

71

1

[]

[ "<s>", "bool", "MipsAsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", "Opcode", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "uint64_t", "&", "ErrorInfo", ",", "bool", "MatchingInlineAsm", ")"...

[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]

[ "Mips", "Mips", "8", "0", "\"instruction requires a CPU feature not currently enabled\"", "0ULL", "\"too few operands for instruction\"", "Mips", "\"invalid operand for instruction\"", "\"invalid instruction\"", "\"source and destination must be different\"", "\"Implement any new match types a...

MipsAsmParser

MatchAndEmitInstruction

Mips

CPU

LLVM

24,553

227

1

[]

[ "<s>", "static", "rtx", "push", "(", "int", "rn", ")", "{", "rtx", "x", ";", "if", "(", "rn", "==", "FPUL_REG", ")", "x", "=", "gen_push_fpul", "(", ")", ";", "else", "if", "(", "rn", "==", "FPSCR_REG", ")", "x", "=", "gen_push_fpscr", "(", ")", ...

[ "Output", "RTL", "to", "push", "register", "RN", "onto", "the", "stack", "." ]

[ "sh", "1" ]

sh

push

sh

CPU

GCC

24,554

143

1

[]

[ "<s>", "enum", "reg_class", "alpha_preferred_reload_class", "(", "rtx", "x", ",", "enum", "reg_class", "class", ")", "{", "if", "(", "x", "==", "CONST0_RTX", "(", "GET_MODE", "(", "x", ")", ")", ")", "return", "class", ";", "if", "(", "GET_CODE", "(", ...

[ "On", "the", "Alpha", ",", "all", "(", "non-symbolic", ")", "constants", "except", "zero", "go", "into", "a", "floating-point", "register", "via", "memory", ".", "Note", "that", "we", "can", "not", "return", "anything", "that", "is", "not", "a", "subset", ...

[ "alpha" ]

alpha3

alpha_preferred_reload_class

alpha

MPU

GCC

24,555

95

1

[]

[ "<s>", "static", "rtx", "altivec_expand_lxvr_builtin", "(", "enum", "insn_code", "icode", ",", "tree", "exp", ",", "rtx", "target", ",", "bool", "blk", ",", "bool", "sign_extend", ")", "{", "rtx", "pat", ",", "addr", ";", "tree", "arg0", "=", "CALL_EXPR_AR...

[ "For", "the", "load", "and", "sign", "extend", "rightmost", "elements", ";", "load", "and", "zero", "extend", "rightmost", "element", "builtins", "." ]

[ "rs6000", "0", "1", "0", "1", "0", "0", "0", "0", "0", "0" ]

rs6000-call1

altivec_expand_lxvr_builtin

rs6000

CPU

GCC

24,556

390

1

[]

[ "<s>", "int", "ia64_move_ok", "(", "rtx", "dst", ",", "rtx", "src", ")", "{", "if", "(", "GET_CODE", "(", "dst", ")", "!=", "MEM", ")", "return", "1", ";", "if", "(", "GET_CODE", "(", "src", ")", "==", "MEM", ")", "return", "0", ";", "if", "(",...

[ "Return", "1", "if", "the", "operands", "of", "a", "move", "are", "ok", "." ]

[ "ia64", "1", "0", "1" ]

ia643

ia64_move_ok

ia64

CPU

GCC

24,557

76

1

[]

[ "<s>", "bool", "RISCVTargetLowering", "::", "isSExtCheaperThanZExt", "(", "EVT", "SrcVT", ",", "EVT", "DstVT", ")", "const", "{", "return", "Subtarget", ".", "is64Bit", "(", ")", "&&", "SrcVT", "==", "MVT", "::", "i32", "&&", "DstVT", "==", "MVT", "::", ...

[ "Return", "true", "if", "sign-extension", "from", "FromTy", "to", "ToTy", "is", "cheaper", "than", "zero-extension", "." ]

[ "RI5CY", "RISCV", "MVT::i32", "MVT::i64" ]

RISCVISelLowering

isSExtCheaperThanZExt

RI5CY

CPU

LLVM

24,558

33

1

[]

[ "<s>", "bool", "isMachineVerifierClean", "(", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]

[ "Returns", "true", "if", "the", "target", "is", "expected", "to", "pass", "all", "machine", "verifier", "checks", "." ]

[ "NVPTX" ]

NVPTXTargetMachine15

isMachineVerifierClean

NVPTX

GPU

LLVM

24,559

11

1

[]

[ "<s>", "MachineBasicBlock", "*", "XCoreTargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "*", "MI", ",", "MachineBasicBlock", "*", "BB", ")", "const", "{", "const", "TargetInstrInfo", "&", "TII", "=", "*", "Subtarget", ".", "getInstrInfo", ...

[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]

[ "XCore", "XCore", "XCore::SELECT_CC", "\"Unexpected instr type to insert\"", "XCore::BRFT_lru6", "1", "XCore::PHI", "0", "3", "2" ]

XCoreISelLowering44

EmitInstrWithCustomInserter

XCore

MPU

LLVM

24,560

317

1

[]

[ "<s>", "HOST_WIDE_INT", "bfin_initial_elimination_offset", "(", "int", "from", ",", "int", "to", ")", "{", "HOST_WIDE_INT", "offset", "=", "0", ";", "if", "(", "from", "==", "ARG_POINTER_REGNUM", ")", "offset", "=", "n_regs_saved_by_prologue", "(", ")", "*", "...

[ "Return", "the", "offset", "between", "two", "registers", ",", "one", "to", "be", "eliminated", ",", "and", "the", "other", "its", "replacement", ",", "at", "the", "start", "of", "a", "routine", "." ]

[ "bfin", "0", "4" ]

bfin

bfin_initial_elimination_offset

bfin

DSP

GCC

24,561

72

1

[]

[ "<s>", "bool", "PTXTargetMachine", "::", "addPassesToEmitFile", "(", "PassManagerBase", "&", "PM", ",", "formatted_raw_ostream", "&", "Out", ",", "CodeGenFileType", "FileType", ",", "CodeGenOpt", "::", "Level", "OptLevel", ",", "bool", "DisableVerify", ")", "{", "...

[ "Add", "passes", "to", "the", "specified", "pass", "manager", "to", "get", "the", "specified", "file", "emitted", "." ]

[ "PTX", "PTX", "0", "0", "\"Failed to get MCContext\"", "0", "0", "\"Object file emission is not supported with PTX\"", "0" ]

PTXTargetMachine7

addPassesToEmitFile

PTX

GPU

LLVM

24,562

271

1

[]

[ "<s>", "bool", "SITargetLowering", "::", "allowsMisalignedMemoryAccesses", "(", "EVT", "VT", ",", "unsigned", "AddrSpace", ",", "unsigned", "Align", ",", "bool", "*", "IsFast", ")", "const", "{", "if", "(", "IsFast", ")", "*", "IsFast", "=", "false", ";", ...

[ "Returns", "true", "if", "the", "target", "allows", "unaligned", "memory", "accesses", "of", "the", "specified", "type", "." ]

[ "AMDGPU", "SI", "MVT::Other", "MVT::Other", "1024", "16", "AMDGPU", "AMDGPU", "4", "0", "AMDGPU", "AMDGPU", "AMDGPU", "4", "0", "MVT::i32", "MVT::i32", "4", "0" ]

SIISelLowering113

allowsMisalignedMemoryAccesses

AMDGPU

GPU

LLVM

24,563

213

1

[]

[ "<s>", "const", "BPFSubtarget", "*", "getSubtargetImpl", "(", ")", "const", "override", "{", "return", "&", "Subtarget", ";", "}", "</s>" ]

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "BPF", "BPF" ]

BPFTargetMachine4

getSubtargetImpl

BPF

Virtual ISA

LLVM

24,564

14

1

[]

[ "<s>", "std", "::", "pair", "<", "uint16_t", ",", "uint16_t", ">", "X86InstrInfo", "::", "getExecutionDomain", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "uint16_t", "domain", "=", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", ">>...

[ "Return", "the", "current", "execution", "domain", "and", "bit", "mask", "of", "possible", "domains", "for", "instruction", "." ]

[ "X86", "X86", "X86II::SSEDomainShift", "3", "0", "0xe", "0xe", "0x6", "0xe" ]

X86InstrInfo97

getExecutionDomain

X86

CPU

LLVM

24,565

126

1

[]

[ "<s>", "TargetLowering", "::", "AtomicExpansionKind", "X86TargetLowering", "::", "shouldExpandAtomicLoadInIR", "(", "LoadInst", "*", "LI", ")", "const", "{", "Type", "*", "MemType", "=", "LI", "->", "getType", "(", ")", ";", "bool", "NoImplicitFloatOps", "=", "L...

[ "Returns", "how", "the", "given", "(", "atomic", ")", "load", "should", "be", "expanded", "by", "the", "IR-level", "AtomicExpand", "pass", "." ]

[ "X86", "X86", "64" ]

X86ISelLowering202

shouldExpandAtomicLoadInIR

X86

CPU

LLVM

24,566

92

1

[]

[ "<s>", "bool", "MSP430AsmBackend", "::", "writeNopData", "(", "raw_ostream", "&", "OS", ",", "uint64_t", "Count", ",", "const", "MCSubtargetInfo", "*", "STI", ")", "const", "{", "if", "(", "(", "Count", "%", "2", ")", "!=", "0", ")", "return", "false", ...

[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]

[ "MSP430", "MSP430", "2", "0", "2", "\"\\x03\\x43\"", "2" ]

MSP430AsmBackend

writeNopData

MSP430

MPU

LLVM

24,567

57

1

[]

[ "<s>", "const", "MCPhysReg", "*", "SystemZRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "if", "(", "MF", "->", "getSubtarget", "(", ")", ".", "getTargetLowering", "(", ")", "->", "supportSwiftError", ...

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "SystemZ", "SystemZ", "SystemZ", "SystemZ" ]

SystemZRegisterInfo39

getCalleeSavedRegs

SystemZ

CPU

LLVM

24,568

54

1

[]

[ "<s>", "bool", "WebAssemblyAsmTypeCheck", "::", "getGlobal", "(", "SMLoc", "ErrorLoc", ",", "const", "MCInst", "&", "Inst", ",", "wasm", "::", "ValType", "&", "Type", ")", "{", "const", "MCSymbolRefExpr", "*", "SymRef", ";", "if", "(", "getSymRef", "(", "E...

[ "Get", "the", "Init", "value", "of", "the", "specified", "global", "variable", "." ]

[ "WebAssembly", "WebAssembly", "wasm::ValType", "wasm::WASM_SYMBOL_TYPE_DATA", "wasm::WASM_SYMBOL_TYPE_GLOBAL", "wasm::ValType", "wasm::WASM_SYMBOL_TYPE_FUNCTION", "wasm::WASM_SYMBOL_TYPE_DATA", "wasm::ValType", "wasm::ValType", "\"symbol \"", "\" missing .globaltype\"" ]

WebAssemblyAsmTypeCheck3

getGlobal

WebAssembly

Virtual ISA

LLVM

24,569

166

1

[]

[ "<s>", "void", "ARMInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC",...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "ARM", "ARM", "ARM::GPRRegisterClass", "ARM", "ARM", "ARM::tSpill", "0", "ARM::STR", "0", "0", "ARM::DPRRegisterClass", "ARM::FSTD", "0", "ARM::SPRRegisterClass", "\"Unknown regclass!\"", "ARM::FSTS", "0" ]

ARMInstrInfo31

storeRegToStackSlot

ARM

CPU

LLVM

24,570

288

1

[]

[ "<s>", "bool", "SIInstrInfo", "::", "shouldClusterMemOps", "(", "ArrayRef", "<", "const", "MachineOperand", "*", ">", "BaseOps1", ",", "ArrayRef", "<", "const", "MachineOperand", "*", ">", "BaseOps2", ",", "unsigned", "NumLoads", ",", "unsigned", "NumBytes", ")"...

[ "Returns", "true", "if", "the", "two", "given", "memory", "operations", "should", "be", "scheduled", "adjacent", "." ]

[ "AMDGPU", "SI", "7", "AMDGPU::OpName", "AMDGPU::OpName", "AMDGPU::OpName", "AMDGPU::OpName", "AMDGPU::OpName", "AMDGPU::OpName", "AMDGPU::OpName", "AMDGPU::OpName", "16", "1", "8" ]

SIInstrInfo9

shouldClusterMemOps

AMDGPU

GPU

LLVM

24,571

415

1

[]

[ "<s>", "int", "loongarch_idiv_insns", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{", "int", "count", ";", "count", "=", "1", ";", "if", "(", "TARGET_CHECK_ZERO_DIV", ")", "count", "+=", "2", ";", "return", "count", ";", "}", "</s>" ]

[ "Return", "the", "number", "of", "instructions", "needed", "for", "an", "integer", "division", "." ]

[ "loongarch", "1", "2" ]

loongarch

loongarch_idiv_insns

loongarch

CPU

GCC

24,572

27

1

[]

[ "<s>", "bool", "ARMBaseInstrInfo", "::", "isMBBSafeToOutlineFrom", "(", "MachineBasicBlock", "&", "MBB", ",", "unsigned", "&", "Flags", ")", "const", "{", "assert", "(", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ".", "tracksLiveness", ...

[ "Optional", "target", "hook", "that", "returns", "true", "if", "MBB", "is", "safe", "to", "outline", "from", ",", "and", "returns", "any", "target-specific", "information", "in", "Flags", "." ]

[ "ARM", "ARM", "\"Suitable Machine Function for outlining must track liveness\"", "ARM::R12", "ARM::CPSR", "ARM::R12", "ARM::CPSR", "ARM::LR" ]

ARMBaseInstrInfo110

isMBBSafeToOutlineFrom

ARM

CPU

LLVM

24,573

248

1

[]

[ "<s>", "unsigned", "int", "ix86_local_alignment", "(", "tree", "exp", ",", "machine_mode", "mode", ",", "unsigned", "int", "align", ")", "{", "tree", "type", ",", "decl", ";", "if", "(", "exp", "&&", "DECL_P", "(", "exp", ")", ")", "{", "type", "=", ...

[ "Compute", "the", "alignment", "for", "a", "local", "variable", ".", "TYPE", "is", "the", "data", "type", ",", "and", "ALIGN", "is", "the", "alignment", "that", "the", "object", "would", "ordinarily", "have", ".", "The", "value", "of", "this", "macro", "...

[ "i386", "64", "64", "32", "16", "128", "128", "64", "64", "128", "128", "64", "64", "128", "128", "64", "64", "128", "128", "64", "64", "128", "128" ]

i3865

ix86_local_alignment

i386

CPU

GCC

24,574

456

1

[]

[ "<s>", "static", "rtx", "aarch64_progress_pointer", "(", "rtx", "pointer", ")", "{", "HOST_WIDE_INT", "amount", "=", "GET_MODE_SIZE", "(", "GET_MODE", "(", "pointer", ")", ")", ";", "return", "aarch64_move_pointer", "(", "pointer", ",", "amount", ")", ";", "}"...

[ "Return", "a", "new", "RTX", "holding", "the", "result", "of", "moving", "POINTER", "forward", "by", "the", "size", "of", "the", "mode", "it", "points", "to", "." ]

[ "aarch64" ]

aarch642

aarch64_progress_pointer

aarch64

CPU

GCC

24,575

28

1

[]

[ "<s>", "static", "struct", "machine_function", "*", "rl78_init_machine_status", "(", "void", ")", "{", "struct", "machine_function", "*", "m", ";", "m", "=", "ggc_cleared_alloc", "<", "machine_function", ">", "(", ")", ";", "m", "->", "virt_insns_ok", "=", "1"...

[ "This", "is", "our", "init_machine_status", ",", "as", "set", "in", "rl78_option_override", "." ]

[ "rl78", "1" ]

rl78

rl78_init_machine_status

rl78

MPU

GCC

24,576

33

1

[]

[ "<s>", "TargetPassConfig", "*", "SPIRVTargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "SPIRVPassConfig", "(", "*", "this", ",", "PM", ")", ";", "}", "</s>" ]

[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]

[ "SPIRV", "SPIRV", "SPIRV" ]

SPIRVTargetMachine

createPassConfig

SPIRV

Virtual ISA

LLVM

24,577

22

1

[]

[ "<s>", "void", "vax_expand_prologue", "(", "void", ")", "{", "int", "regno", ",", "offset", ";", "int", "mask", "=", "0", ";", "HOST_WIDE_INT", "size", ";", "rtx", "insn", ";", "for", "(", "regno", "=", "0", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ...

[ "Generate", "the", "assembly", "code", "for", "function", "entry", ".", "FILE", "is", "a", "stdio", "stream", "to", "output", "the", "code", "to", ".", "SIZE", "is", "an", "int", ":", "how", "many", "units", "of", "temporary", "storage", "to", "allocate"...

[ "vax", "0", "0", "1", "1", "4", "8", "12", "16", "0", "1", "4" ]

vax4

vax_expand_prologue

vax

CPU

GCC

24,578

198

1

[]

[ "<s>", "TargetLoweringObjectFile", "*", "getObjFileLowering", "(", ")", "const", "override", "{", "return", "TLOF", ".", "get", "(", ")", ";", "}", "</s>" ]

[ "Return", "information", "about", "object", "file", "lowering", "." ]

[ "JVM" ]

JVMTargetMachine

getObjFileLowering

JVM

Virtual ISA

LLVM

24,579

16

1

[]

[ "<s>", "Value", "*", "ARMTargetLowering", "::", "emitStoreConditional", "(", "IRBuilder", "<", ">", "&", "Builder", ",", "Value", "*", "Val", ",", "Value", "*", "Addr", ",", "AtomicOrdering", "Ord", ")", "const", "{", "Module", "*", "M", "=", "Builder", ...

[ "Perform", "a", "store-conditional", "operation", "to", "Addr", "." ]

[ "ARM", "ARM", "64", "Intrinsic::ID", "Intrinsic::arm_stlexd", "Intrinsic::arm_strexd", "Intrinsic::getDeclaration", "\"lo\"", "32", "\"hi\"", "Intrinsic::ID", "Intrinsic::arm_stlex", "Intrinsic::arm_strex", "Intrinsic::getDeclaration", "0" ]

ARMISelLowering (2)6

emitStoreConditional

ARM

CPU

LLVM

24,580

276

1

[]

[ "<s>", "void", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "MCInst", "&", "Res", ")", "const", "override", "{", "llvm_unreachable", "(", "\"RelaxInstruction() unimplemented\"", ")", ";", "}", "</s>" ...

[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]

[ "J2", "\"RelaxInstruction() unimplemented\"" ]

J2AsmBackend

relaxInstruction

J2

MPU

LLVM

24,581

26

1

[]

[ "<s>", "const", "Cpu0AnalyzeImmediate", "::", "InstSeq", "&", "Cpu0AnalyzeImmediate", "::", "Analyze", "(", "uint64_t", "Imm", ",", "unsigned", "Size", ",", "bool", "LastInstrIsADDiu", ")", "{", "this", "->", "Size", "=", "Size", ";", "ADDiu", "=", "Cpu0", "...

[ "Analyze", "-", "Get", "an", "instruction", "sequence", "to", "load", "immediate", "Imm", "." ]

[ "Cpu0", "Cpu0", "Cpu0", "Cpu0::ADDiu", "Cpu0::ORi", "Cpu0::SHL", "Cpu0::LUi" ]

Cpu0AnalyzeImmediate

Analyze

Cpu0

CPU

LLVM

24,582

89

1

[]

[ "<s>", "bool", "RISCVAsmParser", "::", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "OperandVector", "&", "Operands", ")", "{", "if", "(", "getSTI", "(", ")", ".", "getFeatureBits", "(", ...

[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]

[ "RISCV", "RISCV", "RISCV::FeatureRelax", "RISCV", "RISCV", "RISCV", "1", "\"unexpected token\"" ]

RISCVAsmParser18

ParseInstruction

RISCV

CPU

LLVM

24,583

237

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"Remove sign extends\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "Hexagon", "\"Remove sign extends\"" ]

HexagonRemoveSZExtArgs1

getPassName

Hexagon

DSP

LLVM

24,584

12

1

[]

[ "<s>", "unsigned", "ARMBaseInstrInfo", "::", "getPartialRegUpdateClearance", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpNum", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "auto", "PartialUpdateClearance", "=", "Subtarget", "."...

[ "Inform", "the", "BreakFalseDeps", "pass", "how", "many", "idle", "instructions", "we", "would", "like", "before", "a", "partial", "register", "update", "." ]

[ "ARM", "ARM", "0", "\"Need TRI instance\"", "0", "1", "ARM::VLDRS", "ARM::FCONSTS", "ARM::VMOVSR", "ARM::VMOVv8i8", "ARM::VMOVv4i16", "ARM::VMOVv2i32", "ARM::VMOVv2f32", "ARM::VMOVv1i64", "ARM::VLD1LNd32", "3", "0", "1", "0", "0", "ARM::SPRRegClass", "ARM::ssub_0", "ARM::...

ARMBaseInstrInfo110

getPartialRegUpdateClearance

ARM

CPU

LLVM

24,585

269

1

[]

[ "<s>", "const", "char", "*", "JVMTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Unhandled target opcode.\\n\"", ")", ";", "break", ";", "cas...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "JVM", "JVM", "\"Unhandled target opcode.\\n\"", "JVMISD::ALLOC", "\"JVMISD::ALLOC\"", "JVMISD::ADD", "\"JVMISD::ADD\"", "JVMISD::AND", "\"JVMISD::AND\"", "JVMISD::DIV", "\"JVMISD::DIV\"", "JVMISD::EXTEND", "\"JVMISD::EXTEND\"", "JVMISD::ARGUMENT", "\"JVMISD::ARGUMENT\"", "JVMISD::LOAD...

JVMISelLowering

getTargetNodeName

JVM

Virtual ISA

LLVM

24,586

263

1

[]

[ "<s>", "unsigned", "Mips16InstrInfo", "::", "getOppositeBranchOpc", "(", "unsigned", "Opc", ")", "const", "{", "switch", "(", "Opc", ")", "{", "case", "Mips", "::", "BeqzRxImmX16", ":", "return", "Mips", "::", "BnezRxImmX16", ";", "case", "Mips", "::", "Bnez...

[ "getOppositeBranchOpc", "-", "Return", "the", "inverse", "of", "the", "specified", "opcode", ",", "e.g", "." ]

[ "Mips", "Mips", "Mips::BeqzRxImmX16", "Mips::BnezRxImmX16", "Mips::BnezRxImmX16", "Mips::BeqzRxImmX16", "Mips::BeqzRxImm16", "Mips::BnezRxImm16", "Mips::BnezRxImm16", "Mips::BeqzRxImm16", "Mips::BteqzT8CmpX16", "Mips::BtnezT8CmpX16", "Mips::BteqzT8SltX16", "Mips::BtnezT8SltX16", "Mips::B...

Mips16InstrInfo (2)

getOppositeBranchOpc

Mips

CPU

LLVM

24,587

222

1

[]

[ "<s>", "bool", "writeNopData", "(", "uint64_t", "Count", ",", "MCObjectWriter", "*", "OW", ")", "const", "{", "if", "(", "(", "Count", "%", "4", ")", "!=", "0", ")", "return", "false", ";", "for", "(", "uint64_t", "i", "=", "0", ";", "i", "<", "C...

[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]

[ "TeeRISC", "4", "0", "0", "4", "0x00000000" ]

TeeRISCAsmBackend

writeNopData

TeeRISC

CPU

LLVM

24,588

51

1

[]

[ "<s>", "bool", "RISCVTargetLowering", "::", "getTgtMemIntrinsic", "(", "IntrinsicInfo", "&", "Info", ",", "const", "CallInst", "&", "I", ",", "MachineFunction", "&", "MF", ",", "unsigned", "Intrinsic", ")", "const", "{", "switch", "(", "Intrinsic", ")", "{", ...

[ "Given", "an", "intrinsic", ",", "checks", "if", "on", "the", "target", "the", "intrinsic", "will", "need", "to", "map", "to", "a", "MemIntrinsicNode", "(", "touches", "memory", ")", "." ]

[ "RI5CY", "RISCV", "Intrinsic::riscv_masked_atomicrmw_xchg_i32", "Intrinsic::riscv_masked_atomicrmw_add_i32", "Intrinsic::riscv_masked_atomicrmw_sub_i32", "Intrinsic::riscv_masked_atomicrmw_nand_i32", "Intrinsic::riscv_masked_atomicrmw_max_i32", "Intrinsic::riscv_masked_atomicrmw_min_i32", "Intrinsic...

RISCVISelLowering

getTgtMemIntrinsic

RI5CY

CPU

LLVM

24,589

169

1

[]

[ "<s>", "SDValue", "RISCVTargetLowering", "::", "joinRegisterPartsIntoValue", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "DL", ",", "const", "SDValue", "*", "Parts", ",", "unsigned", "NumParts", ",", "MVT", "PartVT", ",", "EVT", "ValueVT", ","...

[ "Target-specific", "combining", "of", "register", "parts", "into", "its", "original", "value", "." ]

[ "RISCV", "RISCV", "MVT::f16", "MVT::f32", "0", "ISD::BITCAST", "MVT::i32", "ISD::TRUNCATE", "MVT::i16", "ISD::BITCAST", "MVT::f16", "0", "0", "0", "\"The number of element should not be zero.\"", "ISD::EXTRACT_SUBVECTOR", "0", "ISD::BITCAST" ]

RISCVISelLowering1

joinRegisterPartsIntoValue

RISCV

CPU

LLVM

24,590

334

1

[]

[ "<s>", "J2ConstantPoolValue", "*", "J2ConstantPoolValue", "::", "Create", "(", "const", "Constant", "*", "Value", ")", "{", "return", "new", "J2ConstantPoolValue", "(", "Value", ")", ";", "}", "</s>" ]

[ "Construct", "a", "unary", "instruction", ",", "given", "the", "opcode", "and", "an", "operand", "." ]

[ "J2", "J2", "J2", "J2" ]

J2ConstantPoolValue

Create

J2

MPU

LLVM

24,591

20

1

[]

[ "<s>", "MVT", "M68kTargetLowering", "::", "getScalarShiftAmountTy", "(", "const", "DataLayout", "&", "DL", ",", "EVT", "Ty", ")", "const", "{", "if", "(", "Ty", ".", "isSimple", "(", ")", ")", "{", "return", "Ty", ".", "getSimpleVT", "(", ")", ";", "}"...

[ "Return", "the", "type", "to", "use", "for", "a", "scalar", "shift", "opcode", ",", "given", "the", "shifted", "amount", "type", "." ]

[ "M68k", "M68k", "MVT::getIntegerVT", "8", "0" ]

M68kISelLowering

getScalarShiftAmountTy

M68k

MPU

LLVM

24,592

48

1

[]

[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"TriCore DAG->DAG Pattern Instruction Selection\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "TriCore", "\"TriCore DAG->DAG Pattern Instruction Selection\"" ]

TriCoreISelDAGToDAG (2)

getPassName

TriCore

MPU

LLVM

24,593

13

1

[]

[ "<s>", "const", "uint32_t", "*", "MipsRegisterInfo", "::", "getCallPreservedMask", "(", "CallingConv", "::", "ID", ")", "const", "{", "if", "(", "Subtarget", ".", "isSingleFloat", "(", ")", ")", "return", "CSR_SingleFloatOnly_RegMask", ";", "if", "(", "Subtarget...

[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]

[ "Mips", "Mips" ]

MipsRegisterInfo19

getCallPreservedMask

Mips

CPU

LLVM

24,594

61

1

[]

[ "<s>", "SDValue", "HexagonTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "Small...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "Hexagon", "Hexagon", "ISD::OutputArg", "16", "Hexagon", "4", "1", "0", "1", "0", "HexagonISD::RET_FLAG", "MVT::Other" ]

HexagonISelLowering (2)2

LowerReturn

Hexagon

DSP

LLVM

24,595

224

1

[]

[ "<s>", "SMLoc", "getLoc", "(", ")", "const", "{", "return", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "}", "</s>" ]

[ "Get", "the", "source", "location", "of", "the", "point", "where", "the", "field", "was", "defined", "." ]

[ "AArch64" ]

AArch64AsmParser102

getLoc

AArch64

CPU

LLVM

24,596

18

1

[]

[ "<s>", "void", "X86TargetLowering", "::", "insertSSPDeclarations", "(", "Module", "&", "M", ")", "const", "{", "if", "(", "Subtarget", ".", "getTargetTriple", "(", ")", ".", "isOSMSVCRT", "(", ")", ")", "{", "M", ".", "getOrInsertGlobal", "(", "\"__security_...

[ "Inserts", "necessary", "declarations", "for", "SSP", "(", "stack", "protection", ")", "purpose", "." ]

[ "X86", "X86", "\"__security_cookie\"", "\"__security_check_cookie\"", "X86", "1" ]

X86ISelLowering143

insertSSPDeclarations

X86

CPU

LLVM

24,597

127

1

[]

[ "<s>", "SDValue", "MSP430TargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallV...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "MSP430", "MSP430", "ISD::OutputArg", "16", "MSP430", "\"ISRs cannot return any value\"", "4", "1", "0", "\"Can only return in registers!\"", "1", "MSP430", "MSP430", "\"sret virtual register not created in entry block\"", "MSP430::R12", "1", "MSP430", "MSP430ISD::RETI_FLAG", "MS...

MSP430ISelLowering58

LowerReturn

MSP430

MPU

LLVM

24,598

407

1

[]

[ "<s>", "const", "char", "*", "OR1KTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "(", "OR1KISD", "::", "NodeType", ")", "Opcode", ")", "{", "default", ":", "return", "NULL", ";", "case", "OR1KISD", ...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "OR1K", "OR1K", "OR1KISD::NodeType", "OR1KISD::ADJDYNALLOC", "\"OR1KISD::ADJDYNALLOC\"", "OR1KISD::RET_FLAG", "\"OR1KISD::RET_FLAG\"", "OR1KISD::CALL", "\"OR1KISD::CALL\"", "OR1KISD::SELECT_CC", "\"OR1KISD::SELECT_CC\"", "OR1KISD::SET_FLAG", "\"OR1KISD::SET_FLAG\"", "OR1KISD::BR_CC", "\"...

OR1KISelLowering1

getTargetNodeName

OR1K

CPU

LLVM

24,599

117

1

[]