docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "void", "initialize", "(", "Attributor", "&", "A", ")", "override", "{", "Function", "*", "F", "=", "getAssociatedFunction", "(", ")", ";", "auto", "&", "InfoCache", "=", "static_cast", "<", "AMDGPUInformationCache", "&", ">", "(", "A", ".", "getInf...	[ "Initialize", "the", "strategy", "after", "building", "the", "DAG", "for", "a", "new", "region", "." ]	[ "AMDGPU", "AMDGPU", "32", "32", "1", "AMDGPU::isEntryFunctionCC" ]	AMDGPUAttributor1	initialize	AMDGPU	GPU	LLVM	24,900	96	1	[]
[ "<s>", "bool", "SIRegisterInfo", "::", "isFrameOffsetLegal", "(", "const", "MachineInstr", "", "MI", ",", "Register", "BaseReg", ",", "int64_t", "Offset", ")", "const", "{", "if", "(", "!", "SIInstrInfo", "::", "isMUBUF", "(", "", "MI", ")", "&&", "!", ...	[ "Determine", "whether", "a", "given", "base", "register", "plus", "offset", "immediate", "is", "encodable", "to", "resolve", "a", "frame", "index", "." ]	[ "AMDGPU", "SI", "SI", "SI", "SI", "SI", "SI", "AMDGPU" ]	SIRegisterInfo46	isFrameOffsetLegal	AMDGPU	GPU	LLVM	24,901	95	1	[]
[ "<s>", "void", "AMDGPUAsmBackend", "::", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ",", "bool", "IsPCRel", ")", "const", "{", "switch", "(", "(", "unsigned", ")", ...	[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]	[ "R600", "\"Unknown fixup kind\"", "4", "4", "4" ]	AMDGPUAsmBackend1	applyFixup	R600	GPU	LLVM	24,902	150	1	[]
[ "<s>", "static", "rtx", "aarch64_replace_reg_mode", "(", "rtx", "x", ",", "machine_mode", "mode", ")", "{", "if", "(", "GET_MODE", "(", "x", ")", "==", "mode", ")", "return", "x", ";", "x", "=", "shallow_copy_rtx", "(", "x", ")", ";", "set_mode_and_regno...	[ "Return", "a", "copy", "of", "X", "with", "mode", "MODE", ",", "without", "changing", "its", "other", "attributes", ".", "Unlike", "gen_lowpart", ",", "this", "does", "n't", "care", "whether", "the", "mode", "change", "is", "valid", "." ]	[ "aarch64" ]	aarch645	aarch64_replace_reg_mode	aarch64	CPU	GCC	24,903	46	1	[]
[ "<s>", "std", "::", "pair", "<", "const", "TargetRegisterClass", "*", ",", "uint8_t", ">", "PIC16TargetLowering", "::", "findRepresentativeClass", "(", "EVT", "VT", ")", "const", "{", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", ...	[ "Return", "the", "largest", "legal", "super-reg", "register", "class", "of", "the", "register", "class", "for", "the", "specified", "type", "and", "its", "associated", "``", "cost", "''", "." ]	[ "PIC16", "PIC16", "MVT::i16", "PIC16::FSR16RegisterClass", "1" ]	PIC16ISelLowering1	findRepresentativeClass	PIC16	MPU	LLVM	24,904	59	1	[]
[ "<s>", "void", "init_cumulative_args", "(", "CUMULATIVE_ARGS", "*", "cum", ",", "tree", "fntype", ",", "rtx", "libname", "ATTRIBUTE_UNUSED", ",", "int", "incoming", ",", "int", "libcall", ",", "int", "n_named_args", ",", "tree", "fndecl", "ATTRIBUTE_UNUSED", ","...	[ "Handle", "the", "INIT_CUMULATIVE_ARGS", "macro", ".", "Initialize", "a", "variable", "CUM", "of", "type", "CUMULATIVE_ARGS", "for", "a", "call", "to", "a", "function", "whose", "data", "type", "is", "FNTYPE", ".", "For", "a", "library", "call", ",", "FNTYPE...	[ "rs6000", "0", "0", "\"longcall\"", "\"shortcall\"", "\"\\ninit_cumulative_args:\"", "\" ret code = %s,\"", "\" longcall,\"", "\" proto = %d, nargs = %d\\n\"", "0", "8", "\"cannot return value in vector register because\"", "\" altivec instructions are disabled, use %qs\"", "\" to enable t...	rs60007	init_cumulative_args	rs6000	CPU	GCC	24,905	476	1	[]
[ "<s>", "static", "void", "rs6000_emit_move_from_cr", "(", "rtx", "reg", ")", "{", "if", "(", "DEFAULT_ABI", "==", "ABI_ELFv2", "&&", "TARGET_MFCRF", ")", "{", "int", "i", ",", "cr_reg", "[", "8", "]", ",", "count", "=", "0", ";", "for", "(", "i", "="...	[ "Emit", "code", "to", "store", "CR", "fields", "that", "need", "to", "be", "saved", "into", "REG", "." ]	[ "powerpcspe", "8", "0", "0", "8", "1", "1", "2", "0", "0", "1", "1", "7", "0", "0" ]	powerpcspe	rs6000_emit_move_from_cr	powerpcspe	CPU	GCC	24,906	166	1	[]
[ "<s>", "bool", "WebAssemblyOptimizeLiveIntervals", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"******** Optimize LiveIntervals ******\\n\"", "\"******** Function: \"", "<<", "MF", ".", "g...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "WebAssembly", "WebAssembly", "\"******** Optimize LiveIntervals ******\\n\"", "\"******** Function: \"", "\"OptimizeLiveIntervals expects liveness\"", "4", "0", "WebAssembly", "0", "WebAssembly", "0", "0" ]	WebAssemblyOptimizeLiveIntervals1	runOnMachineFunction	WebAssembly	Virtual ISA	LLVM	24,907	320	1	[]
[ "<s>", "inline", "bool", "function_base", "::", "apply_vl_p", "(", ")", "const", "{", "return", "true", ";", "}", "</s>" ]	[ "We", "choose", "to", "apply", "vl", "operand", "by", "default", "since", "most", "of", "the", "intrinsics", "has", "vl", "operand", "." ]	[ "riscv" ]	riscv-vector-builtins	apply_vl_p	riscv	CPU	GCC	24,908	13	1	[]
[ "<s>", "HOST_WIDE_INT", "loongarch_debugger_offset", "(", "rtx", "addr", ",", "HOST_WIDE_INT", "offset", ")", "{", "rtx", "offset2", "=", "const0_rtx", ";", "rtx", "reg", "=", "eliminate_constant_term", "(", "addr", ",", "&", "offset2", ")", ";", "if", "(", ...	[ "The", "LoongArch", "debug", "format", "wants", "all", "automatic", "variables", "and", "arguments", "to", "be", "in", "terms", "of", "the", "virtual", "frame", "pointer", "(", "stack", "pointer", "before", "any", "adjustment", "in", "the", "function", ")", ...	[ "loongarch", "0" ]	loongarch	loongarch_debugger_offset	loongarch	CPU	GCC	24,909	85	1	[]
[ "<s>", "MachineInstr", "", "DLXInstrInfo", "::", "optimizeSelect", "(", "MachineInstr", "&", "MI", ",", "SmallPtrSetImpl", "<", "MachineInstr", "", ">", "&", "SeenMIs", ",", "bool", "PreferFalse", ")", "const", "{", "return", "nullptr", ";", "}", "</s>" ]	[ "Given", "a", "select", "instruction", "that", "was", "understood", "by", "analyzeSelect", "and", "returned", "Optimizable", "=", "true", ",", "attempt", "to", "optimize", "MI", "by", "merging", "it", "with", "one", "of", "its", "operands", "." ]	[ "DLX", "DLX" ]	DLXInstrInfo	optimizeSelect	DLX	CPU	LLVM	24,910	27	1	[]
[ "<s>", "bool", "hasTailCall", "(", ")", "const", "{", "return", "HasTailCall", ";", "}", "</s>" ]	[ "Returns", "true", "if", "the", "function", "contains", "a", "tail", "call", "." ]	[ "WebAssembly" ]	WebAssemblySubtarget11	hasTailCall	WebAssembly	Virtual ISA	LLVM	24,911	10	1	[]
[ "<s>", "static", "void", "rl78_alloc_physical_registers_ro1", "(", "rtx_insn", "*", "insn", ")", "{", "OP", "(", "0", ")", "=", "transcode_memory_rtx", "(", "OP", "(", "0", ")", ",", "BC", ",", "insn", ")", ";", "MAYBE_OK", "(", "insn", ")", ";", "OP",...	[ "Devirtualize", "an", "insn", "of", "the", "form", "SET", "(", "PC", ")", "(", "MEM/REG", ")", "." ]	[ "rl78", "0", "0", "0", "0" ]	rl78	rl78_alloc_physical_registers_ro1	rl78	MPU	GCC	24,912	49	1	[]
[ "<s>", "bool", "Thumb2InstrInfo", "::", "isLegalToSplitMBBAt", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ")", "const", "{", "while", "(", "MBBI", "->", "isDebugInstr", "(", ")", ")", "{", "++", "MBBI", ";", "if...	[ "Return", "true", "if", "it", "'s", "legal", "to", "split", "the", "given", "basic", "block", "at", "the", "specified", "instruction", "(", "i.e", "." ]	[ "ARM", "ARMCC::AL" ]	Thumb2InstrInfo	isLegalToSplitMBBAt	ARM	CPU	LLVM	24,913	59	1	[]
[ "<s>", "bool", "PatmosSubtarget", "::", "enablePostRAScheduler", "(", "CodeGenOpt", "::", "Level", "OptLevel", ",", "TargetSubtargetInfo", "::", "AntiDepBreakMode", "&", "Mode", ",", "RegClassVector", "&", "CriticalPathRCs", ")", "const", "{", "Mode", "=", "ANTIDEP_...	[ "True", "if", "the", "subtarget", "should", "run", "a", "scheduler", "after", "register", "allocation", "." ]	[ "Patmos", "Patmos" ]	PatmosSubtarget	enablePostRAScheduler	Patmos	VLIW	LLVM	24,914	33	1	[]
[ "<s>", "unsigned", "TPCInstrInfo", "::", "removeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "int", "*", "BytesRemoved", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "end", "(", ")", ";", "unsigned", "Count", "=", ...	[ "Remove", "the", "branching", "code", "at", "the", "end", "of", "the", "specific", "MBB", "." ]	[ "TPC", "TPC", "0" ]	TPCInstrInfo	removeBranch	TPC	Virtual ISA	LLVM	24,915	95	1	[]
[ "<s>", "bool", "LanaiInstrInfo", "::", "getMemOperandWithOffsetWidth", "(", "const", "MachineInstr", "&", "LdSt", ",", "const", "MachineOperand", "*", "&", "BaseOp", ",", "int64_t", "&", "Offset", ",", "unsigned", "&", "Width", ",", "const", "TargetRegisterInfo", ...	[ "Return", "true", "if", "get", "the", "base", "operand", ",", "byte", "offset", "of", "an", "instruction", "and", "the", "memory", "width", "." ]	[ "Lanai", "Lanai", "4", "1", "2", "3", "3", "Lanai::LDW_RI", "Lanai::LDW_RR", "Lanai::SW_RR", "Lanai::SW_RI", "4", "Lanai::LDHs_RI", "Lanai::LDHz_RI", "Lanai::STH_RI", "2", "Lanai::LDBs_RI", "Lanai::LDBz_RI", "Lanai::STB_RI", "1", "1", "2" ]	LanaiInstrInfo1	getMemOperandWithOffsetWidth	Lanai	CPU	LLVM	24,916	223	1	[]
[ "<s>", "BTFTypeDerived", "::", "BTFTypeDerived", "(", "const", "DIDerivedType", "*", "DTy", ",", "unsigned", "Tag", ")", ":", "DTy", "(", "DTy", ")", "{", "switch", "(", "Tag", ")", "{", "case", "dwarf", "::", "DW_TAG_pointer_type", ":", "Kind", "=", "BT...	[ "Used", "by", "DW_TAG_pointer_type", "only", "." ]	[ "BPF", "BTF::BTF_KIND_PTR", "BTF::BTF_KIND_CONST", "BTF::BTF_KIND_VOLATILE", "BTF::BTF_KIND_TYPEDEF", "BTF::BTF_KIND_RESTRICT", "\"Unknown DIDerivedType Tag\"", "24" ]	BTFDebug (2)	BTFTypeDerived	BPF	Virtual ISA	LLVM	24,917	105	1	[]
[ "<s>", "const", "char", "*", "nvptx_ptx_type_from_mode", "(", "machine_mode", "mode", ",", "bool", "promote", ")", "{", "switch", "(", "mode", ")", "{", "case", "BLKmode", ":", "return", "\".b8\"", ";", "case", "BImode", ":", "return", "\".pred\"", ";", "c...	[ "Return", "a", "ptx", "type", "for", "MODE", ".", "If", "PROMOTE", ",", "then", "use", ".u32", "for", "QImode", "to", "deal", "with", "ptx", "ideosyncracies", "." ]	[ "nvptx", "\".b8\"", "\".pred\"", "\".u32\"", "\".u8\"", "\".u16\"", "\".u32\"", "\".u64\"", "\".f32\"", "\".f64\"" ]	nvptx2	nvptx_ptx_type_from_mode	nvptx	GPU	GCC	24,918	81	1	[]
[ "<s>", "const", "TargetRegisterClass", "", "TeakRegisterInfo", "::", "getLargestLegalSuperClass", "(", "const", "TargetRegisterClass", "", "RC", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "Teak", "::", "ABRegsRegClass", ".", "hasSu...	[ "Returns", "the", "largest", "super", "class", "of", "RC", "that", "is", "legal", "to", "use", "in", "the", "current", "sub-target", "and", "has", "the", "same", "spill", "size", "." ]	[ "Teak", "Teak", "Teak::ABRegsRegClass", "Teak::ABRegsRegClass", "Teak::RegNoBRegs16_nohRegClass", "Teak::RegNoBRegs16_nohRegClass" ]	TeakRegisterInfo	getLargestLegalSuperClass	Teak	DSP	LLVM	24,919	57	1	[]
[ "<s>", "SDValue", "X86TargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")...	[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]	[ "X86", "X86", "ISD::VECTOR_SHUFFLE", "ISD::SELECT", "X86ISD::CMOV", "ISD::MUL", "ISD::SHL", "ISD::SRA", "ISD::SRL", "ISD::OR", "ISD::STORE", "X86ISD::FXOR", "X86ISD::FOR", "X86ISD::FAND", "X86ISD::BT", "X86ISD::VZEXT_MOVL", "ISD::MEMBARRIER", "ISD::ZERO_EXTEND" ]	X86ISelLowering144	PerformDAGCombine	X86	CPU	LLVM	24,920	244	1	[]
[ "<s>", "MCFixupKindInfo", "const", "&", "AVRAsmBackend", "::", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "AVR", "::", "NumTargetFixupKinds", "]", "=", "{", "{", "\"fixup_32\"", ",", "0"...	[ "Get", "information", "on", "a", "fixup", "kind", "." ]	[ "AVR", "AVR", "AVR::NumTargetFixupKinds", "\"fixup_32\"", "0", "32", "0", "\"fixup_7_pcrel\"", "3", "7", "\"fixup_13_pcrel\"", "0", "12", "\"fixup_16\"", "0", "16", "0", "\"fixup_16_pm\"", "0", "16", "0", "\"fixup_ldi\"", "0", "8", "0", "\"fixup_lo8_ldi\"", "0", ...	AVRAsmBackend	getFixupKindInfo	AVR	MPU	LLVM	24,921	418	1	[]
[ "<s>", "SDValue", "XNCMTargetLowering", "::", "LowerCall", "(", "SDValue", "Chain", ",", "SDValue", "Callee", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "bool", "doesNotRet", ",", "bool", "&", "isTailCall", ",", "const", "SmallVe...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "calls", "into", "the", "specified", "DAG", "." ]	[ "XNCM", "XNCM", "ISD::OutputArg", "ISD::InputArg", "\"Unsupported calling convention\"" ]	XNCMISelLowering	LowerCall	XNCM	CPU	LLVM	24,922	124	1	[]
[ "<s>", "bool", "X86IndirectBranchTrackingPass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "X86Subtarget", "&", "SubTarget", "=", "MF", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ";", "auto", "&", "MMI", "...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "X86", "X86", "X86", "X86", "\"cf-protection-branch\"", "\"cf-protection-fine\"", "X86", "X86", "X86::ENDBR64", "X86::ENDBR32", "0", "0" ]	X86IndirectBranchTracking2	runOnMachineFunction	X86	CPU	LLVM	24,923	456	1	[]
[ "<s>", "void", "GCNPassConfig", "::", "addOptimizedRegAlloc", "(", ")", "{", "if", "(", "OptExecMaskPreRA", ")", "insertPass", "(", "&", "MachineSchedulerID", ",", "&", "SIOptimizeExecMaskingPreRAID", ")", ";", "insertPass", "(", "&", "MachineSchedulerID", ",", "&...	[ "addOptimizedRegAlloc", "-", "Add", "passes", "related", "to", "register", "allocation", "." ]	[ "AMDGPU", "SI", "SI", "SI", "SI" ]	AMDGPUTargetMachine106	addOptimizedRegAlloc	AMDGPU	GPU	LLVM	24,924	71	1	[]
[ "<s>", "bool", "CSKYAsmParser", "::", "processInstruction", "(", "MCInst", "&", "Inst", ",", "SMLoc", "IDLoc", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ")", "{", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "CSKY", ":...	[ "Process", "a", "single", "instruction", "and", "collect", "debug", "info", "anchors", "." ]	[ "CSKY", "CSKY", "CSKY::LDQ32", "CSKY::STQ32", "1", "CSKY::R4", "2", "CSKY::R7", "\"Register sequence is not valid. 'r4-r7' expected\"", "CSKY::LDQ32", "CSKY::LDM32", "CSKY::STM32", "CSKY::SEXT32", "CSKY::ZEXT32", "2", "3", "\"msb must be greater or equal to lsb\"", "CSKY::INS32", ...	CSKYAsmParser	processInstruction	CSKY	CPU	LLVM	24,925	294	1	[]
[ "<s>", "void", "Mips16InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "Ta...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "Mips", "Mips", "0", "Mips::CPU16RegsRegClass", "Mips::LwRxSpImmX16", "\"Register class not handled!\"", "0" ]	Mips16InstrInfo11	loadRegFromStackSlot	Mips	CPU	LLVM	24,926	129	1	[]
[ "<s>", "void", "M68kAsmBackend", "::", "relaxInstruction", "(", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "unsigned", "RelaxedOp", "=", "getRelaxedOpcode", "(", "Inst", ")", ";", "if", "(", "RelaxedOp", "==", "Ins...	[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]	[ "M68k", "M68k", "256", "\"\\n\"", "\"unexpected instruction to relax: \"" ]	M68kAsmBackend	relaxInstruction	M68k	MPU	LLVM	24,927	78	1	[]
[ "<s>", "static", "int", "do_reorder_for_imul", "(", "rtx_insn", "", "", "ready", ",", "int", "n_ready", ")", "{", "rtx_insn", "*", "insn", ";", "rtx", "set", ",", "insn1", ",", "insn2", ";", "sd_iterator_def", "sd_it", ";", "dep_t", "dep", ";", "int", ...	[ "Try", "to", "reorder", "ready", "list", "to", "take", "advantage", "of", "Atom", "pipelined", "IMUL", "execution", ".", "It", "is", "applied", "if", "(", "1", ")", "IMUL", "instruction", "is", "on", "the", "top", "of", "list", ";", "(", "2", ")", "T...	[ "i386", "1", "1", "2", "0", "0", "0", "0", "0", "1", "0", "0" ]	x86-tune-sched-atom	do_reorder_for_imul	i386	CPU	GCC	24,928	357	1	[]
[ "<s>", "void", "tool_cleanup", "(", "bool", "from_signal", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "ptx_cfile_name", ")", "maybe_unlink", "(", "ptx_cfile_name", ")", ";", "if", "(", "ptx_name", ")", "maybe_unlink", "(", "ptx_name", ")", ";", "}", "</s>" ]	[ "Delete", "tempfiles", "." ]	[ "nvptx" ]	mkoffload	tool_cleanup	nvptx	GPU	GCC	24,929	27	1	[]
[ "<s>", "bool", "doInitialization", "(", "Module", "&", "M", ")", "override", "{", "return", "false", ";", "}", "</s>" ]	[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]	[ "Patmos" ]	PatmosSPBundling1	doInitialization	Patmos	VLIW	LLVM	24,930	13	1	[]
[ "<s>", "bool", "HexagonAsmParser", "::", "parseExpression", "(", "MCExpr", "const", "*", "&", "Expr", ")", "{", "SmallVector", "<", "AsmToken", ",", "4", ">", "Tokens", ";", "MCAsmLexer", "&", "Lexer", "=", "getLexer", "(", ")", ";", "bool", "Done", "=",...	[ "Parse", "an", "arbitrary", "expression", "." ]	[ "Hexagon", "Hexagon", "4", "\",\"", "1", "2", "2" ]	HexagonAsmParser12	parseExpression	Hexagon	DSP	LLVM	24,931	220	1	[]
[ "<s>", "static", "bool", "rs6000_valid_attribute_p", "(", "tree", "fndecl", ",", "tree", "ARG_UNUSED", "(", "name", ")", ",", "tree", "args", ",", "int", "flags", ")", "{", "struct", "cl_target_option", "cur_target", ";", "bool", "ret", ";", "tree", "old_opt...	[ "Hook", "to", "validate", "attribute", "(", "(", "target", "(", "``", "...", "''", ")", ")", ")", "." ]	[ "rs6000", "\"\\n==================== rs6000_valid_attribute_p:\\n\"", "\"function: %.*s\\n\"", "\"function: unknown\\n\"", "\"args:\"", "\" \"", "\"\\n\"", "\"flags: 0x%x\\n\"", "\"--------------------\\n\"", "\"default\"", "0", "1" ]	rs6000	rs6000_valid_attribute_p	rs6000	CPU	GCC	24,932	369	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequiredID", "(", "LoopSimplifyID", ")", ";", "AU", ".", "addRequired", "<", "LoopInfoWrapperPass", ">", "(", ")", ";", "AU", ".", "addRequired"...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "AArch64" ]	SVEPostVectorize	getAnalysisUsage	AArch64	CPU	LLVM	24,933	36	1	[]
[ "<s>", "void", "dump", "(", ")", "{", "dbgs", "(", ")", "<<", "\"X86ISelAddressMode \"", "<<", "this", "<<", "'\\n'", ";", "dbgs", "(", ")", "<<", "\"Base_Reg \"", ";", "if", "(", "Base_Reg", ".", "getNode", "(", ")", ")", "Base_Reg", ".", "getNode", ...	[ "Dump", "the", "plan", "to", "stderr", "(", "for", "debugging", ")", "." ]	[ "X86", "\"X86ISelAddressMode \"", "\"Base_Reg \"", "\"nul\"", "\" Base.FrameIndex \"", "\" Scale\"", "\"IndexReg \"", "\"nul\"", "\" Disp \"", "\"GV \"", "\"nul\"", "\" CP \"", "\"nul\"", "\"ES \"", "\"nul\"", "\" MCSym \"", "\"nul\"", "\" JT\"", "\" Align\"" ]	X86ISelDAGToDAG (2)	dump	X86	CPU	LLVM	24,934	204	1	[]
[ "<s>", "SDValue", "XCoreTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "GlobalAddress", ":", "return", "Lowe...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "XCore", "XCore", "ISD::GlobalAddress", "ISD::BlockAddress", "ISD::ConstantPool", "ISD::BR_JT", "ISD::LOAD", "ISD::STORE", "ISD::SELECT_CC", "ISD::VAARG", "ISD::VASTART", "ISD::SMUL_LOHI", "ISD::UMUL_LOHI", "ISD::ADD", "ISD::SUB", "ISD::FRAMEADDR", "ISD::INIT_TRAMPOLINE", "ISD::ADJ...	XCoreISelLowering (2)	LowerOperation	XCore	MPU	LLVM	24,935	249	1	[]
[ "<s>", "int", "check_pic", "(", "int", "i", ")", "{", "switch", "(", "flag_pic", ")", "{", "case", "1", ":", "gcc_assert", "(", "GET_CODE", "(", "recog_data", ".", "operand", "[", "i", "]", ")", "!=", "SYMBOL_REF", "&&", "(", "GET_CODE", "(", "recog_...	[ "Ensure", "that", "we", "are", "not", "using", "patterns", "that", "are", "not", "OK", "with", "PIC", "." ]	[ "sparc", "1", "0", "0", "0", "0", "1", "2", "1" ]	sparc3	check_pic	sparc	CPU	GCC	24,936	118	1	[]
[ "<s>", "bool", "RISCVTargetLowering", "::", "isTruncateFree", "(", "EVT", "SrcVT", ",", "EVT", "DstVT", ")", "const", "{", "if", "(", "Subtarget", ".", "is64Bit", "(", ")", "\|\|", "SrcVT", ".", "isVector", "(", ")", "\|\|", "DstVT", ".", "isVector", "(", ...	[ "Return", "true", "if", "it", "'s", "free", "to", "truncate", "a", "value", "of", "type", "Ty1", "to", "type", "Ty2", "." ]	[ "RI5CY", "RISCV", "64", "32" ]	RISCVISelLowering	isTruncateFree	RI5CY	CPU	LLVM	24,937	80	1	[]
[ "<s>", "static", "void", "mips_output_function_prologue", "(", "FILE", "", "file", ",", "HOST_WIDE_INT", "size", "ATTRIBUTE_UNUSED", ")", "{", "const", "char", "", "fnname", ";", "HOST_WIDE_INT", "tsize", "=", "cfun", "->", "machine", "->", "frame", ".", "to...	[ "Set", "up", "the", "stack", "and", "frame", "(", "if", "desired", ")", "for", "the", "function", "." ]	[ "mips", "0", "0", "0", "\"\\t.ent\\t\"", "\"\\n\"", "\":\\n\"", "1", "\"\\t.frame\\t%s,\"", "\",%s\\t\\t\"", "\"# vars= \"", "\", regs= %d/%d\"", "\", args= \"", "\", gp= \"", "\"\\n\"", "31", "\"\\t.mask\\t0x%08x,\"", "\"\\n\"", "\"\\t.fmask\\t0x%08x,\"", "\"\\n\"", "0", "...	mips3	mips_output_function_prologue	mips	CPU	GCC	24,938	369	1	[]
[ "<s>", "bool", "SystemZXPLINKFrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "ArrayRef", "<", "CalleeSavedInfo", ">", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI...	[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...	[ "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ::GPRRegs", "\"Should be saving multiple registers\"", "SystemZ::STMG", "SystemZ::GR64BitRegClass", "SystemZ::FP64BitRegClass", "SystemZ::FP64BitRegClass", "SystemZ::VR128BitRegClass", "SystemZ::VR128Bit...	SystemZFrameLowering20	spillCalleeSavedRegisters	SystemZ	CPU	LLVM	24,939	366	1	[]
[ "<s>", "unsigned", "getRegisterType", "(", "unsigned", "Reg", ")", "const", "{", "if", "(", "RegInfo", ".", "count", "(", "Reg", ")", ")", "return", "RegInfo", ".", "lookup", "(", "Reg", ")", ".", "Type", ";", "else", "llvm_unreachable", "(", "\"Unknown ...	[ "Return", "the", "type", "of", "registers", "that", "this", "ValueType", "will", "eventually", "require", "." ]	[ "PTX", "\"Unknown register\"" ]	PTXMachineFunctionInfo2	getRegisterType	PTX	GPU	LLVM	24,940	34	1	[]
[ "<s>", "SDNode", "", "SITargetLowering", "::", "PostISelFolding", "(", "MachineSDNode", "", "Node", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "const", "SIInstrInfo", "", "TII", "=", "static_cast", "<", "const", "SIInstrInfo", "", ">", "(", "Sub...	[ "Fold", "the", "instructions", "after", "selecting", "them", "." ]	[ "AMDGPU", "SI", "SI", "SI", "AMDGPU::INSERT_SUBREG", "AMDGPU::REG_SEQUENCE" ]	SIISelLowering (2)	PostISelFolding	AMDGPU	GPU	LLVM	24,941	93	1	[]
[ "<s>", "static", "bool", "pru_nongeneric_pointer_addrspace", "(", "tree", "typ", ")", "{", "while", "(", "ARRAY_TYPE", "==", "TREE_CODE", "(", "typ", ")", ")", "typ", "=", "TREE_TYPE", "(", "typ", ")", ";", "if", "(", "POINTER_TYPE_P", "(", "typ", ")", "...	[ "Scan", "type", "TYP", "for", "pointer", "references", "to", "address", "space", "other", "than", "ADDR_SPACE_GENERIC", ".", "Return", "true", "if", "such", "reference", "is", "found", ".", "Much", "of", "this", "code", "was", "taken", "from", "the", "avr", ...	[ "pru" ]	pru	pru_nongeneric_pointer_addrspace	pru	CPU	GCC	24,942	106	1	[]
[ "<s>", "bool", "RISCVRegisterInfo", "::", "isConstantPhysReg", "(", "unsigned", "PhysReg", ")", "const", "{", "return", "PhysReg", "==", "RISCV", "::", "X0", ";", "}", "</s>" ]	[ "Returns", "true", "if", "PhysReg", "is", "unallocatable", "and", "constant", "throughout", "the", "function", "." ]	[ "RISCV", "RISCV", "RISCV::X0" ]	RISCVRegisterInfo	isConstantPhysReg	RISCV	CPU	LLVM	24,943	18	1	[]
[ "<s>", "const", "SparcMCExpr", "", "SparcMCExpr", "::", "create", "(", "VariantKind", "Kind", ",", "const", "MCExpr", "", "Expr", ",", "MCContext", "&", "Ctx", ")", "{", "return", "new", "(", "Ctx", ")", "SparcMCExpr", "(", "Kind", ",", "Expr", ")", ...	[ "This", "creates", "an", "identified", "struct", "." ]	[ "Sparc", "Sparc", "Sparc", "Sparc" ]	SparcMCExpr (2)1	create	Sparc	CPU	LLVM	24,944	33	1	[]
[ "<s>", "bool", "PPCTargetMachine", "::", "addPreEmitPass", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{", "PM", ".", "add", "(", "createPPCBranchSelectionPass", "(", ")", ")", ";", "return", "false", ";", "}", "</s...	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "PowerPC", "PPC", "PPC" ]	PPCTargetMachine17	addPreEmitPass	PowerPC	CPU	LLVM	24,945	28	1	[]
[ "<s>", "std", "::", "pair", "<", "const", "TargetRegisterClass", "", ",", "uint8_t", ">", "X86TargetLowering", "::", "findRepresentativeClass", "(", "MVT", "VT", ")", "const", "{", "const", "TargetRegisterClass", "", "RRC", "=", "0", ";", "uint8_t", "Cost", ...	[ "Return", "the", "largest", "legal", "super-reg", "register", "class", "of", "the", "register", "class", "for", "the", "specified", "type", "and", "its", "associated", "``", "cost", "''", "." ]	[ "X86", "X86", "0", "1", "MVT::i8", "MVT::i16", "MVT::i32", "MVT::i64", "X86::GR64RegClass", "X86::GR32RegClass", "MVT::x86mmx", "X86::VR64RegClass", "MVT::f32", "MVT::f64", "MVT::v16i8", "MVT::v8i16", "MVT::v4i32", "MVT::v2i64", "MVT::v4f32", "MVT::v2f64", "MVT::v32i8", "MV...	X86ISelLowering (2)1	findRepresentativeClass	X86	CPU	LLVM	24,946	198	1	[]
[ "<s>", "bool", "PPCInstrInfo", "::", "reverseBranchCondition", "(", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ")", "const", "{", "assert", "(", "Cond", ".", "size", "(", ")", "==", "2", "&&", "\"Invalid PPC branch opcode!\"", ")", ";", "if", ...	[ "Reverses", "the", "branch", "condition", "of", "the", "specified", "condition", "list", ",", "returning", "false", "on", "success", "and", "true", "if", "it", "can", "not", "be", "reversed", "." ]	[ "PowerPC", "PPC", "2", "\"Invalid PPC branch opcode!\"", "1", "PPC::CTR8", "1", "PPC::CTR", "0", "0", "0", "1", "0", "0", "PPC::InvertPredicate", "PPC::Predicate", "0" ]	PPCInstrInfo (2)2	reverseBranchCondition	PowerPC	CPU	LLVM	24,947	110	1	[]
[ "<s>", "void", "LoongArchInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "const", "DebugLoc", "&", "DL", ",", "MCRegister", "DstReg", ",", "MCRegister", "SrcReg", ",", "bool", "KillS...	[ "}", "Branch", "Analysis", "&", "Modification" ]	[ "LoongArch", "LoongArch", "LoongArch::GPRRegClass", "LoongArch::OR", "LoongArch::R0", "\"LoongArch didn't implement copyPhysReg\"" ]	LoongArchInstrInfo1	copyPhysReg	LoongArch	CPU	LLVM	24,948	88	1	[]
[ "<s>", "bool", "LanaiMemAluCombiner", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "DisableMemAluCombiner", ")", "return", "false", ";", "TII", "=", "MF", ".", "getSubtarget", "<", "LanaiSubtarget", ">", "(", ")", ".", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Lanai", "Lanai", "Lanai" ]	LanaiMemAluCombiner	runOnMachineFunction	Lanai	CPU	LLVM	24,949	74	1	[]
[ "<s>", "void", "WebAssemblyInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "OS", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", ")", "{", "printInstruction", "(", "MI", ",", "OS", ")", ";", "co...	[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]	[ "WebAssembly", "WebAssembly", "0", "\", \"" ]	WebAssemblyInstPrinter (2)	printInst	WebAssembly	Virtual ISA	LLVM	24,950	108	1	[]
[ "<s>", "bool", "nds32_can_use_btgl_p", "(", "HOST_WIDE_INT", "ival", ")", "{", "int", "one_bit_count", ";", "unsigned", "HOST_WIDE_INT", "mask", "=", "GET_MODE_MASK", "(", "SImode", ")", ";", "one_bit_count", "=", "popcount_hwi", "(", "(", "unsigned", "HOST_WIDE_I...	[ "Function", "to", "check", "if", "'btgl", "'", "instruction", "can", "be", "used", "with", "IVAL", "." ]	[ "nds32", "1" ]	nds32-predicates	nds32_can_use_btgl_p	nds32	CPU	GCC	24,951	46	1	[]
[ "<s>", "unsigned", "PPCMCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "if", "(", "MO", ".", "isReg", "(", ...	[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]	[ "PowerPC", "PPC", "PPC::MTCRF", "PPC::MFOCRF", "PPC::CR0", "PPC::CR7", "PPC", "\"Relocation required in an instruction that we cannot encode!\"" ]	PPCMCCodeEmitter23	getMachineOpValue	PowerPC	CPU	LLVM	24,952	110	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "PASS_NAME", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "ARM" ]	Thumb2ITBlockPass (2)1	getPassName	ARM	CPU	LLVM	24,953	11	1	[]
[ "<s>", "bool", "SIFoldOperands", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AMDGPU", "SI", "AMDGPU", "SI", "SI", "1", "0" ]	SIFoldOperands50	runOnMachineFunction	AMDGPU	GPU	LLVM	24,954	297	1	[]
[ "<s>", "void", "", "getAdjustedAnalysisPointer", "(", "const", "void", "", "ID", ")", "override", "{", "if", "(", "ID", "==", "&", "TargetTransformInfo", "::", "ID", ")", "return", "(", "TargetTransformInfo", "*", ")", "this", ";", "return", "this", ";",...	[ "getAdjustedAnalysisPointer", "-", "This", "method", "is", "used", "when", "a", "pass", "implements", "an", "analysis", "interface", "through", "multiple", "inheritance", "." ]	[ "R600" ]	AMDGPUTargetTransformInfo	getAdjustedAnalysisPointer	R600	GPU	LLVM	24,955	31	1	[]
[ "<s>", "static", "int", "get_base_reg", "(", "rtx", "x", ")", "{", "tree", "decl", ";", "int", "base_reg", ";", "if", "(", "!", "flag_pic", "\|\|", "microblaze_tls_symbol_p", "(", "x", ")", ")", "base_reg", "=", "MB_ABI_BASE_REGNUM", ";", "else", "if", "("...	[ "Get", "the", "base", "register", "for", "accessing", "a", "value", "from", "the", "memory", "or", "Symbol", "ref", ".", "Used", "for", "MicroBlaze", "Small", "Data", "Area", "Pointer", "Optimization", "." ]	[ "microblaze" ]	microblaze	get_base_reg	microblaze	MPU	GCC	24,956	86	1	[]
[ "<s>", "static", "void", "visium_setup_incoming_varargs", "(", "cumulative_args_t", "pcum_v", ",", "const", "function_arg_info", "&", "arg", ",", "int", "*", "pretend_size", "ATTRIBUTE_UNUSED", ",", "int", "no_rtl", ")", "{", "cumulative_args_t", "local_args_so_far", ...	[ "Store", "the", "anonymous", "register", "arguments", "into", "the", "stack", "so", "that", "all", "the", "arguments", "appear", "to", "have", "been", "passed", "consecutively", "on", "the", "stack", "." ]	[ "visium", "0", "0", "0", "1", "0", "1" ]	visium1	visium_setup_incoming_varargs	visium	Virtual ISA	GCC	24,957	287	1	[]
[ "<s>", "bool", "X86TTIImpl", "::", "enableInterleavedAccessVectorization", "(", ")", "{", "return", "!", "(", "ST", "->", "isAtom", "(", ")", "\|\|", "ST", "->", "isSLM", "(", ")", ")", ";", "}", "</s>" ]	[ "Enable", "matching", "of", "interleaved", "access", "groups", "." ]	[ "X86", "X86" ]	X86TargetTransformInfo32	enableInterleavedAccessVectorization	X86	CPU	LLVM	24,958	24	1	[]
[ "<s>", "bool", "PPCInstrInfo", "::", "canInsertSelect", "(", "const", "MachineBasicBlock", "&", "MBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "unsigned", "TrueReg", ",", "unsigned", "FalseReg", ",", "int", "&", "CondCycles", ",", "int", "&",...	[ "Return", "true", "if", "it", "is", "possible", "to", "insert", "a", "select", "instruction", "that", "chooses", "between", "TrueReg", "and", "FalseReg", "based", "on", "the", "condition", "code", "in", "Cond", "." ]	[ "PowerPC", "PPC", "2", "1", "PPC::CTR", "1", "PPC::CTR8", "PPC::GPRCRegClass", "PPC::GPRC_NOR0RegClass", "PPC::G8RCRegClass", "PPC::G8RC_NOX0RegClass", "1", "1", "1" ]	PPCInstrInfo (3)	canInsertSelect	PowerPC	CPU	LLVM	24,959	200	1	[]
[ "<s>", "const", "TargetRegisterClass", "", "GBZ80RegisterInfo", "::", "getCrossCopyRegClass", "(", "const", "TargetRegisterClass", "", "RC", ")", "const", "{", "if", "(", "RC", "==", "&", "GB", "::", "R8_GPRRegClass", ")", "return", "&", "GB", "::", "R8RegCl...	[ "getCrossCopyRegClass", "-", "Returns", "a", "legal", "register", "class", "to", "copy", "a", "register", "in", "the", "specified", "class", "to", "or", "from", "." ]	[ "GBZ80", "GB", "GB::R8_GPRRegClass", "GB::R8RegClass", "GB::R16_HLRegClass", "GB::R16_BCDERegClass", "GB::R16RegClass" ]	GBZ80RegisterInfo	getCrossCopyRegClass	GBZ80	MPU	LLVM	24,960	56	1	[]
[ "<s>", "static", "bool", "is_cracked_insn", "(", "rtx_insn", "*", "insn", ")", "{", "if", "(", "!", "insn", "\|\|", "!", "NONDEBUG_INSN_P", "(", "insn", ")", "\|\|", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "==", "USE", "\|\|", "GET_CODE", "(", "...	[ "The", "function", "returns", "true", "if", "INSN", "is", "cracked", "into", "2", "instructions", "by", "the", "processor", "(", "and", "therefore", "occupies", "2", "issue", "slots", ")", "." ]	[ "powerpcspe" ]	powerpcspe	is_cracked_insn	powerpcspe	CPU	GCC	24,961	230	1	[]
[ "<s>", "const", "TargetRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "MSP430" ]	MSP430Subtarget (2)1	getRegisterInfo	MSP430	MPU	LLVM	24,962	18	1	[]
[ "<s>", "void", "MSP430FrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MSP430MachineFunction...	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "MSP430", "MSP430", "MSP430", "MSP430", "MSP430", "MSP430", "MSP430", "MSP430::RET", "MSP430::RETI", "\"Can only insert epilog into returning blocks\"", "MSP430", "0", "2", "MSP430::POP16r", "MSP430::R4", "MSP430::POP16r", "MSP430::MOV16rr", "MSP430::SP", "MSP430::R4", "MSP430:...	MSP430FrameLowering (2)	emitEpilogue	MSP430	MPU	LLVM	24,963	405	1	[]
[ "<s>", "bool", "AArch64TargetLowering", "::", "isShuffleMaskLegal", "(", "const", "SmallVectorImpl", "<", "int", ">", "&", "M", ",", "EVT", "VT", ")", "const", "{", "if", "(", "VT", ".", "getVectorNumElements", "(", ")", "==", "4", "&&", "(", "VT", ".", ...	[ "Targets", "can", "use", "this", "to", "indicate", "that", "they", "only", "support", "some", "VECTOR_SHUFFLE", "operations", ",", "those", "with", "specific", "masks", "." ]	[ "AArch64", "AArch64", "4", "4", "0", "4", "0", "8", "0", "9", "9", "9", "1", "9", "9", "2", "9", "3", "30", "4", "0", "64", "32", "16", "128" ]	AArch64ISelLowering (2)	isShuffleMaskLegal	AArch64	CPU	LLVM	24,964	302	1	[]
[ "<s>", "static", "void", "bpf_output_constructor", "(", "rtx", "symbol", ",", "int", "priority", "ATTRIBUTE_UNUSED", ")", "{", "tree", "decl", "=", "SYMBOL_REF_DECL", "(", "symbol", ")", ";", "if", "(", "decl", ")", "sorry_at", "(", "DECL_SOURCE_LOCATION", "("...	[ "Output", "the", "assembly", "code", "for", "a", "constructor", ".", "Since", "eBPF", "does", "n't", "support", "indirect", "calls", ",", "constructors", "are", "not", "supported", "." ]	[ "bpf", "\"no constructors\"", "\"no constructors\"" ]	bpf	bpf_output_constructor	bpf	Virtual ISA	GCC	24,965	41	1	[]
[ "<s>", "static", "int", "h8300_monitor_function_p", "(", "tree", "func", ")", "{", "tree", "a", ";", "if", "(", "TREE_CODE", "(", "func", ")", "!=", "FUNCTION_DECL", ")", "return", "0", ";", "a", "=", "lookup_attribute", "(", "\"monitor\"", ",", "DECL_ATTR...	[ "Return", "nonzero", "if", "FUNC", "is", "a", "monitor", "function", "as", "specified", "by", "the", "``", "monitor", "''", "attribute", "." ]	[ "h8300", "0", "\"monitor\"" ]	h8300	h8300_monitor_function_p	h8300	MPU	GCC	24,966	41	1	[]
[ "<s>", "void", "releaseTopNode", "(", "SUnit", "*", "SU", ")", "override", "{", "}", "</s>" ]	[ "SU", "has", "had", "all", "predecessor", "dependencies", "resolved", "." ]	[ "AMDGPU" ]	GCNIterativeScheduler (2)	releaseTopNode	AMDGPU	GPU	LLVM	24,967	10	1	[]
[ "<s>", "virtual", "const", "SystemZRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "SystemZ", "SystemZ" ]	SystemZTargetMachine12	getRegisterInfo	SystemZ	CPU	LLVM	24,968	18	1	[]
[ "<s>", "const", "MCFixupKindInfo", "&", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "PPC", "::", "NumTargetFixupKinds", "]", "=", "{", "{", "\"fixup_ppc_br24\"", ",", "6", ",", "24", ",...	[ "Get", "information", "on", "a", "fixup", "kind", "." ]	[ "PowerPC", "PPC::NumTargetFixupKinds", "\"fixup_ppc_br24\"", "6", "24", "\"fixup_ppc_brcond14\"", "16", "14", "\"fixup_ppc_lo16\"", "16", "16", "0", "\"fixup_ppc_ha16\"", "16", "16", "0", "\"fixup_ppc_lo14\"", "16", "14", "0", "\"fixup_ppc_toc\"", "0", "64", "0", "\"f...	PPCAsmBackend28	getFixupKindInfo	PowerPC	CPU	LLVM	24,969	165	1	[]
[ "<s>", "static", "rtx", "mips_expand_builtin_msa_test_branch", "(", "enum", "insn_code", "icode", ",", "tree", "exp", ")", "{", "struct", "expand_operand", "ops", "[", "3", "]", ";", "rtx_insn", "", "cbranch", ";", "rtx_code_label", "", "true_label", ",", "*...	[ "Expand", "an", "MSA", "built-in", "for", "a", "compare", "and", "branch", "instruction", "specified", "by", "ICODE", ",", "set", "a", "general-purpose", "register", "to", "1", "if", "the", "branch", "was", "taken", ",", "0", "otherwise", "." ]	[ "mips", "3", "0", "1", "0", "2", "1", "1", "1", "1", "3", "\"failed to expand built-in function\"" ]	mips	mips_expand_builtin_msa_test_branch	mips	CPU	GCC	24,970	200	1	[]
[ "<s>", "void", "frv_expand_epilogue", "(", "bool", "emit_return", ")", "{", "frv_stack_t", "*", "info", "=", "frv_stack_info", "(", ")", ";", "rtx", "fp", "=", "frame_pointer_rtx", ";", "rtx", "sp", "=", "stack_pointer_rtx", ";", "rtx", "return_addr", ";", "...	[ "Called", "after", "register", "allocation", "to", "add", "any", "instructions", "needed", "for", "the", "epilogue", ".", "Using", "an", "epilogue", "insn", "is", "favored", "compared", "to", "putting", "all", "of", "the", "instructions", "in", "the", "TARGET_...	[ "frv", "0" ]	frv2	frv_expand_epilogue	frv	VLIW	GCC	24,971	293	1	[]
[ "<s>", "static", "bool", "mips_in_small_data_p", "(", "const_tree", "decl", ")", "{", "unsigned", "HOST_WIDE_INT", "size", ";", "if", "(", "TREE_CODE", "(", "decl", ")", "==", "STRING_CST", "\|\|", "TREE_CODE", "(", "decl", ")", "==", "FUNCTION_DECL", ")", "re...	[ "Implement", "TARGET_IN_SMALL_DATA_P", ".", "Return", "true", "if", "it", "would", "be", "safe", "to", "access", "DECL", "using", "%", "gp_rel", "(", "...", ")", "(", "$", "gp", ")", "." ]	[ "mips", "0", "\".sdata\"", "0", "\".sbss\"", "0", "0" ]	mips	mips_in_small_data_p	mips	CPU	GCC	24,972	233	1	[]
[ "<s>", "bool", "Thumb2ITBlockPass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "const", "TargetMachine", "&", "TM", "=", "Fn", ".", "getTarget", "(", ")", ";", "AFI", "=", "Fn", ".", "getInfo", "<", "ARMFunctionInfo", ">", "...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "ARM", "ARM", "ARM" ]	Thumb2ITBlockPass34	runOnMachineFunction	ARM	CPU	LLVM	24,973	156	1	[]
[ "<s>", "static", "bool", "cr16_function_value_regno_p", "(", "const", "unsigned", "int", "regno", ")", "{", "return", "(", "regno", "==", "cr16_ret_register", "(", ")", ")", ";", "}", "</s>" ]	[ "Worker", "function", "for", "TARGET_FUNCTION_VALUE_REGNO_P", "." ]	[ "cr16" ]	cr16	cr16_function_value_regno_p	cr16	MPU	GCC	24,974	20	1	[]
[ "<s>", "static", "bool", "sparc_assemble_integer", "(", "rtx", "x", ",", "unsigned", "int", "size", ",", "int", "aligned_p", ")", "{", "if", "(", "aligned_p", "&&", "size", "==", "8", "&&", "(", "GET_CODE", "(", "x", ")", "!=", "CONST_INT", "&&", "GET_...	[ "Target", "hook", "for", "assembling", "integer", "objects", ".", "The", "sparc", "version", "has", "special", "handling", "for", "aligned", "DI-mode", "objects", "." ]	[ "sparc", "8", "\"\\t.xword\\t\"", "4", "4" ]	sparc3	sparc_assemble_integer	sparc	CPU	GCC	24,975	88	1	[]
[ "<s>", "bool", "detect_cmse_nonsecure_call", "(", "tree", "addr", ")", "{", "if", "(", "!", "addr", ")", "return", "FALSE", ";", "tree", "fntype", "=", "TREE_TYPE", "(", "addr", ")", ";", "if", "(", "use_cmse", "&&", "lookup_attribute", "(", "\"cmse_nonsec...	[ "Returns", "true", "if", "-mcmse", "has", "been", "passed", "and", "the", "function", "pointed", "to", "by", "'addr", "'", "has", "the", "cmse_nonsecure_call", "attribute", "and", "returns", "false", "otherwise", "." ]	[ "arm", "\"cmse_nonsecure_call\"" ]	arm	detect_cmse_nonsecure_call	arm	CPU	GCC	24,976	44	1	[]
[ "<s>", "unsigned", "X86TTI", "::", "getIntImmCost", "(", "Intrinsic", "::", "ID", "IID", ",", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ")", "const", "{", "assert", "(", "Ty", "->", "isIntegerTy", "(", ")", ")", ";", "unsigned", "BitSize", ...	[ "Calculate", "the", "cost", "of", "materializing", "a", "64-bit", "value", "." ]	[ "X86", "X86", "Intrinsic::ID", "0", "0U", "Intrinsic::sadd_with_overflow", "Intrinsic::uadd_with_overflow", "Intrinsic::ssub_with_overflow", "Intrinsic::usub_with_overflow", "Intrinsic::smul_with_overflow", "Intrinsic::umul_with_overflow", "64", "32", "X86", "Intrinsic::experimental_stac...	X86TargetTransformInfo33	getIntImmCost	X86	CPU	LLVM	24,977	187	1	[]
[ "<s>", "void", "MipsRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "RegScavenger", "", "RS", ")", "const", "{", "MachineInstr", "&", "MI", "=", "", "II", ";", "MachineFunction", "&", ...	[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]	[ "Mips", "Mips", "0", "\"Instr doesn't have FrameIndex operand!\"", "\"\\nFunction : \"", "\"\\n\"", "\"<--------->\\n\"", "\"FrameIndex : \"", "\"\\n\"", "\"spOffset : \"", "\"\\n\"", "\"stackSize : \"", "\"\\n\"", "0", "4", "1", "\"Offset : \"", "\"\\n\"", "\"<--------->\...	MipsRegisterInfo49	eliminateFrameIndex	Mips	CPU	LLVM	24,978	304	1	[]
[ "<s>", "bool", "HexagonTargetLowering", "::", "shouldExpandAtomicLoadInIR", "(", "LoadInst", "*", "LI", ")", "const", "{", "return", "LI", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ">", "64", ";", "}", "</s>" ]	[ "Returns", "how", "the", "given", "(", "atomic", ")", "load", "should", "be", "expanded", "by", "the", "IR-level", "AtomicExpand", "pass", "." ]	[ "Hexagon", "Hexagon", "64" ]	HexagonISelLowering10	shouldExpandAtomicLoadInIR	Hexagon	DSP	LLVM	24,979	25	1	[]
[ "<s>", "bool", "MipsMCCodeEmitter", "::", "isMicroMips", "(", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "return", "STI", ".", "getFeatureBits", "(", ")", "&", "Mips", "::", "FeatureMicroMips", ";", "}", "</s>" ]	[ "Check", "whether", "a", "given", "symbol", "has", "been", "flagged", "with", "MICROMIPS", "flag", "." ]	[ "Mips", "Mips", "Mips", "Mips::FeatureMicroMips" ]	MipsMCCodeEmitter2	isMicroMips	Mips	CPU	LLVM	24,980	24	1	[]
[ "<s>", "SDValue", "HexagonTargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "if", "(", "isHvxOperation", "(", "N", ",", "DCI", ".", "DAG", ")", ")", "{", "if", "(", "SDValue", "V",...	[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]	[ "Hexagon", "Hexagon", "0", "HexagonISD::P2D", "0", "HexagonISD::PTRUE", "1", "HexagonISD::PFALSE", "ISD::VSELECT", "0", "ISD::XOR", "0", "1", "HexagonISD::PTRUE", "ISD::VSELECT", "2", "1" ]	HexagonISelLowering100	PerformDAGCombine	Hexagon	DSP	LLVM	24,981	277	1	[]
[ "<s>", "bool", "PPCRegisterInfo", "::", "canRealignStack", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "MF", ".", "getFunction", "(", ")", "->", "hasFnAttribute", "(", "\"no-realign-stack\"", ")", ")", "return", "false", ";", "r...	[ "True", "if", "the", "stack", "can", "be", "realigned", "for", "the", "target", "." ]	[ "PowerPC", "PPC", "\"no-realign-stack\"" ]	PPCRegisterInfo (2)	canRealignStack	PowerPC	CPU	LLVM	24,982	32	1	[]
[ "<s>", "bool", "ScheduleDAGPostRA", "::", "isSchedulingBoundary", "(", "const", "MachineInstr", "", "MI", ",", "const", "MachineBasicBlock", "", "MBB", ",", "const", "MachineFunction", "&", "MF", ")", "{", "return", "SchedImpl", "->", "isSchedulingBoundary", "("...	[ "isSchedulingBoundary", "-", "Overrides", "the", "isSchedulingBoundary", "from", "Codegen/TargetInstrInfo.cpp", "to", "make", "it", "capable", "of", "identifying", "ENDBR", "intructions", "and", "prevent", "it", "from", "being", "re-scheduled", "." ]	[ "Patmos" ]	PatmosPostRAScheduler	isSchedulingBoundary	Patmos	VLIW	LLVM	24,983	34	1	[]
[ "<s>", "void", "tilepro_expand_unaligned_load", "(", "rtx", "dest_reg", ",", "rtx", "mem", ",", "HOST_WIDE_INT", "bitsize", ",", "HOST_WIDE_INT", "bit_offset", ",", "bool", "sign", ")", "{", "machine_mode", "mode", ";", "rtx", "addr_lo", ",", "addr_hi", ";", "...	[ "Expand", "unaligned", "loads", "." ]	[ "tilepro", "2", "0", "1", "8", "0", "4", "0", "1", "4", "0", "32", "32" ]	tilepro2	tilepro_expand_unaligned_load	tilepro	VLIW	GCC	24,984	498	1	[]
[ "<s>", "const", "SISubtarget", "*", "GCNTargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "StringRef", "GPU", "=", "getGPUName", "(", "F", ")", ";", "StringRef", "FS", "=", "getFeatureString", "(", "F", ")", "...	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "AMDGPU", "SI", "128", "SI", "SI", "SI", "AMDGPU" ]	AMDGPUTargetMachine33	getSubtargetImpl	AMDGPU	GPU	LLVM	24,985	145	1	[]
[ "<s>", "Value", "", "GCNTTIImpl", "::", "rewriteIntrinsicWithAddressSpace", "(", "IntrinsicInst", "", "II", ",", "Value", "", "OldV", ",", "Value", "", "NewV", ")", "const", "{", "auto", "IntrID", "=", "II", "->", "getIntrinsicID", "(", ")", ";", "swit...	[ "Rewrite", "intrinsic", "call", "II", "such", "that", "OldV", "will", "be", "replaced", "with", "NewV", ",", "which", "has", "a", "different", "address", "space", "." ]	[ "AMDGPU", "Intrinsic::amdgcn_atomic_inc", "Intrinsic::amdgcn_atomic_dec", "Intrinsic::amdgcn_ds_fadd", "Intrinsic::amdgcn_ds_fmin", "Intrinsic::amdgcn_ds_fmax", "4", "Intrinsic::getDeclaration", "0", "Intrinsic::amdgcn_is_shared", "Intrinsic::amdgcn_is_private", "Intrinsic::amdgcn_is_shared", ...	AMDGPUTargetTransformInfo1	rewriteIntrinsicWithAddressSpace	AMDGPU	GPU	LLVM	24,986	451	1	[]
[ "<s>", "void", "VERegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "&&", ...	[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]	[ "VE", "VE", "0", "\"Unexpected\"", "VE", "VE::STQrii", "3", "VE::sub_even", "VE::sub_odd", "VE::STrii", "0", "0", "0", "VE::STrii", "3", "8", "VE::LDQrii", "0", "VE::sub_even", "VE::sub_odd", "VE::LDrii", "0", "0", "1", "VE::LDrii", "0", "8" ]	VERegisterInfo3	eliminateFrameIndex	VE	CPU	LLVM	24,987	469	1	[]
[ "<s>", "bool", "isToken", "(", ")", "const", "override", "{", "return", "Kind", "==", "k_Token", ";", "}", "</s>" ]	[ "isToken", "-", "Is", "this", "a", "token", "operand", "?" ]	[ "ARM" ]	ARMAsmParser (2)	isToken	ARM	CPU	LLVM	24,988	13	1	[]
[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"Mips Emit GP Restore\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "Mips", "\"Mips Emit GP Restore\"" ]	MipsEmitGPRestore	getPassName	Mips	CPU	LLVM	24,989	13	1	[]
[ "<s>", "bool", "ARMPreAllocLoadStoreOpt", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "if", "(", "AssumeMisalignedLoadStores", "\|\|", "skipFunction", "(", "*", "Fn", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "ARM", "ARM", "ARM" ]	ARMLoadStoreOptimizer (2)	runOnMachineFunction	ARM	CPU	LLVM	24,990	108	1	[]
[ "<s>", "bool", "TriCoreFrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "return", "(", "MF", ".", "getTarget", "(", ")", ...	[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]	[ "TriCore", "TriCore" ]	TriCoreFrameLowering (2)	hasFP	TriCore	MPU	LLVM	24,991	56	1	[]
[ "<s>", "bool", "rs6000_is_valid_shift_mask", "(", "rtx", "mask", ",", "rtx", "shift", ",", "machine_mode", "mode", ")", "{", "int", "nb", ",", "ne", ";", "if", "(", "!", "rs6000_is_valid_mask", "(", "mask", ",", "&", "nb", ",", "&", "ne", ",", "mode", ...	[ "Return", "whether", "MASK", "(", "a", "CONST_INT", ")", "is", "a", "valid", "mask", "for", "any", "rlw", "[", "i", "]", "nm", ",", "rld", "[", "i", "]", "cl", ",", "rld", "[", "i", "]", "cr", ",", "or", "rld", "[", "i", "]", "c", "instructio...	[ "powerpcspe", "1", "1", "1", "0", "0", "0", "0", "63", "0", "32", "32", "32", "0", "32", "32", "32", "32", "64", "63", "0" ]	powerpcspe	rs6000_is_valid_shift_mask	powerpcspe	CPU	GCC	24,992	313	1	[]
[ "<s>", "bool", "isReg", "(", ")", "const", "{", "return", "Kind", "==", "k_Register", ";", "}", "</s>" ]	[ "isReg", "-", "Is", "this", "a", "register", "operand", "?" ]	[ "AArch64" ]	AArch64AsmParser13	isReg	AArch64	CPU	LLVM	24,993	12	1	[]
[ "<s>", "bool", "MipsRegisterInfo", "::", "canRealignStack", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "!", "TargetRegisterInfo", "::", "canRealignStack", "(", "MF", ")", ")", "return", "false", ";", "const", "MipsSubtarget", "&"...	[ "True", "if", "the", "stack", "can", "be", "realigned", "for", "the", "target", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips::FP", "Mips::FP_64", "Mips::S7", "Mips::S7_64" ]	MipsRegisterInfo (2)1	canRealignStack	Mips	CPU	LLVM	24,994	131	1	[]
[ "<s>", "void", "X86RegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "&&", "\"Unexpected\"", ")", ";", "uns...	[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]	[ "X86", "X86", "0", "\"Unexpected\"", "0", "\"Instr doesn't have FrameIndex operand!\"", "X86::TAILJMPm64", "X86::TAILJMPm", "0", "3", "3", "3", "3", "3" ]	X86RegisterInfo34	eliminateFrameIndex	X86	CPU	LLVM	24,995	341	1	[]
[ "<s>", "CCAssignFn", "*", "X86FastISel", "::", "CCAssignFnForCall", "(", "CallingConv", "::", "ID", "CC", ",", "bool", "isTaillCall", ")", "{", "if", "(", "Subtarget", "->", "is64Bit", "(", ")", ")", "{", "if", "(", "CC", "==", "CallingConv", "::", "GHC"...	[ "Selects", "the", "correct", "CCAssignFn", "for", "a", "given", "CallingConvention", "value", "." ]	[ "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86" ]	X86FastISel39	CCAssignFnForCall	X86	CPU	LLVM	24,996	104	1	[]
[ "<s>", "static", "int", "arm_get_vfp_saved_size", "(", "void", ")", "{", "unsigned", "int", "regno", ";", "int", "count", ";", "int", "saved", ";", "saved", "=", "0", ";", "if", "(", "TARGET_HARD_FLOAT", ")", "{", "count", "=", "0", ";", "for", "(", ...	[ "Return", "the", "number", "of", "bytes", "required", "to", "save", "VFP", "registers", "." ]	[ "arm", "0", "0", "2", "1", "1", "0", "2", "8", "0", "0", "2", "8" ]	arm6	arm_get_vfp_saved_size	arm	CPU	GCC	24,997	145	1	[]
[ "<s>", "bool", "ARMPassConfig", "::", "addPreISel", "(", ")", "{", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createGlobalMergePass", "(", "TM", ")", ")", ";", "return", "false", ";", "}", "<...	[ "{", "{", "@", "For", "GlobalISel" ]	[ "ARM", "ARM" ]	ARMTargetMachine25	addPreISel	ARM	CPU	LLVM	24,998	31	1	[]
[ "<s>", "void", "DLXInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "Position", ",", "unsigned", "SourceRegister", ",", "bool", "IsKill", ",", "int", "FrameIndex", ",", "const", "TargetRegiste...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "DLX", "DLX" ]	DLXInstrInfo	storeRegToStackSlot	DLX	CPU	LLVM	24,999	36	1	[]

[ "<s>", "void", "initialize", "(", "Attributor", "&", "A", ")", "override", "{", "Function", "*", "F", "=", "getAssociatedFunction", "(", ")", ";", "auto", "&", "InfoCache", "=", "static_cast", "<", "AMDGPUInformationCache", "&", ">", "(", "A", ".", "getInf...

[ "Initialize", "the", "strategy", "after", "building", "the", "DAG", "for", "a", "new", "region", "." ]

[ "AMDGPU", "AMDGPU", "32", "32", "1", "AMDGPU::isEntryFunctionCC" ]

AMDGPUAttributor1

initialize

AMDGPU

GPU

LLVM

24,900

96

1

[]

[ "<s>", "bool", "SIRegisterInfo", "::", "isFrameOffsetLegal", "(", "const", "MachineInstr", "*", "MI", ",", "Register", "BaseReg", ",", "int64_t", "Offset", ")", "const", "{", "if", "(", "!", "SIInstrInfo", "::", "isMUBUF", "(", "*", "MI", ")", "&&", "!", ...

[ "Determine", "whether", "a", "given", "base", "register", "plus", "offset", "immediate", "is", "encodable", "to", "resolve", "a", "frame", "index", "." ]

[ "AMDGPU", "SI", "SI", "SI", "SI", "SI", "SI", "AMDGPU" ]

SIRegisterInfo46

isFrameOffsetLegal

AMDGPU

GPU

LLVM

24,901

95

1

[]

[ "<s>", "void", "AMDGPUAsmBackend", "::", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ",", "bool", "IsPCRel", ")", "const", "{", "switch", "(", "(", "unsigned", ")", ...

[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]

[ "R600", "\"Unknown fixup kind\"", "4", "4", "4" ]

AMDGPUAsmBackend1

applyFixup

R600

GPU

LLVM

24,902

150

1

[]

[ "<s>", "static", "rtx", "aarch64_replace_reg_mode", "(", "rtx", "x", ",", "machine_mode", "mode", ")", "{", "if", "(", "GET_MODE", "(", "x", ")", "==", "mode", ")", "return", "x", ";", "x", "=", "shallow_copy_rtx", "(", "x", ")", ";", "set_mode_and_regno...

[ "Return", "a", "copy", "of", "X", "with", "mode", "MODE", ",", "without", "changing", "its", "other", "attributes", ".", "Unlike", "gen_lowpart", ",", "this", "does", "n't", "care", "whether", "the", "mode", "change", "is", "valid", "." ]

[ "aarch64" ]

aarch645

aarch64_replace_reg_mode

aarch64

CPU

GCC

24,903

46

1

[]

[ "<s>", "std", "::", "pair", "<", "const", "TargetRegisterClass", "*", ",", "uint8_t", ">", "PIC16TargetLowering", "::", "findRepresentativeClass", "(", "EVT", "VT", ")", "const", "{", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", ...

[ "Return", "the", "largest", "legal", "super-reg", "register", "class", "of", "the", "register", "class", "for", "the", "specified", "type", "and", "its", "associated", "``", "cost", "''", "." ]

[ "PIC16", "PIC16", "MVT::i16", "PIC16::FSR16RegisterClass", "1" ]

PIC16ISelLowering1

findRepresentativeClass

PIC16

MPU

LLVM

24,904

59

1

[]

[ "<s>", "void", "init_cumulative_args", "(", "CUMULATIVE_ARGS", "*", "cum", ",", "tree", "fntype", ",", "rtx", "libname", "ATTRIBUTE_UNUSED", ",", "int", "incoming", ",", "int", "libcall", ",", "int", "n_named_args", ",", "tree", "fndecl", "ATTRIBUTE_UNUSED", ","...

[ "Handle", "the", "INIT_CUMULATIVE_ARGS", "macro", ".", "Initialize", "a", "variable", "CUM", "of", "type", "CUMULATIVE_ARGS", "for", "a", "call", "to", "a", "function", "whose", "data", "type", "is", "FNTYPE", ".", "For", "a", "library", "call", ",", "FNTYPE...

[ "rs6000", "0", "0", "\"longcall\"", "\"shortcall\"", "\"\\ninit_cumulative_args:\"", "\" ret code = %s,\"", "\" longcall,\"", "\" proto = %d, nargs = %d\\n\"", "0", "8", "\"cannot return value in vector register because\"", "\" altivec instructions are disabled, use %qs\"", "\" to enable t...

rs60007

init_cumulative_args

rs6000

CPU

GCC

24,905

476

1

[]

[ "<s>", "static", "void", "rs6000_emit_move_from_cr", "(", "rtx", "reg", ")", "{", "if", "(", "DEFAULT_ABI", "==", "ABI_ELFv2", "&&", "TARGET_MFCRF", ")", "{", "int", "i", ",", "cr_reg", "[", "8", "]", ",", "count", "=", "0", ";", "for", "(", "i", "="...

[ "Emit", "code", "to", "store", "CR", "fields", "that", "need", "to", "be", "saved", "into", "REG", "." ]

[ "powerpcspe", "8", "0", "0", "8", "1", "1", "2", "0", "0", "1", "1", "7", "0", "0" ]

powerpcspe

rs6000_emit_move_from_cr

powerpcspe

CPU

GCC

24,906

166

1

[]

[ "<s>", "bool", "WebAssemblyOptimizeLiveIntervals", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"********** Optimize LiveIntervals **********\\n\"", "\"********** Function: \"", "<<", "MF", ".", "g...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "WebAssembly", "WebAssembly", "\"********** Optimize LiveIntervals **********\\n\"", "\"********** Function: \"", "\"OptimizeLiveIntervals expects liveness\"", "4", "0", "WebAssembly", "0", "WebAssembly", "0", "0" ]

WebAssemblyOptimizeLiveIntervals1

runOnMachineFunction

WebAssembly

Virtual ISA

LLVM

24,907

320

1

[]

[ "<s>", "inline", "bool", "function_base", "::", "apply_vl_p", "(", ")", "const", "{", "return", "true", ";", "}", "</s>" ]

[ "We", "choose", "to", "apply", "vl", "operand", "by", "default", "since", "most", "of", "the", "intrinsics", "has", "vl", "operand", "." ]

[ "riscv" ]

riscv-vector-builtins

apply_vl_p

riscv

CPU

GCC

24,908

13

1

[]

[ "<s>", "HOST_WIDE_INT", "loongarch_debugger_offset", "(", "rtx", "addr", ",", "HOST_WIDE_INT", "offset", ")", "{", "rtx", "offset2", "=", "const0_rtx", ";", "rtx", "reg", "=", "eliminate_constant_term", "(", "addr", ",", "&", "offset2", ")", ";", "if", "(", ...

[ "The", "LoongArch", "debug", "format", "wants", "all", "automatic", "variables", "and", "arguments", "to", "be", "in", "terms", "of", "the", "virtual", "frame", "pointer", "(", "stack", "pointer", "before", "any", "adjustment", "in", "the", "function", ")", ...

[ "loongarch", "0" ]

loongarch

loongarch_debugger_offset

loongarch

CPU

GCC

24,909

85

1

[]

[ "<s>", "MachineInstr", "*", "DLXInstrInfo", "::", "optimizeSelect", "(", "MachineInstr", "&", "MI", ",", "SmallPtrSetImpl", "<", "MachineInstr", "*", ">", "&", "SeenMIs", ",", "bool", "PreferFalse", ")", "const", "{", "return", "nullptr", ";", "}", "</s>" ]

[ "Given", "a", "select", "instruction", "that", "was", "understood", "by", "analyzeSelect", "and", "returned", "Optimizable", "=", "true", ",", "attempt", "to", "optimize", "MI", "by", "merging", "it", "with", "one", "of", "its", "operands", "." ]

[ "DLX", "DLX" ]

DLXInstrInfo

optimizeSelect

DLX

CPU

LLVM

24,910

27

1

[]

[ "<s>", "bool", "hasTailCall", "(", ")", "const", "{", "return", "HasTailCall", ";", "}", "</s>" ]

[ "Returns", "true", "if", "the", "function", "contains", "a", "tail", "call", "." ]

[ "WebAssembly" ]

WebAssemblySubtarget11

hasTailCall

WebAssembly

Virtual ISA

LLVM

24,911

10

1

[]

[ "<s>", "static", "void", "rl78_alloc_physical_registers_ro1", "(", "rtx_insn", "*", "insn", ")", "{", "OP", "(", "0", ")", "=", "transcode_memory_rtx", "(", "OP", "(", "0", ")", ",", "BC", ",", "insn", ")", ";", "MAYBE_OK", "(", "insn", ")", ";", "OP",...

[ "Devirtualize", "an", "insn", "of", "the", "form", "SET", "(", "PC", ")", "(", "MEM/REG", ")", "." ]

[ "rl78", "0", "0", "0", "0" ]

rl78

rl78_alloc_physical_registers_ro1

rl78

MPU

GCC

24,912

49

1

[]

[ "<s>", "bool", "Thumb2InstrInfo", "::", "isLegalToSplitMBBAt", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ")", "const", "{", "while", "(", "MBBI", "->", "isDebugInstr", "(", ")", ")", "{", "++", "MBBI", ";", "if...

[ "Return", "true", "if", "it", "'s", "legal", "to", "split", "the", "given", "basic", "block", "at", "the", "specified", "instruction", "(", "i.e", "." ]

[ "ARM", "ARMCC::AL" ]

Thumb2InstrInfo

isLegalToSplitMBBAt

ARM

CPU

LLVM

24,913

59

1

[]

[ "<s>", "bool", "PatmosSubtarget", "::", "enablePostRAScheduler", "(", "CodeGenOpt", "::", "Level", "OptLevel", ",", "TargetSubtargetInfo", "::", "AntiDepBreakMode", "&", "Mode", ",", "RegClassVector", "&", "CriticalPathRCs", ")", "const", "{", "Mode", "=", "ANTIDEP_...

[ "True", "if", "the", "subtarget", "should", "run", "a", "scheduler", "after", "register", "allocation", "." ]

[ "Patmos", "Patmos" ]

PatmosSubtarget

enablePostRAScheduler

Patmos

VLIW

LLVM

24,914

33

1

[]

[ "<s>", "unsigned", "TPCInstrInfo", "::", "removeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "int", "*", "BytesRemoved", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "end", "(", ")", ";", "unsigned", "Count", "=", ...

[ "Remove", "the", "branching", "code", "at", "the", "end", "of", "the", "specific", "MBB", "." ]

[ "TPC", "TPC", "0" ]

TPCInstrInfo

removeBranch

TPC

Virtual ISA

LLVM

24,915

95

1

[]

[ "<s>", "bool", "LanaiInstrInfo", "::", "getMemOperandWithOffsetWidth", "(", "const", "MachineInstr", "&", "LdSt", ",", "const", "MachineOperand", "*", "&", "BaseOp", ",", "int64_t", "&", "Offset", ",", "unsigned", "&", "Width", ",", "const", "TargetRegisterInfo", ...

[ "Return", "true", "if", "get", "the", "base", "operand", ",", "byte", "offset", "of", "an", "instruction", "and", "the", "memory", "width", "." ]

[ "Lanai", "Lanai", "4", "1", "2", "3", "3", "Lanai::LDW_RI", "Lanai::LDW_RR", "Lanai::SW_RR", "Lanai::SW_RI", "4", "Lanai::LDHs_RI", "Lanai::LDHz_RI", "Lanai::STH_RI", "2", "Lanai::LDBs_RI", "Lanai::LDBz_RI", "Lanai::STB_RI", "1", "1", "2" ]

LanaiInstrInfo1

getMemOperandWithOffsetWidth

Lanai

CPU

LLVM

24,916

223

1

[]

[ "<s>", "BTFTypeDerived", "::", "BTFTypeDerived", "(", "const", "DIDerivedType", "*", "DTy", ",", "unsigned", "Tag", ")", ":", "DTy", "(", "DTy", ")", "{", "switch", "(", "Tag", ")", "{", "case", "dwarf", "::", "DW_TAG_pointer_type", ":", "Kind", "=", "BT...

[ "Used", "by", "DW_TAG_pointer_type", "only", "." ]

[ "BPF", "BTF::BTF_KIND_PTR", "BTF::BTF_KIND_CONST", "BTF::BTF_KIND_VOLATILE", "BTF::BTF_KIND_TYPEDEF", "BTF::BTF_KIND_RESTRICT", "\"Unknown DIDerivedType Tag\"", "24" ]

BTFDebug (2)

BTFTypeDerived

BPF

Virtual ISA

LLVM

24,917

105

1

[]

[ "<s>", "const", "char", "*", "nvptx_ptx_type_from_mode", "(", "machine_mode", "mode", ",", "bool", "promote", ")", "{", "switch", "(", "mode", ")", "{", "case", "BLKmode", ":", "return", "\".b8\"", ";", "case", "BImode", ":", "return", "\".pred\"", ";", "c...

[ "Return", "a", "ptx", "type", "for", "MODE", ".", "If", "PROMOTE", ",", "then", "use", ".u32", "for", "QImode", "to", "deal", "with", "ptx", "ideosyncracies", "." ]

[ "nvptx", "\".b8\"", "\".pred\"", "\".u32\"", "\".u8\"", "\".u16\"", "\".u32\"", "\".u64\"", "\".f32\"", "\".f64\"" ]

nvptx2

nvptx_ptx_type_from_mode

nvptx

GPU

GCC

24,918

81

1

[]

[ "<s>", "const", "TargetRegisterClass", "*", "TeakRegisterInfo", "::", "getLargestLegalSuperClass", "(", "const", "TargetRegisterClass", "*", "RC", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "Teak", "::", "ABRegsRegClass", ".", "hasSu...

[ "Returns", "the", "largest", "super", "class", "of", "RC", "that", "is", "legal", "to", "use", "in", "the", "current", "sub-target", "and", "has", "the", "same", "spill", "size", "." ]

[ "Teak", "Teak", "Teak::ABRegsRegClass", "Teak::ABRegsRegClass", "Teak::RegNoBRegs16_nohRegClass", "Teak::RegNoBRegs16_nohRegClass" ]

TeakRegisterInfo

getLargestLegalSuperClass

Teak

DSP

LLVM

24,919

57

1

[]

[ "<s>", "SDValue", "X86TargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")...

[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]

[ "X86", "X86", "ISD::VECTOR_SHUFFLE", "ISD::SELECT", "X86ISD::CMOV", "ISD::MUL", "ISD::SHL", "ISD::SRA", "ISD::SRL", "ISD::OR", "ISD::STORE", "X86ISD::FXOR", "X86ISD::FOR", "X86ISD::FAND", "X86ISD::BT", "X86ISD::VZEXT_MOVL", "ISD::MEMBARRIER", "ISD::ZERO_EXTEND" ]

X86ISelLowering144

PerformDAGCombine

X86

CPU

LLVM

24,920

244

1

[]

[ "<s>", "MCFixupKindInfo", "const", "&", "AVRAsmBackend", "::", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "AVR", "::", "NumTargetFixupKinds", "]", "=", "{", "{", "\"fixup_32\"", ",", "0"...

[ "Get", "information", "on", "a", "fixup", "kind", "." ]

[ "AVR", "AVR", "AVR::NumTargetFixupKinds", "\"fixup_32\"", "0", "32", "0", "\"fixup_7_pcrel\"", "3", "7", "\"fixup_13_pcrel\"", "0", "12", "\"fixup_16\"", "0", "16", "0", "\"fixup_16_pm\"", "0", "16", "0", "\"fixup_ldi\"", "0", "8", "0", "\"fixup_lo8_ldi\"", "0", ...

AVRAsmBackend

getFixupKindInfo

AVR

MPU

LLVM

24,921

418

1

[]

[ "<s>", "SDValue", "XNCMTargetLowering", "::", "LowerCall", "(", "SDValue", "Chain", ",", "SDValue", "Callee", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "bool", "doesNotRet", ",", "bool", "&", "isTailCall", ",", "const", "SmallVe...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "calls", "into", "the", "specified", "DAG", "." ]

[ "XNCM", "XNCM", "ISD::OutputArg", "ISD::InputArg", "\"Unsupported calling convention\"" ]

XNCMISelLowering

LowerCall

XNCM

CPU

LLVM

24,922

124

1

[]

[ "<s>", "bool", "X86IndirectBranchTrackingPass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "X86Subtarget", "&", "SubTarget", "=", "MF", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ";", "auto", "&", "MMI", "...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "X86", "X86", "X86", "X86", "\"cf-protection-branch\"", "\"cf-protection-fine\"", "X86", "X86", "X86::ENDBR64", "X86::ENDBR32", "0", "0" ]

X86IndirectBranchTracking2

runOnMachineFunction

X86

CPU

LLVM

24,923

456

1

[]

[ "<s>", "void", "GCNPassConfig", "::", "addOptimizedRegAlloc", "(", ")", "{", "if", "(", "OptExecMaskPreRA", ")", "insertPass", "(", "&", "MachineSchedulerID", ",", "&", "SIOptimizeExecMaskingPreRAID", ")", ";", "insertPass", "(", "&", "MachineSchedulerID", ",", "&...

[ "addOptimizedRegAlloc", "-", "Add", "passes", "related", "to", "register", "allocation", "." ]

[ "AMDGPU", "SI", "SI", "SI", "SI" ]

AMDGPUTargetMachine106

addOptimizedRegAlloc

AMDGPU

GPU

LLVM

24,924

71

1

[]

[ "<s>", "bool", "CSKYAsmParser", "::", "processInstruction", "(", "MCInst", "&", "Inst", ",", "SMLoc", "IDLoc", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ")", "{", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "CSKY", ":...

[ "Process", "a", "single", "instruction", "and", "collect", "debug", "info", "anchors", "." ]

[ "CSKY", "CSKY", "CSKY::LDQ32", "CSKY::STQ32", "1", "CSKY::R4", "2", "CSKY::R7", "\"Register sequence is not valid. 'r4-r7' expected\"", "CSKY::LDQ32", "CSKY::LDM32", "CSKY::STM32", "CSKY::SEXT32", "CSKY::ZEXT32", "2", "3", "\"msb must be greater or equal to lsb\"", "CSKY::INS32", ...

CSKYAsmParser

processInstruction

CSKY

CPU

LLVM

24,925

294

1

[]

[ "<s>", "void", "Mips16InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "Ta...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "Mips", "Mips", "0", "Mips::CPU16RegsRegClass", "Mips::LwRxSpImmX16", "\"Register class not handled!\"", "0" ]

Mips16InstrInfo11

loadRegFromStackSlot

Mips

CPU

LLVM

24,926

129

1

[]

[ "<s>", "void", "M68kAsmBackend", "::", "relaxInstruction", "(", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "unsigned", "RelaxedOp", "=", "getRelaxedOpcode", "(", "Inst", ")", ";", "if", "(", "RelaxedOp", "==", "Ins...

[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]

[ "M68k", "M68k", "256", "\"\\n\"", "\"unexpected instruction to relax: \"" ]

M68kAsmBackend

relaxInstruction

M68k

MPU

LLVM

24,927

78

1

[]

[ "<s>", "static", "int", "do_reorder_for_imul", "(", "rtx_insn", "*", "*", "ready", ",", "int", "n_ready", ")", "{", "rtx_insn", "*", "insn", ";", "rtx", "set", ",", "insn1", ",", "insn2", ";", "sd_iterator_def", "sd_it", ";", "dep_t", "dep", ";", "int", ...

[ "Try", "to", "reorder", "ready", "list", "to", "take", "advantage", "of", "Atom", "pipelined", "IMUL", "execution", ".", "It", "is", "applied", "if", "(", "1", ")", "IMUL", "instruction", "is", "on", "the", "top", "of", "list", ";", "(", "2", ")", "T...

[ "i386", "1", "1", "2", "0", "0", "0", "0", "0", "1", "0", "0" ]

x86-tune-sched-atom

do_reorder_for_imul

i386

CPU

GCC

24,928

357

1

[]

[ "<s>", "void", "tool_cleanup", "(", "bool", "from_signal", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "ptx_cfile_name", ")", "maybe_unlink", "(", "ptx_cfile_name", ")", ";", "if", "(", "ptx_name", ")", "maybe_unlink", "(", "ptx_name", ")", ";", "}", "</s>" ]

[ "Delete", "tempfiles", "." ]

[ "nvptx" ]

mkoffload

tool_cleanup

nvptx

GPU

GCC

24,929

27

1

[]

[ "<s>", "bool", "doInitialization", "(", "Module", "&", "M", ")", "override", "{", "return", "false", ";", "}", "</s>" ]

[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]

[ "Patmos" ]

PatmosSPBundling1

doInitialization

Patmos

VLIW

LLVM

24,930

13

1

[]

[ "<s>", "bool", "HexagonAsmParser", "::", "parseExpression", "(", "MCExpr", "const", "*", "&", "Expr", ")", "{", "SmallVector", "<", "AsmToken", ",", "4", ">", "Tokens", ";", "MCAsmLexer", "&", "Lexer", "=", "getLexer", "(", ")", ";", "bool", "Done", "=",...

[ "Parse", "an", "arbitrary", "expression", "." ]

[ "Hexagon", "Hexagon", "4", "\",\"", "1", "2", "2" ]

HexagonAsmParser12

parseExpression

Hexagon

DSP

LLVM

24,931

220

1

[]

[ "<s>", "static", "bool", "rs6000_valid_attribute_p", "(", "tree", "fndecl", ",", "tree", "ARG_UNUSED", "(", "name", ")", ",", "tree", "args", ",", "int", "flags", ")", "{", "struct", "cl_target_option", "cur_target", ";", "bool", "ret", ";", "tree", "old_opt...

[ "Hook", "to", "validate", "attribute", "(", "(", "target", "(", "``", "...", "''", ")", ")", ")", "." ]

[ "rs6000", "\"\\n==================== rs6000_valid_attribute_p:\\n\"", "\"function: %.*s\\n\"", "\"function: unknown\\n\"", "\"args:\"", "\" \"", "\"\\n\"", "\"flags: 0x%x\\n\"", "\"--------------------\\n\"", "\"default\"", "0", "1" ]

rs6000

rs6000_valid_attribute_p

rs6000

CPU

GCC

24,932

369

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequiredID", "(", "LoopSimplifyID", ")", ";", "AU", ".", "addRequired", "<", "LoopInfoWrapperPass", ">", "(", ")", ";", "AU", ".", "addRequired"...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "AArch64" ]

SVEPostVectorize

getAnalysisUsage

AArch64

CPU

LLVM

24,933

36

1

[]

[ "<s>", "void", "dump", "(", ")", "{", "dbgs", "(", ")", "<<", "\"X86ISelAddressMode \"", "<<", "this", "<<", "'\\n'", ";", "dbgs", "(", ")", "<<", "\"Base_Reg \"", ";", "if", "(", "Base_Reg", ".", "getNode", "(", ")", ")", "Base_Reg", ".", "getNode", ...

[ "Dump", "the", "plan", "to", "stderr", "(", "for", "debugging", ")", "." ]

[ "X86", "\"X86ISelAddressMode \"", "\"Base_Reg \"", "\"nul\"", "\" Base.FrameIndex \"", "\" Scale\"", "\"IndexReg \"", "\"nul\"", "\" Disp \"", "\"GV \"", "\"nul\"", "\" CP \"", "\"nul\"", "\"ES \"", "\"nul\"", "\" MCSym \"", "\"nul\"", "\" JT\"", "\" Align\"" ]

X86ISelDAGToDAG (2)

dump

X86

CPU

LLVM

24,934

204

1

[]

[ "<s>", "SDValue", "XCoreTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "GlobalAddress", ":", "return", "Lowe...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "XCore", "XCore", "ISD::GlobalAddress", "ISD::BlockAddress", "ISD::ConstantPool", "ISD::BR_JT", "ISD::LOAD", "ISD::STORE", "ISD::SELECT_CC", "ISD::VAARG", "ISD::VASTART", "ISD::SMUL_LOHI", "ISD::UMUL_LOHI", "ISD::ADD", "ISD::SUB", "ISD::FRAMEADDR", "ISD::INIT_TRAMPOLINE", "ISD::ADJ...

XCoreISelLowering (2)

LowerOperation

XCore

MPU

LLVM

24,935

249

1

[]

[ "<s>", "int", "check_pic", "(", "int", "i", ")", "{", "switch", "(", "flag_pic", ")", "{", "case", "1", ":", "gcc_assert", "(", "GET_CODE", "(", "recog_data", ".", "operand", "[", "i", "]", ")", "!=", "SYMBOL_REF", "&&", "(", "GET_CODE", "(", "recog_...

[ "Ensure", "that", "we", "are", "not", "using", "patterns", "that", "are", "not", "OK", "with", "PIC", "." ]

[ "sparc", "1", "0", "0", "0", "0", "1", "2", "1" ]

sparc3

check_pic

sparc

CPU

GCC

24,936

118

1

[]

[ "<s>", "bool", "RISCVTargetLowering", "::", "isTruncateFree", "(", "EVT", "SrcVT", ",", "EVT", "DstVT", ")", "const", "{", "if", "(", "Subtarget", ".", "is64Bit", "(", ")", "||", "SrcVT", ".", "isVector", "(", ")", "||", "DstVT", ".", "isVector", "(", ...

[ "Return", "true", "if", "it", "'s", "free", "to", "truncate", "a", "value", "of", "type", "Ty1", "to", "type", "Ty2", "." ]

[ "RI5CY", "RISCV", "64", "32" ]

RISCVISelLowering

isTruncateFree

RI5CY

CPU

LLVM

24,937

80

1

[]

[ "<s>", "static", "void", "mips_output_function_prologue", "(", "FILE", "*", "file", ",", "HOST_WIDE_INT", "size", "ATTRIBUTE_UNUSED", ")", "{", "const", "char", "*", "fnname", ";", "HOST_WIDE_INT", "tsize", "=", "cfun", "->", "machine", "->", "frame", ".", "to...

[ "Set", "up", "the", "stack", "and", "frame", "(", "if", "desired", ")", "for", "the", "function", "." ]

[ "mips", "0", "0", "0", "\"\\t.ent\\t\"", "\"\\n\"", "\":\\n\"", "1", "\"\\t.frame\\t%s,\"", "\",%s\\t\\t\"", "\"# vars= \"", "\", regs= %d/%d\"", "\", args= \"", "\", gp= \"", "\"\\n\"", "31", "\"\\t.mask\\t0x%08x,\"", "\"\\n\"", "\"\\t.fmask\\t0x%08x,\"", "\"\\n\"", "0", "...

mips3

mips_output_function_prologue

mips

CPU

GCC

24,938

369

1

[]

[ "<s>", "bool", "SystemZXPLINKFrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "ArrayRef", "<", "CalleeSavedInfo", ">", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI...

[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...

[ "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ::GPRRegs", "\"Should be saving multiple registers\"", "SystemZ::STMG", "SystemZ::GR64BitRegClass", "SystemZ::FP64BitRegClass", "SystemZ::FP64BitRegClass", "SystemZ::VR128BitRegClass", "SystemZ::VR128Bit...

SystemZFrameLowering20

spillCalleeSavedRegisters

SystemZ

CPU

LLVM

24,939

366

1

[]

[ "<s>", "unsigned", "getRegisterType", "(", "unsigned", "Reg", ")", "const", "{", "if", "(", "RegInfo", ".", "count", "(", "Reg", ")", ")", "return", "RegInfo", ".", "lookup", "(", "Reg", ")", ".", "Type", ";", "else", "llvm_unreachable", "(", "\"Unknown ...

[ "Return", "the", "type", "of", "registers", "that", "this", "ValueType", "will", "eventually", "require", "." ]

[ "PTX", "\"Unknown register\"" ]

PTXMachineFunctionInfo2

getRegisterType

PTX

GPU

LLVM

24,940

34

1

[]

[ "<s>", "SDNode", "*", "SITargetLowering", "::", "PostISelFolding", "(", "MachineSDNode", "*", "Node", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "const", "SIInstrInfo", "*", "TII", "=", "static_cast", "<", "const", "SIInstrInfo", "*", ">", "(", "Sub...

[ "Fold", "the", "instructions", "after", "selecting", "them", "." ]

[ "AMDGPU", "SI", "SI", "SI", "AMDGPU::INSERT_SUBREG", "AMDGPU::REG_SEQUENCE" ]

SIISelLowering (2)

PostISelFolding

AMDGPU

GPU

LLVM

24,941

93

1

[]

[ "<s>", "static", "bool", "pru_nongeneric_pointer_addrspace", "(", "tree", "typ", ")", "{", "while", "(", "ARRAY_TYPE", "==", "TREE_CODE", "(", "typ", ")", ")", "typ", "=", "TREE_TYPE", "(", "typ", ")", ";", "if", "(", "POINTER_TYPE_P", "(", "typ", ")", "...

[ "Scan", "type", "TYP", "for", "pointer", "references", "to", "address", "space", "other", "than", "ADDR_SPACE_GENERIC", ".", "Return", "true", "if", "such", "reference", "is", "found", ".", "Much", "of", "this", "code", "was", "taken", "from", "the", "avr", ...

[ "pru" ]

pru

pru_nongeneric_pointer_addrspace

pru

CPU

GCC

24,942

106

1

[]

[ "<s>", "bool", "RISCVRegisterInfo", "::", "isConstantPhysReg", "(", "unsigned", "PhysReg", ")", "const", "{", "return", "PhysReg", "==", "RISCV", "::", "X0", ";", "}", "</s>" ]

[ "Returns", "true", "if", "PhysReg", "is", "unallocatable", "and", "constant", "throughout", "the", "function", "." ]

[ "RISCV", "RISCV", "RISCV::X0" ]

RISCVRegisterInfo

isConstantPhysReg

RISCV

CPU

LLVM

24,943

18

1

[]

[ "<s>", "const", "SparcMCExpr", "*", "SparcMCExpr", "::", "create", "(", "VariantKind", "Kind", ",", "const", "MCExpr", "*", "Expr", ",", "MCContext", "&", "Ctx", ")", "{", "return", "new", "(", "Ctx", ")", "SparcMCExpr", "(", "Kind", ",", "Expr", ")", ...

[ "This", "creates", "an", "identified", "struct", "." ]

[ "Sparc", "Sparc", "Sparc", "Sparc" ]

SparcMCExpr (2)1

create

Sparc

CPU

LLVM

24,944

33

1

[]

[ "<s>", "bool", "PPCTargetMachine", "::", "addPreEmitPass", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{", "PM", ".", "add", "(", "createPPCBranchSelectionPass", "(", ")", ")", ";", "return", "false", ";", "}", "</s...

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "PowerPC", "PPC", "PPC" ]

PPCTargetMachine17

addPreEmitPass

PowerPC

CPU

LLVM

24,945

28

1

[]

[ "<s>", "std", "::", "pair", "<", "const", "TargetRegisterClass", "*", ",", "uint8_t", ">", "X86TargetLowering", "::", "findRepresentativeClass", "(", "MVT", "VT", ")", "const", "{", "const", "TargetRegisterClass", "*", "RRC", "=", "0", ";", "uint8_t", "Cost", ...

[ "Return", "the", "largest", "legal", "super-reg", "register", "class", "of", "the", "register", "class", "for", "the", "specified", "type", "and", "its", "associated", "``", "cost", "''", "." ]

[ "X86", "X86", "0", "1", "MVT::i8", "MVT::i16", "MVT::i32", "MVT::i64", "X86::GR64RegClass", "X86::GR32RegClass", "MVT::x86mmx", "X86::VR64RegClass", "MVT::f32", "MVT::f64", "MVT::v16i8", "MVT::v8i16", "MVT::v4i32", "MVT::v2i64", "MVT::v4f32", "MVT::v2f64", "MVT::v32i8", "MV...

X86ISelLowering (2)1

findRepresentativeClass

X86

CPU

LLVM

24,946

198

1

[]

[ "<s>", "bool", "PPCInstrInfo", "::", "reverseBranchCondition", "(", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ")", "const", "{", "assert", "(", "Cond", ".", "size", "(", ")", "==", "2", "&&", "\"Invalid PPC branch opcode!\"", ")", ";", "if", ...

[ "Reverses", "the", "branch", "condition", "of", "the", "specified", "condition", "list", ",", "returning", "false", "on", "success", "and", "true", "if", "it", "can", "not", "be", "reversed", "." ]

[ "PowerPC", "PPC", "2", "\"Invalid PPC branch opcode!\"", "1", "PPC::CTR8", "1", "PPC::CTR", "0", "0", "0", "1", "0", "0", "PPC::InvertPredicate", "PPC::Predicate", "0" ]

PPCInstrInfo (2)2

reverseBranchCondition

PowerPC

CPU

LLVM

24,947

110

1

[]

[ "<s>", "void", "LoongArchInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "const", "DebugLoc", "&", "DL", ",", "MCRegister", "DstReg", ",", "MCRegister", "SrcReg", ",", "bool", "KillS...

[ "}", "Branch", "Analysis", "&", "Modification" ]

[ "LoongArch", "LoongArch", "LoongArch::GPRRegClass", "LoongArch::OR", "LoongArch::R0", "\"LoongArch didn't implement copyPhysReg\"" ]

LoongArchInstrInfo1

copyPhysReg

LoongArch

CPU

LLVM

24,948

88

1

[]

[ "<s>", "bool", "LanaiMemAluCombiner", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "DisableMemAluCombiner", ")", "return", "false", ";", "TII", "=", "MF", ".", "getSubtarget", "<", "LanaiSubtarget", ">", "(", ")", ".", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Lanai", "Lanai", "Lanai" ]

LanaiMemAluCombiner

runOnMachineFunction

Lanai

CPU

LLVM

24,949

74

1

[]

[ "<s>", "void", "WebAssemblyInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "OS", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", ")", "{", "printInstruction", "(", "MI", ",", "OS", ")", ";", "co...

[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]

[ "WebAssembly", "WebAssembly", "0", "\", \"" ]

WebAssemblyInstPrinter (2)

printInst

WebAssembly

Virtual ISA

LLVM

24,950

108

1

[]

[ "<s>", "bool", "nds32_can_use_btgl_p", "(", "HOST_WIDE_INT", "ival", ")", "{", "int", "one_bit_count", ";", "unsigned", "HOST_WIDE_INT", "mask", "=", "GET_MODE_MASK", "(", "SImode", ")", ";", "one_bit_count", "=", "popcount_hwi", "(", "(", "unsigned", "HOST_WIDE_I...

[ "Function", "to", "check", "if", "'btgl", "'", "instruction", "can", "be", "used", "with", "IVAL", "." ]

[ "nds32", "1" ]

nds32-predicates

nds32_can_use_btgl_p

nds32

CPU

GCC

24,951

46

1

[]

[ "<s>", "unsigned", "PPCMCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "if", "(", "MO", ".", "isReg", "(", ...

[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]

[ "PowerPC", "PPC", "PPC::MTCRF", "PPC::MFOCRF", "PPC::CR0", "PPC::CR7", "PPC", "\"Relocation required in an instruction that we cannot encode!\"" ]

PPCMCCodeEmitter23

getMachineOpValue

PowerPC

CPU

LLVM

24,952

110

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "PASS_NAME", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "ARM" ]

Thumb2ITBlockPass (2)1

getPassName

ARM

CPU

LLVM

24,953

11

1

[]

[ "<s>", "bool", "SIFoldOperands", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AMDGPU", "SI", "AMDGPU", "SI", "SI", "1", "0" ]

SIFoldOperands50

runOnMachineFunction

AMDGPU

GPU

LLVM

24,954

297

1

[]

[ "<s>", "void", "*", "getAdjustedAnalysisPointer", "(", "const", "void", "*", "ID", ")", "override", "{", "if", "(", "ID", "==", "&", "TargetTransformInfo", "::", "ID", ")", "return", "(", "TargetTransformInfo", "*", ")", "this", ";", "return", "this", ";",...

[ "getAdjustedAnalysisPointer", "-", "This", "method", "is", "used", "when", "a", "pass", "implements", "an", "analysis", "interface", "through", "multiple", "inheritance", "." ]

[ "R600" ]

AMDGPUTargetTransformInfo

getAdjustedAnalysisPointer

R600

GPU

LLVM

24,955

31

1

[]

[ "<s>", "static", "int", "get_base_reg", "(", "rtx", "x", ")", "{", "tree", "decl", ";", "int", "base_reg", ";", "if", "(", "!", "flag_pic", "||", "microblaze_tls_symbol_p", "(", "x", ")", ")", "base_reg", "=", "MB_ABI_BASE_REGNUM", ";", "else", "if", "("...

[ "Get", "the", "base", "register", "for", "accessing", "a", "value", "from", "the", "memory", "or", "Symbol", "ref", ".", "Used", "for", "MicroBlaze", "Small", "Data", "Area", "Pointer", "Optimization", "." ]

[ "microblaze" ]

microblaze

get_base_reg

microblaze

MPU

GCC

24,956

86

1

[]

[ "<s>", "static", "void", "visium_setup_incoming_varargs", "(", "cumulative_args_t", "pcum_v", ",", "const", "function_arg_info", "&", "arg", ",", "int", "*", "pretend_size", "ATTRIBUTE_UNUSED", ",", "int", "no_rtl", ")", "{", "cumulative_args_t", "local_args_so_far", ...

[ "Store", "the", "anonymous", "register", "arguments", "into", "the", "stack", "so", "that", "all", "the", "arguments", "appear", "to", "have", "been", "passed", "consecutively", "on", "the", "stack", "." ]

[ "visium", "0", "0", "0", "1", "0", "1" ]

visium1

visium_setup_incoming_varargs

visium

Virtual ISA

GCC

24,957

287

1

[]

[ "<s>", "bool", "X86TTIImpl", "::", "enableInterleavedAccessVectorization", "(", ")", "{", "return", "!", "(", "ST", "->", "isAtom", "(", ")", "||", "ST", "->", "isSLM", "(", ")", ")", ";", "}", "</s>" ]

[ "Enable", "matching", "of", "interleaved", "access", "groups", "." ]

[ "X86", "X86" ]

X86TargetTransformInfo32

enableInterleavedAccessVectorization

X86

CPU

LLVM

24,958

24

1

[]

[ "<s>", "bool", "PPCInstrInfo", "::", "canInsertSelect", "(", "const", "MachineBasicBlock", "&", "MBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "unsigned", "TrueReg", ",", "unsigned", "FalseReg", ",", "int", "&", "CondCycles", ",", "int", "&",...

[ "Return", "true", "if", "it", "is", "possible", "to", "insert", "a", "select", "instruction", "that", "chooses", "between", "TrueReg", "and", "FalseReg", "based", "on", "the", "condition", "code", "in", "Cond", "." ]

[ "PowerPC", "PPC", "2", "1", "PPC::CTR", "1", "PPC::CTR8", "PPC::GPRCRegClass", "PPC::GPRC_NOR0RegClass", "PPC::G8RCRegClass", "PPC::G8RC_NOX0RegClass", "1", "1", "1" ]

PPCInstrInfo (3)

canInsertSelect

PowerPC

CPU

LLVM

24,959

200

1

[]

[ "<s>", "const", "TargetRegisterClass", "*", "GBZ80RegisterInfo", "::", "getCrossCopyRegClass", "(", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{", "if", "(", "RC", "==", "&", "GB", "::", "R8_GPRRegClass", ")", "return", "&", "GB", "::", "R8RegCl...

[ "getCrossCopyRegClass", "-", "Returns", "a", "legal", "register", "class", "to", "copy", "a", "register", "in", "the", "specified", "class", "to", "or", "from", "." ]

[ "GBZ80", "GB", "GB::R8_GPRRegClass", "GB::R8RegClass", "GB::R16_HLRegClass", "GB::R16_BCDERegClass", "GB::R16RegClass" ]

GBZ80RegisterInfo

getCrossCopyRegClass

GBZ80

MPU

LLVM

24,960

56

1

[]

[ "<s>", "static", "bool", "is_cracked_insn", "(", "rtx_insn", "*", "insn", ")", "{", "if", "(", "!", "insn", "||", "!", "NONDEBUG_INSN_P", "(", "insn", ")", "||", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "==", "USE", "||", "GET_CODE", "(", "...

[ "The", "function", "returns", "true", "if", "INSN", "is", "cracked", "into", "2", "instructions", "by", "the", "processor", "(", "and", "therefore", "occupies", "2", "issue", "slots", ")", "." ]

[ "powerpcspe" ]

powerpcspe

is_cracked_insn

powerpcspe

CPU

GCC

24,961

230

1

[]

[ "<s>", "const", "TargetRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "MSP430" ]

MSP430Subtarget (2)1

getRegisterInfo

MSP430

MPU

LLVM

24,962

18

1

[]

[ "<s>", "void", "MSP430FrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MSP430MachineFunction...

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "MSP430", "MSP430", "MSP430", "MSP430", "MSP430", "MSP430", "MSP430", "MSP430::RET", "MSP430::RETI", "\"Can only insert epilog into returning blocks\"", "MSP430", "0", "2", "MSP430::POP16r", "MSP430::R4", "MSP430::POP16r", "MSP430::MOV16rr", "MSP430::SP", "MSP430::R4", "MSP430:...

MSP430FrameLowering (2)

emitEpilogue

MSP430

MPU

LLVM

24,963

405

1

[]

[ "<s>", "bool", "AArch64TargetLowering", "::", "isShuffleMaskLegal", "(", "const", "SmallVectorImpl", "<", "int", ">", "&", "M", ",", "EVT", "VT", ")", "const", "{", "if", "(", "VT", ".", "getVectorNumElements", "(", ")", "==", "4", "&&", "(", "VT", ".", ...

[ "Targets", "can", "use", "this", "to", "indicate", "that", "they", "only", "support", "some", "VECTOR_SHUFFLE", "operations", ",", "those", "with", "specific", "masks", "." ]

[ "AArch64", "AArch64", "4", "4", "0", "4", "0", "8", "0", "9", "9", "9", "1", "9", "9", "2", "9", "3", "30", "4", "0", "64", "32", "16", "128" ]

AArch64ISelLowering (2)

isShuffleMaskLegal

AArch64

CPU

LLVM

24,964

302

1

[]

[ "<s>", "static", "void", "bpf_output_constructor", "(", "rtx", "symbol", ",", "int", "priority", "ATTRIBUTE_UNUSED", ")", "{", "tree", "decl", "=", "SYMBOL_REF_DECL", "(", "symbol", ")", ";", "if", "(", "decl", ")", "sorry_at", "(", "DECL_SOURCE_LOCATION", "("...

[ "Output", "the", "assembly", "code", "for", "a", "constructor", ".", "Since", "eBPF", "does", "n't", "support", "indirect", "calls", ",", "constructors", "are", "not", "supported", "." ]

[ "bpf", "\"no constructors\"", "\"no constructors\"" ]

bpf

bpf_output_constructor

bpf

Virtual ISA

GCC

24,965

41

1

[]

[ "<s>", "static", "int", "h8300_monitor_function_p", "(", "tree", "func", ")", "{", "tree", "a", ";", "if", "(", "TREE_CODE", "(", "func", ")", "!=", "FUNCTION_DECL", ")", "return", "0", ";", "a", "=", "lookup_attribute", "(", "\"monitor\"", ",", "DECL_ATTR...

[ "Return", "nonzero", "if", "FUNC", "is", "a", "monitor", "function", "as", "specified", "by", "the", "``", "monitor", "''", "attribute", "." ]

[ "h8300", "0", "\"monitor\"" ]

h8300

h8300_monitor_function_p

h8300

MPU

GCC

24,966

41

1

[]

[ "<s>", "void", "releaseTopNode", "(", "SUnit", "*", "SU", ")", "override", "{", "}", "</s>" ]

[ "SU", "has", "had", "all", "predecessor", "dependencies", "resolved", "." ]

[ "AMDGPU" ]

GCNIterativeScheduler (2)

releaseTopNode

AMDGPU

GPU

LLVM

24,967

10

1

[]

[ "<s>", "virtual", "const", "SystemZRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "SystemZ", "SystemZ" ]

SystemZTargetMachine12

getRegisterInfo

SystemZ

CPU

LLVM

24,968

18

1

[]

[ "<s>", "const", "MCFixupKindInfo", "&", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "PPC", "::", "NumTargetFixupKinds", "]", "=", "{", "{", "\"fixup_ppc_br24\"", ",", "6", ",", "24", ",...

[ "Get", "information", "on", "a", "fixup", "kind", "." ]

[ "PowerPC", "PPC::NumTargetFixupKinds", "\"fixup_ppc_br24\"", "6", "24", "\"fixup_ppc_brcond14\"", "16", "14", "\"fixup_ppc_lo16\"", "16", "16", "0", "\"fixup_ppc_ha16\"", "16", "16", "0", "\"fixup_ppc_lo14\"", "16", "14", "0", "\"fixup_ppc_toc\"", "0", "64", "0", "\"f...

PPCAsmBackend28

getFixupKindInfo

PowerPC

CPU

LLVM

24,969

165

1

[]

[ "<s>", "static", "rtx", "mips_expand_builtin_msa_test_branch", "(", "enum", "insn_code", "icode", ",", "tree", "exp", ")", "{", "struct", "expand_operand", "ops", "[", "3", "]", ";", "rtx_insn", "*", "cbranch", ";", "rtx_code_label", "*", "true_label", ",", "*...

[ "Expand", "an", "MSA", "built-in", "for", "a", "compare", "and", "branch", "instruction", "specified", "by", "ICODE", ",", "set", "a", "general-purpose", "register", "to", "1", "if", "the", "branch", "was", "taken", ",", "0", "otherwise", "." ]

[ "mips", "3", "0", "1", "0", "2", "1", "1", "1", "1", "3", "\"failed to expand built-in function\"" ]

mips

mips_expand_builtin_msa_test_branch

mips

CPU

GCC

24,970

200

1

[]

[ "<s>", "void", "frv_expand_epilogue", "(", "bool", "emit_return", ")", "{", "frv_stack_t", "*", "info", "=", "frv_stack_info", "(", ")", ";", "rtx", "fp", "=", "frame_pointer_rtx", ";", "rtx", "sp", "=", "stack_pointer_rtx", ";", "rtx", "return_addr", ";", "...

[ "Called", "after", "register", "allocation", "to", "add", "any", "instructions", "needed", "for", "the", "epilogue", ".", "Using", "an", "epilogue", "insn", "is", "favored", "compared", "to", "putting", "all", "of", "the", "instructions", "in", "the", "TARGET_...

[ "frv", "0" ]

frv2

frv_expand_epilogue

frv

VLIW

GCC

24,971

293

1

[]

[ "<s>", "static", "bool", "mips_in_small_data_p", "(", "const_tree", "decl", ")", "{", "unsigned", "HOST_WIDE_INT", "size", ";", "if", "(", "TREE_CODE", "(", "decl", ")", "==", "STRING_CST", "||", "TREE_CODE", "(", "decl", ")", "==", "FUNCTION_DECL", ")", "re...

[ "Implement", "TARGET_IN_SMALL_DATA_P", ".", "Return", "true", "if", "it", "would", "be", "safe", "to", "access", "DECL", "using", "%", "gp_rel", "(", "...", ")", "(", "$", "gp", ")", "." ]

[ "mips", "0", "\".sdata\"", "0", "\".sbss\"", "0", "0" ]

mips

mips_in_small_data_p

mips

CPU

GCC

24,972

233

1

[]

[ "<s>", "bool", "Thumb2ITBlockPass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "const", "TargetMachine", "&", "TM", "=", "Fn", ".", "getTarget", "(", ")", ";", "AFI", "=", "Fn", ".", "getInfo", "<", "ARMFunctionInfo", ">", "...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "ARM", "ARM", "ARM" ]

Thumb2ITBlockPass34

runOnMachineFunction

ARM

CPU

LLVM

24,973

156

1

[]

[ "<s>", "static", "bool", "cr16_function_value_regno_p", "(", "const", "unsigned", "int", "regno", ")", "{", "return", "(", "regno", "==", "cr16_ret_register", "(", ")", ")", ";", "}", "</s>" ]

[ "Worker", "function", "for", "TARGET_FUNCTION_VALUE_REGNO_P", "." ]

[ "cr16" ]

cr16

cr16_function_value_regno_p

cr16

MPU

GCC

24,974

20

1

[]

[ "<s>", "static", "bool", "sparc_assemble_integer", "(", "rtx", "x", ",", "unsigned", "int", "size", ",", "int", "aligned_p", ")", "{", "if", "(", "aligned_p", "&&", "size", "==", "8", "&&", "(", "GET_CODE", "(", "x", ")", "!=", "CONST_INT", "&&", "GET_...

[ "Target", "hook", "for", "assembling", "integer", "objects", ".", "The", "sparc", "version", "has", "special", "handling", "for", "aligned", "DI-mode", "objects", "." ]

[ "sparc", "8", "\"\\t.xword\\t\"", "4", "4" ]

sparc3

sparc_assemble_integer

sparc

CPU

GCC

24,975

88

1

[]

[ "<s>", "bool", "detect_cmse_nonsecure_call", "(", "tree", "addr", ")", "{", "if", "(", "!", "addr", ")", "return", "FALSE", ";", "tree", "fntype", "=", "TREE_TYPE", "(", "addr", ")", ";", "if", "(", "use_cmse", "&&", "lookup_attribute", "(", "\"cmse_nonsec...

[ "Returns", "true", "if", "-mcmse", "has", "been", "passed", "and", "the", "function", "pointed", "to", "by", "'addr", "'", "has", "the", "cmse_nonsecure_call", "attribute", "and", "returns", "false", "otherwise", "." ]

[ "arm", "\"cmse_nonsecure_call\"" ]

arm

detect_cmse_nonsecure_call

arm

CPU

GCC

24,976

44

1

[]

[ "<s>", "unsigned", "X86TTI", "::", "getIntImmCost", "(", "Intrinsic", "::", "ID", "IID", ",", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ")", "const", "{", "assert", "(", "Ty", "->", "isIntegerTy", "(", ")", ")", ";", "unsigned", "BitSize", ...

[ "Calculate", "the", "cost", "of", "materializing", "a", "64-bit", "value", "." ]

[ "X86", "X86", "Intrinsic::ID", "0", "0U", "Intrinsic::sadd_with_overflow", "Intrinsic::uadd_with_overflow", "Intrinsic::ssub_with_overflow", "Intrinsic::usub_with_overflow", "Intrinsic::smul_with_overflow", "Intrinsic::umul_with_overflow", "64", "32", "X86", "Intrinsic::experimental_stac...

X86TargetTransformInfo33

getIntImmCost

X86

CPU

LLVM

24,977

187

1

[]

[ "<s>", "void", "MipsRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "RegScavenger", "*", "RS", ")", "const", "{", "MachineInstr", "&", "MI", "=", "*", "II", ";", "MachineFunction", "&", ...

[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]

[ "Mips", "Mips", "0", "\"Instr doesn't have FrameIndex operand!\"", "\"\\nFunction : \"", "\"\\n\"", "\"<--------->\\n\"", "\"FrameIndex : \"", "\"\\n\"", "\"spOffset : \"", "\"\\n\"", "\"stackSize : \"", "\"\\n\"", "0", "4", "1", "\"Offset : \"", "\"\\n\"", "\"<--------->\...

MipsRegisterInfo49

eliminateFrameIndex

Mips

CPU

LLVM

24,978

304

1

[]

[ "<s>", "bool", "HexagonTargetLowering", "::", "shouldExpandAtomicLoadInIR", "(", "LoadInst", "*", "LI", ")", "const", "{", "return", "LI", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ">", "64", ";", "}", "</s>" ]

[ "Returns", "how", "the", "given", "(", "atomic", ")", "load", "should", "be", "expanded", "by", "the", "IR-level", "AtomicExpand", "pass", "." ]

[ "Hexagon", "Hexagon", "64" ]

HexagonISelLowering10

shouldExpandAtomicLoadInIR

Hexagon

DSP

LLVM

24,979

25

1

[]

[ "<s>", "bool", "MipsMCCodeEmitter", "::", "isMicroMips", "(", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "return", "STI", ".", "getFeatureBits", "(", ")", "&", "Mips", "::", "FeatureMicroMips", ";", "}", "</s>" ]

[ "Check", "whether", "a", "given", "symbol", "has", "been", "flagged", "with", "MICROMIPS", "flag", "." ]

[ "Mips", "Mips", "Mips", "Mips::FeatureMicroMips" ]

MipsMCCodeEmitter2

isMicroMips

Mips

CPU

LLVM

24,980

24

1

[]

[ "<s>", "SDValue", "HexagonTargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "if", "(", "isHvxOperation", "(", "N", ",", "DCI", ".", "DAG", ")", ")", "{", "if", "(", "SDValue", "V",...

[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]

[ "Hexagon", "Hexagon", "0", "HexagonISD::P2D", "0", "HexagonISD::PTRUE", "1", "HexagonISD::PFALSE", "ISD::VSELECT", "0", "ISD::XOR", "0", "1", "HexagonISD::PTRUE", "ISD::VSELECT", "2", "1" ]

HexagonISelLowering100

PerformDAGCombine

Hexagon

DSP

LLVM

24,981

277

1

[]

[ "<s>", "bool", "PPCRegisterInfo", "::", "canRealignStack", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "MF", ".", "getFunction", "(", ")", "->", "hasFnAttribute", "(", "\"no-realign-stack\"", ")", ")", "return", "false", ";", "r...

[ "True", "if", "the", "stack", "can", "be", "realigned", "for", "the", "target", "." ]

[ "PowerPC", "PPC", "\"no-realign-stack\"" ]

PPCRegisterInfo (2)

canRealignStack

PowerPC

CPU

LLVM

24,982

32

1

[]

[ "<s>", "bool", "ScheduleDAGPostRA", "::", "isSchedulingBoundary", "(", "const", "MachineInstr", "*", "MI", ",", "const", "MachineBasicBlock", "*", "MBB", ",", "const", "MachineFunction", "&", "MF", ")", "{", "return", "SchedImpl", "->", "isSchedulingBoundary", "("...

[ "isSchedulingBoundary", "-", "Overrides", "the", "isSchedulingBoundary", "from", "Codegen/TargetInstrInfo.cpp", "to", "make", "it", "capable", "of", "identifying", "ENDBR", "intructions", "and", "prevent", "it", "from", "being", "re-scheduled", "." ]

[ "Patmos" ]

PatmosPostRAScheduler

isSchedulingBoundary

Patmos

VLIW

LLVM

24,983

34

1

[]

[ "<s>", "void", "tilepro_expand_unaligned_load", "(", "rtx", "dest_reg", ",", "rtx", "mem", ",", "HOST_WIDE_INT", "bitsize", ",", "HOST_WIDE_INT", "bit_offset", ",", "bool", "sign", ")", "{", "machine_mode", "mode", ";", "rtx", "addr_lo", ",", "addr_hi", ";", "...

[ "Expand", "unaligned", "loads", "." ]

[ "tilepro", "2", "0", "1", "8", "0", "4", "0", "1", "4", "0", "32", "32" ]

tilepro2

tilepro_expand_unaligned_load

tilepro

VLIW

GCC

24,984

498

1

[]

[ "<s>", "const", "SISubtarget", "*", "GCNTargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "StringRef", "GPU", "=", "getGPUName", "(", "F", ")", ";", "StringRef", "FS", "=", "getFeatureString", "(", "F", ")", "...

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "AMDGPU", "SI", "128", "SI", "SI", "SI", "AMDGPU" ]

AMDGPUTargetMachine33

getSubtargetImpl

AMDGPU

GPU

LLVM

24,985

145

1

[]

[ "<s>", "Value", "*", "GCNTTIImpl", "::", "rewriteIntrinsicWithAddressSpace", "(", "IntrinsicInst", "*", "II", ",", "Value", "*", "OldV", ",", "Value", "*", "NewV", ")", "const", "{", "auto", "IntrID", "=", "II", "->", "getIntrinsicID", "(", ")", ";", "swit...

[ "Rewrite", "intrinsic", "call", "II", "such", "that", "OldV", "will", "be", "replaced", "with", "NewV", ",", "which", "has", "a", "different", "address", "space", "." ]

[ "AMDGPU", "Intrinsic::amdgcn_atomic_inc", "Intrinsic::amdgcn_atomic_dec", "Intrinsic::amdgcn_ds_fadd", "Intrinsic::amdgcn_ds_fmin", "Intrinsic::amdgcn_ds_fmax", "4", "Intrinsic::getDeclaration", "0", "Intrinsic::amdgcn_is_shared", "Intrinsic::amdgcn_is_private", "Intrinsic::amdgcn_is_shared", ...

AMDGPUTargetTransformInfo1

rewriteIntrinsicWithAddressSpace

AMDGPU

GPU

LLVM

24,986

451

1

[]

[ "<s>", "void", "VERegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "&&", ...

[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]

[ "VE", "VE", "0", "\"Unexpected\"", "VE", "VE::STQrii", "3", "VE::sub_even", "VE::sub_odd", "VE::STrii", "0", "0", "0", "VE::STrii", "3", "8", "VE::LDQrii", "0", "VE::sub_even", "VE::sub_odd", "VE::LDrii", "0", "0", "1", "VE::LDrii", "0", "8" ]

VERegisterInfo3

eliminateFrameIndex

VE

CPU

LLVM

24,987

469

1

[]

[ "<s>", "bool", "isToken", "(", ")", "const", "override", "{", "return", "Kind", "==", "k_Token", ";", "}", "</s>" ]

[ "isToken", "-", "Is", "this", "a", "token", "operand", "?" ]

[ "ARM" ]

ARMAsmParser (2)

isToken

ARM

CPU

LLVM

24,988

13

1

[]

[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"Mips Emit GP Restore\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "Mips", "\"Mips Emit GP Restore\"" ]

MipsEmitGPRestore

getPassName

Mips

CPU

LLVM

24,989

13

1

[]

[ "<s>", "bool", "ARMPreAllocLoadStoreOpt", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "if", "(", "AssumeMisalignedLoadStores", "||", "skipFunction", "(", "*", "Fn", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "ARM", "ARM", "ARM" ]

ARMLoadStoreOptimizer (2)

runOnMachineFunction

ARM

CPU

LLVM

24,990

108

1

[]

[ "<s>", "bool", "TriCoreFrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "return", "(", "MF", ".", "getTarget", "(", ")", ...

[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]

[ "TriCore", "TriCore" ]

TriCoreFrameLowering (2)

hasFP

TriCore

MPU

LLVM

24,991

56

1

[]

[ "<s>", "bool", "rs6000_is_valid_shift_mask", "(", "rtx", "mask", ",", "rtx", "shift", ",", "machine_mode", "mode", ")", "{", "int", "nb", ",", "ne", ";", "if", "(", "!", "rs6000_is_valid_mask", "(", "mask", ",", "&", "nb", ",", "&", "ne", ",", "mode", ...

[ "Return", "whether", "MASK", "(", "a", "CONST_INT", ")", "is", "a", "valid", "mask", "for", "any", "rlw", "[", "i", "]", "nm", ",", "rld", "[", "i", "]", "cl", ",", "rld", "[", "i", "]", "cr", ",", "or", "rld", "[", "i", "]", "c", "instructio...

[ "powerpcspe", "1", "1", "1", "0", "0", "0", "0", "63", "0", "32", "32", "32", "0", "32", "32", "32", "32", "64", "63", "0" ]

powerpcspe

rs6000_is_valid_shift_mask

powerpcspe

CPU

GCC

24,992

313

1

[]

[ "<s>", "bool", "isReg", "(", ")", "const", "{", "return", "Kind", "==", "k_Register", ";", "}", "</s>" ]

[ "isReg", "-", "Is", "this", "a", "register", "operand", "?" ]

[ "AArch64" ]

AArch64AsmParser13

isReg

AArch64

CPU

LLVM

24,993

12

1

[]

[ "<s>", "bool", "MipsRegisterInfo", "::", "canRealignStack", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "!", "TargetRegisterInfo", "::", "canRealignStack", "(", "MF", ")", ")", "return", "false", ";", "const", "MipsSubtarget", "&"...

[ "True", "if", "the", "stack", "can", "be", "realigned", "for", "the", "target", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips::FP", "Mips::FP_64", "Mips::S7", "Mips::S7_64" ]

MipsRegisterInfo (2)1

canRealignStack

Mips

CPU

LLVM

24,994

131

1

[]

[ "<s>", "void", "X86RegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "&&", "\"Unexpected\"", ")", ";", "uns...

[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]

[ "X86", "X86", "0", "\"Unexpected\"", "0", "\"Instr doesn't have FrameIndex operand!\"", "X86::TAILJMPm64", "X86::TAILJMPm", "0", "3", "3", "3", "3", "3" ]

X86RegisterInfo34

eliminateFrameIndex

X86

CPU

LLVM

24,995

341

1

[]

[ "<s>", "CCAssignFn", "*", "X86FastISel", "::", "CCAssignFnForCall", "(", "CallingConv", "::", "ID", "CC", ",", "bool", "isTaillCall", ")", "{", "if", "(", "Subtarget", "->", "is64Bit", "(", ")", ")", "{", "if", "(", "CC", "==", "CallingConv", "::", "GHC"...

[ "Selects", "the", "correct", "CCAssignFn", "for", "a", "given", "CallingConvention", "value", "." ]

[ "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86" ]

X86FastISel39

CCAssignFnForCall

X86

CPU

LLVM

24,996

104

1

[]

[ "<s>", "static", "int", "arm_get_vfp_saved_size", "(", "void", ")", "{", "unsigned", "int", "regno", ";", "int", "count", ";", "int", "saved", ";", "saved", "=", "0", ";", "if", "(", "TARGET_HARD_FLOAT", ")", "{", "count", "=", "0", ";", "for", "(", ...

[ "Return", "the", "number", "of", "bytes", "required", "to", "save", "VFP", "registers", "." ]

[ "arm", "0", "0", "2", "1", "1", "0", "2", "8", "0", "0", "2", "8" ]

arm6

arm_get_vfp_saved_size

arm

CPU

GCC

24,997

145

1

[]

[ "<s>", "bool", "ARMPassConfig", "::", "addPreISel", "(", ")", "{", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createGlobalMergePass", "(", "TM", ")", ")", ";", "return", "false", ";", "}", "<...

[ "{", "{", "@", "For", "GlobalISel" ]

[ "ARM", "ARM" ]

ARMTargetMachine25

addPreISel

ARM

CPU

LLVM

24,998

31

1

[]

[ "<s>", "void", "DLXInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "Position", ",", "unsigned", "SourceRegister", ",", "bool", "IsKill", ",", "int", "FrameIndex", ",", "const", "TargetRegiste...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "DLX", "DLX" ]

DLXInstrInfo

storeRegToStackSlot

DLX

CPU

LLVM

24,999

36

1

[]