docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"SI Fix SGPR copies\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "R600", "\"SI Fix SGPR copies\"" ]	SIFixSGPRCopies15	getPassName	R600	GPU	LLVM	24,700	12	1	[]
[ "<s>", "static", "void", "block_move_call", "(", "rtx", "dest_reg", ",", "rtx", "src_reg", ",", "rtx", "bytes_rtx", ")", "{", "if", "(", "GET_MODE", "(", "bytes_rtx", ")", "!=", "VOIDmode", "&&", "GET_MODE", "(", "bytes_rtx", ")", "!=", "Pmode", ")", "by...	[ "Use", "a", "library", "function", "to", "move", "some", "bytes", "." ]	[ "m32r", "1", "\"memcpy\"", "3" ]	m32r4	block_move_call	m32r	MPU	GCC	24,701	84	1	[]
[ "<s>", "static", "void", "arm_option_params_internal", "(", "void", ")", "{", "if", "(", "TARGET_THUMB1", ")", "{", "targetm", ".", "min_anchor_offset", "=", "0", ";", "targetm", ".", "max_anchor_offset", "=", "127", ";", "}", "else", "if", "(", "TARGET_THUM...	[ "Recompute", "the", "global", "settings", "depending", "on", "target", "attribute", "options", "." ]	[ "arm", "0", "127", "248", "4095", "4" ]	arm	arm_option_params_internal	arm	CPU	GCC	24,702	101	1	[]
[ "<s>", "bool", "isToken", "(", ")", "const", "{", "return", "Kind", "==", "Token", ";", "}", "</s>" ]	[ "isToken", "-", "Is", "this", "a", "token", "operand", "?" ]	[ "MBlaze" ]	MBlazeAsmParser1	isToken	MBlaze	MPU	LLVM	24,703	12	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"Mips Assembly Printer\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "Mips", "\"Mips Assembly Printer\"" ]	MipsAsmPrinter12	getPassName	Mips	CPU	LLVM	24,704	11	1	[]
[ "<s>", "void", "HexagonHazardRecognizer", "::", "EmitInstruction", "(", "SUnit", "", "SU", ")", "{", "MachineInstr", "", "MI", "=", "SU", "->", "getInstr", "(", ")", ";", "if", "(", "!", "MI", ")", "return", ";", "for", "(", "const", "MachineOperand", ...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "Hexagon", "Hexagon", "\"Expecting .new store\"", "\" Add instruction \"", "0", "1", "1", "0" ]	HexagonHazardRecognizer9	EmitInstruction	Hexagon	DSP	LLVM	24,705	384	1	[]
[ "<s>", "std", "::", "pair", "<", "uint16_t", ",", "uint16_t", ">", "ARMBaseInstrInfo", "::", "getExecutionDomain", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "ARM", "::", "VMOVD", "&&",...	[ "Return", "the", "current", "execution", "domain", "and", "bit", "mask", "of", "possible", "domains", "for", "instruction", "." ]	[ "ARM", "ARM", "ARM::VMOVD", "1", "1", "ARM::VMOVRS", "ARM::VMOVSR", "ARM::VMOVS", "1", "1", "ARMII::DomainMask", "ARMII::DomainNEON", "0", "ARMII::DomainNEONA8", "0", "ARMII::DomainVFP", "0", "0" ]	ARMBaseInstrInfo (2)	getExecutionDomain	ARM	CPU	LLVM	24,706	211	1	[]
[ "<s>", "static", "X86Operand", "*", "CreateReg", "(", "unsigned", "RegNo", ",", "SMLoc", "StartLoc", ",", "SMLoc", "EndLoc", ",", "bool", "AddressOf", "=", "false", ",", "SMLoc", "OffsetOfLoc", "=", "SMLoc", "(", ")", ",", "StringRef", "SymName", "=", "Str...	[ "CreateReg", "-", "Allocate", "a", "single", "virtual", "register", "for", "the", "given", "type", "." ]	[ "X86", "X86", "0", "X86", "X86" ]	X86AsmParser (2)2	CreateReg	X86	CPU	LLVM	24,707	90	1	[]
[ "<s>", "bool", "RISCVTargetLowering", "::", "allowsMisalignedMemoryAccesses", "(", "EVT", "VT", ",", "unsigned", "AddrSpace", ",", "Align", "Alignment", ",", "MachineMemOperand", "::", "Flags", "Flags", ",", "bool", "*", "Fast", ")", "const", "{", "if", "(", "...	[ "Returns", "true", "if", "the", "target", "allows", "unaligned", "memory", "accesses", "of", "the", "specified", "type", "." ]	[ "RISCV", "RISCV" ]	RISCVISelLowering33	allowsMisalignedMemoryAccesses	RISCV	CPU	LLVM	24,708	89	1	[]
[ "<s>", "bool", "SSACCmpConv", "::", "isDeadDef", "(", "unsigned", "DstReg", ")", "{", "if", "(", "DstReg", "==", "AArch64", "::", "WZR", "\|\|", "DstReg", "==", "AArch64", "::", "XZR", ")", "return", "true", ";", "if", "(", "!", "TargetRegisterInfo", "::",...	[ "Return", "true", "if", "this", "instruction", "has", "a", "dead", "def", "." ]	[ "AArch64", "AArch64::WZR", "AArch64::XZR" ]	AArch64ConditionalCompares (2)	isDeadDef	AArch64	CPU	LLVM	24,709	48	1	[]
[ "<s>", "bool", "ARMTargetLowering", "::", "isExtractSubvectorCheap", "(", "EVT", "ResVT", ",", "EVT", "SrcVT", ",", "unsigned", "Index", ")", "const", "{", "if", "(", "!", "isOperationLegalOrCustom", "(", "ISD", "::", "EXTRACT_SUBVECTOR", ",", "ResVT", ")", ")...	[ "Return", "true", "if", "EXTRACT_SUBVECTOR", "is", "cheap", "for", "this", "result", "type", "with", "this", "index", "." ]	[ "ARM", "ARM", "ISD::EXTRACT_SUBVECTOR", "0" ]	ARMISelLowering (2)5	isExtractSubvectorCheap	ARM	CPU	LLVM	24,710	47	1	[]
[ "<s>", "int", "M68kFrameLowering", "::", "mergeSPUpdates", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "bool", "MergeWithPrevious", ")", "const", "{", "if", "(", "(", "MergeWithPrevious", "&&", "MBBI", "=="...	[ "Check", "the", "instruction", "before/after", "the", "passed", "instruction", "." ]	[ "M68k", "M68k", "0", "0", "M68k::ADD32ri", "0", "1", "2", "M68k::SUB32ri", "0", "1", "2" ]	M68kFrameLowering	mergeSPUpdates	M68k	MPU	LLVM	24,711	265	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"X86 LEA Optimize\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "X86", "\"X86 LEA Optimize\"" ]	X86OptimizeLEAs	getPassName	X86	CPU	LLVM	24,712	11	1	[]
[ "<s>", "static", "tree", "fold_build_vec_cmp", "(", "tree_code", "code", ",", "tree", "type", ",", "tree", "arg0", ",", "tree", "arg1", ")", "{", "tree", "cmp_type", "=", "build_same_sized_truth_vector_type", "(", "type", ")", ";", "tree", "zero_vec", "=", "...	[ "Helper", "function", "to", "handle", "the", "gimple", "folding", "of", "a", "vector", "compare", "operation", ".", "This", "sets", "up", "true/false", "vectors", ",", "and", "uses", "the", "VEC_COND_EXPR", "operation", ".", "CODE", "indicates", "which", "comp...	[ "rs6000" ]	rs60007	fold_build_vec_cmp	rs6000	CPU	GCC	24,713	70	1	[]
[ "<s>", "void", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "MCInst", "&", "Res", ")", "const", "override", "{", "assert", "(", "!", "\"Not implemented\"", ")", ";", "}", "</s>" ]	[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]	[ "AMDGPU", "\"Not implemented\"" ]	AMDGPUAsmBackend32	relaxInstruction	AMDGPU	GPU	LLVM	24,714	27	1	[]
[ "<s>", "X86Subtarget", "::", "X86Subtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "unsigned", "StackAlignOverride", ",", "bool", "is64Bit", "...	[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]	[ "X86", "X86", "X86", "X86", "X86", "X86", "X86", "4", "128", "\"generic\"", "\"+64bit,+sse2,\"", "\"+64bit,+sse2\"", "X86", "X86::Feature64Bit", "X86::FeatureCMOV", "X86", "X86", "X86::FeatureSSE1", "X86::FeatureSSE2", "X86::Mode64Bit", "\"Subtarget features: SSELevel \"", ...	X86Subtarget66	X86Subtarget	X86	CPU	LLVM	24,715	404	1	[]
[ "<s>", "static", "void", "m32r_output_function_prologue", "(", "FILE", "*", "file", ")", "{", "enum", "m32r_function_type", "fn_type", "=", "m32r_compute_function_type", "(", "current_function_decl", ")", ";", "if", "(", "M32R_INTERRUPT_P", "(", "fn_type", ")", ")",...	[ "Set", "up", "the", "stack", "and", "frame", "pointer", "(", "if", "desired", ")", "for", "the", "function", ".", "Note", ",", "if", "this", "is", "changed", ",", "you", "need", "to", "mirror", "the", "changes", "in", "m32r_compute_frame_size", "which", ...	[ "m32r", "\"\\t%s interrupt handler\\n\"", "\"\\t%s PROLOGUE, vars= %d, regs= %d, args= %d, extra= %d\\n\"", "4" ]	m32r	m32r_output_function_prologue	m32r	MPU	GCC	24,716	76	1	[]
[ "<s>", "void", "BPFAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "MCInst", "TmpInst", ";", "if", "(", "!", "BTF", "\|\|", "!", "BTF", "->", "InstLower", "(", "MI", ",", "TmpInst", ")", ")", "{", "BPFMCInstLower", ...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "BPF", "BPF", "BPF" ]	BPFAsmPrinter12	EmitInstruction	BPF	Virtual ISA	LLVM	24,717	58	1	[]
[ "<s>", "bool", "mips_symbolic_constant_p", "(", "rtx", "x", ",", "enum", "mips_symbol_context", "context", ",", "enum", "mips_symbol_type", "*", "symbol_type", ")", "{", "rtx", "offset", ";", "split_const", "(", "x", ",", "&", "x", ",", "&", "offset", ")", ...	[ "Return", "true", "if", "X", "is", "a", "symbolic", "constant", "that", "can", "be", "calculated", "in", "the", "same", "way", "as", "a", "bare", "symbol", ".", "If", "it", "is", ",", "store", "the", "type", "of", "the", "symbol", "in", "*", "SYMBOL_...	[ "mips" ]	mips	mips_symbolic_constant_p	mips	CPU	GCC	24,718	241	1	[]
[ "<s>", "bool", "SIInstrInfo", "::", "isReallyTriviallyReMaterializable", "(", "const", "MachineInstr", "&", "MI", ",", "AAResults", "*", "AA", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "AMDGPU", "::", "V_MOV_B32_e3...	[ "For", "instructions", "with", "opcodes", "for", "which", "the", "M_REMATERIALIZABLE", "flag", "is", "set", ",", "this", "hook", "lets", "the", "target", "specify", "whether", "the", "instruction", "is", "actually", "trivially", "rematerializable", ",", "taking", ...	[ "AMDGPU", "SI", "AMDGPU::V_MOV_B32_e32", "AMDGPU::V_MOV_B32_e64", "AMDGPU::V_MOV_B64_PSEUDO", "AMDGPU::V_ACCVGPR_READ_B32", "AMDGPU::V_ACCVGPR_WRITE_B32" ]	SIInstrInfo141	isReallyTriviallyReMaterializable	AMDGPU	GPU	LLVM	24,719	74	1	[]
[ "<s>", "bool", "MSP430FrameLowering", "::", "hasReservedCallFrame", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "!", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "(", ")", ";", "}", "</s>" ]	[ "hasReservedCallFrame", "-", "Under", "normal", "circumstances", ",", "when", "a", "frame", "pointer", "is", "not", "required", ",", "we", "reserve", "argument", "space", "for", "call", "sites", "in", "the", "function", "immediately", "on", "entry", "to", "the...	[ "MSP430", "MSP430" ]	MSP430FrameLowering1	hasReservedCallFrame	MSP430	MPU	LLVM	24,720	25	1	[]
[ "<s>", "bool", "SystemZFrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegisterIn...	[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...	[ "SystemZ", "SystemZ", "SystemZ", "SystemZ", "0", "SystemZ::FP64BitRegClass", "SystemZ::FP64BitRegClass", "SystemZ::VR128BitRegClass", "SystemZ::VR128BitRegClass", "SystemZ::GPRRegs", "\"Should be loading %r15 and something else\"", "SystemZ::LMG", "SystemZ::R11D", "SystemZ::R15D", "0", ...	SystemZFrameLowering27	restoreCalleeSavedRegisters	SystemZ	CPU	LLVM	24,721	398	1	[]
[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "", ">", "SITargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "TargetRegisterInfo", "", "TRI", ",", "const", "std", "::", "string", "&", "Constraint", ",", "MV...	[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]	[ "R600", "SI", "\"r\"", "\"Unhandled type for 'r' inline asm constraint\"", "MVT::i64", "0U", "MVT::i32", "0U", "1", "1", "1", "2" ]	SIISelLowering111	getRegForInlineAsmConstraint	R600	GPU	LLVM	24,722	209	1	[]
[ "<s>", "static", "void", "ia64_init_sched_context", "(", "void", "*", "_sc", ",", "bool", "clean_p", ")", "{", "ia64_sched_context_t", "sc", "=", "(", "ia64_sched_context_t", ")", "_sc", ";", "sc", "->", "prev_cycle_state", "=", "xmalloc", "(", "dfa_state_size",...	[ "Initializes", "the", "_SC", "context", "with", "clean", "data", ",", "if", "CLEAN_P", ",", "and", "from", "the", "global", "context", "otherwise", "." ]	[ "ia64", "0", "0", "1", "0", "0", "0" ]	ia64	ia64_init_sched_context	ia64	CPU	GCC	24,723	189	1	[]
[ "<s>", "static", "const", "char", "*", "comparison_string", "(", "enum", "rtx_code", "code", ",", "rtx", "op0", ")", "{", "bool", "is_nz_p", "=", "GET_MODE", "(", "op0", ")", "==", "CC_NZmode", ";", "switch", "(", "code", ")", "{", "default", ":", "out...	[ "Return", "the", "comparison", "operator", "to", "use", "for", "CODE", "given", "that", "the", "ICC", "register", "is", "OP0", "." ]	[ "frv", "\"bad condition code\"", "\"eq\"", "\"ne\"", "\"n\"", "\"lt\"", "\"le\"", "\"gt\"", "\"p\"", "\"ge\"", "\"no\"", "\"c\"", "\"eq\"", "\"ls\"", "\"ne\"", "\"hi\"", "\"ra\"", "\"nc\"" ]	frv2	comparison_string	frv	VLIW	GCC	24,724	122	1	[]
[ "<s>", "static", "void", "init_float128_ibm", "(", "machine_mode", "mode", ")", "{", "if", "(", "!", "TARGET_XL_COMPAT", ")", "{", "set_optab_libfunc", "(", "add_optab", ",", "mode", ",", "\"__gcc_qadd\"", ")", ";", "set_optab_libfunc", "(", "sub_optab", ",", ...	[ "Set", "up", "AIX/Darwin/64-bit", "Linux", "quad", "floating", "point", "routines", "." ]	[ "rs6000", "\"__gcc_qadd\"", "\"__gcc_qsub\"", "\"__gcc_qmul\"", "\"__gcc_qdiv\"", "\"__gcc_qneg\"", "\"__gcc_qeq\"", "\"__gcc_qne\"", "\"__gcc_qgt\"", "\"__gcc_qge\"", "\"__gcc_qlt\"", "\"__gcc_qle\"", "\"__gcc_stoq\"", "\"__gcc_dtoq\"", "\"__gcc_qtos\"", "\"__gcc_qtod\"", "\"__gcc_q...	rs60005	init_float128_ibm	rs6000	CPU	GCC	24,725	399	1	[]
[ "<s>", "static", "int", "pa_adjust_priority", "(", "rtx_insn", "*", "insn", ",", "int", "priority", ")", "{", "rtx", "set", "=", "single_set", "(", "insn", ")", ";", "rtx", "src", ",", "dest", ";", "if", "(", "set", ")", "{", "src", "=", "SET_SRC", ...	[ "Adjust", "scheduling", "priorities", ".", "We", "use", "this", "to", "try", "and", "keep", "addil", "and", "the", "next", "use", "of", "%", "r1", "close", "together", "." ]	[ "pa", "1", "1", "3", "0", "0", "1", "0", "1", "1", "0", "0", "1", "0", "1", "3" ]	pa4	pa_adjust_priority	pa	CPU	GCC	24,726	209	1	[]
[ "<s>", "static", "addr_space_t", "avr_nonconst_pointer_addrspace", "(", "tree", "typ", ")", "{", "while", "(", "ARRAY_TYPE", "==", "TREE_CODE", "(", "typ", ")", ")", "typ", "=", "TREE_TYPE", "(", "typ", ")", ";", "if", "(", "POINTER_TYPE_P", "(", "typ", ")...	[ "Scan", "type", "TYP", "for", "pointer", "references", "to", "address", "space", "ASn", ".", "Return", "ADDR_SPACE_GENERIC", "(", "i.e", ".", "0", ")", "if", "all", "pointers", "targeting", "the", "AS", "are", "also", "declared", "to", "be", "CONST", ".", ...	[ "avr" ]	avr	avr_nonconst_pointer_addrspace	avr	MPU	GCC	24,727	119	1	[]
[ "<s>", "void", "clear", "(", ")", "{", "BBInfo", ".", "clear", "(", ")", ";", "}", "</s>" ]	[ "Clear", "all", "timers", "in", "this", "group", "." ]	[ "ARM" ]	ARMBasicBlockInfo10	clear	ARM	CPU	LLVM	24,728	12	1	[]
[ "<s>", "WebAssemblyTargetMachine", "::", "WebAssemblyTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Rel...	[ "Create", "an", "WebAssembly", "architecture", "model", "." ]	[ "WebAssembly", "WebAssembly", "WebAssembly", "\"e-m:e-p:64:64-i64:64-n32:64-S128\"", "\"e-m:e-p:32:32-i64:64-n32:64-S128\"", "WebAssembly", "WebAssembly" ]	WebAssemblyTargetMachine30	WebAssemblyTargetMachine	WebAssembly	Virtual ISA	LLVM	24,729	157	1	[]
[ "<s>", "static", "void", "cr16_function_arg_advance", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_...	[ "Implements", "the", "macro", "FUNCTION_ARG_ADVANCE", "defined", "in", "cr16.h", "." ]	[ "cr16", "0", "1", "1", "0" ]	cr162	cr16_function_arg_advance	cr16	MPU	GCC	24,730	174	1	[]
[ "<s>", "void", "nios2_set_return_address", "(", "rtx", "address", ",", "rtx", "scratch", ")", "{", "nios2_compute_frame_layout", "(", ")", ";", "if", "(", "cfun", "->", "machine", "->", "save_mask", "&", "(", "1", "<<", "RA_REGNO", ")", ")", "{", "unsigned...	[ "Emit", "code", "to", "change", "the", "current", "function", "'s", "return", "address", "to", "ADDRESS", ".", "SCRATCH", "is", "available", "as", "a", "scratch", "register", ",", "if", "needed", ".", "ADDRESS", "and", "SCRATCH", "are", "both", "word-mode", ...	[ "nios2", "1", "4", "0" ]	nios2	nios2_set_return_address	nios2	MPU	GCC	24,731	148	1	[]
[ "<s>", "void", "tilepro_expand_smulsi3_highpart", "(", "rtx", "op0", ",", "rtx", "op1", ",", "rtx", "op2", ")", "{", "tilepro_expand_high_multiply", "(", "op0", ",", "op1", ",", "op2", ",", "true", ")", ";", "}", "</s>" ]	[ "Implement", "smulsi3_highpart", "." ]	[ "tilepro" ]	tilepro	tilepro_expand_smulsi3_highpart	tilepro	VLIW	GCC	24,732	25	1	[]
[ "<s>", "bool", "X86DAGToDAGISel", "::", "IsProfitableToFold", "(", "SDValue", "N", ",", "SDNode", "", "U", ",", "SDNode", "", "Root", ")", "const", "{", "if", "(", "OptLevel", "==", "CodeGenOpt", "::", "None", ")", "return", "false", ";", "if", "(", ...	[ "IsProfitableToFold", "-", "Returns", "true", "if", "it", "'s", "profitable", "to", "fold", "the", "specific", "operand", "node", "N", "of", "U", "during", "instruction", "selection", "that", "starts", "at", "Root", "." ]	[ "X86", "X86", "ISD::LOAD", "X86ISD::ADD", "X86ISD::SUB", "X86ISD::AND", "X86ISD::XOR", "X86ISD::OR", "ISD::ADD", "ISD::ADDC", "ISD::ADDE", "ISD::AND", "ISD::OR", "ISD::XOR", "1", "8", "X86ISD::Wrapper", "0", "ISD::TargetGlobalTLSAddress" ]	X86ISelDAGToDAG (2)	IsProfitableToFold	X86	CPU	LLVM	24,733	218	1	[]
[ "<s>", "Register", "AMDGPULegalizerInfo", "::", "handleD16VData", "(", "MachineIRBuilder", "&", "B", ",", "MachineRegisterInfo", "&", "MRI", ",", "Register", "Reg", ")", "const", "{", "if", "(", "!", "ST", ".", "hasUnpackedD16VMem", "(", ")", ")", "return", ...	[ "Handle", "register", "layout", "difference", "for", "f16", "images", "for", "some", "subtargets", "." ]	[ "AMDGPU", "AMDGPU", "16", "32", "4", "0", "1", "0", "0" ]	AMDGPULegalizerInfo11	handleD16VData	AMDGPU	GPU	LLVM	24,734	179	1	[]
[ "<s>", "bool", "X86InstrInfo", "::", "isAssociativeAndCommutative", "(", "const", "MachineInstr", "&", "Inst", ")", "const", "{", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "X86", "::", "AND8rr", ":", "case", "X86", "::", "AND16rr...	[ "Return", "true", "when", "\\P", "Inst", "is", "both", "associative", "and", "commutative", "." ]	[ "X86", "X86", "X86::AND8rr", "X86::AND16rr", "X86::AND32rr", "X86::AND64rr", "X86::OR8rr", "X86::OR16rr", "X86::OR32rr", "X86::OR64rr", "X86::XOR8rr", "X86::XOR16rr", "X86::XOR32rr", "X86::XOR64rr", "X86::IMUL16rr", "X86::IMUL32rr", "X86::IMUL64rr", "X86::PANDrr", "X86::PORrr", ...	X86InstrInfo (2)1	isAssociativeAndCommutative	X86	CPU	LLVM	24,735	370	1	[]
[ "<s>", "bool", "SIInstrInfo", "::", "isOperandLegal", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpIdx", ",", "const", "MachineOperand", "", "MO", ")", "const", "{", "const", "MachineFunction", "&", "MF", "=", "", "MI", ".", "getParent", ...	[ "Check", "if", "MO", "is", "a", "legal", "operand", "if", "it", "was", "the", "OpIdx", "Operand", "for", "MI", "." ]	[ "AMDGPU", "SI", "1", "1", "0", "0", "0", "AMDGPU::OPERAND_KIMM32", "0", "AMDGPU::isSISrcOperand", "0" ]	SIInstrInfo111	isOperandLegal	AMDGPU	GPU	LLVM	24,736	476	1	[]
[ "<s>", "int", "barrier_align", "(", "rtx", "barrier_or_label", ")", "{", "rtx", "next", "=", "next_real_insn", "(", "barrier_or_label", ")", ",", "pat", ",", "prev", ";", "int", "slot", ",", "credit", ",", "jump_to_next", "=", "0", ";", "if", "(", "!", ...	[ "BARRIER_OR_LABEL", "is", "either", "a", "BARRIER", "or", "a", "CODE_LABEL", "immediately", "following", "a", "barrier", ".", "Return", "the", "base", "2", "logarithm", "of", "the", "desired", "alignment", "." ]	[ "sh", "0", "0", "2", "1", "0", "1", "1", "2", "1", "0", "2", "1", "2", "2", "0", "0", "0", "1", "1", "0", "0", "0", "2", "0", "0" ]	sh3	barrier_align	sh	CPU	GCC	24,737	472	1	[]
[ "<s>", "bool", "AArch64AsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpNum", ",", "unsigned", "AsmVariant", ",", "const", "char", "", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "const", "TargetRegis...	[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]	[ "AArch64", "AArch64", "0", "\"Unexpected operand for inline assembly\"", "AArch64", "0.0", "\"Only FP 0.0 expected\"", "\"#0.0\"", "\"\"", "0", "AArch64::GPR32RegClass", "AArch64::GPR64RegClass", "\"FIXME: Unimplemented register pairs\"", "0", "\"\"", "\"lo12\"", "\"hi12\"" ]	AArch64AsmPrinter11	PrintAsmOperand	AArch64	CPU	LLVM	24,738	412	1	[]
[ "<s>", "static", "ArrayRef", "<", "MCPhysReg", ">", "getAllSGPR128", "(", "const", "SISubtarget", "&", "ST", ",", "const", "MachineFunction", "&", "MF", ")", "{", "return", "makeArrayRef", "(", "AMDGPU", "::", "SGPR_128RegClass", ".", "begin", "(", ")", ",",...	[ "Return", "all", "SGPR128", "which", "satisfy", "the", "waves", "per", "execution", "unit", "requirement", "of", "the", "subtarget", "." ]	[ "AMDGPU", "SI", "AMDGPU::SGPR_128RegClass", "4" ]	SIFrameLowering11	getAllSGPR128	AMDGPU	GPU	LLVM	24,739	40	1	[]
[ "<s>", "rtx", "aarch64_expand_builtin", "(", "tree", "exp", ",", "rtx", "target", ",", "rtx", "subtarget", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "int", "ignore", "ATTRIBUTE_UNUSED", ")", "{", "tree", "fndecl", "=", "TREE_OPERAND...	[ "Implement", "TARGET_EXPAND_BUILTIN", "." ]	[ "aarch64", "0", "0" ]	aarch64-builtins2	aarch64_expand_builtin	aarch64	CPU	GCC	24,740	216	1	[]
[ "<s>", "inline", "mode_suffix_index", "find_mode_suffix", "(", "vector_type_index", "base_vector_type", ",", "vector_type_index", "displacement_vector_type", ",", "units_index", "displacement_units", ")", "{", "for", "(", "unsigned", "int", "mode_i", "=", "0", ";", "mod...	[ "Try", "to", "find", "a", "mode", "with", "the", "given", "mode_suffix_info", "fields", ".", "Return", "the", "mode", "on", "success", "or", "MODE_none", "on", "failure", "." ]	[ "aarch64", "0" ]	aarch64-sve-builtins	find_mode_suffix	aarch64	CPU	GCC	24,741	74	1	[]
[ "<s>", "void", "s390_output_pool_entry", "(", "rtx", "exp", ",", "machine_mode", "mode", ",", "unsigned", "int", "align", ")", "{", "REAL_VALUE_TYPE", "r", ";", "switch", "(", "GET_MODE_CLASS", "(", "mode", ")", ")", "{", "case", "MODE_FLOAT", ":", "case", ...	[ "Output", "the", "constant", "pool", "entry", "EXP", "in", "mode", "MODE", "with", "alignment", "ALIGN", "." ]	[ "s390", "1" ]	s3904	s390_output_pool_entry	s390	MPU	GCC	24,742	91	1	[]
[ "<s>", "bool", "RISCVELFTargetObjectFile", "::", "isGlobalInSmallSection", "(", "const", "GlobalObject", "", "GO", ",", "const", "TargetMachine", "&", "TM", ")", "const", "{", "const", "GlobalVariable", "", "GVA", "=", "dyn_cast", "<", "GlobalVariable", ">", "...	[ "Return", "true", "if", "this", "global", "address", "should", "be", "placed", "into", "small", "data/bss", "section", "." ]	[ "RI5CY", "RISCV", "\".sdata\"", "\".sbss\"" ]	RISCVTargetObjectFile	isGlobalInSmallSection	RI5CY	CPU	LLVM	24,743	142	1	[]
[ "<s>", "X86TargetMachine", "::", "X86TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::", "...	[ "Create", "an", "X86", "target", "." ]	[ "X86", "X86", "X86", "X86" ]	X86TargetMachine123	X86TargetMachine	X86	CPU	LLVM	24,744	164	1	[]
[ "<s>", "void", "Cpu0TargetLowering", "::", "getOpndList", "(", "SmallVectorImpl", "<", "SDValue", ">", "&", "Ops", ",", "std", "::", "deque", "<", "std", "::", "pair", "<", "unsigned", ",", "SDValue", ">>", "&", "RegsToPass", ",", "bool", "IsPICCall", ",",...	[ "This", "function", "fills", "Ops", ",", "which", "is", "the", "list", "of", "operands", "that", "will", "later", "be", "used", "when", "a", "function", "call", "node", "is", "created", "." ]	[ "Cpu0", "Cpu0", "Cpu0::T9", "Cpu0::GP", "MVT::i32", "0", "1", "0", "\"Missing call preserved mask for calling convention\"" ]	Cpu0ISelLowering4	getOpndList	Cpu0	CPU	LLVM	24,745	321	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "AARCH64_TYPE_PROMO_NAME", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "AArch64" ]	AArch64AddressTypePromotion2	getPassName	AArch64	CPU	LLVM	24,746	11	1	[]
[ "<s>", "void", "SPIRVAsmPrinter", "::", "emitBasicBlockStart", "(", "const", "MachineBasicBlock", "&", "MBB", ")", "{", "if", "(", "MBB", ".", "getNumber", "(", ")", "==", "MF", "->", "front", "(", ")", ".", "getNumber", "(", ")", ")", "{", "for", "(",...	[ "Targets", "can", "override", "this", "to", "emit", "stuff", "at", "the", "start", "of", "a", "basic", "block", "." ]	[ "SPIRV", "SPIRV", "SPIRV::OpFunction", "\"OpFunction is expected in the front MBB of MF\"" ]	SPIRVAsmPrinter	emitBasicBlockStart	SPIRV	Virtual ISA	LLVM	24,747	65	1	[]
[ "<s>", "const", "ARCRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "ARC", "ARC" ]	ARCSubtarget	getRegisterInfo	ARC	MPU	LLVM	24,748	18	1	[]
[ "<s>", "const", "char", "*", "output_sibcall", "(", "rtx", "x", ")", "{", "if", "(", "symbolic_operand", "(", "x", ",", "VOIDmode", ")", ")", "return", "m68k_symbolic_jump", ";", "else", "return", "\"jmp %a0\"", ";", "}", "</s>" ]	[ "Output", "a", "sibling", "call", "." ]	[ "m68k", "\"jmp %a0\"" ]	m68k	output_sibcall	m68k	MPU	GCC	24,749	26	1	[]
[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "getWavesPerEU", "(", ")", "const", "{", "return", "WavesPerEU", ";", "}", "</s>" ]	[ "Overload", "which", "uses", "the", "specified", "values", "for", "the", "flat", "work", "group", "sizes", ",", "rather", "than", "querying", "the", "function", "itself", "." ]	[ "AMDGPU" ]	SIMachineFunctionInfo (2)1	getWavesPerEU	AMDGPU	GPU	LLVM	24,750	17	1	[]
[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"******** ISelDAGToDAG ******\\n\"", "\"******** Function: \"", "<<", "MF", ".", "getName", "(", ")", "<<", "'\\n'", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "WebAssembly", "\"******** ISelDAGToDAG ******\\n\"", "\"******** Function: \"", "WebAssembly", "\"64-bit WebAssembly (wasm64) is not currently supported\"" ]	WebAssemblyISelDAGToDAG22	runOnMachineFunction	WebAssembly	Virtual ISA	LLVM	24,751	61	1	[]
[ "<s>", "void", "print", "(", "raw_ostream", "&", "OS", ")", "const", "{", "}", "</s>" ]	[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]	[ "OR1K" ]	OR1KAsmParser	print	OR1K	CPU	LLVM	24,752	10	1	[]
[ "<s>", "void", "final_prescan_insn", "(", "rtx_insn", "*", "insn", ",", "rtx", "opvec", "[", "]", "ATTRIBUTE_UNUSED", ",", "int", "noperands", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "dslots_number_nops", ">", "0", ")", "{", "rtx", "pattern", "=", "PATTERN"...	[ "If", "defined", ",", "a", "C", "statement", "to", "be", "executed", "just", "prior", "to", "the", "output", "of", "assembler", "code", "for", "INSN", ",", "to", "modify", "the", "extracted", "operands", "so", "they", "will", "be", "output", "differently",...	[ "iq2000", "0", "0", "0", "0", "0", "0", "\"\\tnop\\n\"", "0", "\"\\tnop\\n\"", "0", "0", "0", "0", "1" ]	iq20005	final_prescan_insn	iq2000	CPU	GCC	24,753	258	1	[]
[ "<s>", "void", "AArch64InstrInfo", "::", "suppressLdStPair", "(", "MachineInstr", "*", "MI", ")", "const", "{", "if", "(", "MI", "->", "memoperands_empty", "(", ")", ")", "return", ";", "assert", "(", "MOSuppressPair", "<", "(", "1", "<<", "MachineMemOperand...	[ "Hint", "that", "pairing", "the", "given", "load", "or", "store", "is", "unprofitable", "." ]	[ "AArch64", "AArch64", "1", "\"Too many target MO flags\"" ]	AArch64InstrInfo1	suppressLdStPair	AArch64	CPU	LLVM	24,754	55	1	[]
[ "<s>", "void", "AlphaTargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "{", "DebugLoc", "dl", "=", "N", "->", "getDebugLoc", "(", ")", ";...	[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]	[ "Alpha", "Alpha", "0", "MVT::i32", "ISD::VAARG", "\"Unknown node to custom promote!\"", "0", "0", "1" ]	AlphaISelLowering4	ReplaceNodeResults	Alpha	MPU	LLVM	24,755	121	1	[]
[ "<s>", "bool", "m32c_legitimate_address_p", "(", "machine_mode", "mode", ",", "rtx", "x", ",", "bool", "strict", ")", "{", "int", "mode_adjust", ";", "if", "(", "CONSTANT_P", "(", "x", ")", ")", "return", "1", ";", "if", "(", "TARGET_A16", "&&", "GET_MOD...	[ "Used", "by", "GO_IF_LEGITIMATE_ADDRESS", ".", "The", "r8c/m32c", "family", "supports", "a", "wide", "range", "of", "non-orthogonal", "addressing", "modes", ",", "including", "the", "ability", "to", "double-indirect", "on", "", "some", "", "of", "them", ".", ...	[ "m32c", "1", "0", "0", "1", "0", "0", "0", "\"double indirect\\n\"", "0", "\"r\"", "0", "0", "1", "0", "1", "0", "0", "\"+ri\"", "1", "2", "65536", "65535", "0", "65535", "16777216", "16777215", "128", "127", "65536", "65535", "128", "127", "1", "1...	m32c	m32c_legitimate_address_p	m32c	MPU	GCC	24,756	495	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"relooper\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "WebAssembly", "\"relooper\"" ]	Relooper3	getPassName	WebAssembly	Virtual ISA	LLVM	24,757	13	1	[]
[ "<s>", "unsigned", "RISCVTargetLowering", "::", "ComputeNumSignBitsForTargetNode", "(", "SDValue", "Op", ",", "const", "APInt", "&", "DemandedElts", ",", "const", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", ")", "const", "{", "switch", "(", "Op", ".", ...	[ "Determine", "the", "number", "of", "bits", "in", "the", "operation", "that", "are", "sign", "bits", "." ]	[ "RISCV", "RISCV", "RISCVISD::SLLW", "RISCVISD::SRAW", "RISCVISD::SRLW", "RISCVISD::DIVW", "RISCVISD::DIVUW", "RISCVISD::REMUW", "RISCVISD::ROLW", "RISCVISD::RORW", "RISCVISD::GREVIW", "RISCVISD::GORCIW", "RISCVISD::FSLW", "RISCVISD::FSRW", "33", "1" ]	RISCVISelLowering38	ComputeNumSignBitsForTargetNode	RISCV	CPU	LLVM	24,758	104	1	[]
[ "<s>", "SDValue", "R600TargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "const", "S...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "AMDGPU", "R600", "ISD::InputArg", "16", "ISD::InputArg", "8", "AMDGPU::isShader", "0", "ISD::InputArg", "AMDGPU::isShader", "R600::R600_Reg128RegClass", "SI", "ISD::LoadExtType", "ISD::NON_EXTLOAD", "ISD::SEXTLOAD", "ISD::UNINDEXED", "MVT::i32", "MVT::i32", "4" ]	R600ISelLowering50	LowerFormalArguments	AMDGPU	GPU	LLVM	24,759	438	1	[]
[ "<s>", "const", "char", "*", "msp430_mcu_name", "(", "void", ")", "{", "if", "(", "target_mcu", ")", "{", "unsigned", "int", "i", ";", "unsigned", "int", "start_upper", ";", "unsigned", "int", "end_upper", ";", "static", "char", "mcu_name", "[", "64", "]...	[ "Generate", "a", "C", "preprocessor", "symbol", "based", "upon", "the", "MCU", "selected", "by", "the", "user", ".", "If", "a", "specific", "MCU", "has", "not", "been", "selected", "then", "return", "a", "generic", "symbol", "instead", "." ]	[ "msp430", "64", "\"msp430i\"", "7", "0", "1", "\"__MSP430i%s__\"", "7", "9", "1", "\"__%s__\"", "2", "2", "\"__MSP430XGENERIC__\"", "\"__MSP430GENERIC__\"" ]	msp4306	msp430_mcu_name	msp430	MPU	GCC	24,760	139	1	[]
[ "<s>", "bool", "Z80oldRegisterInfo", "::", "shouldCoalesce", "(", "MachineInstr", "", "MI", ",", "const", "TargetRegisterClass", "", "SrcRC", ",", "unsigned", "SrcSubReg", ",", "const", "TargetRegisterClass", "*", "DstRC", ",", "unsigned", "DstSubReg", ",", "con...	[ "Subtarget", "Hooks", "." ]	[ "Z80old", "Z80old", "\"]:\"", "\"\"", "\" -> \"", "\"]:\"", "\"\"", "\"]\\n\"" ]	Z80oldRegisterInfo	shouldCoalesce	Z80old	MPU	LLVM	24,761	178	1	[]
[ "<s>", "static", "tree", "nvptx_handle_kernel_attribute", "(", "tree", "", "node", ",", "tree", "name", ",", "tree", "ARG_UNUSED", "(", "args", ")", ",", "int", "ARG_UNUSED", "(", "flags", ")", ",", "bool", "", "no_add_attrs", ")", "{", "tree", "decl", ...	[ "Handle", "a", "``", "kernel", "''", "attribute", ";", "arguments", "as", "in", "struct", "attribute_spec.handler", "." ]	[ "nvptx", "\"%qE attribute only applies to functions\"", "\"%qE attribute requires a void return type\"" ]	nvptx2	nvptx_handle_kernel_attribute	nvptx	GPU	GCC	24,762	88	1	[]
[ "<s>", "void", "m32c_emit_epilogue", "(", "void", ")", "{", "if", "(", "m32c_pushm_popm", "(", "PP_justcount", ")", ">", "0", "\|\|", "cfun", "->", "machine", "->", "is_interrupt", ")", "emit_insn", "(", "gen_epilogue_start", "(", ")", ")", ";", "m32c_pushm_po...	[ "Likewise", ",", "for", "the", "epilogue", ".", "The", "only", "exception", "is", "that", ",", "for", "interrupts", ",", "we", "must", "manually", "unwind", "the", "frame", "as", "the", "REIT", "opcode", "does", "n't", "do", "that", "." ]	[ "m32c", "0", "4", "6", "2", "4" ]	m32c2	m32c_emit_epilogue	m32c	MPU	GCC	24,763	185	1	[]
[ "<s>", "bool", "nios2_emit_move_sequence", "(", "rtx", "*", "operands", ",", "machine_mode", "mode", ")", "{", "rtx", "to", "=", "operands", "[", "0", "]", ";", "rtx", "from", "=", "operands", "[", "1", "]", ";", "if", "(", "!", "register_operand", "("...	[ "Main", "expander", "function", "for", "RTL", "moves", "." ]	[ "nios2", "0", "1", "0x8000", "0xffff", "0xffff", "1", "0", "1" ]	nios24	nios2_emit_move_sequence	nios2	MPU	GCC	24,764	289	1	[]
[ "<s>", "bool", "isImm", "(", ")", "const", "{", "return", "Kind", "==", "Immediate", ";", "}", "</s>" ]	[ "isImm", "-", "Is", "this", "an", "immediate", "operand", "?" ]	[ "Patmos" ]	PatmosAsmParser	isImm	Patmos	VLIW	LLVM	24,765	12	1	[]
[ "<s>", "SDValue", "OpenRISCTargetLowering", "::", "LowerCall", "(", "SDValue", "Chain", ",", "SDValue", "Callee", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "bool", "doesNotRet", ",", "bool", "&", "isTailCall", ",", "const", "Sma...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "calls", "into", "the", "specified", "DAG", "." ]	[ "OpenRISC", "OpenRISC", "ISD::OutputArg", "ISD::InputArg", "\"Unsupported calling convention\"" ]	OpenRISCISelLowering	LowerCall	OpenRISC	CPU	LLVM	24,766	124	1	[]
[ "<s>", "unsigned", "int", "rs6000_data_alignment", "(", "tree", "type", ",", "unsigned", "int", "align", ",", "enum", "data_align", "how", ")", "{", "if", "(", "how", "!=", "align_opt", ")", "{", "if", "(", "TREE_CODE", "(", "type", ")", "==", "VECTOR_TY...	[ "Return", "alignment", "of", "TYPE", ".", "Existing", "alignment", "is", "ALIGN", ".", "HOW", "selects", "whether", "the", "alignment", "is", "abi", "mandated", ",", "optional", ",", "or", "both", "abi", "and", "optional", "alignment", "." ]	[ "powerpcspe", "64", "64", "128", "128", "64", "64" ]	powerpcspe	rs6000_data_alignment	powerpcspe	CPU	GCC	24,767	158	1	[]
[ "<s>", "void", "X86ATTInstPrinter", "::", "printPCRelImm", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";", "if", ...	[ "value", "(", "e.g", "." ]	[ "X86", "X86", "\"unknown pcrel immediate operand\"" ]	X86ATTInstPrinter	printPCRelImm	X86	CPU	LLVM	24,768	124	1	[]
[ "<s>", "bool", "PPCCodeEmitter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "assert", "(", "(", "MF", ".", "getTarget", "(", ")", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "Default", "\|\|", "MF", ".", "getTarg...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "PowerPC", "PPC", "\"JIT relocation model must be set to static or default!\"" ]	PPCCodeEmitter	runOnMachineFunction	PowerPC	CPU	LLVM	24,769	124	1	[]
[ "<s>", "TargetPassConfig", "", "GCNTargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "GCNPassConfig", "(", "", "this", ",", "PM", ")", ";", "}", "</s>" ]	[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]	[ "AMDGPU" ]	AMDGPUTargetMachine (2)1	createPassConfig	AMDGPU	GPU	LLVM	24,770	22	1	[]
[ "<s>", "MCAssembler", "*", "getAssembler", "(", ")", "const", "{", "return", "Assembler", ";", "}", "</s>" ]	[ "Get", "the", "assembler", "object", "this", "is", "a", "layout", "for", "." ]	[ "Hexagon" ]	HexagonAsmParser (2)	getAssembler	Hexagon	DSP	LLVM	24,771	11	1	[]
[ "<s>", "bool", "ix86_avoid_lea_for_add", "(", "rtx_insn", "*", "insn", ",", "rtx", "operands", "[", "]", ")", "{", "unsigned", "int", "regno0", ",", "regno1", ",", "regno2", ";", "if", "(", "!", "TARGET_OPT_AGU", "\|\|", "optimize_function_for_size_p", "(", "c...	[ "Return", "true", "if", "we", "need", "to", "split", "op0", "=", "op1", "+", "op2", "into", "a", "sequence", "of", "move", "and", "add", "to", "avoid", "AGU", "stalls", "." ]	[ "i386", "0", "1", "2", "1" ]	i386	ix86_avoid_lea_for_add	i386	CPU	GCC	24,772	96	1	[]
[ "<s>", "virtual", "const", "MCSection", "*", "getSectionForConstant", "(", "SectionKind", "Kind", ")", "const", "{", "return", "ReadOnlySection", ";", "}", "</s>" ]	[ "Given", "a", "constant", "with", "the", "SectionKind", ",", "return", "a", "section", "that", "it", "should", "be", "placed", "in", "." ]	[ "WDC65816" ]	WDC65816TargetObjectFile	getSectionForConstant	WDC65816	MPU	LLVM	24,773	15	1	[]
[ "<s>", "void", "R600InstrInfo", "::", "reserveIndirectRegisters", "(", "BitVector", "&", "Reserved", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "AMDGPUFrameLowering", "*", "TFL", "=", "static_cast", "<", "const", "AMDGPUFrameLowering", ...	[ "Reserve", "the", "registers", "that", "may", "be", "accessed", "using", "indirect", "addressing", "." ]	[ "R600", "1", "0", "4" ]	R600InstrInfo50	reserveIndirectRegisters	R600	GPU	LLVM	24,774	146	1	[]
[ "<s>", "unsigned", "CAHPInstrInfo", "::", "insertBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "", "TBB", ",", "MachineBasicBlock", "", "FBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "const", "DebugLoc", "&", "DL", ...	[ "Insert", "branch", "code", "into", "the", "end", "of", "the", "specified", "MachineBasicBlock", "." ]	[ "CAHP", "CAHP", "0", "\"InsertBranch must not be told to insert a fallthrough\"", "3", "0", "\"CAHP branch conditions have two components!\"", "CAHP::JS", "1", "0", "1", "2", "1", "CAHP::JS", "2" ]	CAHPInstrInfo	insertBranch	CAHP	CPU	LLVM	24,775	235	1	[]
[ "<s>", "unsigned", "getReg", "(", ")", "const", "override", "{", "assert", "(", "isReg", "(", ")", ")", ";", "return", "MVTToWasmReg", "(", "Reg", ".", "Type", ")", ";", "}", "</s>" ]	[ "Returns", "the", "register", "associated", "with", "this", "edge", "." ]	[ "WebAssembly" ]	WebAssemblyAsmParser27	getReg	WebAssembly	Virtual ISA	LLVM	24,776	23	1	[]
[ "<s>", "void", "addInstruction", "(", "TagStoreInstr", "I", ")", "{", "assert", "(", "(", "TagStores", ".", "empty", "(", ")", "\|\|", "TagStores", ".", "back", "(", ")", ".", "Offset", "+", "TagStores", ".", "back", "(", ")", ".", "Size", "==", "I", ...	[ "Record", "pressure", "difference", "induced", "by", "the", "given", "operand", "list", "to", "node", "with", "index", "Idx", "." ]	[ "AArch64", "\"Non-adjacent tag store instructions.\"" ]	AArch64FrameLowering (2)1	addInstruction	AArch64	CPU	LLVM	24,777	48	1	[]
[ "<s>", "static", "void", "ix86_setup_incoming_varargs", "(", "cumulative_args_t", "cum_v", ",", "const", "function_arg_info", "&", "arg", ",", "int", "", ",", "int", "no_rtl", ")", "{", "CUMULATIVE_ARGS", "", "cum", "=", "get_cumulative_args", "(", "cum_v", ")...	[ "Worker", "function", "for", "TARGET_SETUP_INCOMING_VARARGS", "." ]	[ "i386" ]	i386	ix86_setup_incoming_varargs	i386	CPU	GCC	24,778	99	1	[]
[ "<s>", "SDValue", "SystemZTargetLowering", "::", "prepareVolatileOrAtomicLoad", "(", "SDValue", "Chain", ",", "const", "SDLoc", "&", "DL", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "return", "DAG", ".", "getNode", "(", "SystemZISD", "::", "SERIALIZE", ...	[ "This", "callback", "is", "used", "to", "prepare", "for", "a", "volatile", "or", "atomic", "load", "." ]	[ "SystemZ", "SystemZ", "SystemZISD::SERIALIZE", "MVT::Other" ]	SystemZISelLowering104	prepareVolatileOrAtomicLoad	SystemZ	CPU	LLVM	24,779	38	1	[]
[ "<s>", "void", "emitBytes", "(", "StringRef", "Data", ")", "override", "{", "emitDataMappingSymbol", "(", ")", ";", "MCELFStreamer", "::", "emitBytes", "(", "Data", ")", ";", "}", "</s>" ]	[ "Emit", "the", "bytes", "in", "Data", "into", "the", "output", "." ]	[ "ARM" ]	ARMELFStreamer22	emitBytes	ARM	CPU	LLVM	24,780	20	1	[]
[ "<s>", "static", "char", "", "arc_tolower", "(", "char", "", "lo", ",", "const", "char", "", "up", ")", "{", "char", "", "lo0", "=", "lo", ";", "for", "(", ";", "", "up", ";", "up", "++", ",", "lo", "++", ")", "", "lo", "=", "TOLOWER", ...	[ "Transform", "UP", "into", "lowercase", "and", "write", "the", "result", "to", "LO", ".", "You", "must", "provide", "enough", "space", "for", "LO", ".", "Return", "LO", "." ]	[ "arc" ]	arc	arc_tolower	arc	MPU	GCC	24,781	51	1	[]
[ "<s>", "bool", "RISCVInstrInfo", "::", "isBranchOffsetInRange", "(", "unsigned", "BranchOp", ",", "int64_t", "BrOffset", ")", "const", "{", "switch", "(", "BranchOp", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Unexpected opcode!\"", ")", ";", "case", ...	[ "Determine", "if", "the", "branch", "target", "is", "in", "range", "." ]	[ "RISCV", "RISCV", "\"Unexpected opcode!\"", "RISCV::BEQ", "RISCV::BNE", "RISCV::BLT", "RISCV::BGE", "RISCV::BLTU", "RISCV::BGEU", "RISCV::P_BEQIMM", "RISCV::P_BNEIMM", "13", "RISCV::JAL", "RISCV::PseudoBR", "21", "RISCV::LoopBranch" ]	RISCVInstrInfo51	isBranchOffsetInRange	RISCV	CPU	LLVM	24,782	101	1	[]
[ "<s>", "void", "RISCVFrameLowering", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "", "RS", ")", "const", "{", "const", "TargetRegisterInfo", "", "RegInfo", "=", "MF", ".", "getSubtarget", "(", ")", ".", ...	[ "processFunctionBeforeFrameFinalized", "-", "This", "method", "is", "called", "immediately", "before", "the", "specified", "function", "'s", "frame", "layout", "(", "MF.getFrameInfo", "(", ")", ")", "is", "finalized", "." ]	[ "RISCV", "RISCV", "RISCV::GPRRegClass", "11" ]	RISCVFrameLowering26	processFunctionBeforeFrameFinalized	RISCV	CPU	LLVM	24,783	117	1	[]
[ "<s>", "void", "ix86_expand_vector_logical_operator", "(", "enum", "rtx_code", "code", ",", "machine_mode", "mode", ",", "rtx", "operands", "[", "]", ")", "{", "rtx", "op1", "=", "NULL_RTX", ",", "op2", "=", "NULL_RTX", ";", "if", "(", "SUBREG_P", "(", "op...	[ "Expand", "vector", "logical", "operation", "CODE", "(", "AND", ",", "IOR", ",", "XOR", ")", "in", "MODE", "with", "the", "given", "OPERANDS", "." ]	[ "i386", "1", "1", "2", "2", "2", "1", "0", "0", "1", "2", "0", "1", "1", "1", "2", "2", "2", "0", "1", "2" ]	i386-expand	ix86_expand_vector_logical_operator	i386	CPU	GCC	24,784	470	1	[]
[ "<s>", "void", "SystemZMCAsmBackend", "::", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ",", "bool", "IsPCRel", ")", "const", "{", "MCFixupKind", "Kind", "=", "Fixup", ...	[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]	[ "SystemZ", "SystemZ", "7", "8", "\"Invalid fixup offset!\"", "8", "8", "0", "8" ]	SystemZMCAsmBackend	applyFixup	SystemZ	CPU	LLVM	24,785	125	1	[]
[ "<s>", "bool", "WebAssemblyMCLowerPrePass", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "auto", "*", "MMIWP", "=", "getAnalysisIfAvailable", "<", "MachineModuleInfoWrapperPass", ">", "(", ")", ";", "if", "(", "!", "MMIWP", ")", "return", "true", ...	[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]	[ "WebAssembly", "WebAssembly", "\"******** MC Lower Pre Pass ******\\n\"", "\"******** Function: \"" ]	WebAssemblyMCLowerPrePass	runOnModule	WebAssembly	Virtual ISA	LLVM	24,786	176	1	[]
[ "<s>", "bool", "GCNTargetMachine", "::", "parseMachineFunctionInfo", "(", "const", "yaml", "::", "MachineFunctionInfo", "&", "MFI_", ",", "PerFunctionMIParsingState", "&", "PFS", ",", "SMDiagnostic", "&", "Error", ",", "SMRange", "&", "SourceRange", ")", "const", ...	[ "Parse", "out", "the", "target", "'s", "MachineFunctionInfo", "from", "the", "YAML", "reprsentation", "." ]	[ "AMDGPU", "SI", "SI", "SI", "SI", "1", "\"incorrect register class for field\"", "AMDGPU::PRIVATE_RSRC_REG", "AMDGPU::SReg_128RegClass", "AMDGPU::SCRATCH_WAVE_OFFSET_REG", "AMDGPU::SGPR_32RegClass", "AMDGPU::FP_REG", "AMDGPU::SGPR_32RegClass", "AMDGPU::SP_REG", "AMDGPU::SGPR_32RegClass" ...	AMDGPUTargetMachine104	parseMachineFunctionInfo	AMDGPU	GPU	LLVM	24,787	395	1	[]
[ "<s>", "void", "aarch64_asm_output_external", "(", "FILE", "", "stream", ",", "tree", "decl", ",", "const", "char", "", "name", ")", "{", "default_elf_asm_output_external", "(", "stream", ",", "decl", ",", "name", ")", ";", "aarch64_asm_output_variant_pcs", "(...	[ "Implement", "ASM_OUTPUT_EXTERNAL", ".", "Output", ".variant_pcs", "for", "undefined", "function", "symbol", "references", "." ]	[ "aarch64" ]	aarch64	aarch64_asm_output_external	aarch64	CPU	GCC	24,788	35	1	[]
[ "<s>", "bool", "ia64_expand_vecint_minmax", "(", "enum", "rtx_code", "code", ",", "machine_mode", "mode", ",", "rtx", "operands", "[", "]", ")", "{", "rtx", "xops", "[", "6", "]", ";", "if", "(", "mode", "==", "V8QImode", "&&", "(", "code", "==", "UMIN...	[ "Emit", "an", "integral", "vector", "min", "or", "max", "operation", ".", "Return", "true", "if", "all", "done", "." ]	[ "ia64", "6", "1", "2", "0", "2", "0", "0", "4", "1", "1", "5", "2", "2", "3", "1", "2" ]	ia644	ia64_expand_vecint_minmax	ia64	CPU	GCC	24,789	251	1	[]
[ "<s>", "static", "void", "aarch64_select_early_remat_modes", "(", "sbitmap", "modes", ")", "{", "for", "(", "int", "i", "=", "0", ";", "i", "<", "NUM_MACHINE_MODES", ";", "++", "i", ")", "if", "(", "aarch64_sve_mode_p", "(", "(", "machine_mode", ")", "i", ...	[ "Implement", "TARGET_EARLY_REMAT_MODES", "." ]	[ "aarch64", "0" ]	aarch64	aarch64_select_early_remat_modes	aarch64	CPU	GCC	24,790	40	1	[]
[ "<s>", "RISCVSubtarget", "&", "RISCVSubtarget", "::", "initializeSubtargetDependencies", "(", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "StringRef", "ABIName", ")", "{", "bool", "Is64Bit", "=", "TT", ".", "isArch64Bit", ...	[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]	[ "RISCV", "RISCV", "RISCV", "\"generic-rv64\"", "\"generic-rv32\"", "MVT::i64", "64", "RISCVABI::computeTargetABI", "RISCVFeatures::validate" ]	RISCVSubtarget21	initializeSubtargetDependencies	RISCV	CPU	LLVM	24,791	114	1	[]
[ "<s>", "static", "tree", "ix86_generate_version_dispatcher_body", "(", "void", "", "node_p", ")", "{", "tree", "resolver_decl", ";", "basic_block", "empty_bb", ";", "tree", "default_ver_decl", ";", "struct", "cgraph_node", "", "versn", ";", "struct", "cgraph_node"...	[ "Generate", "the", "dispatching", "code", "body", "to", "dispatch", "multi-versioned", "function", "DECL", ".", "The", "target", "hook", "is", "called", "to", "process", "the", "``", "target", "''", "attributes", "and", "provide", "the", "code", "to", "dispatc...	[ "i386", "2", "\"virtual function multiversioning not supported\"" ]	i3868	ix86_generate_version_dispatcher_body	i386	CPU	GCC	24,792	204	1	[]
[ "<s>", "const", "M680x0InstrInfo", "*", "getInstrInfo", "(", ")", "const", "{", "return", "Subtarget", "->", "getInstrInfo", "(", ")", ";", "}", "</s>" ]	[ "TargetInstrInfo", "getter", "." ]	[ "M680x0", "M680x0" ]	M680x0ISelDAGToDAG	getInstrInfo	M680x0	MPU	LLVM	24,793	16	1	[]
[ "<s>", "void", "RISCVMCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "ver...	[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]	[ "RISCV", "RISCV", "RISCV::PseudoCALLReg", "RISCV::PseudoCALL", "RISCV::PseudoTAIL", "RISCV::PseudoJump", "RISCV::PseudoCCALLReg", "RISCV::PseudoCCALL", "RISCV::PseudoCTAIL", "RISCV::PseudoCJump", "2", "RISCV::PseudoAddTPRel", "1", "RISCV::PseudoCIncOffsetTPRel", "1", "\"Unhandled encod...	RISCVMCCodeEmitter16	encodeInstruction	RISCV	CPU	LLVM	24,794	318	1	[]
[ "<s>", "bool", "X86TargetMachine", "::", "addPreRegAlloc", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{", "PM", ".", "add", "(", "createX86MaxStackAlignmentCalculatorPass", "(", ")", ")", ";", "return", "false", ";", ...	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]	[ "X86", "X86", "X86" ]	X86TargetMachine40	addPreRegAlloc	X86	CPU	LLVM	24,795	28	1	[]
[ "<s>", "Optional", "<", "MCFixupKind", ">", "X86AsmBackend", "::", "getFixupKind", "(", "StringRef", "Name", ")", "const", "{", "if", "(", "STI", ".", "getTargetTriple", "(", ")", ".", "isOSBinFormatELF", "(", ")", ")", "{", "if", "(", "STI", ".", "getTa...	[ "getFixupKind", "-", "Get", "the", "fixup", "kind", "of", "this", "expression", "." ]	[ "X86", "X86", "\"R_X86_64_NONE\"", "\"R_386_NONE\"" ]	X86AsmBackend (2)2	getFixupKind	X86	CPU	LLVM	24,796	75	1	[]
[ "<s>", "static", "void", "emitSPUpdate", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "unsigned", "StackPtr", ",", "int64_t", "NumBytes", ",", "bool", "Is64Bit", ",", "const", "TargetInstrInfo", "&", "TII", ...	[ "Emit", "a", "series", "of", "instructions", "to", "increment", "/", "decrement", "the", "stack", "pointer", "by", "a", "constant", "value", "." ]	[ "X86", "0", "1LL", "31", "1", "3" ]	X86FrameInfo	emitSPUpdate	X86	CPU	LLVM	24,797	153	1	[]
[ "<s>", "bool", "AMDGPUAsmParser", "::", "isRegister", "(", "const", "AsmToken", "&", "Token", ",", "const", "AsmToken", "&", "NextToken", ")", "const", "{", "if", "(", "Token", ".", "is", "(", "AsmToken", "::", "LBrac", ")", ")", "return", "true", ";", ...	[ "isRegister", "-", "Returns", "true", "if", "this", "is", "a", "normal", "register", "use/def", "slot", "." ]	[ "AMDGPU", "AMDGPU", "10" ]	AMDGPUAsmParser15	isRegister	AMDGPU	GPU	LLVM	24,798	142	1	[]
[ "<s>", "void", "StoreInitializer", "::", "print", "(", "raw_ostream", "&", "O", ")", "{", "StringRef", "Str", "=", "str", "(", ")", ";", "assert", "(", "Str", ".", "size", "(", ")", "%", "InitEltSize", "==", "0", ")", ";", "if", "(", "InitEltSize", ...	[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]	[ "HSAIL", "0", "1", "0", "0", "\", \"", "0xff", "0", "0", "\", \"", "4", "4", "8", "8", "2", "2", "\"half not implemented\"", "\"Unhandled element size\"" ]	HSAILStoreInitializer	print	HSAIL	Virtual ISA	LLVM	24,799	265	1	[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"SI Fix SGPR copies\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "R600", "\"SI Fix SGPR copies\"" ]

SIFixSGPRCopies15

getPassName

R600

GPU

LLVM

24,700

12

1

[]

[ "<s>", "static", "void", "block_move_call", "(", "rtx", "dest_reg", ",", "rtx", "src_reg", ",", "rtx", "bytes_rtx", ")", "{", "if", "(", "GET_MODE", "(", "bytes_rtx", ")", "!=", "VOIDmode", "&&", "GET_MODE", "(", "bytes_rtx", ")", "!=", "Pmode", ")", "by...

[ "Use", "a", "library", "function", "to", "move", "some", "bytes", "." ]

[ "m32r", "1", "\"memcpy\"", "3" ]

m32r4

block_move_call

m32r

MPU

GCC

24,701

84

1

[]

[ "<s>", "static", "void", "arm_option_params_internal", "(", "void", ")", "{", "if", "(", "TARGET_THUMB1", ")", "{", "targetm", ".", "min_anchor_offset", "=", "0", ";", "targetm", ".", "max_anchor_offset", "=", "127", ";", "}", "else", "if", "(", "TARGET_THUM...

[ "Recompute", "the", "global", "settings", "depending", "on", "target", "attribute", "options", "." ]

[ "arm", "0", "127", "248", "4095", "4" ]

arm

arm_option_params_internal

arm

CPU

GCC

24,702

101

1

[]

[ "<s>", "bool", "isToken", "(", ")", "const", "{", "return", "Kind", "==", "Token", ";", "}", "</s>" ]

[ "isToken", "-", "Is", "this", "a", "token", "operand", "?" ]

[ "MBlaze" ]

MBlazeAsmParser1

isToken

MBlaze

MPU

LLVM

24,703

12

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"Mips Assembly Printer\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "Mips", "\"Mips Assembly Printer\"" ]

MipsAsmPrinter12

getPassName

Mips

CPU

LLVM

24,704

11

1

[]

[ "<s>", "void", "HexagonHazardRecognizer", "::", "EmitInstruction", "(", "SUnit", "*", "SU", ")", "{", "MachineInstr", "*", "MI", "=", "SU", "->", "getInstr", "(", ")", ";", "if", "(", "!", "MI", ")", "return", ";", "for", "(", "const", "MachineOperand", ...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "Hexagon", "Hexagon", "\"Expecting .new store\"", "\" Add instruction \"", "0", "1", "1", "0" ]

HexagonHazardRecognizer9

EmitInstruction

Hexagon

DSP

LLVM

24,705

384

1

[]

[ "<s>", "std", "::", "pair", "<", "uint16_t", ",", "uint16_t", ">", "ARMBaseInstrInfo", "::", "getExecutionDomain", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "ARM", "::", "VMOVD", "&&",...

[ "Return", "the", "current", "execution", "domain", "and", "bit", "mask", "of", "possible", "domains", "for", "instruction", "." ]

[ "ARM", "ARM", "ARM::VMOVD", "1", "1", "ARM::VMOVRS", "ARM::VMOVSR", "ARM::VMOVS", "1", "1", "ARMII::DomainMask", "ARMII::DomainNEON", "0", "ARMII::DomainNEONA8", "0", "ARMII::DomainVFP", "0", "0" ]

ARMBaseInstrInfo (2)

getExecutionDomain

ARM

CPU

LLVM

24,706

211

1

[]

[ "<s>", "static", "X86Operand", "*", "CreateReg", "(", "unsigned", "RegNo", ",", "SMLoc", "StartLoc", ",", "SMLoc", "EndLoc", ",", "bool", "AddressOf", "=", "false", ",", "SMLoc", "OffsetOfLoc", "=", "SMLoc", "(", ")", ",", "StringRef", "SymName", "=", "Str...

[ "CreateReg", "-", "Allocate", "a", "single", "virtual", "register", "for", "the", "given", "type", "." ]

[ "X86", "X86", "0", "X86", "X86" ]

X86AsmParser (2)2

CreateReg

X86

CPU

LLVM

24,707

90

1

[]

[ "<s>", "bool", "RISCVTargetLowering", "::", "allowsMisalignedMemoryAccesses", "(", "EVT", "VT", ",", "unsigned", "AddrSpace", ",", "Align", "Alignment", ",", "MachineMemOperand", "::", "Flags", "Flags", ",", "bool", "*", "Fast", ")", "const", "{", "if", "(", "...

[ "Returns", "true", "if", "the", "target", "allows", "unaligned", "memory", "accesses", "of", "the", "specified", "type", "." ]

[ "RISCV", "RISCV" ]

RISCVISelLowering33

allowsMisalignedMemoryAccesses

RISCV

CPU

LLVM

24,708

89

1

[]

[ "<s>", "bool", "SSACCmpConv", "::", "isDeadDef", "(", "unsigned", "DstReg", ")", "{", "if", "(", "DstReg", "==", "AArch64", "::", "WZR", "||", "DstReg", "==", "AArch64", "::", "XZR", ")", "return", "true", ";", "if", "(", "!", "TargetRegisterInfo", "::",...

[ "Return", "true", "if", "this", "instruction", "has", "a", "dead", "def", "." ]

[ "AArch64", "AArch64::WZR", "AArch64::XZR" ]

AArch64ConditionalCompares (2)

isDeadDef

AArch64

CPU

LLVM

24,709

48

1

[]

[ "<s>", "bool", "ARMTargetLowering", "::", "isExtractSubvectorCheap", "(", "EVT", "ResVT", ",", "EVT", "SrcVT", ",", "unsigned", "Index", ")", "const", "{", "if", "(", "!", "isOperationLegalOrCustom", "(", "ISD", "::", "EXTRACT_SUBVECTOR", ",", "ResVT", ")", ")...

[ "Return", "true", "if", "EXTRACT_SUBVECTOR", "is", "cheap", "for", "this", "result", "type", "with", "this", "index", "." ]

[ "ARM", "ARM", "ISD::EXTRACT_SUBVECTOR", "0" ]

ARMISelLowering (2)5

isExtractSubvectorCheap

ARM

CPU

LLVM

24,710

47

1

[]

[ "<s>", "int", "M68kFrameLowering", "::", "mergeSPUpdates", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "bool", "MergeWithPrevious", ")", "const", "{", "if", "(", "(", "MergeWithPrevious", "&&", "MBBI", "=="...

[ "Check", "the", "instruction", "before/after", "the", "passed", "instruction", "." ]

[ "M68k", "M68k", "0", "0", "M68k::ADD32ri", "0", "1", "2", "M68k::SUB32ri", "0", "1", "2" ]

M68kFrameLowering

mergeSPUpdates

M68k

MPU

LLVM

24,711

265

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"X86 LEA Optimize\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "X86", "\"X86 LEA Optimize\"" ]

X86OptimizeLEAs

getPassName

X86

CPU

LLVM

24,712

11

1

[]

[ "<s>", "static", "tree", "fold_build_vec_cmp", "(", "tree_code", "code", ",", "tree", "type", ",", "tree", "arg0", ",", "tree", "arg1", ")", "{", "tree", "cmp_type", "=", "build_same_sized_truth_vector_type", "(", "type", ")", ";", "tree", "zero_vec", "=", "...

[ "Helper", "function", "to", "handle", "the", "gimple", "folding", "of", "a", "vector", "compare", "operation", ".", "This", "sets", "up", "true/false", "vectors", ",", "and", "uses", "the", "VEC_COND_EXPR", "operation", ".", "CODE", "indicates", "which", "comp...

[ "rs6000" ]

rs60007

fold_build_vec_cmp

rs6000

CPU

GCC

24,713

70

1

[]

[ "<s>", "void", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "MCInst", "&", "Res", ")", "const", "override", "{", "assert", "(", "!", "\"Not implemented\"", ")", ";", "}", "</s>" ]

[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]

[ "AMDGPU", "\"Not implemented\"" ]

AMDGPUAsmBackend32

relaxInstruction

AMDGPU

GPU

LLVM

24,714

27

1

[]

[ "<s>", "X86Subtarget", "::", "X86Subtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "unsigned", "StackAlignOverride", ",", "bool", "is64Bit", "...

[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]

[ "X86", "X86", "X86", "X86", "X86", "X86", "X86", "4", "128", "\"generic\"", "\"+64bit,+sse2,\"", "\"+64bit,+sse2\"", "X86", "X86::Feature64Bit", "X86::FeatureCMOV", "X86", "X86", "X86::FeatureSSE1", "X86::FeatureSSE2", "X86::Mode64Bit", "\"Subtarget features: SSELevel \"", ...

X86Subtarget66

X86Subtarget

X86

CPU

LLVM

24,715

404

1

[]

[ "<s>", "static", "void", "m32r_output_function_prologue", "(", "FILE", "*", "file", ")", "{", "enum", "m32r_function_type", "fn_type", "=", "m32r_compute_function_type", "(", "current_function_decl", ")", ";", "if", "(", "M32R_INTERRUPT_P", "(", "fn_type", ")", ")",...

[ "Set", "up", "the", "stack", "and", "frame", "pointer", "(", "if", "desired", ")", "for", "the", "function", ".", "Note", ",", "if", "this", "is", "changed", ",", "you", "need", "to", "mirror", "the", "changes", "in", "m32r_compute_frame_size", "which", ...

[ "m32r", "\"\\t%s interrupt handler\\n\"", "\"\\t%s PROLOGUE, vars= %d, regs= %d, args= %d, extra= %d\\n\"", "4" ]

m32r

m32r_output_function_prologue

m32r

MPU

GCC

24,716

76

1

[]

[ "<s>", "void", "BPFAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "MCInst", "TmpInst", ";", "if", "(", "!", "BTF", "||", "!", "BTF", "->", "InstLower", "(", "MI", ",", "TmpInst", ")", ")", "{", "BPFMCInstLower", ...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "BPF", "BPF", "BPF" ]

BPFAsmPrinter12

EmitInstruction

BPF

Virtual ISA

LLVM

24,717

58

1

[]

[ "<s>", "bool", "mips_symbolic_constant_p", "(", "rtx", "x", ",", "enum", "mips_symbol_context", "context", ",", "enum", "mips_symbol_type", "*", "symbol_type", ")", "{", "rtx", "offset", ";", "split_const", "(", "x", ",", "&", "x", ",", "&", "offset", ")", ...

[ "Return", "true", "if", "X", "is", "a", "symbolic", "constant", "that", "can", "be", "calculated", "in", "the", "same", "way", "as", "a", "bare", "symbol", ".", "If", "it", "is", ",", "store", "the", "type", "of", "the", "symbol", "in", "*", "SYMBOL_...

[ "mips" ]

mips

mips_symbolic_constant_p

mips

CPU

GCC

24,718

241

1

[]

[ "<s>", "bool", "SIInstrInfo", "::", "isReallyTriviallyReMaterializable", "(", "const", "MachineInstr", "&", "MI", ",", "AAResults", "*", "AA", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "AMDGPU", "::", "V_MOV_B32_e3...

[ "For", "instructions", "with", "opcodes", "for", "which", "the", "M_REMATERIALIZABLE", "flag", "is", "set", ",", "this", "hook", "lets", "the", "target", "specify", "whether", "the", "instruction", "is", "actually", "trivially", "rematerializable", ",", "taking", ...

[ "AMDGPU", "SI", "AMDGPU::V_MOV_B32_e32", "AMDGPU::V_MOV_B32_e64", "AMDGPU::V_MOV_B64_PSEUDO", "AMDGPU::V_ACCVGPR_READ_B32", "AMDGPU::V_ACCVGPR_WRITE_B32" ]

SIInstrInfo141

isReallyTriviallyReMaterializable

AMDGPU

GPU

LLVM

24,719

74

1

[]

[ "<s>", "bool", "MSP430FrameLowering", "::", "hasReservedCallFrame", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "!", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "(", ")", ";", "}", "</s>" ]

[ "hasReservedCallFrame", "-", "Under", "normal", "circumstances", ",", "when", "a", "frame", "pointer", "is", "not", "required", ",", "we", "reserve", "argument", "space", "for", "call", "sites", "in", "the", "function", "immediately", "on", "entry", "to", "the...

[ "MSP430", "MSP430" ]

MSP430FrameLowering1

hasReservedCallFrame

MSP430

MPU

LLVM

24,720

25

1

[]

[ "<s>", "bool", "SystemZFrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegisterIn...

[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...

[ "SystemZ", "SystemZ", "SystemZ", "SystemZ", "0", "SystemZ::FP64BitRegClass", "SystemZ::FP64BitRegClass", "SystemZ::VR128BitRegClass", "SystemZ::VR128BitRegClass", "SystemZ::GPRRegs", "\"Should be loading %r15 and something else\"", "SystemZ::LMG", "SystemZ::R11D", "SystemZ::R15D", "0", ...

SystemZFrameLowering27

restoreCalleeSavedRegisters

SystemZ

CPU

LLVM

24,721

398

1

[]

[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "SITargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "TargetRegisterInfo", "*", "TRI", ",", "const", "std", "::", "string", "&", "Constraint", ",", "MV...

[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]

[ "R600", "SI", "\"r\"", "\"Unhandled type for 'r' inline asm constraint\"", "MVT::i64", "0U", "MVT::i32", "0U", "1", "1", "1", "2" ]

SIISelLowering111

getRegForInlineAsmConstraint

R600

GPU

LLVM

24,722

209

1

[]

[ "<s>", "static", "void", "ia64_init_sched_context", "(", "void", "*", "_sc", ",", "bool", "clean_p", ")", "{", "ia64_sched_context_t", "sc", "=", "(", "ia64_sched_context_t", ")", "_sc", ";", "sc", "->", "prev_cycle_state", "=", "xmalloc", "(", "dfa_state_size",...

[ "Initializes", "the", "_SC", "context", "with", "clean", "data", ",", "if", "CLEAN_P", ",", "and", "from", "the", "global", "context", "otherwise", "." ]

[ "ia64", "0", "0", "1", "0", "0", "0" ]

ia64

ia64_init_sched_context

ia64

CPU

GCC

24,723

189

1

[]

[ "<s>", "static", "const", "char", "*", "comparison_string", "(", "enum", "rtx_code", "code", ",", "rtx", "op0", ")", "{", "bool", "is_nz_p", "=", "GET_MODE", "(", "op0", ")", "==", "CC_NZmode", ";", "switch", "(", "code", ")", "{", "default", ":", "out...

[ "Return", "the", "comparison", "operator", "to", "use", "for", "CODE", "given", "that", "the", "ICC", "register", "is", "OP0", "." ]

[ "frv", "\"bad condition code\"", "\"eq\"", "\"ne\"", "\"n\"", "\"lt\"", "\"le\"", "\"gt\"", "\"p\"", "\"ge\"", "\"no\"", "\"c\"", "\"eq\"", "\"ls\"", "\"ne\"", "\"hi\"", "\"ra\"", "\"nc\"" ]

frv2

comparison_string

frv

VLIW

GCC

24,724

122

1

[]

[ "<s>", "static", "void", "init_float128_ibm", "(", "machine_mode", "mode", ")", "{", "if", "(", "!", "TARGET_XL_COMPAT", ")", "{", "set_optab_libfunc", "(", "add_optab", ",", "mode", ",", "\"__gcc_qadd\"", ")", ";", "set_optab_libfunc", "(", "sub_optab", ",", ...

[ "Set", "up", "AIX/Darwin/64-bit", "Linux", "quad", "floating", "point", "routines", "." ]

[ "rs6000", "\"__gcc_qadd\"", "\"__gcc_qsub\"", "\"__gcc_qmul\"", "\"__gcc_qdiv\"", "\"__gcc_qneg\"", "\"__gcc_qeq\"", "\"__gcc_qne\"", "\"__gcc_qgt\"", "\"__gcc_qge\"", "\"__gcc_qlt\"", "\"__gcc_qle\"", "\"__gcc_stoq\"", "\"__gcc_dtoq\"", "\"__gcc_qtos\"", "\"__gcc_qtod\"", "\"__gcc_q...

rs60005

init_float128_ibm

rs6000

CPU

GCC

24,725

399

1

[]

[ "<s>", "static", "int", "pa_adjust_priority", "(", "rtx_insn", "*", "insn", ",", "int", "priority", ")", "{", "rtx", "set", "=", "single_set", "(", "insn", ")", ";", "rtx", "src", ",", "dest", ";", "if", "(", "set", ")", "{", "src", "=", "SET_SRC", ...

[ "Adjust", "scheduling", "priorities", ".", "We", "use", "this", "to", "try", "and", "keep", "addil", "and", "the", "next", "use", "of", "%", "r1", "close", "together", "." ]

[ "pa", "1", "1", "3", "0", "0", "1", "0", "1", "1", "0", "0", "1", "0", "1", "3" ]

pa4

pa_adjust_priority

pa

CPU

GCC

24,726

209

1

[]

[ "<s>", "static", "addr_space_t", "avr_nonconst_pointer_addrspace", "(", "tree", "typ", ")", "{", "while", "(", "ARRAY_TYPE", "==", "TREE_CODE", "(", "typ", ")", ")", "typ", "=", "TREE_TYPE", "(", "typ", ")", ";", "if", "(", "POINTER_TYPE_P", "(", "typ", ")...

[ "Scan", "type", "TYP", "for", "pointer", "references", "to", "address", "space", "ASn", ".", "Return", "ADDR_SPACE_GENERIC", "(", "i.e", ".", "0", ")", "if", "all", "pointers", "targeting", "the", "AS", "are", "also", "declared", "to", "be", "CONST", ".", ...

[ "avr" ]

avr

avr_nonconst_pointer_addrspace

avr

MPU

GCC

24,727

119

1

[]

[ "<s>", "void", "clear", "(", ")", "{", "BBInfo", ".", "clear", "(", ")", ";", "}", "</s>" ]

[ "Clear", "all", "timers", "in", "this", "group", "." ]

[ "ARM" ]

ARMBasicBlockInfo10

clear

ARM

CPU

LLVM

24,728

12

1

[]

[ "<s>", "WebAssemblyTargetMachine", "::", "WebAssemblyTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Rel...

[ "Create", "an", "WebAssembly", "architecture", "model", "." ]

[ "WebAssembly", "WebAssembly", "WebAssembly", "\"e-m:e-p:64:64-i64:64-n32:64-S128\"", "\"e-m:e-p:32:32-i64:64-n32:64-S128\"", "WebAssembly", "WebAssembly" ]

WebAssemblyTargetMachine30

WebAssemblyTargetMachine

WebAssembly

Virtual ISA

LLVM

24,729

157

1

[]

[ "<s>", "static", "void", "cr16_function_arg_advance", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_...

[ "Implements", "the", "macro", "FUNCTION_ARG_ADVANCE", "defined", "in", "cr16.h", "." ]

[ "cr16", "0", "1", "1", "0" ]

cr162

cr16_function_arg_advance

cr16

MPU

GCC

24,730

174

1

[]

[ "<s>", "void", "nios2_set_return_address", "(", "rtx", "address", ",", "rtx", "scratch", ")", "{", "nios2_compute_frame_layout", "(", ")", ";", "if", "(", "cfun", "->", "machine", "->", "save_mask", "&", "(", "1", "<<", "RA_REGNO", ")", ")", "{", "unsigned...

[ "Emit", "code", "to", "change", "the", "current", "function", "'s", "return", "address", "to", "ADDRESS", ".", "SCRATCH", "is", "available", "as", "a", "scratch", "register", ",", "if", "needed", ".", "ADDRESS", "and", "SCRATCH", "are", "both", "word-mode", ...

[ "nios2", "1", "4", "0" ]

nios2

nios2_set_return_address

nios2

MPU

GCC

24,731

148

1

[]

[ "<s>", "void", "tilepro_expand_smulsi3_highpart", "(", "rtx", "op0", ",", "rtx", "op1", ",", "rtx", "op2", ")", "{", "tilepro_expand_high_multiply", "(", "op0", ",", "op1", ",", "op2", ",", "true", ")", ";", "}", "</s>" ]

[ "Implement", "smulsi3_highpart", "." ]

[ "tilepro" ]

tilepro

tilepro_expand_smulsi3_highpart

tilepro

VLIW

GCC

24,732

25

1

[]

[ "<s>", "bool", "X86DAGToDAGISel", "::", "IsProfitableToFold", "(", "SDValue", "N", ",", "SDNode", "*", "U", ",", "SDNode", "*", "Root", ")", "const", "{", "if", "(", "OptLevel", "==", "CodeGenOpt", "::", "None", ")", "return", "false", ";", "if", "(", ...

[ "IsProfitableToFold", "-", "Returns", "true", "if", "it", "'s", "profitable", "to", "fold", "the", "specific", "operand", "node", "N", "of", "U", "during", "instruction", "selection", "that", "starts", "at", "Root", "." ]

[ "X86", "X86", "ISD::LOAD", "X86ISD::ADD", "X86ISD::SUB", "X86ISD::AND", "X86ISD::XOR", "X86ISD::OR", "ISD::ADD", "ISD::ADDC", "ISD::ADDE", "ISD::AND", "ISD::OR", "ISD::XOR", "1", "8", "X86ISD::Wrapper", "0", "ISD::TargetGlobalTLSAddress" ]

X86ISelDAGToDAG (2)

IsProfitableToFold

X86

CPU

LLVM

24,733

218

1

[]

[ "<s>", "Register", "AMDGPULegalizerInfo", "::", "handleD16VData", "(", "MachineIRBuilder", "&", "B", ",", "MachineRegisterInfo", "&", "MRI", ",", "Register", "Reg", ")", "const", "{", "if", "(", "!", "ST", ".", "hasUnpackedD16VMem", "(", ")", ")", "return", ...

[ "Handle", "register", "layout", "difference", "for", "f16", "images", "for", "some", "subtargets", "." ]

[ "AMDGPU", "AMDGPU", "16", "32", "4", "0", "1", "0", "0" ]

AMDGPULegalizerInfo11

handleD16VData

AMDGPU

GPU

LLVM

24,734

179

1

[]

[ "<s>", "bool", "X86InstrInfo", "::", "isAssociativeAndCommutative", "(", "const", "MachineInstr", "&", "Inst", ")", "const", "{", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "X86", "::", "AND8rr", ":", "case", "X86", "::", "AND16rr...

[ "Return", "true", "when", "\\P", "Inst", "is", "both", "associative", "and", "commutative", "." ]

[ "X86", "X86", "X86::AND8rr", "X86::AND16rr", "X86::AND32rr", "X86::AND64rr", "X86::OR8rr", "X86::OR16rr", "X86::OR32rr", "X86::OR64rr", "X86::XOR8rr", "X86::XOR16rr", "X86::XOR32rr", "X86::XOR64rr", "X86::IMUL16rr", "X86::IMUL32rr", "X86::IMUL64rr", "X86::PANDrr", "X86::PORrr", ...

X86InstrInfo (2)1

isAssociativeAndCommutative

X86

CPU

LLVM

24,735

370

1

[]

[ "<s>", "bool", "SIInstrInfo", "::", "isOperandLegal", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpIdx", ",", "const", "MachineOperand", "*", "MO", ")", "const", "{", "const", "MachineFunction", "&", "MF", "=", "*", "MI", ".", "getParent", ...

[ "Check", "if", "MO", "is", "a", "legal", "operand", "if", "it", "was", "the", "OpIdx", "Operand", "for", "MI", "." ]

[ "AMDGPU", "SI", "1", "1", "0", "0", "0", "AMDGPU::OPERAND_KIMM32", "0", "AMDGPU::isSISrcOperand", "0" ]

SIInstrInfo111

isOperandLegal

AMDGPU

GPU

LLVM

24,736

476

1

[]

[ "<s>", "int", "barrier_align", "(", "rtx", "barrier_or_label", ")", "{", "rtx", "next", "=", "next_real_insn", "(", "barrier_or_label", ")", ",", "pat", ",", "prev", ";", "int", "slot", ",", "credit", ",", "jump_to_next", "=", "0", ";", "if", "(", "!", ...

[ "BARRIER_OR_LABEL", "is", "either", "a", "BARRIER", "or", "a", "CODE_LABEL", "immediately", "following", "a", "barrier", ".", "Return", "the", "base", "2", "logarithm", "of", "the", "desired", "alignment", "." ]

[ "sh", "0", "0", "2", "1", "0", "1", "1", "2", "1", "0", "2", "1", "2", "2", "0", "0", "0", "1", "1", "0", "0", "0", "2", "0", "0" ]

sh3

barrier_align

sh

CPU

GCC

24,737

472

1

[]

[ "<s>", "bool", "AArch64AsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNum", ",", "unsigned", "AsmVariant", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "const", "TargetRegis...

[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]

[ "AArch64", "AArch64", "0", "\"Unexpected operand for inline assembly\"", "AArch64", "0.0", "\"Only FP 0.0 expected\"", "\"#0.0\"", "\"\"", "0", "AArch64::GPR32RegClass", "AArch64::GPR64RegClass", "\"FIXME: Unimplemented register pairs\"", "0", "\"\"", "\"lo12\"", "\"hi12\"" ]

AArch64AsmPrinter11

PrintAsmOperand

AArch64

CPU

LLVM

24,738

412

1

[]

[ "<s>", "static", "ArrayRef", "<", "MCPhysReg", ">", "getAllSGPR128", "(", "const", "SISubtarget", "&", "ST", ",", "const", "MachineFunction", "&", "MF", ")", "{", "return", "makeArrayRef", "(", "AMDGPU", "::", "SGPR_128RegClass", ".", "begin", "(", ")", ",",...

[ "Return", "all", "SGPR128", "which", "satisfy", "the", "waves", "per", "execution", "unit", "requirement", "of", "the", "subtarget", "." ]

[ "AMDGPU", "SI", "AMDGPU::SGPR_128RegClass", "4" ]

SIFrameLowering11

getAllSGPR128

AMDGPU

GPU

LLVM

24,739

40

1

[]

[ "<s>", "rtx", "aarch64_expand_builtin", "(", "tree", "exp", ",", "rtx", "target", ",", "rtx", "subtarget", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "int", "ignore", "ATTRIBUTE_UNUSED", ")", "{", "tree", "fndecl", "=", "TREE_OPERAND...

[ "Implement", "TARGET_EXPAND_BUILTIN", "." ]

[ "aarch64", "0", "0" ]

aarch64-builtins2

aarch64_expand_builtin

aarch64

CPU

GCC

24,740

216

1

[]

[ "<s>", "inline", "mode_suffix_index", "find_mode_suffix", "(", "vector_type_index", "base_vector_type", ",", "vector_type_index", "displacement_vector_type", ",", "units_index", "displacement_units", ")", "{", "for", "(", "unsigned", "int", "mode_i", "=", "0", ";", "mod...

[ "Try", "to", "find", "a", "mode", "with", "the", "given", "mode_suffix_info", "fields", ".", "Return", "the", "mode", "on", "success", "or", "MODE_none", "on", "failure", "." ]

[ "aarch64", "0" ]

aarch64-sve-builtins

find_mode_suffix

aarch64

CPU

GCC

24,741

74

1

[]

[ "<s>", "void", "s390_output_pool_entry", "(", "rtx", "exp", ",", "machine_mode", "mode", ",", "unsigned", "int", "align", ")", "{", "REAL_VALUE_TYPE", "r", ";", "switch", "(", "GET_MODE_CLASS", "(", "mode", ")", ")", "{", "case", "MODE_FLOAT", ":", "case", ...

[ "Output", "the", "constant", "pool", "entry", "EXP", "in", "mode", "MODE", "with", "alignment", "ALIGN", "." ]

[ "s390", "1" ]

s3904

s390_output_pool_entry

s390

MPU

GCC

24,742

91

1

[]

[ "<s>", "bool", "RISCVELFTargetObjectFile", "::", "isGlobalInSmallSection", "(", "const", "GlobalObject", "*", "GO", ",", "const", "TargetMachine", "&", "TM", ")", "const", "{", "const", "GlobalVariable", "*", "GVA", "=", "dyn_cast", "<", "GlobalVariable", ">", "...

[ "Return", "true", "if", "this", "global", "address", "should", "be", "placed", "into", "small", "data/bss", "section", "." ]

[ "RI5CY", "RISCV", "\".sdata\"", "\".sbss\"" ]

RISCVTargetObjectFile

isGlobalInSmallSection

RI5CY

CPU

LLVM

24,743

142

1

[]

[ "<s>", "X86TargetMachine", "::", "X86TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::", "...

[ "Create", "an", "X86", "target", "." ]

[ "X86", "X86", "X86", "X86" ]

X86TargetMachine123

X86TargetMachine

X86

CPU

LLVM

24,744

164

1

[]

[ "<s>", "void", "Cpu0TargetLowering", "::", "getOpndList", "(", "SmallVectorImpl", "<", "SDValue", ">", "&", "Ops", ",", "std", "::", "deque", "<", "std", "::", "pair", "<", "unsigned", ",", "SDValue", ">>", "&", "RegsToPass", ",", "bool", "IsPICCall", ",",...

[ "This", "function", "fills", "Ops", ",", "which", "is", "the", "list", "of", "operands", "that", "will", "later", "be", "used", "when", "a", "function", "call", "node", "is", "created", "." ]

[ "Cpu0", "Cpu0", "Cpu0::T9", "Cpu0::GP", "MVT::i32", "0", "1", "0", "\"Missing call preserved mask for calling convention\"" ]

Cpu0ISelLowering4

getOpndList

Cpu0

CPU

LLVM

24,745

321

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "AARCH64_TYPE_PROMO_NAME", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "AArch64" ]

AArch64AddressTypePromotion2

getPassName

AArch64

CPU

LLVM

24,746

11

1

[]

[ "<s>", "void", "SPIRVAsmPrinter", "::", "emitBasicBlockStart", "(", "const", "MachineBasicBlock", "&", "MBB", ")", "{", "if", "(", "MBB", ".", "getNumber", "(", ")", "==", "MF", "->", "front", "(", ")", ".", "getNumber", "(", ")", ")", "{", "for", "(",...

[ "Targets", "can", "override", "this", "to", "emit", "stuff", "at", "the", "start", "of", "a", "basic", "block", "." ]

[ "SPIRV", "SPIRV", "SPIRV::OpFunction", "\"OpFunction is expected in the front MBB of MF\"" ]

SPIRVAsmPrinter

emitBasicBlockStart

SPIRV

Virtual ISA

LLVM

24,747

65

1

[]

[ "<s>", "const", "ARCRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "ARC", "ARC" ]

ARCSubtarget

getRegisterInfo

ARC

MPU

LLVM

24,748

18

1

[]

[ "<s>", "const", "char", "*", "output_sibcall", "(", "rtx", "x", ")", "{", "if", "(", "symbolic_operand", "(", "x", ",", "VOIDmode", ")", ")", "return", "m68k_symbolic_jump", ";", "else", "return", "\"jmp %a0\"", ";", "}", "</s>" ]

[ "Output", "a", "sibling", "call", "." ]

[ "m68k", "\"jmp %a0\"" ]

m68k

output_sibcall

m68k

MPU

GCC

24,749

26

1

[]

[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "getWavesPerEU", "(", ")", "const", "{", "return", "WavesPerEU", ";", "}", "</s>" ]

[ "Overload", "which", "uses", "the", "specified", "values", "for", "the", "flat", "work", "group", "sizes", ",", "rather", "than", "querying", "the", "function", "itself", "." ]

[ "AMDGPU" ]

SIMachineFunctionInfo (2)1

getWavesPerEU

AMDGPU

GPU

LLVM

24,750

17

1

[]

[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"********** ISelDAGToDAG **********\\n\"", "\"********** Function: \"", "<<", "MF", ".", "getName", "(", ")", "<<", "'\\n'", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "WebAssembly", "\"********** ISelDAGToDAG **********\\n\"", "\"********** Function: \"", "WebAssembly", "\"64-bit WebAssembly (wasm64) is not currently supported\"" ]

WebAssemblyISelDAGToDAG22

runOnMachineFunction

WebAssembly

Virtual ISA

LLVM

24,751

61

1

[]

[ "<s>", "void", "print", "(", "raw_ostream", "&", "OS", ")", "const", "{", "}", "</s>" ]

[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]

[ "OR1K" ]

OR1KAsmParser

print

OR1K

CPU

LLVM

24,752

10

1

[]

[ "<s>", "void", "final_prescan_insn", "(", "rtx_insn", "*", "insn", ",", "rtx", "opvec", "[", "]", "ATTRIBUTE_UNUSED", ",", "int", "noperands", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "dslots_number_nops", ">", "0", ")", "{", "rtx", "pattern", "=", "PATTERN"...

[ "If", "defined", ",", "a", "C", "statement", "to", "be", "executed", "just", "prior", "to", "the", "output", "of", "assembler", "code", "for", "INSN", ",", "to", "modify", "the", "extracted", "operands", "so", "they", "will", "be", "output", "differently",...

[ "iq2000", "0", "0", "0", "0", "0", "0", "\"\\tnop\\n\"", "0", "\"\\tnop\\n\"", "0", "0", "0", "0", "1" ]

iq20005

final_prescan_insn

iq2000

CPU

GCC

24,753

258

1

[]

[ "<s>", "void", "AArch64InstrInfo", "::", "suppressLdStPair", "(", "MachineInstr", "*", "MI", ")", "const", "{", "if", "(", "MI", "->", "memoperands_empty", "(", ")", ")", "return", ";", "assert", "(", "MOSuppressPair", "<", "(", "1", "<<", "MachineMemOperand...

[ "Hint", "that", "pairing", "the", "given", "load", "or", "store", "is", "unprofitable", "." ]

[ "AArch64", "AArch64", "1", "\"Too many target MO flags\"" ]

AArch64InstrInfo1

suppressLdStPair

AArch64

CPU

LLVM

24,754

55

1

[]

[ "<s>", "void", "AlphaTargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "{", "DebugLoc", "dl", "=", "N", "->", "getDebugLoc", "(", ")", ";...

[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]

[ "Alpha", "Alpha", "0", "MVT::i32", "ISD::VAARG", "\"Unknown node to custom promote!\"", "0", "0", "1" ]

AlphaISelLowering4

ReplaceNodeResults

Alpha

MPU

LLVM

24,755

121

1

[]

[ "<s>", "bool", "m32c_legitimate_address_p", "(", "machine_mode", "mode", ",", "rtx", "x", ",", "bool", "strict", ")", "{", "int", "mode_adjust", ";", "if", "(", "CONSTANT_P", "(", "x", ")", ")", "return", "1", ";", "if", "(", "TARGET_A16", "&&", "GET_MOD...

[ "Used", "by", "GO_IF_LEGITIMATE_ADDRESS", ".", "The", "r8c/m32c", "family", "supports", "a", "wide", "range", "of", "non-orthogonal", "addressing", "modes", ",", "including", "the", "ability", "to", "double-indirect", "on", "*", "some", "*", "of", "them", ".", ...

[ "m32c", "1", "0", "0", "1", "0", "0", "0", "\"double indirect\\n\"", "0", "\"r\"", "0", "0", "1", "0", "1", "0", "0", "\"+ri\"", "1", "2", "65536", "65535", "0", "65535", "16777216", "16777215", "128", "127", "65536", "65535", "128", "127", "1", "1...

m32c

m32c_legitimate_address_p

m32c

MPU

GCC

24,756

495

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"relooper\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "WebAssembly", "\"relooper\"" ]

Relooper3

getPassName

WebAssembly

Virtual ISA

LLVM

24,757

13

1

[]

[ "<s>", "unsigned", "RISCVTargetLowering", "::", "ComputeNumSignBitsForTargetNode", "(", "SDValue", "Op", ",", "const", "APInt", "&", "DemandedElts", ",", "const", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", ")", "const", "{", "switch", "(", "Op", ".", ...

[ "Determine", "the", "number", "of", "bits", "in", "the", "operation", "that", "are", "sign", "bits", "." ]

[ "RISCV", "RISCV", "RISCVISD::SLLW", "RISCVISD::SRAW", "RISCVISD::SRLW", "RISCVISD::DIVW", "RISCVISD::DIVUW", "RISCVISD::REMUW", "RISCVISD::ROLW", "RISCVISD::RORW", "RISCVISD::GREVIW", "RISCVISD::GORCIW", "RISCVISD::FSLW", "RISCVISD::FSRW", "33", "1" ]

RISCVISelLowering38

ComputeNumSignBitsForTargetNode

RISCV

CPU

LLVM

24,758

104

1

[]

[ "<s>", "SDValue", "R600TargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "const", "S...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "AMDGPU", "R600", "ISD::InputArg", "16", "ISD::InputArg", "8", "AMDGPU::isShader", "0", "ISD::InputArg", "AMDGPU::isShader", "R600::R600_Reg128RegClass", "SI", "ISD::LoadExtType", "ISD::NON_EXTLOAD", "ISD::SEXTLOAD", "ISD::UNINDEXED", "MVT::i32", "MVT::i32", "4" ]

R600ISelLowering50

LowerFormalArguments

AMDGPU

GPU

LLVM

24,759

438

1

[]

[ "<s>", "const", "char", "*", "msp430_mcu_name", "(", "void", ")", "{", "if", "(", "target_mcu", ")", "{", "unsigned", "int", "i", ";", "unsigned", "int", "start_upper", ";", "unsigned", "int", "end_upper", ";", "static", "char", "mcu_name", "[", "64", "]...

[ "Generate", "a", "C", "preprocessor", "symbol", "based", "upon", "the", "MCU", "selected", "by", "the", "user", ".", "If", "a", "specific", "MCU", "has", "not", "been", "selected", "then", "return", "a", "generic", "symbol", "instead", "." ]

[ "msp430", "64", "\"msp430i\"", "7", "0", "1", "\"__MSP430i%s__\"", "7", "9", "1", "\"__%s__\"", "2", "2", "\"__MSP430XGENERIC__\"", "\"__MSP430GENERIC__\"" ]

msp4306

msp430_mcu_name

msp430

MPU

GCC

24,760

139

1

[]

[ "<s>", "bool", "Z80oldRegisterInfo", "::", "shouldCoalesce", "(", "MachineInstr", "*", "MI", ",", "const", "TargetRegisterClass", "*", "SrcRC", ",", "unsigned", "SrcSubReg", ",", "const", "TargetRegisterClass", "*", "DstRC", ",", "unsigned", "DstSubReg", ",", "con...

[ "Subtarget", "Hooks", "." ]

[ "Z80old", "Z80old", "\"]:\"", "\"\"", "\" -> \"", "\"]:\"", "\"\"", "\"]\\n\"" ]

Z80oldRegisterInfo

shouldCoalesce

Z80old

MPU

LLVM

24,761

178

1

[]

[ "<s>", "static", "tree", "nvptx_handle_kernel_attribute", "(", "tree", "*", "node", ",", "tree", "name", ",", "tree", "ARG_UNUSED", "(", "args", ")", ",", "int", "ARG_UNUSED", "(", "flags", ")", ",", "bool", "*", "no_add_attrs", ")", "{", "tree", "decl", ...

[ "Handle", "a", "``", "kernel", "''", "attribute", ";", "arguments", "as", "in", "struct", "attribute_spec.handler", "." ]

[ "nvptx", "\"%qE attribute only applies to functions\"", "\"%qE attribute requires a void return type\"" ]

nvptx2

nvptx_handle_kernel_attribute

nvptx

GPU

GCC

24,762

88

1

[]

[ "<s>", "void", "m32c_emit_epilogue", "(", "void", ")", "{", "if", "(", "m32c_pushm_popm", "(", "PP_justcount", ")", ">", "0", "||", "cfun", "->", "machine", "->", "is_interrupt", ")", "emit_insn", "(", "gen_epilogue_start", "(", ")", ")", ";", "m32c_pushm_po...

[ "Likewise", ",", "for", "the", "epilogue", ".", "The", "only", "exception", "is", "that", ",", "for", "interrupts", ",", "we", "must", "manually", "unwind", "the", "frame", "as", "the", "REIT", "opcode", "does", "n't", "do", "that", "." ]

[ "m32c", "0", "4", "6", "2", "4" ]

m32c2

m32c_emit_epilogue

m32c

MPU

GCC

24,763

185

1

[]

[ "<s>", "bool", "nios2_emit_move_sequence", "(", "rtx", "*", "operands", ",", "machine_mode", "mode", ")", "{", "rtx", "to", "=", "operands", "[", "0", "]", ";", "rtx", "from", "=", "operands", "[", "1", "]", ";", "if", "(", "!", "register_operand", "("...

[ "Main", "expander", "function", "for", "RTL", "moves", "." ]

[ "nios2", "0", "1", "0x8000", "0xffff", "0xffff", "1", "0", "1" ]

nios24

nios2_emit_move_sequence

nios2

MPU

GCC

24,764

289

1

[]

[ "<s>", "bool", "isImm", "(", ")", "const", "{", "return", "Kind", "==", "Immediate", ";", "}", "</s>" ]

[ "isImm", "-", "Is", "this", "an", "immediate", "operand", "?" ]

[ "Patmos" ]

PatmosAsmParser

isImm

Patmos

VLIW

LLVM

24,765

12

1

[]

[ "<s>", "SDValue", "OpenRISCTargetLowering", "::", "LowerCall", "(", "SDValue", "Chain", ",", "SDValue", "Callee", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "bool", "doesNotRet", ",", "bool", "&", "isTailCall", ",", "const", "Sma...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "calls", "into", "the", "specified", "DAG", "." ]

[ "OpenRISC", "OpenRISC", "ISD::OutputArg", "ISD::InputArg", "\"Unsupported calling convention\"" ]

OpenRISCISelLowering

LowerCall

OpenRISC

CPU

LLVM

24,766

124

1

[]

[ "<s>", "unsigned", "int", "rs6000_data_alignment", "(", "tree", "type", ",", "unsigned", "int", "align", ",", "enum", "data_align", "how", ")", "{", "if", "(", "how", "!=", "align_opt", ")", "{", "if", "(", "TREE_CODE", "(", "type", ")", "==", "VECTOR_TY...

[ "Return", "alignment", "of", "TYPE", ".", "Existing", "alignment", "is", "ALIGN", ".", "HOW", "selects", "whether", "the", "alignment", "is", "abi", "mandated", ",", "optional", ",", "or", "both", "abi", "and", "optional", "alignment", "." ]

[ "powerpcspe", "64", "64", "128", "128", "64", "64" ]

powerpcspe

rs6000_data_alignment

powerpcspe

CPU

GCC

24,767

158

1

[]

[ "<s>", "void", "X86ATTInstPrinter", "::", "printPCRelImm", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";", "if", ...

[ "value", "(", "e.g", "." ]

[ "X86", "X86", "\"unknown pcrel immediate operand\"" ]

X86ATTInstPrinter

printPCRelImm

X86

CPU

LLVM

24,768

124

1

[]

[ "<s>", "bool", "PPCCodeEmitter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "assert", "(", "(", "MF", ".", "getTarget", "(", ")", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "Default", "||", "MF", ".", "getTarg...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "PowerPC", "PPC", "\"JIT relocation model must be set to static or default!\"" ]

PPCCodeEmitter

runOnMachineFunction

PowerPC

CPU

LLVM

24,769

124

1

[]

[ "<s>", "TargetPassConfig", "*", "GCNTargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "GCNPassConfig", "(", "*", "this", ",", "PM", ")", ";", "}", "</s>" ]

[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]

[ "AMDGPU" ]

AMDGPUTargetMachine (2)1

createPassConfig

AMDGPU

GPU

LLVM

24,770

22

1

[]

[ "<s>", "MCAssembler", "*", "getAssembler", "(", ")", "const", "{", "return", "Assembler", ";", "}", "</s>" ]

[ "Get", "the", "assembler", "object", "this", "is", "a", "layout", "for", "." ]

[ "Hexagon" ]

HexagonAsmParser (2)

getAssembler

Hexagon

DSP

LLVM

24,771

11

1

[]

[ "<s>", "bool", "ix86_avoid_lea_for_add", "(", "rtx_insn", "*", "insn", ",", "rtx", "operands", "[", "]", ")", "{", "unsigned", "int", "regno0", ",", "regno1", ",", "regno2", ";", "if", "(", "!", "TARGET_OPT_AGU", "||", "optimize_function_for_size_p", "(", "c...

[ "Return", "true", "if", "we", "need", "to", "split", "op0", "=", "op1", "+", "op2", "into", "a", "sequence", "of", "move", "and", "add", "to", "avoid", "AGU", "stalls", "." ]

[ "i386", "0", "1", "2", "1" ]

i386

ix86_avoid_lea_for_add

i386

CPU

GCC

24,772

96

1

[]

[ "<s>", "virtual", "const", "MCSection", "*", "getSectionForConstant", "(", "SectionKind", "Kind", ")", "const", "{", "return", "ReadOnlySection", ";", "}", "</s>" ]

[ "Given", "a", "constant", "with", "the", "SectionKind", ",", "return", "a", "section", "that", "it", "should", "be", "placed", "in", "." ]

[ "WDC65816" ]

WDC65816TargetObjectFile

getSectionForConstant

WDC65816

MPU

LLVM

24,773

15

1

[]

[ "<s>", "void", "R600InstrInfo", "::", "reserveIndirectRegisters", "(", "BitVector", "&", "Reserved", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "AMDGPUFrameLowering", "*", "TFL", "=", "static_cast", "<", "const", "AMDGPUFrameLowering", ...

[ "Reserve", "the", "registers", "that", "may", "be", "accessed", "using", "indirect", "addressing", "." ]

[ "R600", "1", "0", "4" ]

R600InstrInfo50

reserveIndirectRegisters

R600

GPU

LLVM

24,774

146

1

[]

[ "<s>", "unsigned", "CAHPInstrInfo", "::", "insertBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "TBB", ",", "MachineBasicBlock", "*", "FBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "const", "DebugLoc", "&", "DL", ...

[ "Insert", "branch", "code", "into", "the", "end", "of", "the", "specified", "MachineBasicBlock", "." ]

[ "CAHP", "CAHP", "0", "\"InsertBranch must not be told to insert a fallthrough\"", "3", "0", "\"CAHP branch conditions have two components!\"", "CAHP::JS", "1", "0", "1", "2", "1", "CAHP::JS", "2" ]

CAHPInstrInfo

insertBranch

CAHP

CPU

LLVM

24,775

235

1

[]

[ "<s>", "unsigned", "getReg", "(", ")", "const", "override", "{", "assert", "(", "isReg", "(", ")", ")", ";", "return", "MVTToWasmReg", "(", "Reg", ".", "Type", ")", ";", "}", "</s>" ]

[ "Returns", "the", "register", "associated", "with", "this", "edge", "." ]

[ "WebAssembly" ]

WebAssemblyAsmParser27

getReg

WebAssembly

Virtual ISA

LLVM

24,776

23

1

[]

[ "<s>", "void", "addInstruction", "(", "TagStoreInstr", "I", ")", "{", "assert", "(", "(", "TagStores", ".", "empty", "(", ")", "||", "TagStores", ".", "back", "(", ")", ".", "Offset", "+", "TagStores", ".", "back", "(", ")", ".", "Size", "==", "I", ...

[ "Record", "pressure", "difference", "induced", "by", "the", "given", "operand", "list", "to", "node", "with", "index", "Idx", "." ]

[ "AArch64", "\"Non-adjacent tag store instructions.\"" ]

AArch64FrameLowering (2)1

addInstruction

AArch64

CPU

LLVM

24,777

48

1

[]

[ "<s>", "static", "void", "ix86_setup_incoming_varargs", "(", "cumulative_args_t", "cum_v", ",", "const", "function_arg_info", "&", "arg", ",", "int", "*", ",", "int", "no_rtl", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")...

[ "Worker", "function", "for", "TARGET_SETUP_INCOMING_VARARGS", "." ]

[ "i386" ]

i386

ix86_setup_incoming_varargs

i386

CPU

GCC

24,778

99

1

[]

[ "<s>", "SDValue", "SystemZTargetLowering", "::", "prepareVolatileOrAtomicLoad", "(", "SDValue", "Chain", ",", "const", "SDLoc", "&", "DL", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "return", "DAG", ".", "getNode", "(", "SystemZISD", "::", "SERIALIZE", ...

[ "This", "callback", "is", "used", "to", "prepare", "for", "a", "volatile", "or", "atomic", "load", "." ]

[ "SystemZ", "SystemZ", "SystemZISD::SERIALIZE", "MVT::Other" ]

SystemZISelLowering104

prepareVolatileOrAtomicLoad

SystemZ

CPU

LLVM

24,779

38

1

[]

[ "<s>", "void", "emitBytes", "(", "StringRef", "Data", ")", "override", "{", "emitDataMappingSymbol", "(", ")", ";", "MCELFStreamer", "::", "emitBytes", "(", "Data", ")", ";", "}", "</s>" ]

[ "Emit", "the", "bytes", "in", "Data", "into", "the", "output", "." ]

[ "ARM" ]

ARMELFStreamer22

emitBytes

ARM

CPU

LLVM

24,780

20

1

[]

[ "<s>", "static", "char", "*", "arc_tolower", "(", "char", "*", "lo", ",", "const", "char", "*", "up", ")", "{", "char", "*", "lo0", "=", "lo", ";", "for", "(", ";", "*", "up", ";", "up", "++", ",", "lo", "++", ")", "*", "lo", "=", "TOLOWER", ...

[ "Transform", "UP", "into", "lowercase", "and", "write", "the", "result", "to", "LO", ".", "You", "must", "provide", "enough", "space", "for", "LO", ".", "Return", "LO", "." ]

[ "arc" ]

arc

arc_tolower

arc

MPU

GCC

24,781

51

1

[]

[ "<s>", "bool", "RISCVInstrInfo", "::", "isBranchOffsetInRange", "(", "unsigned", "BranchOp", ",", "int64_t", "BrOffset", ")", "const", "{", "switch", "(", "BranchOp", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Unexpected opcode!\"", ")", ";", "case", ...

[ "Determine", "if", "the", "branch", "target", "is", "in", "range", "." ]

[ "RISCV", "RISCV", "\"Unexpected opcode!\"", "RISCV::BEQ", "RISCV::BNE", "RISCV::BLT", "RISCV::BGE", "RISCV::BLTU", "RISCV::BGEU", "RISCV::P_BEQIMM", "RISCV::P_BNEIMM", "13", "RISCV::JAL", "RISCV::PseudoBR", "21", "RISCV::LoopBranch" ]

RISCVInstrInfo51

isBranchOffsetInRange

RISCV

CPU

LLVM

24,782

101

1

[]

[ "<s>", "void", "RISCVFrameLowering", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "*", "RS", ")", "const", "{", "const", "TargetRegisterInfo", "*", "RegInfo", "=", "MF", ".", "getSubtarget", "(", ")", ".", ...

[ "processFunctionBeforeFrameFinalized", "-", "This", "method", "is", "called", "immediately", "before", "the", "specified", "function", "'s", "frame", "layout", "(", "MF.getFrameInfo", "(", ")", ")", "is", "finalized", "." ]

[ "RISCV", "RISCV", "RISCV::GPRRegClass", "11" ]

RISCVFrameLowering26

processFunctionBeforeFrameFinalized

RISCV

CPU

LLVM

24,783

117

1

[]

[ "<s>", "void", "ix86_expand_vector_logical_operator", "(", "enum", "rtx_code", "code", ",", "machine_mode", "mode", ",", "rtx", "operands", "[", "]", ")", "{", "rtx", "op1", "=", "NULL_RTX", ",", "op2", "=", "NULL_RTX", ";", "if", "(", "SUBREG_P", "(", "op...

[ "Expand", "vector", "logical", "operation", "CODE", "(", "AND", ",", "IOR", ",", "XOR", ")", "in", "MODE", "with", "the", "given", "OPERANDS", "." ]

[ "i386", "1", "1", "2", "2", "2", "1", "0", "0", "1", "2", "0", "1", "1", "1", "2", "2", "2", "0", "1", "2" ]

i386-expand

ix86_expand_vector_logical_operator

i386

CPU

GCC

24,784

470

1

[]

[ "<s>", "void", "SystemZMCAsmBackend", "::", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ",", "bool", "IsPCRel", ")", "const", "{", "MCFixupKind", "Kind", "=", "Fixup", ...

[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]

[ "SystemZ", "SystemZ", "7", "8", "\"Invalid fixup offset!\"", "8", "8", "0", "8" ]

SystemZMCAsmBackend

applyFixup

SystemZ

CPU

LLVM

24,785

125

1

[]

[ "<s>", "bool", "WebAssemblyMCLowerPrePass", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "auto", "*", "MMIWP", "=", "getAnalysisIfAvailable", "<", "MachineModuleInfoWrapperPass", ">", "(", ")", ";", "if", "(", "!", "MMIWP", ")", "return", "true", ...

[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]

[ "WebAssembly", "WebAssembly", "\"********** MC Lower Pre Pass **********\\n\"", "\"********** Function: \"" ]

WebAssemblyMCLowerPrePass

runOnModule

WebAssembly

Virtual ISA

LLVM

24,786

176

1

[]

[ "<s>", "bool", "GCNTargetMachine", "::", "parseMachineFunctionInfo", "(", "const", "yaml", "::", "MachineFunctionInfo", "&", "MFI_", ",", "PerFunctionMIParsingState", "&", "PFS", ",", "SMDiagnostic", "&", "Error", ",", "SMRange", "&", "SourceRange", ")", "const", ...

[ "Parse", "out", "the", "target", "'s", "MachineFunctionInfo", "from", "the", "YAML", "reprsentation", "." ]

[ "AMDGPU", "SI", "SI", "SI", "SI", "1", "\"incorrect register class for field\"", "AMDGPU::PRIVATE_RSRC_REG", "AMDGPU::SReg_128RegClass", "AMDGPU::SCRATCH_WAVE_OFFSET_REG", "AMDGPU::SGPR_32RegClass", "AMDGPU::FP_REG", "AMDGPU::SGPR_32RegClass", "AMDGPU::SP_REG", "AMDGPU::SGPR_32RegClass" ...

AMDGPUTargetMachine104

parseMachineFunctionInfo

AMDGPU

GPU

LLVM

24,787

395

1

[]

[ "<s>", "void", "aarch64_asm_output_external", "(", "FILE", "*", "stream", ",", "tree", "decl", ",", "const", "char", "*", "name", ")", "{", "default_elf_asm_output_external", "(", "stream", ",", "decl", ",", "name", ")", ";", "aarch64_asm_output_variant_pcs", "(...

[ "Implement", "ASM_OUTPUT_EXTERNAL", ".", "Output", ".variant_pcs", "for", "undefined", "function", "symbol", "references", "." ]

[ "aarch64" ]

aarch64

aarch64_asm_output_external

aarch64

CPU

GCC

24,788

35

1

[]

[ "<s>", "bool", "ia64_expand_vecint_minmax", "(", "enum", "rtx_code", "code", ",", "machine_mode", "mode", ",", "rtx", "operands", "[", "]", ")", "{", "rtx", "xops", "[", "6", "]", ";", "if", "(", "mode", "==", "V8QImode", "&&", "(", "code", "==", "UMIN...

[ "Emit", "an", "integral", "vector", "min", "or", "max", "operation", ".", "Return", "true", "if", "all", "done", "." ]

[ "ia64", "6", "1", "2", "0", "2", "0", "0", "4", "1", "1", "5", "2", "2", "3", "1", "2" ]

ia644

ia64_expand_vecint_minmax

ia64

CPU

GCC

24,789

251

1

[]

[ "<s>", "static", "void", "aarch64_select_early_remat_modes", "(", "sbitmap", "modes", ")", "{", "for", "(", "int", "i", "=", "0", ";", "i", "<", "NUM_MACHINE_MODES", ";", "++", "i", ")", "if", "(", "aarch64_sve_mode_p", "(", "(", "machine_mode", ")", "i", ...

[ "Implement", "TARGET_EARLY_REMAT_MODES", "." ]

[ "aarch64", "0" ]

aarch64

aarch64_select_early_remat_modes

aarch64

CPU

GCC

24,790

40

1

[]

[ "<s>", "RISCVSubtarget", "&", "RISCVSubtarget", "::", "initializeSubtargetDependencies", "(", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "StringRef", "ABIName", ")", "{", "bool", "Is64Bit", "=", "TT", ".", "isArch64Bit", ...

[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]

[ "RISCV", "RISCV", "RISCV", "\"generic-rv64\"", "\"generic-rv32\"", "MVT::i64", "64", "RISCVABI::computeTargetABI", "RISCVFeatures::validate" ]

RISCVSubtarget21

initializeSubtargetDependencies

RISCV

CPU

LLVM

24,791

114

1

[]

[ "<s>", "static", "tree", "ix86_generate_version_dispatcher_body", "(", "void", "*", "node_p", ")", "{", "tree", "resolver_decl", ";", "basic_block", "empty_bb", ";", "tree", "default_ver_decl", ";", "struct", "cgraph_node", "*", "versn", ";", "struct", "cgraph_node"...

[ "Generate", "the", "dispatching", "code", "body", "to", "dispatch", "multi-versioned", "function", "DECL", ".", "The", "target", "hook", "is", "called", "to", "process", "the", "``", "target", "''", "attributes", "and", "provide", "the", "code", "to", "dispatc...

[ "i386", "2", "\"virtual function multiversioning not supported\"" ]

i3868

ix86_generate_version_dispatcher_body

i386

CPU

GCC

24,792

204

1

[]

[ "<s>", "const", "M680x0InstrInfo", "*", "getInstrInfo", "(", ")", "const", "{", "return", "Subtarget", "->", "getInstrInfo", "(", ")", ";", "}", "</s>" ]

[ "TargetInstrInfo", "getter", "." ]

[ "M680x0", "M680x0" ]

M680x0ISelDAGToDAG

getInstrInfo

M680x0

MPU

LLVM

24,793

16

1

[]

[ "<s>", "void", "RISCVMCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "ver...

[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]

[ "RISCV", "RISCV", "RISCV::PseudoCALLReg", "RISCV::PseudoCALL", "RISCV::PseudoTAIL", "RISCV::PseudoJump", "RISCV::PseudoCCALLReg", "RISCV::PseudoCCALL", "RISCV::PseudoCTAIL", "RISCV::PseudoCJump", "2", "RISCV::PseudoAddTPRel", "1", "RISCV::PseudoCIncOffsetTPRel", "1", "\"Unhandled encod...

RISCVMCCodeEmitter16

encodeInstruction

RISCV

CPU

LLVM

24,794

318

1

[]

[ "<s>", "bool", "X86TargetMachine", "::", "addPreRegAlloc", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{", "PM", ".", "add", "(", "createX86MaxStackAlignmentCalculatorPass", "(", ")", ")", ";", "return", "false", ";", ...

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]

[ "X86", "X86", "X86" ]

X86TargetMachine40

addPreRegAlloc

X86

CPU

LLVM

24,795

28

1

[]

[ "<s>", "Optional", "<", "MCFixupKind", ">", "X86AsmBackend", "::", "getFixupKind", "(", "StringRef", "Name", ")", "const", "{", "if", "(", "STI", ".", "getTargetTriple", "(", ")", ".", "isOSBinFormatELF", "(", ")", ")", "{", "if", "(", "STI", ".", "getTa...

[ "getFixupKind", "-", "Get", "the", "fixup", "kind", "of", "this", "expression", "." ]

[ "X86", "X86", "\"R_X86_64_NONE\"", "\"R_386_NONE\"" ]

X86AsmBackend (2)2

getFixupKind

X86

CPU

LLVM

24,796

75

1

[]

[ "<s>", "static", "void", "emitSPUpdate", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "unsigned", "StackPtr", ",", "int64_t", "NumBytes", ",", "bool", "Is64Bit", ",", "const", "TargetInstrInfo", "&", "TII", ...

[ "Emit", "a", "series", "of", "instructions", "to", "increment", "/", "decrement", "the", "stack", "pointer", "by", "a", "constant", "value", "." ]

[ "X86", "0", "1LL", "31", "1", "3" ]

X86FrameInfo

emitSPUpdate

X86

CPU

LLVM

24,797

153

1

[]

[ "<s>", "bool", "AMDGPUAsmParser", "::", "isRegister", "(", "const", "AsmToken", "&", "Token", ",", "const", "AsmToken", "&", "NextToken", ")", "const", "{", "if", "(", "Token", ".", "is", "(", "AsmToken", "::", "LBrac", ")", ")", "return", "true", ";", ...

[ "isRegister", "-", "Returns", "true", "if", "this", "is", "a", "normal", "register", "use/def", "slot", "." ]

[ "AMDGPU", "AMDGPU", "10" ]

AMDGPUAsmParser15

isRegister

AMDGPU

GPU

LLVM

24,798

142

1

[]

[ "<s>", "void", "StoreInitializer", "::", "print", "(", "raw_ostream", "&", "O", ")", "{", "StringRef", "Str", "=", "str", "(", ")", ";", "assert", "(", "Str", ".", "size", "(", ")", "%", "InitEltSize", "==", "0", ")", ";", "if", "(", "InitEltSize", ...

[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]

[ "HSAIL", "0", "1", "0", "0", "\", \"", "0xff", "0", "0", "\", \"", "4", "4", "8", "8", "2", "2", "\"half not implemented\"", "\"Unhandled element size\"" ]

HSAILStoreInitializer

print

HSAIL

Virtual ISA

LLVM

24,799

265

1

[]