docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "int", "aarch64_hard_regno_mode_ok", "(", "unsigned", "regno", ",", "machine_mode", "mode", ")", "{", "if", "(", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_CC", ")", "return", "regno", "==", "CC_REGNUM", ";", "if", "(", "regno", "==", "SP_REGNUM"...	[ "Implement", "HARD_REGNO_MODE_OK", "." ]	[ "aarch64", "1", "1", "1", "0" ]	aarch642	aarch64_hard_regno_mode_ok	aarch64	CPU	GCC	2,500	110	1	[]
[ "<s>", "void", "ix86_split_xorsign", "(", "rtx", "operands", "[", "]", ")", "{", "machine_mode", "mode", ",", "vmode", ";", "rtx", "dest", ",", "op0", ",", "mask", ",", "x", ";", "dest", "=", "operands", "[", "0", "]", ";", "op0", "=", "operands", ...	[ "Deconstruct", "an", "xorsign", "operation", "into", "bit", "masks", "." ]	[ "i386", "0", "1", "3" ]	i386-expand	ix86_split_xorsign	i386	CPU	GCC	2,501	123	1	[]
[ "<s>", "SDValue", "OR1KTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVec...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "OR1K", "OR1K", "ISD::OutputArg", "16", "OR1K", "0", "0", "\"Can only return in registers!\"", "1", "OR1K", "OR1K", "OR1K", "OR1K", "\"SRetReturnReg should have been set in LowerFormalArguments().\"", "OR1K::R11", "1", "OR1K::R11", "OR1KISD::RET_FLAG", "MVT::Other", "MVT::Other...	OR1KISelLowering	LowerReturn	OR1K	CPU	LLVM	2,502	402	1	[]
[ "<s>", "void", "SystemZPostRASchedStrategy", "::", "initialize", "(", "ScheduleDAGMI", "*", "dag", ")", "{", "DAG", "=", "dag", ";", "HazardRec", ".", "setDAG", "(", "dag", ")", ";", "HazardRec", ".", "Reset", "(", ")", ";", "}", "</s>" ]	[ "Initialize", "the", "strategy", "after", "building", "the", "DAG", "for", "a", "new", "region", "." ]	[ "SystemZ", "SystemZ" ]	SystemZMachineScheduler13	initialize	SystemZ	CPU	LLVM	2,503	28	1	[]
[ "<s>", "bool", "WebAssemblyAsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpNo", ",", "const", "char", "", "ExtraCode", ",", "raw_ostream", "&", "OS", ")", "{", "if", "(", "!", "AsmPrinter", "::", "PrintAsmO...	[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]	[ "WebAssembly", "WebAssembly", "WebAssembly::INLINEASM" ]	WebAssemblyAsmPrinter (2)1	PrintAsmOperand	WebAssembly	Virtual ISA	LLVM	2,504	198	1	[]
[ "<s>", "bool", "invalidate", "(", "Function", "&", ",", "const", "PreservedAnalyses", "&", ")", "{", "return", "false", ";", "}", "</s>" ]	[ "Handle", "invalidation", "events", "from", "the", "new", "pass", "manager", "." ]	[ "AMDGPU" ]	AMDGPUAliasAnalysis	invalidate	AMDGPU	GPU	LLVM	2,505	15	1	[]
[ "<s>", "bool", "mep_reuse_lo_p", "(", "rtx", "lo", ",", "rtx", "gpr", ",", "rtx_insn", "*", "insn", ",", "bool", "gpr_dead_p", ")", "{", "bool", "result", "=", "mep_reuse_lo_p_1", "(", "lo", ",", "gpr", ",", "insn", ",", "gpr_dead_p", ")", ";", "extrac...	[ "A", "wrapper", "around", "mep_reuse_lo_p_1", "that", "preserves", "recog_data", "." ]	[ "mep" ]	mep	mep_reuse_lo_p	mep	CPU	GCC	2,506	40	1	[]
[ "<s>", "static", "bool", "xtensa_member_type_forces_blk", "(", "const_tree", ",", "machine_mode", "mode", ")", "{", "return", "mode", "==", "CQImode", "\|\|", "mode", "==", "CHImode", ";", "}", "</s>" ]	[ "Disable", "the", "use", "of", "word-sized", "or", "smaller", "complex", "modes", "for", "structures", ",", "and", "for", "function", "arguments", "in", "particular", ",", "where", "they", "cause", "problems", "with", "register", "a7", ".", "The", "xtensa_copy...	[ "xtensa" ]	xtensa	xtensa_member_type_forces_blk	xtensa	MPU	GCC	2,507	20	1	[]
[ "<s>", "ScheduleDAGInstrs", "", "createPostMachineScheduler", "(", "MachineSchedContext", "", "C", ")", "const", "override", "{", "return", "new", "ScheduleDAGMI", "(", "C", ",", "llvm", "::", "make_unique", "<", "SystemZPostRASchedStrategy", ">", "(", "C", ")",...	[ "Similar", "to", "createMachineScheduler", "but", "used", "when", "postRA", "machine", "scheduling", "is", "enabled", "." ]	[ "SystemZ", "SystemZ" ]	SystemZTargetMachine10	createPostMachineScheduler	SystemZ	CPU	LLVM	2,508	31	1	[]
[ "<s>", "bool", "TOYDAGToDAGISel", "::", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "char", "ConstraintCode", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "{", "llvm_unreachable", "(", "\"SelectInlineAsmMemoryOp...	[ "SelectInlineAsmMemoryOperand", "-", "Select", "the", "specified", "address", "as", "a", "target", "addressing", "mode", ",", "according", "to", "the", "specified", "constraint", "." ]	[ "TOY", "TOY", "\"SelectInlineAsmMemoryOperand not implemented yet!\\n\"" ]	TOYISelDAGToDAG	SelectInlineAsmMemoryOperand	TOY	CPU	LLVM	2,509	29	1	[]
[ "<s>", "SDValue", "HexagonTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "assert", "(", "0", "&&", "\"Should not ...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "Hexagon", "Hexagon", "0", "\"Should not custom lower this!\"", "ISD::RETURNADDR", "ISD::FRAMEADDR", "ISD::GlobalTLSAddress", "0", "\"TLS not implemented for Hexagon.\"", "ISD::MEMBARRIER", "ISD::ATOMIC_FENCE", "ISD::GlobalAddress", "ISD::VASTART", "ISD::BR_JT", "ISD::DYNAMIC_STACKALLOC"...	HexagonISelLowering70	LowerOperation	Hexagon	DSP	LLVM	2,510	189	1	[]
[ "<s>", "void", "EmitInstruction", "(", "uint32_t", "Val", ",", "raw_ostream", "&", "OS", ")", "const", "{", "for", "(", "unsigned", "i", "=", "0", ";", "i", "!=", "4", ";", "++", "i", ")", "{", "EmitByte", "(", "Val", "&", "0xff", ",", "OS", ")",...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "TeeRISC", "0", "4", "0xff", "8" ]	TeeRISCMCCodeEmitter	EmitInstruction	TeeRISC	CPU	LLVM	2,511	42	1	[]
[ "<s>", "unsigned", "P2InstrInfo", "::", "removeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "int", "*", "BytesRemoved", ")", "const", "{", "assert", "(", "!", "BytesRemoved", "&&", "\"code size not handled\"", ")", ";", "MachineBasicBlock", "::", "iterator"...	[ "Remove", "the", "branching", "code", "at", "the", "end", "of", "the", "specific", "MBB", "." ]	[ "P2", "P2", "\"code size not handled\"", "0", "P2::JMPr", "P2::JMP" ]	P2InstrInfo	removeBranch	P2	MPU	LLVM	2,512	119	1	[]
[ "<s>", "void", "ARMConstantPoolValue", "::", "print", "(", "raw_ostream", "&", "O", ")", "const", "{", "if", "(", "CVal", ")", "O", "<<", "CVal", "->", "getName", "(", ")", ";", "else", "O", "<<", "S", ";", "if", "(", "Modifier", ")", "O", "<<", ...	[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]	[ "ARM", "ARM", "\"(\"", "\")\"", "0", "\"-(LPC\"", "\"+\"", "\"-.\"", "\")\"" ]	ARMConstantPoolValue10	print	ARM	CPU	LLVM	2,513	76	1	[]
[ "<s>", "void", "LC2200InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DstReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "Tar...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "LC2200", "LC2200", "LC2200::GRRegsRegClass", "LC2200::LW", "\"Can't load this register from stack slot\"", "0" ]	LC2200InstrInfo	loadRegFromStackSlot	LC2200	CPU	LLVM	2,514	106	1	[]
[ "<s>", "unsigned", "SPURegisterInfo", "::", "getFrameRegister", "(", "MachineFunction", "&", "MF", ")", "const", "{", "return", "SPU", "::", "R1", ";", "}", "</s>" ]	[ "Debug", "information", "queries", "." ]	[ "CellSPU", "SPU", "SPU::R1" ]	SPURegisterInfo2	getFrameRegister	CellSPU	MPU	LLVM	2,515	17	1	[]
[ "<s>", "void", "print", "(", "raw_ostream", "&", "OS", ")", "const", "{", "switch", "(", "Kind", ")", "{", "case", "K_Token", ":", "OS", "<<", "\"Tok \"", ";", "OS", ".", "write", "(", "Tok", ".", "Data", ",", "Tok", ".", "Length", ")", ";", "bre...	[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]	[ "Nyuzi", "\"Tok \"", "\"Reg \"", "\"Imm \"", "\"Mem \"", "\" \"", "\"0\"" ]	NyuziAsmParser	print	Nyuzi	GPU	LLVM	2,516	100	1	[]
[ "<s>", "SDValue", "SITargetLowering", "::", "handleD16VData", "(", "SDValue", "VData", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "EVT", "StoreVT", "=", "VData", ".", "getValueType", "(", ")", ";", "SDLoc", "DL", "(", "VData", ")", ";", "if", "(...	[ "Handle", "register", "layout", "difference", "for", "f16", "images", "for", "some", "subtargets", "." ]	[ "AMDGPU", "SI", "3", "\"Handle v3f16\"", "ISD::BITCAST", "ISD::BITCAST", "MVT::v2f16", "MVT::v2i32", "MVT::v4i32", "ISD::ZERO_EXTEND" ]	SIISelLowering139	handleD16VData	AMDGPU	GPU	LLVM	2,517	175	1	[]
[ "<s>", "MachineMemOperand", "::", "Flags", "AArch64TargetLowering", "::", "getTargetMMOFlags", "(", "const", "Instruction", "&", "I", ")", "const", "{", "if", "(", "Subtarget", "->", "getProcFamily", "(", ")", "==", "AArch64Subtarget", "::", "Falkor", "&&", "I",...	[ "This", "callback", "is", "used", "to", "inspect", "load/store", "instructions", "and", "add", "target-specific", "MachineMemOperand", "flags", "to", "them", "." ]	[ "AArch64", "AArch64", "AArch64" ]	AArch64ISelLowering (2)2	getTargetMMOFlags	AArch64	CPU	LLVM	2,518	44	1	[]
[ "<s>", "unsigned", "SIInstrInfo", "::", "insertIndirectBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "&", "DestBB", ",", "const", "DebugLoc", "&", "DL", ",", "int64_t", "BrOffset", ",", "RegScavenger", "*", "RS", ")", "const", "{", "...	[ "Insert", "an", "unconditional", "indirect", "branch", "at", "the", "end", "of", "MBB", "to", "NewDestBB", "." ]	[ "AMDGPU", "SI", "\"RegScavenger required for long branching\"", "\"new block should be inserted for expanding unconditional branch\"", "1", "AMDGPU::SReg_64RegClass", "AMDGPU::S_GETPC_B64", "\"post_getpc\"", "\"offset_lo\"", "\"offset_hi\"", "AMDGPU::S_ADD_U32", "AMDGPU::sub0", "0", "AMDGP...	SIInstrInfo120	insertIndirectBranch	AMDGPU	GPU	LLVM	2,519	490	1	[]
[ "<s>", "bool", "SIInstrInfo", "::", "isOperandLegal", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpIdx", ",", "const", "MachineOperand", "", "MO", ")", "const", "{", "const", "MachineRegisterInfo", "&", "MRI", "=", "MI", "->", "getParent", "...	[ "Check", "if", "MO", "is", "a", "legal", "operand", "if", "it", "was", "the", "OpIdx", "Operand", "for", "MI", "." ]	[ "AMDGPU", "SI", "1", "AMDGPU::NoRegister", "0" ]	SIInstrInfo (3)	isOperandLegal	AMDGPU	GPU	LLVM	2,520	298	1	[]
[ "<s>", "bool", "SHUXIFrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "true", ";", "}", "</s>" ]	[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]	[ "SHUXI", "SHUXI" ]	SHUXIFrameLowering	hasFP	SHUXI	CPU	LLVM	2,521	16	1	[]
[ "<s>", "bool", "AMDGPUAsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "MF", ".", "setAlignment", "(", "8", ")", ";", "SetupMachineFunction", "(", "MF", ")", ";", "MCContext", "&", "Context", "=", "getObjFileLowering", "(...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AMDGPU", "AMDGPU", "8", "\".AMDGPU.config\"", "0", "AMDGPU", "AMDGPU", "SI", "AMDGPU", "SI", "SI", "AMDGPU", "AMDGPU", "1", "0", "AMDGPU::IsaVersion", "\"AMD\"", "\"AMDGPU\"", "R600", "0", "\".AMDGPU.csdata\"", "0", "AMDGPU", "\" Kernel info:\"", "\" codeLenInByte = ...	AMDGPUAsmPrinter3	runOnMachineFunction	AMDGPU	GPU	LLVM	2,522	489	1	[]
[ "<s>", "void", "buildLoad", "(", "unsigned", "Val", ",", "unsigned", "Addr", ",", "uint64_t", "Size", ",", "unsigned", "Alignment", ",", "MachinePointerInfo", "&", "MPO", ")", "{", "auto", "MMO", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getMachineM...	[ "Build", "and", "insert", "a", "G_LOAD", "instruction", ",", "while", "constructing", "the", "MachineMemOperand", "." ]	[ "ARM" ]	ARMCallLowering (2)	buildLoad	ARM	CPU	LLVM	2,523	55	1	[]
[ "<s>", "void", "X86InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", "RC", ")", "const", ...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "X86", "X86", "16" ]	X86InstrInfo134	loadRegFromStackSlot	X86	CPU	LLVM	2,524	105	1	[]
[ "<s>", "void", "notice_update_cc", "(", "rtx", "body", ",", "rtx", "insn", ")", "{", "switch", "(", "get_attr_cc", "(", "insn", ")", ")", "{", "case", "CC_NONE", ":", "break", ";", "case", "CC_NONE_0HIT", ":", "if", "(", "cc_status", ".", "value1", "!=...	[ "On", "the", "68000", ",", "all", "the", "insns", "to", "store", "in", "an", "address", "register", "fail", "to", "set", "the", "cc", "'s", ".", "However", ",", "in", "some", "cases", "these", "instructions", "can", "make", "it", "possibly", "invalid", ...	[ "v850", "0", "0", "0", "0", "0" ]	v8503	notice_update_cc	v850	MPU	GCC	2,525	131	1	[]
[ "<s>", "bool", "ok_for_simple_move_strict_operands", "(", "rtx", "*", "operands", ",", "enum", "machine_mode", "mode", ")", "{", "if", "(", "visium_flags_exposed", "&&", "gpc_reg_operand", "(", "operands", "[", "0", "]", ",", "mode", ")", "&&", "(", "gpc_reg_o...	[ "Return", "true", "if", "the", "operands", "are", "valid", "for", "a", "simple", "move", "strict", "insn", "." ]	[ "visium", "0", "1", "1" ]	visium2	ok_for_simple_move_strict_operands	visium	Virtual ISA	GCC	2,526	58	1	[]
[ "<s>", "bool", "convertSelectOfConstantsToMath", "(", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]	[ "Return", "true", "if", "a", "select", "of", "constants", "(", "select", "Cond", ",", "C1", ",", "C2", ")", "should", "be", "transformed", "into", "simple", "math", "ops", "with", "the", "condition", "value", "." ]	[ "X86" ]	X86ISelLowering128	convertSelectOfConstantsToMath	X86	CPU	LLVM	2,527	11	1	[]
[ "<s>", "static", "void", "mips_set_frame_expr", "(", "rtx", "frame_pattern", ")", "{", "rtx_insn", "*", "insn", ";", "insn", "=", "get_last_insn", "(", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "1", ";", "REG_NOTES", "(", "insn", ")", "=", ...	[ "Make", "the", "last", "instruction", "frame", "related", "and", "note", "that", "it", "performs", "the", "operation", "described", "by", "FRAME_PATTERN", "." ]	[ "mips", "1" ]	mips	mips_set_frame_expr	mips	CPU	GCC	2,528	43	1	[]
[ "<s>", "SDValue", "MCS51TargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Don't know how to ...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "MCS51", "MCS51", "\"Don't know how to custom lower this!\"", "ISD::SHL", "ISD::SRA", "ISD::SRL", "ISD::ROTL", "ISD::ROTR", "ISD::GlobalAddress", "ISD::BlockAddress", "ISD::BR_CC", "ISD::SELECT_CC", "ISD::SETCC", "ISD::VASTART", "ISD::SDIVREM", "ISD::UDIVREM" ]	MCS51ISelLowering	LowerOperation	MCS51	MPU	LLVM	2,529	166	1	[]
[ "<s>", "void", "AArch64TargetLowering", "::", "computeKnownBitsForTargetNode", "(", "const", "SDValue", "Op", ",", "KnownBits", "&", "Known", ",", "const", "APInt", "&", "DemandedElts", ",", "const", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", ")", "co...	[ "Determine", "which", "of", "the", "bits", "specified", "in", "Mask", "are", "known", "to", "be", "either", "zero", "or", "one", "and", "return", "them", "in", "the", "KnownZero/KnownOne", "bitsets", "." ]	[ "AArch64", "AArch64", "AArch64ISD::CSEL", "0", "1", "1", "1", "AArch64ISD::LOADgot", "AArch64ISD::ADDlow", "64", "32", "ISD::INTRINSIC_W_CHAIN", "1", "Intrinsic::ID", "Intrinsic::ID", "Intrinsic::aarch64_ldaxr", "Intrinsic::aarch64_ldxr", "ISD::INTRINSIC_WO_CHAIN", "ISD::INTRINSI...	AArch64ISelLowering10	computeKnownBitsForTargetNode	AArch64	CPU	LLVM	2,530	433	1	[]
[ "<s>", "void", "MipsInstrInfo", "::", "insertNoop", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "DebugLoc", "DL", ";", "}", "</s>" ]	[ "Insert", "a", "noop", "into", "the", "instruction", "stream", "at", "the", "specified", "point", "." ]	[ "Mips", "Mips" ]	MipsInstrInfo31	insertNoop	Mips	CPU	LLVM	2,531	20	1	[]
[ "<s>", "unsigned", "RISCVInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "0", ";", "ca...	[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...	[ "RI5CY", "RISCV", "0", "RISCV::SB", "RISCV::SH", "RISCV::SW", "RISCV::FSH", "RISCV::FSW", "RISCV::SD", "RISCV::FSD", "1", "2", "2", "0", "1", "0", "0" ]	RISCVInstrInfo	isStoreToStackSlot	RI5CY	CPU	LLVM	2,532	136	1	[]
[ "<s>", "BitVector", "AGCRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "return", "Reserved", ";", "}", "</s>" ]	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "AGC", "AGC" ]	AGCRegisterInfo	getReservedRegs	AGC	MPU	LLVM	2,533	24	1	[]
[ "<s>", "bool", "AArch64TargetLowering", "::", "hasPairedLoad", "(", "EVT", "LoadedType", ",", "Align", "&", "RequiredAligment", ")", "const", "{", "if", "(", "!", "LoadedType", ".", "isSimple", "(", ")", "\|\|", "(", "!", "LoadedType", ".", "isInteger", "(", ...	[ "Return", "true", "if", "the", "target", "supplies", "and", "combines", "to", "a", "paired", "load", "two", "loaded", "values", "of", "type", "LoadedType", "next", "to", "each", "other", "in", "memory", "." ]	[ "AArch64", "AArch64", "1", "32", "64" ]	AArch64ISelLowering (2)2	hasPairedLoad	AArch64	CPU	LLVM	2,534	68	1	[]
[ "<s>", "bool", "X86AsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "StringRef", "IDVal", "=", "DirectiveID", ".", "getIdentifier", "(", ")", ";", "if", "(", "IDVal", "==", "\".word\"", ")", "return", "ParseDirectiveWord", "(", "2"...	[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]	[ "X86", "X86", "\".word\"", "2", "\".code\"", "\".att_syntax\"", "0", "\".intel_syntax\"", "1", "\"noprefix\"" ]	X86AsmParser (2)2	ParseDirective	X86	CPU	LLVM	2,535	151	1	[]
[ "<s>", "unsigned", "DCPU16InstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "DCPU16", "::", "MOV16rm", ")", "{", "if", "...	[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...	[ "Dcpu16", "DCPU16", "DCPU16::MOV16rm", "1", "1", "0", "0" ]	Dcpu16InstrInfo	isLoadFromStackSlot	Dcpu16	CPU	LLVM	2,536	74	1	[]
[ "<s>", "uint64_t", "R600MCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixup", ")", "const", "{", "if", "(", "MO", ".", "isReg", "(", ...	[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]	[ "R600", "0", "0" ]	R600MCCodeEmitter11	getMachineOpValue	R600	GPU	LLVM	2,537	109	1	[]
[ "<s>", "void", "ix86_register_pragmas", "(", "void", ")", "{", "targetm", ".", "target_option", ".", "pragma_parse", "=", "ix86_pragma_target_parse", ";", "c_register_addr_space", "(", "\"__seg_fs\"", ",", "ADDR_SPACE_SEG_FS", ")", ";", "c_register_addr_space", "(", "...	[ "Register", "target", "pragmas", ".", "We", "need", "to", "add", "the", "hook", "for", "parsing", "#", "pragma", "GCC", "option", "here", "rather", "than", "in", "i386.cc", "since", "it", "will", "pull", "in", "various", "preprocessor", "functions", ",", "...	[ "i386", "\"__seg_fs\"", "\"__seg_gs\"" ]	i386-c	ix86_register_pragmas	i386	CPU	GCC	2,538	33	1	[]
[ "<s>", "static", "int", "gen_v9_scc", "(", "rtx", "dest", ",", "enum", "rtx_code", "compare_code", ",", "rtx", "x", ",", "rtx", "y", ")", "{", "if", "(", "!", "TARGET_ARCH64", "&&", "(", "GET_MODE", "(", "x", ")", "==", "DImode", "\|\|", "GET_MODE", "(...	[ "This", "function", "is", "used", "for", "v9", "only", ".", "CODE", "is", "the", "code", "for", "an", "Scc", "'s", "comparison", ".", "OPERANDS", "[", "0", "]", "is", "the", "target", "of", "the", "Scc", "insn", ".", "OPERANDS", "[", "1", "]", "is"...	[ "sparc", "0", "1", "0", "1", "1" ]	sparc4	gen_v9_scc	sparc	CPU	GCC	2,539	325	1	[]
[ "<s>", "bool", "ARM64AsmBackend", "::", "writeNopData", "(", "uint64_t", "Count", ",", "MCObjectWriter", "*", "OW", ")", "const", "{", "if", "(", "(", "Count", "&", "3", ")", "!=", "0", ")", "{", "for", "(", "uint64_t", "i", "=", "0", ",", "e", "="...	[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]	[ "ARM64", "ARM64", "3", "0", "0", "3", "0", "4", "0", "0xd503201f" ]	ARM64AsmBackend	writeNopData	ARM64	CPU	LLVM	2,540	84	1	[]
[ "<s>", "bool", "VLIWResourceModel", "::", "reserveResources", "(", "SUnit", "*", "SU", ")", "{", "bool", "startNewCycle", "=", "false", ";", "if", "(", "!", "SU", ")", "{", "ResourcesModel", "->", "clearResources", "(", ")", ";", "Packet", ".", "clear", ...	[ "Keep", "track", "of", "available", "resources", "." ]	[ "Hexagon", "\"Packet[\"", "\"]:\\n\"", "0", "\"\\t[\"", "\"] SU(\"", "\")\\t\"" ]	HexagonMachineScheduler20	reserveResources	Hexagon	DSP	LLVM	2,541	278	1	[]
[ "<s>", "static", "enum", "arm_pcs", "arm_get_pcs_model", "(", "const_tree", "type", ",", "const_tree", "decl", "ATTRIBUTE_UNUSED", ")", "{", "bool", "user_convention", "=", "false", ";", "enum", "arm_pcs", "user_pcs", "=", "arm_pcs_default", ";", "tree", "attr", ...	[ "Get", "the", "PCS", "variant", "to", "use", "for", "this", "call", ".", "TYPE", "is", "the", "function", "'s", "type", "specification", ",", "DECL", "is", "the", "specific", "declartion", ".", "DECL", "may", "be", "null", "if", "the", "call", "could", ...	[ "arm", "\"pcs\"", "\"non-AAPCS derived PCS variant\"", "\"variadic functions must use the base AAPCS variant\"", "\"PCS variant\"" ]	arm	arm_get_pcs_model	arm	CPU	GCC	2,542	176	1	[]
[ "<s>", "void", "HexagonMCELFStreamer", "::", "EmitInstruction", "(", "const", "MCInst", "&", "MCB", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "bool", ")", "{", "assert", "(", "MCB", ".", "getOpcode", "(", ")", "==", "Hexagon", "::", "BUNDLE", ")", ...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "Hexagon", "Hexagon", "Hexagon::BUNDLE", "Hexagon", "Hexagon", "0", "Hexagon" ]	HexagonMCELFStreamer	EmitInstruction	Hexagon	DSP	LLVM	2,543	104	1	[]
[ "<s>", "void", "function_builder", "::", "allocate_argument_types", "(", "const", "function_instance", "&", "instance", ",", "vec", "<", "tree", ">", "&", "argument_types", ")", "const", "{", "for", "(", "unsigned", "int", "i", "=", "0", ";", "instance", "."...	[ "Allocate", "arguments", "of", "the", "function", "." ]	[ "riscv", "0" ]	riscv-vector-builtins	allocate_argument_types	riscv	CPU	GCC	2,544	67	1	[]
[ "<s>", "void", "AMDGPUMCInstLower", "::", "lower", "(", "const", "MachineInstr", "", "MI", ",", "MCInst", "&", "OutMI", ")", "const", "{", "unsigned", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "const", "auto", "", "TII", "=", "static_cast"...	[ "The", "instruction", "is", "lowered", "." ]	[ "AMDGPU", "AMDGPU", "SI", "AMDGPU::S_SETPC_B64_return", "AMDGPU::S_SETPC_B64", "AMDGPU::SI_CALL", "AMDGPU::S_SWAPPC_B64", "0", "1", "AMDGPU::SI_TCRETURN", "AMDGPU::S_SETPC_B64", "1", "\"AMDGPUMCInstLower::lower - Pseudo instruction doesn't have \"", "\"a target-specific version: \"" ]	AMDGPUMCInstLower37	lower	AMDGPU	GPU	LLVM	2,545	243	1	[]
[ "<s>", "void", "HexagonDAGToDAGISel", "::", "PreprocessISelDAG", "(", ")", "{", "SelectionDAG", "&", "DAG", "=", "", "CurDAG", ";", "std", "::", "vector", "<", "SDNode", "", ">", "Nodes", ";", "for", "(", "SDNode", "&", "Node", ":", "DAG", ".", "alln...	[ "PreprocessISelDAG", "-", "This", "hook", "allows", "targets", "to", "hack", "on", "the", "graph", "before", "instruction", "selection", "starts", "." ]	[ "Hexagon", "Hexagon", "ISD::OR", "ISD::SELECT", "1", "2", "0", "1", "0", "ISD::SELECT", "0", "1", "2", "ISD::OR", "ISD::SELECT", "ISD::OR", "ISD::SELECT" ]	HexagonISelDAGToDAG41	PreprocessISelDAG	Hexagon	DSP	LLVM	2,546	407	1	[]
[ "<s>", "bool", "NyuziTTIImpl", "::", "hasBranchDivergence", "(", ")", "const", "{", "return", "false", ";", "}", "</s>" ]	[ "Return", "true", "if", "branch", "divergence", "exists", "." ]	[ "Nyuzi", "Nyuzi" ]	NyuziTargetTransformInfo	hasBranchDivergence	Nyuzi	GPU	LLVM	2,547	12	1	[]
[ "<s>", "static", "int", "fp_regs_to_save", "(", "void", ")", "{", "int", "i", ",", "n", "=", "0", ";", "if", "(", "!", "TARGET_AM33_2", ")", "return", "0", ";", "for", "(", "i", "=", "FIRST_FP_REGNUM", ";", "i", "<=", "LAST_FP_REGNUM", ";", "++", "...	[ "Count", "the", "number", "of", "FP", "registers", "that", "have", "to", "be", "saved", "." ]	[ "mn10300", "0", "0" ]	mn103004	fp_regs_to_save	mn10300	MPU	GCC	2,548	55	1	[]
[ "<s>", "void", "AMDGPUPassConfig", "::", "addIRPasses", "(", ")", "{", "const", "AMDGPUTargetMachine", "&", "TM", "=", "getAMDGPUTargetMachine", "(", ")", ";", "disablePass", "(", "&", "StackMapLivenessID", ")", ";", "disablePass", "(", "&", "FuncletLayoutID", "...	[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "R600", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU" ]	AMDGPUTargetMachine83	addIRPasses	AMDGPU	GPU	LLVM	2,549	263	1	[]
[ "<s>", "bool", "AMDGPUInstrInfo", "::", "unfoldMemoryOperand", "(", "SelectionDAG", "&", "DAG", ",", "SDNode", "", "N", ",", "SmallVectorImpl", "<", "SDNode", "", ">", "&", "NewNodes", ")", "const", "{", "return", "false", ";", "}", "</s>" ]	[ "unfoldMemoryOperand", "-", "Separate", "a", "single", "instruction", "which", "folded", "a", "load", "or", "a", "store", "or", "a", "load", "and", "a", "store", "into", "two", "or", "more", "instruction", "." ]	[ "R600" ]	AMDGPUInstrInfo10	unfoldMemoryOperand	R600	GPU	LLVM	2,550	27	1	[]
[ "<s>", "void", "ARCompactInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", "RC", ",", "con...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "ARCompact", "ARC", "ARC::LDrli", "0" ]	ARCompactInstrInfo	loadRegFromStackSlot	ARCompact	MPU	LLVM	2,551	85	1	[]
[ "<s>", "bool", "RISCVAsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", "Opcode", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "uint64_t", "&", "ErrorInfo", ",", "bool", "MatchingInlineAsm", ")...	[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]	[ "RISCV", "RISCV", "0", "\"Unknown missing feature!\"", "\"instruction requires:\"", "1", "0", "8", "1", "\" \"", "1", "0U", "\"too few operands for instruction\"", "RISCV", "\"invalid operand for instruction\"", "\"invalid instruction\"" ]	RISCVAsmParser (2)1	MatchAndEmitInstruction	RISCV	CPU	LLVM	2,552	294	1	[]
[ "<s>", "bool", "csky_tls_referenced_p", "(", "rtx", "x", ")", "{", "if", "(", "!", "TARGET_TLS", ")", "return", "false", ";", "subrtx_iterator", "::", "array_type", "array", ";", "FOR_EACH_SUBRTX", "(", "iter", ",", "array", ",", "x", ",", "ALL", ")", "{...	[ "Return", "TRUE", "if", "X", "contains", "any", "references", "to", "TLS", "symbols", "." ]	[ "csky", "0", "1" ]	csky	csky_tls_referenced_p	csky	CPU	GCC	2,553	85	1	[]
[ "<s>", "static", "bool", "ia64_legitimate_address_p", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "rtx", "x", ",", "bool", "strict", ")", "{", "if", "(", "ia64_legitimate_address_reg", "(", "x", ",", "strict", ")", ")", "return", "true", ";", "else",...	[ "Implement", "TARGET_LEGITIMATE_ADDRESS_P", "." ]	[ "ia64", "0", "0", "0", "0", "0", "1" ]	ia64	ia64_legitimate_address_p	ia64	CPU	GCC	2,554	128	1	[]
[ "<s>", "void", "XCoreFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineBasicBlock", "::", "it...	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "XCore", "XCore", "XCore", "XCore", "XCore", "XCore", "XCore::R10", "XCore::SETSP_1r", "4", "0", "\"Misaligned frame size\"", "4", "\"emitEpilogue Frame size too big: \"", "4", "XCore::R10", "0", "0", "4", "XCore::LR", "0", "XCore::RETSP_u6", "XCore::RETSP_lu6", "XCore::R...	XCoreFrameLowering36	emitEpilogue	XCore	MPU	LLVM	2,555	474	1	[]
[ "<s>", "void", "CSKYRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "&&", ...	[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]	[ "CSKY", "CSKY", "0", "\"Unexpected non-zero SPAdj value\"" ]	CSKYRegisterInfo	eliminateFrameIndex	CSKY	CPU	LLVM	2,556	32	1	[]
[ "<s>", "ScheduleHazardRecognizer", "::", "HazardType", "HexagonHazardRecognizer", "::", "getHazardType", "(", "SUnit", "", "SU", ",", "int", "stalls", ")", "{", "MachineInstr", "", "MI", "=", "SU", "->", "getInstr", "(", ")", ";", "if", "(", "!", "MI", "...	[ "getHazardType", "-", "Return", "the", "hazard", "type", "of", "emitting", "this", "node", "." ]	[ "Hexagon", "Hexagon", "\"* Hazard in cycle \"", "\", \"", "1", "0", "\"* Try .new version? \"", "\"\\n\"", "\"*** .cur Hazard in cycle \"", "\", \"" ]	HexagonHazardRecognizer4	getHazardType	Hexagon	DSP	LLVM	2,557	253	1	[]
[ "<s>", "static", "unsigned", "char", "ix86_class_max_nregs", "(", "reg_class_t", "rclass", ",", "machine_mode", "mode", ")", "{", "if", "(", "MAYBE_INTEGER_CLASS_P", "(", "rclass", ")", ")", "{", "if", "(", "mode", "==", "XFmode", ")", "return", "(", "TARGET...	[ "Implement", "the", "TARGET_CLASS_MAX_NREGS", "hook", ".", "On", "the", "80386", ",", "this", "is", "the", "size", "of", "MODE", "in", "words", ",", "except", "in", "the", "FP", "regs", ",", "where", "a", "single", "reg", "is", "always", "enough", "." ]	[ "i386", "2", "3", "4", "6", "2", "1" ]	i386	ix86_class_max_nregs	i386	CPU	GCC	2,558	82	1	[]
[ "<s>", "unsigned", "RISCVInstrInfo", "::", "insertIndirectBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "&", "DestBB", ",", "const", "DebugLoc", "&", "DL", ",", "int64_t", "BrOffset", ",", "RegScavenger", "*", "RS", ")", "const", "{", ...	[ "Insert", "an", "unconditional", "indirect", "branch", "at", "the", "end", "of", "MBB", "to", "NewDestBB", "." ]	[ "RISCV", "RISCV", "\"RegScavenger required for long branching\"", "\"new block should be inserted for expanding unconditional branch\"", "1", "32", "\"Branch offsets outside of the signed 32-bit range not supported\"", "RISCV::GPRRegClass", "RISCV::PseudoJump", "RISCVII::MO_CALL", "RISCV::GPRReg...	RISCVInstrInfo (2)	insertIndirectBranch	RISCV	CPU	LLVM	2,559	213	1	[]
[ "<s>", "unsigned", "X86InstrInfo", "::", "isLoadFromStackSlotPostFE", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "if", "(", "isFrameLoadOpcode", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "{", "unsigned",...	[ "isLoadFromStackSlotPostFE", "-", "Check", "for", "post-frame", "ptr", "elimination", "stack", "locations", "as", "well", "." ]	[ "X86", "X86", "0" ]	X86InstrInfo (2)1	isLoadFromStackSlotPostFE	X86	CPU	LLVM	2,560	67	1	[]
[ "<s>", "void", "mips_final_prescan_insn", "(", "rtx_insn", "", "insn", ",", "rtx", "", "opvec", ",", "int", "noperands", ")", "{", "if", "(", "INSN_P", "(", "insn", ")", "&&", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "==", "UNSPEC_VOLATILE", ...	[ "Implement", "FINAL_PRESCAN_INSN", "." ]	[ "mips", "1", "\"__pool_\"", "0", "0" ]	mips	mips_final_prescan_insn	mips	CPU	GCC	2,561	86	1	[]
[ "<s>", "void", "GCNPassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "&", "PostRAHazardRecognizerID", ")", ";", "addPass", "(", "createSIInsertWaitsPass", "(", ")", ")", ";", "addPass", "(", "createSIShrinkInstructionsPass", "(", ")", ")", ";",...	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "AMDGPU", "SI", "SI", "SI", "SI" ]	AMDGPUTargetMachine113	addPreEmitPass	AMDGPU	GPU	LLVM	2,562	47	1	[]
[ "<s>", "virtual", "const", "TargetRegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{", "return", "RI", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "XNCM" ]	XNCMInstrInfo	getRegisterInfo	XNCM	CPU	LLVM	2,563	13	1	[]
[ "<s>", "bool", "MOSInstrInfo", "::", "expandPostRAPseudo", "(", "MachineInstr", "&", "MI", ")", "const", "{", "MachineIRBuilder", "Builder", "(", "MI", ")", ";", "bool", "Changed", "=", "true", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "...	[ "This", "function", "is", "called", "for", "all", "pseudo", "instructions", "that", "remain", "after", "register", "allocation", "." ]	[ "MOS", "MOS", "MOS::INC", "MOS::DEC", "MOS::LDAbsIdx", "MOS::LDImm1", "MOS::LDImm16", "MOS::LDImm16Remat", "MOS::LDZ", "MOS::CMPNZImm", "MOS::CMPNZImag8", "MOS::CMPNZAbs", "MOS::CMPNZAbsIdx", "MOS::CMPNZIndirIdx", "MOS::SBCNZImm", "MOS::SBCNZImag8", "MOS::SBCNZAbs", "MOS::SBCNZAbsI...	MOSInstrInfo	expandPostRAPseudo	MOS	MPU	LLVM	2,564	222	1	[]
[ "<s>", "void", "SITargetLowering", "::", "AdjustInstrPostInstrSelection", "(", "MachineInstr", "", "MI", ",", "SDNode", "", "Node", ")", "const", "{", "const", "SIInstrInfo", "", "TII", "=", "static_cast", "<", "const", "SIInstrInfo", "", ">", "(", "Subtar...	[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'hasPostISelHook", "'", "flag", "." ]	[ "AMDGPU", "SI", "SI", "SI", "0", "12", "3", "4", "0", "0", "4", "1", "1", "0", "1", "AMDGPU::VGPR_32RegClass", "2", "AMDGPU::VReg_64RegClass", "3", "AMDGPU::VReg_96RegClass", "AMDGPU::getAtomicNoRetOp", "1", "0", "0" ]	SIISelLowering18	AdjustInstrPostInstrSelection	AMDGPU	GPU	LLVM	2,565	313	1	[]
[ "<s>", "static", "rtx", "sparc_struct_value_rtx", "(", "tree", "fndecl", ",", "int", "incoming", ")", "{", "if", "(", "TARGET_ARCH64", ")", "return", "0", ";", "else", "{", "rtx", "mem", ";", "if", "(", "incoming", ")", "mem", "=", "gen_frame_mem", "(", ...	[ "Handle", "the", "TARGET_STRUCT_VALUE", "target", "hook", ".", "Return", "where", "to", "find", "the", "structure", "return", "value", "address", "." ]	[ "sparc", "0", "2", "0xfff", "0", "8", "4", "0", "4", "0" ]	sparc5	sparc_struct_value_rtx	sparc	CPU	GCC	2,566	244	1	[]
[ "<s>", "bool", "PPCSubtarget", "::", "useAA", "(", ")", "const", "{", "return", "needsAggressiveScheduling", "(", "DarwinDirective", ")", ";", "}", "</s>" ]	[ "Enable", "use", "of", "alias", "analysis", "during", "code", "generation", "(", "during", "MI", "scheduling", ",", "DAGCombine", ",", "etc", ".", ")", "." ]	[ "PowerPC", "PPC" ]	PPCSubtarget (2)	useAA	PowerPC	CPU	LLVM	2,567	15	1	[]
[ "<s>", "void", "PPCDAGToDAGISel", "::", "PreprocessISelDAG", "(", ")", "{", "SelectionDAG", "::", "allnodes_iterator", "Position", "(", "CurDAG", "->", "getRoot", "(", ")", ".", "getNode", "(", ")", ")", ";", "++", "Position", ";", "bool", "MadeChange", "=",...	[ "PreprocessISelDAG", "-", "This", "hook", "allows", "targets", "to", "hack", "on", "the", "graph", "before", "instruction", "selection", "starts", "." ]	[ "PowerPC", "PPC", "ISD::OR", "\"PPC DAG preprocessing replacing:\\nOld: \"", "\"\\nNew: \"", "\"\\n\"", "0" ]	PPCISelDAGToDAG31	PreprocessISelDAG	PowerPC	CPU	LLVM	2,568	191	1	[]
[ "<s>", "static", "char", "", "to_host_file_spec", "(", "char", "", "filespec", ")", "{", "strcpy", "(", "new_host_filespec", ",", "\"\"", ")", ";", "if", "(", "strchr", "(", "filespec", ",", "']'", ")", "\|\|", "strchr", "(", "filespec", ",", "':'", ")...	[ "Translate", "a", "Unix", "syntax", "file", "specification", "FILESPEC", "into", "VMS", "syntax", ".", "If", "indicators", "of", "VMS", "syntax", "found", ",", "return", "input", "string", ".", "Return", "a", "pointer", "to", "a", "static", "buffer", "." ]	[ "alpha", "\"\"", "1", "1" ]	vms-cc1	to_host_file_spec	alpha	MPU	GCC	2,569	65	1	[]
[ "<s>", "BitVector", "SIRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "AMDGPU", "::", "INDIRECT_BASE_ADDR", ")"...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "AMDGPU", "SI", "AMDGPU::INDIRECT_BASE_ADDR", "AMDGPU::EXEC", "AMDGPU::FLAT_SCR", "AMDGPU::TBA", "AMDGPU::TMA", "AMDGPU::TTMP0_TTMP1", "AMDGPU::TTMP2_TTMP3", "AMDGPU::TTMP4_TTMP5", "AMDGPU::TTMP6_TTMP7", "AMDGPU::TTMP8_TTMP9", "AMDGPU::TTMP10_TTMP11", "AMDGPU::SGPR_32RegClass", "AMDGPU::...	SIRegisterInfo106	getReservedRegs	AMDGPU	GPU	LLVM	2,570	378	1	[]
[ "<s>", "Relocator", "::", "Size", "ARMRelocator", "::", "getSize", "(", "Relocation", "::", "Type", "pType", ")", "const", "{", "return", "32", ";", "}", "</s>" ]	[ "Return", "the", "number", "of", "bytes", "in", "the", "encoding", "of", "this", "instruction", ",", "or", "zero", "if", "the", "encoding", "size", "can", "not", "be", "known", "from", "the", "opcode", "." ]	[ "ARM", "ARM", "32" ]	ARMRelocator	getSize	ARM	CPU	LLVM	2,571	18	1	[]
[ "<s>", "void", "PPCAIXAsmPrinter", "::", "emitGlobalVariable", "(", "const", "GlobalVariable", "", "GV", ")", "{", "ValidateGV", "(", "GV", ")", ";", "if", "(", "isSpecialLLVMGlobalArrayForStaticInit", "(", "GV", ")", ")", "return", ";", "MCSymbolXCOFF", "", ...	[ "Emit", "the", "specified", "global", "variable", "to", "the", ".s", "file", "." ]	[ "PowerPC", "PPC", "\"Encountered a global variable kind that is \"", "\"not supported yet.\"" ]	PPCAsmPrinter62	emitGlobalVariable	PowerPC	CPU	LLVM	2,572	318	1	[]
[ "<s>", "const", "WebAssemblyInstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]	[ "TargetInstrInfo", "getter", "." ]	[ "WebAssembly", "WebAssembly" ]	WebAssemblySubtarget	getInstrInfo	WebAssembly	Virtual ISA	LLVM	2,573	14	1	[]
[ "<s>", "HOST_WIDE_INT", "rs6000_initial_elimination_offset", "(", "int", "from", ",", "int", "to", ")", "{", "rs6000_stack_t", "*", "info", "=", "rs6000_stack_info", "(", ")", ";", "HOST_WIDE_INT", "offset", ";", "if", "(", "from", "==", "HARD_FRAME_POINTER_REGNUM...	[ "Define", "the", "offset", "between", "two", "registers", ",", "FROM", "to", "be", "eliminated", "and", "its", "replacement", "TO", ",", "at", "the", "start", "of", "a", "routine", "." ]	[ "powerpcspe", "0", "0", "0", "0", "0" ]	powerpcspe	rs6000_initial_elimination_offset	powerpcspe	CPU	GCC	2,574	177	1	[]
[ "<s>", "bool", "AZPRAsmPrinter", "::", "isBlockOnlyReachableByFallthrough", "(", "const", "MachineBasicBlock", "", "MBB", ")", "const", "{", "const", "MachineBasicBlock", "", "Pred", "=", "*", "MBB", "->", "pred_begin", "(", ")", ";", "MachineBasicBlock", "::", ...	[ "isBlockOnlyReachableByFallthough", "-", "Return", "true", "if", "the", "basic", "block", "has", "exactly", "one", "predecessor", "and", "the", "control", "transfer", "mechanism", "between", "the", "predecessor", "and", "this", "block", "is", "a", "fall-through", ...	[ "AZPR", "AZPR", "AZPR::BE", "0", "1" ]	AZPRAsmPrinter	isBlockOnlyReachableByFallthrough	AZPR	CPU	LLVM	2,575	156	1	[]
[ "<s>", "static", "bool", "available_occurrence_p", "(", "const", "bb_info", "", "bb", ",", "const", "vector_insn_info", "dem", ")", "{", "insn_info", "", "insn", "=", "dem", ".", "get_insn", "(", ")", ";", "if", "(", "dem", ".", "has_avl_reg", "(", ")"...	[ "An", "``", "available", "occurrence", "''", "is", "one", "that", "is", "the", "last", "occurrence", "in", "the", "basic", "block", "and", "the", "operands", "are", "not", "modified", "by", "following", "statements", "in", "the", "basic", "block", "[", "in...	[ "riscv" ]	riscv-vsetvl	available_occurrence_p	riscv	CPU	GCC	2,576	162	1	[]
[ "<s>", "bool", "HexagonBitSimplify", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "auto", "&", "HST", "=", "MF", ".", "get...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]	HexagonBitSimplify14	runOnMachineFunction	Hexagon	DSP	LLVM	2,577	371	1	[]
[ "<s>", "PPCSubtarget", "::", "PPCSubtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "PPCTargetMachine", "&", "TM", ",", "bool", "is64Bit", ",...	[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]	[ "PowerPC", "PPC", "PPC", "PPC", "PPC", "PPC" ]	PPCSubtarget1	PPCSubtarget	PowerPC	CPU	LLVM	2,578	105	1	[]
[ "<s>", "virtual", "const", "TeeRISCInstrInfo", "*", "getInstrInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]	[ "TargetInstrInfo", "getter", "." ]	[ "TeeRISC", "TeeRISC" ]	TeeRISCTargetMachine	getInstrInfo	TeeRISC	CPU	LLVM	2,579	14	1	[]
[ "<s>", "void", "h8300_swap_out_of_er6", "(", "rtx", "addr", ")", "{", "rtx", "insn", ";", "if", "(", "REGNO", "(", "addr", ")", "!=", "SP_REG", ")", "emit_move_insn", "(", "addr", ",", "hard_frame_pointer_rtx", ")", ";", "insn", "=", "pop", "(", "HARD_FR...	[ "Move", "the", "current", "value", "of", "er6", "into", "ADDR", "and", "pop", "its", "old", "value", "from", "the", "stack", "." ]	[ "h8300", "2", "4" ]	h83004	h8300_swap_out_of_er6	h8300	MPU	GCC	2,580	81	1	[]
[ "<s>", "void", "NVPTXTargetStreamer", "::", "emitRawBytes", "(", "StringRef", "Data", ")", "{", "MCTargetStreamer", "::", "emitRawBytes", "(", "Data", ")", ";", "const", "MCAsmInfo", "*", "MAI", "=", "Streamer", ".", "getContext", "(", ")", ".", "getAsmInfo", ...	[ "Emit", "the", "bytes", "in", "Data", "into", "the", "output", "." ]	[ "NVPTX", "NVPTX", "40", "1", "1", "0", "128", "1", "1", "\",\"" ]	NVPTXTargetStreamer	emitRawBytes	NVPTX	GPU	LLVM	2,581	203	1	[]
[ "<s>", "bool", "SNESAsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpNum", ",", "unsigned", "AsmVariant", ",", "const", "char", "", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "bool", "Error", "=", ...	[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]	[ "SNES", "SNES", "0", "1", "0", "0", "0", "\"Operand must be a register when you're\"", "\"using 'A'..'Z' operand extracodes.\"", "0", "1", "SNES", "SNES", "8", "2", "\"Only 8 and 16 bit regs are supported.\"", "\"Multibyte index out of range.\"", "2", "SNES::sub_hi", "SNES::sub...	SNESAsmPrinter	PrintAsmOperand	SNES	DSP	LLVM	2,582	312	1	[]
[ "<s>", "static", "tree", "rs6000_fold_builtin", "(", "tree", "fndecl", ",", "int", "n_args", "ATTRIBUTE_UNUSED", ",", "tree", "*", "args", ",", "bool", "ignore", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "DECL_BUILT_IN_CLASS", "(", "fndecl", ")", "==", "BUILT_I...	[ "Target", "hook", "for", "early", "folding", "of", "built-ins", ",", "shamelessly", "stolen", "from", "ia64.cc", "." ]	[ "rs6000" ]	rs60006	rs6000_fold_builtin	rs6000	CPU	GCC	2,583	176	1	[]
[ "<s>", "void", "SIInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*",...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "R600", "SI", "SI", "SI", "1", "8", "32", "SI", "64", "SI", "128", "SI", "256", "SI", "512", "SI", "8", "32", "SI", "64", "SI", "96", "SI", "128", "SI", "256", "SI", "512", "SI", "1", "4", "\"SIInstrInfo::storeRegToStackSlot - Do not know how to\"", "\...	SIInstrInfo61	storeRegToStackSlot	R600	GPU	LLVM	2,584	374	1	[]
[ "<s>", "MCInst", "AArch64InstrInfo", "::", "getNop", "(", ")", "const", "{", "return", "MCInstBuilder", "(", "AArch64", "::", "HINT", ")", ".", "addImm", "(", "0", ")", ";", "}", "</s>" ]	[ "Return", "the", "noop", "instruction", "to", "use", "for", "a", "noop", "." ]	[ "AArch64", "AArch64", "AArch64::HINT", "0" ]	AArch64InstrInfo105	getNop	AArch64	CPU	LLVM	2,585	22	1	[]
[ "<s>", "MachineBasicBlock", "::", "iterator", "AArch64InstrInfo", "::", "insertOutlinedCall", "(", "Module", "&", "M", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "It", ",", "MachineFunction", "&", "MF", ",", "const", "...	[ "Insert", "a", "call", "to", "an", "outlined", "function", "into", "the", "program", "." ]	[ "AArch64", "AArch64", "AArch64::TCRETURNdi", "0", "AArch64::BL", "AArch64::STRXpre", "AArch64::SP", "AArch64::LR", "AArch64::SP", "16", "AArch64::BL", "AArch64::LDRXpost", "AArch64::SP", "AArch64::LR", "AArch64::SP", "16" ]	AArch64InstrInfo81	insertOutlinedCall	AArch64	CPU	LLVM	2,586	334	1	[]
[ "<s>", "static", "int", "rs6000_emit_p9_fp_minmax", "(", "rtx", "dest", ",", "rtx", "op", ",", "rtx", "true_cond", ",", "rtx", "false_cond", ")", "{", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "op", ")", ";", "rtx", "op0", "=", "XEXP", "(", "op...	[ "ISA", "3.0", "(", "power9", ")", "minmax", "subcase", "to", "emit", "a", "XSMAXCDP", "or", "XSMINCDP", "instruction", "for", "SF/DF", "scalars", ".", "Move", "TRUE_COND", "to", "DEST", "if", "OP", "of", "the", "operands", "of", "the", "last", "comparison"...	[ "rs6000", "0", "1", "0", "0", "0", "1" ]	rs60006	rs6000_emit_p9_fp_minmax	rs6000	CPU	GCC	2,587	171	1	[]
[ "<s>", "static", "tree", "sh_symbian_associated_type", "(", "tree", "decl", ")", "{", "tree", "t", "=", "NULL_TREE", ";", "if", "(", "TREE_CODE", "(", "TREE_TYPE", "(", "decl", ")", ")", "==", "METHOD_TYPE", ")", "return", "t", ";", "if", "(", "DECL_CONT...	[ "Return", "the", "type", "that", "we", "should", "use", "to", "determine", "if", "DECL", "is", "imported", "or", "exported", "." ]	[ "sh" ]	symbian	sh_symbian_associated_type	sh	CPU	GCC	2,588	54	1	[]
[ "<s>", "bool", "aarch64_float_const_representable_p", "(", "rtx", "x", ")", "{", "int", "point_pos", "=", "2", "*", "HOST_BITS_PER_WIDE_INT", "-", "1", ";", "int", "exponent", ";", "unsigned", "HOST_WIDE_INT", "mantissa", ",", "mask", ";", "REAL_VALUE_TYPE", "r"...	[ "Return", "true", "iff", "X", "can", "be", "represented", "by", "a", "quarter-precision", "floating", "point", "immediate", "operand", "X", ".", "Note", ",", "we", "can", "not", "represent", "0.0", "." ]	[ "aarch64", "2", "1", "2", "0", "1", "1", "5", "1", "0", "5", "0", "1", "4", "15", "5", "0", "7" ]	aarch64	aarch64_float_const_representable_p	aarch64	CPU	GCC	2,589	254	1	[]
[ "<s>", "static", "void", "annotate_constant_pool_refs", "(", "rtx_insn", "*", "insn", ")", "{", "if", "(", "s390_safe_relative_long_p", "(", "insn", ")", ")", "return", ";", "annotate_constant_pool_refs_1", "(", "&", "PATTERN", "(", "insn", ")", ")", ";", "}",...	[ "Annotate", "every", "literal", "pool", "reference", "in", "X", "by", "an", "UNSPEC_LTREF", "expression", ".", "Fix", "up", "MEMs", "as", "required", "." ]	[ "s390" ]	s390	annotate_constant_pool_refs	s390	MPU	GCC	2,590	28	1	[]
[ "<s>", "static", "inline", "long", "long", "load_byte", "(", "void", "*", "skb", "__attribute__", "(", "(", "unused", ")", ")", ",", "unsigned", "long", "long", "off", ")", "{", "return", "__builtin_bpf_load_byte", "(", "off", ")", ";", "}", "</s>" ]	[ "Functions", "to", "emit", "BPF_LD_ABS", "and", "BPF_LD_IND", "instructions", ".", "We", "provide", "the", "``", "standard", "''", "names", "as", "synonyms", "of", "the", "corresponding", "GCC", "builtins", ".", "Note", "how", "the", "SKB", "argument", "is", ...	[ "bpf" ]	bpf-helpers	load_byte	bpf	Virtual ISA	GCC	2,591	29	1	[]
[ "<s>", "void", "s390_d_target_versions", "(", "void", ")", "{", "if", "(", "TARGET_64BIT", ")", "{", "d_add_builtin_version", "(", "\"S390X\"", ")", ";", "d_add_builtin_version", "(", "\"SystemZ\"", ")", ";", "}", "else", "d_add_builtin_version", "(", "\"S390\"", ...	[ "Implement", "TARGET_D_CPU_VERSIONS", "for", "S/390", "and", "zSeries", "targets", "." ]	[ "s390", "\"S390X\"", "\"SystemZ\"", "\"S390\"", "\"D_SoftFloat\"", "\"D_HardFloat\"" ]	s390-d1	s390_d_target_versions	s390	MPU	GCC	2,592	48	1	[]
[ "<s>", "static", "bool", "mips_orphaned_high_part_p", "(", "mips_offset_table", "", "htab", ",", "rtx_insn", "", "insn", ")", "{", "enum", "mips_symbol_type", "type", ";", "rtx", "x", ",", "set", ";", "set", "=", "single_set", "(", "insn", ")", ";", "if"...	[ "Return", "true", "if", "INSN", "is", "a", "SET", "of", "an", "orphaned", "high-part", "relocation", ".", "HTAB", "is", "a", "hash", "table", "of", "mips_lo_sum_offsets", "that", "describes", "all", "the", "LO_SUMs", "in", "the", "current", "function", "." ]	[ "mips", "0", "0", "1", "0", "1", "0", "1" ]	mips	mips_orphaned_high_part_p	mips	CPU	GCC	2,593	140	1	[]
[ "<s>", "unsigned", "AArch64FastISel", "::", "getRegForGEPIndex", "(", "const", "Value", "*", "Idx", ")", "{", "Register", "IdxN", "=", "getRegForValue", "(", "Idx", ")", ";", "if", "(", "IdxN", "==", "0", ")", "return", "0", ";", "MVT", "PtrVT", "=", "...	[ "This", "is", "a", "wrapper", "around", "getRegForValue", "that", "also", "takes", "care", "of", "truncating", "or", "sign-extending", "the", "given", "getelementptr", "index", "value", "." ]	[ "AArch64", "AArch64", "0", "0", "\"AArch64 FastISel doesn't support types larger than i64\"" ]	AArch64FastISel18	getRegForGEPIndex	AArch64	CPU	LLVM	2,594	101	1	[]
[ "<s>", "bool", "mips_expand_block_move", "(", "rtx", "dest", ",", "rtx", "src", ",", "rtx", "length", ")", "{", "if", "(", "!", "ISA_HAS_LWL_LWR", ")", "return", "false", ";", "if", "(", "CONST_INT_P", "(", "length", ")", ")", "{", "if", "(", "INTVAL",...	[ "Expand", "a", "movmemsi", "instruction", ",", "which", "copies", "LENGTH", "bytes", "from", "memory", "reference", "SRC", "to", "memory", "reference", "DEST", "." ]	[ "mips" ]	mips4	mips_expand_block_move	mips	CPU	GCC	2,595	84	1	[]
[ "<s>", "void", "P2InstrInfo", "::", "adjustStackPtr", "(", "unsigned", "SP", ",", "int64_t", "amount", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "DebugLoc", "DL", "=", "I", "!=", "MBB", ".", "...	[ "Adjust", "SP", "by", "Amount", "bytes", "." ]	[ "P2", "P2", "P2::ADDri", "\"adjust stack pointer by \"", "\"\\n\"", "0", "P2::SUBri", "32", "9", "P2::AUGS", "9", "0x1ff", "\"Cannot adjust stack pointer by more than 32 bits (and adjusting by more than 20 bits never makes sense!)\"" ]	P2InstrInfo	adjustStackPtr	P2	MPU	LLVM	2,596	167	1	[]
[ "<s>", "int", "mn10300_symbolic_operand", "(", "rtx", "op", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{", "switch", "(", "GET_CODE", "(", "op", ")", ")", "{", "case", "SYMBOL_REF", ":", "case", "LABEL_REF", ":", "return", "1", ";", "case", "CO...	[ "Return", "1", "if", "X", "contains", "a", "symbolic", "expression", ".", "We", "know", "these", "expressions", "will", "have", "one", "of", "a", "few", "well", "defined", "forms", ",", "so", "we", "need", "only", "check", "those", "forms", "." ]	[ "mn10300", "1", "0", "0", "0", "1", "0" ]	mn10300	mn10300_symbolic_operand	mn10300	MPU	GCC	2,597	86	1	[]
[ "<s>", "bool", "X86InstrInfo", "::", "hasCommutePreference", "(", "MachineInstr", "&", "MI", ",", "bool", "&", "Commute", ")", "const", "{", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "!=", "X86", "::", "ADD32r...	[ "Returns", "true", "if", "we", "have", "preference", "on", "the", "operands", "order", "in", "MI", ",", "the", "commute", "decision", "is", "returned", "in", "Commute", "." ]	[ "X86", "X86", "X86::ADD32rr", "X86::ADD64rr", "1", "2" ]	X86InstrInfo (2)3	hasCommutePreference	X86	CPU	LLVM	2,598	178	1	[]
[ "<s>", "void", "emitGlobalVariable", "(", "const", "GlobalVariable", "*", "GV", ")", "override", "{", "}", "</s>" ]	[ "Emit", "the", "specified", "global", "variable", "to", "the", ".s", "file", "." ]	[ "NVPTX" ]	NVPTXAsmPrinter18	emitGlobalVariable	NVPTX	GPU	LLVM	2,599	11	1	[]

[ "<s>", "int", "aarch64_hard_regno_mode_ok", "(", "unsigned", "regno", ",", "machine_mode", "mode", ")", "{", "if", "(", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_CC", ")", "return", "regno", "==", "CC_REGNUM", ";", "if", "(", "regno", "==", "SP_REGNUM"...

[ "Implement", "HARD_REGNO_MODE_OK", "." ]

[ "aarch64", "1", "1", "1", "0" ]

aarch642

aarch64_hard_regno_mode_ok

aarch64

CPU

GCC

2,500

110

1

[]

[ "<s>", "void", "ix86_split_xorsign", "(", "rtx", "operands", "[", "]", ")", "{", "machine_mode", "mode", ",", "vmode", ";", "rtx", "dest", ",", "op0", ",", "mask", ",", "x", ";", "dest", "=", "operands", "[", "0", "]", ";", "op0", "=", "operands", ...

[ "Deconstruct", "an", "xorsign", "operation", "into", "bit", "masks", "." ]

[ "i386", "0", "1", "3" ]

i386-expand

ix86_split_xorsign

i386

CPU

GCC

2,501

123

1

[]

[ "<s>", "SDValue", "OR1KTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVec...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "OR1K", "OR1K", "ISD::OutputArg", "16", "OR1K", "0", "0", "\"Can only return in registers!\"", "1", "OR1K", "OR1K", "OR1K", "OR1K", "\"SRetReturnReg should have been set in LowerFormalArguments().\"", "OR1K::R11", "1", "OR1K::R11", "OR1KISD::RET_FLAG", "MVT::Other", "MVT::Other...

OR1KISelLowering

LowerReturn

OR1K

CPU

LLVM

2,502

402

1

[]

[ "<s>", "void", "SystemZPostRASchedStrategy", "::", "initialize", "(", "ScheduleDAGMI", "*", "dag", ")", "{", "DAG", "=", "dag", ";", "HazardRec", ".", "setDAG", "(", "dag", ")", ";", "HazardRec", ".", "Reset", "(", ")", ";", "}", "</s>" ]

[ "Initialize", "the", "strategy", "after", "building", "the", "DAG", "for", "a", "new", "region", "." ]

[ "SystemZ", "SystemZ" ]

SystemZMachineScheduler13

initialize

SystemZ

CPU

LLVM

2,503

28

1

[]

[ "<s>", "bool", "WebAssemblyAsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "OS", ")", "{", "if", "(", "!", "AsmPrinter", "::", "PrintAsmO...

[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]

[ "WebAssembly", "WebAssembly", "WebAssembly::INLINEASM" ]

WebAssemblyAsmPrinter (2)1

PrintAsmOperand

WebAssembly

Virtual ISA

LLVM

2,504

198

1

[]

[ "<s>", "bool", "invalidate", "(", "Function", "&", ",", "const", "PreservedAnalyses", "&", ")", "{", "return", "false", ";", "}", "</s>" ]

[ "Handle", "invalidation", "events", "from", "the", "new", "pass", "manager", "." ]

[ "AMDGPU" ]

AMDGPUAliasAnalysis

invalidate

AMDGPU

GPU

LLVM

2,505

15

1

[]

[ "<s>", "bool", "mep_reuse_lo_p", "(", "rtx", "lo", ",", "rtx", "gpr", ",", "rtx_insn", "*", "insn", ",", "bool", "gpr_dead_p", ")", "{", "bool", "result", "=", "mep_reuse_lo_p_1", "(", "lo", ",", "gpr", ",", "insn", ",", "gpr_dead_p", ")", ";", "extrac...

[ "A", "wrapper", "around", "mep_reuse_lo_p_1", "that", "preserves", "recog_data", "." ]

[ "mep" ]

mep

mep_reuse_lo_p

mep

CPU

GCC

2,506

40

1

[]

[ "<s>", "static", "bool", "xtensa_member_type_forces_blk", "(", "const_tree", ",", "machine_mode", "mode", ")", "{", "return", "mode", "==", "CQImode", "||", "mode", "==", "CHImode", ";", "}", "</s>" ]

[ "Disable", "the", "use", "of", "word-sized", "or", "smaller", "complex", "modes", "for", "structures", ",", "and", "for", "function", "arguments", "in", "particular", ",", "where", "they", "cause", "problems", "with", "register", "a7", ".", "The", "xtensa_copy...

[ "xtensa" ]

xtensa

xtensa_member_type_forces_blk

xtensa

MPU

GCC

2,507

20

1

[]

[ "<s>", "ScheduleDAGInstrs", "*", "createPostMachineScheduler", "(", "MachineSchedContext", "*", "C", ")", "const", "override", "{", "return", "new", "ScheduleDAGMI", "(", "C", ",", "llvm", "::", "make_unique", "<", "SystemZPostRASchedStrategy", ">", "(", "C", ")",...

[ "Similar", "to", "createMachineScheduler", "but", "used", "when", "postRA", "machine", "scheduling", "is", "enabled", "." ]

[ "SystemZ", "SystemZ" ]

SystemZTargetMachine10

createPostMachineScheduler

SystemZ

CPU

LLVM

2,508

31

1

[]

[ "<s>", "bool", "TOYDAGToDAGISel", "::", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "char", "ConstraintCode", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "{", "llvm_unreachable", "(", "\"SelectInlineAsmMemoryOp...

[ "SelectInlineAsmMemoryOperand", "-", "Select", "the", "specified", "address", "as", "a", "target", "addressing", "mode", ",", "according", "to", "the", "specified", "constraint", "." ]

[ "TOY", "TOY", "\"SelectInlineAsmMemoryOperand not implemented yet!\\n\"" ]

TOYISelDAGToDAG

SelectInlineAsmMemoryOperand

TOY

CPU

LLVM

2,509

29

1

[]

[ "<s>", "SDValue", "HexagonTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "assert", "(", "0", "&&", "\"Should not ...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "Hexagon", "Hexagon", "0", "\"Should not custom lower this!\"", "ISD::RETURNADDR", "ISD::FRAMEADDR", "ISD::GlobalTLSAddress", "0", "\"TLS not implemented for Hexagon.\"", "ISD::MEMBARRIER", "ISD::ATOMIC_FENCE", "ISD::GlobalAddress", "ISD::VASTART", "ISD::BR_JT", "ISD::DYNAMIC_STACKALLOC"...

HexagonISelLowering70

LowerOperation

Hexagon

DSP

LLVM

2,510

189

1

[]

[ "<s>", "void", "EmitInstruction", "(", "uint32_t", "Val", ",", "raw_ostream", "&", "OS", ")", "const", "{", "for", "(", "unsigned", "i", "=", "0", ";", "i", "!=", "4", ";", "++", "i", ")", "{", "EmitByte", "(", "Val", "&", "0xff", ",", "OS", ")",...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "TeeRISC", "0", "4", "0xff", "8" ]

TeeRISCMCCodeEmitter

EmitInstruction

TeeRISC

CPU

LLVM

2,511

42

1

[]

[ "<s>", "unsigned", "P2InstrInfo", "::", "removeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "int", "*", "BytesRemoved", ")", "const", "{", "assert", "(", "!", "BytesRemoved", "&&", "\"code size not handled\"", ")", ";", "MachineBasicBlock", "::", "iterator"...

[ "Remove", "the", "branching", "code", "at", "the", "end", "of", "the", "specific", "MBB", "." ]

[ "P2", "P2", "\"code size not handled\"", "0", "P2::JMPr", "P2::JMP" ]

P2InstrInfo

removeBranch

P2

MPU

LLVM

2,512

119

1

[]

[ "<s>", "void", "ARMConstantPoolValue", "::", "print", "(", "raw_ostream", "&", "O", ")", "const", "{", "if", "(", "CVal", ")", "O", "<<", "CVal", "->", "getName", "(", ")", ";", "else", "O", "<<", "S", ";", "if", "(", "Modifier", ")", "O", "<<", ...

[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]

[ "ARM", "ARM", "\"(\"", "\")\"", "0", "\"-(LPC\"", "\"+\"", "\"-.\"", "\")\"" ]

ARMConstantPoolValue10

print

ARM

CPU

LLVM

2,513

76

1

[]

[ "<s>", "void", "LC2200InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DstReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "Tar...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "LC2200", "LC2200", "LC2200::GRRegsRegClass", "LC2200::LW", "\"Can't load this register from stack slot\"", "0" ]

LC2200InstrInfo

loadRegFromStackSlot

LC2200

CPU

LLVM

2,514

106

1

[]

[ "<s>", "unsigned", "SPURegisterInfo", "::", "getFrameRegister", "(", "MachineFunction", "&", "MF", ")", "const", "{", "return", "SPU", "::", "R1", ";", "}", "</s>" ]

[ "Debug", "information", "queries", "." ]

[ "CellSPU", "SPU", "SPU::R1" ]

SPURegisterInfo2

getFrameRegister

CellSPU

MPU

LLVM

2,515

17

1

[]

[ "<s>", "void", "print", "(", "raw_ostream", "&", "OS", ")", "const", "{", "switch", "(", "Kind", ")", "{", "case", "K_Token", ":", "OS", "<<", "\"Tok \"", ";", "OS", ".", "write", "(", "Tok", ".", "Data", ",", "Tok", ".", "Length", ")", ";", "bre...

[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]

[ "Nyuzi", "\"Tok \"", "\"Reg \"", "\"Imm \"", "\"Mem \"", "\" \"", "\"0\"" ]

NyuziAsmParser

print

Nyuzi

GPU

LLVM

2,516

100

1

[]

[ "<s>", "SDValue", "SITargetLowering", "::", "handleD16VData", "(", "SDValue", "VData", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "EVT", "StoreVT", "=", "VData", ".", "getValueType", "(", ")", ";", "SDLoc", "DL", "(", "VData", ")", ";", "if", "(...

[ "Handle", "register", "layout", "difference", "for", "f16", "images", "for", "some", "subtargets", "." ]

[ "AMDGPU", "SI", "3", "\"Handle v3f16\"", "ISD::BITCAST", "ISD::BITCAST", "MVT::v2f16", "MVT::v2i32", "MVT::v4i32", "ISD::ZERO_EXTEND" ]

SIISelLowering139

handleD16VData

AMDGPU

GPU

LLVM

2,517

175

1

[]

[ "<s>", "MachineMemOperand", "::", "Flags", "AArch64TargetLowering", "::", "getTargetMMOFlags", "(", "const", "Instruction", "&", "I", ")", "const", "{", "if", "(", "Subtarget", "->", "getProcFamily", "(", ")", "==", "AArch64Subtarget", "::", "Falkor", "&&", "I",...

[ "This", "callback", "is", "used", "to", "inspect", "load/store", "instructions", "and", "add", "target-specific", "MachineMemOperand", "flags", "to", "them", "." ]

[ "AArch64", "AArch64", "AArch64" ]

AArch64ISelLowering (2)2

getTargetMMOFlags

AArch64

CPU

LLVM

2,518

44

1

[]

[ "<s>", "unsigned", "SIInstrInfo", "::", "insertIndirectBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "&", "DestBB", ",", "const", "DebugLoc", "&", "DL", ",", "int64_t", "BrOffset", ",", "RegScavenger", "*", "RS", ")", "const", "{", "...

[ "Insert", "an", "unconditional", "indirect", "branch", "at", "the", "end", "of", "MBB", "to", "NewDestBB", "." ]

[ "AMDGPU", "SI", "\"RegScavenger required for long branching\"", "\"new block should be inserted for expanding unconditional branch\"", "1", "AMDGPU::SReg_64RegClass", "AMDGPU::S_GETPC_B64", "\"post_getpc\"", "\"offset_lo\"", "\"offset_hi\"", "AMDGPU::S_ADD_U32", "AMDGPU::sub0", "0", "AMDGP...

SIInstrInfo120

insertIndirectBranch

AMDGPU

GPU

LLVM

2,519

490

1

[]

[ "<s>", "bool", "SIInstrInfo", "::", "isOperandLegal", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpIdx", ",", "const", "MachineOperand", "*", "MO", ")", "const", "{", "const", "MachineRegisterInfo", "&", "MRI", "=", "MI", "->", "getParent", "...

[ "Check", "if", "MO", "is", "a", "legal", "operand", "if", "it", "was", "the", "OpIdx", "Operand", "for", "MI", "." ]

[ "AMDGPU", "SI", "1", "AMDGPU::NoRegister", "0" ]

SIInstrInfo (3)

isOperandLegal

AMDGPU

GPU

LLVM

2,520

298

1

[]

[ "<s>", "bool", "SHUXIFrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "true", ";", "}", "</s>" ]

[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]

[ "SHUXI", "SHUXI" ]

SHUXIFrameLowering

hasFP

SHUXI

CPU

LLVM

2,521

16

1

[]

[ "<s>", "bool", "AMDGPUAsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "MF", ".", "setAlignment", "(", "8", ")", ";", "SetupMachineFunction", "(", "MF", ")", ";", "MCContext", "&", "Context", "=", "getObjFileLowering", "(...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AMDGPU", "AMDGPU", "8", "\".AMDGPU.config\"", "0", "AMDGPU", "AMDGPU", "SI", "AMDGPU", "SI", "SI", "AMDGPU", "AMDGPU", "1", "0", "AMDGPU::IsaVersion", "\"AMD\"", "\"AMDGPU\"", "R600", "0", "\".AMDGPU.csdata\"", "0", "AMDGPU", "\" Kernel info:\"", "\" codeLenInByte = ...

AMDGPUAsmPrinter3

runOnMachineFunction

AMDGPU

GPU

LLVM

2,522

489

1

[]

[ "<s>", "void", "buildLoad", "(", "unsigned", "Val", ",", "unsigned", "Addr", ",", "uint64_t", "Size", ",", "unsigned", "Alignment", ",", "MachinePointerInfo", "&", "MPO", ")", "{", "auto", "MMO", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getMachineM...

[ "Build", "and", "insert", "a", "G_LOAD", "instruction", ",", "while", "constructing", "the", "MachineMemOperand", "." ]

[ "ARM" ]

ARMCallLowering (2)

buildLoad

ARM

CPU

LLVM

2,523

55

1

[]

[ "<s>", "void", "X86InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", "RC", ")", "const", ...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "X86", "X86", "16" ]

X86InstrInfo134

loadRegFromStackSlot

X86

CPU

LLVM

2,524

105

1

[]

[ "<s>", "void", "notice_update_cc", "(", "rtx", "body", ",", "rtx", "insn", ")", "{", "switch", "(", "get_attr_cc", "(", "insn", ")", ")", "{", "case", "CC_NONE", ":", "break", ";", "case", "CC_NONE_0HIT", ":", "if", "(", "cc_status", ".", "value1", "!=...

[ "On", "the", "68000", ",", "all", "the", "insns", "to", "store", "in", "an", "address", "register", "fail", "to", "set", "the", "cc", "'s", ".", "However", ",", "in", "some", "cases", "these", "instructions", "can", "make", "it", "possibly", "invalid", ...

[ "v850", "0", "0", "0", "0", "0" ]

v8503

notice_update_cc

v850

MPU

GCC

2,525

131

1

[]

[ "<s>", "bool", "ok_for_simple_move_strict_operands", "(", "rtx", "*", "operands", ",", "enum", "machine_mode", "mode", ")", "{", "if", "(", "visium_flags_exposed", "&&", "gpc_reg_operand", "(", "operands", "[", "0", "]", ",", "mode", ")", "&&", "(", "gpc_reg_o...

[ "Return", "true", "if", "the", "operands", "are", "valid", "for", "a", "simple", "move", "strict", "insn", "." ]

[ "visium", "0", "1", "1" ]

visium2

ok_for_simple_move_strict_operands

visium

Virtual ISA

GCC

2,526

58

1

[]

[ "<s>", "bool", "convertSelectOfConstantsToMath", "(", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]

[ "Return", "true", "if", "a", "select", "of", "constants", "(", "select", "Cond", ",", "C1", ",", "C2", ")", "should", "be", "transformed", "into", "simple", "math", "ops", "with", "the", "condition", "value", "." ]

[ "X86" ]

X86ISelLowering128

convertSelectOfConstantsToMath

X86

CPU

LLVM

2,527

11

1

[]

[ "<s>", "static", "void", "mips_set_frame_expr", "(", "rtx", "frame_pattern", ")", "{", "rtx_insn", "*", "insn", ";", "insn", "=", "get_last_insn", "(", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "1", ";", "REG_NOTES", "(", "insn", ")", "=", ...

[ "Make", "the", "last", "instruction", "frame", "related", "and", "note", "that", "it", "performs", "the", "operation", "described", "by", "FRAME_PATTERN", "." ]

[ "mips", "1" ]

mips

mips_set_frame_expr

mips

CPU

GCC

2,528

43

1

[]

[ "<s>", "SDValue", "MCS51TargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Don't know how to ...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "MCS51", "MCS51", "\"Don't know how to custom lower this!\"", "ISD::SHL", "ISD::SRA", "ISD::SRL", "ISD::ROTL", "ISD::ROTR", "ISD::GlobalAddress", "ISD::BlockAddress", "ISD::BR_CC", "ISD::SELECT_CC", "ISD::SETCC", "ISD::VASTART", "ISD::SDIVREM", "ISD::UDIVREM" ]

MCS51ISelLowering

LowerOperation

MCS51

MPU

LLVM

2,529

166

1

[]

[ "<s>", "void", "AArch64TargetLowering", "::", "computeKnownBitsForTargetNode", "(", "const", "SDValue", "Op", ",", "KnownBits", "&", "Known", ",", "const", "APInt", "&", "DemandedElts", ",", "const", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", ")", "co...

[ "Determine", "which", "of", "the", "bits", "specified", "in", "Mask", "are", "known", "to", "be", "either", "zero", "or", "one", "and", "return", "them", "in", "the", "KnownZero/KnownOne", "bitsets", "." ]

[ "AArch64", "AArch64", "AArch64ISD::CSEL", "0", "1", "1", "1", "AArch64ISD::LOADgot", "AArch64ISD::ADDlow", "64", "32", "ISD::INTRINSIC_W_CHAIN", "1", "Intrinsic::ID", "Intrinsic::ID", "Intrinsic::aarch64_ldaxr", "Intrinsic::aarch64_ldxr", "ISD::INTRINSIC_WO_CHAIN", "ISD::INTRINSI...

AArch64ISelLowering10

computeKnownBitsForTargetNode

AArch64

CPU

LLVM

2,530

433

1

[]

[ "<s>", "void", "MipsInstrInfo", "::", "insertNoop", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "DebugLoc", "DL", ";", "}", "</s>" ]

[ "Insert", "a", "noop", "into", "the", "instruction", "stream", "at", "the", "specified", "point", "." ]

[ "Mips", "Mips" ]

MipsInstrInfo31

insertNoop

Mips

CPU

LLVM

2,531

20

1

[]

[ "<s>", "unsigned", "RISCVInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "0", ";", "ca...

[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...

[ "RI5CY", "RISCV", "0", "RISCV::SB", "RISCV::SH", "RISCV::SW", "RISCV::FSH", "RISCV::FSW", "RISCV::SD", "RISCV::FSD", "1", "2", "2", "0", "1", "0", "0" ]

RISCVInstrInfo

isStoreToStackSlot

RI5CY

CPU

LLVM

2,532

136

1

[]

[ "<s>", "BitVector", "AGCRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "return", "Reserved", ";", "}", "</s>" ]

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "AGC", "AGC" ]

AGCRegisterInfo

getReservedRegs

AGC

MPU

LLVM

2,533

24

1

[]

[ "<s>", "bool", "AArch64TargetLowering", "::", "hasPairedLoad", "(", "EVT", "LoadedType", ",", "Align", "&", "RequiredAligment", ")", "const", "{", "if", "(", "!", "LoadedType", ".", "isSimple", "(", ")", "||", "(", "!", "LoadedType", ".", "isInteger", "(", ...

[ "Return", "true", "if", "the", "target", "supplies", "and", "combines", "to", "a", "paired", "load", "two", "loaded", "values", "of", "type", "LoadedType", "next", "to", "each", "other", "in", "memory", "." ]

[ "AArch64", "AArch64", "1", "32", "64" ]

AArch64ISelLowering (2)2

hasPairedLoad

AArch64

CPU

LLVM

2,534

68

1

[]

[ "<s>", "bool", "X86AsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "StringRef", "IDVal", "=", "DirectiveID", ".", "getIdentifier", "(", ")", ";", "if", "(", "IDVal", "==", "\".word\"", ")", "return", "ParseDirectiveWord", "(", "2"...

[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]

[ "X86", "X86", "\".word\"", "2", "\".code\"", "\".att_syntax\"", "0", "\".intel_syntax\"", "1", "\"noprefix\"" ]

X86AsmParser (2)2

ParseDirective

X86

CPU

LLVM

2,535

151

1

[]

[ "<s>", "unsigned", "DCPU16InstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "DCPU16", "::", "MOV16rm", ")", "{", "if", "...

[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...

[ "Dcpu16", "DCPU16", "DCPU16::MOV16rm", "1", "1", "0", "0" ]

Dcpu16InstrInfo

isLoadFromStackSlot

Dcpu16

CPU

LLVM

2,536

74

1

[]

[ "<s>", "uint64_t", "R600MCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixup", ")", "const", "{", "if", "(", "MO", ".", "isReg", "(", ...

[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]

[ "R600", "0", "0" ]

R600MCCodeEmitter11

getMachineOpValue

R600

GPU

LLVM

2,537

109

1

[]

[ "<s>", "void", "ix86_register_pragmas", "(", "void", ")", "{", "targetm", ".", "target_option", ".", "pragma_parse", "=", "ix86_pragma_target_parse", ";", "c_register_addr_space", "(", "\"__seg_fs\"", ",", "ADDR_SPACE_SEG_FS", ")", ";", "c_register_addr_space", "(", "...

[ "Register", "target", "pragmas", ".", "We", "need", "to", "add", "the", "hook", "for", "parsing", "#", "pragma", "GCC", "option", "here", "rather", "than", "in", "i386.cc", "since", "it", "will", "pull", "in", "various", "preprocessor", "functions", ",", "...

[ "i386", "\"__seg_fs\"", "\"__seg_gs\"" ]

i386-c

ix86_register_pragmas

i386

CPU

GCC

2,538

33

1

[]

[ "<s>", "static", "int", "gen_v9_scc", "(", "rtx", "dest", ",", "enum", "rtx_code", "compare_code", ",", "rtx", "x", ",", "rtx", "y", ")", "{", "if", "(", "!", "TARGET_ARCH64", "&&", "(", "GET_MODE", "(", "x", ")", "==", "DImode", "||", "GET_MODE", "(...

[ "This", "function", "is", "used", "for", "v9", "only", ".", "CODE", "is", "the", "code", "for", "an", "Scc", "'s", "comparison", ".", "OPERANDS", "[", "0", "]", "is", "the", "target", "of", "the", "Scc", "insn", ".", "OPERANDS", "[", "1", "]", "is"...

[ "sparc", "0", "1", "0", "1", "1" ]

sparc4

gen_v9_scc

sparc

CPU

GCC

2,539

325

1

[]

[ "<s>", "bool", "ARM64AsmBackend", "::", "writeNopData", "(", "uint64_t", "Count", ",", "MCObjectWriter", "*", "OW", ")", "const", "{", "if", "(", "(", "Count", "&", "3", ")", "!=", "0", ")", "{", "for", "(", "uint64_t", "i", "=", "0", ",", "e", "="...

[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]

[ "ARM64", "ARM64", "3", "0", "0", "3", "0", "4", "0", "0xd503201f" ]

ARM64AsmBackend

writeNopData

ARM64

CPU

LLVM

2,540

84

1

[]

[ "<s>", "bool", "VLIWResourceModel", "::", "reserveResources", "(", "SUnit", "*", "SU", ")", "{", "bool", "startNewCycle", "=", "false", ";", "if", "(", "!", "SU", ")", "{", "ResourcesModel", "->", "clearResources", "(", ")", ";", "Packet", ".", "clear", ...

[ "Keep", "track", "of", "available", "resources", "." ]

[ "Hexagon", "\"Packet[\"", "\"]:\\n\"", "0", "\"\\t[\"", "\"] SU(\"", "\")\\t\"" ]

HexagonMachineScheduler20

reserveResources

Hexagon

DSP

LLVM

2,541

278

1

[]

[ "<s>", "static", "enum", "arm_pcs", "arm_get_pcs_model", "(", "const_tree", "type", ",", "const_tree", "decl", "ATTRIBUTE_UNUSED", ")", "{", "bool", "user_convention", "=", "false", ";", "enum", "arm_pcs", "user_pcs", "=", "arm_pcs_default", ";", "tree", "attr", ...

[ "Get", "the", "PCS", "variant", "to", "use", "for", "this", "call", ".", "TYPE", "is", "the", "function", "'s", "type", "specification", ",", "DECL", "is", "the", "specific", "declartion", ".", "DECL", "may", "be", "null", "if", "the", "call", "could", ...

[ "arm", "\"pcs\"", "\"non-AAPCS derived PCS variant\"", "\"variadic functions must use the base AAPCS variant\"", "\"PCS variant\"" ]

arm

arm_get_pcs_model

arm

CPU

GCC

2,542

176

1

[]

[ "<s>", "void", "HexagonMCELFStreamer", "::", "EmitInstruction", "(", "const", "MCInst", "&", "MCB", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "bool", ")", "{", "assert", "(", "MCB", ".", "getOpcode", "(", ")", "==", "Hexagon", "::", "BUNDLE", ")", ...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "Hexagon", "Hexagon", "Hexagon::BUNDLE", "Hexagon", "Hexagon", "0", "Hexagon" ]

HexagonMCELFStreamer

EmitInstruction

Hexagon

DSP

LLVM

2,543

104

1

[]

[ "<s>", "void", "function_builder", "::", "allocate_argument_types", "(", "const", "function_instance", "&", "instance", ",", "vec", "<", "tree", ">", "&", "argument_types", ")", "const", "{", "for", "(", "unsigned", "int", "i", "=", "0", ";", "instance", "."...

[ "Allocate", "arguments", "of", "the", "function", "." ]

[ "riscv", "0" ]

riscv-vector-builtins

allocate_argument_types

riscv

CPU

GCC

2,544

67

1

[]

[ "<s>", "void", "AMDGPUMCInstLower", "::", "lower", "(", "const", "MachineInstr", "*", "MI", ",", "MCInst", "&", "OutMI", ")", "const", "{", "unsigned", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "const", "auto", "*", "TII", "=", "static_cast"...

[ "The", "instruction", "is", "lowered", "." ]

[ "AMDGPU", "AMDGPU", "SI", "AMDGPU::S_SETPC_B64_return", "AMDGPU::S_SETPC_B64", "AMDGPU::SI_CALL", "AMDGPU::S_SWAPPC_B64", "0", "1", "AMDGPU::SI_TCRETURN", "AMDGPU::S_SETPC_B64", "1", "\"AMDGPUMCInstLower::lower - Pseudo instruction doesn't have \"", "\"a target-specific version: \"" ]

AMDGPUMCInstLower37

lower

AMDGPU

GPU

LLVM

2,545

243

1

[]

[ "<s>", "void", "HexagonDAGToDAGISel", "::", "PreprocessISelDAG", "(", ")", "{", "SelectionDAG", "&", "DAG", "=", "*", "CurDAG", ";", "std", "::", "vector", "<", "SDNode", "*", ">", "Nodes", ";", "for", "(", "SDNode", "&", "Node", ":", "DAG", ".", "alln...

[ "PreprocessISelDAG", "-", "This", "hook", "allows", "targets", "to", "hack", "on", "the", "graph", "before", "instruction", "selection", "starts", "." ]

[ "Hexagon", "Hexagon", "ISD::OR", "ISD::SELECT", "1", "2", "0", "1", "0", "ISD::SELECT", "0", "1", "2", "ISD::OR", "ISD::SELECT", "ISD::OR", "ISD::SELECT" ]

HexagonISelDAGToDAG41

PreprocessISelDAG

Hexagon

DSP

LLVM

2,546

407

1

[]

[ "<s>", "bool", "NyuziTTIImpl", "::", "hasBranchDivergence", "(", ")", "const", "{", "return", "false", ";", "}", "</s>" ]

[ "Return", "true", "if", "branch", "divergence", "exists", "." ]

[ "Nyuzi", "Nyuzi" ]

NyuziTargetTransformInfo

hasBranchDivergence

Nyuzi

GPU

LLVM

2,547

12

1

[]

[ "<s>", "static", "int", "fp_regs_to_save", "(", "void", ")", "{", "int", "i", ",", "n", "=", "0", ";", "if", "(", "!", "TARGET_AM33_2", ")", "return", "0", ";", "for", "(", "i", "=", "FIRST_FP_REGNUM", ";", "i", "<=", "LAST_FP_REGNUM", ";", "++", "...

[ "Count", "the", "number", "of", "FP", "registers", "that", "have", "to", "be", "saved", "." ]

[ "mn10300", "0", "0" ]

mn103004

fp_regs_to_save

mn10300

MPU

GCC

2,548

55

1

[]

[ "<s>", "void", "AMDGPUPassConfig", "::", "addIRPasses", "(", ")", "{", "const", "AMDGPUTargetMachine", "&", "TM", "=", "getAMDGPUTargetMachine", "(", ")", ";", "disablePass", "(", "&", "StackMapLivenessID", ")", ";", "disablePass", "(", "&", "FuncletLayoutID", "...

[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "R600", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU" ]

AMDGPUTargetMachine83

addIRPasses

AMDGPU

GPU

LLVM

2,549

263

1

[]

[ "<s>", "bool", "AMDGPUInstrInfo", "::", "unfoldMemoryOperand", "(", "SelectionDAG", "&", "DAG", ",", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDNode", "*", ">", "&", "NewNodes", ")", "const", "{", "return", "false", ";", "}", "</s>" ]

[ "unfoldMemoryOperand", "-", "Separate", "a", "single", "instruction", "which", "folded", "a", "load", "or", "a", "store", "or", "a", "load", "and", "a", "store", "into", "two", "or", "more", "instruction", "." ]

[ "R600" ]

AMDGPUInstrInfo10

unfoldMemoryOperand

R600

GPU

LLVM

2,550

27

1

[]

[ "<s>", "void", "ARCompactInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", "RC", ",", "con...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "ARCompact", "ARC", "ARC::LDrli", "0" ]

ARCompactInstrInfo

loadRegFromStackSlot

ARCompact

MPU

LLVM

2,551

85

1

[]

[ "<s>", "bool", "RISCVAsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", "Opcode", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "uint64_t", "&", "ErrorInfo", ",", "bool", "MatchingInlineAsm", ")...

[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]

[ "RISCV", "RISCV", "0", "\"Unknown missing feature!\"", "\"instruction requires:\"", "1", "0", "8", "1", "\" \"", "1", "0U", "\"too few operands for instruction\"", "RISCV", "\"invalid operand for instruction\"", "\"invalid instruction\"" ]

RISCVAsmParser (2)1

MatchAndEmitInstruction

RISCV

CPU

LLVM

2,552

294

1

[]

[ "<s>", "bool", "csky_tls_referenced_p", "(", "rtx", "x", ")", "{", "if", "(", "!", "TARGET_TLS", ")", "return", "false", ";", "subrtx_iterator", "::", "array_type", "array", ";", "FOR_EACH_SUBRTX", "(", "iter", ",", "array", ",", "x", ",", "ALL", ")", "{...

[ "Return", "TRUE", "if", "X", "contains", "any", "references", "to", "TLS", "symbols", "." ]

[ "csky", "0", "1" ]

csky

csky_tls_referenced_p

csky

CPU

GCC

2,553

85

1

[]

[ "<s>", "static", "bool", "ia64_legitimate_address_p", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "rtx", "x", ",", "bool", "strict", ")", "{", "if", "(", "ia64_legitimate_address_reg", "(", "x", ",", "strict", ")", ")", "return", "true", ";", "else",...

[ "Implement", "TARGET_LEGITIMATE_ADDRESS_P", "." ]

[ "ia64", "0", "0", "0", "0", "0", "1" ]

ia64

ia64_legitimate_address_p

ia64

CPU

GCC

2,554

128

1

[]

[ "<s>", "void", "XCoreFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineBasicBlock", "::", "it...

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "XCore", "XCore", "XCore", "XCore", "XCore", "XCore", "XCore::R10", "XCore::SETSP_1r", "4", "0", "\"Misaligned frame size\"", "4", "\"emitEpilogue Frame size too big: \"", "4", "XCore::R10", "0", "0", "4", "XCore::LR", "0", "XCore::RETSP_u6", "XCore::RETSP_lu6", "XCore::R...

XCoreFrameLowering36

emitEpilogue

XCore

MPU

LLVM

2,555

474

1

[]

[ "<s>", "void", "CSKYRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "&&", ...

[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]

[ "CSKY", "CSKY", "0", "\"Unexpected non-zero SPAdj value\"" ]

CSKYRegisterInfo

eliminateFrameIndex

CSKY

CPU

LLVM

2,556

32

1

[]

[ "<s>", "ScheduleHazardRecognizer", "::", "HazardType", "HexagonHazardRecognizer", "::", "getHazardType", "(", "SUnit", "*", "SU", ",", "int", "stalls", ")", "{", "MachineInstr", "*", "MI", "=", "SU", "->", "getInstr", "(", ")", ";", "if", "(", "!", "MI", "...

[ "getHazardType", "-", "Return", "the", "hazard", "type", "of", "emitting", "this", "node", "." ]

[ "Hexagon", "Hexagon", "\"*** Hazard in cycle \"", "\", \"", "1", "0", "\"*** Try .new version? \"", "\"\\n\"", "\"*** .cur Hazard in cycle \"", "\", \"" ]

HexagonHazardRecognizer4

getHazardType

Hexagon

DSP

LLVM

2,557

253

1

[]

[ "<s>", "static", "unsigned", "char", "ix86_class_max_nregs", "(", "reg_class_t", "rclass", ",", "machine_mode", "mode", ")", "{", "if", "(", "MAYBE_INTEGER_CLASS_P", "(", "rclass", ")", ")", "{", "if", "(", "mode", "==", "XFmode", ")", "return", "(", "TARGET...

[ "Implement", "the", "TARGET_CLASS_MAX_NREGS", "hook", ".", "On", "the", "80386", ",", "this", "is", "the", "size", "of", "MODE", "in", "words", ",", "except", "in", "the", "FP", "regs", ",", "where", "a", "single", "reg", "is", "always", "enough", "." ]

[ "i386", "2", "3", "4", "6", "2", "1" ]

i386

ix86_class_max_nregs

i386

CPU

GCC

2,558

82

1

[]

[ "<s>", "unsigned", "RISCVInstrInfo", "::", "insertIndirectBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "&", "DestBB", ",", "const", "DebugLoc", "&", "DL", ",", "int64_t", "BrOffset", ",", "RegScavenger", "*", "RS", ")", "const", "{", ...

[ "Insert", "an", "unconditional", "indirect", "branch", "at", "the", "end", "of", "MBB", "to", "NewDestBB", "." ]

[ "RISCV", "RISCV", "\"RegScavenger required for long branching\"", "\"new block should be inserted for expanding unconditional branch\"", "1", "32", "\"Branch offsets outside of the signed 32-bit range not supported\"", "RISCV::GPRRegClass", "RISCV::PseudoJump", "RISCVII::MO_CALL", "RISCV::GPRReg...

RISCVInstrInfo (2)

insertIndirectBranch

RISCV

CPU

LLVM

2,559

213

1

[]

[ "<s>", "unsigned", "X86InstrInfo", "::", "isLoadFromStackSlotPostFE", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "if", "(", "isFrameLoadOpcode", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "{", "unsigned",...

[ "isLoadFromStackSlotPostFE", "-", "Check", "for", "post-frame", "ptr", "elimination", "stack", "locations", "as", "well", "." ]

[ "X86", "X86", "0" ]

X86InstrInfo (2)1

isLoadFromStackSlotPostFE

X86

CPU

LLVM

2,560

67

1

[]

[ "<s>", "void", "mips_final_prescan_insn", "(", "rtx_insn", "*", "insn", ",", "rtx", "*", "opvec", ",", "int", "noperands", ")", "{", "if", "(", "INSN_P", "(", "insn", ")", "&&", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "==", "UNSPEC_VOLATILE", ...

[ "Implement", "FINAL_PRESCAN_INSN", "." ]

[ "mips", "1", "\"__pool_\"", "0", "0" ]

mips

mips_final_prescan_insn

mips

CPU

GCC

2,561

86

1

[]

[ "<s>", "void", "GCNPassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "&", "PostRAHazardRecognizerID", ")", ";", "addPass", "(", "createSIInsertWaitsPass", "(", ")", ")", ";", "addPass", "(", "createSIShrinkInstructionsPass", "(", ")", ")", ";",...

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "AMDGPU", "SI", "SI", "SI", "SI" ]

AMDGPUTargetMachine113

addPreEmitPass

AMDGPU

GPU

LLVM

2,562

47

1

[]

[ "<s>", "virtual", "const", "TargetRegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{", "return", "RI", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "XNCM" ]

XNCMInstrInfo

getRegisterInfo

XNCM

CPU

LLVM

2,563

13

1

[]

[ "<s>", "bool", "MOSInstrInfo", "::", "expandPostRAPseudo", "(", "MachineInstr", "&", "MI", ")", "const", "{", "MachineIRBuilder", "Builder", "(", "MI", ")", ";", "bool", "Changed", "=", "true", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "...

[ "This", "function", "is", "called", "for", "all", "pseudo", "instructions", "that", "remain", "after", "register", "allocation", "." ]

[ "MOS", "MOS", "MOS::INC", "MOS::DEC", "MOS::LDAbsIdx", "MOS::LDImm1", "MOS::LDImm16", "MOS::LDImm16Remat", "MOS::LDZ", "MOS::CMPNZImm", "MOS::CMPNZImag8", "MOS::CMPNZAbs", "MOS::CMPNZAbsIdx", "MOS::CMPNZIndirIdx", "MOS::SBCNZImm", "MOS::SBCNZImag8", "MOS::SBCNZAbs", "MOS::SBCNZAbsI...

MOSInstrInfo

expandPostRAPseudo

MOS

MPU

LLVM

2,564

222

1

[]

[ "<s>", "void", "SITargetLowering", "::", "AdjustInstrPostInstrSelection", "(", "MachineInstr", "*", "MI", ",", "SDNode", "*", "Node", ")", "const", "{", "const", "SIInstrInfo", "*", "TII", "=", "static_cast", "<", "const", "SIInstrInfo", "*", ">", "(", "Subtar...

[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'hasPostISelHook", "'", "flag", "." ]

[ "AMDGPU", "SI", "SI", "SI", "0", "12", "3", "4", "0", "0", "4", "1", "1", "0", "1", "AMDGPU::VGPR_32RegClass", "2", "AMDGPU::VReg_64RegClass", "3", "AMDGPU::VReg_96RegClass", "AMDGPU::getAtomicNoRetOp", "1", "0", "0" ]

SIISelLowering18

AdjustInstrPostInstrSelection

AMDGPU

GPU

LLVM

2,565

313

1

[]

[ "<s>", "static", "rtx", "sparc_struct_value_rtx", "(", "tree", "fndecl", ",", "int", "incoming", ")", "{", "if", "(", "TARGET_ARCH64", ")", "return", "0", ";", "else", "{", "rtx", "mem", ";", "if", "(", "incoming", ")", "mem", "=", "gen_frame_mem", "(", ...

[ "Handle", "the", "TARGET_STRUCT_VALUE", "target", "hook", ".", "Return", "where", "to", "find", "the", "structure", "return", "value", "address", "." ]

[ "sparc", "0", "2", "0xfff", "0", "8", "4", "0", "4", "0" ]

sparc5

sparc_struct_value_rtx

sparc

CPU

GCC

2,566

244

1

[]

[ "<s>", "bool", "PPCSubtarget", "::", "useAA", "(", ")", "const", "{", "return", "needsAggressiveScheduling", "(", "DarwinDirective", ")", ";", "}", "</s>" ]

[ "Enable", "use", "of", "alias", "analysis", "during", "code", "generation", "(", "during", "MI", "scheduling", ",", "DAGCombine", ",", "etc", ".", ")", "." ]

[ "PowerPC", "PPC" ]

PPCSubtarget (2)

useAA

PowerPC

CPU

LLVM

2,567

15

1

[]

[ "<s>", "void", "PPCDAGToDAGISel", "::", "PreprocessISelDAG", "(", ")", "{", "SelectionDAG", "::", "allnodes_iterator", "Position", "(", "CurDAG", "->", "getRoot", "(", ")", ".", "getNode", "(", ")", ")", ";", "++", "Position", ";", "bool", "MadeChange", "=",...

[ "PreprocessISelDAG", "-", "This", "hook", "allows", "targets", "to", "hack", "on", "the", "graph", "before", "instruction", "selection", "starts", "." ]

[ "PowerPC", "PPC", "ISD::OR", "\"PPC DAG preprocessing replacing:\\nOld: \"", "\"\\nNew: \"", "\"\\n\"", "0" ]

PPCISelDAGToDAG31

PreprocessISelDAG

PowerPC

CPU

LLVM

2,568

191

1

[]

[ "<s>", "static", "char", "*", "to_host_file_spec", "(", "char", "*", "filespec", ")", "{", "strcpy", "(", "new_host_filespec", ",", "\"\"", ")", ";", "if", "(", "strchr", "(", "filespec", ",", "']'", ")", "||", "strchr", "(", "filespec", ",", "':'", ")...

[ "Translate", "a", "Unix", "syntax", "file", "specification", "FILESPEC", "into", "VMS", "syntax", ".", "If", "indicators", "of", "VMS", "syntax", "found", ",", "return", "input", "string", ".", "Return", "a", "pointer", "to", "a", "static", "buffer", "." ]

[ "alpha", "\"\"", "1", "1" ]

vms-cc1

to_host_file_spec

alpha

MPU

GCC

2,569

65

1

[]

[ "<s>", "BitVector", "SIRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "AMDGPU", "::", "INDIRECT_BASE_ADDR", ")"...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "AMDGPU", "SI", "AMDGPU::INDIRECT_BASE_ADDR", "AMDGPU::EXEC", "AMDGPU::FLAT_SCR", "AMDGPU::TBA", "AMDGPU::TMA", "AMDGPU::TTMP0_TTMP1", "AMDGPU::TTMP2_TTMP3", "AMDGPU::TTMP4_TTMP5", "AMDGPU::TTMP6_TTMP7", "AMDGPU::TTMP8_TTMP9", "AMDGPU::TTMP10_TTMP11", "AMDGPU::SGPR_32RegClass", "AMDGPU::...

SIRegisterInfo106

getReservedRegs

AMDGPU

GPU

LLVM

2,570

378

1

[]

[ "<s>", "Relocator", "::", "Size", "ARMRelocator", "::", "getSize", "(", "Relocation", "::", "Type", "pType", ")", "const", "{", "return", "32", ";", "}", "</s>" ]

[ "Return", "the", "number", "of", "bytes", "in", "the", "encoding", "of", "this", "instruction", ",", "or", "zero", "if", "the", "encoding", "size", "can", "not", "be", "known", "from", "the", "opcode", "." ]

[ "ARM", "ARM", "32" ]

ARMRelocator

getSize

ARM

CPU

LLVM

2,571

18

1

[]

[ "<s>", "void", "PPCAIXAsmPrinter", "::", "emitGlobalVariable", "(", "const", "GlobalVariable", "*", "GV", ")", "{", "ValidateGV", "(", "GV", ")", ";", "if", "(", "isSpecialLLVMGlobalArrayForStaticInit", "(", "GV", ")", ")", "return", ";", "MCSymbolXCOFF", "*", ...

[ "Emit", "the", "specified", "global", "variable", "to", "the", ".s", "file", "." ]

[ "PowerPC", "PPC", "\"Encountered a global variable kind that is \"", "\"not supported yet.\"" ]

PPCAsmPrinter62

emitGlobalVariable

PowerPC

CPU

LLVM

2,572

318

1

[]

[ "<s>", "const", "WebAssemblyInstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]

[ "TargetInstrInfo", "getter", "." ]

[ "WebAssembly", "WebAssembly" ]

WebAssemblySubtarget

getInstrInfo

WebAssembly

Virtual ISA

LLVM

2,573

14

1

[]

[ "<s>", "HOST_WIDE_INT", "rs6000_initial_elimination_offset", "(", "int", "from", ",", "int", "to", ")", "{", "rs6000_stack_t", "*", "info", "=", "rs6000_stack_info", "(", ")", ";", "HOST_WIDE_INT", "offset", ";", "if", "(", "from", "==", "HARD_FRAME_POINTER_REGNUM...

[ "Define", "the", "offset", "between", "two", "registers", ",", "FROM", "to", "be", "eliminated", "and", "its", "replacement", "TO", ",", "at", "the", "start", "of", "a", "routine", "." ]

[ "powerpcspe", "0", "0", "0", "0", "0" ]

powerpcspe

rs6000_initial_elimination_offset

powerpcspe

CPU

GCC

2,574

177

1

[]

[ "<s>", "bool", "AZPRAsmPrinter", "::", "isBlockOnlyReachableByFallthrough", "(", "const", "MachineBasicBlock", "*", "MBB", ")", "const", "{", "const", "MachineBasicBlock", "*", "Pred", "=", "*", "MBB", "->", "pred_begin", "(", ")", ";", "MachineBasicBlock", "::", ...

[ "isBlockOnlyReachableByFallthough", "-", "Return", "true", "if", "the", "basic", "block", "has", "exactly", "one", "predecessor", "and", "the", "control", "transfer", "mechanism", "between", "the", "predecessor", "and", "this", "block", "is", "a", "fall-through", ...

[ "AZPR", "AZPR", "AZPR::BE", "0", "1" ]

AZPRAsmPrinter

isBlockOnlyReachableByFallthrough

AZPR

CPU

LLVM

2,575

156

1

[]

[ "<s>", "static", "bool", "available_occurrence_p", "(", "const", "bb_info", "*", "bb", ",", "const", "vector_insn_info", "dem", ")", "{", "insn_info", "*", "insn", "=", "dem", ".", "get_insn", "(", ")", ";", "if", "(", "dem", ".", "has_avl_reg", "(", ")"...

[ "An", "``", "available", "occurrence", "''", "is", "one", "that", "is", "the", "last", "occurrence", "in", "the", "basic", "block", "and", "the", "operands", "are", "not", "modified", "by", "following", "statements", "in", "the", "basic", "block", "[", "in...

[ "riscv" ]

riscv-vsetvl

available_occurrence_p

riscv

CPU

GCC

2,576

162

1

[]

[ "<s>", "bool", "HexagonBitSimplify", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "auto", "&", "HST", "=", "MF", ".", "get...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]

HexagonBitSimplify14

runOnMachineFunction

Hexagon

DSP

LLVM

2,577

371

1

[]

[ "<s>", "PPCSubtarget", "::", "PPCSubtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "PPCTargetMachine", "&", "TM", ",", "bool", "is64Bit", ",...

[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]

[ "PowerPC", "PPC", "PPC", "PPC", "PPC", "PPC" ]

PPCSubtarget1

PPCSubtarget

PowerPC

CPU

LLVM

2,578

105

1

[]

[ "<s>", "virtual", "const", "TeeRISCInstrInfo", "*", "getInstrInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]

[ "TargetInstrInfo", "getter", "." ]

[ "TeeRISC", "TeeRISC" ]

TeeRISCTargetMachine

getInstrInfo

TeeRISC

CPU

LLVM

2,579

14

1

[]

[ "<s>", "void", "h8300_swap_out_of_er6", "(", "rtx", "addr", ")", "{", "rtx", "insn", ";", "if", "(", "REGNO", "(", "addr", ")", "!=", "SP_REG", ")", "emit_move_insn", "(", "addr", ",", "hard_frame_pointer_rtx", ")", ";", "insn", "=", "pop", "(", "HARD_FR...

[ "Move", "the", "current", "value", "of", "er6", "into", "ADDR", "and", "pop", "its", "old", "value", "from", "the", "stack", "." ]

[ "h8300", "2", "4" ]

h83004

h8300_swap_out_of_er6

h8300

MPU

GCC

2,580

81

1

[]

[ "<s>", "void", "NVPTXTargetStreamer", "::", "emitRawBytes", "(", "StringRef", "Data", ")", "{", "MCTargetStreamer", "::", "emitRawBytes", "(", "Data", ")", ";", "const", "MCAsmInfo", "*", "MAI", "=", "Streamer", ".", "getContext", "(", ")", ".", "getAsmInfo", ...

[ "Emit", "the", "bytes", "in", "Data", "into", "the", "output", "." ]

[ "NVPTX", "NVPTX", "40", "1", "1", "0", "128", "1", "1", "\",\"" ]

NVPTXTargetStreamer

emitRawBytes

NVPTX

GPU

LLVM

2,581

203

1

[]

[ "<s>", "bool", "SNESAsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNum", ",", "unsigned", "AsmVariant", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "bool", "Error", "=", ...

[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]

[ "SNES", "SNES", "0", "1", "0", "0", "0", "\"Operand must be a register when you're\"", "\"using 'A'..'Z' operand extracodes.\"", "0", "1", "SNES", "SNES", "8", "2", "\"Only 8 and 16 bit regs are supported.\"", "\"Multibyte index out of range.\"", "2", "SNES::sub_hi", "SNES::sub...

SNESAsmPrinter

PrintAsmOperand

SNES

DSP

LLVM

2,582

312

1

[]

[ "<s>", "static", "tree", "rs6000_fold_builtin", "(", "tree", "fndecl", ",", "int", "n_args", "ATTRIBUTE_UNUSED", ",", "tree", "*", "args", ",", "bool", "ignore", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "DECL_BUILT_IN_CLASS", "(", "fndecl", ")", "==", "BUILT_I...

[ "Target", "hook", "for", "early", "folding", "of", "built-ins", ",", "shamelessly", "stolen", "from", "ia64.cc", "." ]

[ "rs6000" ]

rs60006

rs6000_fold_builtin

rs6000

CPU

GCC

2,583

176

1

[]

[ "<s>", "void", "SIInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*",...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "R600", "SI", "SI", "SI", "1", "8", "32", "SI", "64", "SI", "128", "SI", "256", "SI", "512", "SI", "8", "32", "SI", "64", "SI", "96", "SI", "128", "SI", "256", "SI", "512", "SI", "1", "4", "\"SIInstrInfo::storeRegToStackSlot - Do not know how to\"", "\...

SIInstrInfo61

storeRegToStackSlot

R600

GPU

LLVM

2,584

374

1

[]

[ "<s>", "MCInst", "AArch64InstrInfo", "::", "getNop", "(", ")", "const", "{", "return", "MCInstBuilder", "(", "AArch64", "::", "HINT", ")", ".", "addImm", "(", "0", ")", ";", "}", "</s>" ]

[ "Return", "the", "noop", "instruction", "to", "use", "for", "a", "noop", "." ]

[ "AArch64", "AArch64", "AArch64::HINT", "0" ]

AArch64InstrInfo105

getNop

AArch64

CPU

LLVM

2,585

22

1

[]

[ "<s>", "MachineBasicBlock", "::", "iterator", "AArch64InstrInfo", "::", "insertOutlinedCall", "(", "Module", "&", "M", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "It", ",", "MachineFunction", "&", "MF", ",", "const", "...

[ "Insert", "a", "call", "to", "an", "outlined", "function", "into", "the", "program", "." ]

[ "AArch64", "AArch64", "AArch64::TCRETURNdi", "0", "AArch64::BL", "AArch64::STRXpre", "AArch64::SP", "AArch64::LR", "AArch64::SP", "16", "AArch64::BL", "AArch64::LDRXpost", "AArch64::SP", "AArch64::LR", "AArch64::SP", "16" ]

AArch64InstrInfo81

insertOutlinedCall

AArch64

CPU

LLVM

2,586

334

1

[]

[ "<s>", "static", "int", "rs6000_emit_p9_fp_minmax", "(", "rtx", "dest", ",", "rtx", "op", ",", "rtx", "true_cond", ",", "rtx", "false_cond", ")", "{", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "op", ")", ";", "rtx", "op0", "=", "XEXP", "(", "op...

[ "ISA", "3.0", "(", "power9", ")", "minmax", "subcase", "to", "emit", "a", "XSMAXCDP", "or", "XSMINCDP", "instruction", "for", "SF/DF", "scalars", ".", "Move", "TRUE_COND", "to", "DEST", "if", "OP", "of", "the", "operands", "of", "the", "last", "comparison"...

[ "rs6000", "0", "1", "0", "0", "0", "1" ]

rs60006

rs6000_emit_p9_fp_minmax

rs6000

CPU

GCC

2,587

171

1

[]

[ "<s>", "static", "tree", "sh_symbian_associated_type", "(", "tree", "decl", ")", "{", "tree", "t", "=", "NULL_TREE", ";", "if", "(", "TREE_CODE", "(", "TREE_TYPE", "(", "decl", ")", ")", "==", "METHOD_TYPE", ")", "return", "t", ";", "if", "(", "DECL_CONT...

[ "Return", "the", "type", "that", "we", "should", "use", "to", "determine", "if", "DECL", "is", "imported", "or", "exported", "." ]

[ "sh" ]

symbian

sh_symbian_associated_type

sh

CPU

GCC

2,588

54

1

[]

[ "<s>", "bool", "aarch64_float_const_representable_p", "(", "rtx", "x", ")", "{", "int", "point_pos", "=", "2", "*", "HOST_BITS_PER_WIDE_INT", "-", "1", ";", "int", "exponent", ";", "unsigned", "HOST_WIDE_INT", "mantissa", ",", "mask", ";", "REAL_VALUE_TYPE", "r"...

[ "Return", "true", "iff", "X", "can", "be", "represented", "by", "a", "quarter-precision", "floating", "point", "immediate", "operand", "X", ".", "Note", ",", "we", "can", "not", "represent", "0.0", "." ]

[ "aarch64", "2", "1", "2", "0", "1", "1", "5", "1", "0", "5", "0", "1", "4", "15", "5", "0", "7" ]

aarch64

aarch64_float_const_representable_p

aarch64

CPU

GCC

2,589

254

1

[]

[ "<s>", "static", "void", "annotate_constant_pool_refs", "(", "rtx_insn", "*", "insn", ")", "{", "if", "(", "s390_safe_relative_long_p", "(", "insn", ")", ")", "return", ";", "annotate_constant_pool_refs_1", "(", "&", "PATTERN", "(", "insn", ")", ")", ";", "}",...

[ "Annotate", "every", "literal", "pool", "reference", "in", "X", "by", "an", "UNSPEC_LTREF", "expression", ".", "Fix", "up", "MEMs", "as", "required", "." ]

[ "s390" ]

s390

annotate_constant_pool_refs

s390

MPU

GCC

2,590

28

1

[]

[ "<s>", "static", "inline", "long", "long", "load_byte", "(", "void", "*", "skb", "__attribute__", "(", "(", "unused", ")", ")", ",", "unsigned", "long", "long", "off", ")", "{", "return", "__builtin_bpf_load_byte", "(", "off", ")", ";", "}", "</s>" ]

[ "Functions", "to", "emit", "BPF_LD_ABS", "and", "BPF_LD_IND", "instructions", ".", "We", "provide", "the", "``", "standard", "''", "names", "as", "synonyms", "of", "the", "corresponding", "GCC", "builtins", ".", "Note", "how", "the", "SKB", "argument", "is", ...

[ "bpf" ]

bpf-helpers

load_byte

bpf

Virtual ISA

GCC

2,591

29

1

[]

[ "<s>", "void", "s390_d_target_versions", "(", "void", ")", "{", "if", "(", "TARGET_64BIT", ")", "{", "d_add_builtin_version", "(", "\"S390X\"", ")", ";", "d_add_builtin_version", "(", "\"SystemZ\"", ")", ";", "}", "else", "d_add_builtin_version", "(", "\"S390\"", ...

[ "Implement", "TARGET_D_CPU_VERSIONS", "for", "S/390", "and", "zSeries", "targets", "." ]

[ "s390", "\"S390X\"", "\"SystemZ\"", "\"S390\"", "\"D_SoftFloat\"", "\"D_HardFloat\"" ]

s390-d1

s390_d_target_versions

s390

MPU

GCC

2,592

48

1

[]

[ "<s>", "static", "bool", "mips_orphaned_high_part_p", "(", "mips_offset_table", "*", "htab", ",", "rtx_insn", "*", "insn", ")", "{", "enum", "mips_symbol_type", "type", ";", "rtx", "x", ",", "set", ";", "set", "=", "single_set", "(", "insn", ")", ";", "if"...

[ "Return", "true", "if", "INSN", "is", "a", "SET", "of", "an", "orphaned", "high-part", "relocation", ".", "HTAB", "is", "a", "hash", "table", "of", "mips_lo_sum_offsets", "that", "describes", "all", "the", "LO_SUMs", "in", "the", "current", "function", "." ]

[ "mips", "0", "0", "1", "0", "1", "0", "1" ]

mips

mips_orphaned_high_part_p

mips

CPU

GCC

2,593

140

1

[]

[ "<s>", "unsigned", "AArch64FastISel", "::", "getRegForGEPIndex", "(", "const", "Value", "*", "Idx", ")", "{", "Register", "IdxN", "=", "getRegForValue", "(", "Idx", ")", ";", "if", "(", "IdxN", "==", "0", ")", "return", "0", ";", "MVT", "PtrVT", "=", "...

[ "This", "is", "a", "wrapper", "around", "getRegForValue", "that", "also", "takes", "care", "of", "truncating", "or", "sign-extending", "the", "given", "getelementptr", "index", "value", "." ]

[ "AArch64", "AArch64", "0", "0", "\"AArch64 FastISel doesn't support types larger than i64\"" ]

AArch64FastISel18

getRegForGEPIndex

AArch64

CPU

LLVM

2,594

101

1

[]

[ "<s>", "bool", "mips_expand_block_move", "(", "rtx", "dest", ",", "rtx", "src", ",", "rtx", "length", ")", "{", "if", "(", "!", "ISA_HAS_LWL_LWR", ")", "return", "false", ";", "if", "(", "CONST_INT_P", "(", "length", ")", ")", "{", "if", "(", "INTVAL",...

[ "Expand", "a", "movmemsi", "instruction", ",", "which", "copies", "LENGTH", "bytes", "from", "memory", "reference", "SRC", "to", "memory", "reference", "DEST", "." ]

[ "mips" ]

mips4

mips_expand_block_move

mips

CPU

GCC

2,595

84

1

[]

[ "<s>", "void", "P2InstrInfo", "::", "adjustStackPtr", "(", "unsigned", "SP", ",", "int64_t", "amount", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "DebugLoc", "DL", "=", "I", "!=", "MBB", ".", "...

[ "Adjust", "SP", "by", "Amount", "bytes", "." ]

[ "P2", "P2", "P2::ADDri", "\"adjust stack pointer by \"", "\"\\n\"", "0", "P2::SUBri", "32", "9", "P2::AUGS", "9", "0x1ff", "\"Cannot adjust stack pointer by more than 32 bits (and adjusting by more than 20 bits never makes sense!)\"" ]

P2InstrInfo

adjustStackPtr

P2

MPU

LLVM

2,596

167

1

[]

[ "<s>", "int", "mn10300_symbolic_operand", "(", "rtx", "op", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{", "switch", "(", "GET_CODE", "(", "op", ")", ")", "{", "case", "SYMBOL_REF", ":", "case", "LABEL_REF", ":", "return", "1", ";", "case", "CO...

[ "Return", "1", "if", "X", "contains", "a", "symbolic", "expression", ".", "We", "know", "these", "expressions", "will", "have", "one", "of", "a", "few", "well", "defined", "forms", ",", "so", "we", "need", "only", "check", "those", "forms", "." ]

[ "mn10300", "1", "0", "0", "0", "1", "0" ]

mn10300

mn10300_symbolic_operand

mn10300

MPU

GCC

2,597

86

1

[]

[ "<s>", "bool", "X86InstrInfo", "::", "hasCommutePreference", "(", "MachineInstr", "&", "MI", ",", "bool", "&", "Commute", ")", "const", "{", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "!=", "X86", "::", "ADD32r...

[ "Returns", "true", "if", "we", "have", "preference", "on", "the", "operands", "order", "in", "MI", ",", "the", "commute", "decision", "is", "returned", "in", "Commute", "." ]

[ "X86", "X86", "X86::ADD32rr", "X86::ADD64rr", "1", "2" ]

X86InstrInfo (2)3

hasCommutePreference

X86

CPU

LLVM

2,598

178

1

[]

[ "<s>", "void", "emitGlobalVariable", "(", "const", "GlobalVariable", "*", "GV", ")", "override", "{", "}", "</s>" ]

[ "Emit", "the", "specified", "global", "variable", "to", "the", ".s", "file", "." ]

[ "NVPTX" ]

NVPTXAsmPrinter18

emitGlobalVariable

NVPTX

GPU

LLVM

2,599

11

1

[]