docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "SparcSubtarget", "&", "SparcSubtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "UseSoftMulDiv", "=", "false", ";", "IsV9", "=", "false", ";", "IsLeon", "=", "false", ";", "V8DeprecatedInsts", "...	[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]	[ "Sparc", "Sparc", "Sparc", "\"v9\"", "\"v8\"" ]	SparcSubtarget11	initializeSubtargetDependencies	Sparc	CPU	LLVM	2,300	131	1	[]
[ "<s>", "bool", "SIInstrInfo", "::", "isLegalVSrcOperand", "(", "const", "MachineRegisterInfo", "&", "MRI", ",", "const", "MCOperandInfo", "&", "OpInfo", ",", "const", "MachineOperand", "&", "MO", ")", "const", "{", "if", "(", "MO", ".", "isReg", "(", ")", ...	[ "Check", "if", "MO", "would", "be", "a", "valid", "operand", "for", "the", "given", "operand", "definition", "OpInfo", "." ]	[ "AMDGPU", "SI" ]	SIInstrInfo11	isLegalVSrcOperand	AMDGPU	GPU	LLVM	2,301	71	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"OR1K DAG->DAG Pattern Instruction Selection\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "OR1K", "\"OR1K DAG->DAG Pattern Instruction Selection\"" ]	OR1KISelDAGToDAG1	getPassName	OR1K	CPU	LLVM	2,302	13	1	[]
[ "<s>", "bool", "isReg", "(", ")", "const", "{", "return", "Kind", "==", "k_Register", ";", "}", "</s>" ]	[ "isReg", "-", "Is", "this", "a", "register", "operand", "?" ]	[ "FISC" ]	FISCAsmParser	isReg	FISC	CPU	LLVM	2,303	12	1	[]
[ "<s>", "bool", "TLCS900DAGToDAGISel", "::", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "char", "ConstraintCode", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "{", "SDValue", "Op0", ",", "Op1", ";", "switc...	[ "SelectInlineAsmMemoryOperand", "-", "Select", "the", "specified", "address", "as", "a", "target", "addressing", "mode", ",", "according", "to", "the", "specified", "constraint", "." ]	[ "TLCS900", "TLCS900" ]	TLCS900ISelDAGToDAG	SelectInlineAsmMemoryOperand	TLCS900	MPU	LLVM	2,304	77	1	[]
[ "<s>", "rtx", "arm_simd_vect_par_cnst_half", "(", "machine_mode", "mode", ",", "bool", "high", ")", "{", "int", "nunits", "=", "GET_MODE_NUNITS", "(", "mode", ")", ";", "rtvec", "v", "=", "rtvec_alloc", "(", "nunits", "/", "2", ")", ";", "int", "high_base"...	[ "Construct", "and", "return", "a", "PARALLEL", "RTX", "vector", "with", "elements", "numbering", "the", "lanes", "of", "either", "the", "high", "(", "HIGH", "==", "TRUE", ")", "or", "low", "(", "HIGH", "==", "FALSE", ")", "half", "of", "the", "vector", ...	[ "arm", "2", "2", "0", "0", "2" ]	arm	arm_simd_vect_par_cnst_half	arm	CPU	GCC	2,305	112	1	[]
[ "<s>", "AArch64TargetMachine", "::", "AArch64TargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "Co...	[ "Create", "an", "AArch64", "architecture", "model", "." ]	[ "AArch64", "AArch64", "AArch64" ]	AArch64TargetMachine31	AArch64TargetMachine	AArch64	CPU	LLVM	2,306	119	1	[]
[ "<s>", "int", "alpha_split_conditional_move", "(", "enum", "rtx_code", "code", ",", "rtx", "dest", ",", "rtx", "cond", ",", "rtx", "t_rtx", ",", "rtx", "f_rtx", ")", "{", "HOST_WIDE_INT", "t", ",", "f", ",", "diff", ";", "machine_mode", "mode", ";", "rtx...	[ "Simplify", "a", "conditional", "move", "of", "two", "constants", "into", "a", "setcc", "with", "arithmetic", ".", "This", "is", "done", "with", "a", "splitter", "since", "combine", "would", "just", "undo", "the", "work", "if", "done", "during", "code", "g...	[ "alpha", "0", "0", "0", "8", "0", "1", "1", "4", "8", "1", "0", "0", "1" ]	alpha	alpha_split_conditional_move	alpha	MPU	GCC	2,307	434	1	[]
[ "<s>", "unsigned", "ARMAsmParser", "::", "checkTargetMatchPredicate", "(", "MCInst", "&", "Inst", ")", "{", "unsigned", "Opc", "=", "Inst", ".", "getOpcode", "(", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MII", ".", "get", "(", "Opc", ")", ";"...	[ "checkTargetMatchPredicate", "-", "Validate", "the", "instruction", "match", "against", "any", "complex", "target", "predicates", "not", "expressible", "via", "match", "classes", "." ]	[ "ARM", "ARM", "ARMII::ThumbArithFlagSetting", "\"optionally flag setting instruction missing optional def operand\"", "\"operand count mismatch!\"", "0", "ARM::CPSR", "ARM::CPSR", "ARM::CPSR", "ARM::tADDhirr", "ARM", "1", "ARM", "2", "ARM::tMOVr", "ARM", "0", "ARM", "1" ]	ARMAsmParser101	checkTargetMatchPredicate	ARM	CPU	LLVM	2,308	283	1	[]
[ "<s>", "void", "MipsTargetLowering", "::", "AdjustInstrPostInstrSelection", "(", "MachineInstr", "&", "MI", ",", "SDNode", "*", "Node", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", ";", "case", "Mi...	[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'hasPostISelHook", "'", "flag", "." ]	[ "Mips", "Mips", "Mips::JALR", "Mips::JALRPseudo", "Mips::JALR64", "Mips::JALR64Pseudo", "Mips::JALR16_MM", "Mips::JALRC16_MMR6", "Mips::TAILCALLREG", "Mips::TAILCALLREG64", "Mips::TAILCALLR6REG", "Mips::TAILCALL64R6REG", "Mips::TAILCALLREG_MM", "Mips::TAILCALLREG_MMR6", "Mips", "1", ...	MipsISelLowering (2)4	AdjustInstrPostInstrSelection	Mips	CPU	LLVM	2,309	264	1	[]
[ "<s>", "virtual", "const", "TOYRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "TOY", "TOY" ]	TOYTargetMachine	getRegisterInfo	TOY	CPU	LLVM	2,310	18	1	[]
[ "<s>", "static", "void", "cris_init_libfuncs", "(", "void", ")", "{", "set_optab_libfunc", "(", "smul_optab", ",", "SImode", ",", "\"__Mul\"", ")", ";", "set_optab_libfunc", "(", "sdiv_optab", ",", "SImode", ",", "\"__Div\"", ")", ";", "set_optab_libfunc", "(", ...	[ "Rename", "the", "function", "calls", "for", "integer", "multiply", "and", "divide", "." ]	[ "cris", "\"__Mul\"", "\"__Div\"", "\"__Udiv\"", "\"__Mod\"", "\"__Umod\"", "\"__cris_atcmpxchgr32\"", "\"__cris_atcmpxchgr16\"" ]	cris	cris_init_libfuncs	cris	MPU	GCC	2,311	77	1	[]
[ "<s>", "bool", "HexagonTargetMachine", "::", "addPreRegAlloc", "(", "PassManagerBase", "&", "PM", ")", "{", "if", "(", "!", "DisableHardwareLoops", ")", "{", "PM", ".", "add", "(", "createHexagonHardwareLoops", "(", ")", ")", ";", "}", "return", "false", ";"...	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]	[ "Hexagon", "Hexagon", "Hexagon" ]	HexagonTargetMachine44	addPreRegAlloc	Hexagon	DSP	LLVM	2,312	30	1	[]
[ "<s>", "bool", "MipsSEInstrInfo", "::", "expandPostRAPseudo", "(", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", "->", "getParent", "(", ")", ";", "bool", "isMicroMips", "=", "Subtarget", ".", ...	[ "This", "function", "is", "called", "for", "all", "pseudo", "instructions", "that", "remain", "after", "register", "allocation", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips::RetRA", "Mips::ERet", "Mips::PseudoMFHI", "Mips", "Mips::MFHI16_MM", "Mips::MFHI", "Mips::PseudoMFLO", "Mips", "Mips::MFLO16_MM", "Mips::MFLO", "Mips::PseudoMFHI64", "Mips::MFHI64", "Mips::PseudoMFLO64", "Mips::MFLO64", "Mips::PseudoMTLOHI",...	MipsSEInstrInfo32	expandPostRAPseudo	Mips	CPU	LLVM	2,313	460	1	[]
[ "<s>", "bool", "RISCVRegisterInfo", "::", "hasReservedSpillSlot", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Reg", ",", "int", "&", "FrameIdx", ")", "const", "{", "const", "auto", "*", "RVFI", "=", "MF", ".", "getInfo", "<", "RISCVMachineF...	[ "Return", "true", "if", "target", "has", "reserved", "a", "spill", "slot", "in", "the", "stack", "frame", "of", "the", "given", "function", "for", "the", "specified", "register", "." ]	[ "RISCV", "RISCV", "RISCV" ]	RISCVRegisterInfo18	hasReservedSpillSlot	RISCV	CPU	LLVM	2,314	78	1	[]
[ "<s>", "int", "SystemZTTIImpl", "::", "getIntrinsicInstrCost", "(", "Intrinsic", "::", "ID", "ID", ",", "Type", "", "RetTy", ",", "ArrayRef", "<", "Type", "", ">", "Tys", ",", "FastMathFlags", "FMF", ",", "unsigned", "ScalarizationCostPassed", ",", "const", ...	[ "Get", "intrinsic", "cost", "based", "on", "arguments", "." ]	[ "SystemZ", "SystemZ", "Intrinsic::ID", "1" ]	SystemZTargetTransformInfo25	getIntrinsicInstrCost	SystemZ	CPU	LLVM	2,315	72	1	[]
[ "<s>", "SDNode", "", "PPCDAGToDAGISel", "::", "getGlobalBaseReg", "(", ")", "{", "if", "(", "!", "GlobalBaseReg", ")", "{", "const", "TargetInstrInfo", "&", "TII", "=", "", "PPCSubTarget", "->", "getInstrInfo", "(", ")", ";", "MachineBasicBlock", "&", "Fir...	[ "getGlobalBaseReg", "-", "Return", "a", "virtual", "register", "initialized", "with", "the", "the", "global", "base", "register", "value", "." ]	[ "PowerPC", "PPC", "PPC", "PPC", "MVT::i32", "PPC", "PPC::R30", "PPC", "PPC::MoveGOTtoLR", "PPC::MFLR", "PPC", "PPC::MovePCtoLR", "PPC::MFLR", "PPC::GPRCRegClass", "PPC::UpdateGBR", "PPC", "PPC::GPRC_and_GPRC_NOR0RegClass", "PPC::MovePCtoLR", "PPC::MFLR", "PPC", "PPC::G8RC_and...	PPCISelDAGToDAG103	getGlobalBaseReg	PowerPC	CPU	LLVM	2,316	420	1	[]
[ "<s>", "static", "tree", "sparc_d_handle_target_float_abi", "(", "void", ")", "{", "const", "char", "*", "abi", ";", "if", "(", "TARGET_FPU", ")", "abi", "=", "\"hard\"", ";", "else", "abi", "=", "\"soft\"", ";", "return", "build_string_literal", "(", "strle...	[ "Handle", "a", "call", "to", "`", "__traits", "(", "getTargetInfo", ",", "``", "floatAbi", "''", ")", "'", "." ]	[ "sparc", "\"hard\"", "\"soft\"", "1" ]	sparc-d	sparc_d_handle_target_float_abi	sparc	CPU	GCC	2,317	39	1	[]
[ "<s>", "static", "inline", "unsigned", "int", "cr16_ret_register", "(", "void", ")", "{", "return", "0", ";", "}", "</s>" ]	[ "Returns", "register", "number", "for", "function", "return", "value", "." ]	[ "cr16", "0" ]	cr16	cr16_ret_register	cr16	MPU	GCC	2,318	13	1	[]
[ "<s>", "const", "char", "*", "RISCVTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "(", "RISCVISD", "::", "NodeType", ")", "Opcode", ")", "{", "case", "RISCVISD", "::", "FIRST_NUMBER", ":", "break", ";...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "RISCV", "RISCV", "RISCVISD::NodeType", "RISCVISD::FIRST_NUMBER", "RISCVISD::RET_FLAG", "\"RISCVISD::RET_FLAG\"", "RISCVISD::URET_FLAG", "\"RISCVISD::URET_FLAG\"", "RISCVISD::SRET_FLAG", "\"RISCVISD::SRET_FLAG\"", "RISCVISD::MRET_FLAG", "\"RISCVISD::MRET_FLAG\"", "RISCVISD::CALL", "\"RISCV...	RISCVISelLowering36	getTargetNodeName	RISCV	CPU	LLVM	2,319	170	1	[]
[ "<s>", "void", "emitSymbolDesc", "(", "MCSymbol", "*", "Symbol", ",", "unsigned", "DescValue", ")", "override", "{", "}", "</s>" ]	[ "Set", "the", "DescValue", "for", "the", "Symbol", "." ]	[ "Patmos" ]	PatmosInstrInfo1	emitSymbolDesc	Patmos	VLIW	LLVM	2,320	13	1	[]
[ "<s>", "bool", "X86TargetLowering", "::", "canMergeStoresTo", "(", "unsigned", "AddressSpace", ",", "EVT", "MemVT", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "bool", "NoFloat", "=", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute"...	[ "Returns", "if", "it", "'s", "reasonable", "to", "merge", "stores", "to", "MemVT", "size", "." ]	[ "X86", "X86", "64", "32" ]	X86ISelLowering (2)5	canMergeStoresTo	X86	CPU	LLVM	2,321	85	1	[]
[ "<s>", "bool", "AlphaTargetLowering", "::", "isOffsetFoldingLegal", "(", "const", "GlobalAddressSDNode", "*", "GA", ")", "const", "{", "return", "false", ";", "}", "</s>" ]	[ "Return", "true", "if", "folding", "a", "constant", "offset", "with", "the", "given", "GlobalAddress", "is", "legal", "." ]	[ "Alpha", "Alpha" ]	AlphaISelLowering1	isOffsetFoldingLegal	Alpha	MPU	LLVM	2,322	16	1	[]
[ "<s>", "rtx", "find_addr_reg", "(", "rtx", "addr", ")", "{", "while", "(", "GET_CODE", "(", "addr", ")", "==", "PLUS", ")", "{", "if", "(", "GET_CODE", "(", "XEXP", "(", "addr", ",", "0", ")", ")", "==", "REG", "&&", "REGNO", "(", "XEXP", "(", ...	[ "Return", "a", "REG", "that", "occurs", "in", "ADDR", "with", "coefficient", "1", ".", "ADDR", "can", "be", "effectively", "incremented", "by", "incrementing", "REG", ".", "r0", "is", "special", "and", "we", "must", "not", "select", "it", "as", "an", "ad...	[ "rs6000", "0", "0", "0", "0", "1", "1", "0", "1", "0", "1", "1", "0", "0" ]	rs60003	find_addr_reg	rs6000	CPU	GCC	2,323	159	1	[]
[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"MOV to LEA transformation pass\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "X86", "\"MOV to LEA transformation pass\"" ]	MOVToLEA	getPassName	X86	CPU	LLVM	2,324	13	1	[]
[ "<s>", "bool", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "override", "{", "llvm_unreachable", "(", "\"Handled...	[ "Simple", "predicate", "for", "targets", "where", "!", "Resolved", "implies", "requiring", "relaxation", "." ]	[ "RISCV", "\"Handled by fixupNeedsRelaxationAdvanced\"" ]	RISCVAsmBackend (2)	fixupNeedsRelaxation	RISCV	CPU	LLVM	2,325	30	1	[]
[ "<s>", "static", "int", "rs6000_cpu_name_lookup", "(", "const", "char", "*", "name", ")", "{", "size_t", "i", ";", "if", "(", "name", "!=", "NULL", ")", "{", "for", "(", "i", "=", "0", ";", "i", "<", "ARRAY_SIZE", "(", "processor_target_table", ")", ...	[ "Look", "up", "a", "processor", "name", "for", "-mcpu=xxx", "and", "-mtune=xxx", ".", "Return", "-1", "if", "the", "name", "is", "invalid", "." ]	[ "rs6000", "0", "1" ]	rs6000	rs6000_cpu_name_lookup	rs6000	CPU	GCC	2,326	63	1	[]
[ "<s>", "int", "tls_call_delay", "(", "rtx", "trial", ")", "{", "rtx", "pat", ";", "if", "(", "TARGET_GNU_TLS", "\|\|", "!", "TARGET_TLS", ")", "return", "1", ";", "pat", "=", "PATTERN", "(", "trial", ")", ";", "if", "(", "GET_CODE", "(", "pat", ")", ...	[ "Return", "nonzero", "if", "TRIAL", "can", "go", "into", "the", "call", "delay", "slot", "." ]	[ "sparc", "1", "1", "1", "1", "0", "1" ]	sparc3	tls_call_delay	sparc	CPU	GCC	2,327	97	1	[]
[ "<s>", "bool", "WinEHStatePass", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "StringRef", "WinEHParentName", "=", "F", ".", "getFnAttribute", "(", "\"wineh-parent\"", ")", ".", "getValueAsString", "(", ")", ";", "if", "(", "WinEHParentName", "!...	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "X86", "\"wineh-parent\"", "\"no-frame-pointer-elim\"", "\"true\"", "\"MachineModuleInfo should always be available\"" ]	X86WinEHState22	runOnFunction	X86	CPU	LLVM	2,328	197	1	[]
[ "<s>", "static", "bool", "examine_argument", "(", "machine_mode", "mode", ",", "const_tree", "type", ",", "int", "in_return", ",", "int", "", "int_nregs", ",", "int", "", "sse_nregs", ")", "{", "enum", "x86_64_reg_class", "regclass", "[", "MAX_CLASSES", "]",...	[ "Examine", "the", "argument", "and", "return", "set", "number", "of", "register", "required", "in", "each", "class", ".", "Return", "0", "iff", "parameter", "should", "be", "passed", "in", "memory", "." ]	[ "i386", "0", "0", "0", "0" ]	i386	examine_argument	i386	CPU	GCC	2,329	154	1	[]
[ "<s>", "void", "rs6000_asm_output_opcode", "(", "FILE", "*", "stream", ")", "{", "if", "(", "prepend_p_to_next_insn", ")", "{", "fprintf", "(", "stream", ",", "\"p\"", ")", ";", "prepend_p_to_next_insn", "=", "false", ";", "}", "return", ";", "}", "</s>" ]	[ "Define", "ASM_OUTPUT_OPCODE", "to", "do", "anything", "special", "before", "emitting", "an", "opcode", ".", "We", "use", "it", "to", "emit", "a", "'", "p", "'", "for", "prefixed", "insns", "that", "is", "set", "in", "FINAL_PRESCAN_INSN", "." ]	[ "rs6000", "\"p\"" ]	rs6000	rs6000_asm_output_opcode	rs6000	CPU	GCC	2,330	28	1	[]
[ "<s>", "unsigned", "SPURegisterInfo", "::", "getRARegister", "(", ")", "const", "{", "return", "SPU", "::", "R0", ";", "}", "</s>" ]	[ "This", "method", "should", "return", "the", "register", "where", "the", "return", "address", "can", "be", "found", "." ]	[ "CellSPU", "SPU", "SPU::R0" ]	SPURegisterInfo1	getRARegister	CellSPU	MPU	LLVM	2,331	14	1	[]
[ "<s>", "static", "void", "avr_set_current_function", "(", "tree", "decl", ")", "{", "location_t", "loc", ";", "const", "char", "*", "isr", ";", "if", "(", "decl", "==", "NULL_TREE", "\|\|", "current_function_decl", "==", "NULL_TREE", "\|\|", "current_function_decl",...	[ "Sanity", "cheching", "for", "above", "function", "attributes", "." ]	[ "avr", "\"interrupt\"", "\"signal\"", "1", "\"function attributes %qs, %qs and %qs are mutually\"", "\" exclusive\"", "\"OS_task\"", "\"OS_main\"", "\"function attributes %qs and %qs have\"", "\" no effect on %qs function\"", "\"OS_task\"", "\"OS_main\"", "\"naked\"", "0", "\"%qs functio...	avr6	avr_set_current_function	avr	MPU	GCC	2,332	362	1	[]
[ "<s>", "bool", "JVMAsmBackend", "::", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "{", "return", "false", ";"...	[ "Simple", "predicate", "for", "targets", "where", "!", "Resolved", "implies", "requiring", "relaxation", "." ]	[ "JVM", "JVM" ]	JVMAsmBackend	fixupNeedsRelaxation	JVM	Virtual ISA	LLVM	2,333	29	1	[]
[ "<s>", "int", "RISCVTTIImpl", "::", "getIntImmCostInst", "(", "unsigned", "Opcode", ",", "unsigned", "Idx", ",", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ")", "{", "assert", "(", "Ty", "->", "isIntegerTy", "(", ")", "&&", "\"getIntImmCost can ...	[ "Return", "the", "expected", "cost", "of", "materialization", "for", "the", "given", "integer", "immediate", "of", "the", "specified", "type", "for", "a", "given", "instruction", "." ]	[ "RISCV", "RISCV", "\"getIntImmCost can only estimate cost of materialising integers\"", "0", "0U", "1", "64" ]	RISCVTargetTransformInfo2	getIntImmCostInst	RISCV	CPU	LLVM	2,334	200	1	[]
[ "<s>", "void", "FISCFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", ...	[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]	[ "FISC", "FISC", "FISC::SP", "FISC::SUBrr", "FISC::SUBri" ]	FISCFrameLowering	emitPrologue	FISC	CPU	LLVM	2,335	186	1	[]
[ "<s>", "bool", "HexagonMCChecker", "::", "check", "(", "bool", "FullCheck", ")", "{", "bool", "chkP", "=", "checkPredicates", "(", ")", ";", "bool", "chkNV", "=", "checkNewValues", "(", ")", ";", "bool", "chkR", "=", "checkRegisters", "(", ")", ";", "boo...	[ "Check", "if", "the", "constraints", "are", "satisfiable", "." ]	[ "Hexagon", "Hexagon" ]	HexagonMCChecker	check	Hexagon	DSP	LLVM	2,336	126	1	[]
[ "<s>", "bool", "HSAILTargetLowering", "::", "isFPImmLegal", "(", "const", "APFloat", "&", "Imm", ",", "EVT", "VT", ")", "const", "{", "return", "(", "VT", "==", "EVT", "(", "MVT", "::", "f32", ")", "\|\|", "VT", "==", "EVT", "(", "MVT", "::", "f64", ...	[ "Returns", "true", "if", "the", "target", "can", "instruction", "select", "the", "specified", "FP", "immediate", "natively", "." ]	[ "HSAIL", "HSAIL", "MVT::f32", "MVT::f64" ]	HSAILISelLowering	isFPImmLegal	HSAIL	Virtual ISA	LLVM	2,337	37	1	[]
[ "<s>", "void", "SHUXIFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "}", "</s>" ]	[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]	[ "SHUXI", "SHUXI" ]	SHUXIFrameLowering	emitPrologue	SHUXI	CPU	LLVM	2,338	16	1	[]
[ "<s>", "const", "SICRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", "->", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "SIC", "SIC" ]	SICSubtarget	getRegisterInfo	SIC	CPU	LLVM	2,339	18	1	[]
[ "<s>", "char", "", "output_call", "(", "rtx_insn", "", "insn", ",", "rtx", "*", "operands", ",", "int", "dest_operand_number", ",", "int", "cookie_operand_number", ")", "{", "static", "char", "buf", "[", "256", "]", ";", "if", "(", "darwin_emit_branch_isla...	[ "INSN", "is", "either", "a", "function", "call", "or", "a", "millicode", "call", ".", "It", "may", "have", "an", "unconditional", "jump", "in", "its", "delay", "slot", ".", "CALL_DEST", "is", "the", "routine", "we", "are", "calling", "." ]	[ "rs6000", "256", "0", "256", "\"L\"", "0", "1", "\"jbsr %%z%d,%.246s\"", "\"bl %%z%d\"" ]	rs60004	output_call	rs6000	CPU	GCC	2,340	180	1	[]
[ "<s>", "SDValue", "AMDGPUTargetLowering", "::", "SplitVectorStore", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "StoreSDNode", "*", "Store", "=", "cast", "<", "StoreSDNode", ">", "(", "Op", ")", ";", "SDValue", "Val", "=", "St...	[ "Split", "a", "vector", "store", "into", "2", "stores", "of", "half", "the", "vector", "." ]	[ "AMDGPU", "AMDGPU", "2", "ISD::ADD", "ISD::TokenFactor", "MVT::Other" ]	AMDGPUISelLowering102	SplitVectorStore	AMDGPU	GPU	LLVM	2,341	339	1	[]
[ "<s>", "bool", "MipsAsmParser", "::", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "OperandVector", "&", "Operands", ")", "{", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";...	[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]	[ "Mips", "Mips", "\"ParseInstruction\\n\"", "0", "Mips", "\"unknown instruction\"", "MipsOperand::CreateToken", "\"unexpected token in argument list\"", "\"unexpected token in argument list\"", "\"unexpected token in argument list\"" ]	MipsAsmParser103	ParseInstruction	Mips	CPU	LLVM	2,342	324	1	[]
[ "<s>", "opt_machine_mode", "arm_mode_to_pred_mode", "(", "machine_mode", "mode", ")", "{", "switch", "(", "GET_MODE_NUNITS", "(", "mode", ")", ")", "{", "case", "16", ":", "return", "V16BImode", ";", "case", "8", ":", "return", "V8BImode", ";", "case", "4", ...	[ "Return", "the", "mode", "for", "the", "MVE", "vector", "of", "predicates", "corresponding", "to", "MODE", "." ]	[ "arm", "16", "8", "4", "2" ]	arm1	arm_mode_to_pred_mode	arm	CPU	GCC	2,343	46	1	[]
[ "<s>", "static", "unsigned", "int", "rs6000_function_arg_boundary", "(", "machine_mode", "mode", ",", "const_tree", "type", ")", "{", "machine_mode", "elt_mode", ";", "int", "n_elts", ";", "rs6000_discover_homogeneous_aggregate", "(", "mode", ",", "type", ",", "&", ...	[ "If", "defined", ",", "a", "C", "expression", "that", "gives", "the", "alignment", "boundary", ",", "in", "bits", ",", "of", "an", "argument", "with", "the", "specified", "mode", "and", "type", ".", "If", "it", "is", "not", "defined", ",", "PARM_BOUNDARY...	[ "rs6000", "8", "64", "128", "8", "16", "64", "16", "128", "64", "\"the ABI of passing aggregates with %d-byte alignment\"", "\" has changed in GCC 5\"", "128", "64", "128" ]	rs60008	rs6000_function_arg_boundary	rs6000	CPU	GCC	2,344	257	1	[]
[ "<s>", "SDValue", "WebAssemblyTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "DL", "(", "Op", ")", ";", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":"...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "WebAssembly", "WebAssembly", "\"unimplemented operation lowering\"", "ISD::FrameIndex", "ISD::GlobalAddress", "ISD::ExternalSymbol", "ISD::JumpTable", "ISD::BR_JT", "ISD::VASTART", "ISD::BlockAddress", "ISD::BRIND", "\"WebAssembly hasn't implemented computed gotos\"", "ISD::RETURNADDR", "...	WebAssemblyISelLowering12	LowerOperation	WebAssembly	Virtual ISA	LLVM	2,345	300	1	[]
[ "<s>", "StackOffset", "SystemZFrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "Register", "&", "FrameReg", ")", "const", "{", "StackOffset", "Offset", "=", "TargetFrameLowering", "::", "getFrameIndex...	[ "getFrameIndexReference", "-", "This", "method", "should", "return", "the", "base", "register", "and", "offset", "used", "to", "reference", "a", "frame", "index", "location", "." ]	[ "SystemZ", "SystemZ", "SystemZMC::CallFrameSize" ]	SystemZFrameLowering3	getFrameIndexReference	SystemZ	CPU	LLVM	2,346	46	1	[]
[ "<s>", "static", "unsigned", "int", "split_stack_prologue_scratch_regno", "(", "void", ")", "{", "if", "(", "TARGET_64BIT", ")", "return", "R11_REG", ";", "else", "{", "bool", "is_fastcall", ",", "is_thiscall", ";", "int", "regparm", ";", "is_fastcall", "=", "...	[ "Return", "a", "scratch", "register", "to", "use", "in", "the", "split", "stack", "prologue", ".", "The", "split", "stack", "prologue", "is", "used", "for", "-fsplit-stack", ".", "It", "is", "the", "first", "instructions", "in", "the", "function", ",", "ev...	[ "i386", "\"fastcall\"", "\"thiscall\"", "\"-fsplit-stack does not support fastcall with \"", "\"nested function\"", "3", "2", "\"-fsplit-stack does not support 2 register \"", "\"parameters for a nested function\"", "\"-fsplit-stack does not support 3 register parameters\"" ]	i3864	split_stack_prologue_scratch_regno	i386	CPU	GCC	2,347	193	1	[]
[ "<s>", "bool", "RelooperAnalysis", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"Relooping function '\"", "<<", "F", ".", "getName", "(", ")", "<<", "\"'\\n\"", ")", ";", "RelooperAlgorithm", "R", ";",...	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "WebAssembly", "\"Relooping function '\"", "\"'\\n\"", "\"Inserting the same block twice\"", "\"Inserting the same block twice\"" ]	Relooper3	runOnFunction	WebAssembly	Virtual ISA	LLVM	2,348	219	1	[]
[ "<s>", "void", "PatmosMCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "ui...	[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]	[ "Patmos", "Patmos", "\"Unimplemented opcode in EncodeInstruction(). Maybe you tried to emit '(p0) add r0=r0,0' ?\"", "PatmosII::FormMask", "PatmosII::FrmPseudo", "\"Pseudo opcode found in EncodeInstruction()\"", "PatmosII::FormMask", "PatmosII::FrmALUl", "1", "0", "1", "31" ]	PatmosMCCodeEmitter1	encodeInstruction	Patmos	VLIW	LLVM	2,349	169	1	[]
[ "<s>", "unsigned", "combineRepeatedFPDivisors", "(", ")", "const", "override", "{", "return", "2", ";", "}", "</s>" ]	[ "Indicate", "whether", "this", "target", "prefers", "to", "combine", "FDIVs", "with", "the", "same", "divisor", "." ]	[ "NVPTX", "2" ]	NVPTXISelLowering	combineRepeatedFPDivisors	NVPTX	GPU	LLVM	2,350	11	1	[]
[ "<s>", "static", "bool", "sparc_return_in_memory", "(", "const_tree", "type", ",", "const_tree", "fntype", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "TARGET_ARCH32", ")", "return", "(", "TYPE_MODE", "(", "type", ")", "==", "BLKmode", "\|\|", "TYPE_MODE", "(", "ty...	[ "Handle", "the", "TARGET_RETURN_IN_MEMORY", "target", "hook", ".", "Specify", "whether", "to", "return", "the", "return", "value", "in", "memory", "." ]	[ "sparc", "8", "32" ]	sparc	sparc_return_in_memory	sparc	CPU	GCC	2,351	76	1	[]
[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "", ">", "SNESTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "TargetRegisterInfo", "", "TRI", ",", "StringRef", "Constraint", ",", "MVT", "VT", ")", "const", ...	[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]	[ "SNES", "SNES", "SNES", "1", "0", "0U", "SNES::MainLoRegsRegClass", "0U", "SNES::MainRegsRegClass", "0U", "SNES::MainLoRegsRegClass", "0U", "SNES::MainRegsRegClass", "0U", "SNES::IndexRegsRegClass", "0U", "SNES::StackPointerRegsRegClass", "MVT::i8", "0U", "SNES::MainRegsRegClas...	SNESISelLowering	getRegForInlineAsmConstraint	SNES	DSP	LLVM	2,352	343	1	[]
[ "<s>", "bool", "AArch64LegalizerInfo", "::", "legalizeCustom", "(", "MachineInstr", "&", "MI", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineIRBuilder", "&", "MIRBuilder", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "...	[ "Called", "for", "instructions", "with", "the", "Custom", "LegalizationAction", "." ]	[ "AArch64", "AArch64", "\"expected switch to return\"" ]	AArch64LegalizerInfo13	legalizeCustom	AArch64	CPU	LLVM	2,353	55	1	[]
[ "<s>", "bool", "X86PassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "createX86ISelDag", "(", "getX86TargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";", "if", "(", "TM", "->", "getTargetTriple", "(", ")", ".", "isOSBin...	[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]	[ "X86", "X86", "X86", "X86", "X86" ]	X86TargetMachine10	addInstSelector	X86	CPU	LLVM	2,354	59	1	[]
[ "<s>", "void", "ARCExpandPseudos", "::", "expandCTLZ", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "::", "iterator", "MII", ")", "{", "MachineInstr", "&", "MI", "=", "*", "MII", ";", "const", "MachineOperand", "&", "Dest", "=", "MI", ".", ...	[ "Expand", "CTLZ/CTLZ_ZERO_UNDEF", "nodes", "." ]	[ "ARC", "ARC", "0", "1", "ARC::GPR32RegClass", "ARC::GPR32RegClass", "ARC::FLS_f_rr", "ARC::MOV_cc_ru6", "32", "ARCCC::EQ", "ARC::RSUB_cc_rru6", "31", "ARCCC::NE" ]	ARCExpandPseudos1	expandCTLZ	ARC	MPU	LLVM	2,355	216	1	[]
[ "<s>", "static", "bool", "expand_perm_with_vstbrq", "(", "const", "struct", "expand_vec_perm_d", "&", "d", ")", "{", "if", "(", "TARGET_VXE2", "&&", "d", ".", "op0", "==", "d", ".", "op1", "&&", "is_reverse_perm_mask", "(", "d", ")", "&&", "d", ".", "vmo...	[ "If", "we", "reverse", "a", "byte-vector", "this", "is", "the", "same", "as", "byte", "reversing", "it", "which", "can", "be", "done", "with", "vstbrq", "." ]	[ "s390" ]	s3901	expand_perm_with_vstbrq	s390	MPU	GCC	2,356	66	1	[]
[ "<s>", "static", "int", "mips_sign_extend_cost", "(", "machine_mode", "mode", ",", "rtx", "op", ")", "{", "if", "(", "MEM_P", "(", "op", ")", ")", "return", "0", ";", "if", "(", "TARGET_64BIT", "&&", "mode", "==", "DImode", "&&", "GET_MODE", "(", "op",...	[ "Return", "the", "cost", "of", "sign-extending", "OP", "to", "mode", "MODE", ",", "not", "including", "the", "cost", "of", "OP", "itself", "." ]	[ "mips", "0", "0", "1", "4", "2" ]	mips	mips_sign_extend_cost	mips	CPU	GCC	2,357	62	1	[]
[ "<s>", "bool", "ARCRegisterInfo", "::", "needsFrameMoves", "(", "const", "MachineFunction", "&", "MF", ")", "{", "return", "MF", ".", "getMMI", "(", ")", ".", "hasDebugInfo", "(", ")", "\|\|", "MF", ".", "getFunction", "(", ")", ".", "needsUnwindTableEntry", ...	[ "Return", "whether", "to", "emit", "frame", "moves", "." ]	[ "ARC", "ARC" ]	ARCRegisterInfo	needsFrameMoves	ARC	MPU	LLVM	2,358	33	1	[]
[ "<s>", "static", "int", "sequent_regs_live", "(", "void", ")", "{", "int", "live_seq", "=", "0", ";", "int", "cur_seq", "=", "0", ";", "for", "(", "int", "reg", "=", "0", ";", "reg", "<=", "LAST_CALLEE_SAVED_REG", ";", "++", "reg", ")", "{", "if", ...	[ "This", "function", "checks", "sequence", "of", "live", "registers" ]	[ "avr", "0", "0", "0", "0", "0", "0", "0", "1", "0", "2", "2", "0" ]	avr	sequent_regs_live	avr	MPU	GCC	2,359	156	1	[]
[ "<s>", "static", "rtx", "s390_expand_builtin", "(", "tree", "exp", ",", "rtx", "target", ",", "rtx", "subtarget", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "int", "ignore", "ATTRIBUTE_UNUSED", ")", "{", "tree", "fndecl", "=", "TRE...	[ "Expand", "an", "expression", "EXP", "that", "calls", "a", "built-in", "function", ",", "with", "result", "going", "to", "TARGET", "if", "that", "'s", "convenient", "(", "and", "in", "mode", "MODE", "if", "that", "'s", "convenient", ")", ".", "SUBTARGET", ...	[ "s390", "0", "\"bad builtin fcode\"", "0", "\"bad builtin fcode\"", "\"Transactional execution builtins not enabled (-mhtm)\\n\"", "0", "0", "0", "0", "1", "0", "0", "2", "0", "1", "0", "1" ]	s3904	s390_expand_builtin	s390	MPU	GCC	2,360	506	1	[]
[ "<s>", "static", "rtx", "pru_to_int_mode", "(", "rtx", "x", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "x", ")", ";", "return", "VOIDmode", "==", "mode", "?", "x", ":", "simplify_gen_subreg", "(", "int_mode_for_mode", "(", "mode", ")", ".", ...	[ "Access", "some", "RTX", "as", "INT_MODE", ".", "If", "X", "is", "a", "CONST_FIXED", "we", "can", "get", "the", "bit", "representation", "of", "X", "by", "``", "casting", "''", "it", "to", "CONST_INT", "." ]	[ "pru", "0" ]	pru	pru_to_int_mode	pru	CPU	GCC	2,361	42	1	[]
[ "<s>", "MCSection", "", "getExplicitSectionGlobal", "(", "const", "GlobalObject", "", "GO", ",", "SectionKind", "Kind", ",", "const", "TargetMachine", "&", "TM", ")", "const", "override", "{", "llvm_unreachable", "(", "\"Not supported!\"", ")", ";", "}", "</s>...	[ "Targets", "should", "implement", "this", "method", "to", "assign", "a", "section", "to", "globals", "with", "an", "explicit", "section", "specfied", "." ]	[ "DirectX", "\"Not supported!\"" ]	DirectXTargetMachine	getExplicitSectionGlobal	DirectX	Virtual ISA	LLVM	2,362	26	1	[]
[ "<s>", "bool", "HexagonExpandCondsets", "::", "isPredicable", "(", "MachineInstr", "", "MI", ")", "{", "if", "(", "HII", "->", "isPredicated", "(", "", "MI", ")", "\|\|", "!", "HII", "->", "isPredicable", "(", "*", "MI", ")", ")", "return", "false", ";...	[ "Return", "true", "if", "the", "specified", "instruction", "can", "be", "predicated", "." ]	[ "Hexagon", "Hexagon" ]	HexagonExpandCondsets14	isPredicable	Hexagon	DSP	LLVM	2,363	130	1	[]
[ "<s>", "static", "int", "tilegx_mode_rep_extended", "(", "machine_mode", "mode", ",", "machine_mode", "mode_rep", ")", "{", "if", "(", "mode", "==", "SImode", "&&", "mode_rep", "==", "DImode", ")", "return", "SIGN_EXTEND", ";", "return", "UNKNOWN", ";", "}", ...	[ "Implement", "TARGET_MODE_REP_EXTENDED", "." ]	[ "tilegx" ]	tilegx2	tilegx_mode_rep_extended	tilegx	VLIW	GCC	2,364	28	1	[]
[ "<s>", "void", "XtensaRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "}", "</s>" ]	[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]	[ "Xtensa", "Xtensa" ]	XtensaRegisterInfo1	eliminateFrameIndex	Xtensa	MPU	LLVM	2,365	23	1	[]
[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"Patmos Assembly Printer\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "Patmos", "\"Patmos Assembly Printer\"" ]	PatmosAsmPrinter	getPassName	Patmos	VLIW	LLVM	2,366	13	1	[]
[ "<s>", "static", "reg_class_t", "ix86_preferred_reload_class", "(", "rtx", "x", ",", "reg_class_t", "regclass", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "x", ")", ";", "if", "(", "regclass", "==", "NO_REGS", ")", "return", "NO_REGS", ";", "if"...	[ "Put", "float", "CONST_DOUBLE", "in", "the", "constant", "pool", "instead", "of", "fp", "regs", ".", "QImode", "must", "go", "into", "class", "Q_REGS", ".", "Narrow", "ALL_REGS", "to", "GENERAL_REGS", ".", "This", "supports", "allowing", "movsf", "and", "mov...	[ "i386", "0" ]	i3861	ix86_preferred_reload_class	i386	CPU	GCC	2,367	212	1	[]
[ "<s>", "virtual", "bool", "track", "(", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{", "return", "true", ";", "}", "</s>" ]	[ "Track", "the", "reference", "to", "metadata", "for", "DebugValueUser", "." ]	[ "Hexagon" ]	BitTracker	track	Hexagon	DSP	LLVM	2,368	15	1	[]
[ "<s>", "static", "section", "*", "xtensa_select_rtx_section", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "rtx", "x", "ATTRIBUTE_UNUSED", ",", "unsigned", "HOST_WIDE_INT", "align", "ATTRIBUTE_UNUSED", ")", "{", "return", "function_section", "(", "current_funct...	[ "The", "literal", "pool", "stays", "with", "the", "function", "." ]	[ "xtensa" ]	xtensa	xtensa_select_rtx_section	xtensa	MPU	GCC	2,369	26	1	[]
[ "<s>", "static", "int", "mips16_rewrite_pool_refs", "(", "rtx", "", "x", ",", "void", "", "data", ")", "{", "struct", "mips16_constant_pool", "", "pool", "=", "data", ";", "if", "(", "GET_CODE", "(", "", "x", ")", "==", "SYMBOL_REF", "&&", "CONSTANT_...	[ "Rewrite", "*", "X", "so", "that", "constant", "pool", "references", "refer", "to", "the", "constant", "'s", "label", "instead", ".", "DATA", "points", "to", "the", "constant", "pool", "structure", "." ]	[ "mips", "0" ]	mips3	mips16_rewrite_pool_refs	mips	CPU	GCC	2,370	65	1	[]
[ "<s>", "bool", "arc_expand_movmem", "(", "rtx", "*", "operands", ")", "{", "rtx", "dst", "=", "operands", "[", "0", "]", ";", "rtx", "src", "=", "operands", "[", "1", "]", ";", "rtx", "dst_addr", ",", "src_addr", ";", "HOST_WIDE_INT", "size", ";", "i...	[ "Like", "move_by_pieces", ",", "but", "take", "account", "of", "load", "latency", ",", "and", "actual", "offset", "ranges", ".", "Return", "true", "on", "success", "." ]	[ "arc", "0", "1", "3", "2", "2", "2", "2", "4", "4", "8U", "1", "1", "1", "2", "4U", "1", "2", "1", "2U", "3", "15", "4", "8", "8", "4", "4", "0", "0", "0", "1", "0", "0", "0", "1", "0", "1", "0", "0", "1", "1", "0", "1", "1", "1...	arc5	arc_expand_movmem	arc	MPU	GCC	2,371	495	1	[]
[ "<s>", "static", "void", "bfin_trampoline_init", "(", "rtx", "m_tramp", ",", "tree", "fndecl", ",", "rtx", "chain_value", ")", "{", "rtx", "t1", "=", "copy_to_reg", "(", "XEXP", "(", "DECL_RTL", "(", "fndecl", ")", ",", "0", ")", ")", ";", "rtx", "t2",...	[ "Emit", "RTL", "insns", "to", "initialize", "the", "variable", "parts", "of", "a", "trampoline", "at", "M_TRAMP", ".", "FNDECL", "is", "the", "target", "function", ".", "CHAIN_VALUE", "is", "an", "RTX", "for", "the", "static", "chain", "value", "for", "the...	[ "bfin", "0", "0", "0", "8", "0", "8", "2", "16", "6", "10", "16", "14" ]	bfin	bfin_trampoline_init	bfin	DSP	GCC	2,372	243	1	[]
[ "<s>", "void", "Thumb1InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "R...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "ARM", "ARM::tGPRRegisterClass", "ARM", "\"Unknown regclass!\"", "ARM::tGPRRegisterClass", "ARM", "0", "ARM::tSpill", "0" ]	Thumb1InstrInfo11	storeRegToStackSlot	ARM	CPU	LLVM	2,373	210	1	[]
[ "<s>", "unsigned", "getNumFixupKinds", "(", ")", "const", "override", "{", "return", "X86", "::", "NumTargetFixupKinds", ";", "}", "</s>" ]	[ "Get", "the", "number", "of", "target", "specific", "fixup", "kinds", "." ]	[ "X86", "X86::NumTargetFixupKinds" ]	X86AsmBackend (2)	getNumFixupKinds	X86	CPU	LLVM	2,374	13	1	[]
[ "<s>", "static", "rtx", "aarch64_sve_emit_int_cmp", "(", "rtx", "target", ",", "machine_mode", "pred_mode", ",", "rtx_code", "cmp", ",", "machine_mode", "data_mode", ",", "rtx", "op1", ",", "rtx", "op2", ")", "{", "insn_code", "icode", "=", "code_for_aarch64_pre...	[ "Emit", "a", "comparison", "CMP", "between", "OP0", "and", "OP1", ",", "both", "of", "which", "have", "mode", "DATA_MODE", ",", "and", "return", "the", "result", "in", "a", "predicate", "of", "mode", "PRED_MODE", ".", "Use", "TARGET", "as", "the", "targe...	[ "aarch64", "5", "0", "1", "2", "3", "4", "5", "0" ]	aarch64	aarch64_sve_emit_int_cmp	aarch64	CPU	GCC	2,375	123	1	[]
[ "<s>", "bool", "evaluateBranch", "(", "const", "MCInst", "&", "Inst", ",", "uint64_t", "Addr", ",", "uint64_t", "Size", ",", "uint64_t", "&", "Target", ")", "const", "override", "{", "if", "(", "isConditionalBranch", "(", "Inst", ")", ")", "{", "int64_t", ...	[ "Given", "a", "branch", "instruction", "try", "to", "get", "the", "address", "the", "branch", "targets", "." ]	[ "RI5CY", "2", "1", "2", "RISCV::C_JAL", "RISCV::C_J", "0", "RISCV::JAL", "1" ]	RISCVMCTargetDesc	evaluateBranch	RI5CY	CPU	LLVM	2,376	153	1	[]
[ "<s>", "void", "xstormy16_split_cbranch", "(", "machine_mode", "mode", ",", "rtx", "label", ",", "rtx", "comparison", ",", "rtx", "dest", ")", "{", "rtx", "op0", "=", "XEXP", "(", "comparison", ",", "0", ")", ";", "rtx", "op1", "=", "XEXP", "(", "compa...	[ "Take", "a", "SImode", "conditional", "branch", ",", "one", "of", "GT/LE/GTU/LEU", ",", "and", "split", "the", "arithmetic", "operation", ".", "Most", "of", "the", "work", "is", "done", "by", "xstormy16_expand_arith", "." ]	[ "stormy16", "0", "1", "0", "0", "0", "1" ]	stormy16	xstormy16_split_cbranch	stormy16	CPU	GCC	2,377	153	1	[]
[ "<s>", "int", "legitimate_const_double_p", "(", "rtx", "address", ")", "{", "long", "sval", "[", "2", "]", ";", "if", "(", "GET_MODE", "(", "address", ")", "==", "VOIDmode", ")", "return", "0", ";", "REAL_VALUE_TO_TARGET_DOUBLE", "(", "*", "CONST_DOUBLE_REAL...	[ "This", "function", "checks", "whether", "a", "real", "value", "can", "be", "encoded", "as", "a", "literal", ",", "i.e.", ",", "addressing", "mode", "27", ".", "In", "that", "mode", ",", "real", "values", "are", "one", "word", "values", ",", "so", "the...	[ "pdp11", "2", "0", "0", "0xffff", "0", "1", "0", "1", "0" ]	pdp11	legitimate_const_double_p	pdp11	MPU	GCC	2,378	63	1	[]
[ "<s>", "static", "int", "ix86_cmp_code_to_pcmp_immediate", "(", "enum", "rtx_code", "code", ",", "machine_mode", "mode", ")", "{", "if", "(", "FLOAT_MODE_P", "(", "mode", ")", ")", "return", "ix86_fp_cmp_code_to_pcmp_immediate", "(", "code", ")", ";", "return", ...	[ "Return", "immediate", "value", "to", "be", "used", "in", "UNSPEC_PCMP", "for", "comparison", "CODE", "in", "MODE", "." ]	[ "i386" ]	i386-expand	ix86_cmp_code_to_pcmp_immediate	i386	CPU	GCC	2,379	32	1	[]
[ "<s>", "const", "char", "*", "MINA32TargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "case", "MINA32ISD", "::", "name", ":", "\\", "return", "#", "name", "switch", "(", "Opcode", ")", "{", "default", ":", "return", ...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "MINA32", "MINA32", "MINA32ISD::name" ]	MINA32ISelLowering	getTargetNodeName	MINA32	CPU	LLVM	2,380	32	1	[]
[ "<s>", "static", "bool", "arm_handle_option", "(", "size_t", "code", ",", "const", "char", "*", "arg", ",", "int", "value", "ATTRIBUTE_UNUSED", ")", "{", "switch", "(", "code", ")", "{", "case", "OPT_march_", ":", "arm_select", "[", "1", "]", ".", "strin...	[ "Implement", "TARGET_HANDLE_OPTION", "." ]	[ "arm", "1", "0", "\"hard\"", "\"soft\"", "2" ]	arm3	arm_handle_option	arm	CPU	GCC	2,381	94	1	[]
[ "<s>", "bool", "rs6000_is_valid_shift_mask", "(", "rtx", "mask", ",", "rtx", "shift", ",", "machine_mode", "mode", ")", "{", "int", "nb", ",", "ne", ";", "if", "(", "!", "rs6000_is_valid_mask", "(", "mask", ",", "&", "nb", ",", "&", "ne", ",", "mode", ...	[ "Return", "whether", "MASK", "(", "a", "CONST_INT", ")", "is", "a", "valid", "mask", "for", "any", "rlw", "[", "i", "]", "nm", ",", "rld", "[", "i", "]", "cl", ",", "rld", "[", "i", "]", "cr", ",", "or", "rld", "[", "i", "]", "c", "instructio...	[ "rs6000", "1", "1", "1", "0", "0", "0", "0", "63", "0", "32", "32", "32", "0", "32", "32", "32", "32", "64", "63", "0" ]	rs6000	rs6000_is_valid_shift_mask	rs6000	CPU	GCC	2,382	313	1	[]
[ "<s>", "static", "rtx", "frv_read_argument", "(", "tree", "", "arglistptr", ")", "{", "tree", "next", "=", "TREE_VALUE", "(", "", "arglistptr", ")", ";", "", "arglistptr", "=", "TREE_CHAIN", "(", "", "arglistptr", ")", ";", "return", "expand_expr", "("...	[ "Read", "a", "value", "from", "the", "head", "of", "the", "tree", "list", "pointed", "to", "by", "ARGLISTPTR", ".", "Return", "the", "value", "as", "an", "rtx", "and", "replace", "*", "ARGLISTPTR", "with", "the", "tail", "of", "the", "list", "." ]	[ "frv", "0" ]	frv2	frv_read_argument	frv	VLIW	GCC	2,383	40	1	[]
[ "<s>", "static", "void", "ix86_trampoline_init", "(", "rtx", "m_tramp", ",", "tree", "fndecl", ",", "rtx", "chain_value", ")", "{", "rtx", "mem", ",", "fnaddr", ";", "int", "opcode", ";", "int", "offset", "=", "0", ";", "fnaddr", "=", "XEXP", "(", "DEC...	[ "Emit", "RTL", "insns", "to", "initialize", "the", "variable", "parts", "of", "a", "trampoline", ".", "FNDECL", "is", "the", "decl", "of", "the", "target", "address", ";", "M_TRAMP", "is", "a", "MEM", "for", "the", "trampoline", ",", "and", "CHAIN_VALUE", ...	[ "i386", "0", "0", "0xbb41", "2", "6", "0xbb49", "2", "10", "0xba41", "6", "0xba49", "10", "2", "0x90e3ff49", "4", "0xb8", "0xb9", "0x68", "1", "5", "0xe9", "1", "5", "0", "1", "0", "1", "\"__enable_execute_stack\"", "1", "0" ]	i3864	ix86_trampoline_init	i386	CPU	GCC	2,384	510	1	[]
[ "<s>", "bool", "AArch64CompressJumpTables", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MFIn", ")", "{", "bool", "Changed", "=", "false", ";", "MF", "=", "&", "MFIn", ";", "const", "auto", "&", "ST", "=", "MF", "->", "getSubtarget", "<", "A...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AArch64", "AArch64", "AArch64" ]	AArch64CompressJumpTables	runOnMachineFunction	AArch64	CPU	LLVM	2,385	123	1	[]
[ "<s>", "static", "int", "translate_unix", "(", "char", "*", "name", ",", "int", "type", ")", "{", "strcpy", "(", "filename_buff", ",", "name", ")", ";", "return", "0", ";", "}", "</s>" ]	[ "Action", "routine", "called", "by", "decc", "$", "to_vms", ".", "NAME", "is", "a", "file", "name", "or", "directory", "name", ".", "TYPE", "is", "unused", "." ]	[ "vms", "0" ]	vms-ar	translate_unix	vms	Virtual ISA	GCC	2,386	23	1	[]
[ "<s>", "void", "TLCS900FrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", "front", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ...	[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]	[ "TLCS900", "TLCS900", "TLCS900", "TLCS900", "TLCS900", "TLCS900", "TLCS900", "0", "2", "TLCS900", "TLCS900::PUSH16r", "TLCS900::FPW", "TLCS900::MOV16rr", "TLCS900::FPW", "TLCS900::SPW", "TLCS900::FPW", "TLCS900", "TLCS900::PUSH16r", "TLCS900::SUB16ri", "TLCS900::SPW", "TLCS90...	TLCS900FrameLowering	emitPrologue	TLCS900	MPU	LLVM	2,387	364	1	[]
[ "<s>", "virtual", "unsigned", "int", "execute", "(", "function", "*", ")", "{", "return", "mips_machine_reorg2", "(", ")", ";", "}", "</s>" ]	[ "Main", "entry", "point", "for", "this", "pass", "." ]	[ "mips" ]	mips	execute	mips	CPU	GCC	2,388	15	1	[]
[ "<s>", "void", "PTXFrameInfo", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "}", "</s>" ]	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "PTX", "PTX" ]	PTXFrameInfo	emitEpilogue	PTX	GPU	LLVM	2,389	16	1	[]
[ "<s>", "void", "AArch64PassConfig", "::", "addPreSched2", "(", ")", "{", "addPass", "(", "createAArch64ExpandPseudoPass", "(", ")", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "if", "(", "EnableLoad...	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "prolog-epilog", "insertion", "and", "before", "the", "second", "instruction", "scheduling", "pass", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64" ]	AArch64TargetMachine11	addPreSched2	AArch64	CPU	LLVM	2,390	51	1	[]
[ "<s>", "static", "int", "need_to_save", "(", "int", "regno", ")", "{", "if", "(", "fixed_regs", "[", "regno", "]", ")", "return", "0", ";", "if", "(", "crtl", "->", "calls_eh_return", ")", "return", "1", ";", "if", "(", "regno", "==", "FP_REGNO", ")"...	[ "Returns", "true", "if", "the", "given", "register", "needs", "to", "be", "saved", "by", "the", "current", "function", "." ]	[ "m32c", "0", "1", "0", "1", "1", "0" ]	m32c	need_to_save	m32c	MPU	GCC	2,391	94	1	[]
[ "<s>", "bool", "TPCSingleUseScalarOptimizerPass", "::", "runOnFunction", "(", "Function", "&", "Func", ")", "{", "if", "(", "skipFunction", "(", "Func", ")", ")", "return", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"**** SingleUseScalarOptimizer...	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "TPC", "TPC", "\"**** SingleUseScalarOptimizer Pass\\n\"", "Intrinsic::ID", "Intrinsic::tpc_convert_int", "Intrinsic::ID", "Intrinsic::tpc_mac" ]	TPCSingleUseScalarOptimizer	runOnFunction	TPC	Virtual ISA	LLVM	2,392	287	1	[]
[ "<s>", "bool", "AArch64CollectLOH", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "TargetMachine", "&", "TM", "=", "MF", ".", "getTarget", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "TM", ".", "getReg...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "\"No MachineFunctionInfo for this function!\"", "\"Looking for LOH in \"", "AArch64", "AArch64", "AArch64::COPY", "\"ADRP reaching defs\\n\"", "AArch64", "\"All reaching defs\\n\"", "AArch64" ]	AArch64CollectLOH24	runOnMachineFunction	AArch64	CPU	LLVM	2,393	342	1	[]
[ "<s>", "bool", "trackLivenessAfterRegAlloc", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "true", ";", "}", "</s>" ]	[ "Returns", "true", "if", "the", "live-ins", "should", "be", "tracked", "after", "register", "allocation", "." ]	[ "PowerPC" ]	PPCRegisterInfo16	trackLivenessAfterRegAlloc	PowerPC	CPU	LLVM	2,394	14	1	[]
[ "<s>", "unsigned", "PPCInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "PP...	[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...	[ "PowerPC", "PPC", "PPC::STD", "PPC::STW", "PPC::STFS", "PPC::STFD", "PPC::SPILL_CR", "PPC::SPILL_CRBIT", "PPC::STVX", "PPC::STXVD2X", "PPC::STXVX", "PPC::QVSTFDX", "PPC::QVSTFSXs", "PPC::QVSTFDXb", "PPC::SPILL_VRSAVE", "PPC::SPILLTOVSR_ST", "1", "1", "2", "2", "0", "0" ]	PPCInstrInfo32	isStoreToStackSlot	PowerPC	CPU	LLVM	2,395	169	1	[]
[ "<s>", "unsigned", "getExceptionSelectorRegister", "(", "const", "Constant", "*", "PersonalityFn", ")", "const", "override", "{", "return", "ABI", ".", "IsN64", "(", ")", "?", "Mips", "::", "A1_64", ":", "Mips", "::", "A1", ";", "}", "</s>" ]	[ "If", "a", "physical", "register", ",", "this", "returns", "the", "register", "that", "receives", "the", "exception", "typeid", "on", "entry", "to", "a", "landing", "pad", "." ]	[ "Mips", "Mips::A1_64", "Mips::A1" ]	MipsISelLowering (2)	getExceptionSelectorRegister	Mips	CPU	LLVM	2,396	27	1	[]
[ "<s>", "static", "void", "output_indirect_thunk_function", "(", "enum", "indirect_thunk_prefix", "need_prefix", ",", "unsigned", "int", "regno", ",", "bool", "ret_p", ")", "{", "char", "name", "[", "32", "]", ";", "tree", "decl", ";", "indirect_thunk_name", "(",...	[ "Output", "a", "funtion", "with", "a", "call", "and", "return", "thunk", "for", "indirect", "branch", ".", "If", "BND_P", "is", "true", ",", "the", "BND", "prefix", "is", "needed", ".", "If", "REGNO", "!", "=", "UNVALID_REGNUM", ",", "the", "function", ...	[ "i386", "32", "1", "1", "1", "\"\\t.weak_definition\\t\"", "\"\\n\\t.private_extern\\t\"", "1", "0", "0", "\"\\t.hidden\\t\"", "1" ]	i3867	output_indirect_thunk_function	i386	CPU	GCC	2,397	335	1	[]
[ "<s>", "static", "tree", "bpf_resolve_overloaded_builtin", "(", "location_t", "loc", ",", "tree", "fndecl", ",", "void", "*", "arglist", ")", "{", "if", "(", "DECL_MD_FUNCTION_CODE", "(", "fndecl", ")", "!=", "BPF_BUILTIN_PRESERVE_ACCESS_INDEX", ")", "return", "NU...	[ "Implement", "TARGET_RESOLVE_OVERLOADED_BUILTIN", "(", "see", "gccint", "manual", "section", "Target", "Macros", ":", ":Misc.", ")", ".", "Used", "for", "CO-RE", "support", "builtins", "such", "as", "__builtin_preserve_access_index", "and", "__builtin_preserve_field_info"...	[ "bpf", "0", "1", "\"expected exactly 1 argument\"", "0" ]	bpf	bpf_resolve_overloaded_builtin	bpf	Virtual ISA	GCC	2,398	137	1	[]
[ "<s>", "DecodeStatus", "RISCVDisassembler", "::", "getInstruction", "(", "MCInst", "&", "MI", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "CS", ")", "const", "{", "uint32_t...	[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]	[ "RISCV", "RISCV", "0", "0x3", "0x3", "4", "0", "support::endian", "\"Trying RISCV32 table :\\n\"", "4", "2", "0", "support::endian", "RISCV::Feature64Bit", "\"Trying RISCV32Only_16 table (16-bit Instruction):\\n\"", "RISCV", "2", "RISCV::FeatureExtZbproposedc", "RISCV::FeatureStd...	RISCVDisassembler13	getInstruction	RISCV	CPU	LLVM	2,399	316	1	[]

[ "<s>", "SparcSubtarget", "&", "SparcSubtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "UseSoftMulDiv", "=", "false", ";", "IsV9", "=", "false", ";", "IsLeon", "=", "false", ";", "V8DeprecatedInsts", "...

[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]

[ "Sparc", "Sparc", "Sparc", "\"v9\"", "\"v8\"" ]

SparcSubtarget11

initializeSubtargetDependencies

Sparc

CPU

LLVM

2,300

131

1

[]

[ "<s>", "bool", "SIInstrInfo", "::", "isLegalVSrcOperand", "(", "const", "MachineRegisterInfo", "&", "MRI", ",", "const", "MCOperandInfo", "&", "OpInfo", ",", "const", "MachineOperand", "&", "MO", ")", "const", "{", "if", "(", "MO", ".", "isReg", "(", ")", ...

[ "Check", "if", "MO", "would", "be", "a", "valid", "operand", "for", "the", "given", "operand", "definition", "OpInfo", "." ]

[ "AMDGPU", "SI" ]

SIInstrInfo11

isLegalVSrcOperand

AMDGPU

GPU

LLVM

2,301

71

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"OR1K DAG->DAG Pattern Instruction Selection\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "OR1K", "\"OR1K DAG->DAG Pattern Instruction Selection\"" ]

OR1KISelDAGToDAG1

getPassName

OR1K

CPU

LLVM

2,302

13

1

[]

[ "<s>", "bool", "isReg", "(", ")", "const", "{", "return", "Kind", "==", "k_Register", ";", "}", "</s>" ]

[ "isReg", "-", "Is", "this", "a", "register", "operand", "?" ]

[ "FISC" ]

FISCAsmParser

isReg

FISC

CPU

LLVM

2,303

12

1

[]

[ "<s>", "bool", "TLCS900DAGToDAGISel", "::", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "char", "ConstraintCode", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "{", "SDValue", "Op0", ",", "Op1", ";", "switc...

[ "SelectInlineAsmMemoryOperand", "-", "Select", "the", "specified", "address", "as", "a", "target", "addressing", "mode", ",", "according", "to", "the", "specified", "constraint", "." ]

[ "TLCS900", "TLCS900" ]

TLCS900ISelDAGToDAG

SelectInlineAsmMemoryOperand

TLCS900

MPU

LLVM

2,304

77

1

[]

[ "<s>", "rtx", "arm_simd_vect_par_cnst_half", "(", "machine_mode", "mode", ",", "bool", "high", ")", "{", "int", "nunits", "=", "GET_MODE_NUNITS", "(", "mode", ")", ";", "rtvec", "v", "=", "rtvec_alloc", "(", "nunits", "/", "2", ")", ";", "int", "high_base"...

[ "Construct", "and", "return", "a", "PARALLEL", "RTX", "vector", "with", "elements", "numbering", "the", "lanes", "of", "either", "the", "high", "(", "HIGH", "==", "TRUE", ")", "or", "low", "(", "HIGH", "==", "FALSE", ")", "half", "of", "the", "vector", ...

[ "arm", "2", "2", "0", "0", "2" ]

arm

arm_simd_vect_par_cnst_half

arm

CPU

GCC

2,305

112

1

[]

[ "<s>", "AArch64TargetMachine", "::", "AArch64TargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "Co...

[ "Create", "an", "AArch64", "architecture", "model", "." ]

[ "AArch64", "AArch64", "AArch64" ]

AArch64TargetMachine31

AArch64TargetMachine

AArch64

CPU

LLVM

2,306

119

1

[]

[ "<s>", "int", "alpha_split_conditional_move", "(", "enum", "rtx_code", "code", ",", "rtx", "dest", ",", "rtx", "cond", ",", "rtx", "t_rtx", ",", "rtx", "f_rtx", ")", "{", "HOST_WIDE_INT", "t", ",", "f", ",", "diff", ";", "machine_mode", "mode", ";", "rtx...

[ "Simplify", "a", "conditional", "move", "of", "two", "constants", "into", "a", "setcc", "with", "arithmetic", ".", "This", "is", "done", "with", "a", "splitter", "since", "combine", "would", "just", "undo", "the", "work", "if", "done", "during", "code", "g...

[ "alpha", "0", "0", "0", "8", "0", "1", "1", "4", "8", "1", "0", "0", "1" ]

alpha

alpha_split_conditional_move

alpha

MPU

GCC

2,307

434

1

[]

[ "<s>", "unsigned", "ARMAsmParser", "::", "checkTargetMatchPredicate", "(", "MCInst", "&", "Inst", ")", "{", "unsigned", "Opc", "=", "Inst", ".", "getOpcode", "(", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MII", ".", "get", "(", "Opc", ")", ";"...

[ "checkTargetMatchPredicate", "-", "Validate", "the", "instruction", "match", "against", "any", "complex", "target", "predicates", "not", "expressible", "via", "match", "classes", "." ]

[ "ARM", "ARM", "ARMII::ThumbArithFlagSetting", "\"optionally flag setting instruction missing optional def operand\"", "\"operand count mismatch!\"", "0", "ARM::CPSR", "ARM::CPSR", "ARM::CPSR", "ARM::tADDhirr", "ARM", "1", "ARM", "2", "ARM::tMOVr", "ARM", "0", "ARM", "1" ]

ARMAsmParser101

checkTargetMatchPredicate

ARM

CPU

LLVM

2,308

283

1

[]

[ "<s>", "void", "MipsTargetLowering", "::", "AdjustInstrPostInstrSelection", "(", "MachineInstr", "&", "MI", ",", "SDNode", "*", "Node", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", ";", "case", "Mi...

[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'hasPostISelHook", "'", "flag", "." ]

[ "Mips", "Mips", "Mips::JALR", "Mips::JALRPseudo", "Mips::JALR64", "Mips::JALR64Pseudo", "Mips::JALR16_MM", "Mips::JALRC16_MMR6", "Mips::TAILCALLREG", "Mips::TAILCALLREG64", "Mips::TAILCALLR6REG", "Mips::TAILCALL64R6REG", "Mips::TAILCALLREG_MM", "Mips::TAILCALLREG_MMR6", "Mips", "1", ...

MipsISelLowering (2)4

AdjustInstrPostInstrSelection

Mips

CPU

LLVM

2,309

264

1

[]

[ "<s>", "virtual", "const", "TOYRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "TOY", "TOY" ]

TOYTargetMachine

getRegisterInfo

TOY

CPU

LLVM

2,310

18

1

[]

[ "<s>", "static", "void", "cris_init_libfuncs", "(", "void", ")", "{", "set_optab_libfunc", "(", "smul_optab", ",", "SImode", ",", "\"__Mul\"", ")", ";", "set_optab_libfunc", "(", "sdiv_optab", ",", "SImode", ",", "\"__Div\"", ")", ";", "set_optab_libfunc", "(", ...

[ "Rename", "the", "function", "calls", "for", "integer", "multiply", "and", "divide", "." ]

[ "cris", "\"__Mul\"", "\"__Div\"", "\"__Udiv\"", "\"__Mod\"", "\"__Umod\"", "\"__cris_atcmpxchgr32\"", "\"__cris_atcmpxchgr16\"" ]

cris

cris_init_libfuncs

cris

MPU

GCC

2,311

77

1

[]

[ "<s>", "bool", "HexagonTargetMachine", "::", "addPreRegAlloc", "(", "PassManagerBase", "&", "PM", ")", "{", "if", "(", "!", "DisableHardwareLoops", ")", "{", "PM", ".", "add", "(", "createHexagonHardwareLoops", "(", ")", ")", ";", "}", "return", "false", ";"...

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]

[ "Hexagon", "Hexagon", "Hexagon" ]

HexagonTargetMachine44

addPreRegAlloc

Hexagon

DSP

LLVM

2,312

30

1

[]

[ "<s>", "bool", "MipsSEInstrInfo", "::", "expandPostRAPseudo", "(", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", "->", "getParent", "(", ")", ";", "bool", "isMicroMips", "=", "Subtarget", ".", ...

[ "This", "function", "is", "called", "for", "all", "pseudo", "instructions", "that", "remain", "after", "register", "allocation", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips::RetRA", "Mips::ERet", "Mips::PseudoMFHI", "Mips", "Mips::MFHI16_MM", "Mips::MFHI", "Mips::PseudoMFLO", "Mips", "Mips::MFLO16_MM", "Mips::MFLO", "Mips::PseudoMFHI64", "Mips::MFHI64", "Mips::PseudoMFLO64", "Mips::MFLO64", "Mips::PseudoMTLOHI",...

MipsSEInstrInfo32

expandPostRAPseudo

Mips

CPU

LLVM

2,313

460

1

[]

[ "<s>", "bool", "RISCVRegisterInfo", "::", "hasReservedSpillSlot", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Reg", ",", "int", "&", "FrameIdx", ")", "const", "{", "const", "auto", "*", "RVFI", "=", "MF", ".", "getInfo", "<", "RISCVMachineF...

[ "Return", "true", "if", "target", "has", "reserved", "a", "spill", "slot", "in", "the", "stack", "frame", "of", "the", "given", "function", "for", "the", "specified", "register", "." ]

[ "RISCV", "RISCV", "RISCV" ]

RISCVRegisterInfo18

hasReservedSpillSlot

RISCV

CPU

LLVM

2,314

78

1

[]

[ "<s>", "int", "SystemZTTIImpl", "::", "getIntrinsicInstrCost", "(", "Intrinsic", "::", "ID", "ID", ",", "Type", "*", "RetTy", ",", "ArrayRef", "<", "Type", "*", ">", "Tys", ",", "FastMathFlags", "FMF", ",", "unsigned", "ScalarizationCostPassed", ",", "const", ...

[ "Get", "intrinsic", "cost", "based", "on", "arguments", "." ]

[ "SystemZ", "SystemZ", "Intrinsic::ID", "1" ]

SystemZTargetTransformInfo25

getIntrinsicInstrCost

SystemZ

CPU

LLVM

2,315

72

1

[]

[ "<s>", "SDNode", "*", "PPCDAGToDAGISel", "::", "getGlobalBaseReg", "(", ")", "{", "if", "(", "!", "GlobalBaseReg", ")", "{", "const", "TargetInstrInfo", "&", "TII", "=", "*", "PPCSubTarget", "->", "getInstrInfo", "(", ")", ";", "MachineBasicBlock", "&", "Fir...

[ "getGlobalBaseReg", "-", "Return", "a", "virtual", "register", "initialized", "with", "the", "the", "global", "base", "register", "value", "." ]

[ "PowerPC", "PPC", "PPC", "PPC", "MVT::i32", "PPC", "PPC::R30", "PPC", "PPC::MoveGOTtoLR", "PPC::MFLR", "PPC", "PPC::MovePCtoLR", "PPC::MFLR", "PPC::GPRCRegClass", "PPC::UpdateGBR", "PPC", "PPC::GPRC_and_GPRC_NOR0RegClass", "PPC::MovePCtoLR", "PPC::MFLR", "PPC", "PPC::G8RC_and...

PPCISelDAGToDAG103

getGlobalBaseReg

PowerPC

CPU

LLVM

2,316

420

1

[]

[ "<s>", "static", "tree", "sparc_d_handle_target_float_abi", "(", "void", ")", "{", "const", "char", "*", "abi", ";", "if", "(", "TARGET_FPU", ")", "abi", "=", "\"hard\"", ";", "else", "abi", "=", "\"soft\"", ";", "return", "build_string_literal", "(", "strle...

[ "Handle", "a", "call", "to", "`", "__traits", "(", "getTargetInfo", ",", "``", "floatAbi", "''", ")", "'", "." ]

[ "sparc", "\"hard\"", "\"soft\"", "1" ]

sparc-d

sparc_d_handle_target_float_abi

sparc

CPU

GCC

2,317

39

1

[]

[ "<s>", "static", "inline", "unsigned", "int", "cr16_ret_register", "(", "void", ")", "{", "return", "0", ";", "}", "</s>" ]

[ "Returns", "register", "number", "for", "function", "return", "value", "." ]

[ "cr16", "0" ]

cr16

cr16_ret_register

cr16

MPU

GCC

2,318

13

1

[]

[ "<s>", "const", "char", "*", "RISCVTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "(", "RISCVISD", "::", "NodeType", ")", "Opcode", ")", "{", "case", "RISCVISD", "::", "FIRST_NUMBER", ":", "break", ";...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "RISCV", "RISCV", "RISCVISD::NodeType", "RISCVISD::FIRST_NUMBER", "RISCVISD::RET_FLAG", "\"RISCVISD::RET_FLAG\"", "RISCVISD::URET_FLAG", "\"RISCVISD::URET_FLAG\"", "RISCVISD::SRET_FLAG", "\"RISCVISD::SRET_FLAG\"", "RISCVISD::MRET_FLAG", "\"RISCVISD::MRET_FLAG\"", "RISCVISD::CALL", "\"RISCV...

RISCVISelLowering36

getTargetNodeName

RISCV

CPU

LLVM

2,319

170

1

[]

[ "<s>", "void", "emitSymbolDesc", "(", "MCSymbol", "*", "Symbol", ",", "unsigned", "DescValue", ")", "override", "{", "}", "</s>" ]

[ "Set", "the", "DescValue", "for", "the", "Symbol", "." ]

[ "Patmos" ]

PatmosInstrInfo1

emitSymbolDesc

Patmos

VLIW

LLVM

2,320

13

1

[]

[ "<s>", "bool", "X86TargetLowering", "::", "canMergeStoresTo", "(", "unsigned", "AddressSpace", ",", "EVT", "MemVT", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "bool", "NoFloat", "=", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute"...

[ "Returns", "if", "it", "'s", "reasonable", "to", "merge", "stores", "to", "MemVT", "size", "." ]

[ "X86", "X86", "64", "32" ]

X86ISelLowering (2)5

canMergeStoresTo

X86

CPU

LLVM

2,321

85

1

[]

[ "<s>", "bool", "AlphaTargetLowering", "::", "isOffsetFoldingLegal", "(", "const", "GlobalAddressSDNode", "*", "GA", ")", "const", "{", "return", "false", ";", "}", "</s>" ]

[ "Return", "true", "if", "folding", "a", "constant", "offset", "with", "the", "given", "GlobalAddress", "is", "legal", "." ]

[ "Alpha", "Alpha" ]

AlphaISelLowering1

isOffsetFoldingLegal

Alpha

MPU

LLVM

2,322

16

1

[]

[ "<s>", "rtx", "find_addr_reg", "(", "rtx", "addr", ")", "{", "while", "(", "GET_CODE", "(", "addr", ")", "==", "PLUS", ")", "{", "if", "(", "GET_CODE", "(", "XEXP", "(", "addr", ",", "0", ")", ")", "==", "REG", "&&", "REGNO", "(", "XEXP", "(", ...

[ "Return", "a", "REG", "that", "occurs", "in", "ADDR", "with", "coefficient", "1", ".", "ADDR", "can", "be", "effectively", "incremented", "by", "incrementing", "REG", ".", "r0", "is", "special", "and", "we", "must", "not", "select", "it", "as", "an", "ad...

[ "rs6000", "0", "0", "0", "0", "1", "1", "0", "1", "0", "1", "1", "0", "0" ]

rs60003

find_addr_reg

rs6000

CPU

GCC

2,323

159

1

[]

[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"MOV to LEA transformation pass\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "X86", "\"MOV to LEA transformation pass\"" ]

MOVToLEA

getPassName

X86

CPU

LLVM

2,324

13

1

[]

[ "<s>", "bool", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "override", "{", "llvm_unreachable", "(", "\"Handled...

[ "Simple", "predicate", "for", "targets", "where", "!", "Resolved", "implies", "requiring", "relaxation", "." ]

[ "RISCV", "\"Handled by fixupNeedsRelaxationAdvanced\"" ]

RISCVAsmBackend (2)

fixupNeedsRelaxation

RISCV

CPU

LLVM

2,325

30

1

[]

[ "<s>", "static", "int", "rs6000_cpu_name_lookup", "(", "const", "char", "*", "name", ")", "{", "size_t", "i", ";", "if", "(", "name", "!=", "NULL", ")", "{", "for", "(", "i", "=", "0", ";", "i", "<", "ARRAY_SIZE", "(", "processor_target_table", ")", ...

[ "Look", "up", "a", "processor", "name", "for", "-mcpu=xxx", "and", "-mtune=xxx", ".", "Return", "-1", "if", "the", "name", "is", "invalid", "." ]

[ "rs6000", "0", "1" ]

rs6000

rs6000_cpu_name_lookup

rs6000

CPU

GCC

2,326

63

1

[]

[ "<s>", "int", "tls_call_delay", "(", "rtx", "trial", ")", "{", "rtx", "pat", ";", "if", "(", "TARGET_GNU_TLS", "||", "!", "TARGET_TLS", ")", "return", "1", ";", "pat", "=", "PATTERN", "(", "trial", ")", ";", "if", "(", "GET_CODE", "(", "pat", ")", ...

[ "Return", "nonzero", "if", "TRIAL", "can", "go", "into", "the", "call", "delay", "slot", "." ]

[ "sparc", "1", "1", "1", "1", "0", "1" ]

sparc3

tls_call_delay

sparc

CPU

GCC

2,327

97

1

[]

[ "<s>", "bool", "WinEHStatePass", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "StringRef", "WinEHParentName", "=", "F", ".", "getFnAttribute", "(", "\"wineh-parent\"", ")", ".", "getValueAsString", "(", ")", ";", "if", "(", "WinEHParentName", "!...

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "X86", "\"wineh-parent\"", "\"no-frame-pointer-elim\"", "\"true\"", "\"MachineModuleInfo should always be available\"" ]

X86WinEHState22

runOnFunction

X86

CPU

LLVM

2,328

197

1

[]

[ "<s>", "static", "bool", "examine_argument", "(", "machine_mode", "mode", ",", "const_tree", "type", ",", "int", "in_return", ",", "int", "*", "int_nregs", ",", "int", "*", "sse_nregs", ")", "{", "enum", "x86_64_reg_class", "regclass", "[", "MAX_CLASSES", "]",...

[ "Examine", "the", "argument", "and", "return", "set", "number", "of", "register", "required", "in", "each", "class", ".", "Return", "0", "iff", "parameter", "should", "be", "passed", "in", "memory", "." ]

[ "i386", "0", "0", "0", "0" ]

i386

examine_argument

i386

CPU

GCC

2,329

154

1

[]

[ "<s>", "void", "rs6000_asm_output_opcode", "(", "FILE", "*", "stream", ")", "{", "if", "(", "prepend_p_to_next_insn", ")", "{", "fprintf", "(", "stream", ",", "\"p\"", ")", ";", "prepend_p_to_next_insn", "=", "false", ";", "}", "return", ";", "}", "</s>" ]

[ "Define", "ASM_OUTPUT_OPCODE", "to", "do", "anything", "special", "before", "emitting", "an", "opcode", ".", "We", "use", "it", "to", "emit", "a", "'", "p", "'", "for", "prefixed", "insns", "that", "is", "set", "in", "FINAL_PRESCAN_INSN", "." ]

[ "rs6000", "\"p\"" ]

rs6000

rs6000_asm_output_opcode

rs6000

CPU

GCC

2,330

28

1

[]

[ "<s>", "unsigned", "SPURegisterInfo", "::", "getRARegister", "(", ")", "const", "{", "return", "SPU", "::", "R0", ";", "}", "</s>" ]

[ "This", "method", "should", "return", "the", "register", "where", "the", "return", "address", "can", "be", "found", "." ]

[ "CellSPU", "SPU", "SPU::R0" ]

SPURegisterInfo1

getRARegister

CellSPU

MPU

LLVM

2,331

14

1

[]

[ "<s>", "static", "void", "avr_set_current_function", "(", "tree", "decl", ")", "{", "location_t", "loc", ";", "const", "char", "*", "isr", ";", "if", "(", "decl", "==", "NULL_TREE", "||", "current_function_decl", "==", "NULL_TREE", "||", "current_function_decl",...

[ "Sanity", "cheching", "for", "above", "function", "attributes", "." ]

[ "avr", "\"interrupt\"", "\"signal\"", "1", "\"function attributes %qs, %qs and %qs are mutually\"", "\" exclusive\"", "\"OS_task\"", "\"OS_main\"", "\"function attributes %qs and %qs have\"", "\" no effect on %qs function\"", "\"OS_task\"", "\"OS_main\"", "\"naked\"", "0", "\"%qs functio...

avr6

avr_set_current_function

avr

MPU

GCC

2,332

362

1

[]

[ "<s>", "bool", "JVMAsmBackend", "::", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "{", "return", "false", ";"...

[ "Simple", "predicate", "for", "targets", "where", "!", "Resolved", "implies", "requiring", "relaxation", "." ]

[ "JVM", "JVM" ]

JVMAsmBackend

fixupNeedsRelaxation

JVM

Virtual ISA

LLVM

2,333

29

1

[]

[ "<s>", "int", "RISCVTTIImpl", "::", "getIntImmCostInst", "(", "unsigned", "Opcode", ",", "unsigned", "Idx", ",", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ")", "{", "assert", "(", "Ty", "->", "isIntegerTy", "(", ")", "&&", "\"getIntImmCost can ...

[ "Return", "the", "expected", "cost", "of", "materialization", "for", "the", "given", "integer", "immediate", "of", "the", "specified", "type", "for", "a", "given", "instruction", "." ]

[ "RISCV", "RISCV", "\"getIntImmCost can only estimate cost of materialising integers\"", "0", "0U", "1", "64" ]

RISCVTargetTransformInfo2

getIntImmCostInst

RISCV

CPU

LLVM

2,334

200

1

[]

[ "<s>", "void", "FISCFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", ...

[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]

[ "FISC", "FISC", "FISC::SP", "FISC::SUBrr", "FISC::SUBri" ]

FISCFrameLowering

emitPrologue

FISC

CPU

LLVM

2,335

186

1

[]

[ "<s>", "bool", "HexagonMCChecker", "::", "check", "(", "bool", "FullCheck", ")", "{", "bool", "chkP", "=", "checkPredicates", "(", ")", ";", "bool", "chkNV", "=", "checkNewValues", "(", ")", ";", "bool", "chkR", "=", "checkRegisters", "(", ")", ";", "boo...

[ "Check", "if", "the", "constraints", "are", "satisfiable", "." ]

[ "Hexagon", "Hexagon" ]

HexagonMCChecker

check

Hexagon

DSP

LLVM

2,336

126

1

[]

[ "<s>", "bool", "HSAILTargetLowering", "::", "isFPImmLegal", "(", "const", "APFloat", "&", "Imm", ",", "EVT", "VT", ")", "const", "{", "return", "(", "VT", "==", "EVT", "(", "MVT", "::", "f32", ")", "||", "VT", "==", "EVT", "(", "MVT", "::", "f64", ...

[ "Returns", "true", "if", "the", "target", "can", "instruction", "select", "the", "specified", "FP", "immediate", "natively", "." ]

[ "HSAIL", "HSAIL", "MVT::f32", "MVT::f64" ]

HSAILISelLowering

isFPImmLegal

HSAIL

Virtual ISA

LLVM

2,337

37

1

[]

[ "<s>", "void", "SHUXIFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "}", "</s>" ]

[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]

[ "SHUXI", "SHUXI" ]

SHUXIFrameLowering

emitPrologue

SHUXI

CPU

LLVM

2,338

16

1

[]

[ "<s>", "const", "SICRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", "->", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "SIC", "SIC" ]

SICSubtarget

getRegisterInfo

SIC

CPU

LLVM

2,339

18

1

[]

[ "<s>", "char", "*", "output_call", "(", "rtx_insn", "*", "insn", ",", "rtx", "*", "operands", ",", "int", "dest_operand_number", ",", "int", "cookie_operand_number", ")", "{", "static", "char", "buf", "[", "256", "]", ";", "if", "(", "darwin_emit_branch_isla...

[ "INSN", "is", "either", "a", "function", "call", "or", "a", "millicode", "call", ".", "It", "may", "have", "an", "unconditional", "jump", "in", "its", "delay", "slot", ".", "CALL_DEST", "is", "the", "routine", "we", "are", "calling", "." ]

[ "rs6000", "256", "0", "256", "\"L\"", "0", "1", "\"jbsr %%z%d,%.246s\"", "\"bl %%z%d\"" ]

rs60004

output_call

rs6000

CPU

GCC

2,340

180

1

[]

[ "<s>", "SDValue", "AMDGPUTargetLowering", "::", "SplitVectorStore", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "StoreSDNode", "*", "Store", "=", "cast", "<", "StoreSDNode", ">", "(", "Op", ")", ";", "SDValue", "Val", "=", "St...

[ "Split", "a", "vector", "store", "into", "2", "stores", "of", "half", "the", "vector", "." ]

[ "AMDGPU", "AMDGPU", "2", "ISD::ADD", "ISD::TokenFactor", "MVT::Other" ]

AMDGPUISelLowering102

SplitVectorStore

AMDGPU

GPU

LLVM

2,341

339

1

[]

[ "<s>", "bool", "MipsAsmParser", "::", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "OperandVector", "&", "Operands", ")", "{", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";...

[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]

[ "Mips", "Mips", "\"ParseInstruction\\n\"", "0", "Mips", "\"unknown instruction\"", "MipsOperand::CreateToken", "\"unexpected token in argument list\"", "\"unexpected token in argument list\"", "\"unexpected token in argument list\"" ]

MipsAsmParser103

ParseInstruction

Mips

CPU

LLVM

2,342

324

1

[]

[ "<s>", "opt_machine_mode", "arm_mode_to_pred_mode", "(", "machine_mode", "mode", ")", "{", "switch", "(", "GET_MODE_NUNITS", "(", "mode", ")", ")", "{", "case", "16", ":", "return", "V16BImode", ";", "case", "8", ":", "return", "V8BImode", ";", "case", "4", ...

[ "Return", "the", "mode", "for", "the", "MVE", "vector", "of", "predicates", "corresponding", "to", "MODE", "." ]

[ "arm", "16", "8", "4", "2" ]

arm1

arm_mode_to_pred_mode

arm

CPU

GCC

2,343

46

1

[]

[ "<s>", "static", "unsigned", "int", "rs6000_function_arg_boundary", "(", "machine_mode", "mode", ",", "const_tree", "type", ")", "{", "machine_mode", "elt_mode", ";", "int", "n_elts", ";", "rs6000_discover_homogeneous_aggregate", "(", "mode", ",", "type", ",", "&", ...

[ "If", "defined", ",", "a", "C", "expression", "that", "gives", "the", "alignment", "boundary", ",", "in", "bits", ",", "of", "an", "argument", "with", "the", "specified", "mode", "and", "type", ".", "If", "it", "is", "not", "defined", ",", "PARM_BOUNDARY...

[ "rs6000", "8", "64", "128", "8", "16", "64", "16", "128", "64", "\"the ABI of passing aggregates with %d-byte alignment\"", "\" has changed in GCC 5\"", "128", "64", "128" ]

rs60008

rs6000_function_arg_boundary

rs6000

CPU

GCC

2,344

257

1

[]

[ "<s>", "SDValue", "WebAssemblyTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "DL", "(", "Op", ")", ";", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":"...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "WebAssembly", "WebAssembly", "\"unimplemented operation lowering\"", "ISD::FrameIndex", "ISD::GlobalAddress", "ISD::ExternalSymbol", "ISD::JumpTable", "ISD::BR_JT", "ISD::VASTART", "ISD::BlockAddress", "ISD::BRIND", "\"WebAssembly hasn't implemented computed gotos\"", "ISD::RETURNADDR", "...

WebAssemblyISelLowering12

LowerOperation

WebAssembly

Virtual ISA

LLVM

2,345

300

1

[]

[ "<s>", "StackOffset", "SystemZFrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "Register", "&", "FrameReg", ")", "const", "{", "StackOffset", "Offset", "=", "TargetFrameLowering", "::", "getFrameIndex...

[ "getFrameIndexReference", "-", "This", "method", "should", "return", "the", "base", "register", "and", "offset", "used", "to", "reference", "a", "frame", "index", "location", "." ]

[ "SystemZ", "SystemZ", "SystemZMC::CallFrameSize" ]

SystemZFrameLowering3

getFrameIndexReference

SystemZ

CPU

LLVM

2,346

46

1

[]

[ "<s>", "static", "unsigned", "int", "split_stack_prologue_scratch_regno", "(", "void", ")", "{", "if", "(", "TARGET_64BIT", ")", "return", "R11_REG", ";", "else", "{", "bool", "is_fastcall", ",", "is_thiscall", ";", "int", "regparm", ";", "is_fastcall", "=", "...

[ "Return", "a", "scratch", "register", "to", "use", "in", "the", "split", "stack", "prologue", ".", "The", "split", "stack", "prologue", "is", "used", "for", "-fsplit-stack", ".", "It", "is", "the", "first", "instructions", "in", "the", "function", ",", "ev...

[ "i386", "\"fastcall\"", "\"thiscall\"", "\"-fsplit-stack does not support fastcall with \"", "\"nested function\"", "3", "2", "\"-fsplit-stack does not support 2 register \"", "\"parameters for a nested function\"", "\"-fsplit-stack does not support 3 register parameters\"" ]

i3864

split_stack_prologue_scratch_regno

i386

CPU

GCC

2,347

193

1

[]

[ "<s>", "bool", "RelooperAnalysis", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"Relooping function '\"", "<<", "F", ".", "getName", "(", ")", "<<", "\"'\\n\"", ")", ";", "RelooperAlgorithm", "R", ";",...

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "WebAssembly", "\"Relooping function '\"", "\"'\\n\"", "\"Inserting the same block twice\"", "\"Inserting the same block twice\"" ]

Relooper3

runOnFunction

WebAssembly

Virtual ISA

LLVM

2,348

219

1

[]

[ "<s>", "void", "PatmosMCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "ui...

[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]

[ "Patmos", "Patmos", "\"Unimplemented opcode in EncodeInstruction(). Maybe you tried to emit '(p0) add r0=r0,0' ?\"", "PatmosII::FormMask", "PatmosII::FrmPseudo", "\"Pseudo opcode found in EncodeInstruction()\"", "PatmosII::FormMask", "PatmosII::FrmALUl", "1", "0", "1", "31" ]

PatmosMCCodeEmitter1

encodeInstruction

Patmos

VLIW

LLVM

2,349

169

1

[]

[ "<s>", "unsigned", "combineRepeatedFPDivisors", "(", ")", "const", "override", "{", "return", "2", ";", "}", "</s>" ]

[ "Indicate", "whether", "this", "target", "prefers", "to", "combine", "FDIVs", "with", "the", "same", "divisor", "." ]

[ "NVPTX", "2" ]

NVPTXISelLowering

combineRepeatedFPDivisors

NVPTX

GPU

LLVM

2,350

11

1

[]

[ "<s>", "static", "bool", "sparc_return_in_memory", "(", "const_tree", "type", ",", "const_tree", "fntype", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "TARGET_ARCH32", ")", "return", "(", "TYPE_MODE", "(", "type", ")", "==", "BLKmode", "||", "TYPE_MODE", "(", "ty...

[ "Handle", "the", "TARGET_RETURN_IN_MEMORY", "target", "hook", ".", "Specify", "whether", "to", "return", "the", "return", "value", "in", "memory", "." ]

[ "sparc", "8", "32" ]

sparc

sparc_return_in_memory

sparc

CPU

GCC

2,351

76

1

[]

[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "SNESTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "TargetRegisterInfo", "*", "TRI", ",", "StringRef", "Constraint", ",", "MVT", "VT", ")", "const", ...

[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]

[ "SNES", "SNES", "SNES", "1", "0", "0U", "SNES::MainLoRegsRegClass", "0U", "SNES::MainRegsRegClass", "0U", "SNES::MainLoRegsRegClass", "0U", "SNES::MainRegsRegClass", "0U", "SNES::IndexRegsRegClass", "0U", "SNES::StackPointerRegsRegClass", "MVT::i8", "0U", "SNES::MainRegsRegClas...

SNESISelLowering

getRegForInlineAsmConstraint

SNES

DSP

LLVM

2,352

343

1

[]

[ "<s>", "bool", "AArch64LegalizerInfo", "::", "legalizeCustom", "(", "MachineInstr", "&", "MI", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineIRBuilder", "&", "MIRBuilder", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "...

[ "Called", "for", "instructions", "with", "the", "Custom", "LegalizationAction", "." ]

[ "AArch64", "AArch64", "\"expected switch to return\"" ]

AArch64LegalizerInfo13

legalizeCustom

AArch64

CPU

LLVM

2,353

55

1

[]

[ "<s>", "bool", "X86PassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "createX86ISelDag", "(", "getX86TargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";", "if", "(", "TM", "->", "getTargetTriple", "(", ")", ".", "isOSBin...

[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]

[ "X86", "X86", "X86", "X86", "X86" ]

X86TargetMachine10

addInstSelector

X86

CPU

LLVM

2,354

59

1

[]

[ "<s>", "void", "ARCExpandPseudos", "::", "expandCTLZ", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "::", "iterator", "MII", ")", "{", "MachineInstr", "&", "MI", "=", "*", "MII", ";", "const", "MachineOperand", "&", "Dest", "=", "MI", ".", ...

[ "Expand", "CTLZ/CTLZ_ZERO_UNDEF", "nodes", "." ]

[ "ARC", "ARC", "0", "1", "ARC::GPR32RegClass", "ARC::GPR32RegClass", "ARC::FLS_f_rr", "ARC::MOV_cc_ru6", "32", "ARCCC::EQ", "ARC::RSUB_cc_rru6", "31", "ARCCC::NE" ]

ARCExpandPseudos1

expandCTLZ

ARC

MPU

LLVM

2,355

216

1

[]

[ "<s>", "static", "bool", "expand_perm_with_vstbrq", "(", "const", "struct", "expand_vec_perm_d", "&", "d", ")", "{", "if", "(", "TARGET_VXE2", "&&", "d", ".", "op0", "==", "d", ".", "op1", "&&", "is_reverse_perm_mask", "(", "d", ")", "&&", "d", ".", "vmo...

[ "If", "we", "reverse", "a", "byte-vector", "this", "is", "the", "same", "as", "byte", "reversing", "it", "which", "can", "be", "done", "with", "vstbrq", "." ]

[ "s390" ]

s3901

expand_perm_with_vstbrq

s390

MPU

GCC

2,356

66

1

[]

[ "<s>", "static", "int", "mips_sign_extend_cost", "(", "machine_mode", "mode", ",", "rtx", "op", ")", "{", "if", "(", "MEM_P", "(", "op", ")", ")", "return", "0", ";", "if", "(", "TARGET_64BIT", "&&", "mode", "==", "DImode", "&&", "GET_MODE", "(", "op",...

[ "Return", "the", "cost", "of", "sign-extending", "OP", "to", "mode", "MODE", ",", "not", "including", "the", "cost", "of", "OP", "itself", "." ]

[ "mips", "0", "0", "1", "4", "2" ]

mips

mips_sign_extend_cost

mips

CPU

GCC

2,357

62

1

[]

[ "<s>", "bool", "ARCRegisterInfo", "::", "needsFrameMoves", "(", "const", "MachineFunction", "&", "MF", ")", "{", "return", "MF", ".", "getMMI", "(", ")", ".", "hasDebugInfo", "(", ")", "||", "MF", ".", "getFunction", "(", ")", ".", "needsUnwindTableEntry", ...

[ "Return", "whether", "to", "emit", "frame", "moves", "." ]

[ "ARC", "ARC" ]

ARCRegisterInfo

needsFrameMoves

ARC

MPU

LLVM

2,358

33

1

[]

[ "<s>", "static", "int", "sequent_regs_live", "(", "void", ")", "{", "int", "live_seq", "=", "0", ";", "int", "cur_seq", "=", "0", ";", "for", "(", "int", "reg", "=", "0", ";", "reg", "<=", "LAST_CALLEE_SAVED_REG", ";", "++", "reg", ")", "{", "if", ...

[ "This", "function", "checks", "sequence", "of", "live", "registers" ]

[ "avr", "0", "0", "0", "0", "0", "0", "0", "1", "0", "2", "2", "0" ]

avr

sequent_regs_live

avr

MPU

GCC

2,359

156

1

[]

[ "<s>", "static", "rtx", "s390_expand_builtin", "(", "tree", "exp", ",", "rtx", "target", ",", "rtx", "subtarget", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "int", "ignore", "ATTRIBUTE_UNUSED", ")", "{", "tree", "fndecl", "=", "TRE...

[ "Expand", "an", "expression", "EXP", "that", "calls", "a", "built-in", "function", ",", "with", "result", "going", "to", "TARGET", "if", "that", "'s", "convenient", "(", "and", "in", "mode", "MODE", "if", "that", "'s", "convenient", ")", ".", "SUBTARGET", ...

[ "s390", "0", "\"bad builtin fcode\"", "0", "\"bad builtin fcode\"", "\"Transactional execution builtins not enabled (-mhtm)\\n\"", "0", "0", "0", "0", "1", "0", "0", "2", "0", "1", "0", "1" ]

s3904

s390_expand_builtin

s390

MPU

GCC

2,360

506

1

[]

[ "<s>", "static", "rtx", "pru_to_int_mode", "(", "rtx", "x", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "x", ")", ";", "return", "VOIDmode", "==", "mode", "?", "x", ":", "simplify_gen_subreg", "(", "int_mode_for_mode", "(", "mode", ")", ".", ...

[ "Access", "some", "RTX", "as", "INT_MODE", ".", "If", "X", "is", "a", "CONST_FIXED", "we", "can", "get", "the", "bit", "representation", "of", "X", "by", "``", "casting", "''", "it", "to", "CONST_INT", "." ]

[ "pru", "0" ]

pru

pru_to_int_mode

pru

CPU

GCC

2,361

42

1

[]

[ "<s>", "MCSection", "*", "getExplicitSectionGlobal", "(", "const", "GlobalObject", "*", "GO", ",", "SectionKind", "Kind", ",", "const", "TargetMachine", "&", "TM", ")", "const", "override", "{", "llvm_unreachable", "(", "\"Not supported!\"", ")", ";", "}", "</s>...

[ "Targets", "should", "implement", "this", "method", "to", "assign", "a", "section", "to", "globals", "with", "an", "explicit", "section", "specfied", "." ]

[ "DirectX", "\"Not supported!\"" ]

DirectXTargetMachine

getExplicitSectionGlobal

DirectX

Virtual ISA

LLVM

2,362

26

1

[]

[ "<s>", "bool", "HexagonExpandCondsets", "::", "isPredicable", "(", "MachineInstr", "*", "MI", ")", "{", "if", "(", "HII", "->", "isPredicated", "(", "*", "MI", ")", "||", "!", "HII", "->", "isPredicable", "(", "*", "MI", ")", ")", "return", "false", ";...

[ "Return", "true", "if", "the", "specified", "instruction", "can", "be", "predicated", "." ]

[ "Hexagon", "Hexagon" ]

HexagonExpandCondsets14

isPredicable

Hexagon

DSP

LLVM

2,363

130

1

[]

[ "<s>", "static", "int", "tilegx_mode_rep_extended", "(", "machine_mode", "mode", ",", "machine_mode", "mode_rep", ")", "{", "if", "(", "mode", "==", "SImode", "&&", "mode_rep", "==", "DImode", ")", "return", "SIGN_EXTEND", ";", "return", "UNKNOWN", ";", "}", ...

[ "Implement", "TARGET_MODE_REP_EXTENDED", "." ]

[ "tilegx" ]

tilegx2

tilegx_mode_rep_extended

tilegx

VLIW

GCC

2,364

28

1

[]

[ "<s>", "void", "XtensaRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "}", "</s>" ]

[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]

[ "Xtensa", "Xtensa" ]

XtensaRegisterInfo1

eliminateFrameIndex

Xtensa

MPU

LLVM

2,365

23

1

[]

[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"Patmos Assembly Printer\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "Patmos", "\"Patmos Assembly Printer\"" ]

PatmosAsmPrinter

getPassName

Patmos

VLIW

LLVM

2,366

13

1

[]

[ "<s>", "static", "reg_class_t", "ix86_preferred_reload_class", "(", "rtx", "x", ",", "reg_class_t", "regclass", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "x", ")", ";", "if", "(", "regclass", "==", "NO_REGS", ")", "return", "NO_REGS", ";", "if"...

[ "Put", "float", "CONST_DOUBLE", "in", "the", "constant", "pool", "instead", "of", "fp", "regs", ".", "QImode", "must", "go", "into", "class", "Q_REGS", ".", "Narrow", "ALL_REGS", "to", "GENERAL_REGS", ".", "This", "supports", "allowing", "movsf", "and", "mov...

[ "i386", "0" ]

i3861

ix86_preferred_reload_class

i386

CPU

GCC

2,367

212

1

[]

[ "<s>", "virtual", "bool", "track", "(", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{", "return", "true", ";", "}", "</s>" ]

[ "Track", "the", "reference", "to", "metadata", "for", "DebugValueUser", "." ]

[ "Hexagon" ]

BitTracker

track

Hexagon

DSP

LLVM

2,368

15

1

[]

[ "<s>", "static", "section", "*", "xtensa_select_rtx_section", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "rtx", "x", "ATTRIBUTE_UNUSED", ",", "unsigned", "HOST_WIDE_INT", "align", "ATTRIBUTE_UNUSED", ")", "{", "return", "function_section", "(", "current_funct...

[ "The", "literal", "pool", "stays", "with", "the", "function", "." ]

[ "xtensa" ]

xtensa

xtensa_select_rtx_section

xtensa

MPU

GCC

2,369

26

1

[]

[ "<s>", "static", "int", "mips16_rewrite_pool_refs", "(", "rtx", "*", "x", ",", "void", "*", "data", ")", "{", "struct", "mips16_constant_pool", "*", "pool", "=", "data", ";", "if", "(", "GET_CODE", "(", "*", "x", ")", "==", "SYMBOL_REF", "&&", "CONSTANT_...

[ "Rewrite", "*", "X", "so", "that", "constant", "pool", "references", "refer", "to", "the", "constant", "'s", "label", "instead", ".", "DATA", "points", "to", "the", "constant", "pool", "structure", "." ]

[ "mips", "0" ]

mips3

mips16_rewrite_pool_refs

mips

CPU

GCC

2,370

65

1

[]

[ "<s>", "bool", "arc_expand_movmem", "(", "rtx", "*", "operands", ")", "{", "rtx", "dst", "=", "operands", "[", "0", "]", ";", "rtx", "src", "=", "operands", "[", "1", "]", ";", "rtx", "dst_addr", ",", "src_addr", ";", "HOST_WIDE_INT", "size", ";", "i...

[ "Like", "move_by_pieces", ",", "but", "take", "account", "of", "load", "latency", ",", "and", "actual", "offset", "ranges", ".", "Return", "true", "on", "success", "." ]

[ "arc", "0", "1", "3", "2", "2", "2", "2", "4", "4", "8U", "1", "1", "1", "2", "4U", "1", "2", "1", "2U", "3", "15", "4", "8", "8", "4", "4", "0", "0", "0", "1", "0", "0", "0", "1", "0", "1", "0", "0", "1", "1", "0", "1", "1", "1...

arc5

arc_expand_movmem

arc

MPU

GCC

2,371

495

1

[]

[ "<s>", "static", "void", "bfin_trampoline_init", "(", "rtx", "m_tramp", ",", "tree", "fndecl", ",", "rtx", "chain_value", ")", "{", "rtx", "t1", "=", "copy_to_reg", "(", "XEXP", "(", "DECL_RTL", "(", "fndecl", ")", ",", "0", ")", ")", ";", "rtx", "t2",...

[ "Emit", "RTL", "insns", "to", "initialize", "the", "variable", "parts", "of", "a", "trampoline", "at", "M_TRAMP", ".", "FNDECL", "is", "the", "target", "function", ".", "CHAIN_VALUE", "is", "an", "RTX", "for", "the", "static", "chain", "value", "for", "the...

[ "bfin", "0", "0", "0", "8", "0", "8", "2", "16", "6", "10", "16", "14" ]

bfin

bfin_trampoline_init

bfin

DSP

GCC

2,372

243

1

[]

[ "<s>", "void", "Thumb1InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "R...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "ARM", "ARM::tGPRRegisterClass", "ARM", "\"Unknown regclass!\"", "ARM::tGPRRegisterClass", "ARM", "0", "ARM::tSpill", "0" ]

Thumb1InstrInfo11

storeRegToStackSlot

ARM

CPU

LLVM

2,373

210

1

[]

[ "<s>", "unsigned", "getNumFixupKinds", "(", ")", "const", "override", "{", "return", "X86", "::", "NumTargetFixupKinds", ";", "}", "</s>" ]

[ "Get", "the", "number", "of", "target", "specific", "fixup", "kinds", "." ]

[ "X86", "X86::NumTargetFixupKinds" ]

X86AsmBackend (2)

getNumFixupKinds

X86

CPU

LLVM

2,374

13

1

[]

[ "<s>", "static", "rtx", "aarch64_sve_emit_int_cmp", "(", "rtx", "target", ",", "machine_mode", "pred_mode", ",", "rtx_code", "cmp", ",", "machine_mode", "data_mode", ",", "rtx", "op1", ",", "rtx", "op2", ")", "{", "insn_code", "icode", "=", "code_for_aarch64_pre...

[ "Emit", "a", "comparison", "CMP", "between", "OP0", "and", "OP1", ",", "both", "of", "which", "have", "mode", "DATA_MODE", ",", "and", "return", "the", "result", "in", "a", "predicate", "of", "mode", "PRED_MODE", ".", "Use", "TARGET", "as", "the", "targe...

[ "aarch64", "5", "0", "1", "2", "3", "4", "5", "0" ]

aarch64

aarch64_sve_emit_int_cmp

aarch64

CPU

GCC

2,375

123

1

[]

[ "<s>", "bool", "evaluateBranch", "(", "const", "MCInst", "&", "Inst", ",", "uint64_t", "Addr", ",", "uint64_t", "Size", ",", "uint64_t", "&", "Target", ")", "const", "override", "{", "if", "(", "isConditionalBranch", "(", "Inst", ")", ")", "{", "int64_t", ...

[ "Given", "a", "branch", "instruction", "try", "to", "get", "the", "address", "the", "branch", "targets", "." ]

[ "RI5CY", "2", "1", "2", "RISCV::C_JAL", "RISCV::C_J", "0", "RISCV::JAL", "1" ]

RISCVMCTargetDesc

evaluateBranch

RI5CY

CPU

LLVM

2,376

153

1

[]

[ "<s>", "void", "xstormy16_split_cbranch", "(", "machine_mode", "mode", ",", "rtx", "label", ",", "rtx", "comparison", ",", "rtx", "dest", ")", "{", "rtx", "op0", "=", "XEXP", "(", "comparison", ",", "0", ")", ";", "rtx", "op1", "=", "XEXP", "(", "compa...

[ "Take", "a", "SImode", "conditional", "branch", ",", "one", "of", "GT/LE/GTU/LEU", ",", "and", "split", "the", "arithmetic", "operation", ".", "Most", "of", "the", "work", "is", "done", "by", "xstormy16_expand_arith", "." ]

[ "stormy16", "0", "1", "0", "0", "0", "1" ]

stormy16

xstormy16_split_cbranch

stormy16

CPU

GCC

2,377

153

1

[]

[ "<s>", "int", "legitimate_const_double_p", "(", "rtx", "address", ")", "{", "long", "sval", "[", "2", "]", ";", "if", "(", "GET_MODE", "(", "address", ")", "==", "VOIDmode", ")", "return", "0", ";", "REAL_VALUE_TO_TARGET_DOUBLE", "(", "*", "CONST_DOUBLE_REAL...

[ "This", "function", "checks", "whether", "a", "real", "value", "can", "be", "encoded", "as", "a", "literal", ",", "i.e.", ",", "addressing", "mode", "27", ".", "In", "that", "mode", ",", "real", "values", "are", "one", "word", "values", ",", "so", "the...

[ "pdp11", "2", "0", "0", "0xffff", "0", "1", "0", "1", "0" ]

pdp11

legitimate_const_double_p

pdp11

MPU

GCC

2,378

63

1

[]

[ "<s>", "static", "int", "ix86_cmp_code_to_pcmp_immediate", "(", "enum", "rtx_code", "code", ",", "machine_mode", "mode", ")", "{", "if", "(", "FLOAT_MODE_P", "(", "mode", ")", ")", "return", "ix86_fp_cmp_code_to_pcmp_immediate", "(", "code", ")", ";", "return", ...

[ "Return", "immediate", "value", "to", "be", "used", "in", "UNSPEC_PCMP", "for", "comparison", "CODE", "in", "MODE", "." ]

[ "i386" ]

i386-expand

ix86_cmp_code_to_pcmp_immediate

i386

CPU

GCC

2,379

32

1

[]

[ "<s>", "const", "char", "*", "MINA32TargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "case", "MINA32ISD", "::", "name", ":", "\\", "return", "#", "name", "switch", "(", "Opcode", ")", "{", "default", ":", "return", ...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "MINA32", "MINA32", "MINA32ISD::name" ]

MINA32ISelLowering

getTargetNodeName

MINA32

CPU

LLVM

2,380

32

1

[]

[ "<s>", "static", "bool", "arm_handle_option", "(", "size_t", "code", ",", "const", "char", "*", "arg", ",", "int", "value", "ATTRIBUTE_UNUSED", ")", "{", "switch", "(", "code", ")", "{", "case", "OPT_march_", ":", "arm_select", "[", "1", "]", ".", "strin...

[ "Implement", "TARGET_HANDLE_OPTION", "." ]

[ "arm", "1", "0", "\"hard\"", "\"soft\"", "2" ]

arm3

arm_handle_option

arm

CPU

GCC

2,381

94

1

[]

[ "<s>", "bool", "rs6000_is_valid_shift_mask", "(", "rtx", "mask", ",", "rtx", "shift", ",", "machine_mode", "mode", ")", "{", "int", "nb", ",", "ne", ";", "if", "(", "!", "rs6000_is_valid_mask", "(", "mask", ",", "&", "nb", ",", "&", "ne", ",", "mode", ...

[ "Return", "whether", "MASK", "(", "a", "CONST_INT", ")", "is", "a", "valid", "mask", "for", "any", "rlw", "[", "i", "]", "nm", ",", "rld", "[", "i", "]", "cl", ",", "rld", "[", "i", "]", "cr", ",", "or", "rld", "[", "i", "]", "c", "instructio...

[ "rs6000", "1", "1", "1", "0", "0", "0", "0", "63", "0", "32", "32", "32", "0", "32", "32", "32", "32", "64", "63", "0" ]

rs6000

rs6000_is_valid_shift_mask

rs6000

CPU

GCC

2,382

313

1

[]

[ "<s>", "static", "rtx", "frv_read_argument", "(", "tree", "*", "arglistptr", ")", "{", "tree", "next", "=", "TREE_VALUE", "(", "*", "arglistptr", ")", ";", "*", "arglistptr", "=", "TREE_CHAIN", "(", "*", "arglistptr", ")", ";", "return", "expand_expr", "("...

[ "Read", "a", "value", "from", "the", "head", "of", "the", "tree", "list", "pointed", "to", "by", "ARGLISTPTR", ".", "Return", "the", "value", "as", "an", "rtx", "and", "replace", "*", "ARGLISTPTR", "with", "the", "tail", "of", "the", "list", "." ]

[ "frv", "0" ]

frv2

frv_read_argument

frv

VLIW

GCC

2,383

40

1

[]

[ "<s>", "static", "void", "ix86_trampoline_init", "(", "rtx", "m_tramp", ",", "tree", "fndecl", ",", "rtx", "chain_value", ")", "{", "rtx", "mem", ",", "fnaddr", ";", "int", "opcode", ";", "int", "offset", "=", "0", ";", "fnaddr", "=", "XEXP", "(", "DEC...

[ "Emit", "RTL", "insns", "to", "initialize", "the", "variable", "parts", "of", "a", "trampoline", ".", "FNDECL", "is", "the", "decl", "of", "the", "target", "address", ";", "M_TRAMP", "is", "a", "MEM", "for", "the", "trampoline", ",", "and", "CHAIN_VALUE", ...

[ "i386", "0", "0", "0xbb41", "2", "6", "0xbb49", "2", "10", "0xba41", "6", "0xba49", "10", "2", "0x90e3ff49", "4", "0xb8", "0xb9", "0x68", "1", "5", "0xe9", "1", "5", "0", "1", "0", "1", "\"__enable_execute_stack\"", "1", "0" ]

i3864

ix86_trampoline_init

i386

CPU

GCC

2,384

510

1

[]

[ "<s>", "bool", "AArch64CompressJumpTables", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MFIn", ")", "{", "bool", "Changed", "=", "false", ";", "MF", "=", "&", "MFIn", ";", "const", "auto", "&", "ST", "=", "MF", "->", "getSubtarget", "<", "A...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AArch64", "AArch64", "AArch64" ]

AArch64CompressJumpTables

runOnMachineFunction

AArch64

CPU

LLVM

2,385

123

1

[]

[ "<s>", "static", "int", "translate_unix", "(", "char", "*", "name", ",", "int", "type", ")", "{", "strcpy", "(", "filename_buff", ",", "name", ")", ";", "return", "0", ";", "}", "</s>" ]

[ "Action", "routine", "called", "by", "decc", "$", "to_vms", ".", "NAME", "is", "a", "file", "name", "or", "directory", "name", ".", "TYPE", "is", "unused", "." ]

[ "vms", "0" ]

vms-ar

translate_unix

vms

Virtual ISA

GCC

2,386

23

1

[]

[ "<s>", "void", "TLCS900FrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", "front", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ...

[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]

[ "TLCS900", "TLCS900", "TLCS900", "TLCS900", "TLCS900", "TLCS900", "TLCS900", "0", "2", "TLCS900", "TLCS900::PUSH16r", "TLCS900::FPW", "TLCS900::MOV16rr", "TLCS900::FPW", "TLCS900::SPW", "TLCS900::FPW", "TLCS900", "TLCS900::PUSH16r", "TLCS900::SUB16ri", "TLCS900::SPW", "TLCS90...

TLCS900FrameLowering

emitPrologue

TLCS900

MPU

LLVM

2,387

364

1

[]

[ "<s>", "virtual", "unsigned", "int", "execute", "(", "function", "*", ")", "{", "return", "mips_machine_reorg2", "(", ")", ";", "}", "</s>" ]

[ "Main", "entry", "point", "for", "this", "pass", "." ]

[ "mips" ]

mips

execute

mips

CPU

GCC

2,388

15

1

[]

[ "<s>", "void", "PTXFrameInfo", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "}", "</s>" ]

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "PTX", "PTX" ]

PTXFrameInfo

emitEpilogue

PTX

GPU

LLVM

2,389

16

1

[]

[ "<s>", "void", "AArch64PassConfig", "::", "addPreSched2", "(", ")", "{", "addPass", "(", "createAArch64ExpandPseudoPass", "(", ")", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "if", "(", "EnableLoad...

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "prolog-epilog", "insertion", "and", "before", "the", "second", "instruction", "scheduling", "pass", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64" ]

AArch64TargetMachine11

addPreSched2

AArch64

CPU

LLVM

2,390

51

1

[]

[ "<s>", "static", "int", "need_to_save", "(", "int", "regno", ")", "{", "if", "(", "fixed_regs", "[", "regno", "]", ")", "return", "0", ";", "if", "(", "crtl", "->", "calls_eh_return", ")", "return", "1", ";", "if", "(", "regno", "==", "FP_REGNO", ")"...

[ "Returns", "true", "if", "the", "given", "register", "needs", "to", "be", "saved", "by", "the", "current", "function", "." ]

[ "m32c", "0", "1", "0", "1", "1", "0" ]

m32c

need_to_save

m32c

MPU

GCC

2,391

94

1

[]

[ "<s>", "bool", "TPCSingleUseScalarOptimizerPass", "::", "runOnFunction", "(", "Function", "&", "Func", ")", "{", "if", "(", "skipFunction", "(", "Func", ")", ")", "return", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"**** SingleUseScalarOptimizer...

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "TPC", "TPC", "\"**** SingleUseScalarOptimizer Pass\\n\"", "Intrinsic::ID", "Intrinsic::tpc_convert_int", "Intrinsic::ID", "Intrinsic::tpc_mac" ]

TPCSingleUseScalarOptimizer

runOnFunction

TPC

Virtual ISA

LLVM

2,392

287

1

[]

[ "<s>", "bool", "AArch64CollectLOH", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "TargetMachine", "&", "TM", "=", "MF", ".", "getTarget", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "TM", ".", "getReg...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "\"No MachineFunctionInfo for this function!\"", "\"Looking for LOH in \"", "AArch64", "AArch64", "AArch64::COPY", "\"ADRP reaching defs\\n\"", "AArch64", "\"All reaching defs\\n\"", "AArch64" ]

AArch64CollectLOH24

runOnMachineFunction

AArch64

CPU

LLVM

2,393

342

1

[]

[ "<s>", "bool", "trackLivenessAfterRegAlloc", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "true", ";", "}", "</s>" ]

[ "Returns", "true", "if", "the", "live-ins", "should", "be", "tracked", "after", "register", "allocation", "." ]

[ "PowerPC" ]

PPCRegisterInfo16

trackLivenessAfterRegAlloc

PowerPC

CPU

LLVM

2,394

14

1

[]

[ "<s>", "unsigned", "PPCInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "PP...

[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...

[ "PowerPC", "PPC", "PPC::STD", "PPC::STW", "PPC::STFS", "PPC::STFD", "PPC::SPILL_CR", "PPC::SPILL_CRBIT", "PPC::STVX", "PPC::STXVD2X", "PPC::STXVX", "PPC::QVSTFDX", "PPC::QVSTFSXs", "PPC::QVSTFDXb", "PPC::SPILL_VRSAVE", "PPC::SPILLTOVSR_ST", "1", "1", "2", "2", "0", "0" ]

PPCInstrInfo32

isStoreToStackSlot

PowerPC

CPU

LLVM

2,395

169

1

[]

[ "<s>", "unsigned", "getExceptionSelectorRegister", "(", "const", "Constant", "*", "PersonalityFn", ")", "const", "override", "{", "return", "ABI", ".", "IsN64", "(", ")", "?", "Mips", "::", "A1_64", ":", "Mips", "::", "A1", ";", "}", "</s>" ]

[ "If", "a", "physical", "register", ",", "this", "returns", "the", "register", "that", "receives", "the", "exception", "typeid", "on", "entry", "to", "a", "landing", "pad", "." ]

[ "Mips", "Mips::A1_64", "Mips::A1" ]

MipsISelLowering (2)

getExceptionSelectorRegister

Mips

CPU

LLVM

2,396

27

1

[]

[ "<s>", "static", "void", "output_indirect_thunk_function", "(", "enum", "indirect_thunk_prefix", "need_prefix", ",", "unsigned", "int", "regno", ",", "bool", "ret_p", ")", "{", "char", "name", "[", "32", "]", ";", "tree", "decl", ";", "indirect_thunk_name", "(",...

[ "Output", "a", "funtion", "with", "a", "call", "and", "return", "thunk", "for", "indirect", "branch", ".", "If", "BND_P", "is", "true", ",", "the", "BND", "prefix", "is", "needed", ".", "If", "REGNO", "!", "=", "UNVALID_REGNUM", ",", "the", "function", ...

[ "i386", "32", "1", "1", "1", "\"\\t.weak_definition\\t\"", "\"\\n\\t.private_extern\\t\"", "1", "0", "0", "\"\\t.hidden\\t\"", "1" ]

i3867

output_indirect_thunk_function

i386

CPU

GCC

2,397

335

1

[]

[ "<s>", "static", "tree", "bpf_resolve_overloaded_builtin", "(", "location_t", "loc", ",", "tree", "fndecl", ",", "void", "*", "arglist", ")", "{", "if", "(", "DECL_MD_FUNCTION_CODE", "(", "fndecl", ")", "!=", "BPF_BUILTIN_PRESERVE_ACCESS_INDEX", ")", "return", "NU...

[ "Implement", "TARGET_RESOLVE_OVERLOADED_BUILTIN", "(", "see", "gccint", "manual", "section", "Target", "Macros", ":", ":Misc.", ")", ".", "Used", "for", "CO-RE", "support", "builtins", "such", "as", "__builtin_preserve_access_index", "and", "__builtin_preserve_field_info"...

[ "bpf", "0", "1", "\"expected exactly 1 argument\"", "0" ]

bpf

bpf_resolve_overloaded_builtin

bpf

Virtual ISA

GCC

2,398

137

1

[]

[ "<s>", "DecodeStatus", "RISCVDisassembler", "::", "getInstruction", "(", "MCInst", "&", "MI", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "CS", ")", "const", "{", "uint32_t...

[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]

[ "RISCV", "RISCV", "0", "0x3", "0x3", "4", "0", "support::endian", "\"Trying RISCV32 table :\\n\"", "4", "2", "0", "support::endian", "RISCV::Feature64Bit", "\"Trying RISCV32Only_16 table (16-bit Instruction):\\n\"", "RISCV", "2", "RISCV::FeatureExtZbproposedc", "RISCV::FeatureStd...

RISCVDisassembler13

getInstruction

RISCV

CPU

LLVM

2,399

316

1

[]