docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "void", "ARMConstantIslands", "::", "verify", "(", ")", "{", "for", "(", "MachineFunction", "::", "iterator", "MBBI", "=", "MF", "->", "begin", "(", ")", ",", "E", "=", "MF", "->", "end", "(", ")", ";", "MBBI", "!=", "E", ";", "++", "MBBI", ...	[ "Check", "if", "this", "register", "bank", "is", "valid", "." ]	[ "ARM", "ARM", "1", "\"Verifying \"", "\" CP users.\\n\"", "0", "2", "\"OK\\n\"", "\"Out of range.\\n\"", "\"Constant pool entry out of range!\"" ]	ARMConstantIslandPass (2)1	verify	ARM	CPU	LLVM	25,600	206	1	[]
[ "<s>", "void", "s390_expand_cs_hqi", "(", "machine_mode", "mode", ",", "rtx", "btarget", ",", "rtx", "vtarget", ",", "rtx", "mem", ",", "rtx", "cmp", ",", "rtx", "new_rtx", ",", "bool", "is_weak", ")", "{", "struct", "alignment_context", "ac", ";", "rtx", ...	[ "Expand", "an", "atomic", "compare", "and", "swap", "operation", "for", "HImode", "and", "QImode", ".", "MEM", "is", "the", "memory", "location", ",", "CMP", "the", "old", "value", "to", "compare", "MEM", "with", "and", "NEW", "the", "value", "to", "set"...	[ "s390", "1", "0", "1", "1", "1", "1" ]	s3904	s390_expand_cs_hqi	s390	MPU	GCC	25,601	346	1	[]
[ "<s>", "static", "tree", "m68hc11_handle_fntype_attribute", "(", "tree", "", "node", ",", "tree", "name", ",", "tree", "args", "ATTRIBUTE_UNUSED", ",", "int", "flags", "ATTRIBUTE_UNUSED", ",", "bool", "", "no_add_attrs", ")", "{", "if", "(", "TREE_CODE", "("...	[ "Handle", "an", "attribute", "requiring", "a", "FUNCTION_TYPE", ",", "FIELD_DECL", "or", "TYPE_DECL", ";", "arguments", "as", "in", "struct", "attribute_spec.handler", "." ]	[ "m68hc11", "\"%qs attribute only applies to functions\"" ]	m68hc111	m68hc11_handle_fntype_attribute	m68hc11	MPU	GCC	25,602	81	1	[]
[ "<s>", "SDValue", "X86TargetLowering", "::", "SimplifyMultipleUseDemandedBitsForTargetNode", "(", "SDValue", "Op", ",", "const", "APInt", "&", "DemandedBits", ",", "const", "APInt", "&", "DemandedElts", ",", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", ")",...	[ "More", "limited", "version", "of", "SimplifyDemandedBits", "that", "can", "be", "used", "to", "``", "look", "through", "''", "ops", "that", "do", "n't", "contribute", "to", "the", "DemandedBits/DemandedElts", "-", "bitwise", "ops", "etc", "." ]	[ "X86", "X86", "X86ISD::PINSRB", "X86ISD::PINSRW", "0", "2", "X86ISD::PCMPGT", "ISD::isBuildVectorAllZeros", "0", "1", "16", "2", "0", "0", "0", "0", "1", "\"Multiple identity shuffles detected\"", "0" ]	X86ISelLowering131	SimplifyMultipleUseDemandedBitsForTargetNode	X86	CPU	LLVM	25,603	489	1	[]
[ "<s>", "bool", "ARMCodeGenPrepare", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "skipFunction", "(", "F", ")", "\|\|", "DisableCGP", ")", "return", "false", ";", "auto", "*", "TPC", "=", "&", "getAnalysis", "<", "TargetPassConfig",...	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "ARM", "ARM", "ARM", "\"ARM CGP: Running on \"", "\"\\n\"", "0", "\"ARM CGP: Searching from: \"", "\"\\n\"", "\"Broken function after type promotion\"", "\"After ARMCodeGenPrepare: \"", "\"\\n\"" ]	ARMCodeGenPrepare	runOnFunction	ARM	CPU	LLVM	25,604	287	1	[]
[ "<s>", "static", "const", "char", "*", "ix86_get_multilib_abi_name", "(", "void", ")", "{", "if", "(", "!", "(", "TARGET_64BIT_P", "(", "ix86_isa_flags", ")", ")", ")", "return", "\"i386\"", ";", "else", "if", "(", "TARGET_X32_P", "(", "ix86_isa_flags", ")",...	[ "This", "hook", "returns", "name", "of", "multilib", "ABI", "." ]	[ "i386", "\"i386\"", "\"x32\"", "\"x86_64\"" ]	i386	ix86_get_multilib_abi_name	i386	CPU	GCC	25,605	38	1	[]
[ "<s>", "void", "nvptx_expand_call", "(", "rtx", "retval", ",", "rtx", "address", ")", "{", "rtx", "callee", "=", "XEXP", "(", "address", ",", "0", ")", ";", "rtx", "varargs", "=", "NULL_RTX", ";", "unsigned", "parallel", "=", "0", ";", "if", "(", "!"...	[ "Emit", "the", "sequence", "for", "a", "call", "." ]	[ "nvptx", "0", "0", "1", "0", "1", "0", "0", "1", "0", "0", "0", "0" ]	nvptx3	nvptx_expand_call	nvptx	GPU	GCC	25,606	418	1	[]
[ "<s>", "unsigned", "AMDGPUInstrInfo", "::", "isLoadFromStackSlotPostFE", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "return", "0", ";", "}", "</s>" ]	[ "isLoadFromStackSlotPostFE", "-", "Check", "for", "post-frame", "ptr", "elimination", "stack", "locations", "as", "well", "." ]	[ "R600", "0" ]	AMDGPUInstrInfo10	isLoadFromStackSlotPostFE	R600	GPU	LLVM	25,607	20	1	[]
[ "<s>", "rtx", "loongarch_strip_unspec_address", "(", "rtx", "op", ")", "{", "rtx", "base", ",", "offset", ";", "split_const", "(", "op", ",", "&", "base", ",", "&", "offset", ")", ";", "if", "(", "UNSPEC_ADDRESS_P", "(", "base", ")", ")", "op", "=", ...	[ "If", "OP", "is", "an", "UNSPEC", "address", ",", "return", "the", "address", "to", "which", "it", "refers", ",", "otherwise", "return", "OP", "itself", "." ]	[ "loongarch" ]	loongarch	loongarch_strip_unspec_address	loongarch	CPU	GCC	25,608	51	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"RISCV sext.w Removal\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "RISCV", "\"RISCV sext.w Removal\"" ]	RISCVSExtWRemoval	getPassName	RISCV	CPU	LLVM	25,609	11	1	[]
[ "<s>", "bool", "AMDGPUAsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "StringRef", "IDVal", "=", "DirectiveID", ".", "getString", "(", ")", ";", "if", "(", "IDVal", "==", "\".hsa_code_object_version\"", ")", "return", "ParseDirectiveH...	[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]	[ "AMDGPU", "AMDGPU", "\".hsa_code_object_version\"", "\".hsa_code_object_isa\"", "\".amd_kernel_code_t\"", "\".amdgpu_hsa_kernel\"", "AMDGPU", "\".amd_amdgpu_isa\"", "AMDGPU::HSAMD" ]	AMDGPUAsmParser16	ParseDirective	AMDGPU	GPU	LLVM	25,610	105	1	[]
[ "<s>", "TargetLowering", "::", "AtomicExpansionKind", "AArch64TargetLowering", "::", "shouldExpandAtomicLoadInIR", "(", "LoadInst", "*", "LI", ")", "const", "{", "unsigned", "Size", "=", "LI", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ";...	[ "Returns", "how", "the", "given", "(", "atomic", ")", "load", "should", "be", "expanded", "by", "the", "IR-level", "AtomicExpand", "pass", "." ]	[ "AArch64", "AArch64", "128" ]	AArch64ISelLowering115	shouldExpandAtomicLoadInIR	AArch64	CPU	LLVM	25,611	48	1	[]
[ "<s>", "const", "char", "", "output_mov_double_fpa_from_arm", "(", "rtx", "", "operands", ")", "{", "int", "arm_reg0", "=", "REGNO", "(", "operands", "[", "1", "]", ")", ";", "rtx", "ops", "[", "2", "]", ";", "gcc_assert", "(", "arm_reg0", "!=", "IP_...	[ "Output", "a", "move", "from", "arm", "registers", "to", "an", "fpa", "registers", ".", "OPERANDS", "[", "0", "]", "is", "an", "fpa", "register", ".", "OPERANDS", "[", "1", "]", "is", "the", "first", "registers", "of", "an", "arm", "register", "pair", ...	[ "arm", "1", "2", "0", "1", "1", "\"stm%?fd\\t%\|sp!, {%0, %1}\"", "\"ldf%?d\\t%0, [%\|sp], #8\"", "\"\"" ]	arm3	output_mov_double_fpa_from_arm	arm	CPU	GCC	25,612	78	1	[]
[ "<s>", "int", "m32c_initial_elimination_offset", "(", "int", "from", ",", "int", "to", ")", "{", "int", "ofs", "=", "0", ";", "if", "(", "from", "==", "AP_REGNO", ")", "{", "if", "(", "TARGET_A16", ")", "ofs", "+=", "5", ";", "else", "ofs", "+=", "...	[ "Implements", "INITIAL_ELIMINATION_OFFSET", ".", "See", "the", "comment", "above", "that", "diagrams", "our", "call", "frame", "." ]	[ "m32c", "0", "5", "8", "1", "1", "\"initial_elimination_offset from=%d to=%d, ofs=%d\\n\"" ]	m32c	m32c_initial_elimination_offset	m32c	MPU	GCC	25,613	89	1	[]
[ "<s>", "const", "char", "*", "GBZ80TargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "case", "GBISD", "::", "name", ":", "\\", "return", "#", "name", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "null...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "GBZ80", "GB", "GBISD::name" ]	GBZ80ISelLowering	getTargetNodeName	GBZ80	MPU	LLVM	25,614	132	1	[]
[ "<s>", "static", "bool", "i386_pe_dllexport_p", "(", "tree", "decl", ")", "{", "if", "(", "TREE_CODE", "(", "decl", ")", "!=", "VAR_DECL", "&&", "TREE_CODE", "(", "decl", ")", "!=", "FUNCTION_DECL", ")", "return", "false", ";", "if", "(", "lookup_attribute...	[ "Return", "true", "if", "DECL", "is", "a", "dllexport", "'d", "object", "." ]	[ "i386", "\"dllexport\"", "\"dllexport\"" ]	winnt3	i386_pe_dllexport_p	i386	CPU	GCC	25,615	72	1	[]
[ "<s>", "unsigned", "OutgoingValueHandler", "::", "getStackAddress", "(", "const", "CCValAssign", "&", "VA", ",", "MachineMemOperand", "*", "&", "MMO", ")", "{", "MachineFunction", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "const", "TargetFrame...	[ "Materialize", "a", "VReg", "containing", "the", "address", "of", "the", "specified", "stack-based", "object", "." ]	[ "Mips", "0", "32", "32", "Mips::SP", "8", "8" ]	MipsCallLowering27	getStackAddress	Mips	CPU	LLVM	25,616	204	1	[]
[ "<s>", "rtx", "alpha_expand_zap_mask", "(", "HOST_WIDE_INT", "value", ")", "{", "rtx", "result", ";", "int", "i", ";", "HOST_WIDE_INT", "mask", "=", "0", ";", "for", "(", "i", "=", "7", ";", "i", ">=", "0", ";", "--", "i", ")", "{", "mask", "<<=", ...	[ "Returns", "a", "mask", "so", "that", "zap", "(", "x", ",", "value", ")", "==", "x", "&", "mask", "." ]	[ "alpha", "0", "7", "0", "8", "1", "0xff" ]	alpha	alpha_expand_zap_mask	alpha	MPU	GCC	25,617	67	1	[]
[ "<s>", "bool", "Error", "(", "SMLoc", "L", ",", "const", "Twine", "&", "Msg", ")", "{", "return", "Parser", ".", "Error", "(", "L", ",", "Msg", ")", ";", "}", "</s>" ]	[ "Return", "an", "error", "at", "the", "location", "L", ",", "with", "the", "message", "Msg", "." ]	[ "AArch64" ]	AArch64AsmParser102	Error	AArch64	CPU	LLVM	25,618	23	1	[]
[ "<s>", "static", "bool", "has_vector_insn", "(", "function", "", "fn", ")", "{", "basic_block", "cfg_bb", ";", "rtx_insn", "", "rinsn", ";", "FOR_ALL_BB_FN", "(", "cfg_bb", ",", "fn", ")", "FOR_BB_INSNS", "(", "cfg_bb", ",", "rinsn", ")", "if", "(", "N...	[ "Return", "true", "if", "FN", "has", "a", "vector", "instruction", "that", "use", "VL/VTYPE", "." ]	[ "riscv" ]	riscv-vsetvl	has_vector_insn	riscv	CPU	GCC	25,619	47	1	[]
[ "<s>", "static", "rtx", "riscv_pass_fpr_single", "(", "machine_mode", "type_mode", ",", "unsigned", "regno", ",", "machine_mode", "value_mode", ",", "HOST_WIDE_INT", "offset", ")", "{", "rtx", "x", "=", "gen_rtx_REG", "(", "value_mode", ",", "regno", ")", ";", ...	[ "Return", "the", "representation", "of", "an", "argument", "passed", "or", "returned", "in", "an", "FPR", "when", "the", "value", "has", "mode", "VALUE_MODE", "and", "the", "type", "has", "TYPE_MODE", ".", "The", "two", "modes", "may", "be", "different", "...	[ "riscv", "1" ]	riscv	riscv_pass_fpr_single	riscv	CPU	GCC	25,620	67	1	[]
[ "<s>", "bool", "ARM64PromoteConstant", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "bool", "LocalChange", "=", "false", ";", "SmallSet", "<", "Constant", "*", ",", "8", ">", "AlreadyChecked", ";", "for", "(", "auto", "&", "MBB", ":", "F",...	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "ARM64", "ARM64", "8", "0" ]	ARM64PromoteConstant	runOnFunction	ARM64	CPU	LLVM	25,621	125	1	[]
[ "<s>", "bool", "LanaiInstrInfo", "::", "getMemOperandWithOffsetWidth", "(", "const", "MachineInstr", "&", "LdSt", ",", "const", "MachineOperand", "*", "&", "BaseOp", ",", "int64_t", "&", "Offset", ",", "unsigned", "&", "Width", ",", "const", "TargetRegisterInfo", ...	[ "Return", "true", "if", "get", "the", "base", "operand", ",", "byte", "offset", "of", "an", "instruction", "and", "the", "memory", "width", "." ]	[ "Lanai", "Lanai", "4", "1", "2", "3", "3", "Lanai::LDW_RI", "Lanai::LDW_RR", "Lanai::SW_RR", "Lanai::SW_RI", "4", "Lanai::LDHs_RI", "Lanai::LDHz_RI", "Lanai::STH_RI", "2", "Lanai::LDBs_RI", "Lanai::LDBz_RI", "Lanai::STB_RI", "1", "1", "2", "\"getMemOperandWithOffset only ...	LanaiInstrInfo10	getMemOperandWithOffsetWidth	Lanai	CPU	LLVM	25,622	223	1	[]
[ "<s>", "static", "bool", "mips_legitimate_address_p", "(", "machine_mode", "mode", ",", "rtx", "x", ",", "bool", "strict_p", ")", "{", "struct", "mips_address_info", "addr", ";", "return", "mips_classify_address", "(", "&", "addr", ",", "x", ",", "mode", ",", ...	[ "This", "function", "is", "used", "to", "implement", "GO_IF_LEGITIMATE_ADDRESS", ".", "It", "returns", "a", "nonzero", "value", "if", "X", "is", "a", "legitimate", "address", "for", "a", "memory", "operand", "of", "the", "indicated", "MODE", ".", "STRICT", "...	[ "mips" ]	mips	mips_legitimate_address_p	mips	CPU	GCC	25,623	32	1	[]
[ "<s>", "X86Subtarget", "::", "X86Subtarget", "(", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "X86TargetMachine", "&", "TM", ",", "unsigned", "StackAlignOverride", ")", ":", "X86GenSubtargetInfo", "(", "TT", ","...	[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]	[ "X86", "X86", "X86", "X86", "X86", "X86" ]	X86Subtarget109	X86Subtarget	X86	CPU	LLVM	25,624	218	1	[]
[ "<s>", "static", "bool", "thumb_force_lr_save", "(", "void", ")", "{", "return", "!", "cfun", "->", "machine", "->", "lr_save_eliminated", "&&", "(", "!", "leaf_function_p", "(", ")", "\|\|", "thumb_far_jump_used_p", "(", ")", "\|\|", "regs_ever_live", "[", "LR_RE...	[ "Return", "true", "if", "the", "current", "function", "needs", "to", "save/restore", "LR", "." ]	[ "arm" ]	arm3	thumb_force_lr_save	arm	CPU	GCC	25,625	32	1	[]
[ "<s>", "void", "SparcFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "SparcMachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "SparcMachineFunctionInfo", ">", "("...	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "SP::RETL", "\"Can only put epilog before 'retl' instruction!\"", "SP::RESTORErr", "SP::G0", "SP::G0", "SP::G0", "0", "SP", "SP::ADDrr", "SP::ADDri" ]	SparcFrameLowering (2)	emitEpilogue	Sparc	CPU	LLVM	25,626	186	1	[]
[ "<s>", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_pwrite_stream", "&", "OS", ")", "const", "override", "{", "return", "createARMELFObjectWriter", "(", "OS", ",", "OSABI", ",", "isLittle", "(", ")", ")", ";", "}", "</s>" ]	[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]	[ "ARM", "ARM" ]	ARMAsmBackendELF10	createObjectWriter	ARM	CPU	LLVM	25,627	24	1	[]
[ "<s>", "static", "void", "arm_test_fpu_data", "(", "void", ")", "{", "auto_sbitmap", "isa_all_fpubits_internal", "(", "isa_num_bits", ")", ";", "auto_sbitmap", "fpubits", "(", "isa_num_bits", ")", ";", "auto_sbitmap", "tmpset", "(", "isa_num_bits", ")", ";", "stat...	[ "Scan", "the", "static", "data", "tables", "generated", "by", "parsecpu.awk", "looking", "for", "potential", "issues", "with", "the", "data", ".", "Here", "we", "check", "for", "consistency", "between", "the", "fpu", "bits", ",", "in", "particular", "we", "c...	[ "arm", "0", "\"Error: found feature bits in the ALL_FPU_INTERAL\"", "\" group that are not defined by any FPU.\\n\"", "\" Check your arm-cpus.in.\\n\"" ]	arm	arm_test_fpu_data	arm	CPU	GCC	25,628	124	1	[]
[ "<s>", "bool", "PPCInstrInfo", "::", "getMachineCombinerPatterns", "(", "MachineInstr", "&", "Root", ",", "SmallVectorImpl", "<", "MachineCombinerPattern", ">", "&", "Patterns", ")", "const", "{", "if", "(", "Subtarget", ".", "getTargetMachine", "(", ")", ".", "...	[ "Return", "true", "when", "there", "is", "potentially", "a", "faster", "code", "sequence", "for", "an", "instruction", "chain", "ending", "in", "Root", "." ]	[ "PowerPC", "PPC" ]	PPCInstrInfo (2)2	getMachineCombinerPatterns	PowerPC	CPU	LLVM	25,629	72	1	[]
[ "<s>", "bool", "m68k_regno_mode_ok", "(", "int", "regno", ",", "machine_mode", "mode", ")", "{", "if", "(", "DATA_REGNO_P", "(", "regno", ")", ")", "{", "if", "(", "regno", "+", "GET_MODE_SIZE", "(", "mode", ")", "/", "4", "<=", "8", ")", "return", "...	[ "Value", "is", "true", "if", "hard", "register", "REGNO", "can", "hold", "a", "value", "of", "machine-mode", "MODE", ".", "On", "the", "68000", ",", "we", "let", "the", "cpu", "registers", "can", "hold", "any", "mode", ",", "but", "restrict", "the", "6...	[ "m68k", "4", "8", "4", "16" ]	m68k4	m68k_regno_mode_ok	m68k	MPU	GCC	25,630	103	1	[]
[ "<s>", "bool", "SIPreAllocateWWMRegs", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"SIPreAllocateWWMRegs: function \"", "<<", "MF", ".", "getName", "(", ")", "<<", "\"\\n\"", ")", ";", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AMDGPU", "SI", "\"SIPreAllocateWWMRegs: function \"", "\"\\n\"", "AMDGPU::V_SET_INACTIVE_B32", "AMDGPU::V_SET_INACTIVE_B64", "0", "AMDGPU::ENTER_STRICT_WWM", "AMDGPU::ENTER_STRICT_WQM", "AMDGPU::EXIT_STRICT_WWM", "AMDGPU::EXIT_STRICT_WQM", "\"Processing \"" ]	SIPreAllocateWWMRegs3	runOnMachineFunction	AMDGPU	GPU	LLVM	25,631	310	1	[]
[ "<s>", "SchedBoundary", "(", "unsigned", "ID", ",", "const", "Twine", "&", "Name", ")", ":", "DAG", "(", "0", ")", ",", "Available", "(", "ID", ",", "Name", "+", "\".A\"", ")", ",", "Pending", "(", "ID", "<<", "ConvergingVLIWScheduler", "::", "LogMaxQI...	[ "Pending", "queues", "extend", "the", "ready", "queues", "with", "the", "same", "ID", "and", "the", "PendingFlag", "set", "." ]	[ "Hexagon", "0", "\".A\"", "\".P\"", "0", "0", "0", "0", "0" ]	HexagonMachineScheduler17	SchedBoundary	Hexagon	DSP	LLVM	25,632	74	1	[]
[ "<s>", "SDValue", "LC3TargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Unimplemented operan...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "LC3", "LC3", "\"Unimplemented operand\"", "ISD::GlobalAddress" ]	LC3ISelLowering	LowerOperation	LC3	CPU	LLVM	25,633	45	1	[]
[ "<s>", "bool", "SPUTargetMachine", "::", "addPreEmitPass", "(", "PassManagerBase", "&", "PM", ")", "{", "typedef", "llvm", "::", "FunctionPass", "", "(", "", "BuilderFunc", ")", "(", "const", "char", "*", ")", ";", "BuilderFunc", "schedulerCreator", "=", "...	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "CellSPU", "SPU", "\"createTCESchedulerPass\"", "\"cellspu\"", "SPU" ]	SPUTargetMachine1	addPreEmitPass	CellSPU	MPU	LLVM	25,634	74	1	[]
[ "<s>", "SDValue", "MipsTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "BRCOND", ":", "return", "LowerBRCOND"...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "Mips", "Mips", "ISD::BRCOND", "ISD::ConstantPool", "ISD::GlobalAddress", "ISD::BlockAddress", "ISD::GlobalTLSAddress", "ISD::JumpTable", "ISD::SELECT", "ISD::SELECT_CC", "ISD::SETCC", "ISD::VASTART", "ISD::FCOPYSIGN", "ISD::FABS", "ISD::FRAMEADDR", "ISD::RETURNADDR", "ISD::MEMBARRIE...	MipsISelLowering101	LowerOperation	Mips	CPU	LLVM	25,635	346	1	[]
[ "<s>", "bool", "const_vec_all_same_in_range_p", "(", "rtx", "x", ",", "HOST_WIDE_INT", "minval", ",", "HOST_WIDE_INT", "maxval", ")", "{", "rtx", "elt", ";", "return", "(", "const_vec_duplicate_p", "(", "x", ",", "&", "elt", ")", "&&", "CONST_INT_P", "(", "e...	[ "Return", "true", "if", "X", "is", "a", "const_vector", "with", "all", "duplicate", "elements", ",", "which", "is", "in", "the", "range", "between", "MINVAL", "and", "MAXVAL", "." ]	[ "riscv" ]	riscv-v	const_vec_all_same_in_range_p	riscv	CPU	GCC	25,636	45	1	[]
[ "<s>", "void", "rs6000_set_handled_components", "(", "sbitmap", "components", ")", "{", "rs6000_stack_t", "*", "info", "=", "rs6000_stack_info", "(", ")", ";", "for", "(", "int", "i", "=", "info", "->", "first_gp_reg_save", ";", "i", "<", "32", ";", "i", "...	[ "Implement", "TARGET_SHRINK_WRAP_SET_HANDLED_COMPONENTS", "." ]	[ "rs6000", "32", "64", "32", "0", "2" ]	rs6000-logue	rs6000_set_handled_components	rs6000	CPU	GCC	25,637	124	1	[]
[ "<s>", "const", "char", "*", "VETargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "case", "VEISD", "::", "NAME", ":", "\\", "return", "\"VEISD::\"", "#", "NAME", ";", "switch", "(", "(", "VEISD", "::", "NodeType", ")...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "VE", "VE", "VEISD::NAME", "\"VEISD::\"", "VEISD::NodeType", "VEISD::FIRST_NUMBER" ]	VEISelLowering	getTargetNodeName	VE	CPU	LLVM	25,638	77	1	[]
[ "<s>", "bool", "PPCFastISel", "::", "fastSelectInstruction", "(", "const", "Instruction", "*", "I", ")", "{", "switch", "(", "I", "->", "getOpcode", "(", ")", ")", "{", "case", "Instruction", "::", "Load", ":", "return", "SelectLoad", "(", "I", ")", ";",...	[ "This", "method", "is", "called", "by", "target-independent", "code", "when", "the", "normal", "FastISel", "process", "fails", "to", "select", "an", "instruction", "." ]	[ "PowerPC", "PPC", "ISD::ADD", "ISD::OR", "ISD::SUB" ]	PPCFastISel12	fastSelectInstruction	PowerPC	CPU	LLVM	25,639	230	1	[]
[ "<s>", "bool", "XCoreAsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpNo", ",", "const", "char", "", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "!", "ExtraCode", "\|\|", "!", "ExtraCode"...	[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]	[ "XCore", "XCore", "0" ]	XCoreAsmPrinter10	PrintAsmOperand	XCore	MPU	LLVM	25,640	63	1	[]
[ "<s>", "static", "bool", "is_lfs_stfs_insn", "(", "rtx_insn", "*", "insn", ")", "{", "rtx", "pattern", "=", "PATTERN", "(", "insn", ")", ";", "if", "(", "GET_CODE", "(", "pattern", ")", "!=", "PARALLEL", ")", "return", "false", ";", "if", "(", "XVECLEN...	[ "Helper", "function", "to", "see", "if", "we", "'re", "potentially", "looking", "at", "lfs/stfs", ".", "-", "PARALLEL", "containing", "a", "SET", "and", "a", "CLOBBER", "-", "stfs", ":", "-", "SET", "is", "from", "UNSPEC_SI_FROM_SF", "to", "MEM", ":", "S...	[ "rs6000", "0", "2", "0", "0", "0", "1", "1", "1" ]	rs6000	is_lfs_stfs_insn	rs6000	CPU	GCC	25,641	215	1	[]
[ "<s>", "BitVector", "TOYRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "TOY", "::", "ZERO", ")", ";", "Rese...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "TOY", "TOY", "TOY::ZERO", "TOY::SP", "TOY::LR", "TOY::TMP" ]	TOYRegisterInfo	getReservedRegs	TOY	CPU	LLVM	25,642	60	1	[]
[ "<s>", "const", "MipsFrameLowering", "*", "MipsFrameLowering", "::", "create", "(", "const", "MipsSubtarget", "&", "ST", ")", "{", "return", "llvm", "::", "createMipsSEFrameLowering", "(", "ST", ")", ";", "}", "</s>" ]	[ "This", "creates", "an", "identified", "struct", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips" ]	MipsFrameLowering19	create	Mips	CPU	LLVM	25,643	22	1	[]
[ "<s>", "bool", "Thumb1RegisterInfo", "::", "hasReservedCallFrame", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "FFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "unsigned", "CFSize", "=", "FFI", "->", ...	[ "hasReservedCallFrame", "-", "Under", "normal", "circumstances", ",", "when", "a", "frame", "pointer", "is", "not", "required", ",", "we", "reserve", "argument", "space", "for", "call", "sites", "in", "the", "function", "immediately", "on", "entry", "to", "the...	[ "ARM", "1", "8", "1", "4", "2" ]	Thumb1RegisterInfo7	hasReservedCallFrame	ARM	CPU	LLVM	25,644	66	1	[]
[ "<s>", "bool", "R600InstrInfo", "::", "isPredicable", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "R600", "::", "KILLGT", ")", "{", "return", "false", ";", "}", "else", "if", "(", "MI...	[ "Return", "true", "if", "the", "specified", "instruction", "can", "be", "predicated", "." ]	[ "AMDGPU", "R600", "R600::KILLGT", "R600::CF_ALU", "3", "0", "4", "0" ]	R600InstrInfo (2)1	isPredicable	AMDGPU	GPU	LLVM	25,645	118	1	[]
[ "<s>", "static", "HOST_WIDE_INT", "cris_static_rtx_alignment", "(", "machine_mode", "mode", ")", "{", "return", "MAX", "(", "cris_preferred_mininum_alignment", "(", ")", ",", "GET_MODE_ALIGNMENT", "(", "mode", ")", ")", ";", "}", "</s>" ]	[ "Implement", "TARGET_STATIC_RTX_ALIGNMENT", "." ]	[ "cris" ]	cris7	cris_static_rtx_alignment	cris	MPU	GCC	25,646	22	1	[]
[ "<s>", "virtual", "bool", "isFMAFasterThanFMulAndFAdd", "(", "EVT", ")", "const", "{", "return", "true", ";", "}", "</s>" ]	[ "Return", "true", "if", "an", "FMA", "operation", "is", "faster", "than", "a", "pair", "of", "fmul", "and", "fadd", "instructions", "." ]	[ "NVPTX" ]	NVPTXISelLowering19	isFMAFasterThanFMulAndFAdd	NVPTX	GPU	LLVM	25,647	12	1	[]
[ "<s>", "rtx", "alpha_gp_save_rtx", "(", ")", "{", "rtx", "r", "=", "get_hard_reg_initial_val", "(", "DImode", ",", "29", ")", ";", "if", "(", "GET_CODE", "(", "r", ")", "!=", "MEM", ")", "r", "=", "gen_mem_addressof", "(", "r", ",", "NULL_TREE", ")", ...	[ "Return", "or", "create", "a", "pseudo", "containing", "the", "gp", "value", "for", "the", "current", "function", ".", "Needed", "only", "if", "TARGET_LD_BUGGY_LDGP", "." ]	[ "alpha", "29" ]	alpha2	alpha_gp_save_rtx	alpha	MPU	GCC	25,648	37	1	[]
[ "<s>", "MVT", "getPointerMemTy", "(", "const", "DataLayout", "&", "DL", ",", "uint32_t", "AS", "=", "0", ")", "const", "override", "{", "if", "(", "AS", "==", "WasmAddressSpace", "::", "EXTERNREF", ")", "return", "MVT", "::", "externref", ";", "if", "(",...	[ "Return", "the", "in-memory", "pointer", "type", "for", "the", "given", "address", "space", ",", "defaults", "to", "the", "pointer", "type", "from", "the", "data", "layout", "." ]	[ "WebAssembly", "0", "WasmAddressSpace::EXTERNREF", "MVT::externref", "WasmAddressSpace::FUNCREF", "MVT::funcref" ]	WebAssemblyISelLowering16	getPointerMemTy	WebAssembly	Virtual ISA	LLVM	25,649	53	1	[]
[ "<s>", "ScheduleHazardRecognizer", "", "HexagonInstrInfo", "::", "CreateTargetPostRAHazardRecognizer", "(", "const", "InstrItineraryData", "", "II", ",", "const", "ScheduleDAG", "*", "DAG", ")", "const", "{", "return", "TargetInstrInfo", "::", "CreateTargetPostRAHazardR...	[ "Allocate", "and", "return", "a", "hazard", "recognizer", "to", "use", "for", "by", "non-scheduling", "passes", "." ]	[ "Hexagon", "Hexagon" ]	HexagonInstrInfo (2)	CreateTargetPostRAHazardRecognizer	Hexagon	DSP	LLVM	25,650	29	1	[]
[ "<s>", "void", "cris_expand_pic_call_address", "(", "rtx", "", "opp", ",", "rtx", "", "markerp", ")", "{", "rtx", "op", "=", "*", "opp", ";", "gcc_assert", "(", "flag_pic", "&&", "MEM_P", "(", "op", ")", ")", ";", "op", "=", "XEXP", "(", "op", ",...	[ "Worker", "function", "for", "expanding", "the", "address", "for", "PIC", "function", "calls", "." ]	[ "cris", "0", "0", "1", "1", "1", "0", "\"expand_binop failed in movsi got\"", "1", "1", "0", "\"expand_binop failed in movsi got\"", "1", "\"unidentifiable call op\"" ]	cris	cris_expand_pic_call_address	cris	MPU	GCC	25,651	422	1	[]
[ "<s>", "static", "rtx", "frame_emit_store", "(", "int", "regno", ",", "int", "regno_note", ",", "rtx", "addr", ",", "rtx", "cfa", ",", "int", "cfa_offset", ")", "{", "rtx", "reg", "=", "gen_rtx_REG", "(", "DImode", ",", "regno", ")", ";", "rtx", "mem",...	[ "Emit", "a", "store", "in", "the", "stack", "frame", "to", "save", "REGNO", "at", "address", "ADDR", ",", "and", "emit", "the", "corresponding", "REG_CFA_OFFSET", "note", "described", "by", "CFA", "and", "CFA_OFFSET", ".", "Return", "the", "emitted", "insn",...	[ "tilegx" ]	tilegx	frame_emit_store	tilegx	VLIW	GCC	25,652	111	1	[]
[ "<s>", "BitVector", "MipsRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "static", "const", "uint16_t", "ReservedCPURegs", "[", "]", "=", "{", "Mips", "::", "ZERO", ",", "Mips", "::", "K0", ",", "Mips", ...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "Mips", "Mips", "Mips::ZERO", "Mips::K0", "Mips::K1", "Mips::SP", "Mips::ZERO_64", "Mips::K0_64", "Mips::K1_64", "Mips::SP_64", "0", "Mips::T6", "Mips::T7", "Mips::T8", "0", "0", "Mips", "Mips::AFGR64RegClass", "Mips::AFGR64RegClass", "Mips::FGR64RegClass", "Mips::FGR64RegCla...	MipsRegisterInfo33	getReservedRegs	Mips	CPU	LLVM	25,653	421	1	[]
[ "<s>", "const", "RegisterBankInfo", "::", "InstructionMapping", "&", "MipsRegisterBankInfo", "::", "getInstrMapping", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "const", "RegisterBan...	[ "Get", "the", "mapping", "of", "the", "different", "operands", "of", "MI", "on", "the", "register", "bank", "." ]	[ "Mips", "Mips", "Mips::ValueMappings", "Mips::GPRIdx", "Mips::ValueMappings", "Mips::GPRIdx", "Mips::ValueMappings", "Mips::GPRIdx", "1" ]	MipsRegisterBankInfo26	getInstrMapping	Mips	CPU	LLVM	25,654	155	1	[]
[ "<s>", "unsigned", "Cpu0RegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "return",...	[ "Debug", "information", "queries", "." ]	[ "Cpu0", "Cpu0", "Cpu0::FP", "Cpu0::SP" ]	Cpu0RegisterInfo1	getFrameRegister	Cpu0	CPU	LLVM	25,655	48	1	[]
[ "<s>", "void", "ia64_expand_compare", "(", "rtx", "", "expr", ",", "rtx", "", "op0", ",", "rtx", "", "op1", ")", "{", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "", "expr", ")", ";", "rtx", "cmp", ";", "if", "(", "GET_MODE", "(", "*", ...	[ "Emit", "comparison", "instruction", "if", "necessary", ",", "returning", "the", "expression", "that", "holds", "the", "compare", "result", "in", "the", "proper", "mode", "." ]	[ "ia64", "1", "2", "4", "8", "16", "0" ]	ia64	ia64_expand_compare	ia64	CPU	GCC	25,656	482	1	[]
[ "<s>", "int", "SIFrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "unsigned", "&", "FrameReg", ")", "const", "{", "const", "SIRegisterInfo", "*", "RI", "=", "MF", ".", "getSubtarget", "<", "SI...	[ "getFrameIndexReference", "-", "This", "method", "should", "return", "the", "base", "register", "and", "offset", "used", "to", "reference", "a", "frame", "index", "location", "." ]	[ "AMDGPU", "SI", "SI", "SI" ]	SIFrameLowering11	getFrameIndexReference	AMDGPU	GPU	LLVM	25,657	59	1	[]
[ "<s>", "static", "tree", "nvptx_get_worker_red_addr", "(", "tree", "type", ",", "tree", "offset", ")", "{", "machine_mode", "mode", "=", "TYPE_MODE", "(", "type", ")", ";", "tree", "fndecl", "=", "nvptx_builtin_decl", "(", "NVPTX_BUILTIN_WORKER_ADDR", ",", "true...	[ "Generate", "a", "PTX", "builtin", "function", "call", "that", "returns", "the", "address", "in", "the", "worker", "reduction", "buffer", "at", "OFFSET", ".", "TYPE", "is", "the", "type", "of", "the", "data", "at", "that", "location", "." ]	[ "nvptx", "3" ]	nvptx3	nvptx_get_worker_red_addr	nvptx	GPU	GCC	25,658	85	1	[]
[ "<s>", "static", "rtx", "mcore_function_arg", "(", "cumulative_args_t", "cum", ",", "const", "function_arg_info", "&", "arg", ")", "{", "int", "arg_reg", ";", "if", "(", "!", "arg", ".", "named", "\|\|", "arg", ".", "end_marker_p", "(", ")", ")", "return", ...	[ "Define", "where", "to", "put", "the", "arguments", "to", "a", "function", ".", "Value", "is", "zero", "to", "push", "the", "argument", "on", "the", "stack", ",", "or", "a", "hard", "register", "in", "which", "to", "store", "the", "argument", ".", "MOD...	[ "mcore", "0", "0", "0" ]	mcore	mcore_function_arg	mcore	MPU	GCC	25,659	87	1	[]
[ "<s>", "bool", "Mips16DAGToDAGISel", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "Subtarget", "=", "&", "static_cast", "<", "const", "MipsSubtarget", "&", ">", "(", "MF", ".", "getSubtarget", "(", ")", ")", ";", "if", "(", "!...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips" ]	Mips16ISelDAGToDAG (2)	runOnMachineFunction	Mips	CPU	LLVM	25,660	48	1	[]
[ "<s>", "static", "enum", "reg_class", "rs6000_secondary_reload_class", "(", "enum", "reg_class", "rclass", ",", "machine_mode", "mode", ",", "rtx", "in", ")", "{", "int", "regno", ";", "if", "(", "TARGET_ELF", "\|\|", "(", "DEFAULT_ABI", "==", "ABI_DARWIN", "&&"...	[ "Return", "the", "register", "class", "of", "a", "scratch", "register", "needed", "to", "copy", "IN", "into", "or", "out", "of", "a", "register", "in", "RCLASS", "in", "MODE", ".", "If", "it", "can", "be", "done", "directly", ",", "NO_REGS", "is", "ret...	[ "powerpcspe", "1", "1", "1", "16", "0", "0", "0", "1", "1", "1", "0" ]	powerpcspe	rs6000_secondary_reload_class	powerpcspe	CPU	GCC	25,661	351	1	[]
[ "<s>", "int", "h8300_regs_ok_for_stm", "(", "int", "n", ",", "rtx", "operands", "[", "]", ")", "{", "switch", "(", "n", ")", "{", "case", "2", ":", "return", "(", "(", "REGNO", "(", "operands", "[", "0", "]", ")", "==", "0", "&&", "REGNO", "(", ...	[ "Return", "nonzero", "if", "OPERANDS", "are", "valid", "for", "stm", "(", "or", "ldm", ")", "that", "pushes", "(", "or", "pops", ")", "N", "registers", ".", "OPERANDS", "are", "assumed", "to", "be", "an", "array", "of", "registers", "." ]	[ "h8300", "2", "0", "0", "1", "1", "0", "2", "1", "3", "0", "4", "1", "5", "3", "0", "0", "1", "1", "2", "2", "0", "4", "1", "5", "2", "6", "4", "0", "0", "1", "1", "2", "2", "3", "3" ]	h8300	h8300_regs_ok_for_stm	h8300	MPU	GCC	25,662	213	1	[]
[ "<s>", "void", "arm_split_compare_and_swap", "(", "rtx", "operands", "[", "]", ")", "{", "rtx", "rval", ",", "mem", ",", "oldval", ",", "newval", ",", "scratch", ";", "machine_mode", "mode", ";", "enum", "memmodel", "mod_s", ",", "mod_f", ";", "bool", "i...	[ "Split", "a", "compare", "and", "swap", "pattern", ".", "It", "is", "IMPLEMENTATION", "DEFINED", "whether", "another", "memory", "store", "between", "the", "load-exclusive", "and", "store-exclusive", "can", "reset", "the", "monitor", "from", "Exclusive", "to", "...	[ "arm", "0", "1", "2", "3", "4", "5", "6", "7" ]	arm4	arm_split_compare_and_swap	arm	CPU	GCC	25,663	402	1	[]
[ "<s>", "unsigned", "ValueEnumerator", "::", "getGlobalBasicBlockID", "(", "const", "BasicBlock", "*", "BB", ")", "const", "{", "unsigned", "&", "Idx", "=", "GlobalBasicBlockIDs", "[", "BB", "]", ";", "if", "(", "Idx", "!=", "0", ")", "return", "Idx", "-", ...	[ "getGlobalBasicBlockID", "-", "This", "returns", "the", "function-specific", "ID", "for", "the", "specified", "basic", "block", "." ]	[ "DirectX", "0", "1" ]	DXILValueEnumerator	getGlobalBasicBlockID	DirectX	Virtual ISA	LLVM	25,664	50	1	[]
[ "<s>", "const", "TargetRegisterClass", "*", "SICRegisterInfo", "::", "intRegClass", "(", "unsigned", "Size", ")", "const", "{", "return", "&", "SIC", "::", "CPURegsRegClass", ";", "}", "</s>" ]	[ "Return", "GPR", "register", "class", "." ]	[ "SIC", "SIC", "SIC::CPURegsRegClass" ]	SICRegisterInfo	intRegClass	SIC	CPU	LLVM	25,665	19	1	[]
[ "<s>", "AMDGPUSubtarget", "&", "AMDGPUSubtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "GPU", ",", "StringRef", "FS", ")", "{", "SmallString", "<", "256", ">", "FullFS", "(", "\"+promote-alloca,+fp64-denormals,\"", ")", ";", "FullFS", "+=", "FS...	[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]	[ "R600", "256", "\"+promote-alloca,+fp64-denormals,\"" ]	AMDGPUSubtarget100	initializeSubtargetDependencies	R600	GPU	LLVM	25,666	58	1	[]
[ "<s>", "void", "J2AsmBackend", "::", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", "boo...	[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]	[ "J2", "J2", "J2::fixup_J2_PC2_12", "12", "2", "J2::fixup_J2_PC2_8", "8", "2", "J2::fixup_J2_PC4_8", "8", "4", "4", "\"Unkown fixup!\"" ]	J2AsmBackend	applyFixup	J2	MPU	LLVM	25,667	166	1	[]
[ "<s>", "static", "unsigned", "estimateStackSize", "(", "MachineFunction", "&", "MF", ")", "{", "const", "MachineFrameInfo", "", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "TargetFrameLowering", "", "TFI", "=", "MF", ".", "getTarget", "(...	[ "Estimate", "and", "return", "the", "size", "of", "the", "stack", "frame", "." ]	[ "AArch64", "0", "0", "0", "1", "0", "1" ]	AArch64FrameLowering45	estimateStackSize	AArch64	CPU	LLVM	25,668	297	1	[]
[ "<s>", "unsigned", "SystemZRegisterInfo", "::", "getFrameRegister", "(", "MachineFunction", "&", "MF", ")", "const", "{", "assert", "(", "0", "&&", "\"What is the frame register\"", ")", ";", "return", "0", ";", "}", "</s>" ]	[ "Debug", "information", "queries", "." ]	[ "SystemZ", "SystemZ", "0", "\"What is the frame register\"", "0" ]	SystemZRegisterInfo37	getFrameRegister	SystemZ	CPU	LLVM	25,669	22	1	[]
[ "<s>", "bool", "isReg", "(", ")", "const", "override", "{", "return", "Kind", "==", "k_Register", ";", "}", "</s>" ]	[ "isReg", "-", "Is", "this", "a", "register", "operand", "?" ]	[ "AArch64" ]	AArch64AsmParser (2)2	isReg	AArch64	CPU	LLVM	25,670	13	1	[]
[ "<s>", "static", "opt_machine_mode", "ix86_get_mask_mode", "(", "poly_uint64", "nunits", ",", "poly_uint64", "vector_size", ")", "{", "unsigned", "elem_size", "=", "vector_size", "/", "nunits", ";", "if", "(", "(", "TARGET_AVX512F", "&&", "vector_size", "==", "64"...	[ "Implemenation", "of", "targetm.vectorize.get_mask_mode", "." ]	[ "i386", "64", "32", "16", "4", "8" ]	i3867	ix86_get_mask_mode	i386	CPU	GCC	25,671	90	1	[]
[ "<s>", "int", "arc_adjust_insn_length", "(", "rtx_insn", "*", "insn", ",", "int", "len", ",", "bool", ")", "{", "if", "(", "!", "INSN_P", "(", "insn", ")", ")", "return", "len", ";", "if", "(", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "==...	[ "Return", "length", "adjustment", "for", "INSN", "." ]	[ "arc", "4", "0", "4" ]	arc4	arc_adjust_insn_length	arc	MPU	GCC	25,672	265	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "LiveVariables", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";", "AU", ".", "...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "AMDGPU" ]	SIOptimizeVGPRLiveRange	getAnalysisUsage	AMDGPU	GPU	LLVM	25,673	72	1	[]
[ "<s>", "bool", "alias", "(", "RegisterRef", "RA", ",", "RegisterRef", "RB", ")", "const", "{", "if", "(", "!", "isRegMaskId", "(", "RA", ".", "Reg", ")", ")", "return", "!", "isRegMaskId", "(", "RB", ".", "Reg", ")", "?", "aliasRR", "(", "RA", ",",...	[ "alias", "-", "If", "one", "of", "the", "pointers", "is", "to", "a", "global", "that", "we", "are", "tracking", ",", "and", "the", "other", "is", "some", "random", "pointer", ",", "we", "know", "there", "can", "not", "be", "an", "alias", ",", "becaus...	[ "Hexagon" ]	RDFRegisters	alias	Hexagon	DSP	LLVM	25,674	68	1	[]
[ "<s>", "const", "MCPhysReg", "", "TPCRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "return", "CSR_AllRegs_SaveList", ";", "}", "</s>" ]	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "TPC", "TPC" ]	TPCRegisterInfo	getCalleeSavedRegs	TPC	Virtual ISA	LLVM	25,675	18	1	[]
[ "<s>", "static", "enum", "epiphany_function_type", "epiphany_compute_function_type", "(", "tree", "decl", ")", "{", "tree", "a", ";", "static", "enum", "epiphany_function_type", "fn_type", "=", "EPIPHANY_FUNCTION_UNKNOWN", ";", "static", "tree", "last_fn", "=", "NULL_...	[ "Type", "of", "function", "DECL", ".", "The", "result", "is", "cached", ".", "To", "reset", "the", "cache", "at", "the", "end", "of", "a", "function", ",", "call", "with", "DECL", "=", "NULL_TREE", "." ]	[ "epiphany", "\"interrupt\"" ]	epiphany	epiphany_compute_function_type	epiphany	MPU	GCC	25,676	110	1	[]
[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "MipsTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "std", "::", "string", "&", "Constraint", ",", "MVT", "VT", ")", "const", "{", "if", "(", "C...	[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]	[ "Mips", "Mips", "1", "0", "MVT::i32", "MVT::i16", "MVT::i8", "Mips", "0U", "Mips::CPU16RegsRegClass", "0U", "Mips::CPURegsRegClass", "MVT::i64", "Mips", "0U", "Mips::CPURegsRegClass", "MVT::i64", "Mips", "0U", "Mips::CPU64RegsRegClass", "0u", "0", "MVT::f32", "0U", "M...	MipsISelLowering2	getRegForInlineAsmConstraint	Mips	CPU	LLVM	25,677	395	1	[]
[ "<s>", "static", "void", "arc_reorg_loops", "(", "void", ")", "{", "reorg_loops", "(", "true", ",", "&", "arc_doloop_hooks", ")", ";", "}", "</s>" ]	[ "Run", "from", "machine_dependent_reorg", ",", "this", "pass", "looks", "for", "doloop_end", "insns", "and", "tries", "to", "rewrite", "the", "RTL", "of", "these", "loops", "so", "that", "proper", "Blackfin", "hardware", "loops", "are", "generated", "." ]	[ "arc" ]	arc	arc_reorg_loops	arc	MPU	GCC	25,678	16	1	[]
[ "<s>", "static", "reg_class_t", "bfin_secondary_reload", "(", "bool", "in_p", ",", "rtx", "x", ",", "reg_class_t", "rclass_i", ",", "machine_mode", "mode", ",", "secondary_reload_info", "*", "sri", ")", "{", "enum", "reg_class", "default_class", "=", "GET_MODE_SIZ...	[ "Inform", "reload", "about", "cases", "where", "moving", "X", "with", "a", "mode", "MODE", "to", "a", "register", "in", "RCLASS", "requires", "an", "extra", "scratch", "register", ".", "Return", "the", "class", "needed", "for", "the", "scratch", "register", ...	[ "bfin", "4", "1", "1" ]	bfin	bfin_secondary_reload	bfin	DSP	GCC	25,679	342	1	[]
[ "<s>", "static", "void", "mips_print_float_branch_condition", "(", "FILE", "*", "file", ",", "enum", "rtx_code", "code", ",", "int", "letter", ")", "{", "switch", "(", "code", ")", "{", "case", "EQ", ":", "if", "(", "ISA_HAS_CCF", ")", "fputs", "(", "\"c...	[ "Likewise", "floating-point", "branches", "." ]	[ "mips", "\"c1eqz\"", "\"c1f\"", "\"c1nez\"", "\"c1t\"", "\"'%%%c' is not a valid operand prefix\"" ]	mips	mips_print_float_branch_condition	mips	CPU	GCC	25,680	82	1	[]
[ "<s>", "SDValue", "ARMSelectionDAGInfo", "::", "EmitTargetCodeForMemset", "(", "SelectionDAG", "&", "DAG", ",", "DebugLoc", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "unsigned", "Align", ",", "boo...	[ "Emit", "target-specific", "code", "that", "performs", "a", "memset", "." ]	[ "ARM", "ARM", "ARM", "ARM", "MVT::i32", "ISD::TRUNCATE", "MVT::i32", "ISD::ZERO_EXTEND", "MVT::i32", "0" ]	ARMSelectionDAGInfo7	EmitTargetCodeForMemset	ARM	CPU	LLVM	25,681	347	1	[]
[ "<s>", "SDValue", "TPCTargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")...	[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]	[ "TPC", "TPC", "\"Custom combining: skipping\\n\"", "ISD::BITCAST", "ISD::VECTOR_SHUFFLE" ]	TPCISelLowering	PerformDAGCombine	TPC	Virtual ISA	LLVM	25,682	86	1	[]
[ "<s>", "void", "AnalyzeCallResult", "(", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "CCAssignFn", "Fn", ",", "const", "Type", "", "RetTy", ",", "const", "char", "", "Func", ")", "{", "PreAnalyzeCallResultForF128", "(", ...	[ "AnalyzeCallResult", "-", "Same", "as", "above", "except", "it", "'s", "specialized", "for", "calls", "which", "produce", "a", "single", "value", "." ]	[ "Mips", "ISD::InputArg" ]	MipsCCState12	AnalyzeCallResult	Mips	CPU	LLVM	25,683	71	1	[]
[ "<s>", "bool", "AArch64CollectLOH", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AArch64", "AArch64", "\"******** AArch64 Collect LOH ********\\n\"", "\"Looking in function \"", "AArch64", "AArch64", "0", "0", "AArch64::ADDXri", "AArch64::LDRXui", "0", "1", "\"Expected reg def\"", "\"Expected reg use\"", "0", "0", "AArch64::ADRP", "0", "0" ]	AArch64CollectLOH25	runOnMachineFunction	AArch64	CPU	LLVM	25,684	374	1	[]
[ "<s>", "bool", "AMDGPULowerKernelAttributes", "::", "doInitialization", "(", "Module", "&", "M", ")", "{", "Mod", "=", "&", "M", ";", "return", "false", ";", "}", "</s>" ]	[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]	[ "AMDGPU", "AMDGPU" ]	AMDGPULowerKernelAttributes	doInitialization	AMDGPU	GPU	LLVM	25,685	19	1	[]
[ "<s>", "int", "arm_apply_result_size", "(", "void", ")", "{", "int", "size", "=", "16", ";", "if", "(", "TARGET_32BIT", ")", "{", "if", "(", "TARGET_HARD_FLOAT_ABI", ")", "size", "+=", "32", ";", "if", "(", "TARGET_IWMMXT_ABI", ")", "size", "+=", "8", ...	[ "Determine", "the", "amount", "of", "memory", "needed", "to", "store", "the", "possible", "return", "registers", "of", "an", "untyped", "call", "." ]	[ "arm", "16", "32", "8" ]	arm	arm_apply_result_size	arm	CPU	GCC	25,686	37	1	[]
[ "<s>", "const", "M88kSubtarget", "*", "M88kTargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "Attribute", "CPUAttr", "=", "F", ".", "getFnAttribute", "(", "\"target-cpu\"", ")", ";", "Attribute", "FSAttr", "=", "F...	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "M88k", "M88k", "M88k", "\"target-cpu\"", "\"target-features\"", "M88k" ]	M88kTargetMachine	getSubtargetImpl	M88k	MPU	LLVM	25,687	138	1	[]
[ "<s>", "unsigned", "getReg", "(", ")", "const", "{", "assert", "(", "Kind", "==", "K_Register", "&&", "\"Invalid type access!\"", ")", ";", "return", "Reg", ".", "RegNum", ";", "}", "</s>" ]	[ "Returns", "the", "register", "associated", "with", "this", "edge", "." ]	[ "Nyuzi", "\"Invalid type access!\"" ]	NyuziAsmParser	getReg	Nyuzi	GPU	LLVM	25,688	21	1	[]
[ "<s>", "static", "rtx", "frv_frame_mem", "(", "enum", "machine_mode", "mode", ",", "rtx", "base", ",", "int", "offset", ")", "{", "return", "gen_rtx_MEM", "(", "mode", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "base", ",", "frv_frame_offset_rtx", "(", "offset"...	[ "Generate", "(", "mem", ":", "MODE", "(", "plus", ":", "Pmode", "BASE", "(", "frv_frame_offset", "OFFSET", ")", ")", ")", ")", ".", "The", "prologue", "and", "epilogue", "uses", "such", "expressions", "to", "access", "the", "stack", "." ]	[ "frv" ]	frv2	frv_frame_mem	frv	VLIW	GCC	25,689	34	1	[]
[ "<s>", "const", "char", "", "avr_devicespecs_file", "(", "int", "argc", ",", "const", "char", "", "", "argv", ")", "{", "const", "char", "", "mmcu", "=", "NULL", ";", "if", "(", "verbose_flag", ")", "fnotice", "(", "stderr", ",", "\"Running spec func...	[ "Implement", "spec", "function", "`", "device-specs-file麓", ".", "Compose", "-specs=", "<", "specs-file-name", ">", "%", "s", ".", "If", "everything", "went", "well", "then", "argv", "[", "0", "]", "is", "the", "inflated", "(", "absolute", ")", "specs", "d...	[ "avr", "\"Running spec function '%s' with %d args\\n\\n\"", "0", "\"bad usage of spec function %qs\"", "\"device-specs-file\"", "1", "\"device-specs\"", "0", "0", "1", "2", "0", "\"specified option %qs more than once\"", "\"-mmcu\"", "\"strange device name %qs after %qs: bad character %q...	driver-avr5	avr_devicespecs_file	avr	MPU	GCC	25,690	213	1	[]
[ "<s>", "ARM64TargetLowering", "::", "ConstraintType", "ARM64TargetLowering", "::", "getConstraintType", "(", "const", "std", "::", "string", "&", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", ...	[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]	[ "ARM64", "ARM64", "ARM64", "1", "0" ]	ARM64ISelLowering	getConstraintType	ARM64	CPU	LLVM	25,691	71	1	[]
[ "<s>", "bool", "AMDGPUCallLowering", "::", "lowerReturn", "(", "MachineIRBuilder", "&", "B", ",", "const", "Value", "*", "Val", ",", "ArrayRef", "<", "Register", ">", "VRegs", ")", "const", "{", "MachineFunction", "&", "MF", "=", "B", ".", "getMF", "(", ...	[ "This", "hook", "behaves", "as", "the", "extended", "lowerReturn", "function", ",", "but", "for", "targets", "that", "do", "not", "support", "swifterror", "value", "promotion", "." ]	[ "AMDGPU", "AMDGPU", "SI", "SI", "\"Return value without a vreg\"", "AMDGPU::isShader", "AMDGPU::isKernel", "AMDGPU::S_ENDPGM", "0", "AMDGPU::SI_RETURN_TO_EPILOG", "AMDGPU::S_SETPC_B64_return", "AMDGPU::S_SETPC_B64_return", "AMDGPU::CCR_SGPR_64RegClass", "AMDGPU::S_SETPC_B64_return", "SI"...	AMDGPUCallLowering16	lowerReturn	AMDGPU	GPU	LLVM	25,692	298	1	[]
[ "<s>", "yaml", "::", "MachineFunctionInfo", "*", "RISCVTargetMachine", "::", "createDefaultFuncInfoYAML", "(", ")", "const", "{", "return", "new", "yaml", "::", "RISCVMachineFunctionInfo", "(", ")", ";", "}", "</s>" ]	[ "Allocate", "and", "return", "a", "default", "initialized", "instance", "of", "the", "YAML", "representation", "for", "the", "MachineFunctionInfo", "." ]	[ "RISCV", "RISCV", "RISCV" ]	RISCVTargetMachine10	createDefaultFuncInfoYAML	RISCV	CPU	LLVM	25,693	20	1	[]
[ "<s>", "static", "rtx", "avr_builtin_setjmp_frame_value", "(", "void", ")", "{", "rtx", "xval", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "emit_insn", "(", "gen_subhi3", "(", "xval", ",", "virtual_stack_vars_rtx", ",", "gen_int_mode", "(", "STARTING_FRAME_OFFSET...	[ "Actual", "start", "of", "frame", "is", "virtual_stack_vars_rtx", "this", "is", "offset", "from", "frame", "pointer", "by", "+TARGET_STARTING_FRAME_OFFSET", ".", "Using", "saved", "frame", "=", "virtual_stack_vars_rtx", "-", "TARGET_STARTING_FRAME_OFFSET", "avoids", "cr...	[ "avr" ]	avr4	avr_builtin_setjmp_frame_value	avr	MPU	GCC	25,694	36	1	[]
[ "<s>", "static", "inline", "bool", "cris_index_p", "(", "const_rtx", "x", ",", "bool", "strict", ")", "{", "return", "(", "REG_P", "(", "x", ")", "&&", "reg_ok_for_index_p", "(", "x", ",", "strict", ")", ")", ";", "}", "</s>" ]	[ "True", "if", "X", "is", "a", "valid", "index", "register", "." ]	[ "cris" ]	cris	cris_index_p	cris	MPU	GCC	25,695	28	1	[]
[ "<s>", "bool", "SIInstrInfo", "::", "findCommutedOpIndices", "(", "MCInstrDesc", "Desc", ",", "unsigned", "&", "SrcOpIdx0", ",", "unsigned", "&", "SrcOpIdx1", ")", "const", "{", "if", "(", "!", "Desc", ".", "isCommutable", "(", ")", ")", "return", "false", ...	[ "Returns", "true", "iff", "the", "routine", "could", "find", "two", "commutable", "operands", "in", "the", "given", "machine", "instruction", "." ]	[ "AMDGPU", "SI", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "1", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "1" ]	SIInstrInfo1	findCommutedOpIndices	AMDGPU	GPU	LLVM	25,696	104	1	[]
[ "<s>", "char", "", "rx_gen_move_template", "(", "rtx", "", "operands", ",", "bool", "is_movu", ")", "{", "static", "char", "out_template", "[", "64", "]", ";", "const", "char", "*", "extension", "=", "TARGET_AS100_SYNTAX", "?", "\".L\"", ":", "\"\"", ";"...	[ "Returns", "an", "assembler", "template", "for", "a", "move", "instruction", "." ]	[ "rx", "64", "\".L\"", "\"\"", "0", "1", "\".B\"", "\".W\"", "\".L\"", "0", "\"(%A1 - __pid_base)[%P1]\"", "0", "\"%%gp(%A1)[%G1]\"", "\"%1\"", "0", "\"%%gp(%A0)[%G0]\"", "\"%0\"", "1", "\"mov.L\\t%%H1, %%H0 ! mov.L\\t%%1, %%0\"", "\"mov.L\\t%%1, %%0 ! mov.L\\t%%H1, %%H0\"", "...	rx	rx_gen_move_template	rx	CPU	GCC	25,697	386	1	[]
[ "<s>", "void", "GCNPassConfig", "::", "addFastRegAlloc", "(", ")", "{", "insertPass", "(", "&", "PHIEliminationID", ",", "&", "SILowerControlFlowID", ")", ";", "insertPass", "(", "&", "TwoAddressInstructionPassID", ",", "&", "SIWholeQuadModeID", ")", ";", "insertP...	[ "addFastRegAlloc", "-", "Add", "the", "minimum", "set", "of", "target-independent", "passes", "that", "are", "required", "for", "fast", "register", "allocation", "." ]	[ "AMDGPU", "SI", "SI", "SI" ]	AMDGPUTargetMachine (2)1	addFastRegAlloc	AMDGPU	GPU	LLVM	25,698	41	1	[]
[ "<s>", "unsigned", "PPCFastISel", "::", "fastEmit_i", "(", "MVT", "Ty", ",", "MVT", "VT", ",", "unsigned", "Opc", ",", "uint64_t", "Imm", ")", "{", "if", "(", "Opc", "!=", "ISD", "::", "Constant", ")", "return", "0", ";", "if", "(", "VT", "==", "MV...	[ "This", "method", "is", "called", "by", "target-independent", "code", "to", "request", "that", "an", "instruction", "with", "the", "given", "type", ",", "opcode", ",", "and", "immediate", "operand", "be", "emitted", "." ]	[ "PowerPC", "PPC", "ISD::Constant", "0", "MVT::i1", "PPC::CRBITRCRegClass", "0", "PPC::CRUNSET", "PPC::CRSET", "MVT::i64", "MVT::i32", "MVT::i16", "MVT::i8", "MVT::i1", "0", "MVT::i64", "PPC::G8RCRegClass", "PPC::GPRCRegClass", "MVT::i64", "PPC", "PPC" ]	PPCFastISel25	fastEmit_i	PowerPC	CPU	LLVM	25,699	178	1	[]

[ "<s>", "void", "ARMConstantIslands", "::", "verify", "(", ")", "{", "for", "(", "MachineFunction", "::", "iterator", "MBBI", "=", "MF", "->", "begin", "(", ")", ",", "E", "=", "MF", "->", "end", "(", ")", ";", "MBBI", "!=", "E", ";", "++", "MBBI", ...

[ "Check", "if", "this", "register", "bank", "is", "valid", "." ]

[ "ARM", "ARM", "1", "\"Verifying \"", "\" CP users.\\n\"", "0", "2", "\"OK\\n\"", "\"Out of range.\\n\"", "\"Constant pool entry out of range!\"" ]

ARMConstantIslandPass (2)1

verify

ARM

CPU

LLVM

25,600

206

1

[]

[ "<s>", "void", "s390_expand_cs_hqi", "(", "machine_mode", "mode", ",", "rtx", "btarget", ",", "rtx", "vtarget", ",", "rtx", "mem", ",", "rtx", "cmp", ",", "rtx", "new_rtx", ",", "bool", "is_weak", ")", "{", "struct", "alignment_context", "ac", ";", "rtx", ...

[ "Expand", "an", "atomic", "compare", "and", "swap", "operation", "for", "HImode", "and", "QImode", ".", "MEM", "is", "the", "memory", "location", ",", "CMP", "the", "old", "value", "to", "compare", "MEM", "with", "and", "NEW", "the", "value", "to", "set"...

[ "s390", "1", "0", "1", "1", "1", "1" ]

s3904

s390_expand_cs_hqi

s390

MPU

GCC

25,601

346

1

[]

[ "<s>", "static", "tree", "m68hc11_handle_fntype_attribute", "(", "tree", "*", "node", ",", "tree", "name", ",", "tree", "args", "ATTRIBUTE_UNUSED", ",", "int", "flags", "ATTRIBUTE_UNUSED", ",", "bool", "*", "no_add_attrs", ")", "{", "if", "(", "TREE_CODE", "("...

[ "Handle", "an", "attribute", "requiring", "a", "FUNCTION_TYPE", ",", "FIELD_DECL", "or", "TYPE_DECL", ";", "arguments", "as", "in", "struct", "attribute_spec.handler", "." ]

[ "m68hc11", "\"%qs attribute only applies to functions\"" ]

m68hc111

m68hc11_handle_fntype_attribute

m68hc11

MPU

GCC

25,602

81

1

[]

[ "<s>", "SDValue", "X86TargetLowering", "::", "SimplifyMultipleUseDemandedBitsForTargetNode", "(", "SDValue", "Op", ",", "const", "APInt", "&", "DemandedBits", ",", "const", "APInt", "&", "DemandedElts", ",", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", ")",...

[ "More", "limited", "version", "of", "SimplifyDemandedBits", "that", "can", "be", "used", "to", "``", "look", "through", "''", "ops", "that", "do", "n't", "contribute", "to", "the", "DemandedBits/DemandedElts", "-", "bitwise", "ops", "etc", "." ]

[ "X86", "X86", "X86ISD::PINSRB", "X86ISD::PINSRW", "0", "2", "X86ISD::PCMPGT", "ISD::isBuildVectorAllZeros", "0", "1", "16", "2", "0", "0", "0", "0", "1", "\"Multiple identity shuffles detected\"", "0" ]

X86ISelLowering131

SimplifyMultipleUseDemandedBitsForTargetNode

X86

CPU

LLVM

25,603

489

1

[]

[ "<s>", "bool", "ARMCodeGenPrepare", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "skipFunction", "(", "F", ")", "||", "DisableCGP", ")", "return", "false", ";", "auto", "*", "TPC", "=", "&", "getAnalysis", "<", "TargetPassConfig",...

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "ARM", "ARM", "ARM", "\"ARM CGP: Running on \"", "\"\\n\"", "0", "\"ARM CGP: Searching from: \"", "\"\\n\"", "\"Broken function after type promotion\"", "\"After ARMCodeGenPrepare: \"", "\"\\n\"" ]

ARMCodeGenPrepare

runOnFunction

ARM

CPU

LLVM

25,604

287

1

[]

[ "<s>", "static", "const", "char", "*", "ix86_get_multilib_abi_name", "(", "void", ")", "{", "if", "(", "!", "(", "TARGET_64BIT_P", "(", "ix86_isa_flags", ")", ")", ")", "return", "\"i386\"", ";", "else", "if", "(", "TARGET_X32_P", "(", "ix86_isa_flags", ")",...

[ "This", "hook", "returns", "name", "of", "multilib", "ABI", "." ]

[ "i386", "\"i386\"", "\"x32\"", "\"x86_64\"" ]

i386

ix86_get_multilib_abi_name

i386

CPU

GCC

25,605

38

1

[]

[ "<s>", "void", "nvptx_expand_call", "(", "rtx", "retval", ",", "rtx", "address", ")", "{", "rtx", "callee", "=", "XEXP", "(", "address", ",", "0", ")", ";", "rtx", "varargs", "=", "NULL_RTX", ";", "unsigned", "parallel", "=", "0", ";", "if", "(", "!"...

[ "Emit", "the", "sequence", "for", "a", "call", "." ]

[ "nvptx", "0", "0", "1", "0", "1", "0", "0", "1", "0", "0", "0", "0" ]

nvptx3

nvptx_expand_call

nvptx

GPU

GCC

25,606

418

1

[]

[ "<s>", "unsigned", "AMDGPUInstrInfo", "::", "isLoadFromStackSlotPostFE", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "return", "0", ";", "}", "</s>" ]

[ "isLoadFromStackSlotPostFE", "-", "Check", "for", "post-frame", "ptr", "elimination", "stack", "locations", "as", "well", "." ]

[ "R600", "0" ]

AMDGPUInstrInfo10

isLoadFromStackSlotPostFE

R600

GPU

LLVM

25,607

20

1

[]

[ "<s>", "rtx", "loongarch_strip_unspec_address", "(", "rtx", "op", ")", "{", "rtx", "base", ",", "offset", ";", "split_const", "(", "op", ",", "&", "base", ",", "&", "offset", ")", ";", "if", "(", "UNSPEC_ADDRESS_P", "(", "base", ")", ")", "op", "=", ...

[ "If", "OP", "is", "an", "UNSPEC", "address", ",", "return", "the", "address", "to", "which", "it", "refers", ",", "otherwise", "return", "OP", "itself", "." ]

[ "loongarch" ]

loongarch

loongarch_strip_unspec_address

loongarch

CPU

GCC

25,608

51

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"RISCV sext.w Removal\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "RISCV", "\"RISCV sext.w Removal\"" ]

RISCVSExtWRemoval

getPassName

RISCV

CPU

LLVM

25,609

11

1

[]

[ "<s>", "bool", "AMDGPUAsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "StringRef", "IDVal", "=", "DirectiveID", ".", "getString", "(", ")", ";", "if", "(", "IDVal", "==", "\".hsa_code_object_version\"", ")", "return", "ParseDirectiveH...

[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]

[ "AMDGPU", "AMDGPU", "\".hsa_code_object_version\"", "\".hsa_code_object_isa\"", "\".amd_kernel_code_t\"", "\".amdgpu_hsa_kernel\"", "AMDGPU", "\".amd_amdgpu_isa\"", "AMDGPU::HSAMD" ]

AMDGPUAsmParser16

ParseDirective

AMDGPU

GPU

LLVM

25,610

105

1

[]

[ "<s>", "TargetLowering", "::", "AtomicExpansionKind", "AArch64TargetLowering", "::", "shouldExpandAtomicLoadInIR", "(", "LoadInst", "*", "LI", ")", "const", "{", "unsigned", "Size", "=", "LI", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ";...

[ "Returns", "how", "the", "given", "(", "atomic", ")", "load", "should", "be", "expanded", "by", "the", "IR-level", "AtomicExpand", "pass", "." ]

[ "AArch64", "AArch64", "128" ]

AArch64ISelLowering115

shouldExpandAtomicLoadInIR

AArch64

CPU

LLVM

25,611

48

1

[]

[ "<s>", "const", "char", "*", "output_mov_double_fpa_from_arm", "(", "rtx", "*", "operands", ")", "{", "int", "arm_reg0", "=", "REGNO", "(", "operands", "[", "1", "]", ")", ";", "rtx", "ops", "[", "2", "]", ";", "gcc_assert", "(", "arm_reg0", "!=", "IP_...

[ "Output", "a", "move", "from", "arm", "registers", "to", "an", "fpa", "registers", ".", "OPERANDS", "[", "0", "]", "is", "an", "fpa", "register", ".", "OPERANDS", "[", "1", "]", "is", "the", "first", "registers", "of", "an", "arm", "register", "pair", ...

[ "arm", "1", "2", "0", "1", "1", "\"stm%?fd\\t%|sp!, {%0, %1}\"", "\"ldf%?d\\t%0, [%|sp], #8\"", "\"\"" ]

arm3

output_mov_double_fpa_from_arm

arm

CPU

GCC

25,612

78

1

[]

[ "<s>", "int", "m32c_initial_elimination_offset", "(", "int", "from", ",", "int", "to", ")", "{", "int", "ofs", "=", "0", ";", "if", "(", "from", "==", "AP_REGNO", ")", "{", "if", "(", "TARGET_A16", ")", "ofs", "+=", "5", ";", "else", "ofs", "+=", "...

[ "Implements", "INITIAL_ELIMINATION_OFFSET", ".", "See", "the", "comment", "above", "that", "diagrams", "our", "call", "frame", "." ]

[ "m32c", "0", "5", "8", "1", "1", "\"initial_elimination_offset from=%d to=%d, ofs=%d\\n\"" ]

m32c

m32c_initial_elimination_offset

m32c

MPU

GCC

25,613

89

1

[]

[ "<s>", "const", "char", "*", "GBZ80TargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "case", "GBISD", "::", "name", ":", "\\", "return", "#", "name", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "null...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "GBZ80", "GB", "GBISD::name" ]

GBZ80ISelLowering

getTargetNodeName

GBZ80

MPU

LLVM

25,614

132

1

[]

[ "<s>", "static", "bool", "i386_pe_dllexport_p", "(", "tree", "decl", ")", "{", "if", "(", "TREE_CODE", "(", "decl", ")", "!=", "VAR_DECL", "&&", "TREE_CODE", "(", "decl", ")", "!=", "FUNCTION_DECL", ")", "return", "false", ";", "if", "(", "lookup_attribute...

[ "Return", "true", "if", "DECL", "is", "a", "dllexport", "'d", "object", "." ]

[ "i386", "\"dllexport\"", "\"dllexport\"" ]

winnt3

i386_pe_dllexport_p

i386

CPU

GCC

25,615

72

1

[]

[ "<s>", "unsigned", "OutgoingValueHandler", "::", "getStackAddress", "(", "const", "CCValAssign", "&", "VA", ",", "MachineMemOperand", "*", "&", "MMO", ")", "{", "MachineFunction", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "const", "TargetFrame...

[ "Materialize", "a", "VReg", "containing", "the", "address", "of", "the", "specified", "stack-based", "object", "." ]

[ "Mips", "0", "32", "32", "Mips::SP", "8", "8" ]

MipsCallLowering27

getStackAddress

Mips

CPU

LLVM

25,616

204

1

[]

[ "<s>", "rtx", "alpha_expand_zap_mask", "(", "HOST_WIDE_INT", "value", ")", "{", "rtx", "result", ";", "int", "i", ";", "HOST_WIDE_INT", "mask", "=", "0", ";", "for", "(", "i", "=", "7", ";", "i", ">=", "0", ";", "--", "i", ")", "{", "mask", "<<=", ...

[ "Returns", "a", "mask", "so", "that", "zap", "(", "x", ",", "value", ")", "==", "x", "&", "mask", "." ]

[ "alpha", "0", "7", "0", "8", "1", "0xff" ]

alpha

alpha_expand_zap_mask

alpha

MPU

GCC

25,617

67

1

[]

[ "<s>", "bool", "Error", "(", "SMLoc", "L", ",", "const", "Twine", "&", "Msg", ")", "{", "return", "Parser", ".", "Error", "(", "L", ",", "Msg", ")", ";", "}", "</s>" ]

[ "Return", "an", "error", "at", "the", "location", "L", ",", "with", "the", "message", "Msg", "." ]

[ "AArch64" ]

AArch64AsmParser102

Error

AArch64

CPU

LLVM

25,618

23

1

[]

[ "<s>", "static", "bool", "has_vector_insn", "(", "function", "*", "fn", ")", "{", "basic_block", "cfg_bb", ";", "rtx_insn", "*", "rinsn", ";", "FOR_ALL_BB_FN", "(", "cfg_bb", ",", "fn", ")", "FOR_BB_INSNS", "(", "cfg_bb", ",", "rinsn", ")", "if", "(", "N...

[ "Return", "true", "if", "FN", "has", "a", "vector", "instruction", "that", "use", "VL/VTYPE", "." ]

[ "riscv" ]

riscv-vsetvl

has_vector_insn

riscv

CPU

GCC

25,619

47

1

[]

[ "<s>", "static", "rtx", "riscv_pass_fpr_single", "(", "machine_mode", "type_mode", ",", "unsigned", "regno", ",", "machine_mode", "value_mode", ",", "HOST_WIDE_INT", "offset", ")", "{", "rtx", "x", "=", "gen_rtx_REG", "(", "value_mode", ",", "regno", ")", ";", ...

[ "Return", "the", "representation", "of", "an", "argument", "passed", "or", "returned", "in", "an", "FPR", "when", "the", "value", "has", "mode", "VALUE_MODE", "and", "the", "type", "has", "TYPE_MODE", ".", "The", "two", "modes", "may", "be", "different", "...

[ "riscv", "1" ]

riscv

riscv_pass_fpr_single

riscv

CPU

GCC

25,620

67

1

[]

[ "<s>", "bool", "ARM64PromoteConstant", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "bool", "LocalChange", "=", "false", ";", "SmallSet", "<", "Constant", "*", ",", "8", ">", "AlreadyChecked", ";", "for", "(", "auto", "&", "MBB", ":", "F",...

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "ARM64", "ARM64", "8", "0" ]

ARM64PromoteConstant

runOnFunction

ARM64

CPU

LLVM

25,621

125

1

[]

[ "<s>", "bool", "LanaiInstrInfo", "::", "getMemOperandWithOffsetWidth", "(", "const", "MachineInstr", "&", "LdSt", ",", "const", "MachineOperand", "*", "&", "BaseOp", ",", "int64_t", "&", "Offset", ",", "unsigned", "&", "Width", ",", "const", "TargetRegisterInfo", ...

[ "Return", "true", "if", "get", "the", "base", "operand", ",", "byte", "offset", "of", "an", "instruction", "and", "the", "memory", "width", "." ]

[ "Lanai", "Lanai", "4", "1", "2", "3", "3", "Lanai::LDW_RI", "Lanai::LDW_RR", "Lanai::SW_RR", "Lanai::SW_RI", "4", "Lanai::LDHs_RI", "Lanai::LDHz_RI", "Lanai::STH_RI", "2", "Lanai::LDBs_RI", "Lanai::LDBz_RI", "Lanai::STB_RI", "1", "1", "2", "\"getMemOperandWithOffset only ...

LanaiInstrInfo10

getMemOperandWithOffsetWidth

Lanai

CPU

LLVM

25,622

223

1

[]

[ "<s>", "static", "bool", "mips_legitimate_address_p", "(", "machine_mode", "mode", ",", "rtx", "x", ",", "bool", "strict_p", ")", "{", "struct", "mips_address_info", "addr", ";", "return", "mips_classify_address", "(", "&", "addr", ",", "x", ",", "mode", ",", ...

[ "This", "function", "is", "used", "to", "implement", "GO_IF_LEGITIMATE_ADDRESS", ".", "It", "returns", "a", "nonzero", "value", "if", "X", "is", "a", "legitimate", "address", "for", "a", "memory", "operand", "of", "the", "indicated", "MODE", ".", "STRICT", "...

[ "mips" ]

mips

mips_legitimate_address_p

mips

CPU

GCC

25,623

32

1

[]

[ "<s>", "X86Subtarget", "::", "X86Subtarget", "(", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "X86TargetMachine", "&", "TM", ",", "unsigned", "StackAlignOverride", ")", ":", "X86GenSubtargetInfo", "(", "TT", ","...

[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]

[ "X86", "X86", "X86", "X86", "X86", "X86" ]

X86Subtarget109

X86Subtarget

X86

CPU

LLVM

25,624

218

1

[]

[ "<s>", "static", "bool", "thumb_force_lr_save", "(", "void", ")", "{", "return", "!", "cfun", "->", "machine", "->", "lr_save_eliminated", "&&", "(", "!", "leaf_function_p", "(", ")", "||", "thumb_far_jump_used_p", "(", ")", "||", "regs_ever_live", "[", "LR_RE...

[ "Return", "true", "if", "the", "current", "function", "needs", "to", "save/restore", "LR", "." ]

[ "arm" ]

arm3

thumb_force_lr_save

arm

CPU

GCC

25,625

32

1

[]

[ "<s>", "void", "SparcFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "SparcMachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "SparcMachineFunctionInfo", ">", "("...

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "SP::RETL", "\"Can only put epilog before 'retl' instruction!\"", "SP::RESTORErr", "SP::G0", "SP::G0", "SP::G0", "0", "SP", "SP::ADDrr", "SP::ADDri" ]

SparcFrameLowering (2)

emitEpilogue

Sparc

CPU

LLVM

25,626

186

1

[]

[ "<s>", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_pwrite_stream", "&", "OS", ")", "const", "override", "{", "return", "createARMELFObjectWriter", "(", "OS", ",", "OSABI", ",", "isLittle", "(", ")", ")", ";", "}", "</s>" ]

[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]

[ "ARM", "ARM" ]

ARMAsmBackendELF10

createObjectWriter

ARM

CPU

LLVM

25,627

24

1

[]

[ "<s>", "static", "void", "arm_test_fpu_data", "(", "void", ")", "{", "auto_sbitmap", "isa_all_fpubits_internal", "(", "isa_num_bits", ")", ";", "auto_sbitmap", "fpubits", "(", "isa_num_bits", ")", ";", "auto_sbitmap", "tmpset", "(", "isa_num_bits", ")", ";", "stat...

[ "Scan", "the", "static", "data", "tables", "generated", "by", "parsecpu.awk", "looking", "for", "potential", "issues", "with", "the", "data", ".", "Here", "we", "check", "for", "consistency", "between", "the", "fpu", "bits", ",", "in", "particular", "we", "c...

[ "arm", "0", "\"Error: found feature bits in the ALL_FPU_INTERAL\"", "\" group that are not defined by any FPU.\\n\"", "\" Check your arm-cpus.in.\\n\"" ]

arm

arm_test_fpu_data

arm

CPU

GCC

25,628

124

1

[]

[ "<s>", "bool", "PPCInstrInfo", "::", "getMachineCombinerPatterns", "(", "MachineInstr", "&", "Root", ",", "SmallVectorImpl", "<", "MachineCombinerPattern", ">", "&", "Patterns", ")", "const", "{", "if", "(", "Subtarget", ".", "getTargetMachine", "(", ")", ".", "...

[ "Return", "true", "when", "there", "is", "potentially", "a", "faster", "code", "sequence", "for", "an", "instruction", "chain", "ending", "in", "Root", "." ]

[ "PowerPC", "PPC" ]

PPCInstrInfo (2)2

getMachineCombinerPatterns

PowerPC

CPU

LLVM

25,629

72

1

[]

[ "<s>", "bool", "m68k_regno_mode_ok", "(", "int", "regno", ",", "machine_mode", "mode", ")", "{", "if", "(", "DATA_REGNO_P", "(", "regno", ")", ")", "{", "if", "(", "regno", "+", "GET_MODE_SIZE", "(", "mode", ")", "/", "4", "<=", "8", ")", "return", "...

[ "Value", "is", "true", "if", "hard", "register", "REGNO", "can", "hold", "a", "value", "of", "machine-mode", "MODE", ".", "On", "the", "68000", ",", "we", "let", "the", "cpu", "registers", "can", "hold", "any", "mode", ",", "but", "restrict", "the", "6...

[ "m68k", "4", "8", "4", "16" ]

m68k4

m68k_regno_mode_ok

m68k

MPU

GCC

25,630

103

1

[]

[ "<s>", "bool", "SIPreAllocateWWMRegs", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"SIPreAllocateWWMRegs: function \"", "<<", "MF", ".", "getName", "(", ")", "<<", "\"\\n\"", ")", ";", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AMDGPU", "SI", "\"SIPreAllocateWWMRegs: function \"", "\"\\n\"", "AMDGPU::V_SET_INACTIVE_B32", "AMDGPU::V_SET_INACTIVE_B64", "0", "AMDGPU::ENTER_STRICT_WWM", "AMDGPU::ENTER_STRICT_WQM", "AMDGPU::EXIT_STRICT_WWM", "AMDGPU::EXIT_STRICT_WQM", "\"Processing \"" ]

SIPreAllocateWWMRegs3

runOnMachineFunction

AMDGPU

GPU

LLVM

25,631

310

1

[]

[ "<s>", "SchedBoundary", "(", "unsigned", "ID", ",", "const", "Twine", "&", "Name", ")", ":", "DAG", "(", "0", ")", ",", "Available", "(", "ID", ",", "Name", "+", "\".A\"", ")", ",", "Pending", "(", "ID", "<<", "ConvergingVLIWScheduler", "::", "LogMaxQI...

[ "Pending", "queues", "extend", "the", "ready", "queues", "with", "the", "same", "ID", "and", "the", "PendingFlag", "set", "." ]

[ "Hexagon", "0", "\".A\"", "\".P\"", "0", "0", "0", "0", "0" ]

HexagonMachineScheduler17

SchedBoundary

Hexagon

DSP

LLVM

25,632

74

1

[]

[ "<s>", "SDValue", "LC3TargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Unimplemented operan...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "LC3", "LC3", "\"Unimplemented operand\"", "ISD::GlobalAddress" ]

LC3ISelLowering

LowerOperation

LC3

CPU

LLVM

25,633

45

1

[]

[ "<s>", "bool", "SPUTargetMachine", "::", "addPreEmitPass", "(", "PassManagerBase", "&", "PM", ")", "{", "typedef", "llvm", "::", "FunctionPass", "*", "(", "*", "BuilderFunc", ")", "(", "const", "char", "*", ")", ";", "BuilderFunc", "schedulerCreator", "=", "...

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "CellSPU", "SPU", "\"createTCESchedulerPass\"", "\"cellspu\"", "SPU" ]

SPUTargetMachine1

addPreEmitPass

CellSPU

MPU

LLVM

25,634

74

1

[]

[ "<s>", "SDValue", "MipsTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "BRCOND", ":", "return", "LowerBRCOND"...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "Mips", "Mips", "ISD::BRCOND", "ISD::ConstantPool", "ISD::GlobalAddress", "ISD::BlockAddress", "ISD::GlobalTLSAddress", "ISD::JumpTable", "ISD::SELECT", "ISD::SELECT_CC", "ISD::SETCC", "ISD::VASTART", "ISD::FCOPYSIGN", "ISD::FABS", "ISD::FRAMEADDR", "ISD::RETURNADDR", "ISD::MEMBARRIE...

MipsISelLowering101

LowerOperation

Mips

CPU

LLVM

25,635

346

1

[]

[ "<s>", "bool", "const_vec_all_same_in_range_p", "(", "rtx", "x", ",", "HOST_WIDE_INT", "minval", ",", "HOST_WIDE_INT", "maxval", ")", "{", "rtx", "elt", ";", "return", "(", "const_vec_duplicate_p", "(", "x", ",", "&", "elt", ")", "&&", "CONST_INT_P", "(", "e...

[ "Return", "true", "if", "X", "is", "a", "const_vector", "with", "all", "duplicate", "elements", ",", "which", "is", "in", "the", "range", "between", "MINVAL", "and", "MAXVAL", "." ]

[ "riscv" ]

riscv-v

const_vec_all_same_in_range_p

riscv

CPU

GCC

25,636

45

1

[]

[ "<s>", "void", "rs6000_set_handled_components", "(", "sbitmap", "components", ")", "{", "rs6000_stack_t", "*", "info", "=", "rs6000_stack_info", "(", ")", ";", "for", "(", "int", "i", "=", "info", "->", "first_gp_reg_save", ";", "i", "<", "32", ";", "i", "...

[ "Implement", "TARGET_SHRINK_WRAP_SET_HANDLED_COMPONENTS", "." ]

[ "rs6000", "32", "64", "32", "0", "2" ]

rs6000-logue

rs6000_set_handled_components

rs6000

CPU

GCC

25,637

124

1

[]

[ "<s>", "const", "char", "*", "VETargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "case", "VEISD", "::", "NAME", ":", "\\", "return", "\"VEISD::\"", "#", "NAME", ";", "switch", "(", "(", "VEISD", "::", "NodeType", ")...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "VE", "VE", "VEISD::NAME", "\"VEISD::\"", "VEISD::NodeType", "VEISD::FIRST_NUMBER" ]

VEISelLowering

getTargetNodeName

VE

CPU

LLVM

25,638

77

1

[]

[ "<s>", "bool", "PPCFastISel", "::", "fastSelectInstruction", "(", "const", "Instruction", "*", "I", ")", "{", "switch", "(", "I", "->", "getOpcode", "(", ")", ")", "{", "case", "Instruction", "::", "Load", ":", "return", "SelectLoad", "(", "I", ")", ";",...

[ "This", "method", "is", "called", "by", "target-independent", "code", "when", "the", "normal", "FastISel", "process", "fails", "to", "select", "an", "instruction", "." ]

[ "PowerPC", "PPC", "ISD::ADD", "ISD::OR", "ISD::SUB" ]

PPCFastISel12

fastSelectInstruction

PowerPC

CPU

LLVM

25,639

230

1

[]

[ "<s>", "bool", "XCoreAsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "!", "ExtraCode", "||", "!", "ExtraCode"...

[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]

[ "XCore", "XCore", "0" ]

XCoreAsmPrinter10

PrintAsmOperand

XCore

MPU

LLVM

25,640

63

1

[]

[ "<s>", "static", "bool", "is_lfs_stfs_insn", "(", "rtx_insn", "*", "insn", ")", "{", "rtx", "pattern", "=", "PATTERN", "(", "insn", ")", ";", "if", "(", "GET_CODE", "(", "pattern", ")", "!=", "PARALLEL", ")", "return", "false", ";", "if", "(", "XVECLEN...

[ "Helper", "function", "to", "see", "if", "we", "'re", "potentially", "looking", "at", "lfs/stfs", ".", "-", "PARALLEL", "containing", "a", "SET", "and", "a", "CLOBBER", "-", "stfs", ":", "-", "SET", "is", "from", "UNSPEC_SI_FROM_SF", "to", "MEM", ":", "S...

[ "rs6000", "0", "2", "0", "0", "0", "1", "1", "1" ]

rs6000

is_lfs_stfs_insn

rs6000

CPU

GCC

25,641

215

1

[]

[ "<s>", "BitVector", "TOYRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "TOY", "::", "ZERO", ")", ";", "Rese...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "TOY", "TOY", "TOY::ZERO", "TOY::SP", "TOY::LR", "TOY::TMP" ]

TOYRegisterInfo

getReservedRegs

TOY

CPU

LLVM

25,642

60

1

[]

[ "<s>", "const", "MipsFrameLowering", "*", "MipsFrameLowering", "::", "create", "(", "const", "MipsSubtarget", "&", "ST", ")", "{", "return", "llvm", "::", "createMipsSEFrameLowering", "(", "ST", ")", ";", "}", "</s>" ]

[ "This", "creates", "an", "identified", "struct", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips" ]

MipsFrameLowering19

create

Mips

CPU

LLVM

25,643

22

1

[]

[ "<s>", "bool", "Thumb1RegisterInfo", "::", "hasReservedCallFrame", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "FFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "unsigned", "CFSize", "=", "FFI", "->", ...

[ "hasReservedCallFrame", "-", "Under", "normal", "circumstances", ",", "when", "a", "frame", "pointer", "is", "not", "required", ",", "we", "reserve", "argument", "space", "for", "call", "sites", "in", "the", "function", "immediately", "on", "entry", "to", "the...

[ "ARM", "1", "8", "1", "4", "2" ]

Thumb1RegisterInfo7

hasReservedCallFrame

ARM

CPU

LLVM

25,644

66

1

[]

[ "<s>", "bool", "R600InstrInfo", "::", "isPredicable", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "R600", "::", "KILLGT", ")", "{", "return", "false", ";", "}", "else", "if", "(", "MI...

[ "Return", "true", "if", "the", "specified", "instruction", "can", "be", "predicated", "." ]

[ "AMDGPU", "R600", "R600::KILLGT", "R600::CF_ALU", "3", "0", "4", "0" ]

R600InstrInfo (2)1

isPredicable

AMDGPU

GPU

LLVM

25,645

118

1

[]

[ "<s>", "static", "HOST_WIDE_INT", "cris_static_rtx_alignment", "(", "machine_mode", "mode", ")", "{", "return", "MAX", "(", "cris_preferred_mininum_alignment", "(", ")", ",", "GET_MODE_ALIGNMENT", "(", "mode", ")", ")", ";", "}", "</s>" ]

[ "Implement", "TARGET_STATIC_RTX_ALIGNMENT", "." ]

[ "cris" ]

cris7

cris_static_rtx_alignment

cris

MPU

GCC

25,646

22

1

[]

[ "<s>", "virtual", "bool", "isFMAFasterThanFMulAndFAdd", "(", "EVT", ")", "const", "{", "return", "true", ";", "}", "</s>" ]

[ "Return", "true", "if", "an", "FMA", "operation", "is", "faster", "than", "a", "pair", "of", "fmul", "and", "fadd", "instructions", "." ]

[ "NVPTX" ]

NVPTXISelLowering19

isFMAFasterThanFMulAndFAdd

NVPTX

GPU

LLVM

25,647

12

1

[]

[ "<s>", "rtx", "alpha_gp_save_rtx", "(", ")", "{", "rtx", "r", "=", "get_hard_reg_initial_val", "(", "DImode", ",", "29", ")", ";", "if", "(", "GET_CODE", "(", "r", ")", "!=", "MEM", ")", "r", "=", "gen_mem_addressof", "(", "r", ",", "NULL_TREE", ")", ...

[ "Return", "or", "create", "a", "pseudo", "containing", "the", "gp", "value", "for", "the", "current", "function", ".", "Needed", "only", "if", "TARGET_LD_BUGGY_LDGP", "." ]

[ "alpha", "29" ]

alpha2

alpha_gp_save_rtx

alpha

MPU

GCC

25,648

37

1

[]

[ "<s>", "MVT", "getPointerMemTy", "(", "const", "DataLayout", "&", "DL", ",", "uint32_t", "AS", "=", "0", ")", "const", "override", "{", "if", "(", "AS", "==", "WasmAddressSpace", "::", "EXTERNREF", ")", "return", "MVT", "::", "externref", ";", "if", "(",...

[ "Return", "the", "in-memory", "pointer", "type", "for", "the", "given", "address", "space", ",", "defaults", "to", "the", "pointer", "type", "from", "the", "data", "layout", "." ]

[ "WebAssembly", "0", "WasmAddressSpace::EXTERNREF", "MVT::externref", "WasmAddressSpace::FUNCREF", "MVT::funcref" ]

WebAssemblyISelLowering16

getPointerMemTy

WebAssembly

Virtual ISA

LLVM

25,649

53

1

[]

[ "<s>", "ScheduleHazardRecognizer", "*", "HexagonInstrInfo", "::", "CreateTargetPostRAHazardRecognizer", "(", "const", "InstrItineraryData", "*", "II", ",", "const", "ScheduleDAG", "*", "DAG", ")", "const", "{", "return", "TargetInstrInfo", "::", "CreateTargetPostRAHazardR...

[ "Allocate", "and", "return", "a", "hazard", "recognizer", "to", "use", "for", "by", "non-scheduling", "passes", "." ]

[ "Hexagon", "Hexagon" ]

HexagonInstrInfo (2)

CreateTargetPostRAHazardRecognizer

Hexagon

DSP

LLVM

25,650

29

1

[]

[ "<s>", "void", "cris_expand_pic_call_address", "(", "rtx", "*", "opp", ",", "rtx", "*", "markerp", ")", "{", "rtx", "op", "=", "*", "opp", ";", "gcc_assert", "(", "flag_pic", "&&", "MEM_P", "(", "op", ")", ")", ";", "op", "=", "XEXP", "(", "op", ",...

[ "Worker", "function", "for", "expanding", "the", "address", "for", "PIC", "function", "calls", "." ]

[ "cris", "0", "0", "1", "1", "1", "0", "\"expand_binop failed in movsi got\"", "1", "1", "0", "\"expand_binop failed in movsi got\"", "1", "\"unidentifiable call op\"" ]

cris

cris_expand_pic_call_address

cris

MPU

GCC

25,651

422

1

[]

[ "<s>", "static", "rtx", "frame_emit_store", "(", "int", "regno", ",", "int", "regno_note", ",", "rtx", "addr", ",", "rtx", "cfa", ",", "int", "cfa_offset", ")", "{", "rtx", "reg", "=", "gen_rtx_REG", "(", "DImode", ",", "regno", ")", ";", "rtx", "mem",...

[ "Emit", "a", "store", "in", "the", "stack", "frame", "to", "save", "REGNO", "at", "address", "ADDR", ",", "and", "emit", "the", "corresponding", "REG_CFA_OFFSET", "note", "described", "by", "CFA", "and", "CFA_OFFSET", ".", "Return", "the", "emitted", "insn",...

[ "tilegx" ]

tilegx

frame_emit_store

tilegx

VLIW

GCC

25,652

111

1

[]

[ "<s>", "BitVector", "MipsRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "static", "const", "uint16_t", "ReservedCPURegs", "[", "]", "=", "{", "Mips", "::", "ZERO", ",", "Mips", "::", "K0", ",", "Mips", ...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "Mips", "Mips", "Mips::ZERO", "Mips::K0", "Mips::K1", "Mips::SP", "Mips::ZERO_64", "Mips::K0_64", "Mips::K1_64", "Mips::SP_64", "0", "Mips::T6", "Mips::T7", "Mips::T8", "0", "0", "Mips", "Mips::AFGR64RegClass", "Mips::AFGR64RegClass", "Mips::FGR64RegClass", "Mips::FGR64RegCla...

MipsRegisterInfo33

getReservedRegs

Mips

CPU

LLVM

25,653

421

1

[]

[ "<s>", "const", "RegisterBankInfo", "::", "InstructionMapping", "&", "MipsRegisterBankInfo", "::", "getInstrMapping", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "const", "RegisterBan...

[ "Get", "the", "mapping", "of", "the", "different", "operands", "of", "MI", "on", "the", "register", "bank", "." ]

[ "Mips", "Mips", "Mips::ValueMappings", "Mips::GPRIdx", "Mips::ValueMappings", "Mips::GPRIdx", "Mips::ValueMappings", "Mips::GPRIdx", "1" ]

MipsRegisterBankInfo26

getInstrMapping

Mips

CPU

LLVM

25,654

155

1

[]

[ "<s>", "unsigned", "Cpu0RegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "return",...

[ "Debug", "information", "queries", "." ]

[ "Cpu0", "Cpu0", "Cpu0::FP", "Cpu0::SP" ]

Cpu0RegisterInfo1

getFrameRegister

Cpu0

CPU

LLVM

25,655

48

1

[]

[ "<s>", "void", "ia64_expand_compare", "(", "rtx", "*", "expr", ",", "rtx", "*", "op0", ",", "rtx", "*", "op1", ")", "{", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "*", "expr", ")", ";", "rtx", "cmp", ";", "if", "(", "GET_MODE", "(", "*", ...

[ "Emit", "comparison", "instruction", "if", "necessary", ",", "returning", "the", "expression", "that", "holds", "the", "compare", "result", "in", "the", "proper", "mode", "." ]

[ "ia64", "1", "2", "4", "8", "16", "0" ]

ia64

ia64_expand_compare

ia64

CPU

GCC

25,656

482

1

[]

[ "<s>", "int", "SIFrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "unsigned", "&", "FrameReg", ")", "const", "{", "const", "SIRegisterInfo", "*", "RI", "=", "MF", ".", "getSubtarget", "<", "SI...

[ "getFrameIndexReference", "-", "This", "method", "should", "return", "the", "base", "register", "and", "offset", "used", "to", "reference", "a", "frame", "index", "location", "." ]

[ "AMDGPU", "SI", "SI", "SI" ]

SIFrameLowering11

getFrameIndexReference

AMDGPU

GPU

LLVM

25,657

59

1

[]

[ "<s>", "static", "tree", "nvptx_get_worker_red_addr", "(", "tree", "type", ",", "tree", "offset", ")", "{", "machine_mode", "mode", "=", "TYPE_MODE", "(", "type", ")", ";", "tree", "fndecl", "=", "nvptx_builtin_decl", "(", "NVPTX_BUILTIN_WORKER_ADDR", ",", "true...

[ "Generate", "a", "PTX", "builtin", "function", "call", "that", "returns", "the", "address", "in", "the", "worker", "reduction", "buffer", "at", "OFFSET", ".", "TYPE", "is", "the", "type", "of", "the", "data", "at", "that", "location", "." ]

[ "nvptx", "3" ]

nvptx3

nvptx_get_worker_red_addr

nvptx

GPU

GCC

25,658

85

1

[]

[ "<s>", "static", "rtx", "mcore_function_arg", "(", "cumulative_args_t", "cum", ",", "const", "function_arg_info", "&", "arg", ")", "{", "int", "arg_reg", ";", "if", "(", "!", "arg", ".", "named", "||", "arg", ".", "end_marker_p", "(", ")", ")", "return", ...

[ "Define", "where", "to", "put", "the", "arguments", "to", "a", "function", ".", "Value", "is", "zero", "to", "push", "the", "argument", "on", "the", "stack", ",", "or", "a", "hard", "register", "in", "which", "to", "store", "the", "argument", ".", "MOD...

[ "mcore", "0", "0", "0" ]

mcore

mcore_function_arg

mcore

MPU

GCC

25,659

87

1

[]

[ "<s>", "bool", "Mips16DAGToDAGISel", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "Subtarget", "=", "&", "static_cast", "<", "const", "MipsSubtarget", "&", ">", "(", "MF", ".", "getSubtarget", "(", ")", ")", ";", "if", "(", "!...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips" ]

Mips16ISelDAGToDAG (2)

runOnMachineFunction

Mips

CPU

LLVM

25,660

48

1

[]

[ "<s>", "static", "enum", "reg_class", "rs6000_secondary_reload_class", "(", "enum", "reg_class", "rclass", ",", "machine_mode", "mode", ",", "rtx", "in", ")", "{", "int", "regno", ";", "if", "(", "TARGET_ELF", "||", "(", "DEFAULT_ABI", "==", "ABI_DARWIN", "&&"...

[ "Return", "the", "register", "class", "of", "a", "scratch", "register", "needed", "to", "copy", "IN", "into", "or", "out", "of", "a", "register", "in", "RCLASS", "in", "MODE", ".", "If", "it", "can", "be", "done", "directly", ",", "NO_REGS", "is", "ret...

[ "powerpcspe", "1", "1", "1", "16", "0", "0", "0", "1", "1", "1", "0" ]

powerpcspe

rs6000_secondary_reload_class

powerpcspe

CPU

GCC

25,661

351

1

[]

[ "<s>", "int", "h8300_regs_ok_for_stm", "(", "int", "n", ",", "rtx", "operands", "[", "]", ")", "{", "switch", "(", "n", ")", "{", "case", "2", ":", "return", "(", "(", "REGNO", "(", "operands", "[", "0", "]", ")", "==", "0", "&&", "REGNO", "(", ...

[ "Return", "nonzero", "if", "OPERANDS", "are", "valid", "for", "stm", "(", "or", "ldm", ")", "that", "pushes", "(", "or", "pops", ")", "N", "registers", ".", "OPERANDS", "are", "assumed", "to", "be", "an", "array", "of", "registers", "." ]

[ "h8300", "2", "0", "0", "1", "1", "0", "2", "1", "3", "0", "4", "1", "5", "3", "0", "0", "1", "1", "2", "2", "0", "4", "1", "5", "2", "6", "4", "0", "0", "1", "1", "2", "2", "3", "3" ]

h8300

h8300_regs_ok_for_stm

h8300

MPU

GCC

25,662

213

1

[]

[ "<s>", "void", "arm_split_compare_and_swap", "(", "rtx", "operands", "[", "]", ")", "{", "rtx", "rval", ",", "mem", ",", "oldval", ",", "newval", ",", "scratch", ";", "machine_mode", "mode", ";", "enum", "memmodel", "mod_s", ",", "mod_f", ";", "bool", "i...

[ "Split", "a", "compare", "and", "swap", "pattern", ".", "It", "is", "IMPLEMENTATION", "DEFINED", "whether", "another", "memory", "store", "between", "the", "load-exclusive", "and", "store-exclusive", "can", "reset", "the", "monitor", "from", "Exclusive", "to", "...

[ "arm", "0", "1", "2", "3", "4", "5", "6", "7" ]

arm4

arm_split_compare_and_swap

arm

CPU

GCC

25,663

402

1

[]

[ "<s>", "unsigned", "ValueEnumerator", "::", "getGlobalBasicBlockID", "(", "const", "BasicBlock", "*", "BB", ")", "const", "{", "unsigned", "&", "Idx", "=", "GlobalBasicBlockIDs", "[", "BB", "]", ";", "if", "(", "Idx", "!=", "0", ")", "return", "Idx", "-", ...

[ "getGlobalBasicBlockID", "-", "This", "returns", "the", "function-specific", "ID", "for", "the", "specified", "basic", "block", "." ]

[ "DirectX", "0", "1" ]

DXILValueEnumerator

getGlobalBasicBlockID

DirectX

Virtual ISA

LLVM

25,664

50

1

[]

[ "<s>", "const", "TargetRegisterClass", "*", "SICRegisterInfo", "::", "intRegClass", "(", "unsigned", "Size", ")", "const", "{", "return", "&", "SIC", "::", "CPURegsRegClass", ";", "}", "</s>" ]

[ "Return", "GPR", "register", "class", "." ]

[ "SIC", "SIC", "SIC::CPURegsRegClass" ]

SICRegisterInfo

intRegClass

SIC

CPU

LLVM

25,665

19

1

[]

[ "<s>", "AMDGPUSubtarget", "&", "AMDGPUSubtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "GPU", ",", "StringRef", "FS", ")", "{", "SmallString", "<", "256", ">", "FullFS", "(", "\"+promote-alloca,+fp64-denormals,\"", ")", ";", "FullFS", "+=", "FS...

[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]

[ "R600", "256", "\"+promote-alloca,+fp64-denormals,\"" ]

AMDGPUSubtarget100

initializeSubtargetDependencies

R600

GPU

LLVM

25,666

58

1

[]

[ "<s>", "void", "J2AsmBackend", "::", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", "boo...

[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]

[ "J2", "J2", "J2::fixup_J2_PC2_12", "12", "2", "J2::fixup_J2_PC2_8", "8", "2", "J2::fixup_J2_PC4_8", "8", "4", "4", "\"Unkown fixup!\"" ]

J2AsmBackend

applyFixup

J2

MPU

LLVM

25,667

166

1

[]

[ "<s>", "static", "unsigned", "estimateStackSize", "(", "MachineFunction", "&", "MF", ")", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getTarget", "(...

[ "Estimate", "and", "return", "the", "size", "of", "the", "stack", "frame", "." ]

[ "AArch64", "0", "0", "0", "1", "0", "1" ]

AArch64FrameLowering45

estimateStackSize

AArch64

CPU

LLVM

25,668

297

1

[]

[ "<s>", "unsigned", "SystemZRegisterInfo", "::", "getFrameRegister", "(", "MachineFunction", "&", "MF", ")", "const", "{", "assert", "(", "0", "&&", "\"What is the frame register\"", ")", ";", "return", "0", ";", "}", "</s>" ]

[ "Debug", "information", "queries", "." ]

[ "SystemZ", "SystemZ", "0", "\"What is the frame register\"", "0" ]

SystemZRegisterInfo37

getFrameRegister

SystemZ

CPU

LLVM

25,669

22

1

[]

[ "<s>", "bool", "isReg", "(", ")", "const", "override", "{", "return", "Kind", "==", "k_Register", ";", "}", "</s>" ]

[ "isReg", "-", "Is", "this", "a", "register", "operand", "?" ]

[ "AArch64" ]

AArch64AsmParser (2)2

isReg

AArch64

CPU

LLVM

25,670

13

1

[]

[ "<s>", "static", "opt_machine_mode", "ix86_get_mask_mode", "(", "poly_uint64", "nunits", ",", "poly_uint64", "vector_size", ")", "{", "unsigned", "elem_size", "=", "vector_size", "/", "nunits", ";", "if", "(", "(", "TARGET_AVX512F", "&&", "vector_size", "==", "64"...

[ "Implemenation", "of", "targetm.vectorize.get_mask_mode", "." ]

[ "i386", "64", "32", "16", "4", "8" ]

i3867

ix86_get_mask_mode

i386

CPU

GCC

25,671

90

1

[]

[ "<s>", "int", "arc_adjust_insn_length", "(", "rtx_insn", "*", "insn", ",", "int", "len", ",", "bool", ")", "{", "if", "(", "!", "INSN_P", "(", "insn", ")", ")", "return", "len", ";", "if", "(", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "==...

[ "Return", "length", "adjustment", "for", "INSN", "." ]

[ "arc", "4", "0", "4" ]

arc4

arc_adjust_insn_length

arc

MPU

GCC

25,672

265

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "LiveVariables", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";", "AU", ".", "...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "AMDGPU" ]

SIOptimizeVGPRLiveRange

getAnalysisUsage

AMDGPU

GPU

LLVM

25,673

72

1

[]

[ "<s>", "bool", "alias", "(", "RegisterRef", "RA", ",", "RegisterRef", "RB", ")", "const", "{", "if", "(", "!", "isRegMaskId", "(", "RA", ".", "Reg", ")", ")", "return", "!", "isRegMaskId", "(", "RB", ".", "Reg", ")", "?", "aliasRR", "(", "RA", ",",...

[ "alias", "-", "If", "one", "of", "the", "pointers", "is", "to", "a", "global", "that", "we", "are", "tracking", ",", "and", "the", "other", "is", "some", "random", "pointer", ",", "we", "know", "there", "can", "not", "be", "an", "alias", ",", "becaus...

[ "Hexagon" ]

RDFRegisters

alias

Hexagon

DSP

LLVM

25,674

68

1

[]

[ "<s>", "const", "MCPhysReg", "*", "TPCRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "return", "CSR_AllRegs_SaveList", ";", "}", "</s>" ]

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "TPC", "TPC" ]

TPCRegisterInfo

getCalleeSavedRegs

TPC

Virtual ISA

LLVM

25,675

18

1

[]

[ "<s>", "static", "enum", "epiphany_function_type", "epiphany_compute_function_type", "(", "tree", "decl", ")", "{", "tree", "a", ";", "static", "enum", "epiphany_function_type", "fn_type", "=", "EPIPHANY_FUNCTION_UNKNOWN", ";", "static", "tree", "last_fn", "=", "NULL_...

[ "Type", "of", "function", "DECL", ".", "The", "result", "is", "cached", ".", "To", "reset", "the", "cache", "at", "the", "end", "of", "a", "function", ",", "call", "with", "DECL", "=", "NULL_TREE", "." ]

[ "epiphany", "\"interrupt\"" ]

epiphany

epiphany_compute_function_type

epiphany

MPU

GCC

25,676

110

1

[]

[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "MipsTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "std", "::", "string", "&", "Constraint", ",", "MVT", "VT", ")", "const", "{", "if", "(", "C...

[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]

[ "Mips", "Mips", "1", "0", "MVT::i32", "MVT::i16", "MVT::i8", "Mips", "0U", "Mips::CPU16RegsRegClass", "0U", "Mips::CPURegsRegClass", "MVT::i64", "Mips", "0U", "Mips::CPURegsRegClass", "MVT::i64", "Mips", "0U", "Mips::CPU64RegsRegClass", "0u", "0", "MVT::f32", "0U", "M...

MipsISelLowering2

getRegForInlineAsmConstraint

Mips

CPU

LLVM

25,677

395

1

[]

[ "<s>", "static", "void", "arc_reorg_loops", "(", "void", ")", "{", "reorg_loops", "(", "true", ",", "&", "arc_doloop_hooks", ")", ";", "}", "</s>" ]

[ "Run", "from", "machine_dependent_reorg", ",", "this", "pass", "looks", "for", "doloop_end", "insns", "and", "tries", "to", "rewrite", "the", "RTL", "of", "these", "loops", "so", "that", "proper", "Blackfin", "hardware", "loops", "are", "generated", "." ]

[ "arc" ]

arc

arc_reorg_loops

arc

MPU

GCC

25,678

16

1

[]

[ "<s>", "static", "reg_class_t", "bfin_secondary_reload", "(", "bool", "in_p", ",", "rtx", "x", ",", "reg_class_t", "rclass_i", ",", "machine_mode", "mode", ",", "secondary_reload_info", "*", "sri", ")", "{", "enum", "reg_class", "default_class", "=", "GET_MODE_SIZ...

[ "Inform", "reload", "about", "cases", "where", "moving", "X", "with", "a", "mode", "MODE", "to", "a", "register", "in", "RCLASS", "requires", "an", "extra", "scratch", "register", ".", "Return", "the", "class", "needed", "for", "the", "scratch", "register", ...

[ "bfin", "4", "1", "1" ]

bfin

bfin_secondary_reload

bfin

DSP

GCC

25,679

342

1

[]

[ "<s>", "static", "void", "mips_print_float_branch_condition", "(", "FILE", "*", "file", ",", "enum", "rtx_code", "code", ",", "int", "letter", ")", "{", "switch", "(", "code", ")", "{", "case", "EQ", ":", "if", "(", "ISA_HAS_CCF", ")", "fputs", "(", "\"c...

[ "Likewise", "floating-point", "branches", "." ]

[ "mips", "\"c1eqz\"", "\"c1f\"", "\"c1nez\"", "\"c1t\"", "\"'%%%c' is not a valid operand prefix\"" ]

mips

mips_print_float_branch_condition

mips

CPU

GCC

25,680

82

1

[]

[ "<s>", "SDValue", "ARMSelectionDAGInfo", "::", "EmitTargetCodeForMemset", "(", "SelectionDAG", "&", "DAG", ",", "DebugLoc", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "unsigned", "Align", ",", "boo...

[ "Emit", "target-specific", "code", "that", "performs", "a", "memset", "." ]

[ "ARM", "ARM", "ARM", "ARM", "MVT::i32", "ISD::TRUNCATE", "MVT::i32", "ISD::ZERO_EXTEND", "MVT::i32", "0" ]

ARMSelectionDAGInfo7

EmitTargetCodeForMemset

ARM

CPU

LLVM

25,681

347

1

[]

[ "<s>", "SDValue", "TPCTargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")...

[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]

[ "TPC", "TPC", "\"Custom combining: skipping\\n\"", "ISD::BITCAST", "ISD::VECTOR_SHUFFLE" ]

TPCISelLowering

PerformDAGCombine

TPC

Virtual ISA

LLVM

25,682

86

1

[]

[ "<s>", "void", "AnalyzeCallResult", "(", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "CCAssignFn", "Fn", ",", "const", "Type", "*", "RetTy", ",", "const", "char", "*", "Func", ")", "{", "PreAnalyzeCallResultForF128", "(", ...

[ "AnalyzeCallResult", "-", "Same", "as", "above", "except", "it", "'s", "specialized", "for", "calls", "which", "produce", "a", "single", "value", "." ]

[ "Mips", "ISD::InputArg" ]

MipsCCState12

AnalyzeCallResult

Mips

CPU

LLVM

25,683

71

1

[]

[ "<s>", "bool", "AArch64CollectLOH", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AArch64", "AArch64", "\"********** AArch64 Collect LOH **********\\n\"", "\"Looking in function \"", "AArch64", "AArch64", "0", "0", "AArch64::ADDXri", "AArch64::LDRXui", "0", "1", "\"Expected reg def\"", "\"Expected reg use\"", "0", "0", "AArch64::ADRP", "0", "0" ]

AArch64CollectLOH25

runOnMachineFunction

AArch64

CPU

LLVM

25,684

374

1

[]

[ "<s>", "bool", "AMDGPULowerKernelAttributes", "::", "doInitialization", "(", "Module", "&", "M", ")", "{", "Mod", "=", "&", "M", ";", "return", "false", ";", "}", "</s>" ]

[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]

[ "AMDGPU", "AMDGPU" ]

AMDGPULowerKernelAttributes

doInitialization

AMDGPU

GPU

LLVM

25,685

19

1

[]

[ "<s>", "int", "arm_apply_result_size", "(", "void", ")", "{", "int", "size", "=", "16", ";", "if", "(", "TARGET_32BIT", ")", "{", "if", "(", "TARGET_HARD_FLOAT_ABI", ")", "size", "+=", "32", ";", "if", "(", "TARGET_IWMMXT_ABI", ")", "size", "+=", "8", ...

[ "Determine", "the", "amount", "of", "memory", "needed", "to", "store", "the", "possible", "return", "registers", "of", "an", "untyped", "call", "." ]

[ "arm", "16", "32", "8" ]

arm

arm_apply_result_size

arm

CPU

GCC

25,686

37

1

[]

[ "<s>", "const", "M88kSubtarget", "*", "M88kTargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "Attribute", "CPUAttr", "=", "F", ".", "getFnAttribute", "(", "\"target-cpu\"", ")", ";", "Attribute", "FSAttr", "=", "F...

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "M88k", "M88k", "M88k", "\"target-cpu\"", "\"target-features\"", "M88k" ]

M88kTargetMachine

getSubtargetImpl

M88k

MPU

LLVM

25,687

138

1

[]

[ "<s>", "unsigned", "getReg", "(", ")", "const", "{", "assert", "(", "Kind", "==", "K_Register", "&&", "\"Invalid type access!\"", ")", ";", "return", "Reg", ".", "RegNum", ";", "}", "</s>" ]

[ "Returns", "the", "register", "associated", "with", "this", "edge", "." ]

[ "Nyuzi", "\"Invalid type access!\"" ]

NyuziAsmParser

getReg

Nyuzi

GPU

LLVM

25,688

21

1

[]

[ "<s>", "static", "rtx", "frv_frame_mem", "(", "enum", "machine_mode", "mode", ",", "rtx", "base", ",", "int", "offset", ")", "{", "return", "gen_rtx_MEM", "(", "mode", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "base", ",", "frv_frame_offset_rtx", "(", "offset"...

[ "Generate", "(", "mem", ":", "MODE", "(", "plus", ":", "Pmode", "BASE", "(", "frv_frame_offset", "OFFSET", ")", ")", ")", ")", ".", "The", "prologue", "and", "epilogue", "uses", "such", "expressions", "to", "access", "the", "stack", "." ]

[ "frv" ]

frv2

frv_frame_mem

frv

VLIW

GCC

25,689

34

1

[]

[ "<s>", "const", "char", "*", "avr_devicespecs_file", "(", "int", "argc", ",", "const", "char", "*", "*", "argv", ")", "{", "const", "char", "*", "mmcu", "=", "NULL", ";", "if", "(", "verbose_flag", ")", "fnotice", "(", "stderr", ",", "\"Running spec func...

[ "Implement", "spec", "function", "`", "device-specs-file麓", ".", "Compose", "-specs=", "<", "specs-file-name", ">", "%", "s", ".", "If", "everything", "went", "well", "then", "argv", "[", "0", "]", "is", "the", "inflated", "(", "absolute", ")", "specs", "d...

[ "avr", "\"Running spec function '%s' with %d args\\n\\n\"", "0", "\"bad usage of spec function %qs\"", "\"device-specs-file\"", "1", "\"device-specs\"", "0", "0", "1", "2", "0", "\"specified option %qs more than once\"", "\"-mmcu\"", "\"strange device name %qs after %qs: bad character %q...

driver-avr5

avr_devicespecs_file

avr

MPU

GCC

25,690

213

1

[]

[ "<s>", "ARM64TargetLowering", "::", "ConstraintType", "ARM64TargetLowering", "::", "getConstraintType", "(", "const", "std", "::", "string", "&", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", ...

[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]

[ "ARM64", "ARM64", "ARM64", "1", "0" ]

ARM64ISelLowering

getConstraintType

ARM64

CPU

LLVM

25,691

71

1

[]

[ "<s>", "bool", "AMDGPUCallLowering", "::", "lowerReturn", "(", "MachineIRBuilder", "&", "B", ",", "const", "Value", "*", "Val", ",", "ArrayRef", "<", "Register", ">", "VRegs", ")", "const", "{", "MachineFunction", "&", "MF", "=", "B", ".", "getMF", "(", ...

[ "This", "hook", "behaves", "as", "the", "extended", "lowerReturn", "function", ",", "but", "for", "targets", "that", "do", "not", "support", "swifterror", "value", "promotion", "." ]

[ "AMDGPU", "AMDGPU", "SI", "SI", "\"Return value without a vreg\"", "AMDGPU::isShader", "AMDGPU::isKernel", "AMDGPU::S_ENDPGM", "0", "AMDGPU::SI_RETURN_TO_EPILOG", "AMDGPU::S_SETPC_B64_return", "AMDGPU::S_SETPC_B64_return", "AMDGPU::CCR_SGPR_64RegClass", "AMDGPU::S_SETPC_B64_return", "SI"...

AMDGPUCallLowering16

lowerReturn

AMDGPU

GPU

LLVM

25,692

298

1

[]

[ "<s>", "yaml", "::", "MachineFunctionInfo", "*", "RISCVTargetMachine", "::", "createDefaultFuncInfoYAML", "(", ")", "const", "{", "return", "new", "yaml", "::", "RISCVMachineFunctionInfo", "(", ")", ";", "}", "</s>" ]

[ "Allocate", "and", "return", "a", "default", "initialized", "instance", "of", "the", "YAML", "representation", "for", "the", "MachineFunctionInfo", "." ]

[ "RISCV", "RISCV", "RISCV" ]

RISCVTargetMachine10

createDefaultFuncInfoYAML

RISCV

CPU

LLVM

25,693

20

1

[]

[ "<s>", "static", "rtx", "avr_builtin_setjmp_frame_value", "(", "void", ")", "{", "rtx", "xval", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "emit_insn", "(", "gen_subhi3", "(", "xval", ",", "virtual_stack_vars_rtx", ",", "gen_int_mode", "(", "STARTING_FRAME_OFFSET...

[ "Actual", "start", "of", "frame", "is", "virtual_stack_vars_rtx", "this", "is", "offset", "from", "frame", "pointer", "by", "+TARGET_STARTING_FRAME_OFFSET", ".", "Using", "saved", "frame", "=", "virtual_stack_vars_rtx", "-", "TARGET_STARTING_FRAME_OFFSET", "avoids", "cr...

[ "avr" ]

avr4

avr_builtin_setjmp_frame_value

avr

MPU

GCC

25,694

36

1

[]

[ "<s>", "static", "inline", "bool", "cris_index_p", "(", "const_rtx", "x", ",", "bool", "strict", ")", "{", "return", "(", "REG_P", "(", "x", ")", "&&", "reg_ok_for_index_p", "(", "x", ",", "strict", ")", ")", ";", "}", "</s>" ]

[ "True", "if", "X", "is", "a", "valid", "index", "register", "." ]

[ "cris" ]

cris

cris_index_p

cris

MPU

GCC

25,695

28

1

[]

[ "<s>", "bool", "SIInstrInfo", "::", "findCommutedOpIndices", "(", "MCInstrDesc", "Desc", ",", "unsigned", "&", "SrcOpIdx0", ",", "unsigned", "&", "SrcOpIdx1", ")", "const", "{", "if", "(", "!", "Desc", ".", "isCommutable", "(", ")", ")", "return", "false", ...

[ "Returns", "true", "iff", "the", "routine", "could", "find", "two", "commutable", "operands", "in", "the", "given", "machine", "instruction", "." ]

[ "AMDGPU", "SI", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "1", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "1" ]

SIInstrInfo1

findCommutedOpIndices

AMDGPU

GPU

LLVM

25,696

104

1

[]

[ "<s>", "char", "*", "rx_gen_move_template", "(", "rtx", "*", "operands", ",", "bool", "is_movu", ")", "{", "static", "char", "out_template", "[", "64", "]", ";", "const", "char", "*", "extension", "=", "TARGET_AS100_SYNTAX", "?", "\".L\"", ":", "\"\"", ";"...

[ "Returns", "an", "assembler", "template", "for", "a", "move", "instruction", "." ]

[ "rx", "64", "\".L\"", "\"\"", "0", "1", "\".B\"", "\".W\"", "\".L\"", "0", "\"(%A1 - __pid_base)[%P1]\"", "0", "\"%%gp(%A1)[%G1]\"", "\"%1\"", "0", "\"%%gp(%A0)[%G0]\"", "\"%0\"", "1", "\"mov.L\\t%%H1, %%H0 ! mov.L\\t%%1, %%0\"", "\"mov.L\\t%%1, %%0 ! mov.L\\t%%H1, %%H0\"", "...

rx

rx_gen_move_template

rx

CPU

GCC

25,697

386

1

[]

[ "<s>", "void", "GCNPassConfig", "::", "addFastRegAlloc", "(", ")", "{", "insertPass", "(", "&", "PHIEliminationID", ",", "&", "SILowerControlFlowID", ")", ";", "insertPass", "(", "&", "TwoAddressInstructionPassID", ",", "&", "SIWholeQuadModeID", ")", ";", "insertP...

[ "addFastRegAlloc", "-", "Add", "the", "minimum", "set", "of", "target-independent", "passes", "that", "are", "required", "for", "fast", "register", "allocation", "." ]

[ "AMDGPU", "SI", "SI", "SI" ]

AMDGPUTargetMachine (2)1

addFastRegAlloc

AMDGPU

GPU

LLVM

25,698

41

1

[]

[ "<s>", "unsigned", "PPCFastISel", "::", "fastEmit_i", "(", "MVT", "Ty", ",", "MVT", "VT", ",", "unsigned", "Opc", ",", "uint64_t", "Imm", ")", "{", "if", "(", "Opc", "!=", "ISD", "::", "Constant", ")", "return", "0", ";", "if", "(", "VT", "==", "MV...

[ "This", "method", "is", "called", "by", "target-independent", "code", "to", "request", "that", "an", "instruction", "with", "the", "given", "type", ",", "opcode", ",", "and", "immediate", "operand", "be", "emitted", "." ]

[ "PowerPC", "PPC", "ISD::Constant", "0", "MVT::i1", "PPC::CRBITRCRegClass", "0", "PPC::CRUNSET", "PPC::CRSET", "MVT::i64", "MVT::i32", "MVT::i16", "MVT::i8", "MVT::i1", "0", "MVT::i64", "PPC::G8RCRegClass", "PPC::GPRCRegClass", "MVT::i64", "PPC", "PPC" ]

PPCFastISel25

fastEmit_i

PowerPC

CPU

LLVM

25,699

178

1

[]