docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "bool", "targetHandlesStackFrameRounding", "(", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]	[ "targetHandlesStackFrameRounding", "-", "Returns", "true", "if", "the", "target", "is", "responsible", "for", "rounding", "up", "the", "stack", "frame", "(", "probably", "at", "emitPrologue", "time", ")", "." ]	[ "VE" ]	VEFrameLowering1	targetHandlesStackFrameRounding	VE	CPU	LLVM	25,700	11	1	[]
[ "<s>", "int", "riscv_load_store_insns", "(", "rtx", "mem", ",", "rtx_insn", "*", "insn", ")", "{", "machine_mode", "mode", ";", "bool", "might_split_p", ";", "rtx", "set", ";", "gcc_assert", "(", "MEM_P", "(", "mem", ")", ")", ";", "mode", "=", "GET_MODE...	[ "Return", "the", "number", "of", "instructions", "needed", "to", "implement", "INSN", ",", "given", "that", "it", "loads", "from", "or", "stores", "to", "MEM", "." ]	[ "riscv", "32", "64", "0" ]	riscv1	riscv_load_store_insns	riscv	CPU	GCC	25,701	117	1	[]
[ "<s>", "unsigned", "getMaxCallFrameSize", "(", ")", "const", "{", "return", "MaxCallFrameSize", ";", "}", "</s>" ]	[ "Return", "the", "maximum", "size", "of", "a", "call", "frame", "that", "must", "be", "allocated", "for", "an", "outgoing", "function", "call", "." ]	[ "Mips" ]	MipsMachineFunction13	getMaxCallFrameSize	Mips	CPU	LLVM	25,702	10	1	[]
[ "<s>", "unsigned", "ARCInstrInfo", "::", "removeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "int", "*", "BytesRemoved", ")", "const", "{", "assert", "(", "!", "BytesRemoved", "&&", "\"Code size not handled\"", ")", ";", "MachineBasicBlock", "::", "iterator...	[ "Remove", "the", "branching", "code", "at", "the", "end", "of", "the", "specific", "MBB", "." ]	[ "ARC", "ARC", "\"Code size not handled\"", "0", "0", "1", "1", "2" ]	ARCInstrInfo	removeBranch	ARC	MPU	LLVM	25,703	127	1	[]
[ "<s>", "static", "int", "tilepro_sched_adjust_cost", "(", "rtx_insn", "", "insn", ",", "int", "dep_type", ",", "rtx_insn", "", "dep_insn", ",", "int", "cost", ",", "unsigned", "int", ")", "{", "if", "(", "CALL_P", "(", "insn", ")", "&&", "dep_type", "=...	[ "Implement", "TARGET_SCHED_ADJUST_COST", "." ]	[ "tilepro", "0" ]	tilepro	tilepro_sched_adjust_cost	tilepro	VLIW	GCC	25,704	66	1	[]
[ "<s>", "void", "BPFMIPreEmitPeephole", "::", "initialize", "(", "MachineFunction", "&", "MFParm", ")", "{", "MF", "=", "&", "MFParm", ";", "TRI", "=", "MF", "->", "getSubtarget", "<", "BPFSubtarget", ">", "(", ")", ".", "getRegisterInfo", "(", ")", ";", ...	[ "Initialize", "the", "strategy", "after", "building", "the", "DAG", "for", "a", "new", "region", "." ]	[ "BPF", "BPF", "BPF", "\"* BPF PreEmit peephole pass *\\n\\n\"" ]	BPFMIPeephole10	initialize	BPF	Virtual ISA	LLVM	25,705	40	1	[]
[ "<s>", "bool", "SILowerControlFlow", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "TII", "=", "ST", ".", "getInstrInfo"...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AMDGPU", "SI", "AMDGPU", "AMDGPU::S_AND_B32", "AMDGPU::S_OR_B32", "AMDGPU::S_XOR_B32", "AMDGPU::S_MOV_B32_term", "AMDGPU::S_ANDN2_B32_term", "AMDGPU::S_XOR_B32_term", "AMDGPU::S_OR_B32_term", "AMDGPU::S_OR_SAVEEXEC_B32", "AMDGPU::EXEC_LO", "AMDGPU::S_AND_B64", "AMDGPU::S_OR_B64", "AMDGP...	SILowerControlFlow11	runOnMachineFunction	AMDGPU	GPU	LLVM	25,706	455	1	[]
[ "<s>", "bool", "F2003fInstrInfo", "::", "analyzeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "", "&", "TBB", ",", "MachineBasicBlock", "", "&", "FBB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "bool", "...	[ "analyzeBranch", "-", "Analyze", "the", "branching", "code", "at", "the", "end", "of", "MBB", ",", "returning", "true", "if", "it", "can", "not", "be", "understood", "(", "e.g", "." ]	[ "F2003f", "F2003f", "F2003f::KRZx", "0", "0", "0", "F2003f::MALKRZx", "\"Invalid conditional branch\"", "0", "1" ]	F2003fInstrInfo	analyzeBranch	F2003f	CPU	LLVM	25,707	330	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"AMDGPU Annotate Uniform Values\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "AMDGPU", "\"AMDGPU Annotate Uniform Values\"" ]	AMDGPUAnnotateUniformValues16	getPassName	AMDGPU	GPU	LLVM	25,708	13	1	[]
[ "<s>", "void", "AVRPassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "&", "BranchRelaxationPassID", ")", ";", "}", "</s>" ]	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "AVR", "AVR" ]	AVRTargetMachine	addPreEmitPass	AVR	MPU	LLVM	25,709	14	1	[]
[ "<s>", "static", "MachineInstr", "", "findLoopInstr", "(", "MachineBasicBlock", "", "BB", ",", "int", "EndLoopOp", ",", "SmallPtrSet", "<", "MachineBasicBlock", "*", ",", "8", ">", "&", "Visited", ")", "{", "int", "LOOPi", ";", "int", "LOOPr", ";", "if",...	[ "Find", "the", "hardware", "loop", "instruction", "used", "to", "set-up", "the", "specified", "loop", "." ]	[ "Hexagon", "8", "Hexagon::ENDLOOP0", "Hexagon::J2_loop0i", "Hexagon::J2_loop0r", "Hexagon::J2_loop1i", "Hexagon::J2_loop1r", "0", "0" ]	HexagonInstrInfo	findLoopInstr	Hexagon	DSP	LLVM	25,710	214	1	[]
[ "<s>", "void", "Initialize", "(", "MCContext", "&", "ctx", ",", "const", "TargetMachine", "&", "TM", ")", "override", "{", "TargetLoweringObjectFile", "::", "Initialize", "(", "ctx", ",", "TM", ")", ";", "TextSection", "=", "new", "TGSISection", "(", "MCSect...	[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]	[ "TGSI", "TGSI", "TGSI", "TGSI", "TGSI", "TGSI", "TGSI", "TGSI", "TGSI", "TGSI", "TGSI", "TGSI", "TGSI", "TGSI", "TGSI", "TGSI", "TGSI", "TGSI", "TGSI" ]	TGSITargetObjectFile	Initialize	TGSI	Virtual ISA	LLVM	25,711	312	1	[]
[ "<s>", "bool", "X86RetpolineThunks", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "getPassName", "(", ")", "<<", "'\\n'", ")", ";", "TM", "=", "&", "MF", ".", "getTarget", "(", ")",...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "X86", "X86", "X86", "\"__llvm_retpoline_r11\"", "\"Should only have an r11 thunk on 64-bit targets\"", "X86::R11", "X86::EAX", "X86::ECX", "X86::EDX", "X86::EDI", "\"Invalid thunk name on x86-32!\"" ]	X86RetpolineThunks11	runOnMachineFunction	X86	CPU	LLVM	25,712	312	1	[]
[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "NVPTXTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "std", "::", "string", "&", "Constraint", ",", "EVT", "VT", ")", "const", "{", "if", "(", "...	[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]	[ "NVPTX", "NVPTX", "1", "0", "0U", "NVPTX::Int8RegsRegClass", "0U", "NVPTX::Int16RegsRegClass", "0U", "NVPTX::Int32RegsRegClass", "0U", "NVPTX::Int64RegsRegClass", "0U", "NVPTX::Float32RegsRegClass", "0U", "NVPTX::Float64RegsRegClass" ]	NVPTXISelLowering15	getRegForInlineAsmConstraint	NVPTX	GPU	LLVM	25,713	157	1	[]
[ "<s>", "inline", "bool", "isShiftedMask", "(", "uint64_t", "I", ",", "uint64_t", "&", "Width", ",", "uint64_t", "&", "Offset", ")", "{", "if", "(", "!", "isShiftedMask_64", "(", "I", ")", ")", "return", "false", ";", "Width", "=", "countPopulation", "(",...	[ "Return", "true", "if", "this", "APInt", "value", "contains", "a", "non-empty", "sequence", "of", "ones", "with", "the", "remainder", "zero", "." ]	[ "M88k" ]	M88kGlobalISelUtils	isShiftedMask	M88k	MPU	LLVM	25,714	45	1	[]
[ "<s>", "bool", "nds32_long_call_p", "(", "rtx", "symbol", ")", "{", "return", "TARGET_CMODEL_LARGE", ";", "}", "</s>" ]	[ "Return", "true", "X", "is", "need", "use", "long", "call", "." ]	[ "nds32" ]	nds32-md-auxiliary5	nds32_long_call_p	nds32	CPU	GCC	25,715	11	1	[]
[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "AArch64MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "AArch64MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "MFI", "->", "getNumLocalDynami...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AArch64", "AArch64", "AArch64", "2", "0" ]	AArch64InstrInfo78	runOnMachineFunction	AArch64	CPU	LLVM	25,716	62	1	[]
[ "<s>", "static", "bool", "hasReassociableOperands", "(", "const", "MachineInstr", "&", "Inst", ",", "const", "MachineBasicBlock", "*", "MBB", ")", "{", "assert", "(", "(", "Inst", ".", "getNumOperands", "(", ")", "==", "3", "\|\|", "Inst", ".", "getNumOperands...	[ "Return", "true", "when", "\\P", "Inst", "has", "reassociable", "operands", "in", "the", "same", "\\P", "MBB", "." ]	[ "X86", "3", "4", "\"Reassociation needs binary operators\"", "1", "2", "4", "3", "3", "X86::EFLAGS", "\"Unexpected operand in reassociable instruction\"", "3" ]	X86InstrInfo123	hasReassociableOperands	X86	CPU	LLVM	25,717	242	1	[]
[ "<s>", "bool", "SIInstrInfo", "::", "reverseBranchCondition", "(", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ")", "const", "{", "assert", "(", "Cond", ".", "size", "(", ")", "==", "2", ")", ";", "Cond", "[", "0", "]", ".", "setImm", "...	[ "Reverses", "the", "branch", "condition", "of", "the", "specified", "condition", "list", ",", "returning", "false", "on", "success", "and", "true", "if", "it", "can", "not", "be", "reversed", "." ]	[ "AMDGPU", "SI", "2", "0", "0" ]	SIInstrInfo103	reverseBranchCondition	AMDGPU	GPU	LLVM	25,718	47	1	[]
[ "<s>", "void", "CSKYFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "}", "</s>" ]	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "CSKY", "CSKY" ]	CSKYFrameLowering	emitEpilogue	CSKY	CPU	LLVM	25,719	16	1	[]
[ "<s>", "const", "char", "*", "nds32_output_stack_pop", "(", "rtx", "par_rtx", "ATTRIBUTE_UNUSED", ")", "{", "char", "pattern", "[", "100", "]", ";", "rtx", "operands", "[", "3", "]", ";", "int", "rb_callee_saved", "=", "cfun", "->", "machine", "->", "calle...	[ "Function", "to", "output", "stack", "pop", "operation", ".", "We", "need", "to", "deal", "with", "normal", "stack", "pop", "multiple", "or", "stack", "v3pop", "." ]	[ "nds32", "100", "3", "0", "0", "1", "1", "0", "\"pop25\\t%%0, %%1\"", "0", "0", "1", "0", "1", "\"\"", "0", "1", "1", "\"pop.s\\t%s{%s%s%s }\"", "\"\"", "\"%0, %1, \"", "\" $fp\"", "\"\"", "\" $gp\"", "\"\"", "\" $lp\"", "\"\"", "\"\"" ]	nds32-md-auxiliary2	nds32_output_stack_pop	nds32	CPU	GCC	25,720	318	1	[]
[ "<s>", "static", "HOST_WIDE_INT", "ix86_GOT_alias_set", "(", "void", ")", "{", "static", "HOST_WIDE_INT", "set", "=", "-", "1", ";", "if", "(", "set", "==", "-", "1", ")", "set", "=", "new_alias_set", "(", ")", ";", "return", "set", ";", "}", "</s>" ]	[ "Return", "an", "unique", "alias", "set", "for", "the", "GOT", "." ]	[ "i386", "1", "1" ]	i3863	ix86_GOT_alias_set	i386	CPU	GCC	25,721	31	1	[]
[ "<s>", "PreservedAnalyses", "NVVMReflectPass", "::", "run", "(", "Function", "&", "F", ",", "FunctionAnalysisManager", "&", "AM", ")", "{", "return", "runNVVMReflect", "(", "F", ",", "SmVersion", ")", "?", "PreservedAnalyses", "::", "none", "(", ")", ":", "P...	[ "Run", "the", "analysis", "pass", "over", "a", "function", "and", "produce", "a", "dominator", "tree", "." ]	[ "NVPTX" ]	NVVMReflect13	run	NVPTX	GPU	LLVM	25,722	35	1	[]
[ "<s>", "static", "MCAsmInfo", "*", "createMCAsmInfo", "(", "const", "MCRegisterInfo", "&", ",", "const", "Triple", "&", "TT", ")", "{", "return", "new", "JVMMCAsmInfo", "(", "TT", ")", ";", "}", "</s>" ]	[ "createMCAsmInfo", "-", "Create", "a", "MCAsmInfo", "implementation", "for", "the", "specified", "target", "triple", "." ]	[ "JVM", "JVM" ]	JVMMCTargetDesc	createMCAsmInfo	JVM	Virtual ISA	LLVM	25,723	23	1	[]
[ "<s>", "static", "void", "rs6000_darwin_file_start", "(", "void", ")", "{", "static", "const", "struct", "{", "const", "char", "", "arg", ";", "const", "char", "", "name", ";", "HOST_WIDE_INT", "if_set", ";", "}", "mapping", "[", "]", "=", "{", "{", ...	[ "Output", "a", ".machine", "directive", "for", "the", "Darwin", "assembler", ",", "and", "call", "the", "generic", "start_file", "routine", "." ]	[ "rs6000", "\"ppc64\"", "\"ppc64\"", "\"970\"", "\"ppc970\"", "\"power4\"", "\"ppc970\"", "0", "\"G5\"", "\"ppc970\"", "0", "\"7450\"", "\"ppc7450\"", "0", "\"7400\"", "\"ppc7400\"", "\"G4\"", "\"ppc7400\"", "0", "\"750\"", "\"ppc750\"", "0", "\"740\"", "\"ppc750\"", "...	rs60001	rs6000_darwin_file_start	rs6000	CPU	GCC	25,724	275	1	[]
[ "<s>", "static", "double", "calc_defect", "(", "double", "x", ",", "int", "constant", ",", "int", "factor", ")", "{", "double", "y0", "=", "(", "constant", "-", "(", "int", ")", "floor", "(", "(", "x", "", "factor", "", "64.", ")", ")", ")", "/...	[ "This", "function", "assumes", "32", "bit", "integers", "." ]	[ "sh", "64.", "16384.", "2", "1.", "1LL", "30", "1024", "1024", "1024", "1024", "1024", "1024", "1", "1LL", "60", "16", "1", "30", "14", "1LL", "44", "1", "1", "1", "1", "1U", "31", "1", "1U", "31", "1", "1", "1", "1U", "31", "1", "1", "1U",...	divtab	calc_defect	sh	CPU	GCC	25,725	377	1	[]
[ "<s>", "bool", "ARMTargetLowering", "::", "isFNegFree", "(", "EVT", "VT", ")", "const", "{", "if", "(", "!", "VT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", ...	[ "Return", "true", "if", "an", "fneg", "operation", "is", "free", "to", "the", "point", "where", "it", "is", "never", "worthwhile", "to", "replace", "it", "with", "a", "bitwise", "operation", "." ]	[ "ARM", "ARM", "MVT::f16" ]	ARMISelLowering (2)5	isFNegFree	ARM	CPU	LLVM	25,726	54	1	[]
[ "<s>", "static", "void", "gcn_goacc_reduction_teardown", "(", "gcall", "*", "call", ")", "{", "gimple_stmt_iterator", "gsi", "=", "gsi_for_stmt", "(", "call", ")", ";", "tree", "lhs", "=", "gimple_call_lhs", "(", "call", ")", ";", "tree", "var", "=", "gimple...	[ "Expand", "IFN_GOACC_REDUCTION_TEARDOWN", "." ]	[ "gcn", "2", "3", "5", "1" ]	gcn-tree	gcn_goacc_reduction_teardown	gcn	GPU	GCC	25,727	173	1	[]
[ "<s>", "static", "bool", "xstormy16_return_in_memory", "(", "tree", "type", ",", "tree", "fntype", "ATTRIBUTE_UNUSED", ")", "{", "HOST_WIDE_INT", "size", "=", "int_size_in_bytes", "(", "type", ")", ";", "return", "(", "size", "==", "-", "1", "\|\|", "size", ">...	[ "Worker", "function", "for", "TARGET_RETURN_IN_MEMORY", "." ]	[ "stormy16", "1" ]	stormy163	xstormy16_return_in_memory	stormy16	CPU	GCC	25,728	35	1	[]
[ "<s>", "MachineBasicBlock", "::", "iterator", "MINA32FrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "return", "MBB", ...	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "MINA32", "MINA32" ]	MINA32FrameLowering	eliminateCallFramePseudoInstr	MINA32	CPU	LLVM	25,729	31	1	[]
[ "<s>", "const", "NVPTXRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "getSubtargetImpl", "(", ")", "->", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "NVPTX", "NVPTX" ]	NVPTXTargetMachine	getRegisterInfo	NVPTX	GPU	LLVM	25,730	19	1	[]
[ "<s>", "bool", "X86InstrInfo", "::", "findCommutedOpIndices", "(", "MachineInstr", "*", "MI", ",", "unsigned", "&", "SrcOpIdx1", ",", "unsigned", "&", "SrcOpIdx2", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "X86"...	[ "Returns", "true", "iff", "the", "routine", "could", "find", "two", "commutable", "operands", "in", "the", "given", "machine", "instruction", "." ]	[ "X86", "X86", "X86::CMPPDrri", "X86::CMPPSrri", "X86::VCMPPDrri", "X86::VCMPPSrri", "X86::VCMPPDYrri", "X86::VCMPPSYrri", "3", "0x7", "0x00", "0x03", "0x04", "0x07", "1", "2", "X86::VFMADDPDr231r", "X86::VFMADDPSr231r", "X86::VFMADDSDr231r", "X86::VFMADDSSr231r", "X86::VFMSUB...	X86InstrInfo29	findCommutedOpIndices	X86	CPU	LLVM	25,731	260	1	[]
[ "<s>", "bool", "SIMachineFunctionInfo", "::", "removeDeadFrameIndices", "(", "MachineFrameInfo", "&", "MFI", ",", "bool", "ResetSGPRSpillStackIDs", ")", "{", "for", "(", "auto", "&", "R", ":", "make_early_inc_range", "(", "SGPRToVGPRSpills", ")", ")", "{", "if", ...	[ "If", "ResetSGPRSpillStackIDs", "is", "true", ",", "reset", "the", "stack", "ID", "from", "sgpr-spill", "to", "the", "default", "stack", "." ]	[ "AMDGPU", "SI" ]	SIMachineFunctionInfo24	removeDeadFrameIndices	AMDGPU	GPU	LLVM	25,732	172	1	[]
[ "<s>", "static", "unsigned", "findDeadCallerSavedReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "const", "M68kRegisterInfo", "", "TRI", ")", "{", "const", "MachineFunction", "", "MF", "=", "MBB", ".", ...	[ "findDeadCallerSavedReg", "-", "Return", "a", "caller-saved", "register", "that", "is", "n't", "live", "when", "it", "reaches", "the", "``", "return", "''", "instruction", "." ]	[ "M68k", "M68k", "0", "0", "0", "M68k::RET", "8", "0", "0" ]	M68kFrameLowering4	findDeadCallerSavedReg	M68k	MPU	LLVM	25,733	225	1	[]
[ "<s>", "bool", "csky_inlinable_constant", "(", "HOST_WIDE_INT", "value", ")", "{", "HOST_WIDE_INT", "x", ",", "y", ";", "return", "(", "!", "(", "CSKY_TARGET_ARCH", "(", "CK802", ")", "\|\|", "CSKY_TARGET_ARCH", "(", "CK801", ")", ")", "&&", "try_csky_constant_t...	[ "This", "is", "a", "helper", "function", "for", "the", "Uo", "constraint", "for", "movsi", "patterns", "." ]	[ "csky" ]	csky	csky_inlinable_constant	csky	CPU	GCC	25,734	40	1	[]
[ "<s>", "bool", "X86TargetLowering", "::", "allowsMisalignedMemoryAccesses", "(", "EVT", "VT", ",", "unsigned", ",", "unsigned", ",", "bool", "*", "Fast", ")", "const", "{", "if", "(", "Fast", ")", "{", "switch", "(", "VT", ".", "getSizeInBits", "(", ")", ...	[ "Returns", "true", "if", "the", "target", "allows", "unaligned", "memory", "accesses", "of", "the", "specified", "type", "." ]	[ "X86", "X86", "128", "256" ]	X86ISelLowering (2)8	allowsMisalignedMemoryAccesses	X86	CPU	LLVM	25,735	77	1	[]
[ "<s>", "unsigned", "X86InstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ",", "unsigned", "&", "MemBytes", ")", "const", "{", "if", "(", "isFrameStoreOpcode", "(", "MI", ".", "getOpcode", "(", ")"...	[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...	[ "X86", "X86", "X86::AddrNumOperands", "0", "0", "X86::AddrNumOperands", "0" ]	X86InstrInfo (2)3	isStoreToStackSlot	X86	CPU	LLVM	25,736	77	1	[]
[ "<s>", "static", "void", "add_to_dispatch_window", "(", "rtx_insn", "", "insn", ")", "{", "int", "byte_len", ";", "dispatch_windows", "", "window_list", ";", "dispatch_windows", "", "next_list", ";", "dispatch_windows", "", "window0_list", ";", "enum", "insn_p...	[ "Adds", "a", "scheduled", "instruction", ",", "INSN", ",", "to", "the", "current", "dispatch", "window", ".", "If", "the", "total", "bytes", "of", "instructions", "or", "the", "number", "of", "instructions", "in", "the", "window", "exceed", "allowable", ",",...	[ "i386", "0", "1", "2", "1", "0", "1", "32", "48" ]	x86-tune-sched-bd	add_to_dispatch_window	i386	CPU	GCC	25,737	305	1	[]
[ "<s>", "bool", "AArch64AsmBackend", "::", "writeNopData", "(", "raw_ostream", "&", "OS", ",", "uint64_t", "Count", ")", "const", "{", "OS", ".", "write_zeros", "(", "Count", "%", "4", ")", ";", "Count", "/=", "4", ";", "for", "(", "uint64_t", "i", "=",...	[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]	[ "AArch64", "AArch64", "4", "4", "0", "support::endian", "0xd503201f" ]	AArch64AsmBackend1	writeNopData	AArch64	CPU	LLVM	25,738	61	1	[]
[ "<s>", "static", "void", "aarch64_validate_sls_mitigation", "(", "const", "char", "", "const_str", ")", "{", "char", "", "token_save", "=", "NULL", ";", "char", "*", "str", "=", "NULL", ";", "if", "(", "strcmp", "(", "const_str", ",", "\"none\"", ")", ...	[ "As", "of", "yet", "we", "only", "allow", "setting", "these", "options", "globally", ",", "in", "the", "future", "we", "may", "allow", "setting", "them", "per", "function", "." ]	[ "aarch64", "\"none\"", "0", "\"all\"", "0", "\",\"", "\"invalid argument given to %<-mharden-sls=%>\"", "\"blr\"", "0", "\"retbr\"", "0", "\"none\"", "0", "\"all\"", "0", "\"%<%s%> must be by itself for %<-mharden-sls=%>\"", "\"invalid argument %<%s%> for %<-mharden-sls=%>\"", "\",...	aarch641	aarch64_validate_sls_mitigation	aarch64	CPU	GCC	25,739	202	1	[]
[ "<s>", "MSP430Subtarget", "&", "MSP430Subtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "ParseSubtargetFeatures", "(", "\"generic\"", ",", "FS", ")", ";", "return", "*", "this", ";", "}", "</s>" ]	[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]	[ "MSP430", "MSP430", "MSP430", "\"generic\"" ]	MSP430Subtarget10	initializeSubtargetDependencies	MSP430	MPU	LLVM	25,740	25	1	[]
[ "<s>", "static", "char", "", "vms_construct_include_filename", "(", "const", "char", "", "fname", ",", "cpp_dir", "", "dir", ")", "{", "size_t", "dlen", ",", "flen", ";", "char", "", "path", ";", "const", "char", "*", "fbasename", "=", "lbasename", "...	[ "Canonicalize", "the", "filename", "(", "remove", "directory", "prefix", ",", "force", "the", ".h", "extension", ")", ",", "and", "append", "it", "to", "the", "directory", "to", "create", "the", "path", ",", "but", "do", "n't", "turn", "/", "into", "//",...	[ "vms", "2", "1", "1", "1", "0", "0", "1", "2", "0" ]	vms-c	vms_construct_include_filename	vms	Virtual ISA	GCC	25,741	178	1	[]
[ "<s>", "const", "char", "*", "NVPTXTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "0", ";", "case", "NVPTXISD", "::", "CALL", ":", "return", "\"NVPTXISD::...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "NVPTX", "NVPTX", "0", "NVPTXISD::CALL", "\"NVPTXISD::CALL\"", "NVPTXISD::RET_FLAG", "\"NVPTXISD::RET_FLAG\"", "NVPTXISD::Wrapper", "\"NVPTXISD::Wrapper\"", "NVPTXISD::NVBuiltin", "\"NVPTXISD::NVBuiltin\"", "NVPTXISD::DeclareParam", "\"NVPTXISD::DeclareParam\"", "NVPTXISD::DeclareScalarPar...	NVPTXISelLowering48	getTargetNodeName	NVPTX	GPU	LLVM	25,742	328	1	[]
[ "<s>", "bool", "RISCVGatherScatterLowering", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "skipFunction", "(", "F", ")", ")", "return", "false", ";", "auto", "&", "TPC", "=", "getAnalysis", "<", "TargetPassConfig", ">", "(", ")", ...	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "RISCV", "RISCV", "RISCV", "RISCV", "4", "4", "Intrinsic::masked_gather", "Intrinsic::masked_scatter", "0", "0", "1", "0", "1", "2" ]	RISCVGatherScatterLowering	runOnFunction	RISCV	CPU	LLVM	25,743	356	1	[]
[ "<s>", "bool", "AArch64FrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetReg...	[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...	[ "AArch64", "AArch64", "8", "AArch64::STPXi", "AArch64::STRXui", "AArch64::STPDi", "AArch64::STRDui", "\"CSR spill: (\"", "\", \"", "\") -> fi#(\"", "\", \"", "1", "\")\\n\"", "1", "8", "8", "AArch64::SP", "8", "8" ]	AArch64FrameLowering28	spillCalleeSavedRegisters	AArch64	CPU	LLVM	25,744	430	1	[]
[ "<s>", "int", "ARMTTIImpl", "::", "getIntImmCodeSizeCost", "(", "unsigned", "Opcode", ",", "unsigned", "Idx", ",", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ")", "{", "if", "(", "Imm", ".", "isNonNegative", "(", ")", "&&", "Imm", ".", "getL...	[ "Return", "the", "expected", "cost", "for", "the", "given", "integer", "when", "optimising", "for", "size", "." ]	[ "ARM", "ARM", "256", "0", "1" ]	ARMTargetTransformInfo (2)1	getIntImmCodeSizeCost	ARM	CPU	LLVM	25,745	44	1	[]
[ "<s>", "void", "rs6000_secondary_reload_gpr", "(", "rtx", "reg", ",", "rtx", "mem", ",", "rtx", "scratch", ",", "bool", "store_p", ")", "{", "int", "regno", "=", "true_regnum", "(", "reg", ")", ";", "enum", "reg_class", "rclass", ";", "rtx", "addr", ";",...	[ "Convert", "reloads", "involving", "64-bit", "gprs", "and", "misaligned", "offset", "addressing", ",", "or", "multiple", "32-bit", "gprs", "and", "offsets", "that", "are", "too", "large", ",", "to", "use", "indirect", "addressing", "." ]	[ "powerpcspe", "\"\\nrs6000_secondary_reload_gpr, type = %s\\n\"", "\"store\"", "\"load\"", "\"reg:\\n\"", "\"mem:\\n\"", "\"scratch:\\n\"", "0", "0", "0", "1", "1", "0", "0", "0", "0", "1" ]	powerpcspe	rs6000_secondary_reload_gpr	powerpcspe	CPU	GCC	25,746	296	1	[]
[ "<s>", "unsigned", "getCacheLineSize", "(", ")", "const", "{", "return", "CacheLineSize", ";", "}", "</s>" ]	[ "Return", "the", "target", "cache", "line", "size", "in", "bytes", "." ]	[ "AArch64" ]	AArch64Subtarget10	getCacheLineSize	AArch64	CPU	LLVM	25,747	10	1	[]
[ "<s>", "void", "WebAssemblyInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc",...	[ "}", "Branch", "Analysis", "&", "Modification" ]	[ "WebAssembly", "WebAssembly", "WebAssembly::I32RegClass", "WebAssembly::COPY_I32", "WebAssembly::I64RegClass", "WebAssembly::COPY_I64", "WebAssembly::F32RegClass", "WebAssembly::COPY_F32", "WebAssembly::F64RegClass", "WebAssembly::COPY_F64", "WebAssembly::V128RegClass", "WebAssembly::COPY_V128...	WebAssemblyInstrInfo5	copyPhysReg	WebAssembly	Virtual ISA	LLVM	25,748	208	1	[]
[ "<s>", "bool", "RISCVAsmParser", "::", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "OperandVector", "&", "Operands", ")", "{", "if", "(", "!", "mnemonicIsValid", "(", "Name", ",", "0", ...	[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]	[ "RISCV", "RISCV", "0", "\"unknown instruction\"", "RISCV", "\"unexpected token in argument list\"", "\"unexpected token in argument list\"", "\"unexpected token in argument list\"" ]	RISCVAsmParser (2)1	ParseInstruction	RISCV	CPU	LLVM	25,749	257	1	[]
[ "<s>", "static", "void", "aarch64_add_cfa_expression", "(", "rtx_insn", "*", "insn", ",", "rtx", "reg", ",", "rtx", "base", ",", "poly_int64", "offset", ")", "{", "rtx", "mem", "=", "gen_frame_mem", "(", "GET_MODE", "(", "reg", ")", ",", "plus_constant", "...	[ "Add", "a", "REG_CFA_EXPRESSION", "note", "to", "INSN", "to", "say", "that", "register", "REG", "is", "saved", "at", "BASE", "+", "OFFSET", "." ]	[ "aarch64" ]	aarch64	aarch64_add_cfa_expression	aarch64	CPU	GCC	25,750	53	1	[]
[ "<s>", "static", "bool", "c6x_can_output_mi_thunk", "(", "const_tree", "thunk", "ATTRIBUTE_UNUSED", ",", "HOST_WIDE_INT", "delta", "ATTRIBUTE_UNUSED", ",", "HOST_WIDE_INT", "vcall_offset", "ATTRIBUTE_UNUSED", ",", "const_tree", "function", "ATTRIBUTE_UNUSED", ")", "{", "r...	[ "Determine", "whether", "c6x_output_mi_thunk", "can", "succeed", "." ]	[ "c6x" ]	c6x	c6x_can_output_mi_thunk	c6x	VLIW	GCC	25,751	26	1	[]
[ "<s>", "void", "assignValueToReg", "(", "unsigned", "ValVReg", ",", "unsigned", "PhysReg", ",", "CCValAssign", "&", "VA", ")", "override", "{", "MIB", ".", "addUse", "(", "PhysReg", ")", ";", "MIRBuilder", ".", "buildCopy", "(", "PhysReg", ",", "ValVReg", ...	[ "The", "specified", "value", "has", "been", "assigned", "to", "a", "physical", "register", ",", "handle", "the", "appropriate", "COPY", "(", "either", "to", "or", "from", ")", "and", "mark", "any", "relevant", "uses/defines", "as", "needed", "." ]	[ "AMDGPU" ]	AMDGPUCallLowering40	assignValueToReg	AMDGPU	GPU	LLVM	25,752	32	1	[]
[ "<s>", "int", "MipsAsmParser", "::", "tryParseRegister", "(", "StringRef", "Mnemonic", ")", "{", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "int", "RegNum", "=", "-", "1", ";", "if", "(", "Tok", ".", "is", "(", "Asm...	[ "tryParseRegister", "-", "parse", "one", "register", "if", "possible" ]	[ "Mips", "Mips", "1", "Mips", "Mips::ZERO_64", "\"ddiv\"", "Mips::ZERO" ]	MipsAsmParser18	tryParseRegister	Mips	CPU	LLVM	25,753	137	1	[]
[ "<s>", "bool", "AMDGPUInstructionSelector", "::", "select", "(", "MachineInstr", "&", "I", ",", "CodeGenCoverage", "&", "CoverageInfo", ")", "const", "{", "if", "(", "!", "isPreISelGenericOpcode", "(", "I", ".", "getOpcode", "(", ")", ")", ")", "{", "if", ...	[ "Select", "the", "(", "possibly", "generic", ")", "instruction", "I", "to", "only", "use", "target-specific", "opcodes", "." ]	[ "AMDGPU", "AMDGPU", "SI", "SI", "SI", "SI" ]	AMDGPUInstructionSelector35	select	AMDGPU	GPU	LLVM	25,754	217	1	[]
[ "<s>", "bool", "Thumb1RegisterInfo", "::", "saveScavengerRegister", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "MachineBasicBlock", "::", "iterator", "&", "UseMI", ",", "const", "TargetRegisterClass", "*", "RC", ",", ...	[ "Spill", "the", "register", "so", "it", "can", "be", "used", "by", "the", "register", "scavenger", "." ]	[ "ARM", "ARM::tMOVtgpr2gpr", "ARM::R12", "0", "ARM::R12", "ARM::tMOVgpr2tgpr", "ARM::R12" ]	Thumb1RegisterInfo12	saveScavengerRegister	ARM	CPU	LLVM	25,755	244	1	[]
[ "<s>", "BitVector", "PPCRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "const", "PPCFrameLowering", "*", "PPCFI", "=", "static_cast", "<", "...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "PowerPC", "PPC", "PPC", "PPC", "PPC", "PPC::ZERO", "PPC::ZERO8", "PPC::FP", "PPC::FP8", "PPC::CTR", "PPC::CTR8", "PPC::R1", "PPC::LR", "PPC::LR8", "PPC::RM", "PPC::VRSAVE", "PPC::R2", "PPC::R13", "PPC", "PPC::R13", "PPC::X1", "PPC::X13", "PPC", "PPC::X31", "PPC::X2",...	PPCRegisterInfo19	getReservedRegs	PowerPC	CPU	LLVM	25,756	331	1	[]
[ "<s>", "unsigned", "X86FastISel", "::", "fastMaterializeAlloca", "(", "const", "AllocaInst", "*", "C", ")", "{", "if", "(", "!", "FuncInfo", ".", "StaticAllocaMap", ".", "count", "(", "C", ")", ")", "return", "0", ";", "assert", "(", "C", "->", "isStatic...	[ "Emit", "an", "alloca", "address", "in", "a", "register", "using", "target-specific", "logic", "." ]	[ "X86", "X86", "0", "\"dynamic alloca in the static alloca map?\"", "X86", "X86", "0", "MVT::i32", "X86::LEA64_32r", "X86::LEA32r", "X86::LEA64r" ]	X86FastISel101	fastMaterializeAlloca	X86	CPU	LLVM	25,757	142	1	[]
[ "<s>", "unsigned", "size", "(", ")", "const", "{", "return", "List", ".", "size", "(", ")", ";", "}", "</s>" ]	[ "The", "number", "of", "name/type", "pairs", "is", "returned", "." ]	[ "Hexagon" ]	HexagonISelDAGToDAGHVX	size	Hexagon	DSP	LLVM	25,758	14	1	[]
[ "<s>", "bool", "ARMTTIImpl", "::", "isLegalMaskedLoad", "(", "Type", "*", "DataTy", ",", "MaybeAlign", "Alignment", ")", "{", "if", "(", "!", "EnableMaskedLoadStores", "\|\|", "!", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "false", ";", "if", ...	[ "Return", "true", "if", "the", "target", "supports", "masked", "load", "." ]	[ "ARM", "ARM", "2", "128", "32", "4", "16", "2", "8" ]	ARMTargetTransformInfo1	isLegalMaskedLoad	ARM	CPU	LLVM	25,759	134	1	[]
[ "<s>", "static", "void", "avr_asm_final_postscan_insn", "(", "FILE", "", "stream", ",", "rtx_insn", "", "insn", ",", "rtx", "*", ",", "int", ")", "{", "if", "(", "cfun", "->", "machine", "->", "gasisr", ".", "yes", "&&", "!", "next_real_insn", "(", "...	[ "When", "GAS", "generates", "(", "parts", "of", ")", "ISR", "prologue", "/", "epilogue", "for", "us", ",", "we", "must", "hint", "GAS", "about", "the", "end", "of", "the", "code", "to", "scan", ".", "There", "migh", "be", "code", "located", "after", ...	[ "avr", "\"\\t__gcc_isr %d,r%d\\n\"" ]	avr	avr_asm_final_postscan_insn	avr	MPU	GCC	25,760	58	1	[]
[ "<s>", "bool", "AArch64PromoteConstant", "::", "runOnFunction", "(", "Function", "&", "F", ",", "PromotionCacheTy", "&", "PromotionCache", ")", "{", "SmallVector", "<", "UpdateRecord", ",", "64", ">", "Updates", ";", "for", "(", "Instruction", "&", "I", ":", ...	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "AArch64", "AArch64", "64" ]	AArch64PromoteConstant	runOnFunction	AArch64	CPU	LLVM	25,761	161	1	[]
[ "<s>", "const", "uint32_t", "*", "M680x0RegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", ")", "const", "{", "return", "CSR_STD_RegMask", ";", "}", "</s>" ]	[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]	[ "M680x0", "M680x0" ]	M680x0RegisterInfo	getCallPreservedMask	M680x0	MPU	LLVM	25,762	22	1	[]
[ "<s>", "void", "AMDGPUUnifyDivergentExitNodes", "::", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "addRequired", "<", "PostDominatorTreeWrapperPass", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "DivergenceAnalysis", ">...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "AMDGPU", "AMDGPU" ]	AMDGPUUnifyDivergentExitNodes10	getAnalysisUsage	AMDGPU	GPU	LLVM	25,763	69	1	[]
[ "<s>", "void", "PTXInstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "OS", ",", "unsigned", "RegNo", ")", "const", "{", "unsigned", "RegSpace", "=", "RegNo", "&", "0x7", ";", "unsigned", "RegType", "=", "(", "RegNo", ">>", "3", ")", "&", "0x7"...	[ "Print", "the", "assembler", "register", "name", "." ]	[ "PTX", "PTX", "0x7", "3", "0x7", "6", "\"%\"", "\"Unknown register space!\"", "PTXRegisterSpace::Reg", "\"Unknown register type!\"", "PTXRegisterType::Pred", "\"p\"", "PTXRegisterType::B16", "\"rh\"", "PTXRegisterType::B32", "\"r\"", "PTXRegisterType::B64", "\"rd\"", "PTXRegister...	PTXInstPrinter1	printRegName	PTX	GPU	LLVM	25,764	169	1	[]
[ "<s>", "bool", "VideocoreAsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", "Opcode", ",", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "unsigned", "&", "Error...	[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]	[ "Videocore", "Videocore", "\"Unknown missing feature!\"", "\"instruction requires:\"", "1", "0", "8", "1", "\" \"", "1", "0U", "\"too few operands for instruction\"", "Videocore", "\"invalid operand for instruction\"", "Videocore", "\"immediate is too large for this instruction\"", "...	VideocoreAsmParser	MatchAndEmitInstruction	Videocore	DSP	LLVM	25,765	306	1	[]
[ "<s>", "unsigned", "WebAssemblyInstrInfo", "::", "insertBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "", "TBB", ",", "MachineBasicBlock", "", "FBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "const", "DebugLoc", "&", ...	[ "Insert", "branch", "code", "into", "the", "end", "of", "the", "specified", "MachineBasicBlock", "." ]	[ "WebAssembly", "WebAssembly", "\"code size not handled\"", "0", "WebAssembly::BR", "1", "2", "\"Expected a flag and a successor block\"", "0", "WebAssembly::BR_IF", "1", "WebAssembly::BR_UNLESS", "1", "1", "WebAssembly::BR", "2" ]	WebAssemblyInstrInfo11	insertBranch	WebAssembly	Virtual ISA	LLVM	25,766	196	1	[]
[ "<s>", "static", "rtx_insn", "", "emit_sp_adjust", "(", "int", "offset", ",", "int", "", "next_scratch_regno", ",", "bool", "frame_related", ",", "rtx", "reg_notes", ")", "{", "rtx", "to_add", ";", "rtx", "imm_rtx", "=", "GEN_INT", "(", "offset", ")", ";...	[ "This", "emits", "code", "for", "'sp", "+=", "offset", "'", ".", "The", "ABI", "only", "allows", "us", "to", "modify", "'sp", "'", "in", "a", "single", "'addi", "'", "or", "'addli", "'", ",", "so", "the", "backtracer", "understands", "it", ".", "Larg...	[ "tilegx", "1" ]	tilegx	emit_sp_adjust	tilegx	VLIW	GCC	25,767	162	1	[]
[ "<s>", "Instruction", "*", "ARMTargetLowering", "::", "emitLeadingFence", "(", "IRBuilder", "<", ">", "&", "Builder", ",", "AtomicOrdering", "Ord", ",", "bool", "IsStore", ",", "bool", "IsLoad", ")", "const", "{", "switch", "(", "Ord", ")", "{", "case", "A...	[ "Custom", "Lower", "{", "." ]	[ "ARM", "ARM", "\"Invalid fence: unordered/non-atomic\"", "ARM_MB::ISHST", "ARM_MB::ISH", "\"Unknown fence ordering in emitLeadingFence\"" ]	ARMISelLowering11	emitLeadingFence	ARM	CPU	LLVM	25,768	115	1	[]
[ "<s>", "void", "RISCVAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "", "MI", ")", "{", "RISCVMCInstLower", "Lower", "(", "MF", "->", "getContext", "(", ")", ",", "", "this", ")", ";", "MCInst", "LoweredMI", ";", "Lower", ".", "lower...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "RISCV", "RISCV", "RISCV" ]	RISCVAsmPrinter (2)	EmitInstruction	RISCV	CPU	LLVM	25,769	45	1	[]
[ "<s>", "MCSection", "", "XCoreTargetObjectFile", "::", "getSectionForConstant", "(", "const", "DataLayout", "&", "DL", ",", "SectionKind", "Kind", ",", "const", "Constant", "", "C", ")", "const", "{", "if", "(", "Kind", ".", "isMergeableConst4", "(", ")", ...	[ "Given", "a", "constant", "with", "the", "SectionKind", ",", "return", "a", "section", "that", "it", "should", "be", "placed", "in", "." ]	[ "XCore", "XCore", "\"Unknown section kind\"" ]	XCoreTargetObjectFile (2)	getSectionForConstant	XCore	MPU	LLVM	25,770	77	1	[]
[ "<s>", "rtx", "mmix_eh_return_stackadj_rtx", "(", ")", "{", "return", "gen_rtx_REG", "(", "Pmode", ",", "MMIX_EH_RETURN_STACKADJ_REGNUM", ")", ";", "}", "</s>" ]	[ "EH_RETURN_STACKADJ_RTX", "." ]	[ "mmix" ]	mmix2	mmix_eh_return_stackadj_rtx	mmix	CPU	GCC	25,771	14	1	[]
[ "<s>", "static", "void", "aarch64_emit_inverted_unspec_cond", "(", "rtx", "target", ",", "rtx_code", "code", ",", "machine_mode", "pred_mode", ",", "rtx", "ptrue", ",", "rtx", "pred", ",", "rtx", "op0", ",", "rtx", "op1", ",", "bool", "can_invert_p", ")", "{...	[ "If", "CAN_INVERT_P", ",", "emit", "an", "instruction", ":", "(", "set", "TARGET", "(", "unspec", ":", "PRED_MODE", "[", "PRED", "OP0", "OP1", "]", "UNSPEC_COND_", "<", "X", ">", ")", ")", "where", "<", "X", ">", "is", "the", "operation", "associated",...	[ "aarch64" ]	aarch645	aarch64_emit_inverted_unspec_cond	aarch64	CPU	GCC	25,772	94	1	[]
[ "<s>", "unsigned", "X86TargetLowering", "::", "ComputeNumSignBitsForTargetNode", "(", "SDValue", "Op", ",", "const", "SelectionDAG", "&", ",", "unsigned", "Depth", ")", "const", "{", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "X86ISD", "::", "SETCC_CAR...	[ "Determine", "the", "number", "of", "bits", "in", "the", "operation", "that", "are", "sign", "bits", "." ]	[ "X86", "X86", "X86ISD::SETCC_CARRY", "1" ]	X86ISelLowering (2)3	ComputeNumSignBitsForTargetNode	X86	CPU	LLVM	25,773	44	1	[]
[ "<s>", "WebAssemblySubtarget", "::", "WebAssemblySubtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "TargetMachine", "&", "TM", ")", ":", "WebAssembl...	[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]	[ "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly" ]	WebAssemblySubtarget21	WebAssemblySubtarget	WebAssembly	Virtual ISA	LLVM	25,774	93	1	[]
[ "<s>", "static", "bool", "mips_keep_interrupts_masked_p", "(", "tree", "type", ")", "{", "return", "lookup_attribute", "(", "\"keep_interrupts_masked\"", ",", "TYPE_ATTRIBUTES", "(", "type", ")", ")", "!=", "NULL", ";", "}", "</s>" ]	[ "Check", "if", "the", "attribute", "to", "keep", "interrupts", "masked", "is", "set", "for", "a", "function", "." ]	[ "mips", "\"keep_interrupts_masked\"" ]	mips	mips_keep_interrupts_masked_p	mips	CPU	GCC	25,775	22	1	[]
[ "<s>", "std", "::", "unique_ptr", "<", "CSEConfigBase", ">", "AMDGPUPassConfig", "::", "getCSEConfig", "(", ")", "const", "{", "return", "getStandardCSEConfigForOpt", "(", "TM", "->", "getOptLevel", "(", ")", ")", ";", "}", "</s>" ]	[ "Returns", "the", "CSEConfig", "object", "to", "use", "for", "the", "current", "optimization", "level", "." ]	[ "AMDGPU", "AMDGPU" ]	AMDGPUTargetMachine10	getCSEConfig	AMDGPU	GPU	LLVM	25,776	24	1	[]
[ "<s>", "const", "char", "", "standard_sse_constant_opcode", "(", "rtx_insn", "", "insn", ",", "rtx", "*", "operands", ")", "{", "machine_mode", "mode", ";", "rtx", "x", "=", "operands", "[", "1", "]", ";", "gcc_assert", "(", "TARGET_SSE", ")", ";", "mo...	[ "Return", "the", "opcode", "of", "the", "special", "instruction", "to", "be", "used", "to", "load", "the", "constant", "X", "." ]	[ "i386", "1", "0", "\"%vpxor\\t%0, %d0\"", "0", "\"vpxord\\t%x0, %x0, %x0\"", "\"vpxord\\t%g0, %g0, %g0\"", "\"vpxor\\t%x0, %x0, %x0\"", "0", "\"%vxorpd\\t%0, %d0\"", "0", "\"vxorpd\\t%x0, %x0, %x0\"", "\"vxorpd\\t%x0, %x0, %x0\"", "\"vxorpd\\t%g0, %g0, %g0\"", "\"vpxorq\\t%x0, %x0, %x0\"...	i3861	standard_sse_constant_opcode	i386	CPU	GCC	25,777	444	1	[]
[ "<s>", "int", "m32c_special_page_vector_p", "(", "tree", "func", ")", "{", "tree", "list", ";", "if", "(", "TREE_CODE", "(", "func", ")", "!=", "FUNCTION_DECL", ")", "return", "0", ";", "list", "=", "M32C_ATTRIBUTES", "(", "func", ")", ";", "while", "(",...	[ "Returns", "TRUE", "if", "given", "tree", "has", "the", "``", "function_vector", "''", "attribute", "." ]	[ "m32c", "0", "\"function_vector\"", "1", "0" ]	m32c	m32c_special_page_vector_p	m32c	MPU	GCC	25,778	61	1	[]
[ "<s>", "static", "rtx", "ix86_expand_vec_set_builtin", "(", "tree", "exp", ")", "{", "machine_mode", "tmode", ",", "mode1", ";", "tree", "arg0", ",", "arg1", ",", "arg2", ";", "int", "elt", ";", "rtx", "op0", ",", "op1", ",", "target", ";", "arg0", "="...	[ "A", "subroutine", "of", "ix86_expand_builtin", ".", "These", "builtins", "are", "a", "wrapper", "around", "ix86_expand_vector_set", ".", "They", "would", "be", "redundant", "(", "for", "non-MMX", ")", "if", "we", "had", "a", "language-level", "syntax", "for", ...	[ "i386", "0", "1", "2" ]	i386-expand	ix86_expand_vec_set_builtin	i386	CPU	GCC	25,779	205	1	[]
[ "<s>", "unsigned", "AArch64FrameLowering", "::", "getWinEHFuncletFrameSize", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "unsigned", "CSSize", "=", "MF", ".", "getInfo", "<", "AArch64FunctionInfo", ">", "(", ")", "->", "getCalleeSavedStackSize", ...	[ "Funclets", "only", "need", "to", "account", "for", "space", "for", "the", "callee", "saved", "registers", ",", "as", "the", "locals", "are", "accounted", "for", "in", "the", "parent", "'s", "stack", "frame", "." ]	[ "AArch64", "AArch64", "AArch64" ]	AArch64FrameLowering (2)1	getWinEHFuncletFrameSize	AArch64	CPU	LLVM	25,780	49	1	[]
[ "<s>", "void", "PPCInstrInfo", "::", "insertSelect", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "DebugLoc", "dl", ",", "unsigned", "DestReg", ",", "const", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Con...	[ "Insert", "a", "select", "instruction", "into", "MBB", "before", "I", "that", "will", "copy", "TrueReg", "to", "DstReg", "when", "Cond", "is", "true", ",", "and", "FalseReg", "to", "DstReg", "when", "Cond", "is", "false", "." ]	[ "PowerPC", "PPC", "2", "\"PPC branch conditions have two components!\"", "\"Cannot insert select on target without ISEL support\"", "\"TrueReg and FalseReg must have overlapping register classes\"", "PPC::GPRCRegClass", "PPC::G8RCRegClass", "\"isel is for regular integer GPRs only\"", "PPC::GPRCRe...	PPCInstrInfo132	insertSelect	PowerPC	CPU	LLVM	25,781	479	1	[]
[ "<s>", "int", "m32c_preferred_reload_class", "(", "rtx", "x", ",", "int", "rclass", ")", "{", "int", "newclass", "=", "rclass", ";", "fprintf", "(", "stderr", ",", "\"\\npreferred_reload_class for %s is \"", ",", "class_names", "[", "rclass", "]", ")", ";", "i...	[ "Implements", "PREFERRED_RELOAD_CLASS", ".", "In", "general", ",", "prefer", "general", "registers", "of", "the", "appropriate", "size", "." ]	[ "m32c", "\"\\npreferred_reload_class for %s is \"", "2", "4", "0", "0x000f", "\"%s\\n\"", "0", "0", "0", "\"Glorm!\\n\"" ]	m32c2	m32c_preferred_reload_class	m32c	MPU	GCC	25,782	225	1	[]
[ "<s>", "void", "ARMPassConfig", "::", "addPreSched2", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "if", "(", "EnableARMLoadStoreOpt", ")", "addPass", "(", "createARMLoadStoreOptimizationPass", "(", ")", ")", ...	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "prolog-epilog", "insertion", "and", "before", "the", "second", "instruction", "scheduling", "pass", "." ]	[ "ARM", "ARM", "ARM", "ARM", "ARM::DPRRegClass", "ARM", "ARM", "ARM" ]	ARMTargetMachine108	addPreSched2	ARM	CPU	LLVM	25,783	135	1	[]
[ "<s>", "SDValue", "SystemZTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "BR_CC", ":", "return", "lowerBR_CC...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "SystemZ", "SystemZ", "ISD::BR_CC", "ISD::SELECT_CC", "ISD::GlobalAddress", "ISD::GlobalTLSAddress", "ISD::BlockAddress", "ISD::JumpTable", "ISD::ConstantPool", "ISD::BITCAST", "ISD::VASTART", "ISD::VACOPY", "ISD::DYNAMIC_STACKALLOC", "ISD::UMUL_LOHI", "ISD::SDIVREM", "ISD::UDIVREM", ...	SystemZISelLowering (2)	LowerOperation	SystemZ	CPU	LLVM	25,784	483	1	[]
[ "<s>", "virtual", "const", "MipsInstrInfo", "*", "getInstrInfo", "(", ")", "const", "{", "return", "InstrInfo", ".", "get", "(", ")", ";", "}", "</s>" ]	[ "TargetInstrInfo", "getter", "." ]	[ "Mips", "Mips" ]	MipsTargetMachine1	getInstrInfo	Mips	CPU	LLVM	25,785	17	1	[]
[ "<s>", "static", "void", "m68k_adjust_decorated_operand", "(", "rtx", "op", ")", "{", "subrtx_var_iterator", "::", "array_type", "array", ";", "FOR_EACH_SUBRTX_VAR", "(", "iter", ",", "array", ",", "op", ",", "ALL", ")", "{", "rtx", "x", "=", "*", "iter", ...	[ "Adjust", "decorated", "address", "operand", "before", "outputing", "assembler", "for", "it", "." ]	[ "m68k", "0", "0", "1", "0", "0", "0", "0", "0", "0" ]	m68k	m68k_adjust_decorated_operand	m68k	MPU	GCC	25,786	169	1	[]
[ "<s>", "void", "AMDGPUPassConfig", "::", "addCodeGenPrepare", "(", ")", "{", "const", "AMDGPUSubtarget", "&", "ST", "=", "TM", "->", "getSubtarget", "<", "AMDGPUSubtarget", ">", "(", ")", ";", "addPass", "(", "createAMDGPUPromoteAlloca", "(", "ST", ")", ")", ...	[ "Add", "pass", "to", "prepare", "the", "LLVM", "IR", "for", "code", "generation", "." ]	[ "R600" ]	AMDGPUTargetMachine14	addCodeGenPrepare	R600	GPU	LLVM	25,787	43	1	[]
[ "<s>", "static", "rtx", "frv_expand_mdpackh_builtin", "(", "tree", "call", ",", "rtx", "target", ")", "{", "enum", "insn_code", "icode", "=", "CODE_FOR_mdpackh", ";", "rtx", "pat", ",", "op0", ",", "op1", ";", "rtx", "arg1", "=", "frv_read_argument", "(", ...	[ "Expand", "the", "MDPACKH", "builtin", ".", "It", "takes", "four", "unsigned", "short", "arguments", "and", "each", "argument", "forms", "one", "word", "of", "the", "two", "double-word", "input", "registers", ".", "ARGLIST", "is", "a", "TREE_LIST", "of", "th...	[ "frv", "0", "1", "2", "3", "2", "6", "2", "6" ]	frv	frv_expand_mdpackh_builtin	frv	VLIW	GCC	25,788	192	1	[]
[ "<s>", "static", "const", "char", "*", "aarch64_mangle_type", "(", "const_tree", "type", ")", "{", "if", "(", "lang_hooks", ".", "types_compatible_p", "(", "CONST_CAST_TREE", "(", "type", ")", ",", "va_list_type", ")", ")", "return", "\"St9__va_list\"", ";", "...	[ "Implement", "TARGET_MANGLE_TYPE", "." ]	[ "aarch64", "\"St9__va_list\"", "16", "\"u6__bf16\"", "\"Dh\"", "aarch64_sve::mangle_builtin_type" ]	aarch64	aarch64_mangle_type	aarch64	CPU	GCC	25,789	106	1	[]
[ "<s>", "bool", "HexagonHardwareLoops", "::", "isDead", "(", "const", "MachineInstr", "", "MI", ",", "SmallVectorImpl", "<", "MachineInstr", "", ">", "&", "DeadPhis", ")", "const", "{", "for", "(", "unsigned", "i", "=", "0", ",", "e", "=", "MI", "->", ...	[ "isDead", "-", "Returns", "true", "if", "this", "is", "a", "dead", "def", "kill", "slot", "." ]	[ "Hexagon", "Hexagon", "0", "0" ]	HexagonHardwareLoops25	isDead	Hexagon	DSP	LLVM	25,790	289	1	[]
[ "<s>", "bool", "legitimate_reload_constant_p", "(", "rtx", "op", ")", "{", "if", "(", "GET_CODE", "(", "op", ")", "==", "CONST_INT", "&&", "DISP_IN_RANGE", "(", "INTVAL", "(", "op", ")", ")", ")", "return", "true", ";", "if", "(", "GET_CODE", "(", "op"...	[ "Returns", "true", "if", "the", "constant", "value", "OP", "is", "a", "legitimate", "general", "operand", "during", "and", "after", "reload", ".", "The", "difference", "to", "legitimate_constant_p", "is", "that", "this", "function", "will", "not", "accept", "a...	[ "s390", "0", "0", "0", "0", "0", "0", "1", "0" ]	s3904	legitimate_reload_constant_p	s390	MPU	GCC	25,791	262	1	[]
[ "<s>", "rtx", "or1k_return_addr", "(", "int", ",", "rtx", "frame", ")", "{", "return", "gen_frame_mem", "(", "Pmode", ",", "plus_constant", "(", "Pmode", ",", "frame", ",", "-", "UNITS_PER_WORD", ")", ")", ";", "}", "</s>" ]	[ "Worker", "for", "RETURN_ADDR_RTX", ".", "Returns", "the", "RTX", "representing", "the", "address", "of", "where", "the", "link", "register", "may", "be", "stored", "on", "the", "stack", "." ]	[ "or1k" ]	or1k	or1k_return_addr	or1k	CPU	GCC	25,792	26	1	[]
[ "<s>", "MachineBasicBlock", "::", "iterator", "AVRFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "const", "AVRSubtarge...	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "AVR", "AVR", "AVR", "AVR", "AVR", "AVR::R29R28", "0", "1", "\"Unsupported stack alignment\"", "AVR::SPREAD", "AVR::R31R30", "AVR::SP", "AVR::SUBIWRdK", "AVR::R31R30", "AVR::R31R30", "3", "AVR::SPWRITE", "AVR::SP", "AVR::R31R30", "AVR::R31R30", "6", "AVR::ADIWRdK", "AVR::...	AVRFrameLowering16	eliminateCallFramePseudoInstr	AVR	MPU	LLVM	25,793	437	1	[]
[ "<s>", "unsigned", "ARMBaseInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", ...	[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...	[ "ARM", "ARM", "ARM::LDRrs", "ARM::t2LDRs", "1", "2", "3", "2", "0", "3", "0", "1", "0", "ARM::LDRi12", "ARM::t2LDRi12", "ARM::tLDRspi", "ARM::VLDRD", "ARM::VLDRS", "ARM::VLDR_P0_off", "ARM::MVE_VLDRWU32", "1", "2", "2", "0", "1", "0", "ARM::VLD1q64", "ARM::VLD1d...	ARMBaseInstrInfo110	isLoadFromStackSlot	ARM	CPU	LLVM	25,794	447	1	[]
[ "<s>", "virtual", "const", "VideocoreRegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{", "return", "RI", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "Videocore", "Videocore" ]	VideocoreInstrInfo	getRegisterInfo	Videocore	DSP	LLVM	25,795	13	1	[]
[ "<s>", "TTI", "::", "PopcntSupportKind", "getPopcntSupport", "(", "unsigned", "TyWidth", ")", "{", "assert", "(", "isPowerOf2_32", "(", "TyWidth", ")", "&&", "\"Ty width must be power of 2\"", ")", ";", "return", "ST", "->", "hasBCNT", "(", "TyWidth", ")", "?", ...	[ "Return", "hardware", "support", "for", "population", "count", "." ]	[ "R600", "\"Ty width must be power of 2\"" ]	AMDGPUTargetTransformInfo43	getPopcntSupport	R600	GPU	LLVM	25,796	36	1	[]
[ "<s>", "static", "void", "mips_emit_move_or_split", "(", "rtx", "dest", ",", "rtx", "src", ",", "enum", "mips_split_type", "split_type", ")", "{", "if", "(", "mips_split_move_p", "(", "dest", ",", "src", ",", "split_type", ")", ")", "mips_split_move", "(", "...	[ "Emit", "a", "move", "from", "SRC", "to", "DEST", ",", "splitting", "compound", "moves", "into", "individual", "instructions", ".", "SPLIT_TYPE", "is", "the", "type", "of", "split", "to", "perform", "." ]	[ "mips" ]	mips	mips_emit_move_or_split	mips	CPU	GCC	25,797	46	1	[]
[ "<s>", "bool", "AMDGPUTargetLowering", "::", "isFPImmLegal", "(", "const", "APFloat", "&", "Imm", ",", "EVT", "VT", ")", "const", "{", "EVT", "ScalarVT", "=", "VT", ".", "getScalarType", "(", ")", ";", "return", "(", "ScalarVT", "==", "MVT", "::", "f32",...	[ "Returns", "true", "if", "the", "target", "can", "instruction", "select", "the", "specified", "FP", "immediate", "natively", "." ]	[ "R600", "MVT::f32", "MVT::f64" ]	AMDGPUISelLowering100	isFPImmLegal	R600	GPU	LLVM	25,798	40	1	[]
[ "<s>", "static", "void", "bfin_option_override", "(", "void", ")", "{", "if", "(", "bfin_cpu_type", "==", "BFIN_CPU_UNKNOWN", ")", "{", "int", "i", ";", "for", "(", "i", "=", "0", ";", "bfin_cpus", "[", "i", "]", ".", "name", "!=", "NULL", ";", "i", ...	[ "Implement", "the", "TARGET_OPTION_OVERRIDE", "hook", "." ]	[ "bfin", "0", "0xffff", "1", "0", "1", "0", "1", "\"%<-mfdpic%> is not supported, please use a bfin-linux-uclibc \"", "\"target\"", "\"%<-mshared-library-id=%> specified without \"", "\"%<-mid-shared-library%>\"", "0", "\"%<-fstack-limit-%> options are ignored with %<-mfdpic%>; \"", "\"us...	bfin	bfin_option_override	bfin	DSP	GCC	25,799	287	1	[]

[ "<s>", "bool", "targetHandlesStackFrameRounding", "(", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]

[ "targetHandlesStackFrameRounding", "-", "Returns", "true", "if", "the", "target", "is", "responsible", "for", "rounding", "up", "the", "stack", "frame", "(", "probably", "at", "emitPrologue", "time", ")", "." ]

[ "VE" ]

VEFrameLowering1

targetHandlesStackFrameRounding

VE

CPU

LLVM

25,700

11

1

[]

[ "<s>", "int", "riscv_load_store_insns", "(", "rtx", "mem", ",", "rtx_insn", "*", "insn", ")", "{", "machine_mode", "mode", ";", "bool", "might_split_p", ";", "rtx", "set", ";", "gcc_assert", "(", "MEM_P", "(", "mem", ")", ")", ";", "mode", "=", "GET_MODE...

[ "Return", "the", "number", "of", "instructions", "needed", "to", "implement", "INSN", ",", "given", "that", "it", "loads", "from", "or", "stores", "to", "MEM", "." ]

[ "riscv", "32", "64", "0" ]

riscv1

riscv_load_store_insns

riscv

CPU

GCC

25,701

117

1

[]

[ "<s>", "unsigned", "getMaxCallFrameSize", "(", ")", "const", "{", "return", "MaxCallFrameSize", ";", "}", "</s>" ]

[ "Return", "the", "maximum", "size", "of", "a", "call", "frame", "that", "must", "be", "allocated", "for", "an", "outgoing", "function", "call", "." ]

[ "Mips" ]

MipsMachineFunction13

getMaxCallFrameSize

Mips

CPU

LLVM

25,702

10

1

[]

[ "<s>", "unsigned", "ARCInstrInfo", "::", "removeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "int", "*", "BytesRemoved", ")", "const", "{", "assert", "(", "!", "BytesRemoved", "&&", "\"Code size not handled\"", ")", ";", "MachineBasicBlock", "::", "iterator...

[ "Remove", "the", "branching", "code", "at", "the", "end", "of", "the", "specific", "MBB", "." ]

[ "ARC", "ARC", "\"Code size not handled\"", "0", "0", "1", "1", "2" ]

ARCInstrInfo

removeBranch

ARC

MPU

LLVM

25,703

127

1

[]

[ "<s>", "static", "int", "tilepro_sched_adjust_cost", "(", "rtx_insn", "*", "insn", ",", "int", "dep_type", ",", "rtx_insn", "*", "dep_insn", ",", "int", "cost", ",", "unsigned", "int", ")", "{", "if", "(", "CALL_P", "(", "insn", ")", "&&", "dep_type", "=...

[ "Implement", "TARGET_SCHED_ADJUST_COST", "." ]

[ "tilepro", "0" ]

tilepro

tilepro_sched_adjust_cost

tilepro

VLIW

GCC

25,704

66

1

[]

[ "<s>", "void", "BPFMIPreEmitPeephole", "::", "initialize", "(", "MachineFunction", "&", "MFParm", ")", "{", "MF", "=", "&", "MFParm", ";", "TRI", "=", "MF", "->", "getSubtarget", "<", "BPFSubtarget", ">", "(", ")", ".", "getRegisterInfo", "(", ")", ";", ...

[ "Initialize", "the", "strategy", "after", "building", "the", "DAG", "for", "a", "new", "region", "." ]

[ "BPF", "BPF", "BPF", "\"*** BPF PreEmit peephole pass ***\\n\\n\"" ]

BPFMIPeephole10

initialize

BPF

Virtual ISA

LLVM

25,705

40

1

[]

[ "<s>", "bool", "SILowerControlFlow", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "TII", "=", "ST", ".", "getInstrInfo"...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AMDGPU", "SI", "AMDGPU", "AMDGPU::S_AND_B32", "AMDGPU::S_OR_B32", "AMDGPU::S_XOR_B32", "AMDGPU::S_MOV_B32_term", "AMDGPU::S_ANDN2_B32_term", "AMDGPU::S_XOR_B32_term", "AMDGPU::S_OR_B32_term", "AMDGPU::S_OR_SAVEEXEC_B32", "AMDGPU::EXEC_LO", "AMDGPU::S_AND_B64", "AMDGPU::S_OR_B64", "AMDGP...

SILowerControlFlow11

runOnMachineFunction

AMDGPU

GPU

LLVM

25,706

455

1

[]

[ "<s>", "bool", "F2003fInstrInfo", "::", "analyzeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "&", "TBB", ",", "MachineBasicBlock", "*", "&", "FBB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "bool", "...

[ "analyzeBranch", "-", "Analyze", "the", "branching", "code", "at", "the", "end", "of", "MBB", ",", "returning", "true", "if", "it", "can", "not", "be", "understood", "(", "e.g", "." ]

[ "F2003f", "F2003f", "F2003f::KRZx", "0", "0", "0", "F2003f::MALKRZx", "\"Invalid conditional branch\"", "0", "1" ]

F2003fInstrInfo

analyzeBranch

F2003f

CPU

LLVM

25,707

330

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"AMDGPU Annotate Uniform Values\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "AMDGPU", "\"AMDGPU Annotate Uniform Values\"" ]

AMDGPUAnnotateUniformValues16

getPassName

AMDGPU

GPU

LLVM

25,708

13

1

[]

[ "<s>", "void", "AVRPassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "&", "BranchRelaxationPassID", ")", ";", "}", "</s>" ]

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "AVR", "AVR" ]

AVRTargetMachine

addPreEmitPass

AVR

MPU

LLVM

25,709

14

1

[]

[ "<s>", "static", "MachineInstr", "*", "findLoopInstr", "(", "MachineBasicBlock", "*", "BB", ",", "int", "EndLoopOp", ",", "SmallPtrSet", "<", "MachineBasicBlock", "*", ",", "8", ">", "&", "Visited", ")", "{", "int", "LOOPi", ";", "int", "LOOPr", ";", "if",...

[ "Find", "the", "hardware", "loop", "instruction", "used", "to", "set-up", "the", "specified", "loop", "." ]

[ "Hexagon", "8", "Hexagon::ENDLOOP0", "Hexagon::J2_loop0i", "Hexagon::J2_loop0r", "Hexagon::J2_loop1i", "Hexagon::J2_loop1r", "0", "0" ]

HexagonInstrInfo

findLoopInstr

Hexagon

DSP

LLVM

25,710

214

1

[]

[ "<s>", "void", "Initialize", "(", "MCContext", "&", "ctx", ",", "const", "TargetMachine", "&", "TM", ")", "override", "{", "TargetLoweringObjectFile", "::", "Initialize", "(", "ctx", ",", "TM", ")", ";", "TextSection", "=", "new", "TGSISection", "(", "MCSect...

[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]

[ "TGSI", "TGSI", "TGSI", "TGSI", "TGSI", "TGSI", "TGSI", "TGSI", "TGSI", "TGSI", "TGSI", "TGSI", "TGSI", "TGSI", "TGSI", "TGSI", "TGSI", "TGSI", "TGSI" ]

TGSITargetObjectFile

Initialize

TGSI

Virtual ISA

LLVM

25,711

312

1

[]

[ "<s>", "bool", "X86RetpolineThunks", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "getPassName", "(", ")", "<<", "'\\n'", ")", ";", "TM", "=", "&", "MF", ".", "getTarget", "(", ")",...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "X86", "X86", "X86", "\"__llvm_retpoline_r11\"", "\"Should only have an r11 thunk on 64-bit targets\"", "X86::R11", "X86::EAX", "X86::ECX", "X86::EDX", "X86::EDI", "\"Invalid thunk name on x86-32!\"" ]

X86RetpolineThunks11

runOnMachineFunction

X86

CPU

LLVM

25,712

312

1

[]

[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "NVPTXTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "std", "::", "string", "&", "Constraint", ",", "EVT", "VT", ")", "const", "{", "if", "(", "...

[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]

[ "NVPTX", "NVPTX", "1", "0", "0U", "NVPTX::Int8RegsRegClass", "0U", "NVPTX::Int16RegsRegClass", "0U", "NVPTX::Int32RegsRegClass", "0U", "NVPTX::Int64RegsRegClass", "0U", "NVPTX::Float32RegsRegClass", "0U", "NVPTX::Float64RegsRegClass" ]

NVPTXISelLowering15

getRegForInlineAsmConstraint

NVPTX

GPU

LLVM

25,713

157

1

[]

[ "<s>", "inline", "bool", "isShiftedMask", "(", "uint64_t", "I", ",", "uint64_t", "&", "Width", ",", "uint64_t", "&", "Offset", ")", "{", "if", "(", "!", "isShiftedMask_64", "(", "I", ")", ")", "return", "false", ";", "Width", "=", "countPopulation", "(",...

[ "Return", "true", "if", "this", "APInt", "value", "contains", "a", "non-empty", "sequence", "of", "ones", "with", "the", "remainder", "zero", "." ]

[ "M88k" ]

M88kGlobalISelUtils

isShiftedMask

M88k

MPU

LLVM

25,714

45

1

[]

[ "<s>", "bool", "nds32_long_call_p", "(", "rtx", "symbol", ")", "{", "return", "TARGET_CMODEL_LARGE", ";", "}", "</s>" ]

[ "Return", "true", "X", "is", "need", "use", "long", "call", "." ]

[ "nds32" ]

nds32-md-auxiliary5

nds32_long_call_p

nds32

CPU

GCC

25,715

11

1

[]

[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "AArch64MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "AArch64MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "MFI", "->", "getNumLocalDynami...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AArch64", "AArch64", "AArch64", "2", "0" ]

AArch64InstrInfo78

runOnMachineFunction

AArch64

CPU

LLVM

25,716

62

1

[]

[ "<s>", "static", "bool", "hasReassociableOperands", "(", "const", "MachineInstr", "&", "Inst", ",", "const", "MachineBasicBlock", "*", "MBB", ")", "{", "assert", "(", "(", "Inst", ".", "getNumOperands", "(", ")", "==", "3", "||", "Inst", ".", "getNumOperands...

[ "Return", "true", "when", "\\P", "Inst", "has", "reassociable", "operands", "in", "the", "same", "\\P", "MBB", "." ]

[ "X86", "3", "4", "\"Reassociation needs binary operators\"", "1", "2", "4", "3", "3", "X86::EFLAGS", "\"Unexpected operand in reassociable instruction\"", "3" ]

X86InstrInfo123

hasReassociableOperands

X86

CPU

LLVM

25,717

242

1

[]

[ "<s>", "bool", "SIInstrInfo", "::", "reverseBranchCondition", "(", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ")", "const", "{", "assert", "(", "Cond", ".", "size", "(", ")", "==", "2", ")", ";", "Cond", "[", "0", "]", ".", "setImm", "...

[ "Reverses", "the", "branch", "condition", "of", "the", "specified", "condition", "list", ",", "returning", "false", "on", "success", "and", "true", "if", "it", "can", "not", "be", "reversed", "." ]

[ "AMDGPU", "SI", "2", "0", "0" ]

SIInstrInfo103

reverseBranchCondition

AMDGPU

GPU

LLVM

25,718

47

1

[]

[ "<s>", "void", "CSKYFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "}", "</s>" ]

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "CSKY", "CSKY" ]

CSKYFrameLowering

emitEpilogue

CSKY

CPU

LLVM

25,719

16

1

[]

[ "<s>", "const", "char", "*", "nds32_output_stack_pop", "(", "rtx", "par_rtx", "ATTRIBUTE_UNUSED", ")", "{", "char", "pattern", "[", "100", "]", ";", "rtx", "operands", "[", "3", "]", ";", "int", "rb_callee_saved", "=", "cfun", "->", "machine", "->", "calle...

[ "Function", "to", "output", "stack", "pop", "operation", ".", "We", "need", "to", "deal", "with", "normal", "stack", "pop", "multiple", "or", "stack", "v3pop", "." ]

[ "nds32", "100", "3", "0", "0", "1", "1", "0", "\"pop25\\t%%0, %%1\"", "0", "0", "1", "0", "1", "\"\"", "0", "1", "1", "\"pop.s\\t%s{%s%s%s }\"", "\"\"", "\"%0, %1, \"", "\" $fp\"", "\"\"", "\" $gp\"", "\"\"", "\" $lp\"", "\"\"", "\"\"" ]

nds32-md-auxiliary2

nds32_output_stack_pop

nds32

CPU

GCC

25,720

318

1

[]

[ "<s>", "static", "HOST_WIDE_INT", "ix86_GOT_alias_set", "(", "void", ")", "{", "static", "HOST_WIDE_INT", "set", "=", "-", "1", ";", "if", "(", "set", "==", "-", "1", ")", "set", "=", "new_alias_set", "(", ")", ";", "return", "set", ";", "}", "</s>" ]

[ "Return", "an", "unique", "alias", "set", "for", "the", "GOT", "." ]

[ "i386", "1", "1" ]

i3863

ix86_GOT_alias_set

i386

CPU

GCC

25,721

31

1

[]

[ "<s>", "PreservedAnalyses", "NVVMReflectPass", "::", "run", "(", "Function", "&", "F", ",", "FunctionAnalysisManager", "&", "AM", ")", "{", "return", "runNVVMReflect", "(", "F", ",", "SmVersion", ")", "?", "PreservedAnalyses", "::", "none", "(", ")", ":", "P...

[ "Run", "the", "analysis", "pass", "over", "a", "function", "and", "produce", "a", "dominator", "tree", "." ]

[ "NVPTX" ]

NVVMReflect13

run

NVPTX

GPU

LLVM

25,722

35

1

[]

[ "<s>", "static", "MCAsmInfo", "*", "createMCAsmInfo", "(", "const", "MCRegisterInfo", "&", ",", "const", "Triple", "&", "TT", ")", "{", "return", "new", "JVMMCAsmInfo", "(", "TT", ")", ";", "}", "</s>" ]

[ "createMCAsmInfo", "-", "Create", "a", "MCAsmInfo", "implementation", "for", "the", "specified", "target", "triple", "." ]

[ "JVM", "JVM" ]

JVMMCTargetDesc

createMCAsmInfo

JVM

Virtual ISA

LLVM

25,723

23

1

[]

[ "<s>", "static", "void", "rs6000_darwin_file_start", "(", "void", ")", "{", "static", "const", "struct", "{", "const", "char", "*", "arg", ";", "const", "char", "*", "name", ";", "HOST_WIDE_INT", "if_set", ";", "}", "mapping", "[", "]", "=", "{", "{", ...

[ "Output", "a", ".machine", "directive", "for", "the", "Darwin", "assembler", ",", "and", "call", "the", "generic", "start_file", "routine", "." ]

[ "rs6000", "\"ppc64\"", "\"ppc64\"", "\"970\"", "\"ppc970\"", "\"power4\"", "\"ppc970\"", "0", "\"G5\"", "\"ppc970\"", "0", "\"7450\"", "\"ppc7450\"", "0", "\"7400\"", "\"ppc7400\"", "\"G4\"", "\"ppc7400\"", "0", "\"750\"", "\"ppc750\"", "0", "\"740\"", "\"ppc750\"", "...

rs60001

rs6000_darwin_file_start

rs6000

CPU

GCC

25,724

275

1

[]

[ "<s>", "static", "double", "calc_defect", "(", "double", "x", ",", "int", "constant", ",", "int", "factor", ")", "{", "double", "y0", "=", "(", "constant", "-", "(", "int", ")", "floor", "(", "(", "x", "*", "factor", "*", "64.", ")", ")", ")", "/...

[ "This", "function", "assumes", "32", "bit", "integers", "." ]

[ "sh", "64.", "16384.", "2", "1.", "1LL", "30", "1024", "1024", "1024", "1024", "1024", "1024", "1", "1LL", "60", "16", "1", "30", "14", "1LL", "44", "1", "1", "1", "1", "1U", "31", "1", "1U", "31", "1", "1", "1", "1U", "31", "1", "1", "1U",...

divtab

calc_defect

sh

CPU

GCC

25,725

377

1

[]

[ "<s>", "bool", "ARMTargetLowering", "::", "isFNegFree", "(", "EVT", "VT", ")", "const", "{", "if", "(", "!", "VT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", ...

[ "Return", "true", "if", "an", "fneg", "operation", "is", "free", "to", "the", "point", "where", "it", "is", "never", "worthwhile", "to", "replace", "it", "with", "a", "bitwise", "operation", "." ]

[ "ARM", "ARM", "MVT::f16" ]

ARMISelLowering (2)5

isFNegFree

ARM

CPU

LLVM

25,726

54

1

[]

[ "<s>", "static", "void", "gcn_goacc_reduction_teardown", "(", "gcall", "*", "call", ")", "{", "gimple_stmt_iterator", "gsi", "=", "gsi_for_stmt", "(", "call", ")", ";", "tree", "lhs", "=", "gimple_call_lhs", "(", "call", ")", ";", "tree", "var", "=", "gimple...

[ "Expand", "IFN_GOACC_REDUCTION_TEARDOWN", "." ]

[ "gcn", "2", "3", "5", "1" ]

gcn-tree

gcn_goacc_reduction_teardown

gcn

GPU

GCC

25,727

173

1

[]

[ "<s>", "static", "bool", "xstormy16_return_in_memory", "(", "tree", "type", ",", "tree", "fntype", "ATTRIBUTE_UNUSED", ")", "{", "HOST_WIDE_INT", "size", "=", "int_size_in_bytes", "(", "type", ")", ";", "return", "(", "size", "==", "-", "1", "||", "size", ">...

[ "Worker", "function", "for", "TARGET_RETURN_IN_MEMORY", "." ]

[ "stormy16", "1" ]

stormy163

xstormy16_return_in_memory

stormy16

CPU

GCC

25,728

35

1

[]

[ "<s>", "MachineBasicBlock", "::", "iterator", "MINA32FrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "return", "MBB", ...

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "MINA32", "MINA32" ]

MINA32FrameLowering

eliminateCallFramePseudoInstr

MINA32

CPU

LLVM

25,729

31

1

[]

[ "<s>", "const", "NVPTXRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "getSubtargetImpl", "(", ")", "->", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "NVPTX", "NVPTX" ]

NVPTXTargetMachine

getRegisterInfo

NVPTX

GPU

LLVM

25,730

19

1

[]

[ "<s>", "bool", "X86InstrInfo", "::", "findCommutedOpIndices", "(", "MachineInstr", "*", "MI", ",", "unsigned", "&", "SrcOpIdx1", ",", "unsigned", "&", "SrcOpIdx2", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "X86"...

[ "Returns", "true", "iff", "the", "routine", "could", "find", "two", "commutable", "operands", "in", "the", "given", "machine", "instruction", "." ]

[ "X86", "X86", "X86::CMPPDrri", "X86::CMPPSrri", "X86::VCMPPDrri", "X86::VCMPPSrri", "X86::VCMPPDYrri", "X86::VCMPPSYrri", "3", "0x7", "0x00", "0x03", "0x04", "0x07", "1", "2", "X86::VFMADDPDr231r", "X86::VFMADDPSr231r", "X86::VFMADDSDr231r", "X86::VFMADDSSr231r", "X86::VFMSUB...

X86InstrInfo29

findCommutedOpIndices

X86

CPU

LLVM

25,731

260

1

[]

[ "<s>", "bool", "SIMachineFunctionInfo", "::", "removeDeadFrameIndices", "(", "MachineFrameInfo", "&", "MFI", ",", "bool", "ResetSGPRSpillStackIDs", ")", "{", "for", "(", "auto", "&", "R", ":", "make_early_inc_range", "(", "SGPRToVGPRSpills", ")", ")", "{", "if", ...

[ "If", "ResetSGPRSpillStackIDs", "is", "true", ",", "reset", "the", "stack", "ID", "from", "sgpr-spill", "to", "the", "default", "stack", "." ]

[ "AMDGPU", "SI" ]

SIMachineFunctionInfo24

removeDeadFrameIndices

AMDGPU

GPU

LLVM

25,732

172

1

[]

[ "<s>", "static", "unsigned", "findDeadCallerSavedReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "const", "M68kRegisterInfo", "*", "TRI", ")", "{", "const", "MachineFunction", "*", "MF", "=", "MBB", ".", ...

[ "findDeadCallerSavedReg", "-", "Return", "a", "caller-saved", "register", "that", "is", "n't", "live", "when", "it", "reaches", "the", "``", "return", "''", "instruction", "." ]

[ "M68k", "M68k", "0", "0", "0", "M68k::RET", "8", "0", "0" ]

M68kFrameLowering4

findDeadCallerSavedReg

M68k

MPU

LLVM

25,733

225

1

[]

[ "<s>", "bool", "csky_inlinable_constant", "(", "HOST_WIDE_INT", "value", ")", "{", "HOST_WIDE_INT", "x", ",", "y", ";", "return", "(", "!", "(", "CSKY_TARGET_ARCH", "(", "CK802", ")", "||", "CSKY_TARGET_ARCH", "(", "CK801", ")", ")", "&&", "try_csky_constant_t...

[ "This", "is", "a", "helper", "function", "for", "the", "Uo", "constraint", "for", "movsi", "patterns", "." ]

[ "csky" ]

csky

csky_inlinable_constant

csky

CPU

GCC

25,734

40

1

[]

[ "<s>", "bool", "X86TargetLowering", "::", "allowsMisalignedMemoryAccesses", "(", "EVT", "VT", ",", "unsigned", ",", "unsigned", ",", "bool", "*", "Fast", ")", "const", "{", "if", "(", "Fast", ")", "{", "switch", "(", "VT", ".", "getSizeInBits", "(", ")", ...

[ "Returns", "true", "if", "the", "target", "allows", "unaligned", "memory", "accesses", "of", "the", "specified", "type", "." ]

[ "X86", "X86", "128", "256" ]

X86ISelLowering (2)8

allowsMisalignedMemoryAccesses

X86

CPU

LLVM

25,735

77

1

[]

[ "<s>", "unsigned", "X86InstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ",", "unsigned", "&", "MemBytes", ")", "const", "{", "if", "(", "isFrameStoreOpcode", "(", "MI", ".", "getOpcode", "(", ")"...

[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...

[ "X86", "X86", "X86::AddrNumOperands", "0", "0", "X86::AddrNumOperands", "0" ]

X86InstrInfo (2)3

isStoreToStackSlot

X86

CPU

LLVM

25,736

77

1

[]

[ "<s>", "static", "void", "add_to_dispatch_window", "(", "rtx_insn", "*", "insn", ")", "{", "int", "byte_len", ";", "dispatch_windows", "*", "window_list", ";", "dispatch_windows", "*", "next_list", ";", "dispatch_windows", "*", "window0_list", ";", "enum", "insn_p...

[ "Adds", "a", "scheduled", "instruction", ",", "INSN", ",", "to", "the", "current", "dispatch", "window", ".", "If", "the", "total", "bytes", "of", "instructions", "or", "the", "number", "of", "instructions", "in", "the", "window", "exceed", "allowable", ",",...

[ "i386", "0", "1", "2", "1", "0", "1", "32", "48" ]

x86-tune-sched-bd

add_to_dispatch_window

i386

CPU

GCC

25,737

305

1

[]

[ "<s>", "bool", "AArch64AsmBackend", "::", "writeNopData", "(", "raw_ostream", "&", "OS", ",", "uint64_t", "Count", ")", "const", "{", "OS", ".", "write_zeros", "(", "Count", "%", "4", ")", ";", "Count", "/=", "4", ";", "for", "(", "uint64_t", "i", "=",...

[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]

[ "AArch64", "AArch64", "4", "4", "0", "support::endian", "0xd503201f" ]

AArch64AsmBackend1

writeNopData

AArch64

CPU

LLVM

25,738

61

1

[]

[ "<s>", "static", "void", "aarch64_validate_sls_mitigation", "(", "const", "char", "*", "const_str", ")", "{", "char", "*", "token_save", "=", "NULL", ";", "char", "*", "str", "=", "NULL", ";", "if", "(", "strcmp", "(", "const_str", ",", "\"none\"", ")", ...

[ "As", "of", "yet", "we", "only", "allow", "setting", "these", "options", "globally", ",", "in", "the", "future", "we", "may", "allow", "setting", "them", "per", "function", "." ]

[ "aarch64", "\"none\"", "0", "\"all\"", "0", "\",\"", "\"invalid argument given to %<-mharden-sls=%>\"", "\"blr\"", "0", "\"retbr\"", "0", "\"none\"", "0", "\"all\"", "0", "\"%<%s%> must be by itself for %<-mharden-sls=%>\"", "\"invalid argument %<%s%> for %<-mharden-sls=%>\"", "\",...

aarch641

aarch64_validate_sls_mitigation

aarch64

CPU

GCC

25,739

202

1

[]

[ "<s>", "MSP430Subtarget", "&", "MSP430Subtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "ParseSubtargetFeatures", "(", "\"generic\"", ",", "FS", ")", ";", "return", "*", "this", ";", "}", "</s>" ]

[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]

[ "MSP430", "MSP430", "MSP430", "\"generic\"" ]

MSP430Subtarget10

initializeSubtargetDependencies

MSP430

MPU

LLVM

25,740

25

1

[]

[ "<s>", "static", "char", "*", "vms_construct_include_filename", "(", "const", "char", "*", "fname", ",", "cpp_dir", "*", "dir", ")", "{", "size_t", "dlen", ",", "flen", ";", "char", "*", "path", ";", "const", "char", "*", "fbasename", "=", "lbasename", "...

[ "Canonicalize", "the", "filename", "(", "remove", "directory", "prefix", ",", "force", "the", ".h", "extension", ")", ",", "and", "append", "it", "to", "the", "directory", "to", "create", "the", "path", ",", "but", "do", "n't", "turn", "/", "into", "//",...

[ "vms", "2", "1", "1", "1", "0", "0", "1", "2", "0" ]

vms-c

vms_construct_include_filename

vms

Virtual ISA

GCC

25,741

178

1

[]

[ "<s>", "const", "char", "*", "NVPTXTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "0", ";", "case", "NVPTXISD", "::", "CALL", ":", "return", "\"NVPTXISD::...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "NVPTX", "NVPTX", "0", "NVPTXISD::CALL", "\"NVPTXISD::CALL\"", "NVPTXISD::RET_FLAG", "\"NVPTXISD::RET_FLAG\"", "NVPTXISD::Wrapper", "\"NVPTXISD::Wrapper\"", "NVPTXISD::NVBuiltin", "\"NVPTXISD::NVBuiltin\"", "NVPTXISD::DeclareParam", "\"NVPTXISD::DeclareParam\"", "NVPTXISD::DeclareScalarPar...

NVPTXISelLowering48

getTargetNodeName

NVPTX

GPU

LLVM

25,742

328

1

[]

[ "<s>", "bool", "RISCVGatherScatterLowering", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "skipFunction", "(", "F", ")", ")", "return", "false", ";", "auto", "&", "TPC", "=", "getAnalysis", "<", "TargetPassConfig", ">", "(", ")", ...

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "RISCV", "RISCV", "RISCV", "RISCV", "4", "4", "Intrinsic::masked_gather", "Intrinsic::masked_scatter", "0", "0", "1", "0", "1", "2" ]

RISCVGatherScatterLowering

runOnFunction

RISCV

CPU

LLVM

25,743

356

1

[]

[ "<s>", "bool", "AArch64FrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetReg...

[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...

[ "AArch64", "AArch64", "8", "AArch64::STPXi", "AArch64::STRXui", "AArch64::STPDi", "AArch64::STRDui", "\"CSR spill: (\"", "\", \"", "\") -> fi#(\"", "\", \"", "1", "\")\\n\"", "1", "8", "8", "AArch64::SP", "8", "8" ]

AArch64FrameLowering28

spillCalleeSavedRegisters

AArch64

CPU

LLVM

25,744

430

1

[]

[ "<s>", "int", "ARMTTIImpl", "::", "getIntImmCodeSizeCost", "(", "unsigned", "Opcode", ",", "unsigned", "Idx", ",", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ")", "{", "if", "(", "Imm", ".", "isNonNegative", "(", ")", "&&", "Imm", ".", "getL...

[ "Return", "the", "expected", "cost", "for", "the", "given", "integer", "when", "optimising", "for", "size", "." ]

[ "ARM", "ARM", "256", "0", "1" ]

ARMTargetTransformInfo (2)1

getIntImmCodeSizeCost

ARM

CPU

LLVM

25,745

44

1

[]

[ "<s>", "void", "rs6000_secondary_reload_gpr", "(", "rtx", "reg", ",", "rtx", "mem", ",", "rtx", "scratch", ",", "bool", "store_p", ")", "{", "int", "regno", "=", "true_regnum", "(", "reg", ")", ";", "enum", "reg_class", "rclass", ";", "rtx", "addr", ";",...

[ "Convert", "reloads", "involving", "64-bit", "gprs", "and", "misaligned", "offset", "addressing", ",", "or", "multiple", "32-bit", "gprs", "and", "offsets", "that", "are", "too", "large", ",", "to", "use", "indirect", "addressing", "." ]

[ "powerpcspe", "\"\\nrs6000_secondary_reload_gpr, type = %s\\n\"", "\"store\"", "\"load\"", "\"reg:\\n\"", "\"mem:\\n\"", "\"scratch:\\n\"", "0", "0", "0", "1", "1", "0", "0", "0", "0", "1" ]

powerpcspe

rs6000_secondary_reload_gpr

powerpcspe

CPU

GCC

25,746

296

1

[]

[ "<s>", "unsigned", "getCacheLineSize", "(", ")", "const", "{", "return", "CacheLineSize", ";", "}", "</s>" ]

[ "Return", "the", "target", "cache", "line", "size", "in", "bytes", "." ]

[ "AArch64" ]

AArch64Subtarget10

getCacheLineSize

AArch64

CPU

LLVM

25,747

10

1

[]

[ "<s>", "void", "WebAssemblyInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc",...

[ "}", "Branch", "Analysis", "&", "Modification" ]

[ "WebAssembly", "WebAssembly", "WebAssembly::I32RegClass", "WebAssembly::COPY_I32", "WebAssembly::I64RegClass", "WebAssembly::COPY_I64", "WebAssembly::F32RegClass", "WebAssembly::COPY_F32", "WebAssembly::F64RegClass", "WebAssembly::COPY_F64", "WebAssembly::V128RegClass", "WebAssembly::COPY_V128...

WebAssemblyInstrInfo5

copyPhysReg

WebAssembly

Virtual ISA

LLVM

25,748

208

1

[]

[ "<s>", "bool", "RISCVAsmParser", "::", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "OperandVector", "&", "Operands", ")", "{", "if", "(", "!", "mnemonicIsValid", "(", "Name", ",", "0", ...

[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]

[ "RISCV", "RISCV", "0", "\"unknown instruction\"", "RISCV", "\"unexpected token in argument list\"", "\"unexpected token in argument list\"", "\"unexpected token in argument list\"" ]

RISCVAsmParser (2)1

ParseInstruction

RISCV

CPU

LLVM

25,749

257

1

[]

[ "<s>", "static", "void", "aarch64_add_cfa_expression", "(", "rtx_insn", "*", "insn", ",", "rtx", "reg", ",", "rtx", "base", ",", "poly_int64", "offset", ")", "{", "rtx", "mem", "=", "gen_frame_mem", "(", "GET_MODE", "(", "reg", ")", ",", "plus_constant", "...

[ "Add", "a", "REG_CFA_EXPRESSION", "note", "to", "INSN", "to", "say", "that", "register", "REG", "is", "saved", "at", "BASE", "+", "OFFSET", "." ]

[ "aarch64" ]

aarch64

aarch64_add_cfa_expression

aarch64

CPU

GCC

25,750

53

1

[]

[ "<s>", "static", "bool", "c6x_can_output_mi_thunk", "(", "const_tree", "thunk", "ATTRIBUTE_UNUSED", ",", "HOST_WIDE_INT", "delta", "ATTRIBUTE_UNUSED", ",", "HOST_WIDE_INT", "vcall_offset", "ATTRIBUTE_UNUSED", ",", "const_tree", "function", "ATTRIBUTE_UNUSED", ")", "{", "r...

[ "Determine", "whether", "c6x_output_mi_thunk", "can", "succeed", "." ]

[ "c6x" ]

c6x

c6x_can_output_mi_thunk

c6x

VLIW

GCC

25,751

26

1

[]

[ "<s>", "void", "assignValueToReg", "(", "unsigned", "ValVReg", ",", "unsigned", "PhysReg", ",", "CCValAssign", "&", "VA", ")", "override", "{", "MIB", ".", "addUse", "(", "PhysReg", ")", ";", "MIRBuilder", ".", "buildCopy", "(", "PhysReg", ",", "ValVReg", ...

[ "The", "specified", "value", "has", "been", "assigned", "to", "a", "physical", "register", ",", "handle", "the", "appropriate", "COPY", "(", "either", "to", "or", "from", ")", "and", "mark", "any", "relevant", "uses/defines", "as", "needed", "." ]

[ "AMDGPU" ]

AMDGPUCallLowering40

assignValueToReg

AMDGPU

GPU

LLVM

25,752

32

1

[]

[ "<s>", "int", "MipsAsmParser", "::", "tryParseRegister", "(", "StringRef", "Mnemonic", ")", "{", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "int", "RegNum", "=", "-", "1", ";", "if", "(", "Tok", ".", "is", "(", "Asm...

[ "tryParseRegister", "-", "parse", "one", "register", "if", "possible" ]

[ "Mips", "Mips", "1", "Mips", "Mips::ZERO_64", "\"ddiv\"", "Mips::ZERO" ]

MipsAsmParser18

tryParseRegister

Mips

CPU

LLVM

25,753

137

1

[]

[ "<s>", "bool", "AMDGPUInstructionSelector", "::", "select", "(", "MachineInstr", "&", "I", ",", "CodeGenCoverage", "&", "CoverageInfo", ")", "const", "{", "if", "(", "!", "isPreISelGenericOpcode", "(", "I", ".", "getOpcode", "(", ")", ")", ")", "{", "if", ...

[ "Select", "the", "(", "possibly", "generic", ")", "instruction", "I", "to", "only", "use", "target-specific", "opcodes", "." ]

[ "AMDGPU", "AMDGPU", "SI", "SI", "SI", "SI" ]

AMDGPUInstructionSelector35

select

AMDGPU

GPU

LLVM

25,754

217

1

[]

[ "<s>", "bool", "Thumb1RegisterInfo", "::", "saveScavengerRegister", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "MachineBasicBlock", "::", "iterator", "&", "UseMI", ",", "const", "TargetRegisterClass", "*", "RC", ",", ...

[ "Spill", "the", "register", "so", "it", "can", "be", "used", "by", "the", "register", "scavenger", "." ]

[ "ARM", "ARM::tMOVtgpr2gpr", "ARM::R12", "0", "ARM::R12", "ARM::tMOVgpr2tgpr", "ARM::R12" ]

Thumb1RegisterInfo12

saveScavengerRegister

ARM

CPU

LLVM

25,755

244

1

[]

[ "<s>", "BitVector", "PPCRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "const", "PPCFrameLowering", "*", "PPCFI", "=", "static_cast", "<", "...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "PowerPC", "PPC", "PPC", "PPC", "PPC", "PPC::ZERO", "PPC::ZERO8", "PPC::FP", "PPC::FP8", "PPC::CTR", "PPC::CTR8", "PPC::R1", "PPC::LR", "PPC::LR8", "PPC::RM", "PPC::VRSAVE", "PPC::R2", "PPC::R13", "PPC", "PPC::R13", "PPC::X1", "PPC::X13", "PPC", "PPC::X31", "PPC::X2",...

PPCRegisterInfo19

getReservedRegs

PowerPC

CPU

LLVM

25,756

331

1

[]

[ "<s>", "unsigned", "X86FastISel", "::", "fastMaterializeAlloca", "(", "const", "AllocaInst", "*", "C", ")", "{", "if", "(", "!", "FuncInfo", ".", "StaticAllocaMap", ".", "count", "(", "C", ")", ")", "return", "0", ";", "assert", "(", "C", "->", "isStatic...

[ "Emit", "an", "alloca", "address", "in", "a", "register", "using", "target-specific", "logic", "." ]

[ "X86", "X86", "0", "\"dynamic alloca in the static alloca map?\"", "X86", "X86", "0", "MVT::i32", "X86::LEA64_32r", "X86::LEA32r", "X86::LEA64r" ]

X86FastISel101

fastMaterializeAlloca

X86

CPU

LLVM

25,757

142

1

[]

[ "<s>", "unsigned", "size", "(", ")", "const", "{", "return", "List", ".", "size", "(", ")", ";", "}", "</s>" ]

[ "The", "number", "of", "name/type", "pairs", "is", "returned", "." ]

[ "Hexagon" ]

HexagonISelDAGToDAGHVX

size

Hexagon

DSP

LLVM

25,758

14

1

[]

[ "<s>", "bool", "ARMTTIImpl", "::", "isLegalMaskedLoad", "(", "Type", "*", "DataTy", ",", "MaybeAlign", "Alignment", ")", "{", "if", "(", "!", "EnableMaskedLoadStores", "||", "!", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "false", ";", "if", ...

[ "Return", "true", "if", "the", "target", "supports", "masked", "load", "." ]

[ "ARM", "ARM", "2", "128", "32", "4", "16", "2", "8" ]

ARMTargetTransformInfo1

isLegalMaskedLoad

ARM

CPU

LLVM

25,759

134

1

[]

[ "<s>", "static", "void", "avr_asm_final_postscan_insn", "(", "FILE", "*", "stream", ",", "rtx_insn", "*", "insn", ",", "rtx", "*", ",", "int", ")", "{", "if", "(", "cfun", "->", "machine", "->", "gasisr", ".", "yes", "&&", "!", "next_real_insn", "(", "...

[ "When", "GAS", "generates", "(", "parts", "of", ")", "ISR", "prologue", "/", "epilogue", "for", "us", ",", "we", "must", "hint", "GAS", "about", "the", "end", "of", "the", "code", "to", "scan", ".", "There", "migh", "be", "code", "located", "after", ...

[ "avr", "\"\\t__gcc_isr %d,r%d\\n\"" ]

avr

avr_asm_final_postscan_insn

avr

MPU

GCC

25,760

58

1

[]

[ "<s>", "bool", "AArch64PromoteConstant", "::", "runOnFunction", "(", "Function", "&", "F", ",", "PromotionCacheTy", "&", "PromotionCache", ")", "{", "SmallVector", "<", "UpdateRecord", ",", "64", ">", "Updates", ";", "for", "(", "Instruction", "&", "I", ":", ...

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "AArch64", "AArch64", "64" ]

AArch64PromoteConstant

runOnFunction

AArch64

CPU

LLVM

25,761

161

1

[]

[ "<s>", "const", "uint32_t", "*", "M680x0RegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", ")", "const", "{", "return", "CSR_STD_RegMask", ";", "}", "</s>" ]

[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]

[ "M680x0", "M680x0" ]

M680x0RegisterInfo

getCallPreservedMask

M680x0

MPU

LLVM

25,762

22

1

[]

[ "<s>", "void", "AMDGPUUnifyDivergentExitNodes", "::", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "addRequired", "<", "PostDominatorTreeWrapperPass", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "DivergenceAnalysis", ">...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "AMDGPU", "AMDGPU" ]

AMDGPUUnifyDivergentExitNodes10

getAnalysisUsage

AMDGPU

GPU

LLVM

25,763

69

1

[]

[ "<s>", "void", "PTXInstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "OS", ",", "unsigned", "RegNo", ")", "const", "{", "unsigned", "RegSpace", "=", "RegNo", "&", "0x7", ";", "unsigned", "RegType", "=", "(", "RegNo", ">>", "3", ")", "&", "0x7"...

[ "Print", "the", "assembler", "register", "name", "." ]

[ "PTX", "PTX", "0x7", "3", "0x7", "6", "\"%\"", "\"Unknown register space!\"", "PTXRegisterSpace::Reg", "\"Unknown register type!\"", "PTXRegisterType::Pred", "\"p\"", "PTXRegisterType::B16", "\"rh\"", "PTXRegisterType::B32", "\"r\"", "PTXRegisterType::B64", "\"rd\"", "PTXRegister...

PTXInstPrinter1

printRegName

PTX

GPU

LLVM

25,764

169

1

[]

[ "<s>", "bool", "VideocoreAsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", "Opcode", ",", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "unsigned", "&", "Error...

[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]

[ "Videocore", "Videocore", "\"Unknown missing feature!\"", "\"instruction requires:\"", "1", "0", "8", "1", "\" \"", "1", "0U", "\"too few operands for instruction\"", "Videocore", "\"invalid operand for instruction\"", "Videocore", "\"immediate is too large for this instruction\"", "...

VideocoreAsmParser

MatchAndEmitInstruction

Videocore

DSP

LLVM

25,765

306

1

[]

[ "<s>", "unsigned", "WebAssemblyInstrInfo", "::", "insertBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "TBB", ",", "MachineBasicBlock", "*", "FBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "const", "DebugLoc", "&", ...

[ "Insert", "branch", "code", "into", "the", "end", "of", "the", "specified", "MachineBasicBlock", "." ]

[ "WebAssembly", "WebAssembly", "\"code size not handled\"", "0", "WebAssembly::BR", "1", "2", "\"Expected a flag and a successor block\"", "0", "WebAssembly::BR_IF", "1", "WebAssembly::BR_UNLESS", "1", "1", "WebAssembly::BR", "2" ]

WebAssemblyInstrInfo11

insertBranch

WebAssembly

Virtual ISA

LLVM

25,766

196

1

[]

[ "<s>", "static", "rtx_insn", "*", "emit_sp_adjust", "(", "int", "offset", ",", "int", "*", "next_scratch_regno", ",", "bool", "frame_related", ",", "rtx", "reg_notes", ")", "{", "rtx", "to_add", ";", "rtx", "imm_rtx", "=", "GEN_INT", "(", "offset", ")", ";...

[ "This", "emits", "code", "for", "'sp", "+=", "offset", "'", ".", "The", "ABI", "only", "allows", "us", "to", "modify", "'sp", "'", "in", "a", "single", "'addi", "'", "or", "'addli", "'", ",", "so", "the", "backtracer", "understands", "it", ".", "Larg...

[ "tilegx", "1" ]

tilegx

emit_sp_adjust

tilegx

VLIW

GCC

25,767

162

1

[]

[ "<s>", "Instruction", "*", "ARMTargetLowering", "::", "emitLeadingFence", "(", "IRBuilder", "<", ">", "&", "Builder", ",", "AtomicOrdering", "Ord", ",", "bool", "IsStore", ",", "bool", "IsLoad", ")", "const", "{", "switch", "(", "Ord", ")", "{", "case", "A...

[ "Custom", "Lower", "{", "." ]

[ "ARM", "ARM", "\"Invalid fence: unordered/non-atomic\"", "ARM_MB::ISHST", "ARM_MB::ISH", "\"Unknown fence ordering in emitLeadingFence\"" ]

ARMISelLowering11

emitLeadingFence

ARM

CPU

LLVM

25,768

115

1

[]

[ "<s>", "void", "RISCVAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "RISCVMCInstLower", "Lower", "(", "MF", "->", "getContext", "(", ")", ",", "*", "this", ")", ";", "MCInst", "LoweredMI", ";", "Lower", ".", "lower...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "RISCV", "RISCV", "RISCV" ]

RISCVAsmPrinter (2)

EmitInstruction

RISCV

CPU

LLVM

25,769

45

1

[]

[ "<s>", "MCSection", "*", "XCoreTargetObjectFile", "::", "getSectionForConstant", "(", "const", "DataLayout", "&", "DL", ",", "SectionKind", "Kind", ",", "const", "Constant", "*", "C", ")", "const", "{", "if", "(", "Kind", ".", "isMergeableConst4", "(", ")", ...

[ "Given", "a", "constant", "with", "the", "SectionKind", ",", "return", "a", "section", "that", "it", "should", "be", "placed", "in", "." ]

[ "XCore", "XCore", "\"Unknown section kind\"" ]

XCoreTargetObjectFile (2)

getSectionForConstant

XCore

MPU

LLVM

25,770

77

1

[]

[ "<s>", "rtx", "mmix_eh_return_stackadj_rtx", "(", ")", "{", "return", "gen_rtx_REG", "(", "Pmode", ",", "MMIX_EH_RETURN_STACKADJ_REGNUM", ")", ";", "}", "</s>" ]

[ "EH_RETURN_STACKADJ_RTX", "." ]

[ "mmix" ]

mmix2

mmix_eh_return_stackadj_rtx

mmix

CPU

GCC

25,771

14

1

[]

[ "<s>", "static", "void", "aarch64_emit_inverted_unspec_cond", "(", "rtx", "target", ",", "rtx_code", "code", ",", "machine_mode", "pred_mode", ",", "rtx", "ptrue", ",", "rtx", "pred", ",", "rtx", "op0", ",", "rtx", "op1", ",", "bool", "can_invert_p", ")", "{...

[ "If", "CAN_INVERT_P", ",", "emit", "an", "instruction", ":", "(", "set", "TARGET", "(", "unspec", ":", "PRED_MODE", "[", "PRED", "OP0", "OP1", "]", "UNSPEC_COND_", "<", "X", ">", ")", ")", "where", "<", "X", ">", "is", "the", "operation", "associated",...

[ "aarch64" ]

aarch645

aarch64_emit_inverted_unspec_cond

aarch64

CPU

GCC

25,772

94

1

[]

[ "<s>", "unsigned", "X86TargetLowering", "::", "ComputeNumSignBitsForTargetNode", "(", "SDValue", "Op", ",", "const", "SelectionDAG", "&", ",", "unsigned", "Depth", ")", "const", "{", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "X86ISD", "::", "SETCC_CAR...

[ "Determine", "the", "number", "of", "bits", "in", "the", "operation", "that", "are", "sign", "bits", "." ]

[ "X86", "X86", "X86ISD::SETCC_CARRY", "1" ]

X86ISelLowering (2)3

ComputeNumSignBitsForTargetNode

X86

CPU

LLVM

25,773

44

1

[]

[ "<s>", "WebAssemblySubtarget", "::", "WebAssemblySubtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "TargetMachine", "&", "TM", ")", ":", "WebAssembl...

[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]

[ "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly" ]

WebAssemblySubtarget21

WebAssemblySubtarget

WebAssembly

Virtual ISA

LLVM

25,774

93

1

[]

[ "<s>", "static", "bool", "mips_keep_interrupts_masked_p", "(", "tree", "type", ")", "{", "return", "lookup_attribute", "(", "\"keep_interrupts_masked\"", ",", "TYPE_ATTRIBUTES", "(", "type", ")", ")", "!=", "NULL", ";", "}", "</s>" ]

[ "Check", "if", "the", "attribute", "to", "keep", "interrupts", "masked", "is", "set", "for", "a", "function", "." ]

[ "mips", "\"keep_interrupts_masked\"" ]

mips

mips_keep_interrupts_masked_p

mips

CPU

GCC

25,775

22

1

[]

[ "<s>", "std", "::", "unique_ptr", "<", "CSEConfigBase", ">", "AMDGPUPassConfig", "::", "getCSEConfig", "(", ")", "const", "{", "return", "getStandardCSEConfigForOpt", "(", "TM", "->", "getOptLevel", "(", ")", ")", ";", "}", "</s>" ]

[ "Returns", "the", "CSEConfig", "object", "to", "use", "for", "the", "current", "optimization", "level", "." ]

[ "AMDGPU", "AMDGPU" ]

AMDGPUTargetMachine10

getCSEConfig

AMDGPU

GPU

LLVM

25,776

24

1

[]

[ "<s>", "const", "char", "*", "standard_sse_constant_opcode", "(", "rtx_insn", "*", "insn", ",", "rtx", "*", "operands", ")", "{", "machine_mode", "mode", ";", "rtx", "x", "=", "operands", "[", "1", "]", ";", "gcc_assert", "(", "TARGET_SSE", ")", ";", "mo...

[ "Return", "the", "opcode", "of", "the", "special", "instruction", "to", "be", "used", "to", "load", "the", "constant", "X", "." ]

[ "i386", "1", "0", "\"%vpxor\\t%0, %d0\"", "0", "\"vpxord\\t%x0, %x0, %x0\"", "\"vpxord\\t%g0, %g0, %g0\"", "\"vpxor\\t%x0, %x0, %x0\"", "0", "\"%vxorpd\\t%0, %d0\"", "0", "\"vxorpd\\t%x0, %x0, %x0\"", "\"vxorpd\\t%x0, %x0, %x0\"", "\"vxorpd\\t%g0, %g0, %g0\"", "\"vpxorq\\t%x0, %x0, %x0\"...

i3861

standard_sse_constant_opcode

i386

CPU

GCC

25,777

444

1

[]

[ "<s>", "int", "m32c_special_page_vector_p", "(", "tree", "func", ")", "{", "tree", "list", ";", "if", "(", "TREE_CODE", "(", "func", ")", "!=", "FUNCTION_DECL", ")", "return", "0", ";", "list", "=", "M32C_ATTRIBUTES", "(", "func", ")", ";", "while", "(",...

[ "Returns", "TRUE", "if", "given", "tree", "has", "the", "``", "function_vector", "''", "attribute", "." ]

[ "m32c", "0", "\"function_vector\"", "1", "0" ]

m32c

m32c_special_page_vector_p

m32c

MPU

GCC

25,778

61

1

[]

[ "<s>", "static", "rtx", "ix86_expand_vec_set_builtin", "(", "tree", "exp", ")", "{", "machine_mode", "tmode", ",", "mode1", ";", "tree", "arg0", ",", "arg1", ",", "arg2", ";", "int", "elt", ";", "rtx", "op0", ",", "op1", ",", "target", ";", "arg0", "="...

[ "A", "subroutine", "of", "ix86_expand_builtin", ".", "These", "builtins", "are", "a", "wrapper", "around", "ix86_expand_vector_set", ".", "They", "would", "be", "redundant", "(", "for", "non-MMX", ")", "if", "we", "had", "a", "language-level", "syntax", "for", ...

[ "i386", "0", "1", "2" ]

i386-expand

ix86_expand_vec_set_builtin

i386

CPU

GCC

25,779

205

1

[]

[ "<s>", "unsigned", "AArch64FrameLowering", "::", "getWinEHFuncletFrameSize", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "unsigned", "CSSize", "=", "MF", ".", "getInfo", "<", "AArch64FunctionInfo", ">", "(", ")", "->", "getCalleeSavedStackSize", ...

[ "Funclets", "only", "need", "to", "account", "for", "space", "for", "the", "callee", "saved", "registers", ",", "as", "the", "locals", "are", "accounted", "for", "in", "the", "parent", "'s", "stack", "frame", "." ]

[ "AArch64", "AArch64", "AArch64" ]

AArch64FrameLowering (2)1

getWinEHFuncletFrameSize

AArch64

CPU

LLVM

25,780

49

1

[]

[ "<s>", "void", "PPCInstrInfo", "::", "insertSelect", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "DebugLoc", "dl", ",", "unsigned", "DestReg", ",", "const", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Con...

[ "Insert", "a", "select", "instruction", "into", "MBB", "before", "I", "that", "will", "copy", "TrueReg", "to", "DstReg", "when", "Cond", "is", "true", ",", "and", "FalseReg", "to", "DstReg", "when", "Cond", "is", "false", "." ]

[ "PowerPC", "PPC", "2", "\"PPC branch conditions have two components!\"", "\"Cannot insert select on target without ISEL support\"", "\"TrueReg and FalseReg must have overlapping register classes\"", "PPC::GPRCRegClass", "PPC::G8RCRegClass", "\"isel is for regular integer GPRs only\"", "PPC::GPRCRe...

PPCInstrInfo132

insertSelect

PowerPC

CPU

LLVM

25,781

479

1

[]

[ "<s>", "int", "m32c_preferred_reload_class", "(", "rtx", "x", ",", "int", "rclass", ")", "{", "int", "newclass", "=", "rclass", ";", "fprintf", "(", "stderr", ",", "\"\\npreferred_reload_class for %s is \"", ",", "class_names", "[", "rclass", "]", ")", ";", "i...

[ "Implements", "PREFERRED_RELOAD_CLASS", ".", "In", "general", ",", "prefer", "general", "registers", "of", "the", "appropriate", "size", "." ]

[ "m32c", "\"\\npreferred_reload_class for %s is \"", "2", "4", "0", "0x000f", "\"%s\\n\"", "0", "0", "0", "\"Glorm!\\n\"" ]

m32c2

m32c_preferred_reload_class

m32c

MPU

GCC

25,782

225

1

[]

[ "<s>", "void", "ARMPassConfig", "::", "addPreSched2", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "if", "(", "EnableARMLoadStoreOpt", ")", "addPass", "(", "createARMLoadStoreOptimizationPass", "(", ")", ")", ...

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "prolog-epilog", "insertion", "and", "before", "the", "second", "instruction", "scheduling", "pass", "." ]

[ "ARM", "ARM", "ARM", "ARM", "ARM::DPRRegClass", "ARM", "ARM", "ARM" ]

ARMTargetMachine108

addPreSched2

ARM

CPU

LLVM

25,783

135

1

[]

[ "<s>", "SDValue", "SystemZTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "BR_CC", ":", "return", "lowerBR_CC...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "SystemZ", "SystemZ", "ISD::BR_CC", "ISD::SELECT_CC", "ISD::GlobalAddress", "ISD::GlobalTLSAddress", "ISD::BlockAddress", "ISD::JumpTable", "ISD::ConstantPool", "ISD::BITCAST", "ISD::VASTART", "ISD::VACOPY", "ISD::DYNAMIC_STACKALLOC", "ISD::UMUL_LOHI", "ISD::SDIVREM", "ISD::UDIVREM", ...

SystemZISelLowering (2)

LowerOperation

SystemZ

CPU

LLVM

25,784

483

1

[]

[ "<s>", "virtual", "const", "MipsInstrInfo", "*", "getInstrInfo", "(", ")", "const", "{", "return", "InstrInfo", ".", "get", "(", ")", ";", "}", "</s>" ]

[ "TargetInstrInfo", "getter", "." ]

[ "Mips", "Mips" ]

MipsTargetMachine1

getInstrInfo

Mips

CPU

LLVM

25,785

17

1

[]

[ "<s>", "static", "void", "m68k_adjust_decorated_operand", "(", "rtx", "op", ")", "{", "subrtx_var_iterator", "::", "array_type", "array", ";", "FOR_EACH_SUBRTX_VAR", "(", "iter", ",", "array", ",", "op", ",", "ALL", ")", "{", "rtx", "x", "=", "*", "iter", ...

[ "Adjust", "decorated", "address", "operand", "before", "outputing", "assembler", "for", "it", "." ]

[ "m68k", "0", "0", "1", "0", "0", "0", "0", "0", "0" ]

m68k

m68k_adjust_decorated_operand

m68k

MPU

GCC

25,786

169

1

[]

[ "<s>", "void", "AMDGPUPassConfig", "::", "addCodeGenPrepare", "(", ")", "{", "const", "AMDGPUSubtarget", "&", "ST", "=", "TM", "->", "getSubtarget", "<", "AMDGPUSubtarget", ">", "(", ")", ";", "addPass", "(", "createAMDGPUPromoteAlloca", "(", "ST", ")", ")", ...

[ "Add", "pass", "to", "prepare", "the", "LLVM", "IR", "for", "code", "generation", "." ]

[ "R600" ]

AMDGPUTargetMachine14

addCodeGenPrepare

R600

GPU

LLVM

25,787

43

1

[]

[ "<s>", "static", "rtx", "frv_expand_mdpackh_builtin", "(", "tree", "call", ",", "rtx", "target", ")", "{", "enum", "insn_code", "icode", "=", "CODE_FOR_mdpackh", ";", "rtx", "pat", ",", "op0", ",", "op1", ";", "rtx", "arg1", "=", "frv_read_argument", "(", ...

[ "Expand", "the", "MDPACKH", "builtin", ".", "It", "takes", "four", "unsigned", "short", "arguments", "and", "each", "argument", "forms", "one", "word", "of", "the", "two", "double-word", "input", "registers", ".", "ARGLIST", "is", "a", "TREE_LIST", "of", "th...

[ "frv", "0", "1", "2", "3", "2", "6", "2", "6" ]

frv

frv_expand_mdpackh_builtin

frv

VLIW

GCC

25,788

192

1

[]

[ "<s>", "static", "const", "char", "*", "aarch64_mangle_type", "(", "const_tree", "type", ")", "{", "if", "(", "lang_hooks", ".", "types_compatible_p", "(", "CONST_CAST_TREE", "(", "type", ")", ",", "va_list_type", ")", ")", "return", "\"St9__va_list\"", ";", "...

[ "Implement", "TARGET_MANGLE_TYPE", "." ]

[ "aarch64", "\"St9__va_list\"", "16", "\"u6__bf16\"", "\"Dh\"", "aarch64_sve::mangle_builtin_type" ]

aarch64

aarch64_mangle_type

aarch64

CPU

GCC

25,789

106

1

[]

[ "<s>", "bool", "HexagonHardwareLoops", "::", "isDead", "(", "const", "MachineInstr", "*", "MI", ",", "SmallVectorImpl", "<", "MachineInstr", "*", ">", "&", "DeadPhis", ")", "const", "{", "for", "(", "unsigned", "i", "=", "0", ",", "e", "=", "MI", "->", ...

[ "isDead", "-", "Returns", "true", "if", "this", "is", "a", "dead", "def", "kill", "slot", "." ]

[ "Hexagon", "Hexagon", "0", "0" ]

HexagonHardwareLoops25

isDead

Hexagon

DSP

LLVM

25,790

289

1

[]

[ "<s>", "bool", "legitimate_reload_constant_p", "(", "rtx", "op", ")", "{", "if", "(", "GET_CODE", "(", "op", ")", "==", "CONST_INT", "&&", "DISP_IN_RANGE", "(", "INTVAL", "(", "op", ")", ")", ")", "return", "true", ";", "if", "(", "GET_CODE", "(", "op"...

[ "Returns", "true", "if", "the", "constant", "value", "OP", "is", "a", "legitimate", "general", "operand", "during", "and", "after", "reload", ".", "The", "difference", "to", "legitimate_constant_p", "is", "that", "this", "function", "will", "not", "accept", "a...

[ "s390", "0", "0", "0", "0", "0", "0", "1", "0" ]

s3904

legitimate_reload_constant_p

s390

MPU

GCC

25,791

262

1

[]

[ "<s>", "rtx", "or1k_return_addr", "(", "int", ",", "rtx", "frame", ")", "{", "return", "gen_frame_mem", "(", "Pmode", ",", "plus_constant", "(", "Pmode", ",", "frame", ",", "-", "UNITS_PER_WORD", ")", ")", ";", "}", "</s>" ]

[ "Worker", "for", "RETURN_ADDR_RTX", ".", "Returns", "the", "RTX", "representing", "the", "address", "of", "where", "the", "link", "register", "may", "be", "stored", "on", "the", "stack", "." ]

[ "or1k" ]

or1k

or1k_return_addr

or1k

CPU

GCC

25,792

26

1

[]

[ "<s>", "MachineBasicBlock", "::", "iterator", "AVRFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "const", "AVRSubtarge...

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "AVR", "AVR", "AVR", "AVR", "AVR", "AVR::R29R28", "0", "1", "\"Unsupported stack alignment\"", "AVR::SPREAD", "AVR::R31R30", "AVR::SP", "AVR::SUBIWRdK", "AVR::R31R30", "AVR::R31R30", "3", "AVR::SPWRITE", "AVR::SP", "AVR::R31R30", "AVR::R31R30", "6", "AVR::ADIWRdK", "AVR::...

AVRFrameLowering16

eliminateCallFramePseudoInstr

AVR

MPU

LLVM

25,793

437

1

[]

[ "<s>", "unsigned", "ARMBaseInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", ...

[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...

[ "ARM", "ARM", "ARM::LDRrs", "ARM::t2LDRs", "1", "2", "3", "2", "0", "3", "0", "1", "0", "ARM::LDRi12", "ARM::t2LDRi12", "ARM::tLDRspi", "ARM::VLDRD", "ARM::VLDRS", "ARM::VLDR_P0_off", "ARM::MVE_VLDRWU32", "1", "2", "2", "0", "1", "0", "ARM::VLD1q64", "ARM::VLD1d...

ARMBaseInstrInfo110

isLoadFromStackSlot

ARM

CPU

LLVM

25,794

447

1

[]

[ "<s>", "virtual", "const", "VideocoreRegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{", "return", "RI", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "Videocore", "Videocore" ]

VideocoreInstrInfo

getRegisterInfo

Videocore

DSP

LLVM

25,795

13

1

[]

[ "<s>", "TTI", "::", "PopcntSupportKind", "getPopcntSupport", "(", "unsigned", "TyWidth", ")", "{", "assert", "(", "isPowerOf2_32", "(", "TyWidth", ")", "&&", "\"Ty width must be power of 2\"", ")", ";", "return", "ST", "->", "hasBCNT", "(", "TyWidth", ")", "?", ...

[ "Return", "hardware", "support", "for", "population", "count", "." ]

[ "R600", "\"Ty width must be power of 2\"" ]

AMDGPUTargetTransformInfo43

getPopcntSupport

R600

GPU

LLVM

25,796

36

1

[]

[ "<s>", "static", "void", "mips_emit_move_or_split", "(", "rtx", "dest", ",", "rtx", "src", ",", "enum", "mips_split_type", "split_type", ")", "{", "if", "(", "mips_split_move_p", "(", "dest", ",", "src", ",", "split_type", ")", ")", "mips_split_move", "(", "...

[ "Emit", "a", "move", "from", "SRC", "to", "DEST", ",", "splitting", "compound", "moves", "into", "individual", "instructions", ".", "SPLIT_TYPE", "is", "the", "type", "of", "split", "to", "perform", "." ]

[ "mips" ]

mips

mips_emit_move_or_split

mips

CPU

GCC

25,797

46

1

[]

[ "<s>", "bool", "AMDGPUTargetLowering", "::", "isFPImmLegal", "(", "const", "APFloat", "&", "Imm", ",", "EVT", "VT", ")", "const", "{", "EVT", "ScalarVT", "=", "VT", ".", "getScalarType", "(", ")", ";", "return", "(", "ScalarVT", "==", "MVT", "::", "f32",...

[ "Returns", "true", "if", "the", "target", "can", "instruction", "select", "the", "specified", "FP", "immediate", "natively", "." ]

[ "R600", "MVT::f32", "MVT::f64" ]

AMDGPUISelLowering100

isFPImmLegal

R600

GPU

LLVM

25,798

40

1

[]

[ "<s>", "static", "void", "bfin_option_override", "(", "void", ")", "{", "if", "(", "bfin_cpu_type", "==", "BFIN_CPU_UNKNOWN", ")", "{", "int", "i", ";", "for", "(", "i", "=", "0", ";", "bfin_cpus", "[", "i", "]", ".", "name", "!=", "NULL", ";", "i", ...

[ "Implement", "the", "TARGET_OPTION_OVERRIDE", "hook", "." ]

[ "bfin", "0", "0xffff", "1", "0", "1", "0", "1", "\"%<-mfdpic%> is not supported, please use a bfin-linux-uclibc \"", "\"target\"", "\"%<-mshared-library-id=%> specified without \"", "\"%<-mid-shared-library%>\"", "0", "\"%<-fstack-limit-%> options are ignored with %<-mfdpic%>; \"", "\"us...

bfin

bfin_option_override

bfin

DSP

GCC

25,799

287

1

[]